■POWER4ベースの次世代PowerPCを語るす vol.3
952 :
938:02/10/10 06:24 ID:2NeDZ6uF
>>946 > 1)何故POWER4はCPU Chip毎にメモリコントローラを接続したか?
Chip 毎のメモリコントローラって L3 Controller のことかしら?
そうだとすると、
・L3 Cache のタグを on-chip に持って高速化。
・各プロセッサが 32MB づつ L3 cache を担当。1 CPU のスタンドアロンで 32MB の L3 を持つことも、 4CPU で 128MB の L3 を共有することも可能にするため。
ではないかしら?
> 2)何故HammerはCPUにDIMMを直結したのか?
理由は 2 つ。
・メモリコントローラを CPU の外に出すより、内側に入れる方がレイテンシが減るから。
・(HyperTransportがあるという前堤では)マルチCPU 時に実効メモリ帯域幅を増やせるから。つまり NUMA だ。
> 3)何故PS2のEmotionEngine(EE)はRIMM(RAMBUS)を直結したのか?
RIMM は Direct RDRAM と読みかえる。
EE とのメモリが 2560 bits 幅な点を問題にしたいのだと思われる。
これはバンド幅を稼ぐため。
ところで、これは on-chip 内の配線の話。
on-chip memory に対する要求と off-chip memory に対する要求の違いは、off-chip memory と I/O の間の違いに匹敵すると私は思うが、946 の人はどう思う?
p.s.
あと、ヘネパタは読んだよ。青いスーパースカラ本もね。
>>944 > デタラメでは意味無いのは小学生にも解る事す(笑)
このスレの住人は、意味がないと解かっていてもやると思われるっす。
>>926 インターチェンジコントローラとメモリコントローラは、一種の電話交換機と思われ。
どこへでも繋げてデータを転送するのじゃ。
$49なぞアポーに払うかヽ(`Д´)ノ
その代わり1株買った。
>940はIBMではありません。
lBMです。
JAROに通報しますた。
957 :
名称未設定:02/10/10 12:59 ID:hZl278cT
959 :
名称未設定:02/10/10 13:18 ID:1+ZlsRN+
960 :
957:02/10/10 13:36 ID:FRu+DV0Y
>>959 thx!
他スレには漏れが誘導かけとく。
961 :
957:02/10/10 13:54 ID:FRu+DV0Y
誘導かけますた。後は1000取り合戦か?(w
ああ、オタ様が立てられたスレがこのような下賤な輩に
蹂躙されていく。。。
アフォか。
964 :
MACオタ:02/10/10 17:26 ID:QRQlhaxj
GPULについて,EETimeがかなり詳しい情報を入手した模様す。ソースわ(MPFを主催す
る)MicroProcessor Reportの編集長すから,けっこう確かな筋すね。
http://www.eetimes.com/story/OEG20021009S0020 新しい情報わこんなところす。
・シングルコア
・完全に32bit PPC互換,Mac OSも動く (Book Eということすかね。。。)
・8段パイプライン
・SMP対応
・SIMDわ(多分)AltiVec
・Mac OS Xの64bit化わ進行中で,Appleの採用わ2003年末になるだろう
2003年末…。
週末にPowerMac買うことにしますた
もう待ってらんない
>>964 オラ、ウソこくな。別のスレでと内容が違うぞ、ボケ。
採用されてもXserveの新機種としてだけで、そのことを発表するのに2003年末
までに発表するかもね、ということだ。
さらにOSの64bit化はさらに相当な時間がかかるということだ。
オマエはどこまでウソをばら撒くつもりだ、ボケなす。氏ね
969 :
MACオタ:02/10/10 18:05 ID:QRQlhaxj
>>922 さん
私を含めて,ここで「メモリコントローラ」と書いているヒトわPOWER4のメモリ/L3専用
インターフェースのことを指しているす。メモリ,I/O,CPU間通信で総計4種類のインター
フェースのうち,どこを削ってどこを残すかが予想の面白い所だと思うす。
>>945 さん
"Fast Path"わAltiVecそのものか,APUとして追加される似たようなSIMDユニットの可能性
が大きいと思うす。MPC8560みたいにCoreConnectの上に専用プロセッサを載せるのかも
しれないすけど。。。
>>947 さん
SMTが効くのわHPC用途よりサーバー分野なので,メモリ帯域わ問題にならないと思うす。
>>931 さん
リング型トポロジのバスだと,帯域わ同じでもノードが増えるとどんどんレイテンシわ悪化するす。
語るすスレもこれが最後。vol.4立ったらスレ重複で削除依頼直行。
MACオタの最後の悪あがきを生暖かく見守りませう。
973 :
名称未設定:02/10/10 21:44 ID:RNsCUS6e
>SONY-IBM-東芝連合のCellやMotorola G5の話も歓迎するす。
この次世代プラットフォーム開発プロジェクトは事実上、
現在のWintel一極支配・勝手放題っていう今の異常事態からの脱却に
立ち上がったとみていいわけですよね?
>>973 > >SONY-IBM-東芝連合のCellやMotorola G5の話も歓迎するす。
>
> この次世代プラットフォーム開発プロジェクトは事実上、
> 現在のWintel一極支配・勝手放題っていう今の異常事態からの脱却に
> 立ち上がったとみていいわけですよね?
ソニー、東芝は 自社でやりたい事(パソコン以外)に見合うCPUが無いからでしょ。
Win...いざとなったら それ用のしょうもない奴を作ったりして。。。
For Cellとかぁ。
976 :
973:02/10/10 22:36 ID:RNsCUS6e
977 :
名称未設定:02/10/10 22:43 ID:6GDhGTyF
>MACオタ
スレを立て、妄想した話題を事実のように語り
論破されても謝りもせず
何食わぬ顔で(藁)他の話題に書き込みをする。
お前にはこの板での発言権なし
「論破」っておまいらがなにをしたよ?
「煽り」
>>951 ほぼ正しいと思うが、ちょっと考え方が違う。
★スループット(メモリ)は物理的な実装限界(コスト)でほぼ決定される。
メモリのスループット以上の設計の中で、レイテンシを最短にするべきだ、
い)シリアルで転送速度をあげていくとほぼ必ず平衡伝送が要求され、
1bitのデータに対して2本の信号線を必要とする。
ろ)同一ピン数とすると、パラレルの2倍の転送速度のシリアルで、
パラレルと同一帯域幅となる。ただし、高いレイテンシ分シリアルが不利。
この説明で理解できる?
<<このスレの見所>>
|| ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄||
|| ||
||
>>9-12,
>>16-18,(19,
>>22),
>>41,
>>54,
>>124,||
||
>>489,
>>492,
>>580,
>>583。 ||
|| || 今日は先週やった
|| Λ,,Λ 基本の復習です。
|| ★★健全化の為に放置にご協力を★★ \ ミ゚Д゚,,彡
||______________________ ⊂ ミ ミ
∧ ∧ ∧ ∧ .∧ ∧ | ̄ ̄ ̄ ̄|
( ∧ ∧(゚д゚,)∧ ∧ ( ∧ ∧ | |
〜(_( ∧ ∧_( ∧ ∧_( ∧ ∧ ̄ ̄ ̄ ̄
〜(_ ( ∧ ∧_( ∧ ∧_ ( ∧ ∧ は〜い、先生。
〜(_ ( ,)〜(_( ,)〜(_( ,)
〜(__ノ 〜(__ノ 〜(__ノ
<<見所2:アンチオタ編>>
>>184,
>>205,
>>216-217,
>>240-241,
>>248,
>>257,
>>505,
>>592,
>>681,
>>715-716,
>>725,
<<このスレの見所・コリン・1>>
>>82,
>>90,
>>101,
>>108,115,
>>190,
>>440-441,
>>445,
>>465-467,
>>503-504,
>>506,
>>522,
>>524,
>>526,
>>529,
>>531,
>>533,
>>537-539,
>>542-543,
>>548-549,
>>551,
>>561マジ,
>>559,
>>566,
>>574,
<<このスレの見所・コリン・2>>
>>571,
>>574,
>>598,
>>600,
>>603,
>>606-607,
>>609,
>>611-612,
>>615,
>>618,
>>620,
>>622,
>>625,
>>628,
>>630-631,
>>635,
>>639,
>>644-645,
>>649,
>>652,
>>654,
>>665-666,
>>670,
>>672,
<<このスレの見所・コリン・3>>
>>677,
>>680,
>>682-683,
>>695-696,
>>698-700,
>>704-706,
>>708マジ,
>>709,
>>711-713,
>>799-800,
>>821,
>>827-828,
>>831,
>>833,
>>835-836,
>>839-840,
>>842,
>>846,
>>914-915,917,
>>717-720,
>>722,
>>726-729,
>>731-735,
>>515-517,
>>564,
>>567,
>>569,
>>952 回答すばらしいね。1)の回答以外は問題ないよ。
結局すべてはメモリのレイテンシと帯域、コストの最適解の選択。
1)もやっぱり、32way/16chip時のメモリの帯域を稼ぎたかったから。
HPCではそれでもメモリ帯域不足のため、16way/16chipが限界。
on/off-chip-memoryの話は容量と速度、そして最も重要なコストの
選択で決まるもの。それぞれの要求は帯域とレイテンシという考え方も
あるが、それらはon/offの構成だけでほとんど決定。
off-chip-memoryとI/Oの性能要求はレイテンシとスループットの違い
なので、内容は違うけど二律背反と言う所は同じ。
<<このスレの見所・重複スレを必死でageるMACオタのヨタ発言・1>>
>>1-2,
>>33,
>>45,
>>59,
>>65,
>>78,
>>80,
>>85,
>>100,
>>102,
>>104,
>>107,
>>109,
>>128,
>>130,
>>133,
>>136-137,
>>144,
>>152,
>>200,
>>204,
>>208,
>>213,
>>220,
>>222-223,
>>225,
>>283,
<<このスレの見所・重複スレを必死でageるMACオタのヨタ発言・2>>
>>287-288,
>>294,
>>298,
>>305,
>>308,
>>313,
>>317,
>>325,
>>327,
>>330,
>>332,
>>336,
>>338,
>>345,
>>359,
>>361,
>>370,
>>390,
>>422,
>>432-433,
>>502,
>>519,
992 :
名称未設定:02/10/11 00:02 ID:AuKUtYWN
1000取り合戦として有効につかいましょう。
<<このスレの見所・重複スレを必死でageるMACオタのヨタ発言・3>>
>>581-582,
>>591,
>>596,
>>602,
>>610,
>>627,
>>641,
>>647,
>>655,
>>658,
>>663,
>>678,
>>685,
>>687,
>>862,
>>864,
>>868,
>>871-873,
>>880,
>>882
994 :
名称未設定:02/10/11 00:06 ID:q+C3Pjc+
ほほー
Macオタが立てた最後のスレの貴重な1000までもう少しです。
997 :
名称未設定:02/10/11 00:08 ID:neXieqIu
1000
1000 :
名称未設定:02/10/11 00:08 ID:77miNnYo
1000
1001 :
1001:
このスレッドは1000を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。