【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 06

雑談歓迎です。ハメを外さない範囲でご自由にどうぞ。


前スレ
05 http://science4.2ch.net/test/read.cgi/denki/1139847266/
04 http://science4.2ch.net/test/read.cgi/denki/1129771211/
03 http://science4.2ch.net/test/read.cgi/denki/1119984464/
02 http://science3.2ch.net/test/read.cgi/denki/1104330395/
01 http://science3.2ch.net/test/read.cgi/denki/1081231226/


長くなりすぎなので他のリンクは >>2-10 あたりで


---- 他所の掲示板の話題をここに振ってるひとへ ----
技術的な問題に関するツッコミはOKですが、ただ晒すだけの書き込みは感心しません。

◆関連リンク

ALTERAデータシート
ttp://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
ttp://www.altera.co.jp/support/kdb/spt-search_kdb_j.html

XILINXデーターシート
ttp://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?iLanguageID=2
XILINXアンサーサーチ
ttp://www.xilinx.co.jp/support/searchtd.htm
LE数比較
ttp://www.origin.xilinx.com/products/silicon_solutions/fpgas/product_tables.htm

Lattice
ttp://www.latticesemi.co.jp/products/fpga/index.html
Actel
ttp://www.actel.com/intl/japan/products/fpga/proasicplus/index.htm
quicklogic
ttp://www.quicklogic.co.jp/products_fpga.htm

OpenSources
ttp://www.opencores.org/

某社の宣伝
ttp://www.synopsys.co.jp/today_tomorrow/60/tt60_datapath.html
ttp://www.infohobby.jp/
ttp://natrium42.com/projects/jtag.html
ttp://members.at.infoseek.co.jp/x1resource/xilinx/sp3/sp3stkit.htm
ttp://www.altera.co.jp/education/demonstrations/tools/cubic-cyclonium/onl-cubic-cyclonium.html
ttp://www.parallax.com/detail.asp?product_id=60003
ttp://www.dallaslogic.com/ezfpga_cyclone_c3c6.htm
ttp://www.altera.co.jp/products/devkits/kit-dev_platforms_partner.jsp

SDCC / Nios
ttp://sdcc.sourceforge.net/
ttp://japanese.sugawara-systems.com/opencores.htm
ttp://www.altera.co.jp/products/devkits/altera/kit-nios_eval_1C12.html

◆フリーのツール(情報追加よろしく!)
ALTERA Quartus II Web Edition http://www.altera.co.jp/
XILINX ISE WebPack http://www.xilinx.co.jp/

◆評価基板とか(追加情報よろしく!)
Spartan-3 Starter Kit http://www.xilinx.co.jp/products/spartan3e/s3eboards.htm
CQ出版のシリーズ http://www.cqpub.co.jp/eda/

◆雑誌
Design Wave Magazine(DWM) http://www.cqpub.co.jp/dwm/
※基板が付録で付いている号はバックナンバー希少になりがち
Interface http://www.cqpub.co.jp/interface/


◆関連スレ

【Verilog】記述言語で論理設計 Project4【VHDL】
http://science4.2ch.net/test/read.cgi/denki/1143016023/

暇だからVHDLでも書こうかな (inプログラム板)
http://pc8.2ch.net/test/read.cgi/tech/1043858153/

【アスナる日記】DWM1月号付録の基板で実験したぜぃ【夢ヲチ】
http://science4.2ch.net/test/read.cgi/denki/1108190169/

オープン開発でゲームコンピュータを作るスレ
http://science4.2ch.net/test/read.cgi/denki/1124621751/

[レトロ] MSXに関する話題はここだ [懐古趣味]
http://science4.2ch.net/test/read.cgi/denki/1120122219/

ELSENA
http://www.elsena.co.jp/altrets.html

◆Digi-Key (FPGA/CPLD オンライン購入)
ttp://www.digi-key.com/
ttp://jp.digikey.com/
XILINX はほぼOK
ALTERA は日本代理店を通さないと買えない商品あり
(送料に注意)


◆その他 (前スレの話題等)

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/694
ttp://akizukidenshi.com/catalog/items2.php?q=CPLD&s=score&p=1&r=1&page=#K-01457

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/699
ttp://japan.cnet.com/news/media/story/0,2000056023,20137847,00.htm
ttp://www2.nict.go.jp/w/w114/stsi/PubNtp/

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/714
ttp://optimize.ath.cx/mini_ezusb/cyclone.htm

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/721
ttp://www.hdl.co.jp/tuhan/ptuhan_acc.html

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/725
ttp://www.neko.ne.jp/~freewing/hardware/ft2232c_mpsse/

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/726
ttp://www.digilentinc.com/Products/Detail.cfm?Prod=JTAG-USB&Nav1=Products&Nav2=Cables

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/737
ttp://optimize.ath.cx/bee/miniezusb/index.html
ttp://www002.upp.so-net.ne.jp/uratan/xi/whyxsvf.txt
ttp://www.nahitech.com/nahitafu/fpgavhdl/fpgacfg/fpgacfg.html

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/766
ttp://www.xilinx.co.jp/japan/j_prs_rls/design_win/0412_marsrover_j.htm

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/830
ttp://www6.eie.eng.osaka-u.ac.jp/fpga/index.html

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/845
ttp://www.geocities.jp/kwhr0/hard/fm.html

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/947
ttp://www.datasheetcatalog.com/datasheets_pdf/7/4/L/S/74LS244.shtml

引用 http://science4.2ch.net/test/read.cgi/denki/1139847266/965
ttp://focus.ti.com/logic/docs/technologyfamily.tsp?templateId=5985&navigationId=11386


小分けでスマソ

スレ立て乙&天婦羅ごち>>1-4

>>1
乙

スレがさっぱり進んでないのか・・・

お前が来るのを待ってたんだよ。

早稲田実業の応援の女の子かわいい

画に描いた餅。
テレビに映った娘。

EDKの8.2が出たけど、もう使ってる進んでるお友達はいるかな？
SDKとの連携ができるようになったみたいだけど

乙
あああファームも論理回路もバリバリやれる職場逝きてーぜ＠はけん

今の環境で何が不満なの?
ウチにおいでよ、仕様打ち合わせからケース設計、回路設計、
基板設計、ソフト設計、デバッグ、そして納品まで、全部できるよ。
めちゃくちゃ忙しいんだ。手伝ってくれ。
ちなみにFPGAはXilinxね。マイコンはH8とPIC。
給与は応談。手取り25万でどうだ?　

こっちに少し分けてくれよ

○LTER○はNASDAQから二回目の上場廃止警告を
うけましたね。A○○○○Aもうおわりかな？

> 二回目の上場廃止警告
終わりかどうかは内容次第。

>17
調査委員会の調査も難航しているみたいね。
今回の件はNASDAQメンバーだった証券アナリスト
の資料提出の要請を門前払いした寺本社の窓口
の対応のマズさによってそのアナリストが激怒し
NASDAQに寺を調査対象にするように強く進言した
ことに起因するんだよね。
だから、NASDAQもかなり本腰を入れて調査して
きてる。
寺もバカだよなぁ・・・・。
単なる証券アナリストのおせっかいと判断したんだろう？
殿様商売もほどほどにしないと

殿様商売といったいどういうj関係があるんだ？
殿様商売の意味を理解してないのか？

>>18 の殿様のイメージ＝志村けん

トンでもねぇ!!
あたしゃ神様だよ!?

上場廃止したらまずいのか？
知名度はあるし、シェアもあるし。どうしても必要なら他市場へ上場って手もあるだろ。
うるさいアナルリストにケツの穴まさぐられなくて済むなら本望かもよ。

上場廃止になったら株主大損だから経営陣のクビ飛ぶだろ

> 上場廃止になったら株主大損
そうか？
> 経営陣のクビ飛ぶ
飛んで困るのか？
藻前は経営陣の縁戚の友達のいとこか何かか？

横レスだが、経営陣はそれは避けようとするだろう、という事じゃまいかと

「それ」はなんだ？

寺の関係者が躍起になってるな（ｗ
まぁ、10月までストックオプション不正疑惑の結論を
伸ばすつもりだろうけどそう簡単にいくかな？
他の会社はCEOや役員がそっ首切られているど。
いつまでも安閑としてイラン無いだろう?

まぁ、寺はどうでもいい。
ISE8.2どうよ？

あくてるの新しい広告を見たら、物産テクセルが代理店から消えてた。
ここ、やめたの？

>>28
まずまず調子言い。
漢字も「表示」できるようになったし。

>上場廃止になったら株主大損だから経営陣のクビ飛ぶだろ

上場廃止しても市場で売れなくなるだけですが

>>31
世の中には、「上場」＝「箔付け」「上場廃止」＝「倒産」ぐらいにしか
考えてない人も多いということです。
27みたいに、「首切り」に固執するだけのループ君とかね。

WebPackデカすぎ
なんだよ1Gオーバーって

しかもSPARTAN-XLの合成できなくなってるしよ

まー探したらclassic版ってのフリーになって対応してたからよかったがな

spartan3ってDigi-Keyで買えた気がする（というか前買った）んだけど、
今検索掛けても出てこないんだよね。
3Eに移行したってことなのかな・・・

スマソ
Digi-Key USAで検索だったなorz

>>29
代理店契約解消。
アクテル側から一方的に契約切られたらしい。

>>36
何かバレたのか？派留が寺に切られた時みたいに。

>>37 寺に切られた時
ﾜﾛﾀ

> 何かバレたのか？派留が寺に切られた時みたいに。
ｋｗｓｋ

Cyclone2を使わないといけなくなったんですが、これってSpartan3みたいに
コンフィグ中はI/Oピンをプルアップしないという設定は無いのでしょうか？
データシートを見る限りなさそうですが・・・。

社長が盗聴機仕掛けたのが本社にバレ（ｒｙ

パソコン世界最大手の米デルは21日、同社株が上場している米ナスダック市場から上場廃止勧告を受けた、と発表した。
米証券取引委員会（SEC）から財務報告に虚偽記載の疑いがあると指摘されたことに対応するため5〜7月期の決算報告が遅れ、
ナスダックの上場規定に違反する恐れが出ているから、という。
デルはナスダックの委員会による聞き取り調査を要請し、事情を説明する方針だという。

デルは今月11日、SECによる非公式な調査の結果、過去の会計・財務報告に虚偽記載の可能性があると発表。
決算報告の発表を見送り、デル自体も社外監査人でつくる監査委員会で独自調査を進めていると説明していた。

デルの株式は21日朝（日本時間同日夜）から売り注文が多く、
前日終値より2％前後安い水準の株価で取引されている。


ソース：asahi.com
http://www.asahi.com/digital/pc/TKY200609210493.html
ソースのソース：DELL Press Releases
http://www.dell.com/content/topics/global.aspx/corp/pressoffice/en/2006/2006_09_21_rr_000?c=us&l=en&s=corp

下らん別話題をここに張るなボケ

Please visit
http://www.PKLink.com
flash version V2 V4 chip
無料 交換 體驗

なにこのチャンコロパチコンＺ８０？

> デルの株式は21日朝（日本時間同日夜）から売り注文が多く、
> 前日終値より2％前後安い水準の株価で取引されている。
２％かよ・・・公募売出より値引率低い　orz

ttp://www.msx.d4e.co.jp/info.html

これのゲームショウ展示品見てきた人いますか？

>>40
遅レスでスマンがアルテラ系は黙って何にもしないとコンフィグ中は
I/Oピンはハイインピーダンスになる。
デバイスによりHSWAPピンと同じ機能ような機能を持っている
(ストラティクス?)ものもある。
信号によりHi又はLow固定で初期設定するのがあるので
私はいつも外部抵抗でHiまたはLowに吊っている。

>>48
あんたデータシート読み直した方がいいよ

>>40
その通り。できない。

「Alteraは」とか「Xilinxは」のようにおおきく括って思い込んでいると痛い目に遭うことがありますね。
デバイスを初めて使うときは先入観を取り払って、ちゃんとデータシートを見た方がよさそうです。

FPGAって個人でも色々と高度なことができそうだけど、
たいていPGAパッケージだから実際使える奴って限られてるよね。
IO少なくていいから手ハンダできる奴だしてくんないかなぁ。

↑BGAだた・・・

俺は10k使ってるyo　QFP144とか

BGAだから実際使えないってどういうことだ？手はんだできないってかい？
逆向きにして基板に貼ってはんだボールに手はんだして配線しろ

きがくるいそう

そういう実装なら軽さんの夢の一点アースもやりやすいね

>>50
どういう先入観かｋｗｓｋ

FPGA初心者だけど、ALTERA(の書き込みソフト)って、未使用pinのアサインのデフォって、GNDなのな・・・
やたら消費電流が大きくて､どこぞかショートしてるのかと、半日ずーっとチェックしてた。
鬱

未使用ピンに何かつなぐ方がおかしくない？

ここで言う未使用とはロジックで使ってないＩ／Ｏピンの古都

>>54
本気で言っているなら馬鹿だねｗ

>>58
仮にGND落ちでもいいんじゃない?　出力をHにしなければいい。

>>60
ピンに名前は振って、entityとかにも記述して、でもarchitectureではドライブしてない端子、ということ？
58も60も言いたいことがよく判らない記述だけど。

cycloneで未使用ピンをプルアップしようと思ったがデフォでは設定項目出てないのな
あちこちいじってたらチェックボックスが出現。わかりにくいぞアルテラめ。

もっともtclスクリプトで設定したほうが設計変更にも対応できてグーなんだけどね。
一度やり方を知ったら１ピンずつ設定なんてバカらしくてやってられねー

ここ読めワンワン

ttp://www.neko.ne.jp/~freewing/fpga/cyclone_hdl/qevpin3.png

1chipMSX　発売してるんだ！

digikeyでザイリンクスのfpgaを注文して、サンハヤトのQFP-51という208ピンまで使えるQFP変換基板に載せてみたいのですが、

XC3S200-4PQG208C
名称　virtex
価格　2564円

XC3S250E-4PQG208C
名称　Spartan-3E
価格　1876円


同じパッケージで20万ゲートより25万ゲートの方が安いのですが、virtexとspartanってどのような違いがありますか？
というか、上の二つはどちらもspartanだったりします？

型番を信用するなら上のはSpartan-3だよ
3Eとの違いは消費電力が大きいだったかな?
3Eは3のマイナーチェンジ

>>68
Spartan3ですか
XC3S250Eのほうが買い徳のようですのでそちらにします
ありがとうございました

>>67
何個買うのか知らんけど送料に注意

>>70
二千円ですね
あと手数料千円（今回はついでにほかの部品も買うと思うから必要なし）

うーん、、、
SPARTAN-3Eのデータシート見ながら、やっぱりオプティマイズさんのEZ-FPGA 7800円にしようか迷ってます
プリント基板に部品つけるだけで配線考えなくてすむからです
実はFPGA自体まったく使ったことないんですよぉ
といっても電源とJTAGとモードピン以外のピンは実質IOピンなんだろうから
それほど複雑な回路じゃないだろうから大丈夫か

>71
最初は、確実に動作するであろうEZ-FPGAの方が良いと思うが。。。

ttp://optimize.ath.cx/shopv2_2/chuumon.html#ezfpga
＞基板はFPGA、PLL、コンフィグROMチップがはんだ実装済みですので
＞組み立てやすくなっています。

低速なIOピンの動作のみなら、手配線のスパゲティのグニャグニャでも良いし。
JTAGなんてのは、適当な単線で配線しても問題なし。

一番怖いのは、パスコンがらみの電源トラブルと、コンフィグROMからの高速ロード時かも。

目的と手段を間違えないよーにしようね！！

>>72
＞目的と手段を間違えないよーにしようね！！

こういうのがやってみたい！
http://crystal.freespace.jp/pgate1/nes/

nesのppu は5.37MHz
スパゲティでなんとかなる？

ムツゴロウの対決読んで俺は悟った
熊は危険だよ
小熊もいつかああなる
いまのうち始末しなかったらたいへんなことになる

まあ落ち着け
いくら雛見沢でも熊はいない

わずか体長50cmの小熊を殺すなんてむごすぎるだろ。
あと、小熊を撲殺するとかな。
ヒグマならともかくツキノワグマのしかも子熊に襲われる人間は食われてしまえ

どうやらこのスレには
触れられたくないものを持つ人間がいるらしい
いや、持たざるものか

>>75
大きい熊が隣に座ってますがなにか

安定したようなのでISE6.3から8.2に移行
そしたら全然動かない。なぜ？と良くみればピンアサインがメタメタ
元のプロジェクトのUCFがコンバートされてなくて手動でプロジェクトに入れたら動いた
焦った... 8.2なかなか良いですね。結局7.Xは使わなかったな

--X---X---X---X---X---X---X---X-
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
X-X-X-X-X-X-X-X-X-X-X-X-X-X-X-X-

結局digikeyにしました。

開封してみたら２つ買った方の一つはピンが波うってる
もう片方はピンが2箇所ほどハの字に歪んでる。
本体端には傷のような白い染みも付いてる。
なんかB級品集めて入れられたような気がしないでもない。
コンフィグROMの袋には油のような変な液体（揮発性？）が入ってたのはナンだったのか。

変換基板にはなんとか搭載できたので、とりあえず使えれば良いんですが、
うちのPCにパラレルポートついてなかた
使えるか試せない＞＜
CPLDがついてたトラ技も買ったまま休眠状態

>81
本当に動くデバイスだと良いですね。
ＩＣが入っていた袋は、完全密封乾燥剤いりでしたか？
湿気ていて、フロー炉に入れたら割れたりしないかな？

>パラレルポート
SPARTAN-3Eのスタータキットには、
ＵＳＢからの書き込みをサポートしたのがオンボードしてましたが。。。

>80
括弧に見えてきた。

>>82
Digi-Key、下手するとDIPですら乾燥剤入りで、
アイスモナカ(wの梱包なんだけど、

中身が>>81みたいな状況もあるのか・・・
漏れの在庫、開けたくなくなってきた(w

>>82
コンフィグromは乾燥剤入りの真空パック入りでした。

＞湿気ていて、フロー炉に入れたら割れたりしないかな？
割れるなんてことあるのか。
乾燥剤はそのためなんですね。

割れるっちゅーか、ワイヤボンダが切れるんでしょ。＜リフローの場合。
湿気吸っちゃったらベーキングしないといけない。

手半田だとそういうことはないかとおもた

>>86
いや、見事にひび割れがはいったことがあるよ。

内部の水分が膨張して割れるとかいう話があったな

すみません。教えてください。
某社のCPLDを使って火花放電器を作って遊んでいたのですが、
今日まで順当に動いていたのですが、突然動かなくなってしまいました。
見るとCPLDが熱くなっていました。テスターで電圧を測ると電源3.3Vが
1Vくらいしかありません。テスターでCPLDの電源端子を測るとほぼ0オーム
でした。こんなことって　よくあるのでしょうか?
昨日までは動いていたのにぃ....。
こうなった原因は何か考えたのですが、頭よくないのでサッパリです。
入力端子からノイズが入ってCPLDの中を壊してしまったのだとは
思うんですが。入力と電源に入っているダイオード?が破壊されたのでしょうか。
0.5の144の張り替えはつらいです。

cpldで火花放電器を作ることってよくあることなのですか？

どうやって作ったのか知りたいｗ

どんな物を使っても、設計が悪いと壊れる。ＣＰＬＤとてそれは同じ。
回路と写真ＵＰすれば何か解答が得られるかも。

うｐうｐ

81ですが、パラレルポートの問題が解決しました！！！
スレーブシリアルモードはビットデータをDINから流し込むだけのようです。
これなら雑誌付録のマイコンから簡単にコンフィグできそうです。


ついでに質問なのですが、
消費電力が見当つきません。
xc3s250EでVccauxに0.5Aレギュレータじゃ足りない？
補助電源らしいけどクロックマネージャ(DCM)とかにも使われてるらしいからそれなりに食うのかも。
アドバイスお願い！！！！！！！！！！！！！！！！！！
Vccintは1Aのものを装着してます。

Vccintのパスコンは1uFと0.1uFどちらが良いんだろう。
基本クロックを21MhzとしてDCMで分周して動作させたい場合21Ｍｈｚ付近の特性をみるのだと思うのですが、
1uFだと特性悪くなるようなので、0.1uFのほうが良いのかな。
1uFつけてる回路図もあったんだけど。
パスコンは変換基板の裏面に付ける予定です。

>>94
> ついでに質問なのですが、
> 消費電力が見当つきません。
> xc3s250EでVccauxに0.5Aレギュレータじゃ足りない？
> 補助電源らしいけどクロックマネージャ(DCM)とかにも使われてるらしいからそれなりに食うのかも。
> アドバイスお願い！！！！！！！！！！！！！！！！！！

こういうツールは参考にならない？
ttp://www.national.com/JPN/xilinx/power_expert.html
ナショセミのだけれど他のデバイスメーカーにも似たようなツールがあったと思う。

つーかそもそもISEにXPOWERてな消費電力推算のためのアプリがついてる。

>>95
>>96
ありがとう
今xpowerを使ってみましたが3Eは対応してないそうです。xilinxのwebの電力推定サイトは使い方が解らなかったです。
>>96さんに紹介して頂いたサイトによるとMAX値はコア1A、AUX150mAという情報になってますね
別のサイトでは3EファミリーのMAXはAUX600mAとも
xc3s200を使ったスタータキットのレギュレータは写真みたところそれぞれ1A,0.5Aのものを使ってるらしいです
ということでコアに1A、AUXに500mAで当面試してみるという結論に達しました！
ご協力ありがとうございました！！！

さっさとうｐしやがれ糞>>90

age

次スレ
http://science4.2ch.net/test/read.cgi/denki/1160676948/

ここでMSXネタなんかやるなよ小僧

めっきり寺の質問減ったな・・・。
時代の流れを感じる今日この頃。
やっぱ殿様商売は廃れる運命か

寺って、なんだったかな
何か思い出しそうで思い出せない

↑そのための、>>100　じゃないか？w

>>101
やるにきまってるだろハゲ

Alteraから宣伝メールがやってきて、その中にあった
Limited-Time Offer: Download ModelSim-Altera Web Edition

つまりはAlteraでもModelSim機能限定版を
Quartus2WEユーザ限定でダウンロード＆使える　ようにするよ

てみたいなんだが。XilinxのISE対抗て事か。
ttps://www.altera.com/support/software/download/eda_software/modelsim/msm-index.jsp

もひとつ、Cyclone2の20を載せたStarterKitが$150ですと。
ttp://www.altera.com/products/devkits/altera/kit-cyc2-2C20N.html

VGAコネクタが載っている　とは書いてあるけど、DAコンバータは書いてないなぁ。
バッファのみのDA無しかな？

>Cyclone2の20を載せたStarterKitが$150ですと。

ボード画像の下を見たら、　Development Board Schematic　が有った　orz
回路を見てもっと　orz

VGAコネクタから抵抗ラダーDAか、その先は……FPGA直結かよ…

ttps://www.altera.com/support/software/download/eda_software/modelsim/msm-index.jsp
がPage not Foundなんで聞くけど、機能限定ってどこまで限定なんだろ？
サイズとかの限定は止めて欲しいな。Alteraに関してはSE相当ならうれしいんだが。
ま、SE使ってるからどーでもいいか。。。なんてな

>>106
GJ!!

FPGAって電源の数が多くてイヤ
単電源でゲート数の多いのできない物か？

>>108

残念ながら、コードサイズ限定だよ…
Xilinxと同じで限定サイズを超えると、実行速度が1/10以下になる　とかだろうなぁ。

限定機能の説明
ttp://www.altera.co.jp/products/software/products/model/eda-ms.html
「ModelSim-Altera Web Editionの動作性能は、ModelSim-Altera Editionの約半分であり、10,000 ラインの
使用制限があります。」
「シングル HDL シミュレーションのみ」　←　これは有償版のAltera版　ModelSimでも同じ制限有
だそうな。

ところで、
ttp://www.altera.co.jp/support/software/download/eda_software/modelsim/dnl-msim-61d.jsp
ホーム > サポート > デザイン・ソフトウェア > ダウンロード > 日本アルテラ - ModelSim-Altera 6.1d ソフトウェア
でもダメ？

>>108,111
タダなんだから、いくらなんでも無制限って訳にはいかないだろう。
制限を越えても、動作速度が遅くなるだけで一応シミュレーションはできるはずじゃない？

10,000行のスペックはXilinx版と同じだね。
今までWeb Editionでは全くできなかった事を考えると、十分ありがたいよ。
最近ずっとXilinx使ってるから分からないんだけど、QuartusのWeb Edition 使ってる人達は
シミュレーションってどうしてるの？
Quartusのなかのシミュレータ使うのかな？

Web EditionでないAltera版っていつの間にか行数制限なくなってたんだね。
2年前は確か100,000行だった。

つ[Icarus Verilog, GHDL]

んなもんつかわんでもクラックすればいいじゃん
でもやったことがわかれば善良な市民の俺は通報するけど

>>113
そういう動くか動かないかわからないようなソフトウェアは使いたくない。

つ[素直に購入]

アルテラのModelSimを入れてみたけど
送られてきたライセンスファイルが認識されない。
ザイリンクス版をアンインストールしなければだめなの？

環境変数LM_LICENSE_FILEにライセンスファイルのあるパスを ; で区切って指定しても駄目？

LM_LICENSE_FILE=D:\Xilinx\mode_xi.lic;D:\Altera\model_altera.lic

とか

>>117
俺はSE使ってるんでFPGA会社限定版はよく知らんけど（自慢)。

ファイル名変えたら駄目みたいだよ

自己解決しました。
Quartaus�UのWeb License Updateで送られてくる
ライセンスファイルでは、駄目で
新たにライセンスを取得したらOKになりました。

Spartan3Eキット検討してたが、1チプMSXに身を委ねた。
これはタイミング的にやられたかもしれんね。

CycloneIIのキットが出るんじゃん。

きっと。

>>116
１００万円するソフト買えない

電脳網に漂ってるのをひらって割ればいい

ど素人な質問ですみません。EPM7160STC100の書込みをプログラミング会社にお願いしたのですが、
その時に間違ってEPC1PC8用のプログラムデータを送ってしまい、そのままプログラムされて納品
されてきました。でもある人に聞くとプログラム時にエラーが出て書込みはできないと聞きました。
実際にはどうなのでしょうか？ちなみにライターはMAX+PLUS�U&BPです。

納品されたんなら書き込めたんだろ。
発注先に問い合わせもできないのか？

如何様にも対応するのがプロ

イカサマかまして、対応するのもプロ

検収した受け入れ担当が馬鹿で禿げちゃびん

禿を差別する>>130に断固抗議するものであります。

>126
書き込みのＲＯＭの種類とデバイスが一致しないと、エラーが発生して書き込みは出来ないです。つまり未書き込み状態のはずですよ。

行き詰ってしまった…質問させてください。

XilinxのPLD「XCR3064」の44pinパッケージを
使って色々勉強中なのですが、コイツから5Vを
駆動させる方法がわかりません。

アンサー6717を参照して、その通りのVHDLを打っても、
特定のpin(34pinをdin、35pinをdout)はドレイン設定できますが、
他(1pinと2pin等)に移すと5V駆動できなかったり…

極端な話、outに割り当てられるハズの34pin全てを5V駆動
するには何を設定してやればいいのでしょうか？
ISEのオプション設定で何か足りないモノがあるのでしょうか？？

データシートには36I/Oって書かれているのに
FixReportを見ると28I/Oしか無いって事になってるし…
ISEわけ分からない！

>>133
お前の書いている方がわけわからないぞw
で、５Vにしたかったけど何Vになったんだよ？
それから、アドバイスがほしければ全ソース(*.vhdと*.ucf)を晒せ。
お前の書き方は用語の使い方が変だし、意味が通じにくい。
日本語で会話するよりもそのほうが正確だし早いだろ。

>>133
概要のページ見ただけだけど、そのデバイス、5Vトレラントってだけじゃないの？

うぅ、分かり辛くて申し訳無い。

>>134
3.3V動作のPLDから5Vの外部駆動を動作させたかったので、
外にプルアップ抵抗を付けて外部と接続したが5Vにならず3.3Vまま…
VHDLはアンサーにあったものをそのまま書いて試してます。
ttp://www.xilinx.co.jp/xlnx/xil_ans_display.jsp?getPagePath=6717
基本素人ゆえ分かり辛くてスマンです。
ucfは何処か晒せる場所を探しますわ…

>>135
5Vトレラントだから、外部にプルアップ付けて
ドレイン設定できれば良いなぁと思っていました。

>外にプルアップ抵抗を付けて外部と接続したが5Vにならず3.3Vまま…
ッタリメーダヴァカ

>>137
ヌシは、オープンドレインは理解してるようだがな。
>>136
ザイリンクスは「ドレイン設定」って呼ぶの？　なんか変。
アルテラは、普通に'0'と'Z'を出力してやればオープンドレインになったけどね。
別の何かの設定が居るのか・・・ザイリンクス使いにくそう。

>>133
とりあえずコレ見た。
ttp://direct.xilinx.com/bvdocs/publications/j_ds017.pdf

>他(1pinと2pin等)に移すと5V駆動できなかったり…
PLCCなら入力専用ピンですな。
>FixReportを見ると28I/Oしか無いって事になってるし…
入力専用とJTAGを勘定に入れると数は合う。
JTAG端子はPORT_ENでI/Oに切り替え可能。へー財はこんなことできるのか。

資料見た限りでは出力ピン構造が分からんからなんとも言えないが、
オープンドレインをプルアップして５Ｖ出力は寄生ダイオードが邪魔をして
できないのが普通だと思う。74HC07とかの構造見てみ？
寄生ダイオードなしで電源電圧以上掛けられるデバイスって少ないよね。
というわけで出力専用ならHCTで受ける、入出力したいなら3245を使う。

>>136

　ぐぐったら同じ事が書いてあった

　ttp://www.neko.ne.jp/~freewing/fpga/fpga_tips/

>>137-140
反応が遅れて申し訳無いです。

PLDやら回路自体やらに触れてからまだ日も浅いので、
自分自身何が分からないのかも良く整理できていません。
もっと基礎を固めてみます。

やりたかった事については>>139さんが書いてくれたように
変換ICを使ってみようかと思います。

色々とありがとうございました〜。

CPLDに供給するクロックとして水晶発振器のつもりで水晶発振子を買ってしまいました。あとから発振子だけでは使えず、コンデンサと７４ＨＣ０４のようなＮＯＴが必用だと知りました。このＮＯＴはCPLDの中にNOT回路を設けて代用できますでしょうか？

この場合はインバータをアンプとして使うので、CPLD内の論理ではだめです。
また、74HC04ではなく74HCU04がいいです。

がびーん
ということはFPGAでも同じですか？
ちかくにICが手に入るショップがないんですよね。

ものすごく精度を気にしない用途で
PLDのLCELLを何個か直列に接続してリングオシレータで発振しましたよって
レポートを何処かで読んだ記憶が・・・

素直に発振器買った方が利口だけど。

3.3Vの発振器って表面実装ばかりだね

>>144
通販ぐらいやれよ。
>>145
MAX7256が付録で付いてきたとき、やってみましたよ。
4ns/1LC@3Vぐらいでした。電源電圧で結構変化します。

>>144
FPGAでも同じ。
ただ、I/Oバッファを自在に編集できるスキルがあればあるいは...

トランジスタとCRが少々あれば個人で使うような発振器なんてすぐできんべさ

>>147-149
おなじＮＯＴなのに発振に使える使えないの分かれ目はどこにあるのでしょうか？

UはUnbefferedのU

>CPLD内の論理ではだめです。

嘘です。やったことあるよ。VCOもできる...ってことでPLLもオケー。
CPLDだけど、具体例。↓
http://www.hdl.co.jp/max_xosc.html

>Unbeffered

unbufferd

苦情：
軽石さん、分からないことは無理して回答しなくて結構です。

ちなみに、XC9532-15でもLC発振で80MHｚくらい行きましたよ。

>>153
写真と回路きぼんぬ。

まあまあ、ムキにならないで、軽石さん。
写真？ありません。4年も前の話。
ありふれた回路です。ググッて自分でやってみてください。

と思ったけど、写真があった。1999年だったよorz。

http://radio.s56.xrea.com/radio/src/radio1104.jpg

PLL組んで、VGAのビデオカードのHDから、液晶パネル用のPixel clockが目的だったんですよ。
オシロ管面下がHD、上がロックさせたクロック。

80MHzはそのときの余興です。

さて、今度は軽さんが自分の作品の写真を貼る番になりましたw。

追い込み過ぎると、またどこかの掲示板で暴れ出すからそろそろヤメレ

軽石謹製PICデバッグボードの写真うpｷﾎﾞﾝﾇ

ISEのWebPackこないだからダウンロードできなくね？

あ、なんどもリロードしまくってたらダウンロードでけた
鯖がくそ重かっただけか・・

軽さん、深夜の更新が続いたと思ったら、この体たらくですか。
仕事は二の次、blogが一番というのが軽さんらしいw。
これ、遠まわしにずる休みしましたって書いてるんだよね。
ネタがないとはいえ、blogで告白していいんだろうか。

>面白い映像はいくつかストックされている

動画の方は、”実はあるんだけど、難癖つけて出せない”といういつものパターンだね。
デバッグボード、公開きぼんぬ。実体あるならね。
たんにユニバーサル基板にPICとか挿しただけでひょ。


2006-10-26 倒れました。
(--;朝起きると謎の激痛が腹部を直撃。
最近経験した事のない痛みで苦しむ。
とりあえず安静の為寝る・・・・ひたすら寝る・・・・・・寝ていると痛みは感じない。
ふと目が覚めるとあれだけ痛かった痛みは何処か？(^o^)
いや、布団に入った時にはすでに激痛は無かった・・・・・ような気がする。(^^;
睡眠不足を解消するかのようにひたすら爆睡していました。
目覚めるとお腹が空いてしょうがないのでどんぶり飯をかっ込んで復活。

■動画
キャンペーンでもらったデジカメだが、編集ソフトで苦戦する。
映像の切った張ったは出来るだのが、音声のカットとかどうすりゃいいのかよくわからん。
面白い映像はいくつかストックされているが、関係ない音が入っているのでそれを消したいのだが、方法が判らない。
あと、よくある動画の中で公開したくない物体を隠す方法も調べないといかん。
静止画だと簡単な事も動画になると結構面倒。

誤爆った。ごめそ

>>156
写真うｐ乙。
口だけの香具師が多いですけど、ちゃんとできる方がいるんですね。

安定度が気になりますが、いかがでしたか？

アポロだって捏造なんだ、そんな写真くらい簡単に捏造できるだろ、というヤツが現れないのが不思議。

USBパラレル変換ケーブルでＪＴＡＧケーブルが使えるものってありますか

>>165

軽石さん、みっともないよ。

>>164

やっぱりジタりますけど、液晶のクロックには十分でした。
一時期はやった海底天国のNEC液晶。
物は処分しちゃったのでもうないけれど。

>>166
×USBパラレル変換ケーブル
○USBプリンタポート変換ケーブル

普通の変換ケーブルはプリンタしか繋げない

>>166

Alteraならこんなのが。ケースも互換かよ
http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=39&No=46

Xilinxならこれ。純正Evaボードについてくるやつか
http://www.digilentinc.com/Products/Detail.cfm?Prod=JTAG-USB&Nav1=Products&Nav2=Cables

>>168
やはり３０００円位の変換ケーブルじゃだめなんだよね。サンクス
>>169
USBで使えるにしてはたしかに安いけど送料とか関税とか考えるとやっぱり高い。

ノートだったらPCMCIAのRATOCとかのパラレルポートは使えるけど、そこまでしてもねぇ。

>>169

digilentincのJTAG-USBはどのボードについてくる？
これは専用ソフトでないと書けないはずだとおもうんだけど？

SPARTAN3のスターターについているのはパラレルのJTAG3じゃないか？

>>170
純正買うよりぜんぜんやすいんですけど？
１万円くらいで買えるんじゃないかな？

CYCLONEでPCIする時、PINをダイオードクランプするけど何で、クランプする
必要あるの？　PCIは３．３V　CYCLONEのIOも３．３Vにするんだから必要ない
気がする。なんでだろ。５VのPCIはどの道できないだろうし。

>>173
PCIバスインターフェイスは厳密にはLVTTLやLVCMOSではないから。

以前にインターフェイス誌の付録にその屁理屈と解決策を書いていた
ような気がする。

っ伝送線路　反射

マイクロストリップの達人の出番だな

そこまで厳密にシミュできないから、オーバーシュートによる
破壊から保護するためにクランプしているんでしょ

スパルタンだと３．３VI/Oでも５Vトレラント。Cycloneは３．３VI/Oで
ダイオードクランプでごまかし。って感じなのでしょうか？
　でもコンフィギュレーションの時はクランプできない。でもPCIは勝手に
アクセスしてくる。だからCycloneは壊れる。ってことにならない？
　CycloneでPCIって綱渡り的感じがするんだが、大丈夫なのだろうか？

>オーバーシュートによる
俺も単純にそうオモタ

> でもコンフィギュレーションの時はクランプできない。
16進数入力でもしてコンフィグしてるですか。
> でもPCIは勝手に アクセスしてくる。
スイッチ入れた瞬間からフルパワーで働くですか。

>180
意味不明。仮にコンフィギュレーションが1msecでもその間はハイインピーダンス
になるから、５Vとかがかかると壊れるでしょう。
＞スイッチ入れた瞬間からフルパワーで働くですか。
普通はそうですよ。寝てるよなのもあるかもしれないが。

>>175が言ってるのはPCIバスは反射波スイッチングだと言うことだと思うが。
手元のPCIバスの仕様書によると、反射波との合成によって、信号レベルは
5V系で最大-5.5V〜+11V、3.3V系で最大-3.5V〜7.1Vの範囲になるのだそうだ。

＞１８２
　とすると、どんなFPGAでもバススイッチでもダイオードクランプ入れないと
駄目ってことになる。
　因みにコンテックのDIOボードはスパルタンの出力が直接エッジに出ていた。
スパルタンってダイオードクランプがついてるの？

寺って何で代理店変わってデバイス値上げしてんの？
うちの購買のおっちゃんがめっちゃ起こってたべ。
やっぱ、社員の給料がべらぼうだから？
それとも直販にきりかえるつもにニカ？

digikeyで買えば。ドル決済だけど。

ザイリンクスのISE WebPACK Ver4.1かVer8.2iで、FPGAのゲート使用率を調べられないですか?
もしくは別のソフトでも良いので、自分の作成した回路の素子数がどの程度であるか知りたいのです。

自分が使っているFPGAはSpartan2-XC2S150-PQ208です。

よろしくお願いします。

>>186
合成すればレポートが出ると思うけど、、

>>187さん
回答ありがとうございます。

レポートを見たら、記載されていました。
お恥ずかしい限りです。

おめでと

手間がWebで変なことを始めた件について。

みんなでエジソン

３年ぶりにFPGA触ります。量産でも使用するから真剣に選ばなくちゃて思ったら代理店が変わっているし、時代に取り残された感じ。Xilinxのおばちゃんの営業もALTERAのちょびヒゲの偉い人も居ないと聞いたけどどこかのメー
カーに転職したの？で、最近はどちらが勢いあるの？パルに親しみがあるのだけどALTERA扱っていないみたいだし、うちの会社はパルじゃないみたいだ
し。

>>192
量産する予定なら使用ピン数、処理内容から必要な機能わかるよね
それに、今は流派はっきりしているし値段も安定しているから
目的のモノが作れる一番安いのでいいんじゃないかな

量産なら必要個数が組立時に納入できるかどうかの確認も忘れないようにな〜

処理速度ボチボチならPICでいいだろうし
　出回ってるプログラム手直しして納品って事が簡単にできるからね

軽さん？

軽石さん！

ET戦利品レポートお待ちしております！。

> 処理速度ボチボチならPICでいいだろうし

メンテできないので嫌われますが．．
ましてや軽さんは、無償アセンブラはだめで、ＣＣＳ−Ｃしか使えない人だし。

軽さん相変わらず有名人だなぁ。

点プレの

> ---- 他所の掲示板の話題をここに振ってるひとへ ----
> 技術的な問題に関するツッコミはOKですが、ただ晒すだけの書き込みは感心しません。

は、軽さんからFPGAインフォメーションを守るべく、告発しに来た人向けだったんだよなぁ。
今は平和だ。

ソフトCPUはどこがベスト?

やわらか中央処理装置

jisaku

sflとか使ってる人いる？
velilogとかvhdlとかより取っ組みやすいし、
sflで書いたものをvelilogとかに変換できるから個人的にはいいと思ってる

SFLなんて初めて聞いた。
RTLより上位レベルで記述する言語なのか。
よくわからんがSystemCとかSystemVerilogとかにしといた方が無難じゃね？

Systemなんちゃらとかあんなだらだらとしたもので
どうやって納期に間に合わせろと？

パルテノンなんて久しぶりに思い出したぞ

パルテノン＝パルテクノロジーノンの略
ようするに、プログラマブルデバイスの内部構造なんぞ
しらんでも、開発できる言語でっせ！
おおうそだけどなＷ

最近はフリーで使えるの?ぱるてのん。
1chipファミコンとか、どっかの学生がこれでやってるとか小耳に挟んだ。

パルテノン暫定版だったらメール出せばライセンスくれたはずだと思います
あとsflをvhdlとかvelilogに変換するコンパイラも無料でつかえます

いま卒研でsflでFPGAを設計してるけど、一度使いだしたらvhdlとか使いたくなくなる
ただsflって２種類のクロックとかある場合とかはvhdlとか使わないと駄目ぽい・・・・
FPGAのプリミティブ？（DLLとか）とか使うときも
はぁ・・・

グローバルクロック１つだけってのは実用にならんな

>>209
１つのクロックから異なる分周比のカウンタを使って２つのクロックを作り出せば問題無い．　

非同期な２つのクロックを混用する設計はしないし，やってはいけない．
どうしてもそうしたいなら２つのデバイスに分割して設計すれば良いだけ．

>>211
なんか教科書読んでる気分だがｗ

素直にVHDL使った方が得策だ、と言いたいわけだな。

>>211
＞非同期な２つのクロックを混用する設計はしないし，やってはいけない．

現実の実装で２つ以上の非同期クロックが使用されてるじゃん。
fpgaでの設計のみ許されない根拠とは一体？
いわゆる宗教上の理由ですか？

>>211
それが理想なのだが、映像と音声を扱うとクロックが複数必要になったりするのが現実。
内部に取り込んだ後処理する基本クロックは一つというのは同意。

>１つのクロックから異なる分周比のカウンタを使って２つのクロックを作り出せば問題無い．

これでで作ったクロックを内部のD-FFに入れたらあかんぞ。
D-FFに入れるクロックはシステムクロックを使うのが基本だ。

　 ,j;;;;;j,. ---一､ ｀ 　―--‐､_ l;;;;;;
　｛;;;;;;ゝ T辷iﾌ i 　 　f'辷jァ　 !i;;;;;　　マルチクロックはバグの温床・・・
　 ヾ;;;ﾊ　　　　ﾉ　　　　　　　.::!lﾘ;;rﾞ
　　 `Z;i　　　〈.,_..,.　　　　　　ﾉ;;;;;;;;>　　そんなふうに考えていた時期が
　 　,;ぇﾊ、　､_,.ｰ-､_',. 　 　,ｆﾞ: Y;;f.　　　俺にもありました
　　 ~''戈ヽ 　 ｀二´ 　　 r'´:::.　`!

FPGAって多種クロックに対応してる作りなの？
FPGAのクロックドライバやクロック配線ってそこまで柔軟な作りになってるの？

>>214
>それが理想なのだが、映像と音声を扱うとクロックが複数必要になったりするのが現実。

映像系と音声系は独立してるから問題ないでしょう。
どうしても異なるクロック系で相互にデータをやり取りするときは，
メタステーブルに気をつけて受け側のクロックで同期化処理すれば
いいんだから。（もっとも何段FF重ねて受けてもメタステーブルの
可能性は完全に０にはならんのだが...........）

>>216
ある程度の規模のものならクロックドライバ／クロック配線系統は複数ある

単一クロック源でさえメタステーブル気にしないといかんのに

fpgaのクロック系統は16系統とか32系統とか
いまや非同期の温床。

>>218
I/Oだけでしょ。

>>219
非同期回避のための同期化でしょ。

>>216
おまいＦＰＧＡのデータシート嫁。
ちょっと大きなＦＧＰＡにはクロック入力は数本普通にある。

>>217
>映像系と音声系は独立してるから問題ないでしょう。
退避させるメモリとか普通一緒にしないか？

退避させるメモリ？？？？？

ああ、送受信データのバッファ用のメモリの事か
退避させるメモリで一瞬悩んじゃった

>>217
>>221
Xilinxのデータシート久しぶりに見た
エリア毎にクロック系統分割できるのか
規模がでかくなったんだなぁ
浦島太郎状態だ('A`)

>>224
だいぶ取り残されてるな

ﾃﾞｻﾞｲﾝｳｪﾌﾞおまけ基板のSpartan3でさえ
DCM(=PLL)2個にクロック入力8本に
乗算器4個だぞ

無料期間中
Quartus II Web Edition Software v6.0 Service Pack 1
ModelSim-Altera Web Edition

>>226
下はともかく、上は今まで通り

76 ：774ワット発電中さん ：2006/11/23(木) 21:35:33 ID:L3cf4kwZ
それでhttp://science4.2ch.net/test/read.cgi/denki/1160676948/1はいつ敗北宣言するの？ｗ

>>228
MSXなんかアホしか買わんから期間限定なんだろ。
金出すアホにターゲット絞った販売→勝った奴アホ決定
このスレでMSXなんかの話題を持ってくんなアホ

>>228-229
続きはこちらでどうぞ
http://science4.2ch.net/test/read.cgi/denki/1160676948

それで>>229はいつ敗北宣言するの？ｗ

Virtex-5の総トランジスタ数ってどのくらい？

> いつ敗北宣言するの？ｗ

発送されてる段階で負けだよね。
あーみっともない。

ああいうガラクタ買うやつの方が100倍みっともないんとちゃうか？

一人で必死。みっともないもっともない。
賛同者がいないのによくがんばるねぇ。

駆るさんと同じで、能書ばっかでなんにもで(ry

実はスパ３スターターを２つ買ったけど全く使えなかった
軽さん本人が買ってすぐ使えるFPGAボードがうらやましくて...

駆るさんのお勧めは実行を伴っていないからねぇ。だから何でも簡単なわけで。
自分では全知全能の神と思ってるみたいだけど、実際はまともな文章もかけないアフ(ry

言うは易し行い難し

案ずるより産むが易し

獲らぬ狸の皮算用

ブタもおだてりゃ木に登る。

初心者の”ありがとうございます”中毒の軽石。

パラレル端子とシリアル端子は邪魔なレガシー
http://pc7.2ch.net/test/read.cgi/jisaku/1164634326/

「D-SubとRS232を間違えるって」にちょっとワロタ

ttp://www.xilinx.com/products/silicon_solutions/fpgas/spartan_series/spartan3a_fpgas/s3a_product_table.htm
Spartan3A　スパ3A　やっとこ　正式発表

ttp://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=HW-SPAR3A-SK-UNI-G
3Aのスタータキットも発表

XC3S700A-FG484　搭載　$199
13248LC　BlockRAM　360Kbits 乗算器20個　

値段がちょっと上がったな。199ドルてことは、2万5千円か？

いきなりですまんがツールとしての出来は
ISE>>>Quartus II
だよね？初心者の感想ですけど。

>>245
寺から財に乗り換えたヲレは逆の感想ダナ。
財は統合化されていないので使いにくいが、安くてにはいるので無理して使ってるヨ。

発想は逆でも結論は同じ？

あまりかわらないというか…
普段焼きデータ作るとき以外はつかわないし…

FPGAについて最近のニュースがわかるサイトありませんか？

http://www.altima.jp/

>>245
ISEは処理もファイルもますます重くなった感がある
最近QuartusIIを使い始めたけど不自由は感じない
どっちも回路図viewerは使えんけど

quartusの方が評判いいんですね
個人的にはiseのGUIでport文つくったりコアつくったりするのに感動したんですが。
ｱﾙﾃﾗは教育が貧弱で独学＋CQ本だけどｻﾞｲﾘﾝｸｽはトレーニングがしっかりしてるからそう感じているだけなのでしょうか・・・

どっちもコマンドライン用ツールの寄せ集めなんだけど
Quartusの方はそれをうまく隠してる
ISEはバラバラなのが時々見える

皆さんエディタのタブサイズは3ですか、4ですか？
xilinxのISEのタブサイズ設定画面が見つからないんですよね。タブサイズ3ってのが気にくわない。

よん

256

４
納入時はTabをスペースに変換しないとバグるツールがあるらしい

すいませんSpartanIIのI/O bankのVccoをオープンにした場合
そのbankのI/OはHigh-Zになるんですか？

>>258
それはないｗ

聞きたいんですがSpartan IIIE XC3S500Eと Cyclone EP1C12Qって
どっちの方がでかいロジック組めますか?
要するに、SpartanIIIEスターターキットと1chip MSXなんですが。
ちなみにSpartan IIIEの方は持ってます。

Vccoは内部でつながってるんですね・・配線するの1本だけでいいですか・・・

>>260
コンパイルしてみればいいじゃないか。

sp3E500で40%のものがep1c12で30%、ep2c20で20%
ep2c20なら2万で教育用ボードが手に入る

>>261
ダメ
少しアナログ回路の勉強しろ

>>262

ありがとん。参考になりました。

Spartan2に電源を入れてSpartan2の内部のリセット回路が動作する前のI/O端子の状態はどうなっているんですか？

Hi-Z

>>266
ありがとうございました！

> Spartan2の内部のリセット回路が動作する前

この人が電源投入時のリセット関連端子をどのようにケアしようとしているのかが
気になる、、、、

>>265　はなぜ今時Spartan2なのかそっちが気になる。

千石で買ったからです

多くの日本人は在日について嘘の情報を教え込まれており、連中の本当の
正体を知りません。在日朝鮮人、韓国人が日本人から嫌われているのは
当たり前なんです。奴らは日本人が敗戦の悲しみをこらえ必死になって
祖国の再建を目指して努力していたときに、土地を不法に占拠したり、
日本女性を強姦したり「俺達は戦勝国の国民だ。」と威張り散らして警察
官にさえ暴行を加えた連中なんだから。

こんな連中を見ていた６０代以上の日本人には在日を蔑む気持ちが芽生
えたのは当然の話。それを奴らはやがて、日本に秩序が戻り自衛隊も
できて自分達が思うように暴れることができなくなると「ウリたちは日本人
に差別され続けて生きてきたニダ。」などとお得意の捏造話を語るよう
になった。
こんな連中を日本国内において置くだけでもずいぶんお人よしなのだが、
奴らはそれを見てつけあがり被害者の振りをして要求すればたいていの
ことは押し通せるということに味を占めてしまったのだ。

こんなになってしまったのは、社会党を始め自民党の中にもいる売国議員
や朝日新聞、日教組などの捏造宣伝によるところも多い。

国民が在日の正体をしっかりと理解して反日的なマスコミの記事に批判的
に対処できるようにならなければならない。最も良いのは、朝日、中日、
西日本などの明らかに反日的な新聞は購読しないことだ。

ISEとQ2でISEができがいいなんて言うやついるんだな。
今はだいぶマシになったがちょっと前はISEってひどかっただろ。

ISEでコンパイルとレイアウト完了したデータを
Q2から財のFPGAにJTAGで書き込んだり
その逆とか可能ですか？

タブサイズ3は池沼

プロセスウィンドウとか初心者がとっつきやすいイメージ>>ISE

XC9572使ってます。趣味の範囲で申し訳ないのですが、質問させてください。

入力UP, DOWN:in std_logic
出力OUT:out std_logic
があります。
論理動作としては、
UP | DOWN | OUT
0 | 0 | 0
0 | 1 | 0
1 | 0 | 1
1 | 1 | 0
となりますが、DOWN=1となったら、次のUP=1までOUT=0を保持させておきたいのですが、
これを実現するには
UPの立ち上がりとDOWNの立ち上がりに反応する回路が必要でした。
しかし、CPLDではこのような回路の合成は不可能でした。
どのようにしたらCPLDで実現できますでしょうか？

>>276
単に組み合わせ回路でいいのでは？

>>276
最後の4行通りにするなら
UP | DOWN | OUT(n-1) | OUT(n)
の真理値表を書かないといけないのでは？

UP | DOWN | OUT(n-1) | OUT(n)
0 | 0 | 0 | 0
0 | 1 | 0 | 0
1 | 0 | 0 | 1
1 | 1 | 0 | 0
0 | 0 | 1 | 0
0 | 1 | 1 | 0
1 | 0 | 1 | 1
1 | 1 | 1 | 0

真理値表ができたならそのまま素直に記述すればいいんじゃないのか?

>>276
>UPの立ち上がりとDOWNの立ち上がりに反応する回路が必要でした。
なんだから、真理値表がまつがってない？

状態遷移図だろ
真理値表いうな

>>282
納得。

>>276
って、http://science4.2ch.net/test/read.cgi/denki/1143016023/622
と同じ質問？

理解するのに時間かかりましたが・・

Port( a : in std_logic_vector( 23 downto 0 );
　　　 o : out std_logic );

architecture Behavioral of test is

begin
　process ( a )
　　variable tmp : integer range 0 to 3;
　begin
　　tmp := 0;
　　for i in 0 to 23 loop
　　　if ( a(i) = '1' ) then
　　　　tmp := tmp + 1;
　　　end if;
　　end loop;
　　if ( tmp = 2 ) then
　　　o <= '1';
　　else
　　　o <= '0';
　　end if;
end process;

end Behavioral;

>>284
やめてください

>>284
a'high とか a'low使えってことですか・・・？

> integer range 0 to 3;
rangeで制限してexitで抜けるより、rangeなしでそのままの方が小さくなる気がする。
Behavioralとかあるから、どうでもいいのかもしれないけど。




やめてください

母「おい、おまいら！！FPGAが届きますた。実験室に集合しる！」
父「詳細ｷﾎﾞｰﾇ」
母「今日は寺ですが、何か？」
兄「寺ｷﾀーーーーーーーーー」
妹「ｷﾀーーーーーーーーーー」
姉「FPGAごときで騒ぐ奴は逝ってヨシ」
母「オマエモナー」
父 --------終了-------
兄 --------再開-------
妹「再開すなＤＱＮが！それよりACTELキボンヌ」
母「AVRマイコン　うｐ」
姉「↑誤爆？」
兄「Lattice age」
父「ほらよACTEL＞家族」
妹「神降臨！！」
兄「LATTICE　age」
母「糞Lattice　ageんな！sageろ」
兄「Lattice　age」
姉「Lattice　age厨uzeeeeeeeeeeee！！」
母「ageって言ってればあがると思ってるﾔｼはＤＱＮ」
セールスマン「イタイ家族がいるのはこの家ですか？」
母「氏ね」
父「むしろゐ�`」
兄「LATTICE　age」
妹「兄　、　必　死　だ　な　（　藁

AVRで思い出したんだがフリーIPでDDRSDRAMのって無いかな？
SPA3EスターターキットのDDRをmicrobrase無しで使いたいんだが

つOpenCores

つ 自作

つMemory Interface Generator
ただでDDRできんぞ。詳しくは財のWEBで”MIG”で検索汁

SDRAMを使う場合ってランダムアクセスするときはキャッシュがあったほうが効率がけっこう違うんですか？

おまいらの優しさに濡れた
ちょっとOpenCoresとMIGで検索してみる

>>289
Latticeのreference designsにある。

>>293
SDRAMと同じくらいキャッシュがあれば、最高の効率になるな。

>>296
財布の効率が低いぞ

財布内の回転効率はいいぞ。

ダムを一気に放流して回転させたと思ったけど中々貯まらない状態

俺の財布には溜まるぞ。



小銭が。重くてかなわん。

雑談ムードになっているところで質問
kwhr0さんのところにあるフリーIPのAVRをコンパイルしようとしているのですが、マクロselectorが無い とエラーが出ます。
Velirogのコンパイラ識別子にそんなのは無いみたいだし、ユーザマクロの昨日も見当たらないのですが、
これは論理合成ツールが違うとかそういう問題なんでしょうか？
ソフトはISE 8.2Webpack SP3を使ってます。

…こういうのってサポートしないって言ってたら、メールして聞いちゃだめなものですよね？

FPGAって非同期の多クロックを扱うことってできるんですか？

はい

>>303
ありがとうございます。
floorplanerで見てFFのクロックにI/Oの信号や内部の信号が来ていたら、
他の信号に関係なくその信号でラッチされるということで大丈夫ですか？

大丈夫です

ISE Foundation 8.2i 評価版をダウンロードしようとすると、
CDケース裏面の製品IDを聞かれるんですが何を入れるんですか?
評価版をDLしたいのでにCDケース裏面の製品IDなんて知ってるはずないんですが・・

ttp://www.xilinx.co.jp/ise_eval/index.htm

オンラインでIDももらえばいいよ

どこでID貰えるんでしょうか?
Xilinxのアカウントは持っていてログインはしてますが、
それらしい所は見つかりません。

死ねばいいよ

>>309？ボコボコにしてやったよ
　∧＿∧
　(　･ω･)＝つ≡つ
　(っ　≡つ＝つ
　/　　　) ﾊﾞﾊﾞﾊﾞﾊﾞ
　( /￣∪

FPGAで倉庫番を解く計算機を作るとしたら↓

倉庫番って何?

まずはCとかで倉庫番とやらを解くソフトを書いて、
そのソフトをハード化すりゃ良いだけじゃね?

ttp://en.wikipedia.org/wiki/Image:KSokoban-screenshot.png
ゲームってやつですね

FPGAの電源投入順序の制御はどうやって行ってますか?
VCCINT→AUX→IOの順に入れるのが推奨らしくて。

FPGAによっては専用のレギュレータがあったような

>>314
ＦＰＧＡと言っても沢山あるので、質問するなら最低でもメーカ名位書けよ。
おまいにはベルニクスなどのメーカー推奨電源ＩＣ等を薦める。

一般的にはどうやってますか?って質問なんですが・・・
FPGAのアキーテクチャとかには依存しない話で。

ベルニクスの電源並べるにしてもベルニクスをON/OFFする回路があるでしょ？
それをどうやっているかという話です。
マイコン?PLD?ｅｔｃ・・・

そういやTEDが電源投入シーケンス制御専用のIC開発したな 売込みに来てた

>>317
本当に仕様書一通り目を通したのかよ。

おまいの書いたAUXピンがすでに汎用ではないと思うけど理解しているか？
質問の範囲を広げすぎるとレスが付き難いぞ。
市場に出荷されているＦＰＧＡをすべて使った事がある香具師はめったにいない。
いたとしてもおまいのような馬鹿な質問には答える事はないだろう。

だからだれでも気軽にこたえられるように条件を絞って質問すればレスがつきやすい。

すべてのデバイスの仕様書を見た事がないので断言はできないのだが、複数電源を使うＩＣの場合コア電源が先に立ち上がるようになっているはずだ。

>ベルニクスの電源を並べる

おまいのようなへタレは何個も並べる基板作る事は設計依頼はないだろうから安心しろ。
２個以上使う事を考えてはいけない。

役立たずのレスしか付けない人は無視してっと。

>>318

TED製のは見つかりませんでしたが、
電源シーケンサというアナデバのADM1xxxシリーズを見つけたので、
これを使ってみようと思います。

よくわからんが、ID:67Qu5tV8の態度が気に食わない

俺が使ったFPGAはVCCINTとVCCO(I/O)しかなくて適当にレギュレータつないだら動いたよ
（注意：趣味用）

>>320
> TED製のは見つかりませんでしたが、

たとえば以下のLSIが電源シーケンス制御機能付
http://www.inrevium.jp/pm/fpga_config/te7725pf.html

>>317
一般的には、デバイスのデータシートにしたがって入れろ。

な？

データシートには載ってなくて、
エラッタに載ってる恐ろしいデバイスもあるけどな。 < Spartan3

>>325
ＳＰＡＲＴＡＮ３はデータシートを鵜呑みにして電源投入の順序は規定されてないものとばかり思ってました。
よろしければその資料のありかを教えてもらえませんか。

>326
ん、だからエラッタだと。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?iLanguageID=2&category=-1210909

>>320

>>318のアドバイスをちゃんと受け取らないのはアナデバの回し者だったという事か？
最初からアナデバを使うつもりだったんだろうね。
デバイスのURLを貼り付けないのは検索させてＩＰを集めているとみた。
こえーな。

>>327
即答ありがとうございます！

どんな電源シーケンスでも対応するのが当然で、ミスってるからエラッタじゃないのか。
電源シーケンス制御は複数チップ使用するときに使うものだと思うんだが。

I/Oの電源と外部回路の電源を同時に入れるとかやったほうがいいんだろうか・・・

>>330
最近のI/Oとコアの電源電圧が異なるデバイスの場合，電源投入順序が規定されてる方が多いんじゃないか？
SPARTAN3はデバイスのエラッタ出すのではなく，データシートの訂正にするべきじゃなかったかと思うが

>332
Spartan3的には「どんな投入順序でも大丈夫だもんね、へへん」だったのが実はダメだった、
のでエラッタなんだろうねぇ。新しいリビジョンは直したみたいだし。

基板起こしてからでは対処しようのないものはデータシートに書いてほしいとは思うが。

なんとなく貼ってみる

米ヒューレット・パッカード（HP）は16日（米国時間）、
従来の8倍に集積度を高めた「FPGA」（フィールド・プログラマブル・ゲート・アレイ）を開発したと発表した。
ttp://www.mainichi-msn.co.jp/keizai/it/computing/news/20070117org00m300070000c.html

FPNI

> 8倍に集積度を高めた
とか、いくらすごいことが書いてあっても、開発環境とデバイスが
適度な価格で入手できなければ絵に描いた餅。

まぁ、食ってみて石噛んだり、開いて見たらカビてたりして、hpに幻滅することは
ないから、それはそれでいいの鴨な。

質問があります。
Xilinxだと、PicoBlazeみたいにプリミティブライブラリを使って
小さくて速いものが書けますが、Alteraでも可能でしょうか？
可能な場合、ドキュメントのありかを知りたいのですが。

>>337

http://karuishi.servehttp.com

ISE9.1ってどうよ？

>>339

http://karuishi.servehttp.com

ちょ、おま・・・

>>341

http://karuishi.servehttp.com

天安門事件

ISE初めて使うけどTABが3ってなんだよ！！
変更もできない見たいだしイライラするなぁっっ

タブの数は変えられなかったか…？

ISEで編集などしない

>>345

一通り見たけどそれらしい項目は見当たらないです。
もし出来るなら教えてください！！

>>347

ここにある
http://karuishi.servehttp.com

>>347
Edit->Preferences->ISE Text Editor は？

>>348

なぜかそのハイパーリンクが紫色なんだが

>>349

有り難うございます！！
Edit->Preferences->ISE General->Editor を見てました。

てかてめーらmakefileくらい書けよ
ISEやXPSの中で何やってるか知らずによく気持ち悪くないな

ISE初めて使う人間にそんな事を言われても・・・
makefileのサンプル宜しくです。

てかてめーらFPGA Editorくらい使えよ
どんなマッピングされてるか知らずによく気持ち悪くないな

気にしたら負け

てかてめーらインラインアセンブラくらい使えよ
どんな機械語にされてるか知らずによく気持ち悪くないな

って言うくらい無駄な事じゃないかと思う今日この頃新しいISE webpackはどんな感じでしょうか？

そろそろこなれた頃かと思って、先々週に8.2に乗り換えたばかりです。

EDKが出てくれないと乗り換えられない
9.1ってVirtex5のサポートがメインのような気がするんだけど、
既存のデバイスでうれしい事って何かあるのかな?

9.1ってEDK入りって聞いたけど。DVDだけかな？

DVDどこで配っている？
パルテックのHPではまだ8.2を配布しているよ。

ESDでダウンロードした。6.3iを使い続けてるので違いは良くわからん。

>>360

デッドくん家

FPGAインフォメーションのゴミレス王、軽石が何か始めたぞ。
アースは一点アースじゃないのか?wwww

> http://karuishi.servehttp.com/cpld1.jpg
>
> 試作弐号基板の写真を公開。途中から集中力が切れて雑になっています。
> とりあえず活動内容の公開という事で写真だけアップ（2007/1/29)

自演乙

xilinxより
【無償ソフトウェア最新版 ISE WebPACK9.1i ダウンロード開始！】
だそうだ。

おまいら、Spartan3A Starter Kit販売開始したぞー。内容と値段は予告どおり。

Xilinxのスターターキットを購入しようかと思うのですが、
Spartan3Eと3Aの違いってなんでしょうか？どちらをかうべきでしょうか？
目的はHDLの学習とプロセッサアーキテクチャの学習です。
picoblazeなどの既存のプロセッサを動かしたりソース読んだりです。

また代理店はどこがいいでしょうか？
ttp://japan.xilinx.com/japan/support/shop/s3esk.htm
AVNETは個人にも対応しますとwebに明示しているので第一候補。
リョーヨーは個人はダメとFAQに書いてあったので候補外。

E ならマルツーで買った。
代理店ってなにしてくれるん？

真空パックが入った箱に店名を書いたシールを貼ってくれる

3E　I/Oの構造を貧弱にして、代わりにロジックを増やした
3A　ロジックの構造を貧弱にして、代わりにI/Oを強化した
3 全体的にバランスが取れている。(どちらかを貧弱にする前の状態)

3EのIOは酷いぞ。
入力専用ピンがゴロゴロしている。
FPGAから何か信号を出したいと思っても、信号を出せないピンがいっぱいでピン配置に苦労のは必至。

ありがとうございます。

>>368
代理店はセミナーやってくれてるみたいです。
セミナーは無料みたいだけど、セミナーを受けるなら
そこの代理店から買うのが筋かなと思って。

>>370
単純に新しい3Aがいいってわけでもないんですね。
Spartan-3 starter kitはUSB接続じゃないみたいなので、
3Aか3Eにしようと思います。(ノートPCで作業したいこともあるので。)
もう少し資料(users guide)など比較して見ようと思います。

SDRAM：DDR -> DDR2
VGA：8色 -> 4096色
PWMオーディオジャックが追加、20pinのIOヘッダ追加
コレくらいか?

デバイスも大きいの(500 -> 700)になってるから3Eよりこっちの方がいいんじゃない？

>>372
>>371
このキットでは関係無いが、3Eの謎の2.5V-IOが消えたのは、大きな違いだと思う。
3Aは、やっとコンフィグも3.3Vになった。

コンフイギュラブル・プロセッサによるVorbisの実現(FPGAとその応用及び一般)
ttp://ci.nii.ac.jp/naid/110003178600/

こんなのあった

681 ：774ワット発電中さん ：2007/02/04(日) 23:07:12 ID:M77n0ycq
軽石ふぁくとりぃ

> http://karuishi.servehttp.com/
> http://karuishi.servehttp.com/cpld12.jpg
> 動いているかわからないのでＬＥＤを追加。(2007/02/04)

褒めてあげたいのですが、LED付けても、静止画だと動いているか判らないんです軽石さん。
そこまで脳にふぐいアがあるとは思いませんでした。
せっかくvideo.ask.jp/profile.do?user=karuishiがあるんですから、
動画にしましょうよ。
あと、せっかくオシロ買ったんですから、波形を載せるのもいいと思いますよ。
買ったのが本当であればw。

軽石文章は、客観事実は書いてあるんだけど、何を伝えたいのかがさっぱり解らない。

682 ：774ワット発電中さん ：2007/02/04(日) 23:23:35 ID:pkKyzoMI
LEDチカチカに25.4016MHz鳥に牛刀wwwwwww。
分周だけでマクロセル大消費。
ってそれだけでいいのか。
配線コソーリ直してるのはカワユス。
チップ抵抗使ったりして、目いっぱい背伸び君だね。

ところで、右下のソケットの上の部品はなんだ？リセットICか？
リセットはおろか、初期化記述も知らなかったくせにwwwwwwwwww。

>>375
だから宣伝は必要ないから

XILINXのスターターキット買うんだけど、3Aと3Eどっちにしようかと
思って比較表作ってみた：

| | 3A | 3E |
| FPGA | Spartan3A | Spartan3E |
| FPGA GATE# | 700 | 500 |
| CPLD | - | XC2C64A |
| PROM Serial | 4Mbit | 4Mbit |
| PROM SPI | 4MB | 16MB |
| PROM Para | 16Mbit | 16Mbit |
| SDRAM | 64MB DDR2 | 64MB DDR |
| 1-w EEPROM | - | Y |
| LCD | 2x16 | 2x16 |
| PS/2 | KB+MS | KB+MS |
| VGA | 4096c/12b | 8c/3b |
| LAN (PHY) | 10/100 | 10/100 |
| RS232 | 2 | 2 |
| USB-JTAG | Y | Y |
| CLOCK | 50MHz | 50MHz |
| 2nd CLK DIP | Y | Y |
| SMA CLK IN | Y | Y |
| FX2 IO | 1 | 1 |
| HS DIFF-IO | 2 | - |
| Digilent IO | 3 | 3 |
| SPI-DAC out | 4 | 4 |
| SPI-ADC in | 2 | 2 |
| AUDIO | Y | - |
| DEBUGPORT | Y | Y |
| ROT-ENCODER | Y | Y |
| LED | 8 | 8 |
| SLIDE SW | 4 | 4 |
| PUSH SW | 4 | 4 |

差額5000円あるにしても3Aでいいかなと思いつつ、3EはなぜかSPI Flashが
妙に多いのはなんでだろ？

Ａは入出力数重視
Ｅは論理回路数重視じゃなかったかな？
それでもEのは多いような気はするけど…
でAは論理回路でメモリ作った日には全然足りなくなっちゃう
だからＡは高速なDDR2を詰んでるのかと

>>378
そこがFPGA入門者な自分によくわからないところなのですが、
搭載チップ自体の仕様だと

| | XC3S700A | XC3S500E |
| System Gates | 700K | 500K |
| Logic Cells | 13248 | 10476 |
| Dedicated Multipliers | 20 | 20 |
| Block RAM Blocks | 20 | ? |
| Block RAM Bits | 360K | 360K |
| Distributed RAM Bits | 92K | 73K |
| DCMs | 8 | 4 |
| I/O Standards | 26 | 18 |
| Max Differential I/O | 165 | 92 |
| Max Single Ended I/O | 372 | 232 |

というわけでシリーズ的な方向性の差以上に、実チップとしては
XC3S700AがI/OでもロジックでもXC3S500Eより上のように読めるのですが、
どうなんでしょう？

実はFPGAとはビットスライスCPUをたくさん並べた物
あるいはCLBの数だけ段数を持つパイプライン

嘘

>>379
3Aと3E はそれぞれ５段階の規模があって、
3S700Aは上から２番目、3S500Eは上から３番目。
てことで、メモり周りがOKなら3Aにしとけば？

3Aボード、AVNETで\24,990-です
とりあえず注文

今はドルが120円前後で、スターターキットが＄199だから･･･　

めちゃ、お得な値段と思えるな。

>>381
はい、結局3Aにするのかなとは思うのですが・・・

>>378 の
> でAは論理回路でメモリ作った日には全然足りなくなっちゃう
> だからＡは高速なDDR2を詰んでるのかと

というのがわからないのでどなたか教えて頂けないでしょうか？

常識レベルなのかもしれないので恥ずかしい質問なんですが、
単純にゲート数やロジックセル数で上の3Aの方がなぜメモリを
作ると（3Eより？）足りなくなってしまうのかとか、足りない
メモリをDDR2にするとカバーできるのはなぜかとか、いま頭の中で
「？」が点滅してるのです。

購入目的がMicroBlaze+uCLinux利用なので気になっているのですが、
このパラレル接続Flashからは直接MicroBlazeコードが実行できるので、
結果として3A vs 3Eでは、3EはSDRAMを12MB余分に搭載しているのと
同じ、という意味で「メモリ重視なら3E」ということなんでしょうか？

>>384
たぶん、同じゲート数相当のモデルで比べたら・・・の話をしていたのかと。
似たようなゲート数のモデル(250Eと200A)で比較すると、確かにI/Oを重視した
3Aの方が分散RAMの容量が少な目になってますからね。

3Aの評価ボードにDDR2が載っているのは、単純にI/O機能重視のAだから
より高速なDDR2も安定して動かせますよーというアピールだったりしてｗ

ところで、スターターキットにはEDK(MicroBlaze)も含まれてますのん？
MicroBlazeも使えるならば、私も学習用に一つ欲しいかもです。

含まれてます

評価版だよ
セットで買えば\15,000になるけど

>>387
\15,000 はセミナー参加無しでもＯＫ？

説法会には参加してください
http://www.jp.avnet.com/products/campaigns/index.asp#SP3E-starter
ダブルチャンス!!
更にSpeedway2006トレーニング(無償)にご参加頂いた方には、エンベデッド開発キット(EDK)を通常価格の78％OFFとなる￥15,000でご提供いたします。 → Speedway2006トレーニングページへ。

それは処分中のSpartan3Eキットの方で、Spartan3Aキットには
そういう紐はついてないような？

Spartan3A+EDK買った人、教えて〜

3Eを買って２日目な僕。
どこが悪いのか皆目検討がつかんparse error, unexpected IFが出てうわーん：(;つД`);な今日一日。

VHDL？
文脈上IFがありえない場所で、なおかつ見過ごしてしまいそうなところって、
どんなところだろうね。

ソースを晒してみてはどうか

普通パーサが行番号とか出さないか？

チラ裏に書き捨てたような日記に親切な回答乙

；忘れとか

Error: (vsim-SDF-3196) Failed to find SDF file ".sdf".
がでます。。
ModelsimXE3 6.2c+XilinksProjectNavigator9.1です。

が、エラーがでないのもあります。
そちらの*.tdoファイルを見るときちんと　*****.sdfとなっています。
エラーが出てるプロジェクトは.sdfとなっています。どうしましょう？

SDFのエラーが出るときと出ないときがわかってきました。
出るときは、コンポーネント宣言の各パッケージのみを記述し、
パッケージを接続したときです。
それぞれパッケージの群れのみではでませんでした。

ProjectNavigator7.1の時の.vhdファイルをそのまま読み込ませたら
エラーが出るようになりました。
私としては一つのvhdファイルで記述を完結させたいのですが、
このままですとprofitシミュレーションがとおりません・・どうしたら？

FPGA基盤で2chトリップ検索装置が作れるって聞いたのですが、
何から勉強したら良いのでしょうか

>>399
ttp://www.neko.ne.jp/~freewing/fpga/des_tripcalc/
この人と交渉するための話術

基盤→基板

>>400-401
ありがとうございます・・

>>402
今の時点では何ができて何を知ってるか言ってみて

>>400
FPGAとは何か・・トリップ生成の仕組みまでです

MicroBlazeとかNIOS-IIって、それぞれEDK(XILINX)とNDS(ALTERA)が
いるみたいだけど、これ両方とも年間ライセンスということは
毎年買い続けないと使っちゃダメ、になるの？

買い切りならホビー用でも買ってもいいかと思う値段だけど、
毎年要更新だとちょっとキツイ。

>>404
じゃあデジタル回路を組んだことはない？
だとすると自力でやるのはけっこう長い道かもね・・・

>>399 == >>402 == >>404
トリップ生成は逐次計算しか出来ないプログラム言語の記述を見ると
複雑に見えてしまうんだけど、回路的に言うと実際にやってることは
ほとんどbit順入れ替えてるだけだから大したことはなにもないよ。

>>406-407
デジタル回路ですか・・
もっと知識付けてから、もう一度来てみます
ありがとうございました

いや、ソフトで作るより簡単だよっていう意味なんだけど。

USBキーボードをPS/2で使いたいんだけど、
変換用のICとかあったら知りたい。じゃなきゃ回路作らんとだめなんで。

いったんシリアルに変えてからPS/2にするのが早そうね。
もし、USB→PS2にダイレクトに変換できるICがあったら教えてください

ＰＳ２／ＵＳＢ両対応のキーボードって、ＵＳＢ→ＰＳ２の変換器が
付いてくるよなぁ。

いやそれただの変換コネクタ。ICなんか入ってない。
そういうのはキーボードやマウス自体がUSBとPS2の両方に対応していて
起動時にどちらに接続されているか識別して自身の動作を変えているだけ。

>>400
＞キー計算能力：125000個/sec(50MHz)
＞キー比較能力：約100種類のユーザー指定の目的キーと照合
＞※上記を組み合わせる事で125000*100=1250万個/secの能力

なんか違うくないか？ｗ

>>413
YES
だいたい、キーボードなんてCPUで直接IF可能なレガシーシリアルでいいのに。
USBしか対応しないってなんちゅう間抜けなキーボードだ。

>>414
同じ回路を100個作るってことじゃまいか

＞MicroBlazeとかNIOS-IIって、それぞれEDK(XILINX)とNDS(ALTERA)が
＞いるみたいだけど、これ両方とも年間ライセンスということは
＞毎年買い続けないと使っちゃダメ、になるの？

　俺はNIOS-IIを実験しようとおもって買ったが、箱を開けないうちに
１年がたってしまった。
　１年だけでも使えたら尊敬する。たいしたもんだ。

>405
どちらも1年間はバージョンアップが保証される
1年経過後は手元にあるバージョンを使い続けることは可能

Xの代理店で有名な某T社ってどのくらい技術力あるの？
ここのカタログに載っているFPGAボードや製品ってほとんど外注設計みたいだし。
設計委託すると外注に回すみたいだし。
社内に能力のある凄い人とか部隊っているの？

フィッタだけでなくModelsimにしろ、PrecisionやSymplifyにしろあまりにバージョンアップが激しすぎるんだよな。
一年あれば4、5回バージョンアップされてるよな。メジャーバージョンアップは多分1年ごとだし。
5年ぐらいは無償バージョンアップさせてくれるならな。現状じゃ正規販売はぼったくり杉
特にサードパーティの論理合成ツールは約\300万円なんてもっと安くせんとやっていけんのじゃないか？

>>419
T社は商社なので、顧客の要望に合わせて商品を右から左に流すお仕事。
商品企画して発注するぐらいの技術力しかないと思うが。

部品も設計も右から左？

ビジネスモデルの基本が商社だからそうなんじゃない？
数多くの物を流すための手段としての設計部門だと思ってるけど

まぁ技術系を謳ってる会社でも内情は害虫してて
「ぼく頭(と紙)動かすひと」
「あなた体動かすひと」
みたいな構図になってることは多い

TB-5V-LX220-DDR2が欲しいけど高そうだねぇ。
Virtex-5を既に評価中の方、使い勝手は如何ですかな？

最近ISEし始めたばっかの初心者でごめん。
Cannot apply TIMESPECという警告がでるんだけどこれってどこを直せば消えるの？

ucfファイルのTIMESPEC

>>427
返答ありがとう
UCFファイルを調べてみたが、

// Template UCF file created by the Project Navigator
#PACE: Start of Constraints generated by PACE

#PACE: Start of PACE I/O Pin Assignments
NET "RAM_ADD(0)" LOC = "P34" ;
NET "RAM_ADD(10)" LOC = "P66" ;
NET "RAM_ADD(11)" LOC = "P68" ;
NET "RAM_ADD(12)" LOC = "P69" ;
NET "RAM_ADD(13)" LOC = "P70" ;
NET "RAM_ADD(14)" LOC = "P71" ;
NET "RAM_ADD(1)" LOC = "P33" ;
NET "RAM_ADD(2)" LOC = "P32" ;
NET "RAM_ADD(3)" LOC = "P31" ;
NET "RAM_ADD(4)" LOC = "P12" ;
NET "RAM_ADD(5)" LOC = "P11" ;
NET "RAM_ADD(6)" LOC = "P94" ;
NET "RAM_ADD(7)" LOC = "P93" ;
NET "RAM_ADD(8)" LOC = "P61" ;
NET "RAM_ADD(9)" LOC = "P64" ;

#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE

というないようで、TIMESPECらしくところが見当たらない。
この警告は出てもしょうがないのか？

もしかして　　むしろ無い事が問題

>>429
ええ、そんなもの出さなくてもいいものを。。。。

ttp://ppg.teldevice.co.jp/m_training/training32.htm

宣伝ｷﾀｰ(ﾟ∀ﾟ)

むしろそういうのってうちは、というか大概のとこは付き合ってる代理店居るから、
意味ないんじゃないの…

>>432
ヒント：新規開拓

なんかお土産でもくれるんならいいけど、
チップ売り込みのセミナじゃないからそれはないか・・・

>>426
警告なの？
ISEは異常に警告出すから動作してるなら無視しとけ

っていうか、どのプロセスで出るの?
ngdbuild, map, par ?

ucfにクロックの制約が抜けてるんじゃまいか。

linux版のISE WebPackが _pn というプロセスを起動して
それがあるポートをlistenしているのですが、
いったいなんなんでしょう
実行権限をなくしたら
Xilinx Port::Process Exec Failed:13
とエラーが出て起動しません

>実行権限をなくしたら
なくすなよ

そういうところをいじりたい人は、オプソ厨だけにしてくれ。
Linux版のISE WebPackはXILINXの厚意でただで使わせてもらっているのだから、
そのままの形でありがたく使わせてもらわなければならない。

>>437
Windowsでも_pn.exeというのが出る（というか、Linux版はWindows版の
ベタ移植）。

メモリ消費量が凄いので、たぶんこれが本体。上げっぱなしにして
フロントエンドから通信して制御することで起動時のロード時間を
削減してるんじゃないのかな。

> 社内に能力のある凄い人とか部隊っているの？

社内の設計・検証チームは凄いよ。
チームその物が外注っていうギャグも無かったよ。
Ｘに限らずサポート力の無い所に代理店の許可ださないよ。

>>438
>>439
レスありがとうございました
ちょっと気になったくらいでくだらないこと書いてごめんなさい

XILINXはオープンソース関係の団体のFSFのパトロンでもあるみたいですね
たしかにメモり消費量はすごいと思いました
起動すると普段より100MBはswapが増えました

ちなみにXILINXのサイトにはRedhat Enterprise Linux用と書いてますけど
うちのVine Linux 3.2で動いてるみたいです
(Vineだから当り前かも知れませんが)

すぱるたん３　物忘れしないバージョンリリース！

単にPlatform Flashが同じチップに集積されただけと思ったけどやっぱりそうなのかな

くそ　騙されたぜぃ

442>チップ内で閉じてるから中のデータを盗みにくいらしい。
某国あたりのコピー対策？

ということで、ピーコされないシステムにする為にはアクテルを一個入れてメモリアクセスに細工しましょう。
汎用マイコンのパッケージをちょっと削ってPLD系パーツ名で偽装しましょう。

ANってFPGA本体からPROM部分を再コンフィグできるの？
その配線まで自由なら魅力的だが…
まぁ俺のプロジェクトではVirtexになってしまったのでどっちでもいいや

>>443
プラットじゃなくてSPI

Spartan3ENが出ないかなぁ

Virtex5LXTNとかVirtex4FXNとかVirtex2ProNなら欲しい

あーSPIなら4や2は無理か

激裏情報？


http://sky.geocities.jp/qwaszxerdfcv3/

マクロセルの容量不足からXC9572を2つ使うことになったのですが、
JTAGでデイジーチェーンを行う場合、JTAGピンはどのように接続したらよろしいのですか？？
単純に二つのPLDを並列でいいのでしょうか？

直列な。

>>453
TCK,TMSは並列。
JTAGポートのTDIをXC9572-1のTDIに接続して、
XC9572-1のTDOをXC9572-1のTDIに接続して、
XC9572-2のTDOをJTAGポートのTDOに接続。

わ、間違えた。

TCK,TMSは並列。
JTAGポートのTDIをXC9572-1のTDIに接続して、
XC9572-1のTDOをXC9572-2のTDIに接続して、
XC9572-2のTDOをJTAGポートのTDOに接続。

AlteraのEPCS4の納期が、どえらく長くなった
て話を聞いた

＞＞４５６
ありがとうございます。

>>458
おすすめ。バウンダリスキャン講座
ttp://www.debsol.com/AboutBS01.html

>>457
有鉛のRoHS非対応品のことではないのか。
でなければ、台替品を使うと良いと思うぞ。

>>460
EPCS4SI8N
だったらしいから、Pbフリー版のはずなんだな。

詳細不明なんだな。
機会があれば、出入りの営業さんに聞いてみて。

アイエスイーってよんでる？
アイスってよんでる？

アイスって言ったら昔からICEだと思ってたから
代理店の兄ちゃんがアイスって呼んだ時に違和感を感じたんだ。

伊勢か愛せ？

ふつーにあいえすいーって詠んでます。

>代理店の兄ちゃんがアイスって呼んだ

ICEを知らんのだな。

http://ja.wikipedia.org/wiki/%E3%82%A4%E3%83%B3%E3%82%B5%E3%83%BC%E3%82%AD%E3%83%83%E3%83%88%E3%83%BB%E3%82%A8%E3%83%9F%E3%83%A5%E3%83%AC%E3%83%BC%E3%82%BF

へぇ、ICEってインテルの登録商標なんだ。

Spa3Aボード到着した
ぱっと見は3Eボードと変わらん
一応VGAの4096カラーは出てそう
ISE8.2では実質サポートなし(BSDLがなくてiMPACTが困っちゃう)

そういう場合どうすればいいのかなぁ
JTAGチェーン各レジスタのビット数わかるならBSDL書ける？

Quartus II web版についてなのですが、V6.0SP1からV6.1へアップデートした
（V6.0SP1をアンインストールしてV6.1をインストールした）ところ、
それまで使えていたCycloneIIのEP2C15がフィッタの段階で、現在のライセンスの
サポート外というエラーを出すようになり使えなくなりました。試しに
ライセンスを取り直して見ましたが結果は同じでした。

web版でもCycloneIIは全デバイスをサポートしていることになっていますが
これは間違いなのでしょうか？

>>468
アルテラに聞いてみたら？

ライセンスを取り直すときにちゃんと選んだ？

DIGI-KEY見てたらSPARTAN3E500のQFP208あるけど前から売ってたっけ？
2620円。これいいね。

1個発注で送料5000円

送料2000円じゃなかったっけ

もれもれもそうもう

IOBが遅いならPCIeで繋げばいいじゃない



LVDSを遅延あり共有メモリI/Fに使ってもいいじゃない

スレーブシリアルでspartan3eのコンフィグしたら、INIT_Bピンの電圧が１ｖ位あるんですがこれでいいんでしょうか？
ピンはデータシートより少し大きい４．９ＫΩで３．３ｖのＶｃｃoにプルアップしてます。

476の補足ですが、
初期化のあとはHIGH（３．３ｖ位）になりますし
コンフィグレーションに失敗したときはきちんとLOW（０.1ｖ位）になります。

データシートにコンフィグレーション後のINIT_Bピンの処理について
「アプリケーションで使用しない場合はHIGHにすること」とあるのですが、
これはプルアップではなく、他にISEでオプションかなにか設定する必要があるということでしょうか？

INIT_Bなんて使わないから放っておけといいたい所だけど、
スレーブシリアルって事はマイコンからコンフィグしてるから一応チェックしてるのか

そんな中途半端な電圧って事だと、INIT_Bのプルダウンが効いてない？
Spa3EだとINIT_BもユーザIOで使えるからUCFでロックしてないピンが
割り当てられてるとか

>>478
やっぱり正常じゃないのですか。
コンフィグ成功した後なんで放っておいて問題ないなら放って置きたいところですが、気になります。
CMOSってピンを中途半端な電圧にしとくと大電流が流れ破損するって聞いたので心配なんです。

＞UCFでロックしてないピンが
＞割り当てられてるとか
このピンは未使用になってます。
クロックなどのように信号が振動してると中途半端な電圧が出ると思いますが、オシロで見たところ振動はしていません。
このピンがつながってるマイコン側がちょうどADC兼用ポートだったのでADCで計ると1.15vで、数秒くらいの範囲では上下0.１v程度の変動があるようです。

DONEはチェックしてるの?
DONEが出てればINIT_Bがどうだろうと成功だと思うけど

> データシートにコンフィグレーション後のINIT_Bピンの処理について
> 「アプリケーションで使用しない場合はHIGHにすること」とあるのですが、

正しくは「使用されない場合はHIGHにドライブされる」だよ

>>477 に書かれてるコンフィグ中のINIT_Bの動作は正常だからコンフィグ後に
FPGAの内部プルダウンが有効になってる現象だと思うんだけど

BitGenオプションの、「Unused IOB Pins」がPull Downになってないかな？

うちのボードで試してみたけど、

>BitGenオプションの、「Unused IOB Pins」がPull Downになってないかな？
でビンゴだよ
うちのは元々Floatに設定してあったけど、Pull Downにしたら、1.15vで
君のと同じだ

それにしても、INIT_BをユーザIOに使うようなアプリって想定できないな
Spa3EはIOセントリックとか言ってるけど、やりすぎじゃないかな

>>479
ズバリおっしゃる通りでした。たぶんデフォルトのままいじってないのですがプルダウンが指定されてました。
ありがとうございました。


実はこのスレの>>67でアドバイスいただいた者です。
半年かかってやっと書き込み確認までできました。
>>479さん以外のみなさんもご協力ありがとうございました。

パラレルポートなしでここまで来たのか！！すごいな
しかも3電源のSpa3Eとは…
なかなかやるな
どこかにレポートとかうｐしてよ

っていうか、ぶっちゃけスタータキット買った方が早い…

>>483
ありがとう。
電源、発振器、コンフィグ回路全部、変換基板の裏に納めようとしたのでスパゲティ状態になりましたし
配線間違いやショートやレギュレータの故障など大変でした。
最初悩んだんですが、やっぱりオプティマイズにしとけば早かったです。

画像うｐｷﾎﾞﾝﾇ

それじゃ記念に公開したいと思います！
カメラもってないのでウェブカムのキャプチャになります。
今ドライバ入れたりできないので数時間後になると思いますのでしばらくお待ちください。

スレ汚しすいません。

表
http://i-get.jp/upload500/src/up1468.jpg
裏
http://i-get.jp/upload500/src/up1469.jpg
コンフィグ風景
http://i-get.jp/upload500/src/up1470.jpg

乙。
最近はスターターキットでお手軽簡単になっちゃったけど、こういうのも良いね。

ｻﾝｷｭ
それにしてもよく動いてるね

>>487
コンフィグ風景にインタフェースのSH2基板みたいなのがあるけど、あれは何？

スレーブシリアルでコンフィグしてるの

そうです。インターフェイスのSH2からスレーブシリアル。

CPLDを使って勉強してみようと思って、
http://www.hobby-elec.org/cpld.htm
↑を参考に書き込みライタを作って見ました。
XC9572-PC44の10Cなら書き込み成功したんですが、
15Cになると認識されるものの書き込みエラーが起こります。

開発ツールはISE、Project Navigator ver6.1なんですが、
15Cは使うことが出来ないのでしょうか････？
すみませんが、ご教授よろしくお願いします。

実はXC9572XLだったとか?

>>494
XLでは無いです。買い物に行くときに10Cと15Cの二種類があって、、
取り合えず適当に一つずつ買ってきたのですが、、、15Cだとうまく書き込めなくて。

すみません、、、
書き込みの設定で7Cか10Cか15Cかの選択を見落としてました・・・。

フリーのSVFプレーヤーって無いかな？できればソース公開されてるやつ。

つ https://ssl.keshi.org/projects/logic/trac.cgi/browser/openwince/current/jtag/README.svf

>>498
サンクス。ちょっとダウンロードのしかたで手こずってる。

あとで使ってみます。

JAVA VMをPLDで作れないか？

(　･ω･)上がったついでにATMEL社にもCPLD?のやつがあるけど、どうなの実際？

最強

>>500
JAVAの命令セットってそんなに単純なんですか

>>500
FPGAのならあるけど、PLDじゃ不可能だろ。命令一個分くらいか？

cyclone3ってどーですか？

Structured ASICをよろしくお願いします

>>502
(´･ω･`)ATMELのやつ(AT15xxx?)試してみたいけど、開発環境とチップをDigikeyで頼むのがおっくうになってる。

あとはマルツかツクモか秋月に頼んだﾖﾛｼｸ-( ･ω･)ﾉｼ

>>504
ＦＰＧＡでＣＰＵ作ってＪＡＶＡ動かして・・・かえって面倒か

サイクロン３よりスパルタン３ＡＮだろ
ある寺は常にザイリンの後塵を拝してる感があるな(笑)

あとから出る分性能が良けりゃいいんじゃない

>>508
いやだからJavaChipのフリーなIPがあるんだって。
ただ名前が思い出せない・・・Jなんとかだった記憶が。
あと、JavaChip+FPGAでぐぐるとpicojavaとかいうまんまなIPもあるね。

まあ、Javaごっこするならわざわざ乗せるよりTINIでも使ってた方がいいけど。

誰か Virtex5使った人いる?

感想を教えて。

配線遅延があまりに大きくて苦労した

>>511
JOP?
ttp://www.opencores.org/projects.cgi/web/jop/overview

ここにもある
http://shimizu-lab.dt.u-tokai.ac.jp/pgm/traja2/index.html

>>511
Javaがこんだけ普及してるのに、PCにはVMでしか提供されないのはなぜだろう。
携帯端末にはけっこう入ってるのかな？
JavaChipがあるなら、PCのペリフェラルにも搭載してもよかろうに。

>>516
携帯向けだとJavaアクセラレータとか搭載したCPUが現在の主流。
ARM-Jazelleとか。
PCだとCPUパワーが強力だからJITで十分に性能が出るからね…
ARMのJazelle拡張した奴はPC関連機器やらまぁ色々と使われてる。
安いし。

そういえば
Lispチップとか
Forthチップとかは
どうなったんだろ？

いまならFPGAで自作できそうだな＞古の言語専用計算機

FORTHチップ作ってみようと思ったんだけど
資料が少なすぎて断念した

単にスタック操作機能が充実してるCPU見たいなもんか?＞forthチップ

場ローズって作ってなかった毛？

force chip
http://www.microcore.org/

高度に発達したForthは、PostScriptと見分けがつかない。 -- 詠み人シラネーヨ

500kゲートのFPGAでゲート使用率50％だと250MHzで動作すると聞いて驚き

>>518
Lispチップ作るよりRISCプロセッサで処理する方が性能が良いので作る必要性が無くなった
ForthチップはJavaチップと名を変えたスタック・プロセッサとして存在する

FORCE...懐かしすぎ
逆ルーマニアだっけ(w

逆ワルシャワじゃなかったか？

チョピンとは俺のことかとショパン言い........

いや逆ブカレストだろ

逆C++ビルダー？

V4のFX12とかSX25とか　どこで買えるの？　幾ら？

代理店にコンタクトして聞いてください
店舗での小売はしません

＞代理店にコンタクトして聞いてください
＞店舗での小売はしません

でなんだ？　貧乏人は　ナヒタフから板についたの買えってか？

納期２ヶ月で１個単位で単価３４２００円

逆ポリッシュか
何を磨くんだ？

逆ディズニーランド

やだなぁ　みんなわざと間違えて。

それを言うなら、逆ポートランドでしょ。

流れ豚切ってスマソが

「ポーランド記法」　に　「逆」　付けちゃうと

普通になってしまうよね？

>>539
見事な釣りっぷりでﾜﾗﾀ

逆をつけると普通になてしまうのはハンガリアン記法だよ、うん。

逆起電力ってどうよ？

そもそもFORTHと逆ポーランドにどんな関係が(ry

いんばーてっともりばーすもあげいんすとも逆を使うからダメだんだよな。

>>542
あー確かトラ技2006/12の島田氏のページ、下の枠に説明があったナ。
記憶力いいな俺。今時・・・と印象に残ったからかなｗ
違ってたらスマソ

豚桐なんだがForthチップはともかく
ライフゲームチップが出ないのはおかしい

バロースを思い出した

ここはひとつCore Warsチップで。

現在研究中の理論の検証として、行列演算を行う必要があるんだ
がPCとFPGAのやり取りはどれくらいの速度、どんなI/Fで行ってい
るのでしょうか？

具体的には、ある行列演算をFPGAに行わせて、その結果をPCに取
り込んで、ある軽い処理を行って、その結果を元にまた重い行列演
算を行わせる。

で、入出力の速度として最低でも100Mbpsは欲しいとこなんだが・・・

どうんなんでしょうか？

PCIバス接続だと嬉しいな。
それが駄目でもデスクトップPCの中に収まるといいな。

答えはでているじゃん

ある軽い処理もFPGAに行わせるんだｍ9っ｀Д´)

>>549
USBとかEthernetとか

>>552
行列データベースにアクセスさせるのかよｗ
メモリ潤沢に使えるようになってからいえよｗ

>>553
ありがと、通信速度がボトルネックになりゃしないかと思ってたんだ。
webでの説明はシリアルポートがどうこうとか書かれていたからね。
安心できた。さんきゅー

>>554
素直にメモリのせれば(･∀･)ｲｲ!

デザインウェーブについていたＳＰＡＲＴＡＮ３とＣＹＣＬＯＮＥで比べると
同じ回路を合成するのにロジックエレメントとかスライスの消費が大して変わらないんだけど、そんなもん？

fpgaの規模てゲート数で表して、どちらも５万ゲートって歌ってるけど
ゲート数あたりのロジックエレメント数はＳＰＡＲＴＮのほうがずっと少ない
だったら同じ回路をより少ないスライスで出来ないとおかしい気がする

そもそもロジックエレメントとスライスの構造が似たり寄ったりなら差がでなくて当然な気もするし

結局ＳＰＡＲＴＡＮでいう５万ゲートはＣＹＣＬＯＮＥでいうところの２万ゲート位なんでしょうか？

>>557
DWのおまけ基板というと XC3S50と EP1C3かな。

SliceとLEの構造(4入力LUT+FF)が似ていれば、自ずと同じ回路を
実装したときの消費量も似たり寄ったりになると思います。

Spartan3の方がゲートあたりのSlice数が少ないと感じたのは
乗算器(4個)の存在とSRAMの容量差(+13Kbit)によるものじゃないかな。

>>558

＞乗算器(4個)の存在とSRAMの容量差(+13Kbit)によるものじゃないかな。

そうかそういうのもカウント入ってるのか

fpgaとかの強みは1クロックで、前もって設計しておいた
複雑な演算の処理結果がでるｔってことですよね。

>>560
そこだけ見ればな

他にはどんな強みがありますか？
私が知りたいのは逐次処理型のソフトウェアに対する強みです。
cpldなどに対する強みはあまり興味がありません。

漠然とした質問で答え難いんだが、その質問だと
「並列処理が出来る。」って回答になりそうな・・・
強みっていうより適材適所でしょ。俺の場合面倒な時には割り込み処理や単純な処理を
FPGAに負担させて時間を稼ぎ、CPUは数値演算に没頭させるってな使い方をする事もあるよ。

>>560

１クロックって何ＭＨｚなのかな？
デバイスや演算処理の程度によってはある程度時間が必要な場合もあるでよ。

強みって何に対する強みなんだよ。
ちゃんと主語を入れるんだな。

多分562は組み合わせと順序の違いがわかってるようでわかってないよ。
んで、順序回路ならほとんどCPUでやるのも差がないってことも知らない
そんで除算なんかプロセッサでニュートン法でやるほうがはるかに効率的ってことも知らない。

多分565は562だと思う。

得失判断の設計基準もわからない566

>>564
＞強みって何に対する強みなんだよ。
＞ちゃんと主語を入れるんだな。


それ主語じゃないよ m9(^Д^)プギャー

>>567
566はつまり、壮大な釣り、ということを言いたかったのでは・・・

>>566 以降の流れが読めないよ〜

俺の勝手な推測だが、>>562 はコスト無視のﾍﾞﾝﾁﾏｰｸ厨ではないかと。
それなら質問の趣旨が理解できる。ﾍﾞﾝﾁﾏｰｸ測定に特化したFPGAを実装すれば
相当な数値を叩き出せるように思えるんだが、こういう事を聞きたいんじゃないのかなー。

おいらもまじれす

反復演算自体は、高速プロセッサに対してアドバンテージ少ないかも。
FPGAだとどうしてもクロックが上げられないでしょう、
最近のデバイスで400MHzくらい?

んで、そんな反復演算ですら、リソースの許す限りパイプライン化して
並べられるし、ALUみたいな演算器の語長も任意に設計できる。
あと、皆のいうとおり、リソースの許す限り並列化が可能。
特定のリソース使用に特化した使い方だったら、俄然FPGAは強くなる。

このへんの議論は、CPU/GPU議論と似てる部分もあるかな?


DES計算のベンチマークなら手元にあるよw
21Gbpsくらい@EP1S10

ベンチの21Gbpsとはなんだい？

暗号エンコーダの類はたいてい性能が bps 表記だったので
倣ってみたんだが…

DESエンコードは1語が64ビットなので、語換算すると
330M語毎秒

逆に識者に尋ねてみるけど
これを超えるスループットを持つユニット
あるいはそれを搭載したワンチップコントローラで
安価で入手可能なモノがあったら紹介plz

56bitじゃないんですか

なるほどね
２００ＭＨｚだとするとクロックあたり１．５語
ＤＥＳ１段あたり２０サイクルかかるからパイプラインが３０段も入ってるって？

CBCではどうなるの？

>571
クロック上がらなくても複数構成できる。１０組造ればクロックが一桁あがったのと同等だろ。
バリテック４のSXなら100個は軽い。

多分562はソフトしか触ったことのない学生で、
シミュレーション実験あたりやってんじゃねーのか？
卒論、修論ぐらいの研究で、理論検証するにあたって
FPGAなんか使おうものなら、時間切れで研究そのものが破たんするよ。
ロボットとか実際に動かさないとどうしようもないものとか、
研究室に既に蓄積のある場合は別だけど
計算が速いとかで安易に手を出して、ドライバは新規、検証用に使ってソフトも大幅手直し。
せめて、理論がしっかりできるまでは計算機だけで閉じとくべきだな。

ワンショットRSデコーダみたいな実機を伴う理論研究もあるけど、こういうのは企業の研究

>>577
同じじゃない同じじゃない。
エラーレート求めるような完全並列化できる場合を除いて、
窓口10倍にして、処理時間1/10になんかならない。

>>577は知ったかぶり
バーテックス４をバリテック４とか言ってるし。

おれ明日からバリテック４と呼ぶよ

出身地によって呼び方が違うもんだろ

この分野を学んで就職するとして、ベストな結果とorzな結果の具体例教えてくれませんか？
携帯開発とかに回されて脂肪が最悪パターン？

>>574
56ビットは鍵長だね。

>>575
166MHz, 16談パイプライン、レイテンシ=32、これでDES1個
これを2個並べた値。演算器には隈無く平文を流し込んでる。

>>577
何を100個突っ込むかにもよると思うよ、とマジレス。
DESエンコーダが100個も詰まるFPGA、ぜひタダ同然で俺にクレ。

>>584
鍵固定ならかなり小さくできるんじゃね？
鍵を変えたいときは合成しなおすってことで。動的再構成ってやつの一歩手前。

＞DESエンコーダが100個も詰まるFPGA、ぜひタダ同然で俺にクレ。

一個買おうと思えば１０万円近いぞ。

まぁメモリに表引きにいく時点でFPGAのメリットほとんど無くなるからな
ハードワイヤマンセーだろ

>>585
鍵省略しても数%縮まるかじゃないかな?
DESはS-Boxが案外面積喰うよ。

>>586
基板込みで10ﾏｿ弱なら買う!!!
代理店はどこだ??
つか石は何だ???

他に鍵が固定じゃこまる理由があるんでは？

だから100個突っ込んでも
アダマールの法則知らんかって

速度向上率 = 1/((1-R)+R/A)

Aが並列化数、Rが並列化して速度改善の見込まれる部分
マルチコアになろうが、FPGA使おうが数値計算なんかだと、
処理中並列化できない部分って決して少なくないでしょーが。

暗号解除計算を白んだろ
手当たり次第にキーを計算して　つうか検算するんだよ。
だから100個計算機があれば100倍になるんだよ。

>>591のシステムでは計算機を制御するユニットも100個あるが、どうやって協調動作しているのか誰もわからない

( ´-`).｡oO(協調動作なんてしてないのでは…)

各ユニットに0〜99の初期値を与えたら、あとはそれぞれが
100づつキーの値を増やして計算するようなもんだしな。

そもそも制御と呼ぶのもおこがましい
厳密には順序回路だろうが
単なる組み合わせ回路にバッファがはさまってるだけだからな
というような回路を組むには強いってことだ

ただ演算性能という意味では本当にそれくらいしか用途がない
ちょっとでも複雑なのは普通にギガヘルツ級のプロセッサでやったほうが楽だし速いしなぁ

☆ヒント
>>普通にギガヘルツ級のプロセッサ
＝＞キャッシュがでかくてレイテンシがでかい

実際CPUはクロックアップが止まってしまって、マルチコア化してるけど、
プログラム粒度の小さい数値計算なんか並列処理の恩恵に預かるのかな？
プログラマがスレッドを切り出してやってようやく早くなるの？

OSとかがキチンとしていれば、マルチコアを搭載することで、DTMがマトモに使えるようになる筈だ。

スレッドより小さいプログラム単位でコアにうまく割り振ってくれるような魔法の技術があるの？

マルチコアでの並列化に対応したコードを吐くコンパイラは、あるにはある。

マルチコアの並列化ってスレッド単位の割り振りだろ？
たとえば大きい行列の逆行列を共役傾斜法あたりでまともにやらせるような場合
3GHzのPen4と3GHzのCore2 Quadでどれくらい違うんだろ？

>>597
当たり前だけど、その計算内容による
単純な行列計算ならマルチコア＋スレッド分けで
処理速度２倍みたいなことが実際にある。
シングルスレッド性能はこれから上がりそうに無いんで、
いかにソフト側で並列化させるのか？
を考えるのが最近のトレンドのような気もする。

何で木を見て森を見ない奴ばっかしなんだろ。

例のDESエンコーダ回路、晒してうpしました。
なんの役に立つかわからないけどFYI

http://svn.sourceforge.jp/cgi-bin/viewcvs.cgi/trunk/Toriya/?root=naniya

>>602
Pen4シングルスレッドとCore2 Quad比だから2倍じゃなくて4倍になってくれんとな
そこら載ってるサイト知らない？
現状のマルチコアってスレッドどころかプロセスの並列処理程度にとどまってるんじゃないの？

> Pen4シングルスレッドとCore2 Quad比だから2倍じゃなくて4倍になってくれんとな

マルチコアになっても、外部バスの転送速度がコア数に比例しているわけ
じゃないし、内部キャッシュのサイズで動くプログラムにしても、コア毎
にキャッシュが独立していれば、プロセッサ間のキャッシュの同期が必要
になるし、共有であれば排他アクセスが必要になる。

スレッドもプロセスも、あくまでOS上での単位だし、CPUから見たら特定
OS上で動いているかどうかなんて関係ないし、言ってる本人がどこまで
理解していることやら。

＞マルチコアになっても、外部バスの転送速度がコア数に比例しているわけ
じゃないし、内部キャッシュのサイズで動くプログラムにしても、コア毎
にキャッシュが独立していれば、プロセッサ間のキャッシュの同期が必要
になるし、共有であれば排他アクセスが必要になる。

お前の知識のキャッシュもたまにはリフレッシュしとけ。ボケ

やあ、脳内エンジニアの厨房くん、おはよう。

で、コア数に比例して、外部メモリのバンド幅が増えているCPUが、現実
にあると言うのかね？

SDRAM->DDR->DDR2というメモリインターフェースの流れは、CPUのコア数
とは無関係だし、DRAM内部の基本構造は昔のまま、現実としてメモリ
帯域幅はほとんど改善されていないのが現状だよ。

キャッシュの独立の件を、いつの時代のペン4だよって事を言ってるのでは？
たしかC2Dはよく分からない技術で解決してた筈

>>606

結論として何を言いたいの？結局速度が向上しないってことを言いたいの？
それなら同意。

それと、OSの話と決めつけてるが、
理論的に、並列処理を有効に機能させるようなプログラム単位に分割しないと
並列処理なんてそもそも無理だろ？ってことを言ってる。
キャッシュの制御方法とか同期とかはあくまでも実装の話で、理論値に近づける話でしょ。
アダマール式のRの部分を明示的に分離できないことには並列化そのものが無理だし。
そうなってないと、所詮プロセス単位にしか分割できず、
マルチタスク時しか顕著な効果がないんじゃないかと？
いいとこ、より、小さいプログラム単位のスレッドに人が明示的に割り振ったとしても、
それより粒度が小さくて、分割できないような数値演算とかだとマルチコアが
ホントに効果があるのかなと？

普通に考えてクロックの向上がなくなってしまった今、シングルタスクの速度向上
って踊り場にあるの？CPUメーカのプロパじゃなくて実際のところを知りたい。

☆ヒント
並列CPUの数が増えて、CELLみたくなれば、
メモリバンド幅10倍に

だから、それは実装方法でしょが。
それ以前にプログラムにおいて、、
どの部分をどうやって並列処理として分割すんの？
こっちが先でしょが。
分割できなきゃバス帯域10倍にしても何も変わらん。

C2Dは2倍くらい早くなった。＠fedoraのpgsql

プロセッサの設計(バス帯域と演算リソース)の話も
ソフトウエア工学(並列処理の記述や自動並列化コンパイラ、SMT等)の話も
ここではスレ違い

FPGAで演算能力を求めるなら
シストリックアレイやデータドリブンアーキテクチャなど
組み合わせ回路のメリットを最大限生かす方法で特定用途に書いてナンボじゃないの

まーウチは計算はホストPCに任せて
FPGAはちょっと賢いCPLD兼シーケンサですがね

まあPS2なんかはホスト側の方が遅かったりしたがｗ

608よ
お前、エンジニア向いていないよ。
そーゆー発送する奴は業界ゴロに多い。本人煮汁を気取っているつもりだろうが。

９条は改憲してはならない。日本の為にならない。
日本人ではない朝鮮総連や民団でさえ、日本を心配して改憲への反対運動を行ってくれている。
私は日本人だが、「改憲すべき」などという者は、日本人として彼らに恥ずかしいと思います。

Ｑ．中国から身を守る為、戦争に対する抑止力が必要では？
Ａ．前提から間違っています。そもそも、中国は日本に派兵しようと思えばいつでもできました。
　　なぜなら、日本は９条があるため、空母や長距離ミサイル等「他国を攻撃する手段」がない。
　　つまり、日本に戦争を仕掛けても、命令をだした幹部の命や本国の資産は絶対に安全なのです。
　　にも関わらず、中国は、今まで攻めずにいてくれたのです。

Ｑ．日米安保も絶対ではないのでは？
Ａ．いえ、絶対です。
　　知り合いの韓国人の評論家もそう言っていますし、私も同じ考えです。
　　そして日米安保が絶対なら、日本を攻める国はなく、改憲の必要はありません。
　　米国と戦争をしたい国はないからです。

Ｑ．９条が本当に平和憲法なら、世界中で（日本以外に）１国も持とうとしないのはなぜか
Ａ．誤解を恐れずに言うなら、日本以外のすべての国が誤っているとも言えます。
　　「敵国に反撃できる手段を持つ国は攻められづらい」というのは、誤った負の考え方です。
　　（もっとも韓国や中国の軍に関しては、日本の右傾化阻止の為でもあるので例外ですが）
　　さらに日本の場合、隣国が韓国・中国・ロシアと、GDP上位の安定した国ばかりです。

「憲法九条を守ろう」「平和主義を安倍首相は憎んでいる」毎月9日に改憲阻止ハンスト
ttp://news22.2ch.net/test/read.cgi/newsplus/1175991624/l50
【調査】ＮＨＫ調査では９条改憲すべきが２５％、必要なしが４４％
ttp://news22.2ch.net/test/read.cgi/newsplus/1176167609/l50

ワッフル　ワッフル

トリップうひょふほほこあふじこ

>>617
チョンが一匹

ISE9.1i ってまだまだ不安定なのですかね。

SP3まで出たので、そろそろと思って移行してみたのですが、
ISE8.2iの時に比べて、明らかにハングする頻度が高くなってorzな感じ・・・。

>>617
チャンコロが一匹

おやおや特定アジアに興味がある方がいるスレですな

>>617
在日ウザイ

>>617
所詮、チョンはチョン

池田先生が中共首相と階段したそうだが
池田先生のことを「庶民の王者」と呼んだそうだ。

そうか

>>608の話はテクニカルには正論だとしても(ていうか帯域実際行き詰まってるしな)
高速シリアルもいっぱいあってSSTL2の足もいっぱい出せるようなFPGAがあるわけだ
デザインでどうこうしても帯域のオーダーは変わらないわけだけども色々遊べそうだしその価値もある
このスレ的にはだめだめ言わずにやってみようよっちゅー話だ

税金使って、エンジニアゴッコするのが、スーパーハッカーでつか？

俺はスーパーニッカより白州が好き

fpgaって初心者が使うにはどれがおすすめですか？

>631
Virtex5LXTの200くらいか、Virtex4のFXとかSXで200くらいのがいいです。
まずはLEDチカチカからはじめましょう。
ACTELのFPGAも隠れた人気ですよ。

>>632
xilinx社の日本語ページ行って、販売代理店のぺーじ見たけど、価格がどれくらいか書いてない。
代理店に問い合わせるのもなんだかな・・・。って思う。
もしよければ、それぞれどれくらいかおしえてもらえませんか？

>>633
Virtex-5のLX220搭載ボードで100万円ぐらいですね。

FPGAの勉強と言うことでしたら、Spartan-3Aスターターキット辺りがお勧めだと思います。
開発に必要なモノが全て揃ってますし、値段も3万円でお釣りが来るぐらい。

>>633
Digi-Key へどうぞ

>>633
ヤフオクへどうぞ
ttp://search.auctions.yahoo.co.jp/search/auc?p=+%28fpga+xilinx+altera+%A5%B6%A5%A4%A5%EA%A5%F3%A5%AF%A5%B9%A1%A1%A5%A2%A5%EB%A5%C6%A5%E9%A1%A1cpld%29&auccat=0

先生！DDR2の使い方がわかりません！
スパ3Eだけどせっかく有るの使わないのはもったいない気がしてしょうがないのですが
日本語の仕様書とかって無いでしょうか?

日本でDRAMを作っている数少ないメーカにいけばチップの日本語仕様書があるのでそこを見るべし。

アルテラよりザイリンクスの話題が多いね。
ていうか、ザイのほうがユーザーが多いからか?

　　ザイリンクス万歳　ってことでいいかな?

FPGAではXilinxが一歩リードの感だな。
ツールはイマイチだけどな。

ツールは寺の方が軽いし小気味よく動くんで好きだな。
でもスタータキットとか財の方がお得感高いんで、そっち買ってしまう。

そもそも寺は個人相手に売ってくれない

昔アルティマ経由でMaxplusとか買ってた時、
営業が、
不正にコピーとかされると訴訟になるかもしれません。
とか言ってきたので、訴訟の可能性ある製品は使わないよう全社に伝えます
と言ってその場で話を打ち切った。後日上司連れて詫びに着やがった。
相手(俺じゃなくて俺の会社)みて物言えヴぉけ!

訂正
>>643 5行目
・・・来やがった。

会社からのアクセスですか？

単なる割れ厨に見られたんだろ？　ｍ９プギャー

去年のトラ技の付録でPLDに興味持ち始めたんだけど、
付録のデバイスって探してもないんだけど…。
まあ新しそうだったからまだ一般人は買えないのかもしれないけど、
もう少し個人が買いやすいデバイスにして欲しいねぇ。
やっぱり個人ではXILINXの方がいいのかな。
せっかく取っ掛かりができたのに。

アルテラは品揃えが少ないし高いね。日本語で買おうとすると。
相場（？）で買うにはALTERA直販（中の人はdigikey）しかない。

Alteraの HardCopy（FPGA→ASIC変換サービス)はどんなもんなんだろう。
FPGAの設計データそのままでOKというのは、にわかには信じられないんだがｗ

>>649
性能もそのままなら、それほど．．．．

GATEアレイの方がFPGAより設計の粒度が小さいということで・・・・
FPGAがまだまだどということ

FPGAはASIC技術を使ってFPGAの仕組みを作ってるんじゃ？
FPGAはどう頑張ってもGATEアレイとかに勝てないと思われ

# GATEアレイのセル単位で論理変更できる物理的な仕組みができれば別だけど…

FPGAのLE構造をそのまま再現できるようなゲートアレイを用意してあるって事なのかな。＞HardCopy
てっきり、FPGA設計データから、安くフルカスタムのASICを作れちゃうのかと思ってしまいました。

Ｓｔｒａｔｉｘとかでもコスト１／１０になるんだよねぇ。Ｈｃｏｐｙ。
でも数がなぁ。万単位じゃあなぁ

大量生産時に生きてくる話だろうね

試作や少数生産ならFPGAのが論理変更できるから保守的な面で有利だし

使用SLICE数を減らそうと思って必死でif文をcase文に書き換えたけど、
なぜかSLICE使用率が上がっとる…。
減るって書いてあったと思うんだけどなぁ…。

条件が減るように書かないと

論理合成後の見積もりゲート数は減るかもしれんが
LUTにマッピングするとなると配置配線の中の人の気分次第だからなあ

俺はXilinxのチップをひいきにしているけど、開発環境のISE WebPACK(TM)はどう考えても
HDD食いまくりだと思うぞ。サービスパックを適用し続けると、4.2GBも爆食してしまい、
HDDがパンク寸前になる。

現在、ISE WebPACK(TM)9.1iが、サービスパック3まで出ているので、新バージョンは10.1iかな?

現行バージョンの9.1iのSP3で、C言語(≒SystemC)でプログラムを組む術はあるのか?
と書いたところで、C言語は対応していないことがわかった。
新バージョンからはC言語(≒SystemC)も対応して欲しいと思ふ。

それとも、C言語(≒SystemC)対応でHDDを食わない開発環境のFPGA/CPLDベンダーに
乗り換えてしまおうかな。

X ISE -> O ICE

>>659
HDD増設すれば？
1万だせば320GBでもお釣りが帰ってくるぞ。
別ﾍﾞﾝﾀﾞｰに乗り換える手間とか時間考えりゃ安いと思うが。

>>659
SP適用時、そっくりバックアップを保存してるのではなかったかな？

私はHDDよりもメモリ喰いな所をナントカして欲しいココロ。
10GBでギリギリ、できれば16GBあった方が良いってのはキツイです。
partition機能で多少改善するもんなのかな・・・。

>>659
>C言語(≒SystemC)

ハァ？馬鹿かお前

>サービスパックを適用し続けると、4.2GBも爆食してしまい、

　馬　鹿　決　定　！
　死　ね

横からでスマンが教えてくれ
>>663
C言語ライクな書き方が出来る方法って何て言うの？
それっぽい単語でググっても見つからないから、乗り換えられないんだけど…
あとHDD馬鹿食いの打開策は？

まさか他人馬鹿にしてる人が知らない訳がないと思うからさ、たのむよ>>663教えてくれよ

タイトル：【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 06
URL：http://science6.2ch.net/test/read.cgi/denki/1154900133/
【糞スレランク：Ｓ】
直接的な誹謗中傷：28/664 (4.22%)
間接的な誹謗中傷：447/664 (67.32%)
卑猥な表現：5/664 (0.75%)
差別的表現：8/664 (1.20%)
無駄な改行：2/664 (0.30%)
巨大なＡＡ：2/664 (0.30%)
by 糞スレチェッカー Ver0.72 http://kabu.tm.land.to/kuso/kuso.cgi

>>664

>>663 じゃないけど

XPの場合だと
「マイコンピュータ」右クリック
「プロパティ」
「システムの復元」

ここで「無効」にするか容量減らせばどうでしょうか？

経験的には復元しようとしてもうまくいかなくて
全部再インストールするケースの方が多いので
この機能は全くアテにしておらず、
無駄なものは無効にするのが良いかと

>>666
そこはゲームやアプリ系で不安定になる場合には効果薄いけど（ソフト独自のセーブや設定が原因の場合が多いから
ハード系の場合(OSバージョン違いでも無理矢理突っ込んでる拡張ボード等)とかには効果あるから消したくないんだよな…
どれくらい軽くなるか一度消してみるか

なんでISEのSPの話がXPのSPの流れになってんだおれはどこで道に迷ったｗ
ISEが馬鹿でかくて糞重いのはデフォだしょ

C言語に対応するのは20.2iくらいじゃないですかね
まあC言語/=SystemCと思った方がいいと思いますが

C言語 = C言語/SystemC ?

>>669
何ですか? その
　ALGOL = Ada/VHDL ?
くらいに意味不明な式は

SystemC=1なら成り立つんじゃね?

三項演算子の後ろ2項がないからコンパイル通らないよ

>>670
代入演算子知らないの？

C言語 = C言語 / SystemC ? SpecC : C++;

ごめんよ……全部VHDL屋のおれが悪いんだ

スレ違いだったらすみません。

ttp://www.cqpub.co.jp/hanbai/books/38/38611.htm
これの、右上の14ピンコネクタ (CN4 かな?) って JTAG 端子ですか?

25pin のケーブルがないので、ダウンロードケーブル (は何故か持ってる)
でコンフィグできるんだったら、買ってみようかな、と思って。

■別途ご用意いただくもの
・パラレル・ケーブル(Dサブ25ピン・オス-Dサブ25ピン・メス，全ピン・ストレート結線のもの)
・ACアダプタ(出力電圧DC5Vまたは6V，出力電流400mA以上，EIAJ統一極性品)

これくらい読みやがれタコ

いや、そんなことは分かってるんだけど…
だから、わざわざ「25pin のケーブルがないので」って書いたワケで。

>>676
パラレルケーブルを持ってないから聞いてるんじゃないか？

>>675
それを買うんだったらパラレルケーブル買ったほうが安心じゃね？
高い物でもないんだし。

読んでるんなら駄目だって諦めろよ

>>678
> それを買うんだったらパラレルケーブル買ったほうが安心じゃね？

それはそうなんだけど、田舎のせいか、今時全然売ってね〜んだわ、パラレルケーブル。
通販でも探してみたんだけど、全然みつからないし。

それに、使えそうな現有資材があるんで、それが使えるならそれに越したことはないなぁ、と。

>>680
パラレルケーブルって、要はD-SUB25Pフル結線オス・メスなんだから
ttp://wir.misumi.jp/data/pdf/pdf-wir-07B5_011.pdf
の
C03UL-25M-25F
かな。

とりあえず、本買って回路が載っていたらJTAGかどうか、確認できるから、それからでもいいんじゃね？

モデム延長ケーブルって名前だったな。DSUB25のオスメス。
あれでパラレル延長して、机の上にドングル置いてやってました。

>>680

YOUまとめて買っちゃいなさいYO!

ELECOM RS-232Cパラレルリバースケーブル(25pinオス-25pinオス) 1.5m C232R-2515
http://www.amazon.co.jp/ELECOM-RS-232C%E3%83%91%E3%83%A9%E3%83%AC%E3%83
%AB%E3%83%AA%E3%83%90%E3%83%BC%E3%82%B9%E3%82%B1%E3%83%BC%E3%83%96%E3
%83%AB-25pin%E3%82%AA%E3%82%B9-25pin%E3%82%AA%E3%82%B9-1-5m-C232R-2515/
dp/B0001CQ5RE/ref=sr_1_6/503-5751443-7023932?ie=UTF8&s=electronics&qid=1177596411&sr=8-6

FPGAボードで学ぶ論理回路設計 (単行本)
http://www.amazon.co.jp/FPGA%E3%83%9C%E3%83%BC%E3%83%89%E3%81%A7%E5%AD%A6%E3%81%B6%E8%AB%96%E7%90%86%E5%9B%9E%E8%B7%AF%E8%A8%AD%E8%A8%88/dp/4789833461/ref=pd_rhf_p_1/503-5751443-7023932

リバースばヤバス

>>679
アホか。
「ダウンロードケーブルは使えません」とかはっきり書いてあれば諦めるけど、
それが分からんから聞いてるんだろが。
つ〜か、知らないなら黙ってろ、カス。


>>681
情報サンクス。
明日にでもチェックしてみます。


>>683
それ、リバースだし。しかもオス-オスだし。
下のリンクもちょっと違うし。
おまいは一体俺に何を買わせようとしてるんだYO!

質問者の悪態で、気持ちがわかるから許せるってのは、久しぶりだ。
がむがれ〜

おれはいつも回答者の悪態が理由で厨な質問者の方を応援してしてしまうな

>>683
その「FPGAボードで学ぶ論理回路設計」もう古いしLE少ないし
いまは続編の「FPGAボードで学ぶVerilog HDL Windows2」が出てるから
こっちの新しい方が絶対おすすめ
http://www.amazon.co.jp/products/dp/4789838617

オス・オス　＋　ジェンダー・チェンジャー

開発はWinのノートパソコンで、データの受け渡しはLinuxデスクトップのパラレル
ポートでってのを考えているんだけど、無理かな？

一番良いのはLinuxで開発してLinuxでコンフィグできることなんだけどな。

Winで開発してWinでコンフィグって出来ないの？

ノートパソコンにあるI/Oは
USB, VGA, DVI-D, LAN, マイク, スピーカ
こんなもんなんす。

Linux入ってるデスクトップだと、パラレルポート、RS232C, USB・・・
と色々あるんですけどね。

USB機器としてRS232Cの変換機があるけど使えるってことは聞いたことですよね

>>692
デバイスは、XかA？それ以外？

XでもAでも、USBでのコンフィグは可能。

Aなら　Terasic Blasterが、1万くらいで買える。
Xはスマン、値段は分からんが、USBタイプのもある。

MicroBlaze おもろいぞ！

>>694
日本語で解説してくれ！
頼む！

>>695

つ　http://www.fpga-lab.org/proc/microblaze/labs/index.html

PicoBlazeも(・∀・)ｲｲﾈ!!

シリアル回路周りのステートマシンがスッキリ置き換えできました。
少ないリソースでコンパクトに実装出来る点が良いですね。
開発環境の kpicosim も秀逸で、デバッグが楽に出来る点もグー。

>>696
そのサイトには日々とてもお世話になっております。
説明が分かり易くて良いですね〜。

NanoBlazeもいい！
財が名前だけ登録してる。

このあと、�_�a�`とかメガとか禁止ね

FemtoBlaze,AttoB;aze,ZeptoBlazeを登録だ！

>700
商標登録を誤解しているだろ。
登録するのにカネが掛かる。
登録を維持するのにカネが掛かる。

他人が使いたがらないようなものを登録することは自己満足に過ぎない。

そこでマジレスか・・・

ちなみに商標登録を弁理士に頼んで登録料込み１区分で15万程度だった。
10年ごとの申請料が15万くらいだったかな。

>>701
特許と勘違いしてないか？

>>703
商標を維持するのに金はかかるだろ。著作権と勘違いしてないか？

ここは電気・電子板だ、司法試験板と勘違いしてないか？

連休中は馬鹿が湧くっていうのは噂じゃなく本当だったんだ

司法試験にそんなくだらない問題はでません

>>659
フォルダ丸ごと圧縮属性をかませば半分になりますよ。
たぶん。

XilinxのBITファイルの有効データ部分ってビッグエンディアン形式なんですか?
資料に書いてある事と実際のBITファイルが一致しない。
ビッグエンディアンなら一致するんだけど。

little エンディアンです

458 ：774ワット発電中さん ：2007/05/05(土) 16:01:01 ID:TqUC3Ed+
定価で買えるのになんでプレミアが付くんだ？？

459 ：774ワット発電中さん ：2007/05/05(土) 16:39:07 ID:LfpyGy2n
へんなプライドがあって直に買いたくない人がたくさんいるんじゃないか？

460 ：774ワット発電中さん ：2007/05/05(土) 16:43:10 ID:o4fPs3I6
http://science6.2ch.net/test/read.cgi/denki/1160676948/1　みたいにw

Spartan3Eスターターキットを買ったんですが、これってもしかして
JTAGコネクタをチェインしてUSB-JTAGアダプタとしても使えますか？

CQ付録基板に書き込むためにパラレルポートアダプタを作ったら、
CPLD(5V)は書けるのにSpartan3(2.5V)は書けず、鬱になってます。
で、ふとスターターキットを見るとボード自体はUSB経由で書くのに、
ボード上にJTAGコネクタが出てるので、「そういえばJTAGって
チェインできなかったけ？」というわけで質問してみました。

>>712
2005/1月号の Spartan3 のこと？
だったら 2.5V に問題があるだけだから、ヒューマンデータさんの頁でも
参考にしてバッファ入れてみれば？
http://www.hdl.co.jp/XCKIT/dwbd/

>>713
>2005/1月号の Spartan3 のこと？
違うだろ。
Spartan3Eスターターキットとは、XILINXの出しているFPGA評価ボードのこと。
712の質問は、基板上にPlatformUSB相当の回路が載っているから、それだけを取り出せないかという意味では。

712への回答としては、「できない」。

いやいや、>>712は
>CQ付録基板に書き込むためにパラレルポートアダプタを作ったら、
>CPLD(5V)は書けるのにSpartan3(2.5V)は書けず、鬱になってます。
これを解決するため Spa-3E のスターターキットを利用したいんじゃないの？

>> 713,714
おおー、そんな情報が！ありがとうございます。
早速やってみます。

Spa-3EのキットのPlatformUSBは使えないんですね・・・残念。

その後、燃えたり腐ったりはしないだろうと判断して、ちょっと繋いで見ました。
するとたしかにデバイス認識がビミョーな動作になりました。コネクタ先の
CQボードが見えるようになったかと思えばSpa-3E上のデバイスが消失したりとか。
回路を考えると、PlatformUSBを軸にしたボード上のTDI-TDOループに
CQ基板のTDI-TDOループが並列接続される感じになってしまって、P-USBが
どっちを認識するか混乱してる？

壊れるぞ

TD*ラインの干渉だけでは壊れないだろうと見込んでどう見えるかまで
やってみたんですが、さすがにこの干渉状態で書込みまでする度胸はないです・・・

【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel
http://mononeta.seesaa.net/article/40405170.html

Parallel Cable III 互換ケーブルでCPLD(5V)は書けるがSpartan3(2.5V)が認識されないと
相談しましたが、アキバで74AC244を買ってきて挿したところばっちり動くようになりました。
なひたふさんのとこがAC125でできてたので、じゃあHC244ベースのもAC244にすればと
試したらばっちりでした。

うまくいったということで報告まで。

FPGAってどういう仕組みなのかを知りたいのですが
デバイスレベルで実際のどういうレイアウトパターンに
なってるか解説しているような書籍やサイトってありませんか？

>>720
74ACxxは、暴れん坊だから、気をつけて使ってね。

>>720
壊れたら是非報告おながいします

>> 722,723
なんかきわどい事をしているような気分になってきましたが、AC244で
（タイミングなりが）ギリギリということ以外に何か壊れるような要因が
あるんでしょうか・・・

ちなみに3.3V駆動ではないです。ちゃんと2.5Vで駆動してます＞バッファ

FPGA-MLからのSPAMが凄いんだが

>>724
つ オーバーシュート/アンダーシュート

>>725
あれは故意なのかな・・・

つか某背泳ぎの泳法な人は向こうに行っちゃったまんま？

バッファローみたいなしと？

Quartus II 7.1は
%
:
%
のコメントが使えない？

QuartusII　7.1で
デュアルコアに対応してfitter20%upたと書いてあったけど
試した香具師いますか？

>>731
WEでも有効になってるのかな…
試すのは来週になる。

Western Electric ?

Write Enableだろ。

うぇ

MSwordの自動スペル補正で、nWEがNEWに書き換えられてしまってウザかった

つ !WE, ^WE

>>604
遅レスだけど
ありがとう

OpenOffice使え

XC95144XL買ったのでage

WE=Word Excel

>>739
貧乏人はOpenOffice使え

だろ

OpenOfficeは凄くもたつく。
postgresをコマンド打ちするのが早くて便利

PostgresってSQLの話？

です。

なぜ次スレが

ESECで評価ボード安く売らないかな。

ＥＳＥＣ参加した椰子レポよろ(^◇^)┛

.

あげてと。

ChipScopeProは使いづらいね。
SignalTap2を基準として100点を付けたらChipScopeProは20点位
機能的に大差ないけど使い勝手が悪すぎる。

知らない機能があると非常に使いずらいとかんじるものさ。

ttp://marsee101.blog19.fc2.com/blog-category-2.html

キーボードユーティリティ系のアプリを常駐させていると
ChipScope(JavaVM)の起動に失敗するのは困りもの。

>>750
寺信者乙


ところでおまいら
http://www.cqpub.co.jp/eda/BLANCA/Default.htm

このボードについてくるUSBコアって使ったことある香具師おる？
使い物になるのかどうか知りたいんだが。

>>753
宣伝乙

>使い物になるのかどうか知りたいんだが。

遊びでなら使える
仕事用に使おうと考えてるならエンジニアをやめた方がいい

FPGAの評価ボード（spartan等）で昔PCとか、ゲームの再現は見かけますが、
CPLDでは見かけ無いようですが、どこか無いでしょうか？
制約が大きいのでしょうか？

CoolRunner�Uスターターキットを
購入して学習しようと検討しています。

なんでＦＰＧＡじゃだめなの？
ＤＷＭの付録で始めればいいきがすんだけど。

>>755
何でって、CPLDに入れたくても入らないから。

>>755
30年くらい昔のPCでいいなら、HiLo数当てゲームとか３目並べ
くらいなら何とかCPLDでもいけるんじゃね。

皆さんご意見ありがとうございます。

・DWMは部品集めの手間と記事内容（作例）に敷居が高く感じました。
・CoolRunnerスターターキットなら1万円以下で手が出しやすいかな？
と思った次第です。

30年前・・・というと7セグの電子ルーレットやサイコロみたいなもの程度でしょうか？

>>754

>遊びでなら使える
>仕事用に使おうと考えてるならエンジニアをやめた方がいい

なんで？

>なんで？
経験者だからな。

つまりエンジニア脱落したんだな? www

>>759
確かにあの無線受信機の製作はRF部も含んでるんだよな。
受信だから火を吹くことはないけど、ネットワークアナライザもなくどうやってRFの実装するんだ。
なんか無理やりDWMの過去の附録まで持ち出して動かしてるけど、
あの分量は仕事でやるのでない限りまず無理だ。
しかし、理屈ではわかってても、アンダーサンプルしてエイリアス利用してA/Dできるデバイスがあるのは初めて知った

つーかさ、リファレンスデザインを使いまわして
製品に使っている時点でだめだろ？
万一動かなくても誰もめんどうみてくんないぞ。

誰が組んでも同じようになる回路(標準I/F類)は、可動実績のあるＩＰコア(リファレンス)を
採用した方が良いと思うけどな。無論、ＩＰコアの設計の善し悪しを十分吟味した上でね。

開発リソースは、製品の差別化に直結する回路の設計に集中すべきだと思う。

DWMの無線受信機の製作記事だけど、
本体よりRFアンプとBPFの方が難しく感じるのは俺だけ？

この夏は、ＱｕａｒｔｕｓＩＩのキャンペーンは無いのでしょうか。
情報あったら教えて下さんせ。

>>766
もれも

１０Gを扱いたい。１０Gは当然FPGAでは無理だから
シリアルパラレル変換するのだろうけど、そんな石ってあるのでしょうか？
それとも１０Gのシリアルパラレル変換部を持ったFPGAってありますか？

>>769
StratixGXを皮切りに最近いくつかデバイス選べるけど
ドライブ能力があったところでSERDESはそれなりに容積喰うから
アプリケーション用途であれば別途PHYを外付けした方が安上がり。

で、何を実装しようとしてるか教えれ。

RoketPHYとかいくつか 10Gくえる SERDESがあるね。

とりあえず
Spartan-3AN スタータ キット
http://japan.xilinx.com/japan/j_prs_rls/2007/silicon_spart/0785spartan3ankit_j.htm

ＩＳＥとEDKは同じタイミングでリリースして欲しいものだなあ。
微妙に遅れていて ISE9.2i に移行できん・・・。

円安くなったし$239じゃ敷居高いな
円ベースで15k円ぐらいがいいとこだろな

>>773
同じタイミングでリリースするという事は、開発が遅い方にあわせるという事になり、
結局ISE+EDKでの移行時期は変わらないというオチ
EDKを使わない者にとっては迷惑なだけの話だな。

ギガクラスのIFならA、Xを含めて実績も性能もV-IIProが神！
それ以外のデバイスは今のところ糞。

Quartusも7.1になって、NIOS側も7.1に上がった....が
NIOS側のアップデート内容はバージョン番号を7.1に合わせただけ。

それが本当ならNios7.1は磐石だな

>>778　ﾜﾛﾀ

pentiumの動くマザーボードをFPGA上に自作してlinuxあたりを動かす（インストーラからインストールしたい）
のに必用な機能について。

・SDRAMのインターフェース
・ps/2(キーボード)
・シリアルバス（シリアル表示)
・ATAインターフェース(ハードディスク)
・pciバス(周辺機器)
・USBコントローラ(同じく周辺機器)

これらをfpgaで実装して、AT互換用のbiosの基本的な命令実装すればよい？

>>780
Pentiumレベルは現状では無理っぽいですね
○キャッシュ関連
○FPU
○MMU
等のいくつかをバッサリ切らないと興味の対象としても入らないでしょう。

プロセッサは別チップにしたほうが遥かに速いし安くつく。
(x86ハードコアの選べる製品ないと思う)

ペンティアムなんて汚いＣＰＵをＦＰＧＡに入れたがるなんてどんな基地ｋがいだよ＞

8086をFPGAで実現(各種周辺回路も含む)してDOSを動かした人がいるって話は聞いたことあるな。

>>782
いや簡単に入るものなら俺も使うよ。コスト見合えば。

昔互換CPUがやってた様に
中身はRISCにしてコード変換して実行すれば良いだけだが
だったらコード変換はコンパイル時にやれば良いって事で
結局インプリメントするのはシンプルなCPUコアになる。

>>784
まあ>>780の用途なら殆どPCアーキテクチャなので
EPICとか使うほうがFPGA使うよりずっと楽だろうな。

>>784
それの何処に86が関わってるのか知りたい。

>>786
x86を使いそうで使わない理由、と理解したが。

>>785のIDがPentiumProっぽい件

Pentium X とかでれば完璧だな

　>>781-782
レスありがとうございます。CPUは市販のpentiumを使うつもり。マザーボードの自作ができたら面白いと思って。主要な問題はチップセットの自作ということになるのかな。

DX4とかP2とか

PCIバスだけあるそっけないアーキテクチャだったら
Linuxくらい、移植は難しくないよ。

AT準拠にしようとすると、BIOSについて勉強しないと。

ちょっとお聞きしたい。アルテラのFreeのモデルシムを使った
ことありますか？　どうやってもライセンスが設定できない。
何かヒントないですか？

>>793
Xilinx Editionしか使ったことないけど、メールに添付されてきた
license.dat を LicenseWizard に登録するだけじゃないのかな？

ライセンス情報にＩＰアドレスが含まれているっぽいので、
登録したPCとIPアドレスが違っていると動かなかったけど。

AlteraとXilinxの無償版Modelsimって共存できますか？
失敗して再インストールになると面倒なので試してません。
両方インストールしたとき、何か設定とか必要ですか？

>>795
共存できる（してる）。

ただ、本体ほぼ同じで付属ライブラリが違うだけじゃないかと思うので、
制限ゆるい方にライブラリ集めて共用化したらウマーじゃないかと思ってたり。

VHDLで記述した回路のシミュレーションをModelSimでやろうとしているのですが、（ModelSimとVHDLは
初経験です。Verilogは経験あり） 波形観測ウインドウで、入出力端子や、signalの波形の観測はできるのですが、
variableは信号のリストにさえ表示されません。

variableでステートマシンをつくっているため、その値を観測したいのですが、ModelSimでvariableの波形を観測
する方法を教えて頂けないでしょうか。

よろしくお願いします。

信号ツリーのウインドウ上で右クリックすれば
variableを表示するよう選択できたような

>>793,794
ModelSim Altera EditionにはLicense Wizardは存在しないので
自分で環境変数LM_LICENSE_FILEにライセンスファイルのパスを設定する必要があります。

ALTERA の Quartus II Web Edition を使い始めました。
ttp://www.altera.co.jp/support/examples/verilog/ver_hier.html
ここで紹介されている Hierarchical Design を試したところコンパイルエラーになります。(MAX3000A)
元：
module top_ver (q, p, r, out);
input q, p, r;
output out;
reg out, intsig;
bottom1 u1(.a(q), .b(p), .c(intsig));
bottom2 u2(.l(intsig), .m(r), .n(out));
endmodule

無手勝流に修正：
　・・・
reg out;
wire intsig, outt;
bottom1 u1(.a(q), .b(p), .c(intsig));
bottom2 u2(.l(intsig), .m(r), .n(outt));
always
begin
out <= outt;
end
endmodule
これで一応シミュレーションもできるのですが、ほんとはどうしたらいいのでしょうか。

>>798
コメントありがとうございます。
朝からやってみましたが、variableの変数名が出てこず、ゆきずまっています。
ふぅー。

せっかくだから2chのみんなで
共通CPU作りませんか？

【CISC】CPUアーキテクチャと論理合成方法【RISC】
http://science6.2ch.net/test/read.cgi/denki/1072167624/l50

技術屋ならCPU創るだろ？
http://science6.2ch.net/test/read.cgi/denki/1072113898/l50

時々そういう話題が出てくるが・・・

どれも成就しませんね

著作権とかあるからだめなのかな

それともopencoreとかで用が足りるから需要ないのかな

その割にはみんな愚痴ってますよね

結局6809かMicroBlazeになっちゃう。

あーいや、CPU作るなんてのはごくごく簡単だけど、作ってからどうするっていう
魅力的なビジョンがないから誰もわざわざコラボして作ろうと思わないだけでしょ。

「みんなで協力してワンチップマイコンでLEDﾁｶﾁｶしよう！」ってのと同じ程度ってこと。

誰かがちゃんと音頭を取って作り始めれば、人が寄ってくることはあるかもしれない。
あとCPUコアだけじゃなくて、2chOSや2ch言語のコンパイラや2chシリアルバスや・・・

じゃあ「MONAを移植できるプロセッサ作ろうぜ」なら酔ってくるか？

>>792
わかったありがとう

PicoBlazeとMicroBlazeの中間ぐらいのCPUが欲しいなという時どうしてます？
ちょいとオーバースペックになっても、MicroBlazeにしちゃうのかな？

>>808
マイクロカーネル版を乗っけるんなら、とても興味があります。

>>801
試してみた
Workspaceペインで●line__20みたいなのを選択すると
Localsペインに出てくる
ﾜｶﾘﾆｸｲﾖ

C球酒パンのデザインウェーブ７月号、２５マンゲートのFPGAの付録がついて
2480円だった。
普通に自分で作っても数千円＋手間なので、部品鳥に３冊刈っちゃった。

でもConfigフラッシュがねぇ・・・

確か、Digi-Keyにあったと思うけど＞ConfigRom
だめかな？あそこじゃ。

ttp://strawberry-linux.com/shop/index.php?c=pld&s=date&p=&r=1&page=

2Sでないとちょっと足りなかった希ガス。

>>815
いや、もちろんOKです。が、買うものがそれだけだと送料・手数料で
割高になってしまうので二の足を踏んでしまうわけです。

>>816
ありが�d！

店頭に並んでいるのはあすたまでらすい。

何か作ったひといる？

CPUコアならただでもできる。

>>820

DDSの記事があったけどあれを出力20Mに引き上げたのと
外部インターフェイス付くようにしてマイコンでスイープ
してます。
予定としてはpicoblazeやってみようかと。

LPTポートJTAGがまともに動くパソコン探し出すのに苦労したなぁ。
本格的にやろうとすればUSBにしなきゃならんみたい。

文脈から判るようにFPGA始めたばっかです。

>>812
いけました！
むちゃくちゃ助かりました。

確かにわかりにくいですね。
ありがとうございました。

ConfigROM
千石にあるお
http://www.sengoku.co.jp/modules/sgk_cart/search.php?toku=%C8%BE%C6%B3%C2%CE%A4%DE%A4%A4%A4%B3%A4%F3&cond8=or&dai=PLD&chu=%A4%B3%A4%F3%A4%D5%A4%A3%A4%B0&syo=&k3=0&pflg=n&list=2

うぉ、たっかぁ〜。

高すぎです

価格的には安マイコン＋シリアルEEPROMが現実的かも・・・

Altera 社の LPM が使えずに困っていた (非 BB・非ブロック図、Quartus II Web Edition)。
ようやく使えるようになりました。
昔の version 用のソフトウェアの説明がウロチョロあるので、だいぶ惑わされたよ。
いっぱい失敗して、その後この辺を見たらようやくできたみたいです。
ttp://www.altera.com/support/examples/exm-index.html

2M品は【欠品中】＠千石電商

論理シミュレーターにはいろいろあるけど、ALTERA の Quartus II Web Edition を
使っています。×ｉ○社のより軽くて早い。無料バージョンでもデバイスへのダウンロード
寸前まで進める。いいと思いますが。

>>830
??　Quartus2の無料バージョンで、Cyclone2のPOFデータまで出来るけど？

論理シミュレータならば、ModelSIM？
今なら、Altera版も無料機能限定版が使える。でも、Xilinxの方が、制限が緩くて良い感じ。

>>831
Xilinx ISE (無料版) でも、確かにダウンロード寸前まで進める。
しかし、なんかエラーメッセージを無視して進まないとね。そのメッセージ
の内容を書こうとしたのだが、再現できない。

>>832
>>Xilinx ISE (無料版)
ISE WebPackのこと？　CPLDならばダウンロード寸前ではなく、コンフィグデータまで
作った事がある。
たしかV5.0の時期だったと思う。

実機でちゃんと動いてたけど？

>ModelSim Altera EditionにはLicense Wizardは存在しないので
>自分で環境変数LM_LICENSE_FILEにライセンスファイルのパスを設定する必要があります。

アルテラはライセンスサーバーがライセンス発行を間違えることがたびたびある。
低脳が作っていてVUPなどのたびにトラブルを起こす。
最近も間違っていてModelSImは使えなかった。　今は治っているようだ。
以前も仕事中にライセンスが切れて、しかもサーバーが間違ったライセンスを発行して
いて、１週間くらい動作しないことがあった。
　アルテラを使うと痛い目にあう。

MS製品を使うと痛い目にあう

正規版を買わせるために時々意図的にやる。ケチな会社なのだ。

>>834
LANカード変えたとか
HDD別のに移動したとか

再インスコして手続き最初からやり直したら、どうだったんだろ。

使う香具師が低脳だとそうなる

> LANカード変えたとか
ADSLとか使っていて、仮想NICのMAC使おうとしたとか。
そんなヤツは俺だけでいい。

http://www.fpga.co.jp/cbbs/cbbs.cgi?mode=al2&namber=1122&no=0&KLOG=2

■1126 / inTopicNo.4) 　Re[2]: ModelSim-Altera
□投稿者/ 軽石 一般人(25回)-(2005/06/22(Wed) 23:05:40)

こんばんわくりさん。
なんとなくおひさしぶりです。

捨てハン野郎は無視するにかぎりますよ。
えっと、ここだけのはなしですが、私じつはModelSim使えないです。(>o<)「キャー恥ずかしい、笑劇の告白。」
だからxilinxのチップの開発を行う時には一旦quartusでシミュレーションしてからWebPACKでコンパイルしています。(^^;
もしかしたらAlteraに幻滅さんはxilinxの回し者なのかもしれません。(^o^)

ライセンスサーバーがエラーしている時は、アルティマに泣き付けば、正規版をかしてくれる。
仕事で使うなら正規版を買うべきだ。特にモデルシムはスピードが全然違う。
らしい。400万円程度だから一仕事やればそこにONしておけばいい。

このような Verilog HDL で減算器を試しました。結果はいいのですが、
ここにたどり着くまで、けっこう「文法間違い」でハネられました。
その辺の解説文書なんて、ないものでしょうか。(Quartus II 使用です)

module test212(ai, bi, ro);
input [15:0] ai;
input [15:0] bi;
output [11:0] ro;
wire [16:0] sub_ro;

subab u1(ai, bi, sub_ro);
assign ro[11:0] = sub_ro[16:5];
endmodule

module subab(a, b, result);
input [15:0] a;
input [15:0] b;
output [16:0] result;
reg [16:0] result;

always @(a or b)
begin
result = a - b;
end
endmodule

こんな Warning メッセージが出てきます。１，３番目のはいいとして、２番目は、はてな。
Warning: No exact pin location assignment(s) for 44 pins of 44 total pins
Warning: Found 12 output pins without output pin load capacitance assignment
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.

VeritakサイトのTutorialはいかがでしょう
ttp://japanese.sugawara-systems.com/tutorial/verilog/framepage7.htm

古いVerilogフォーマットはここで見れます。
ttp://www.verilog.com/VerilogBNF.html

今まで一番文法的解説でわかり易かったのは
C社のリファレンスマニュアルとその付録のSyntaxのBNF記述でしたが、普通見れないよね。
それらしいワードでググるといろいろ引っかかって来ますが適法か判らんのでパスねｗ。

>>845
ありがとう。試してみます。

y <= "00" when std_match(a,"0001") else
"01" when std_match(a,"001_") else
"11";
のような記述を見つけたのですが、これはnumeric_stdパッケージのstd_match関数
を呼び出した例です。この場合はドントケアを説明する文だったのですが、私は
寧ろ関数の使い方に興味を覚えました。関数を使うと非常に綺麗にかけます。
これをもしport　mapで書くなら煩雑で分りにくいものになるはずです。

　VHDLには、Functionという機能があるらしいのですが、例文が皆無です。
構造化する場合port　mapなどを使うのに比べて直感的に理解しやすいと思うのですが、
Functionやprocedureを使わないのは何か理由があるのでしょうか？

>>843
出力ピンの負荷を設定すればイイと思うが
おれは気にしないで使っているよ

>>848に同じ

> VHDLには、Functionという機能があるらしいのですが、例文が皆無です。
自分でnumeric_stdにあった、と書いてるじゃんｗ

ひとつのファイルに、entityもarchtectureもpackageも書いてファンクション作って
どうこうする、とかいう方法は、素人の俺にはよく分からんけど。

VHDLは他入力から１つをセレクトするのはCASE文で上手く書けるが、
一つのBUSデータを２０個のレジスタにセレクトして書きだすようなのは
上手く行かない気がする。もちろんIF文で書くには問題ないと思うが、
CASE文などを使うと誤動作する。

syopsys　VCS　シュミレーターツール触った事のある人います？
ModelSimとは操作性とか全然ちがうのでしょうか？
できれば基本的な事を教えてほしいのですが・・・。
マニュアルを見ても分からない事が多くて。

（訂正）syopsys　VCS　シュミレーターツール触った事のある人います？
ModelSimとは操作性とか全然ちがうのでしょうか？
できれば基本的な事を教えてほしいのですが・・・。
マニュアルを見ても分からない事が多くて。

http://science6.2ch.net/test/read.cgi/denki/1184835980

何も考えず糞スレ立てるような奴には絶対教えない


　　　死　　　ね　　　ご　　　み　　　野　　　郎

>>851
CASE文でも問題ないと思うが具体的にどんなコードなのか出さないと何も言えんぞ
本当に上手くいかない　気　が　す　る　だけってんじゃないだろうな

CASEにしろIFにしろどっちみちLUTに展開されるだけのような

>>851はその展開のされ方がおかしいと言いたいんだろうね
それがほんとにおかしいかどうかは知らない。

actel proASIC plusはどうやって光らせれますか？
ｓｗ２を押したのに光りません。

>>858
たたき壊せ

chip scope pro 9.1って単体じゃ起動しないんでしょうか？
「Can't　create　JAVA VM」と警告が出て、起動しません。
ISEからの起動だと問題なく立ち上がるんですが…
これってJAVAの問題なんでしょうか？

>CASE文でも問題ないと思うが具体的にどんなコードなのか出さないと何も言えんぞ
>本当に上手くいかない　気　が　す　る　だけってんじゃないだろうな

経験が浅いとそういう疑問に出会わないだろうし、経験が深ければ、「あの
ことだな」と分るのだから、コードを見ないと分らないような人がコードを
見ても適切なアドバイスなどは無理だろう。
　私もコードを見なくても「そのこと」は分るが、そのことについて言うのは
よそう。実際に2,3例試してみれば、解決策は分る。といってもVHDLの愚劣さ
に、嘗てのVbに幻滅したように（あれよりもっと酷い回りくどさなのだが）幻滅
するかもしれないが、アドバンスドVHDLを自らが開発する以外に方法はない。
AHDLがある意味成功したのだが、VHDLが蔓延るに任せて、ModelSimなどのシュミレータ
からサポートを外されて、結局行き場を失ってしまった。

>>860
プログラムメニューのショートカットに JavaVM のヒープサイズを
小さくするオプションを追加すればいいかも。(-Xmx256m等)

あと、キーボード・マウス補助系のユーティリティ(AltIME、ﾁｭｰﾁｭﾏｳｽ)等が
常駐してると、JavaVMの起動に失敗するという不具合があったりします。
これはCSP起動時だけ一旦常駐終了させておく事で回避。ﾒﾝﾄﾞｸｻｽ

>>861
趣味レーター？

>>862
レスありがとうございます。
「プログラムメニューのショートカット」というのがよくわかりません。
何かのファイルにヒープサイズのオプションを追加するということでしょうか？

>>864
スタートメニューから ChipScopePro0.1i のメニューを開いていき
ChipScopePro Analyzerの所で右クリック、「プロパティ」を選択します。

リンク先の所にヒープサイズの指定オプションを追加します。
「C:\Xilinx\ChipScope_Pro_9_1i\bin\nt\analyzer.exe -J-Xmx512m」

詳しくはXILINXのアンサーデータベース23816を参照してみてくださいな。

>>861
あたかも自分はある程度の経験者であるような口ぶりだが、
「シュミレータ」には驚きだ。




現場でもいつも思うんだが、何で皆「シミュ」って言えないんだろうね。
さすがに文章にまで書くやつはいないが。

原語を知らんから
つまり、英文献の一つも読んだことのないアホだから。
二ヶ国語放送を英語でなんて言うか知ってリャシュミレーションとは絶対言わん。

日本語には「しみゅ」と連なる語がないので日本人にとって発音しにくく、
言い易い「しゅみ」になってしまうと言語学者？の説明を聞いたことがある。
しかし、それは一般人の事情であって、業務で携わっていれば間違うことは有り得ませんな。

つーか、あまりにもデムパ強度が高すぎて文章内容には突っ込まれていないのが笑える。

趣味レータはｷﾆｼﾅｲ、が

>>861
コード書いてる人がＨＤＬやシミュレータを使いこなせていない
だけじゃないのかと判断せざるをえない書き込みだったもので

必死だなｗ

>>865
ありがとうございました。
解決しました。

注意！ ID:tVaSo/wZはあちこちのスレにゴミ撒き散らすクズ厨なのでスルー願います。

上でも書かれているがVHDLの場合、多出力のデフォールトロジックの定義が曖昧な気がする。

たとえば
if(CLK'event and CLK = '1')then
　if ( lat = '1') then
　 state <= "ss1";
　end if;
end if;

これで上手く動作する場合もあれば、動作しない場合もある。そこで
if(CLK'event and CLK = '1')then
　if ( lat = '1') then
　 state <= "ss1";
　else
　 state <= sate;
　end if;
end if;

しかしこれでも曖昧なので
if(CLK'event and CLK = '1')then
　if ( lat = '1') then
　 state <= "ss1";
　else
　 state <= sate;
　end if;
else
state <= state;
end if;

となる。

もし　Default（state <= state);のような記述が可能なら非常にスマートに
書けるのだが。

訂正
＞多出力のデフォールトロジックの定義が曖昧な気がする。
デフォールトロジックの定義が曖昧なので、特に多出力の場合に無駄な表記が増えて
エディットに苦労する。

デフォルト定義が必要なのはシミュレータの言語サポが弱いからだろ
古い道具を使うのは大変だな

最近は条件に該当しない場合、Default（state <= state);に該当する
あえてstate <= stateと書くのは見やすいように以外あるのかな？

って多出力に見えないんだが

十数年前（VHDL93移行前）なら処理系毎の実装レベルの差異が大きくて
できるだけ素直に通る記述を心がけたもんだが、
今時873みたいな間抜けな記述をしてる奴が実際にいるんだろうか？
なんだかWin3.0が使い難い理由を今聞かされているような気分になる。

組み合わせ回路でelse文を書かずに、処理系がバグってると文句言ってる奴なら最近でも見たことあるｗ

>十数年前（VHDL93移行前）なら

生まれる前の話をされてもな

＞デフォルト定義が必要なのはシミュレータの言語サポが弱いからだろ
＞古い道具を使うのは大変だな

最新のModelSimでもそうなるよ。

＞最近は条件に該当しない場合、Default（state <= state);に該当する
＞あえてstate <= stateと書くのは見やすいように以外あるのかな？

state <= stateこんな意味のないこと書いて見やすくないだろ。W


＞って多出力に見えないんだが
一出力でこれなんだから、多出力は想像してくれよ。W。


お前等ほんとにVHDL使ってるのか？

>>873
ごめん、不勉強で申し訳ないんだが、今までWarp2とQuartus/MAX+2、ISEと使って
きたがクロックで切ってるFFでこんなけったいな記述したことないんだが、通らない
処理系教えてくれ。
自分の書いてきたコードが気になってしかたない

>十数年前（VHDL93移行前）なら処理系毎の実装レベルの差異が大きくて
そんな昔の話じゃない。
俺はつい一ヶ月前に始めたばかりだ。ツールは最新の無料ツールだ。１０年前の
ツールが手に入れたくても無理だ。W

＞組み合わせ回路でelse文を書かずに、処理系がバグってると文句言ってる奴なら最近でも見たことあるｗ

　確かに組み合わせ回路（同時処理、Process以外）ならありえる。
というかDontCareが出鱈目になるのはバグじゃない。

問題はProcess文の中の話に限定してくれ。
if(Reset = '1') then
state <= IDLE;
　elsif(CLK'event and CLK = '1')then
　if ( enable = '1') then
　 case state is
　 when IDLE =>
　 state <= S1;
　 when S1 =>
　 state <= S2;
　 when S2 =>
　 state <= S3;
　 when S3 =>
　 state <= S1;
　 when others =>
　 　　　 state <= IDLE;
　 　end case;
　　　end if;
　end if;

これが上手く動作するのかどうかが聞きたい。if(enable...が入らなければ
上手く動作する。しかしenableが入るとどうもおかしい。

if(Reset = '1') then
state <= IDLE;
　elsif(CLK'event and CLK = '1')then
　if ( enable = '1') then
.......
　else
　 state <= state;
　　　end if;
　end if;
　こうしないと誤動作すると思うが違うか？
　

すまんタブとった。

if(Reset = '1') then
state <= IDLE;
　elsif(CLK'event and CLK = '1')then
　if ( enable = '1') then
　 case state is
　 when IDLE =>
　 state <= S1;
　 when S1 =>
　 state <= S2;
　 when S2 =>
　 state <= S3;
　 when S3 =>
　 state <= S1;
　 when others =>
　 　　　 state <= IDLE;
　 　end case;
　　　end if;
　end if;

これが上手く動作するのかどうかが聞きたい。if(enable...が入らなければ
上手く動作する。しかしenableが入るとどうもおかしい。

if(Reset = '1') then
state <= IDLE;
　elsif(CLK'event and CLK = '1')then
　if ( enable = '1') then
.......
　else
　 state <= state;
　　　end if;
　end if;
　こうしないと誤動作すると思うが違うか？
　

＞きたがクロックで切ってるFFでこんなけったいな記述したことないんだが、通らない
＞処理系教えてくれ。

　俺も初心者なので、なにか大きな勘違いをしているかも知れない。
兎に角納品が先なので、急いで修正したので原因を突き止めるには至っていない。
ひょっとするとProcess文ないに書いた組み合わせ回路での不具合だったかも知れない。
記憶しているのは、小さなProcess文では上手く行くのだが出力を増やすと誤動作する。
そんな感じだったな。

>>881
単純にstateを参照している他の部分の記述が悪いんでね？

ステートマシンはenable=0で強制停止するけど、他の回路は動いたままで、
本来停止させておきたいカウンタ等が進んじゃってるとか。

>>880
しばらくいじってない素人が、記憶を頼りにちょっと頭ひねってみました。

> if(enable...が入らなければ
> 上手く動作する。しかしenableが入るとどうもおかしい。
if(enable...が成立しなかった場合はどうなってもいいよ、という記述だからでは？
どうなってもよくないなら、そのifの中で else unaffected; とか、else だけ記述
（中味は空欄＝なにもしない）とかしたらいいんじゃないかなぁ。

あと、state <= state;がデフォルトで、でもそれがあちこちに出てきて見づらいときは、
if文などの前に書いてしまえばイイはず。ひとつのprocess内で出力がダブったときは、
上書きされて後だしの方が有効になります。

>あと、state <= state;がデフォルトで、でもそれがあちこちに出てきて見づらいときは、
>if文などの前に書いてしまえばイイはず。ひとつのprocess内で出力がダブったときは、
>上書きされて後だしの方が有効になります。

あーそうなのか？　これが聞きたかった。ありがとう。
質問を書いているうちに、同時処理（組あわせ）の問題とProcess内の問題とを分けない
といけないのかみたいなことに薄々気がついてはいたんだが、自信もてなかった。
たぶんこの当たりのことで誤動作していたのと思う。

同時処理：厳密に定義しないとだめ。
Process文内の順序処理：　最初にデフォールトを書いておけばOK
Process文内の組み合わせ等価：　これがどうあるべきかよく分らない。これも最初に
　　　　　　　　　　　　　　デフォールトを書いておけばいい。はずだな。

つまり
process(sel , a)
begin
y <= x"00";
if ( sel = '1')then
y <= a;
end if;
end process;
は

process(sel, a)
begin
if ( sel = '1')then
y <= a;
else
y <= x"00";
end if;
end process;

と同じ。

>単純にstateを参照している他の部分の記述が悪いんでね？
>ステートマシンはenable=0で強制停止するけど、他の回路は動いたままで、
>本来停止させておきたいカウンタ等が進んじゃってるとか。

else Q　<= Q;を入れると正常化するので、それはないです。

デザインウェーブの付録FPGAでVHDL覚えようと思い立ち、
先週ISEインストールして今回チュートリアルを見ながら試したのですが、
ところどころ説明とちがうし、でも、なんとかbitファイルまでできて、
書き込もうとしたら、IMPACTで「top.mskファイルがありません。」みたいなメッセージが
出てそこから先に行きません。
付録のCDについているプロジェクトのファイル群を探してもtop.bitはあっても
top.mskなんかないのに、、、これって、何でしょう。
IMPACTの設定がどこかにあるのでしょうか？

ようするに自分がやりたいことをちゃんと実装できずに
言語に文句をいってる人がおおいってことか…

>>887

たしかベリファイかなんかのチェックボックスをOFFにすればmskファイルは要求されないはず。
それでも駄目ならmskファイルを自分で作ればいい。
「Create ReadBack Data files｣と｢Create Mask File｣にチェックを入れる。

ちょこっと調べれば書いてある内容だよ。

>>889　ありがとうございました。
動かないとカッカカッカしてしまってダメですね。２日つぶしてしまいました。
チェックボックスを外したら動きました。
でも新たな問題が出てきてしまいました。parallelCableIIIでは電圧が対応できないようで、ダウンロードケーブル作り直しです。
ともあれ、ありがとうございました。

>>881
上の記述で問題ない。わざわざ下の記述法をとる理由はない。
「最新の無料ツール」とぼかして具体的に書かないのは、そのツールでその記述が
通らないのは有りえない、バグってるのはお前の頭だと言われるのが怖いから？
それとも全て妄想で、ただ荒らしたいだけなのか。

「ModelSim「でも」そうなるよ」ってことはModelSim以外なんだよな？
もちろんModelSimがそんなアホな実装になってるなんて聞いた事ないけどな。

>>885で自己解決したのか、と思ったらいつのまにか順序回路の話が
組み合わせ回路の話にすりかわってるし。わけわからん。

最初にデフォルトを書いておけばいいだとか、初心者が鵜呑みにしたらかわいそうだから
そういう糞記述法は書き込まないようにしてくれ。

体育会系の上司がうざいんですけど

1 ：Ψ：2007/07/23(月) 02:24:30 ID:QW9mYLIn0
・どうでもいい事まで必要以上に大声で騒ぐ
・ザツなくせに他人の個人的な事まで何もかも管理していないと
　気が済まない
・自分の思うようにいかないとすぐファビョる
・本当は自分が言いたい事のくせに「〜さんがうざいって言って　たよ」という言い方をする
・管理者の見ていないところでは言いたい放題やりたい放題なの　に管理者を交えられると何も言えない
・ちょっとでも逆らわれると対人関係がどうこう言い始めて排除　したがる
・他人の事をやたら批判するくせに自分がDQNであるという自覚が
　全く無い
・頭が悪いのか、相手に納得のいく説明をしない、出来ない為に
　暴発される事がある。
・意味不明な私製英語をやたら使う
・他人の批判と自己弁護は一人前

いわゆる部活動の部長的なノリが抜けないんだよな
他人と適度な距離を取れないというか。
正直仕事行くのも嫌なほどうざくなってきますた。

ちょっと質問なんですけど、FPGAボード上のDDR SDRAM（Spartan3E starterなど）
使うためにFPGAとRAM間の制御回路必要なわけなんですけど、
データ入手力のビット幅（DQ）が小さい（容量も小さい）S
DRAMの制御回路をビット幅（DQ）が大きい
（例えばビット幅が小さい物に対して４倍　６４MB→２５６MB）物にも
適応できますよね？
自分としてはデータ入出力（DQ）とデータマスク制御（DQM）と
データストローブ信号（DQS）この三つがちょうど整数倍違うだけ
なので、ビット幅が小さいDDR SDRAMの制御回路も適応できる気がするのですが。

>>892
> 最初にデフォルトを書いておけばいいだとか、初心者が鵜呑みにしたらかわいそうだから
> そういう糞記述法は書き込まないようにしてくれ。
よかったら、どう「糞」なのか解説願えませんか。

FPGAの合成ツールって、そのソースを合成にかけてもなにも言ってこないのか？

お前の存在そのものが糞なんだよッ

合成ツールのソースってC言語とかだろ？合成かけたら普通に文法エラーになると思うが？

>>892
最初に初期値を書けばいいってのはつまり、回路設計ができてないってこと。
普通は組み合わせ回路でも順序回路でもそんな記述は不要。
ただし仕事上の問題がからんでくるとそういうテクニックも必要なのか、
教科書には「意図しないラッチ生成防止に有効」とあるが。

>>896
子羊のステーキ骨髄ソースですか

そのソースってのは、>>885のようなもののつもりだった。

>>899
その教科書は信号代入を使っているのか?

>>900
教科書には>>885のようなソースが示されて「初期値でラッチ生成防止」とある。
もちろん記述的にも合成かけても問題ないが、漏れはこういう記述は使わないな。

なぜかstate<=stateがy<=x"00"の話になってるのか不明。
どうやら誤動作するってのは趣味レータのバグぽいなー。

>>900
ああ勘違いしてた
すいません

>>901
ほぼ全ての合成ツールでWarningがでるはず。
今時、構文ルールチェッカでユーザ定義をしてこの記述を許しているところは珍しいだろう。

結局876が
>組み合わせ回路でelse文を書かずに、処理系がバグってると文句言ってる奴なら最近でも見たことあるｗ
と書いてるその通りの状況だったんだな。
当の本人が即座に否定しているのが可笑しい。

ttp://strawberry-linux.com/pld/

これってDWM7月号付属FPGAのコンフィグレーションに使えるかな。
最近Parallel Cable III(＆互換回路)での失敗例がちらほら報告されてるみたいだけど。
なんか電圧がいろいろあってどうすればいいのかよくわからん。

>>90うちでは使えてます。
ただし、コンデンサを引っこ抜いて使っている。

詳しくは　Parallel Cable Zilinxでググってください。

>>904
です

>>905
そうですか。
コンデンサ取っ払う方法、244をACに替える方法等あるようですね。
去年のトラ技のCPLDにも使いたいんで、とりあえず買ってみます。

苺はなかなか絶妙なモノ売ってますよね。

なんでACとか使うかな？電圧混在環境で使うことが前提のLCX使えや X == crossなんだからよ

>>881
君の言う正常動作が何を意味するか分からないが、勘で。
if(Reset = '1') then
  state <= IDLE;
else
  if(CLK'event and CLK = '1')then 
    if ( enable = '1') then 
    .......
    end if; 
  end if; 
end if;
これで期待通りの動きするんじゃね？

>>908
DIPがないっす。

>>904　だっておかしいよね。
　DWのコンフィギュ回路は、3.3Vにつなげるんだけど、
　FPGA基板のJTAGには2.5Vが出ているんだから。
普通なら、JTAGからVdd引っ張ってきたくなるよね。なんのための2.5Vなのか意味不明。
　

http://www.watch.impress.co.jp/av/docs/20070724/dpa01.jpg

ICのJTAG端子には2.5Vの信号を入れないといけないからじゃないの？

JTAGプログラマには出力電圧制限に2.5V、JTAG内部のHC244用に3.3V必要
ってことですか？
ＤＷのままだと、FPGAのJTAGに過電圧かかりそうでつね？
それか、HC244を2.5Vで動作させてうまく動かないか、、

LCX244か125を１ヶで2.5Vもうまくいくよ
回路はDigilentのJTAG3
Webで見つかる回路図が無いけど

>>915
SP3スタータキットのマニュアル62頁
ttp://japan.xilinx.com/bvdocs/userguides/ug130.pdf

ChipScope9.1使っているんですが、EDK(9.1)からIBA/OPBコアを追加してGenerateした後に、
Analyzerを立ち上げ、EDKで生成されたcdcファイルをインポートすると
「File Error　　No valid units or devices are available given ...」とエラーが出ます。
EDKでは、iconコアとopb_ibaを追加する以外に必要な手順ってあるんでしょうか？
それとも、ChipScopeを使うならISEから立ち上げたほうがいいのでしょうか？
もしどなたか答えていただければ幸いです

>>917
アンサーの23817とかは関係ないんかな。
#23817 「9.1 EDK - ChipScope IBA/OPB コアが Virtex-5 では正しく動作しない」

EDK使ってる人ってどのくらいいるんだろうか？
ちなみに俺はPPCにつかってる