AMDの次世代CPUについて語ろう 第33世代

＿＿＿_
＼.＿　 | 荒らし・煽り・厨房は放置が一番。
／|＿|　| 釣られずにスルーしましょう。
|＿／＼! sage進行でマターリいきましょう。

■前スレ
AMDの次世代CPUについて語ろう 第32世代
http://pc11.2ch.net/test/read.cgi/jisaku/1263352294/l50

自作板AMD系スレッド過去ログ保存サイト様
http://amd.jisakuita.net/

■関連スレ
Intelの次世代CPUについて語ろう 42
http://pc11.2ch.net/test/read.cgi/jisaku/1262241441/

CPUアーキテクチャについて語れ 16
http://pc11.2ch.net/test/read.cgi/jisaku/1253517890/

■過去スレ一覧
31 ttp://pc11.2ch.net/test/read.cgi/jisaku/1258895864/
30 ttp://pc11.2ch.net/test/read.cgi/jisaku/1252750795/
29 ttp://pc11.2ch.net/test/read.cgi/jisaku/1247396388/
28 ttp://pc11.2ch.net/test/read.cgi/jisaku/1240713914/
27 ttp://pc11.2ch.net/test/read.cgi/jisaku/1236773340/
26 ttp://pc11.2ch.net/test/read.cgi/jisaku/1231688064/
25 ttp://pc11.2ch.net/test/read.cgi/jisaku/1228783643/
24 ttp://pc11.2ch.net/test/read.cgi/jisaku/1226628399/
23 ttp://pc11.2ch.net/test/read.cgi/jisaku/1219751351/
22 ttp://pc11.2ch.net/test/read.cgi/jisaku/1214276833/
21 ttp://pc11.2ch.net/test/read.cgi/jisaku/1209908499/
20 ttp://pc11.2ch.net/test/read.cgi/jisaku/1203947286/
19 ttp://pc11.2ch.net/test/read.cgi/jisaku/1199338832/
18 ttp://pc11.2ch.net/test/read.cgi/jisaku/1197562571/
17 ttp://pc11.2ch.net/test/read.cgi/jisaku/1195270082/
16 ttp://pc11.2ch.net/test/read.cgi/jisaku/1192923006/
15 ttp://pc11.2ch.net/test/read.cgi/jisaku/1190954072/
14 ttp://pc11.2ch.net/test/read.cgi/jisaku/1189440665/
13 ttp://pc11.2ch.net/test/read.cgi/jisaku/1187934610/
12 ttp://pc11.2ch.net/test/read.cgi/jisaku/1183558273/
11 ttp://pc11.2ch.net/test/read.cgi/jisaku/1181563841/
10 ttp://pc11.2ch.net/test/read.cgi/jisaku/1177368830/
09 ttp://pc11.2ch.net/test/read.cgi/jisaku/1172183431/
08 ttp://pc9.2ch.net/test/read.cgi/jisaku/1167003467/
07 ttp://pc7.2ch.net/test/read.cgi/jisaku/1161618220/
06 ttp://pc7.2ch.net/test/read.cgi/jisaku/1157327883/
05 ttp://pc7.2ch.net/test/read.cgi/jisaku/1150393478/
04 ttp://pc7.2ch.net/test/read.cgi/jisaku/1145187468/
03 ttp://pc7.2ch.net/test/read.cgi/jisaku/1138983969/
02 ttp://pc7.2ch.net/test/read.cgi/jisaku/1133374045/
01 ttp://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

おつん

Llanoについて
Llanoのプロセス
　 ・32nm SOI / High-K + Metal gateプロセス。
第 2世代の液浸露光技術が用いられる。
Llanoの概要
　 ・4つのCPUコア
　 ・DirectX 11対応GPU
　 ・DDR3対応メモリコントローラ
　 ・最初のサンプルは2010年上半期予定。
LlanoのCPUコア
　 ・L2キャッシュを除いたコアのサイズは9.69mm2
　 ・1コアあたりのトランジスタ数は3500万以上
　 ・（1コアあたり？）2.5〜25Wの消費電力
　 ・3GHz以上の周波数
　 ・駆動電圧は0.8〜1.3V

Bulldozerについて
Bulldozer　（Zambezi　4〜8コア）
　・32nmSOIプロセス　High-K/メタルゲート採用
　・3GHzを超えるクロック？
　・1つのモジュールに2コアを内蔵　コア毎に独立した整数スケジューラとL1キャッシュ
　・1つのモジュールに共有L2キャッシュ、L3キャッシュ、ノースブリッジ、128-bitのSIMD積和算ユニットを2基搭載
　・浮動小数点演算ユニットや命令デコーダなどのリソースを2つのコア/スレッドで共有
　※今後、増えていく浮動小数点演算のニーズをGPUで行うこと（ヘテロジニアス化）を見据えている
　・クラスタードアーキテクチャ（HTよりマルチスレッド性能が高い）　※従来よりコア数を増やしやすい設計
　・AMD独自のXOP、FMA4、CVT16に加え新命令のAVXサポート
　・2ch DDR3-1866まで対応
　・ソケット　AM3（もしくはAM3r2）　（チップセット890FX, 890GX、SB850が使用可能？）

>>4
＞ 　※今後、増えていく浮動小数点演算のニーズをGPUで行うこと（ヘテロジニアス化）を見据えている
現状、Radeonはアーキテクチャをグラフィックに特化することでGPU性能のアドバンテージを得ているのに
見据えてとか何の冗談かと。

>>1　乙

乙

>>5
Radeonは次世代から汎用性を持たせた新設計となる予定
6Xか7Xかは判らんが

まあ、CPUに統合するんだから多目的に使えるようにしないとシリコンがもったいないな

ボードがRadeonだろ

Ontarioについて
　・32nmSOIプロセス　High-K/メタルゲート採用 (40nmという話はどうなった?)
　・Dual-Core CPUとGPUを搭載し、DDR3, DDR3Lに対応
　・パッケージはBGA、“Brazos”プラットフォーム
　・GPUはDX11対応 (Cedarコア?)
　・CPUコアはBobcatで非K10、Bulldozerとも違う (Bulldozerのサブセットっぽい)

Bobcatコア
　・Int Pipe*2 + Lord pipe+Store pipe (2way?)
　・x86-64、SSE1-3対応(SSSE3/4/4.1/4.2は非対応)
　・コアの消費電力は1w以下

>>5
> 現状、Radeonはアーキテクチャをグラフィックに特化することでGPU性能のアドバンテージを得ているのに
> 見据えてとか何の冗談かと。
現状と将来を混同するオバカさんは義務養育を小学校からし直してください

雑音の傾向としてならこの場合
PCIEとCPUダイ内部の混同のほうが可能性として段違いに高い

>>11
言ってることは同意だがおまえも国語をやり直したほうがいい。

Radeonってもうアーキテクチャが古いし
性能でないからダメすぎる

言ってることにも同意できんよ
現状でその分野で劣ってるのに
新開発でいきなり他社並みに汎用性持たせられるならどこも苦労しない
相手も開発を続けてる
何度かモデルチェンジを経て同等になれれば御の字

描画が浮動小数点演算じゃないと思ってる可能性はさらに高い

そもそもATi Streamとか糞
ライブラリを本気で作っている時点で
会社として体裁が崩壊しきってるし

NVIDIA謹製のベンチで負けてるじゃん

>>15
他社と言ってもNVはCPU持ってないからグラボとしてしか作れないし
まさか場所的にCPUの邪魔してる例のゴミと比べてるんじゃないだろうな・・・

クラスタ構造がちょっと違うぐらいで基本的にGPUの構造なんて
どれもそうそう変わらんよ。単にGPUで食えなくなる可能性を考えて
APIを整備したNVと、APIはオープン規格に任せて開発効率を優先
したATIという違いに過ぎない。

ライブラリは本気で作っちゃダメだったんだ

まず作るべきAMD謹製コンパイラのはずだが
いつまで経っても糞ライブラリのオンパレード

Bulldozerの更に先もある程度予想出来そうだ

コア内部はこれ以上軽量化する必要はなさそうだから、10年くらい使い回しそう。
ただ、Intelに合わせてSIMDユニットは強化していくだろう
AVX(128bit*2)→LNI(256bit*2)→LNI?(512bit*2)
ただ、互換性のために対応はするけど性能競争する気はないみたいな
将来はGPGPUに最適化したRADEONに浮動小数点演算を任せるからね。

キャッシュはL1/L2はそのままで、L3が4モジュール単位での共有で、L3同士をクロスバーかリングバスとかで接続かな。
こんな感じで(4コアの並びは田じゃなく横並びかもしれん)
田-田
｜X｜
田-田
単純に4コアCPUのマルチプロセッサ構成をワンチップ化したイメージ

NV謹製CUDAコンパイラｗ

ライブラリで止めとけって思うわ

標準規格のコンパイラやソフトを作れる企業は腐るほどあるからAMDが気合入れて作る必要も無い。
IntelやNvidiaは最適化や、自社独自APIを普及させたいから自分たちで作る必要があるだけ。
所詮何をどう頑張ってもGCCやVisual Stadioにはシェアでは絶対勝てないけどね。
それならいっそその開発元にハードと仕様を提供して開発協力するくらいで丁度いいというのがAMDのスタンス。

x86とGPUのベクタ対決の決着が付くまでは様子見だが
本音はx86のSIMDなんかティッシュにくるんでゴミ箱にでも突っ込みたいだろう
BullはAVX対応のために1年遅らせたと言ってるが
GPGPUの様子見のための遅れの意味もあると思う（FUSIONの遅れも含めて）
いくら様子見で描画特化なGPUしか作らなくておｋ！な現状があっても
CPUに統合するとなるとずっとそれでは意味が無い

>>1乙ね
雑音がワザと嘘吐くなんていつもの事
前スレでもLlanoにAVX実装されるとか言ってるし

bobcatがbobsapに見えた
死にたい・・・

>>18
IDがaTi

AMDの開発チームって今いくつあるんだろ？
今まではまずサーバーCPUを作って、それをPCにも落としていく感じだったけど
ここにきて突然Bullを始めとしてアーキテクチャの種類が増えた。
それぞれに1チームってことはなさそうだから、CPU+GPUを専門でやるチームと
Bullと（そのサブセットかも、と言われているが）Bobの2チームぐらいか？

ひょっとするとBobとBullはいろんな部分使い回してるのかもな。
兄弟みたいなものかな。

>>29
いまは知らんが昔は三つあったね。

4亀とかのBobcatとBulldozerの記事を見て妄想が湧いたんか？

BobcatとBulldozer

どちらも実物はでないよ。今のままの経営状態
なら、Llanoがやっと発売できる見通し立つ程度だしさ

未来予言ｗ

誰でも何とでも

2009Q4の時点でAMDは収支トントン（Intelからの保証金を抜いた額）まで回復してるぞ

>>36
それは嘘ですねぇ。Intelからお金巻き上げてまだ
赤字ですよ。来年度も借入金の返済期限の近い
大きな債権抱えているから、まともに経営できると
とても思わないね。

株価のつり上げ操作にも失敗したし。ダメなんじゃないかなぁ

まあ、時価総額で世界10〜20位のIntelと比べたら、2000位にも入らないAMDの開発能力はたかが知れてるだろうけどね

ちなみに今や世界ランク1,2,4位が中国企業

>>37
http://pc.watch.impress.co.jp/docs/news/20100122_344138.html

今期からはGFの決算が別になるから、どっちにしても赤字とか関係なくなるけどね

古いネタが原因で自爆する名人ですから

>>39
それでも赤字だっつてるだろうがぁああああ

本日の雑音 ID:QYG5E9oE

>>39のソースは
重度の障害を負った脳味噌で判断すれば赤字と判断出来るかもしれない
とも思ったのだが

＞それでも　の「でも」ってのは何だろうか？
ソース自体は黒字の記事だと判断してるのだろうか？
知的障害の世界は（中略）難しい　　　　　　　　　　　byひろゆき

日本の家電・電気系のメーカーもど〜んとM＆Aとかしてほしいな

外基地は放置が基本だろ？

Ontarioのスペックを妄想

・L2 512KB×2
・SP 40
・PCI-Eでチップセットに接続

Ontarioは古いスライドで"1MB　Cache"になっていたよね。
あと新しいスライドでは製造プロセスが不明な扱いだったから、
そこは40nmなのだろうか？
あと現状の55nmで製造される"785G"でさえSP40は乗っているので、
SP40はあまりに少なすぎる気がする。

>>41
みじめ

まぁなんとでも言ってくださいよw
2011年になって、泣き叫ぶのはお前たちの方だし

もはや説得力ゼロなんだから次に来るのはIDが変わってからにしたら？

もう赤字になっても
よそのせいに出来ないな

CPUの仮想化支援機能が強化される話って出てきてる?

今はGPUはエミュレートだけど、CPUとの統合で多少は状況は進展するの?

どういう意味の仮想化によるかだな。
DirectXのような方式でドライバによってCPU/GPUを切り替えるのは
ソフト依存かな。（ドライバの出来次第）

ＧＰＵがエミュレートというのは、どの組み合わせで、どういう機能を使った場合を想定しての発言やら

ない
本来ならDX11世代でWDDM3.xに対応し
仮想マシンでもハード使えるはずだったんだが
DX10.1のWDDM2.xすらあぼーんしてるし

Llanoの480SPで約40mm2だからな、
10mm2に削っても120SPは積める計算になる
つまり785Gの3倍の性能w

BobcatコアはK6-3に似ているから、トランジスタ数やサイズも同等だろうと予想 (L2 256KB)
→3200万トランジスタで3500万トランジスタのK10コアと同サイズ位かな(10mm2)
(SSEやx64対応で多少増えても4000万位でサイズには大した影響はなさげ)
これが2コアで20mm2になる。
メモコン、クロスバー、HTバスが合計30mm2位
デュアルコア、120SP GPU、アンコア部の合計で約60mm2というところかね。

ちなみにpineview singleが65mm2、Dualコアが87mm2。
ついでにIon2らしいGT218(210)は55mm2くらい。

なんだ、楽勝じゃん。

GPUの仮想化というかDirectXの仮想マシンでの使用はVirtualBOXでもできるからどうでもよさげ

785Gの３倍だと適当に見積もってHD5450の1.5倍くらい？
来年くらいだとブラウザもGPU描画だったりするし
このクラスのCPUだとGPU支援がうれしいね。

AMD finally outs the 32nm Llano core
http://www.semiaccurate.com/2010/02/10/amd-finally-outs-32nm-llano-core/

回路設計ってやるべきことはまだまだたくさんあるんだな
マイクロアーキテクチャに着眼するのもいいけど、こういう縁の下の力持ち的なものもおもしろい

LlanoってK10だよねたしか

去年のある時点までは、GPU統合はBulldozerコアでする予定だったんだけどね。
間に合わないのか、デスクトップ向けの性能が出ないのか。

　前から現行コアって書かれてた気がするけど。いくつも同時に冒険
するのを避けるという理由で。

初っ端からGPU統合しちゃうとBulldozerコア単体の素性が分かり難くなるからなぁ。

Globalfoundries: No AMD 45nm Microprocessors with HKMG Incoming.
http://www.xbitlabs.com/news/cpu/display/20100211053554_Globalfoundries_No_AMD_45nm_Microprocessors_with_HKMG_Incoming.html

結局45nmでのHKMGは無し、と
残念だな

2コア1スレといい45nmHKMGといい
アム厨の妄想がどんどん否定されてワロス

逆に雑音の知能障害と幻覚と粘着力はどんどん激化されてすこぶるキモイ

>>63
逆に言うと45nmに頼らずいきなり32nmで問題なしってことか？

>>55
そういやK6とかK7を45nmプロセスにしたらすげえちっさくなるな

>>25
必要がないことをなんでやってるの？
まあオープンソースコミュニティの力を借りてるにせよ
http://www.open64.net/

「気合を入れて」やる必要が無い
けど片手間でもやる、それだけでは

ttp://sourceforge.jp/projects/freshmeat_open64/
＞Open64はLinuxを動作させているインテルのItanium(TM)でのシステム最適化コンパイラの開発ツールのパッケージです。

何だ何だ？またまた知的障害の押し売りか？

>>55
ダイサイズ的には勿論可能だけど、消費電力的にそれほど多くのSPを搭載するかは疑問。

>>70
HKMGと32nmがGPUにどれだけ貢献できるかだな

HKMGはコンセプト通りのパフォーマンスを発揮すれば、
消費電力減るしスピードも上がってウハウハ。

実際の所は、完成したプロセス見ないことには判断できないってとこだな。
＊淫は結構成功している様子だが

HKMGよりもT-RAMかZ-RAMかeDRAMを早く・・

>>60
それ。2008年頃のロードマップじゃね？
"Bulldozer"が延期になる前の。

Open64はx64に対応しててAMDが一番肩入れしてるわけだが。
しかも次世代CPUのキャッシュの構成や命令のスループットのような重要情報をコードのコミットを通じて公表。

それだけのリスクを抱えてまでやってるのに、片手間だとか元がIPF用だとかトボケても無駄。

もっさりの人にはこのページの内容も見えないらしい
http://developer.amd.com/cpu/open64/pages/default.aspx

要約すると
「＞次世代CPUのキャッシュの構成や命令のスループットのような重要情報をコードのコミットを通じて公表。
なので
>25＞開発元にハードと仕様を提供して開発協力するくらい
は間違いだ
Open64はAMDが作った
そしてAMD64はIntelが作った（※）」

やっぱりいつもどおりか・・・


※録音迷言集「それは私の妄想だ」
212 名前： Socket774 [sage] 投稿日： 04/02/26 17:29 ID:05gJCEOC
録音よ、ついでにこれにも答えてくれ
「AMD64は実はIntel主導 説」はどうなった？
39でそんなことは言ってないと言っていたが間違いなく言ってるぞ
「AMD64は実はIntel64の名前を変えた物に過ぎない」とな
コレが元で裏取引云々てな話に広がったのが例のスレの流れだしな
219 名前： ◆Rb.XJ8VXow [sage] 投稿日： 04/02/26 17:42 ID:hNdvEqFS
212
それは私の妄想だ。
根拠は64bitになりバイナリーが変わるのにバイナリーコードに事前最適化ｂｉｔを埋め込まれていなかったからだ。
今でも不思議だ。

ID:3NLkAs1W
今日も頭がもっさり

x64はAMDの独自規格だからAMDが頑張らないで何処が頑張るんだ？
それに、LinuxにはWindowsのMSのような、APIを支配する企業が存在しないからな、
新APIを策定したメーカーが独自に開発するしかない。
そもそもLinux向けは自給自足が原則だからしかたないね。
まあ、その努力の甲斐あってAMD64(x64)は標準規格の地位を獲得したんだよな。

ちなみに、>>25で言ってるのはOpenCLやDirectComuteとかのコンパイラや環境についてだよ。
標準規格の…って限定してるだろ。それに独自規格は自分で作るとも言ってる。
AMDが独自規格のx64で頑張ってるとか筋違いの文句言われても知らんがな。

>>78
自己否定すんなww

x64は別に努力しないでも
対抗がIA64だった時点で標準を約束されたも同然だったんじゃねーの？

まあ詳しくないのに語っても
流れが伸びたせいでまた雑音が
「open64はAMDのものに決まってんだろ！http://www.open64.net/！」
とか暴れ出しても困るからこの辺にしとくけど

兄貴「ノートPC買うならInte系」
http://plusd.itmedia.co.jp/pcuser/articles/1002/12/news034.html

ノート向けってTigrisになってから急に影薄くなったような･･･
Pumaの時はもうちょい取り上げられてたのに

>>83
ノート向けグラフィックドライバを更新するかどうかは、AMDではなくノートメーカーに委ねられてるのが一番の敗因
IGPではなくMobilityが載ってたとしても更新はない

AMDのエントリークラスの持ち味は、強力なオンボ（又はMobilityGPUによる安価なシステム作り
グラフィックドライバの更新がなく、そのオンボの機能をフルに生かせない様な現状じゃ単なる安価なノート
だから、大抵はドライバの更新があり最新機能をフルに生かせる、nVIDIA_GPUが載ったIntelノートを購入するとおもう

AMDのノートは自ら一番の魅力を捨ててるのだから

nvidiaGPUが載ったintelノート(笑）

ノートのディスクリートグラフィックでのシェアならRADEONがNVIDIAを上回ってるんじゃ

>>84
というかそもそもTurionIIクラスが採用されなくなってる

>>86
http://blog.livedoor.jp/amd646464/archives/51465957.html

で、Capelaノートはどれくらい出荷されてるの

デスクトップの場合はGPUカードだけ買いなおせばいいから
DirectX10.1ないし10対応で1年くらい過ごしてもまだいいけど
ノートの場合は毎年買い換える気にならないから
DirectX11対応していない旧世代のを買う気にはなれないな

>>82って雑音らしい嘘だなｗ

ノートのGPUは交換できないのか?

ハンダ付けされてるものをどうやって交換するんだよ。

ハンダ付けしなおすとか

ちょい前からGPUボードのコネクタが仕様として出回ってるんでボード毎に交換も可能かもしれない
ttp://journal.mycom.co.jp/news/2009/01/13/019/index.html
ttp://journal.mycom.co.jp/photo/news/2009/01/13/019/images/001l.jpg

ただノートの場合、省スペースが求められるから
半田付けで独自基板が殆どだろうね（互換性なし）

>>92
HPのモバイルワークステーションだと取替え可能だったりして

>>95
これが出回る様になれば、AMDからのドライバリリースに切り替わるのかな
ノートメーカ側でのドライバリリースだと全くグラフィックドライバ更新しないから最新機能も使えやしない

早くAMDはノート向けグラフィックドライバのリリースを、AMD自身で発行する様に変更してくれよ・・・

これってnvidiaと同じMXMモジュールじゃないのか

>>98
多分そうだと思う

2005年から存在してユーザ交換用としては普及してないからね、MXMもAXIOMも
いまさら普及しだす要素が見当たらない

ttp://www.4gamer.net/specials/2005-2006_ati/2005-2006_ati.shtml

>>100
MAC位かね
MXM利用してる代表的なメーカーは…

おっと、2004年にすでにあったみたいだね

規格主導権争いして、お互い互換性がなかったからな。

http://techon.nikkeibp.co.jp/article/NEWS/20100210/180114/
> SOIプロセスの採用によって，通常のしきい値電圧の
> NMOSトランジスタを電源スイッチに使えた。

SOIだとNMOSをスイッチに使えるのはなんで？

NMOSがスイッチってことは仮想VssをVdd電圧まで
釣ることになるんだろうけど、通常のCMOSと違って
ソース・ドレインからサブストレートへのリークが少ない
からってことなのかな？

ノートのディスクリートグラフィックでのシェアならRADEONがNVIDIAを上回ってるんじゃ

>>104
CPU位微細化されたトランジスタだと普通のトランジスタの特性と違うから
最新技術のCPU設計してる奴じゃないと判らないんでは？

ちょっとAVXについて質問。
AVXはSSE〜SSE4.2+αの拡張命令の焼き直しかと思ってたけど
一部でx86の置き換えみたいなこと書いてる人もいて
全然分からないんだけど、どういう位置付けなんだ？

>>104
素人考えだけどたぶんそうじゃね？

>>107
x86の置き換えではないよ。あくまでx86の一部。
命令長が長くなりすぎたSSEを効率化して置き換えたり今後のベクタ長の拡大に対応するためのもの。
既存コードでもリコンパイルで対応できるから恩恵受けられる人は多いんじゃないかな。

>>107
判りやすく言えば
AMD64とx86の関係の様な感じじゃね

AVXは今のところSSEの延長だよ
SSEとの違いは命令コードの規則性

SSEはなんだかんだいって命令コードの規則性は
x86と同じ方法のものを使ってたんだけど効率が悪かった
そこでAVXではそこに手をつけたってより、それが目的でAVXを作った

今は新機能のためにAVX使うけどSSEと同じ機能も追加して
最終的にはx86一般命令もAVXに追加してAVXに移行完了と

>最終的にはx86一般命令もAVXに追加してAVXに移行完了と
流石にコレはないんじゃね？

>>109-111
そう言われればそうだな
さすがにIntelでもx86非互換命令に移行するわけが無いか
ちょっと考えすぎたみたい

ララビーの命令取り入れるんじゃなかったっけ？

>>113
IA-64の事忘れてください。IA-64なんて最初から居なかった事にしてください・・・

ハフマン圧縮したような可変長コードで命令デコーダの負荷が重いから
一定長にしてやる。
その結果として、複数命令のデコードとかの効率が上がるって寸法か。
RISCみたいだな。ｗ

確かAMDのアーキテクトの話だと思ったけど、x86はデコードと
アウトオブオーダーの発行がものすごく大変で、どっちがより大変
かといったらデコードだろうって言ってたね。３命令まではデコード
可能だろうが４は難しいとも。

>>116
「みたい」じゃなくて固定長命令コード＋複雑命令の排除は、まんま
RISCの思想。

>>117
RISC命令も複雑になりすぎて、PowerPCとかは内部で分解してるんじゃなかったっけ？

いまはRISCもCISCもどっちもどっちらしいね。

>>107
AVXのマニュアル読めばx86の拡張だってわかるはずなんだけど
読まない奴が後藤の記事に釣られてるんだろうな

x86からの脱却を図るIntelの新ロードマップ
http://pc.watch.impress.co.jp/docs/2008/0407/kaigai434.htm

安藤氏のサイトのISSCCレポートですが、この情報は出ていなかったような…
http://www.geocities.jp/andosprocinfo/wadai10/20100213.htm
　　--------------------
　　リオーだバッファやリザベーションステーションのエントリ数も増加し，
　　浮動小数点演算や整数の割り算のレーテンシも改善されているようです。
　　--------------------
本当だとすると、結構な性能向上が期待できるかも。

安藤氏もリンクしてるけど情報元は>>58でしょ

>>122
確かに。TheINQを出て行ったあとのDemerjian氏をナメてました。
レベル高い記事です。

　SF的に技術レベルや物理法則が違うわけじゃないんだから、結局
地道な解析と最適化で効率を上げていくしかないんだろうね。削れる
所を削り、その分を必要な所につぎ込む。
　でも、その路線で頑張るとどんどんIntel的な「ハマると速い」CPUに
近づいていくんだろうなぁ。

Power6 5.0Ghz < Power7 3.0Ghz
の方が笑ったw

＞そして，IntelはこのMPBの間でデータを転送するMPIに似たライブラリを用意したとのことです。
がっかりだ

x86やx64と互換性があるなら幾らでも好きなだけ拡張していいよ

http://www.theinquirer.net/IMG/224/92224/amd-fusion-die-230x230.JPG?1265648264

これ2コア版の配置どうなんだ？

>>128
上二つぶった切ればいい。

>>116-117
一定長になったのは前置バイトの部分だけ。
後半部分のModRM+SIB+DISPによるオペランド指定というx86の特徴は残る

上二つぶったぎったら、メモリインターフェイスとHTのインターフェイスまで切ることになるけど。

>>131
何処がメモリで、何処がHTインターフェイスなのかわかるのか…。

ttp://pc.watch.impress.co.jp/img/pcw/docs/328/392/html/kaigai1_1.jpg.html

あら…ほんと。てことは専用コアがまた別にあるのか？

それか今のPhenomみたいに2コア無効化

2コアはGPUも半減で縦に切るっぽいな
コアと左のパッドの段差もあうし

>>135
横でもおかしい予感。

別に切らなくてもいいじゃん
disableにしたコアにはクロック供給しなければいいというだけの話

>>137
ノート向けなどの省電力向けには、
それでも弱いと思う。

>>138
Llano は Power Gating もありますから大丈夫では？
仮に無いとしても、eFuse とかはもはや普通の技術でしょうし。

最初から2コアで作ると、1コアが死んでるとアウト
最初から4コアだけにしておいて1〜2コア死亡のを2〜3コア品として売るほうが、無駄が出ないかも？

これがGPU無しのチップなら、2コア専用品を設計した方がウェハから取れる数が3〜4割ぐらい増える訳だが
GPU統合チップではもはやCPUコアが占める面積の比率は小さく、2コア専用チップを設計してもそれほど小さくならない
つまりウェハから取れる数はあまり増えない

>>140
デスクトップ向けはそれでいいけど、
ノート向けなどのギリギリで組む方は、
それだと不確定要素が多すぎて、
メーカーが嫌うと思うぜ。

クロック供給されないコアがあるとメーカーが嫌うって
意味が分からんのだが

2コア版はAthlonIIx2 + 240spになるのか。

アンコア部は大体40mm2位でそのままとしてら、
他が半分ということは、100mm2を切るサイズになるな

プロセスシュリンクして、HKMGで、TBもどきやPowerGate対応、中身も多少改良とか、
どんだけコストパフォーマンス高いんだろうな。

ちょっと計算
2コアと4コアチップの大きさの差が4：3とする
歩留まりは2コアが80％、4コアが95％とする
※4コアチップでは1〜2コア死亡品も商品になるので、使えないのはアンコア部分が死んだやつぐらい

この比率で計算すると、1枚のウェハから取れる数は
2コア：4コア＝4×0.8：3×0.95＝3.2：2.85

ラインやラインナップの増加にともなう管理・流通コストを考えたら差が無い
2コア品作る意味が無いかも

150mm2(4コア)と100mm2(2コア)で製造コストを試算してみる。

300mmウェハの端の10mm分は無効部分として無視すると、
直径280mmになり、面積は約60000mm2になる。
歩留まりは90%と80%位と予想。

4コアの場合
60000/150*0.8=320個

2コアの場合
60000/100*0.9=540個

540/320=1.7倍

流石に7割も差が出てくると別のダイを用意するんじゃないかな。
4コアと2コアだと2コアの方が引き合いがかなり多いだろうし。

Fusionの2コア版なんて計画ないと思ってたが。
AMDはGPU統合をローエンドだと捉えていないから。

最終的にはそうだが、現実は…統合するGPUもHD5000系だし。
それにAMDのスライドで"Llano"は「2〜4 Core」となっている。
ただし2コアだとその下の"Ontario"と被りそうな予感も。

Ontarioのスペックは未公開だから予想するしかないけど、
立ち位置がネットブックや低価格ノート向けの対Atomだから、コストやTDPにかなり制限がある

ダイサイズはデュアルコアで多分50mm2前後、TDPも1〜10W、GPUはオンボード程度の性能になると思う。
CPUコアについては、既存情報からみてSSE/x64対応したK6-3位の認識で良さそう。
L2キャッシュはK6-3やSempronとかと同じ256KBかな。
GPUはHD5450のシュリンクだと思う。
というかHD5450はOntario搭載を前提とした先行試作品だと思う。
開発コストや期間を短縮するため40nmで試作して、Ontario搭載は余計な部分をカットするだけで可能とかね。

ほぼ確定
Llano 4コア(150mm2) = K10(L2 1M)*4 + 480SP 65W/45W/35W (25W?)
(2〜3gHz?)

予測
Llano 2コア(100mm2) = K10(L2 1M)*2 + 240SP 45W/35W/25W (20W?)
要はLlano 4コアのちょうど半分
(1.5〜2.5GHz?)

Ontario 2コア(50mm2) = Bobcat(L2 256k)*2 + 80SP 15W〜1W
(1〜1.5GHz?)

こんな感じのラインナップが無難じゃないかな

ｘ86の2コアは小さいので歩留まり的にセーフ
ｘ86の2コア+GPUは冗長出来る部分が増えて更にセーフ

Llano 2Pは多分やらないと個人的には思う。Ontarioがあるし、必要ならコアを殺してラインナップ
を増やせばいいかと。その代わり2012年にはブルドーザー+6000シリーズに移行で１モジュール
と2モジュールの2ダイのバリエーションになるとみた。外れたら冴えないジョークとして(ry

私は知らないし、知っていてもry

>>106>>108
ありがとう
安藤さんの説明読むと合ってるみたいだね

AMDがGPU統合CPU「Llano」のCPUコアの技術を発表
http://pc.watch.impress.co.jp/docs/column/kaigai/20100215_348705.html

GPU統合の前にキャッシュをなんとかせい

出来るんだったらK10現役時代にさっさとやっとけよ、みたいな改良っぷりだな。

しかも手抜き？があるようで。
やるんだったら徹底的にやれと…

>（パワーゲーティングに関して）、AMDの実装では、CPUコアのステイトは、CPU外部のDRAMに待避される。
>そのため、原理的に（CPUコアのステイトを保持する特別なSRAMをCPUに実装した）
>Intelのパワーゲーティングより、オンオフのレイテンシが長い。

これは手抜きというのはかわいそうな気がするけど
intelも必死こいて改良してるものを同じスピードでキャッチアップできるはずがない
TB同様次のプロセスで採用になるのでは

プロセス更新とともに新技術を導入しすぎるのもリスクが大きい
BulldozerではなくK10系を採用したと言うことで保守的な製品でもあるわけだし

Intelの真似してIntelと同量のエラッタになったら嫌だぞ

Intelと同量のエラッタは到底見つけられないので心配無用

32nmK10はAtomと同様、新興国担当なのでコスト優先なんでしょ

演算器系には殆ど手をいれず、省電力関係の改良がメインだから新しいエラッタとかは無さそうだ
元がサーバー用途メインのコアで開発初期からAMD以外も寄ってたかってエラッタ探しを行っているから、
元々エラッタはそれ程存在しないよ。
Intelみたいな多少のエラッタなんかどうでもいい適当な設計と一緒にしては可哀相だ。

APU無しの32nm版K10 を今のAM3で出してくれ・・・

>>161
"Llano"が新興国担当するならば、
えらいハイエンドスペックだなｗ

>>163
そんな無駄なモノいらなくね？

Intelのよりは遥かにマシとはいえ
ハイエンドGPUを欲する層にとってはLlanoも無駄なものだろうし
GPU有りは多分そのせいでソケット変わるし
”G”PU無しの32nm版K10AM3はラインナップに揃えてもらいたいところ

製造プロセスが遅れてなければこういうのが出てただろうに

K10
省電力機能強化
4コア
GPU無し
L2　512KB(コア毎
L3　10MB

>>165
同時期に"Bulldozer"への以降があるのに、
なんでもないK10を今更金と労力と時間をかけて、
シュリンクしなければならないのかと…。
そんな資金力と開発力があれば、
対Intel戦をもっと楽に進めていると思うが？

>>156
あれ？K10でL3に退避させるの実装してた筈なのになんで？

企業規模が違いすぎるし、同レベルを求めるほうが無理だな。
トランジスタ規模あたりの性能でもC2Qと互角ぐらいだから、
コストを重視しつつ基本性能を底上げしていくような方向性じゃ
ないかね。

既存の枯れたコアに手を入れて徹底的にしゃぶり尽くすってのは
新規コア（Bulldozer，Babcat）がこけた場合の保険として有効でしょ。
コストも後者（新規）ほどはかからないだろうし。

>>168
L3に退避させるのはキャッシュライン
IntelがC6SRAMに退避させるのはCPUコア内部の状態情報

それにLlanoにはL3無いしね

CPUコア内部の状態情報って？
初めて聞く言葉なんだがレジスタとかか？

TLBとかBTBとかレジスタとかセグメントとかかね。

企業規模は10倍以上違うけど、CPUの開発規模自体は殆ど変わらないよ。
Intelの主力はイスラエルで、オレゴンはその改良担当、後はAtomチームくらいか。
AMDもBulldozerチーム、Llanoチーム、Bobcatチームと同等の体制を敷いてる。

>>167
Fabが10位あるintelに比べるとGF（AMD）の生産規模は限られてるし
Fab1とFab2の絡みがあるんじゃないか?
Fab2の本稼動（2012）までには32nmの生産体制は身動き取れないだろうし
失敗できない部分があるんでないかい？

>>172
すまん、状態情報ってのは勝手に言った言葉
後藤はCPUステートと言ってる
http://pc.watch.impress.co.jp/docs/column/kaigai/20090602_212014.html
＞CPUステートには、全てのIAアーキテクチャ上のステートと、
＞CPUのマイクロアーキテクチャ上のステート、つまりマイクロ
＞コードのステートのほとんどが含まれる

Intelのスライドによれば保存されるのはArchitectural State
http://www.4gamer.net/games/043/G004345/20081102001/screenshot.html?num=014
http://ja.wikipedia.org/wiki/Architectural_state

７８５ＧのＡＭ３マザーで使える新しいＣＰＵでるの？
詳しい日と教えて

>>177
可能性としてはZambezi
ただしエンスー向け

>>175
生産云々ではなく、Llano"で32nm版コアがあり、モジュール設計とはいえ、
出来上がった後の製品チェックが一番時間がかかるからの予感。
いまのAMDは"Bulldozer"も追い込みで、"Llano"もチェックして、
"Bobcat"もチェックして、それに加えてGPU無し版K10も？　L3を加えて？

無理だろ？　生産体制や設計技術の話より、人員的に無理な話だと思う。
しかも32nm版の"K10"なんてどこの価格ラインに突っ込むの？　って話もある。

Bulldozerが出てきたときにソケットって変わるの？

そういやまだPhenomX6出てないんだった・・・

>177
今年結構高い確率でThuban
来年結構低い確率でZambezi（一応ソケットは新しくなる）

>>180
たぶん変わらない。変わるのであればAM3r2なんて付けないだろうし。
ただ、今度出るRD800以上でなければフル機能サポートはされないと思う。
それ以前のAM3はサポートしないか、あるいはフルサポートではない？

AM３て寿命短いのか
まあマザーとＣＰＵごと売って新しいのにすれば良いかな

AM3(→AM3r2)の将来
1.エンスー一直線
2.Regorの後継を32nmでも作る
3.やっぱり気が変わって45nmにHKMG導入してバリバリ続投（造り過ぎか）

>>183
AM3は去年出て、来年Q1に出る"Bulldozer"の時点で2年。
そして"Bulldozer"世代でもAM3を引っ張る予定なのに、
どこが「寿命が短い」のだろうか…。謎である。

>>184
1.4〜8コア？（2モジュールから4モジュール）で展開。上から真ん中まで投入予定。
2."Regor"の後継が"Llano"ですが…。
3.45nmでHKMGはすでに否定済み。HKMGを投入するならば、
　そのためにコアの再設計が入るので、実現は再来年ぐらい？
　今更45nmでHKMG用に再設計するならば32nmで"K10"の方が現実的。
　何せ"Llano"で32nmのHKMGで設計された"K10"コアがあるから。

>>185
それはいまのＡＭ３でつかえるのかねＢＩＯＳ　ＵＰとかで

>>176
hmhm、マイクロコードか。
その位ポンとL3にのっけちゃえばいいのにね。

>>186
AM2/AM2+の断層があったのと同じと考えればいいんじゃね？
ただ、あの時も何だかんだでBIOS対応で結構いけたので、
それなりにBIOSで対応しちゃう板は多そうな予感。
ただ、乗ったとしても省電力系の機能の一部や"C3 Performance Boost"など、
そういった目玉機能はRD700の板などでは使えないだろうね。
それとDDR3は必須になっちゃうんじゃないかな？

まぁ。今度出るRD800の板は"Thuban"に対応できるし…というか。
個人的にM/B対応/非対応の壁は"Bulldozer"の位置にあるのではなくて、
今度出る"Phenom X6"。"Thuban"の位置に「壁」があると思う。そこで足切り。

Regor＝バリューAM3の話してんのに電波で割り込まないでくれる？

Zambeziも用途次第じゃK10に劣る

>>187
だからLlanoにL3は無いとｒｙ

>>156
ソケット互換を考えたからでは？

退避専用のSRAMには専用の電源が必要？だろうし。

内部的に電源落とすのがミソだから、ソケット互換性でということは無いな

AM3の後継ソケットは934pin(FM1)だと予想する。
2011年予定。

http://pc.watch.impress.co.jp/img/pcw/docs/348/705/html/1.jpg.html
なんだ後藤もFM1くらい知っているようだな。

まあGPU統合してソケット変わらないとかあり得ないからなあ。

>>170
保険どころか、Bulldozerより
K10改＋32nm＋HK+GPU統合と
Llanoの方が遙かに本命に見えるが。

Bulldozerは+50%の面積で1モジュールうたっている当たり、
1コア相当のダイサイズはかなり小さいはずだよ。相対的にK10よりも小さい。
その分より多くコアを集積出来流のが特徴。
コアは小さい方が価格攻勢かけやすいからいいんだけどな。

+50%の面積ってのは旧世代比じゃないぞ

うそつけ。

>>195
あたりまえであるが、BulldozerもAPM Moduleはあるようだね。それみると。

まあBulldozerのこれまでに明らかになった情報をみて、
K10よりもコアがでかいとか思ってるやつは一体何様なんだろうね。
BulldozeがK10よりでかいコアだったら価格性能比最悪の糞プロセッサ必至なのに
その主張に必死とはBull厨の思考さすがに狂っている。

K10コアより大きいとか誰が言ったんだ
キサマが勝手にそう思って一人で会話してるだけちゃうんかと

今の明日論Ｘ４みたいなおいしいＣＰＵはいつ出るんだｗそこが気になる

>>202
おい・・・あんなのに地球の言葉が通じると思うなよ

一応理解しようと観察記録付けたりすることもあるけどあまりに気持ち悪い時はスルーする
俺はまあそんなとこだ

実物がでないとどうなるかわからないわけで・・・

正直にちゃんねるのような書き込みの敷居のを極力低くした
軽いノリの掲示板で、観察記録まで熱心につけているとは恐れ入りました。

>>192
ソケット互換重視して性能二の次にしてたら世話無いわw
開発時、単にそこまで頭が回ってなかったか、分かっていても出来なかったんじゃないかなぁと妄想。
Intelが採用した方式を見ても今更直せず＿|￣|○ってなってるんじゃないかな。

順当に考えたらAM3ソケットのK10後継はBulldozerかと
700番台はともかく800番台のチップセットでは
Bulldozerが（かなりの確率で）載るっていうし

アイドル時パワーオフのためのデータ退避の頻度と
SRAM(L1〜L3)とDRAMのレイテンシ差を掛け合わせて
そこまでするほどの差が出るんだかどうだかがまず知りたい

SRAMに電圧かけてステータスを維持しておくよりも、DRAMにまで追い出した方がCPUの待機電力は減るんでないの？

>>210
その代わりに復帰までの遅延が増えるのと、
DeepStateの場合はCPUのSRAMだけの方が、
DRAMに電圧をかけておいた方が待機電力は減るのでは？

CPUロードマップ　Bulldozerは、コンシューマとサーバの矛盾への回答
http://cybergarden.cocolog-nifty.com/blog/2010/02/cpubulldozer-1f.html

だってさ

AMDさん早く本気出してください
Intel調子乗ってます

>>210
どう考えてもリフレッシュが要らないSRAMの方が省電力だわな

省電力モードの時ってメインメモリの状態ってどうなってるんだろ

チップの値段との折り合いもあるねえ。
D-RAMの電源落としていいんなら、コールドスリープで
主要なデータ全部ＨＤＤにでも退避しなけりゃならんし。

熱は…あまり喰わないから、面積あたりの発熱を分散させるには
都合がいいかもしれないけど。

退避用メモリ追加とデバッグの手間を省きたかったんだろ
DRAM退避なら面倒なことは一切ないしね
退避にかかる電力は、どうせmWレベルだろうし、省電力とかは欠片も関係ないだろうし、
Stateの容量もせいぜい数KBで、レイテンシや遅延とかも無視出来るレベルだろうな

>>214
おいおい、メインメモリのデータを消すのかよ
CPUのステートだけ残っても無意味だろ

>>197
>K10改＋32nm＋HK+GPU統合

ブル何とかより、こういうのを早く出せって話だな

>>217
早い話レイアウトいじるような手間は避けたんだろ

>>218
CPUダイ上のSRAMにステート保持させると
何でメインメモリのデータを消さなきゃいけないんだ？

>>219
218は、CPUのステートをSRAMに残してCPUに電気送り続けるなら、DRAMの方はデータをHDDにでも大して電気落とさなきゃ意味が無いじゃんって言ってるんでしょ
逆に言えば、DRAMの電気を落とさないならCPUのステートもDRAMへ退避で良いじゃんって事だな

>>219
後継が出るのに、古いコアをそのままシュリンクとかありえないから！
移行期に必ずこういう奴がわくがなんなんだろうな？
それに"Llano"はかなりレイアウトを弄っていますが…。

>DRAMの電気を落とさないならCPUのステートもDRAMへ退避で良い
理屈で言うとそうなるが、競合他社がSRAM持ってるのはステート移行のレイテンシ削減のためだしなぁ
他社を貶す時に常にも○さり言ってるあちら側の人には我慢ならない仕様かと思うが
そこは信仰心で乗り切って欲しい、改善されるまで

AM3でLlano(32nm HKMG)対応できるってことなら、
現状のAM3のマザーとCPUのセットはかなりコストパフォーマンスが高いことになるな

中々期待できそう

>>223
CPU内のGPU⇔ MBの映像端子に繋がるラインが出てくる気が
って事でCPにはそのためのピンもね

CPUコアのステイト情報がどれだけ小さいサイズだろうと、
DRAMとのやりとり（待避/復帰）に要するレイテンシが一定以下に小さくなるわけじゃないしなぁ。
コア内部の専用SRAM（≒キャッシュに準ずるレイテンシ？）とは比べるべくもない。

ワーストケースとしては、細かくオン/オフしようとするとそのレイテンシが性能上の枷となってしまう為、
実運用では思うようにコアをオフに出来ない（≒パワーゲーティングの効果が目減り）って辺りか。

Intelと同じにしろとは言わないし、
リソースかけられないのは分かるがもうちょい上手い手はなかったのかと。

>>223
無理。あるいは統合されたGPUが使えない。

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20100216_349232.html
Intelが48コアのメニイコアリサーチチップの技術を公開

48コアとかもうわけわかんね

まさかIntelは専用SRAM載せた甲斐を得ようとして
徹底的にonoff頻度を高めた結果があのバグだらけCPUなのか？
L1Dロードの頻度並？

お前は何と戦って(ry

素人考えだけどBulldozerの次では１モジュールあたり4coreになったりするの？

>>227
効率よく使えるソフトウェアが無い！

同じ1:2でも、1を2コアで共有するより、2を4コアで共有するほうが効率はよくなるな。
その分複雑・巨大になって不利なのと、粒度が4に増えるのとで、
実際にやるかどうかはわからんけど。

FM1ってまさかLGAじゃないだろうな…

ID:u87Ky3GYは雑音君だろｗ
http://z-temp.hp.infoseek.co.jp/2ch/Prescott699-.html

この程度のレベルの可哀想な子だから
次に連投したときはやさしく扱ってやれよｗ

>>214
>>214
>>214

DRAMは給電を止めないんだから、そこにCPUステートを格納しようがしまいが消費電力は実質的に変わらん
SRAMは給電が必要なんだから、そこにCPUステートを格納したならば、SRAMの収まってるCPUへの給電を止められない

SRAMとCPUは別々に給電させることが出来るだろ。
でも、最近のSRAMはリーク電流が大きいので下手なDRAMよりも
電力を喰う可能性がある。

頻繁にon/offさせた上で、パフォーマンス上数msecの遅れも許されなければ
SRAM持つ必要あると思うが、あまり考えにくい。

sleepになっているコアがあると、立ち上がりがもっさりしているとか突っ込み入れば
それはそれで仕方が無いが。

あ、もう一つ、変な懸念を思いついた。

マイクロコードのようなセキュアなコードをＤＲＡＭに落とすと、
改変された場合のセキュリティホールが出来る可能性が捨てきれないな。

まぁ破壊専用のホールにどれだけの価値があるのかって感じだが。

>>219
>ブル何とかより、こういうのを早く出せって話だな
確かにBulldozerよりLlanoの方が商品として筋は良い。
値段と売り方次第で、ミドルより下をガッチリ押さえれる。

BulldozerはIntelが来年Q3に22nmに移行するから
もう来年後半からハイエンドではまるで勝負にならん。

インテルはハイエンドから22nm使うの？

無知な俺に教えて欲しいが
Lianoって、現行のRegorよりダイサイズは小さくなるのか？

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20091112_328392.html
「ほぼ同縮尺と推定される大きさに揃えてみた」図がある

ああ、Propusと同じぐらいか。
つうことはRegorよりデカくなるから、ちょこっと高くなりそうだ。

2コアも4コアもGPU積んで今のAthlon�Uと同じ位だな
チップセットが100％自社製になるからコスト的には下がる事になるだろう

>>241
出てもいない製品と、出てもいない製品を比べて、
「まるで勝負にならない」って凄い妄想だな。
結局は「どちらが時代に嵌るか」だと思うんだがな。

K10から整数演算パイプを1本削ったところでコアのサイズは3％ぐらいしか小さくならない
CPU全体から見たら2％とか

普通に考えたら、Bulldozerがコア軽量化路線ってのは変
何か意味が有るはず・・・

軽量化ってのはコアサイズじゃなくて燃費向上の方だろ。

ベクタコアもへるでしょうが

>>250
そうだった・・・すっかり忘れてたよ

確かに、次の世代のベクタコアともなるとCPUコアの半分がベクタユニットになる
コアごとに1個持ってたら恐ろしい事になるか

>>248
何を言っているかさっぱりだ…。
そもそも"Bulldozer"のコアサイズなんて出てねぇだろ。

ベクタコアってのもさっぱりだ

AMDが出した"Bulldozer"のアーキティクチャのスライドの一つも
まともに観ていないんだろうってのはわかるが。

鯖に特化するということだな。
ピーク性能追わずシリコン面積あたりの効率重視ということだが
インテルは製造プロセスが進んでるからリッチな設計でも
コストも発熱も抑えられてしまって勝ち目がない。

>241

とりあえず統合GPUの素性の良さで
DELL辺りが大好きな廉価モデルを固めるのが
AMD的に現実路線な気がしなくもない
BulldozerでSandy→Ivy相手に勝算あるかとなると
相当のサプライズが無い限り望み薄っぽいしなぁ・・

Bulldozerってバルセロナのリファビッシュ品だろ？

Powerの人たちが作ってるなら、そんな大人しい物じゃないとおも

eDRAM搭載しないと
Power並の性能は得られないね

３２MBのキャッシュを積みPOWER７同等の性能だったら、INTEL即死ですがな

AMDはサーバ部門では、eDRAM以外の活路はないよ
デスクトップはATOM並の性能しか出せないから議論の余地はもうないけど

なんじゃそりゃw
ピックルは専門知識のある奴を雇えよ

おなにすれ。

eDRAMをためしにＮＧワードにしてみた

昨日のアレがID変わっただけだろ。

プロセス技術でIntelに周回遅れにされてる以上、
その差をひっくり返すには力業ではなく策を弄するしかないわけで。
ピーク性能を捨てて効率に走るってのは、サーバー用途で実利を取るならアリだけど、
コンシューマ用途やマーケティング面では不利な戦いになるだろうことは想像に難くない。

メディアがこぞって取り上げるベンチマークの類では、
条件次第では（同時期のIntel製品を）上回ることもある、って程度が関の山では無かろうか。
唯一の救いはIntelのGPUがお話にならないレベルだってことか。

おなにれす。

Bulldozerの発想は「今のアーキテクチャから性能低下を下げつつどこまで削れるか」なのに、
あれ積めだのこれ積めだの言ってるやつはアホか

大体AMDも第一世代ブルでいきなりIntel蹴落とそうなんて考えてないだろ
本当の勝負はFusionがブルにまで及んだ時だ

ピークピークうるさい奴を満足させるために
Intelは整数10並列CPUでも作ってやれ
インオーダでキャッシュ無くても構わんから

48 core(Pentium)ならサンプル出したじゃん

LianoってTA790GEX 128Mで使えるの？

既存のマザーじゃ多分無理だろ

BIOSTARに何を期待してるんだ

そうか　じゃあi5-750にする
ありがとう

> 本当の勝負はFusionがブルにまで及んだ時だ

なにその予防線

>普通に考えたら、Bulldozerがコア軽量化路線ってのは変
>何か意味が有るはず・・・
PhenomIIよりシングルスレッド整数が3分の2になる意味がある。
省電力効果+発熱抑え効果+クロック上げ対策じゃね？

整数パフォーマンスを犠牲にする? AMDの「Bulldozer」
AMDが2011年に投入する次世代CPUアーキテクチャ「Bulldozer(ブルドーザ)」。
この新アーキテクチャで、AMDは大きな決断をした。それは整数パイプを細くすることだ。
http://pc.watch.impress.co.jp/docs/column/kaigai/20091216_335956.html
Bulldozerでは、おそらく、現行のAMD CPUよりシングルスレッドの整数中心のアプリケーションの性能は下がる。
CPU構造の簡素化で、CPUの動作周波数を上げることができれば、低下分を埋め合わせることができるかも知れないが、クロック当たりの性能は下がるだろう。

数世代もアーキテクチャを後戻りさせるように見えるAMDの選択の意図は明白だ。
CPUコアの効率を高めることだ。内部命令の実行帯域を狭めれば、CPUのパフォーマンス効率はより高くなる。
ダイ面積当たり、あるいは消費電力当たりのパフォーマンスが高くなる。

CPU構造の簡素化で、CPUの動作周波数を上げることができれば、低下分を埋め合わせることができるかも知れない。

　しかし、かつては広げる一方だった整数パイプの幅を狭めるというのは、かなりリスクのある選択だ。
その点で、AMDは思い切った決断をしたことになる。

AMDはBulldozerで、整数演算パフォーマンスを犠牲にしても、効率を上げるという大転換を図ることになる。

PCの市場規模は3〜4億台/年
サーバの市場規模は2〜3百万台/年

チップメーカーという立場ではサーバー専用チップは開発コストを回収できないのは明らかで
普通に考えたらそんな物は企画しない

BulldozerにはPCと鯖で相反する要求を両立させる何かがあることを期待してる

そういえば前スレにBulldozerの命令レイテンシとかが
出てたけど、あれって1モジュール/1(小数点)スレッドの時と
1モジュール/2(小数点)スレッドの時で変わらないのかな？

CPUの数や一式の価格で考えると
PCの市場と同じくらい大事だろう
Atomが売れてもintelにとってはそんなに嬉しくないから
MSと掛け合ってできればCULVを買わせようとしているわけで

K7を拡張していってK10.5までやってきたAMDのこと
数年前から開発を続けていたBulldozerはまた面白いCPUになるだろう

bobcatはどうなるんですか

>>265
いままでは遅れていたが、22nmの投入はたいして差がない予定だけどな。
AMDの方が1Qか1Hほど遅いが。

>>277
ASPから利益率が…というのを知っていたらそんなこと書かないか。
確かにサーバー「だけ」では微妙だけどね。
でもその少ない出荷数で利益の50%以上だかはでちゃうと言う…。

22nmの投入が多少遅れても、28nmがあるから現実的には気にするほどの差はないと思う。
Ontarioが28nm使うかもしれないという話もある。

IntelはAVX導入やララビーの開発を見れば分かるように、SIMD(MIMD?)や並列演算で今後性能を上げて行こうとしているのは明らか。
AVX対応が進めば、似たようなGPGPUも対応が今以上に進むと思う。
AVXの理論性能は詳しく知らんが、4コアSandyで100GFlops位かな？
Llanoが約500GFlopsだから約5倍の性能差になる。
まあ、所詮理論だから実際には2倍程度だろう。
同一プロセスで倍程度の性能差が発揮できるから、22nmで多少先行されてもベクトル性能自体は互角に保つことはできる。

そういえば、CPU内蔵のSSEやAVXはGPUと連携して並列演算出来るのかな。
それが出来れば、Bulldozer世代のAPUはAVX+GPGPUでかなり面白いことができそう。

AVXは積和演算があるから、4コア3GHzくらいなら、200GFlopsくらい。
倍も差はつかないかと。

>>281
AMDやIntelのCPUがサーバー市場で利益が大きいのは、安いPC用CPUを投入できるからだぞ

Bulldozer(4GHz)を待ちましょう。

そうなの？

サーバー市場での利益が大きいからPC用のCPUが安く投入できるのだと思ってたよ。

>>97
＞3月公開予定のATI Catalyst 10.3からは、ATI Mobility Radeon HD 2000以降のモバイル系GPUの性能および機能、安定性の向上を、継続的にATI Catalystで実施する計画。
＞対応ノートPCはWindows Vista/7搭載の製品で、ほとんどのノートPCメーカーでサポートされるという。

ようやくIntelノートと同じ土俵に立った

>>284
こういう奴がいると楽しいな。脳内ルール全開で。

GMAとMobilityRADEONじゃGMAのほうが数段劣るわけで。

>>286
過去の歴史を遡って見ると良いよ
PCとサーバーの歴史は、PCという巨大市場を得て安く作る事が出来るようになったX86が
X86以外のCPUが占領していたサーバー市場に殴りこみ侵食していったもの

>>288
本当に何も知らないんだな。

x86が価格を武器にWorkstationやServerをどんどん侵食、汎用機からPCサーバへっていう
流れを作っていったんだが。まだx86が主流の一つでしかなかった頃のNT4.0のCDを見れば判る。
↓はWorkstation版だけど
http://blogs.yahoo.co.jp/tom_my_way/38898095.html
x86の他にMIPS、Alpha、PowerPCがある。当時は無視できなかった。
でも結局PC市場をバックに大量生産で安く、性能向上が著しいx86が圧倒的になった。

GPUも同じ。ハイエンドのみに注力したメーカ3DLabsとかは死んで、コンシューマ向けのGPU転用の
NVIDIAやATIだけが生き残ってる。

ATIはないだろ

もうそういう煽りしか言えなくなったかｗ

>>291
同じx86系でもPC-9800シリーズ用もあったしな。
Windows2000を最後に消えたが。
TOWNSなんてWindows95・・・。

GFは今年ARMようの出荷に専念する
方向で調整しているんだな

Bulldozerって、同じコスト（ダイの大きさが同じ）であれば、
Intel競合品と比べると、遥かにマルチスレッド時のピーク性能や
電力効率が良いって事でしょ？

SandyBridg　6コア＋HTT、Westmere　6コア＋HTT　＜　Bulldozer　8コア（4モジュール）

シングルスレッドはどうするのか知らないけど。

>>296
ナイアガラみたいな糞だからそれはない。
シングルもマルチも激遅

eDRAMとか高速キャッシュ積まないとやばいし

シングルスレッド性能もたいして落ちないというか微増ぐらいだと
思うよ。３命令デコードアウトオブオーダーでもIPCが２を超える
ケースは少ないから、４命令デコードの代わりに２コアをペアに
することで、トランジスタをあまり増やさずにパフォーマンス向上
を狙うみたいだから。

Bulldozerはトランジスタ効率を上げてマルチスレッド性能を高く
することを目的にしているように見える。シングルスレッドアプリ
でも４命令デコードで性能は若干上がるしね。

同クロックのK10と比較して整数のシングルスレッド性能が仮に多少下がろうがまったく問題ないよ。

Bulldozerの4命令発行のデコーダーって
モジュール内に2命令発行のデコーダーが2個あるって事かな？

整数のシングルスレッド性能低下したら
もう致命的でしょ。

糞Sparkですら、整数性能1.4倍近く上昇させているのに
AMDは何だ？性能低下とかありえねーだろ

>>300
4命令を受け付けて、先に実行できる命令を探してから
２個づつディスパッチじゃないの

>>301
IBMはごちゃごちゃ回路増やすの嫌いみたいだよ。
http://japan.zdnet.com/sp/interview/story/0,2000056426,20097277,00.htm

確かに命令並び替えるのに時間かかったり、回路が膨大になったりしたら意味ない罠。
BULLDOZER−FXは笑っちゃうような周波数で出してくれると期待してるんだが。

>>301
こういう奴は「同クロックでは」とかいう注釈を読まないんだよな。
なんで"TB"みたいな機能を積むかも理解していないなだろうな。

>>302
eDRAMとか積みます
Power7模倣しますっていうなら

ICP下げても勘弁してやってもいいんだが？

雑音に構うな

デコーダの3→4Wayを無視したかのように
ALUの3→2本になったことで性能が下がると語っているように見えるんだけど
実アプリでのALU系命令と非ALU系命令（メモリ系+FPU/SIMD系）の比率は
どの程度と考えてる？

AMDの次世代コアなんだから期待したいのは（アンチ以外）皆同じ。
かといって、手放しでは歓迎出来ない（コケたら痛そうな）気配が漂っている、と。

問題は、シングルスレッド性能よりもマルチスレッド時の効率を重視した設計が
市場で支持を得るのかどうか。
AMD64が当たり前になる（x64版Windowsが一般向けメーカーPCでも選択肢として出てくる）
までと同じぐらい気の長い話になるとしたら、
最初のBulldozerコア採用CPUは特定用途以外ではその本質を評価されないのではないかと危惧してる。

PCサーバー躍進はAMD64規格のおかげだろう。
AMD自体が、旧RISC陣営を取り込みづつけるスタイルだし。
AlphaがなければCoreMAの登場もなかっただろうな。

INTELには次の絵がないんだよ。ララビーとか舐めてんのかと

>>300
ブロック図をよーく見るといい。

>>307
まぁ。K8の出だしと同じやね。ただいまではOSがマルチスレッドなので、
一般的な操作では操作感は向上するだろう。
あとはゲームや旧世代アプリ・マルチスレッド非対応アプリやだろうけど、
旧世代アプリは現状でも性能過剰だから問題はない。
マルチスレッド非対応アプリはTBと同じような機能でなんとかなるだろうと思う。

あとは最適化の問題だけだとおもうなぁ。

整数パイプの内訳はまだ公表されてないんで、整数パイプが
減るという結論ありきなのは単にネガキャンしたいだけにしか
見えない。

最新ゲームのBATTLEFIELD BAD COMPANY2はクアッドコア最適化
旧世代ゲームはPHENOMでも100FPSとか出るんで、液晶の限界越える。

SUPERπでも、PEN4の３GHz（IPC=１）とATHLON２GHz（IPC＝３）を比較すると、
せいぜい同等の性能。つまりATHLONでもILPは2以下

INTELのHTTは論理コア増えてもL1は一個しかないので、性能には限界あり

K9でIPC増やそうとするも挫折

それでも実行ユニット増やしたいかという

>>311
割と ALU x2 + Load/Store x2 は確定的な情報だと思われる

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20091217_336298.html
> Bulldozerアーキテクチャでは、1スレッドを実行する1つの整数コアが4本の整数パイプを備えている。
> AMDによると、このうち2本は整数演算パイプ、2本がロード/ストア系パイプだと言う。

ttp://ascii.jp/elem/000/000/489/489200/
> ところが、これに関しては日本AMD経由で米AMDより、
> 明確に「スレッドあたりALUが2つ、AGUが2つの合計4つである」という回答が帰ってきた。

どちらの記事も「AMDが言っている」と書いている

>>311
ただ、>>306でも書いたけど、ALUが2本に減ることをだけもって
IPCが下がるというのはネガキャンとはいわないけど
説得力に欠けるような気がする

たとえば、ALU系命令の比率が2/3（≒66.7%）だとすると
K7系（K10を含む）の場合、稼動するALUは2命令/クロック
Bullの場合も、稼動するALUは2命令/クロックと同じになるはず

また、ALU系命令の比率が1/2（=50%）だとすると
K7系の場合、稼動するALUは1.5命令/クロック
Bullの場合は、稼動するALUは2命令/クロックとBullが上回るはず

逆にALU系命令の比率が3/4（=75%）だとすると
K7系の場合、稼動するALUは2.25命令/クロック
Bullの場合は、稼動するALUは2命令/クロックとK7系が上回るはず

というわけで、命令のミックスによって性能が変わってくるはずなので
下がると断言している人はどの程度のミックスであると仮定しているかを
>>306で聞いてみたんだけど誰も答えてくれない orz

一般的には、load/storeが6割、alu3、分岐その他で1といわれてるな。
だからcore系もLSU偏重設計で速度かせいでるわけで。

>>315
それって、RISCの教科書に載っている（典型的なRISCの）ミックスじゃない？
x86はレジスタ少ないからRISCよりもLoad/Storeの比率が増えるはずなんだけど

…って書こうと思ったら「load/storeが6割」って

「load/storeが3割、alu6、分岐その他で1」だよね？

つーかBulldozerは6コア、8コアが売り、セールスポイントで、
シングルスレッド性能落しても商売的に問題なくて、

次に出すBulldozer2で、元に戻してBulldozerよりシングルスレッド性能33％アップをキャッチフレーズにする予定なんだろ。
一度に、満額回答出来ない事情を察しろよ。
ＣＰＵ１個当たり販売価格も利益も激減してるから、短いサイクルで買い換え需要掘り起こすのは当然だ。

デコーダが4-wayというのはモジュール当たりの話だろう？
2本のパイプ*2コアに対応するために増やしたのであって、
デコーダ重視の設計にしたって事じゃない。
1コア当たりで考えると、命令デコード&発行の帯域と実行帯域の関係はK10の時と変わってない。
>>314への回答になるかは微妙だが、
この両帯域の関係、そしてそれを今回も変えていないって事がAMDの想定する
『命令のミックス』とやらを間接的に示していると思う。

1モジュールを完全に1スレッドで占有出来る（シングルコアとして使える）状態なら
整数パイプが減った分とデコーダ強化分は相殺されるのかも知れない。
両者のバランスが変わるわけだから、得手不得手が変わる≒同じ性能にはなり得ない、が。

シングルスレッド性能が低下云々というのは、モジュールを両者が対等な2コアとして見た場合に
1コアに割り当てられるリソースが減少してるって事に尽きるわけで。

ピーク性能と実効性能の区別をして議論して欲しい

実効性能としては
かつて2wayだったK6と3wayのK7の整数性能が同等だったから、
K10とBullも同等だと思うよ。
下手すりゃ増築しまくって効率悪いK10よりも新設計な分性能が高い可能性すらある

K6とK7が同等だったから今回も差がない、は極論すぎるでしょ
L2が内蔵か外付けかみたいな違いが実効性能に影響してくる
K10とBulldozerでキャッシュ容量にも差があるし
Llanoではインフライトで制御できる命令数が増えたから、ALU当たり
で考えるとBulldozerでも増えるかも知れん

そういうのを少しでも考えた上での結論ならいいけどさ

ピーク性能と実効性能はごっちゃでいいから
並列度と性能の区別つけろ

ThunderirdとK6-3のクロックあたりの整数性能は大体一緒だったんだが
それに結論なんて誰も言ってないよ、可能性が高いと言っただけ
中身の詳しいことなんか分からんけど、見た目K6-3に似てるから、それの改良版みたいなものだろうと予想しているだけ
だから整数性能に関しちゃ変わらない可能性の方が高そうだなと思ったんだよ
クロックあたりの性能が、少なくともK6-3以下になることはないだろうしね。

もうわかったから・・・何度おなじ事を言ってんだ
お前は蓄音機か？

AMDのCPUは今度はおちんちん見たいな形になるお！

http://journal.mycom.co.jp/articles/2006/12/11/sparc64/002.html
> ということで、直感的にはプロセサが同時に実行できる命令数を増やすと高性
> 能になるように思われるが、現代のプロセサの実効性能を上げるには、同時
> 実行命令数を増やすよりも、1命令も実行できない(実行しても取り消される
> ケースを含む)サイクルを減らすことの方が重要である。

＞同時実行命令数を増やすよりも、1命令も実行できない(実行しても取り消されるケースを含む)サイクルを減らすことの方が重要
なんじゃこりゃ
(実行しても取り消されるケース）を除けばイコールじゃないのかこれ？（CPU的な意味合いとしては）
それに1パイプライン中の「1命令も実行できないサイクル」を放っておいて
同時実行のためのパイプライン増やすことだけに邁進して成果上げてるのがGPUじゃないかね（インオーダでSIMDパイプ数十並列みたいな）
違うのかね

ちょっと調べてみたら
イスラエルのほうのCPUで整数が2本から3本になったのって
やっぱりﾖﾅからｺﾝﾛでだったんだな
さらにデコーダ強化して、他にもループ専用キャッシュ付けたり色々して
結局SSE強化分しか性能上がらなかった気がする
こうなるともう整数並列のネックというか、プログラムのほうで上限が見えてるんではないかと思われるね

Bullは投機スレッドやらかしそうだし
もし分岐の投機実行まで別コアでやれる（知らんけど）となるとさらにパイプライン本数の価値が薄まるんだが・・・

また投機ネタループｗｗｗｗ

パイプラインストールの事だろｊｋ

そういや十年程前AMDが整数4本のCPUを研究所で作ってたらしいな。
性能は上手くいけば5%程上がるが大抵はデコーダーがボトルネックになって
あまり変わらないとか。それとブルのアーキテクチャの概要はかなりx86CPUの
完成形なんだと思うぜ？多分数年以内にIntelも追従すると思う。

あー
>パイプラインストールの事だろｊｋ
は327宛てね

>>331
さらに>327のどこに対して言ってんだか判らんのだが・・・

決まったパイプライン本数において
同時実行命令数を増やすこと（アウトオブオーダやキャッシュ強化等）は
ストール中で遊んでるリソースを減らすことだろ

http://journal.mycom.co.jp/articles/2006/12/11/sparc64/002.html
途中の結論だけ読むからなんだこりゃってなるんじゃないの？

> 同時実行命令数を増やすこと（アウトオブオーダやキャッシュ強化等）

>>326の記事では
演算器を増やす ＝ 同時実行命令数を増やすなんだが

読むの面倒臭かったから
演算器を増やす ＝ 同時実行命令数を増やす ＞ 1命令も実行できない(実行しても取り消されるケースを含む)サイクルを減らす
なのがグラフィックプロセッサだろ、ということも両方>327に書いたのだが

CPUには並列実行のための機能（アウトオブオーダやキャッシュ等）が充分なうえに
整数命令には依存関係が強いのでそうパイプライン本数は必要無いが
不等号関係自体はGPUと変わらないと思う

＞不等号関係自体
かなり変な書き方をしてしまったけど、「演算器を増やす＞ストールを減らす」の件ね

>>335
こぴぺミスっていた。
http://journal.mycom.co.jp/articles/2006/12/11/sparc64/002.html
からじゃなくて、その前の
http://journal.mycom.co.jp/articles/2006/12/11/sparc64/001.html
に、
＞また、このグラフはSPARC64 VとVIの比較を行っており、詳細に見ると内訳は多少異なっているが、
＞全体的なCPIとしてはほぼ同じであることを示している。と言うとVからVIで改善が無いようであるが、
＞クロックが向上するとメモリのアクセスに掛かるサイクル数は増加するので、
＞システム起因のCPIが同じということは2次キャッシュのミス率は減少している筈であり、
＞その他の点でもCPIを維持するには相応の改善努力が行われていると考えられる。
と、書いてある。
あと、GPUは得意とする領域が限られているんだから、その限られた領域なら、
GPUのアプローチの方が良いってだけの話でしょ？

>>318
> デコーダが4-wayというのはモジュール当たりの話だろう？
> 2本のパイプ*2コアに対応するために増やしたのであって、
> デコーダ重視の設計にしたって事じゃない。

「2本のパイプ*2コアに対応するため」であれば
単純に2Wayデコーダを2個積むほうが楽

普通に実装すると4Wayデコーダは2Wayデコーダに対して
クリティカルパスが2倍に伸びてしまう分、クロック向上の障害になるからね

それでも4Wayデコーダを積んできたのは
実働スレッド数が多いサーバー用途では2x2Wayデコーダ相当として動きつつ
実働スレッド数≦モジュール数 となることが多いであろう
PC（文字通りPersonalな）用途では4Wayデコーダとして動くことで
IPC向上（もしくはALU減分の相殺）を狙っているんじゃないかな？

（個人的にはNetburstのトレースキャッシュやNehalemのLSDみたいな仕組みがあって
デコーダを通さないですむ場合が多くなるような構成になっているんじゃないかと
思っているけど、これは完全に根拠のない妄想）

デコーダ増やして実行パイプの補填、とかそういうのは無い

Bullのデコーダはロングとショート？何か同時に出来るから最大8デコードとか過去スレにあって
過剰なんじゃと思ったことあるけど
共有化は単に「デコード不足で実行パイプが暇」「デコード過剰」という不釣合いな事態に
2コアへの配分でバランス取れるってだけのことじゃないかと思う
ループ専用トレースキャッシュ付くなら余計バランス崩れそうだし

まあALUでどれだけ並列度稼ごうが一般的なワークロードのプログラムは
キャッシュアクセスに速度が支配されるんですけどね

Sandy Bridgeの素性はAVXを付加した以外はNehalem/Westmereをベースに
LSU強化とかcmp+jccの対象拡大とか、正統進化というか
割と保守的なアーキテクチャになることが現時点でわかっている。

じゃあBulldozerがどこまで対抗できるかというと・・・

L1の構成は正直微妙ですな。
スレッド毎に16KBのL1データよりも、2スレッド計32KBのほうが、各スレッドの負荷状況に応じて
有効に使えるのは確定的に明らか。
キャッシュがスレッド毎に独立している分2スレッド合計での帯域は稼ぎやすい面はあるのだが
Sandy Bridgeもロード命令の同時発行数が2倍になっているので、単純なL1の帯域勝負ですら
必ずしも有利ではない。

L2はというと、まあ容量的には2つの独立L1データキャッシュとデータ交換をするので
クロスバースイッチが必要になりレイテンシの面では不利だし調停のオーバーヘッドも発生する。
このへんはIntelもCore 2 Duoで通った道ではあるけど、L1Dは32KBで8Way Set Associative
と比較的スラッシングの頻度は少ない構成をとっていた。
L1Dが各スレッド16KBで4Way Set AssociativeのBulldozerはそれより条件が悪い。

今Nehalem基準で新たに組まれたコードが速く動く次世代CPUはSandy Bridgeのほうでしょう。

ただし同コア数・同クロック数ならの話。圧倒的な高クロックで突き放せるなら話は変わってくる。

×L2はというと、まあ容量的には
○L2はというと、まあ容量的には1MBと多めにとってはいるが

演算2pipeだから、命令も2wayと言うことは無いな。
load/storeも含めると4pipeある
reg/reg演算の比率を考えるとバランス取れているかも

依存関係より同一クロックで処理できない演算があるので
それらを並び替えて調度いいといった感じかな

命令の切り出しは長さが変化しやすい命令セットなので、
平均値でこれぐらいとか、とある命令の組み合わせなら
もっといっぱいとか、匙加減の難しい所

原理的には4つの可変長命令を1つの命令列から切り出すよりは2つの命令列からのほうがやりやすいよ。

>>343
そんなの当たり前だのクラッカー
セレクタ回路のお化けみたいになるので、n^2オーダ以上の負荷がかかるだろうね。

そこだけ倍速で、２命令をデコードして１クロック４命令切り出しでもいいぐらい厳しそう

L1少量なのは独立したTransientTransactionCacheもあって速度を稼げるから
L1-L2間はWriteCoalescingCacheでレイテンシ隠蔽
L3はマルチWay可変ブロックの変態仕様

AMDはIntelに比べてキャッシュが…とか言う奴が多いけど、
AMDのキャッシュ構造も変態過ぎるんだよな。
相当な技術蓄積がないといまのキャッシュ構造は無理。

別に変態でもいいけど
キャッシュ云々は性能で劣ってるって話だし

>>340
現状のフルボッコにされまくり状態は
去年大原も書いてたがキャッシュの差らしいからな。

>圧倒的な高クロックで突き放せるなら話は変わってくる。

3G後半は出せるだろうが
それ以降、4G超の製品ポンポン出せるのか？となると無理だしな。
結局今と同じ安売り路線に落ち着くのかね。

>>347
キャッシュ構造や設計は劣ってないよ？　そこが無理解。
ただ、いまのソフトウェアにはマッチはしていないけど。

ベンチには、だね

AMDのCPUはINTELと比べても見劣りするものでは決してないよ。
ただし、チップセットに関しては別なんだよねぇ。
INTELと比べてハイエンドマザーがしょぼすぎるんだよ、というかハイエンドが存在しないともいえる。
X58の20000円〜39800円クラスのマザーが欲しくてもコンシューマ向けには存在せず、エンタープライズ向けの高価なマザーを買わざるを得ないのでトータルコストとニーズを鑑みた結果、INTELに後陣を濁す。
Thubanでは頼むからINTELのXクラスのチップセット出してくれ、俺はAMDでメモリスロット*6 PCIe x16*3 SATA 3Gbps *10のマザーが欲しい、もちろん適正価格でね。

>>351
CPU側がDual CHなのにメモリスロットが6本あってもなぁ…。

CPUの倍の値段のマザーとか売れるわけないし

メーカーがAMDのハイエンドマザー作る気ないから仕方ない
ユーザーもAMD=安物というイメージだから、性能関係なく価格が高い時点で選択肢にもしない

ハイエンド欲しけりゃOpteron買っとけ

それを言うなら「Intelの後塵を拝す」ではないのか。そういうテンプレならｽﾏﾝ。
（一応ぐぐったが後陣を濁すという用例がぱっと見無かった）

AM3ってDDR3の1ch当たり3DIMM（2chで6DIMM）ってサポートしてたっけ？
無理矢理実装しても、満載したら設定緩くしないとダメよ、だと微妙。

PCIe x16*3は人によっては使うだろうけど、
コンシューマ用途でSATA10ポート付いて無いと駄目、な人は極めて少ないだろう。
冷却を確保しつつ収めるのは並のケースじゃ難しいし、消費電力だって馬鹿にならん。
そこまでやる人はエンタープライズ向けのマザーにSASのカード付けるイメージだな。
生産コスト高くて需要少ないマザーなら、適正価格wは高くなるだろうなぁ。

「売れそうもないから作らない」ってのが現状じゃないの？

>>349
劣ってるでしょ。
排他キャッシュは容量が増大した今じゃどう考えても馬鹿実装
レイテンシ下げろよ

AMDにまともな知能があるという前提に立てば
Bulldozerの開発が順調なときに、わざわざ有限の開発リソースを割いて
それで置き換えられるK10の改良を並行して行うわけがない。

実際には、AMDはK10を延命する気まんまんなんだから、
Bulldozerは良くてサーバ限定のスループットコア、
悪くすれば開発中止だ。

一般論として、対インテルにおいて

・キャッシュが遅い
・IPCが若干劣る
・以上によりトランジスタ効率が悪い（面積あたりの性能で劣る）

ていうのはまあ事実だな。その分低価格だし、価格帯と性能から
考えればお買い得ではあるからそれなりに需要があるわけで。

IPCはAMDの方が上じゃなかった？

>>356
その「劣っている」はずのキャッシュ構造によって、
サーバー市場に踏みとどまれたから、AMDは生き抜けた。

どこが「馬鹿実装」なんだ？

>>357
その妄想が実現するといいな。

>>357はeDRAMクン？

>>360
＞その「劣っている」はずのキャッシュ構造によって、
＞サーバー市場に踏みとどまれたから、AMDは生き抜けた。
排他キャッシュ構造で生き抜けたなんて初耳だな。
Barton時代から無用の長物扱いされてたのに。
あるならその講評のソースくれよ。それか定量的に説明してくれ。

改めて言うが、排他キャッシュは現在では馬鹿実装
レイテンシを押し上げパイプラインを遊ばせる張本人

>>358
性能的にはよくて中の上ぐらい
その代わりにお手頃価格
別にこれで十分なんじゃね？　商売的に

俺みたいな大多数な部分に属してるいっぱんぴーぽーは2コアで十分なんだよなぁ

780Gの性能にちょっと感動した口だから、
llanoの内蔵GPUが楽しみ。

排他キャッシュ
・メリット
キャッシュ容量に無駄がない
LV1〜3やメインメモリ間の速度差が緩やか
(キャッシュの境目でも速度は急激に変わらないから、
ゲームや動画とかで引っかかりやカクカクとかしにくい。)

・デメリット
レイテンシがインクルーシブタイプより大きいから遅い

キャッシュはコアやスレッド辺り2Mもあれば十分なんで、それを超えない内は有効な手段だと思う。
個人的には多少遅くても動作が安定して速いAMDの排他キャッシュは好きだな。

> ゲームや動画とかで引っかかりやカクカクとかしにくい

鰯の頭も……というやつで、迷信です。

http://www.theinquirer.net/inquirer/news/1561981/amd-sample-chips
> AMD will sample chips early next year

こんなことも言ってたわけですが、早くも2月半ば。
いつぐらいまでがearlyなんでしょうかねえ。

>>366
よくそんな話を信じてるなｗ

レイテンシが大きくなるとかは他の設計要素とのトレードオフがありそう
それでもK8であえて採用したんだから非難されるレベルでは無いと思う
本当にデメリットが大きくなってきたのはマルチコア時代に入ってきてからじゃないかな
毎回全コアのL1L2キャッシュをスヌープしなきゃいけないのはボトルネックになってる気がする

eDRAMの人＝GPUスレとか暴れてた10240Bitの人なんじゃ・・・ｗ

それは俺だが
AMDのGPUが10240bitなのは変わらない
intelのmany coreもvliwはもっさり過ぎてやめたようだし

Fermi延期だってさ
使いもしないのに崇め奉るのはそろそろ精神的にキツいんじゃない

べつにGPUなんて画面表示ができれば何でもいいわけだが
いい加減なハード実装で使い物にならない物とか使う理由も無い
結局S3を超える可能性のあるアーキテクチャってのfermi以外無かったわけだし

どうでもいいが
AMD信者スレは平日の日中でも良く進むな
年度末なのに
よほど暇なのか
それともただの餓鬼の集りなのか

2~10*10
2進法と10進法のハイブリッド

現実世界に鉄格子の向こう側の世界を混ぜるようなもの

しかし
使いもしないのに崇め奉るのはそろそろ精神的にキツいんじゃないのか

eDRAM搭載しないBulldozerに期待を寄せるのって
そろそろ精神的に苦行じゃないか？

ID変える手法もそろそろ精神的にキツいんじゃないのか

雑音はそれしか言えんのか

BulldozerがK10よりも高速だという
情報は今まで１つも無いねぇ

Power7チームにおんぶに抱っこでこの状態だし

相変わらず強力な電波だ

信者って大変だよ糞アーキテクチャでも
素晴らしいって信じ込まないといけないんだし

サンプルでも出来ない限り速度なんて計れない現実世界には
この電波は強過ぎるので早急に死んでください

それで世界は救われる

10240bit君が良いタイミングで消え
eDRAM君が絶妙なタイミングで現れる

信者といえば確かに暇だよな。「AMDの次世代CPUについて語る」だけのスレに、
わざわざIntel儲が沸くんだもん。スレの趣旨もわからない儲だけに痛い痛い。

別に否定的発言があるのもしょうがないとは思うが・・・
ただ実際に喋らせてみるとほとんどが雑音によるコピペか知障発言だという事実
気持ち悪さ以外に何も無い

そして忘れたころに団子が現れる、今日も通常運転

ビクティムキャッシュとインクルージョンキャッシュ
http://journal.mycom.co.jp/column/architecture/177/index.html

>>382
おっと、ネハレムの悪口はそこまでだ！

そういやZ-RAMはどうなった？
最近、全然話を聞かないが

http://northwood.blog60.fc2.com/blog-entry-2850.html

T-RAMって何だろう？　ググッてもあまり情報が見つからないし。

65nm 世代以降、最も一般的に用いら手いる6T-SRAMは多くの問題に直面している。
そこで、我々は6T-SRAMに代わるSRAMを検討している。今回、バルクシリコンウエハーを用いて、
サイリスタをSRAM(Static Random Access Memory)セルに応用することを試みた。このBulk Thyristor-RAM(BT-RAM)は、
バルクシリコンウエハーを用いているために、コストを抑えることができる上に混載デバイスとの相性もよい。
さらに100psの高速書き込み/読み出しが可能、オン電流とオフ電流の比が10^8以上、スタンバイ電流が0.5nA/cell以下と非常に良好な特性を示した。
また、アノード領域に選択エピタキシャル技術を用いることで、理想セルサイズも30F^2(Fはデサインルール)と従来型の6T-SRAM の約1/4のサイズになっている。
このようにBT-RAMは現在SRAMの直面している問題を解決し、65nm世代以降に有望なデバイスであることがわかった。
http://ci.nii.ac.jp/naid/110006272863

サイリスタ
http://ja.wikipedia.org/wiki/%E3%82%B5%E3%82%A4%E3%83%AA%E3%82%B9%E3%82%BF

http://edrllc.jp/mtb/0905/066.html

もはやT-RAM統合で超逆転を狙うしか無くなってきたな。
ブルドーザは。

PenD→Core2→Corei7→eDRAM→T-RAM
神懸り的な瞬速の乗り換え

>>389
それは流石に無理があるだろう。
粛々とブルドーザに期待しとこうぜ。

>>354
だから適正価格で欲しいって言ってるじゃない、Istanbulが買えとか君にはロジカルな思考はないのかい？議論にならないよｗ

>>351>>355
いや、必要かどうか君の主観で語られてもね。
競合であるIntelが用意しているんだからAMDもせめて選択肢のひとつしてエンドユーザーに提供すべきでしょ。
ちなみに主観で語るなら僕はS●の4Uラックマウントを使っているのでSATAはいくらあっても困らない。

要約
「IntelはハイエンドマザボとSSD作って感心な奴だからAMDも真似しろ」

出る前から勝ち負け勝ち負け言ってるのがゲハ脳。

ふふ、この程度は序の口。
これから真のゲーム脳の恐怖を味合わせてやる。

いずれコア数が倍増えるにしろ、クロックが6GHzになるにしろ
外部メモリとのギャップを緩和するために、オンダイメモリは非常に重要

僕らの希望の光
Geforce GTX 480 to launch after Cebit
http://www.fudzilla.com/content/view/17740/34/

Intelのマザーのハイエンドって10GbEとかBBU+キャッシュのRAIDでも付いてるの？
ただ値段高いだけじゃね？

えるえるとか言う奴は、アボンしやすいように電波飛ばしてくれているだけマシだな。

マルチコアとかL3キャッシュとかGPU統合とかやり尽くして
もうCPUの大きさを維持する手段が無くなったらメモリ統合やるだろうね

>>406
どうだろう？　時代によって要求性能がどんどん上がっていくから、
CPUに統合されるメモリ量は増えるだろうけど、外付けメモリは無くならないと思うが。

その要求性能に耐えられる帯域を実現するのが難しいわけだが、外部メモリだけじゃ
製造プロセスが進んでもダイサイズはほぼ一定、つまりPADも一定
それに対して組み込まれる演算器は増える一方

intelでもsandy bridge世代でいっぱいいっぱいだろ

>>407
今の内蔵GPUと外付けGPUみたいに内外併用になるかもってことじゃね？

AMDはeDRAMなら64MB搭載できないと
2012年に会社が吹き飛ぶ

T-RAMなら256MB以上搭載しないと
もう後がなくなる。

既に借金もできなくなって、限界だが

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

メモリ統合の波はSoCで先行しているARMが先で、
x86まで来るのは最後かと。
汎用メモリのビット単価が安すぎて、統合に踏み切っても費用対効果悪すぎ。

OSを小さく作ればいいだけだが、
ベンチマークソフトのためにMSDOSに逆戻りかよ

本末転倒ではないか？

そこまで戻らなくていい。
64MBあればUNIXは動く。実用的なラインは256MBか。
要するに携帯機です。

PCの板でなんで組み込みの話してんの？

情報が無さ過ぎて関係無い話題しか出来ない状態
本当はこんな時は何も語らないものだが
このスレや他から出張してくる連中は違う

すぐ１GB載るようになるよ。CPUパッケージに。
で、メモリ増設のために４CPUマザーが重宝される。

メモリ増設って、コヒーレンシは？

>>417
2011年までのロードマップ（や噂情報）に計画がないから
今年と来年はまずありえない
K7(1999) -> K8(2003) -> K10(2007) -> Bulldozer(2011)
みたいにアーキテクチャの変更は通常4年かかってきたし
早くても2013年にマイナーチェンジモデルを投入し、
かつキャッシュアーキテクチャを改良する際に
eDRAMかT-RAMを内蔵あるいはDRAMそのものを
MCM搭載してキャッシュとして使うのがせいぜい
メモリモデルを変更するならそれこそ2015年がターゲットになる
アーキテクチャ的にはGPUを統合するだけのLianoが
ATIを買収(2006年)してから日の目を見るまで5年かかりそうだし
途中にswiftがあって2009年を目指していたっぽいけど
結局時期尚早で頓挫したっぽいし

・・・ところですぐっていうのは何年後の話だ？

>>419
7年くらいニートやってるみたいだけど、お前が働くのは何年後の話だ？　雑　音　よ。

自虐？

"自虐"というか"憐憫"じゃねぇの？
というか。eDRAMくんもネタがアレで面白くないなぁ。

>>420
働いてるけどまあどうでもいいという罠
煽りじゃなくてまっとうな意見が出るのならいいのだけど

SRAMにeDRAMを接続する方式にしないと
やばいよね

>>423
まっとうな意見を言わない奴に、なんでまっとうな意見を言う必要性が？

やれやれ ┐(´ー｀)┌

T-RAMとeDRAMの情報が一度に脳内に侵入して大混乱の雑音知的障害者

とりあえず、AMDにライセンスがあるらしいT-RAMはともかく
DRAMも未だに内蔵しないIntelを先に考えてみるといい
キャッシュ命のIntelをだ

GPU内臓する場合、T-RAMかeDRAMないと
まず速度がでない

ええっと、何年も何年も何年もほとんど毎日365日数百レス以上してて、
そのレスの99パーセント以上が突っ込み処満載か、単純な嘘か、妄想か、どっかの情報の誤読か、単なる誹謗中傷かで、
更に複数回線使って自演、なりすまし等しながら、結論在りきで絶対に間違いを認めなくて、
しかも自分が使ってるモノをそのスレでマンセーしてれば良いものを、自分が使っているモノ以外のメーカーの関連スレでそれらをやる、
って人の相手をいちいちするのはメンドクサイのよ。皆。
ほっとけば完全レス乞食状態で荒らし回るし。
だから今すぐに働くか永久アク禁になるか師んで欲しい訳。

発狂するか尻尾巻いて逃げるわからない禁呪

ご自慢のi7 920に刺さってる9600GT 128bit の調子はどうだい？・・・・eDRAM君

アンカー無しでレスしたからってまさか勘違いは無いと思うが
俺の言ってる知的障害者とは勿論ID:d4jGDU/fではなくID:EmyWqqc/のほう

T-RAMやeDRAMの具体的な性能は不明だけど
北森のコメ見ると＞DRAM並の容量を稼げて、速度はSRAM並
とT-RAMのほうが効率が良いらしい
なのに>410ではT-RAMがeDRAMの4倍も必要だとか言っている

この辺はべつにいつもの物理法則無視レベルではなくソースさえ出れば無問題なとこだが
そのソース出さずにいつまでもeDRAMeDRAM10240bit10240bitフェッチ＝プリフェッチ連呼してるから
これは明らかにお花畑の物語です

T-RAM　面積は6T-SRAM比で1/4
eDRAM(IBM)　　同　1/3

速度は知らん

eDRAMだめっぽい
T-RAMが効率いいみたい

>>433
既知外が主旨替えしてんじゃねぇよｗ

1T-RAMなんて、DRAMと原理は同じ。(メモリセルの考え方もね)
違いはでっかいマトリックスを使うDRAMの代わりに小さいDRAMを大量に使う点。

トレードオフとしては(主として1TRAMからみて)
1) 1T-RAMのキャパシタ容量は少なくてよい。（配線が短くて寄生容量が減るので）
2) センスアンプなどの回路は多くなる(マトリクスが小さいので、数が必要)
3) ロジックLSIと相性が良い(高キャパシタ回路は使わなくて何とかする)
4) エラーのあるメモリセルの入れ替えがしやすい(小さいメモリの束なので、余計に作って丸ごと取り替え)
5) リフレッシュは必要

他に、MDRAMあたりの技術を応用し、リフレッシュ隠蔽回路を使って
擬似パイプラインSRAMとして使用できる

DRAMと変わらないセンスアンプとか使うので、サイクルタイムはそんなに早くないと思われる

CPUに乗せるようなものでは二と思うがなー　でも、1GBぐらい乗っけることが出来れば
かなりすごいことも出来そう。

SIMM君にはEDORAMがお似合いﾀﾞと思うんだよな

これで中村とったら日産は相当アホだろｗ
色んな意味で幻滅だわ

なんかCPU内蔵のIGPで性能を出す必要があると勘違いしている
お花畑がいるらしいことはわかった。

>>435
上で話題になってるT-RAMは1T-SRAMとは別物 >>391,393

T-RAMはサイリスターRAM。
1T-SRAMはSRAMインタフェースのDRAMで、メモリセルは
DRAMと同じ。

Z-RAMでもT-RAMでも、安くて容量が多い方が、良いラAMDわな。

>>437
わけがわからんが激しく同意

団子ちゃん、鞠ヲタだったの？

そっか、ＴＲＡＭってサイリスタだったか。
でもサイリスタって、バイポーラ素子なのでリーク電流どころでなく
ＯＮしているときには電流なさなくてはならない気がする。

消費電力面で大丈夫なのかな？

東ア選手権の後団子が代表板に出没してて噴いた

>>444
電圧とか回路設計とか流す電流の量にもよるだろ。アナログ回路に
使うサイリスタは結構な電流を流すみたいだけどね。

Intelでいいような気がしてきた

なにをいまさら

>>444
サイリスタでいいのなら、何で今までメジャーにならなかったか
ってことだよな
何かしら問題点があるはずなんじゃないか？

誰も思いつかなかったというのはよくあること

もしは技術の進歩で問題点をブレークスルーしたか。

Flashのブラウザゲーやってるとシングルスレッド性能まだまだ欲しいって思うわ

Flashがマルチスレッド対応したらいいんじゃね？

書かれているスクリプトがシングルスレッド前提なので
それをやるとFlash捨てるのと同義

アクションスクリプトってインタプリタじゃないの？

IBMのPPE/PX開発の主任アーキテクトで例の暴露本を書いたDaivid Sippy は
現在AMDに在職中とのこと。
ソースはケンタッキー大学での講演の紹介記事より。
http://www.engr.uky.edu/news/article.php?idnum=852
　　---------------------
　　Today, Shippy works for AMD, another processor maker. In addition to the
　　PowerPC-based processors in the Xbox 360 and PlayStation 3, he also had a
　　hand in designing the chips in Nintendo’s Wii console. He also spent time with
　　Intrinsity, a microprocessor development company that helped Samsung create
　　highly efficient chips to power the company’s media-rich smartphones. His
　　work in designing high-performance computer chip technology also encompasses
　　microprocessor designs for notebook computers, desktop computers, high-end
　　servers and mainframes that have helped change the way people play, work and live.
　　---------------------

>>450
えー、だってサイリスタって要はラッチだべ？
ラッチ束ねてデータ保持しようなんてわりとありふれてないか？

>>451
まあ、そういう話なら納得いくんだけどね

なぜAMD次世代スレッドでも一年前の話題だったT-RAMネタが復活してるんですか？
http://pc11.2ch.net/test/read.cgi/jisaku/1240713914/581
　　--------------------
　　581 名前：Socket774 投稿日：2009/05/19(火) 16:53:35 ID:1p866YQ2
　　　　T-RAM and GlobalFoundries team up for Thyristor-RAM development
　　　　http://www.tcmagazine.com/comments.php?shownews=26563&catid=6
　　--------------------
ちなみに更に前の私のカキコミでSOI応用のFBC (Floating Body Cell)の問題点について
書いていました。
http://pc11.2ch.net/test/read.cgi/jisaku/1199338832/12
　　--------------------
　　12 名前：MACオタ 投稿日：2008/01/03(木) 19:04:51 ID:0OGEg5J1
　　　　簡単にまとめると、初期のZ-RAMの問題点わ次のようなモノす。
　　　　　・SOI層をキャパシタとして使用することで十分な容量わ稼げるモノの、スイッチングトランジスタ
　　　　　　の電流容量が微細化と共に低下することが問題になる
　　　　　　・PD-SOIにしか適用できない
　　--------------------
Z-RAMの Innovative Silicon 社は第二世代のZ-RAMで寄生バイポーラトランジスタを
利用することで大電流を流せるようにするというモノでしたが、T-RAMは同じくスイッチング
トランジスタの大電流化にサイリスタを使用するというのがポイントかと。

サイリスタは周知のように大電流スイッチングに使用される素子です。

こんな記事しか見つからなかった

【IEDM】SOI使うキャパシタレスDRAM，微細化や高速化で進展
http://techon.nikkeibp.co.jp/article/NEWS/20051207/111444/

コロンブスの卵だったのか、なんらかのブレークスルーがあったのか

>>455
Flashを書き出すときに一応コンパイルされるけど、
外部にテキストでASファイルをもてたりするから、
ありゃどういう扱いなんだろうか？

Flashの動画とかゲームって異様に重いよね。
自称手軽にできるFlash MMORPGの推奨スペックが
Core2 1.8GHz以上とかｗ

そんなのあんのかよｗ
何か教えてくれ

>>460
パブリッシュ

>>462
http://fragoria.acquire.co.jp/startup/spec.php
よく見たら1.8GHzとは書いてないけど、
推奨がメモリ2GB,Pentium Core2以上。
2chのスレでも重すぎるという声が

5月発売だとそろそろ、リーク情報出てもいいのに
X6のネタ何もでないな。こりゃ発売延期か？

>>465
･･･え？　どちらかというと、事前情報はもう既にできった感がないか？

モデルナンバーとクロックの関係はまだはっきりしてないはず
ただ既に6コアOpが売ってる以上もう漏れるもんなど何も無い

それと、あとはもうどこでいつからいくらで売るかぐらい

>>465
馬鹿？

>>458
>なぜAMD次世代スレッドでも一年前の話題だったT-RAMネタが復活してるんですか？

他にBulldozerの性能向上を妄想するネタがない。
同じIBM連合・SOI繋がりのPOWER7にもeDRAM載ってたし、みたいな。

>>462
atgamesとか人がわらわらいるとこヤバイんじゃねアレ

T-RAMとeDRAMの妄想で大暴れしてるのは雑音だけ

>>470も雑音だろ。

Bulldozerも情報たいして出ないし
X6が5月にでなければ、乗り換えたほうがいいよね？

>>474
"Bulldozer"も謎は謎だがそれなりに情報は開示されているな。
発売まで一年近くあるから謎の部分が多くいけどさ。
肝心なところを言わないから、妄想暴走状態で楽しいスレになっているけどｗ

「乗り換え」がIntelを指すならば、さっさと変えた方がいいだろう。
AMDもIntelも大幅変更予定が"来年Q1予定"なわけで、
Intelの"Sandy Bridge"も来年にはでちゃうから、変えるならいまのうちだろ？

CPUが日進月歩だったのも今は昔。
別にSandy出るまで待つもよし。

Bulldozerが来年出るという保証もないし。

TDPと歩調が合ってるだけだ
今も昔も

Bulldozerは来年でないでしょ
TRAM搭載するために延期するでしょ

ブルが予定通り出るかは別としてT-RAMまで一緒には出してこないだろ

餌を与えないでください

このスレの登場人物を誰か解説してくれ
誰と誰が何で戦ってるのかさっぱりわからん

・雑音
　三連ウンコ
　MADオタ
　LLサイズ
　ﾎﾓ権田
　アム厨
　名無し
　　　　　（以上コピペ＆電波グループ）
・その他Intel派
・AMD派

>>476
Sandyも来年出るか保証はないけどな。

PhenomII＋α程度の性能でもいいからシュリンクして
消費電力下げてくれたらそれでいいわ。

>>483
Sandyは来年絶対に出るよ
既にESの前段のコアが完成してて
順調なんだよ。

ブルは予定どおりペーパーだから
絶対に来年出ることはないけどw

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

Bulldozerが開発中止になっても、32nmの改良版K10で8/16コアを作って、
価格性能比の安さを武器に、そこそこ売り続ける今の日々が
なんとなく続くんじゃないだろうか。

初期のシリコンが上がってるから製品がスケジュール通り出るって言うなら
Fermiはどうなってしまうんだろうなー
アレと比べるのは酷だが、TimnaやLarrabee（第1世代）って前例もなくはない。

シリコンのお披露目してないBulldozerの方が発売先になりそうと言うのは妥当だが。

Bulldozerは来年の目玉商品だから慎重に事を進めているんだろう
多分実機デモが出来るレベルになるまではひた隠しな気がする
AMDの今後のマーケティングは、Llanoを前面に出してAPUの知名度向上や32nmの順調さをアピールってところじゃないかな。

性能が良けりゃどんどんリークするよ、株価的な意味も含めて

マスクが出来てりゃどんどんリークするよ、Larrabeeも含めて

>>489
それは絶対にあり得ない。どれくらい
長期間ペーパーで誤魔化して、既存の
ステッピング上げて、誤魔化していくか

その繰り返しでしかない。まぁあれだよ
借金しつつ糞CPU開発しては、借金の
いつもの流れだろ？w

PenD→Core2→Corei7→eDRAM→T-RAM→絶対

最近のGPUみたいに、あやふやな噂程度なものは早期から流して、真のスペックは直前まで公表せずだと思うよ。

Fermi 3/26
NVはまた買い控え作戦をとったようです

>>492
HD4770で40nmプロセス確認し、再設計(HD5***)したように
Llanoは、GF fab1の32nmプロセスを確認してBulldozer&fab2に
落とし込むテスト的意味合いが大きいと思うよ

全ては、NY fab2本稼動の準備のような気がするんよね

>495
リネームテクノロジー(R)と言い、NVはもうオオカミ少年だな

あまり考えたくないのは
Bulldozerの実チップが想定したパフォーマンスを出せないって場合だな
製造上の問題じゃなく、あの設計だとやっぱダメって結論が実物で出てしまったら
流石にやばい気はする

>>498
さすがにそれは、シミュレーションして回路設計してると思いたいなww
（Power系に近い設計だからシミュレーションしやすいだろうし）
問題は、AMDが想定してるSWのトレンドがBulldozerと合致してればの話だけど

>>499
phenom、nehalem系に最適化したソフトでは振るわないだろうね。
でもCore2系、特にC2Qに最適化してある奴では性能出そうじゃね？

>>490
CPU系でそれをやったのって、前があまりに糞だったC2D系しか覚えがないんだけど…。

>>500
なんで？　C2Q系とは全く違うデザインだと思うけど？

>>499
何故かあまり話題にならないけど、
少なくともあのINT/FPUの構成はBulldozer向けに最適化された
コードでなければ性能が出にくいと思うぞ。
Intel系に最適化されたコードばかりのコンシューマゾーンで
どうやってたたかうんだろうかって思う。

>>501
2コアごとに共有のL2を持つ部分が上手く重なりそうに思えて

AMD begins shipping "Magny-Cours" Opteron
http://www.techspot.com/news/37972-AMD-begins-shipping-MagnyCours-Opteron.html

>>498
とりあえず既存アプリでの性能向上は
最初から期待してないが。

>>503
それだけで一緒ならば違うCPUって存在しないな。

Core 2のキャッシュサイズに最適化しているアプリだと16kBしかないL1時点でヒットしないから
かなりマズーだな。

ところがintel最適化コンパイラだとL1Dは16KB扱いなんだ
CoreDuoもNehalemも16KBだから

>>502
> 何故かあまり話題にならないけど、
> 少なくともあのINT/FPUの構成はBulldozer向けに最適化された
> コードでなければ性能が出にくいと思うぞ。
話題にならないのは当たり前じゃね？ 漏れは楽観的だよ。
自社CPUへの最適化の望みが薄いAMDが、しかも考え直す時間はたっぷりあったうえで
既存コードやこれからのトレンドを考えた上でアレで良いと判断したからこその構成だろ。

そもそもAMDは「Bulldozer最適化コード」なんて夢を見れる立場じゃない。
既存コードを走らせた場合に効率かクロックか、何としてでもK10を上回る性能を出さないと作る意味が無い。
でないと誰も買ってくれないもの。というかアレだけのアーキテクト集めといて下回るとか考えにくい
もし下回るのなら単なる莫大な金と時間の無駄。K10をシュリンクしたほうがいい。

まあキミは楽観的でもAMDの中の人は楽観的じゃないだろうな。
>自社CPUへの最適化の望みが薄いAMDが、しかも考え直す時間はたっぷりあったうえで
>既存コードやこれからのトレンドを考えた上でアレで良いと判断したからこその構成だろ。
考え直す時間はたっぷりあったとかって資本主義を馬鹿にしてんのかと。時間は金だぞ。
そんな呑気なメーカーなんて今の不況の中、光速で蒸発するぞ。
それからプロセッサの開発には何年もかかるようだぞ。
舵をきってから実際にものが世にでるまで何年もかかる。
Bulldozerは新しいチームが開発したんだろうが、Intelに最適化されたアプリが市場にあふれている
現実が頭にはいってなかったのか、AMD内統制がとれてなかったのか、疑問に思えるな。

>>509
イソテルは32kBだったと思ったが、16kBだっけ?

INT/FPUがリンクして動くわけじゃないし
どういうコードを想定してんのか全然わからないんだが

>Intel系に最適化されたコードばかりのコンシューマゾーンで
>どうやってたたかうんだろうかって思う。

同じ土俵で戦う気があるなら
何らかの手は打ってくるはずだが完全に放置プレイ

そもそもどうやって戦う、なんて実は考えてないかもな
セグメントずらしてかち合わないように売る。
これも賢いやり方だと思うが。

こーいう構成が
cpu1:
int x2, ldx1, stx1 fp-mltx1 fp-addx1
cpu2:
int x2, ldx1, stx1 fp-mltx1 fp-addx1

こーいう構成に変わったとして
cpu1:
int x2, ldx1, stx1
cpu2:
int x2, ldx1, stx1
cpu1/2:(share)
fp-mltx2 fp-addx2

fpuのフルスピード動作確率と、
複雑なことしたことによるデメリットの
トレードオフがどの程度のものであるかだな

>>513
>>Intel系に最適化されたコードばかりのコンシューマゾーンで
>>どうやってたたかうんだろうかって思う。

いままで通りに「最適化」されていてなくても、
ちゃんと処理できるように設計されているんだろ。
AMD系のCPUに最適化されたコードなんて、
何時もなかったわりに、何時もそれなりの成績残しているし。
Intelのように最適化が前提のCPU設計ではないのだろう。

もっとも最適化されたら結構なもんだけどな。
鯖系のベンチなどをみてるとわかることだけどね。

うーん、昔K7の時代には、ふつうのアプリはIntel向けにに最適化されているから
AMDに最適化すればAMDの方が断然はやい、AMDは不利な状況で闘っているっていう
認識が主流だったのにいつから楽観主義者が増えたんだろうな。
BulldozerとSandy BridgeではK7vsP6の違いどころではないんだが。

個人的には一貫してBulldozerはサーバ向けという扱いなので、
コンシューマで普及すると思っていないので、まあコンシューマでも普及する派
のことを考えた仮定の話なんだけど。

Intel最適化に対応したCPU作れというのは
結局IntelCPUの完全コピーを作れと言ってるようなもんだしな
馬鹿馬鹿しい話だ

すくなくとも今時OSは、論理プロセッサと物理プロセッサ(マルチコア)の見分けくらいはつけてるから、
まあMSがBulldozerのFPUは論理的に2つだけど、INTは物理的に2つに近い、でも境界線は微妙という
扱いに対応してくれるかどうかすら怪しい。

もっとも簡単な例で論理プロセッサの数と物理プロセッサの数をシステムから取得して
結果に応じた処理をするようなプログラムで既に不利になる可能性大だな。

>>518
だれもそんなこといってないだろ。被害妄想杉。
AMDはコンパイラを用意できる当てがあるのかということと、
Bulldozerは既存のx86プロセッサと著しく異なる設計だということが問題なわけで、
K10ベースなら改めて気にする問題じゃない。つーか、自分はLlano派なんで。

>>516-517
えー…何を言っているかさっぱりわからない。

そもそも…x86系の場合はCPUの差異をOS側が吸収するから、
本当に最適化されているソフト以外は大きな差が出ないと思うぜ？
Linux系で自力コンパイラしたり、使っていない命令セット入れたり。
そこまで差があるソフトウェアでないとな。

世代がかわったのかな。
昔はK7専用に最適化したら3倍速いとかいうどこぞの会社の
ネタが話題になったくらいなのに。

>>523
それ…Pen4 Xeonの…だろ。

コテは即透明あぼーんしてるんでお前らが何言ってるか分からない。

>>525
まあ大したことは言ってないから気にすんな

MSに頼み込んで、IntelとAMDそれぞれ最適化したコードを吐き出す
VisualC++を作ってもらえばいいんでないかい？
但し、バイトデータは倍になるけど・・・

他スレで相手にしてもらえないから結局このスレに戻ってきたわけね

>>527
むしろintelは自前でコンパイラー作ってるんだから
わざわざMSが作る必要ないんじゃないかと

>>527
それだと検証に二倍の時間がかかる。簡単に言えば二倍の予算がかかる。
しかもCPUが世代ごとにわかれるので、検証時間と予算が乗算される。

…なので結局本体部分は「それなり」に動くものを書き出すのが一番。
で、部分的なプラグインなどで特定CPUに「最適化」させるのが常。
CPUが内部的にどうであれ、これは変わらない。
本当に最適化できるのはシステム一個で納品できるサーバーなどのハイエンドだけ。

Bulldozerはどうやら性能はK10.5よりは
上になるようだが、特別に厳しい条件を
クリアした場合に限定されるそうだ

Bulldozer対応の専用コンパイラでビルド
したバイナリのみ高速になるんだってさ

それ以外は、AthlonXPまで最大で性能
低下するらしい

Bulldozerは、AMD版 AVX（128-bit幅だろうけど）積むんだからintelに最適化されたコードなら
比較的最適化されるんじゃあるまいか？
3DNow!の二の舞は踏みたくないだろうし

>>532
Intelと各命令のクロック全く異なるのに
icc使って高速になることも無いし
gccや他のコンパイラ使ってもそれは絶対変わらない。

>>533
なんで名前コテを外すの？

>>534
あ〜？俺に質問するんじゃねーよ

This paper was presented at the 16th IEEE Symposium on High-Performance Computer Architecture (2010) and describes the compiler Intermediate Representation, WHIRL. It discusses a number of compilation concepts in Open64 and provides examples.

こうゆうくだらない活動をしているから
Intelに大きく溝をあけられるんだよ

わかる？

Agenaで大失敗してるから、その教訓が生きれば無難に仕上がるだろ。
モノが出てくるまでは何とでもいえる。

>>503
アホか

>>503
あほめ

証拠書類改竄とか敗訴連発とか信者妄想連発とか
そういうギリギリの「くだる」活動はIntelだけでいい

AMDのマザーって革新性もない
腑抜けだよなぁ
690Gから何も変化ないし

雑音先生おはようございます

>>541
Intelのチップセットって何か「革新的」なモノがあったっけ？

Direct-Xをサポートしないっていう革新さがあったな。
ソフトエミュでなく、ハード描写機能が実装されてないって意味でね。

おまけに、モバイル戦略で自分の作ったブランドには自分のチップセットを使えときたもんだ。
ゲームしないとか、Flashなんかでのそこそこ高度な描写使わなければいいけど、
使った瞬間に使い物にならないセットになる。

今更USB1.1にバグ仕込むあたりは革新的だった

http://ux.getuploader.com/mosa/download/33/athlon2-i5.wmv
革新的な遅さだなー

描【写】機能ねぇ

>>544はチップセットにカメラ機能なんて必要らしいけど
彼だけですよね？

レベルの低い揚げ足取りにハッスルしてコテつけてがんばってどうするんだ

DirectX

普段はＡＭＤは糞だとかラデオンはカスだとか連投活動に励んでいて

自分は間違ってないから有言実行でＰＣショップで注文した
ＢＴＯセットのi7 920マシンのビデオカーﾄﾞの追加オプションで
9600ＧＴを選んで購入したら128bitトラップだったというやつは

自作民としてアウトかセーフか。どっちだ

BTOの時点で採点対象外ｗ

(´・д・｀)

BTOなので参考点になるが、それでもアウトだなｗ
変な宗教が入っちゃう選択が一番不憫だ。

フェッチ＝プリフェッチなカメラのことは知らんが
日本語ではこんな感じ

びょう‐しゃ〔ベウ‐〕【描写】
［名］(スル)物の形や状態、心に感じたことなどを、言葉・絵画・音楽などによって写しあらわすこと。「情景を―する」「心理―」

描画（render）と描写（depict）は英語ですら全く別の意味

Intel オンボはさ、どうせゲームはショボくてロクに出来ないんだからさ、DirectXは未対応でGDIと再生支援だけ対応してればいいんじゃね？
せめてまともにDx10.1対応出来るようになってから実装すればいいんだよ。

さすがにそれは駄目だろ・・・
まるでテヘ権田が仕込みやってるような下手糞すぎる工作発言。

つかFlashの再生にGPU云々逝ってる時点で使ったこと無いだろ
GPU再生支援に対応したフォーマットなんてほとんど採用されてないし。

ダウングレード権使ってWindows XPマシンを新規導入するユーザーすら多いのに
DX10.1がどうとかいうのはね・・・

APIなんて結局必要なソフトが対応しなきゃ持ち腐れなんですよ。
SSEは4.2やAES-NIまで対応した製品が市場に出てるのに、（VIA Nanoですら対応済みな）SSSE3すら
対応してないCPUすらあるだろ？それに対して、「AMDはCPU作るな」なんて言えるか？

作るな....

被害妄想と突っ込まれてもおかしくない言い草だな

いやGMAがDirectXの対応が鈍くて業界の足を引っ張ってるって理屈は確かにあると思うよ。
それでもGPU市場のシェアを増やしてるんだ。いま55%だろ？
DirectXって本当に必要なの？

「SSE対応を遅らせて業界の足をひっぱるAMD」って議論が沸かないのが不思議でならん。
もっとも、現行シェアだと引っ張る前に市場に見放される（現在進行形）と思うけどね。
SSEだけが要因ではないが、対応を遅らせた製品がシェアを失ってる事実は確かにあるでそ。

つまりGMAもAMDも対応しない革新さがあるって事じゃん

何に噛み付いてたの？

Sandyでも10.1対応するらしいからやっぱり必要なんだよ、うん

＞対応しない革新さ
NVIDIAはすばらしいですね

GMAの場合、GPUのシェアと言うよりチップセットのシェアに含まれるものだろ。
単体じゃ売り物にすらならないものが、「気づいたら入ってました」てな感じで
シェアの半分を占めてるって、ある意味根の深い問題だわな。

NVIDIAは格別だがここで言われてもな

誤字に盛大に噛み付いてるなあ。
今度書き込むときも、わざと誤字を混入しとくか。

>>565
それこそコモディティ化の最たる物で、入ってた物で十分だと市場の大部分が認識している状態が
シェアに現れてるわけで

外付けの高性能製品を一般大衆に買わせるだけのコンテンツがまず不在。

結局544を否定しとらんがなｗ

何をしに来たんだか

自作板なのに末尾Oを煽りそうになったｗ

>>569
否定するも何も誤字以前の問題じゃん

差しさわりのない中身だもんな、アレ

[類語]「…というふうに描写する」の意味ではdescribeがもっとも一般的.
portrayは特定の（特によくない）イメージをもたせるようなやり方で,
depictは特に書き言葉で, 対象の正しい姿を伝えるよう細かく描写すること.

異なる言語間で完全にイコールになるような単語は珍しいのが地球の言葉だが
データ並列＝タスク並列だと言葉の意味より英訳のほうが優先されてしまう不思議

>>572
差し障りがないと思う時点で同じような思考なんだろうね

ちなみに>554>573はYahoo!辞書より引用

差しさわりの無さを証明できた貴方にゃ敵わないとは思う

そうだね、現時点のコンテンツの不在ぶり考えればDX10.1対応しようがしまいが差し障りないね

describe（笑）

現状での3D要求のほとんどがオンラインゲームだからな。
ハイエンドPCゲームは需要はあるけどニッチ。
オンラインゲームの場合は敷居を下げることが営業課題に
なるから、DX11なんて論外。DX10.1ですら嫌われる。
だからといって対応しなくていいとは思わないけどね。

敷居の高さはIntelが決める

Intelすげー（棒

MMOは普通ゲーム製作エンジンで作られる
Unrealエンジンとかね
※狭義にはグラフィックエンジンだけど、実際はMMO製作キット

MMO製作会社はこのエンジンを買ってMMOを作るから、このエンジンがDX10や11に対応しないと
DX10や11のゲームの製作も始まらない

まだ9なのか
5000万レスプログラマ何とかしろよ

Unrealエンジンなんか使ったら高すぎて商売にならないよ。
一般的に使われてるのは韓国製の安いフレームワーク。
ゲームシステムまである程度組み込まれてるから、どれも
みな同じようなゲーム性になる。

必要無いから対応しない
なんてのはHD3870/3850が出たあたりでひっきりなしにNVIDIAが言ってたことだな
で、掌返したわけだが

つうかこんな下らない事如きで顔真っ赤にして連レス誤爆か
やっぱアスペル患者は気持ち悪いねウンコリオンさん

それは日本(と韓国)で流行ってるMMOの話じゃね?
AMDの方向性の意志決定に昔から特異な日本のPCゲーム事情なんて眼中にあるはずもなかた。

SSEの話が出たけど
AMDがCPUでSSSE3や4に対応するのと、IntelがGPUでDX10.1に対応するのはどっちのハードルが高いかだよな
AMDは出来るけどメリットが少ないからしない、Intelは無理だから出来ないだと思うよ
それともベクトルユニットをSSE5→AVX対応に変更するのよりも難しいのかSSE4対応というのは

なんか最近のMMOはアクション色が強いな
グラもかなり向上してるからこれまで以上にスペックが要求されるかも
オンボシェア50%以上あるのにもったいないよなぁ
まぁそのへんはLlanoか砂橋に期待しとくか

なんでSSSE3や4に対応しないことになっているのか意味わからん。

Llanoは枯れて小さくなったK10系コアの拡張版で低コスト、
でなおかつATI系のグラフィックという手堅い構成で、
電力管理もIntelに大分おいつくから、近年のAMD製CPUの中では
結構おいしいポジションにいるだろうな。
電力少なければそれだけ実性能の向上につながるし、
ぶっちゃけ新アーキテクチャじゃなきゃ駄目だみたいな思想にそまってるジジイは寒い。

AMDがLlanoまでK7系のアーキテクチャを延々ひきづっているというのならば、
Intelは極端な話、間のNBとかいうのを除くと、
P6系のアーキテクチャを延々ひきづっているわけで、今更AMDだけがクラスタードなどという
大変更を何を血迷ったか無理矢理コンシューマに普及させる必要はない。
むしろGPUの統合に注力してK10系を拡張しながら闘った方がいいな。

>>587
陰�рﾌ隠し玉で実装できることが確認できるまでは拡張していることを隠しているんだよ。
実装のチェックなどに２年ぐらいのスパンはざらなので、半年後に出ますーと言っても、
その遥か前に決めて実装している。
でもって、競争相手には直前に教えて、オマイラ、コレをサポートできてないからうちのＣＰＵ買えホルホル
なんて言っている。

逆に、微妙な拡張をＡＭＤが実装したときには、ガン無視するしな。

AMDはBulldozerを一般PC市場で普及させる気はあんまりないと思う
それに、クラスターアーキテクチャなのはK10よりもトランジスタ効率を良くしようとした結果だろう
デュアルコアほど大きくなく、HTTほど効率が悪くもない結構良さそうな構造だと思う

別に血迷っているわけでもなく、APUを前提とした場合に、
CPUコア部を整数演算特化のマルチコアにする必要があるから、
色々検討したらこの形になっただけだろう。

AMDにSSSE3やSSSE4.1、4.2に対応する気がないんじゃないの？
対応する気あるなら、SSE4Aなんて独自にやらないだろうし。
独自路線のSSE5やめたけど、IntelのAVXにない命令でAMDが欲しいのは、
XOPなどで独自に実装しているし。

>>594
対応はするんじゃない？　対応するにこしたことはないし。
ただ、いままでは無理だっただけで。
考えられるのは、対応するにはある程度以上に
コアを弄る必要性があったりとか？

独自規格は使われないってのがAMDの主張なのにな

つーか、Llanoの開発中はSSE5のつもりだったから
SSSE3, SSE4が間に合わなかっただけだろ。
Bulldozerは仕切り直しして遅らせたから間に合った。
多分、Bullの方はSSSE3, SSE4も対応してると思うね。
間とばしてAVXだけとかだと色々都合悪いぞ。

個人予想ではSSSE3〜AVX版のK10コアも開発中でおかしくないと思う。

"えるえる"はもういいよ。何一つネタとして面白みがないもん。
電波飛ばすならばもっと面白い方向に飛ばしてよ。

うーん、じゃあお言葉に甘えて新手の大ネタもでてこないのでしばらくは休業するわ。

>>587
まあ、このへんの命令そのものを実装するのはそんなに難易度高くないでしょう。
μOPs何個も吐き出して何サイクルかかってでも実行出来れば、実装したことになるからね。

「高速に実行出来る実装にする」ってことになると実際問題無理でしょ。

SSE4を使う上でパフォーマンスの要になるのは、SIMDレジスタ/GPR間の連携。
たとえば文字列操作をSIMD演算ユニットでやらせたりとかできるようになった。
SIMDレジスタの各要素を比較して分岐条件フラグを更新する命令も追加されたし
データ交換命令も大幅に拡充されている。

一方でAMDのSIMDの実装はと言うと、・・・
SSE2までに実装されてるmovd xmm, r32ですら何サイクルも要する。伝統の分散クラスタ構成の宿命。
なぜなら、物理的にレジスタファイル・実行パイプラインが離れている上に、同期とらないといけないから。
Shanghaiですらこんな酷い数字だからね。
> 979 SSE2 :MOVD r32, xmm L: [diff. reg. set] T: 0.42ns= 1.00c
> 980 SSE2 :MOVD xmm, r32 L: [diff. reg. set] T: 1.18ns= 2.83c
> 981 SSE2 :MOVD r32, xmm+MOVD xmm, r32 L: 4.79ns= 11.5c T: 1.08ns= 2.58c
http://www.freeweb.hu/instlatx64/

IntelのCPUがレイテンシ1でやってる処理にこれだけかかったら、下手するとXMMレジスタに転送するだけで
性能ロスになりかねない。

※分散クラスタ技術でこの程度の実装しか出来ないAMDのノウハウをもって
　Bulldozerで2つの整数クラスタを連携してReverse-HT（妄想）だとか
　とんだお笑いだが、まあいちいち死人に鞭は打つ気はない

それから当たり前だけどAVX自体もIntelのものよりも遅いよ。
Intelのものは1コアあたり256ビットSIMD論理算術命令を3命令/clk発行できるが
AMDのは128ビットSIMDユニット×2だからね。

きもすぎる

番号が飛びすぎ

>>597
AVX仕様書にでSSE4.2までのVEXエンコーディング版が含まれてるから
AMDが部分的じゃなしにフルセットのAVXをサポートするというならそのへんもサポートなんでしょ。
AES-NI/PCLMULQDQに関してはAVXと条件判定が独立してるからその限りではないけどね。

45nmのBulldozer時点ではSSSE3をようやくサポート予定だった。
あと一部SSE4.1の命令も含まれてたな

AMDが製造技術でIntelに一周遅れてるのを考えると、どこかを削らなきゃいけないのは仕方無いだろうね

K10コアだと、128bitのSIMDユニットがコアの1/4を占める
これが256bitなら1/3、512bitなら1/2にもなる
コアのサイズや消費電力を考えたらSIMDユニットを削るのが一番効果的

ﾌﾟﾚｽ子ｽﾚにてSIMMとSIMDの勘違いをした決定的瞬間のログ（雑音が”録音”と呼ばれていた時代のログ）
http://z-temp.hp.infoseek.co.jp/2ch/Prescott699-.html

>>605
え、そんなにデケエの？
カリカリに最適化しないとスカスカだとか
GPUじゃあ全て取っ払って全てスカラユニットにしたとかいう
噂のSIMDユニットが？
ほんと要らない子っぽいな

GPUで全部スカラなんて存在するか？
SIMDの典型例だと思うんだが

>>586
オンラインゲームの９割が韓国製なのにUnrealエンジンとか
外れたこといってるからだめなんだよ。

ttp://pc.watch.impress.co.jp/docs/2008/0707/kaigai_02l.gif
ttp://www.4gamer.net/games/050/G005004/20080614003/
AMDはVLIWによる並列処理を
NVは「x86コアのALUでの並列演算」みたいな処理をしているらしい

>>590
”結構おいしい”ポジションどころか来年の大本命だろ
Bulldozerより売れる要素てんこ盛り。

今のAthlon IIの価格帯で投入したら間違いなく売れる。

これまでの実績から、AVXとか拡張命令が大きく普及することは
なさそうだけど、裏を返せばそれくらいしかできることがなくなった。
そういうことでしょ。コアそのものの改良や拡張では大きく性能を
押し上げるような技術はほぼ出尽くして、プロセス縮小ぐらいしか
残ってない。

>>608
逆だろ。
SIMDやVLIW使ってるGPUなんて聞いた事無いぞ。
16bit演算器や32bit演算器でSIMD回すのってSSE5でやっと実装されるんだぞ。

GPUはSIMDユニットの固まりなんだけど、そんな基本的なことも
わかってない>>613は小学生か？

とりあえずGPUがSIMDだという記事見つけてきた
AMD
ttp://pc.watch.impress.co.jp/docs/2007/0515/kaigai358.htm
Nvidia
ttp://pc.watch.impress.co.jp/docs/2007/0416/kaigai350.htm

SIMDもVLIWも使ってないGPUを探すほうが大変（最近は）

「スカラプロセッサのSIMD構成」の件は>610見れば済むから

i5 650
981 SSE2 :MOVD r32, xmm L: [diff. reg. set] T: 0.13ns= 0.44c
982 SSE2 :MOVD xmm, r32 L: [diff. reg. set] T: 0.12ns= 0.40c
983 SSE2 :MOVD r32, xmm+MOVD xmm, r32 L: 1.19ns= 4.0c T: 0.17ns= 0.58c

nano
979 SSE2 :MOVD r32, xmm L: [diff. reg. set] T: 0.62ns= 1.00c
980 SSE2 :MOVD xmm, r32 L: [diff. reg. set] T: 0.62ns= 1.00c
981 SSE2 :MOVD r32, xmm+MOVD xmm, r32 L: 4.33ns= 7.0c T: 0.62ns= 1.00c

phenom2
973 SSE2 :MOVD r32, xmm L: [diff. reg. set] T: 0.33ns= 1.00c
974 SSE2 :MOVD xmm, r32 L: [diff. reg. set] T: 0.94ns= 2.83c
975 SSE2 :MOVD r32, xmm+MOVD xmm, r32 L: 3.83ns= 11.5c T: 0.64ns= 1.92c

ああ・・・
確かにこれじゃベンチで差が付くわな
特にSandraあたりじゃ

AMDもリネーム商法やめてきちんとした
CPU作れよなぁ

サンドラのFPUなんかはマジで絶望的な差がついてるからな
i7とPhenom�Uを並べてみるともうね･･･

CPUでリネームといったら
レジスタリネーミングだよな

レジスタリネームできないＣＰＵは欠陥ＣＰＵと呼んでも過言じゃないなｗ

Bulldozerは半導体関連に投資している
企業なんかを騙す目的ででっち上げている
だけだから、実際に出るわけが無い。

もしこんなアーキテクチャの製品を出荷すれば
性能なんて絶対でるわけがない。
平成電電といっしょだろBulldozerなんて

雑音先生おつとめご苦労様です。

最初は本当に性能が出るアーキティクチャの予定で作り始めたんだろうから
最初から騙すつもりだった平成電電と一緒にするのはどうかと。

まあ実際には>>601
> ※分散クラスタ技術でこの程度の実装しか出来ないAMDのノウハウをもって
> 　Bulldozerで2つの整数クラスタを連携してReverse-HT（妄想）だとか
だったんだが、世の中やってみないとわからないこともある、ということだ。

nanoより劣るのか

>618
こうやって数字出されるともう何とも言えんな（苦笑）

そういう時こそ
"むしろ〜と言える"的
棒グラフの出番じゃないか

ちなみに、世に出回ってるnanoはプリフェッチが無効で
ここで比較してるものよりさらに遅い
ttp://www.viatech.co.jp/jp/products/processors/nano/
（だからスライド中でワザワザプリフェッチ有効とか書いてる）

C3スレじゃだいぶ前にMSRいじって
有効にする方法が見つけられてるけど

SSEに力入れたくなくてATi買ったんじゃないか？

GPGPU統合路線はどこも確定的だったから
GPUを新規開発する体力の無いAMDは買収という形になっただけでは
長期的な観点も大事だけど現状短期的に結果も出ておいしいです状態

CPU部門に比べたらGPUの売上は微々たるものだ。
それなのにATI買収に莫大な額払ってんだから美味しくは無いだろう。

>>633
IT関連企業が企業価値（時価総額）で高かった時代に買収したからね
ただ、買収しなかったら現在AMDが存在してなかったかもしれない…

新規に競争力のあるGPUを開発するのが困難なのは、
Intelの惨状を見ても、実質二強になってる現在のグラフィックチップ市場を見ても明らか。
買収に大枚はたいたのは事実だが、もしATI買ってなければ
今頃もっと苦境に立たされていただろうな。

>>633
x86SIMDvsGPGPUの戦いはこれからだ

>>579
売れ線のMMOやMOは結構64bitのWindows７に対応してたり対応予定だったりするぞ。Vista時代とはえらい違いだw
FF11、RO、リネ２、GNO3。あと保証してないけど大航海とPSU
64bit７に対応するのにDirectX11に対応しないのも変だと思うが


まあスペックだけでいえばMMOに11はいらんから11に対応はしててもいつまでたっても最低ラインが9.0cなのは必然と言えるんだがw

64bitのWin7で動くよう修正しているだけで、64bitネイティブに書き換えているのとは違うんじゃないの？

Vista時代とは…って
Vistaの頃もPOLが未対応だっただけで
公式からクライアント更新すれば普通に動いたし
中身は32bitだからそもままVistaで動いたし
Vistaで動いて7で動かなくなることもなかろう

>>633
CPUの市場規模は3億個/年
GPUの市場規模は4億個/年

GPU無しじゃCPUの方でも戦えない

48コアCPU　Many-core

http://pc.watch.impress.co.jp/img/pcw/docs/349/232/1.jpg

http://pc.watch.impress.co.jp/img/pcw/docs/349/232/2.jpg

http://pc.watch.impress.co.jp/img/pcw/docs/349/232/6.jpg

http://pc.watch.impress.co.jp/img/pcw/docs/349/232/7.jpg

http://pc.watch.impress.co.jp/img/pcw/docs/349/232/12.jpg

>>641
貼り付けるスレ間違えている。
というか。既出過ぎてそっちのスレでもスルーだろｗ

>>631
SSEとか浮動小数をGPUでやる時代が来れば勝つる！

誘導張り忘れた…。

Intelの次世代CPUについて語ろう 42
http://pc11.2ch.net/test/read.cgi/jisaku/1262241441/

ちょっと聞いてくれよ
またAMDさんがホラを垂れ流し始めたぞ

６コアを4月に発表するとか嘘言い始めたぞ

雑音君もブーメラン投げずに自分に突き刺す事が多くなってきたよな
毎度毎度の繰り返しでブーメランを投げるのも面倒くさくなったか？

あのーAMDはCPUがダメってスレどこでしたっけ？

凄い電波・・・
6コアは発売済み

ここですね

>>648
６コアなんてうってねーぞ
証拠だせや

価格比較サイトも知らないなんて気持ち悪過ぎる
これ見て消滅してもらいたいもんだ
ttp://www.coneco.net/specList.asp?FREE_WORD=&DISPLAY=20&SPEC_ORDER=DEF&LOWPRICE=&HIPRICE=&MAKER_NAME=&OP1=Opteron&OP2=&OP3=&OP4=&OP5=&SPEC=1&ORDER=&CATEGORY1=0150&CATEGORY2=10&CATEGORY3=10&SID=CO&SHOP_ID=&LIST_KIND=0

ウイルスサイト貼るな

NOD32で防げ

NODじゃ無理だろｗ

>>650
http://akiba-pc.watch.impress.co.jp/hotline/20090620/etc_amd.html

今度はブラクラを踏むのか？

NOD32なら安心

Magny-Cours恐ろしく安いな
AMDは焦土作戦やるつもりなのかも

Opteronのシェアが大変なことになってるからな
相手がBecktonだと考えるとこれでもキツイんじゃないの

Opteronのシェアなんて今も昔も
1%もないだろ

バカが騙されて買うものと相場決まっているw

安いのは一年前のチップのニコイチだからだろ。

>>660
改良を加えているとはいえ…な。
安いといっても安くないけど。

ＮＯＤ３２使ってるバカなんてまだいるの？

>>662
これを張れって命令ですか？

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

ありがとう＾＾
eDRAMの詳しい情報がわかるからうれしいね

本当ここに来る奴って
現実を見ないよなぁw

何と戦っているんだかw

ここで戦ってる奴は誰ひとりいないよ＾＾
i7 920ＢＴＯマシンでGF9600GT　”128bit”の神オプションを選択して購入したイケヌマが一匹
八つ当たりの怪電波を垂れ流してるみたいだけど

>>666
誰だよそれw

>>667
あら？　自分のネタに無自覚なの？

>>668
i7なんて持ってねーしw
貧乏人と違ってXeon以外かわねーし

そういや某スレでイケヌマに認識できない事があるって教わった気がする

本人はよくわかってるはずだからGF9600GT地雷踏んだ情報弱者はあなたですか？って聞いてみるといいよ

>>669
Xeonじゃないといけない理由ってあるの？i7とか貧乏人の持ち物？やっぱ低性能なの？
よくわからないからXeonとの比較で教えてくれない？

殺菌終了

9600GT128bitと雑音くんをリコールしてください＞＜

ごみはゴミ箱へ

ララビーみたいに、K6をいまのプロセスで作れば一ダイに何個乗るんだ？

何十個も乗るんだろうけど・・・
今時のマルチコアCPUの問題はデータの整合性じゃないかな？

Fermiやララビーを見てると、大量のコアと分散キャッシュをバスで繋ぐと、そこが電気とシリコンを馬鹿喰いしてるような気がする
演算器の部分では消費電力の予測をミスったりはしないと思うから、問題はそこなんじゃないかと

Bulldozerの2コアで1モジュールってのは、バスの数を増やさずにコアの数を増やすためのものじゃないかっって気もする

>>677
一旦採用したリングバスを、その使われ方を分析した結果捨てたみたいに
演算機だけでなくバスも含めて多コア環境でのシリコン/電力の効率化を図った結果ってことかな？

K-6　350nm　162mm2

単純計算すると、45nmでコレを作った場合、面積はおよそ６０分の１、つまり2.7mm2。
超単純計算で270mm2（約17mm角）のダイに１００個乗る。

トランジスタ数2237個のi4004で40万コア＠45nm 300mm2

お前ら優しいな。明らかに頭悪いレスなのに。

>>676
単純に現行プロセスにシュリンクして、
コンシューマー向けで許容されるダイサイズに敷き詰めたらいくつ載るんだってなら>>679
勿論動かないので何の意味もない。

各コアがK6ベースのマルチコア（メニイコア）CPU作るなら
何コアぐらいのが作れるのって意味なら、↑よりかなり控えめにしないと調停部分が破綻する。
Intelの48コア試作チップみたいな全く異なったアプローチが多分必要。

過去のCPUでメニーコアやるとしたらAthlonXPぐらいじゃないの。
あれは180nmで12x16mmぐらいだったから45nmにすれば16コア
ぐらいは軽く乗りそうだ。

そういうのを踏まえた上で、軽く言ってるだけじゃないのか？

常識を得意げに語るのは恥ずかしい

配線層も計算に入れないとな。
k6は５層だったか。phenomは何層だっけ。

ポラックの法則とシンプルコアを連呼してた誤答さんはどこへ逝った

困

>>601のサイト各opの実行時間が分かって便利だな
movupdの使い道が浮かばなかったんだけど、
これ見て改めてmovapdだけ覚えておけばいいなと思ったｗ

マニクルって4chだから2Gの8コアでも用途次第じゃ倍のパフォーマンス発揮するな

まあMCMでメモコン倍だからね

「恥かしいﾗﾗﾋﾞの真似をAMDがしたら」なんて話で何で盛り上がってんの？

インテルの恥ずかしいニコイチＣＰＵのマネをしたMagny-Coursが出たから。

HypertransportをFSBと比べるのは可哀想だ

>>691
"Magny-Cours"のMCMと、
PenDのやっつけを一緒にするなよ。

苦し紛れは双方同じだろうけど。

DT向けで尚且つダイサイズに余裕のあった圧や羊歯でニコイチしたあの恥かしさを
まあ確かに少しは真似してるなあ

Core2Quadもニコイチだよね。

IntelのCPU間接続がP2Pになって、マルチプロセッサ構成での不利がなくなるだろう
巨大ダイのXeonMPに対抗するには、
AMDとしてはMCMで1パッケージ辺りのコア数増やすのが、合理的だったんじゃないの？
Nehalem-EXは違うけど、Intelのインド・バンガロールチームみたいに、
鯖用に派生ダイ作る専業チームを別に作る余裕なんてないだろうし。

ダイの巨大化ってあんまりよくないことなんだけどね。
よくないと知りつつ複雑なトレードオフを行った結果で
そうなるのであって。

何も考えずに巨大チップを設計して、去年から出る出る
と言って１年遅延している会社もあるみたいですがね。

100mm2程度のチップのMCMなら、ひとつのダイで作れないほうがおかしいが、
400mm2クラスのチップでMCMなら仕方がないと思うぞ。

文句を言うなら、900mm2クラスのチップを現実的な値段で作れるという根拠を。

個人的には、現時点で4core以上*2 のMCMはしょうがないと思ってる。

どうせ並列向けにプログラムを作り直すのだから
さっさと諦めてNUMAにして欲しい

>>693
>苦し紛れは双方同じだろうけど。

両社とも
今の時期に「もうこれしか出せない」と微妙なモン出してくるよか
数年後にちゃんとしたの出して欲しいよな。
現状マルチコア需要が逼迫してるわけでもないのに。

別に
どちらもちゃんとした利点があったからやったことで
intelのC2QまでのMCMはマルチコア以前に帯域が逼迫していたから6coreでも微妙だった
magny-coursはそうではない
それだけのこと

プログラミングモデルは通常のマルチコア？それともマルチソケットライク？

GPGPUでのマルチスレッドは、GPU側でスレッド管理を行うので
CPU側はまったく意識する必要はない。コンフリクトもGPUで管理
する。ていうか大きいデータをコアごとに割り振って並列計算する
のがGPGPUなのでコンフリクトしようがない。

CPUで言うマルチスレッドとはまったく概念が違う。

レジスタ数も全然違うしね

2コイチコア売るって酷すぎる

>>705
今年は駒がないから許してあげて！
一応コア間のHTを強化したし、
メモリも双方のコアのメモコンを使って
4チャンネルを実現しているし！

>>706
わかった

なんか、インテルのi3とかは、PCよりむしろ組み込み用途としてホームオートメーションのセンターに使用されそうな製品だな。

コンピューターメーカーは家庭にあるマイクロコントローラーを結びたかった筈なんだが、船頭が多くて失敗していた。

AMDでは、どれがそのクラスになるんだ？

クアッドコアでいいからメモリ８本使わせてほしいなぁ。
MBの実装面積が厳しいか。

http://enthusiast.hardocp.com/image.html?image=MTI0Mzg5MDcxM1hIaUNtcm9ZTjFfMV8xX2wuanBn

これを使うんだ。

ノンパリ男割りママンはお金がかかるからきらいです

>>706
まあ何にせよ
とりあえず出してみましたで終わる商品だからどうでもいいわ

>>708
Intelではi3ではなくてATOM系がそれだろ。
いまは存在しないがAMDでは来年出るBobcatかな？
i3やi5クラスが対抗ならLlanoがそれ。

6コアってやっぱ9万ぐらいするの？

3~4万前後だろ
870あたりにぶつけるんだろうし

最初から3つ4つ出すし
25k〜45k位じゃないか競合的に

４万はない。
Phenom II X4 965BEが17Kくらいだから、その1.5倍の25kだと思う。

Hex Coreが3万だったら5年振りにシステム一式買い替える。

しょせん一年前の鯖CPUのマイナーチェンジ版だろ。
５万以上は絶対にありえない。
高くて32k。

719がItanium2が100万するって知ったら発狂しそうだなｗ

DT兼用アーキな6コアOpでも30万するが

>>719の欲しい価格と現実は違うからなぁ。
ただ全部で3モデルあるから、下位では3.2万クラスはありそう。

下位で3.2万もするなら、Intel買うでしょ

>>719は変だが>717みたいな計算で合ってるだろ

Opteronの8コアの下位モデルが309ドルあたりになるらしいから
Phenomの6コアならかなりリーズナブルかも

ネイティブにこだわり4コアをなんでMCMで作らなかったんだろう？

MCMに関するノウハウが無かったから

>>726
「ただ繋ぐだけのMCMなら簡単」だけど、
性能を出したいなら改良を加える必要があったからだろ。

4コアに関してはダイサイズ的に行けると判断したのでは？

自社の65nmプロセスの出来がもっと良いものだと踏んでいたんだろうね

AMDは65nm、Intelは90nmの出来が悪かったもんね

もともとFSBで2つのダイをバス接続できるPentium4と違って、
メモコン内蔵のK10は「繋ぐだけ」というわけにはいかないから、
MCMでクワッドという選択肢はとれなかった。
Magny-Coursもそれは同じで、ダイ1個のLisbonとはソケットが変わってしまう。

ﾗﾗﾋﾞは何で1コア*48MCMじゃないの？

その発想はなかった

>>732
あまりに非効率で金がかかり、パッケージサイズが肥大化しすぎるから。

だからFushionじゃねーつーの！！

>>735
なにそれ？

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20100301_351592.html

>>714
> 6コアってやっぱ9万ぐらいするの？
どうだろう?、コア数こそ多いが内実は整数演算性能が2/3だし6コア合計でも4コア相当でしかないこと・・・
128bitSSEも2ユニットを2コアで共有するから6コア合計でも6ユニットしか搭載されていない・・・
結論から言って高額商品にはなりえないと思うが・・・

まごうことなき知的障害者

>>738
> > 6コアってやっぱ9万ぐらいするの？
> どうだろう?、コア数こそ多いが内実は整数演算性能が2/3だし6コア合計でも4コア相当でしかないこと・・・
そんな単純なもんじゃないよ
整数演算性能は構造の違いによる得手不得手はあるだろうが総合的にコアあたりの性能は現状維持に留まるだろう

> 128bitSSEも2ユニットを2コアで共有するから6コア合計でも6ユニットしか搭載されていない・・・
IntelもSSEは1コア1ユニットだから同等だよ
(AVXは2コア1ユニットになるから性能半分になって不利だけど)

256bit→128bit
在庫処分乙…

このレイアウトとは大きく異なる、一回り大きめのLlanoダイレイアウト写真が流出していること。


これの画像ない？

今日の発表何あったのか
概要教えてください。

>>740
つまり整理すると6コアのBulldozerは4コアのSandy Bridgeに性能で勝てないという結論しか出てきませんな・・・

>>736
http://cybergarden.cocolog-nifty.com/blog/2010/02/cpu-bulldozer-6.html

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

>>745
そんな電波ブログ誰も関心無いだろ

>>745
なんと見事なAMD Fanboyじゃ・・・
ありがたやありがたや

X4 965は不本意にコレだけ価格落としてもまだkakakuで売れ筋1位は一回も経験無しか。
下位CPUをコア封印したりして手伝っても流石にもう初心者もAMDに騙されなくなったね。

C2D,C2Qの頃は全てにおいてintelに完全敗北したのはわかるが
馬鹿高いCoreiになってからもまるで勝てる要素無いな。

>>749
その割にIntelシェア落としてたねｗ

ほぼ横ばいだろ
で、要のXeonのシェアは爆age

雑音がまた湧いたか。
どうした？また母親に「生むんじゃなかった...」って言われたのか？

>>740
ttp://www.realworldtech.com/includes/images/articles/merom-2.gif
ttp://ja.wikipedia.org/wiki/%E3%83%95%E3%82%A1%E3%82%A4%E3%83%AB:AMD_A64_Opteron_arch.svg
＞SSE
Core2は整数とセット(?)で3ユニット
K8は小数点とセット(?)で2ユニット

Xeonのシェア絡みのニュースは3年前4年前の物しかないんだが…
雑音はﾌﾟﾚｽｺ使ってSIMM発言していた当時から進歩していないんだな

top500とか見て言ったんじゃね？

>top500

あぁ、あれか。
シェアはIntelが多いが性能はAMDの方が上ってやつか。

ネハレムXeonがボロカス過ぎてOpteronの足元にも及ばないTop500か

a

また信者脳か

信者脳は確かに痛いな。TOP500の結果とか誰でも観られるのに、
必死にそれを否定しようとする奴がいるからな。

ネハってなんでOpteronにすら勝てない訳？
QPIやCPU本体が爆熱爆食いするからかね？

>>761
ただ単に完全に最適化されたシステムが出ていないだけでは？
NehalemはOpteronシステムより性能は高いと思うんだが…。

こんな感じになるらしい…訳は下手なので誰か任せた！

ttp://www.xbitlabs.com/news/mobile/display/20100301223005_AMD_s_Sabine_Platform_Takes_Nearly_Final_Shape.html

おいおい…今時誤送信かよ。はやらねぇよ！！！！

>>764
斜め読み翻訳

最大4コア、TDP20-59W、DX11対応、USB3.0、バンクーバ(GPU)
3,4コア　TDP35W-59W
2コア 　TDP20W

GPUについてもごちゃごちゃ書いてあるが、纏めるのが面倒
後は任せた

>released in Q1 2011
しかしｋれ、間に合うのかね？

オレの職場にサーバーがあるがXeonのシールって申し訳程度の大きさしかないね
1.5ｃｍ×2ｃｍくらいだろうか

しかし、サーバーからの廃熱はすごい。
ドライヤーの弱くらい出てるっぽい。

Sabineという単語を見るたびにサーバインと読んでしまう。

>>765
去年からコア写真とか出しているし、
もう追い込み状態じゃないの？

>>761
キャッシュ性能とSSEでベンチ数値を稼ぐ仕様だから。
キャッシュから溢れたりSSE関係ない絶対的な性能が要求されるとヘタれる。
いわばF-1のネハにトラックのオプ。

>>769
> キャッシュから溢れたりSSE関係ない絶対的な性能が要求されるとヘタれる。
メモリアクセス性能もネハの方が高性能だと思うが?

スパコンTOP500で上位になるには、大規模な案件で採用されないとどうしようもないからね。
あと、XeonもNehalemになるまではプロセッサ接続がFSBで駄目駄目だったし。
ORNLは次もOpteron使うようだけど、CrayがIntelのCPU使ったスパコンを作るようになったら、
今までみたいに上位はOpteron多数って状況から変わるかもしれない。

スパコンの設計って数年単位で掛かるから
そう簡単にアーキテクチャの変更は無いんじゃない？
Intelが上位に食い込むには、相当なバックアップ(Intelからの持ち出し）
が無いと厳しい気がする

1000万台にも達するIAサーバ市場全体から見れば、スパコンは“ニッチ”だしな。
存在感が欲しいAMDにはスパコンは譲れない牙城だが、
Intelにしてみれば「スパコンにも使えるならどうぞご自由に」ぐらいのもんじゃないか。

つーかOpteronには、SPARC64VIIIfxみたいにスパコン向けのカスタム仕様を入れんのかね?
面白いと思うんだが。

＞メモリアクセス性能もネハの方が高性能だと思うが?
＞メモリアクセス性能もネハの方が高性能だと思うが?

大切な夢を見ているので2回書きました

>>772
　　-----------------
　　そう簡単にアーキテクチャの変更は無いんじゃない？
　　-----------------
2年前にIntelへの移行が決定して、開発が進められています。
http://www2.cray.com/global_pages/news_jp/Intel.html
　　==================
　　Crayの社長兼CEO、Peter Ungaroは次のように述べています。「Intelの高度な
　　半導体技術に関する専門知識とCrayの業界のトップスケーラブルHPCシステムの
　　技術がひとつになったときの可能性に興奮しています。Crayは最も革新的な
　　スーパーコンピューティングシステムを提供していると自負しており、将来、Crayの
　　顧客はより幅広いプロセッサテクノロジを選択できるようになります。この提携により、
　　HPC市場は、いつでも、世界中で最もスケーラブルなスーパーコンピュータに求め
　　られる最善のマイクロプロセッサを手に入れることができるようになります。さらに、
　　2012年のCascadeに向けたCrayの業界をリードするアダプティブスーパーコンピュー
　　ティング構想が強化されます。」
　　==================
AMDに縛られるのは来年でお終い。
Crayの次世代スーパーコンピュータ、"cascade"に関するプロセッサ移行の顛末に
ついてはこちらの記事もどうぞ。
http://www.geocities.jp/andosprocinfo/wadai08/20080503.htm
　　==================
　　CrayとIBMは，総額$500MのDARPAのHPCSプロジェクトの最終フェーズの契約者と
　　なっており，CrayはAMDのOpteronを使った XT-5の後継機を中心とするCascadeという
　　システムを提案していると言われていますが，このCascadeに関して，Intel CPUに変更
　　したいとDARPAに申し入れているとのことです。
　　==================

参考までに、最新のCray CTO, Steve Scott 氏の "Cascade" に関するコメントも
拾ってきました。PRIMEUR Weekly 誌のインタビューより。
http://enterthegrid.com/primeur/09/articles/weekly/AE-PR-09-09-52.html
　　--------------------
　　(Scott:)
　　We are continuing to work on Cascade which is our DARPA-HPCS programme s
　　ystem. That will be coming out in 2012. It will have, for the first time since the
　　introduction of the the XT line, a whole new infrastructure: New cabinets, new
　　cooling designs, a hybrid optical interconnect. There will be electrical links within
　　a couple of cabinets and optical links everywhere else. And we will also develop
　　by that time Intel processors. Now we sell Intel processors already in the CX1,
　　the desk side system. With the next generation network that we are doing for
　　Cascade we will have a PCI-Express based processor interface and we will also
　　come out with an Intel based board.

　　Primeur: What is the largest Intel system that you have now?

　　Scott: The biggest one is in the CX-1, the desk side system. We also have some
　　clusters we did for customers. But for our main product line it is AMD until we get
　　to 2012.
　　--------------------
AMDとは、2012年でおさらば…と。

2012年からはIntelも扱いますよというだけでAMDとオサラバするわけじゃない
最近作ったG34プラットフォームでBulldozer16コア「Interlagos」も普通にサポートしていくだろ
CrayがGPGPUについてどれだけ力をいれるかによってAMDの優先度は変わるだろうけど

ORNLに採用だっけ？＞Magny Cours

>>740
IntelはCore 2からずっと1コアあたりSIMD ALU×3だが？

また気持ち悪いのが

SIMMなのかSIMDなのかはっきりしようぜ
http://z-temp.hp.infoseek.co.jp/2ch/Prescott699-.html

>>777
（わずかながら）Intel「も」扱ってるってのは現状のことであって、
今後は文字通り大規模案件はIntelメインになるって話なんだが



> CrayがGPGPUについてどれだけ力をいれるかによって

GPGPUを優先するなら尚更AMDはないだろう。倍精度の実効性能稼がないといけないのに。
現実的には28nmプロセス以降のFermiアーキくらいか？

てかなんでそれで【CPUまで】AMDを選ばないといけないかね
仮にFireStreamを選ぶとしてもXeonでいいわけだが

Opteron+FireStreamだと値段安くしますよ、じゃないの

HyperTranportを忘れてますよ団子さん。

IntelベースだとFermi他ヘテロジニアスなinterconnectが
やりにくくなるような。

Crayのはララビーが前提でないの

現状の話をすればGPGPU対応のCray CX1はXeon＋Teslaだ
HT直接続でないと性能が出ないとなればQPIをライセンスすれば良いだけの話なので
2012年時点でAMDがどうのこうのは無いな。

Intelとしても1ソケットあたりQPI線が4本出てるXeonMPをHPC向けに売るには良い機会となる

ORNLの次世代がHTでfermiとmagni-coursを直結という構成だけど、
同じようにFirestreamでもやるだろ
Fermiがポシャった場合の代替案として裏で動いてそうな気がする
それに40nmですらグダグダなのに28nmのFermiとか夢見すぎ
それと、現実の倍精度の性能はAMDが圧倒しているんだが

＞それと、現実の倍精度の性能はAMDが圧倒しているんだが

Fermiは倍精度のスループットが単精度の1/2なので圧倒もクソもない


> それに40nmですらグダグダなのに28nmのFermiとか夢見すぎ

TSMCは28nmでHKMG採用だから多少マシになる

ちなみに現FireStreamの倍精度は単精度の1/5

>>786
AMDにQPIライセンスするの？
AMDが対応するとは到底思えんね

それともFermiベースのTeslaにQPI積んでもらうの？
ノーマル版の開発すらグダグダなのに、そんなカスタム化なんて無理

鯖もだけどスパコンはバグに関してシビアで
バグと言えばIntelだけどそれは置いとくとしても
今までのGPUは描画しか考えてなくてメモリなんかのバグ防止の機能が足りないから
スパコンに使えないとかどっかで見たんだが
今のﾗﾃﾞはどうなんだ
Fermiはそこにも手を入れるらしいけどAMDATiのほうは今firestreamとradeonで差が無さそうなくらいだし

まあ普通に考えればPCIe Gen3だろうね

Fermiが予定通り出てたら凄かったけど、
歩留まり低い、爆熱、高消費電力、開発難航らしいからね、もう諦めろよ

>>788
夢を見すぎだろ・・・Feｒmiの現状をちゃんと見てみろよ
40nmですら製品として成立するかどうかの瀬戸際の攻防をやってるんだぞ
ATiだってまるまる1世代つかって40以下のノウハウ積んで５ｘｘｘをリリースしてるのに
28nmのFermiがさっくりトラブル抱えずに出せると思ってるのか？

>>791
たとえばメモリがECCに対応してるかどうかだな
っつーか内部のSRAMも含めて必要だが

不都合な内容には頑なに心を閉ざす子

そもそもAVX世代にGPGPUって生き残ってるのかしら
CPU内蔵のベクタエンジンのスループットはムーアの法則以上のサイクルでスケールできる
こと倍精度に限れば電力効率的にも逆転するだろう

>>794
40nmはHKMGすら非対応だから参考にならない

HD 5870・・・単精度浮動小数点演算で2.72TFLOPS　倍精度544GFLOPS
HD 4870・・・単精度浮動小数点演算で1.20TFLOPS　倍精度240GFLOPS

>>791
> 鯖もだけどスパコンはバグに関してシビアで
> バグと言えばIntelだけどそれは置いとくとしても
> 今までのGPUは描画しか考えてなくてメモリなんかのバグ防止の機能が足りないから
> スパコンに使えないとかどっかで見たんだが
> 今のﾗﾃﾞはどうなんだ
> Fermiはそこにも手を入れるらしいけどAMDATiのほうは今firestreamとradeonで差が無さそうなくらいだし

中国の天河1号というスパコンがHD4870x2搭載でTop5にランクインしているから問題ないな
HD5xxxからはECCにも対応するしね

ttp://pc.watch.impress.co.jp/docs/news/20091116_329389.html
天河一号はXeonと同数のRadeon HD 4870を搭載し、上位5位の中でGPUによる演算も行なう唯一のシステム。

HKMG以前の基本的な設計のレベルでこけてるのがFermiだつってんのに・・・・

>>798
HKMGすら非対応なのにグダグダなんだがw
難易度が上がる28nmでスムーズに開発出来るとは思えんね

残念だけど普通にAMDが先行して止めをさされるよ

>>800
ECC無しグラフィックメモリ＆エラッタ100人できるかなXeonで「問題ない」は無いんじゃないか

確実に言える事は
40nmに現在進行形で四苦八苦して28nmどころでないFermiを抱えてるｎV
40nmを既に市場投入して現在進行形で28nm製品の開発が進んでるATi

団子は逆神になりつつある予感

疫病神ってはっきりいってやれよ

5-wayのVLIWでGPGPUだと!? バカバカしい! 私は部屋に戻るぞ!

隆志！押入れは部屋じゃないのよ！出てきなさい！

ぼくドラえもん

予めエラッタがわかっていれば、致命的なのは制限事項として予め避けられるから、
問題ないんじゃないの？
運用してから、致命的なのが出てくると困るだろうけど。

運用してから、致命的なのが出てくるのは最近だとAMD製だな。

という夢を見ていたい自称年収5000万の在日韓国人40歳。のひとりごと

誰もOpteronでプロダクションシステムを運用していなければどうということはない

Intelのエラッタはハンパないからな
シェア確保にどんだけ金と圧力を使ってきたのやら

具体的にどのエラッタ？

i7
既知エラッタ数は、C0が108その内D0でfixされたのが16、残り92件は放置
http://download.intel.com/design/processor/specupdt/320836.pdf

C2Q
ステッピング変更でfixされたもの・新たなエラッタ、合わせて78件
http://download.intel.com/design/processor/specupdt/318727.pdf

C2D
ステッピング変更でfixされたもの・新たなエラッタ、合わせて76件
http://download.intel.com/design/processor/specupdt/318733.pdf



AM3の既知エラッタ数：34
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/41322.pdf

>>816
それどちらも基本的に実害ないじゃんw

運用してから、致命的なのが出てくるのは最近だとAMD製だな。
確か２度程あったよな、計算ミスとTLB破壊だっけ?

>817
おまえ...馬鹿だろうw
TLBは兎も角、計算ミスはおまえのトカゲ並みの脳みその方だろうw

馬鹿な親から生まれるとガキも馬鹿なんだなww

>>818 そんなこと言っても緊急に返品されてたじゃんw

http://www.fudzilla.com/index.php?option=com_content&task=view&id=10707&Itemid=35
i7にもTLBエラッタあるんだけどねｗ

クリティカルナエラッタはインテルもAMDも普通にFixするだろ、あほじゃねーの？

>>820 だからそれは実害ないじゃんw そこがAMDと決定的に違うところだろ?

実害が出る出ないはi7は発売当初からそういうエラッタが出る使い方するなって公表したからってだけのはなしだろ
エラッタのある製品を出して居直ってるだけなのにそれを誇られてもね

>>822
居直るのではそれが品質ってことだろ?、違うのかいw
潜在するエラッタなんてものはいい加減な調査しかしてなければ幾らでも減らせるのは常識だろ?
AMDが優秀だから顕在化したエラッタが少ないとは思えないね。単に手抜きだよ、予算ないし・・・

×居直るのではそれが品質ってことだろ?　○居直るのではなくそれが品質ってことだろ?

まぁ、おちついて>820の文章を読めよ、結局CPUは何の改善もしないままだろ？それが品質って言いたいんだろ？
やったことは後だしのBIOSレベルでエラッタの該当するアドレス変換バッファに制限かけてるだけじゃん。
それってAMDのTLBエラッタの対処と何が違うの？何が品質？寝ぼけてるの？

いい加減スレチだな、燃料投下するからおまえらおとなしく市んでくれ
AMD’s Sabine Platform Takes Nearly Final Shape.
http://www.xbitlabs.com/news/mobile/display/20100301223005_AMD_s_Sabine_Platform_Takes_Nearly_Final_Shape.html

あー、もういいや雑音の言うことは全部正しいんだよ正義だよ。
いんてるさいこー、やっぱいんてるがいちばんだね！

これでいいんだろ？アホくさ

>>825
> やったことは後だしのBIOSレベルでエラッタの該当するアドレス変換バッファに制限かけてるだけじゃん。
> それってAMDのTLBエラッタの対処と何が違うの？何が品質？寝ぼけてるの？
だから実害があるか無いかの違いだろ?、Intelのは処置するまえと後で性能に殆ど違いがない・・・
それに対しAMDのは笑えるほどに性能差が発生し最悪なケースだと1/2まで性能低下したw

平日昼間から雑音は元気だな

欠陥があっても放置する会社の部品をスパコンに使うか対処する会社の部品使うかってだけの話なのに、
JDQsgmTjはなに必死になってるの？
JDQsgmTj＝放置プレイ好きのM
以降放置でｗ

Intel・・発売前に入念なvalidateを実施しており致命的な問題が発生したら製品として出荷しない体制となってる
AMD・・発売前に適当なvalidateを実施しており致命的な問題も見過ごすケースがここ最近2度程発生した。信頼性に疑問あり

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

LlanoのTDP59Wってデスクトップも含まれてるんだよな？
今回発表されたのはノート向けなのか？

AMDはBulldozerでまたやってくれそうな気配だから市場に出回り安全が確認されてからの購入にした方がよいだろう。
性能は期待できないけどな。

Intelのほうが入念にValidateしてるってのはその通りだろう
ゆえに、P55のUSBとか分かっててあえて売ったとも言える

>>162によれば
他から寄って集ってエラッタ探されるのがAMDCPU

他（ユーザーというか主に雑音）に寄って集ってエラッタ押し付けるのがIntelCPU

エラッタを直ぐに改善するAMDと放置のintel
P55のエラッタの対策verはどうしたw
H55の異常発熱はどうしたw
少しでもまともな神経してたらバグだらけのIntelなんかは使わないよw

最近のAMDの安定感ときたら異常に高いから困る

>>833
> LlanoのTDP59Wってデスクトップも含まれてるんだよな？
> 今回発表されたのはノート向けなのか？
ノート向けだと思われますね、基本的にパワーゲーティング機能でもっさりしそうだしさ・・・
しかしその分省電力性能はIntel並みになると思われる。GPUがDirectX 11対応だから喜ばれるのではないかな?
こちらはBulldozerと違ってそれなりに売れるかも知れないね。

> 最近のAMDの安定感ときたら異常に高いから困る
そうか?、少しOCすると直ぐに不安定になるが・・・

>>831
＞Intel・・発売前に入念なvalidateを実施しており致命的な問題が発生したら製品として出荷しない体制となってる

いや、だからi7はTLBエラッタは無修正で今でも出荷してるし、それをAMDと同じようにBIOS側でfixしてるだけ。
やっぱいんてるってさいこう、いんてるならうそつきでもよゆうでいちばん。

Intel・・発売前に入念なvalidateを実施しており致命的な問題が発生したら「ファイル移動」のようにユーザーの知能を致命的にして肩代わり的解決をする体制となってる

その状況証拠たりえるのが雑音

fixして性能が下がらないならそれで問題ないような…
>Intelのは処置するまえと後で性能に殆ど違いがない
これが本当ならな

それより次世代スレとは思えない気持ち悪さなんだが
2名ほど該当スレに移動してくれないかな

>>840
> いや、だからi7はTLBエラッタは無修正で今でも出荷してるし、それをAMDと同じようにBIOS側でfixしてるだけ。
> やっぱいんてるってさいこう、いんてるならうそつきでもよゆうでいちばん。
お前が一体何に拘っているのか理解できない、基本的にBIOSで対応出来ているのなら何も問題はない。
もちろんAMDのような最悪1/2に性能劣化等する事例は除く。

>>842
> これが本当ならな
本当だよ、だってベンチ結果変わらないじゃん。

>>842
そうだな、次世代スレで淫の現行品やAMDの1世代前の製品のエラッタの話なんてもうやめる。

>>842
ハードウェアエラッタ・・・ソフトウェアでは解決出来ないので応急処置で機能を止めるくらい。直る確率は高い
ソフトウェアエラッタ・・・マイクロコード等を書き換えれば済むがその部分を直したつもりでも単にバグが他所へ移っただけな可能性も高い

とまあこんな感じの判断が
脳に致命的なエラッタを抱えていると全く出来ず
常に笑われ気持ち悪がられるのが雑音なわけだよ

AMDに不利なことを言われると、すぐ雑音呼ばわりする奴のほうが気持ち悪いんだが
レッテル張りや人格否定以外で反論しろよ

知的障害者が自作PC板にどれだけ居るかを考えれば
この板の知的障害者＝雑音　と判断して差し支えないんじゃないか？

>>779
> IntelはCore 2からずっと1コアあたりSIMD ALU×3だが？
そうだね、同じ128bitSSEユニットと言ってもAMDのはSIMD ALU×2でIntelのはSIMD ALU×3の違いがある。
BulldozerはSIMD ALU×2の128bitSSEユニットを2つ搭載し2コアで共有する形式になるから一応は1コア動作時は128bitSSEx2の性能を発揮する。
それに対しSandy BridgeはSIMD ALU×2の256bitSSEユニットを1コアに付き1台搭載する。
これだけを見ても同コア数対決だとBulldozerはSandy Bridgeよりかなり性能が悪いからコア数で勝負するしかない。
Sandy Bridgeの4コアに対しBulldozerの6コアでも勝てないだろうな・・・
更に言えば整数演算性能でもBulldozerはSandy Bridgeに勝てないから、後はもう省電力勝負しか無さそうだ・・・

訂正
お世辞かつ簡潔に「知的障害者」と言うことが多かったけど
正しく言うなら「最重度知的障害者」昆虫未満の知能＝雑音　だな

どう見てもID:9jfob2PR＝知的障害者＝雑音にしか見えません・・・・

NGに突っ込んだのでもうアレは見えない

IもしD:JDQsgmTjが雑音じゃないならコテ付けて欲しいんだが

>>835
> Intelのほうが入念にValidateしてるってのはその通りだろう
入念さにAMDとIntelに差はないよ
シェア差はともかくCrayやIBMと協力してHPCやサーバー製品開発してるんだからな
Top10なんかはどれも国レベルで運用してるからな、時間をかけてあらゆることを想定して試験くらいしてる

> ゆえに、P55のUSBとか分かっててあえて売ったとも言える
最低の企業だよな、傲慢にもほどがあるw
FixしたVerを去年末に出すとか言ってたのにまだ出してないし続報もないんだぜ

ごめんID:JDQsgmTjは雑音だった
スレ汚し済みませんでした

791 Socket774 sage 2010/03/03(水) 14:36:12 ID:JDQsgmTj
>>788
> AM2だったら5600+≒E6600ってところだろ。
5600+はE4700にすら負けているようだけど・・・
http://www.anandtech.com/bench/default.aspx?p=30&p2=63&c=1

またループかっｗ

>>856
テスト項目総数３１
E4700 > 5600+ の項目数１４

>>849の話題逸らしお花畑が遁走の合図なら「スレのループ」にはならんだろう

「AMDは小数点とベクタを（と超並列も？）GPGPUに移す予定」って部分を
ソース無しで言ってる以外は日本語喋ってるかどうかも不明なくらいで誰も食いつかないし
奴の脳内ループ＝壊れた録音テープはいつものことだし

すまないAthlon総合スレとごちゃ混ぜになってるところに>>858を見て
またかよ！って気分になった

>>856
両方使ったことがある人に言わせると
E6600はベンチやSSE系だけが速い欠陥品
もちろんpenDからは圧倒的に速くなるがX2 5600+には及ばない
日常用途(Officeやブラウザ)だと、正直4800+にすら勝てるかどうかな代物でしかない

>>856
勝手にコピペしないで下さい。

>>858
> E4700 > 5600+ の項目数１４
正しく読めてません、Lower is Betterの項目が多数あることを見誤ってるね。
E4700 > 5600+ の項目数は２８です。

わざわざこのスレまで来て何してんのかと思えばエラッタと爆熱隠しに奔走かｗ
惨めな奴らだ

ブルドーザーは8コアでも300�o2以下になるだろうから
12コアくらいだして来るかもね

>>858
Lower is Betterの項目とHigher is Betterの項目がある。
>>856の比較で5600+が勝っているのは↓のだけだな。

WinRAR 3.8 Compression - 300MB Archive
Fallout 3 - 1680 x 1050 - Medium Quality
Left 4 Dead - 1680 x 1050 - Max Settings (No AA/AF/Vsync)

さくっと空気ID登録

ID:JDQsgmTjをNGにしました
今日もスレは平和です＾＾

ぶっちゃけフェラミよりララビーの方が使えたんじゃね？

来年32nmに移行するまで、ＣＰＵとマザーボードの更新はお預けだな・・・

>>839
i5でソケット焼けたりi3でメモコン焼けるIntelよりましだね

ＩＤ赤い奴、全部雑音扱いでNG-IDにぶち込めば平和だね

顔真っ赤になるまで持論をぐちゃぐちゃ言いまくる奴は全部雑音でいいよｗｗｗ

持論を並べるのは普通の人間
常時電波大放出なのが雑音

ごめん、電波ちょっと漏らしちゃった☆

抽出 ID:JDQsgmTj (17回)

>>864
あんまりスレッド増やしても、一部のアプリケーションを除けば
なかなか線形にはスケールできないんで、不利ですよ。

12コアに最適化するだけじゃね？

ありえねぇ・・・

必死チェッカー
http://hissi.org/read.php/jisaku/20100303/ZmRWbXBjcUE.html

抽出 ID:fdVmpcqA (38回)
投稿内容も酷いな

>>876
並行実行スレッド数を増やすのはコストがかかり、
シェアの少ないCPU向けの最適化はなかなかなされない、というのが一点。
ソフトウェアの最適化ではどうにもならない同期・排他制御のロスが増えていく、
というのが一点。
transactional memory等の多スレッド向け技術は依然としてハード・ソフトとも
実用段階にはなく、8コアを超えるのはあまり美味しくはないかと。

>>879
どちらにしろ、CPUを出してしまえば状況は変わるでしょ
Intelだって追従する訳だし
どのみち、今後のサーバシステムでは、ダース単位のコアは珍しくなくなるから
ソフトウェアも最適化されていくでしょ
64bit移行時の様にね

対応はされるけど最適化はされない・・・これが現実
あと、サーバーの先には多くの使用者がいるからそれを最適化の根拠にするのはちょっとおかしい

Intelは依然としてコア数よりもシングルスレッド性能を重要視している。
微細化分以上にコア数を増やそうとするAMDの動きに追従はしていない。

SSE特化で最適化するなら性能差は出るかもしれないが
整数演算や制御だと最適化しても5%違えば奇跡ってレベルだぜ。
コードをビルドする時点でグローバルな最適化はしているんで、
インテル特化の最適化を加えてもSSE以外では目だった差は出ない。

　現行のIbexpeakのマザーボードではSandy Bridge-DC/QCはサポートされない。
というのも、CPUソケットが異なっているからだ。
ベンダー筋の情報によれば、IntelがCouger Point世代で導入するCPUソケットは、
Socket H2(ソケットエイチツー)という開発コードネームがつけられたものになり、
ピン数が現行のLGA1156(Socket H)から1ピン減った1,155ピンになるのだという。

（中略）

　これにより、従来のCPUであるLynnfield、ClarkdaleがCouger Pointマザーボードでは利用できない。
逆に、Sandy BridgeはIbexpeakマザーボードでは利用できない。

　なお、Intelはサーバー/ワークステーション市場でも新しいCPUソケットを導入する。
OEMメーカー筋の情報によれば、Socket B2、Socket Rというのがそれだ。
Socket B2はその名の通り、Bloomfiled(最初のCore i7の開発コードネーム)用として
開発されたSocket B(LGA1366)の改良版で、こちらは10ピン減って1,356ピンとなる。

（中略）

　Sandy Bridge世代で新しく導入されるSocket Rは2,011ピンとなり、
Sandy Bridge-EP、Sandy Bridge-EXと呼ばれるより大規模な
サーバー/ワークステーション向けのプロセッサでサポートされる。

・ソース
Sandy BridgeはSocket H2で2011年第1四半期に登場
http://pc.watch.impress.co.jp/docs/column/ubiq/20100304_352469.html

インテル厨ざまぁだね！

BulldozerはAM3だっけ
Llanoはどうなるん？

AMDが重視するのはコアロジック
Inelが重視するのはキャッシュとSIMDユニット

IntelはSMTの分だけパイプラインを並列に多く並べられるが
どうせバグってるのであまり意味が無い

> AMDが重視するのはコアロジック
そまAMDが何で数値演算性能を2/3に減らすのか理解不能。
設計も古臭くとても重視しているとは思えない。

最近コテつけないのな

雑音ひっこめ、クソチョン

Barcelonaのブロック図
http://pc.watch.impress.co.jp/docs/2006/1013/kaigai06l.gif

見よ!この不合理極まりない回路構成、AGUが3つもあるのに同時に動作可能なのは2でしかない。
こんないい加減な設計こそがBarcelonaの真髄だったのである。

> AGUが3つもあるのに同時に動作可能なのは2でしかない
この図からは、読み取れないんだけど

>>880
マルチスレッドにも限界がある。879も書いてるが排他のロックなんかがネック
になってコア数が増えるとボトルネックになる。まぁ他にも原因はあるらしいが
詳しくは知らないw

データベースサーバーですらやっと16コアに対応したってレベルだしね。

コア数か増えるとキャッシュコヒーレンシ維持にリソース食うからね、それが判ってないとですよ。

128コアSMPなマシンも世の中にはあるぜよ

あっても実行効率は良くないのが実情だろw

>>887
3実行のintelがなぜHTを搭載しているのか、考えてみなはれ

>>896
> 3実行のintelがなぜHTを搭載しているのか、考えてみなはれ
つまりAMDの3実行は失敗だったとでも?

32の話？

今日の ID:Xc/rYEvrは>>878を超える勢いにする予定かな。
bullの実際の性能は出てくるまで分からないなあ。

普通にシングルスレッド性能を犠牲にコアを増やしたCMTだと思うよ。

半導体の場合はトランジスタ数の制約があるから、
アイディア一つで魔法のように解決する、なんてことはまずありえない。

ソースは2chだが
K7系のスケジューラは依存関係ロクに調べず無駄な演算を増やすので
4並列にしても5%ほど性能上がるらしいが
Core系のスケジューラなら2つで充分だと

>>897
失敗というか。使われる事はほとんど無かったんだろうな。

>>901
それを元ソース無しで言っているわけですね。わかります。

AMDはネイティブ2/4コアCPUで先行したしGPUもやってるしで、マルチコアCPUの内部の接続のノウハウが溜まってる
その経験から、クロスバースイッチで大きいなペナルティー無しに密結合可能な限界は4〜6コアまでって予測を立てたんじゃないかな

Bulldozerは2コアを1モジュールにすることで、クロスバースイッチの接続数4〜6に抑えたまま多くのコアを動かすのが最大の目的なんじゃないか

>>902
> 失敗というか。使われる事はほとんど無かったんだろうな。
それを元ソース無しで言っているわけですね。わかります。

>>904

>901 名前：Socket774[sage] 投稿日：2010/03/04(木) 11:54:24 ID:hqQPCMfZ
>ソースは2chだが

もはや病気レベル

>>901 >>904

まあBulldozerのサンプルが出回れば少しは情報が漏れてくるだろう。
Sandy対抗ならそろそろなんじゃないか。

サンプルが出回らなければ……彼岸行きだな。
LarrabeeやRockが手を振って待っている。

彼岸に渡るにも船はフェルなんとかが先に乗って出航してるので彼岸に渡れない。

インテルがIPC3の設計でパイプラインを埋め切れないから
HTTを導入した。つまりIPC3でデコード・発行できたとしても
使い切るのは難しい。

そこでAMDはコアをペアでスレッド性能を上げ、IPC4の共有
デコーダをつけて並列度を高める代わりに、整数パイプを2/3
にしてコアあたりのリソースは抑制した。HTTみたいなことを
しないと使い切れないのなら、2/3にしても影響は少ないと
判断したんだろうね。

＞パイプラインを埋め切れないからHTTを導入した
HTT=HyperTransporT　の件はおいとくとして
プログラムなんて常に平均値的なもので動くわけではないから
「依存ばかりでリソース余りまくる瞬間」なんてものもあり
普段は無用でもその時に使うためにHTを用意するのはおかしいことではない
ﾖﾅからｺﾝﾛで整数スカラ性能がどの程度上がったかで判断すべき

そこを「ほとんど変わってなかったはず」と以前書いて訂正されなかったわけなんで
ｺﾝﾛでは過剰だったんだろうね、実行パイプもデコーダも

インテルがHTT導入したのは、外メモリアクセスしている最中にパイプラインががっつり開くからだろ。
基本として、1st-cacheにヒットしない限りパイプラインの空きは出る。
1st-cacheにhitしまくれば、あまり空きは出ないもののすこしは余剰あるって程度だろ。

L1はレイテンシ最短にするためにサイズは小さくなるんで、
常にL1にヒットし続ける状況というのは考えにくいな。
そこでパイプラインが空く瞬間をどう埋めて効率を上げるか
という話になる。

インテルは仮想CPUで実行ユニットの空きを埋める。
AMDはどうせ空くならスレッド数を増やそうという思想。

まあどっちがいいというものではなく思想の違いだから何とも
言えないな。現物が出てきてからのお楽しみだろう。

＞Coreマイクロアーキテクチャのプロセッサであっても、ハイパースレッディング・テクノロジーを示すフラグは1（有効）を示している。
＞ただし、仮想プロセッサ個数は1であるため、ハイパースレッディング・テクノロジーを備えていないのと同じである。（ウィキペ「HT」）

「並列度は充分でパイプラインはギュウギュウ、しかしキャッシュの都合上どうしても隙間が出来る」そｒを埋めるためだけにHTを使うのなら
Core2でもやってたんじゃないか？しかし実際はi7から
「まだまだ並列化できるからデコーダとパイプライン増やした」「ここにHT加えても対して効果無い」
などと考え、バグが更に増えるなどのデメリットを考えてやめた可能性が高い

IBMもSUMもAMDも性能向上に疑問抱いてるHTT使うのはただ単にベンチマーク
対策なだけだろ。

>>915
AMDはHTTは使わないぞ…SMTは使うけど。

Wikipediaによると、
Sunは2005年のUltaraSPARC T1から
IBMは2004年のPOWER5から
それぞれSMT採用してるみたいだけど？

T1のマルチスレッドはSMTじゃなくてFGMTじゃないのか

HTはIntelのマーケティング造語だし

IBMはPower7で4wayのSMTを実装してきたあたりIntelよりもよほどSMTを有効と考えているわな。
Sunのマルチスレッドへの傾倒は説明不要なぐらいだし。

Intelが採用しているSMTである"HTT"と、
AMDが採用するSMTである"Cluster based"とは根本的に違うだろ…。

もう詳しく語る気も無くなりましたけど、BulldozerがNetburstの兄弟であることが
判明した日のアム虫さんたちの火病っぷりは楽しみなような…

名無しで散々「Bull＝（信じられないくらい無駄に深いパイプラインとそしてL1Iの無い）ネトバ」という電波を飛ばしてたのはやはり知的障害者雑音でした

>>920
Sunはちょっとやり過ぎじゃね？
鯖屋らしい発想ではあったけど

MACオタはいったい何年業界をウォッチしていて
BullがNBの兄弟などというデムパをとばさなければならないのだろうか。
むしろオタが全力で謝罪することになるだろ。

このスレには誰が住み着いているのかよく分からん
誰か解説して

テヘ
MACオタ
団子
淫虫
アム厨
Inteler
AMDer

それと各コテのウォッチャー

むしろアーキテクチャの面ではBulldozerがNetburstの兄弟であることに期待してるよ

Netburstにパワーゲート付けてSIMDユニットを分離、HTは無し、デコーダーは倍命令発行で
整数演算のみを倍速にして再設計して現代のアンコア付けたら素晴らしい性能になるだろ

むしろ素人考えならIBM系の人材が作ってるBulldozerとクロック重視になったPowerと
クロック重視過ぎてダメだったNetburstとが連想ゲーム式につながりそうだ。

だからといって特性が似通るとは限らないのだが。

マイクロコード重視、デコード後のuOpキャッシュ、OutOfOrder投機実行有り
ってあたりはネトバに似てなくもない
でも同じ轍を踏むほど馬鹿ではなかろう

ついでにこんなんでました
ttp://www.freepatentsonline.com/y2010/0058078.html
次期6コアに搭載されるというCステートパフォーマンスブースト関連？

>>891
読めないならアーキテクチャの話は難しいのでは
たとえばあるサイクルで3基同時に動いたとしても
Load/Storeユニットが2基しかないから読み書きアドレスとして捌けるのは2オペレーションまでで
次のサイクルには1基はストールする。

>>913
それでL1Dが16KBの4 Way Set Associativeなら世話無いわ。Nehalem 1コアの半分×2だぜ？
たとえばNehalemがHPCアプリケーションでHT使うとかえって性能落ちるといわれる主要因は、1スレッドあたりのL1D容量が減るからなんだよね。
大人1人体を伸ばせる浴槽に最大2人まで入るのと半分の容積の浴槽が2つあるのと、どっちが快適か考えてみればいい。

2つのL1Dのパケット捌かないといけないからアービタの分L2のレイテンシも大きくなるしスヌープも必要になるだろ。
CbMTは理論的には面白いが実装レベルのスペック見るに性能面でのデメリットを大きく越えるようなメリットが思い浮かばない。
64KB×2とかだったら意見は違ったけどね。

intel次世代スレで話した方がいいんだろうけど
NetBurstはパイプラインの長短に左右されないアーキテクチャなのは
終焉近くにintelの偉い人が言っていた
トレースキャッシュのアイディアもデコーダ周りの消費電力を下げるのにも有効だし
今度はクロックよりも電力タ&トランジスタ効率で最適化すれば
良い線いく気がしますよ、というか、言ってほしい
いつまでもP3改良ではウォッチャーとして面白くない

＞トレースキャッシュのアイディアもデコーダ周りの消費電力を下げるのにも有効だし

デコード済μOPsを格納するためのSRAMのコストがばかにならないから
世代退行（＋局所ループだけキャッシュ）した現実もあるわけで。

デコードコストだけでアーキテクチャの優劣が決まるなら旧来RISCはもう少し元気だったろうね

そこはZ-RAMでカバー。という願望を抱いた

キャッシュ容量についてはintelと競合している以上占有L1減量、共有L2増量って方向に向かわざるを得ないんだけどね

BalceronaはL1Dに64KB書かないとL2に落ちない＆さらに512KB書かないと共有L3にデータが落ちない
そして占有L1DやL2Dに他コアからアクセスするとペナルティが半端ない
てところを突かれて複数コアで共同作業するアプリの性能が劣化して見えてた側面もあるわけで

>>935
> そこはZ-RAMでカバー。という願望を抱いた
Z-RAMはL4以降でしか使えない程遅いだろ?

Jazelleとは言わないが、Java VM/CLRのハードウェア支援命令追加はやらんのかね。
x86じゃ未開拓の分野だし、仮想化同様に対象が閉じてるから、
そこそこの投資でそこそこの効果が見込めると思うんだが。

Javaみたいな特定のアプリケーションに絞った効率アップなんて
意味ないだろう。

32nmへの移行っていつ？

＞大人1人体を伸ばせる浴槽に最大2人まで入るのと半分の容積の浴槽が2つあるのと、どっちが快適か考えてみればいい。
何じゃこりゃ
また「キャッシュ増えると性能落ちる」って喚きに来たのか

>>941
どう読んだらそうなる

見えない物が見える人なんでほっといて下さい
一般には被害妄想っていいます

「フェッチ＝プリフェッチ」とか今まで散々電波放ちまくっといて今更ほっといて下さいとか凄く気持ち悪いんだが
こういう擦り寄りとか雑音＝ホモなことを考えれば上のも
「風呂に男同士2人で入ってくんずほぐれつしたほうが気持ちいいに決まってんだろ！」
って言いたいんだろうなきっと・・・

L1はItoDで分かれてるうえにコア共有も少ないことを考えれば
日本人の「場所が狭くても他人と肌が触れるよりはいい」という価値観とそれも似通ってきそうではあるが

臭いな

>>936
もっかいK10の仕様1から声出して読み直してこい。

ブルドーザーはAM3以外は無理？

そもそもAM3がいけるって情報出たか？
890で互換性があるんじゃないか？ってレベルじゃね

メモリが4チャネルになるとか、そういった大幅な変更が無い限り
AM3がソケの形状変える必要は無いだろ

ソケットを根本から変えるならば、「AM3r2」なんて名称にはしないだろ。
ただフルスペック出したいならば、RD800系が必須になる可能性はあるな。

>MACオタ
Bulldozerのレイテンシ情報が本当だったらNetBurst(てかPOWER6)の兄弟確定だけど
Fakeもしくは古い情報の可能性はないのかい?

ブルってもうシリコンあんの？

今出てる890GX系マザーはAM3R2なのか？

AM3だよ

NetBurst・・・熱でロクにクロック上がらないのに過剰に深いパイプライン
　　　　　　　　鯖目的というよりは↑を補うためだけに過剰に強化された分岐予測（それで補えたんだかどうか）
　　　　　　　　L1I無し
POWER6・・・IPCよりワットパフォーマンスに振るため（開発者談？）のインオーダ
Bulldozer・・・Bobcatの兄弟

ネトバは北森→プレスコでトランジスタ倍増させたのに
IPC全く上がらなかったのが最大の失敗点
ネトバの根本的なアーキとは別次元の所で失敗した

Netburstというか
intelの90nmはリーク電流が特にひどかったからな
Dothanもモバイル用だが似たような傾向だし

>>955
そりゃ"Bulldozer"と"Bobcat"はAMDだからな…。

あ、これ書くの忘れてた
>955に付け足し
POWER6・・・インオーダでスカスカ（と言うべきか？CPU使用率で言えば100%にもなるけど）なパイプラインを別スレッドで埋めるためのSMT

いくら構成が似てるからって
BullとBobcatが兄弟ってのはいい過ぎだろ
従兄弟とか甥ぐらいぐらいじゃね？

>>955
L1命令キャッシュ無しって…

>>960
初めに兄弟って言葉使ったのは>951だから真似ただけだぞ
Bullが高クロック型アーキだとしても他社のそれよりはBobのほうが似てるはず

Atom対抗から見ればさっさと作るべきだし
採算を考えればネットブック限定で鯖やDTにも流用しないようなもんは
Intelに比べて圧倒的に小さなAMDが完全新設計するくらいならさっさと中止すべきだし
にもかかわらずBullと歩調を合わせて準備してるということは相当似通った設計なはず

>>962
>>951は前提条件をちゃんと置いてあるだろう…。
アレか？　前から暴れている"K10"くんか？

おまいらおちつけ

黒歴史のPen4を今更蒸し返してもしょうがないと思うんだが。

>>960
Bullは出来が悪くてもAM3維持で、
8コア、6コアだから黙ってても信者達が買う。
出来と完成度が悪いほど、次々と新モデル出して買い換え促進する。
芋づる式に次々と買い替えさせる事が出来る。

Bobcatはatomとか低消費と対決してシェア奪わないといけないから、
出来が良く完成度が高い。
出来と完成度が悪いと、対象が信者じゃないので失敗に終わる。

期待はBobcatだな。
出来の悪さすら、売れ上げ増の信者相手のBullと、
一般ユーザー相手の失敗は許されない真剣勝負のBobcat

Bobcatだな。BobcatにAMDの真の技術力が・・。

はいはい雑音雑音

そこはむしろLlano

Agenaで苦労したから今度は様子見るぜ。とはいっても
予定は2011だけど。インテルいってもいいんだがメモリ
まで買い換えるのはさすがに出費がでかい。

Bullは発売開始後、一年以内に、
Bull2は、整数シングルスレッド性能が大幅増、
PhenomIIを上回る整数シングルスレッド性能達成。
はいはい、Bull発売後　すぐに買った人達、残念でした。の
隠し仕込みネタがある予感。

>>964
大丈夫
「CPU構成の近似はレイテンシのみで決まる」だとか
そういう電波を常に出してる雑音以外は皆元から落ち着いてる
逆に雑音には何言っても無駄

おまいが落ち着いてるとか言うなよｗ

istanbul と nehalem のシングルソケットモデルでの SPEC2006での比較がこれ
だからなぁ、1.5倍のコア数ですら性能で追いつくこともおぼつかない始末。
bulldozerが魅力ないと言われるのは仕方ないさw

　(base/peak)　　　　　　　int　　　　　　　fp　　　　　　　int-rate　　　　fp-rate
Opteron 2435/2.6GHz　　18.0 / 21.1　　22.0 / 23.9　　82.0 / 104　　65.1 / 72.0
Xeon E5540/2.53GHz　　26.5 / 29.4　　31.8 / 33.8　　104 / 111　　84.8 / 87.6

[参考]
■ Opteron 2435/2.6GHz (HP ProLiant DL165 G6)
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090608-07830.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090608-07831.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090525-07505.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090525-07510.html

■ Xeon E5540/2.53GHz (Bull R440 E2)
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090424-07141.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090424-07139.html
(上記のCINT2006, CFP2006はデュアルソケットモデルの結果だが、両ベンチは
シングルプロセスのベンチマークである。)
http://www.spec.org/cpu2006/results/res2009q4/cpu2006-20091005-08785.html
http://www.spec.org/cpu2006/results/res2009q4/cpu2006-20091005-08784.html

ＡＭＤスレでインテルマンセーをする雑音
インテルスレでも鼻つまみ者なのでスルーしましょう

【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

>>974 貴方がまずスルーすることを覚えなせぇ

黙ってこれだけ貼っておけばいいのかい？
【NOD32】雑音犬畜生Part43【アスベル】
http://mamono.2ch.net/test/read.cgi/tubo/1253431254/

http://pc11.2ch.net/test/read.cgi/jisaku/1266588505/123-140
みじめよのうID:R26hs6fN

Latency/Throughput比という考え方があってだな
3issueが2issue程度に減ったのであれば命令のレイテンシが1.5倍増しになっても
パイプライン稼働率はそんなに悪化しない

問題は1.5倍のクロックで回るかどうかだな

おっと、1.5倍増しだと2.5倍だから5割増しに訂正な

POWER6で5GHz越えたし回せば回るだろうけど、消費電力を抑える魔法がない限り
NetBurstの再来としか言い様がない

１ユニットだけ5GHzで回してあとは電力止めればいい。