Intel uPs Info 2

Intel製マイクロプロセッサの情報局スレッドです。
情報投稿よろしくです。Intelプロセッサの昔話もOK。
自作板のIntelスレに負けないようにしよう。

※妄想、珍説・珍論、誇張表現は控えめに。
※ｱﾑﾁｭｰ、ﾓﾄﾁｭｰ、IBMﾁｭｰからの書き込みはご遠慮ください。
※ﾁｭｰ流入防止のため、意図的にわかりにくいタイトルにしています。ご了承ください。
※ﾏﾀｰﾘしましょう。

前スレ
Intel uPs Info
http://pc7.2ch.net/test/read.cgi/mac/1121683774/

関連スレ
Intelの次世代CPUについて語ろう 26@自作板
http://pc7.2ch.net/test/read.cgi/jisaku/1157019837/l50

UPSは無論オムロンでしょう

次世代企業向けプラットフォーム「Weybridge」のデモ
http://pc.watch.impress.co.jp/docs/2006/0929/hot448.htm

【IDF Fall 2006】インテルのパルムッター氏，次世代ノートPC技術を解説
http://itpro.nikkeibp.co.jp/article/USNEWS/20060928/249254/

【IDF Fall 2006】ハードとアプリケーションの融合へと進むIntel
http://itpro.nikkeibp.co.jp/article/USNEWS/20060928/249257/

インテル、他社製チップとの接続に道を拓く
http://japan.cnet.com/news/ent/story/0,2000056022,20252188,00.htm

インテル、コンピュータ制御可能な素材を研究--IDFで発表
http://japan.cnet.com/news/biz/story/0,2000056020,20254668,00.htm

IBM, Intel Propose to Extend PCI Express
http://www.hpcwire.com/hpc/937831.html

ClearSpeed Applauds the Geneseo Initiative
http://www.hpcwire.com/hpc/937980.html

Intel, VMware Expand Virtualization Capabilities to More Server Vendors Around the World
http://www.intel.com/pressroom/archive/releases/20061002corp.htm

Intel
http://www.intel.com/index.htm

Press Room
http://www.intel.com/pressroom/index.htm

前スレ落ちたのか

乙

Clovertown搭載のMac Pro、出るとしたらいつごろ、何GHzぐらいで出るの？

"出るとしたら"2.66GHzの4*2コア計8コアが最高の品になる
http://www.hkepc.com/bbs/itnews.php?tid=671378&starttime=0&endtime=0

価格は"自作市場では"Woodcrestとほぼ同等だろうけどMacではわかんね
http://www.itmedia.co.jp/news/articles/0610/03/news066.html

時期は不明
11月の早い時期ならIntelとAppleは仲良しです

サンクス。
現状のMac Proのように、基本的に一つのコンフィギュレーションしか呈示せず、後はCTOで
好みのものを作ってちょうだい、という方向性だと、Clovertown 2.33GHzが標準コンフィギュ
レーションになりそうだね。

表スレでAMD-ATI貶されまくりワロスｗ

Altairの話もYorkfieldの話も誰もしないのね。

ソースplz
#AMDはいらない

北森瓦版に情報が載ってる

春のIDFでは45nmプロセスになると20%高速化し20%消費電力が下がるって言ってたな
そのものズバリではないか

http://pc.watch.impress.co.jp/docs/2006/0307/idf01_05.jpg
このダイサイズが本当ならTukwilaではトランジスタ数が40億以上になるんだけど
http://www.realworldtech.com/includes/images/News/Tukwila.jpg
この程度でそんなにトランジスタ必要なのかね？

L2-24MBでトランジスタが12億個くらいか？
他にDirectoryCacheがどれだけあるのか知らんが。
SRAMはLogicに比べてトランジスタ密度が低いから単純にダイサイズでは比較できない気がする。

MontecitoがL3-24MBで15億だった。全体では17億ちょっと。
TukwilaがL2-24MBで20億、コア4つで5億としても多すぎないか。
DirectoryCacheってそんなに容量喰う性質のものじゃないし…
単純にCacheが馬鹿積みされるだけって可能性もあるか。
Montvaleを2つくっつけてMCHを統合しただけとか。

SSE4命令とアクセラレータから見えるIntel CPUの方向性
http://pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm
>Penrynは、Core MAを45nmプロセスに微細化するだけでなく、命令セットの拡張と、モノリシックなクアッドコア版を含むことになる。

>●ベクタライゼーションを支援するSSE4命令
>
>　SSE4の特徴はコンパイラによる自動ベクタライゼーション(ベクタ化)を支援する命令を中心としていることだ。

Meromは当分クロック上がらないのかねー。

っターボモード

>>19
　　--------------------
　　Meromは当分クロック上がらないのかねー。
　　--------------------
来年4月にもSanta Rosaと一緒にT7700がリリース予定になっているす。
http://www.hkepc.com/bbs/hwdb.php?tid=659873&tp=core2duo-mobile&rid=659876
つまりモバイルでありながら最上位Kentsfieldの2.66GHzとクロックで同等になるということすね。

どこが2.66GHzなのやら

Intelerまだー？

今年中にClovertownが出るらしいけど、それを搭載した8-wayのMac Proも今年中に出るかな？

[Dual Core Battle : Intel Wolfdale vs AMD Antares]
http://www.vr-zone.com/?i=4140

このクロックとTDPはマジなのかねえ…。

Intelの45nmについて
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2840&p=3
前スレでIntelerが貼ってたけど

x86 Memory disambiguition test
http://www.realworldtech.com/forums/index.cfm?action=detail&id=73407&threadid=73407&roomid=11

>>27
K7でやってみた

Test 1 -- Loading before unknown load address:
Loading before unknown load address: 20 cycles
Loading before known load address: 12 cycles
Loading before unknown load address: No!

Test 2 -- Loading before unknown store address:
Loading before unknown store address: 20 cycles
Loading before known store address: 12 cycles
Loading before unknown store address: No!

Test 3 -- Storeing before unknown load address:
Storeing before unknown load address: 25 cycles
Storeing before known load address: 14 cycles
Storeing before unknown load address: No!

Test 4 -- Storeing before unknown store address:
Storeing before unknown store address: 25 cycles
Storeing before known store address: 14 cycles
Storeing before unknown store address: No!
Finished.

Core 2スゴス

w_ty (w_ty@w_ty.net) on 10/13/06 wrote:
---------------------------
>
>Test 1 -- Loading before unknown load address:
>Loading before unknown load address: 11 cycles
>Loading before known load address: 11 cycles
>Loading before unknown load address: Yes!
>
>Test 2 -- Loading before unknown store address:
>Loading before unknown store address: 11 cycles
>Loading before known store address: 11 cycles
>Loading before unknown store address: Yes!
>
>Test 3 -- Storeing before unknown load address:
>Storeing before unknown load address: 11 cycles
>Storeing before known load address: 11 cycles
>Storeing before unknown load address: Yes!
>
>Test 4 -- Storeing before unknown store address:
>Storeing before unknown store address: 11 cycles
>Storeing before known store address: 12 cycles
>Storeing before unknown store address: Yes!
>Finished.

Introduction to IntelR Core? Duo Processor Architecture
http://www.intel.com/technology/itj/2006/volume10issue02/art01_Intro_to_Core_Duo/p03_improved_cores.htm
>Intel Core Duo also improved the latency of some long latency integer operations
> such as Integer Divide (IDIV). Although these instructions are not very frequent,
> because of their extremely long latencies, their accumulative affect on integer
> benchmark scores have shown to be very significant. The basic Divide algorithm
> has remained unchanged; however, Intel Core Duo Divide logic exploits opportunities
> for "early exit." The Divide logic calculates in advance the number of iterations
> that are required to accomplish the operation. This is indeed data dependent; however,
> it is often significantly smaller relative to the maximal number of iterations.
> Once the required number of iterations is accomplished the divider wraps up
> the results. This does not impact the maximal Integer Divide latency; however,
> on average it is much faster.

Yonahの整数除算器では、値に応じて除算の反復制御から早く抜け出して、
平均的な除算レイテンシを抑えることが可能になっている。

■後藤弘茂のWeekly海外ニュース■
AMDがクアッドコアCPU「Barcelona」の詳細を発表
http://pc.watch.impress.co.jp/docs/2006/1013/kaigai311.htm

http://pc.watch.impress.co.jp/docs/2006/1013/kaigai10l.gif

Advaned Branch Prediction = Indirect Branch Predictor @Banias
32B Instruction Fetch = nashi
Sideband Stack Optimizer = Dedicated Stack Engine @Banias
Out-Of-Order Load Execution = Memory Disambiguation @Merom
Data-dependent Devide latency = improved IDIV latency @Yonah
Bit Manipulation extentions / SSE extensions = SSE4 & Application Targeted Acceleraters @Penryn

K8L ≒ K8 + PenM

http://journal.mycom.co.jp/special/2006/conroe/images/Photo05l.jpg

Loop Stream Detector(LSD) ループストリーム検出器 @Merom
- とってもワイドな命令ストリーム帯域が潜在
- LSDが働くループの条件
-- 最大16 bytes x 4の命令パケット内で、18命令以内
-- RETやCALLを含まない
-- 分岐は4つ以内
-- 70回以上の反復で効果的
- LSDはPreDecodeよりも後にあるため、LCPの追加レイテンシコストがかからない
- LSDの使用とループアンローリングの使用はトレードオフだ

Intel to use PowerVR SGX for UMPC
http://www.theinquirer.net/default.aspx?article=35024

PowerVR SGXはUMPCで使う。
チップセットで使うのか、単体で使うのか不明。fully Vista capable。

POWER6が凄すぎる件について

■後藤弘茂のWeekly海外ニュース■
2008年のモバイルプラットフォーム「Montevina」への道
http://pc.watch.impress.co.jp/docs/2006/1011/kaigai310.htm

Intelの次世代モバイルCPU「Penryn」が見えてきた
http://pc.watch.impress.co.jp/docs/2006/1010/kaigai309.htm

Santa Rosaの後継プラットフォームは、Montevina。
Montevinaのチップセットは、Cantiga。CantigaはPenryn対応で、
DesktopのBarelakeと同程度の機能を備える。
Penrynは、29W以下のTDP。で、やっぱりDual Coreだった。

----
http://www.anandtech.com/showdoc.aspx?i=2841&p=3
Santa Rosaでは、Robsonテクノロジが使用可(オプション)。
Robsonは、Windows Vistaにおいて、ReadyDriveとReadyBoostの2つの働き。
ReadyBoostでは、Flashをディスクキャッシュに使用して高速化。
メモリ512MB以下のマシンが、ReadyBoostのターゲット。
ReadyDriveでは、OSやアプリの起動に必要なデータをキャッシュして起動を高速化。

RobsonのメインストリームのNAND容量はIntelは1GBと予測。
ReadyDriveとReadyBoostの同時使用は2つのFlashカードをささなくては無理。

IBM社、動作周波数が4GHzを超える次世代Power6プロセッサを開発へ
http://www.eetimes.jp/contents/200610/11775_1_20061011225925.cfm
http://www.tecchannel.de/news/themen/technologie/450386
tecChannelのスライドの適当な抜き出し。

*** POWER6
- ~2x frequency (4~5GHz) vs POWER5 (~2.3GHz)
- instruction pipeline depth == POWER5
- Minimize power, Scale performance with frequency

- 13 stages FXU pipe (PWR5 =15 stages)
- 64K-I , 64K-D-Cache (PWR5 = 32K-I, 64K-D)
- FXU x2, FPU x2, 1 Branch (== PWR5)
- Decimal Unit, VMX Unit, Recovery Unit
- Added ~50 instruction to POWER ISA
-- Add, Multiply, Divide, Conversions(<-> Int, BCD &DFP), insert Exponent(scaling), Quantize (single unit), Reround(round to less precision once)
- 2 way SMT (7 instruction dispatch from 2 threads, max. 5 instruction per 1 thread)

- Cache
-- 4MB Private L2 per core, total 8MB (PWR5 = 1.875MB shared )
-- 32MB Shared L3 Cache per chip , 128-bit/dir, 80GB/s (PWR5 = 36MB)

- Fabric
-- 3x Intra-Node SMP bus for 8-way Node (total 80GB/s)
-- 2x Inter-Node SMP bus for up to 8 Nodes (tota 50GB/s)
-- 2x MemController total 75GB/s, GX+ bus 20GB/s

- New prefetching capabilities
-- Coherent Multi-Cacheline Data Prefetch Operations
-- Prefetching on stores

* FXU = Fixed Point Unit == Integer Unit

Kentsfield launch date set
http://www.theinquirer.net/default.aspx?article=35097

KentsfieldよりTDP枠80wなClovertownの投入時期が激しく気になる

Intel Blog
http://blogs.intel.com/it/

IDF Fall 2006 - Many Core Update
http://journal.mycom.co.jp/articles/2006/10/12/idf1/

メニーコアに対する愚痴は読み飛ばすのが吉。
CSI、新命令、投機的マルチスレッディング、次世代メモリ等について語られている。

http://chip-architect.com/news/AMD_family_pic.jpg

AMDのBarcelonaは、283 sq.mmなんだね。
これをコンシューマ化して売るのはきついよなぁ。
最近の記事をよんでK8Lの予想性能も上方修正した。

POWER6は、パイプランが少し浅くなっているんだね。
クロック倍の秘訣として、トランジスタの使い回しってのがよくわからん。

スタティック回路というのは大学学部レベルの講義でよく出てくる論理ゲートの回路例なんかはみなそうである。
ダイナミック回路は、DRAMよろしくトランジスタの寄生容量を用いる回路で、演算回路に用いると速い
ので、高速なプロセッサでは当たり前に用いられている(ドミノ論理など)。
けど、CMOSの省電力性が生かされにくいので一般に電力はでかいといわれている。
最近のハイエンドチップでは、NetBurstのALUなどみてもわかるようにパイプライン上で主要演算部は速くなり
すぎているので、時代をさかのぼってスタティック回路で多少複雑なやつを組んでも間に合うようになってきているわけか。
ちなみにNetBurstは、ドミノ論理よりも更に高速なパストランジスタ回路でALUを実装していた。

２． Fall Processor Forumで4社が新プロセサを発表
http://www.geocities.jp/andosprocinfo/wadai06/20061014.htm

安藤氏が10倍くらいは突っ込んだ内容の解説をしてくれると思われるので、あとは安藤氏待ちな罠。スレ違うし。

>>37の記事、CSIとGenessoは別物なのでだまされないように注意しよう。

K8Lはデュアルコアも二種類あるぜよ

AMD to enter K8L era in 2H 2007
http://www.hkepc.com/bbs/itnews.php?tid=679375&starttime=0&endtime=0&page=1
これか。

http://techon.nikkeibp.co.jp/article/NEWS/20060927/121581/060926IDF1p2.jpg
　　XeonDP, Itaniumは2008年にCSIをサポートするがXeonMPはサポートしない
　　2002年(うろ覚え)以降開発が止まっていたIPF用のチップセットが新しくなる
以上2点から本腰入れてやるのはXeonではDPまでで、MP以上はItaniumに任せるのではないかと大胆予想。
コアが4つなのは動的スケジューリングを実装するからではないか。
つまり、サーバー系アプリでの実効性能を重視した形。
>>15のダイ写真でも65nmプロセスなのにコアがあまり小さくなっていないし。
また、IA32ELとかTransitiveで変換したバイナリも高速になる。

>>40
やっぱ、そうだよね
だまされるところだった

>>43
Intelのサーバ向けアーキはXeon DP→MPだから、単純に遅れるだけじゃねーのかな。

インテル、クアッドコアXeonを公開−正式発表は11月
http://enterprise.watch.impress.co.jp/cda/hardware/2006/10/16/8856.html
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/21883-8856-2-1.html
価格性能比で1.5倍(本文中の表現)
X6800とQX6700の比較では1.7倍(IDFでのデモ)
同一クロックだと1.9倍
指標は恐らくSPECint_rate_base2000

2.5倍とあるがOpteronは値下げしたので同価格帯では2倍ぐらいの性能になるんじゃないかな。

Mac Pro Octaが来るな。

【Intel Virtualization Technologyの全貌】
http://itpro.nikkeibp.co.jp/article/COLUMN/20061010/250154/

>>47
なんかMACオタみたいだな

>>45
いや、遅れるってのはわかってたんだ。
その上での妄想だった。
間違ってたけどな！(ｗ
http://itpro.nikkeibp.co.jp/article/COLUMN/20060720/243793/
> --4コアを集積する品種（開発コード名：Tukwila）には，Montecitoと同じコアを用いるのか。
>
>　McInerney氏
>基本的には同じコアを集積する。
>IA-64アーキテクチャの場合，製品ごとにコアを変えていたら，コンパイラの開発が大変になる。
>このため，既存の設計資産を有効に活用することになる。
>信頼性を向上するための機能などは強化する可能性がある。
>このほか，Tukwilaではシステム・インタフェースを刷新する。

Chipsets et Core 2 Duo FSB 1333
http://www.matbe.com/actualites/14592/intel-core-2-duo-1333/

Barelake(x35/x38)チップセット世代のConroeのSKUについて正常そうな情報が来ました。

Core 2 Extreme QX6700 / Kentsfield / 2.66GHz / 1066MHz / 8MB / Nov. 2006
Core 2 Quad Q6600 / Kentsfield / 2.40GHz / 1066MHz / 8MB / Nov. 2006

Core 2 Duo E6850 / Conroe / 3.00GHz / 1333MHz / 4MB / Q3 2007
Core 2 Duo E6800 / Conroe / 2.93GHz / 1066MHz / 4MB / Q3 2007
Core 2 Duo E6750 / Conroe / 2.66GHz / 1333MHz / 4MB / Q3 2007
Core 2 Duo E6650 / Conroe / 2.33GHz / 1333MHz / 4MB / Q3 2007
Core 2 Duo Exxxx(4) / Allendale / 1.86GHz / 1066MHz / 2MB / Q3 2007

Core 2 Extreme X6800 / Conroe / 2.93GHz / 1066MHz / 4MB
Core 2 Duo E6700 / Conroe / 2.66GHz / 1066MHz / 4MB
Core 2 Duo E6600 / Conroe / 2.40GHz / 1066MHz / 4MB
Core 2 Duo E6400 / Allendale / 2.13GHz / 1066MHz / 2MB
Core 2 Duo E4300 / Allendale / 1.80GHz / 800MHz / 2MB

Q3に新しく追加になるSKUのものは、Intel TXT(新*Ts)をサポートっぽい。TXTってなんだろな。

http://techon.nikkeibp.co.jp/semicon/kiji/sekkei/2000/d00052503.html

従来，高速性に優れたダイナミック形の回路は低しきい電圧の世代では雑音マージンが低下する。
このことから各種の対策が必要なため低電圧領域では優位性が減少する。
配線のオーバーヘッドが大きい2線式の回路形式は配線遅延の増加などによって将来的に優位性が減少する。
従って，通常のCMOS回路が将来有望と結論した。

VTの横に並んでるので勝手にLaGrandeと予想してみる。

Trusted eXecution Technologyとかか?
勝手に略称まで想像してみる。

IBM Previews the POWER6
http://www.realworldtech.com/page.cfm?ArticleID=RWT101606194731

RWTによるPOWER6の記事。
よくよんでないけど、POWER5のL1キャッシュ容量とか微妙に間違えてるなこれ。L2も1,920KB=1.875MBだし。
プロセスも0.65um=650nmだし、一桁多い。とどうでもよい間違いを指摘してみる。

>>54
うわーありえそう…

しかしQ3にConroeの新製品ってことはvr-zoneに出てた話はありえないっぽいな


>>55
0.65umはCellサイズじゃなかろうか

うわ、cellサイズだった。

VR-Zoneの中の人はよく勝手な解釈でロードマップとか捻出しだすからな。
部分的には、正しい情報も含んでいるんだろうけど。

腐れルーマー作る人達ももう少しセンス出してネタ作れよな。
普通、この前のIDFの情報みて、Q3に45nmが登場とか、3.46-3.73GHzなんて考えないだろ。
45nm製品ローンチは最速で2007年末ギリ、2008 Q1-Q2にずれこむ算段で読む。
クロックも1333MHzのFSBなら、333MHzの倍数で、3.66GHzで作るだろ。
NetBurst XEのクロックにわざわざ一致させちゃうところが作り手のセンスのなさのあらわれであり、腐れの香りがするところなわけよ。
45nm世代のCore製品が3GHz台後半〜4GHz近辺のクロックの製品を出すことは
その気になれば可能な範囲であるとは思われるが、Intelにとっていきなりこのクロックで性能ジャンプする必要性は薄い。
以前のように買換え需要を促進したいだろうしが2段階に分けて、Nehalemの前に一回くらい追加がはいるのがありそうと考えるのもいい。
Wolfdaleは名前もAllendaleの後継っぽいし、それならメインストリームレベルのクロックだろうし。
Yorkfield(or Ridgefield) & Wolfdale Q1 2008 3GHz台前半くらいで似たような腐れルーマー作されたらかなり騙される。

http://amb.sakura.ne.jp/hanyou/img-box/img20061018022826.jpg
http://amb.sakura.ne.jp/hanyou/img-box/img20061018023019.jpg

http://pc.watch.impress.co.jp/docs/2006/0929/hot448_3.jpg
TXTってTETって名前ですでにねたになってたのか。
Trusted Executionがあっててちょっとうれしいな。

L2 Cache: 4MB or 2MB?
http://www.anandtech.com/showdoc.aspx?i=2795&p=4

4MB L2 Conroeと2MB L2 Allendaleの同クロックでの性能比較。
各種メジャーベンチを走らせて平均して+3.5% Conroeの方が高速。

// 漏れはこれでも以外に差があると思った。
// 2MBも4MBもまああまりたいした差はない。
// 特にコンシューマでは。大事なのは、レイテンシと帯域のほうだね。
// にしてもみんな本当にキャッシュの話題がすきだなぁ。

昨日は>>15の改変画像を上げただけで寝てしまったが今日もTukwilaに粘着します(ｗ
　　　>>59の画像ではMontecitoのコアが1MBのSRAMの4倍程度なのに対して、Tukwilaでは6MBのSRAMと同等以上とコアが大きくなってるように見える。
　　　http://ieeexplore.ieee.org/search/wrapper.jsp?arnumber=995709
　　　>OOO tends to be effective in prefetching-for L1 misses; whereas SP is primarily good at covering L2 and L3 misses.
　　　(SPとOoOが実装されればL3が不要になる。)
ってことでやっぱりTukwilaには動的スケジューリングが実装されてる気がする。

ItaniumのバンドルはNOPが結構含まれてるという書き込みが過去にItaniumスレにあったので、
>>50の"基本的には同じコア"ってのは実行ユニットとかその辺だけの話なんじゃないかなと都合の良い解釈をすることにした(ｗ

K8Lの登場時期やIDFでの45nmに関する情報や次世代チップセット等からロードマップを推理してみた

以下早い順に
07Q1…低電圧版Clovertown

07Q2…XeonDP価格改定&Xeon5330辺りを追加
07Q2…X38
07Q2…Core 2 Duo価格改定&E6800, E6x50
07Q2…P35
07Q2…Q35/Q33

07Q3…G35/G33
07Q3…Yorkfield (XEのみ)

07Q4…Harpertown&Stoakley
07Q4…Yorkfield

08Q1…Ridgefield/Wolfdale


New model names for Bearlake, a fresh, clear naming philosophy
http://www.hkepc.com/bbs/itnews.php?tid=686059&starttime=0&endtime=0

Fall IDF 2006 - Day 1: 45/65nm, UMPC Update and Quad-Core
http://www.anandtech.com/showdoc.aspx?i=2840&p=3

Kentsfield brought forward to 1st, Clovertown stays on 13th
http://www.theinquirer.net/default.aspx?article=35194

Kentsfieldが11/1に前倒し。Clovertownは11/13に据え置きとの噂。

Intel invites partners to cook its I/OATs
http://www.theregister.co.uk/2006/10/18/intel_ioat_open/
I/OATもオープン化

自作板から逃げ去る以前の書き込み。
一年以上前でこんだけルーマー情報が精度いいとは（・∀・）　自慢してみるテスツ。
3 wayは単なるミスだし。

745 名前：Socket775 ：2005/07/13(水) 21:24:50 ID:d7qr/mOG
Merom/Conroeファミリ　……　新アーキ(12-13ステージ 3wayパイプ, デュアルコア)
Merom　…モバイル TDP45W
Conroe　…デスクトップ TDP60W-65W
Kentsfield …　ConroeXE
Ridgefield …　45nm Conroe FSB1333MHz
Allendale … Conroe機能削減版
Wolfdale … 45nm Allendale
Millville …　Conroe Celeron
Woodcrest …　XeonDP TDP70W

Nehalemファミリ …… (Meromコア+CSI+α)*4
Whitefield … Xeon
Dunnington … Whitefield後継
Bloomfield … デスクトップ

確度の悪そうな情報もあわせるとこんな感じですか？
漏れもそろそろ把握しきれなくなってきたよ（　´∀｀）

Power Consumption
http://www.xbitlabs.com/articles/cpu/display/core2duo-shootout_11.html

ConroeとAthlon 64 X2(Toledo), Pentium D(Presler)の消費電力比較。

ConroeのTDP値は65Wだが、実際にはそれよりも低い。
E6300なんてロード時でも44Wしかない。あと、クロックに対して比例傾向にある。
Intelも最近のはプラットフォームレベルでアバウトなTDPを設定しているみたい。
Pentium Dの時はTDPを余裕でオーバーだったからえらい違いだ。
Athlonも昔と違って、TDPをオーバーするのがあたりまえになってるしな。

あと今気づいたのが、ConroeとAllendaleでは、Allendaleの方がIdle時(リーク電流など)が多い。
レイアウト設計、マスクが違うだけで同系統のアーキでもこんだけ差が出るということかなぁ。

Clovertown搭載のMacProは今年中に出る？

補足
>あと、クロックに対して比例傾向にある。
↑本来は当たり前だが、90nm時代とかはちがったから。でも、NetBurstも65nmでは比例するように戻ってたんだね。

CMOSデジタル回路の消費電力

P=NaCV^2f+NtIlV

P:消費電力
Na:動作ノード数
Nt:全ノード数
C:ノード容量
V:電源電圧
f:周波数
Il:ノード当たりのリーク電流


130nmのころは前項の割合が大きく後項の割合が小さかった。
90nm以降は後項の割合が大きくなった、しかも固体差が大きい。だからモデル別発表しなくなった。


http://jndb.pc.mycom.co.jp/news/2003/10/20/16el.jpg
http://jndb.pc.mycom.co.jp/news/2003/10/20/16fl.jpg
http://journal.mycom.co.jp/articles/2006/05/19/spf3/images/photo009l.jpg
http://www.geocities.co.jp/SiliconValley-Bay/8521/cpu_all.htm

ちなみにこの間のIDFでは、
45nmプロセスでは、リーク電流が1/5以下になると発表されているので、
45nmプロセス世代は電力面でかなり期待が持てる。
それで、65W TDPからIntelがさげるかどうかはわからないけど、
とりあえず、実消費電力が結構下がることは間違いないから、ここでTDP値はあまり重要ではないわけ。
VR-ZoneネタもTDP値57Wという値は正しいかもしれないと思った。

そんな、教科書にも載ってるような話を何を今更

>>67
そのデータでTDPを語るのは不適当だよ。

それは何故?
Xbitの記事の計測値=TDPではないといわれればそりゃそうだけどあくまでも目安の話だといっとく。

Intel Announces Third Quarter Revenue
http://www.hpcwire.com/hpc/998101.html

>Intel announced that the first of 15 45nm processor designs is scheduled to be completed by the end of the year,
>with Intel's next-generation 45nm process technology on track for production in the second half of 2007.
45nm製品の投入次期はかなり流動的な気がする
出そうと思えば07Q3にも出せるだろうけど、稼動している工場が現状一つしかないので
>>63でも書いたけど07Q3にYorkfield-XE(D1Dのみ) → 07Q4にHarpertown&Stoakley(Fab32稼動)こんな感じになると思う
また、08H2にはFab28が稼動するのでその辺でNehalemが投入される予感

>The company introduced eight Dual-Core Intel Xeon 7100 series processors for multi-processor (MP) servers
>offering up to twice the performance and up to four times the performance-per-watt of previous designs.
>Dell, Fujitsu-Siemens and IBM announced new world performance records using the new Intel Xeon MP processors.
TulsaできっちりOpteronを抜いてIntelはプラットフォームベンダとしての責任を果たしたと、そういうお話


Intel to 'spend $300m' to push Centrino Pro
http://www.reghardware.co.uk/2006/10/20/intel_300m_centrino_pro_push/

この辺が関係してるのかも
Turion 64 Sales Up 50 Percent
http://www.dailytech.com/article.aspx?newsid=4627

Woodcrest lost in workstation woods
http://www.theinquirer.net/default.aspx?article=35047
Intel Kentsfield, Clovertown quite happy on Nvidia
http://www.theinquirer.net/default.aspx?article=35245

SLIはCrossFireと違ってそれなりに性能がでるのでIntel版nforceProが出ればそれなりに需要が…ある？
DellのWSだとIntel 5000XでSLIサポートしてるんだよね

私的にはPCI-Express x16が2本だろうがPCI-Express x8が2本だろうが割りとどうでもいいと思う
レイテンシの方が重要なんじゃないかと
カード同士を直接接続するってのはSLIもCrossFireももうやってるんだけどその辺改良した方がずっと性能が出るはず
GeForce 7950 GX2を見てて強く思った

>>75
まず、VRMの効率が考慮されてない。
だから本当に消費電力がTDPを超えてるかどうかはわからない。

次に
http://www.xbitlabs.com/articles/cpu/display/amd-energy-efficient_6.html
の記事を読んでいくとわかるんだけど、簡単に言うと

計測で使ったS'n'MはCoreMAに最適化されてないので最大の電力消費を得られない

ということ。
実際、BurnK6なんていう古いツールを使った場合はE6300は55Wを記録した。
ここからE6700の数字を推定してみると

55 x (59/44) = 74

となる。

>the currents going through the processor voltage regulator circuitry
>(this way we could check the processor power consumption without the processor voltage regulator efficiency)

TDPの定義にVRMの消費分は含まれていない。
ここでXbitでは、VRMを通り抜けた後の電流値を計測しているので、効率を考慮に入れる必要がないよりダイレクトな
消費電力計測ができているといいたいわけ。

For example, when we resorted to BurnK6 tool that we used to use to heat up AMD K6 processors back in the days,
we managed to get much higher power consumption numbers for Core 2 Duo E6300: 55W for the CPU and 229W for
the platform. In other words, Intel Core based processors hit the maximum power consumption and heat dissipation in
absolutely different type of tasks than their competitors and predecessors.

ここでは、確かにCore 2 Duoの最大消費電力のツボがNetBurstやK8と異なるといわれているな。

厳密な最大消費電力がどうなのか、なんてことはどうでもいい。

>>79
ん、VRM通り抜ける前の電流か。>>78のが正解っぽい。

Two New Sockets For Nehalem in 2008
http://www.vr-zone.com/?i=4182

>Nehalem is 45nm based and we are going to see some exciting changes such as
> IMC (Integrated Memory Controller) and CSI. Socket B will be LGA1366 and Socket H
> will be LGA715. The reason why Socket B has so many more contact pads
>is pretty obvious. It is due to the IMC on the Nehalem CPU. Since there is a Socket H version as
>well, we can expect there will be another Nehalem based CPUs without IMC.

Nehalem世代で新しい2つのソケット

Socket Bが LGA1366
Socket Hが LGA715

SocketM(erom), SocketP(enrin)などがあるから、SocketBはBloomfieldのBだったりしてな。

現在のParallel FSB→Ｓerial CSIでPincountが減るだろうから、その分IMC等に割けそうだね

前スレの訂正(HDDぶっ壊したので過去ログが手元になくなってレス番わかんね…(;´Д｀))。

What if Intel Penryn uses Rambus XDR, eh?
http://www.theinquirer.net/default.aspx?article=34383

前スレでは間違ったけど、この記事はPenryn世代のモバイルじゃなくてサーバ向けにXDR
のバリエーションがあるかもって話だった。

Nvidia at work on combined CPU with graphic
http://www.theinquirer.net/default.aspx?article=35216

nVIDIAがx86 CPUを開発中。

http://northwood.blog60.fc2.com/
今後は面倒だから、特に突っ込む気もない記事はここで済ませよ…。

アップル、第4四半期の暫定業績を発表
161万台のMacを出荷
http://www.apple.com/jp/news/2006/oct/18results.html
Intel Macも好調みたいだなぁ。

IDF Taiwan: 45nm Penryn design project to be completed in 1Q, Robson to become pervasive in 2-3 years
http://www.digitimes.com/NewsShow/NewsSearch.asp?DocID=VL000000000000000000000000000282&query=PENRYN

Intel is on track to complete its first 45nm design in the first quarter of 2007, and the company aims to launch related
products in the second half of next year, Intel confirmed at the ongoing Intel Developer Forum (IDF) conference in Taipei.
The company also revealed it expects Robson cache technology to become pervasive in notebooks in 2-3 years.

Intelが台湾IDFでH2 2007に45nm製品のローンチを言っているご様子（・∀・）
表スレに誤爆した。

Core 2 Duo E6850はTDP65wらしい
http://www.hkepc.com/bbs/news.php?tid=686468

Multi-Core to the Max: Conroe to share 50% of shipment in Q2 07
http://www.hkepc.com/bbs/itnews.php?tid=686870&starttime=0&endtime=0

Intel to introduce intrinsic 2MB L2 Cache Conroe
http://www.hkepc.com/bbs/itnews.php?tid=686887&starttime=0&endtime=0

L2 2MB版Core 2 Duo(ダイサイズは111mm^2？)やVT disable版Core 2 Duo(MNはE6xx5？E4xx5？)が出る
2007年の主戦場はXeonMP以外は引き続きデュアルコアになる様です

Utterly false

Intel has a separate mask for the 2M L2 C2D (E6300, E6400) the product is called Allendale.
This article is utter rubbish and is completely false.

Allendaleで既に2MBのマスクなのでよろしく。

>>84
これさ、現状のメモリ市場やIntelのメモリサポートから考えて、
今更DDR以外の選択なんてあるわけないだろうにXDRなんてどっからでてきたんだろうな？

XDRインタフェースをCPUに組み込むってんならまぁ、意味あるだろうけど（配線やピン数的に）、
現在と同じようにチップセットに繋ぐってんなら、何の意味もメリットもないだろうし・・・

DDR3以降のためのi820見たいに斥候的製品じゃないの?
Serialインタフェースなコンシューマメモリは何が使われるのかまだわからないし。
もっとも漏れもこの記事あんま信じてないけど。

いやさ、XDRにしたって結局オーバーヘッドがあるのはDDR系と変わらんじゃん（チップセットに繋ぐ場合ね）？
だったら、DDRの方が普通にマシじゃね？

DDR3よりも後の世代では>>91は何が普及すると考えているの?
新しいメモリを普及させるのはむずかしいから、性能的メリットはなくても、
このような走りの製品が必要じゃないの?というのが>>92の内容。
いきなり新アーキテクチャのCPUと新しいメモリを普及させるのは難しいから、DirectRDRAMの時もi
820+PentiumIIIという組み合わせをSDRAMと別に用意した。
FB-DIMMのときはメリットが殆ど享受できないにもかかわらず、DP市場を巻き添えにして普及させようとした。

そういや、関係ないけど、DDR3はDDR2より構造上レイテンシが増えるから、
同じクロックならDDR2の方が高速。
だからといって将来性を考えるとDDR3普及させなきゃいけないのにずっとDDR2を使うわけにはいかないわけだ。

DDR3は2010で60％の予定だから、その次なんてDDR4だかなんだか知らんが当分先じゃね
ttp://journal.mycom.co.jp/photo/articles/2006/10/17/idf1/images/Photo33l.jpg

XDRは価格や特に容量が致命的じゃないか
モバイルや一部のプレミアデスクトップとかなら有りかも知れんが、鯖はダメじゃね？
Yellowstone使うんだったら、親和性からいって序にRedwoodにもした方がいいんじゃね

FB-DIMM2が3〜4倍速ならそれが普及するかもね
DDR3-1600でも6.4GHz程度なら実現可能な範囲だし
何れにせよDDRはもう限界だしFB-DIMMやXDRでお茶を濁しながら
2010年に登場の見込まれる不揮発性メモリ(MRAMとか)を待つわけだｗ

ttp://www.freescale.com/files/microcontrollers/doc/data_sheet/MR2A16A.pdf
MRAMネタかよ…。結局普及しなさそ。

Fall Microprocessor Forum 2006 - 基調講演
http://journal.mycom.co.jp/articles/2006/10/21/fpf1/

>しかし、特定のコアだけの処理負荷が高いとチップ内でホットスポットが生じてしまうので、
>順番にコアを移動していくコアホッピングなどが必要になると述べた。

おっ、core hopping(前スレ>>732以降参照)についてちょっと言及されてるんだね。

Intel: Malicious Software and Viruses Can Be a Thing of the Past
http://www.dailytech.com/article.aspx?newsid=4624
TXTの概要(ちょっと自信が無いので間違ってたり足りなかったりするところは補完や指摘おながいします。)

アプリケーションの保護…特定のアプリを保護することができる。
同一のOS内のどんなアプリからも改竄や盗聴等の攻撃を受けることはない。
またCPUやチップセット等のリソースが一定量確保される。
(高圧縮ボムとかの攻撃に有効？)

HDDの暗号化…セキュリティチップ―TPM―が変わると読み取られなくなる。
(バックエンドサーバーには怖くて使えないなｗ)

入力の暗号化…KeyLoggerが機能しなくなる。

描画の暗号化…特定のアプリからビデオカードのVRAMに送られるデータを暗号化する。
(個人情報をGUIで操作する時に有効？PrintScreenされたら無意味な気がするけど…)

Protected Launch…カーネル等の非改竄性？あるアプリが実行されるときに関連するOSのカーネルを保護する？自信無し。

一言で言うと、システムのあらゆる所を暗号化しデータの流出/改竄を防ごうという機能。
VT-ｄと非常に相性が良さそう。来年のvProから導入が始まる。Intel Q3x チップセット。

>>84
DIBにDualChannel XDRで帯域間に合うから、
Stoakleyの派生かなんかでＷorkstation向けとしては意外とありかもな

大本営に情報出てるし。
断片的な情報を無理やり解釈する必要は全くなかったなorz
http://www.intel.com/technology/security/

インテルチューニング・コンテスト 2006 の受賞者と受賞コードを公開
〜 最新のインテル Core　マイクロアーキテクチャーに最適化、10 倍以上の高速化を達成 〜
http://www.intel.com/jp/intel/pr/press2006/061018a.htm

ICCの最適化が更にアグレッシヴになるかもめ。

■後藤弘茂のWeekly海外ニュース■
Intelのもう1つの次世代CPU「LPP」
http://pc.watch.impress.co.jp/docs/2006/1023/kaigai313.htm

素晴らしい記事だ。中身も結論もない。

>>101
> (個人情報をGUIで操作する時に有効？PrintScreenされたら無意味な気がするけど…)

デバイスコンテクスト経由せずにダイレクトに描画するAPIでも用意するんじゃね？
Windows Vista世代のための機能というべきか。。

>>104さんの後藤記事すけど，
　　-------------------------
　　逆に整数演算の性能を重視するなら、パイプライン段数は抑え、その一方で、分岐予測を強化し、
　　アウトオブオーダ型実行を採用した方がパフォーマンス/消費電力が上がる可能性がある。
　　-------------------------
十分パイプラインが短くなれば，分岐予測やらアウトオブオーダーやらわ不要な方向にいくす。
根本的に物事を理解していないような気がするす。。。

論点はそこじゃないけどな

非同期式Cache, TraceCache, HTT, μOpsFusionこの辺の採用や強化は間違いないな。

良い技術は、かならず普及する――ムーリー・エデン副社長に聞く
http://plusd.itmedia.co.jp/pcuser/articles/0610/23/news011.html

ATI schedules 45nm production at TSMC for 2008
http://www.digitimes.com/NewsShow/MailHome.asp?datePublish=2006/10/19&pages=PB&seq=200
>ATI has been working closely with the foundry, according to Chou, adding that the company is looking to adopt the 45nm node by 2008.

GPU統合は、本当にそんな馬鹿なことをやるとしたら、2009年に32nmに達するIntelが先にやるのかも。
つかダイサイズ的には45nmでも4コアが精一杯なんだよな。
Niagaraみたいにコアの性能削れば話は別だけど、そんなことやったらNetburstの二の舞になるし。
扱うデータ量が膨大でないと性能が発揮できないアーキになるから。

同じだけ投資するなら、GPUに割くのとFPU（SSE等）に割くのとどっちがいいんだろうね・・・

そもそもGPGPUが注目されたのって、
ClearSpeedとかの100万超える高価で高性能なボードに「近い」特徴のものが10万以下で手に入る「かも知れない」
からなわけで。。。

これが何で「CPUに統合だー!!つまりコンピューターは性能大幅アップだあー!!」ってなってるのか、さっぱりワケワカラン

GPUという専用プロセッサを例にすれば、
「グラフィックス関連の処理しかしない」という特徴に、
「べったり甘えている」からああいった性能が出るんですよ

無理矢理統合して上手くいくわけがない

アドバンテストや米IntelらのLSIテスター標準化組織，テスト全体に対象を拡大
http://techon.nikkeibp.co.jp/article/NEWS/20061024/122657/

>>113
ClearSpeedって本当に性能が出るの？
オンボードメモリの帯域が6.4GB/sしかないってベクトル計算機としては
絶望的な気がする。
GPUの世代が進めばあっという間に淘汰されそう。

別にどうでもよくねーか
その時点で好きな方選べばよいだけじゃね

御意

http://www.theinquirer.net/default.aspx?article=35387
quad core…07Q2には生産量が全体の40%に達する？
Woodcrest…値下げ？
Tukwila…2008年の早い時期？
Montvale…キャンセル？
Bigby…Kayloの後継プラットフォーム用のチップセット

http://www.theinquirer.net/default.aspx?article=35389
T7700…07Q3 2.4GHz Clock 800MHz FSB
T7100…07Q2 1.8GHz Clock 800MHz FSB 安価？
Robson…07Q2 デスクトップでも利用できる？
WiMax…果報は寝て待て

http://www.theinquirer.net/default.aspx?article=35440
>it's now anticipated Mr Tukwila will tape out in early 2008.

・・・は？

テ、テープアウトが'08年？まじっすか？

遂にSPRAC64と同レベルに…
天下のIntelが蛆痛と同レベルですよおまいら
反面Xeonに期待できてしまうこの悲しさｗ

>>119-121
さすがに今回の報道わ，眉に唾をつけて見たほうが良いと思うす。。。

インテル、ケンブリッジ大との共同ラボを閉鎖--コスト削減策の一環
http://japan.cnet.com/news/biz/story/0,2000056020,20297808,00.htm

投機的マルチスレッディング研究してるとこかと思って一瞬ドキッとしたがそれをやってるのはカリフォルニア大学だった

投機的マルチスレッディングとか
PARROTとか

そんなものに夢を見ていたことが俺にもありました

>>119
そんなに驚くことなの？

>>124
既に一部実装されてる技術なんだけど

どこ？

国内外のサイトでQX6700レビュー記事来てますね。

techreportでは失望したとかmismarketed productsだとかボロクソ言われてる。
http://techreport.com/ja.zz?comments=11160

ま、普通に使う分にはConroeの3GHz/1333MHｚがスタンダードモデルに降りてくるつー噂だから、
そっちの方がいいんじゃね。

>>118の記事で
MontvaleがQ3 2007の予定だが、Tukwilaがearly 2008登場なのでなので存在が怪しいとあり、
その後、>>119の記事で、Tukwilaのtape outがearly 2008になると聞いたらしいので、

Q4 2007にMontvaleで、Tukwilaは2009年前半くらいの見積もりか?

X MontvaleがQ3 2007の予定だが
O MontvaleがQ4 2007の予定だが

AMD/ATI : fusion et Fusion
http://www.hardware.fr/news/8429/amd-ati-fusion-fusion.html

Fusionの概略ブロック図
http://www.hardware.fr/medias/screenshots.php?id=IMG0018239
もっとよいソースがあったら募集中。

cache, buffer

>>124
SpMTもPARROTもく死んだという話はきかないけど。
むしろ一時期(2年くらい前)に比べてトーンダウンしたのはメニィコアの方。
今は、今後もIPCは向上し続けながらコア数を増やしたり、統合路線という話題が盛んだし。
最近、NehalemやGesherのネタが少ないのは前スレから新しい情報が出ていないから。
(多分、前スレのNehalemネタは未だに世界一進んでいるとおもわれるのであれであと一年はもちそう…)

>>89
大型訂正。

Core 2 Cpu Cap Remove
http://modbox.hu/forums/index.php?s=cac4ebcd3563376d67798f4bdd849cf1&showtopic=56&pid=384&st=0&#entry384

Core 2 Duo E6300 (L2 = 2MB) の殻割画像なんだけど、
例のごとくベア部分のサイズを計測したら、146 sqmm(Conroe = 143sqmm)とでた。
つまりやっぱり現行のCore 2 Duo E6400/E6300は、CornoeコアのCache半殺し版で
あるということが確認された。

とすると、2007 Q2に登場するのが真のAllendaleコア(Allendale = 111sqmm)であり、
>>67の電力の話も単なる製造上のバラつきでしかないのか!?
いやあ、長々デマながしちゃった（・∀・）

X Core 2 Duo E6300
X Core 2 Duo E6400

IntelR 64 and IA-32 Architectures Software Developer’s Manual Volume 1: Basic Architecture
ttp://www.intel.co.jp/design/processor/manuals/253665.pdf

Basic Architectureの2.2.3にCore Microarchitectureの解説がちょっと載ってたんだね。
Optimization Manualは相変わらずまだのようだが。

>>134
片コア殺すとリーク電流の制御も出来なくなるから消費電力上がるんじゃないか？
どんなの使ってるか知らんけど。

クロックラインを切ってもリーク電流は漏れっぱなしなのだろうか？

Allendaleで殺されるのはキャッシュの半分で、コアは殺されない=デュアルコア。
Core 2でSingle CoreなのはMillville(=Conroe-L)です。

クロックはなくても漏れる。

ああそうか。
じゃあSleepTransistorが効いてないんじゃね。

>>133
Rumorならこんなのもあるなｗ
ttp://forum.pcvsconsole.com/viewthread.php?tid=20451

ちゅーか、IDFが何回かあるわけで、
今からネタなくすような事するわけねーだろーから
当分、おもしろいネタなさそうだな・・・

まあ、それよりもPenrynの詳細の方が先なわけだけどｗ

Tera-Scale Computing Demo
http://download.intel.com/research/platform/videos/terascale/terascale_demo.htm
こんなんみつけた。

Conroe-L Performance Preview
http://xtreview.com/addcomment-id-881-view-conroe-l-performance-preview.html
>at the frequency of 2.4 GHz this processor done the test Super PI 1M in 32.657 seconds.
Conroe-L (512KB L2)。
// Cache構成くらい画像はってくれよと…。
// 容量だけじゃなくてway数とかで差別化されるの普通なんだからさ。

Conroe-Lって、出てたルーマだとそんなクロック高かくなかったような？
変わったんかな・・・

>>145
πのタイムからして1.8GHzの誤植だろ

記事読まずにレスしたら大恥かくね
>>146は無かったことにｗ

EPIと非対称マルチコアについて前スレの補足。

この間のIDFでも説明されているように、100%並列処理可能なプログラムを仮定した場合、
Smallなコアを多数集積したほうがLargeコアを用いるよりも、ずっと高性能である。
規模1/12のSmallコアを同じ面積並べた場合、Largeコアより4倍近く高速な計算になる。
http://journal.mycom.co.jp/articles/2006/10/12/idf1/013.html
http://journal.mycom.co.jp/photo/articles/2006/10/12/idf1/images/Photo50l.jpg

しかし、実際のプログラムでは、どんなに並列度の高いプログラムといえども
逐次処理しかできない部分が少なからず存在し、Many Coreでの高速化の足かせになる。
非対称マルチコアプロセッサでは、この問題に対してLargeコアの得意な逐次処理と
多数Smallコアの得意な並列処理の組み合わせによって、逐次処理と並列処理の双方を高速化
できることが大きな利点である(=従来コアに対して)。

プロセッサコアの規模に対してパフォーマンスは平方根程度でしか向上しない(= Pollackの法則)
ので、Largeコアでは、1命令を実行するのに必要なEnergy(EPI = Energy Per Instruction)が
必然的に大きくなり、Smallコアでは逆にEPIが小さくなる。
Energyのコストの大きいLargeコアを逐次処理用に少数、Energyコストの小さい
コアを並列処理用に多数もつ構成の非対称マルチコアは、発熱と消費電力の
観点からみて理にかなっているわけである。

>The larger and faster cores will execute single-threaded programs and the serial
> phases of multithreaded programs for high EPI, whereas the smaller and slower cores
> will execute the parallel phases for lower EPI.

このEPIの差を利用して、電力・発熱の制御を実現するのはEPIスロットリングである。
非対称マルチコアプロセッサにおいてLargeコアが負荷の高い処理をしているとき、
コアの発熱量が既定以上になってしまったとすると、EPIスロットリングが働き、
Smallなコアへその処理を移し、Largeコアを休ませ、EPIを低下させる。
これにより、処理を完全に停止することはなく、発熱の制御も行えるわけである。
(EPIスロットリングについては前スレ>>232あたりでもあり)

X Largeコアの得意な逐次処理 Smallコアの得意な並列処理
O 逐次処理の得意なLargeコア 並列処理の得意なSmallコア

X (=従来コアに対して)
O (=従来コアに対してIPCをLargeコアにより維持and向上しながら並列処理・スループット性能を拡張できる)

動的AMPにしてもEPIスロットリングにしてもワイアードロジックで実現すると効率悪いんだろうな
SpMTやPARROTと同じ匂いがする

すでにCoreで細粒度の電力管理をやってるし
必要なのはインテリジェント且つ低オーバーヘッドのロードバランサか

408 ：名無しさん＠お腹いっぱい。：2006/11/05(日) 18:14:14
Kentsfield(1P4C) vs Woodcrest(2P4C)
http://www.hardwarezone.com/articles/view.php?id=2102&cid=2&pg=4
Opteronサーバー死んだな…
Clovertown 1.60GHz $455*2 >>> Opteron 2220 SE $786*2
Clovertown 2.33GHz $851*2 >>> Opteron 8220 SE $2149*4

米Intel、画像処理ライブラリ「OpenCV 1.0」を公開
http://journal.mycom.co.jp/news/2006/11/08/360.html

【ICCAD 2006】米Intelが20GbpsのI/Oを，米UCBがMEMS共振器を披露
http://techon.nikkeibp.co.jp/article/NEWS/20061107/123241/

インテル、中小企業向けソフトウェアスイートを発表--ブログやWikiなどWeb 2.0アプリを同梱
http://japan.cnet.com/news/ent/story/0,2000056022,20305028,00.htm

Performance Per Watt: Dempsey and Woodcrest
http://www.realworldtech.com/page.cfm?ArticleID=RWT110706025321

MacBookもCore 2 Duoへ――最大25％高速化
http://plusd.itmedia.co.jp/pcuser/articles/0611/08/news125.html

http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=KAD0ZE5TGKXPOQSNDLRCKHSCJUNN2JVN?articleID=193600263
The main field work for the Japanese companies in Kiryat Gat is due to begin in March 2007.
Currently, teams from Japanese capital equipment companies are being trained in Fab 32,which Intel is building in Chandler, Arizona.
The Kiryat Gat fab is slated to be an exact copy of the 300-mm Arizona fab.

Fab 28 in Kiryat Gat involves an investment of over $3.5 billion by Intel, in addition to a grant of $525 million from the government of Israel.
It will work at the 45-nanometer manufacturing node on 300-mm diameter wafers.
Production is expected to start in the first half of 2008.


ArizonaもIsraelも経過は順調。特にIsraelのFab28は当初の見通しより早い08H1に稼動。
露光に液浸ではなくドライを採用したことで移行のコストを抑えたことが効いているのではないかと予想。
また驚くべきことにドライでやってるにもかかわらず65nmノードより形状が良い。
45nmは絶好調です。

どのような手法を取ろうが45nm以降は地獄が待っていると思っていたのだが
案外うまくいくのか？

この辺が参考になる
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=NCHM1KPKNSWJ4QSNDLRCKHSCJUNN2JVN?articleID=57701367
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=NCHM1KPKNSWJ4QSNDLRCKHSCJUNN2JVN?articleID=192500188
http://journal.mycom.co.jp/articles/2006/02/02/intel45nm/
http://www.sijapan.com/content/0608vol3/industry/industry_0608.html

Dell，クアッドコアXeon搭載の2ウエイ・サーバーなどを発売
http://itpro.nikkeibp.co.jp/article/USNEWS/20061109/252942/?ST=?ST=enterprise

Intel，65nm製造技術の1GビットNOR型フラッシュを量産へ
http://itpro.nikkeibp.co.jp/article/USNEWS/20061109/253127/

Bull Adds Microsoft CCS 2003 to NovaScale Clusters
http://www.hpcwire.com/hpc/1079299.html

Intel Boosts Super-Computing Efforts
http://www.intel.com/pressroom/archive/releases/20061108comp.htm

>>162
>Dell，クアッドコアXeon搭載の2ウエイ・サーバーなどを発売
>http://itpro.nikkeibp.co.jp/article/USNEWS/20061109/252942/?ST=?ST=enterprise

もうClovertown出てるのか。
Mac Proへの搭載マダー？

IntelR 64 and IA-32 Architectures Optimization Reference Manual
http://developer.intel.com/products/processor/manuals/index.htm

やっと最適化マニュアルがCoreアーキに対応したみたい。

Intel's newest Quad Xeon MP versus HP's DL585 Quad Opteron
http://www.anandtech.com/IT/showdoc.aspx?i=2872&p=1

XeonMP71xx - Tulsaは大幅な性能改善をもたらします。
Opteron 8xxxと同等の性能。
しかし、ワット性能が欲しいです。
高い可用性を必要とする顧客はXeonMPを買います。
そうでない顧客はOpteronを買うでしょうか？
いいえ！！
XeonDP53xx - Clovertownは二個のXeonDP51xxに過ぎません。
しかしRASを必要としない顧客に4Sサーバーを売ることへ困難を与えます。

IBM Introduces Quad-Core Xeon Servers
http://www.hpcwire.com/hpc/1083742.html
DELLに続いてIBMからも。具体的に何をやっているのかはっきりしないがDELLより性能が良いらしい。

IBM rolls in Clover with Dell
http://www.theregister.co.uk/2006/11/10/ibm_clovertown/
>Most Blades are currently equipped with a single hard disk drive which holds an image of the operating system and necessary swap files and the like.
>This will be replaced by a 4GB Flash memory, which is considered sufficient capacity for the job and now costs the same as the disk drive.
Robsonはブレードサーバーにも活かされる模様。

AMD gains, Intel slumps in latest supercomputer rankings
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=GPKD3PPEFCBVCQSNDLPCKH0CJUNN2JVN?articleID=193700725
2005年のDualCore戦略における遅延が効いてますね。Montecito, Dempsey…

Jen-Hsun: NVIDIA Intel IGP, 9 More DX10 Cards in the Works
http://www.dailytech.com/article.aspx?newsid=4891
ATIに代わってG35, G33と競合するGMCHを開発するらしい。

Xeon 5355
1806users
http://www.sap.com/solutions/benchmark/pdf/cert8006.pdf

XeonMP 7140N
1910users
http://www.sap.com/solutions/benchmark/pdf/cert7506.pdf

Opteron 8820 SE
1978users
http://www.sap.com/solutions/benchmark/pdf/cert6706.pdf

Opteron 8818
1911users
http://www.sap.com/solutions/benchmark/pdf/cert6606.pdf

Opteron 885
1650users
http://www.sap.com/solutions/benchmark/pdf/cert6506.pdf

XeonMP 7140M
2127users
http://www.sap.com/solutions/benchmark/pdf/cert6006.pdf

Xeon 5160
1283users
http://www.sap.com/solutions/benchmark/pdf/cert5806.pdf

日本の2.5GHz帯，WiMAXや802.20，次世代PHSを想定へ
http://techon.nikkeibp.co.jp/article/NEWS/20061110/123417/

NECが阪大からベクトル型スーパーコン20台を受注，性能は最大5.3テラFLOPSに
http://itpro.nikkeibp.co.jp/article/NEWS/20061107/252801/?ST=middleware

「モバイルWiMAX vs 802.20」，争いの舞台は「第4世代」へ
http://techon.nikkeibp.co.jp/article/TOPCOL/20061113/123447/

http://www.theinquirer.net/default.aspx?article=35694

>A Q8800 is slated for introducion in Q3 of 2007

http://www.theinquirer.net/default.aspx?article=35699

>The T7700, the T7500, the T7300 and the T7100 will have IDA, which stands for Intel Dynamic Acceleration.

>Intel claims that when single threaded apps or multi-threaded apps with extended serial code are executed,
>IDA gives additional performance benefits.

>>171
1/7
Q6600発表が発表される

1/21
Pentium4の最安価格が軒並み\10,000を割る
Core 2 Duo E4300が$163、PentiumD 935が$113でデビュー

07Q3
最初の45nmのQuad-Coreが発表される

>>172
Santa Rosa
ついにFoxtonテクノロジがベールを脱ぐ
オプションのWiMAXの価格は$139

大本営にClovertown来ました
http://www.intel.com/products/processor/xeon/index.htm#5300

Q6600はTDP105w
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=L5JHPOEBBAW30QSNDLSCKHA?articleID=193700798
>Intel will ship quad-core desktop products early next year that consume 105W.

http://itpro.nikkeibp.co.jp/enterprise/index.html
>米メディア（InfoWorld）によると，クアッドコアXeon 5300搭載サーバーは米Dellが既にリリースしており，米Hewlett-Packard（HP）も11月第3週には発表する予定という。

VT-dについて
テクノロジマガジン(英語)を読むのがめんどくさい人向け
http://itpro.nikkeibp.co.jp/article/COLUMN/20061019/251207/

Intel Smart Memory Accessについて
ホワイトペーパー(英語)を(ry
http://www.intel.com/jp/developer/technology/magazine/computing/smart-memory-access-0906.htm

Get ready for 675-mm fabs in 2021
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=W0AHZZ1HXJJVYQSNDLPCKH0CJUNN2JVN?articleID=194300262

http://www.intel.com/performance/server/xeon/intthru.htm
ついにXeonDPがSEPCint_rateで200over。
SPECWeb等のサーバー系のベンチマークでもOpteron 8xxxやXeonMPと同等の数値をたたき出している。
FPが弱いのは相変わらず。

Intel、Core 2 Duo T5500/T5600のステッピングを変更
http://journal.mycom.co.jp/news/2006/11/14/403.html

Intel introduces Dynamic Acceleration in Socket P Merom
http://www.hkepc.com/bbs/itnews.php?tid=698577&starttime=0&endtime=0

Intel Ignites Quad-Core Era
http://www.intel.com/pressroom/archive/releases/20061114comp.htm

最新のインテル クアッドコア・プロセッサをHP ワークステーションに採用
http://h50146.www5.hp.com/info/newsroom/pr/fy2007/fy07-006.html

Intel Quad-Core Processor
http://www.intel.com/pressroom/kits/quadcore/index.htm

Intel Montvale slated for Q4 2007
http://www.theinquirer.net/default.aspx?article=35730

06Q4
WoodcrestがDPサーバーで65%のシェアを獲得する。

07Q1
Xeon 3220 2.4GHz が$850、Xeon 3210 2.13GHzが$700前後で1/7に発表される。
(Xeon 3000番台はCore 2の流用なのでTDPは105wで統一されると思われる。)
2月にXeon E5335が発表され、Xeon E5320とXeonE5310の価格改定がある。

07Q2
ClovertownがDPサーバーで40%のシェアを獲得する。

07Q4
Bensley/Glidewellに代わってBigby/Garlowが登場 （Xeon X5395?も登場？
Greencreek→Seaburg
Blackford→Bigby-P(おそらく仮称)
Blackford-VS→Bigby-V(おそらく仮称)

San Clementeチップセットを使った超低電圧版と低電圧版のデュアルコアXeonが発表される。
Montvaleが発表される。

07Q4という時期からXeon ULV/LVがPenrynベース、San ClementeはMontevinaベースだと予想。
SossamanもYonahより早く投入された経緯があるしSanta Rosaにしては遅すぎるので。
Dual Socket
FSB 1066MHz*1
DDR3-800 2ch
*Ts
Xeon LV = TDP29w前後
Xeon ULV = TDP15w前後
MCH = TDP9w前後
こんな感じか？

Xeon E5335の追加とそれに伴う価格改定やXeon 3210は私的に新鮮なネタ。
Harpertown(45nm Quad-Core?)対応でWS向けと噂されるSeaburgが128GBまでメモリサポートを拡張するという話はガイシュツだが、
矢張り密度が上がるようだ。(ついでにAMBが4.8GHzで動作、つまりDDR2-800をサポートする見通し。)
大量に生産されるらしいので値下がりにも期待。
http://www.hpcwire.com/hpc/1097999.html
>During this time, the available density of FB-DIMMs from Qimonda will grow from today's offering, of 1GB, 2GB and 4GB, to include 8GB and 16GB modules.

ってかアドレスバスの帯域幅拡張をLGA771でやってたんだね。。。
XeonMPと同じく1TBまで物理メモリに対応。
Netburst世代のEM64TはPAE36の流用だったわけで今年になってIntel64に改名したのも納得できる…かなぁ？

EUV making slow progress, says Intel
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=WL3NGVOT2S13WQSNDLPSKH0CJUNN2JVN?articleID=194400307

EUVはIDF2006の80コアでやられたダイスタッキングや光インターコネクトと同じく22nm以降の技術となる模様

×Intel純正マザーにATI採用
○Intel純正マザーにSIS採用

Intel Kicks ATI to the Door and Invites in SIS
http://www.dailytech.com/article.aspx?newsid=4964
>On the other hand, there is one exception that’s expected in Q2’07; the new D201GLY Little Valley.
>Intel Desktop Board D201GLY Little Valley is currently expected to be powered by a SIS 662 chipset and feature a mini ITX form factor.

SiS Announces 662 Chipset
http://www.dailytech.com/article.aspx?newsid=3168
>Intel also just recently introduced a chipset to compete with SiS 662.
>The Intel 946GZ was silently released on July 3, 2006.

インテル マイクロプロセッサーにおける 1 命令実行当たりのエネルギーの推移
http://www.intel.co.jp/jp/developer/technology/magazine/research/energy-per-instruction-0306.htm

i486〜Core Duo(Yonah)までのEPI値の理論的な比較をしてみたITJ記事。
Yonahは、65nm 1.33Vのi486の理論的なEPI値(途中の計算が相当にアバウトだが) と大して変わらない。
// この分だとMerom至ってははi486よりも低EPIそう…。4 coreも待たずして破綻してるPollackの法則（・∀・）

65nm 1.33V時のEPI値
i486 = 10 nJ
Pentium = 14 nJ
Pentium Pro = 24nJ
Wllamette = 38nJ
CedarMill = 48nJ
Dothan = 15nJ
Yonah = 11nJ

>マイクロ Ops フュージョンなどの技法により、Core Duo プロセッサーのコアのスカラー・パフォーマンスは i486 プロセッサー
>の約 8 倍になっていますが、消費電力の増加も 8 倍で済んでいます。つまり、Core Duo プロセッサーの EPI は i486 プロセ
>ッサーとほぼ同程度です。Core Duo プロセッサーはかなりパフォーマンスの高いプロセッサーですが、命令当たりに充放電
>される実効キャパシタンスは i486 プロセッサーとほぼ同じ大きさだということです。これは驚くべきことであり、EPI は一貫し
>て増大するという、表 3 に示されている傾向を反転させる成果です。マイクロアーキテクチャーの設計では、パフォーマンスの
>向上を目的に IPC を大きくする技法や周波数を高くする技法が採用されますが、IPC の改善が、これらの技法の電力効率を
>改善することにもつながっています。

AMD Beyond "Brisbane"
http://www.dailytech.com/article.aspx?newsid=4943

SSE4Aって…。
AMDスレでも前にふざけて書いたけど、K8LってIntelがCore 2やっていることは大体やってて、
純ハードスペック的にはかなり早そうなんだけどね。
逆にK8Lの性能評価から、Coreマイクロアーキが高速である理由もみえてくるだろうし、
今後のシングルスレッド性能の延び事情も占う材料になるわけで、漏れは楽しみ。
前スレの終盤の過去ログが消えたせいで、Xbitの要約文も消えて続きをまとめる気がおきないんだけど、
過去ログup募集中…。

第177回Core MicroArchitectureをもうすこし(1)
http://journal.mycom.co.jp/column/sopinion/185/

Core 2とK8の平均IPC値の相対的な比較はベンチマークのスコアを比較するだけでも可能。
既に手に入るプロセッサ製品についてブロック図をみて平均IPCの優劣をどうこう想像するという行為に
なんの意味があるのかわかりません。

もちろん、過去にこのスレで平均IPC値のリストなどで示しているとおり、
K8もCore2も平均でIPCが3いくなどというこたない。

SPEC CPUは比較的キャッシュ性能の影響が大きいことで知られるベンチマークとして知られている。
で、特にSPECintとSPECfpを比較した場合、SPECfpの方がキャッシュ性能の影響が大きい。

しかし、Core 2はNetBurstやPenM比較して、特にfpのスコアが優れているわけでもなく、
むしろ最近のプロセッサの傾向に反してSPECintが非常に好成績であることが知られている。
Yonahに対してCoreマイクロアーキがキャッシュ性能で殆ど速くなったという話も
まだまだ信用するには足りないよね。

K8Lがでてくるとこの辺の話も面白くなってくるわけだが。
Memory Disambiguation関連の論文だとシミュレーションで10%前後のIPC改善があるようだし、K8Lも意外と速かったり。

Intel Dynamic Acceleration Technology (IDA)
http://www.hkepc.com/bbs/itnews.php?tid=698577&starttime=0&endtime=0

以前からSanta Rosaでオーバークロック機能の話はあったけど、
Socket P版のMeromから、Dynamic Acceleration Technologyという名前で利用可能になる模様。
Normal, LV, ULVのいずれのプロセッサでも利用可能。

Dynamic Acceleration Technologyでは、シングルスレッド処理で片方のCoreしか使っていないとき、
オーバークロックする(もう片方のCoreがIdle状態なのでTDPにマージンができるから可能)。

Core Hoppingの特許の内容にも含まれているね、これは。

CSIは旧Alphaのハドソンチームが原案でTukwilaと合わせてやっていたが、フォートコリンズチーム(旧PA-RISC)が混ぜっ返してTukwilaがキャンセルになる。
シングルスレッド性能も重視しろという、Niagaraの駄目っぷりを見たHPからのお達しであった。
ハドソンチームの大半はProject Zをやるように言われて、残りの少数がPoulsonの開発にまわされた。

さあTukwilaはどうしようか？ということになったが、肝心のフォートコリンズの人も考えてなかったようで上から下への大騒ぎ。
開発期間を短縮するためにMontvaleのMCMにしようという案もあったが、却下される。
結局、MontvaleのMCMという案を一歩進めてCSIを十分に活かした、大規模構成を意識した設計にすることと相成った。

それでやっと2007年のTukwilaまで目処が立ったが、サンタクララからWhitefieldに次いでClovertownも設計するように命令が来て、
実質Montvaleをキャンセルせざるを得なくなり、MontvaleはMontecitoにL3やクロックを少し追加するだけになった。
悪いことは重なるもので、今度はMontecitoのFoxtonが動かない。
動かないなら動かないでとりあえず1.6GHz FSB400MHz L3-24MBで投入すればよかったものだが、それをやらなかった。
結局Montecitoは1年遅れることになる。
これによってMontvaleは2007年、Tukwilaは2008年にスリップ。
それがアメリカ人の責任のとり方なのかよくわからないがフォートコリンズチームのリーダーがAMDに亡命。

フォートコリンズがMontecitoに梃子摺っている間にハドソンから仕事を引き継いだバンガロールチームがCSIの開発を担当していたけど失敗。
サンタクララがインドで開発チームを新規に結成しようとした試みが裏目に出た形である。
これによってフォートコリンズがTukwilaと並行してやっていたPower風味のMCMで4コア or モノリシック4コアのWhitefieldがキャンセルになり、
従来型MCMのTigertonがイスラエルで開発されることになった。
Tigetton = ClovertownMPなので、イスラエルが担当するのはFSB 4本のCanelandである。

その後CSI開発の主導権はPoulsonをやっていたハドソン(少数)とフォートコリンズに戻されたとみられる。
当然Poulsonは凍結 or キャンセルになったわけで、ブチキレたハドソン(少数)の要職―といっても彼は政治家だが―が辞職。
ハドソン(少数)の残骸はおそらくフォートコリンズに吸収された。まあリストラされたという話は聞かない。

フォートコリンズではMontecito→Tukwila担当、Clovertown担当、Whitefield担当、と細分化されまくったツケが回ってきたのか知らないが、
Tukwilaが思うようにうまくいってないとか、そもそもこのままでいいのかと揉めてるとか、そういう話もあったが詳細は不明。
# 現実路線で再開されたCSIは、当初の予定は6.4GT/sだったらしいが、2.5GT/s程度だとか云々。
# これでFSB 1600と同程度と言うことは単方向 32bitという事に成るが果たして。。。
# 1600*64 = 102400　　　　(2500*16*2) * 2/3 ≒ 106666

統合された時期は不明だが、現在バンガロールとフォートコリンズは統合されている。
バンガロールでは最終的に1000人近いリストラがあったらしいが、多分にエンジニア以外の人間も含まれている。
憶測の域を出ないがCSI失敗後にバンガロールがやっているマルチコアとは、Tukwilaと密接な関わりがある新Whitefield(XeonMP)である。
どちらも登場は08H2〜09H1の予定である。

新Whitefieldはともかく、本来07H1が予定されていたTukwilaが08H2のItaniumはPowerに対してかなりの性能的なハンデを負うことになる。
Tukwilaは3度死んだのかもしれない。寧ろ、そう考えるほうが自然である。

最後になったが、私の予想では、Project Zの正体は Keifer だ。
simpleなcoreを多数集積、ring型のnode(core*4)間接続、SpMTと相性が良いキャッシュの構造、初代Tukwilaと酷似している。
Timnaはキャンセルになったが、それによってPentiumMが開発された。
Intelがハドソンの初代Tukwilaを真実評価していたならば、彼らを遊ばせておく理由がないのである。

×(2500*16*2) * 2/3 ≒ 106666
○(2500*32*2) * 2/3 ≒ 106666

業界の人ですか？

≒っていう記号、久しぶりに見た。

≒って1byte文字じゃどうやって表現するんだ？

>>191
面白い内容だが、CSI 2.5GT/s,だか2.4GT/sのソースは?
確かにそんなINQ記事があった記憶はあるが、Tukwilaのコアクロックと混同してるだけかと思ってスルーした。
いくらなんでもスペック低すぎだし。

>>195 ≈
≒は本当の数学では使えない和製記号だった気がするけどよくわからん。

An EPIC Processor with Pending Functional Units
ttp://mics.ptloma.edu/Carter/ISHPC-02-PFU.pdf

EPICアーキテクチャ(Itanium)なプロセッサにPending Functional Units(PFU)方式の
簡易的OOO実行を実装した場合のシミュレーション。

baselineがaverage IPC = 1.25に対して、PFUだとIPC = 1.5〜1.6になるご様子。
Intelの論文じゃないし、シミュレーションモデルが現実のItaniumの構成とも異なるところがつまらないけどね。
この論文で興味深いのは、完全型OOOのシミュレーションも混じっているところだな。

issue queue size = 64のOOOでIPC = 1.8くらいの高IPC。
Tukwilaは殆ど4 core版Montecito(=4 core McKinley)だし、
この論文の内容は実際の製品とは関係ありません。

// でも、OOO EPICって響きだけで萌え…（*´Д｀*）

Bloomfield Is Quad Core & Octo Threads
http://www.vr-zone.com/index.php?i=4322
>The next generation Intel processor based on the Nehalem architecture is clearly exciting as
> VR-Zone has learned. Successor to quad core Yorkfield which forms part of the 45nm Penryn architecture,
> Bloomfield will come along and sit right on top of the 45nm Nehalem desktop processors in mid 2008.
>Bloomfield will have 4 cores and is capable of 8 threads like the old Hyper-Threading technology but
>only more advanced. Bloomfield will contain an integrated memory controller that requires a new
>socket refresh called Socket B with 1366 contact pads.

Nehalem世代のデスクトップはBloomfield。
BloomfieldはSocket B 1366pinのパッケージで、mid-2008ごろに登場。
Native 4 coreで、Hyper-Threadingにより8 threads処理できる。

//　VR-Zoneだけになんで最近Penryn&Nehalemネタがよくでてくるのかはわからんけど、
// 従来の情報と矛盾する点は特にないので信用してもよいかも。
// 以前、Gel氏の発言では、Nehalem世代で最大4 wayのHTという話があったけど、
// DesktopのBloomfieldでは、2 way HTで、Server用ののGainestown&Becktonでは4 way HT
// という差別化はありそうである。

そういや、余談だけど、以前Intelが公開してたスライドから推測すると、
Nehalemのキャッシュは4 coreで1つを共有だと思われる。

ClearSpeed commits to 5x floating point boost
http://www.theregister.co.uk/2006/11/18/clearspeed_silicon_sc06/

理化学研究所とインテル 高速にペプチドの凝集シミュレーションに成功
- 2006年度ゴードンベル賞を受賞 -
http://www.riken.jp/r-world/info/info/2006/061117/index.html

Clovertown + I/OAT + FB-DIMM イイヨイイヨー(・∀・)
日本HP、“ブレードサーバーの弱点を補強する”内蔵ストレージなど
http://enterprise.watch.impress.co.jp/cda/hardware/2006/11/20/9091.html

>>193
2年前からスクラップしてたItanium関連の記事(ルーマー含む)を選別して、日本語訳してまとめただけです。

>>196
>面白い内容だが、CSI 2.5GT/s,だか2.4GT/sのソースは?
>確かにそんなINQ記事があった記憶はあるが、Tukwilaのコアクロックと混同してるだけかと思ってスルーした。
Intel Tukwila suffers from political squabbling (2006年8月13日)
http://www.theinquirer.net/default.aspx?article=33650

仰る通りINQの記事です。
えっと、果たしてこの記事の記者はTukwilaのコアクロックと混同してるのか？ということですが、
SGIが2004年の12月にMontvaleを使ったクラスタの演算性能について言及しているのでそれを参考しました。(※1)
この記事から察するに、MontvaleはFoxtonが完全に機能したとしても3GHzに達するか怪しいとIntelからSGIに話が行っていたのではないでしょうか？
当然、Tukwilaには4.5GHzはもとより、4GHzすら予定になかった筈です。
逆にシリアルバスなら4GHzや5GHzは当然視野に入っていたはずなので、やはり記者(に話をした人)はCSIの転送レートについて言ったのだと思います。
それらは、CSIもFoxtonもまだ死んでいなかった頃のTukwilaの仕様と一致しています。(※2)

FSB 1600MT/sと同程度というのは前スレ270でIntelerさんが貼ってくれた記事を参考にしています。
また、CSIの帯域幅が32bitというのは記事中の表現と一致しているように思えます。(※3)

うっかりしていて書き忘れたのですが、最近、日本HPの人がMontvaleは65nmで製造されると言ってるみたいです。(※4)
2007年末ならば別に65nmで出してもおかしくないわけですが、本来Quad-CoreのTukwilaがやるべきであったPower6との対決をしなければならないわけで、
MCMのQuad-Coreバージョンも出すのではないかと思います。( = 初代Tukwilaが死んだ直後のTukwila案)
オプティカルシュリンクなら、ダイサイズは大きく見積もっても400平方mmに収まるので、
mx2で使われたMadisonが374平方mmであることを考えるとそれなりに現実的な解なのではないでしょうか。

(※1)
http://news.com.com/SGI+to+make+dual-core+Altix+in+late+2005/2100-1006_3-5501320.html?tag=cd.lede

(※2)
http://www.realworldtech.com/includes/images/News/Tukwila.jpg (2005年5月6日)
>Estimated 40G Flops / Socket
>4.8 & 6.4GT/s/dir, full width
20G Flops = 2.6GHz Dual-Core = Montvale

(※3)
http://www.theinquirer.net/?article=28298 (2005年12月12日)
>CSI was started with a "mandate" to beat HT at everything, speed, bandwidth, per pin bandwidth,
>power usage, and everything else under the sun, not under Sun.

(※2)
http://www.itmedia.co.jp/enterprise/articles/0610/31/news001.html
>次世代のデュアルコア インテル Itanium2 プロセッサでは、製造プロセスが65nmに微細化されることから、さらに消費電力が低減されることになる。

ttp://www.californiaconsultants.org/Consultants.cfm/item/31/range/4

http://www.itmedia.co.jp/news/articles/0611/14/news067.html
>サーバセグメントは、AMDが2003年のOpteron投入以来、新技術でIntelに勝ってきた分野だ。
>そんな日々は終わると、Intelのデジタルエンタープライズ部門ジェネラルマネジャーで上級副社長のパット・ゲルシンガー氏は宣言する。
>Intelのプロセッサ開発チームでは積極的なスケジュールに合わせるために再編が行われ、「もう二度と後れを取ることはない」と同氏は言う。

>>203-204
RWTの記事※2は、2006年5月6日だよ。
前スレで漏れが貼り付けたときのつい前日の記事。
だから、INQの1600MT/sの記事よりも新しい情報で、しかも、Intelのスライド付。

あと、※3記事のbandwidth=帯域幅というのは、転送容量のことで、ここではbit幅は関係ない。

>>203のINQ記事だけが問題。
『CSIの速度から、Tukwilaのコアに入るところで2.4GHzに落とされる』というのが、
聞き間違いなどで変形して
>Tukwila's speed might drop in the system interface section to 2.4GHz
となったんじゃないかと勘くぐってるんだけど。
(4 coreで40GFlopsの推定演算能力なら、Tukwilaは2.5GHzである)

FBDやPCIeは既に5GT/sが視野に入っていて、その一年あとのCSIが
Processor間の通信技術でありながら、現行I/OのPCIe 1.0にまでおとるピンレートで登場というのは、
いくら遅延したからといって理解に苦しむ。
同じくCSIをサポートするNehalem系へも大きく影響してくるはずだが、その話も聞かない。

というわけで、前スレの計算で大体あってると思うんだけど。

Intel to take AMD approach to future chips
http://www.theinquirer.net/default.aspx?article=35892

Nehalemについて。
あまり新しい情報はないけど、やっとINQからも来たか。

Nehalemマイクロアーキテクチャ
- 45nmプロセス, mid-2008
- HyperThreadingの復活
- Desktop = Bloomfield, DP Server = Geinestown, Mobile =Gilo
- IMC(Intergrated Memory Controller)が、DDR800/1066/1333/1600をサポート
- Socket B 1366pinの新しいパッケージ@Bloomfield,
- FPU/SSEの実装の改善
- モジュラー化デザイン

2006- 65nm "Merom" Merom/lt, Conroe-L/vl, Allendale/ms, Conroe/pf, Kentsfield/xt, Woodcrest/dp, Clovertown/dp, Tigerton/mp
2007- 45nm "Penryn" Penryn/lt, Wolfdale/ms, Ridgefield/pf, Yorkfield/xt, Harpertown/dp, Dunnington/mp, Aliceton/mp
2008- 45nm "Nehalem" Gilo/lt, Bloomfield/pf, Gainestown/dp, Beckton/mp
2009- 32nm "Westmere" Gulftown/dp, Keifer/xx
2010- 32nm "Gesher"

/lt = Mobile
/vl = Value Desktop
/ms = Mainstream Desktop
/pf = Performance Desktop
/xt = Extreme Desktop
/dp = DP Server
/mp = MP Server

ふと思ったがLGAのpinはどうやって実装しているのだろう

薄々わかっていたけど、Moduler化設計はIntel/AMD共通のトレンドのご様子。
INQによれば、Moduler化によって様々な仕様決定を今回のように18ヶ月前まで遅らせることができるようになった。
以前書いたように4 core単位で更にコア数を増やした派生品が登場できるというだけのレベルなのか、
柔軟に1コア単位で派生をだしやすいのか、或いはValue帯では、内臓メモリコントローラをなくすほど、
Moduler化が進んでいるのかどうかはよくわからんけどな。

バリデーションにかかる時間が大きいのはかわんない
検証手法の改良をがんばってほしい

IBMのBlade版Clovertown
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20061113-07952.html

TDP50wの低電圧版(L5310)は馬鹿売れの予感
MacProに追加されないかなぁ

見えてきたSanta Rosaの全貌〜シングルコア動作時にクロックアップする機能を追加
http://pc.watch.impress.co.jp/docs/2006/1130/ubiq169.htm

【ISSCCプレビュー】Intel社，80コアのマイクロプロセサの詳細を発表へ
http://techon.nikkeibp.co.jp/article/NEWS/20061127/124465/

「半導体メーカー，2007年が正念場」
http://techon.nikkeibp.co.jp/article/TOPCOL/20061121/124103/

WiMAX勢が狙った4Gへの道「P802.16m」，猛反対にあい作業部会創設が頓挫
http://techon.nikkeibp.co.jp/article/NEWS/20061119/123991/

IDF Fall 2006 追補編 - ちょっと変わった話題からキーマンに聞く最新動向まで
http://journal.mycom.co.jp/articles/2006/11/30/idf/

Athlon 64 FX-74をデュアルで搭載した「Quad FX」プラットフォームを試す
http://journal.mycom.co.jp/articles/2006/11/30/quadfx/

http://www.aceshardware.com/forums/read_post.jsp?id=120071153&forumid=1
>http://i17.tinypic.com/2eq51k5.jpg
>
>http://i16.tinypic.com/4d6wjmo.jpg

1枚目の写真はSPECfp_rate2000。おそらくIntelはSPECint_rate_base2000_で比較してくるので混乱しないように。
2枚目の写真はサーバーベンチでClovertwonがWoodcrestから60%の性能向上しか果たしていない(>>46参照)のに対して、K8Lは70%の性能向上を達成するというもの。
AMD leapfrogs Intel with quad-core server MPU
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=YBRWC3DDFNGDEQSNDLPCKH0CJUNN2JVN?articleID=196600668
>Jonathan Eunice, a principal IT advisor at Illuminata, expects that AMD will get a better performance boost with its quad-core processors than Intel did.
>He says AMD might see as much as a 70% performance jump, depending on the application being run.

そんなわけで来年のClovertownの最終的な価格を予想
#来年2月のXeon E5335の追加とK8Lの登場とで最低2回は値下げがあると思われるので一気にここまで下がるというわけではない。
Xeon X5355 $851 2.66GHz FSB 1333MHz
Xeon E5345 $690 2.33GHz FSB 1333MHz
Xeon E5335 $455 2.00GHz FSB 1333MHz
Xeon E5320 $316 1.86GHz FSB 1066MHz
Xeon E5310 $256 1.60GHz FSB 1066MHz
まあ、45nm製品を来年に発売できるならここまで下げずにとっとと移行するのかも知れない。

Mobo makers: CPU wars to enter new level with 45nm Penryn in 2007
http://www.digitimes.com/mobos/a20061129PD206.html

Intel makes chip samples with smaller circuits
http://yahoo.reuters.com/news/articlehybrid.aspx?storyID=urn:newsml:reuters.com:20061127:MTFH94130_2006-11-27_22-55-33_N27466640&type=comktNews&rpc=44

Intel samples 45 nanometre parts
http://www.theinquirer.net/default.aspx?article=36010

内容は表スレや各所でいわれているとおりで、特に説明するまでもないなぁ…。

ロイター通信によれば、Penrynがテープアウトし、サンプリングが始まった。
Penrynの中身は、INQが1年半前に取り上げた情報と大して変わっていない。
(その1年半前の情報に基づいた書き込みが、>>66)

CacheはMerom/Conroeの4MBから6MBに増え、プロセスは45nmになる。
IntelのMark Bohr氏によれば、Penrynは、H2 2007に登場する予定である。
が、INQによれば、現実にボリュームがでるのはQ1 2008からとのこと。

Penrynでは、新しくhalf-clock dividerがサポートされ、166MHz単位のSKUでリリースが可能になる。
これは新しい情報で、Yorkfieldが、3.46, 3.66, 3.73という計算が合わないクロックで登場できるという
ことにもつながる(>>58)。

また、Penryn世代では、新しい電力管理機能と、新しい*Tsである、Rockton Technology(前スレ>>17参照)
をサポートする。

YorkfieldのVR-Zoneをはじめとする噂は間違っており、Yorkfieldはモノリシックな4 coreではない。
また、NehalemやCSIに重大な問題が今後おきないかぎり、1600MHz FSBは登場しない。

妄想と補足

TechReportでは、相変わらず4GHz, Q3 2007を報じているが、これは、参照元のリンクをたどれば
VR-Zoneにいきつき、この間のネタをひきづっているだけだということがわかる。

Charlie氏は、Q1 2008じゃなきゃまともにでないだろうという話で、こりゃは真っ当な考え。
(65nmの最初の製品= Presler XE @2005/12/27がでてからまだ一年もたってないんだなぁ。)

しかし、Half Clock Dividerにはやられました。
>>58でも書いたとおり、45nm&Penrynコア世代の実力では、4GHzに近い製品は可能だと思われる。
しかし、MultiCoreをできるだけうりたいIntelがおいそれとSingle Coreで高クロックな製品を今後出すのか
という考えもあるので、4GHzはないと思っている。

新しい電力機能は、Santa RosaのIDAよりさらに一歩進んだやつになるんじゃないかと。
サーバ用途では、ハードウエアベースの動的スレッド割り当て、コアの移動、オーバークロックの制御が
可能になるかもしれない。とどのつまりCore Hoppingが完成に近づいてくる

Rocktonは、単にSSE4 or ATAのことかもしれないので、あまり期待しないほうがいいかも。
INQによれば、常にONされるとは限らないHyperThreadingとことなり、Rocktonは回路層の技術なので
幅広いセグメントでONされるだろうとのこと。

Penrynでは命令が追加されていることから、少なくともDecoder周辺には手が入っているわけで、
Meromでの64bit周りでの弱点が改善される可能性はまだ消えない。
(この手の細かい情報は今の段階ではあまり出てこない)

X Single Core
O Dual Core

X Moduler
O Modular

イタタ…。

どんまい！

>>218
>YorkfieldのVR-Zoneをはじめとする噂は間違っており、Yorkfieldはモノリシックな4 coreではない。
>また、NehalemやCSIに重大な問題が今後おきないかぎり、1600MHz FSBは登場しない。

http://pc7.2ch.net/test/read.cgi/jisaku/1157019837/669
>FSBとQuadCoreの行は正直意味がわかんない。
>YorktownがMCMならFSBはClovertownと同じで1333が限界。
>いくらAMDの圧力が強くてもFSB1600では出せないわけ。
>IDF開催中のYorkfieldの噂が間違いという書き方をしているが、この噂というのはHKEPCのYorkfieldが4コアでL2を共有するというやつのことか？
>K8LがL3を4つのコアで共有するからそれと比較するといくらSingleDieでもYorkfieldは駄目で、NehalemまでまともなQuadCoreはでない、という意味なら納得がいく。
>#MCMでFSB1333よりはSingleDieの方が安く出来るし、45nmならダイサイズも小さくなるからIntel的には意味がある。
>#XeonUPでもFSB1333が予定されてるし。

実行性能に難がある旧態依然としたブレードを売りつけるHP
在庫処分ですか？(・∀・)
HP Introduces Industry’s First Blade Workstation
http://www.hp.com/hpinfo/newsroom/press/2006/061130b.html
HP Blade Workstation Solution
http://h71028.www7.hp.com/enterprise/cache/437050-0-0-0-121.html
http://www.intel.com/technology/magazine/computing/quickdata-1206.htm
>As a result of packet data flow that had remained largely unchanged for more than a decade,
>Intel engineers discovered three major contributors to inefficient network I/O inefficient TCP/IP processing, significant system overhead, and excessive memory accesses .

Intelが45nm Penrynをテープアウト
AMDのQuad Coreデモ
ISSCC2007 アドバンスドプログラムから
世界初のコンピュータ Antikｙthera Mechanism
http://www.geocities.jp/andosprocinfo/wadai06/20061202.htm
日食や月食、惑星の動きも＝紀元前2世紀、ギリシャの暦計算機−国際チーム
http://headlines.yahoo.co.jp/hl?a=20061130-00000017-jij-int

○実効
×実行

>>223
Cnetですら、古代の計算機(Ancient calculator)という書き方をしているのに、
プロのアーキテクトで、言葉の使い方に噛み付きやすい安藤氏が、「世界初のコンピュータ」と称して紹介するのは
感心しないなぁ（・∀・）　コンピュータは単なる計算機械じゃないだろうに。
http://en.wikipedia.org/wiki/Computer

VR-Zoneの高クロック情報はIDA有効時のシングルコアでのクロックな気がしないでもない。
妄想だけど。

IDA込みだと低すぎる希ガス。
パワークラスがQuadも含めて軒並み100w以下になるとか？
現在のように。

　　　　　　　 　 ＿
　　　　　　,　'´, −'´￣｀ヽ
　　　 , - ' 　　　　 　 ヽ 　 Ｙ 　 　 ／￣￣￣￣￣￣￣￣￣￣
　　 /// / 　 ﾊ ヽ　ヽヽＹ　l 　 　 |　 マルチコアの時代なんて言う人
　　{ { {　{ィ_ﾊハ`えト从ﾘ　 |　　　|　 嫌いです
　 　 ヽﾄﾄｨぃ　　1rかY　ﾊ l |　　　＼
　　　　| l }ゞ､　　ゞ-',′ﾊ　l !　 　 　_ｊ/￣￣￣￣￣￣￣￣￣
　 　 　 ! l ゝ ﾟ　　　/ /ノﾉﾙﾘ
　　　　 ヽﾄ､{｀ ｰｭ７ノｰﾍﾞ
　　 　 　 　 ／　＾　^　　 ＼
　　　　　,ｨ/　ｰ '´　　,. =＝ｷ、
　　　　/{/＿＿＿ ∠ｨ二二}_ ゝ
.　 　 / ﾊﾞ￣, ィ､´X　X　X　X _,}
　　 / X　Y´X　X　X__X__X,イ ハ
.　 /X　X ヽ{　X　X　X　X　X　X}
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note039.html#rdocsect44
http://www.arch.cs.titech.ac.jp/event/fit2006/fit2006_goshima.pdf

プレゼン用のpdfだから断片的なのはご愛嬌。
私的に13, 14, 17, 21ページが面白かった。

Intel、通信向けブレードサーバー用Xeon LV 5138/LV 5128
http://pc.watch.impress.co.jp/docs/2006/1205/intel.htm

Intel、浪潮との協力関係を昇格 - コア技術競争力の強化ねらう
http://journal.mycom.co.jp/news/2006/12/04/385.html

Intel leaves Korea for China
http://www.theinquirer.net/default.aspx?article=35940

Corsair releases FB DIMM 2 GB memory
http://www.theinquirer.net/default.aspx?article=36174

米Intel、モバイルWiMAX向けベースバンドチップを披露
http://journal.mycom.co.jp/news/2006/12/07/101.html

Intel 'in good shape' and TSMC said to have tested prototypes in 32nm development
http://www.digitimes.com/bits_chips/a20061206PD207.html

HP、HP-UXを改良中--セキュリティと仮想化で改善
http://japan.zdnet.com/news/os/story/0,2000056192,20337308,00.htm

【セミコン・ジャパン】Intel，「高屈折率液浸は22nm世代にも間に合わない」
http://techon.nikkeibp.co.jp/article/NEWS/20061206/125094/

インテルなど、シニア向けサービスプラットフォームの策定を目指した実証実験を開始
http://japan.cnet.com/news/tech/story/0,2000056025,20338089,00.htm

通信状態が目で見える安心――「可視光通信」
http://www.itmedia.co.jp/enterprise/articles/0612/08/news004.html

SC06での注目論文
http://journal.mycom.co.jp/articles/2006/12/08/sc1/

3D Mark 07 To Be Fully Quad Core Optimized
http://www.vr-zone.com/?i=4358

【ITU TELECOM】Intel社がモバイルWiMAXのベースバンドLSIを開発
http://techon.nikkeibp.co.jp/article/NEWS/20061207/125116/

WiMAX勢が提案していた「P802.16m」が復活，第4世代に向けた議論が来年1月から開始へ
http://techon.nikkeibp.co.jp/article/NEWS/20061207/125121/

Battle of the Network Fabrics
http://www.hpcwire.com/hpc/1145060.html

マキーノ更新
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/face.html

これからが面白いプロセッサアーキテクチャ
http://www.arch.cs.titech.ac.jp/event/fit2006.html

マキーノ、Top500の表があるけどSGI製Itanium2システムの効率の高さは面白い。
Intelはやる気が無いみたいだが、、、もったいない。

以下ノン-ブロッキングという単語に脊髄反射カキコ
Lock-Free Synchronization
http://www.nminoru.jp/~nminoru/diary/2006/12.html
Arora's Task Stealing Dequeue
http://www.nminoru.jp/~nminoru/programming/arora_dequeue.html

>>235
NECの人のプレゼンテーション資料作成能力が高いことはわかった。

>余ってるんなら無駄遣いしましょう
これがなかなかにユニークだった
全部読んでみて思ったんだけど、シリアルコードの動的分解や最適化に対する期待が多めだな
自作板とは対照的だ

大津先生や木村先生のやつとかは俺たちと同じレベルのお花畑。

静的解決しかできないコンパイラはあらゆる状況に対応できる最適解を求められないし、
ワイアードロジックでプログラムに応じて投機実行やスレッドスケジューリングをする
実行時最適化は神になれと言うのに等しいし。

>ワイアードロジックでプログラムに応じて投機実行やスレッドスケジューリングをする
>実行時最適化は神になれと言うのに等しいし。
NECのプレゼン資料にメモリアクセスパターンの図があるがプログラマがその辺のヒントを渡すとか。
ハードウェアのコストは少なくてすむ。
プログラマとコンパイラとハードウェアが協力すればできないことなんてほとんど無いと思うが。
プログラマの協力なんて、例えばCだと別名参照の可能性が並列化を妨げる問題の回避(restrict)とかでやってるわけだし。
Intelが真面目に開発者支援するなら難しいことではないはず。

お決まりのセリフだけど・・・・、
それが難しくないならそんなものはもうずっと前から（ｒｙ

今週はネタ少ないな。
>>235のこれからが面白いプロセッサアーキテクチャは牧野氏が取り上げる前に、
たまたまみつけたので前によんだ。
スライドだけだから詳細はわからないけど、実現可能性については???だし、
最近は専門家とネット掲示板の書き込みに垣根がなくなっているのか、たいしたレベル差がないということがよくわかった。

２．SunのRockは16コア，O-o-OとScout Threadで高性能を実現
http://www.geocities.jp/andosprocinfo/wadai06/20061209.htm

Scout ThreadやCheckpoint Recoveryなどは、Intel Oregonの2004年頃の研究と
よく似た方向性だね。On-die Ring/Fabricなどもあるし、意外にもSun Rockが
どちらも2008年だしIntel Nehalemと一番近い方向に進んでいるかも。
SpMT, Reuse&Recovery

>>241
難しくなくてもやる必要が無いならやらないだろ？
だからやらなかった(シリコンが優等生だったので)。

初期NehalemやK9を作ろうとしてた某氏が遠くで笑ってる

Die Stackingを使うとメインメモリの帯域改善やキャッシュの大容量化ができるのは
いいが、それがメニィコアに向いているという説明は疑問だよな。
で、勘のいい人はすぐに気がつく。

Die Stackingによってメインメモリがプロセッサ内蔵になるとSoC化の波にますます拍車がかかると…。

メモリの帯域や遅延の改善は、別にメニィコアじゃなくても恩恵がある。

(1) クロックを上げる
(2) 命令レベル並列性のUP
(3) マルチスレッディングやマルチコアによるTLP性能のUP
(4) 特殊用途HW、SIMD、ベクトルプロセッサ化
　(↑表スレのパクリ)
という高速化手段があったとして、最初は(1)でいきたかったけどこけて、今(3)の方向に向いているわけだが、
Intelがメニィコア、マルチスレッドを強烈に推すのは、スレッドレベルでパフォーマンスアップを
今までのように継続して高価なプロセッサを今までどおりのやり方で売りつづけたいから。
もし、メニィコアがこけるとハイエンドマイクロプロセッサに従来のような価値がなくなり、
薄利商売になりかねないから、Intelとしては死活問題。

しかし、メニィコアは実際には、実現や普及が難しく、プランBとして考えられるのがより現実的な統合化路線なわけ。
コア数は1-4で、(4)の路線の高速化を行いながら、ストレージやI/Oを統合化するというのがまあ、妥当なゾーンだろう。
実際にUMPC向けに統合化チップを開発しているのはよく知られている事実。

コンピュータの歴史では、より小さく、より安価なものへと市場の主役が移りかわってきており、
メインフレーム/ミニコンの時代にはECL部品でCPUを構成するdiscreteなやつがハイエンドだったのが、
やがて熱と遅延の問題にぶち当たり、サーバ/PC時代の現在では、CPUといえば、CMOSで製造される
ハイエンドマイクロプロセッサのことで、メインフレームやスパコンまでも含めてこれに置き換わっている。

最近になって、このハイエンドマイクロプロセッサさえもかつてのメインフレーム用プロセッサと同様に、
熱と周辺チップとの遅延の問題に悩まされている。

行数が足りなくなったので終了。

とどのつまり今はハイエンドマイクロプロセッサからハイエンドSoCの時代への転換期なのかもという結論の
妄想ネタでした。

メインメモリが内蔵化・高速化すると、シングルコアの高速化においても、
ハードウエアへの投資効率が大幅に改善され、シングルスレッド性能の延命につながる。
ハイエンドSoC時代ではもっと小型なPCが大量に売られる。
PCの時代がいつまでもつづくとは限らないが、
しかし、IntelやMSは既存のPCアーキテクチャやソフト資産を広めたい。
PCの今後のライバルは携帯電話や携帯用ゲーム機である。
等の話が続く予定だったが、長くなりそうなので省略。

独自の考察 (・∀・)ｲｲﾖｲｲﾖｰ

Enterprise Mobility Market is Set for Steady Growth until 2010, says IDC
http://www.hkepc.com/bbs/itnews.php?tid=709957&starttime=0&endtime=0

ちゅーか、ただ単に相対的なモンなだけじゃねーか。
その世代時代で可能な技術の中で。今までもこれからも。

XeonMP7150とOpteron890のSPECint rateが来てるね。
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20061113-07985.html
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20061020-07662.html
まあXeon X5355が異次元過ぎて商品価値はほぼ皆無なんだけど。
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20061113-08098.html

<サーバー系ベンチのスコア おおよその傾向>
System x3950(XeonMP 71xx*16) > System x3950(XeonMP 71xx*8) >
System x3650(Xeon 53xx*2) = System x3755(Opteron 8xxx*4) = System x3950(XeonMP 71xx*4) >
Sun Fire X4600(Opteron 8xx*8)
<可用性>
System x3950 > System x3650 > System x3755 > Sun Fire X4600
売れるとしたらIBMのSystem x3950ぐらいか？

常々思っているのだがSunのサーバーって何で売れてるんだろうね。
顧客の興味を少しでも惹けそうなのはSolarisやNiagara位か。
でもSun開発費出さないせいでSolarisはバグバグで時代遅れの仕様なんだがな(藁 ミドルウェアが糞だし。
HP-UXやAIXはもうしばらく生き残られるだろうけどSolarisは駄目だね。
負の遺産を抱えこみたく無かったら関わらない方がいい。
Niagaraの糞っぷりはいまさら語る必要も無いだろう。
まあ、日本でSPARCが見捨てられつつあるのは実に喜ばしいことだ。

【IEDM】会場に来ないと分からない「Late News」，高性能RF用65nm世代CMOSや3次元IC技術が登場
http://techon.nikkeibp.co.jp/article/NEWS/20061211/125256/

ｋｔｋｒ！！

MIT、シリコンに代わるトランジスタ技術を発表へ
http://japan.cnet.com/news/biz/story/0,2000056020,20338249,00.htm

同研究所のスポンサーの1社であるIntelも研究結果に勇気付けられている。
Intelのシニアフェローでトランジスタ研究およびナノテクノロジのディレクター
Robert Chau氏は声明のなかで、「del Alamo教授の研究チームがデモをした
60ナノメートルのInGaAs量子井戸トランジスタは、低電圧（例：0.5ボルト）で
素晴らしい結果を示しており、研究の過程における極めて重要なマイルスト
ーンとなっている」と述べた。

Intel adds another quad-core Xeon
http://news.com.com/Intel+adds+another+quad-core+Xeon/2100-1006_3-6142623.html?tag=nefd.top

Intel talk up Floating Body Cells
http://www.theinquirer.net/default.aspx?article=36285

Bull to Deliver 43-Teraflop Supercomputer
http://www.hpcwire.com/hpc/1152022.html

Itanium Solutions Alliance Commits $100K to Gelato
http://www.hpcwire.com/hpc/1152026.html

>Intel adds another quad-core Xeon
また前倒しか。E5320の価格はどのぐらい下がるのか楽しみ。

>Intel talks up Floating Body Cells
32nmはTri-Gate(DST + High-k)に高密度のLastLevelCacheということか。
Keiferは前後とのつながりからTulsaやPotomacみたいなXeonMP専用のニッチ製品だと思ってたけどXeonDPでも使用可能説浮上。
時期的に、モバイルとデスクトップのアーキが共通でなくなっても不思議ではないし。

×前後とのつながりから
○前後とのつながりや推定ダイサイズから

Intel seeks more employees for GPU project
http://www.techreport.com/onearticle.x/11411

【レポート】IEDM 2006 - 東京大学、Late Newsで高性能シリコンナノワイヤトランジスタを発表
http://journal.mycom.co.jp/articles/2006/12/12/iedm2/

NVIDIA GPUs Accelerate Acrobat 8
http://www.vr-zone.com/?i=4375

ASML wins 45-nm litho deal at IBM, AMD
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=PYQJWTTTAMXUGQSNDLPCKH0CJUNN2JVN?articleID=196603436
>Instead, Intel (Santa Clara, Calif.) plans to extend its existing and conventional 193-nm wavelength ''dry'' scanners for use in processing the critical layers at the 45-nm node.
>Intel is expected to use 193-nm immersion tools at 32-nm.

The process gap
http://www.realworldtech.com/forums/index.cfm?action=detail&id=75195&threadid=75195&roomid=11

IEDM 2006 - Samsung、ゲート長15nmのシリコンナノワイヤFETで高性能を発揮
http://journal.mycom.co.jp/articles/2006/12/13/iedm2/

【IEDM】NECらが32nm世代の論理LSI向けの多層配線技術を開発，「low-kにはメド」
http://techon.nikkeibp.co.jp/article/NEWS/20061213/125376/?ST=silicon

【IEDM】Intel，プロセサ混載狙うフィンFET型SOIメモリーを開発
http://techon.nikkeibp.co.jp/article/NEWS/20061214/125404/
>完全空乏型SOI（silicon on insulator）による揮発性メモリーを開発した。

PlayStation 3 Performance
http://www.geekpatrol.ca/2006/11/playstation-3-performance/

スレと関係ないが、PS3(Cell 3.2GHz)とPower Mac G5(PPC 1.6GHz)
とベンチしたら同じくらいのスコアらしいね（・∀・）
SPECintで1000いくかいかないかくらいだとおもってたけど、これだとそれよかちょっと成績わるいかも。

core 2 Duo e4300 benchmark and performance review
http://xtreview.com/temp.php?search1=1

Core 2 Duo E4300のベンチレビュー。2MB L2。800MHz FSB。

Calculating faster with Intel CPUs
http://www.heise.de/english/newsticker/news/82349

IntelがMKL(Math Kernel Library)を9.0にバージョンアップしたとか。
Coreマイクロアーキに最適化。
これでまたSPEC CPUのスコアが無駄に伸びそう…(;´Д｀)

>>265は1.80GHzね。

>>264
ん、よくみたらsingle-threadedだともっと成績悪いのか…。
SPECint2K換算で500くらいかも。PPEは組込水準で、PC系と比べたら相手にならん予感。

MKLってSPEC CPUで使えたっけ？
ってかLinux版のスレッドプロファイラ出してくれ。
Cluster OpenMP対応でよろしくおながいします。

すまん、SPEC CPUでは使えなかった。脳内削除よろしく。

http://pc7.2ch.net/test/read.cgi/jisaku/1161596299/606
>>>E5335が$690(=XeonE5320)
>http://www.coneco.net/PriceList.asp?COM_ID=1061116215
>http://www.coneco.net/PriceList.asp?COM_ID=1061116214
>フライングっぽいけど既に値下がりしてる。
>改定後の価格はE5320が$455(=Xeon5140)で6万前後、E5310が$316(=Xeon5130)で4.5万前後といったところか。

PCIe 2.0 aims to offer twice as much bandwidth
http://www.theinquirer.net/default.aspx?article=36276
PCIe 2.0 means 2x32x
http://www.theinquirer.net/default.aspx?article=36364

#Keiferはメモリが8枚要るっぽいから、やっぱ>>257-258で書いたようなシナリオは無いかなと思い直した
#Tick Tockは終わらない。。。

>>219
ttp://www.careerbuilder.com/JobSeeker/Jobs/JobDetails.aspx?pf=true&JOB_DID=J3G6QK6ZS3Z8WT6F44Q
>Technologies under evaluation include VT-x*, VT-d*, LT*, LT-SX*, Danbury*, Robson*, Rockton*, AMT* and others

Rocktonって Charlie の寝言じゃなかったらしいな・・・

IEDM 2006 - IBM、AMDが高性能45nmプロセス技術を発表
http://journal.mycom.co.jp/articles/2006/12/14/iedm3/
>さて、Intelであるが、今回のIEDMでは45nmプロセスに関する論文を出して来なかった。
>既に今年の最初に45nmプロセスを用いたSRAMの動作サンプルが完成したことを発表しており、しかもArFドライ露光を引き続き採用したと述べている。
>Intelの45nmプロセスがどのようなスペックを示すのか、興味深かったのだが、論文に接することが出来ず、残念だった。

ここまでして隠しておきたいことって何だろうね。
過去の傾向からしてIBMに性能で負けてるぐらいじゃ情報隠しはしないと思うんだけど。

>>271
Keiferを信じるとしたら、比較がwoodcrestやclovertownなんだからDPなんじゃねーか？

つーか、2socketって言及してあるしｗ

45nmは今のところ順調に進んでいるようだが、具体的な特性に関しては・・・？

>>87 >>159 >>218

インテル、「Penryn」チップ設計を完了
http://japan.cnet.com/news/ent/story/0,2000056022,20334087,00.htm

Intel社、45nmプロセス技術の開発は順調
http://www.ednjapan.com/content/l_news/2006/12/l_news061207_0301.html

Penryn製品化時のクロックを推測されることが嫌なんじゃないの？
まさか45nmで躓いてるわけはないだろうし…。

でも45nmに関しちゃ全然発表してないのは寂しい。

IDFで打ち上げたいんでそ

まあ、今年の隠し玉で65nm出したり歪Siで喧伝してた90nmの論文でそれについて一行しか記述しなかったりする会社だしな。。。

>>274-275
っあ、、、長々とゴミ書いちゃったｗ

あとイメージ作りもあるのかなとふと思った。
業界の最先端を走ってるから、45nmを発表してきた他社と同じ土俵に立ちたくないとか。

// Keiferが2S用とかLLCにあまりやるきがみられないKeiferで、Floating Body Cell採用とか多分ないかと。
Intelと関係ないし、漏れも普段殆ど興味ないゲームコンソールネタ再度投稿失礼。
Cellのシングルスレッド、汎用int性能に対するお試し計算。

まず、>>264のsingle-threadedの幾何平均を算出。

[email protected]@1.6GHz
-------------------------------------
Emulate 650242.1 73.9
Blowfish118.7 107.0
bzip2 Compress89.8 162.8
bzip2 Decompress76.6 129.9
(幾何平均)76.6 113.7

PPC970 2.2GHzのSPECint2kスコアから、PPC970 1.6GHz、そして、先の幾何平均比からCellのint2kスコアを推測。

CPUNameMHzint2k
-----------------------
PPC97022001040
PPC9701600756
Cell3200509

さらにおまけとして、PPC750CL 729MHz(Wii CPU)のスコアをPPC604eのint95/2k,
PPC750のint95の歴代スコアより単純スケーリングで推測。

CPUNameMHzint2k　int95
-----------------------
PPC604e250 105 11.1
PPC750250 112 11.8
PPC750CX500 223 20.9
PPC750CL729 325 -

>>281の結果より、Wii, PS3, [email protected]のスカラ整数性能がもとまる。

[email protected]
------------------------------
0.43 0.67 1.00
0.64 1.00 1.49
1.00 1.56 2.32

結論
PS3 Cell 3.2GHzは、Wii PPC750CL 729MHzより、+56%高速である。
[email protected]に対して67%=2/3の性能である。

うわ、スペースつながってるじゃん…。

うーむ、素晴らしいIPCだw

マキーノ更新
何だかんだ言ってスパコンにはLinpackが合っているし、サーバーやPCにはSPECが合っているということですね。
現実的な解

AMD outlines plans for future processors
http://techreport.com/onearticle.x/11438
http://pc.watch.impress.co.jp/docs/2006/1215/amd.htm
http://www.tgdaily.com/2006/12/14/amd_questions_multi_core_trend/

各所で話題のAMD Analyst Dayの記事。
単にコアを増やす路線は、GHzのように破綻する。今後は非対称路線とか。

// Intel=とにかくコアを増やす AMD=マルチコア+色々な統合
// のような対比がよく見受けられるが、多分、IntelもGesher世代にもなると特殊用途HWを含んだ
// 非対称マルチコアを見込んでいる可能性が高いので、前スレ終盤にもかいたけど、両社の行き着くところは大差ないと思う。
// しかし、Intelにとしては、ソフトはできるだけ多くのコアを生かしてほしいわけで、
// マルチスレッド、マルチスレッド煽りまくるのは煽っといたほうがとくと考えてるのかも。

Intel IsraelのやってるACCMPは前スレでは最初大小のコアの組み合わせかと思っていたが、
この2004年のプレゼン資料を見る限り、結構Specialなコアを想定してたみたいだね。

Microprocessors Bypass the power wall
http://fsi.math.spbu.ru/archive/Academic_Forum_Intel_2004/Keynotes/Uri%20Weiser/IAF%202004%20-%20Uri%20Weiser.pdf

>>271のPCI-E2.0について調べてたら妄想の材料に使えそうな写真を見つけた。
http://journal.mycom.co.jp/photo/articles/2006/10/12/idf1/images/Photo57l.jpg
07H2のPenrynの辺りでI/O Byte per Flopが0.35から0.3まで減少している。
Penrynの理論ピーク性能(=2コア稼動時のクロック)は1.16倍と推定される。
08H2のNehalemでは0.3から0.25へ減少。つまり理論ピーク性能が1.2倍。
この時点でQuadがDualを置き換えているならコアの単体性能がPenrynと比較して40%減少している計算になる。
IDA系の技術やキャッシュ周りの改良がどれだけこのギャップを解消できるのかかなり楽しみ。
Geneseoは09H1か？

Intel vs AMD - integrated graphics shoot-out
http://www.reghardware.co.uk/2006/12/15/review_intel_vs_amd_integrated/

IBMとIntel，サーバー向け仮想化技術の導入推進で協力
http://itpro.nikkeibp.co.jp/article/USNEWS/20061215/256992/?ST=?ST=enterprise

'You'd have to be nuts' to think AMD can match our tick – Intel
http://www.theregister.co.uk/2006/12/14/intel_tick_tock/
>AMD, well behind on the 65nm front, looks to shrink the usual two-year lag between process generations by moving to 45nm within 18 months.
>Intel executives, however, characterized the 18-month plan as a figment of AMD's imagination until the rival chip maker can prove otherwise.
>
>"They are so dreadfully behind," said Intel SVP Pat Gelsinger, adding that "you'd have to be nuts" to think AMD will come close to beating Intel to any manufacturing milestones.
(中略)
>More recently, market share figures show that Intel stopped the server chip hemorrhage – a fact not lost on the often thick analyst community.
>
>"I was very pleased to read that a number of analysts have downgraded AMD," Gelsinger said.

DFI LANParty UT ICFX3200-T2R: ATI's, err, AMD's RD600 finally arrives
http://www.anandtech.com/mb/showdoc.aspx?i=2891

「大変意味深い一年になった」インテル吉田社長が2006年を総括
http://www.itmedia.co.jp/enterprise/articles/0612/16/news001.html

IBM And Intel Initiative Accelerates Virtualization On Multi-Processor Servers
http://www.intel.com/pressroom/archive/releases/20061214comp.htm
>Using vConsolidate to benchmark the IBM System x3950 server with four dual-core Intel Xeon 7100 processors shows the x3950 delivers
>up to 46 percent more performance throughput than a competing system when running a mix of larger two- and four virtualized processor partitions.
(中略)
>"The success we’ve seen with our System x servers and the Intel Xeon 7100 processor series architecture gives us the confidence to invest in
>a fourth generation of our Enterprise X-Architecture supporting quad-core Intel Xeon processors for multi-processor servers in the middle of 2007,” said Northington.

参考
>>252 >>288 http://japan.cnet.com/news/ent/story/0,2000056022,20260727,00.htm

Intel吉田社長がイベントに臨時で登場、ハプニング続出
http://www.watch.impress.co.jp/akiba/hotline/20061216/etc_intelakibar2.html
また、Intelのユーザーに対するこれからの約束として、3つの項目を挙げた。
1つ目はIEEE 802.11nとWiMAXによる無線LANの高速化、
2つ目は地上デジタル放送を代表としたデジタルコンテンツのPC上での利用をもっと自由にできるよう、法制度を含めて政府やクリエイター側に働きかけていくこと、
3つめはCPUの性能アップの継続として、消費電力面も含めて性能を2年ごとに倍にしていくことを挙げた。

Vistaの音声認識機能を初公開、Core 2 Duoを変換すると…
http://www.watch.impress.co.jp/akiba/hotline/20061216/etc_intelakibar3.html

Pentium 4 6x1 C-1 to D-0 Stepping Change
http://www.vr-zone.com/?i=4386

B-2 To L-2 Stepping For 2MB Conroes
http://www.vr-zone.com/?i=4385

Quad-Core
http://blogs.intel.com/it/2006/12/quadcore.html
>Frankly, the entire team is very impressed at the scaling we are seeing relative to
>the Woodcrest based servers (in the 1.5-1.7x range on an average ? more about our methodology later)
>for a variety of typical Business computing workloads (OLTP, DSS, Reporting services and the like).
>Over the last several weeks, it has become blindingly obvious to us that these processors pack
>a tremendous amount of computing power in a very cost-effective “footprint”.

http://journal.mycom.co.jp/column/sopinion/187/
1，2割ほど数値に差があるのに、それを
”案外にAthlon 64 X2とCore 2のスコアに大きな違いが無い”
と言ったり、
何か定量的な実験をして、CoreMAとK8のL2の影響差やスタックマネージャの影響を
分析したわけでもなく、適当な直感でCoreMAとK8のCPUコア部分の性能はほとんど一緒と言ったり、
もうすこし、とか言って続けるとぐだぐだになるのは、DBの生んだ伝統か？

//自作板のXeonスレから転載。
AnandTech: AMD Socket-F Opteron vs. Intel Woodcrest
http://www.anandtech.com/IT/showdoc.aspx?i=2892&p=1
Intel's dual- and quad-core Xeons take on AMD's Socket F Opterons
http://techreport.com/reviews/2006q4/xeon-vs-opteron/index.x?pg=1

稼働率の低いサーバーにはOpteronをどうぞ。
サーバー統合がトレンドであるということを無視したアレゲな記事。
//当然RASにも触れない。

Xeon 5160, Xeon X5355ときてOpteron 2220 SEではなくOpteron 2218なあたりが結論ありきというか豚紅っぽいな
Xeon vs Opteronと題している以上、E5335や5148と比較すればどうなるのか、
また、それらと省電力版Opteronを比較すれば云々…という話になってくる

#Clovertownが馬鹿売れで納期が一週間遅延という「噂」
#http://science4.2ch.net/test/read.cgi/sim/1129950338/760

Bloomfield To Hit > 4GHz & Has 8MB Cache
http://www.vr-zone.com/?i=4387
Over 4GHz L2-8MB*1 1S/4C/8T TDP130w
HyperThreading(AsymmetricSimultaneousMultiThreading?)

Upcoming Intel’s Price Splash: 40% Price Cut to Core 2
http://www.hkepc.com/bbs/itnews.php?tid=714230
http://www.hkepc.com/bbs/attachment.php?aid=475101

Intel to release Core 2 Solo ULV for Sub-Note market
http://www.hkepc.com/bbs/itnews.php?tid=714291&starttime=0&endtime=0

米IBM、今後5年間に生活を一変させる5つのイノベーションを発表
http://japan.zdnet.com/news/ir/story/0,2000056187,20339090,00.htm

「CUDA」技術の全貌 - GeForce 8800を汎用ベクタプロセッサとして活用!?
http://journal.mycom.co.jp/articles/2006/12/19/cuda/
AMD 2006 Analyst Day - 第1世代Fusionプロセッサのアーキテクチャ
http://journal.mycom.co.jp/articles/2006/12/19/amd1/
　古い記事だがゲルたんが色々コメントしてるので参考に。
http://pc.watch.impress.co.jp/docs/2004/1115/kaigai134.htm
http://pc.watch.impress.co.jp/docs/2004/1112/kaigai133.htm

プラットフォーム戦略など、インテルの今年1年をふり返る
http://journal.mycom.co.jp/articles/2006/12/19/intel/

システムの評価、できてますか?
http://journal.mycom.co.jp/column/system/

Intel helps develop electronic Quran, says report
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=Q1H4WUNB5MVAWQSNDLPCKH0CJUNN2JVN?articleID=196700776

IBM help AMD on stepping forward to 45nm
http://www.hkepc.com/bbs/itnews.php?tid=714648&starttime=0&endtime=0
>more costly double-exposure techniques.
ドライでも二重露光のコストは液浸より高くなる。

Intel completed 4965AGN: Centrino platform has support to IEEE 802.11n
http://www.hkepc.com/bbs/itnews.php?tid=714646&starttime=0&endtime=0

HPが「HP-UX 11i v2」のセキュリティ機能強化を発表，暗号化機能を標準搭載
http://itpro.nikkeibp.co.jp/article/USNEWS/20061219/257258/?ST=?ST=middleware

【速報】東証の次世代売買システム、富士通が開発
http://itpro.nikkeibp.co.jp/article/NEWS/20061219/257264/
>新売買システムは富士通製サーバー上で稼働する。CPUはItanium、OSはLinuxを採用する。

広がる顧客やパートナの支持、さらにアクセルを踏み込むインテル Itanium 2 プロセッサ ファミリ
http://www.itmedia.co.jp/enterprise/articles/0612/19/news001.html
>IBMを含む多くのISVがインテル Itanium 2 プロセッサ ファミリのサポートに動いています。
Itanium専用の次世代EXAが予定されてるの？HPの間違いだよね？
>ローエンドやブレードにもインテル Itanium 2 プロセッサ ファミリ採用
2004年にも同じ事を言ってたような。Intelのお偉いさんじゃなくてHPの発言だからそれなりに現実的か。
何より、ブレードはすでに日立がやってるし。

【IEDM続報】Samsungが「OneDRAM」を発表，データ処理速度を5倍に
http://techon.nikkeibp.co.jp/article/NEWS/20061219/125626/

Intel，エジプトの人口20万人の町にWiMAXネットワークを構築
http://itpro.nikkeibp.co.jp/article/USNEWS/20061219/257314/?ST=?ST=enterprise

何でも貼ればいいってもんじゃないと思う

Lock-free synchronizationの続きキターage
http://www.nminoru.jp/~nminoru/data/b2con2006_nminoru.pdf

PXA300シリーズの詳細ほか - IntelからMarvellへ、XScaleの今後を探る
http://journal.mycom.co.jp/articles/2006/12/20/marvell/

2007年もノートPCが躍進――売上高でデスクトップ超えの見通し
http://www.itmedia.co.jp/news/articles/0612/21/news073.html

Penrynって現行のMac miniに載せられるかな？

Quad-Core part II: Native or MCP or..?
http://blogs.intel.com/it/2006/12/quadcore_part_ii_native_or_mcp.html

>>306
PenrynってSocket P専用じゃなかったかな。
だから、Santa Rosa移行のMacなら可能かもしれない。

来年はPCを買う予定…のユーザー増加中! Mac人気強し、Vista影響も--米調査
http://journal.mycom.co.jp/news/2006/12/25/002.html

仮想化技術を軸に進化を遂げるIntegrityサーバ - 日本HP
http://journal.mycom.co.jp/articles/2006/12/25/hp/

Rambus Developer Forum Japan 2006 - XDR DRAM、PCIeの将来など、インタビュー編
http://journal.mycom.co.jp/articles/2006/12/26/rdf2/

Rambus Developer Forum Japan 2006 - 基調講演、セッションレポート編
http://journal.mycom.co.jp/articles/2006/12/26/rdf1/

Merom安くならないかなあ。

AM2 to account for 95% of AMD shipments in 1Q
http://www.digitimes.com/mobos/a20061226PD209.html

Mini PCs to get boost from low-power CPUs in 2Q
http://www.digitimes.com/mobos/a20061227PD205.html

Quad Core Intel Xeon 53xx Clovertown
http://www.anandtech.com/IT/showdoc.aspx?i=2897

内容は>>165や>>176等ガイシュツが散見されるが、
プラットフォームの詳細な比較とスケーラビリティについての考察は面白い。

http://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2006-12.html#27
>富士通は 65nm で 1T-SRAM を やるのか。結構使いたいかも。

キャッシュの高密度化も最近のトレンドっぽいな…
IntelerのMPU SoC化説は意外と当たってるのか？

AMD’s next-generation Star supports DDR2-1066 & SSE4A
http://www.hkepc.com/bbs/itnews.php?tid=718770&starttime=0&endtime=0

次世代イーサネットは100Gbpsに決定！ 2009年11月の標準化を目指す
http://wbb.forum.impressrd.jp/report/20061225/362

Samsung Develops 1Gbit mobile DRAM
http://www.vr-zone.com/?i=4412

2007 news stories arrive early
http://www.theinquirer.net/default.aspx?article=36606
SunとIBMを除いたサーバー屋さんはAMDがコア数とシェアで優位に立てるか右往左往するでしょう。
また、新しいベンチマークが出現し、ソフトウェアのライセンス体系は混迷を極めるでしょう。
(Sunは言うまでもなくAMD派。IBMは>>290等からおそらくIntel派。新しいベンチマークってのは多分SEPC power)

IntelはNVIDIAもBroadcomも買収しないが、Itanium2を高速化させるためにある会社を買う。
Itanium2はXeonのネームバリューによって市場での存在感を僅かに増す。
(買収するのはおそらくバイナリトランスレーションのノウハウがある会社で、IA-32ELに力を入れるということではないだろうか。)

依然、VMwareは企業向けの仮想化技術で優位にあるだろうがシェアを落とす。
(VMwareもIntelと仮想化関連で協業している会社で、2007年中にはVT-dに対応するとしている。)

>>310
RambusMemoryの障害は決してCommodityになれないという・・・

80コア時代、情報システムはどうあるのか? - インテル
http://journal.mycom.co.jp/articles/2006/12/30/intel/

INQ曰く、Intelは滅びます。

2007: Time for the Wintel end game
http://www.theinquirer.net/default.aspx?article=36640

進化するHalf-Life 2エンジン
http://journal.mycom.co.jp/articles/2007/01/01/hl21/

スーパーコンピュータで拡がる世界
http://journal.mycom.co.jp/articles/2007/01/01/supercomputer/

Intel backs graphics processing startup
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=NTGLMP1BNXGEGQSNDLPCKH0CJUNN2JVN?articleID=196800262
2007年中にサンプル出荷(製品は2008年半ばか？)
asus, Leadtek, GigaByteがボードを生産し、Dell, HPがPCとして販売する
マルチチップによる処理を意識した設計

参考
マルチチップを前提に開発されたXGIの新GPU「Volari」
http://pc.watch.impress.co.jp/docs/2003/1008/kaigai030.htm
Diamond Standard 212GP
http://www.tensilica.com/diamond/di_212gp.htm

マキーノ更新
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note042.html
>RoadRunner システムの問題点はなんだか一杯あるのですが、
>基本的なことは 元々 CELL チップの中に PowerPC コアと SPE コアがあってどう使えばいいか わからないのに、
>なぜさらにOpteron を追加してもっとややこしくて使いかた がわからないシステムにしないといけないのか？ということでしょう。

http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note043.html
>GRAPE-DR を設計して、色々なアプリケーションでの性能を予備評価してみて 結構発見だったのは、
>
>　　　　オンボードで大きなメモリをつけてもあまり役に立たない
>
>ということです。メモリがどれくらいいるかは加速ボードとしての使い方によ るわけですが、加速ボードの基本的な使い方は、
>ある程度の量のデータをまと めてホストから送って、それに対してなにか計算させて結果を回収する、と いうものです。
>この場合は、全体のデータはホスト側にあることになります。
>そうすると、ボード側にいるメモリの量は、アプリケーションによりますが そこでのデータ量と計算量の関係で決まることになります。
>
>例えば重力のような粒子間相互作用計算の場合には、
>メモリ量の2乗に比例し た計算をすることになりますのである程度大きい必要がありますが、
>この場合 のある程度というのは MB 程度のオーダーです。
>行列乗算だとメモリ量の 1.5 乗でしか計算量が増えないので、もう少し必要ですがせいぜい 64MB とかです。
>
>これに対して、メッシュで流体計算とかの場合にはメモリ量と計算量が比例し ます。
>しかし、この時には結局通信時間と計算時間の比がメモリ量に無関係に なってしまうので、大きなメモリがあっても役に立ちません。

マキ〜ノはいいなあ
とくにこういうのを公開しているところが。

プログラミング言語"D"、待望のバージョン1.0登場
http://journal.mycom.co.jp/news/2007/01/04/361.html

Intel and CinemaNow Advance Burn-to-DVD Entertainment Experience with Intel Viiv Technology
http://www.intel.com/pressroom/archive/releases/20070104comp.htm

Intel Ups 80-core CPU To 4 GHz
http://www.vr-zone.com/?i=4438

Vista, dual-core to boost PC growth
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=IOIGSZJGXNNPMQSNDLPCKH0CJUNN2JVN?articleID=196801273

Conroe-L has only got 35W TDP only!
http://www.hkepc.com/bbs/itnews.php?tid=723070&starttime=0&endtime=0
>Intelがマザーベンダに2007年に発売されるプロセッサのFMBを通達した。内容は以下の通り。
>YorkfieldXE TDP96~w
>(KentsfieldXE TDP130w)
>Yorkfield TDP95w
>Kentsfield TDP95w, TDP105w
>Wolfdale TDP65w
>Conroe-L TDP35w

Wolfdaleは年末だとかTDPは65wで十分に低いのでクロックアップのヘッドルームが大きいとか色々書いてあるけど、
とりあえずVR-Zoneの45nmQ3説とTDP57w説は否定された。
3GHz~4GHzの方は倍率が0.5倍刻みとIDAがあるしTDPも8w上がったので、様子見。

>>327のWolfdale, is releasing in the end of this yearって話は、Prescottの時のようなFMBの変更でもない限り遅延はほぼありえないわけで、とりあえず信じてよさげ。
そうなると、俺は>>159のfab28が08H2→08H1ってネタはせいぜい1,2ヶ月早まった程度だと認識してたわけだけど少なくとも3,4ヶ月は早まったとみてよさそう。

http://www.intel.co.jp/jp/intel/pr/press2005/051202.htm
http://www.intel.co.jp/jp/intel/pr/press2005/050726.htm
http://www.intel.co.jp/jp/intel/pr/press2006/060623.htm

MICRO39 - 最優秀論文に見るアーキテクチャ研究の最前線
http://journal.mycom.co.jp/articles/2007/01/08/micro1/

非メニーコア路線も有りな予感がしてくる記事だな。
配線遅延と熱密度の問題を解決できるなら。

MICRO39 - 発表論文に見るIntelの研究動向
ttp://journal.mycom.co.jp/articles/2007/01/08/micro2/

Supermicro outs dual mobo 1U
http://www.theinquirer.net/default.aspx?article=36785

Intelは本気でHPC市場も取りに来てるなぁ。
俺の中での>>288の記事の重要度が少しアップした。
ゲルシンガー氏のコメントは宣伝臭が強く実体の無いリップサービス的なものだと思ってたんだが。

New Intel Processors Expand Quad-Core PC, Server Line-Ups
Intel Core 2 Quad Processor Jump Starts Digital Applications, Software and Devices; Two More Server Quad-Core Products Introduced
http://www.intel.com/pressroom/archive/releases/20070108comp.htm

CES 2007 - 「ノンPCの世界で増殖するWindowsエコシステム」Bill Gates氏基調講演
http://journal.mycom.co.jp/articles/2007/01/08/ces03/

Intel Responds to AMD's Quad FX System, Apple Next
http://www.dailytech.com/article.aspx?newsid=5622

Cheaper Core Micro-Architecture: Core 2 Duo E4300 CPU Review
http://www.xbitlabs.com/articles/cpu/display/core2duo-e4300.html

Intel Core 2 Duo E4300: Affordable and Highly Overclockable
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2903

HP ProLiant、2007年のテーマは「日本を元気にするサーバ」
　エントリーサーバのMADE IN TOKYO製品半額キャンペーンなど、3つの施策で日本企業のさらなるIT投資を応援
http://www1.jpn.hp.com/info/newsroom/pr/fy2007/fy07-027.html

先日Core 2 Quad Q6600が発表されてQ6400やら価格改定やらの噂が飛び交っているわけだが、
65nmのQuad Coreはコスト的にどの程度まで値下げ出来るのか脳内計算してみた。
K8L ダイサイズ:300mm^2 歩留まり: 13%~25%
Clovertown ダイサイズ:150mm^2 * 2(MCM) 歩留まり: 23%~35%
結果はK8Lが40,000~75,000円でClovertownが28,000~44,000円。
最新のプロセスでそこまで歩留まりがいいとは思えないのでK8Lは最下位品でも8万overか？

そんなに歩留まり低いか？
歩留まりなんて極秘だろうから想像しかできんけど。

Intel 45nm "Penryn" Tape-Out Runs Windows
http://www.dailytech.com/article.aspx?newsid=5657
PenrynでWindowsが起動したらしい。
45nm製品が07H2ってのはいよいよ本当っぽい。

>>336
ごめん。間違い。
Clovertown(Woodcrest)の歩留まりは26%~49%で計算した。

AMDは結構歩留まり高いはず。
90nmだと95%ほどらしい。もちろん一番ダイサイズが小さい製品で、だろうが。

K8L ダイサイズ:300mm^2 歩留まり: 13%~25%
とした場合でも原価はたぶん高くて4万くらいじゃないかな。

製造原価4万なら開発費等諸々含めた製品価格は10万前後になるわけだが…

採算ラインは原価率が50%くらいらしいから8万前後

>>339は微妙な書き方で紛らわしかったけど、俺はもっと歩留まり
高いと思うからもうちょい安いと思う。
それに90nmプロセスとは言え、450mm2のGeForce8800GTSがメモリもいっぱいで8万だしね。

>俺はもっと歩留まり高いと思うから

http://blog.japan.cnet.com/nakajima/archives/002988.html
>IBMにしろインテルにしろ、最新のチップに関しては歩留まりが低いことは良く知られていることだが

80386の頃はウェハ２枚から良品一個という凄まじい低さだったらしい

ttp://www.sijapan.com/content/0511vol2/technews/technews_0511_2.html
> AMDがどのように「収益可能な歩留まり（工場の成熟歩留まり）」を定義しているかは明確にしていないが、
> 同氏は、最低でも以前の技術ノードで達成された歩留まり以上だと言う。

この言葉を鵜呑みにするなら量産時には65nmの方が90nmよりも歩留まりは良いことになる。
俄には信じがたいけど、AMDが65nmの導入が遅かったのはプロセスの成熟を待ってたからというのは偉い人も言ってたかな。

http://www.realworldtech.com/forums/index.cfm?action=detail&id=73059&threadid=73059&roomid=11
>I'd also love to know what the results are in terms of yield.
>Everything I've heard indicates that Intel's yields are much higher than AMD's, and that is only going to be widened as AMD does quad core.

>>344
生産キャパシティの低いAMDでもAPMがあるので成熟の速度ではIntelと同等ということか。
それでも1年のブランクがあるわけだが。

>>345
ttp://61.215.215.33/news.php?url=/news/history/2006.04/20060419225959detail.html
AMDのFabは効率は良いみたいよ。
歩留まりも良いとAMDは主張してるけど。

ttp://pc.watch.impress.co.jp/docs/2006/0425/kaigai264_02.jpg
Fabが二つになったせいなのかもしれないけど、65nmの立ち上げは以前のプロセスに比べれば急。
十分成熟してるということじゃないかな。

AMDは生産キャパが小さいので、十分な歩留まりを確保出来てからじゃないと量産に移せないんじゃないかね。
そうじゃないと供給がショートを起こす可能性も。
量産開始の基準はIntelより高いという記事を以前どこかで見たような気もする。

>>346
RWTのスレ(>>345)読んでる？
>生産キャパシティの低いAMDでもAPMがあるので成熟の速度ではIntelと同等ということか。
>それでも1年のブランクがあるわけだが。
まあいいや、貴方の貼った後藤記事でAMDの中の人もこれと同じこと言ってるね。

http://pc.watch.impress.co.jp/docs/2006/0425/kaigai264.htm
>オールドAMDとニューAMDを比較するつもりはないが、オールドAMDは(プロセス技術の)開発パートナを変えようとし、実際、MotorolaからIBMへと変えた。
>その変更が、130nmから90nmへの移行を遅らせた。
>90nmから65nmでは、我々はFab 36を加えた。
>そのため、新Fabでの技術開発に時間が必要だった。
>65nmまではこうした理由があった。
>しかし、(阻害要因のない)45nmでは、我々はIntelと平行(Parallel)に到達できるだろうと言いたい

Eight cores of Kentsfield pictured at 3GHz
http://www.theinquirer.net/default.aspx?article=36902

Intel invests in Kingston-affiliated IC design house Skymedi
http://www.digitimes.com/bits_chips/a20070111PB200.html

インテル、トランスメタを逆提訴--7件の特許侵害で
http://japan.cnet.com/news/biz/story/0,2000056020,20340608,00.htm

Intel plans 65-nanometer plant in China
http://news.com.com/Intel+plans+65-nanometer+plant+in+China/2100-1006_3-6149774.html?tag=nefd.top

最近の話題 2007 年1月13日
http://www.geocities.jp/andosprocinfo/wadai07/20070113.htm
>半導体関係のロードマップであるInternational Technology Roadmap for Semiconductorsの2006年アップデートレポートが公開されました。
(中略)
>また，おまけに，Power-indexという項目も追加され，配線容量による消費電力がW/GHz-cm^2単位で載っています。
>2007年の数字は1.3-1.4で，例えばクロック3GHzで2cm2のチップとするとメタル配線1層あたり8W程度で，10層配線のチップでは80Wという概算見積もりになります。

http://www.cse.clrc.ac.uk/disco/mew17/talks/Masters_SGI_Daresbury.pdf
>Clovertown 5.5TF/Rack 136GF/W
>Harpertown 7.2TF/Rack 179GF/W

HarpertownはIDA無しでもover3.4GHz

クロック1.3倍でTDPは120W据え置きってことかな。

2666MHz(333x8)の1.3倍だから3.5GHz(333x10.5)か。
SGIの情報だからかなり確度は高そう。
後はIDAがデスクトップやサーバーにインプリメントされるという情報が来れば3GHz後半〜4GHz達成。

PCテクノロジートレンド 2007 SPRING - キーワードは"マルチコア"
http://journal.mycom.co.jp/special/2007/trendspring/

Intel has mouthful of praise for Nvidia
http://www.theinquirer.net/default.aspx?article=36958

東証システム、10ミリ秒への挑戦
インメモリー方式で世界レベルの処理速度実現
http://itpro.nikkeibp.co.jp/article/COLUMN/20070105/258102/?ST=enterprise

PCI Express 2.0の仕様公開，転送速度は2倍の5Gビット/秒に
http://techon.nikkeibp.co.jp/article/NEWS/20070116/126485/

半導体製造装置の販売額、日本製が21％増　06年度協会予想
http://www.nikkei.co.jp/news/sangyo/20070115AT1D1501D15012007.html

半導体チップの過剰在庫は2007年も引き続き増加
http://www.ednjapan.com/content/l_news/2007/01/l_news070116_0101.html

Intel seen selling Kiryat Gat fab to STMicroelectronics
http://www.globes.co.il/serveen/globes/docview.asp?did=1000173450&fid=942

fab18... 200mmウェハ 90nmプロセス フラッシュメモリを量産 操業開始は2005年10月頃

Updated: Intel to sell fab amid sluggish Q4
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=WN3M5CDKTCMHWQSNDLPCKH0CJUNN2JVN?articleID=196901251

Intel shows 45-nm processor
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=WN3M5CDKTCMHWQSNDLPCKH0CJUNN2JVN?articleID=196901271

Intel builds 80-core chip
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=WN3M5CDKTCMHWQSNDLPCKH0CJUNN2JVN?articleID=196901229

HP、高集積度、低消費電力のナノCMOSチップ技術を開発
http://www.itmedia.co.jp/news/articles/0701/17/news018.html

FPGA屋じゃないIntelとは関係無さげ。

AHO?

やぶからぼうにアホ呼ばわりされても、実際問題としてフルスクラッチのカスタムLSIとFPGAは構造的に全然別物だしなあ…

for FPGAs only
http://www.realworldtech.com/forums/index.cfm?action=detail&id=76012&threadid=75995&roomid=11

流石にPenrynのES品はまだらしい。E6850は写真があるな。
http://www.vr-zone.com/?i=4507
>Will it support 45nm Penryn then?
>
>I can't determine that because I haven't gotten that CPU yet.

計算機開発は失敗するものか？
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note045.html
>ところが、現在はもしも頑張って大学でプロセッサを作ったとして、億単位の お金をなんとかして予算獲得して
>そこそこ新しいプロセスでフルカスタムの LSI を作ったとしても、 x86 プロセッサの 1/10 くらいのクロックで回るも のしか作れません。
>従って、クロック当りの性能が 10倍以上のものでないと
>
>　　それ、 x86 より遅くて高いけど、どういう意味があるの？
>
>という話になるわけです。それでも数年前ならx86 プロセッサはクロック当り 1-2 演算だったので、
>20演算もできるアーキテクチャを考えればよかったので すが、最近は x86 でもチップで見ると16演算とかになってますから 200演算 とかしないと話になりません。

Intel announces 30Gbps laser modulator
http://www.theinquirer.net/default.aspx?article=37108

Intel set for $3bn of exports annually from Israeli fab
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=QW1CZTM5ADOR0QSNDLPCKH0CJUNN2JVN?articleID=196902402
>Fab 28 is due to start operations in March 2008

>>328で書いた予想は当たってたようだ。
どうやらNehalemの早期投入も可能っぽい。

すげー会社だなー

Sun and Intel Announce Landmark Agreement
http://www.intel.com/pressroom/archive/releases/20070122corp.htm

Intel confirms discrete graphics
http://www.theinquirer.net/default.aspx?article=3713

>>368
inquirer開くと
HP fails to act on failing notebooks

http://www.itjungle.com/breaking/bn012207-story01.html
>Otellini referred to Sun as the strategic, mission critical Unix for Xeon processors, being very careful not to snub HP and its HP-UX for Itanium processors.
>HP-UX does not run on Xeon chips, and this partnership with Sun could possibly encourage HP to rethink this strategy.

>>368
こっちやね

Intel confirms discrete graphics
http://www.theinquirer.net/default.aspx?article=37133

Intel confirms closure of Jerusalem fab
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=H45Q01BAA00KOQSNDLPCKH0CJUNN2JVN?articleID=196902391

インテル、802.11n対応無線チップを早期出荷へ
http://japan.cnet.com/news/com/story/0,2000056021,20341374,00.htm

AMD: Go to 'Barcelona' over 'Clovertown'
http://news.com.com/AMD+Go+to+Barcelona+over+Clovertown/2100-1006_3-6152645.html?tag=nefd.top
>"We expect across a wide variety of workloads for Barcelona to outperform Clovertown by 40 percent," Allen said.
整数で40%も勝ってるとは考えにくいので"a wide variety of workloads"というのは仮想化と浮動小数点演算のことかな？

Apple's iPhone uses Marvell(Intel) CPU
http://www.theinquirer.net/default.aspx?article=37181

Intel New "T" : Flash Response Memory Technology
http://www.vr-zone.com/?i=4527

Toshiba Eyes iPhone NAND Demand
http://www.redherring.com/Article.aspx?a=20915&hed=Toshiba+Eyes+iPhone+NAND+Demand+§or=Industries&subsector=Computing

47 名前：Socket774[] 投稿日：2007/01/26(金) 15:19:53 ID:50F3EpLq
http://www.hkepc.com/bbs/news.php?tid=733028&starttime=0&endtime=0
wolfdaleは今年中には出ないっぽい？

グーグル、インテルのサーバ部品を大量購入--インテル幹部が社内ブログにつづる
http://japan.cnet.com/news/ent/story/0,2000056022,20341619,00.htm

「2007年は全サーバー市場でトップを目指します」−日本HP
http://enterprise.watch.impress.co.jp/cda/topic/2007/01/26/9507.html

コピーワンス制限議論はEPN主導に
http://pc.watch.impress.co.jp/docs/2007/0126/mobile363.htm

Intel 45nm Penryn Die Unveiled
http://www.vr-zone.com/?i=4535

Fab28は32nmプロセスへの改装も計画されているようだ。それが為されればNehalem-Cを製造することが出来るだろう。
また、Penrynのダイが写真公開された。ダイサイズはMeromの143mm^2とほぼ同等になるようだ。
http://img.presence-pc.com/dossiers/merom/Merom.jpg
Penrynは6MBのL2$と電力効率を高めるためのいくつかの改良が施されている。

>>374の記事の英語版。
http://www.hkepc.com/bbs/itnews.php?tid=733537&starttime=0&endtime=0
>It’s saying that, as the progress runs smoothly and is ahead of schedule,
>one cannot smooth away the possibility that Intel would release the 45nm products even earlier.

65nm製品の在庫処分で苦しみたくないIntelはAMDの圧力がよほど強くない限りPenrynの投入を急がないということだろうか。
現状と同じく4コア製品のラインナップが充実するのはXeonのみになりそうだ。
HyperThreadingの復活に関しては、Penrynで30%クロックが向上するとバブルが大きくなるのでそれなりに理に適った話。
また、>>376でPenrynのロジック部分の面積の占める割合が増えていることから、信憑性は結構高いと思う。
YorkfieldはFSBが1066でダイサイズも現状の286mm^2(143*2)と大して変わらないようなのでQC PenrynはMCMっぽい。

しかしこうなってくるとわからないのがNehalem。
4コアで8MBのL2を共有するとダイサイズはYorkfieldの6MB*2と大差無さそうだし、統合されるIMCを勘定に入れると300mm^2前後のマンモスダイになってしまう。
SMTなどの拡張があるとはいえPenrynは微細化した割りにあまり小さくなってないからNorthwood→Prescottの時のような最適化が施されるということだろうか？
それともNehalemは新規のコアで規模を縮小するのだろうか？
無難な予想をするなら実はNehalemもMCMで、ダイが一つなのはDunningtonとか、そういうオチか。
CSIが失敗したときのバックアッププランとしてFSBの1600化は当然あるだろうし。

High-k/メタルゲートやAtomic Layer Depositionに関してはeetimesにも記事があったが削除されたようだ。圧力がかかったのかな。
去年の発表でHigh-kやDSTはあくまでオプションで重要視していない的な発言を繰り返していたのでIntelにとっては秘中の秘だったのかも。
しゃべったのはムーア氏ということで、これは信じていいと思います。

IntelとAMDの情報戦に振り回されるルーマー達、株屋達、俺達

大本営発表も来た。我ながら圧力云々は深読みしすぎだ(ｗ
Penrynの写真があるけど機能ブロックの配置はMeromとほとんど変わってないな。

http://www.intel.com/technology/silicon/45nm_technology.htm?iid=homepage+42nm
>For its 45nm technology, Intel is using a hafnium-based high-k material in the gate dielectric.
>The high-k dielectric is created using atomic layer deposition (ALD) whereby a single layer of the high-k material molecule is deposited at a time.

Intel's 45nm Surprise: High-k Dielectrics and Metal Gates
http://www.realworldtech.com/page.cfm?ArticleID=RWT012707024759

オレゴンのD1Dとアリゾナのfab32の2つのfabが2H07に量産を始めるでしょう。イスラエルのfab28は1H08になるでしょうが。
Intelは1.8GHzから2.1GHzで動作する5つの製品のデモを行いました。
これらのシステムの大部分はWindows Vista上でオフィスからゲームまで様々な実アプリの動作デモを行っていました。
そして、すべての製品がファーストシリコンを使用していました。
ファーストシリコンのいくつかが2GHzで動作するという事実はこのプロジェクトにかかわった全ての人間の成し遂げた偉業です。

Woodcrest 3GHzを45nmで製造するとTDPは40w〜47wになると予想されます。
45nm製品の非常にアグレッシブな動作クロックのうわさを少し信じてあげてください。

Penrynのトランジスタ数は4億1千万に増加します。Woodcrestは2億9千3百万です。
これらのほとんどはL2の増加によるものでしょう。

今のところ、IntelのライバルであるIBM/Toshiba/Sony/AMDはHigh-kを32nmまで延期したように見えます。
残念ながらAMDに関しては2H10になるまで32nmの生産は始まらないと予想されます。
伝統的にIntelのMPUがAMDのMPUより優れている時間は半分より多いです。
AMDが同じプロセスを利用しているときにリードする傾向がありますが。(その時彼らはより高度なプロセスを利用します。)
これはIntelとAMDに一年交代でチャンスが与えられてるということです。
次に予想された変移はBarcelonaの投入になるでしょう。

high-kとmetal gatesはそれが使用される45nmプロセスでIntelに利益を与えるでしょう。
しかしながらこのトランジスタレベルの改善は配線遅延の影響を軽減する精密な配線技術無しにはプロセッサの性能にあまり恩恵を与えないでしょう。
これらの恩恵を最も多く受けるのは営業とMPUデザイナーでしょう。
クロックスピードを向上させるか、消費電力を削減することによって。
一番興味深いのはhigh-kとmetal gatesの革新がAMDのチャンスを奪うのかということです。

Penryn Has 410M Transistors, 110mm2 Die Size
http://www.vr-zone.com/?i=4545

ちょｗｗｗ110mm^2と143mm^2じゃ大違いだってｗｗｗ
HTT等で面積5〜10%増しと仮定すると45nm化で35%以上小さくなっているな。
よく考えるとバスインターフェースも4つのコアで共有なのでNehalemは230mm^2前後で出せそう。
Yorkfieldは110mm^2のMCMなので最下位品はPentiumD 820の様に\29,800とかで投売りできるはず。
AMDの頑張りに期待したいｗ

high-k/メタル・ゲート，Intelに続きIBMが45nmで導入
http://techon.nikkeibp.co.jp/article/NEWS/20070129/127035/?ST=silicon

IBM、「ムーアの法則」延命する新技術開発
http://www.itmedia.co.jp/news/articles/0701/29/news018.html

というわけでAMDも45nmの最初からHigh-kとメタルゲートみたいね。
タイミングからしてIntelが発表したからこっちも発表しましたって事だろうか。
両陣営とも隠してたのかな。

IntelのLow-kはどうなるかが気になるな。
このままだと同一世代はAMDの方が良いという法則は続きそうだが。

IBMの45nmは早くても一年半後だから急遽仕様変更しただけでは？
IntelはIEDMで論文出してなかったけどIBMはLow-kで既知の45nmプロセス中一番特性が良いトランジスタの論文出してたし。
ゲルシンガー氏のIBMの45nmが遅延するってコメントはこれが根拠だったのかもなあ…

Intel cranks up next-gen chip-to-chip play
http://www.theregister.co.uk/2007/01/27/intel_silicon_modulator/

インテルが2008年に出荷するモバイルWiMAX，「認証は当社が実施予定」
http://techon.nikkeibp.co.jp/article/NEWS/20070126/126984/

論理回路の検証を効率化する新技術TotalRecall
http://www.ednjapan.com/content/l_news/2007/01/l_news070123_0301.html

Google did not boot AMD for Intel
http://www.theregister.co.uk/2007/01/28/google_amd_xeon/

インテル コーポレーション　半導体チップに過去 40 年で最も重大な変革をもたらすトランジスター技術を発表
〜 45 ナノメートルの微細トランジスターを採用した初めてのプロセッサーを試作、マルチコア・コンピューティングを加速 〜
http://www.intel.com/jp/intel/pr/press2007/070129.htm

http://www.eetimes.com/showArticle.jhtml;jsessionid=PPCOSGQHKXJS0QSNDLPCKH0CJUNN2JVN?articleID=196602084
IBMはultra-low-kの方向で進んでいる。
で、プレスリリース読んだ限りじゃ「high-kや歪siやSOIといった技術をすべてインテグレートした実弾を開発した」
とは言って無いからこのeetimesの記事と比較すると本当に株価対策専用って感じだ。
こんな醜聞記事まであるし。
http://www.theregister.co.uk/2007/01/28/intel_ibm_highk/
>Big Blue heard of Intel's plans to announce the High-K + metal gate transistors.
>It managed to secure a pre-press version of Intel's news release, which was originally scheduled to hit the news wires on Jan. 29.
>So, IBM quickly wrote up a news statement of its own and handed it out to reporters
>under what's known as an "embargo" where reporters promise to release all of their news stories at the same time.

http://www.eetimes.com/showArticle.jhtml;jsessionid=IWRNO4HQHVZKAQSNDLPCKHSCJUNN2JVN?articleID=196603436
>AMD and IBM expect the first 45-nm products using immersion lithography and ultra-low-k interconnect dielectrics to be available in mid-2008.

こうも言ってるからスケジュールずらしてまで初っ端からhigh-kに切り替えるって事はしないと思うんだよね。
やるとしても90nmの時の歪siのように段階的な導入になると思う。

http://arena.nikkeibp.co.jp/news/20060313/115798/
>引き続き45nmルールでも、ひずみSiを使う。
>それ以外にも、high-k 材料やFUSIなどについても同社は積極的に研究しているが、当面は「必須の技術ではない。
>あくまでオプション」と位置づけ、導入時期は明らかにしていない。
http://www.eetimes.com/showArticle.jhtml;jsessionid=PPCOSGQHKXJS0QSNDLPCKH0CJUNN2JVN?articleID=196701258
>Intel disclosed details of its 45-nm process, which incorporates copper inter- connects, low-k and strained silicon, in January of this year.

つーかIntelは情報隠匿し過ぎだな。IBMはさぞ慌てただろう。

>>385
AMD,SONY,TOSHIBAと一緒に仕事したって言ってるからSOIへの組み込み前提のはず。
IBMと組む前のAMDですら歪みSiにHigh-k/メタルゲートを導入した論文を出してたし。

Intelは2003年頃に「45nmでHigh-k/メタルゲートを導入」って言ってた。
だから完全な不意打ちではないんじゃないかな。
AMDなんかは「65nmでメタルゲート、45nmでHigh-k」なんて言ってた気がする。
その後はリーク電流の話題が一気に出てきたり歪みSiが出てきたりでトーンダウンしたけど。
両陣営ともニュースになるような話題を出してなかったのは情報戦をしてたのかもね。

IBM陣営に関しちゃ学会とかで報告するって言ってるからVLSIあたりに期待しよう。


以下妄想
Intelの45nmに関しちゃ数ヶ月前まで3Q登場なんていう話もあったくらいなので、最初にHigh-k/メタルゲート導入のニュースを聞いたときは、このせいで12月に少量登場レベルにまで後退したのかと思った。
実際チップ自体は設計完了してるしESも出来てるわけだから。Barcelonaと比べても1四半期くらいしか遅れてないでしょ。
でも45nm製品が出てくるのが遅いというのは、結局歩留まりが問題ということだろう。
しかしIntelは液浸じゃなくてドライ露光であるという点、さらに機械的強度の劣るultra Low-kを導入するという話も聞こえてこない。
となると結局歩留まりに大きく関わるのはHigh-k/メタルゲートくらいだなあ、と。

ほんと妄想力は豊かだな俺。

ｶﾞｲｼｭﾂﾈﾀ纏め

Intel 45nm technology overview
http://www.bit-tech.net/hardware/2007/01/27/intel_45nm_technology_overview/2.html

Intel Demonstrates new 45nm Transistors and Conroe's Successor
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2915

Intel 45nm Fab Process And Penryn Preview
http://www.hothardware.com/viewarticle.aspx?page=2&articleid=926&cid=1

Intel Updates their 45nm Production Plans
http://www.pcper.com/article.php?aid=353

Intel Moves Closer to 45nm Penryn Processor Production
http://www.legitreviews.com/article/450/2/

First Glimpse of Intel's 45nm Process Technology
http://www.hardwarezone.com/articles/view.php?cid=1&id=2174

>>386
>Intelは2003年頃に「45nmでHigh-k/メタルゲートを導入」って言ってた。
>だから完全な不意打ちではないんじゃないかな。
>AMDなんかは「65nmでメタルゲート、45nmでHigh-k」なんて言ってた気がする。
>両陣営ともニュースになるような話題を出してなかったのは情報戦をしてたのかもね。
45nm以降は液浸リソとHigh-kが必須だとされていたので難易度が高いと思われてた。
でも少なくとも45nmまではHigh-kを使わなくてもいけそうだということが2005年辺りに判明しだして
じゃあ(例のジンクスもあるし)二つのことを同時にやるリスクを避けつつ高コスト化も抑えようってのがトレンドになった。
記憶があやふやだが、こんな感じじゃなかった？

>実際チップ自体は設計完了してるしESも出来てるわけだから。Barcelonaと比べても1四半期くらいしか遅れてないでしょ。
>でも45nm製品が出てくるのが遅いというのは、結局歩留まりが問題ということだろう。
旧プロセスの減価償却(45nmがQ3では早すぎるのでAMDの圧力が大きくないならもう少し遅らせたい)とか、
Fab32の完成とか、デバッグや高クロック化のためのクリティカルパス潰しとか、色々あると思うが。

さりげにinfiniband装備
http://www.supermicro.com/products/nfo/1UTwin.cfm

Intel 4/22に大幅値下げ
http://www.hkepc.com/bbs/itnews.php?tid=735045&starttime=0&endtime=0

IBMは45nmの高性能プロセスでhigh-kを利用しない
http://www.computerworld.jp/news/hw/57089.html

Intel says goodbye to Silicon Dioxide in new 45 nanometer fab (要flash player)
http://www.podtech.net/scobleshow/technology/1329/intel-says-goodbye-to-silicon-dioxide-in-new-45-nanometer-fab

IntelがAMDからシェアを奪う
http://www.vr-zone.com/?i=4550

MeromでもExtreme Edition 最終的には2.8GHz?
http://www.vr-zone.com/?i=4554

AMDに対して技術的リードを広げるIntel
http://www.digitimes.com/mobos/a20070129PD210.html

<Penrynについてまとめ>

・Yorkfield XEが3.46GHz〜3.73GHz
→正しかった
(>178 >189 >214 >218 >352-354)

・Yorkfeild XEが真のクアッドコアでFSB1333
→正しくなかった
(>218 >377 >381)

・Wolfdaleが4GHz
→おそらくTDP75wのWolfdale XEが必要
(>88 >327 >352-354)

・TDPが大きく下がる
→正しくなかった
(>327)

・デスクトッププロセッサのほとんどが年内に登場する
→Penrynファミリプロセッサ第一弾は5つなのでXeonを除くとせいぜいYorkfield XEしか出せない
(>180 >219 >384)

・で、最初のPenrynは何時なの？
→Yorkfield XEだけQ3か、5つまとめてQ4。パートナー企業の要望次第。(>76 >87 >171-173 >376 >379-380)

・価格は？
→クアッドコアはかなり安くなるかも。(>381)

>・Wolfdaleが4GHz
>→おそらくTDP75wのWolfdale XEが必要
>(>88 >327 >352-354)

>・TDPが大きく下がる
>→正しくなかった
>(>327)

3GHz超でも65Wを下回るが、今後増やさなければならない可能性があるのと、これ以上下げてもデメリットの方が大きいため65Wのまま。

Core 2 XシリーズはTDP130W以内のExtreme版、という定義だったはず。別に75Wじゃなくて、やろうと思えばなんでもいい
クアッドコアという差別化があるためやらないと思うが、最上位モデルだけExtremeと名付け999ドルで売るのもアリ。TDPは65Wでもいい。

Merom→Penryn
Conroe→Wolfdate
Kentsfield→Yorkfield

じゃあ
Woodcrest→？
Clovertown→？
どうなるの？

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2915&p=3

Penrynはdual coreです。そしてquad coreはただそれらを二つパッケージに封入しただけです。
後に私たちはdieがただ一つの製品を手にするかもしれませんが。
トランジスタ数が4億1千万なので、私たちはPenrynが6MBの共有L2 cacheを持つと予想します。
Penrynのロジック部はConroeの進化形になるでしょう。
cacheの増量以上の機能的, 性能的追加に期待してください。

私たちが2億8千8百万のトランジスタが6T-SRAMと6MBの共有L2 cacheによって使用されると思うなら
それは1億2千2百万のトランジスタをL1 cacheとコアのために残します。
同じ計算をConroeに適用すると、9千9百万のトランジスタがコアとL1 cacheに与えられます。
これらの事実はPenrynではConroeと比較して23%多いトランジスタがL1 cache, 論理, 制御に使用されるのを意味します。

追加される機能が不明である現時点でさえあなたはSSE4のサポートがそれらのトランジスタのかなりの部分を占めると予想するでしょう。
またIntelが45nmでクロックを上げるのでPenrynが3GHzよりも高いクロックでデビューするのを容易に予想できます。
Conroeのオーバークロック耐性を考えると、私たちはPenrynのクロックが非常に良いのを見てもそんなに驚かないでしょう。

Intelが公開しているPenrynの情報では最後のものになりますが、Intelは1月25日の記者会見で実際のアプリケーションを動かして見せました。
システム構成とクロックが異なる5台のマシンがありました。

1) ノートPC上でWindows VistaとOffice 2003を実行しているデュアルコア モバイルプロセッサ
2) Windows Vista上でHDV 1080iを再生しているデュアルコア デスクトッププロセッサ@2.13GHz
3) Windows Vista上でRainbow Six Las Vegasを実行しているクァッドコア デスクトッププロセッサ@1.86GHz
4) Windows 2000 Advanced Server上でGlaze Workstation applicationを実行している2基のデュアルコア プロセッサ@2.16GHz
5) Windows Vista上でAdobe Premierを使ってビデオをエンコードしている2基のデュアルコア プロセッサ@2.16GHz

全てのシステムがヒートシンクとファンを組み合わせた空冷ユニットを用いていました。
残念ながらIntelはそれらがどんなベンチマークやソフトウェアを動かしていたかといった情報以外は、どんなに些細なものでも公開しないでしょう。



業界の常識として、一番目のシリコンの段階ではクロックスピードが最終的に出荷されるシリコンよりとても低くなります。
しかしながらIntelのそれは出荷のずっと前にもかかわらず、目標のクロックのすぐそばに用意されています。

私たちにはIntelが誇り高く自信に満ちているように見えます。
それは最近のCore 2 Duoの成功と前途洋々なPenrynに裏打ちされたものです。

http://pc.watch.impress.co.jp/docs/2007/0131/ubiq170.htm

なお、Intelは2007年の第2四半期に投入する予定のSanta Rosaプラットフォームのロードマップも若干の変更を行なっている。
Santa Rosa世代では、新たにモバイル向けにCore 2 Extremeプロセッサが投入される。
第3四半期には2.6GHzのCore 2 Extreme X7800、第4四半期には2.8GHzのCore 2 Extreme X7900が、モバイル向けプロセッサの最高峰として投入されることになる。

　これらの製品では、プロセッサのTDPは44Wへと拡張される。
Santa Rosa世代のほとんどの製品は35Wをターゲットにして開発されており、そうしたノートPCにはこのCore 2 Extremeは利用できない。
また、デスクトップPCのExtremeシリーズと同じように、CPUの倍率はロックされておらず、エンドユーザーがオーバークロックしてみることも可能になっているという。
なお、このノートPC向けCore 2 Extremeシリーズは、NVIDIAとの共同マーケティングも計画されており、SLIのサポートにはNVIDIAのIntel向けモバイルチップセットの利用が推奨されているという。

http://www.dailytech.com/Welcome+Back+HyperThreading/article5921c.htm#comments

Penrynのアピールがここ数週間にわたって非常に大々的に行われたにも関わらず、
Intelの最新のロードマップはPenrynの出荷がQ1 08であると伝えます。
これはテープアウトとA0シリコンの成功が必ずしも出荷を加速するわけではないのを示します。

また、Intelの2008年のロードマップは全セグメントに45nm製品を投入すると言います。
AMDの65nm製品(Brisbane)のように、発表は年末ですが本格的に市場に出回るのは翌年の年始ということです。

恐らくPenrynで最も興味深いのはHyper Threadingの再来です。
しかしながらこれはYorkfield/Wolfdaleがコア数の2倍の論理CPUをサポートすることを意味しません。
Intel内部の仕様書はPenrynはHyper Threadingを備えますがコア数と同等の論理CPUしかサポートしないと明記します。
過去のIntelのロードマップではHyper Threadingは必ず仕様書に記載されるスレッドの量を倍にしました。
明らかに、ここには不可解な事実があります。

Intelのスポークスマンは言い足します。
「Intelの公式な見解では、Intelの技術者がHyper Threadingにお帰りなさいと言う準備をしたに過ぎない、ということです。
しかしながら、私たちはあらゆる事態を想定しており、将来の計画については一切の確約も否定もできません。」

2008年が非常に遠くに思えても、Intelの45nm製品向けのプラットフォームがQ1 08に全セグメントに投入されるという事実は重要です。
Penryn(Intelの第一世代45nmプロセス製造CPUの姓)はモバイル向けのデュアルコアについても言及します。
Intelの現在のロードマップは、Q1 08に登場するこのプロセッサとQ2 08に登場する低電圧版がモバイル市場の成長をリードすると主張します。

デュアルコアではSingle/Dual Socket用のXeonでもWolfdaleというコードネームが使用されるでしょう。
ソケットとパッケージは異なるでしょうが。
YorkfieldはWolfdaleのように完全に共通なコードネームにはならないでしょう。
Dual Socket用のXeonにはHarpertownというコードネームが用意されます。
Single Socket用のXeonはYorkfieldになるでしょう。

HTあるなしルーマーネタでテンヤワンヤ
このマッチポンプも情報戦の一環なのか

Helper Thread専用としてOSから見えないだけでしょ、多分。
これなら例のセキュリティーの問題も発生しづらいだろうし、
OSにドライブさせるより、コンパイラも自分で作ってるくらいだから、
ハードでやった方が最適化が効きそうな気もする。

Bloomfieldとの差別化を図るかAMDへの圧力を強めるかIntelも判断しかねてるといった感じだ
明日の$10より今日の$1という言葉があるが・・・

すべてはBarcelona次第ってことじゃねーの。

しかしこの前Intelの人が45nm4コアは年内に出すって言ってたのに来年になるのかねえ。
45nmのCPUは設計は早くてもプロセスの成熟は遅いっていう話は前からあったから仕方ないかもしれんけど。

>>397
予想するにdesktopなIDAかな。。。
Mobileと違ってTDPに余裕がある分、（片方がアイドルとかの）制約が無くなるとかさ。

と、思ったがUpdateされて否定されてるな

Intel G35 chipset supports DirectX 10 in hardware
http://www.theinquirer.net/default.aspx?article=37336

Putting ViiV into commonplace: Intel cuts price to ICH-DH
http://www.hkepc.com/bbs/itnews.php?tid=735578&starttime=0&endtime=0

【決算】「NANDの価格下落が想定以上」，東芝は減益
http://techon.nikkeibp.co.jp/article/NEWS/20070201/127209/

DellがCEO交代，設立者Michael Dell氏が返り咲き
http://itpro.nikkeibp.co.jp/article/NEWS/20070201/260272/

AMD 40% faster than Intel?
http://www.behardware.com/news/8566/amd-40-faster-than-intel.html

Intel to keep 65nm-based processors as main hit for 2-way servers throughout 2007
http://www.digitimes.com/systems/a20070131PD210.html

インテル吉田社長、「Core 2 DuoとVistaによりパソコンの新世代が始まる」
http://enterprise.watch.impress.co.jp/cda/topic/2007/02/01/9556.html

Intel's "Montevina" Platform Detailed: Centrino for 2008
http://www.dailytech.com/Intels+Montevina+Platform+Detailed+Centrino+for+2008/article5919.htm

Definition of true quad cores proposed
http://www.theinquirer.net/default.aspx?article=37361

IBM plugs in to Wimax
http://www.theinquirer.net/default.aspx?article=37369

IBM to Build New Supercomputer for Max Planck Society
http://www.hpcwire.com/hpc/1236561.html

Intelの次世代CPU「Wolfdale」と「CPU+GPU」
http://pc.watch.impress.co.jp/docs/2007/0202/kaigai333.htm

INQ記者のCharlie Demerjianは2005年の6月にはHTTの話を知っていたらしい。
当時その話を記事にしたいといったら駄目出しされたとのこと。
今回第一報を報じたHKEPCにタレこんだのも彼ということなので彼の記事を見てみる。

Penryn does not have HT
http://www.theinquirer.net/default.aspx?article=37316
>Penryn does not have HT, nor will it ever.
(中略)
>More than enough engineers, Lenovo sales people in outer Mongolia and the usual rabble picketing my house all confirm that it is not there.
一行で書くと、PenrynとHTTに関連性が皆無なことをエンジニアは当然としてLenovoのセールスマンから野次馬までいろいろな人が確認したとのこと。

BloomfieldやWhitefieldに通じるところがある「Yorkfield」ってのは本来Nehalemのコードネームだったのかもな。
2005年の6月の時点ではCSIは遅延してなかったし、コードネームがはじめて登場した頃の噂ではYorkfieldはMulti-Dieで8コア&2008年以降登場(= Bloomfield * 2?)だった。
http://www.tomshardware.com/2005/12/04/top_secret_intel_processor_plans_uncovered/page7.html
勿論これは後藤の言ってる"IntelがOEMに提供したデスクトップCPUの資料"が2005年6月のものだと仮定した上での話になるのだが。。。

これら全てが情報戦＆宣伝。
ジャーナリストやルーマーや２ちゃんねらが騒いで
（相対的に）Barcelonaネタを封じ込めればおｋ。

http://journal.mycom.co.jp/news/2007/02/02/400.html
http://journal.mycom.co.jp/photo/news/2007/02/02/Photo10l.jpg

生ハムメロンワロスｗ

http://www.digitimes.com/mobos/a20070201PD214.html

Intelに近い情報筋によると、2007年前半、Intelは4wayサーバーの主力プロセッサにXeon 7100番台を据えます。
そして2007年後半、Intelは新しいMNのプロセッサを紹介して、Tigaertonのコードネームで知られるそれを市場に投入します。
第3四半期のTigertonの公開はNetburstの終焉を意味し、同時にCore Microarchitectureの築く新しい時代を導きます。

Intelの現在の計画によると、PotomacとCranfordが第1四半期と第2四半期に、続いてTulsaが第3四半期に終息するでしょう。
PotomacとCranfordが先に終息するのでその穴を埋めるのはTulsaです。

第1四半期にTulsaはXeonMPの全生産量のうち85%を占め、第2四半期には97%以上を占めるでしょう。
しかしながらTigertonが投入される第3四半期には85%まで縮小します。
第4四半期にはTigertonが55%を占めるので主力製品から格下げです。

情報筋は世代交代がXeonMPだけではなくプラットフォームにも起こると言いました。
Trulandは2007年後半のCanlandに取って代わられるので段階的に廃止されます。
情報筋はXeonMP用のチップセットがClarksboroと名付けられた新しいものになると言及しました。

http://www.theinquirer.net/default.aspx?article=37373

Intel Australiaに近い情報筋はStoutlandというコードネームを与えられたIntelのMPプラットフォームについて情報を提供します。
Stoutlandはメモリコントローラーの統合等の特徴を備えます。

この計画(まだ公式なものではありませんが)は、サードパーティ製のXNC(xbar network chip?)と完全結合のCSIと4つの新しいソケットを含んでいます。
また、統合型MCHは6.4GT/sか4.8GT/sのCSIリンクと72レーンのPCI-Express 2.0と4レーンのPCI-Express 1.0を持つでしょう。驚くべきことに。
PCI-Express1.0はESIポートに使用されるので未使用になりますが。
レガシーデバイスのサポートはICHが行うのでそれらはCPUには直結されないでしょう。
(ESI…MCH←→ICH間のリンク。以前はHubLinkであったが現在はPCI-Expressを用いる。)

統合型メモリコントローラーはFB-DIMMアーキをサポートします。ch数は4ch以上になるでしょう。
FB-DIMM2は800/1066のDDR3を使用し、システムは32〜64枚のDIMMをサポートするでしょう。

Becktonと名付けられたCPUはソケットあたり4つのCSIリンクを持つでしょう。
(Beckton = Tukwilaと同期のXeonMP。 旧Whitefield? ソースは>>352。XeonDPはCSI1本、デスクトップは0本という感じで差別化されるのでしょうか？)

Intelは2009年の後半にStoutlandを計画します。したがってそれらはまだ先の話です。
メモリコントローラーを統合し4コア8スレッドをサポートするGainestown(NehalemアーキのXeonDP)を使用するThurleyも同様です。

Thurleyは2008年後半に計画されます。

No HT For Penryn & Nehalem
Intel will use a new term called MTT for Nehalem and Nehalem-C
http://www.vr-zone.com/?i=4574
http://forums.vr-zone.com/showthread.php?p=3208396

http://amb.sakura.ne.jp/hanyou/img-box/img20070202234726.jpg

訂正。"first gen PCIe"をPCI-Express 1.0と訳したが現行だと1.1ですた。
あ、、、"second generation Boxboro PCIe"だって2009年にもPCI-Express2.0とは限らないのか。

http://www.theinquirer.net/default.aspx?article=37392

Thurleyプラットフォームのスペック
PCI-Express 2.0を36レーン(1Socketあたり18レーン)
PCI-Express 1.0を6レーン(1Socketあたり3レーン)
DDR3 800/1066/1333 6ch up to 96GB(1Socketあたり3ch upto 48GB)

/* ここまで書いて気が付いたがSocketあたりのI/Oバンド幅はXeonMPとDPで共通か。Power5並のピン数爆発ktkr!!と思ったが。
Boxboroの意味がよくわからんかったが、ちょっと考えれば筐体全体でという意味だとわかりそうなものだが…我ながら…
そんなわけで>>411はまたまた訂正。
>この計画(まだ公式なものではありませんが)は、サードパーティ製のXNC(xbar network chip?)と完全結合のCSIと4つの新しいソケットを含んでいます。
>また、統合型MCHは6.4GT/sか4.8GT/sのCSIリンクと72レーンのPCI-Express 2.0と4レーンのPCI-Express 1.0を持つでしょう。驚くべきことに。
>PCI-Express1.0はESIポートに使用されるので未使用になりますが。

このStoutlandプラットフォーム(まだ公式なものではありませんが)は、サードパーティ製のXNCと完全結合のCSIと4つの新しいソケットを含んでいます。
また、Stoutlandプラットフォームは6.4GT/sか4.8GT/sのCSIリンクと計72レーンのPCI-Express 2.0と4つのPCI-Express 1.0を提供するでしょう。
PCI-Express1.0はESIポートに使用されるので未使用になります。 */

Thurleyプラットフォームのスペック 続き
SAS/SATAII 8portのハードウェアRAIDとSATAII 6portのIntel Embedded RAID Technologyをサポート。
コードネームはSunrise Lake。
Dual GbE(コードネーム:Zoar/Adorami)と10GbE(コードネーム:Oplin)をサポート。
このチップセットのコードネームはTylersburg-DP。
ちなみにI/O Hub0-CPU0とCPU0-CPU1のリンクは完全に分離していてお互い干渉しない。
TM1とTM2、DBSとGV3はStoakleyプラットフォームと同じで変更は無い。

VTとAMTにも手が加えられるかもしれない。

いったいぜんたいwww.theinquirer.netにドラえもんいるのはなぜなんだぜ？

Server market will become a tough fight this year
http://www.theinquirer.net/default.aspx?article=37364

IBM eighty-sixes server chief
http://www.theregister.co.uk/2007/02/01/ibm_whitney/

何故，High-K，メタルゲートは金曜の夜に発表されたのか？
http://www.geocities.jp/andosprocinfo/wadai07/20070203.htm

AMD 2008 Performance
http://www.realworldtech.com/forums/index.cfm?action=detail&id=76518&threadid=76518&roomid=2
http://home.comcast.net/~epscontest-reports/presentations/06q4_amd_ad/Slide105.JPG

AMDは2008年にHPCの性能が向上しないとしている。
HPCは非常に並列化がしやすくピーク性能が出しやすい。
また、メモリのバンド幅も重要である。
このことから以下のことがわかる。

1:コアが増えないこと
2:クロックが増えないこと
3:FPUが増えないこと
4:メモリのバンド幅が増えないこと

これらを総合すると2008年中に45nmプロセスで製造されたCPUもDDR3に対応したCPUも見られないことがわかる。
おそらくAMDによって2008年に行われるのはHTT3.0への対応とL3キャッシュの増量だけである。
しかしながら、AMDはコプロセッサ構想を推進している。
もしかしたらその成果をWebサーバーやDBで見ることができるのかもしれない。
暗号化や複合化のアクセラレート等の拡張ボードは現行の製品でも存在するが非常に高価である。

>>415
>It is also likely to include extended visualisation, release 3.0 of iAMT,
>and will come with additional instructions to improve text processing and string search.

Thurleyは拡張版VTやAMT3.0に加えて 文字列検索やテキスト処理に最適化された命令の追加 も含まれる見込みだ。

Intel，90nm世代のPRAMのサンプル出荷を今四半期中に開始
http://techon.nikkeibp.co.jp/article/NEWS/20070202/127340/

2006年の半導体の世界売上高，8.9％増の2477億米ドルで過去最高をみたび更新
http://techon.nikkeibp.co.jp/article/NEWS/20070202/127339/

>>418
キャッシュ増量だけで最大1.55倍って一体どんなけ増やせばいいんだ？？
次のはL3-6MBとか言われてるけどたった3倍でそんなUPするとも思えないのだが。

http://pics.computerbase.de/1/5/3/7/4/9_m.png

元々L3$が無い製品と比べるのもどうかと

Intelにまんまと騙された予感

>>424
解説をよろしく

Intel, MCHとICHを統合したCPU “Tolapai”
http://northwood.blog60.fc2.com/blog-entry-551.html

Intel IXP2350 Network Processor
http://www.intel.com/design/network/products/npfamily/ixp2350.htm
http://www.intel.com/design/network/products/npfamily/pix/ixp2350_blkdiag.gif
http://www.novatec.co.jp/images/fids23mc1_blk_dia_b.jpg

http://www.intel.co.jp/jp/developer/design/chipsets/linecard/notebook.htm
>モバイル インテル 945GM Express チップセット
>ノース・ハブ・パッケージ 1466 FCBGA 37.5 mm x 37.5 mm

>>425
>>426の通りTolapaiなるものが出てきたけど、これって前スレ最後の方で言ってたUMPC関連のCPUかなあ、と。
となるとIDFで示されたTDP「半減」、「1/10」ってのは超低電圧版の5Wと比べてるんじゃなくて通常電圧版と比べてたのかと思ったり。
しかもSoCだし。


でもこれが本当にUMPC向けなのかわからないし、もしかしたらこれの超低電圧版が出てくるかもしれないから騒ぐほどのことじゃないのかな。

http://www.theinquirer.net/default.aspx?article=37432
http://amb.sakura.ne.jp/hanyou/img-box/img20070205215908.jpg

TolapaiはIXP2350ネットワークプロセッサの後継
http://www.dailytech.com/Intel+Readies+New+Tolapai+SystemonChip/article5979.htm

Quad Opteronのロードマップ
http://www.dailytech.com/AMD+Quadcore+Opteron+Models+Unveiled/article5992.htm

Bull, CEA, HLRS, Intel, QuadricsがTALOS Allianceを結成
http://www.hpcwire.com/hpc/1246824.html

http://www.theinquirer.net/default.aspx?article=37452
http://amb.sakura.ne.jp/hanyou/img-box/img20070207224346.jpg

日本オラクルと日本IBM、Linux環境における16CPUまでの拡張性と柔軟性を実証
http://enterprise.watch.impress.co.jp/cda/topic/2007/02/08/9615.html

Core 2 Extreme＋NVIDIA SLIで攻めるIntelのモバイルCPU
http://pc.watch.impress.co.jp/docs/2007/0208/kaigai335.htm

D-Wave社の商用量子コンピュータ　Orion
http://www.geocities.jp/andosprocinfo/wadai07/20070210.htm

http://www.theinquirer.net/default.aspx?article=32776

解雇者のほうが多いIntelのコードネーム、事実上3つのうち2つが死にます。
興味深いのはそれらの存在そのものではなく、それらがmini-coreであることです。

彼らの名前はKevet、Keifer、Larrabee(Larabee?Laraby?Larraby?)です。
彼らは皆、確かに在ります、いえ在りました。Intelのmini-core計画の一環として。
KevetとKeiferは解雇されましたがLarrabeeにはゴーサインが出ました。
Requiescat in Pace（安らかに眠れ）と解雇者の墓石に刻まれました。

さて―――『 mini-core 』とは何でしょうか？


mini-core = LPIA(Low-Power Intel Architecture)
http://www.tomshardware.com/2006/07/10/project_keifer_32_core/index.html
http://images.tomshardware.com/2006/07/10/keifer_node.gif
http://pc.watch.impress.co.jp/docs/2006/1023/kaigai313.htm
http://pc.watch.impress.co.jp/docs/2004/1130/kaigai136.htm

http://www.theinquirer.net/default.aspx?article=37548

私たちは去年の春にIntelのハイエンドGPUについて報じました。
また、同年の夏にはLarrabeeというコードネームについても報道しました。
それらは、それの実態に関する関心と共にNVIDIAの死を届けます。

VR-Zoneが最近Larrabeeに関して詳細な情報を報じましたが、私はそれらはIntelによって解禁されたからだと想像します。
(つまり、私はVR-Zoneの報道とほぼ同じことを結構前から知ってました。すごいでしょ。
追伸:VR-ZoneはIntelから情報の公開を解禁されたわけではありませんでした。申し訳ありません。)
VR-ZoneはLarrabeeをほとんど丸裸にしました。
Larrabeeは16コアで2009年の早期に計画されます。が、まあ、それは定数ではありません。
何故なら構造上の理由からコアの数を減らすことができるからです。
それによってATI 1900/1600/1300のような流儀で販売できます。おそらくそれぞれ16/8/4コアになるでしょう。
厳密に言えばコアを多くすることも可能なのですが。

それらのコアは何ですか？それらはGPUではありません。
彼らは基本的に小さくて馬鹿なin-order型の『mini-core』ですがパイプライン段数はびっくりするほど短いです。
また、1コアあたり4つのスレッドをサポートするので「CGPU」全体では64のスレッドをサポートします。
CGPUにGPUとしての仕事をさせるにはベクトル命令が必要です。CGPUには非常にワイドなベクトル演算ユニットがあるので。
その命令セット(彼らの求愛に答えて拡張されたx86 ISA)には多くのGPU向けの命令が含まれるでしょう。

貴方は仕舞いには超ワイドなベクトル演算ユニットと沢山のスレッドをx86で動かすでしょう。

コアのインターコネクトを見てみましょう。それは双方向のリングバスです。
リングバスは配線が容易で高い帯域幅を持ちます。
帯域幅は4Tbpsです。GbpsではなくTbpsです。
それは普通のユーザーにとっては十分な帯域幅です。

もしもっと多くのCPUが欲しいなら、アーキテクチャは馬鹿みたいに素直なので、ただ追加したい分だけドボンと放り込んでください。
もしCPUを減らしたいなら何も考えずにノードを削除してください。
そんなわけで、私たちは16という具体的な数字が出ているにも拘らず定数ではないと言ったのです。
もっとも深刻な問題は帯域幅の枯渇がスケーラビリティを制限することですが、それでも20コアや24コアは容易に達成できるでしょう。

最後に私たちが聞いた話ではファーストシリコンの完成は2007年の晩期で、製造プロセスは65nmでした。
そのファーストシリコンの完成が2008年末から2009年へずらされたので、企画は間違いなく遅延しています。
この情報はテストチップのものなので製品はほぼ間違いなく45nmプロセスで製造されるでしょう。
現在はテストチップと目されているものでも、華々しく完成すれば製品に納まるかも知れません。
シングルスレッド性能が低くて熱いCPUと現代の一般的なGPUは通ずるところがあります。

何故CPUを引き合いに出すのかといえば、最初にLarrabeeについて聞いたときそれがCPUなのかGPUなのかはっきりしなかったからです。
それはKeifer/Kevetの名でCPUとして道を歩んだかもしれませんが、スループットに重心を置きすぎた製品には大きなリスクがありました。

Keifer/Kevet延命のためにMeromコアを1つか2つ追加することも検討されましたが、
それらが処置の施しようが無いほどに熱くて大きかったので代わりにGPUが生まれました。

これがﾃﾗｽｹｰﾙｺﾝﾋﾟｭｰﾃｨﾝｸﾞの成果？

IntelがPenrynを1H 07に前倒し？
http://www.theinquirer.net/default.aspx?article=37562

Micron, 25-nm NANDを開発フェーズに
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=LD2BAZTVA3XNOQSNDLPCKH0CJUNN2JVN?articleID=197005059

>>438
前倒ししすぎだろう…
サードパーティーの告知やバリデーションにも半年以上かかるし

http://news.com.com/2300-1006_3-6158220-5.html?tag=ne.gall.pg

例の80コアでWindowsと何らかのアプリ(Linpack?)が動いてる
IAじゃないらしいけど…何故だ

http://www.vr-zone.com/?i=4636
http://www.theinquirer.net/default.aspx?article=37572

http://www.theinquirer.net/default.aspx?article=37562

Intelは45nmチップを1H 07に前倒しします。
―噂は工場について言及します。


現在、最もホットな話題はIntelがPenryn(Meromを45nmにシュリンクしたもの)を今年の前半に持ってこようとしているということです。
それは本来の予定より6ヶ月早いです。

それは技術的に可能ですか？
超最先端の技術は売店の棚の商品のようにお金さえ出せばどうにかなるというような代物ではありません。

Penrynの量産を1H 07に開始するには大雑把に言うと2つの関門を突破する必要があります。それはデザインと製造です。
これらは、あなたが描く精緻なパターンとそれを描くのに要する道具に喩えられます。
その両方が予定通りに進行し、望ましい特性を得られなければ、貴方は速成に失敗します。
Intelは3Q07〜4Q07の辺りにそれを計画していました。

デザインだけを見ればそれはあり得そうです。
誰に聞いてもコアは素晴らしい状態にあります。
「コアナンバーの数字」は開発ステージの頃よりも良いです。

しかし45nmの大躍進の噂を聞いたとき、私たちは製造プロセスのためにそれを記事にしませんでした。
「ツールの前倒し、プロセスの繰上げ、そしてそれらの成果を利用していくつかのfabを改装すること」は非常に困難か不可能であると考えていました。

製造に携わる人々の話を聞くうちに、私が考えていたほど難しいことではないということを知りました。
45nmプロセスは2006年の中頃にレシピが作られました。
それによってただfabを建設し、ツールを手に入れ適切な場所に据え付けるだけの問題になりました。
(売店の棚の商品のようにお金さえ出せばどうにかなるというような代物になりました。)

ツールは非常に重要な要素です。そしてIntelはスケジュールを早めるためにそれ(ツールを手に入れ適切な場所に据え付ける)をするかも知れません。
鍵はリソグラフィーツールです。
45nmでは、Intelはリソツールの大変更を行っていません。
65nmのtwo pass dry lithographyとほとんど同じ部品を使用してtwo pass dry lithographyを行う予定です。

要約するとデザインと製造のどちらにも技術的な問題はほとんど無いと言えます。
これは、パートナー企業が足を引っ張る等のトラブルがないものと仮定すれば、それが起こるかもしれないのを意味します。

財政的にはどうでしょうか？
あなたは45nmチップを1H 07に前倒しするためにお金を払い、65nmプロセスの寿命の1/4を失います。
脚注：これは些細なものではありません。10億ドルの損失です。
もし技術的にそうすることができてもIntelはそうしないかも知れません。財政的な理由で。

基本的に、この噂は雲を掴む様な話です。
Intelは45nmを1H 07に量産開始できますがそれは大博打です。

Intel、「テラスケール」コンピューティングの時代を先導 (1/2)
http://www.itmedia.co.jp/enterprise/articles/0702/13/news054.html

The Era of Tera: Intel Reveals more about 80-core CPU
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2925

Teraflops Research Chip
http://www.intel.com/pressroom/kits/Teraflops/index.htm

45ナノで知るIntelとAMDの“工場哲学”
http://plusd.itmedia.co.jp/pcuser/articles/0702/13/news038.html

【無料セミナー】インテル Visual Fortran コンパイラー入門セミナー
【無料セミナー】インテル コンパイラーを使用した最適化と並列化の紹介
http://www.xlsoft.com/jp/products/intel/college/index.html

【NET&COM2007】SPARCバイナリをx86版Linuxで動かす「QuickTransit」をデモ
http://itpro.nikkeibp.co.jp/article/NEWS/20070207/261185/

【NET&COM2007】IBM、x86サーバーの仮想化はオープンソースとタッグを組むと明言
http://itpro.nikkeibp.co.jp/article/NEWS/20070207/260462/

値下げ圧力に直面するヴイエムウェアの仮想化製品
http://www.computerworld.jp/news/trd/57949.html

PlayStation3対応のLinuxでのFEMソルバーのベンチマークテスト
http://www.goldfire.jp/CAE/mriinfo/xp_check/ps3bench-0701.htm

スライド集
ftp://download.intel.com/research/platform/terascale/teraflops/Teraflops_Research_Chip_Press_Print_Slides.pdf

デモ動画
ftp://download.intel.com/research/platform/terascale/teraflops/teraflops_research_chip_long%20version_final_300K.wmv
これ見た感じだと>>440はWindows搭載のWSからゲストマシンとして動かしてるっぽい。


Anandtechには敵わないけど日本語の記事も充実してきたね。

ISSCC 2007 - Intel、80タイルプロセッサの詳細を発表、最大5.67GHzで動作
http://journal.mycom.co.jp/articles/2007/02/13/isscc1/

【ISSCC】Intel社が80コア・チップの消費電力を公開，演算性能1.01TFLOPSを62Wで実現
http://techon.nikkeibp.co.jp/article/NEWS/20070211/127607/

-----チラシの裏：ここから-----
http://itpro.nikkeibp.co.jp/article/NEWS/20070213/261758/?ST=enterprise
処理速度をシミュレーションし

（´・∀・`）ﾍｰ
-----　 　 　ここまで　 　　-----

>>217のことを言ってるんだろ

Macオタ復活。久々にみたｗ

Only 3 IDF will be held this year
http://www.hkepc.com/bbs/itnews.php?tid=742370&starttime=0&endtime=0

【ISSCC】Intel社の80コア･チップ，「完全に動作する」
http://techon.nikkeibp.co.jp/article/NEWS/20070213/127675/

米Intelと米Novell，Linuxをホストとした仮想化ソフトでWindowsを動かす
http://techon.nikkeibp.co.jp/article/NEWS/20070213/127681/

2006年のNORフラッシュ・メモリ市場は米Intelを抜いて米Spansionが首位に，米iSuppli社が発表
http://techon.nikkeibp.co.jp/article/NEWS/20070214/127710/

New NVIDIA Intel Desktop Chipsets for 2007
http://www.dailytech.com/New+NVIDIA+Intel+Desktop+Chipsets+for+2007/article5928.htm

ISSCC 2007 - IBM、タフでオールマイティ、5GHz超で動作する「Power6」
http://journal.mycom.co.jp/articles/2007/02/13/isscc2/

IBMの次世代プロセッサ「POWER6」の全容
http://pc.watch.impress.co.jp/docs/2007/0215/isscc04.htm

Intel ICH10 Southbridge Details Unveiled
http://www.vr-zone.com/?i=4671

仮想化でセキュリティは大丈夫？　Virtual IronとReflex Securityが提携
http://www.itmedia.co.jp/enterprise/articles/0702/14/news030.html

Montvaleまだー？

第二世代Z-RAMより高密度な世界最速のeDRAM
http://journal.mycom.co.jp/articles/2007/02/15/isscc3/

HP-UX 11i v3に対応するローエンドItaniumサーバー
http://news.com.com/HP+updates+low-end+Itanium+servers/2100-1010_3-6159593.html

アナリストから見たDell CEO交代劇
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=KXWWPVCZGWH52QSNDLSCKHA?articleID=197006371
There are other bad signs for AMD.''We see Michael Dell's return as CEO at Dell as a negative development with strong ties to Intel,'' he said.
''OEM relationships are straining to stay engaged with AMD at this time given its stale product line-up. We continue to think AMD needs to get new products out to regain a competitive stance.''

DDR3の主要な変更点
http://www.behardware.com/news/8614/first-pictures-of-dimm-ddr3.html

Shuttle、Small Form-Factor PCにもQuad-Core
http://www.xbitlabs.com/news/mobile/display/20070214132058.html

Intel 80 core プロセッサ
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note046.html


１．D-Wave社の商用量子コンピュータ　Orionのデモ
２．SonyのCell関係の投資の縮小とTransmetaのレイオフ
http://www.geocities.jp/andosprocinfo/wadai07/20070217.htm
>ISSCCのセッション後のソーシャルアワーで，ワインを飲みながら，ソニーの人から事情を聞きだそうとしていたら，
>Transmetaで会ったことがある人が，私を見つけて「俺を覚えているかい」とやって来て「2週間前にクビになった」という話を始めて，
>「こちらは悪の元凶のソニーの人だ」と紹介したのですが，幸い，乱闘にはならず，大人しい話で終わりました。

MoSys　エンベデットメモリーテクノロジーフォーラム　2007
1T-SRAMと新エンベデットメモリー技術　革新的な高密度･低電力を実現
http://www.mosys.jp/privateseminar2007.htm

クロック周波数や電源電圧を動的に制御
http://techon.nikkeibp.co.jp/article/NEWS/20070216/127858/

Foxtonテクノロジの中核(最も先進的な)機能きました。
何故中核部分なのかというとFoxtonは消費電力や温度のリアルタイム監視も同時に行っていて、
消費電力枠内でそのアプリケーションの最大の性能を発揮するという機能もあるから。
従ってアプリがint主体なら(相対的に)クロックは上がるしfp主体なら下がる。
ただ、マルチコアだとノイズも場所や演算内容によって変わってくるはずで、当然制御が複雑になる。
例えばクロックが余りあげられないコアとクロックを大きくあげられるコアがあると、
プロセッサ全体では、クロックがあげられないコアのクロックにしないといけない。
うーん、、、問題は意外と山積みっぽい？

この技術はコストメリットが大きいのでハイエンドのMontvaleでは実装されないかも。
消費電力枠内でクロックを上げるってのとIDA(コアをスリープさせて消費電力枠を広げる)は実装されるかもね。

しかしIntelはノイズキャンセリング技術が好きだなあ。
微細化がすすむとこの技術を確立してる会社が性能的、コスト的に有利なので当たり前だが。

Sun steps on TOEs with Ethernet chip
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=DY2XM1UBDFAQSQSNDLPCKH0CJUNN2JVN?articleID=197007257

高ぇｗ

【ISSCC続報】米ベンチャーなど，512GOPSと高速動作のDSPを開発
http://techon.nikkeibp.co.jp/article/NEWS/20070220/127913/

ハードのリソースを柔軟に活用　処理性能は実サーバーに迫る
http://itpro.nikkeibp.co.jp/article/COLUMN/20070208/261306/

NVIDIA Recruiting eDRAM Engineers
http://www.dailytech.com/NVIDIA+Recruiting+eDRAM+Engineers/article6152.htm

重要度増すデータセンター選び
http://itpro.nikkeibp.co.jp/article/COLUMN/20070215/262168/?ST=enterprise

インテルと吉本興業、コンテンツ配信のフェイスに出資
http://www.nikkeibp.co.jp/news/flash/525962.html

http://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2007-02.html#18
>NVidia will support double precision FP in GPU in 2007!。へえ。 Paul DeMone とかは結構ネガティブな反応してるけど、これは 2-4 サイクルで 倍精度も、というのではないのかなあ？
>それならハードウェア増加は大したこ とない(まあ、速度も大したことないけど)。今でも乗算器は 2 個載ってたは ずだから。]

倍精度サポートしないのはATIだけか。

テラフロップスメニイコア時代のIntel CPUの姿
http://pc.watch.impress.co.jp/docs/2007/0221/kaigai339.htm

Intel社などが医療用タブレットPCを開発，無線LANやBluetooth，無線タグを搭載
http://techon.nikkeibp.co.jp/article/NEWS/20070221/127976/

EEMBC，マルチコア用ベンチマークの策定計画を明らかに
http://techon.nikkeibp.co.jp/article/NEWS/20070221/127989/

http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=4QDDDVHFUNIOYQSNDLSCKHA?articleID=197006580

10年間の研究の成果として先週IBMは、2008年の45nmプロセスでは最大48MBのeDRAMをオンダイキャッシュとして利用可能である、と発表しました。
この重大事件はキャッシュのDRAMへの転換を示すものかも知れません。

ISSCCで発表された論文によると、65nmプロセスで試作されたeDRAMで1.5nsのレイテンシと2nsのランダムサイクルタイムを実現しています。
それは現行のDRAMより一桁速く、SRAMに対して競争力があります。(通常、マイクロプロセッサではSRAMがキャッシュに使用される。)

IBMの45nm技術開発のディレクターであり、自身も著名な技術者であるSubramanian Iyerは以下のように述べました。
「今日、24〜36MBのオンダイキャッシュを用いようとするとダイサイズは600平方mmになりますが、この技術を使用すればダイサイズは300〜350平方mmで済みます。」

IBMはPowerやCELLやASICの製造を委託している顧客のためにこの技術を用いる予定です。
Iyer「当社の45nm技術としては標準的なものになるかも知れません。」(= オプションではない。)
Power6は8MBのSRAMキャッシュを搭載します。ライバルのItanium2は最大24MBのSRAMキャッシュを搭載します。

IyerはIBMがオンダイキャッシュの容量が3倍にすることでパフォーマンスを2倍にできると言います。しかし、アナリスト達の反応は懐疑的です。

VLSI ResearchのWeSRCHのウェブサイトディレクターであるDavid Lammersは以下のように述べました。
「通常、キャッシュの容量が4倍になればキャッシュミスは半分になります。だからといってそれで性能が2倍になるとは言えません。」

それにも拘らず、Lammersはこのようにも言います。
「今回発表されたeDRAMの性能はIntelに対するIBMとAMDの強みです。」
しかし、Intelは45nmで設計されたSRAM使用することで同程度の容量のキャッシュを提供できると言いました。

一方、Lammersは、Intelが電力効率と性能で優位性を持つhigh-kを45nmで利用することにおいてIBMより一歩抜きん出ていること、は疑いようがないと言いました。
続けて彼は言います、IBMとAMDは45nmプロセスの後期か32nmプロセスの開始までhigh-kを利用できないかもしれない、と。

Lammers「それは、単純に比較できるようなものではありません。
IBMはeDRAMを統合することでサーバープロセッサにおいて利を得ます。
しかし、Intelはhigh-kにとって全セグメントのプロセッサで従来より高い性能と電力効率を得るでしょう。」

Intelは当面SRAMをキャッシュとして使用します。

Intelのプロセス技術開発の責任者であるMark BohrにISSCCのフロアで尋ねたところ、彼はこのように言いました。
「我々が考えるに、我々は最小のSRAMセルを持っている。しかも、小さいだけでなく高性能で不良率も低い。eDRAMのセルサイズは最小ではないし、性能が低く、高コストだ。」


「Intelはすでに90nmプロセスで製造されたデュアルコアItanium2において24MBのSRAMをキャッシュとして利用しており、45nmプロセスでは更に多くのメモリをチップに置くことができる。」
Bohr(A 1.1GHz 12μA/Mb-Leakage SRAM Design in 65nm Ultra-Low-Power CMOS with Integrated Leakage Reduction for Mobile Applications @ISSCC2007 の共同執筆者)は上記の事実を強調して言いました。

それでも、IBMがeDRAMへと舵をきったことでトレンドの変化が始まったのかもしれません。
Lammersは6T-SRAMのサイズが比較的大きくなると問題はますます増えると注釈を入れます。

Lammers「SRAMはソフトエラーレートとread disturbの問題のために停滞しています。私達はいくつかのアプリケーションのために移行を見るかもしれません。」
(read disturb...同じSRAM bit cellが連続して読み出されるとそのデータノードに印加される電圧が増加すること)

Iyer「random dopingのために、SRAMのスケーリングは良好とは言い難いです。」
(random doping...チャネルの膜厚のばらつき。　スケーリング...デバイスの高集積化と高性能化。ひいては、微細化のこと。)

Iyer(補足)「今日、メモリはMPUの3/4の領域を占めますが、2010年までには9割を占めるようになるでしょう。」

3年後にはメモリが9割を占めるようになるのか・・・・

http://www.chip-architect.com/news/2007_02_19_Various_Images.html

45nm前倒しキタ
http://www.theinquirer.net/default.aspx?article=37775

関連
>>159 >>276 >>366 >>379 >>441-442

4/22のCPU値下げも前倒ししてください

http://www.vr-zone.com/?i=4687
http://resources.vr-zone.com//newspics/Feb07/22/Intel_Page_13.jpg
>1600MHz FSB, Larger Snoop Filter

http://www.theinquirer.net/default.aspx?article=37772
>He said that Intel will be able to produce better bins and bus rates during this year.
>
>He also said that Intel was likely to disclose its CSI plans at the Beijing April Developer Forum.


重役の名前が色々出てきてわけがわからなくなったので私的メモ
http://pc.watch.impress.co.jp/docs/2006/0721/hot438.htm

UCSF、Intel、Motion Computingが医療向けタブレットPCを共同デモ
IT業界に残された最後のフロンティア
http://journal.mycom.co.jp/articles/2007/02/22/mca/

市場が求めた小さなサーバ - なぜ、いま「コンパクトサーバ」なのか
http://journal.mycom.co.jp/articles/2007/02/23/primergy/001.html

Intel 965G runs Aero Glass just fine
http://www.theinquirer.net/default.aspx?article=37814

IBM sees immersion at 22nm, pushes out EUV
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=3LLZLZJ5YUKCGQSNDLPCKH0CJUNN2JVN?articleID=197008463

Four cores fight eight in multicore battle
http://www.theinquirer.net/default.aspx?article=37821

Intel Outlines Its HPC Strategy
http://www.hpcwire.com/hpc/1277212.html

Intel Crestline chipset will run DirectX 10
http://www.tgdaily.com/2007/02/23/intel_crestline_graphics/

http://www.geocities.jp/andosprocinfo/wadai07/20070224.htm
>今回の発表で，オヤッと思ったのは，プロセサコアがIn-Orderに変更された点です。

L1$のレイテンシ倍増の上にこれではクロック辺りの性能を落とさないでクロックを上げたという話は大嘘

すごいIPCの低下だろうな。Core 2 Duoのint首位は維持されそうだ。

マルチコア化が急速に進んだせいでIAに追随できるRISCは事実上なくなったな

intelはItaniumなんかとっくに見放していてSGIやBullにXeonを売るように頼んだりしてるわけだが
Foxton + 65nmのMontvaleならTDP100wで2.5GHzいけそうだな http://tweakers.net/nieuws/37781
ダイサイズも350mm2程度になるだろうし4Q07にはIntelにとって65nmは枯れたプロセスのはず
HP-UX 11i v3の30%性能向上分とPower6の性能低下を勘案すると案外いい勝負になる予感

>>469
おかげで、SMTで性能が上がったように見えるのかもしれない

Intel、ニューメキシコの製造施設を45nm対応に
http://www.itmedia.co.jp/news/articles/0702/27/news034.html

オーバークロックで3GHzは本当か!? - 2万円で買えるCore 2 Duo E4300を試す
http://journal.mycom.co.jp/articles/2007/02/26/e4300/

米Sun、ネットワーク性能を高速化する新技術を発表 - 10Gbカードも発売
http://journal.mycom.co.jp/news/2007/02/26/362.html

New SGI Supercomputer Supports Next Generation Warfare
http://www.hpcwire.com/hpc/1287043.html

Green Grid Addresses Energy Efficiency in Data Centers
http://www.hpcwire.com/hpc/1287171.html

CPUとGPUの統合プロセッサのチャレンジ
http://pc.watch.impress.co.jp/docs/2007/0227/kaigai340.htm

マルチコア時代の新生並列化機構 - FreeBSD
http://journal.mycom.co.jp/articles/2007/02/27/smpng/

06年第4四半期のサーバ市場は大規模システム化が顕著に - 米IDC調査
http://journal.mycom.co.jp/news/2007/02/27/104.html

ﾁｮｲmemo

http://japan.cnet.com/news/biz/story/0,2000056020,20210687,00.htm
IDCのアナリストJed Scaramella氏は声明のなかで、新技術が購買行動を
鈍らせている、と述べている。 同氏は、「x86サーバ業界に仮想化やデュアル
コアといった技術が導入され、これが成長を鈍らせた。企業各社は、新しい
システムを導入する代わりに、既存のサーバシステムの効率性を高めるべく
これらの技術の導入を進めている」と述べている。

http://enterprise.watch.impress.co.jp/cda/foreign/2007/02/26/9714.html
種類別では、x86が第4四半期に伸び悩み、これがサーバー市場全体の足を
引っ張ったかっこう。x86の成長鈍化の要因としては、クアッドコアプロセッサ
の登場を前にした買い控えや、仮想化技術の適用拡大があげられるという。

Tukwilaは45nmか？
http://news.zdnet.co.uk/emergingtech/0,1000000183,39286049-1,00.htm?r=36
>The first realisation of that is Tukwila [quad-core Itanium] in late 2008, the next step in the product family, where we move to common system architecture elements, as well as full alignment on design tools and process.

うーむ、それは無理じゃないかなあ。
ホントだったらすごいけど。

テープアウトが2008年ならありえない話でもない
>>119

なるほど、期待しよう

full alignment on design tools and processはTukwilaの次のPoulsonのことでは？
本当にNehalem-Cと同時期にリリースできるのか見物ではある

次世代トランジスタの開発を競うIBMとインテル
http://www.computerworld.jp/news/hw/59169.html

GPU命令のx86体系への統合
http://pc.watch.impress.co.jp/docs/2007/0228/kaigai341.htm

MontecitoサーバーがTPC-Cで世界記録
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=107022701

CSI is Itanic's final final throw of the dice
http://www.theinquirer.net/default.aspx?article=37891

Intel to adjust CPU pricing
http://www.digitimes.com/mobos/a20070228VL201.html

46. nVidia 8800 を使ってみました(私ではないけど) (2007/2/27 書きかけ)
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note047.html

・FX1400 はあらゆる粒子数で Xeon より遅い
・8800GTX はあらゆる粒子数で GRAPE-6 の 25 から 70倍遅い
・8800GTX が Xeon と同じ速さになるのは 16000粒子くらい
となっています。これからわかることは、
・FX1400 は計算速度自体がXeon より遅い
・8800GTX は計算速度自体は Xeon よりかなり速い
・おそらく、通信速度が 8800GTX は GRAPE-6 の 1/70 程度である

45nmへの移行を進めるIntelの製造施設
http://pc.watch.impress.co.jp/docs/2007/0301/hot470.htm

http://www.theregister.co.uk/2007/02/28/intel_prop_amd/
>Intel confirmed that a low voltage (50W) version of its four-core Clovertown chip will ship next week.

Four cores vs eight revisited
http://www.theinquirer.net/default.aspx?article=37901

サーバーの熱対策が「静かな市場」を切り開く
http://itpro.nikkeibp.co.jp/article/COLUMN/20060907/247444/?ST=server

日立がBladeSymphony向け仮想化機能を強化、Xeon向けにも展開
http://itpro.nikkeibp.co.jp/article/NEWS/20070228/263511/?ST=server

日立、サーバー仮想化機構「Virtage」を国内で本格展開へ
http://enterprise.watch.impress.co.jp/cda/hardware/2007/02/28/9741.html

ニコンと仏LETI，32nm世代向けダブル・パターニング技術を共同開発
http://techon.nikkeibp.co.jp/article/NEWS/20070228/128244/

> 日立では、1980年代のメインフレーム時代から仮想化技術を蓄積してきた背景がある。

素人だからよくわかんないんだけど
昔の仮想化技術と今流行りの仮想化技術とは何が違うんでしょう？

インテルvsAMD--サーバプロセッサ対決に向け次第に強まる宣伝競争
http://japan.zdnet.com/news/hardware/story/0,2000056184,20344373,00.htm

>>487
おそらくVMwareのような高度な仮想化ではなくもっと低レベルな意味での仮想化のことを言ってる
例えばファイルという概念を用いたディスクの仮想化とか
手元にあるOSの概論本を読むと「ハードウェアに依存しないインターフェースのマクロを利用者に提供すること」とある
ハイパーバイザーというのは乱暴な言い方をすればホストOSの超軽量版なわけで、メインフレーマの得意分野というのはあながち外れでもないと思われ

結構イイ線いってたっぽい
http://seekingalpha.com/article/24929
>Dirk R. Meyer
>
>Of course, it’s hard for me to speak to precisely what the pricing environment will be, but from a cost basis,
>you can think about Barcelona being not that much different than the introductory dual-core Opterons.

21/04/05 〜 31/08/05
Dual-Core Opteron 875 $2649
Dual-Core Opteron 870 $2169
Dual-Core Opteron 865 $1514
Dual-Core Opteron 275 $1299
Dual-Core Opteron 270 $1051
Dual-Core Opteron 265 $851

01/09/05 〜 12/02/06
Dual-Core Opteron 875 $2149
Dual-Core Opteron 870 $1514
Dual-Core Opteron 865 $1165
Dual-Core Opteron 275 $1051
Dual-Core Opteron 270 $851
Dual-Core Opteron 265 $690

??/06/07 〜
Quad-Core Opteron 8266 > $2149?
Quad-Core Opteron 8264 > $1514?
Quad-Core Opteron 8262 > $1165?
Quad-Core Opteron 2266 > $1051?
Quad-Core Opteron 2264 > $851?
Quad-Core Opteron 2262 > $690?

http://www.spec.org/jbb2005/results/res2007q1/jbb2005-20070213-00255.html
http://www.spec.org/jbb2005/results/res2006q1/jbb2005-20060213-00071.html
http://www.spec.org/jbb2005/results/res2006q3/jbb2005-20060620-00137.html

IBM X4まだー？

Oracleがマルチコアプロセサのライセンス料を改定
http://www.geocities.jp/andosprocinfo/wadai07/200670303.htm
2007年3月2日のCNETがOracleの価格改定を報じています。
それによると，大規模システム向けのEnterprise Editionの価格体系は，
単価ｘコア数ｘコア性能係数という仕組みは変わりませが，
Standard Editionは4ソケット以下のサーバではコア数に無関係にソケット数単位となり，
Standard Edition Oneは2ソケット以下のサーバでは同じくソケット数単位になるそうです。

これにより，4コアx4ソケットのサーバのライセンス費は，
従来は32万〜48万ドル（コア性能係数による）であったのが，
Standard Editionを使えば，6万ドルに下がります。


RISCプロセッサ市場オワタ

ｶﾞ━(ﾟДﾟ;)━ﾝ

SPARCはRISCに入らんの？

>>491
>論文の主題のSRAMですが，セルサイズは0.7um2とのことで，Meromの0.74um2より若干小さいがPOWER6の0.54um2よりはかなり大きいというサイズです。
今更だけど、Preslerの0.57 µm2と比較すると、Shared Cacheだけあって、Meromのセルサイズは大きいな

>BloomfieldはPenrynの次の45nmプロセサで，2008年に4コアx2スレッドで登場すると見られており，HKEPCは8-12MBのキャッシュを内蔵と書いています。
NehalemがL2-12MBって新情報じゃない？

Xeon X5355の仮想化ベンチ
http://blogs.intel.com/it/2007/02/the_power_of_quadcore.html

このデモはなんだったんだという感じの内容
http://www.watch.impress.co.jp/akiba/hotline/20070217/etc_x2vsc2d.html

[参考文献]
VT-xなんて飾りです
http://www.vmware.com/pdf/asplos235_adams.pdf

AMDのデモというか、少なくともVPC2007RCはVistaをホストOSとすると動作が怪しいところがあるのか、
速度が全く出ないらしい。
Core2Duo持ってる人が、VistaホストOSとXPホストOS、ゲストWin2kで測ったところ、Vistaだと一桁しかでないのが、
XPだと40MB/sオーバーという楽しい数値を報告していた。

http://amd64.jp/event/070302-01.php

今日も同じデモをやっていたらしい。
デモ内容を見ると、正規版が出たのに、まだRCという謎っぷり。単にコピペミスの可能性もあるが。

http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=HJWCAUR2CFBRMQSNDLPCKH0CJUNN2JVN?articleID=197700413
>The chipset, code-named Seaburg, would have a 1600 MHz FSB versus 1333 MHz in Intel chipsets currently used in workstations and high-performance computing.
>"Penryn is where we're going to be in the fourth quarter," Kilroy said.
Seaburgチップセット = Garlowプラットフォーム(>>180
→FSB1600のClovertownはリリースされず、3Q07までに追加されるのはX5365, L5320, L5310のみか?

10月頭に量産出荷と仮定すると量産開始は6月半ばから7月頭。
12月末に量産出荷と仮定すると量産開始は9月半ばから同月末。
なので>>441-442のルーマーがガセかどうかは未だ不明。

http://www.vr-zone.com/?i=4721
>Boards development for its successor "Eaglelake" are going start soon and it will be pairing up with ICH10 Southbridge to support higher FSB Penryn processors.
Yorkfieldの次に1ダイ版の4コアが計画されているのかな?
Wolfdal/Yorkfieldと同じく2コアがFSB1600で4コアがFSB1333というパターンもありうるか。
何時の間にか話題に上らなくなったRidgefieldというコードネームもあるしデスクトップにCSIが降りてくるのは2009年?

なんかFSB強化に力を入れてるけど、NehalemはCSIだよな？
いつ出てくるんだろう。もしかして来年の結構遅めなんだろうか。

相手次第という側面も。

Intel社が「Xeon」の45nmプロセスでの製造を前倒し
http://www.ednjapan.com/content/l_news/2007/02/l_news070226_0501.html

Itaniumサーバの売上が国内RISCサーバの64％に--目標をあっさりクリア
http://japan.zdnet.com/news/hardware/story/0,2000056184,20344441,00.htm

PCハードウェアに「rootkit」の脅威--セキュリティ研究者が警告
http://japan.zdnet.com/news/hardware/story/0,2000056184,20344386,00.htm

【Advanced Lithography】量産が始まった液浸露光，欠陥レベルはドライ露光と同等に
http://techon.nikkeibp.co.jp/article/NEWS/20070303/128400/

【Advanced Lithography】IBMが基調講演，「液浸露光を22nm世代まで延命」
http://techon.nikkeibp.co.jp/article/NEWS/20070303/128399/

安藤さん三連発

ISSCC 2007におけるマイクロプロセサ関係の発表 - 65nm次世代CELLプロセサのメモリ
http://journal.mycom.co.jp/articles/2007/03/04/isscc2/
ISSCC 2007におけるマイクロプロセサ関係の発表 - 驚きのPOWER6
http://journal.mycom.co.jp/articles/2007/03/04/isscc1/
ISSCC 2007におけるマイクロプロセサ関係の発表 - POWER6のクリティカルパスモニタ
http://journal.mycom.co.jp/articles/2007/03/04/isscc3/

2007年は86系サーバー機市場の転換点に，IDC Japanの調査から
http://techon.nikkeibp.co.jp/article/NEWS/20070302/128366/

ハードウェアの難攻不落神話が崩壊――「Black Hat」で公開された衝撃のハッキング手法
http://www.itmedia.co.jp/enterprise/articles/0703/05/news080.html

Vega 2の公式記録　SPECjbb2005 単一VMでPRIMEPOWER2500を抜き世界記録達成
http://www.spec.org/jbb2005/results/res2007q1/jbb2005-20061219-00235.html
http://www.geocities.jp/andosprocinfo/wadai06/20061209.htm
http://journal.mycom.co.jp/articles/2005/11/01/fpf/001.html

>>501
http://journal.mycom.co.jp/articles/2007/03/04/isscc1/004.html
>また、 2個のコアの出力を比較する回路を内蔵しており、

Tigertonでは同パッケージ内のコア間のロックステップにも対応か？
コア間のロックステップはMontecitoにも実装されていない比較的先進的な機能
無論、PowerやItaniumやSPARC64のようにコア自体を冗長化する方がスマートなのだが、
市場への早期投入、開発リソースの集約等、Xeonとはこちらの方が相性が良いと思われる

Intel Larabee samples in late 2008
http://www.theinquirer.net/default.aspx?article=38011

類出は>>321 >>434-436辺り?

「日本企業を買収してトータル・ソリューション・プロバイダを目指す」──デルが新戦略を発表
http://itpro.nikkeibp.co.jp/article/NEWS/20070305/263935/

ケータイで買ってパソコンで視聴，インテルら3社が配信サービスの実証実験を開始
http://techon.nikkeibp.co.jp/article/NEWS/20070305/128446/

Industry socked by next-gen litho woes
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=HNUD4HEREDU32QSNDLSCKHA?articleID=197700884

Database test: 8-way Opteron
http://tweakers.net/reviews/674/10

Our Manycore Future
http://www.hpcwire.com/hpc/1295541.html

Confronting Parallelism: The View from Berkeley
http://www.hpcwire.com/hpc/1288079.html

http://www.channelregister.co.uk/2007/03/05/amd_channel_miss/
>"We did lose share in the channel to our competitor," Ruiz said, when commenting on AMD's most recent quarter. 〜
>And facing lower average product prices seems a more realistic explanation than slumping channel shipments for AMD's sales miss.

OEMベンダとパートナーシップを結んでシェアは若干伸びたが利益率は落ちた
Intelがコスト競争力の低いAMDからサーバーやチャネルといった利益率の高いセグメントのみを集中して奪ったとも言える
http://pc.watch.impress.co.jp/docs/2006/0616/ubiq162.htm

>It will ship a four-core version of Opteron by "the end of the Summer."

Clovertown ← [六ヶ月] → Barcelona ← [七ヶ月] → Harpertown
Clovertown ← [七ヶ月] → Barcelona ← [七ヶ月] → Harpertown
Clovertown ← [九ヶ月] → Barcelona ← [三ヶ月] → Harpertown ←今ココ

> Patterson: It's a shocking statement, but the era of faster sequential processors is over.
> All hardware companies rely on parallelism for performance,
> and there are no plans for fast sequential processors.

パターソン先生、そう言い切っていいんですか？ わかりません＞＜

Intel prepares to sample phase-change memory
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=2BOFNIEX1QW00QSNDLPCKH0CJUNN2JVN?articleID=197800524&pgno=2

2007年末に量産開始予定
従来のフラッシュメモリは微細化がすすむにつれてスケーリングの点で不利になる
書き換えサイクル 1億回 (NOR型フラッシュメモリの100〜1000倍)
データ保持期限 10年

参考
http://www.atmarkit.co.jp/fpc/rensai/zunouhoudan021/oum.html
http://pcweb.mycom.co.jp/news/2002/10/16/16.html

内容的には>>420の記事とほとんど同じだった。。。

middle of 2008のCSIはvery high endでLGA 775はmid-2009まで生き残る。
http://www.behardware.com/news/8644/socket-b-bloomfield-in-2008.html

Nehalemのダイサイズは Harpertown + MCH + α で230mm^2を超えると推測される。
MCHの統合によりチップセットも今まで通りには売られなくなり多ピン化によるコスト増もある。
従ってmid-2009にLGA775を置き換えるのはNehalemではなくWestmereかも知れない。

LGA775は当然FSB1600、もしかするとFSB2166を目指すだろう。
但し、保守的な予想をするならばFSB2166は実現不可能である。
そしてHarpertownはモノリシックデザインであり、それ故にFSB1600が達成可能といえる。
また、YorkfieldがMCMでFSB1066なのはコストメリットのためである。
デスクトップアプリはFSBの転送レートにそれほど敏感ではないというのも重要だ。

very high endといえばXeonMPやItanium2を連想するが3Q07のCanelandを2008年の半ばに置き換えるのは早過ぎるだろう。
Becktonの前に2種のプロセッサが予定されてるのもポイント。

最後に、Penryn familyのコードネームを推理してみた。
FSBは若干違ってくるかもしれないがおよそこんな感じの仕様になるはずである。
Yorkfield1 = Wolfdale-6M*2
Yorkfield2 = Wolfdale-3M*2
Ridgefield1 = Yorkfield1をモノリシック化 = Harpertown
Ridgefield2 = Yorkfield2をモノリシック化
Aliceton = HarpertownMP = Ridgefield1
Dunnington = Ridgefield2 + L3$-16MB

Intelの次々世代チップセットで採用? ICH10に関する若干の考察
http://journal.mycom.co.jp/articles/2007/03/09/ich10/

GPU（NVIDIA GeForce8800GTX）で重力N体計算、今度は日本人の論文
http://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2007-03.html#7

http://www.theinquirer.net/default.aspx?article=38085
"seeking to kill AMD by forcing prices down"か
これの信憑性は意外に高そう
http://www.hkepc.com/bbs/hwdb.php?tid=753250&tp=Intel-c2d-e6050&rid=753256
ちなみにこの記事にはTXT無しのE6540とか、Q6400とか色々面白いことが書いてある気がする
いや、中国語はさっぱりなのだが・・・

×Q6400とか
○Q6400がキャンセルとか

Morgan Stanley Technology ConferenceでのOtellini CEOのスピーチをネタに
InfoWorldのTom Yagerさんが書いた記事の感想部分を、inquirerの中の人が
意訳したのが "seeking to kill AMD by forcing prices down"

http://www.infoworld.com/article/07/03/07/HNintelotellini_1.html
元記事該当部分
> He set a strategy to bulk up Intel’s manufacturing capacity and to jam up AMD
> by forcing prices down and leaving AMD unable to meet spiked market demand.

それにしてもオッテリーニCEO（＝Intelの戦略）に対してボロクソ書いてるなこの人。

>>515
INQから飛んで元記事読んだんだけどアレすぎてそっちから引用する気になれなかったｗ
日本語の記事を発見

2年ごとのCPUアーキテクチャ更新でシェア奪還を目指すインテル
http://www.computerworld.jp/news/plf/59689.html

単電子トランジスタの開発が飛躍的に進歩、マンチェスター大学が研究成果を明らかに
http://www.ednjapan.com/content/l_news/2007/03/l_news070309_0601.html

>>514
Xeon3000には2.4GHzクアッドモデルが発売済みだったな

Intel powers down four-core Xeon
http://www.theregister.co.uk/2007/03/09/intel_lv_fourcore_xeon/
X5355 $1,172 120w
E5345 $851 80w
E5335 $690 80w
L5320 $519 50w [ New !! ]
L5310 $455 50w [ New !! ]
E5320 $455 80w
E5310 $316 80w

Xeon L5310
http://www.spec.org/cpu2000/results/res2007q1/cpu2000-20070213-08518.html
Xeon 5160
http://www.spec.org/cpu2000/results/res2007q1/cpu2000-20070213-08494.html
Opteron 2220
http://www.spec.org/cpu2000/results/res2007q1/cpu2000-20070216-08581.html

>>519
いくら2-socket同士の比較とわ言え、8-coreと4-coreをSPECint_rateで比較するのわ無茶だと思うす。

つっても実際にQuad-Core Xeonの出荷量は急激に増えてるわけで。
別に無茶だと思わない。(XeonではなくCore 2 Quadなら無茶だろうけど。)
ちゅーか、Macオタ久しぶりだな。

>>521
じゃあItanium2とクアッドコアPOWER5+を同様に扱ってもいいわけね＾＾ｖ

どうぞ。Power5+ QCMとItanium2じゃ価格が倍違う(コア数=お値段)から誰も参考にしないと思うけど。

http://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2007-03.html#9
>の時に某君がきてありがたい話をもってきてくれた。私のヨタ話を見てる人は F や N, H ばかりではなく Intel にもいるんだそうで。ひーん。

nVidia 8800 を使ってみました(私ではないけど) その2 (2007/3/10 書きかけ)
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note048.html
>汎用プロセッ サとの差をみてみると、 Intel Core 2 Extreme QX6700 は 2.66GHz クロック で単精度なら 85 Gflops の理論ピーク演算性能を持ち、消費電力が CPU だけ なら 130W です。
>8800 は演算性能の理論ピークで 6 倍、電力消費で 2倍といっ たところであり、電力効率では理論ピークで比べて3倍しか良くないわけで、 将来どうなるかは微妙なところになります。

今そこにあるITの電力問題（1）
電力不足に直面するデータセンター
http://itpro.nikkeibp.co.jp/article/COLUMN/20070309/264364/

Intel Reveals Solid State Value Drives
http://www.dailytech.com/Intel+Reveals+Solid+State+Value+Drives/article6434.htm

Intel IDs Another Market
http://www.redherring.com/Article.aspx?a=21562&hed=Intel+IDs+Another+Market

Flipstart vs. OQO Gen 2: The Second-Generation UMPCs
http://news.digitaltrends.com/talkback175.html

最新のプライスロードマップ
http://www.behardware.com/news/8654/core-2-at-knock-down-prices-in-q3.html

これと過去の価格(マジックナンバー)を照らし合わせると3QのXeonの価格が予測できる
Xeon X5365 3.00GHz 1333MHz $851
Xeon X5355 2.66GHz 1333MHz $690
Xeon E5345 2.33GHz 1333MHz $519
Xeon E5335 2.00GHz 1333MHz $455
Xeon E5320 1.86GHz 1066MHz $316
Xeon E5310 1.60GHz 1066MHz $256

Xeon . 5160 3.00GHz 1333MHz $455
Xeon . 5150 2.66GHz 1333MHz $316
Xeon . 5140 2.33GHz 1333MHz $294
Xeon . 5130 2.00GHz 1333MHz $256
Xeon . 5120 1.86GHz 1066MHz $209
Xeon . 5110 1.60GHz 1066MHz $198

Xeon L5320 1.86GHz 1066MHz $455
Xeon L5310 1.60GHz 1066MHz $316
Xeon . 5148 2.33GHz 1333MHz $316
Xeon . 5138 2.16GHz 1066MHz $412
Xeon . 5128 1.86GHz 1066MHz $294

Santa Rosaは2007/5/9に解禁
http://www.hkepc.com/bbs/itnews.php?tid=755104&starttime=0&endtime=0
WWAN 1965HSDはHSDPAと競合するのでキャンセル
HSDPAとWiMAXの統合版がMontevina以降で提供されるかも知れない
Santa Rosaについては>>35や>>214参照

Intel、NANDフラッシュ採用の組み込み向けシリコンドライブ
http://pc.watch.impress.co.jp/docs/2007/0313/intel1.htm

サイオス、Solaris/SPARC用アプリをLinux/IA環境に移行するサービス
http://enterprise.watch.impress.co.jp/cda/software/2007/03/12/9826.html

需要急増で課題が噴出するデータセンター
http://www.itmedia.co.jp/enterprise/articles/0703/13/news005.html

インテル、HDDより高速なNANDフラッシュメモリドライブを発表
http://japan.zdnet.com/news/hardware/story/0,2000056184,20345082,00.htm

Intel、不揮発性メモリー事業を2010年には400億米ドルへ
http://www.sijapan.com/breaking/0703/br070312_0101.html

インテル、NAND型フラッシュ・メモリ市場に本格参入
http://www.computerworld.jp/news/hw/60231.html

インテル、新型CentrinoへのHSDPA導入計画を撤回
http://www.computerworld.jp/news/plf/58270.html

NVIDIA Getting Ready For Shader Model 5.0 GPU
http://www.vr-zone.com/?i=4768
a new NVIDIA GPU by late 2007 that supports double precision arithmetic so that could be G90.

Intel gets OK for $2.5 billion China fab
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=QBDT04ZUNTXPSQSNDLSCKHA?articleID=198000380
Intelが25億ドル掛けて90nmプロセス, 300mmウェハ対応、製造キャパシティ5.2万枚/月のfabを大連に建造?

日本HP、UNIX対応のサーバブレード「BL860c」を発売 - Windowsも対応予定
http://journal.mycom.co.jp/news/2007/03/13/540.html

Octo-core Mac Pro leaked on Apple UK store
http://blogs.zdnet.com/Apple/?p=458

インテル、中国にチップ製造工場の建設を計画中か--米報道
http://japan.cnet.com/news/ent/story/0,2000056022,20345180,00.htm

デュアル4コア「Mac Pro」登場か--英アップルのサイトに謎の広告
http://japan.cnet.com/apple/story/0,2000076557,20345147,00.htm

Montvaleは7月(3Q)か?
http://www.realworldtech.com/forums/index.cfm?action=detail&id=77312&threadid=77298&roomid=2
http://www.hp.sk/mediaservis/prezentacie/pdf/day_1/2_Montecito%20based%20Server%20(Slovakia)%20Reich.pdf
>Upgrade to Montvale ~July FY07

「高速計算のためには，高速なバスが必須」−−AMDがTorrenzaの必要性強調
http://techon.nikkeibp.co.jp/article/NEWS/20070314/128907/
"高速なバス"と"FPGA"は水と油。。。

頭悪いコメント付けずに記事だけ貼ってりゃいいんだよ

むしろスレに関係無い記事はいらん

うるせー
俺のメモ帳にケチつけんな

http://www.theinquirer.net/default.aspx?article=38232
>Pat Gelsinger confirmed it
仕様は>>415-431辺りのやつで確定???
>In the end, it works out to be IMCs on Xeons and EE/XE, and nothing else.
初期のCSIはXeonとCore 3 XEのみに提供される。(=very high end, >>510)
>IMCs come in two flavours, possibly more if the moon is in the seventh house and Intel does something odd with the EE/XEs.
2種類のIMCがデビューする。(MP向けとDP向け? あるいはDP+向けとUP向け?)
the moon is in the seventh house(宝瓶宮? 1Q09?)にCore 3 XEに変り種のソリューションが追加されるかも知れない。(V8の後継か?)
>Add in sockets aplenty, and you have Intel circa Q4/2008 and on.
そのまんま。

IntelがTDP3Wのx86プロセッサを出荷
http://pc.watch.impress.co.jp/docs/2007/0316/cebit03.htm

Intel Readies New Xeons and Price Cuts
http://www.dailytech.com/Intel+Readies+New+Xeons+and+Price+Cuts/article6493.htm
X5365 3.00GHz 1333MHz $1172
X5355 2.66GHz 1333MHz $744
E5345 2.33GHz 1333MHz $455
E5335 2.00GHz 1333MHz $316
E5320 1.86GHz 1066MHz $256
E5310 1.60GHz 1066MHz $209

L5320 1.86GHz 1066MHz $320
L5310 1.60GHz 1066MHz $273

うわ、ミッドレンジとローエンドを大幅にカットしてきた...
コスト的にFSB1333や低電圧版はあまり値下げしたくないはずなんだけど...
完璧にBarcelonaを潰しにきてるな(競合すると思われる価格帯にはX53x5しか存在しない)

CeBIT 2007 - P35/G33搭載マザーボードを一挙紹介!
http://journal.mycom.co.jp/articles/2007/03/17/cebit04/

CeBIT 2007 - IntelがRobson改めTurbo Memoryをデモ、TDP3WのCPUを搭載する第2世代UMPCも
http://journal.mycom.co.jp/articles/2007/03/16/cebit03/

TDP3Wはちょっと前のごく普通低電圧PowerPC並みだな

AMD's price-cutting strategy backfires
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=GUOMYW1AJD552QSNDLPCKH0CJUNN2JVN?articleID=198001579

Intel touts security with second-gen VPro PCs
http://news.zdnet.com/2100-9584_22-6167787.html

最近の話題 2007 年3月17日
http://www.geocities.jp/andosprocinfo/wadai07/20070317.htm

MCMで8コアか。
さすがにClovertownにやられて利益減りすぎで懲りたか。
出てくるのは来年かな。
2009年にはNative 8-core出るだろうし。

8コアでTDP240Wか

>>542
TheRegisterの元記事にわ、MCM 8-coreと明言されている訳じゃ無いことわ注意が必要す。
Montreal = MCM 8-coreが前提で会話がすすんでるのわ事実すけど。。。

MCM 8コアの話はGainestownやDunningtonにはあるが、ソケット互換性を維持するとメモリのバンド幅が増やせないので、意外と旧アーキのXeonMPが善戦しそうで楽しみではある。

Intelの次世代チップセットの謎と課題
http://pc.watch.impress.co.jp/docs/2007/0318/ubiq178.htm

Intel、DDR3-1333とFSB 1,333MHzの動作デモを公開
http://pc.watch.impress.co.jp/docs/2007/0318/cebit10.htm
●Intel 3シリーズチップセットのブランド名を正式発表
●45nmへの対応、FSB 1,333、DDR3-1333、PCI Express Gen2への対応などが目玉に
●DDR3の互換性検証は順調で問題なしとIntelは主張
●P35を利用したFSB 1,333とDDR3-1333の動作デモ

[email protected] FSB1666MHzのデモをやったのか。なんだかIDF Spring 2002のPentium 4@4GHzのデモを思い出した。
ところで、Penrynは最終的にこのデモ機に近い動作クロックとFSBを目指しているようだがこれは偶然の一致だろうか？

各社がSanta Rosaやモバイル用GeForce 8搭載機を展示
http://pc.watch.impress.co.jp/docs/2007/0319/cebit12.htm

Intel、新vProプラットフォーム「Weybridge」で狙うもの
http://www.itmedia.co.jp/enterprise/articles/0703/19/news058.html

http://enterprise.watch.impress.co.jp/cda/topic/2007/03/19/9886.html
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/24819-9886-7-2.html

4月にメインストリーム向けに投入されるcore 2 Duo E6420, E6320, E4400のレビュー。

Core 2 Duo E6420, E6320 and E4400 Plus Another 15 Sub-$200 Dual-Core Processors
http://www.xbitlabs.com/articles/cpu/display/core2duo-e6420.html

inquirerに釣られてしもた orz

富士通、九州大学情報基盤センターからPRIMEQUEST33台のスパコンを受注
http://www.yomiuri.co.jp/net/cnet/20070315nt10.htm

InfiniBand Used In New University of Kentucky Supercomputer
http://www.hpcwire.com/hpc/1325611.html

FPGA-Based Supercomputer Launched In Edinburgh
http://www.hpcwire.com/hpc/1325497.html

業界団体TPC、新サーバ性能テスト「TPC-E」を承認
http://japan.cnet.com/news/biz/story/0,2000056020,20345448,00.htm

次世代vPro、MS System Centerをサポート
http://www.itmedia.co.jp/enterprise/articles/0703/20/news057.html

3種類のシリコンが混在するIntelの「3」シリーズチップセット
http://pc.watch.impress.co.jp/docs/2007/0320/kaigai345.htm

Semiconductor Insights、Intel、AMDやその他65nmデバイスのゲート絶縁膜の違いを分析
http://www.sijapan.com/breaking/0703/br070319_0201.html

CeBITに見るUMPCの現在と未来 〜DothanベースだったTDP3W CPU
http://pc.watch.impress.co.jp/docs/2007/0320/ubiq179.htm

Intel, Red Hat Team To Fuel Linux Growth In Channel
http://www.crn.com/software/198002052;jsessionid=YF3WFIR3OPQHEQSNDLRCKHSCJUNN2JVN

CeBIT : 65nm R600 Suffers Poor Yield
http://www.vr-zone.com/?i=4828

http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=FASQ15F4WOPHYQSNDLPCKH0CJUNN2JVN?articleID=198100065
>Intel is also expected to introduce new VBI form factors as a way to give system builders more flexibility for designing ultra-mobile PCs.
>The current VBI offerings are for 14.1-inch and 15.4-inch form factors.
>Yet Intel is expected to unveil 12-inch, 13-inch and 17-inch form factors and announce more manufacturers supporting VBI, sources said.

Transaction Processing Council Launches TPC-E Benchmark
http://www.itjungle.com/tfh/tfh031907-story07.html
>"People are doing more complicated things in memory and CPUs than they did in the past, and the TPC-E test reflects this," says Molloy.
>"Customers are keeping track of more data and they are making more correlations between data sets."

いろいろ調べても分からなかったので、質問〜。

Xeon DP向けのプラットフォーム／チップセットは
しばらくIntel 5000系が使われるって書いてあるけど、
これってPCI Express 2.0とかの機能追加はしないのかな？

Xeon MP向けにはTigertonが出て、デスクトップ向けにはBearlake-G+が出たのに、
MacProに採用されるであろうXeon DP向けはお預け？

>>557
>>497

>>558
なるなる。開発コード名とかでググっても、
このスレとあといくつかしかヒットしない…。
試しに各フラットフォームごとのロードマップをまとめてみた。穴だらけだけど・・・。

マルチプロセッサ向け
　現行CPU: Xeon 7100　次世代CPU: Tigerton
　現行ﾁｯﾌﾟｾｯﾄ: E8501　次世代ﾁｯﾌﾟｾｯﾄ: Clarksboro
デュアルプロセッサ向け
　現行CPU: Xeon X5300(4core)、Xeon E5300(2core)　次世代CPU: Clovertown
　次々世代CPU: Wolfdale-DP(2core)、Harpertown(4core)
　現行ﾁｯﾌﾟｾｯﾄ: 5000　次世代ﾁｯﾌﾟｾｯﾄ: Seaburg
デスクトップ向け
　現行CPU: Core 2 Duo/Quad/Extreme　次世代CPU: Wolfdale(2core)、Yorkfiel(4core)
　現行ﾁｯﾌﾟｾｯﾄ: P35など　次世代ﾁｯﾌﾟｾｯﾄ: X38(Bearlake-G+)
モバイル向け
　現行CPU: Core 2 Duo　次世代CPU: Penryn
　現行ﾁｯﾌﾟｾｯﾄ: 945PMやPM965(Crestline)など　次世代ﾁｯﾌﾟｾｯﾄ: Cantiga

>>559
ちょっとミス有り。
X38とPM965をすでに現行のものだとすると、以下かな。
開発コード名と製品名をできるだけ両方書いた方が分かりやすそう…。
あとリリース予定時期とかも欲しいかも。

マルチプロセッサ向け
　現行CPU: Xeon 7100
　次世代CPU: Tigerton
　現行ﾁｯﾌﾟｾｯﾄ: E8501
　次世代ﾁｯﾌﾟｾｯﾄ: Clarksboro
デュアルプロセッサ向け
　現行CPU: Xeon X5300(4core)、Xeon E5300(2core)
　次世代CPU: Clovertown
　次々世代CPU: Wolfdale-DP(2core,Penrynベース)、Harpertown(4core,Penrynベース)
　現行ﾁｯﾌﾟｾｯﾄ: 5000
　次世代ﾁｯﾌﾟｾｯﾄ: Seaburg
デスクトップ向け
　現行CPU: Core 2 Duo/Quad/Extreme
　次世代CPU: Wolfdale(2core,Penrynベース)、Yorkfiel(4core,Penrynベース)
　現行ﾁｯﾌﾟｾｯﾄ: P35やX38(Bearlake-G+)など
　次世代ﾁｯﾌﾟｾｯﾄ: 誰か教えてー
モバイル向け
　現行CPU: Core 2 Duo
　次世代CPU: Penryn
　現行ﾁｯﾌﾟｾｯﾄ: 945PMやPM965(Crestline)など
　次世代ﾁｯﾌﾟｾｯﾄ: Cantiga(Bearlake-Gと同等)

http://www.theregister.co.uk/2007/03/20/intel_labs_mario/page3.html
>We spied one board code-named Coalbrook (or CoalCreek: it was hard to tell as Intel's staff urged us away from the confidential systems) and another called Springville that had built-in optical modules.
>Both systems were identified as using Intel's upcoming CSI (common system interconnect) technology, which is the company's attempt to catch-up to AMD's Hypertransport/integrated memory controller technology.
私達はCoalbrook(CoalCreek?)というコードネームのボードとSpringvilleというコードネームの内臓光学モジュールを有するボードを嗅ぎ当てました。
どちらのシステムもCSIを利用することが確認されました。CSIはIntelがAMDのHypertransportと統合型メモリーコントローラーに対抗するために開発されている技術です。

<メモ>
http://www.theregister.co.uk/2007/01/27/intel_silicon_modulator/
>Intel's researchers have turned out a silicon optical modulator that can encode data at 30 gigabits per second, making it the fastest such device on the planet.
>That speed notches Intel closer to rivaling the 40 gigabits per second of non-silicon devices used today in the fiber optic world.
>And it places Intel on the cusp of delivering fast, cheap networking hardware capable of rack-to-rack, server-to-server and chip-to-chip communications.
(中略)
>At the moment, a pricey non-silicon modulator can cost around $8,000.
>Intel thinks the price for a similar product made with silicon needs to get to less than $10 for it to be a cost effective server part.

Q&A: Intel CEO Otellini Points To New VBI, vPro, Server Opps in 2007-2008
http://www.crn.com/hardware/198100056;jsessionid=TKECXZM0F2IECQSNDLOSKHSCJUNN2JVN
(page1)
CRN: 45ナノメートルプロセス…
Otellini: 初めに45ナノメートルプロセスで製造されるのはMPUです。
私達は6種のOSをサポートする5つの次期MPUについて語りました。
私が貴方に見せたのはノート用のデュアルコア、デスクトップ用のデュアルコアとクァッドコア、DPサーバー用のデュアルコアとクァッドコアでした。
(>>395)

CRN: それらの新しいMPUsは何時出荷されますか?
Otellini: 今年の後半に。

CRN: 45nmへの変化は何故それほど重要なのですか?
Otellini: (長いので略。内容的はドライ露光で低コスト高スループット、high-k/metal-gateでゲートリーク削減云々。)

(page2)
CRN: AMDは今年の半ばにクァッドコアを投入すると言っています。それはIntelのクァッドコアを脅かす、とも。
AMDは少なく見積もってもIntelのクァッドコアより40%性能が高いと言います。Intel側の回答は如何?
Otellini: 私達はそれらを実際に確認したことがありません。いえ、誰も見たことがありません。
ベンチマークの公式な記録やデモもありません。

CRN: その見積もりが正しかった場合は?
Otellini: 彼らは65nmという以前の技術を使用します。私達はより小さなダイ、より高い性能、より良いエネルギー効率があります。

CRN: つまり、Intelは(先の技術で)12〜18ヶ月先行していると確信している。
Otellini: はい。

CRN: 確かに?
Otellini: はい。

(page4)
CRN: 仮想化がサーバーの売れ行きを鈍化させたという事実を確認しましたか?
Otellini: いいえ。私達はサーバーの強化を支援します。一方、サーバー市場規模予測はサーバーの強化を示します。
仮想化は顧客が必要とするだけのキャパシティを提供するのに必要なものであって、私たちは共食いを心配していません。
寧ろ私達はサーバーをより効率化する新技術を提供できるか心配しています。

12ヶ月〜18ヶ月ってのはHigh-k/メタルゲートのことかいな。
45nmプロセス自体は6ヶ月差くらいだしなあ。
IBMなんか今年中とかいう噂もあるし。

Ultra Low-kの実力も気になる。

IBMの量産開始はIntelの量産出荷と大分違うのでそこんところ注意ｗ

>>564
>>288

IDCがx86サーバの成長見通しを下方修正、原因は仮想化とマルチコア!?
http://journal.mycom.co.jp/news/2007/03/22/102.html

ポータブルPCの需要増が顕著に――IDCの世界PC出荷調査
http://www.itmedia.co.jp/news/articles/0703/22/news016.html

ミントウェーブ、Pentium M搭載のファンレスシンクライアント端末
http://enterprise.watch.impress.co.jp/cda/hardware/2007/03/22/9905.html

Intel、Viiv対応機種コンテストに一般投票部門追加
http://www.itmedia.co.jp/news/articles/0703/21/news004.html

IBM、Second Life内に開発者向けフォーラム設立
http://www.itmedia.co.jp/enterprise/articles/0703/22/news020.html

Oracle、全部門好調で増収増益
http://www.itmedia.co.jp/news/articles/0703/21/news009.html

Nvidia CUDA: preview
http://www.behardware.com/articles/659-1/nvidia-cuda-preview.html

Tyan Launches Quad-Core TyanPSC Personal Supercomputer
http://www.hpcwire.com/hpc/1328143.html

Intel ultra-mobile PC chip nears release
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=NYNCSE4LGBEMWQSNDLPCKH0CJUNN2JVN?articleID=198100278

IDC Chops Server Forecasts Thanks to Virtualization, Multicore Chips
http://www.itjungle.com/breaking/bn032007-story02.html

Intel leads $40M investment in Legend Silicon
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=IJJ5YH2CRNTOCQSNDLPCKH0CJUNN2JVN?articleID=198100644

http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=198100278
Intel CEO Paul Otellini told partners Monday that the company now has five 45-nm processors
running on six operating systems: a notebook dual-core processor,
dual- and quad-core desktop processors, and dual- and quad-core DP server processors.

"The new UltraMobile CPU is in addition to the first five," he said.
"The first UltraMobile devices we'll see in the latter part of the year."

モバイル……Dual
デスクトップ……Dual, Quad
サーバ……Dual, Quad

一斉に年内に45nm版が出るようで。

Intel、開発途上国向けPC「Classmate PC」を出荷
http://www.itmedia.co.jp/news/articles/0703/23/news034.html

HDDとSSD、消費電力と性能の違いを調べる 〜SSDの今と今後
http://pc.watch.impress.co.jp/docs/2007/0323/ubiq181.htm

HPがItaniumをブレードサーバに載せる理由とは
http://www.atmarkit.co.jp/news/200703/23/hp.html

国内ディスク・ストレージ市場、5年ぶりにプラス成長へ
http://www.computerworld.jp/news/hw/60989.html

九州大学が国内第三位のスパコンを導入
Intelが50W クワッドコアプロセサを発表
http://www.geocities.jp/andosprocinfo/wadai07/20070324.htm

>HPがItaniumをブレードサーバに載せる理由とは
そもそもクラスタ自体が冗長だから各ノードの信頼性はそこそこで良い
、、、ってのは机上の空論で、実際はソフトにバグがあってフェイルオーバーに失敗したり、
DBの構造上の理由でシステムの設計や管理がやたら複雑になったりで美味しくないことが意外と多い。
まあそれでも、いわゆるHAクラスタが大規模SMPを喰ってきたわけで、方針としては割と正しいんだけど。
IntelはもうItaniumを見捨ててるからなぁ。
Tigertonはブレードにも載せられるという話だからIBMにやられちゃうんじゃない？

>>181, >>465辺りの続報。
First Encounter: Supermicro Displays Intel Xeon Mainboards with 1600MHz Bus, PCI Express 2.0
http://www.xbitlabs.com/articles/editorial/display/cebit2007-5_5.html
SeaburgでのPCI-Express Gen2のサポートが公式に報じられたのは初めてでは?

>>555の後藤記事にBearlake-Xのダイサイズが大きくなると書いてあるけど、PCI-Express Gen2の記述読んでダイは共通だとほぼ確信した。
Bearlake-Xは赤字――ではないかも知れないが(206mm^2のPentiumD 805を投売りしてる位だから)、採算ラインぎりぎりなのは間違いないので。
SFとFSB1600を削った5000Xに対する5000P的なチップセットが出てくる可能性もあるかも知れないが、
今のところSeaburg以外のコードネームは出てきていないし、ダイサイズからするとBearlake-XはSFを持っていると考えるべきだな。
何時だったかVR-ZoneでIntelがExtreme 向けにクアッドコアに最適化したマザーを開発しているというルーマーもあったし。

ちなみに、PCI-Express Gen2をサポートするということはStoakleyのチップセットは90nmプロセスで製造されることになる。
(現行のIntel 5000は130nmプロセスで製造されている。)

CSI = optical interconnect
http://www.realworldtech.com/forums/index.cfm?action=detail&id=77576&threadid=77576&roomid=2

何故シリコンフォトニクスにはSOI基盤が必要なのか？

シリコンは赤外光に対して透明である。
赤外光には電子を励起するだけのエネルギーが無い( = シリコンは光子を吸収しない)。

励起光源の2つの光子が同時に原子に衝突すると電子を離散させる。これをtwophoton　absorption (TPA) と呼ぶ。
TPAは稀な現象であり、また、離散された電子もすぐに結晶格子と再結合するので通常は問題にならない。
しかし、光子の数が増すと電子が再結合するより早くTPAによって増加する。
(TPAによって励起された電子は大量の光子を吸収してしまう。)
上記の理由から、この問題は導波路(waveguide)で発生する。
これの影響は非常に重大で、ラマン効果によって増幅されたビームを相殺するほどである。
この問題を解決するためにPIN(P-type . Intrinsic . N-type)と呼ばれるデバイスで導波路を挟むことで電子を除去する。

Optical Amplification and Lasing by Stimulated Raman Scattering in Silicon Waveguides
ftp://download.intel.com/research/platform/sp/jlt_raman_03-2006.pdf

最初のCSIは銅配線?
>Realistically, I don't see a way that the first iterations of CSI could be optical.
>This optics break through was very recent - and I'm pretty darn sure the first products using CSI had already taped out by then.
>I don't see a reason why either. As I mentioned, copper's fine for the data rates that CSI will run at, both initially, and over the course of the following 4 years (I'm assuming a start at 6.4gbps and climbing to ~20gpbs after 4 years).

45nm?32mn?22nm?MCP?
>The reality is that CSI won't be optical at 45nm, because Intel isn't using the right materials.
>Everyone who works with optical stuff uses SOI. Bulk silicon just doesn't have the right properties AFAIK.
>
>Intel has said they might consider SOI or other materials at 32nm, but not 45nm.
>Alternatively, I suppose they could do a MCP, where one chip is the optical interface to the outside world, which is connected to the MPU by a very very very high speed copper interface.

チラ裏
>Optimal wavelength for silicon is around 1330nm
>When using a InP coupled to Si structure, about 80% of the light from the InP will go to the lasing chamber (requires SOI silicon)

>>561の記事についてRWTで議論されてたので適当に引用。
Intelのロードマップでは、box-to-box, board-to-board, chip-to-chip, on chip interconnectの順番で光インターコネクトは実装されるらしい。
Springvilleに関しても"one board"という表現なのでboard-to-boardかbox-to-boxに利用されるものだと思われる。
Socket Bが2008年だからchip-to-chipの光インターコネクトは早くても2010年の新アーキか2011年の22nmノードまでお預けかな。
とはいえ大規模構成でもない限りメモリが光化できないとコストに合わない気もする。
2Socketや4Socket程度だと配線距離が短いからピン辺りの転送レートももっと上げられるだろうしレイテンシも小さいし。
下手すると2013年以降とかになりそう…
それともFB-DIMMみたいに間にチップをかませるのか？

chip-to-chipじゃIntelだけが光配線を実現出来ても意味ないし早期実現は無理じゃね。
5年以内に出来るかは微妙な気がする。
少なくともGesherじゃ無理だろう。
アーキテクチャ定義も終わってる段階かもしれんし、そこまで冒険しないような気がする。

FB-DIMM形式だとただでさえレイテンシ大きいのに光化でさらに増大しそうだな。

>>287のスライドを見ると2013年にI/Oの光化を予定してるようだな。。。
>>310のPCI-Express 3@10Gbpsは2011年。

box-to-box, board-to-board, chip-to-chip, on chip interconnect
　　　　　　　　　　　　　　　　　↑
　　　　　　　この辺にエベレストより高く大きな壁が

もうその壁は超えたよ
光源の問題を解決したから

解決したんだ
すげー

ローマ史オタ必見ｗ
http://www.theinquirer.net/default.aspx?article=38457

【Intel研究公開】Intelが大学との共同研究を公開，「コンピュータ技術の発展に貢献する」
http://techon.nikkeibp.co.jp/article/NEWS/20070326/129462/

【Intel研究公開】FBARで高感度粒子センサを試作，IntelとUC Berkeley
http://techon.nikkeibp.co.jp/article/NEWS/20070326/129464/

【Intel研究公開】「論文は今夜，投稿する」，UC BerkeleyとIntel社が数百本のアンテナ素子からなる無線LAN向けアンテナを試作
http://techon.nikkeibp.co.jp/article/NEWS/20070326/129463/

IBM社，伝送容量160Gビット/秒の光トランシーバを開発
http://techon.nikkeibp.co.jp/article/NEWS/20070326/129474/

Intel Partners Tackle The 3Vs: vPro, VBI And Vista
http://www.crn.com/hardware/198500026;jsessionid=L1DUPRCR4AOTMQSNDLOSKHSCJUNN2JVN

IBM Power 7 to be Opteron socket compatible
http://www.theinquirer.net/default.aspx?article=38470

Intel confirms $2.5 billion fab in China
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=AR1ISTA03EYKOQSNDLSCKHA?articleID=198500601

ISSCC 2007: A Brief Survey - Merom
http://realworldtech.com/page.cfm?ArticleID=RWT032607001221&p=3
>All these techniques contribute to an excellent idle power consumption of roughly 380mW/MB.

NEC, Stratus Preview Fault Tolerant Server with Quad Cores
http://www.itjungle.com/breaking/bn032607-story01.html

CPUとGPUの大きな違い
http://pc.watch.impress.co.jp/docs/2007/0326/kaigai346.htm

IBM、超高速通信が可能な光チップセットのプロトタイプを公開
http://www.computerworld.jp/news/hw/61109.html

Mellanox Unveils 1 Microsecond Latency InfiniBand Adapters
http://www.hpcwire.com/hpc/1336731.html

NVIDIA、200ドルを切るオーバークロック向けチップセット 「nForce 680i LT SLI」
http://pc.watch.impress.co.jp/docs/2007/0327/nvidia.htm
>>432や>>573にはSLIの字が有るしATIが消えてから急転換だな。

Apple TVを分解、945Gチップセット・Pentium M搭載
http://techon.nikkeibp.co.jp/article/NEWS/20070326/129511/

クアッドコアでなくデュアルコアでもAMDより性能上−米Intel副社長がプレス向け説明会
http://enterprise.watch.impress.co.jp/cda/topic/2007/03/28/9940.html
>http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/25012-9940-9-2.html
Penrynではチップコンデンサがかなり減っている？
Kentsfield
http://images.tomshardware.com/2006/09/27/kentsfield.jpg
Conroe
http://pics.computerbase.de/1/4/9/9/7/22.jpg
Allendale
http://image2.sina.com.cn/IT/h/2007-01-23/b12d13e0d5f4c590d4a8aafff98ad78c.JPG

>http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/25014-9940-4-1.html
>IOAT2

>また、このアライアンスを結ぶことになった要因として、「サンがSolarisをオープンソースとして公開した際に「ダウンロードされた700万件のソフトウェアのうち、
>500万件がインテルアーキテクチャ対応で、SPARC対応の200万件を大きく上回った。
>この結果から、当社としても真剣にサンとの提携を進めていくべきだと判断した」と説明している。
>
>　ただし、「提携関係を結ぶのは、8ソケットのXeonプロセッサに関するものだけ。
>SPARCとは引き続き競合関係となる。その点でサンとの関係は、IBMとの関係とよく似ている」ことも強調した。

インテル社が300mmウエハー工場を中国に建設、投資額は25億米ドル
http://www.eetimes.jp/contents/200703/16103_1_20070326171431.cfm

TSMC、55nmプロセス技術の提供を開始
http://journal.mycom.co.jp/news/2007/03/27/545.html

サン、「SPARC」部門の活動再開
http://japan.cnet.com/news/biz/story/0,2000056020,20345970,00.htm

SaaS World開幕--SaaSモデルの促進によりIT改革への夢が大きく膨らむ
http://japan.cnet.com/news/ent/story/0,2000056022,20345984,00.htm

データベースもメモリに読み書き――インメモリDBという選択肢
http://www.itmedia.co.jp/enterprise/articles/0703/28/news008.html

坂村健が日本に提言 「あなたはイノベーションの意味を知るべき」
http://ascii.jp/elem/000/000/024/24012/

米Intel、Penryn/Nehalemの詳細を公開 - Pentium Pro以来の大幅改変へ
http://journal.mycom.co.jp/news/2007/03/29/102.html

Nehalemはえらく革新的なようですね。
マルチレベル共有キャッシュってことはL3まで載るのかな。
HTも来るし、8コアまで計画中か。
で、一番驚いたのがハイエンド？のグラフィック機能内蔵。
Fusionより早く出そうね。

>>588
ほー、次買い換えるのはNehalem搭載機にしようかな。

自作板にあったけどスライド付き
http://www.legitreviews.com/article/480/1/

http://www.theinquirer.net/default.aspx?article=38566
>In addition the most interesting bit is the advances on loads and stores.
>The old way of dispatching speculative stores would stall when the data would cross cache lines.
>
>Penryn removes this limit.
>You can cross cache lines without introducing a long wait, very handy for a lot of multimedia apps that don't use regular accesses to memory.
PenrynではStore Forwardingが改良される。

Store Forwarding
http://www.intel.com/technology/magazine/computing/core-programming-0606.htm

>>589
PenrynがCore 2 45nm（多少の機能追加はあり）、NehalemはいわばCore 3だから。

いくつかの可能性を含ませるような発表のし方が上手い
ルーマー達が踊るのを待っているかのようだ
・・・って、俺も表スレで踊ってるorz

来月のIDFまで待て

http://www.vr-zone.com/?i=4872
http://resources.vr-zone.com//newspics/Mar07/29/Penryn_Page_08.jpg
>Deep Power Down Technology
>Enhanced Dynamic Acceleration Technology
実装されるのはモバイルだけ。残念。
これらがXeonに実装されれば4GHzいったかも知れないが。
dual coreは65wだけってことはCore 2 XEはquad coreのみ。


http://www.theinquirer.net/default.aspx?article=38567
>All run at 6.4GT/S unless they go for the longer length option, then it will drop speeds to 4.8GT/S.
4.8GT/sはローエンド用ではなく大型システム用。

>The core count itself goes up quite a bit, with Beckton being listed as having four, six and eight core with TDPs ranging from 90W to 130W.
six - core?Nehalemにはsingle-dieの8coreが計画されている?
BecktonのFBD Channel l4+1の「+1」は、6coreや8coreの際にメモリバンド幅を増強できるという意味か?

>Since this is not set to be pulled on die till Gesher, I can only take a semi-educated guess that they mean on package graphics, not on die.

http://www.realworldtech.com/page.cfm?NewsID=370&date=03-28-2007
>However, Penryn is not just a shrink to 45nm, there are several specific enhancements to improve performance. According to Intel,
> their initial performance analysis shows that a 3.2GHz Penryn system using a 1.33GHz front-side bus is 20% faster on gaming workloads than the current high-end 2.93GHz Conroe with a 1.03GHz bus.
>For more bandwidth and floating point intensive workloads, Intel claims that a 3+GHz quad core based on Penryn, with a 1.6GHz bus will see a 45% improvement relative to a 2.67GHz/1.33GHz Clovertown server system.
>This is most likely measured using the SPECfp_rate 2006.
最初のシリコンが2GHz超で動作しただけに、既に3.2GHzで動いているのか、それともシミュレーションなのか興味深いところ。
後者の45%は単なる想定値っぽいな…


今回のanandtechの記事はRWTのものと比較して粗が多いけど、適当にメモ
http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=2955&p=1
>The quad core version of Penryn contains 820 million transistors (Kentsfield has 582 million) in two very small dies of 107mm2.
>That makes the new design 25 percent smaller than Intel's current 65nm Quad core (143 mm2).
Penrynのダイサイズは107平方mm。

>Finally, Intel mentioned that in the server space, the fastest quad core Penryn available (>3GHz) vs. a 2.67GHz quad core Xeon resulted in a greater than 45% increase in performance in "bandwidth and FP intensive applications".
>It's incredibly vague (and oddly similar to AMD's claims of Barcelona vs. Xeon performance), but Pat mentioned that STREAM and certain benchmarks in SpecFP could be considered to be "bandwidth and FP intensive".
3GHz以上のPenrynはメモリインテンシブなアプリでClovertown 2.67GHzと比較して45%性能が向上。
Penrynのスペックが曖昧すぎる上にAMDのClovertownに対する主張と同じなので話半分に聞いておけ、と。

かなり詳しい日本語の記事が既に。。。

Intel、45nmプロセスの次期CPU「Penryn」の詳細を公開
http://pc.watch.impress.co.jp/docs/2007/0329/intel.htm


SiS、IntelとCore 2 QuadとFSB 1,333MHzのチップセットライセンス契約
http://pc.watch.impress.co.jp/docs/2007/0329/sis.htm

>>595
Extremeは今後デュアルコア製品の予定なし

Intel、45ナノ世代のPenryn/Nehalemコアについて説明
http://journal.mycom.co.jp/news/2007/03/29/401.html

高基数 除算の論理回路実現に基づく回路構成と評価
http://almond.cs.uec.ac.jp/papers/pdf/2002/katsu-ipsj_srt.pdf

なんかAMDのInternal Coherent HyperTransportみたいなのをIntelも定義してるのかな。
CSIとは別に。
Impressの記事はそこら辺がよくわからん。

CSI ≠ Geneseo ≠ PCI-Express 2

Geneseo ⊆ PCI-Express で，Geneseoがいわゆるアクセラレーターに最適化したバス規格
CSIは関係無し
#言葉が足りなかった

ISA、2006年は「もっとも成功した1年」−活動成果を報告
http://enterprise.watch.impress.co.jp/cda/topic/2007/03/29/9952.html

April Confrontation: AMD and Intel Start the Price War
http://www.xbitlabs.com/articles/cpu/display/dualcore-roundup.html

IBM、4コア「Tigerton」搭載サーバを2007年中にリリースへ
http://japan.cnet.com/news/ent/story/0,2000056022,20346181,00.htm

>>Geneseo
今まで読んだ中では>>4のhpcwireの記事が一番詳しい気がする。

CSIはHypertransportより低レイテンシ
http://www.theregister.co.uk/2007/03/28/intel_nehalem_deets/
>The chip maker is expected to introduce CSI in its Itanium family in 2008 as well and has told some customers that the technology shows "much lower latency" than AMD's Hypertransport.

Intelが45nmプロセサPenrynの内容を発表
同時にNahalemについても発表
IBMが第4世代のXeonプラットフォームを発表（予定）
http://www.geocities.jp/andosprocinfo/wadai07/20070331.htm

VPがGesherは2009年と発言。前倒しか?
http://www.digitimes.com/mobos/a20070330VL201.html
>Stephen Smith, Intel’s Digital Enterprise Group director stated, motherboard makers have started the development of Penryn-based platforms and will launch at the same time with Penryn processors.
>The 32nm processors codenamed: Westmere and Gesher will launch in 2009, Smith added.

アナリストのコメントが幾つか。閑人 or オタク向け。
Intel Preps Next-Gen Chips
http://www.redherring.com/Article.aspx?a=21844&hed=Intel+Preps+Next-Gen+Chips

富士通が取り組むミドルウェア戦略−実践、蓄積を生かし、他社と差別化へ
http://enterprise.watch.impress.co.jp/cda/ohkawara/2007/03/29/9874.html

Gesher 2009年て、おいおいおい

Wolfdale (ES)

GenuineIntel Family:6 Model:F Stepping:A
除数大↓　被除数大→
9 13 17 21 21 - - -
6 9 13 17 21 21 - -
6 6 9 13 21 21 21 -
6 6 6 9 21 21 21 21

こんなんだったよ…。

8コアで8 OSの同時動作デモ実施、クアッドコアXeon×2
http://www.watch.impress.co.jp/akiba/hotline/20070331/etc_8osevent.html

Wolfdale
http://www.overclockers.ru/images/news/2007/03/28/penryn_01.jpg

Intel Details Upcoming New Processor Generations
http://www.intel.com/pressroom/archive/releases/20070328fact.htm
大本営のプレスリリース
ゲルたんのインタビューも聞けます(ネヘーレンだねｗ)

Apple TVハードウェアレポート
http://pc.watch.impress.co.jp/docs/2007/0402/ubiq183.htm
Apple TVがLPIAをはじめて搭載した製品になったか…

>>608
これ？
http://pc11.2ch.net/test/read.cgi/tech/1168399966/99-
もうES触れるんだ。。。

Mellanox、イーサネットとInfiniBand両対応のチップサンプルを出荷へ
http://japan.cnet.com/news/ent/story/0,2000056022,20346268,00.htm

Apple to launch Clovertown Mac Pros
http://www.theinquirer.net/default.aspx?article=38649


Intel lists role models
http://www.fabtech.org/content/view/2643/
>Preferred Quality Supplier (PQS) awards, which highlight those who are considered to be doing a good job for the Intel cause.
>The list below shows this year's top dog suppliers, but it seems the list is about double that of the previous year!
>
>That means that more suppliers have reached or passed the points system award requirements than did last year.
>I would assume that Intel is pushing suppliers harder than ever to perform, and that strategy seems to be working rather well!

関連
インテル コーポレーション 優秀な資材 / サービス供給企業を表彰
http://www.intel.co.jp/jp/intel/pr/press2007/070328.htm

Intel debuts two new Centrino logos!
http://www.theinquirer.net/default.aspx?article=38679
>In 2008, you need a Penryn, Cantiga GM or PM and ICH9M to get the logo.
>This will basically bring AMT to v4.0, a new spin of VT, and up the FSB from 800 to 1066.

Xeon chip prices to fall through the floor
http://www.theinquirer.net/default.aspx?article=38687
>Intel is eager to introduce the Clovertown in Q3 2007 and it will be called by the enigmatic name the X5365 and be a 3GHz quad core.
>Come July we will see reductions on Intel's DP line and the X5365 will cost over $1,100.

Intel hires Quake 4 Ray-Trace guy
http://www.theinquirer.net/default.aspx?article=38688

Intel’s Teraflops Research Project
http://www.realworldtech.com/page.cfm?ArticleID=RWT040307000414

>>510, >>536に少し訂正と補足。
Nehalemは非常にスケーラビリティに優れたアーキテクチャだということでP4バスなNehalemの可能性が高くなってきた。
Ridgefield→Bloomfield - IMC?
Aliceton→Bloomfield - IMC + Enhanced 16MB L3$?
Dunnington→Ridgefield * 2?, Aliceton * 2?
あとmid 2009にWestmereってのはちょっとないか。45nmプロセスの成熟が理由かな。価格競争が厳しいからこそある程度の粗利率維持したいと。
AMDのFusionも2009年という話だし、2008年まではIMCはUPプラットフォームにおいて利益率の低下等を招く疫病神というポジションなのかも。
そして、2種類のIMCはMP向けとDP向け。

インテル、初の組み込み型クアッドコアXeonを発表
http://www.computerworld.jp/news/plf/61849.html

Intel quad QX6800 coming next week
http://www.theinquirer.net/default.aspx?article=38710
2QのQX6800は高発熱, 生産量少なめ, 高性能
3Qには新ステッピングになり発熱減, 生産量増, 性能は同じ
XE向けの製品ということで新QX6800は>>612のClovertown 3GHzと同じく7月の公算が高い

GPUコアを統合する次世代CPU「Nehalem」
http://pc.watch.impress.co.jp/docs/2007/0404/kaigai349.htm
>>431, >>434-436辺りのINQの情報と大分違った印象を受ける
どっちが正しいのだろう

Core Micro-Architecture Comes to Celeron Processors: Conroe-L Preview
http://www.xbitlabs.com/articles/cpu/display/conroe-l-preview.html

Pentium E benchmarks
http://www.aceshardware.com/forums/read_post.jsp?id=120078581&forumid=1

Nehalem ： 売りがスケーラビリティなのは何か不安がよぎる

GPU関連 ： イマイチ意図が見えこないVCGroupやGPU integrate計画
　　　　　　　 なぜルーマーへリークという形なのか（Kevet Keifer Larrabee）

IDFでは全部ひっくるめて大きくブチ上げるんだろうけど
そのあと期待以上の不安が沸いてきそうな予感＞漏れ

タイムリーすぎ
http://www.apple.com/macpro/
>two 3.0GHz quad-core Clovertown
結局X5365もQX6800も三ヶ月の前倒しとなったか
#5150におよそ$1,500の追加で買えるということは1000個ロット時の価格もおそらく$1,172だろうし

>Nehalem ： 売りがスケーラビリティなのは何か不安がよぎる

売りとはマーケティングとしてなのか、アーキティクチャの特徴としてなのかはっきりしないが
NetBurstの実際の肝はマイクロコードによる柔軟性だったことを鑑みると
NehalemにはNehalemなりの何かがあるんじゃまいか?
明かされるのは、その終焉になるんだろうが。

DRAMと無線通信チップが牽引、半導体市場は前年比10%の成長 - Gartner調査
http://journal.mycom.co.jp/articles/2007/04/05/gartner/index.html

インテル、新ブランド「Centrino Pro」を発表 - 企業向けモバイルで展開
http://journal.mycom.co.jp/news/2007/04/05/034/index.html

Intel、「Centrino Pro」でvProのIT管理機能をモバイルに拡張
http://journal.mycom.co.jp/news/2007/04/05/002/index.html

TDP50WのクアッドコアXeon「L5320」の販売が今日からスタート！
http://ascii.jp/elem/000/000/027/27249/

LSI LogicとAgere Systemsが合併、新社名は「LSI」
http://www.eetimes.jp/contents/200704/16663_1_20070405162130.cfm

IBM、低消費電力版x86サーバを強化--電力消費への関心に対応
http://japan.cnet.com/news/ent/story/0,2000056022,20346562,00.htm

イーサネットで動作のファイバチャネル--IBMやシスコなど、開発目指して提携
http://japan.cnet.com/news/ent/story/0,2000056022,20346594,00.htm

マイクロソフト、「ディスクレスPC」向けVistaライセンスを発表
http://japan.cnet.com/news/biz/story/0,2000056020,20346325,00.htm

“SOA”普及率は今後2年で倍増？　その理由は
http://www.itmedia.co.jp/enterprise/articles/0704/05/news091.html

Intel Launches a Brand-New UMPC Platform: Stealey Walking to Micromation
http://www.hkepc.com/bbs/itnews.php?tid=767458&starttime=0&endtime=0

Micron slips into the red
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=DXWLVOMBBEDDUQSNDLPCKH0CJUNN2JVN?articleID=198800363

AMD needs money to make it through the year
http://www.theinquirer.net/default.aspx?article=38734

半導体の過剰在庫が2007年第1四半期に大幅に緩和、iSuppli が発表
http://www.sijapan.com/breaking/0704/br070406_0101.html

The first Core 2 Duo ULV
http://www.behardware.com/news/8732/the-first-core-2-duo-ulv.html

HP to 'kick butt' in PC gaming
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=EHSJBULS1UCA0QSNDLPCKH0CJUNN2JVN?articleID=198800728

Intel cooks an Easter Egg - First INQpressions Intel Core 2 Extreme QX6800
http://www.theinquirer.net/default.aspx?article=38772

マイクロン大丈夫かいな・・・
NANDフラッシュに傾斜しても半島企業との戦いは厳しそう

2.93Ghz QX6800: 130W TDP instead of 150W !!!!
http://www.realworldtech.com/forums/index.cfm?action=detail&id=77946&threadid=77946&roomid=2
http://techreport.com/reviews/2007q2/core2-qx6800/cine-power-core2quad.gif
http://techreport.com/reviews/2007q2/core2-qx6800/power-idle.gif
http://techreport.com/reviews/2007q2/core2-qx6800/cine-power-peak.gif

very very very good

Intel、Celeron M 520をMerom-Lベースに変更
http://pc.watch.impress.co.jp/docs/2007/0409/intel1.htm

HP、ゲームPC市場に本格参入へ
http://www.computerworld.jp/news/hw/62051.html

インテル、“真のモバイルブロードバンド”WiMAXの取り組み状況を説明
http://enterprise.watch.impress.co.jp/cda/topic/2007/04/09/10036.html

AMD Sales Battered By Intel
http://www.redherring.com/Article.aspx?a=21928&hed=AMD+Sales+Battered+By+Intel

デル、PowerEdgeサーバ省電力構成の最新版を発表--ワット性能が19％向上
http://japan.zdnet.com/news/hardware/story/0,2000056184,20346664,00.htm

TSMC to start 45nm production this September; no high-k or metal gates
http://www.fabtech.org/content/view/2681/2/

Intel Delivers Its Fastest Enthusiast Quad-Core Processor
http://www.intel.com/pressroom/archive/releases/20070409comp.htm?iid=pr1_releasepri_20070409m

X4 Chipset from IBM Tuned for Tigerton Quad Core Xeon MPs
http://www.itjungle.com/breaking/bn040907-story02.html

インテル、次世代プロセッサとWiMAXへの取り組みを説明
〜IDF 2007でのPenryn実機デモを予告
http://pc.watch.impress.co.jp/docs/2007/0411/intel.htm

2007年はインテルが業界を力強く引っ張っていく
http://plusd.itmedia.co.jp/pcuser/articles/0704/11/news087.html

Penryn、Nehalem、開発ツール群--新製品について語るインテル
http://japan.cnet.com/news/ent/story/0,2000056022,20346894,00.htm

エクセルソフト、クアッドコアに対応したソフトウェア最適化ツール
http://pc.watch.impress.co.jp/docs/2007/0411/xlsoft.htm

緊急検証! Core 2 Extreme QX6800の実力に迫る
http://journal.mycom.co.jp/special/2007/qx6800/index.html

VAIO type Gゼロスピンドルモデルで“もっさりVista”に喝を入れた
http://plusd.itmedia.co.jp/pcuser/articles/0704/10/news062.html

「もはや避けられない」 グーグル、巨大データセンターの電力問題に悩む
http://www.atmarkit.co.jp/news/200704/10/power.html