AMDの次世代CPUについて語ろう

AMDのプロセッサ・ロードマップ
http://www.amd.com/us-en/Processors/ProductInformation/0,,30_118_608,00.html
http://www.amd.com/us-en/assets/content_type/styleone/33275A-0_roadmap.gif

おう語ろうぜ！！
っつても知らんがな

俺としては疾風のごとく立った瞬間に2ゲットする
ことも容易い。
だがしかし、俺も大人だ。
貴様らにも「もしかしたら、俺でも2ゲットできちゃうかも〜？！」って期待を
させないと可哀相だしな。2ゲッターは1日にしてならず。
厳しいナローバンド時代は、そりゃ苦労も多かったさ。
>>4あたりに(　´,_ゝ`)ﾌﾟｯ とも笑われたこともある。悔しかったなぁ
だがそれを乗り越え、心の傷を背負ってみんなが尊敬する「2ゲット」のレスができるわけだ。

しかし、俺はそんな素人には「2」は譲れない。なんせ俺の２ゲッター暦は13日になる。
ここまでの長文を書いても余裕でみんなの憧れ「2」はゲットできる。

2ゲット！

>>3
(　´,_ゝ`)ﾌﾟｯ

AMDの爆熱化について語るスレはここですね

雷鳥1.4Gは時代を先どった爆熱仕様でしたが

Merom/Conroeが出る頃くらいにあわせてAMDも省電力にフォーカスしたCPU作らんと
Conroeにボロ負けしそう・・・。

65nmプロセス以降はいつだ？ 2006年末〜2007年はじめあたりだったっけか？

AMDuserには

アフォの淫厨みたいに、まだ定かでない次世代CPUについて妄想を語る者はおらん。

よ　っ　て　こ　の　ス　レ　は　終　了　。

ｿｹM2でDDR2を使いさらに4G越えを目指します。
もちろんFXですらDUALコアとなり、ﾊｲｴﾝﾄﾞCPUはAMD、
糞安いｺﾝｼｭﾏｰ向けCPUがｲﾝﾃﾙと色分けされます。
その結果としてもちろんｼｪｱは今のまま変わりませんが…

雷鳥どころじゃないぞ
http://www.tomshardware.com/cpu/20050725/athlon_64_fx-02.html
シングルコアは100W突破
FXシリーズは空冷限界ギリギリに

◆yGAhoNiShI 　古い荒らしのトリップ使って落書きするな。ボケ

ｲﾝﾃﾙが方針転換したからって別にそれに従うこともないでしょ。

そういえばCGのFX-55もE4のFX-55も同じTDP104Wにしているのは
TDPの付け方がさすがに適当すぎると思った。

FX-55を商品名として捉えるのです
マザーでFX-55対応を謳うならばTDP104Wに対応していなければなりません

　　　　　　　　　　　　　　　　　 ＿＿＿＿＿＿＿＿_ 　　　Intelより有利になると調子にのって
　　　　　　　　　 　　　　　　　　＼.　　高価格　　　| | 　　　ぼったくり価格
::::::::　　　　　　　 　　　　　　　　　 ＼＿＿＿_　　　.| |　　　それが　It's AMD Quality.
:::::::::::::::::::　　　　　　　　　 　 　 　 ／|＿＿　｜　 　| | 　　　　　ヽ(ﾟ∀ﾟ)ﾉｱｯﾋｬｯﾋｬ
:::::::::::::::::::::::::::: 　　 　　　　　　　／　 |ﾟ ∀。|ﾉ|　　　| |　　　　
:::::::::::::::::::::::::::::::::::　　　　　　　　|　　｜6_4_|__.|　　　| |　　　　　　　　　::::::::::::::::::
:::::::::::::::::::::::::::::::::::::::::::::::.　　　 　|　上納金　／＼ 　| |　　　　　　　:::::::::::::::::::::::::::::::::
　　:::::::::::::::::::::::::::::::::::::::::::::.　　　|＿＿＿_／　　　＼| |　　　::::::::::::::::::::::::::::::::::::::::　　　::::::::::::::::::::::::::
:::::::::::::::::::::::::::::::::::　　　　　　 　　　　　　　　 　 　 　.| |　　　　　　　　::::::::::::::::::::::::::::::::::::::::::::
　　　　　　　　　　　　　　　　　　　　　　　　　　　 /　） 　　　　:::::::::::::::::::::::::::::::::::::::::::
　　　　　　::::::::::::::::::::::::::::::::::::::::::::::::::　　　　　　　/ /|_|
　　　　　　　　　　　::∩::::::::::::::::::::::::::::　　　　　/ /
　　　　　 ∧＿∧ 　 | |　　　　　　　　　　　　（　(
　　　　　（　　'A`）／./　　　　　　 　　∧_∧　ヽ ヽ　　 ∧＿∧
　　　　／Sempron　　　　∧_∧m9(＾Д＾)　　 　＼＼（＾Д＾　）　 　 　 ｎ
　　　　　　　∧＿∧　　　（　＾∀＾）敗北 つ　　　　ヽ　　 　　 ＼　　 （ E）∩
　　　　　 　（　ﾟ ＠・）　　／ 　　　_＼　ノ　　　　　　　|　AMD/ヽ ヽ_／.／ | .|
　(^ヽ,　　／　　　　ヽ、/　, Athlon 　　　　　　　　　　|　　　 ﾉ　. ＼_／　　| .|　. ∧_∧
　　＼＼/ ,Opteron,､.（　( 　　　(^（｀Д´）'^)　　 　　 l　　　 l　　　　　　　 ヽ ＼<`Д´　>
　　　 ヽ_,ﾉ　|　　　　|　 ヽ､ヽ､　　)　64　/´　　　　　 /　　／　　　　　　　　　 ＼Ｘ　 ２　＼

無知で馬鹿さわぎしか芸がないAMD厨共に次世代CPU談義なんて無理だろw やめとけw

AMDはまだまだIntelには遠く及ばないな(´∀｀)
PentiumXE840　10,9450円
(Pentium4/541*2)　(23,360円*2)134%UP↑↑

Athlon64X2/4800+　11,7714円
(Athlon64/4000+*2)　(44,800円*2)31%UP↑↑

　 |　　　　　|＿|＿|＿|＿|
　 |;;;;;;;;;;ノ∪ 　＼,) ,,／ ヽ
　 |::（ 6∪ (●) 　 (●)　）
　 |ノ　　（∵,,ノ(、_, )ヽ、∴）
　 |　∪<　∵∵　　 ３　∵）
　　＼　　　　　　　 ⌒　ノ＿＿＿＿＿_　
　　　　＼＿＿＿＿_／　| 　 |￣￣＼　＼　
＿＿_／　　　　　　 ＼　 |　　|　　　　|￣￣|
|:::::::/　　＼童貞＿＿＼ | 2ch専用 .|＿＿|　
|:::::::|　＼＿＿＿＿|⊃⊂|＿_|＿＿／　／　
|:::::/　　　　　　　　|￣￣￣￣|　　〔￣￣〕

>>18
信者乙

どう足掻こうがAMDはIntelには遠く及ばないんだよ(´∀｀)ププ
PentiumXE840　1.200-1.400V(125A)60%UP↑↑
(Pentium4/541)(1.200-1.425V)(78A)

Athlon64X24800+　1.35-1.400V(78.6A)23%UP↑↑
(Athlon64/4000+)(1.35-1.400V)(63.6A)

PentiumXE840とPentium4 541性能低いし
3200+程度だろ？

ぼったくり具合はたしかに遠く及ばないな
23,360円*2で10,9450円だしな

正直なところ、新企画がいつ出るかで今新しく９３９で組む必要があるか、だよな

Ｍ2は来年5月ころ出始めて、メインストリームが置き換わるのは10月頃。
まだまだ先だ、心配するな。

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
[ホリエモン専用しおり]　　ミﾐ ヽヽヽヽﾘﾘﾉﾉノノ
　　　　　　　　　　　　　　ミ　　 ,,､,､,､,､,､,､,､､ 彡
　　　　 　　　　　　　　　　l 　i''" 　　　　　　　i彡
　　　　　　　　　　　　　　.|　」　　　⌒'　'⌒　　|
　　　　　　　　　　　　　 ,ｒ-/　　 -･=-, ､-･=-　|
　　 　　　　　　　　　　　l　 　　 　 ﾉ( ､_, )ヽ　　|
　　　　　　　　　　　　　　ｰ' 　　 ノ､＿_!!＿,.､　 |　　今日も楽しい
　 　　　　　　　　　　　　 ∧ 　　　 ヽニﾆｿ　　　l
　　　　　　　　　　　　 ／＼ヽ 　 　　　　　　　 /
　　　　　　　　　　／ 　 　 ヽ.　 ｀ー--一' ノ/ヽ
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

今はセレロンDで遊ぶときです、DDR2メモリーの形かっこいいし安い
DDR2のマイクロマザー945Gとかいうやつ、
たくさんでてるGb標準装備とかで

>>23
ちょうどそのころいま高い×2の上のスペックが４万台になるかならないかだろうしね
安いCPU買うなら考えるだけ無駄かもしれない

Yonahへの“刺客”として投入される
AMDのデュアルコアTurion 64
http://pc.watch.impress.co.jp/docs/2005/0824/ubiq120.htm

結局、K10てのはどうなったの？
今ならAMD側はK8ベースに改良していくだけでOKだと思うけど、
再来年あたりの隠しだま情報もそろそろチラッと流して欲しい。

「実は既にQuadコアが動いてます」

とか。

Athlon64の次はOpteronベースになるって本当？

K5→K6→K7→K8までに比べて、
K8→K9→K10って情けなくない?

そんな些細な変更で数字を進めるなと言いたい。

PenPro→PenII→PenIIIもぶっちゃけたいした変更無いとか言われてたけど、
それは裏を返せば出来のいいコアだから特に激しく手を加える必要が無いということ。
AMDもついにPenProを手に入れたということです。

それは全部まとめてP6ですがな。

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
[ホリエモン専用しおり]　　ミﾐ ヽヽヽヽﾘﾘﾉﾉノノ
　　　　　　　　　　　　　　ミ　　 ,,､,､,､,､,､,､,､､ 彡
　　　　 　　　　　　　　　　l 　i''" 　　　　　　　i彡
　　　　　　　　　　　　　　.|　」　　　⌒'　'⌒　　|
　　　　　　　　　　　　　 ,ｒ-/　　 -･=-, ､-･=-　|
　　 　　　　　　　　　　　l　 　　 　 ﾉ( ､_, )ヽ　　|
　　　　　　　　　　　　　　ｰ' 　　 ノ､＿_!!＿,.､　 |　　今日はここまで
　 　　　　　　　　　　　　 ∧ 　　　 ヽニﾆｿ　　　l
　　　　　　　　　　　　 ／＼ヽ 　 　　　　　　　 /
　　　　　　　　　　／ 　 　 ヽ.　 ｀ー--一' ノ/ヽ
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

Intelが次のコアで命令の並列化を「常時」４にする（K8は「最大で」３）なら、
命令の並列化なんか２ぐらいでいいからK6コアを16個くらい
並べた方がいいじゃん！　という子供発想はどうだ？

>>34
宿題終わったのか？

質問。
次のコアが見えてきません。DDR2対応だけ？プロセッサとしての改善はないの？
ヘテロジニアスを作るとか、今のコアの改善されたのが見えてこないです。
情報ありますか？

959 Socket774 2005/08/27(土) 17:10:34 ID:rONMclPA
>>955
Ｋ８の今後の進化

2006年　新ソケット移行（ソケットＦ，Ｍ２，Ｓ１）
　　　　　　ＤＤＲ２メモリ対応
　　　　　　コア単位の省電力機構？
　　　　　　仮想化対応（Pacifica）
　　　　　　暗号化対応(Presidio)

2007年　65nmプロセス移行
　　　　　　DDR3メモリ対応
　　　　　　大容量（2-4MB）の共用型キャッシュ　
　　　　　　4コア化（Opのみ？）
　　　　　　倍速のHT2.0（Opのみ？）

排他キャッシュはどうするんだろうね？もうそろそろ止めるのかな？
まぁ、排他キャッシュ止めてもベンチのスコア上がるぐらいだろけど。

DDR２対応だけじゃつまらんですよ
2007年に共用型キャシュ？

AMD 2005 Analyst Day
ttp://www.amd.com/us-en/Corporate/InvestorRelations/0,,51_306_10383,00.html

来年DDR2対応になっても、メモリコントローラはDDRもサポートし続ける？
SocketM2でDDR使えるマザボ出るかな。

いまのコアのままなの？
インテルと比べてつまらないよ〜

クソクソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソククソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソアムド
クソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソクソク
ソクソクソクソクソクソクソクソクソクソクソクソクソ
クソクソクソクソクソクソクソクソクソクソクソ

>>43 いや、お前が小遣いためてママにおねだりした炭が糞なのは良く分かったが、
ここはＡＭＤスレだから巣にお帰りｗｗｗ

>>43
Intelの次世代CPUについて語ろう 17プラン
つhttp://pc7.2ch.net/test/read.cgi/jisaku/1125251094/

別にインテルとAMDは歩調をあわせて開発してるわけでもなんでもない。
Am286の時代からAMDとインテルの関係はインテルが新アーキテクチャ投入
→AMDは安売りで対抗→AMD新アーキテクチャ投入で値段戻す、の繰り返しだろ

今はネットバーストの寿命が尽きつつあるからインテルの新アーキテクチャが話題に
なる。一方K8は導入期が終わってこれからピークを迎えようって時期。

とはいえ、一般人レベル（自作雑誌を買ったりするのがせいぜい）には本当にAMDの
新アーキテクチャの話って聞こえてこないね。せいぜいK9キャンセルぐらい？

デュアルコアは高くていいから
XP末期のようにシングル安売りきぼんぬ

デュアルコアよりもマルチプロセッサ対応シングルコアの方が合理的だと思うんだけど。
マザーは基本的にデュアル以上が標準で、シングルで良い人はシングルで使い、
デュアルの性能が欲しい人はもう一つCPUを買う。

・M/B、ひいてはPC全体を小型化出来る
・シングルCPUを2個載せるよりは省電力
といった感じで、少なからずメリットは有るはず。
省電力・省スペース・高パフォーマンスのバランスが大事。

そもそもデュアルコアは、動作クロックが思うように上げられないので
代替の性能向上案として急速に普及させようとしてるんジャマイカ？
マルチプロセッサ環境も同様に、マルチプロセッサ対応マルチコアが
主流になっていくと思われ。

48のアホさは計り知れない

>>49
志村ぁ〜OS！OS！！

AMDは今回もこれぐらいのスケジューリングをしてるんじゃないの？

Fab 30はなぜこんなに順調なのか
http://pc.watch.impress.co.jp/docs/article/20001207/kaigai01.htm

>52

この記事初めて読んだ。次の記事も読んだ。
ジム・ドーラン氏かこいい！

ITmedia PCUPdate：AMDのデュアルコア版モバイルCPUは2006年第1四半期投入へ
ttp://www.itmedia.co.jp/pcupdate/articles/0508/29/news006.html

35W枠だと1.8GHzくらいが限度か

でもソケット変わるから、デスクトップでは使えないんだよね・・・

SocketAで、ずーーーーーーっとアップグレード出来た時代が懐かしいよ

AMDもシングルコアの性能向上は打ち止め？

ソケット変わらなくても
どっちみちDDR2対応マザボに換えるんだし

>>57
64設計時から、ﾂﾞｱﾙｺｱ対応してたわけで、打ち止めは織り込み済みかと。

>>57
どうだろ？65nmの出来次第だとは思うけど、もう少し上までは行けそうな気がする。

K7：〜700MHz(250nm)
K75：〜1.0GHz(180nm)
Thunderbird：〜1.4GHz(180nm)
Palomino：〜1.73GHz(180nm)
Thoroughbred：〜2.25GHz(130nm)
ClawHammer：〜2.6GHz(130nm)

と来てるから、確かにプロセス微細化による動作クロック向上は鈍くなってるけど、最上位クロックは
ほぼ安定したペースかつ安定した間隔(概ね400MHzずつ)で上がって来てるからね。
今の90nm世代は次のAthlon64FXでおそらくに3.0GHzに到達するだろうから、もうちょっとは行けるんじゃない？

NetBurstでNorthwoodのクロック向上ペースが異常だったのと、Prescottでかなり停滞したのが印象的だったから
あれで相当な錯覚が生じてると思うよ。

Pentium-M系も地道に動作クロックを上げて来てるし。

アスロンの場合はクロック向上だけじゃなくて、
世代が変わるごとに1クロック当たりの性能が上がってるのもポイント高いと思う。
変にクロック上げ競争に走らずにこっちの路線を進めたのは先見の明があったと思うよ。

>>60
250nm→180nm　+1000MHz （x2.6）
180nm→130nm　+900MHz　（x1.5）
130nm→ 90nm　 +400MHz? （x1.2）

それにRev.Fで3.6GHzくらいまで上がったとしても成長率1.4培。
やっぱペース落ちてる。

>>62
ズレてるぞ
プロセス単位でみるんじゃなくて、モデルチェンジ単位でみたら
だいたい400Mhzくらいずつ上がってるって話っしょ？

モデルチェンジ単位で見ること自体意味が無い気がする。

プロセスルールが同じでも設計が変われば違うんでないかい？
極端な例で言えばAMDとIntelで同じプロセスルールでクロックは
1.5倍くらいの差があるし。

どこかのサイトでHammerはK7と比べて高クロック志向を強く押し出したアーキテクチャとかいう解説があったなぁ
どこだったっけか

2段ぐらい増やしたし

>67

パイプラインについてよく知らんので、おしえてください。
ググった範囲内の知識ですが

初代P → 5
P3 → 10
P4 → 20
P4 Prescott → 30
Banias → 12
Merom → 14

Athlon → 整数10、浮動小数15
Athlon64 → 整数12、浮動小数17

Efficeon → 整数6、浮動小数8（ただしロード/ストアに6）

ソースはこのへんから
ttp://pc.watch.impress.co.jp/docs/article/20011102/kaigai01.htm
ttp://www.atmarkit.co.jp/fpc/special/pentium4arch/pentium4arch01.html
ttp://pc.watch.impress.co.jp/docs/2003/1016/kaigai033.htm


で、インテルのが整数と浮動小数に分かれてないのはなぜなんでしょう？

conroeが成功したらAMDやばそうだな。IPCも４だし。
64ってIPC３だったっけ？
AMDも電力効率がいいコアK10開発してるんだろうか。

>>68
インテルも当然、整数と浮動小数ではパイプライン段数は異なる。

パイプラインは１通りじゃない。
命令によって通過するパイプラインは異なる。
パイプラインのどこからどこまでを数えるのかによっても異なる。
インテルとAMDでは表しているパイプライン段数の意味が異なるので、
数字の大小だけを比較しても意味をもたない。

>70

ありがとうございます。

頂いた情報を基に更にググって理解を深めます。

> conroeが成功したらAMDやばそうだな。IPCも４だし。

IPC4 って言い方はやめた方がいいと思うけどな。
4 issue なのは整数演算のみの可能性があるらしいし、そもそも
x86アーキテクチャで現実にIPC 4を達成するのは非常に困難よ。

ここら辺にも書いてあるけど、
ttp://pc.watch.impress.co.jp/docs/2002/1122/kaigai01.htm
通説だと、スーパスカラでは平均 3 IPCが限界と言われてるわけだし。
(4 issue には意味がないと言ってるわけじゃない。平均 3 IPC を達成
するには、3 issue では足りないので 4 issue には意味がある)

> 64ってIPC３だったっけ？

3 並列のデコーダ、3つの演算器という意味では 3。
でも、それを 3 IPC と呼ぶのは間違い。「理論的最大値として 3IPC」
という言い方ならまだ許せるけど。

>>72
Athlon XPと違って、マイクロOpsの依存関係をパックステージで解消してるから、
理論的最大値3IPCに限りなく近い所に成るのでは？

>>73
マイクロOpsの依存関係をパックステージで解消するというのは
AMDの公式な説明？
パックステージは、K8で新設されたDirectPath Double命令を
2個のDirectPathデコーダで分割デコードした後、パックするだけだと
個人的には思うけど。

>>72
命令間に依存関係があって並列実行が不可能だったり、L2キャッシュ
待ちや、メモリアクセス待ちでやることがなくなったりすることが
あるので、一般論として 3 IPC は無理。
カリカリにチューンした特殊なコードなら時には可能だけど。

mov eax,[ebp-12]
mov ebx,[eax]
call [ebx]

仮想関数なんてストールしまくりで最悪の類だろうな。

いまどきは垂直の継承よりもパラメタライズの時代で
プリミティブの部分はインラインか非仮想関数なんでだいぞうぶ
古いのはだめかも

DLL 呼びだしって、必ず間接コールになるでしょ。
Windows API とか全滅じゃない?

ランタイムライブラリ使わずCopyMemoryとか直接呼び出すのは素人
タイトループの内部でムダにAPI呼ぶのはさすがに問題ありすぎ
逆にループしなければDLLのオーバーヘッドなんて屁の河童

つIDirect3D

COMインターフェースのメソッドは全部仮想関数テーブル式。
これにかかわらず、実装を後から柔軟に変更するためにも
仮想関数はなくならないと思われます。

>>78

call -000001BD

jmp dword ptr [$004586e0]

全滅でした・・・

まあ、こういうパイプラインが乱れるケースは、
パイプラインの短い AMD系や PenM の方がまだ
ペナルティが少なくて、NetBurst よりは遥かに
マシなんだけどね。
あと、メモリコントローラ統合の関係で、メモリ
アクセスのレイテンシが Athlon 64 70ns に対し、
NetBurst 120ns と、大幅に違うから、この点でも
AMD 有利。
IPC の点では、PenM 系がデスクトップに上がって
くる Conroe の世代になると、Intel 有利になる
けど、キャッシュをはずした場合のレイテンシの
点では、Conroe のさらに次世代になるまで、
AMD 有利が続く筈。

3 IPC、3GHz の CPU だったら、120-70=50ns の差は、
450命令分の空費に相当するわけで。
3 IPC 3GHz だと、1秒間に実行できる命令数は
3*3G = 9000000000命令/秒。
L2 cache ヒット率が 99.9% だとすると (もっと
低いと思うけど)、1秒間にミスする回数はおよそ
9000000000 × (1-0.999) = 9000000 回程度?
とすると、450命令の空費がどれだけの命令数の
差になるかというと、
450 命令×9000000回/秒 = 4050000000 命令/秒
9000000000命令/秒 可能なのに
4050000000命令/秒 も空費してたら、
実際に出るパフォーマンスは半減ということになる。
これは、4 issue 対 3 issue で生じる差よりも大きい。

命令に並列度がある場合には、メモリ待ちの場合に
他の計算を続けられることもあるので、これは非常に
大雑把な計算に過ぎないけど、桁はあってると思うから、
メモリコントローラ内蔵になるまで、AMD有利は動か
ないと思うよ。

面白そうなので俺も角度を変えて計算してみた。

周波数fのCPUでは1命令の処理時間は並列処理などを無視すると1/f。
メモリ待ちレイテンシに前述の70nsを使うと、2GHzのCPUがCPUが100％で回ってるとき
ストールしている時間の割合は

処理時間 割合
2G = 0.5ns 0.999
70ns 0.001

(70 x 0.001) / (0.5 x 0.999 + 70 x 0.001) = 0.12


12%もの時間を待ち時間として無駄に消費しているようだ。
同じ2GHzでメモリ待ちレイテンシが130nsの場合20％が無駄に消費される。
IPCを高く見積もったり、動作周波数が上がるとこの数値はもっと大きくなる。
小さくなる可能性はL2ミスのレイテンシなどの考慮がある。

メモリはXDRかXDR2に対応してほしい

　　　 A＿A 　 ／￣￣￣￣
　 A（　・∀・）＜　あげ
　（・⊂ 　64　⊃ ＼＿＿＿＿
　（　つ　ノ ノ
　｜（_＿）＿）
　（_＿）＿）

命令実行率では
K5
デコーダ4個（完全に同一）
一度にデコードできるｘ86命令の組み合わせに制限なし。
当時の技術ではあまりにも複雑すぎるためクロック数
あがらずOUT

K6
デコーダ4個（ショート*2、ロング、ベクタ）
ｘ86命令長の組み合わせがK6デコーダの組み合わせと
同一の場合のみ4命令同時発行
当時スーパーパイプライン採用せず、500MHzちょいで終了。

K7
3段階デコード
プリデコード→MOPS（デコーダ3個同一）→OPS（デコーダ6個？）

K8以降ってどうなのよ？
いまK5作ったらけっこうすごかったりして。

K5って2種類ないかね？

>>86
K8=６４bit化したK7コア＋メモリコントローラ＋HyperTransport

K8を最初にアナウンスした当時はフルスクラッチ
でまったく新しく設計し直すといったのはキャンセル？
ってことはK9が新設計か？

別に間違いでもないやろ。
そもそもフルスクラッチって逝ったって、
全くまっさらな新設計なんぞ有りえんと思うが。。。

>>89
たぶんお前の思ってるフルスクラッチの定義だと
もはやこの世にフルスクラッチの新規プロセッサなど存在しないだろう。

ついでに言うとK9はキャンセルorデュアルコアな。

漏れの記憶では、当初のK8はフルスクラッチだったはず。
だけどチーフアーキテクトが逃げたんだか変わったんだかで、
結局K7改になったってオチだった希ガス。

で、K10はどうなったんだ？

そのアーキテクトはサンダースと揉めて辞めたんではなかったかな？
どこぞでブロック図まで公開されてたが、あれが新設計K8のものだったかどうかは分からない。

どうでもいいけど、フルスクラッチって和製英語じゃない?(つまり間違い)
from scratch が正しいと思う。わざと間違えてるならスマン。

通じりゃいいんだよ

和製英語って日本語でしょ？
間違いじゃないじゃん

わざと間違うも何も定着しているほうを普通は使うと思うがなあ。
日本人同士で和製英語指摘するのってﾊﾞｶじゃねーかとしか。

まあ藻前さんが日常でもデパートとかポストとか許せないタイプなのは判った。　　　　　　　・・・マジでどうでも良いな。

書き込んだら一杯釣れてるじゃねーか。こんなのに釣られるのは漏れだけかと。 orz

20年前からガンプラ作ってる人で、
キット未発売品一から作成した場合フルスクラッチ
って言ってたなー。

K8でスケジューラーが2段増えたんじゃなかったっけ？

良スレハッケソ（−−

K7→K8はフルスクラッチじゃろう
必ずしもフルスクラッチしてまるで違うものにはならない
思想が同じ方向なんだから回路図が似てるのも当然かと

P6→ネトバは思想がまるで違うからフルスクラッチ＝別物
P6→バニアスは思想が似てるからフルスクラッチ=改良型
に見えるのと一緒

思想＝メモコン内臓とかデコーダの数と言う意味じゃない
これら物理実装は「手段」、目的と手段の関係かね

現行のK8の前に話だけに終わったK8らしきものは
結局なんだったんだろうね・・・

単純にK7とK8は実行ユニットは9個で同じじゃん

つまり一つでも同じ所があればフルスクラッチではないとか
実行ユニット数が同じならその他全てが変わってもフルスクラッチではなく
逆に実行ユニット数が一つでも変わればその他全てが同じでもフルスクラッチって事かな事かな？

白紙から設計ってのがフルスクラッチって意味だと思ってる
あくまで個人的にだから異論もあるかもだが

白紙から考えても似たもんになる事もありゃ
全然別物もあるじゃろうって意味かな

まったく別物=フルスクラッチととらえたら
今のCPUは全部過去設計の引継ぎは大なり小なり
してるんで線引きできなくなっちゃうネェ

>>102
初期段階のK8はCELLのようなヘテロジニアス型マルチコアを
志向していたらしい・・・・
製品デビュー時からのDualコアの対応計画が予告できたのは、
その名残り・・・

ドレスデンと一緒に水に流してしまったのだね

>初期段階のK8はCELLのようなヘテロジニアス型マルチコアを

それはインテルじゃねーの？

AMDの技術陣はインタビューがある毎に、非対称型のコアを
集積する事は愚かなことだって言ってるし、後藤たんのレポでも
AMDは高機能・高性能・少コア指向だって指摘してる。

インテルはCPUパワーの20％を占める複雑な処理にマッシブコアを
割り当てて、残り80％の軽い処理用に単純なコアをどっさり載せ
最大で20コアまで行くような技術志向があるってレポ出てきてるし。

>>106
なんじゃそりゃｗ ソースだせよｗ

後藤さんは、ごく最近の記事ではフロムスクラッチって書いてるんだよ。
気づいてた?
ttp://pc.watch.impress.co.jp/docs/2005/0822/kaigai204.htm
ttp://pc.watch.impress.co.jp/docs/2005/0831/kaigai208.htm
これより以前はほぼ全てフルスクラッチって書いてる。(w

スクラッチから作る

日本語で書けばいいのにね。

一から作り直す？

K8ってクロックってもう上がらんのんかな？
どっかにマーケット上出す必要がないから出さないとか
書いていたけど。
インテルの性能が停滞したから高クロックのやつ出さないのかな？

>>113
FXシリーズ見てもじわじわ上がってるよ
上がりにくくなってるのは事実

デュアルコアにしたほうが安くて旨いからなぁ。

>>82
>アクセスのレイテンシが Athlon 64 70ns に対し、
>NetBurst 120ns と、大幅に違うから、この点でも

　これはPCWebの大原雄介氏の記事を参考にした数値だと思うが、これはPC-2700メモリと
Opteron240の組み合わせの時のレイテンシで、今となっては古いのでは？
　Opteron240は1.4GHzのため、メモリクロックは1400÷9＝155.6MHzと、PC-2700の定格の
166.7MHzよりも低くなっていた。
　K8コアのメモコンの内部レイテンシは22/27クロックだから、
　(2.5+3+3)÷155.6MHz＋27÷1.4GHz＝73.93ns　　になる。

　現在の主流であるPC-3200メモリと2.4GHzのAthlon64/Opteronの組み合わせだと、
　(3+3+3)÷200MHz＋27÷2.4GHz＝56.25ns　　になる筈。

>>116
エベレストの実測だとX2 4800+＆PC3200で62.2ns

>>117
(=´ω｀)ｙ─┛~~うちの64Veniceは58.9ns

デュアルコアは一時の麻薬
その先未来がないことに変わりはない

>>118
うちの勝銃は　55.0ns
メモリはＤＴ-43　タイミングは3-3-3-8

大体>>116氏の計算どおりの数値がでてるのか
尚チップセットはヌッフォッフォ4　クロックは200に直してから計測
デュアルの1Ｔ動作です

>>120
メモコンの改良でレイテンシは確かWinchesterの方が速いんじゃなかったっけ。
でも価格ｺﾑあたりでVeniceやsandiegoよりX2の方がメモリアクセスが速いというのを見たことがある。

コンロが3Ghzで来ても大丈夫でしょうか？
K10ちゃんと開発してるんでしょうか？
クロック、IPCともに負けたら
今度こそ潰れてしまいますが。

そしたらX2が安く買えるかな

>>123
1作品ぐらいでつぶれてたら今頃intelつぶれてる
昔から負けたところからスタートなのだよAMD
最初なんてintelにつくってくれと頼まれて互換CPU作り始めたしな
それでintel超える性能つくってシェアの約半分を獲得
なーんて死ぬほど古い話もあるぞ
32bitになってからはまたintelが優勢で
AMDが互換ＣＰＵを作っていた
ある日ソケット変更して利権をintelが独占した

それからだよAMDとintelがソケット変わったのはさ

>>123
FSBで勝ってるんじゃないか？

暇そうだから自作の読み物置いておく

（お子様向け読み物 I君とＡ君 1/2）
昔あるところにＰ王国という国がありました
まだ新しく出来た国で圧倒的にパンが足りませんでした

Ｉ君がパン屋を経営することにしました
最初はＩ君だけで作ってましたが当時は質より量で
作りきれませんでしたＩ君にはジャムを作る使命もあったのです

Ｉ君は最初Ａ君にパンを作らせつつ
お店の一部を貸して仲良く営業してました
Ｉ君はジャムでも儲かるのでそれでもよかったのです
I君は国のことだけを考えてました

しかしＩ君よりＡ君のほうがもともとパンを作るだけはうまかったので
Ｉ君のパンと並ぶ売れ行きになりました
Ｉ君は危機感を感じて新しいパンを開発したと同時にＢ君をお店から
たたき出しました。

Ａ君は仕方なく新しくパン屋開店しました
品質はＩ君にかなわないけど安いのでみんなに喜ばれました
しかしＡ君は新しく出来たパン屋なので大手にフランスパン納入の話は着ませんでした

(お子様向け読み物 2/2)
そして年月はながれ
Ａ君の腕はさらにあがり、自分にジャム開発能力ないのを知っていて
パン屋の商品を売るのには4人の仲間ができていました
ジャムメーカの4人ですＳ君とＮ君とＵ君とＶ君です
Ａ君もジャムは作ってましたがようやく大手に入れられるようになったので
その大手用フランスパン専用ジャムを作るので精一杯だったのです

ある日Ｉ君パンの開発に失敗しました
高い付属チーズを使わないと食えないというほどまずいサンドイッチです
チーズをはさむと美味しいのにチーズは高価すぎました

そしてＩ君が苦戦してジャムの開発がおろそかになっていきました
困ったＩ君はＡ君の友達Ｖ君にジャムを作ってもらうことにしました
Ｖ君は働き者で沢山ジャムを作りました専門メーカなので味も良い
Ｉ君が新しい製品を出したときには自分用のパンのジャムの半分は
Ｖ君の製品支持者になっていました

Ｉ君は考えましたジャムの分の売り上げを何とかしなければ
いつしかＩ君には国のことよりお金が大事になっていました

そしてＡ君のお店を覗いて見ました
程よく製品が売れていました。

Ｉ君はもうすこしお金が欲しくなったのでパンとジャムを同時に買ってくれる人に
キャッシュバックサービスとＩ君のパンしか買わない企業に特別割引を
し始めました

もともとかねがあるＩ君なので儲けが逆にすこし減りましたが
その頃には悪意すらありました
俺の元から離れたＡを懲らしめてやろうとすら思っていました

みるみるＡ君のパンの売れ行きは下がって行きました
それでもつぶれないＡ君のパン屋を見たＩ君はさらに
Ａ君の頼みとするジャム職人に開発を依頼しました
もうＩ君は意地になっていました

Ｂ君にはパンでは絶対負けないと

・・・つづく

続きはリアルタイムの事件の進み具合と本人が暇ならでｗ

Ｂ君にはパンでは絶対負けないと
→Ａ君にはパンでは絶対まけないと
誤植あったorz

理由は分からないが、国会でやってた郵政民営化紙芝居を思い出した

まぁ20年前から
シングル→行き詰まり→マルチ化→技術革新→シングル→
って繰り返してるんだからそのうちなんとかしてくれんべ〜と甘い期待をしている
俺ガイル

>>119
そしてコア数大爆発へ

Niagaraは32ｽｯﾄﾞﾚだったけ

>119
マルチコアとハードウェア仮想化に向けてOSも変っていく
http://pc.watch.impress.co.jp/docs/2005/0912/kaigai211.htm

本来ニッチな技術をメインストリームに持ってこなきゃいけないくらい
ネタ不足な半導体業界はもう終わっ�dね。

>>136
CPUについてはネタ不足と言うより、x86CPUとしての能力向上が見込めないから
マルチコアに成った事位解ってるよね？

仮想化されていけばx86はいらなくなるかな

>>137
まったく解りません。

Athlon64X2に重大な不具合
http://news19.2ch.net/test/read.cgi/news/1126540601/

またスレタイに騙された可哀想な人が

>>126
コンロ1333Mhzでくるかもよ．技術的に無理だったかな．
少なくとも1066ではくるじゃろ？
メインストリームは800だった気がするが．
少なくともIPCで負けないで欲しい．

HTとFSBの周波数を同じ土俵で比べてもいいのかな？
HTの方が効率よさげだが．

HT1000を1600に拡大してDDR2 800デュアルにすればFSB1600相当？

上りと下りが別線ってだけでも
HTの方が効率いいんじゃない？

HT = 16bit 1GHz DDR 上下別
FSB = 64bit 800MHz (200MHz QDR)　上下共有

上りと下りを単純に合計した帯域は
HT 8GByte/sec
FSB 6.4GByte/sec

とはいってもメインメモリの帯域が別だとか、バスのプロトコルオーバーヘッドだとか
いろいろありそうだが。

K9っていつキャンセルが決まったの？
K9ってDDR2、仮想化技術がついたやつじゃないんだっけ？

とんでもなく話がそれるが、レイテンシに100nsかかってたら
毎回ストールして動作するとたった10MHzになるんだ・・・
以上日記。

K10いつ出るんだっけ？

SocketM2最初のCPUはDDR2のいくつでしょうか？

DDR2-667?

>>149
667じゃない。AMDも667以上じゃないと乗り換える意味がないと
言ってたし。
800は400の時のように普及するかどうかわからんしな。
DD2は667でストップかもね。

>>149
DDR2-667とDDR2-800の予定。
但しソケM2はDDR３世代でも使われる。
CPUの買い替えは必要だろうが・・・

>>1 質問ですがこのスレは自作板と、
どういう関係があるのですか？ 全く関係ないと思いますが…

そうだね。全く関係ないから君は来なくていいんだよ。

>>152
ついでにこっちのスレにも同じ事言ってこい。
↓
Intelの次世代CPUについて語ろう 17プラン
http://pc7.2ch.net/test/read.cgi/jisaku/1125251094/

このスレを立てるにあたって、　中国と韓国に許しを得たのですか？得てないでしょ？

K10もソケットM2だったりして。

>>156
「かもしれない」ぐらいだな
変わってもなんら不思議じゃない

DDR2/3がピン互換みたいだから、HyperTransportのクロックが一気に上がったりしない限り
互換性取れそうな気もするが。

K10はサーバ専用でデスクトップやノートには別コア使いそうな感じでもあるが。

K9って高クロックをねらってこけたみたいだけど、
いつキャンセルになったのがわからんし、
実際どういうもんかわからんしな。
単にK9の発音が悪いからキャンセルしたんかもな。

K9K9情け無用

アステロイドベルトの

アウトローも震えだすコスモレンジャーK9。

宇宙空間　突っ走るのさ　ブライサンダー

ブライサンダー

十万光年

星の煌めき、飛び交うブライスター 拡がるプラズマ

熱い嵐がやってきた

ウッウッウルフの〜マーク　あっあーあいつは〜

K9って知ってるかい？

銀河Semp　銀河Semp　ブライガー

どっちもどっちも！どっちもどっちも！

（中年の）喪前ら、年がばれるぞ・・・

全く何のことか理解できない漏れはまだまだ逝けるな、うん。

漏れもﾜｶﾝﾈ　

つげ？かと思ったけどﾁｶﾞｳﾎﾟ

たまらないぜ

夜空の星が輝く陰で　悪(ワル)の笑いがこだまする
星から星に泣く人の　涙背負って宇宙の始末
銀河旋風ブライガー　お呼びとあらば即参上

獣神ライガーならわかるんだが・・・。

獣神サンダvsガイラ

ブライガーは記憶に有るけど、バクシンガーは記憶に無い。
何で見なかったんだろう・・・。

うげ、DDR2-533はM2では使えんのか、、、(´･ω･`)

>>181
下位互換があるから使えるんじゃないん？

>>170
K9は来年出るぞ。

WOOOOW・・・・！ たまらないぜハニハニ

体、かけ、めぐる、ビートォ

焜炉サイコー
K9脂肪まぁ実際死んでるしなﾜﾗ

なんだこのスレ

ちょっと、次世代CPUの話を出してみるか。
次世代CPUでは、PCIExpressコントローラも内臓せんかね。
そーすりゃGPU-CPU間の通信速度、ある程度上がるだろーし、チップセット１枚で済むようになるはずだが。

HyperTransport 2.0も知らない奴が
次世代を語るとは片腹痛い

↓イソテル関連の資料がありました。
http://1000yenkigan.fc2web.com/mudai_050308_01.pdf

16bit×16bitリンク片道4GB/s
32bit×32bitリンク片道8GB/s

>>187
opの次のモデルはPC駅Iコントローラ内蔵じゃないかという噂があるわけだが。

そしてだんだんとMediaGXに近づいて行くわけだ

HyperTransport 2.0も知らない奴が
次世代を語るとは片腹痛い

>>193
全くだね。

HTってシリアルにも移行できるんだっけ？

意味不明

CPUがメインメモリ以外のものにアクセスに行くと、
ものすごいサイクルをウェイトで無駄使いするのを、
なんとかすべきだと思う。

しかも、CPUがどんなに高速であろうと、
CPU自体の速度に関係なく、
一定時間CPUが何もできなくなる
っていうものだから、いくらCPUを高速にしても、
直接的には解決しない。

よく、蟹チップのLANはCPU負荷が・・・とかいうけど、
実際にはCPUのお仕事が多いのではなく、
CPUが蟹チップに頻繁にアクセスしに行くので、
CPUがお休みになることが多いのだ。

他のチップは、CPUがチップにアクセスするのを避け、
チップへの複数の指示をメインメモリに書き込んでおき、
そのアドレスをチップに教えると、
チップがメインメモリにある指示を読んで動く、
という仕掛けになっている。

>>197
それはドライバの作りや周辺デバイスの問題だな。

>>197
これを中途半端な知識で知ったか。と言う。

ttp://www.behardware.com/news/7626/AMD-s-plans-for-2006-2007.html
AMDの2006〜2007年のロードマップ

ttp://www.hardware.fr/medias/photos_news/00/13/IMG0013145_1.jpg
デスクトップのロードマップ・・・2007年までK8延命するだけ

ttp://www.hardware.fr/medias/photos_news/00/13/IMG0013149_1.jpg
モバイルのロードマップ・・・2007年までK8延命するだけ

K9キャンセルで、K10はいつになったら出せるのかすら全く不明。

次世代CPUの影も形も見えないから何も語れないね)ﾌﾟｹﾗｯﾁｮ

ｵﾌﾟﾃﾛﾝは普通にK9に行くんじゃないの？
安物のデスクトップCPUはどうでもいいや

K9はキャンセル

デスクトップ向けでもクロックより効率優先 (Conroe, 2006)
まともなデュアルコア実装 (Yona, Merom, 2006)
メモリコントローラ内蔵 (Whitefield, 2007)
などなど、Intel が今後数年かけてやるようなことを、もう
何年も前に実現しちゃってるから問題ないような希ガス。
てゆうか、Intel 先見の明なさすぎ。

>>198
ちがう。

1コアでマルチスレッドを処理するようにすれば、無駄使いが減る。

>>199
ちゃんとした説明してから文句言えよ、文句言うだけの共産党みたいな坊や。

>>204
問題は、>>197がHTの事について語ってるだなんて、普通の奴にはわからないってことだ。

>>203
intelに出来てAMDに出来ない事って言ったら、ハイパースレッディング位か。
今以上に早いCPUをAMDが作るには、どうすればいいんだろう。
どっかを買収して、物理演算ユニットなり、動画エンコード専用チップなり、GPUユニット補助チップをCPUに載っけるようにするのだろうか？
今以上に性能を上げる方法といったら、もう専用チップを載せるくらいしか、俺には思いつかないんだけど。

……もしそうなったら、ハイエンドパソコンが全部○○専用機とかになりそうだな。

>>203
性能と消費電力の話が完全に抜けてるな。
市場ではPentium Dにさえ負けてるK8で、
今後は性能も消費電力も負けてしまうことになるのに、
そんな状態で2008年まで引っ張っても
誰もK8なんて買わなくなるよ。

IntelはTejasキャンセルしても、イスラエルの開発チームが
次世代CPUをきっちり出してくるんだから、
AMDの方がK9キャンセルしてその間何も出てこないんじゃ相当まずいだろ。

>CPUがメインメモリ以外のものにアクセスに行くと

おまい、どんなOS使ってるんや。

>>207
まぁ、やろうと思えばいつでも出来るだろ。電圧Turion級で、４コアのCPUなんて。

あと、なんでお前がインテルイスラエルチームが、絶対に「スケジュールを守って一切のバグの無いCPUを作り出せる」って断言できるのか、わからない。
イスラエル人も人間だぞ。

> 今後は性能も消費電力も負けてしまうことになるのに、

消費電力はおそらく Intel の方が有利だろうが、
性能やクロックの方で Intel が上回るかどうかは現時点では
なんとも言えんよ。
特に、最近のオレゴンチームの失敗続きを見るとね。
(Conroe はオレゴンでしょ)

現時点でAMDはメモリバンド幅だとIntelに負けてるわけだが、
それでも性能は上回ってる。来年になるとメモリバンド幅の
差はなくなる、そしてメモリレイテンシの点では少なくとも
2007年になるまでAMDのリードが続く。Conroeで、性能の
逆転ができると信じたい気持ちは分かるが、現物が出た時点で
がっかりするかもよ。

>>207
自分で>>200に出したリンク先に2007年にNew Coreと書かれてるでしょ。
普通はこれがK10と考えるけど、2008年までK8を引っ張るってどういうこと？
もちろんK8の生産自体は少なくとも2010年までは続くことは確定してるけど。

>市場ではPentium Dにさえ負けてるK8で
PenDって鯖で10%、デスクトップで20%も売れてるの？

>intelに出来てAMDに出来ない事って言ったら、ハイパースレッディング位か。
XPの時代にすでにSMTは出来てたって聞いた気がする。でも性能や他の理由で
積まなかったとか。実際HTTの特許持ってるのAMDだしね。

>今以上に早いCPUをAMDが作るには、どうすればいいんだろう。
排他キャッシュ止めればベンチは滅茶苦茶早くなると思う。実行性能にどれだけ
効果あるかワカランがw

>>210
>現時点でAMDはメモリバンド幅だとIntelに負けてるわけだが
HyperTransport2.0は12.8GB/secサポートだろ、intelのFSB多い訳だが？

>>212
サーバで10%はないね。そもそもPenDって、サーバ用CPUじゃないし、1ソケット
でしか動かないし。

>>213
俺も排他キャッシュはそろそろやめた方がいいと思う。L2が小さかったころは
意味があったけど、今は…。特に L2 1MB のチップではやめてほしい。

>>214
>>210 で言ってるのは、FSBのスピードじゃなくて DDR2 をサポートしてないって
意味ね。これは Socket M 待ちでしょ?
あと、12.8GB/s サポートするためには、1.6GHz クロックの HyperTransport が
必要な筈だが、HyperTransport 2.0 の規格に 1.6GHz ってあったっけ?
1.4GHz までだったような覚えが…
まあ 1.6GHz にしなくても、32bit 化すれば 800MHz でも 12.8GB/s になるが。
それに現時点では 16bit クロック 1GHz なので、双方向 8GB/s で、カタログ
スペック的には Intel の FSB に負けてる。まあ、共有 FSB 方式よりも P2P の
方がオーバヘッドが少ないので、実効性能だとまたちょっと話は変わるが…

>>211
AMDはNew Coreって良く言うけどWinchesterもVeniceも”New Core”だし、結局K8のまんま。
そもそも2007年初頭にデスクトップ用でK10が出てくるんだったらビッグニュースになってるわな。
そうなるとAMDの開発の順序から言ってサーバー用には2006年にK10が出てないと間に合わなくなるが、
サーバ用のロードマップ見ても、2007年においてもK8のマルチコア化しか出てきてない。
ttp://www.hardware.fr/medias/photos_news/00/13/IMG0013144_1.jpg
ということで、K10は影も形も無い状態。

>>215
Conroeが出てくる頃には、SocketMでHTは1GHz32bitをサポートするだろ

>>216
WinchesterやVeniceクラスのNew Coreなら別に特記する必要はないでしょう。
それにビッグニュースになんてなるかな？
例えば1年前にConroeがビッグニュースになってた記憶はないけど。
ビッグニュースとする基準がわからないからなんとも言えないけどね。

あと、新コアはサーバとデスクトップ/モバイルで別のものという説もある。
少なくとも東京の研究施設でモバイル用のCPUを別に設計してるのは間違いない。
（まあもちろんK9のようにキャンセルされる可能性はあるんだけど）

>>217
なんか言ってることが変わったな。(w
1GHz 32bit だと双方向で 16GB/s になるな。俺も実は Socket M で
32bit 化するような気がしてる。昔は HyperTransport 2.0 で、1.1
の倍速をサポートするって言ってたのに、結局 1.6GHz はサポート外
になったってことで、たとえ P2P でも高クロックは大変なんだなぁと…
まあ、シングルソケットなら、メモリトラフィックはほとんど Hyper
Transport を通らないわけだから、デスクトップ向けに関しては、
それほど HyperTrasnport 高速化の必要性はないんだけどね。

ともかく、>>210 で書いたように、AMD は現コアのままでも、まだ
メモリバンド幅の点で かなり向上の余地があるわけで、Conroe が
単純に K8 を上回れると仮定するのはだいぶ甘いよってことで。

>>218
なんかいろんな仮説を唱えてるけど、少しはソースをよろしく。

　　 　 A＿A 　　n　 　
　　 （　・∀・ ）(E) ))　ｱﾑﾀﾞｰに清き一票！
　　 （/Op　__ノ
　 Ｏ（　　　ノ
　　 /　 ./
ttp://www.petitra.net/cgi-bin/tvote/tvote.cgi?event=2chchar

>>220
ここら辺に、new core の話が載ってるよ。
ttp://www.extremetech.com/article2/0,1697,1826657,00.asp
ttp://www.extremetech.com/article2/0,1697,1826658,00.asp

DDR-3, 第二世代 PCI Express, HyperTransport 3.0, quad-core,
new multimedia-specific instructions, それに additional
enhancements to the floating-point architecture だそうだ。

"cluster based multithreading," a technology specifically designed
for large enterprise clusters. The technology would allow other
microprocessors to share specific blocks on the chip, such as the
floating-point unit. Designing this technology in will cost an
additional 50 percent in die resources, but yield an additional 80
percent improvement in performance, Moore said.
ってなんじゃろう。

>>220
http://itpro.nikkeibp.co.jp/free/ITPro/USNEWS/20040625/146372/
これとかでOK？
サーバとデスクトップ/モバイルが別コアというのはそれこそ>>200からの類推だよ。
全然違うものに見えない？

>>222
そもそも話のネタになってるパネルは
http://www.amd.com/us-en/Corporate/InvestorRelations/0,,51_306_10383,00.html
にpdfであるけど、ここのChuck Mooreのやつ見ればもう少し詳しい説明がある。

>>197
>CPUが蟹チップに頻繁にアクセスしに行くので、

これを「CPUのお仕事が多い」と言うんじゃないか？

蟹ってタラバガニ？
タラバガニおいしいよね。

それ蟹ちがう。やどかりやん。

P7,P8もキャンセルされたことになってるな。
NetBurstはP15じゃなくてP-1だと思っているそんな俺様PenM派

>>222-223
float4個、double2個を1命令で処理できるようになるのかな？
（はっきり言って見掛け倒しの64ビットニコイチの128ビットSIMD実装は異常）

既出だけどsossamanとyonahのﾍﾞﾝﾁ
http://www.computerbase.de/news/hardware/prozessoren/intel/2005/august/idf_benchmarks_sossaman_yonah/

Yonah見ると同クロックだとK8の方が性能上っぽいな。

>>228
シングルコアでもクロックあたりならAthlon64が若干有利なベンチなんでどうとも言えないね。
http://akiba.ascii24.com/akiba/column/latestparts/2005/02/03/imageview/images764854.gif.html

Athlon 64 X4　いつよ？待ちきれなくてイライラしまくってるんだが！

>>230
そんなことでイライラするなよ。
血圧上がるぞ。

AMDの崑崙コアはまだですか・

フルセットアソシアティブ方式のCPUの方がダイレクトマップ方式の
CPUより高速にプログラムを実行できるのはどんな場合ですか？？
教えてください（＞＿＜）

キャッシュメモリでブロックサイズが１６バイト、合計ブロック数が
２０４８ブロックである。
ダイレクトマップキャッシュ方式のCPUにおいて、キャッシュメモリが
機能する状態で16*2048＝32768バイトのプログラムを動かした。すべての
命令が４バイト長に収まるとき、このプログラムに実行には何クロック
かかるか？
・・・という問題がどうしても解けません。。。
分かった方、どうぞ教えてください☆

Cinebench 2003 Rendering
http://www.computerbase.de/news/hardware/prozessoren/intel/2005/august/idf_benchmarks_sossaman_yonah/
http://akiba.ascii24.com/akiba/column/latestparts/2005/06/01/images/images775460.gif
http://pcweb.mycom.co.jp/articles/2004/08/07/xeon/images/graph13l.gif

1005　 Opteron 875×2　2.2GHz
884　　Sossaman×2　2GHz
668　　Xeon　3.6GHz
583　　Opteron 875　2.2GHz
206　　Sossaman（SC）　1.5GHz

デュアルコアはAMDがますます強くなりそうだ
Intelは消費電力がやっと使えるレベルに下がるけど

SSE2が使えるようになるまで待っておこう

いや、使うだけなら使えるって。
整数と単精度はMMX/3DNOW!のほうが効率いいだけで。

>>233
cache lineが同一になる場合がある時
fully associative cacheが高速

>>234
次の項目がわからないから解答不能
・1命令の実行に何クロックかかるか不明
・キャッシュミスした場合のペナルティが不明
・キャッシュヒットした場合のアクセスサイクルが不明
・分岐予測等は無視してよいのか不明
・1サイクルに何命令フェッチするのか不明
・1サイクルに何命令発行・実行するのか不明
・プログラムのアドレス分布（というかコントロールフロー）が
どのようになっているか不明
・データアクセスは理想的としてよいのか不明

>>234
大学の宿題なら 8192clock だろう(理想環境を想定するハズ)
しかしながら、実際は >>239 が書いてることを想定しないとわからんよ。
他にもシングルタスクなのかマルチタスクなのか割り込み発生の有無とか
心配なら「実行環境の前提条件が不足しているため解答できない」と回答
しなされ。

まったくここはひどいインターネットですね
皆さんはひとの痛みがわからないのでしょうか
匿名だからといって無責任な発言が多すぎますよ！！
被害者の人権はどうでも良いというのでしょうか？
ニュースステーションの筑紫さんが、インターネットのことを、
便所のトイレって言っているのを知ってます？あなたたちは
どうせニュースも見ないから知らないと存じますが。
とうとう、本気で呆れています。おばあちゃんが、どれどれ？と
画面を覗きにきました。それから、おとうさんも来ました。
その６分後、妹も来ました。あなたたちは、我が家に笑われています。
とてもいい具合です。家族みんなが、この人たちおかしいね
おかしいねって、互いに罵り合っています。おかあさんは、
もう３年家に帰ってきてませんが、必ずおかあさんもおかしいね、
って云うと思いますよ。どうです？私に謝るなら、今のうちですよ。
私はこれでも気が遠いほうなんです。また３日後、ここに来ます。ありがとうございました。

>>239-240
>>234はマルチですから、こっちのスレにも同じこと書いてる
http://pc7.2ch.net/test/read.cgi/jisaku/1128543843/l50

次世代AMDCPUはIntelスレから引用すると

ここら辺に、new core の話が載ってるよ。
ttp://www.extremetech.com/article2/0,1697,1826657,00.asp
ttp://www.extremetech.com/article2/0,1697,1826658,00.asp

DDR-3, 第二世代 PCI Express, HyperTransport 3.0, quad-core,
new multimedia-specific instructions, それに additional
enhancements to the floating-point architecture だそうだ。

ということらしいな。まあ、前から噂はあったが。
なんというか、マニア受けしないAMDの次世代コアというか。

PCI-Eｘを統合するというあたりからAMDの将来的な展開が見える。
よりチップセットベンダーへの依存をなくし、
パフォーマンスも向上させようという狙いだろう。
現時点ではPCI-Exの実装はプロセス技術の点からチップベンダーには厳しい（らしい）。
AMDには最先端プロセスのFabがあるからこっちでやったほうが多少有利だ。
加えてPCI-EｘコントローラをCPUの管理下におけるので、不要なストールを避けることができそうだ。

将来的に見ると、x86CPUはなぜ今売れているのか、を考え、
x86CPU（AMDのCPU）はこれから売れ続けるためにどうすればよいのかを考えなければならない。
現在売れ続けている理由はMicrosoftがWindowsに採用しているから、
それと過去の豊富な資産があるからだ。
しかし、それってこれから売れ続ける理由にしてはとんでもなく心細いものじゃないだろうか。
Javaや.netのようなアーキテクチャに依存しないプログラムも増えてきた。
加えてGPUの凄まじい競争により、マルチスレッドコンピューティングではとうにGPUのほうが性能が高い。

囲い込みで市場を守るIntelに比べて、x86いりませんよといわれたときに1チップでいろいろできます、
とか、汎用IOいろいろあります、といえるAMDのほうが先進的ではなかろうかと思った今日このごろ。

以上日記おわり。

>>243
x86じゃないが、すでにPCI-Eを統合したデュアルコアCPUが90nmプロセスで存在する。
それぞれのコアにギガビットイーサとメモリコントローラ、Rapid IOコントローラ、PCI-Ex8レーンを統合している
日本語だとここがわかりやすい
ttp://www.freescale.co.jp/media/news/mpc8641.html

俺はこれくらいしか知らないが、組み込み向けでは他にもありそうだな

>囲い込みで市場を守るIntelに比べて、x86いりませんよといわれたときに1チップでいろいろできます、
>とか、汎用IOいろいろあります、といえるAMDのほうが先進的ではなかろうかと思った今日このごろ。

x86含む全ての半導体シェアで、インテルはトップなんだよな
x86がインテルのメインなのは間違いないと思うが、AMDはそのランク付けだとかなり下で、x86市場に限り2位、みたいな感じ
先進的な考え方を持ってるのはいいことだと思うが、x86いりませんよと言われたときに先にくたばるのはAMD

>244
トップなのか・・・・

だからこそ、囲い込むIntel、四苦八苦するAMDなんだな。
納得した。

>>244
なんでそういう面白いコアあるのにｱﾎﾟｰはPPC捨てるんだろうね・・・
どうせならそういうコア使ってPCでは出来ない様なマシン出してくれれば
漏れもｱﾎﾟｰ買うのにな・・・

MACオタかｗ

>>247
残念ながら。
あのススいう語尾嫌いだ。

生き残りをかけてなんとかするのはどこでも一緒。
AMDだろうが、うちの会社だろうが、自分だろうが。
会社が、そしてうちの部署が、厳しい状況だから今そういうことしか考えなくてナ
で、仕事柄、日本の行く末ーなんて考えてる、おせっかいな野郎ですわ。

>>244
何だかんだでx86の数の論理をIA-64で身をもって知ってるからな、intelは

>>203
>Intel が今後数年かけてやるようなことを、もう
>何年も前に実現しちゃってるってことだな

逆にintelがそれらを全て実現したときには、
AMDはまた新しい何らかをインプリメントしておかないと
ﾔｳﾞｧｲことになる、ということなのでは?
特にメモリコントローラ内蔵の効果はどこぞのCPUを見ても明らかなようだし('∀`)
それをインプリメントしてくるのはNetBurst世代の改良じゃない、という点も
期待感の高い理由の一つかと。

まあそれは置いといて。
AMDが65nmプロセスなるのはいつ？

>>250
どこぞのCPUってのはEfficionのことか！

>>250
Fab36の稼動と同時期になるだろう。
ニュースサイトを見ると

2004年5月18日　AMD、Fab36の建屋を完成
2004年12月16日　AMAT、AMDのFab36向け装置の受注を獲得
Fab36は、2005年内に稼働が開始される予定
Fab36のパイロット生産開始は2005年後半、量産出荷は2006年以降となっている

などなど。
妥当なところで2006年半ば〜10月くらいか。
遅れる可能性は否定できないが。

Intelは来年始めだっけな。

　　　〃∩ ∧＿∧
　　　⊂⌒（ 　・ω・）　　はいはいバロスバロス
　　　　 ｀ヽ_っ⌒/⌒ｃ

AMDのOpteron/Athlon、IntelのPentium 4とも、その発展の歴史は
DECのAlpha AXPの発展の跡をなぞっていたに過ぎない。

Alpha AXPが終わっちゃったので、新機能の元ネタも無くなっちゃった。
残る大物は、21364のNUMA接続機能くらいか?

最終的にちょびっツみたいになればいいよ

>243
PCI-Exが古いプロセスでの提供は難しい理由はこの辺から数回に分けて書かれているよ
ttp://pcweb.mycom.co.jp/column/sopinion/100/

I/O用に使っていたHTが空いてhopが減るだろうからOpの方を向いた展開だね
Athlonは次世代でもおまけ扱いかw

CPUにPCI-Exを統合するっていう発表あったっけ？
SocketFの1207pinが将来PCI-Exに使われるかも？ってな予想しか見たことが無いんだが。

とゆーかさ、AMDとしてみた場合、戦略まちがってないか？
PCI Expressを一生懸命押してどうすんのよ？
AMDが頑張らなアカンのはHyperTransportじゃないのか？

>>239,240
回答ありがとうございました。
レポートも無事（?）提出できました！！
アーキテクチャの単位落としそうな気がします。。。

PCI-Eにpin使うぐらいだったら、
HTの拡張のためにpin使った方が良いよ

>>258
HT と PCI-E じゃ狙ってる物が違うから別にいいのでは？

ノース完全に統合してほC

http://www.google.co.jp/search?hs=wyI&hl=ja&client=firefox&rls=org.mozilla%3Aja-JP%3Aunofficial&q=HyperTransport+2.0+PCI+Express&btnG=Google+%E6%A4%9C%E7%B4%A2&lr=lang_ja

明日PowerMac G5がモデルチェンジするわけだが、HT2.0は採用されるのかな
それとも、まだHT2.0自体準備整ってないかな？

現行機種がHT1.35GHzだけど、さらに上がるのか、それともPPC970MP採用して1.25GHzになるのか・・・

それはx86が自作のスタンダードである限り、どうでもいいこった

何故、林檎だけ 双方向64bit x 1.35GHz の高性能 HTbus が実現出来て、
他の AMD64（双方向32bit x 1GHだよね？） は出来ないんだ？
これは一重に林檎の技術が秀逸だからなのだろうか？

互換性無視して石だけ作っても仕方ないだろ。
林檎みたいな全て自分だけで完結する世界ならともかく。

>>267
つまり、理由がわからないので、メーカーのせいにしておこう。

というわけだな

たいした効果ないのにM/Bが高くなるだろ。

>>266
HTがボトルネックになってる用途、なってない用途。
HTを双方向64bitから双方向32bitに変えるとそれに付随して何を変更する事になるか、
とかちょっと考えれば理由なんてボロボロ出てくると思うが？

Uni の Athlon は其れほど必要ないかも知れんが、
MP の Opteron はかなり効果あるでしょ。

あのさ、林檎のFSBってHTじゃないでしょ。
それに675MHzDDRで1.35GHz。
AMDのHTは1GHzDDRで2GHz。

>>272
1CPUの帯域は32bit x1.35GHz x2 =10.8GB/sだしね。
HTかどうかは知らないけど。

Opteronが実装してるのは、16bit x2GHz(or 1.6GHz) x2=8GB/s(or 6.4GB/s)が3系統。
それに、Memory busで64bit x400MHz x2 = 6.4GB/s。

システムの帯域の違いをよく考えろ。>>266

>>273
システムバスはHTを採用してるはずだが
ま、スレ違いだからいいや

CPUがどうかだろ。System Controllerから先はHTだろうけど。
ttp://www.apple.com/powermac/architecture.html

知ってるならそこはっきりしてくれ。

>>205
CPUのアーキテクチャの話をするスレで、わからない、っていうのは不勉強を棚に上げてると思う。

>>208
WindowsでもLinuxでも、ドライバはメインメモリ以外のものにアクセスに行きますよ。

>>224
蟹チップにアクセスする時、CPUはほとんど休んでいます。仕事していません。

>>227
P7は大失敗作のItaniumですよ。

> なんというか、マニア受けしないAMDの次世代コアというか。

> 逆にintelがそれらを全て実現したときには、
> AMDはまた新しい何らかをインプリメントしておかないと

それって、Intelスレじゃなくて、このスレの>>222が先。
それに>222にある cluster based multithreading が落ちてますよ。
これと enhancements to the floating-point architecture は
同じものかな？

単純に解釈すると、HT経由で他のソケットにある演算ブロックを
利用できるもののような気がするが、そんなとんでもないことを
実現するなら、当然、マルチコアの場合に、異なるコア間で
演算ブロックを共有できるようにもなってるはず。
(コア間でのユニットの共有は、たしかIBMもPOWERで進めると言っ
てたような…)
ということは、たとえ1コアあたり3セットのデコーダ／演算器という
構成が変わらなくても、コア間で並列度に偏りがある場合には、
1コアあたり3より多くの命令を並列実行できちゃったりすることに
なる。Merom/Conroeみたいに単純に演算器を増やすと性能/消費
電力比的に不利になるが、この方法だとその問題が軽減される。

というわけで、intelが追いついた時(早くて2007年)には、AMDは
既に先に行ってるかもね。

次世代CPUは
プログラムで回路を変更し、新しい命令セットに対応出来る様なる。
と良いな。

>>276
>蟹チップにアクセスする時、CPUはほとんど休んでいます。仕事していません。

休んではないよ、無駄なメモリコピーに忙しく働いてる…
最初のポストからちょっと変だなあと思ってるんだけど、
なんか誤解してない? ほんとにドライバ書いたことある?

なんにせよ、蟹みたいなデバイスに対する解決策は、I/O側にまともな
DMA回路を積むことであって、CPUスレとしてはオフトピだと思うよ。

PCIなどメインメモリに比べてアクセスに激しく時間がかかる例だけでなく、
メインメモリでさえも、キャッシュミスすれば、CPUは仕事ができなく休むことになります。

ほとんどキャッシュにヒットするのだから気にしなくていい、なんてことはありません。
現実に、コストをかけてキャッシュ容量を増やして少しでもヒット率を高めたり、
プリフェッチ命令などを用意しているのは、キャッシュにヒットしないと悲惨なことになるからです。

たとえばOpteronの2GHzの場合、キャッシュミスすると、
ローカルのメモリなら140クロック、リモートのメモリなら200クロック、
CPUは何もせずに休むことになります。

キャッシュのヒット率が99%の場合、
100回のうち99回は1クロック→合計99クロック
100回のうち1回は140クロック→合計140クロック
という具合で、58%の時間はCPUが休んでいます。
速度を決めるのはメインメモリのレイテンシなのです。
メインメモリのレイテンシを短くするためにメモリコントローラを内蔵したのも、そのためです。

CPUのクロックを2GHzから4GHzに引き上げて、メモリも倍の帯域になったとしても、
メモリのレイテンシは変わらないでしょう。キャッシュミスすれば280〜400クロックお休みです。

キャッシュのヒット率が99%の場合、
100回のうち99回は1クロック→合計99クロック
100回のうち1回は280クロック→合計280クロック
74%の時間はCPUが休んでいます。

2GHzの場合、239クロック
4GHzの場合、379クロック
したがって、クロックを2倍にしても、処理時間は2割しか短縮できません。

140クロックとか240クロックもの間、何もしないで休んでいるくらいなら、
コンテキストの切り替えに、たとえ20クロックかかったとしても、
待っている間に別のスレッドを実行したほうがいいでしょう。

とりあえず安直にできるマルチコアはゴールではないと思います。
マルチコアにした上で、マルチスレッドにしてくると思います。

>>279
> 無駄なメモリコピーに忙しく働いてる

いいえ、働いていません。
CPUが自分でメモリコピーをすればするほど、CPUは無駄な休みが多くなります。

SMT (やVMT) がメモリレイテンシを隠蔽するのに有効というのは
全く正しいが、それを言うのに蟹を出してるのは変だと思うな。
蟹の場合の正しい解決策は、デバイス側のまともなDMAだよ。
CPUで対処するんじゃなくて、まともなデバイスを使うべき。
CPU側でどう対処したところで、まともなDMA回路を載せたNICには
かなわないんだから。

俺も、x86プロセッサで将来 SMT が復活する可能性はあると思ってる口
ではある。その件について反対しているわけじゃない。一応念のため。

メモリアクセスのレイテンシでCPUが長い時間お休みになる例として、
メインメモリよりメモリマップドIOのほうが、顕著で分かりやすいかなぁ、と。

現状では、CPUがメモリマップドIOを叩くのは、レイテンシがあまりに大きすぎるから、
デバイス側がDMAを持ってインテリジェントに動くべきだというのには、異論はないです。

しかし、メモリアクセスで待っている間に、他のスレッドを実行できるようになり、
なおかつそれが、2スレッドとかではなく、もっと多くのスレッドということになれば、
レイテンシがとても大きいメモリマップドIOをCPUが叩いても構わなくなります。

CPUがメモリコントローラを内蔵していなかった頃は、
メモリマップドIO→CPU
CPU→メモリ
で、同じバスを2回通るので、仮にレイテンシが0であっても、DMAすべきでした。

CPUがメモリコントローラを内蔵することで、
メモリマップドIO→CPU→メモリ
となり、バスは1回しか通りませんし、CPUがやっても、DMAでやっても、同じです。

http://pc.watch.impress.co.jp/docs/2005/1015/amd01.jpg

> CPUがメモリコントローラを内蔵することで、
> メモリマップドIO→CPU→メモリ
> となり、バスは1回しか通りませんし、CPUがやっても、DMAでやっても、同じです。

同じじゃないでしょ。
DMA であれば、メモリコントローラは経由するが、CPUの load/store unit は
通らない。
CPU でやると、メモリコントローラだけじゃなくて load/store unit を通る
ので、資源の無駄使い。
load/store unit の数だって限られてるんだから、I/O なんかに浪費すべき
じゃないよ。トランジスタが余る方向にある今後は、I/O に関する処理は、
むしろ、どんどん CPU から出ていく方向でしょ。

AMD Fab36グランドオープニングレポート
〜AMDの製造キャパシティは倍以上に
http://pc.watch.impress.co.jp/docs/2005/1015/amd.htm

>>277
cluster based multithreading ってのは多分クラスタサーバを想定した名前
浮動小数点演算器辺りをコア間で共有してその分コアを増やそうって話だと思われる

実はメインメモリレイテンシは
PC98時代よりも遅くなってるという衝撃の事実

> 浮動小数点演算器辺りをコア間で共有して

allow other microprocessors to share specific blocks on the chip,
の other microprocessors って、同一ソケットの他のコアなんかな。
それとおも、他のソケット? other core じゃなくて other microprocessors
って書いてるってことは、他のソケットだと読んだんだけど違う?

どちらにせよ、同一ソケットなら間違いなく、他のコアの演算器を流用
できるようにするってつもりだよね。

あと、such as the floating-point unit って書いてあるから浮動小数点
演算器を共有できるようにするのは間違いないけど、他のユニットも
共有する気がありそうな書き方じゃない？

なんと9月のアメリカのデスクトップPC売り上げでAMDがIntel抜いたって
ttp://www.digitimes.com/mobos/a20051014PR202.html
これはびっくり。

VIA Notepad経由

>>289
HyperThreadingでいいじゃん。

別々のコアでユニット共有したところでレイテンシ長くなるだけ。

HT 経由だと当然遅くなるだろうけど、同じチップ内であれば、
必ずしもレイテンシが長くなるとは限らんのじゃない？
特に、最初からそういう風に設計されている場合なら、
レイテンシの長くなる部分をキュー構造にしてレイテンシを
隠蔽するって技が使える可能性があると思う。

HyperThreading/SMT ってのは、コアの数よりも多くの仮想
プロセッサを用意して、演算器を遊ばせないようにするっていう
技術だったわけだが、コアという区分を曖昧にして4つの仮想
プロセッサを大量の演算器 (4コア分だから 12セットくらい?)
で処理するって見方をすると、本質的にやってることは
あまり変わらない気がするね。あと2年後にそういうプロセッサ
が作れるかどうかはともかく、最終的にはそういう構造に
なっていく気がするが、どうよ。

>>285
HTの帯域幅よりも、メモリの帯域幅よりも、
CPUのロードストアユニットの帯域幅のほうが、1桁くらい広いよ。

HTやメモリの帯域幅が先にネックになるので、
CPUのロードストアユニットの余剰分を使っても構わないでしょう。

メモリのレイテンシを十分に隠蔽するだけ多数のスレッドを走らせるということは、
その大半のスレッドの状態は、ロードストアユニットの処理待ちになってしまう。
ということは、現状よりも桁違いの数のロードストアユニットを装備することになる。
そうなれば、I/Oに少しくらい使ったって構いやしない。

むしろI/Oを複数同時にやって、全部のスレッドがロードストアの処理待ちで、
何もやることがなくなってしまう、ということのほうを心配すべきだろう。

> CPUのロードストアユニットの帯域幅のほうが、1桁くらい広いよ。

こう書くとまるでロードストアユニットが遊んでいるみたいに
見えるが、実はそうじゃない。ロードストアユニットの対象と
なるのは L1 であって、L1 の帯域幅はメモリより1桁高い。
現状、ロードストアユニットはそれほど暇していない。

> そうなれば、I/Oに少しくらい使ったって構いやしない。

既に書いたけど、これはトレンドに完全に逆行してる。
PC のディスクを見たって PIO→UDMA と変化しているし、
NICも、PIO→メモリ共有(CPUがメモリコピー)→DMA→TSO→TOE
という進化の途中だろ。
この進化が逆行すると予測するのは見当はずれだよ。

CPUでやらなくて良い仕事を CPUでやるのは、単に無駄。
I/O側でできることはI/O側でやるのが、性能電力比の点でも
優れている。

分かった
>>276の言う「CPU」ってのは「演算器」単体を指してるんだ

う〜ん...

>PC のディスクを見たって PIO→UDMA と変化しているし、

ディスクは、DMA→PIO→UDMAじゃないか

>NICも、PIO→メモリ共有(CPUがメモリコピー)→DMA→TSO→TOE

むかしのPIOのNICって、廉価版限定じゃないか？
3COMとかDECのNICはどうだったの？

Realtekとか蟹とかは、10BASE時代にはPIOだったけどさ。

> ディスクは、DMA→PIO→UDMAじゃないか

DMA から PIO に戻ったのは結構特殊な例なんだが。
i8257 の DMA は PIO より遅いという困った石だったからな。

> むかしのPIOのNICって、廉価版限定じゃないか？
> 3COMとかDECのNICはどうだったの？

3COM Etherlink III は PIO だ。転送性能だけは速いから
ベンチマークはいいんだが、CPU は食うし、他の割り込みを
止めて動かさないと underrun するし、サーバ向きじゃなかった。
当時の PC 向けの奇形チップだな。

DEC は、EtherWORKS III (DE203, DE204, DE205) あたりは、
ドライバを読む限り、PIO のものと共有メモリのものがあったようだ。
どれがどれかは知らん。DE500 の世代は busmaster DMA。

当時のドライバを見てたんだが、3C503 や 3C505 は共有メモリだった。
3C509 はある意味退化してたんだなあ。まあ 3C509 が出た当時はまだ
ISA 版もあったわけで、当時の制約の中で性能を出すために汚い手を
使うのも仕方がないって面もあったんだろうな。

PCI 版だけになった 3COM EtherLink XL (3C905) の世代になると、
bus master DMA になって、さすがにまとも。

>>289 お，スマソ，寝てしまった
流石に他のソケットってのは無いと思う．演算器レベルのバスをソケットの
外に出すなんて速度が違いすぎるし，共有するプロセッサの個数としては2個で
十分だからわざわざ外部のプロセッサと共有する理由は無いし．
Microprosessor と書いている理由は，普通は単に prosessor って言うところだと
思う（core は合わない感じ）んだけど，俺は native じゃないから分からん
あと，俺も「辺り」と書いているように floating unit に限った話じゃないと思われる

http://pc.watch.impress.co.jp/docs/2005/1015/amd.htm
現在Fab30では、ラフに言って年間で5,000万ユニットのマイクロプロセッサを
製造することができる。Fab36がフルに稼働するようになると、
そのキャパシティは倍以上となり、
少なくとも1億ユニットのマイクロプロセッサを製造できるようになる

これって１万程度に抑えるってことだよな
デュアルコアの比率をあげるんだよね

キャパシティありすぎでAthlonX2安売りきぼんぬ

>>301
半導体は量産するとなぜ安くなるか。

新工場設置・新技術投入・開発で金をかける
↓
半導体を生産する
↓
半導体自体のコストは高くないので、量産効果で工場や新技術や開発費を回収できるようになる
↓
製品の値段が下がる


今最初のステップ

>>294
メモリマップドIOからロードした場合を考えてよ。
決してL1キャッシュにはヒットしないからね。

Fab30だのFab36だの言われてるから「Fab25はどうなってるんだ？」って調べてみたら、とっくの昔にフラッシュメモリ工場にクラスダウンされてたんだな。

http://itpro.nikkeibp.co.jp/free/ITPro/USNEWS/20030715/6/

Fab25の施設を改良するって選択肢は、なかったのかね？
そっちのが低コストで済むと思うが。

って思ったら、ドイツ政府が新工場設立に寄付金出してくれたんだな。なるほど。

書いてて、自分でも意味不明長文とおもったが、２ちゃんなので投稿してみる。

アメリカ人ごときに作らせるのならフラッシュメモリで十分だろ

>>288
動作クロック速くなってるんだし、スループットは上がってるんだからいいじゃん。

レイテンシが下がらんと話にならん。
帯域幅がよっぽど広かったら投機的な読み込みというのも考えられるが。

>>303
そりゃメモリマップド I/O の領域はキャッシュされないから
L1 にはヒットしないが、その時にロードストアユニットが
空いてるとは限らない。既に別の L1 にアクセスしていて
忙しい可能性がある。そうすると、I/O 側が待たされて
トータルスループットが下がる。

それに、やっぱり蟹に対して誤解しているようだから、一応書いて
おくが、蟹の RTL8129/8139 が遅いのはメモリマップド I/O のせいじゃ
ないよ。蟹の DMA コントローラがアホで、OS 側の要求する DMA 制約
を満たすことができず、DMA した後に結局もう一回メモリコピーしな
きゃいけないからだよ。そして、OS にも依存するが、このメモリコピー
は L1 をアクセスする可能性があるぜ。(受信時はコピー先側で。送信時
は両方で)

あと、CPUがI/Oする場合、使うのはロードストアユニットだけじゃな
くて、もろもろ沢山のCPU資源を浪費することになるんだが、その影響が
すべて無視できるって思ってるの? だいたい、CPUがI/Oしなくて済めば、
その分別の計算スレッドを実行できるわけだから、トータルスループット
でCPU I/O しない方が高速なのは自明だと思うが。

CPUがグラボのように売られる時代。
まあ、こないだろうが、夢だ。
ユニットの共用が進んで、CPUリソースをスレッドごとに使うようになれば
シングル、マルチスレッド同時に性能向上とか。
まあ、複雑になって性能上がらんという落ちだろうけど。

Athlon64 X1800
動作クロック 3GHz
整数演算ユニット　　16
浮動小数点ユニット 4
最大スレッド数 4
各スレッド命令デコーダ 4

Athlon64 X1600
動作クロック 2.6GHz
整数演算ユニット　　8
浮動小数点ユニット 2
最大スレッド数 2
各スレッド命令デコーダ 3

>>308
じゃぁ、メモリ→メモリの汎用DMAエンジンをメモリコントローラに統合すりゃいいじゃん。
CPUコアからのメモリアクセスの合間を縫って、CPUコアの邪魔をしないように空きを
利用してメモリコピーすればいい。

ということで>>197に戻る。

> メモリ→メモリの汎用DMAエンジンをメモリコントローラに統合すりゃいいじゃん。

本末転倒もはなはだしい。
RTL8129/8139 みたいな低性能 I/O デバイスを使わなきゃいいだけの話。
いかれた安物 I/O チップをサポートするために、CPU 側にそれ専用の
機能をつけるって正気?

でだ、またさり気無くメモリ帯域に話を戻そうとしているのは、同一人物？

>>311
蟹は顕著な例に過ぎないよ。

メモリ→メモリの汎用DMAエンジンは、もっと多くのことに使えるよ。
CPUにメモリをコピーさせるのは、何も蟹のドライバだけではないから。
しかも、メモリのコピーはドライバだけでなく、アプリも頻繁にやってる。

ちなみに任意のアドレスにDMAできるつもりでも、
そいつが32ビットアドレッシングだったとしたら、
バウンスバッファを使ったコピーが発生するんじゃないか?

　　 　 A＿A 　　n　 　
　　 （　・∀・ ）(E) ))　ｱﾑﾀﾞｰに清き一票！
　　 （/Op　__ノ
　 Ｏ（　　　ノ
　　 /　 ./
ttp://www.petitra.net/cgi-bin/tvote/tvote.cgi?event=2chchar

http://support.universalcentury.net/main/index.php
おい、くそ番台！！
全然テスト版じゃねえか！！
調子こいてんじゃねえぞ！！
バイトにばかりで、情報偽って操作して騙すんじゃねえ！！
チョンに金でも貰ってんのか！！！
客をなめてんじゃねえぞ！！！！
このくそ蛆虫野郎の番台が！！！
死ね！！くそ番台が！！！！！！！
脱税して、暴利むさぼってんじゃねえぞ！！ゴラー！！
くそカス番台が！！絶対叩き潰してやるからな！！！！！！！！！
くそカス番台が！！絶対叩き潰してやるからな！！！！！！！！！
くそカス番台が！！絶対叩き潰してやるからな！！！！！！！！！
火付けて燃やすぞゴラー！！
火付けて燃やすぞゴラー！！
火付けて燃やすぞゴラー！！
火付けて燃やすぞゴラー！！
金返せ！！ドロボー！！
金返せ！！ドロボー！！
金返せ！！ドロボー！！
金返せ！！ドロボー！！
「　パ　ッ　ケ　買　っ　て　な　い　け　ど　ナ　」

>>304
AMD（SPANSION）のフラッシュメモリは好調と言っていい方
じゃないかな。

アメリカ、福島の工場の方も生産増で台湾Fab
に生産委託する様な話も出てるように記憶してるし。

CPUとは関係ないが。

>>316
でも赤字なんだよね？

フラッシュメモリは、韓国メーカーが、ダンピングして競合他社を潰すと宣言してるからねぇ。

Spansionは2004年でフラッシュメモリ業界二位。
NOR型では一位らしいぞ。

サムソンがIntelを買収する日も近い

>>320
ありえない、万が一にも議会が阻止する
ソニーが寒寸の完全子会社になるほうが先

:-､: : : : : : : : : : : : : : :ヽ
､:. :. : : : : : : : : : : : : : : :｀、
ヽﾍ:::::. : : : : : : : : : :-､ : : ＼
　　 ＼::::::.. : : : : : : :_,. -'7 r‐､ｰ-:―:-､__＿__ 　 ..__
　　　　＼::::i : : : ,. - .二: : ヽ　 ｀ヽ､: : : t　　　　　　｀ ｰ-　_
　　　　　 ヽ::: : :/　　　｜/＼＼;┐ }: : : }_,,. -―　 _　　　　 ｀ ｰ-
　　　　　 ノ: : : {　　　　l:/　　｀_j,.ゝ―--'､_　　　　　 ｀　ー‐- ､
　　　　 /: : : : : :t　　 ,.ィ　　､r^:.:.￣`ヽ:.:.:.:.:｀ヽ　　　　　　　　　ヽ
　　　 r'_: : : : : : : }_,.くr'ハ　ﾐ:::.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:｀､
.　 ／　 ｀t: : : : ／　└' i′{:::.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:i_　　　　　 ,. -‐　　CPU部門だけ切り離しかも…
／　　　　ム-‐'　　　 　 !{` !::.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.ﾄ.〉_　　／:, -'二
　　　,　'´　　　　　　　　 ヾ１:::.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:!V:.:.￣:.:./／
　　/　　　　　,　　　　　　 ,ゝ､::::.:.:.:.:.:.:.:.:.:.:.:.:.::.:.:.:.:ハ:__;;.-‐'´
.　/　　　　 〃　　　　　　{.ｧ´:}＾i:::.:.:.:::::::::::::::::::::／､___,
　′　　　　{{　 　 　 　 ／...:::jこト､_:::::::::__; -'´`ヽ､＜
/　　　　 __,.＞ー--‐:'´:.:.::::ノ　/ｲ:.ﾊ{￣　　　　　ハ
　 　 　 ´　　 ￣＞ｰ―‐ '´ 　 ′!:{ ﾉ

ハマーの中の人から参照されていたので、リンクしとく。
http://mypage.odn.ne.jp/www/k/8/k8_hammer_trans/files/Hammer-Info.html

読み直したときの直感で、これってAMD版SLIかと思った。

ぶっちゃけ、ソニーはもうサムスンの傘下入った方がいい気がする。
プレステ事業、東芝に売却した後で。

半島人に喰われるぐらいならおとなしく解散してくれ＞そにー

東芝に売却されたらブルーレイは廃止だな。

片面CD/DVDでもう片面がHD-DVDのハイブリッドディスクが作れるとか言うけど、
それはそれで傷対策が大変。

>>323
Hammerの人はハードは余り知らないみたいね
AMDが今考えてるのは多分SIMDユニット1個を2コアで共有してコア数を増やす
って辺りでしょ（SIMDだけじゃなくてフロート全部やるかも知れんが）
他の演算ユニット共有してメリットがあるか．．．？
そもそも通常動作時に空いてるユニットしか共有する意味は無いんだから

　　 　 A＿A 　　n　 　
　　 （　・∀・ ）(E) ))　ｱﾑﾀﾞｰに清き一票！
　　 （/Op　__ノ
　 Ｏ（　　　ノ
　　 /　 ./

http://www.petitra.net/cgi-bin/tvote/tvote.cgi?event=2chchar

ttp://www.atmarkit.co.jp/fsys/keyword/016server_keyword2006/016server_keyword2006.html
> DIMMとメモリ・コントローラ間をPCI Expressをベースにしたシリアル・インターフェイスで接続可能にするものだ。
ほう。ってことはHT2.0でPCIe取り込んだOpteronには小改造で対応できそう？

>>327
所で、1コア辺りのデコーダーは3セットで変わり無し？

>>330 ん，何の話？

>>331
いや単純に演算ユニットが共有するならデコーダーが
4セットとかに増えてたら面白いかなと思って…

ロジックが良く分からないんだが
演算ユニットを共有しておいてissueを増やすというのは方針が一貫してないよね
Issueを増やすんなら演算ユニットも相応に増やさないと効果がないでしょ

AMDこれから先性能向上をなにに頼るのかな？

クロックと専用命令

>>329？
HT2.0でPCIeとりこんだ？なんのこと？

PCIe(Bridge)を使えるようにマッピングを拡張したということだろ。
HTが1GHz=2G Transfer/s以上や、PCIe bridgeはHT2.0だろ。
だから既存の一部のAthlon64/OpteronやchipsetもHT2.0。

ttp://www.hypertransport.org/tech/tech_specs.cfm
ttp://www.hypertransport.org/docs/tech/HT20-Products-Aug05.pdf

>>334,335
それなら、最後にはintelが勝ちそうだ。

Athlon64 X2 5800+
TDPはわずか130W

それじゃ高クロックのプレスコと変わんないじゃん。
まぁ性能は桁違いだろうけど

つかAthlon64がPenｔｉuｍより低発熱、省電力なのって低クロックなんだから当然な感じはしてたんだ
で性能UPをクロックUPに頼るともうｲﾝﾃﾙと変わらんね

だからAMDがんばれちょちょちょちょちょうがんばって

>>339
2.4GHz Quad Core Athlon64 X2 5800+
TDPはわずか130W

クロック頼らずコアを増やしてみたところ、現実的なTDPに収まりました（笑）。

PenDってつくづく駄目な子な・・・

P4は65nmでもクロック上げられなそうだし
AMDもクロック以外で性能あぷしないと そろそろきついんだろうな

そのためのデュアルコアですよ。

ツインサテライトエンコーダー

>>343
シングルからデュアルになって性能うｐしたけど
そのままじゃ結局また停滞する

リークを極限までとかどうよ
効率重視で勝負じゃね？

>>345
どんどんコアの数を増やせばいい。

>>346
いっそ、負荷が低いときは、コア単位で電源を切ってしまう、というのはどうかな。

コア単位どころかブロック単位で電源を切る事くらいどこでもやってる当り前の技術。

むしろコア単位で電源管理するのがこれからの目標でしょ。

>>345
コア単体性能を継続的に向上させていくなら、
クロック据え置きでコアを増やしていくのもアリだと思う

でも4コアくらいまでならいいけどバリュー向けにもコアが8個も16個もあっても使いこなせるかな
まあそうなるまでには少なくとも10年はかかるだろうけど

http://pc.watch.impress.co.jp/docs/2005/1021/ubiq129.htm

Athlon64 X8 1.8GHz*8 6000+ 65nm
TDPはわずか150W

冷却が間に合わない場合や、電源が弱い場合でも、いくつかのコアの電源を切り問題を回避します。

>>354
そのころには主流派水冷orガス令ですか。

>>347 >>351
http://www.ne.jp/asahi/comp/tarusan/main72.htm
http://www.ne.jp/asahi/comp/tarusan/main96.htm

>>356
> Hyper-Threadingはシングルスレッドアプリに対する性能低下がデュアルコアより少ない。

逆に言うと、HTはマルチスレッドによる性能向上が少ないって事でもある。
まあ前提条件として、「クライアント用途ではマルチスレッド処理量が大した比率ではない」
ってのが書いてあるけど。
ただし、この前提条件も「卵と鶏の関係」と書かれている。
一方が生まれた以上、もう一方も生まれるのは必然ということですね。

僕らのAMDは省エネを考えているはずです。
intelという糞会社とは違うのだよ。

>>358
俺は今はAMDのCPUを使っているが、仮にIntelがいい製品を出したらそっちを買うと思う。
要はいい製品を買いたいってこと。メーカーにはこだわらない。

IntelのほうがいいならIntel、AMDのほうがいいならAMD。
今は当然AMDですけどね。

昔はCyrix使ってた時代もあったけど。

>>356 そこ初めて読んだけど無茶苦茶だな
最新の情報処理学会誌が最近のμPアーキテクチャの特集やってるから
それ読んだほうが100倍まし

「良いものが出たら良いものを買う」
「Intel AMD のブランドにこだわらない」
とかいってる奴って
ホントはIntelかAMDか凄く気になってるだろ

なんでわざわざ釈明しなきゃならんのか

そもそもブランド信仰してるやつもそうでないやつも
良いものだと信じ込んで使っているわけだし

石屋がメニイコアに突っ走っても、魔法のコンパイラが出ないことには

>>349
その割にはアイドル時の消費電力が大きいですよ。

>>362
何でもかんでもマルチスレッドにする必要はないと思う。
今、1コアで性能的に足りているものまで、マルチスレッドにしなくてもいい。

動画の処理、3Dの計算など、重いものはマルチスレッド化しやすいと思うよ。

>>360
只の自作カーだからね、しかし今更アーキテクチャの特集をやる最新の情報処理学会誌って………

知らないと恥をかくよ。

学会誌の本誌の特集は、畑違いの人を対象とした教養記事だよ。
最新の研究については、別冊の論文誌のほうに掲載されるんだよ。

Mainstream〜Value帯のPersonal Computerではシングルコアorデュアルコアが現実的解。
クアッドコア以上は無駄。

>>364
まぁ文句は実際に読んでからにしろや
まじで面白いから

http://fw8.bookpark.ne.jp/cm/ipsj/search.asp?from=Magazine&flag=-1&keyword=Magazine,VN000046000010&page=&mode=PDF
この辺にある奴か？
安藤氏も書いてるな…。

sempronデュアルになるか心配だな。

Sempron X4 5000+ 1.6GHz*4
TDPはわずか140W。
デュアルコアCeleron Dの実測よりも10Wも低いです。
素晴らしいと思いませんか？

>>366
そうとも言い切れないと思う。

富士通のFR1000のように、家電用のCPUでさえ4コアだよ。
マルチメディア処理や3D処理なら、4コア以上でも使いこなせると思う。

パソコンで2コアを必要とするものは、4コア以上でも容易に対応できそうだと思うよ。

IPC向上、クロック向上、L1・L2・メインメモリレイテンシ削減
これらは過去も未来もありとあらゆるアプリケーションで高速化の恩恵を受ける。

それに対してマルチコア化は

http://www.watch.impress.co.jp/akiba/hotline/20051022/p_cpu.html
価格改定の前だからか、AMDＣＰＵ全般の価格が下がり始めたね。

>>373
本当だね。
Athlon 64 2GHzが2万円切ったら買いだと思ってたんだが、そうなりましたね。
でも、もうちょっと様子見。

http://www.watch.impress.co.jp/akiba/hotline/20051022/graph/gi_eaa6r_329.html
もう一年位全然変わってなかったんだな

>>375
んな下位モデルがそうそう下がるわけないだろうが。
馬鹿じゃないの(；´д｀)
3500+とかは下がってるだろうが。
頭悪いなぁ。

円安だしな

>>376
え？
3200+は下位モデルで、3500+はそうじゃないの？
性能差微妙すぎ。

でも、下位モデルでも普通に下がると思うんだけどな。
まあ下がらないのはIntelの頑張りが足りないせいだと思うけど。

たぶんプレスコとかプレが付くのを出してる間はあんまり下がらないよ

PreとPleを同一視するのは日本人的発想だよ。

FreezeとPleaseを聞き違えて撃たれて氏んじゃえ

誤爆した。。

>>372
それは無駄だね。

今でも十分な速度のものまで高速化してどーすんのよ。

>>376
下位モデルがいつまでも売られている状況がおかしいと思う

>>383
IntelのCPUでそれと競合するラインナップがあるからだと思う。
現行Pentium4の最下位モデルは3GHz。
現行Athlon64の最下位モデルも3000+(1.8GHz)。

>>372
それが技術的な壁に突き当たっちゃったからマルチコアになってるんだが

特に熱の壁

マルチコア化こそ熱の壁との戦いなわけだが。

インテルみたいに空回りしまくって仕事の割には熱いのならダメだが、しっかり仕事していて熱いのなら、いいと思うよ。

発熱2倍で、速度が2倍になれば許せるよ。

シングルコアでもマルチコアでも熱は問題だけど
最終的に性能向上できるかどうかが問題なわけで

IPCはあまり変わらない
クロック向上もほとんど見込めない
という現実問題
　　　　　↓
シングルコアではあまり性能向上できないが
マルチコアならマルチスレッドアプリで性能向上可能

俺思うんだけど、マルチコア関係はずっとハイエンド向けだけに出していって
バリュー向けにはturionをより低消費電力にしたみたいなやつをデスクトップ向けに
出していった方が正しいんじゃないかと。特に日本はハイエンド（というか高額なの）あんまり買いたがらないんでしょ？

>>386 どうも真の敵は配線遅延みたい
>>390 それVIAのやり方

そ、そうか！
日本市場では、安価で小型で静穏なVIAマシンを売った方が、売れるのか！！

どっか、マジでやるメーカー現れないかなぁ。

安価で小型で静音なintelマシンを売った方が、もっと売れるよ。
例えば、CeleMノートとか。

マジでやってるメーカー：DELL、hp

板違いになってるわな

VIAと合併して技術と特許だけ盗んでから社員リストラとか。

それ、Cyrix・・・orz

>>393
HPちがうＨＰ

AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/


商法を語るスレではありません

いいんでないの

Cyrixで思い出したけど、Geode　GXの方の後継
チップってもうでないの？

>> 400
AMD、中国にx86プロセッサ技術をライセンス供与
〜組み込み向け低電力CPUの開発を援助
ttp://pc.watch.impress.co.jp/docs/2005/1024/amd.htm

とりあえず、VIAよりもnVidiaと合併して欲しい派な俺。

チップセット、ビデオチップ

AMDが持ってない技術を持つ会社。
合併すれば双方にメリットがあると思うが……

nVidiaの体質に汚染されたら
知的所有権保護でガチガチで
Linuxのサポートが悪化する。

nVidiaがAMD色に染まったら、インテルがATiと組んでしまって、シェアが・・・。

>>390
日本がValueCPUばかり使用するのは、家電国家だから。
中身より、家電製品としての差別化（出来）の方が
メーカーにしても消費者にしても重要視される。

それでも秋葉原界隈に目を向ければ、
サーバクラスのCPU・マザボを一般に売るショップもあれば、
発売と同時に買っていく客もいるわけで。

http://news.goo.ne.jp/news/ism/sports/20051024/2005102401.html?C=S

F1なんて、ほとんど見なくなったから、
全然知らなかったよ。

こんなこともやってたのね、AMD。

F1やるとヘルプがでてくるよね

数年前からフェラーリのスポンサーだったのは知ってたけど、中枢まで食い込んでたのか

フェラーリ/AMD
http://sports.yahoo.co.jp/f1/2005/teams/fer/
http://www.itmedia.co.jp/news/bursts/0202/07/06.html
http://www.itmedia.co.jp/enterprise/0403/19/epn09.html
フェラーリ仕様のノートPC
http://pc.watch.impress.co.jp/docs/2004/0907/acer.htm

トヨタ/intel
http://sports.yahoo.co.jp/f1/2005/teams/toy/

F1のCFD解析でもOpteron使ってるよ
ttp://enterprise.watch.impress.co.jp/cda/special/2005/10/11/6338.html

FX-60はづあるか!?

Hammer-Info
ttp://mypage.odn.ne.jp/www/k/8/k8_hammer_trans/files/Hammer-Info.html

4GHz出さないのと同じ理由で3GHz出さないのか？

FX-57とX2 4800+の人気具合からみて、づあるにしたとか？
でも、本当だったら残念

せっかくのFXだし、無理に選別してでも3GHzデュアルコアは見たかったな。
熱とか無理目でもプレスコ対応級のクーラーならどうにでもなるだろうしｗ

でもそうするとAMDも叩かれるのは必至だなｗ

まーTDP130Wでも、Netburstより少なければ何でもOKの風潮だし、許されるんじゃないか？

今のプロセスじゃ無理だろ
大体下位CPU空冷OCで難なく行ける所位までしか出ないし
今3GまでOC報告なんて殆どないでしょ。
65nのM2待ち。

FX57って3G余裕で行くんじゃなかったっけ？

3Ghzのシングルコアは出ないのかな？

>>402
　SiSと合併して、チップセットを自社ブランドで積極的に売ってほしい。

>>418
Intelが高性能CPU出さない限り、出さない可能性が高いと思う。

いっぱいいっぱいの製品を生産するのは大変だろうし。
歩留まりや選別を気にしなくて済むのはかなり楽だと思う。

少し前に流行った アムドナミエです。　昔はよく歌を歌っていたりもしました。

熱の壁って同位体ウェハーのあれはどうなったんだ

　　 　 A＿A 　　n　 　
　　 （　・∀・ ）(E) ))　Intelちゃん（録音作）の猛追撃！
　　 （/Op　__ノ　　 　 ｱﾑﾀﾞｰに清き一票（１回５票まで）
　 Ｏ（　　　ノ
　　 /　 ./
http://www.petitra.net/cgi-bin/tvote/tvote.cgi?event=2chchar

次世代CPUはほしいけど、新ソケットに変わるんじゃな〜
できたら、TDP35Wぐらいで2GX4コアぐらいのCPUを
939に出してくれたらいいのに…

4コアになったらそれこそメモリの帯域が足りなくなってくるだろうから
なおさらDDR2の新ソケットにしなきゃだめだろ。

今はどっちにしろ様子見だよね

米国のコンピュータ用プロセッサメーカーのAMDは10月24日、中国政府に主流のプロセッサ設計技術
X86アーキテクチャーのライセンスを供与し、中国独自のプロセッサ開発を援助すると発表した。
中国への技術移転で生産コスト削減、シェア拡大を実現し、インテルに対する劣勢をばん回する構えだ。

引用元：ジェトロ　2005/10/28
http://www.jetro.go.jp/topics/37213


次世代AMD製品名「タンタン」とかになるのか？
笑えねえ…大丈夫なのか中国で。

支那に肩入れしても、あいつら感謝なんかしないよ。
良いように利用されるのがオチ。

日本以外に対しても？

日本を目の敵にしてるのは対内政治に問題があるからでしょ
どこがとか関係ないんじゃないの？　あれが対外政策の標準らしいから。

>>427
これって、設計レベルから安価にしようって話なのかな？
確かに、中国の価格帯で中国に売ろうとするなら、
中国の外でやるより中で済ませた方が安上がりなんだろうけど。
（生産設備自体は既にあるし）

>>431
Cyrixの忘れ形見のMediaGXをライセンスしただけだよ。

ＡＭＤのＸ８６ライセンス供与に「龍芯」阻止の声も
http://news.searchina.ne.jp/disp.cgi?y=2005&d=1026&f=it_1026_003.shtml

ttp://www.longines.com/

次のコアは開発されているのかな？
以前いわれていたK9相当のものは来年出るけど。

新アーキテクチャの開発始めてから出荷するまで標準で4年くらい掛かるのに
今開発してなかったら会社がそのうち潰れます。

>>435
PenDでさえ、準備に１年かかったんだぜ

>>433
文句言うまえにきちんとライセンス取れよな、といってやりたい（苦笑

しかし、独自技術推進の姿勢は結構だけど、
その独自技術とやらではWindowsは動かないと知った時、
民衆はそのマシン買うのかねえ？　組み込み向けだから関係ない？

>438
国策でLinuxかなにか推してるんじゃなかったっけ？
あの国は技術がついたらWindows使わせないとかやるでしょ

国産の戦闘機作ろうと思ったら無理矢理米国メーカー機・・・・(ry
みたいなものですか？

あの国は何でもコピーから始めるのが常道なので、
合法的にコピーさせてくれるならよろこんでやると思うぞ。

非合法でも全く気にしないけどな。

>>441
日本がそう思われていた時代も長かった。
富士通のProjectXを思いだす。

>>442
確かに。
日本の産業はそれで成功したってのが大きいね。

>>442
中国も分野によってはコピーを脱してるな。
軍事、宇宙分野は一人前以上、日本より進んでる部分もある。

半導体、微細加工はがんばってコピー中ってところか。
このあたりは台湾が既に強いから、進歩は意外に早そうではある。

>>444
＞軍事、宇宙分野は一人前以上、日本より進んでる部分もある。
軍事＞ガンダムの劣化コピー
宇宙＞ソユーズの劣化コピー

中国の宇宙開発の資金は日本のODAで賄っている

って、何このスレ？

>>444
後学のために軍事において頭数以外で日本より優れているポイントを教えてくれないか。

>>447

核兵器！！！！！！！
既に局地戦用の小型核もあるというのが定説。
これだけでかなりの劣勢を覆す。

>>448
先行者もあるじゃんｗ

>>449
アレは日本には真似できないな。

先行者も核兵器も羞恥心のある日本人には開発は難しい。

自販機からぬるいコーラが出てきても大喜びで飲めるﾊﾝｸﾞﾘｰ精神もあるな

先行者は本来下半身だけなんだが
人型ロボ完成のアドバルーン上げたくて適当に上半身作った結果あんなことになっちゃったらしい。

脚なんてかざりだってことが中国には伝わってなかったのか

>>453
やはりチンコキャノン以外はおまけだったか…

本当は2脚戦車で上部に砲台付けただけなのに
想定外の上半身が付いたおかげで股間になってしまったと。

ここは何のスレですか？

>>457
偉大なる中国をうおっちして感想を述べ合うスレです。

>>445
旧ソ連もそうだったけど、宇宙開発とか二足歩行ロボとかの世間ばなれした分野は強い。
共産党支配のしがらみから逃れてある程度自由に研究できるからね。
金がからんだ分野はダメ。そりゃもう原理的にダメ。

この流れはAMDと先行者をGet Ride!という言葉で結びつければすべて解決する気がする

AthlonX3まだあああああああああああああああああああ

それはトリプルコアという意味か？

もう3個でも4個でもつけてくれｗｗｗｗ
できんだろｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ

金が無いのでできません

Athlon64X64

工場も無いのでできません

>>461
TDPはたったの140W
インテルより（多少）少ないです

以前から 「AMDに次世代なんて無い」と主張してるすけど、ホントらしいす。
http://www.theinquirer.net/?article=27421

まあ通常4-5年わ要するプロセッサ開発すけど、5年前のAMDの経営状態から考えてどれほど研究開発
投資が可能だったか？というのわ、当然の疑問す。

取り合えず巣にカエレ！

>>469
とりあえず知識で対抗できるようになるまで、ROM

まあ5年前は絶好調だったわけだが。
http://jisaku.u-satellite.net/uploader/files/amd.jpg

【訃報】　AMD's K10 Is delayed or dead

ttp://www.theinquirer.net/?article=27421

THE K10 LOOKS TO BE dead, or at least really really delayed.

we think it is much more likely that the core is history.

Either way, if you were expecting the K10 in 2007, don't, and maybe not in 2008 either.

Either way, this is not good news for AMD.

http://pc7.2ch.net/test/read.cgi/jisaku/1130919890/265
265 要約 sage New! 2005/11/03(木) 19:11:42 ID:oaT6QpkJ
AMDのK10は遅れるか消滅
AMD's K10 Is delayed or dead
http://www.theinquirer.net/?article=27421

K10はなくなったようだ、
あるいは少なくともまさしく本当に遅延する事になる。
単純に1年か2年遅れるというよりも
コア(K10)自体が過去のものとなる可能性の方がずっと高いと思う。

<- K9に関する新情報か？ ->
以前のすさまじく複雑な8命令発行を行うK9のように
海のもくずとなって消える方に私は賭けるよ。

いずれにせよ2007年にK10が出ると期待しているならそれは無理だ。
おそらく2008年も。
なんとかするにはK8Lという新チップを間に挟む事になる。
しかしそれについては今のところほとんどわかってはいない。

わかっている事はそれが4コアでスタートするという事だ。
そしてすぐに8コアへと移行する可能性がかなり高い。

>>470
おいおい、MACｦﾀは録音と並ぶ荒らしだぞ！知識や論議なんて全く意味ない。
人の話聞いてないんだから。そんなのに居座られちゃ困るんだが。

語彙やディテールの知識はすごいけど自説過信が余り過ぎて傍目から見るとトの字な人ってこと？

いや知識も半可通

>>474 さん
　　--------------------
　　知識や論議なんて全く意味ない。
　　--------------------
まあこの辺がアム虫が信仰と言われる所以だと思われるす(笑)

>>471 さん
2000年だけ黒字でも。。。

>>477
だからクズが書き込むなと。

>>477
普通にキモイ

　　　　　　　　　　,,―‐．　　　　　　　　　　　　　　　　　 r-、　　　　＿,--,、
　　　　　,―-、　.| ./''i､│　　r-,,,,,,,,,,,,,,,,,,,,,,,,―ｰ．　　　 ﾞl, ｀"ﾞﾞﾞﾞﾞ￣＾　　　＼
　　　 ／　　　＼ ヽ,ﾞ'ﾞ_,/　　 .ﾞl、　　　　　　　　　`i､　　　＼ _,,―ｰ'''/　　.,ｒ'"
.,,,、.,,i´　.,/＾'i､　｀'i､｀｀　　　　 ｀--‐'''''''''''''''"'''''''''''ﾞ　　　　 ｀゛　　 .丿　 .,/
｛ ""　 ,/｀　　ヽ、 ｀'i､　　　　　　　　　　　　　　　　　　　　　　　 丿　 .,/｀
.ヽ、　丿　　　　＼　 .＼　　　　　　　　　　　　　　　　　　　　　 ,/′ 、ヽ,,、
　 ﾞ'ｰ'"　　　　　　ﾞ'i､　 ‘i､.r-、　　　　　 ＿_,,,,,,,,--、　　　　 ／　.,／＼　`'-,、
　　　　　　　　　　　ヽ　　.]ﾞl ｀ﾞﾞﾞﾞ"ﾞﾞﾞﾞ￣￣　　　　　｀'i､　　,／ .,,／　　 .ヽ　　＼
　　　　　　　　　　　　ﾞヽ_/ .ヽ_.,,,,--―――――ｰ-ノ_,／ﾞ,,／′　　　　 ﾞl　　 ,"
　　　　　　　　　　　　　　　　 ｀　　　　　　　　　　　　 ﾞ‐''"｀　　　　　　　　ﾞ'ｰ'"

わざわざ名乗ってくれてるんだから、あぼんしとけよお前ら。
基地害はスルーが鉄則。

8命令発行は正気の沙汰じゃないな

http://pc.watch.impress.co.jp/docs/article/20001226/kaigai01.htm
しかし、ここには疑問もある。というのは、CPU業界では、ここ1〜2年、ILPに対する疑問が
噴出しているからだ。例えば、ILPで5命令/サイクル以上が現実的かどうか。Intel Microprocessor
Research Labs(MRL)のFred Pollackディレクタ兼Intel Fellowが、今年10月のPACT 2000で
発表した 「New Challenges in Microarchitecture and Compiler Design」のプレゼンテーション
資料には、スタティックなILPでは命令発行数をいくら増やしても実効IPCは、4.x命令/サイクルで
止まってしまう(メモリボトルネックが全くない場合)という、MRLの研究結果が示されている。

>以前のすさまじく複雑な8命令発行を行うK9のように

こんなん何時出てた？
K9の内容なんて初めて見た。

K8ベースにK9を開発してると思ったからじゃね

>>482
クロックとILPは互いにトレードオフになる。
AMDはILP重視で、Intelはクロック重視。

高ILPという夢に突っ走ったIntelはIA-64で天文学的な金をドブに捨てた。
AMDは夢を画いている段階で思い留まっただけマシ。

馬鹿ばっかり

RealWorldTech掲示板にAMDのダメ開発の歴史が投稿されてたんで、転載しておくす。
http://www.realworldtech.com/forums/index.cfm?action=detail&PostNum=3860&Thread=9&entryID=58564&roomID=11
http://www.aceshardware.com/forums/read_post.jsp?id=115144975&forumid=1
　　-----------------
　　・K5 (自社開発 AMD Texas) -> 製品化
　　・K6 (自社開発 AMD Texas) -> 廃棄
　　・K6 (NexGenの設計) -> 製品化
　　・K7 (自社開発+DECのバスライセンス AMD Sunnyvale) -> 製品化
　　・K8 (自社開発 AMD Texas) -> 廃棄
　　・K8 (現行の単なるK7改良版　AMD Sunnyvale) -> 製品化
　　・K9 -> 廃棄
　　・K10 -> 廃棄 or 延期
　　-----------------

K9は廃棄というよりK8に取り込まれた感じだな。

Name: anonymous ([email protected]) 11/3/05
By tsayin (Recent posts)

MACオタさん　こんな筆者の解らないサイトをリンクしても意味無いよ。

>>490
　　---------------
　　こんな筆者の解らないサイトをリンクしても意味無いよ。
　　---------------
それわ、２ちゃんねるのことすか？

あんたの事だよ。

>>488
ダメ開発の歴史があろうと製品化されたものがよければ何も問題ないと思うが。
『だから何？』って感じ。

Intelみたいに製品化しても糞だったり(PenD)するよりかはマシだろ。

>>493
藁を忘れてないか？

単なるK7改良版にも劣るインテルCPUがかわいそうに思えてきた

折角あぼーんしてるんだからレスするな！

アム虫わ、都合の悪い記事を"読まない" or "信じない"という修行で信仰が純化されていくす(笑)
確かに私の書き込みを読むことわ、教義に反するのかもしれないすね。。。

>>496
悪い悪い。現実を見ない人が居るからさ。
Macオタは本来ならPentiumDだって廃棄ものなのに
廃棄してないIntelの方が好きらしいよ。

開発を廃棄するってことは、いいものを作ろうとする結果そうなっただけなのに
開発を廃棄しない事が良い事だと思ってるアホがいる。

MACオタってIntelと同じだよな。
良くないモノでも製品化して儲けがでればソレでいいっていう考え方がソックリだ。
悪徳経営者なんかがこんな感じだよな。

その内決算時とか、金融アナリストに説明する頃にはハッキリするでしょ

>>493
禿同。
K5製品化だけは汚点だけど。

また変な馬鹿が暴れてるのか？

悔しくっても、Athlon64X2は2.4GHzで初っぱなから出てきたんだよ。
絶対出ないと吹聴して回ってたからってファビョるなよな。気色悪い。

>>486
Meromが高ILP路線だけどね。

悲惨なまま発売して自滅したのはK5だけだよな。
以降の駄目計画は発売前に消滅している。

世界中巻き込んで派手にクラッシュしているどこかのアレよりよほどマシじゃないか。

8issueで思い出したが、
確かAlphaのEV8が8issueだったような希ガス。
その分、SMTを4thread走らせて
CPUリソースをビジーにする計画だったらしいが。

案外2コアで8命令じゃねーのか？ｗ

SSE2は現状実行ユニット不足気味だから、Meromなら倍にでもなればすぐ4issueくらい楽に埋まるだろ。
PenM系は大半の整数演算命令のレイテンシがMMXも含めて1だからな。

>>506
パックド浮動小数演算の場合、須らくレイテンシが長いので、他の性能を犠牲にしてでもクロックを上げたほうが速い。
その路線で引っ張ってきたNetBurstより性能を落とすわけにはいかないから、SIMDユニットを倍増するわけよ。

ユニットが倍なら半分程度のクロックで同程度のスループットを得られる。

＞もちろん、μOPsへの分解数は同様に大きく、その分を高クロックではなく３wideから
＞４wideへと強化することで性能を稼ぐというプランも考えられないわけではない。
＞しかし、これだと並列性を抽出する能力が大きく求められるため、 そちらの面での
＞消費電力拡大が心配である。 なぜならば、並列性向上に必要なハードウエア量は
＞並列度に対して比例関数ではなくて組み合わせ論的に急激に増えるからだ。

＞単純な並列性向上では性能向上効果より消費電力増大効果が上回ってしまい、電力効率面からは
＞逆に性能が落ちてしまったりする。 (これはPARROTアーキテクチャの論文でも指摘されている。)
＞これはILP水準を上げれば上げるほど深刻な問題である。 ILP水準を上げれば上げるほど
＞並列性を増すための実装コストは増し、 逆に効果の方は頭打ちになる。並列性抽出機構に
＞斬新な新技術でも導入されない限り４wideへの過度な期待は禁物というのが以前から変わらない
＞当サイトの見解だ。(Hyper-Threadingが実装されていれば並列性抽出能力を上げないでも
＞並列度を上げられるため、 ４wide化の効果がより期待できるのだろうが．．．)

あむど(笑)

>>504
たしかAMDはSMTな物なんか作って無いよな？
次の世代でSMT実装する予定なんてあるのか？

既存の32ビットアプリを走らせて演算ユニットをフル稼働させる必要があるかどうかは疑問だな。
Intelはよほど65nm後期に導入するリーク電流1/1000技術に自信があるんだろう。
HyperThreading使わないってのも疑問だしな。フラグシップモデルに限りenableってのもありうる。

それでなくとも、64bitモードは既存の32bitアプリでは使えない。
ここで「仕切りなおし」ができるわけだ。
コンパイラのスタティックスケジューリング頼みで演算ユニットを増やしてきてもなんら不思議はない。
そのためのレジスタ拡張だろ。

>>509
いや、8issueのK9はキャンセルになったというK9の話。
同じ記事書いた中の人によれば、キャンセルになった理由は

It was an 8 issue really wide and complex core.
They ran simulations and found it wasn't going to be much faster than the K8,
so it died, and the K10 replaced it.

シミュレーションしたら、期待した性能にならんかったからだそうだ。


まぁ、ほんとかどうか知らんけど。

>>510
I couldn't understand that you said.

>>511
あぁ、なるほど。
でも、その文章はSMTに関する物では無いね。

AMDはSMTを実装したくないのだろうか？
それともSMTで特許がらみの問題でもあるのか？
または、アーキテクチャ構造上SMTを実装するだけの価値が無いとか？

http://pc.watch.impress.co.jp/docs/2004/1109/kaigai02.jpg
4wideから8wide化で
IPC　 　 +16％
Energy　+70％

>>514
むむ。

ところで、その絵がリンクされてる記事どこよ？
探してるんだが．．

http://pc.watch.impress.co.jp/docs/2004/1109/kaigai133.htm

>>516
バックナンバーにリンクが無いだけですか。そうですか。

ところで、これはIntelの話なわけだけど．．
AMDはAMDでまた別な話にならんか？

かつて報じられたAMD K9/K10についての情報ってのわ、こんな感じす。
http://www.xbitlabs.com/news/cpu/display/20031016140742.html
　・スレッド並列性重視のアーキテクチャ
　・CMP
　・大規模MPサポート
　・10GHz(!)
　・従来より遥かに大規模なスーパースケーラとOoOE
　・大容量キャッシュ
　・マルチメディア拡張命令追加
　・分岐およびメモリプリフェッチのためのヒント命令追加
　・GHzクラスのI/O
　・仮想化とセキュリティ機能
　・静的／動的電力管理機構
単に流行のキーワードを羅列しただけのような気もするすけど、基本的にNetBurstの後追いのリッチなコアを
想定していたことわ明らかす。競合する技術の歴史って次世代で立場が入れ替わる例が数多くするすけど、
明らかにIntelよりアツい代物を想定していたと思われるす。キャンセルされるのも当然すね(笑)

録音と並ぶなんとかって言ってた人いたけど、録音そのまんまに見えるんですけど。
本当に別人？脱線失礼。

>>509
ttp://www.geocities.com/andrew_f_glew/cv-glew.html

一時期、元Intelの主要アーキテクトのAndy Glew（SMT推進者）雇ってたぐらいだから、
SMTも当然、考慮してたんでしょう。
多分、K9がキャンセルになった事と彼が揉めて止めた事とは無関係じゃないでしょうな。

>>520
世の中って広いだろう？

Macオタは名前の通りMac以外全部否定するからな。
でも他を貶めるレスはよく見るけどMacを褒め称えるレスってあんま見ないな。
なんでだろ。

ttp://pcweb.mycom.co.jp/news/2005/06/18/102el.gif
結局、SMTはcomeing soonじゃ無くなったって事？

キャンセルしたAMDはエライよな。
Intelなんかその場しのぎでPentiumD作るくらいなんだから。

一度走りだしたプロジェクトを中断するのって大変だもんな。
特に既に相当のリソースをぶち込んでた時とか…

>>486(ﾌﾟ
インテルには捨てる金があったがAMDにはなかった。

まあ将来はわからんけど
今最強なのはAthlonってことで
淫もあむも次世代は性能伸びなさそうだシナー

>>520
録音は滅茶苦茶言うがあまり個人叩きをしないし、必要な時は自分のPCでベンチ
取ったりもする。MACｦﾀは外国のソースを誤読したり、噂程度のソースを自慢気に
貼りながら個人叩きを目的にレスをする。まだ録音の方がマシ。

俺は、技術的な話で追い詰められるとすぐ話題ずらしたり人格否定から入る所
から、きこり＝MACｦﾀ　だと思う。

>>529
録音の取ったベンチって？
奴の所持マシンって何よ？

>>524
SMTなんてどこにも書いて無いし．．．

>>528
SPARC野郎ですか？

>>521
何その人の経歴w
Intel → AMD → Intel

>多分、K9がキャンセルになった事と彼が揉めて止めた事とは無関係じゃないでしょうな。
くあしく！

Socket M2 Processor Roadmap; FX-62 and Athlon 64 X2 5200+
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2587

AMD最近開発遅くないですか?

>>534
結局ウルトラが出なさそうなG70と一緒。

>>535
出そうと思えば数週間程度で出せるG70ウルトラと同じ？

>>534
AMDの開発が早かった事ってあったっけ？

K6とかAm386とかｗ

K9川崎

今ごろFab30のAPM3.0を吸収して巨大化したAPM4.0FXが
ドレスデンの市長を暗殺して人類改造を始めている予感。

>>534,>>537
AMD went underground to evade Intel attacks.

>>206
今以上に早い・・・を今から作るのは無理だな。タイムマシンでもない限り。

今以上に速い・・・なら可能だが。

SMT=Surface Mount Technology、という意味なら(違うと思うけど)、面実装パッケージのCPUもAMDは提供してますよ

http://www.hardocp.com/news.html?news=MTU0MjEsT2N0b2JlciAgLDIwMDU

AMDからわ主要アーキテクトもどんどん逃げ出しているす。
　Fred Weber http://news.softpedia.com/news/At-AMD-Phil-Hester-Will-Replace-Fred-Weber-The-Ex-CTO-7976.shtml
　Jim Keller http://www.pasemi.com/about/team.html
等々。。。

M2から内部（HyperTransportか？）倍率が
200*n→333*nに変わるらしいという話だが、
性能うｐに影響するの？

>546
それがマジなら、939DUAL-SATAIIはどうなるんだろ。

>545

昔読んだ、星界の紋章の２巻の一節を思い出した。
自分のプライドを維持するために、周りに穴を掘る、ってヤツ。

そんなことをしても、何ら自分が高い位置に立てるわけでもないのにな。

無為な努力をするより、Ｉｎｔｅｌ次世代スレででも技術的な夢でも語っていてくれ。
NetBurst大好きなんだよな、確か。

>>548
そうすか？以前も書いたように私わ あなた方を見ているとこれを思い出すす。
http://www.drc-gb.org/open4all/service/open4all_presentation/Image2.jpg
"ostrich policy"で検索して見るのも良いかもしれないすね。。。

君はこのスレに必要無いってことには気づかないようですね。

ところで星界の紋章って何かと思ったらアニメすか(笑)
勉強しないでそんなものばっかり見てるすから、アム虫化するんじゃないかと思うす。

以前も書いた、なんて話が出たから思い出したんで聞いてみるけど、
かなり前の方のスレで、

>その通りすけどIntelの言うMaximum Powerわ、他のプロセッサベンダより厳しい可能性が高いす。
> >>781のリンク先が参照しているIntelのSocket423 Pentium4の熱設計ガイドを読むと、図中のMax. Powerわ
> 全ての電力管理機能をきった状態の仮想的な値に見えるす。
> 一方、AMDの言い分が本当だとすると彼らの「最大」消費電力わ、あくまで高発熱のアプリケーションで取った実測値で、Intelの「最大」より低そうす。
> 少なくともPowerPCベンダ(IBM, Freescale共に)の「最大消費電力」わ、専用アプリを使った実測値す。
> AMDも同じことをやっている公算わ、高いかと思うす。

との主張に対し、

>この発言のソースはどちらにあるのでしょうか？
>“熱設計電力”ではなく、”消費電力”をAMDが示している資料があるのであれば興味深いので。

と返された後の、ソースの提示はどうなってるの？
提示できないんだったら、後ろ３行は単なる言いがかりだと思うんだけど。
都合の悪いつっこみを無視する、って姿勢は、自ら示したその絵の通りじゃない？


ちなみに、AMDに悪いニュースもそれはそれで受け止めるよ、俺は。
別に必ずしもAMDのCPUじゃなきゃイヤだ、って訳じゃないし。
そのとき一番自分のニーズに合ったものを選ぶだけだしね。
速くなくったって、C3/C7に存在価値があるように。

ただ、少なくても、AMDがいたからこそ、
Intelの殿様商売もちっとはマシになったとも思うわけで。
PenM系が早期に主力に据えられたのも、AMDの追い上げがあっての事だと思う。
そういう意味では、まだまだAMDにも頑張って欲しいと思うけれどね。ユーザーの利益のために。

個人的な見解では、特定のベンダに固執する姿勢こそが、正常な判断を鈍らせるものと思うけどね。
AMDにしかり、Intelにしかり、ね。
賢い消費者にならなきゃ。

アニメ？
一応小説版だが。

それとも、某氏はアニメを読むのか？

>>551
何故このスレにMACオタが張りついているのか知らんが、
おまいは PowerPC オタなんだろ？
それともAMDの次世代が気になってる、隠れAMDerなのかYO! w

>>552
せっかくあぼーんしてるのに、わざわざ引用するなよ。

>>552
　　---------------------
　　”消費電力”をAMDが示している資料
　　---------------------

話の流れについて来ていたら判る筈すけど。。。当該スレッドの776を読んで欲しいす。再録すると
　　---------------------
　　776 名前：Socket774 投稿日：2005/04/05(火) 19:44:40 ID:7dXOnFX8
　　Thermal Design Power (TDP) is measured under the conditions of TCASE Max, IDD Max, and VDD=VID_VDD,
　　and include all power dissipated on-die from VDD, VDDIO, VLDT, VTT, and VDDA.

　　ttp://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/30430.pdf
　　---------------------

あぼーんに囲まれる生活

>>543
>SMT=Surface Mount Technology、という意味なら(違うと思うけど)、面実装パッケージのCPUもAMDは提供してますよ
SMT、SMTって言ってるのは "Simultaneous Multi Thread" っていう意味で言ってるのでつ。

文盲か？
>“熱設計電力”ではなく、”消費電力”
って書いてるだろ。

つか、もう一回同じ流れになるのは避けたいんで、まとめるけど、

その後の、

>ちなみに仮に>800で言っているような条件での実測値をTDPに用いている、
>という主張であり、より過負荷な状態では消費電力が大きいと言われるのであれば、
>VID_VDD(1.50V) * IDD Max(57.4A)
>を超える電力がCPUで消費されるということでしょうか？

という問いに対し、

>IDD_Maxわ電源設計に使う数値すから、これを超えることわ無いと思うす。
>ただしこれ瞬時値なんで、今時の電力管理機構付きのプロセッサで消費電力とイコールになることも無い
>筈す。

と答えてるわな。
んで、これが正なら、

>でいくと、VID_VDD * IDD Max = 1.5 * 57.4 = 86.1 Wとなり、
>and include〜以下の部分が仮に加わるとしても、TDP 89Wを超えることは
>理論値でもほぼあり得ないと思いますが。

となり、
仮に、おまえさんが示したのが『“熱設計電力”ではなく、”消費電力”』だったとしても、

>一方、AMDの言い分が本当だとすると彼らの「最大」消費電力わ、あくまで高発熱のアプリケーションで取った実測値で、Intelの「最大」より低そうす。

は偽となる。

んで、これが正となるソースを出せと言ってるの。


>all
スマソーリィ

>>559
>>556のAMDの文書に示されているようにTDPわ"measured"された消費電力ということになっているす。

under以降は読めないのか？

>>561
　　---------------------
　　under以降は読めないのか？
　　---------------------
測定条件部分に何か変なところがあるすか？
Idd_maxわ、チップの仕様書に明記されている値すから、電力管理機構を全て落とすというような実験的な
状況で収集された測定値でわ無いことが示されているす。

それより昔のスレッドの話を持ち出すなら、AMDわ仕様書に平気で嘘を書く会社だとアム虫仲間すら
認たことを思い出すと面白いかと思うす。
　　-----------------------------
　　782 名前：Socket774 投稿日：2005/04/05(火) 20:03:49 ID:SdEFcWBv
　　>>778
　　まあ、嘘には違いないな。
　　会社の決算予想と同じように、発表している値が
　　控えめだからかまへんけど
　　-----------------------------

単に開発者向けサポートの悪さを示す一例に過ぎないすけど。。。

んで？

>IDD_Maxわ電源設計に使う数値すから、これを超えることわ無いと思うす。

だよな。

んで、仮に、このTDPが実測のものだったと仮定しても(俺には、IDD他の条件がこの時には
この発熱になります、と書いてあるようにしか見えないが)、

>一方、AMDの言い分が本当だとすると彼らの「最大」消費電力わ、あくまで高発熱のアプリケーションで取った実測値で、Intelの「最大」より低そうす。

が正となる、つまりこのTDPを超える発熱が生じるという根拠は示されていないが？

>>564
　　-----------------------
　　TDPを超える発熱が生じるという根拠
　　-----------------------
>>559で引用されている私の書き込みの中に回答があるすけどね。。。
電力管理機構を内蔵したプロセッサでわ「測定」された最大消費電力が、(電力管理を落とした)「仮想的」な
最大値と同じ値になる保証わ無いす。

んで、その過大な消費電力は、どこから生じるの？

概略計算だけど、
>でいくと、VID_VDD * IDD Max = 1.5 * 57.4 = 86.1 W
というのは示されてるよね。

つまり、電力管理を落としたら、IDD Maxを超える電流が流れると言いたいの？

それは
>IDD_Maxわ電源設計に使う数値すから、これを超えることわ無いと思うす。
と矛盾しないのかい？

>>566
とりあえず理解にわ至ったみたいすね。
　　------------------
　　電力管理を落としたら、IDD Maxを超える電流が流れる
　　------------------
その通りす。そして、正常動作している製品としてそのようなことわ起きないすから、IDD_MAXにわ
そういう状況わ考慮されていないす。（そもそも電力管理アリでの実測値だし)

例えば「仮想的」な状況の一例として、L2の全てのSRAMがひたすらフリップフロップを繰り返すなんてのが
挙げられるすけど、プロセッサの動作としてそんなこと有り得ない訳す。

>そして、正常動作している製品としてそのようなことわ起きないすから

これが正とするなら、使用時に決してTDPを超える事がない、というのも真になるわな。
仮にこれを正とすると、

>Intelの「最大」より低そうす。

が偽となるね。
現に、リテールクーラー使ってもEIST発動する環境が実在するんだから。


んで、何か誤解しているみたいだけど、

>Idd_maxわ、チップの仕様書に明記されている値すから、電力管理機構を全て落とすというような実験的な
>状況で収集された測定値でわ無いことが示されているす。

については根拠がないと思うけど？

・チップの仕様書に明記されている＝電力管理機構を含んだ最大値

という点が正である、とはだれも言っていないし。

まさか、どこぞの会社のように、

>部品屋さんすから、顧客からの要望でああいった数値を公開してるんだと思われるす。結局のところ、
>PCなんて安くないと売れないからすよ(笑)
>システムベンダとしてわ、余裕がある数値を示されるより、必要十分なぎりぎりの値の方がコストダウンノの
>限界が判って便利だったんじゃないすか？

なんてことを考える会社が存在するとは思えないし。

頼むからMACオタの相手するのやめてくれ。
あぼーん出来ない。

>570氏

横やりが入ったら止めようと思ってたんだけど・・・
スマソ。これで最後にする。


>569に追記

ついでに言うと、『高発熱のアプリケーションで取った実測値』なんてのもどこにも書いてないな。


結局この話の過程で分かった事は、
思いこみだけで真実のように書いている奴がいた、ってことだけだな。

IDD Maxを超える事がある、ってのも、結局ソースがある訳じゃなく、
一般的に言ってそういう事もある、ってだけの話だったし。

具体的なソースがない以上、話を続けるのも迷惑だろうから、ここで打ち切ろう。

スマソ >all


>macオタ氏

とりあえず、この話を続けても、埒があかんことは分かった。
一般論は分かったが、具体論がなければ納得はできんよ。否定もしないけれど。

>>569-571
　　-------------------------
　　>Idd_maxわ、チップの仕様書に明記されている値すから、電力管理機構を全て落とすというような実験的な
　　[中略] については根拠がないと思うけど？
　　-------------------------
実測値ということわ、使用しているチップわ出荷版と同じ製品・構成であることわ明らかす。

　　-------------------------
　　『高発熱のアプリケーションで取った実測値』
　　-------------------------
これ自体わ、>>552に引用された私の書き込みに有る通り一般的な手法なんで、特におかしい話じゃ無いす。

　　-------------------------
　　なんてことを考える会社が存在するとは思えないし。
　　-------------------------
現実にIntelわTDPに対する余裕を製品の差別化のために使えると指導していることを知っておくと良いかと思うす。

571の通りなんで、これ以上反論はしないよ。
結果は人気なり市場なりが出してくれるだろうさ。短期的には無理でも。

近々MACを買う予定だから、
そん時はPowerPCの話でもしよう。別なスレで。

そのころにはPowerPCじゃなくてインテルハイッテルだったりしてｗ

Intelの熱設計に関する指導わ、こんな感じす。
http://developer.intel.com/design/pentium4/guides/249203.htm
　　------------------------------
　　Figure 13 plots processor performance with the Thermal Control Circuit enabled versus system
　　cooling capability. System designers must evaluate the tradeoffs between cooling costs and risk
　　of processor performance loss to determine the optimum configuration for the end user.
　　------------------------------

>>573
　　--------------------
　　近々MACを買う予定だから、
　　--------------------
その節わ、またよろしくお願いします。

これだけ煽り立て、噛みついておいて、

>その節は、またよろしくお願いします。

はないだろと…(;´Д｀)

すべて自演だねえ。　あほくさ

またペニスな人来てたの？
相手するだけ無駄だよ。英語まともに読めてないのに英語のソースしか持ってこない
し、立場悪くなるとすぐ話すりかえるし。ただ荒らしたいだけな香具師だから。

このスレ急に糞化したな。

荒らしは存在自体が不要なんだが。

計画だけ立派で実際のCPUがダメポだと困るよな。
というか何でAMDの次世代について語るスレなのに
MACオタはIntelのことについて語ってるんだろう。

Σ(ﾟﾛﾟ*)まさか日本語が読めないの！？

>>549
目と耳を塞いで敵から隠れた気になってるバカな動物だと悦に入っているが
実際は周囲を注意深く観察する為に耳を地面に付けている行動だとは気が
付かないバカな自分という自虐ネタなの?

>>582
そういう気概を持って、以後アム駝鳥ってコテハンでも名乗るなら少し感心するす。
でも>>579-581あたりを読んでもそう言ってられるなら、やっぱり都合の悪いことに目を塞いでるんでわ？

おまいら、お茶でも飲んでもう少しおちつけや

(´・ω・`) つ 旦

昔雑音スレで見た流れだな

ま、どうせMACヲタが何を言おうとAMDはそれなりに良い物作ってくるだろ。

ただ難癖つけるだけの馬鹿ってことかね。

>>583
己の無知と私の気概やコテハンの使用とは無関係だと思われるが。
「ダチョウ」はバカだと思い続けたいのは個人の自由だがそれは正に
「ostrich policy」だとは思わないかな?

>>587
　　-------------------
　　「ダチョウ」はバカだと思い続けたいのは
　　-------------------
もしかして、単なる慣用句だってことを知らなかったすか。。。前言撤回して虫認定してあげるす。
お仲間と同レベルになれて良かったすね(笑)

で、人格攻撃か…まったく雑音と同じ流れで笑えるｗ

わざわざカッコ付きで書いてあげてるのに理解できないのか・・・

ネタが無いと荒れる．．
じゃあ、俺がネタをふってやる。

HyperTransport の AMD-8131 PCI-X トンネルチップがあるが
これを PCIe に置き換える計画は無いのだろうか？
ttp://www.amd.com/us-en/Processors/TechnicalResources/0,,30_182_739_9004,00.html

どうみてもPCI-Xはニッチな希ガス
つうか、AGPまでもがPCIeで塗り替えられつつあるのが現状なのだが．．

>>590
だってカッコ付きの「ダチョウ」の意味って、私が思う思わないに関わらず盲目ってことだし(笑)
脳内用語で特別な意味が付加されるなら、まず解説してから使うことをお願いするす。

>>591
サードパーティのPCI Expressチップセットは既に出揃っています。
PCI Express tunnelはNVIDIAとULiが出しています。
既にサードパーティが先行している分野に今更AMDの出番はありません。

>>591
Appleが新型Power Mac G5で、既にコレを採用しているす。
http://www.broadcom.com/products/Enterprise-Small-Office/SystemI-O-Chips/HT-2000

ペニスは自分で「アム虫」と忌み嫌う存在の本拠地に態々乗り込んでまで相手して欲しいみたいだから
その行動に敬意を示しつつ無視ってあげればそのうち泣いて帰るでしょ。

>>591
いま鯖向けにPCIe搭載する理由がわからん。

PCIeだと動作検証に物凄く時間かかりそうだな。
安定して動くことが大前提な鯖では、PCI-Xで大抵足りるのでは内科医

>>595
HPCクラスタ向けに使われているInfinibandカードなんかで、既にPCI-X -> PCI Expressへの移行が
進んでいるす。
http://www.mellanox.com/technology/shared/InfiniHost_Architecture_WP_160_JPN.pdf

>>593
>既にサードパーティが先行している分野に今更AMDの出番はありません。
確かにAMDが出すのは今更感があるかもしれんが、
いつまでもPCI-X tunnelのままで行くのは考え物だと思うが．．．

>>596
今現在はそうかもしれんが、
将来PCIeをCPUに統合するという噂もあるわけだし．．

PCI-Xってそんなにニッチ？
自作含む一般ユーザ向けの市場とサーバ市場を比べると
数的には確かにニッチだけど…

>>599
Athlon64はPCIe内蔵でOpteronはPCI-Xという棲み分けはダメ？

現世代の話の上、それほど新しいネタじゃなくて失礼するす。AnandTechのこれ。
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2587
Q2'06の時点でシングルコアわAthlon 64 4000+ (=2.4GHz)が上限。Intelが4GHz手前で足踏みしてるのと
同様に、AMDも「熱の壁」に突き当たって3GHz手前からちびちび小出しにする羽目になりそうす。。。

私わ若干反アム虫フィルタで悲観的な見方になるんで、皆さんの希望的観測を募集中す。

現時点でもFX-57が2.8GHzを達成してるとだけは言っておく。
AnandTechはSocketM2の話。

>>546-547
333MHzベースになるのはHyperTransportも一緒なのかどうか不明だけど・・・
(コアクロックが333MHzベースになるのはほぼ確実らしい。)
多分、HyperTransportは200MHzベースと333MHzベースの動作モードの両対応に
なるんじゃないかな？
移行期には現存のチップセットが使えないと色々困るだろうし。

HyperTransportの帯域については3DMark05で、動作クロックを変えて調べてみたけど
400MHz(200MHz*2)まで落とすと、顕著な性能低下が出たけどそれ以上は誤差レベル
の違いしかなかったから、I/Oリンクとしてならそれほど性能に影響はないかと。

>>598
むしろ、今のPCI-X tunnelのままでいいような気がする・・・
移行期にはPCI-ExpressとPCI-Xの両方が使える環境があったほうがいいけど、移行が
ある程度進めばPCI-Xなしが主流になるから、今の状態は理想的な状態だと思う。
未だにPCIどころかISAが生き残ってる分野もあるくらいだから、移行が進行してもPCI-Xが
全滅ってことはないだろうし。



・・・それにしてもあぼ〜んがいっぱいあるな・・・

>>600
>Athlon64はPCIe内蔵でOpteronはPCI-Xという棲み分けはダメ？
AMD的に Opteron はサーバからワークステーションを範囲にしてるはずなんで、
ワークステーション分野ならPCIeの方がその恩恵が多分にあると思うのだが．．

一応
google の PCI-X と PCI-Express 関連ページ数の比較
PCI-Express　8,040,000 件
PCI-X　　　　2,090,000 件

PCI-Express と PCI-X の仕様を見てみようと思って
以下に行った

PCI-SIG - Specifications
http://www.pcisig.com/specifications

なんだこのサイトは、メンバー以外仕様が見れねーのかよ！
なんてけちくさいんだ。

次期OpteronではSocket FでCPUにPCI-Expressを統合する話があるようだけど、
これにグラボを繋ぐのではなくて、例えばSAS-HDDを

　　　　　　　　　　↓PCI-Express接続
HDD----SAS------cpu----メモリ
　　　　　　　　　　 　　　|
　　　　　　　　　　　　North

こういうのって意味ありますか？
HDDは絶対速度が遅いから、これで多少のレイテンシを削減しても効果は薄い物でしょうか？

>>607
現状ではHDD自体の速度が遅いのでそれ以外を速めてもにんともかんとも・・・・

水道管を太くしても水圧がたいしたこと無いので流量はほとんど変わらんという・・

>>603
個人的には、PCIe内蔵も必要ないと思う。HT-PCIe Bridgeでいい。
タイミングで、MemoryのFB-DIMM コントローラの内蔵は必要になるだろうけど。

>>609
しかしFB-DIMMの立ち上げを引っ張っていたintelが遅れたから
AMDは何時に成る事やら…

>>606
PCIEはHT対抗でIntel主導で作られた規格だからな。

>>609
安価なクラスタ組むときにPCIeやPCI-Xのレイテンシが足を引っ張るって
話があるから内蔵は効果あるとおもうよ。
高いクラスタはHT直結の専用チップ使うからどっちでもいいだろうけどさ。

>>611
>PCIEはHT対抗でIntel主導で作られた規格だからな。
Intel主導で作られた規格でもAMDが使用していけないわけがない。
規格として成り立っている以上AMDにもそれを採用する権利はある。

さらにHyperTransportとPCIeに関して言うと、
PCIeは、主にI/Oバスに限定した規格であるのに対して、
HyperTransportは、CPUバス、I/Oバスなどに幅広く適応した規格だ。
なので、競合しているのはI/Oバス部分のみとなる。

理想的なのは、HyperTransportをCPU、チップセット間の専用バスとして使用しつつ、
周辺機器やコントローラを接続するI/Oバス間はPCIeで棲み分けるのがベストじゃねーの。

つーか、最終的にはそうなると思う。

>>613
>>611はPCI-Eはintel主導だからこのスレの住人は
みさせてもらえないんだよっていうジョークだとｵﾓﾀ

>>614
ﾍﾟﾀﾜﾛｽ
そういう事かYO！　マジレスしてもうたがな。

ちなみに言っておくと、PCI-SIGはどこのメーカにも依存してない、
PCI関連の規格をまとめている団体ですよ。

>>599
>>244

とりあえずM2は予定通り出そうな予感

マルチに載せるCPUはK15ぐらいですか？

逆だろ。

HTがPCIe(3GIO)対抗だっての。

>>619
対抗じゃないと思う。
少なくとも今のHyperTransportはCPUバスとしての使われ方が一番多い。

それに、
広幅バス→狭幅ポイントツーポイント接続
となるのは時代の流れ。
他方を意識しなくても必然的にそうなる。

外部デバイスもHypetTransportにしちゃえって狙いもなかったわけじゃないから
一応対抗はしてたような。

てかHyperTransportのが3GIOより発表先じゃなかったっけ

荒らすつもりでいうんじゃないけど、その辺の話はintel次世代CPUスレで
数週間前に見た希ガス・・・

皆様、ちゃんと読んで下さい。

the HyperTransport Consortium
ttp://www.hypertransport.org/

Direct Low Latency Peripheral-to-CPU Connections
ttp://www.hypertransport.org/docs/wp/HTX_wp_final.pdf

>>621
対抗も何も自社製品のためのバスだろ？
そもそも作らなきゃ、自前のバスなかったんだから。
いつまでもAlphaのEV6バスをライセンスで使ってるわけにもいかんだろうし。

オープンにした理由は単純に開発負担減らすためでしょ。
（もちろん自社技術を広める理由もあるだろうけど）

http://tweakers.net/nieuws/39753
なんかAMDもSocket FからLGAになるみたいだね。

さすがにPinだと無理なのかな。
なんかLGA775と違ってゴツゴツしてる感じに見えるな。
ドイツっぽい？

いよいよパクリか

陰照もパックてるし

Land Grid Array (LGA)
ttp://en.wikipedia.org/wiki/Land_grid_array

LGAが必要なほど高クロックに走るとは思えないのだが

>>630
クロックじゃなくて、メモリの配線遅延を気にしてるんじゃない？

SocketFて事はOpteronだから、PCI-Express乗せる影響でない？
あれ確かデータクロック2.5GHz、次期規格2.0だと5GHzになるんだよね。

メモリコントローラとPCIeコントローラを内蔵したデュアルコアOpteron
(; ´Д`)ﾊｧﾊｧ

Leaked Pictures of Socket F
ttp://hardware.slashdot.org/hardware/05/11/08/1310205.shtml?tid=142&tid=137

英語訳した奴のをコピペ

The first photos of AMD's Socket F have emerged on our Gathering of Tweakers
forum. In May we wrote that AMD had a new processor socket on its roadmap. The
new footprint should have 1207 pins and is intended for multi-Opteron servers.
To make possible a processor with support for DDR memory on a DDR2-footprint
and vice-versa a new socket was needed. The extra pins that are available are
according to reports for an integrated PCI-Express controller on the
processors. Noticeable in the photos is the clear separation in the middle of
the socket. This seems to indicate that each core of the dual-core Opteron has
its own group of pins, and so works as two processors.

AMDはIntelみたいに爆熱、大消費電力には走らないよね？？？

Socket F photos
ttp://img259.imageshack.us.nyud.net:8090/my.php?image=0015ep.jpg
ttp://img259.imageshack.us.nyud.net:8090/my.php?image=0024yp.jpg
ttp://img259.imageshack.us.nyud.net:8090/my.php?image=0032cd.jpg

>>635
http://www.tomshardware.com/cpu/20050725/images/sockets.gif
http://www.pcper.com/images/reviews/129/powercooling.gif

AMDuserには

アフォの淫厨みたいに、まだ定かでない次世代CPUについて妄想を語る者はおらん。

よ　っ　て　こ　の　ス　レ　は　終　了　。

再開

別に語る人間がAMDuserである必要はないわけで。

今度はAMDが爆熱、低性能になるかもな。
両者とも電力当たりの性能を重視しているはずだから、
それはないんじゃない。
爆熱、高性能を目指すなら単なるバカだとしかおもえんけど。
必要な時以外はクロック下げて使うからいいんじゃない？

必要なとき意外はクロックを下げるのは電気代的には良いのだが、
何時どんなときに電流が最大になるのか予想できない分、
ムダに大きなマージンをとった電源容量と冷却の風量が必要なことは変わらん。

>>641
AMDが現行と同レベルを保ったまま性能を上げたにも関わらず、インテルCPUが発熱を下げたことによりAMDが相対的に爆熱になった、
とか言われたらﾜﾛｽ

x86アーキテクチャにもFoxton Technologyが必要だな。

>>643
IntelがWillamette出すまではK7って爆熱コアの名をほしいままにしてたな。
物事は相対的なものだよ。ま。

HyperTransportはPCI Expressの候補のひとつだったんだよ。
実質PCI-SIGがIntelの支配下にあるので実現しなかっただけで。
LGAを採用するのはピン密度を上げるため。高周波特性はソケットを使う限りPGAと変わらない。

>>642
元からクロック可変技術は平均電力を下げるために導入された技術よ。
ただ、あの手の技術ってVRMがマザーにあるため、
キメ細かに制御不能（モッサリ）だし、CPU（コア毎でなく）単位になってしまう。

970MPはコア毎制御可能らしいが、どうなってるのかな。
マザーにコア分VRAM搭載してるのかな。

http://www.hkepc.com/bbs/viewthread.php?tid=503057
SocketFは2007年中期って書いてあるが、そんなに遅かったっけ？
これが本当ならDDR2やPacificaは現行ソケットで出すのかな。

俺はもう来年の夏の終わりあたりに出たほうを買うことにするよ。

>>647
ttp://pcweb.mycom.co.jp/articles/2005/10/30/fpf1/
ttp://pcweb.mycom.co.jp/photo/articles/2005/10/30/fpf1/images/008l.jpg
一応、通常動作とDoze（低消費電力モード）だけはCore毎に独立してるらしいな。
C1Coreはオフにも出来るみたいだが。

>>642
そこでintel式TDP。
普通の使い方してたらここまで高負荷が続くことはありえない、と定率削減。

一般的なデスクトップに積めるCPUのTDPって
インテルがわかっていなかったのかな？
P6系が発熱が少ないからなのか？
上限TDP内でクロックをあげるのに作られたのが、
netburstかなと思うけど。

雷鳥以降AMDあまり増えていないから
AMDの方が先を読む力があるかもしれんな。
結局は上限TDPまで行って省電力のコアを作るという点では同じだけど。
P6系が圧倒的に消費電力が少なかったのもあるんだろうが。

雷鳥うんぬんと言うよりAMDは昔から一般用途の
デスクトップシングルCPUはTDP70W枠と
言うテル、昔の記事の記憶なんでソース忘れた
理由もよく覚えてない(英語記事だったキガスル)
母板にしてもソレ前提で仕様決めてたはず
(最近のデュアル対応なるまでは母板はTDP80W設計)

歴代のAMDのCPU調べて味噌。K7の末期コアとか
一部無理してるもん除けばメインストリームは
70W枠は守ってたハズ
逆にいえば70W内ならなんでもいい的感覚だったんで
vsP6時代は熱い熱い言われたわけだが・・・

intelは130W枠ナノヨ、空冷限界がそうだから
それはわかってたんだが
ネトバの誤算はシュリンクしていってもリーク多すぎて
思ったように電力制限きかなかった事

>>653
で、デュアルコアが普及していく中で、AMDも空冷限界へまっしぐら？

65nmになるまでX2がメインストリームに降りてくる事はないような

いい加減、目覚めてほしい

>>653
AMDはK7を出す時から70Wくらいになるように作っていたのか。
P6の時は爆熱といわれていて、netburstが出てきてから
同等か優位になったわけだが、
またP6系の後継のmeromが出てきたらまたP6時代のように
不利になるんじゃないかな。
intelが130W出したから、AMDもそのうち130Wを出すかもよ。
ある意味、intelはAMDも目を覚ませたかもしれないな。

SocketM2のTDPって125Wじゃなかったっけ？
最高クロックでデュアルコアなFXがあるし。

>>658
FXやXEみたいなのはとにかく性能重視だから、
多少TDP高くても問題ないと思う。

逆に、普及帯であるノーマルのAthlon64 or X2（intelならPentiumD or 4）のTDPはある程度に押さえ込まないと困る。

M2の仕様は知らないけど今の939板はTDP110Wとかだったっけな
M2なっても最初は90nmでデュアルじゃからTDPは
939とたいして変わらない思う

X2コアがメインストリーム降りてくるのは65nm世代からじゃろう
65nm世代なればX2でもTDPは抑えてくるだろうし
今のX2も新fabが予定道理完成して生産キャパ増えるの見越して
出したと思う、予定より早く投入だったわけだし。

>657
K7で熱い熱いと文句いわれた事はK8で生かされてる
TDPはあいかわらずじゃけどCnQが通常のコアでも
イネーブルなったのは大きい、パロミノの頃は
モバイル系じゃないと同様の機能はoffされてたし
昔話なっけどメーカー用OEM品ならM系の名前ついてない
普通のXPなのにパワナウ搭載品とかあった
自作市場に出してと思ったもんだorz

>>658
ソケットのTDPとCPUのTDPは別なんじゃない？
現状でも、FXとX2上位は高いTDPにされてるけど、シングルコアは普通で、
だからってどちらも載せられるマザーは高い方を抱えきれなきゃいけない、と。

…判りきったことを偉そうに書いて済まん

ソケットのTDPは母板設計上の電力供給限界や耐熱限界の指定値だからね
つまりそれ以下はOKで設計してくれって事、実際の消費＆発熱はCPU依存
ソケＡ＞TDP80W
ソケ754＞TDP80W
ソケ939前期＞TDP80W
ソケ939後期＞TDP110W?
ソケM２＞TDP125W?

でもさ、110wの設計のﾏﾏﾝで30〜50wのCPU使ってるとちょっと安心感があるよね。

徐々に差が開いてきた感じす。
SuperPI-1M
　・Yonah/2GHz: 30sec. http://img2.pcpop.com/ArticleImages/0x0/0/172/000172093.jpg
　・Athlon64/2.57GHz(OC): 32sec. http://bigsky.in.arena.ne.jp/myrecord/pi64-32.gif

>>664
ほう



で済むのは普通の人間だろうが、このスレだといっぱい釣れそうだなｗ
3000+と7455ユーザーだがどうでもいいや

↓早速釣られそう

あぼ〜んがどうかしましたか？ｗ

もはや台湾筋の評価わ、こんな感じなんすかね。。。
http://img2.pcpop.com/ArticleImages/240x180/0/167/000167451.jpg

同じくpcpop.comで1MB L2のAthlon64 FX-57の結果も見つけたす。
http://www.pcpop.com/doc/0/98/98501_7.shtml

SuperPI-1M
　・Yonah/2GHz: 30sec. http://img2.pcpop.com/ArticleImages/0x0/0/172/000172093.jpg
　・Athlon64/2.57GHz(OC): 32sec. http://bigsky.in.arena.ne.jp/myrecord/pi64-32.gif
　・Athlon64-FX/2.8GHz: 31sec. http://img2.pcpop.com/ArticleImages/0x0/0/86/000086924.jpg

macオタ必死だなｗ
しかし、次の自作はPenMで組んでみようかな。

Yonahの出来がよさそうなことはメデタイ
AMDはOp側でまだ少し余裕はありそうだけど、デスクトップ側では
来年つめよられる可能性ありという感じですね。

Yonah出るころにX2もかなり値引きするだろうから期待。

ペニス消えろ

その写真だけ貼って、記事を見られないようにする辺りに作為を感じる。どーでも良いが。

つことで、その記事で面白いのはこっちの絵ね。
ttp://www.pcpop.com/doc/App/ImageShow.aspx?category=article&sn=000172094
X2の方は割愛するけど、同時実行時に比較的大きく落ち込んでる。

>>672
　　--------------------
　　記事を見られないようにする辺りに作為を感じる
　　--------------------
別に意図わ無いす。X2の同時実行時の成績わ、ここで見つかるす。
http://hirobee.jp/archives/2005/08/07/
　　====================
　　1Mを1つ実行すると、35.578s
　　1Mを2つ同時実行すると、36.859sと36.797s
　　====================
独立L2と共有L2の特徴が出て、面白い結果かと思うす。

http://www16.big.or.jp/~bunnywk/cgi-bin/superpi.cgi

30秒 Athlon64 2.8G Pen4 4.3G PenM 2.5G 相当か

L2キャッシュの共有ってパフォーマンス落ちるのか

M2がどれくらいいけるかだね…。
しかし、これでAMDの値下がりも期待できるか？

>>675
そうじゃなくて、同じアプリ2個起動したら1Mずつしか使えないだろ。
2.13GHzも同時にリリースされるし第二四半期には2.33GHzも出る。
64bit対応じゃないのが惜しまれるが。

64bitのMerom/Conroeは4issueの上に3GHz近くにまで達するから、
足回りだけがダイレクトに響くアプリ以外では、逆転が期待できる罠。

>>677
>そうじゃなくて、同じアプリ2個起動したら1Mずつしか使えないだろ。
それを言うなら、X2もL2:1M+1Mだが？

>>678
X2はもともとキャッシュ共有してないからシングルスレッドの時も
純粋に一つのコアが使えるキャッシュは1Mのままだけど
Yonahはキャッシュ共有型で元々2Mなのが1Mに減るってことでしょ

X2はもともとキャッシュ共有してないからシングルスレッドの時は
キャッシュの半分は仕事サボってる。もったいない。

来年のはどっちも期待できそうだね。

どっちのを買おうかな〜♪

一晩でこのスレッドどころか自作板全体の空気が一変したすね(笑)

DDR２/３対応ＡＭＤ64の新ソケットのおさらい

Socket S1　　 638Pin　モバイル用(Turion64、MobileAthlon64、Mobile Sempron)
Socket M2　　940Pin　デスクップ用(Opteron1XX、Athlon64X2、Athlon64、Sempron)
http://www.expertspc.com/index.asp?Language=JP&DataId=192&Status=Reports

LGA1207　1207Pin　サーバ用(Opteron2XX/8XX)
http://72.14.203.104/search?q=cache:1C2WQv0rnhkJ:www.beginnerspc.com/+LGA1207&hl=ja&client=firefox-a

>>677
2.33G出るのは第三四半期だろ

どこが一変してんだ
Yonahはモバイル向けだし

　まあ、AMDユーザーは銘柄にとらわれず良いものを選ぶから
AMDを使っているんだろうから、実際にものが出て、価格も含めて
総合的に見て良いものであれば、普通に使うと思うよ。

今でもPenMで組もうかなーと思ったことはあったが高いのと選択肢なさ杉でやめた
Yonahもデスクトップには来ないよーだし、まあ焜炉が出たら考えましょ

自分の自作機の話はともかく。
AMDとしては65mm移行が来年中に順調に進むかどうかだなぁ
あと鯖ではPacificaがどれくらいで投入できるかも重要になりそう

65nmはたしかAMDは2007年第1期四半期だったよね。

クアッドコアが2007年第1四半期じゃね
65nmは2006年中

Yonah のSuperPI 104万桁　で話が盛り上がっている様子だが。

SuperPIってよくわからないが、桁数指定ってことはバタフライ演算かなにかってことだろ？
『プログラムが小さく、条件判断は少ない』
『扱うデータ量は多い』
『ある一瞬は部分的参照、同時演算』

データ量は、104万桁じゃ、PenM L2 に４分の１は入っちゃうし、
条件判断が少なければ、短いパイプラインのほうが有利だし。

桁数の多いSuperPIや、プログラム部分がでかい時、条件判断が多い時、
キャッシュミスヒット時などのベンチマークも見たいなあ。

後、I/Oアクセス性能も。

>>690
条件判断って条件分岐のことか？
条件分岐が多いのであれば、パイプラインの短い方が有利なのでは？

>>690
性懲りも無く事実を認められなくてトンデモ理論を振りかざすヒトが現れたみたいすね(笑)
　　--------------------
　　条件判断が少なければ、短いパイプラインのほうが有利だし。
　　--------------------
条件判断が少ないほど、分岐予測失敗の際にパイプラインを埋めなおすレイテンシが小さくなるすから、
長いパイプラインが有利す。

＞＞パイプラインの短い方が有利
有利なのは当たり前だとし、しかしながら同時演算＝＞不一致結果捨てとか、
命令先読み回路... 回路増加によるパイプライン化... という工夫をしてきたわけで　
Yonah のバランスはどうかな？　hammerはそれなりによかった。

といいたい。（文章力ねえ〜。ごめん）

それからpcpop.comが入手したマシンわノートなんすけど、ノートPCにI/O性能で負けるデスクトップってのが
あるとも思えないす。

>>693
認めたくない事実なのかもしれないすけど、混乱して無いすか？
　　----------------------
　　『プログラムが小さく、条件判断は少ない』 　(>>690)
　　----------------------

　　----------------------
　　＞＞パイプラインの短い方が有利
　　有利なのは当たり前だとし、　　　　　　　　　　(>>693)
　　----------------------

>>695
お楽しみ中申し訳ないが、一番混乱しているのは君ではないか？
スレタイを100万回読み直して、然るべきスレに行ってくれ。

>>696
いつもの流れだな。
知識で反論できなくなると、AMDの内容について話しているのに、出ていけだの然るべきスレに行けだの。

>>697
Yonahの成績やそのアーキテクチャを元に
AMDが取るべき対策や将来に期待するものを論じるならわかるが
単にYonahを餌にした人格攻撃では何の進展もないだろ？

＃なんでMacオタがここにいるの？　おめ、PowerPC以降のMacオタだろ？

各CPUメーカーは、パイプライン化はクロックを上げるために『しかたなく』
行っている.... ということを前提に話しているつもりだったけど。
（ごめん、文章力なくて）

>>699
　　-----------------
　　パイプライン化はクロックを上げるために『しかたなく』 行っている....
　　-----------------
それが、トンデモ理論す。パイプライン処理わ、時間方向の並列化と考えることができるす。
効率的な演算処理を実現するために採用された技術す。

http://pc.watch.impress.co.jp/docs/article/20000218/kaigai01.htm
＞パイプラインは、細分化されればされるほど1段のゲート数が減るため、原理的に高クロック化が容易になる。

スレに合わせて、ロードマップ

Athlon 64 FX-62 Windsor M2 Q2'06
Athlon 64 X2 5200+ Windsor M2 Q4'06
Athlon 64 X2 5000+ Windsor M2 Q2'06
Athlon 64 X2 4800+ Windsor M2 Q2'06
Athlon 64 X2 4600+ Windsor M2 Q2'06
Athlon 64 X2 4200+ Windsor M2 Q2'06
Athlon 64 4000+ Orleans M2 Q2'06
Athlon 64 3800+ Orleans M2 Q2'06
Athlon 64 3500+ Orleans M2 Q2'06
Sempron 3800+ Manila M2 Q3'06
Sempron 3600+ Manila M2 Q2'06
Sempron 3500+ Manila M2 Q2'06
Sempron 3400+ Manila M2 Q2'06
Sempron 3200+ Manila M2 Q2'06
Sempron 3000+ Manila M2 Q2'06

>>700
基本的にはR3000みたくIF RF EX MEN WB
の5パイプで済むって言いたいんじゃ？

まったくパイプライン処理やらないアーキテクチャだと1クロック当たりの命令実行量は低くなるよ。

ハイパーパイプライン化に限定すれば論旨は正しい。

この名前で見たくない人には大丈夫かな
694で入手したマシンがノートって言うことなんですが、リファレンスボードでなく実際に
ノートの筐体に入るところまで完成度があがっているのならすごいと思います。で、
pcpop.comでどんなノートか写真を探したんですが見つかりませんでした。どんなス
ペックなんでしょう？

あと、CPU-ZのBus Speedが1329.5MHzってなってるんですが、予定では666MHzじゃ
なかったでしたっけ？もし倍で動作してるのならチップセット＆RAM共にすばらしいOC
性能だと思うのですが、この表示はCPU-Zがまだ未対応とかそういうことなんでしょうか？

>>701
1段のゲート数が減るということわ、1段で可能な論理演算の数が減るということすけど？
更にステージ間に値を保持するラッチ回路が必要になるため、処理全体に必要な時間わ、かえって
長くなるす。

パイプライン処理を行わずに、パイプラインのみを細分化する意味わ無いす。

それっぽい。L2のレイテンシはDothanより減ってる（Intelの中の人談）筈なのにその氏ねベンチの結果では
15クロックだとか表示されてたし、どこそこ表示がおかしい可能性はある。


サンプルとしてはPIのベンチのやつのほうが新しいんで無いの。

>>704
来年早々に発売なら、今時分に試作品があっても不思議わ無いす。
　　-------------------
　　どんなスペックなんでしょう？
　　-------------------
当該記事わ、こういうタイトルなんすけど。。。「双核Pentium M、Geforce Go 7400??」
("Dual core Pentium M with Geforce Go 7400 Benchmark")
Geforce Go 7400搭載のデスクトップのマザーボードってあるすか？

CPU-Zについてわ、未対応なんだと思われるす。

>>705
NetBurstに関しては、そういう処理全体に必要な時間や分岐予測ミスなどの各種デメリットを
パイプラインの細分化により可能になったクロック向上で補おうとしたように記憶してるのですが。

>>707
えと、タイトルについてはこちらでも見ていました。で、実際に接続されている
HDD、メモリ、そしてメモリインターフェイスがどんなものかとか言うのがわか
ればなぁと思ったわけなのです。

で、実際のところBus Speed・メモリ速度がどうなのかなぁと。条件がどうあれ
結構なスピードで出来がよさそうなことは喜ばしい事です。
Athlon64X2使ってる身としては、あとはEM64にもはやく対応してほしいところ。

758 ：名無しさん [sage] ：2005/11/13(日) 11:00:11
SuperPIは要するにFFTベンチだろうから、FPUとメモリ・キャッシュがものをいうはず。
タスクマネージャで見ると、100万桁では8MBを使うようだ。

本来、多倍長数値の計算にFFTを使ってもランダムアクセスは回避できるのだが、
K6でライトアロケートをオンにすると遅くなったからSuperPIはランダムライトがあると
どっかで読んだことがある。
http://www.geocities.co.jp/SiliconValley-Bay/9439/negoto/ngt006.htm
ここだった。可能性としてはあると思う。

ライトアロケートがオフだと、L1ヒットしない書き込みのときに直接L2かメモリに書く。
L2に対するmovntqみたいな感じ。
L2→L1の余計なロードがないので再利用しないランダムライトには強い。
普通のライトバック式ならライトアロケートもオンだよな？

FFTの処理は、>>186で書いたマージソートみたいな流れで行う（メモリアクセスに関しては）。
再帰で局所的に処理するとキャッシュサイズが比較的リニアに効く。
そうでないときは一定量以下のキャッシュはほとんど効かない。
これはさすがに再帰のFFTだろう。

Pen4だと、FPUのレイテンシが長いのとL1キャッシュが小さいことで遅くなるだろう。
Athlonは、L1とメモリと特にFPUが良い。L2が排他でさえなければPenMよりずっと速いと思う。
PenMは、処理の多くを高速なL2で行えるため速い。その他のパワーは普通。

余談だが、Yonah、Meromと、K8にとって脅威となるCPUが出てくるとき、
K8の最後の切り札はL2キャッシュだと思う。排他処理やめてくれ。
何かやめない理由があるのだろうか？

2007年予定で
1-Socket, MobileにLarge, Shared Cacheに導入予定

呼んだ？
　　　　　　　　　　,,―‐．　　　　　　　　　　　　　　　　　 r-、　　　　＿,--,、
　　　　　,―-、　.| ./''i､│　　r-,,,,,,,,,,,,,,,,,,,,,,,,―ｰ．　　　 ﾞl, ｀"ﾞﾞﾞﾞﾞ￣＾　　　＼
　　　 ／　　　＼ ヽ,ﾞ'ﾞ_,/　　 .ﾞl、　　　　　　　　　`i､　　　＼ _,,―ｰ'''/　　.,ｒ'"
.,,,、.,,i´　.,/＾'i､　｀'i､｀｀　　　　 ｀--‐'''''''''''''''"'''''''''''ﾞ　　　　 ｀゛　　 .丿　 .,/
｛ ""　 ,/｀　　ヽ、 ｀'i､　　　　　　　　　　　　　　　　　　　　　　　 丿　 .,/｀
.ヽ、　丿　　　　＼　 .＼　　　　　　　　　　　　　　　　　　　　　 ,/′ 、ヽ,,、
　 ﾞ'ｰ'"　　　　　　ﾞ'i､　 ‘i､.r-、　　　　　 ＿_,,,,,,,,--、　　　　 ／　.,／＼　`'-,、
　　　　　　　　　　　ヽ　　.]ﾞl ｀ﾞﾞﾞﾞ"ﾞﾞﾞﾞ￣￣　　　　　｀'i､　　,／ .,,／　　 .ヽ　　＼
　　　　　　　　　　　　ﾞヽ_/ .ヽ_.,,,,--―――――ｰ-ノ_,／ﾞ,,／′　　　　 ﾞl　　 ,"
　　　　　　　　　　　　　　　　 ｀　　　　　　　　　　　　 ﾞ‐''"｀　　　　　　　　ﾞ'ｰ'"

　普通に使う分には排他のデメリットは表面化しない、あるいはメリットのほうが
大きいからから、だろうね。付加的な機能だから切るだけならたやすいはずで、
AMDが研究室レベルでその程度の試みをしていないと考えるほうがおかしい。
　別にCPUはベンチのためのものじゃない。特定のベンチでたまたまデメリットが
表面化するからといって、切り捨てる理由にはならないよ。

713さんと重なるけれど、排他の方が今までのプログラムがよりよく動作するって
感じじゃないでしょうか。新たにプロセッサの特性を考えながら書いたら排他じゃ
ないほうが詰められそうですね。

あと妄想するとSUMOのステートの問題で排他でないと困ったことになるとか。
あの状態表だとL1とL2で違う状態にあるのはまずそうかなぁって。そんなことな
いかもしれないけど。

一応確認しようと思ってSUMOの状態表をさがしたんですが、ぱっと見つかりませんでした。
AMDの資料のどこかで見たような覚えがあるのだけれど・・・・

しかしπ焼きってのは全世界で使われてるんだな。
なんとなく嬉しい。

>>715
SUMO (Sufficiently uniform memory organization)ってのわ、AMD用語のNUMAのことす。
キャッシュのステートの方わMOESI (Modified Owner, Exclusive, Shared, Ivalid)す。

設計者の考え方の違いだと思うよ。最良の条件下で最高のパフォーマンスを得るか、
最悪の条件下で最悪のパフォーマンスにならないようにするか。
勿論排他じゃ無い方がプログラムの処理能力は上がる。でも、PC上ではI/Oの待ち
や、SWAP、分岐命令、マルチタスク、等、色々な条件でL2にヒットせずにメモリ、
マルチCPUなら他のCPUのL2、最悪HDDや外部ネットワークのデータまで待たなく
ちゃいけない場合が出てくる。その事をIntelもよく理解してるから鯖用にはわざ
わざ遅いL3積んだりもしてる。

そういう場合、少しでもL2が多い方がメモリのレイテンシを隠匿出来て処理は
スムーズに行く。Web鯖やDB鯖なんかだと特に重要なファクターになってくるだ
ろう。だからわざわざ遅くなるし余計な処理増えるのに排他キャッシュにしてる
んじゃないかな？

それと一番の要因はやっぱ製造キャパの違いだろうね。勿論AMDだって排他止めて
L2ドカッと積んだ方が性能上がるのは理解してると思う。んでも、今の現状では
それは無理だと思う。だから少しでも有効に使えるように排他キャッシュにしてる
んじゃないかな？

あー俺の意見忘れてた。

次のCPUからBIOSで排他キャッシュ切れるようにしといてくれ！AMDさんw

>>718
>勿論排他じゃ無い方がプログラムの処理能力は上がる。
それは疑問だな。

ご指摘の通りMOESIの方でした。
的確な突っ込み�dクス

>>720
AMD謹製のコードアナライザ使えばどの程度足引っ張ってるか判ると思うよ。

>>717
"Modified Owner Exclusive Shared Invalid"じゃないのｗ

>>722
キャッシュが多いほうがいいのは当り前ではないか。
だがベンチマークやキャッシュを一般的では無いぐらいに大量に消費
するごく少数のアプリだけのために不必要にキャッシュを増やすわけないだろ。

AMDは効率とコスト等を考慮に入れて排他キャッシュを選択してるんだろう。

>>724
720でそう書いたつもりだが・・・

L1キャッシュミス時の挙動を簡単にまとめると、

【Inclusiveキャッシュ（L1ライトバック）の場合】　※大概のCPUがこの方式
１．L1からリタイヤ対象のキャッシュラインをL2に書き込み
２．2からL1にロード

【Inclusiveキャッシュ（L1ライトスルー）の場合】　※NetBurst、PPC G5がこの方式
１．L2からL1にロード
（ストア命令発行時にL1への書き込み結果はL2にも同時に反映されるので
改めてリタイヤするキャッシュラインを描き戻す必要ない。）

【Exclusiveキャッシュの場合】
１．L1からリタイヤ対象のキャッシュラインをVictimBufferに退避
２．L2からL1にロード
３．VictimBufferからL2に書き込み（次のL2ロード要求が来ない限りこの時間は隠蔽できる）

AMDのは1テンポ遅いばかりか、VictimBufferの転送が終わるまでに次のL2からのロード要求が発行されると
VictimBufferがL2に転送し終わるまで待ってからL1のキャッシュラインを退避させる。
だからL2からの連続参照がものすごく遅い。

>>726
普通のinclusiveキャッシュでもvictim bufferわ使ってると思うす。
それにリタイア対象のキャッシュラインがexclusiveで、書き戻し不要の場合も少なくないかと。。。

高速化テクニックとして、演算結果データをテーブルにしてランダム参照するのは昔からの常套手段。
（Intelなんてハードレベルでやってた時期がある。まさに、浮動小数でバグ出したPentium時代の話だが）

CoppermineがAthlonと互角に戦えたのはまさにL2のロードが速かったから。
そういう最適化やってるアプリって結構多いんだ罠。

その点、Pentium Mは2Mもあるからルックアップテーブル使いまくれるわけで。
参照専用に使うなら共有キャッシュのほうが効率がいいし、うまく動きが噛みあえば
片コアが先読みしたデータをもう片コアがフェッチなしで使える。

むしろexclusiveキャッシュの問題わ、L1キャストアウトがメモリへの書き込みを引き起こす可能性が大きい
ことじゃないすか？

>>728 さん
最近プロセッサの最適化ガイドでわ、メモリのコストが大きいことからテーブル参照わ得策でないと
指導しているす。

Intel公式の最適化マニュアルにPentium Mは小さくしか書かれてないが
「テーブル参照に有利」とは書かれている。

まあ確かに、頻繁にL2がランダム参照されたらクロックゲーティングも効果を発揮しにくいかもな。

あ、725は
×　720でそう書いたつもりだが・・・
○　718でそう書いたつもりだが・・・
です。

>>728
>参照専用に使うなら共有キャッシュのほうが効率がいいし、うまく動きが噛みあえば
>片コアが先読みしたデータをもう片コアがフェッチなしで使える。
それがキャッシュの恩恵になるって事はわかりきってる。っていうかその為の物だろ。

ためしに「アドバンスド トランスファーキャッシュ」で検索してみたがIntelサイト引っかからなくなったな。
レイテンシ増大と電力管理のために削除したのか。

>>733
そんなことわ、無いすよ。
http://www.google.co.jp/search?ie=UTF-8&q=Advanced-Transfer-Cache+site%3Aintel.com

マックおたはしばらく見ないと思ったらアップルがインテルに乗り換えてから来るようになったのか
PowerPC養護はもうやらないのか

Appleが乗り換え発表する前からIntelシンパやってて不思議だと思ってたが。
やっぱ内通者なのかな。

>>726
間違い。

【Exclusiveキャッシュの場合】
１．VictimBufferでヒットすればL1victimとswapして終了。
2．VictimBufferでヒットしなければL2の1blockをフラッシュ。(ここでは終了しない。次のケースへ)
3. VictimBufferフラッシュであれば、VictimBufferのフラッシュしたブロックを挿入して状態変更して終了。
4. L2でヒットすればL1に転送してL2のブロックを無効に終了。
5.メモリにアクセス。

最も速い場合は1で終了になる。最も遅くて５のケース。

>>735
Apple信者なら、Appleが黒と言えば黒、白と言えば白と言うのは当然のことかと。

>>735
x86しか語れないくせにマク板に来る井の中の蛙よりは、ずっとましだと思うがね

五十歩百歩

なんだかx86所要クロック計測スレの書き込みのコピペから話が無駄にひろまってしまっている
ようだが、キャッシュが排他だろうがなかろうがK8は、Yonah相手にも手こずっているようだし、
65nmに移行してもその頃のMerom/Conroeに勝ち目はないんじゃないかな。
なんだかx86所要クロック計測スレの書き込みのコピペから話が無駄にひろまってしまっている
ようだが、キャッシュが排他だろうがなかろうがK8は、Merom/Conroeに勝ち目はないだろうよ。

>>741
なんで2回言うのかな？
なんで2回言うのかな？

>>742
二度言うな。

2回目のはやまびこ。

たとえば、次のコードは素直にループで書いた方が速い？

int highest_bit_search( uint32_t bits )
{
　　const int tbl[] = { 0, 1, 2, 2, 3, 3, 3, 3, 4, 4, 4, 4, 4, 4, 4, 4, };

int ret = 0;
if( bits >= 0x10000 ) { ret += 16; bits >>= 16; }
　　if( bits >= 0x100 ) { ret += 8 ; bits >>= 8; }
　　if( bits >= 0x10 ) { ret += 4; bits >>= 4; }
　　return ret + tbl[ bits ];
}

>>745
スレ違いのような気がするけれど、このスレにかいてあるのだから32bit x86?
それともAMD64/EM64T?アセンブラ・組み込み関数はどこまで使用可能?
コンパイラは何でオプションは?

で、c言語に限るとしても、速いかどうかならコンパイラによってはあまり大きな
定数で比較したくないなぁと思ったり・・・　結局釣られたのか orz

速度的な問題はインターフェイスの違いからMeromあたりで
「この処理ならAMD、こっちはIntel」って感じで混沌とするくらいか
なぁと思うんですが、ちょっとAMDにひいきしすぎかな？

Pacificaをきっちり作ってるのだとは思うのだけれど、即効性のある
ようなものでないのと、普通のユーザにとっては今のところ意味ない
から難しいところだと思うのだけれど。
それでいうと64bitもか。個人的には大変たすかってるのだけれどw

このスレから出張してる？
http://pc8.2ch.net/test/read.cgi/tech/1103609337/

やまびこしろ。

>>745
関数名で1の立ってる最上位ビットを探索するルーチンと解釈したが。
マジレスするとFP/MMやXMMに浮動小数で転送して整数で読み出すのが最速、という邪道な方法がある。

こんな方法もあるよ

int nlz(unsigned int x) {
x |= (x >> 1);
x |= (x >> 2);
x |= (x >> 4);
x |= (x >> 8);
x |= (x >> 16);
return pop(~x);
}

popはかの有名なビットカウント法ね。適当に探して入れてください。これで分岐なしで表現可能。

XMMじゃなくとも浮動小数と整数の共用体用意して

int highest_bit_search( uint32_t bits )
{
union { double fp_side; unsigned int int_side[2]; } hoge = (double) bits;
（以下略）
}

hoge.fp_side = (double) bits;


だね。あとは浮動小数の指数部を整数で見るだけ。
よく考えればfloatでも十分かもね。

ここはいつからム板になったのだ。

>>750
探しました。
ttp://blog.windy.ac/2004/05/post_36.html
より転載

inline unsigned int excellentBitCount(unsigned int i) {
　　i = ((i >> 1) & 0x55555555) + (i & 0x55555555);
　　i = ((i >> 2) & 0x33333333) + (i & 0x33333333);
　　i = ((i >> 4) & 0x0F0F0F0F) + (i & 0x0F0F0F0F);
　　i = ((i >> 8) & 0x00FF00FF) + (i & 0x00FF00FF);
　　return (i >> 16) + (i & 0x0000FFFF);
}
確かに速そう。

浮動小数点の指数部を使う方法はFPU搭載CPUなら確かに速そう。邪道ではありますが。
でも、doubleだと処理系依存になりますね。
double型自体はIEEE倍精度で定義されてるため処理系に依存しないが、
エンディアンの違いにより、共用体から取り出すときに問題ありますね。
float型で充分なので、それなら32bitに収まるのでOKですが。

でも、本当に速いのか？とちょっと疑問に思った点はあります。
・代入時に浮動小数点演算ライブラリが暗黙に呼び出される(関数呼び出しあり)
・指数部は下駄履きで、更に0の場合のチェックも必要(分岐がある)

>>737
１．のケースはわかるけど、それ以降は>>726と同じではないの？

２．以降が、フラッシュしていいのかとか、VictimBufferフラッシュとは何かとか
意味がわからないので、よければ解説お願いします。

次世代じゃないけど、Intelのマーケティングにつられて754のTuiron64x2とかだしたり
しないのかな。ついでに754Dualのマザーボードなんかでてくれると、もっとうれしいの
だけど・・・

そんな変なマザー今時作りそうなメーカなさそうか。

TurionX2は次世代モバイルCPUで開発中

754DualはそもそもHTの本数足りないので無理ぽ

>>756
ttp://pc.watch.impress.co.jp/docs/article/20010727/kaigai01.htm

マルチプロセッサでのHyperTransportの使われ方がよくわかるよ。
754はHyperTransport 1本ね。

>>758
ttp://www.watch.impress.co.jp/pc/docs/article/20011112/kaigai01.htm

こっちのほうがよかった。

最近どこかのAMDのスレで見たこれって、コラでだまされてただけ？
それとも２つのってるだけでDualじゃないのかな。

ttp://www.pconline.com.cn/diy/front/news/cpu/0411/496092.html

>>760
ttp://nueda.main.jp/blog/archives/000991.html

もう1年も前のネタみたいだけどね。

ttp://www.madshrimps.be/forums/showthread.php?s=&threadid=10237

にはIt's a good fake...と書いてあるし。

仮に可能だとするなら、

[CPU]---HT---[チップセット]---HT---[CPU]

のようになるのだろうが、マルチプロセッサの場合は、
CPU間でキャッシュの整合をとる必要があるわけで、
そのための情報をHTでやり取りしてる。
CPUが複数のHyperTransportを持ってる場合、
CPUと繋がってる側にしかそういう情報は流さないはずだから、
CPUの設計段階でこういう構成が想定されてないと対応できないと思う。

AMDのコアが将来どうなるのかになる〜
いいコアになるのかどうか・・・・

たぶんメニーコアでうまくいくように設計するだろうけど・・・
いまなにやってるのか知りたいが極秘なんだろうなぁ。

AMDアナリストDAYのスライド（AMDの将来ロードマップ）
http://www.planet3dnow.de/vbulletin/showthread.php?t=243845

一度シェアをがっちり握れば、性能がアレでも売れるのは、某社が身をもって証明してくれたから、
今のうちにがんがんうりまくれ〜。

>>762
http://pc.watch.impress.co.jp/docs/2004/1228/kaigai146.htm
Intelが数十コアや100コア以上を搭載するメニイコアに向かって走るのに対して、
AMDは2〜8コアのマルチコアが当面は適切というスタンスを取る。

東京工業大学、デュアルコアOpteronを5,240基搭載した国内最速グリッド
ttp://pc.watch.impress.co.jp/docs/2005/1116/titech.htm

>>765
どもです。
インテルって極端だよねｗ　こっち（クロックとかコア数とか）って決めたらつっぱしまくるｗｗｗｗｗ
いまのところＡＭＤがベストかな、やっぱり。

>>767
ただの方向性の違いだろ。
AMDだって、8コアの先が16,32,64コアになるかもしれないし、結局はインテルと同じ方向へ行くのかもしれないし

AMDは将来あんま示さねーからな
まあ今のうちに売りまくってシェア上がったらこういうやり方も出来なくなるけど

AMDが将来示さないんじゃなくて、Intelが無茶苦茶言いすぎなだけかと。
10GHz行きますよ〜！とか100コア乗せますよ〜！とかもうアフォかと。
これからどんだけクリティカルな技術や未曾有の不具合にぶつかるかも
判らないのに・・・・デタラメな事ばっかり言ってるｷｶﾞｽ


AMDの方が現実的な未来でまだマシだと思う。

Intelは業界のリーダーなんだから率先して壁にぶつかるべきなんだよ
そしてその役割は十分に果たしている
AMDがIntelに取って代わりたいのならそういう汚れ役もバトンタッチしなければならない
良いところ取りというわけにはいかない

業界のリーダーだからこそちゃんとした事を言うべきなんじゃね？
MSだってあそこまでアフォな事は言わないっしょ？

2003年にLonghorn(Vistaか)でWin32APIからWinFXに完全移行する発言とかワリとMSもアフォだよ

【結論】
業界のシェアNo1はアフォになる。

>>774
消費者にはなｗ

自分はウハウハｗ

夢はでかい方が良いよ。

AMDがロードマップ（？）更新したのにあんまスレ伸びてないね。

>>777
何時の間にロードマップ更新したんだ？
>>763これより後で何か更新した？

いやまあ>>763も含めての話なんだけど思ったよりレスが進んでないと感じたり。

ttp://www.amdcompare.com/techoutlook/
ロードマップはこれかな。
今までのCPUコードネームが並んだ表が消えた代わりに出てきたし。
AMDはコードネームを表に出さなくなったのかね。

>>779
取り合えず来年のラインナップ
ttp://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2587

予定通り、目新しいのはFX-62がDualコアに成った位か

>>779
で、結局AMDわ好意的に見てすら、2008年に至るまでP6コアがPentiumPro -> Pentium iiiになった程度の
進歩が手一杯ということを自白した訳すけど(笑)

>>770の感想を聞きたい

>>769
　　-----------------------
　　AMDは将来あんま示さねーからな
　　-----------------------
AMDがHammerアーキテクチャの発表時、実物登場の何年前から布教を始めたかすっかり忘れてる
みたいすね(笑)
http://www.amd.com/jp-ja/Corporate/VirtualPressRoom/0,,51_104_543_553~56635,00.html

AMDの現状わ、達者な口が回らないほど切羽詰っているとも言えるす。
単に「今」好調なAMDに集って騒いでいる虫さんわ別にして、ホントに旧来からのファンを自認するヒトたちわ
何を思っているすかね。。。

>>784
Rambus問題でロードマップ変更してるintelよりマシだと思うが？
あと今までintelを酷評してて、いざMacのCPUがPPCからintelに変える発表から
態度180度変えたの誰だっけ？

はいはい今回はどこまで
「巣に帰れ」と言わずに反論し続けられるでしょうｗ

漏れの予想だと５レスくらいかなｗｗｗ

オタは昔から PowerPC スレでも intel 擁護してたのを
知らないヤツは多いんだな

>>785
金で解決しそうだけど。

Blackfort+FB-DIMMのベンチが出てますな。

基地害はアボーン

■次世代POWER/PowerPCを語るす Vol.22
http://pc7.2ch.net/test/read.cgi/mac/1124631110/l50

来年の新Socketマザーは再来年の4-core CPUでも使える
http://mypage.odn.ne.jp/www/k/8/k8_hammer_trans/files/Hammer-Info.html

M　A　C　馬　鹿　は　キ　エ　ロ

普通にわからないこと。
Intelが好調＝当然す。有力企業すからね（笑
AMDが好調＝今だけす。本当は切羽つまっているすよ（獏

Intelが不調＝Intelの次世代は凄いすよ（笑）AMDなんか目じゃないす（笑）
AMDが不調＝当然す（笑）

何このあからさまなエコヒイキ。

醯瓊 襾湃櫑

>>793
私わ事実を羅列してるだけで、それに対してあなたがそういう印象を持っているってだけの話す。

(実物販売後の虫発生でしばらく離れていたものの)私がHammerスレッドの初期から参加してるのわ、
煽りのためじゃ無いすけどね。。。

Intelがサーバ、デスクトップでこの先数年でやろうとしているのは、AMDのあと追い。
AMDが進歩がないといえるなら、IntelもP3から変わっていない。
Intelが来年しようとしているのは、760MPレベル。

AMDがモバイルでこの先数年でやろうとしているのは、Intelのあと追い。

どう工夫してもスレッド当りのスピードはあげづらい。
それ以外の工夫はOSの対応と歩調を合わせないと進められない。

>>786
はいはいぴったり５レスでしたｗｗｗｗｗ

>>791
でもさ〜、どうせＢＩＯＳあげてもだめ、みたいなやつもあるじゃん。
Athlon64X2のときだって、VIAとか全滅っしょ？
でマザー買い替え・・・・

そりゃねーようわ〜ん(;´д⊂)

VIAだけど普通に64X2使えてるよ。全滅じゃないって。

>>798
旧版K8T890の問題でしょ？
VIA全滅ってことではない。
K8T800Proや改良版K8T890では対応できていたし。

VIAはKX133でも一部仕様を実装しないで
雷鳥焼却機能搭載チップセットに仕上げてくれたからなぁ・・・

サーバー向けではIntelは相変わらず見通し暗いと思う。

AMD旧来のファンってコストパフォーマンス求めてるだけで。
意味不明な好き嫌いとか関係ないよ。

>>799-800
そうそう。だから出始めのチップセットに飛びついても、
４コアになったら結局マザー買い替えとかね・・・
なんだかなぁ、っていうわけですよ。

あとＡＭＤにはいいＣＰＵクーラー希望するよ。
X2で改善されたけど、まだまだ・・・・

後追い寄生戦略で未来への投資をしないダメ会社であっても、
現在出してる製品が良ければ売れてしまう。

PCなんて買って数年で時代遅れになるわけで、
自作市場では短期的な性能比較で消費行動を決定するのが合理的だ。

企業に直接文句言うのがすじなのに
（それは製品を買わないという形で誰でも実行できるし、
消費者相談センターにチクるとか株主になるとかできるだろう）
わざわざ2chのスレに張り付いて住人に当り散らし、
さらに長期的な視点を持ってくるのでずれた会話にしかならん。

という独り言。

>>804
それはあるね。しかたないけど。
あと、一応動くけど性能は活かしきれないとかね。
まあそれはVIAに限った話ではないけど。

そいう意味では64X2のときはかなりマシなほうだと思う。
ハズレ引いた人はかわいそうだが。

アムド・レイ（笑）

>>791
メモリコントローラ内蔵だから、DDR2対応でソケット変わるのはしかたないですね。

どうせ再来年にDDR3対応なんだから、M2いらない気がする。

conroeの次の世代TDP25Wらしいぞ。
AMDはどう対抗するのか楽しみだな。

>>810
DDR2でもHoD(Hub on DIMM)なら、DDR3に変更してもソケット変える必要なくなるが…
まだ無理ですね。

RAMBUSをどうにかできないと、無理っぽいね

>>811
まじで？デスクトップ用だよね？
それだったらファンレス時代に戻るかもね〜

>>811
25Wなわけねーだろ

「1」が抜けていますよ…

>>811
マジ!!これってそんなに効果があるの

Intel、リーク電流を1/1000にする65nmプロセス技術を発表
http://pcweb.mycom.co.jp/news/2005/09/21/005.html

インテル、超低消費電力を可能にする製造プロセス技術を開発
http://www.rbbtoday.com/news/20050921/25690.html
2007年以降の65nmプロセスに使われる

まあコンロまでリーク電流タダ漏れっぽいしそれがいきなり1000分の1になったらそりゃねー。
まあ楽しみにしてます。

それよりAMDさん発熱対策の開発してますか？
このままSOIだけでいくのは無理と思いますが。(今のデュアルであの発熱は・・・)
Intelはリーク電流を1000分の1(SOIは4分の1)にする技術を開発したからいいけど。

つ 「ぷ」

http://pc7.2ch.net/test/read.cgi/jisaku/1131783188/97-98

インテル厨がまぎれこんでいるな、これ。注意。

>>817
でもまたインテルは設計が糞でしょ？
インテルはメモリコントローラー内蔵してないし、キャッシュは共有でオーバーヘッドありまくり。

漏れは比較してＡＭＤがいいと思っています。

●ハイパフォーマンスだけど比較的クールなPrescott
http://www.watch.impress.co.jp/pc/docs/2002/0301/kaigai01.htm
>Prescottは5GHzを超える周波数を達成できることになる。
>現行のPentium 4を4GHzで動作させるデモも行なわれた。

>　Intelは90nmプロセスのP1262で、「高誘電率(High-k)ゲート絶縁膜」素材を使う
>予定でいる。ゲート絶縁膜の素材を従来のSiO2から、High-kに変えると、トランジスタ
>が小さくなり過ぎたことで増える傾向にあるリーク電流(漏れ電流)を減らすことができ
>る。そのため、Intelの90nm世代CPUは、待機時のリーク電流が減り、また、TDPtyp
>の値も減ると見られる。

プレスコって凄いな！楽しみだな〜♪出るの！2003年後半か・・・・・ってアレ？

今は2007年ですよ。

　鬼が大笑いしてるな。

>>821
そう言えば、intelのHigh-kは何時導入なんだ？

>>821
てか、その頃のクロック向上予測は皆、そんなもんだった。
IBMのPower6ですら超高周波の6Ghz以上ってロードマップだったんだぜ？
まぁ、Power6は今、継続してるかもしれんが。

>>824
45nm

>>826
まだまだ先か…

M2での4800+って2.5GHzなんだよな
単にFSB変更でキリの良い所に合わせただけかもしれないが
或いは現行よりパフォーマンスが落ちる要素があるんだろうか。Pacificaとか

どっちかというと後者じゃね？

足回りは良くなっててむしろ同クロックなら上がってもいいくらいなのに。

MNはTB基準といいつつ実際にはNetBurst基準なのは今更声を大にして言うことでもないが
Cedarmill/PreslerがPrescott/Smithfieldよりパフォーマンスが多少改善されてるから、
という説をでっちあげてみるテスト。

足回りって改善されてんの？
ベースクロック上がってもHTは1GHzのままだから変わらんと思うのだが。

メモリアクセスはコントローラーつんでいるから関係ない。
ＨＴはＨＤＤやその他データやりとりにのみ使われる。
だからＡＭＤはやいっていうひとつの要因じゃなかったっけ？？？

Cedarmill/PreslerはPrescott/Smithfieldの単なる光学シュリンク版。
性能はまったくいっしょ。

重箱の隅をつつくようだが
厳密に光学的にシュリンクさせると、インダクタンスは増加、キャパシタンスは減少するので
その辺は手を加えてると思う。

動作についてまったく手をいれてなければ、消費電力を除いた性能はまったく変わらんだろうけどな。

Preslerはキャッシュが炭の倍でしょ。

DDR2対応のためにメモリコントローラを
緩くチューニングしてあるとか。

ちゅーか、AMD64のDDR2による性能が未知数だ・・・

メモリ帯域向上で性能うｐかそれとも
メモリレイテンシ増加で大して性能変わらんのか・・・

まぁ、マルチコアの事考えたら帯域は幾ら有っても足りない位だから。

ホントだんだんベクトルプロセッサ化してきたな。

シダミルはPrescott-2Mのシュリンクだろ。

なにげにCeleron Dのコストパフォーマンスが上がってそうな予感。
（Pentium Mに対するCeleronM よろしくキャッシュ1M搭載とか）

糞腐マップ逝ったらDellのスタジャンの腕章がPentium Dだった。なに考えてるんだこの会社。

DELLはインテルしか買わないでしょ？
でも64x2だせよ〜　まじで。
でも来年後半からインテルのも消費電力やデュアルコアになるから
長期的なビジネスを考えるとインテルと蜜月ったほうがいいんじゃない？

AMDのSUN
IntelのDELL

で、ちょうどバランスとれてるから別にいいんじゃないの。

>>838
スタジャンって懐かしい響きだなw
スジャタンに見えた

>>841
AMD雑談スレに１２時に出てくるスジャータたんでつか？ｗ

インテルのプロセスって昔から他社のプロセスに比べて
リーク電流多すぎるって言われてたよな。
その1000分の1に減少する技術ですって発表されても、
正直どうよ。

やっと他社並みになるのかと安心します。

そう言えば、65nmのリーク電流
比較した記事どっかにあったよね。

ttp://pcweb.mycom.co.jp/articles/2005/06/16/vlsi1/index.html
古くはこの辺かな。

1/1000といってるのは、最初の65nmプロセスのP1264に対して、低電力向けの
P1265がということで、試作50M SRAMレベルでリーク1/300、製品の登場も2007とか。
Intelもプロセス的にも対応してきてるようだし、設計も切り替えたわけで、
性能と電力のバランスはよくなるだろね。

AMDは65nm化をがんばらんと。

IEDM 2005のプログラムが決定 - 45nm以降を想定した要素技術の講演が続出
http://pcweb.mycom.co.jp/news/2005/11/17/005.html

米AMD、米IBMとの半導体技術提携を拡大 - 22nmプロセスを視野に
http://pcweb.mycom.co.jp/news/2005/11/02/102.html

>>843
まあ当面はXscaleなんか用だから、普通のCPUには関係なさそうな。

XScaleって今のところARM互換だけど将来的にMeromアーキテクチャに統合するんじゃなかったっけ

>>849
ﾜﾗﾀ

x86のメインコア＋XScaleのサブコアを複数ダイにのせて、
CELL対抗のヘテロジニアスマルコチアをやるつもりなんだよ！！！１

それはそれで面白いかもとは思わないでもない。

>>851
それは「統合する」んじゃなくて、「組み込む」ということなのでは？
「今のところARM互換だけど」って言い方もおかしいし。
MeromにXScaleのコアを組み込んだとしても、XScale自体は変わらないわけで。

いや単純にARM互換プロセッサの製造やめてMeromアーキをモバイル組み込み用に出すってこと
まぁIntelだっていつまでも「ARM互換プロセッサ」作りたかないだろ。
本家ARMがWirelessMMXと非互換のSIMD搭載した時点でかなり微妙になったし。

でも正直、そこまで電力落とせるのか疑問なんだが。
まぁ、電力あたり効率から言えば、命令の変換コストの大きいx86より
よりネイティブなRISCプロセッサであるARMのほうがいいと思うけどな。

>>853
普通に考えれば、IntelだってARM互換プロセッサは作りたいだろ。

あと、Meromって単価いくらだと思ってんの？
消費電力も低くないよね？
ほとんどの組み込みには向かないと思うけど。

まあ冗談はさておいて、そろそろスレタイ読もうな。

じゃあスレタイにそって
Geodeさえも、6Wじゃでかすぎて組み込みでは活躍する場が限られる

Geodeって言ってもGXからNXまであるしなあ。
GXの下にはAlchemyがあるし。
まあ6Wって言うからにはNXだろうけど、これってVIAのEdenが作り出した市場を狙ってるからでかすぎってほどじゃないな。

このスレ、アナリストデイに対しての話は全くないんだ。
糞だね。

類を以て集まると申しましてな。

>>858
目新しい事あったっけ？
>>763

>>763じゃないけど
新コアは再来年までお預け
ってのは目新しくないか
コプロ内蔵ってのは？

6月のAnalystDayで2007年に新コアってスライドは出てたけどな。
コプロセサは最近色んな海外サイトで記事になってたし、今回改めて確認された感じで内容としては目新しく無い。

コプロのアプローチは一にも二にも如何にして、
ソフトやハードベンダを説得して、対応させるかに掛かってるよね。

>>861
何用のコプロセッサ？
でも、内蔵された時点でコプロセッサとは呼ばないと思う。

CellのSPEをコプロと呼ぶか呼ばないか
ここはそう呼んでる奴らが多そうだな

EDENも地味にパワーアップする模様だが
ttp://pcweb.mycom.co.jp/articles/2005/11/16/c7/
来年Geodeの方はなんか変化あるのかいな

ホントにAMD情報追いかけているのかと問いたい。

あのスライドは適当並べてるだけで方向性がよく見えないのだが。
L3ベースの32Sシステムと、フォールトトレラントI/Oとか
AMDもミドルクラス以上のサーバに本格進出する気のようだよ。

>2006年にはTCP Offload Engineとあるので，コプロセサのサポートはこれを指していると思われます。

誰にレスしてんだ？

今回のスライドは6月の使い回しで特に目新しい事も無かったんだから仕方なかろう。