Itanium2専用スレ・その2

64bit CPUのItanium2を語るスレッドです。

■前スレ■
http://pc3.2ch.net/test/read.cgi/jisaku/1045064542/

2?

　　　　　 　_,. -‐ '' " ",.￣''￣｀ ''‐､ 　　　　　　　
　　　　　 ,.-'　　　 　 ,r''　　_,,.. -　､　 ` ､ 　　　　　
　 　 ,.r'／／／ ／ 　 ,.-'　　　 　 ｀' ､. ＼
　　　/　　 　 　 ,r'　　,r'　　　 　　 ,rfn､ ＼ '､ 　　　
　 / /////　 ,'　　 ,'　 ,rffn.　　 '"　 　　 ヽ ', 　　
　　i　　　　　,.ｧ　　 .i　 '"　　　　　,riiﾆヽ. 　 ',. ', 　
　|　　,.r '"　 |.　　 {　　,riiﾆヽ　　　 　 _.　 　 ', ',　　ヨコハマタイヤ様が素敵な笑顔で>>3GET!!
　| .,.r'　　　　|　　　!　　　,..　 _,,..　-‐'　_,..r'　 i .i　　 轢き殺されたくなかったら道をあけろ！!
　|,'　　　　　 ',　　　',　　 '､., __ ,.. -‐''"ﾞ　 }　　| .|　
　 |　　　　　　 ',　 　 `､　　ヽ　　　　　　　 ! 　 } .}　
　 ',　　 　 　 　 ',　　　 '､　　ヽ　　　　 　./　　 ! .| 　>>4　タッチの差だな。タイヤ交換しろ！
　　　'､　　　　　 　`､　　　＼　　｀ヽ==＝'ﾞ　 　 ,'　! 　 >>5　おせーよバカ教習所からやり直せ(ﾌﾟ
　　 　`､　　　　　 　 '､　　 　 ' ､　　　　　　　　/ .,' 　　>>6　クルマ乗る前にオンナに乗れよ(ｹﾞﾗ
　　　 　 '､'-..,,_____　___`､　　　　`''‐-　..,, ,,.. r'　 /　　 >>7　ペーパードライバーって素人童貞のことだろ(ﾜﾗ
　　　　 　＼　ヾヾヾヾヾ ＼　　　　　　　　　　／ 　　 >>8　毎晩シフトレバー磨いてんじゃねーぞ(爆
　　　　　　　` ､　 ､､､､､､､､ ` - ..,,,　＿　_,.r'ﾞ 　　　　 >>9　おめーの人生転がりっぱなしだな(ｷﾞｬﾊ
　　　　　　　　　`' - .,,_　　　　　　 _,. - ''" 　　　　　　>>10　ガキの頃俺の顔見て泣いてたの知ってるぞ(ｸｽ
　　　　　　　　　　　　　｀"'' '' '' "" 　　　　　　　　　　>>11以下はちゃんと空気圧チェックしろよ！

>>3 ( ﾟдﾟ)、ﾍﾟｯ

http://www.nminoru.jp/~nminoru/memo/spec/spec_cpu2000.html
↑いつの間にか、SPECにicc8.0のスコアが追加されてるのね。
INT 1322→1404
FP 2119→2161

http://www.aceshardware.com/SPECmine/top.jsp
Itaniumのスケーラビリティの例。

http://www.intel.co.jp/jp/developer/download/index.htm

インテル(R) Itanium(R) アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル、

第1巻：アプリケーション・アーキテクチャ (日本語 PDF ファイル: 3,105KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531704_j.pdf
第2巻：システム・アーキテクチャ (日本語 PDF ファイル: 9,025KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531804_j.pdf
第3巻：命令セット・リファレンス (日本語 PDF ファイル: 11,047KB)
ftp://download.intel.co.jp/jp/developer/jpdoc/24531904_j.pdf

Intel(R) Itanium(R) 2 Processor Technical Publication[英語]
http://developer.intel.com/design/itanium2/techpubs/

　　|　Itaniumはキャッシュ容量で最強なんだ！！！
　　|　Itaniumが元祖６４ビットCPUなんだ！！
　　|　きっとみんなもItaniumが最強だと思ってくれる！！！
　　＼＿＿＿＿＿＿＿＿＿＿＿　＿＿＿＿
　　　　　　　　　　 　 　 　 　 　 　 ∨　 ｶﾀｶﾀ＿_　___＿＿
　　　　　　　　　　　　　　　 　　In＿�� 　　|｜＼　＼ ...|◎ |
　　　　　　　　　　　　　　 　　（.#｀Д´）　 |｜　|￣￣|.| .[].|
　　　　　　　　　 　　A＿A　┌（ 　 つ／￣l｜／￣￣/.| ＝|
　　 　A＿A　　　（　TДT）　|└ ヽ　|二二二」二二二二二二二二」
　　（　TДT）　　.（　　つつ 　￣］||_＿） 　 |　||　　　　　　　|　||
　　（つ　　つ　　/　 /　/　　.／￣＼　　／　|| 　 　　　　／　||
　　と＿）＿） 　（＿__）__）　 ◎ 　 　◎ .[＿__||　　　　　.［＿__||
　　　　　　　　　 　 ∧
　　 ／￣￣￣￣￣　￣￣￣￣￣￣￣￣￣
　　 |　淫厨よ、もういいんだ・・・・・・・
　　 |　本当に良く頑張った・・・もう充分じゃないか・・・
　　 |　楽になっていいんだ・・・

元祖６４ビット？
それは違うのでは

大分違うね

全く違うね

商用CPUではAlpha21064が最初だっけ？

>>12
で、2番目がPPC620

いや商用ならMIPS-R4000だったはずその次がAlpha21064

Itaniumは元祖64bitではなく、元祖DeskTop/WS用VLIW-CPU
世界初と付けなかったのはモバイルはクルーソーがVLIW
だしゲーム機だとPS2のEE内部のVUがVLIWだから

Itanium2はSpecCPUは速いけど実際のアプリでの性能はどうなの？
オプやPOWER4辺りと比べて大差ないような気がするけど

ttp://www.cse.clrc.ac.uk/disco/DLAB_BENCH_WEB/Part_3.htm

>>16
http://www.haveland.com/index.htm?povbench/index.php
参考になるかわからないけど、
シングルだとPOV-Rayは馬鹿みたいに速い。

Server用CPUとしてはTPC-Cベンチマークの性能が最も重要だと思われ

★TOP性能だと、倍のCPUを持ってきてもPower4+に勝てない

１位 IBM eServer pSeries 690　　　Power4+/1.9GHz 　　　32way　　　1025K tpmC
２位 HP Integrity Superdome 　　　Itanium2/1.5GHz　　　64way　　　1008K tpmC
http://www.tpc.org/tpcc/results/tpcc_perf_results.asp?resulttype=noncluster

このレベルはCPUだけでなく、ソフトまで含めたシステム全体の勝負なので
IBMに一日の長があるとは言っても、CPUを2倍持って来ても勝てないのはやはり問題と思われ
さらにPower4+は2core/1chipなので32wayで16chip、現Itanium2は当然64wayで64chipなので
CPU chip数だと４倍必要で、システム設計・コストへの影響はかなり大きいと思われ


☆売れ筋の4wayだと、今のところItanium2はダントツと思われ

　１位 HP Integrity rx5670　　　　　　　　　Itanium2/1.5GHz　　　4way　　　136K tpmC
　３位 IBM eServer xSeries 365　　　　　　XeonMP/3GHz　　　　　4way　　　103K tpmC
１０位 RacKSaver QuatreX-64 Server　　　Opteron844/1.8GHz　　4way　　　 82K tpmC
http://www.tpc.org/tpcc/results/tpcc_results.xls

Opteronの性能が悪いのは、CPUというよりはシステム全体の問題と思われ
IBMのOpteronサーバが出てきたら、もっと性能は上がると思われ

平成16年3月3日　ガートナージャパン、2003年の国内サーバ市場動向を発表
http://www.gartner.co.jp/press/pr20040303-01.pdf
最後の１行
＞Itaniumサーバは2002年の94台から1,183台へと拡大しました。

日本全体１年間で1183台売れた？　　本気で商売する気ありますか？

>>20
きっと1台に128CPUぐらいが平均なんだよ。

その台数見ると、電脳ペンギン氏が２台持ってることが
ものすごいことに感じる。

1000台って・・・
PA-RISCより少ないんでないか

>>19
1位の IBM の Full Disclosure Report の pdf 落してみたが…
・128GBメモリカード $1,137,704也 の2枚刺し
・36GB/FC/15KなSCSI-HDDの1,950本刺し
とか… バケモノですか?
大人は勝つためならなんでもやるんですな。

いいのかな？

>>23
http://www.japan.cnet.com/news/ent/story/0,2000047623,20064253,00.htm
＞　Hewlett-Packard（HP）は9日（米国時間）、IntelのItaniumプロセッサ搭載の
＞新サーバと、同社のPA-RISCチップシリーズの中で最後から2番目にあたる
＞PA-8800チップを採用した新サーバを発表した。
最後から２番目　というのにﾜﾗﾀ

＞　HPは、ハイエンドサーバ向けのプロセッサを、PA-RISCチップからItaniumへと
＞徐々に切り替えているが、同社のUnixサーバを使用している顧客の大半は、現在も
＞PA-RISCベースのモデルを使用している。
こういう風に書かれているので、PA-RISCの方がたくさん売れているのは間違いない。

>>24
IBMは、128GBのメモリカード8枚で1TB、値段は$284,426×8=約2.5億円、
HPは、8GBのメモリカード128枚で同じ1TB、値段は$39,050×128=約5.5億円。
当然、実際は内部調達価格で買っているんだろうけど。
同じ1TBなのに、なんでHPの方が2倍以上値段が高いんだろう。

＞とか… バケモノですか?
＞大人は勝つためならなんでもやるんですな。
禿同です。

1000 ：Socket774 ：04/03/10 20:59 ID:IipEoqbe
個人的には
PC→パーソナルコンピュータ
WS→ワンダースワン

すげー
1021までいってる(･∀･)

さすがIA-64だな。
1001を超えられるとは…

>>19には、"売れ筋の4wayではItanium2がダントツ"って書いてあるけど、
ダントツと言うよりは、"たった30%しか違わない"じゃないの。新しい
アーキテクチャに変えても30%しか性能が上がらないなら、"従来のXeonの
ままでいいや"って思う人の方が多そうだけど。今まではXeonは32bitの限界が
あったから、"いずれはItaniumに移行する必要があるな"って考えていた人も、
"IA-32eがあるならずっとXeonでいいや"って考えるような気がする。
HPCとかレイトレーシングとかやってる人は、"Itaniumがｲｲ!"って言うだろうけど、
そういう人達だけを相手にしていると、MIPSやAlphaみたいになっちゃって
ビジネス的にはまずいんではないの。前スレでItaniumワークステーションの
話題が出ているけど、ワークステーション用CPUに留まったら、Itaniumは失敗に
なっちゃうでしょう。IA-32eが出てきたので、"デスクトップにもItanium"という
路線は有り得ないから、Power4/5/6・UltraSPARC・PA-RISC路線と同じのサーバ用
CPUでしか生き残る道はないと思うけど、結構厳しそう。

アップルのXserve、低価格路線でサーバ市場に加われるか？
http://japan.cnet.com/news/ent/story/0,2000047623,20064758,00.htm
＞Power PC G5は、製造テクノロジーとして90ナノプロセスを採用しているという。
＞低消費電力を実現させ、
＞「2GHzのクロックスピードを持つPower PC G5と同程度のプロセッサと比較すると、
＞Itanium 2の1.5GHzモデルの消費電力は89W、Opteronの2GHzモデルは107Wだが、
＞Power PC G5では55Wだ」と鯉田氏。
Itanium 2よりOpteronの方が消費電力高くなってるが、何故？

>>32
ただ単に間違えて反対にしただけでしょ。
Xserveは売りっぱなしのアップルで果たして売れるのか?

あぁ、TDP規格は130Wになっているが
実際は100W程度でMadisonは107Wらしいね。
どっちにしても高い事には変わりがないが・・・

Xserveって>>19のTPC-CとかSPECとかのちゃんとしたベンチマークの性能値は公開されているの？
PowerPC G5ってコアはPower4ベースなはずだからそんなひどいことにはなっていない思うけど
メモリとかIOまわりとかはちゃんと設計されているの？
このあたり MACオタ なら知ってるか調べられるだろ　　お〜い出て来いよ〜

エバンジェリストが信者に向かって売るだけだから性能なんて関係ないのか？

(スレ違いスマソ)

>>31
30%性能上げるのに1年かかるとすれば、1年という時間が顧客にとって安いか高いかという話

>>36
このクラスでは問題は絶対性能ではないんじゃないの。
30%高い性能が欲しいなら、１クラス上のサーバを買えばいいだけだよ。
TPC-Cのリストから捜すと、
IBM eServer xSeries 445 8p c/s　　　　XeonMP/3GHz　　　　8way　　　156K tpmC
というのがあって、値段は、IBMのXeon/8wayが$672Kで、HPのItanium2/4wayが$557Kだから、
Xeon/8wayの方が値段が20%upで性能が15%upだね。
確かにプライス/パーフォーマンスはItanium2サーバの方が良いけど、わざわざ
新しいアーキテクチャのサーバを導入したくなる程の差とは言えないでしょう。
4way同士のプライス/パーフォーマンスを比べれば、>>19の３位のIBMのXeon/4wayの
値段は$362Kだから、Xeonの方が良いよ。

>>36の議論が成立するのはそれ以上の上位機種の存在しない>>19のTOP性能の
１位,２位の世界だろうけど、この領域ではItanium2はPower4+に絶対性能と
プライス/パーフォーマンスの両方とも負けてるからね。

このTPC-Cっていうベンチマークはちゃんと実使用時の性能を反映しているのか
ベンチマークは速いが実際に使ってみると遅い、なんていうことはないのか

前スレでIA-64のコードはNOPだらけと言っていた人がいたが、
試しにとあるC++プログラム(レイトレ)をIntel C++で
-O3 -Qipo -Fa でアセンブラ出力させてみた。
本当にNOPだらけだ。コードの半分くらいはNOPだ。
バンドルの中の命令をカウントしてみた。
　NOP命令:2143個、NOP以外の命令:2173個
IA-64の命令テンプレートは
いかに命令パック効率が悪いか思い知った。
まぁそれでも普通のVLIWに比べたら全然ましなのだろうが。

Power4+はdualcoreでしょ。
だったら、そんなもんなんじゃい。
dualcoreの方がマルチタスク強いし。
Power・UltraSPARC・PA-RISC
みんなdualcoreだし。
つーかItanium2が周回遅れ過ぎ。

Itanium2が２コアにできないのは、FSBのBandwidthの問題だよね。
前スレでシェアードバスの議論が出ていたけど、今のItaium2のアキレス腱は
この16B*400MHz(Bandwidth 6.4GB/s)っていう比較的低速なFSBだよね。
Power4のFSB(って言っていいのかな)は 32B*(CPU周波数)/3 だから、1.9GHzの
Power4+なら20.3GB/sもある。これなら２コアで共有しても、まだ１コア当たり
10GB/sもあるから、２コアにしてもいいよね。
(たぶんPower4+はFSBじゃなくてDRAMが先にボトルネックになるんじゃないかな)

だけど、6.4GB/sしかないItanium2で２コアにしたら、１コア当たり3.2GB/sに
なっちゃう(Power4+の1/3以下)。さらにこれをシェアードバスにして、2chip
(4コア)にしたら、１コア当たり1.6GB/sだから、サーバ用CPUとしては結構
きついんじゃないかな。
もちろん、6MBっていう大きなL3があるからメモリまで行くアクセスは少ない
だろうけど、サーバ用CPUはIOも多いだろうし、使用するデータも大きいから
限界があると思うよ。
これはXeonも同じ問題を抱えているから、IntelのCPUは共通の課題だね。

この辺はOpteronが一番スマートで(21364をパクった、と言えばそうだけど)、
CPUにDRAMが直結できるので、DIMMにPC-3200を使えば6.4GB/sもBandwidthが
ある上に、LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ｳﾏｰ だね。
IBMの中の人もPower4でできればDRAM直結をやりたかったんだろうけど、Power4は
>>19に出てくるみたいなバケモノ(copyright >>24) を作らないといけないから、
最大メモリ容量が大きい必要があって、できなかったんだろうね。
(DRAM直結にすると最大メモリ容量が小さくなっちゃう)

>>41
大層な講釈すけど、
　　-------------------------------
　　(DRAM直結にすると最大メモリ容量が小さくなっちゃう)
　　-------------------------------
POWER5でわDRAM直結でメモリ容量も増えてるす。それにプロセッサ間接続、I/O, メモリ/L3にそれぞれ
独立したバスを使用するPOWER4/POWER5系のシステムとItaniumのバスを同列に語るのわ相当無理があるす。

Intel Twin Castle ? Intel’s New Approach of Chipset Making
ttp://www.xbitlabs.com/news/chipsets/display/20040311103200.html

>>31
Itaniumがデュアルコアにできないのは、設計思想の問題。
ItaniumはIA-64の基本的な実装をようやくMcKinley/Madisonで達成したばかりで、
デュアルコアまで到達するのには、他の煮詰められたアーキテクチャより
遅くなってしまうのも無理もないかと。
（それとは別にIntelが他社よりデュアルコアに対して消極的だったってのもある）

IPF初のデュアルコアのMontecitoでも、FSBのアプローチは変わらない。
独自のArbiterバスでコア間が接続される。
Intelは別にシェアードバスにこだわっているのではなくて、
時期を見計らっているだけかと思われ。

まあ、初代Itanium〜Montecitoまでの互換性の問題もあるが…(藁

と、おもったけど、>>31はその辺りのことはわかっているようだな。
>>44の書き込みは忘れてくれ。

>>43
TNB (NorthBridge, PSB controller),
XNB (MemoryBridge, connects TNB to memory channels)
2つを分離する事によって、メモリとCPUに対する柔軟性を高めようって事かな？
これだと、CPU→XNB→TNB→Memoryになってさらにレイテンシ増えるんでないかい？

>>42 MACオタさん

＞POWER5でわDRAM直結でメモリ容量も増えてるす。
>>19の１位のメモリ1TBのPower4+/32wayのサーバで考えてみると、CPUは
16chipだから1chip当たりのDRAM容量は64GBだよね。今あるDIMMは4GBが
最大だから、４チャネル×４スロットでぎりぎり同じだね。でも、今後は
DRAMのデータ転送レートが上がって４スロットは難しいと言う話だから、
Power5でDRAM直結にしたら、同容量でも難しいんじゃないの。
それともPower5はFB-DIMMみたいな技術に行っちゃうの？
Power5って今年出るんだから、FB-DIMMに行っちゃうのはちょっと
早過ぎるんじゃないのかな。

＞同列に語るのわ相当無理があるす
そうだよね。これは気になっていて、「Power4のFSB(って言っていいのかな)」
って書いたんだけどね。
でも、FSBを通るデータって、以下のようになっているのではないの？

　　　　　　　プログラムのアクセス　　　CPU間接続　　　　　　　ＩＯ
Itanium2　　　　　 ○　　　　　　　　　　　　　　○　　　　　　　　　　×
Power4　　　　　　○　　　　　　　　　　　　　　×　　　　　　　　　　○

CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
IOのBandwidthは、どっちが多いんだろう？　結構同じ位だったりしない？
「使用する環境によって違う」と言われれば、そのとおりなんだけどね。
MACオタさんならデータ知らないですか？

Power4の"いわゆる"FSBは、単一バスでアドレスもデータもこの中に混ぜられて
いるけど、Itanium2のFSBはアドレス/データ分離なので、実は簡単に比較できない、
という話もあるしね。特にCPU間のキャッシュ同期トランザクションなんかは、
まずはアドレスを送るだけだから、上記Itanium2のCPU間接続は○でなく、△と
書くべきかもしれないね。

>>47
CPU→TNB→Memoryでは？

これの影響は、
　�@レイテンシが増えて性能が悪くなる　　�A部品点数が増えて値段が上がる
とか、ユーザ側にはデメリットしかないね。
　�B開発が楽になる　　　　　　　　　　　�C製品バリエーションを作り易くなる
とか、メリットはメーカ側だけだよ。
こういう話が出てくるから、独占はダメなんだよね。

>>41で「LSI数を減らせてコストを下げられるし、レイテンシも減って性能も
上がるので ｳﾏｰ だね」って書いた直後に、それの逆やろうとしているIntelって．．．

>>49が間違ってた。CPU→TNB→XNB→Memoryだよね。

>>39
　NOPを発行する無駄を省いたのがEPICじゃなかったんですね。
　最初からテンプレートのbit数を将来増加しそうな実行ユニットの数＋プロセッサの
世代表示分だけ確保しておいて、思いっきり素直に
Itanium3：1001010110･･････(1:使用、0:未使用)
と表記して、後は使用する実行ユニットの命令を順に並べるようにすれば、コードの量を
抑えられたのにね。
　これだと古い世代のプロセッサに新しい世代のコードが入ってきたときに問題になるが、
世代間の実行ユニット対照テーブルを書き込み可能な形式で持つ様にすれば何とかなる
と思うんだけど。
　それにこの方式なら、SMTに対応するスケジューリングのロジックが思いっきり簡単に
なるし。
　今更言ってもせんなきことだけれども。

メモリコントローラを分離したことにより、Intelやマザーメーカーでは将来、
これまでよりも簡単にメモリサポートを強化できるようになると考えられる。
http://www.septor.net/

またIntelでは、現時点で計画を示唆してはいないものの、メモリコントローラのプロセッサへの統合も視野に入れているのではないかと見られているようだ。

>>31
POWER4+は、6.4GB/sのメモリ帯域しかないはずだが？
デュアルコアでは、コア当たり3.2GB/s。

もっともL3〜メモリ間とチップ〜チップ間、I/Oなどのバスは独立しているから、
バス関連ではPOWER4の方がIA-64より有利なことが多いだろうが。

>>52
メモリコントローラ統合するかどうかは疑問だと思うけどね。
そもそもIntelが支持されてきた理由は性能を犠牲にしても互換性を
維持してきたからだ。
それはIntelが一番理解してる筈。
今度のAMDとの一件で特にｗ
コンシューマならあり得るかも知れんが、サーバー用のバカ高いCPUでやるとは思えん。

互換性云々を言うならそもそもIA-64自体がありえないと思うのだが。
メモリだって強引にRDRAMでいこうとした前科があるしな。

それは論じる互換性のレベルからして違う。

まぁ、世代変わる毎に総取り換えになっちゃうからなぁ。

>>48
　　----------------------------
　　４チャネル×４スロットでぎりぎり同じだね。
　　----------------------------
8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
　　----------------------------
　　FB-DIMMみたいな技術に行っちゃうの？
　　----------------------------
後藤記事ばかり読んでると、そういう発想しか出ないんだと思うすけどメモリのFull-BufferingわFB-DIMM
で出てきた新技術じゃないす。サーバーどころか、その辺の電気屋で売ってるPower Macにすらオンボードに
載ってるすよ。PC方面で今まで聞かなかいのわ、現代のPCが本質的に「必要十分な安物」でしかないからす。
　　----------------------------
　　CPU間接続アクセス(SMPのキャッシュ同期みたいな奴)のBandwidthと
　　IOのBandwidthは、どっちが多いんだろう？　結構同じ位だったりしない？
　　----------------------------
POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。

>>54
POWER4わMCM内の他の3つのプロセッサのL3を統合して一つの128MBのL3キャッシュとして使うことが
できるす。同様にL3の先のメモリも扱えるので、大規模サーバー用のMCMパッケージチップに関してわ、
　12.8GB/s (100MHz DDR x 8ch) x 4 = 51.2 GB/s
というピーク性能を持つと考えた方が良いかと思うす。

>>61
MCM全体の話をしてる訳じゃないと思われ。
メモリ帯域はあくまでも、チップ当たり400MHz*16Byte=6.4GB/sだよ。
それに1つのチップがMCM全体のメモリ帯域を利用できる訳じゃないし。

>>62
MCMの話わ、ともかくとして間違いに固執するのわ何故すかね？
http://www.mdronline.com/r/nartcl/2003/175102.htm
　　---------------------------
　　The Power4 has an eight-issue superscalar core, 12.8GB/s of memory bandwidth, 1.5MB of L2 cache,
　　and 128MB of external L3 cache.
　　---------------------------

>>63
ほうほう失礼。

HPのZX1000チップセットとMCMを比較すると、メモリ帯域のみに着目した場合、
POWER4+では、チップ当たり12.8GB/s(コア当たり6.4GB/s)
Itanium2では、2チップ当たり6.4GB/s(コア当たり3.2GB/s)
これがMadisonでは、デュアルコアだから、コア当たり1.6GB/sになるのかな？

>>64
MadisonじゃなくてMontecitoね。

結局，メモリの技術革新があまりに遅すぎたため，
メモリコントローラを分離しておくメリットがなくなって
きた，……と。

>>60 MACオタさん
＞8チャンネルす。http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_5.html
ごめんなさい、わからないや。Figure6を見ると、DRAMインターフェースは4B×8個で32Bの
ように見えるけど、これを8チャネルと言うの？言いたかったことはね、POWER4のような
サーバ用CPUは必要な最大メモリ容量が大きいので(例えば８チャネル必要)、CPU *直結*
できる程CPU側にPINを用意できないで、中間になんらかのバッファLSIが必要になるだろう、
と言うことだったの。８チャネル分のPINをCPU側に用意はできないでしょう。

FB-DIMMの技術ポイントは２点だと思っててね、
　�@メモリコントローラ⇔Buffer間の転送速度をDRAMの転送速度より速くして
　　メモリコントローラのPIN数が少なくて済むようにする。
　�AFB-DIMMのデイジーチェインをやることで、スタブをなくしつつ、多スロット化を可能にする。
だと思うよ。単なるアンプだけじゃ意味ないと思うな。
PowerMAC G5 Technology and Performance Overview
http://www.apple.com/powermac/pdf/PowerMacG5_TO_111803.pdf
を見たけど、�@or�Aみたいなことをやっているようには見えなかったけど、どっかに書いてあるの？

＞POWER4でプロセッサ間(16-byte x 3 + 8-byte x 1@1/2core), I/O(4-byte x 1@1/3core)す。実帯域も同じ程度かと。。。
POWER4のCPU間バスは他のCPUに接続されているメモリ(リモートメモリって言うのかな?)を
アクセスする場合でも使うので、いわゆる『CPU間接続アクセス(SMPのキャッシュ同期
みたいな奴)』だけではないよね。集中型メモリコントローラのItanium2システムでは
リモートメモリとかの概念が無いので、話が全然違うと思うよ。

→スレ参加者　　　話がItanium2と関係無い方に進んでごめんなさい。

>>66
FP→EDO→SDR(→RDRAM)→DDR→DDR2と来てはいるのですけどね。
分離しても副作用が無ければいいんだろうけど、いろいろデメリットがあって、むしろ
メモリコントローラをCPUに組み込む方がメリットが大きいから、Opteronはそっちに
進んだんだよね。

TukwilaではOpteron・Power5みたいに、SMPコントローラとメモリコントローラを入れた
ものになるんではないの。例の『３世代はバスを変えない』公約もTukwilaなら関係ないしね。

>>67
　　------------------------------
　　８チャネル分のPINをCPU側に用意はできないでしょう。
　　------------------------------
それを用意するのがサーバー用のチップす。POWER4 MCMわ電源やGNDを除いて5,200pin、POWER5 MCM
わL3を(MCM内に)内蔵しても4,500pinという化け物す。ただ、POWER4でも(外付け)メモリコントローラとメモリ
チップの間にわSMIチップと呼ばれるバッファが入っているという点でわご推察の通りす。

それからあなたの主張するFB-DIMMのポイントすけど、前者わメモリセル自体の速度が大きく変わらないのに
インターフェースの改善で転送速度のみを上げるというDRAMチップの進歩の歴史そのもので、何ら新鮮味わ
無いす。後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
現物についてわこの辺が参考になるかと。。。http://www.saronix.com/pdf/applications/AW36.pdf
Power MacわDDR搭載のG4の時代からこの種のチップがマザーボード上に見受けられるす。

少し話が戻ってPOWIER4のメモリチャンネル数の話すけど、図中の4-byteというのわ誤植す。4-byte x 8だと
公称の12.8GB/sに満たないし、1999年の時点でDDR400が存在する訳も無いすから。。。
更にローエンドサーバーのp650のドキュメント等を見ると、SMIチップとメモリの間わ8-byteの双方向バスで接続
されているす。p650わローエンドサーバーなんで4chしか無いすけど、ハイエンドサーバのp690でわこれが8ch
ある訳す。

>>38
遅レスと思われるがTPC-Cベンチマークは大規模データベースを扱う
在庫管理とか銀行オンラインのような処理では信じて良い
ベンチマークと思われ　　HPとIBMがTOPを目指して戦って
いるところを見ると特定メーカーに有利とかいうことは
ないと思われ
しかし異なった使用環境では必ずしもTPC-Cの性能がシステム
性能を現すとは限らないと思われ　　例えばJAVAのベンチマーク
であるSPECjbb2000では以下のようになっていると思われ
http://www.spec.org/jbb2000/

SPECjbb2000 TOP

1　Fujitsu PRIMEPOWER2500　　　　　 SPARC64V/1.3GHz　　　　　　　112way　　　1420180
2　HP Integrity Superdome server　　　Itanium2/1.5GHz　　　　　　　　　 64way　　　1008600
3　Fujitsu PRIMEPOWER2500　　　　　 SPARC64V/1.3GHz　　　　　　　　64way　　　　835479
4　HP Superdome Server　　　　　　　　PA-8700+/875MHz　　　　　　　　64way　　　　614358
5　Sun Fire 15K　　　　　　　　　　　　　 UltraSPARC-�VCu/1.05GHz　　104way　　　　602270
6　NEC NX7700 i9510　　　　　　　　　　Itanium2/1.5GHz　　　　　　　　　　32way　　　　580536
7　HP Integrity Superdome server　　 Itanium2/1.5GHz　　　　　　　　　　32way　　　　574912
8　IBM eServer pSeries 690　　　　　　POWER4+/1.7GHz　　　　　　　　　 32way　　　　553480
9　HP 9000 rp8420-32 Server　　　　　PA-8800/1GHz　　　　　　　　　　　32way　　　　537968
10 Fujitsu PRIMEPOWER1500　　　　　SPARC64V/1.35GHz　　　　　　　　32way　　　　492683
11 Sun Fire 15K　　　　　　　　　　　　　UltraSPARC-�VCu/1.05GHz　　　 72way　　　　433166
12 Fujitsu PRIMEPOWER2000　　　　　SPARC64GP/675MHz　　　　　　　64way　　　　424206
13 Sun Fire E6900　　　　　　　　　　　　UltraSPARC s400/1.2GHz　　　　 48way　　　　421773
25 Unisys ES7000 Orion 230　　　　　　XeonMP/2GHz　　　　　　　　　　　32way　　　　234928

TPC-Cでは圧勝だったPOWER4+もこっちでは32way同士で比較してやや負けと思われ
富士通の国産CPUであるSPARC64Vが健闘していると思われ
新しいUltraSPARC�Wの結果が既にあるが48wayで13位とTOPクラスのCPUとは勝負になっていないと思われ
Sunのお家芸のはずのJAVAでこの成績ではもはや　　UltraSPARC逝って良し　　と思われ
Xeonは2GHzの結果しかないがこのクラスへの参戦は不可能と思われ　64bit化が待たれると思われ

SPECjbb2000 4way

1　DELL PowerEdge 6600　　　　　　　Xeon MP/3GHz　　　　　　4way　　　118031
2　HP Server rx5670　　　　　　　　　　Itanium2/1.5GHz　　　　　4way　　　116466
4　*1 Nascom Series 400　　　　　　　 Opteron848/2.2GHz　　　4way　　　113473
7　IBM eServer pSeries 655　　　　　　POWER4+/1.7GHz　　　　4way　　　 96377
15 Fujitsu PRIMEPOWER450　　　　　 SPARC64V/1.1GHz　　　4way　　　　58212
17 HP AlphaServer ES45 68/1250　　21264C/1.25GHz　　　　　4way　　　 56191

*1 Atipa Technologies

4wayではXeon,Itanium2,Opteronがほとんど横一線　POWER4+は一歩遅れと思われ
Opteronのサーバベンダーが聞いたこともない会社なのが寂しいと思われ
残念ながら富士通SPARC64Vはここでは勝負になっていないと思われ
Where is UltraSPARC?


しかし ２ちゃんに桁を揃えた表を貼るのはめちゃめちゃ手間がかかると思われ
誰か良いツールを知っていたら紹介して欲しいと思われ

>>69 MACオタさん
『POWER4もPOWER5もCPUからDRAM直結ではなく中継LSIが間に入る』というのは同意して
くれたみたいで良かったな。

＞後者わ普通のFull-Buffering技術自体を単なる信号増幅だと勘違いしているす。
教えてもらったPI3B4010の資料 http://www.pericom.com/pdf/datasheets/PI3B4010.pdf を
見たけど、単なるswitchのようにしかみえなよね。自動的に方向を切り替える双方向AMP
だよね。確かにこれはこれで難しい技術だと思うけど(負荷側のキャパシタンスが
ドライブ側に見えないように双方向でAMPする技術があるって知らなかった。中身は
どういう回路なんだろうね)、�@�Aのような特長を持つFB-DIMMとは全然違う技術だと思うよ。
�@は『DRAMチップの進歩の歴史そのもので、何ら新鮮味わ無いす』と言えばそうだけど、
結局システム側の技術(CPUのマイクロアーキテクチャとかじゃなく)って、これが基本だと
思うけどね。そういうレベルで言えば�Aのデイジーチェインだって新鮮味が無いよね。

IBMの誤植の件、教えてくれてありがとう。　POWER5ではこういう間違いしないでね。→IBM

>>71-73 面白いデータだね　TPC-Cとは全然違うんだ　富士通が意外とがんばっているのがちょっとうれしいね

>>74
　　-----------------------------
　　FB-DIMMとは全然違う技術だと思うよ。
　　-----------------------------
くり返しになるすけど、FB-DIMM = Full-Bufferingじゃないす。Full-Buffringってのわアドレス配線のみに
バッファチップを入れるRegisteredに対して、データの配線もバッファするので"Full"なんすよ。

その理解の上で、FB-DIMMわDIMM側にコストを押し付ける安物マザボ向きの方法論というだけの話で、
そんなモノが規格化されるのを待たなくてもメモリバスのFull-Buffering機能を持つ回路をマザボに取り
入れることわ現状で可能だし、超高級なサーバーシステムどころかAppleごときでもとっくの昔にやってる。。。と

MACオタさんは>>60で、
＞メモリのFull-BufferingわFB-DIMMで出てきた新技術じゃないす。サーバーどころか、
＞その辺の電気屋で売ってるPower Macにすらオンボードに載ってるすよ。
と書いたので、FB-DIMMの技術はFull-Buffering技術の延長にある、ということを言って
るんだと思ってたよ。でも、FB-DIMM≠Full-Buffering技術で、MACオタさんの言う
Full-Buffering技術は、単なる双方向アンプ/セレクタっていうことなんだよね。
僕の考えでは、周波数もbit幅も変えないでアンプとセレクタを追加する技術である
PI3B4010の技術と、メモリコントローラ⇔DIMM間の転送速度を上げてLSIのPIN数や
ボード上の配線数を減らし、データもデイジーチェインで接続して転送速度を犠牲に
せずに(レイテンシは犠牲にして!)搭載DIMM数を増やすFB-DIMMの技術は全然違うものと
思うんだ。
でも、これが違う・違わない なんて言う不毛な議論は止めようね。細かく言えば
違うに決まってるし、メモリコントローラのLSIのPIN数を増やさずに搭載DIMM数を
増やす技術だと考えれば同じものだろうし、見方の違いだよね。

FACTを整理すると、以下のようになるのかな。
(a) PowerMAC G4にはPI3B4010みたいなDIMMを双方向でアンプ/セレクトする技術が使われている。
(b) Intelは将来のDIMMの形式として"安物マザボ向きの方法論"であるFB-DIMMを提案している。
(c) Power5でもDRAM直結は無理で、(a)か(b)かあるいは独立したLSIで中継するか(※1)の
　　どれかの方法が使われる可能性がある。

※1 POWER4は>>60で紹介してくれたWhite PaperによるとSystem Memory Interface(SMI)って
　　いうLSIで中継しているね。

PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな？

>>77
　　-------------------------------
　　PowerMAC G5はPI3B4010みたいなのを使うのは止めちゃったのかな？
　　-------------------------------
残念ながら現物を見たことが無いすけど、当然載せてる筈す。そうでなければunbuffered PC3200で
チャンネルあたり4 DIMMというのわ不可能すから。
参考までにAppleと同じノースブリッジを使った（らしい）PPC970の評価版マザーボードのレイアウト
図があるすけど、左下のDIMMスロッ'群トの間に並ぶ正方形のチップが、この手のスイッチす。
http://www.970eval.com/images/075_top.jpg

参考にFB-DIMMの資料のLINKを書いとくね。
http://www.memforum.org/tech/fb_dimm/
差動にしても 3.2/4.0/4.8Gb/sの転送っていうのはすごいね。設計は大変そうだけど、
１回作っちゃえば部品コスト自体は安くなりそうだから、結構良い技術と思うよ。

ところで技術論とは全然関係ないけど、ここにIntro Animationっていうのがあるんだけど
(内容的にはこのスレの参加者には特にどうってことない内容だと思うけど)、女声の英語の
ナレーションがとっても聞き易くて、自分の英語のヒヤリングがうまくなった感じがしたよ。

>>73
Xeon強ぇ〜
負の要素満載なのにこれでつか
ひたすら高クロック狙い漏れもまんせ〜したくなってきた

>>80
このベンチは整数が強いx86系有利なだけに見える。
浮動小数点ベンチだと違うんじゃねーか？

>>80
Xeonは3GHz
Itanium2は1.5GHz
Opteronは2.2GHz
で、だいたい同じくらいのスコア。

Itanium2がボロクソに言われてても、ちゃんと性能は出てる。
しかも、たったの1.5GHzでだ。
もしTDPが許せば、もっとクロックは上がるだろう。

>>82
すげーなintel、パイプライン6段か7段であんなに大量な実行ユニット持ってるのに
TDPの方が先に限界になるなんて。

>>81
x86系というよりコンシューマ向け共通コアはFP性能そこそこで
浮いたトランジスタを整数性能ageに突っこむ方針でいってるような

HPC市場もあるからFP/INTは
Itanium＋（ハイエンドRISC）>>>>>Opteron>Xeonだし

こんなのもできるらしいけど
http://pc.watch.impress.co.jp/docs/2003/1226/kaigai054.htm

>>83
IPFはいまのところ省電力設計にはあまり力を入れてないからね。
最近はサーバでも低発熱・省スペースが求められるから、
今後は省電力にも重点を置いて設計してくるかと。モバイルItaniumの話もあるし。

>>82
Itanium2はパイプラインを再設計しないとクロックは大して上がらないじゃないかな。
CPUのパイプラインがどのくらいのクロックを目標に設計されているかは、外からはわかり
にくい(Pentium4とAthlonみたいに同じ命令セットアーキテクチャなら比べ易い)けど、
違うアーキテクチャでもfp演算のレイテンシを見るとだいたいの想像はつくよ。
(fp演算でやるべきことはアーキテクチャとは関係なくIEEE規格で規定されているからね)

POWER4+　　　　　　　1.9GHz　　　fmaレイテンシ:6cyc　　　fma実行時間:3158ps
Itanium2　　　　　　　　1.5GHz　　　fmaレイテンシ:4cyc　　　fma実行時間:2667ps
Pentium4(NWコア)　　3.4GHz　　　fmulレイテンシ:6cyc　　 fmul実行時間:1765ps
　　　　　　　　　　　　　　　　　　　　 faddレイテンシ:4cyc　　 fadd実行時間:1176ps
　　　　　　　　　　　　　　　　　　推定fmaレイテンシ:8cyc　　 fma実行時間:2353ps

IA-32にはfma演算(A*B+C)が無いのでfmulとfaddしか資料にはないだけど、fmaで合計10cycには
ならなくて、同時に演算すると2cycくらいは減って8cycくらいにはなるんじゃないかと思うよ。
こうやって見ると、Itanium2のfma実行時間とPentium4の推定fma実行時間は13%しか違わないから、
130nmテクノロジでは後10数%しかクロックは上がりそうにない、というのがわかるよね。
当然、fp演算だけが他の部分とはとは違ったパイプライン設計とは思えないから、CPUの他の部分も
だいたい似たような性能 "130nmテクノロジで1ステージあたり670ps" で設計されているはずだよ。
今年出ると言われているMadison9Mのクロックは、だから1.5GHz*1.13=1.7GHzくらいになるんじゃ
ないかな。いくらTDPを増やしてもこの辺が130nmのItanium2の限界だと思うよ。

もちろん、パイプラインを再設計してレイテンシを延ばせばクロックは上がるだろうけど、
そうしたら命令スケジューリングが変わっちゃうから、性能を上げる必要のあるプログラムは
再コンパイルする必要があるよ。そうしたら、もうItanium『３』だよね。
このあたりが静的スケジューリングCPUの苦しいところで、動的スケジューリングがあれば、
こういう制約はもっと緩くなるからいいよね。

　　　,,ｖ‐ｖ-/l＿　　(⌒)
　　_「／￣　　く　　 /
　　lＹﾉﾉ/_ﾉl_ヽ)）
　　＜ｲ（ l　l ）l＞　　／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　＜|）'|l､"(ﾌノ|l　　＜ 　31はもっと短くレスすべきだと思います！
　　,(ヨﾘ<>o<>ﾘ'］　　＼＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
　　|ト‐!］-ム- i'］l
　　ヽ_ﾉｖ＿＿l/ /
.　 ﾉ［//‐─‐/_/､
　（ /E|, 　　(フlﾖ ＼
　,-|　El＿＿＿lﾖ　/
└-＼｀＾＾＾＾＾＾´／

>>86
Madison 9Mは1.7GHzなのは既に明らかにされているが
詳しいのか詳しくないのかよくわからない人だな

>>86
非常にわかりやすい。
TDP 130Wの制限でクロックが頭打ちだというのは、間違った説を信じてたんだ。

初代Itaniumが、なかなかクロックが上がらずに苦戦してたが、
733MHz品と800MHz品で、TDPが同じなのは、
TDPとクロックに関連が薄いってことだったのか。

実際にオーバークロックさせてみたら、ぜんぜん上がらなかったです。

>>86
　　----------------------------
　　POWER4+　　　　　　　1.9GHz　　　fmaレイテンシ:6cyc　　　fma実行時間:3158ps
　　----------------------------
同じFPUパイプラインでPPC970わ2GHzすから、POWER4のステージあたりの遅れ
が多めに見えるのわ、高信頼性を要求されるサーバーチップゆえの余裕分だと
思われるす。

>>86
ちょっとその推測には無理があるかと。
そもそも専用のハードで積和を処理できるIPFと異なる実行ユニットにわけて
実行するPen4とを同列に比較するのはおかしい。
また、全く同じ演算を実行する演算器でも、内部の実装方式の違いによって相当な
バリエーションがある。単純にサイクル数*周波数で比較しても正確な判断はできないかと。

IPFは、ターゲットがミドル〜ハイエンドサーバなのである程度
動作クロックや電圧のマージンも余裕をもって設定しているだろうし、
総生産量が少ないので、高クロック動作品の絶対量をPen4などに比べて確保しにくい事情もある。
だから、デスクトップ品と同列に比較するのも厳密さを欠く。
Pen4並の生産量と無理な高クロック動作させてもいいんなら、少なくとも1.7GHzは越えられると思うよ。

個人的には現行ItaniumがTDPに頭を押さえられてるのは事実だとおもう。
ただ、それでも2GHzまではいかないかな。

HP zx2000がヤフオクに出てますよ。
http://page3.auctions.yahoo.co.jp/jp/auction/c55316053

あと7時間。いまのところ65000円で、最低落札価格に到達してない。
30000円とか56000円で入札してる人は、買う気ないんだろうなー。

いくらぐらいなんだろう。30万ぐらいが最落価格？

前にzx2000が出た時(ラックマウントじゃなくてデスクトップ筐体)は、
入札者ほとんどいなくて、24万くらいで、あっさり落札されてたような。
しかも、それは新品同様だったわけで、今回のは15万くらいが適正価格かも。

某Itaniumユーザーが・・・





ﾊｧﾊｧ

サン、AMDと提携後のx86市場戦略を公表「Itaniumを選択する理由はなくなる」
http://enterprise.watch.impress.co.jp/cda/topic/2004/03/19/1711.html

サン・マイクロシステムズ株式会社（以下、サン）は3月18日、AMDと提携後のx86市場における戦略の説明会を開き、
8Way以下のミドルレンジからローエンドのサーバー市場向けにOpteronを搭載した新機種を投入していく意向を明らかにした。

サンの山本恭典氏は 「サーバーCPUの選択肢が増える中、ISVなどのメインユーザーがわざわざItaniumを選択する理由はなくなる」
と述べ、ライバルをけん制した。

自分とこのSPARCはどうなるんだろうねｗ

>>97
同じ事を思った。
他人の心配より、自分の心配しろ！ｗ

SPARCにはSolarisっていうそれに最適化されたOSがあるけど、
Itaniumにはまだない。っていう考えなんじゃないかな。
WindowsにしたってItanium向けのやつは実績が全然ないし。

>>90
自社製品がピンチだから他社製品叩くんだろ。
まるで２番手の言いぐさですな。Itaniumの最大の敵はもはやSunではなくなりつつある。

>>99
文脈で判断する限り性能でしょう。Opteron と Itanium は、対等に張り合う事が
出来る良いライバルからね。そうすると…

正直、Windowsってそんなに必要なんかな？
LinuxやUnixで良いんでないかな。
特にハイエンドだと普通Windowsなんか選ばんよね。

Windowsは複雑過ぎるから使いこなせる管理者が
なかなかいない、というイメージがある。
しかもMSのWindowsに対する基本的スタンスが
熟練した管理者がいなくても扱える製品、という
構えなので、管理者が育ち難いような気も。
資格だけ取らせても、そんなのごく僅かな定型処理
にしか使えなかったりもするし。

ItaniumにはHP-UXもあるし板違いだな。sage

サーバとクライアントで、同じハードが使える、っていうのが大きいな>Windows
ドライバの品質が、サーバレベルなのか、クライアントレベルなのかは、はっきりしないけど。
普段使うデスクトップ環境も、サーバ版のWindowsにできるから、馴染みやすいのもある。

kabu.comのItanium 64wayマシンってWindowsだよね？64じゃハイエンドとは言えないけど。
まああそこは前回のXeon+MS SQLServerを引き継がなきゃいけないから、それ以外の
選択肢がなかったのかもしれないけど

カブドットコムは、全面的にWindows採用してるね。
Itanium2は、スケールアップの道がある、ってことを用意してるだけで、役割十分だと思う。

負荷が高くなったときに、スケールアウトしか道が無いと、開発工数かかるわけで。

windows update の度に再起動が必要な鯖なんて要らない

Windowsがハイエンドで敬遠される理由って
ハイエンドでの歴史と経験が未熟で、
そこから生じる信頼度が低いからだと思うんだけど。
後は、ミドルウェアーに問題があるとか。
これは、Intelにも当てはまるが・・・

Windowsで何度もリブートする奴は、unixでもリブートするだろ。
一番レベルの低い管理者に合わせて、リブートが必要っていう表示をしてるだけで、
実際には関連するサービスの再起動で済む場合が多い。

まぁ、ファイルをオープンしてるプロセスがいて、
再起動時にコピーするように仕組まれてたら、再起動するしかないんだけど・・・。
どのみち、ノンストップではないことは、Windowsもunixも変わりない。

DARPAのGrand ChallengeでCarnegie Mellonの
Sandstorm（Itanium2搭載車）が優勝したね。
おめでとうｗ

>>110
今知ったけど、すげーレースだな。
オフロードの無人走行か…
最初の5%で全滅したのも無理ないな。
次回が楽しみだ。

将来的にはダカールラリー無人部門とか見てみたい

希望落札価格12万円になってます! 安くなったなぁ。

これは欲しいな。買おうかな。
騒音はどれぐらいだろ。

これって付属品でタワー型にもラックマウントにも出来るんだっけ？

Intel Itanium2 1.40GHz(L3 1.5MB)(mPGA700用CPU,1.4GHz,L2-256KB,L3-1.5MB,バルク
http://www.watch.impress.co.jp/akiba/hotline/20040327/ni_i_cp.html#itanium2
SUPERMICRO製1Uサーバキットとのセット販売ということ。
「単品相当価格」は1個178,000円、らしい。たけーなあ。

「G5は世界最速」はやっぱり誇大広告--米当局がアップルに勧告

http://headlines.yahoo.co.jp/hl?a=20040329-00000001-cnet-sci

>>108
愚か者！
ハイエンドコンピュータががUNIXなのは、基盤そのものの信頼度とセキュリティ、
リソース管理の堅牢性がWindowsとは段違いに良いからなんじゃ！

オークション、見事なまでの放置っぷりですね。
Itaniumの人気が伺いしれるというか。
五月蝿いのさえなければ個人で誰かが買うのかもしれないけど。

>>118
ってか，フリーで手に入る　OS は，Linux Debian か,
不安定（あまりメンテされてない），FreeBSD くらいしかないからね。
マシンだけあっても OS が無けりゃ，タダの箱なわけで。。。

>>119
OSがないってことはないでしょう。ia64用のWindowsは無料配布されてるし。
Linuxもカーネルに地雷があったら流石に厳しいけど、配布系の問題は
がんばって手を入れつつ使えばいいし。

ようはみんな、なんだかんだいったところでia64と格闘するほどには暇じゃないし、
このアーキテクチャの将来性に関しても多少なりとも疑問を持ってるってこと
なんじゃないかねえ。興味はあるけどia64は難しいし、その努力が報われない
可能性もあるし、で。。。触手がのびないというか。

単なる一般的な商品じゃないってことかと。
科技演算、シミュなどの専用appsを使うような
使用目的がはっきりしてる人間にしか意味ないからね。
少なくともOpteronやXeonのように趣味的に使えるような代物じゃない。
わざわざItaniumでx86用appsを使おうなんて人間いないだろうし。

速くて安いCPUとなればいいのだけどな・・・Itanium
まだ気楽に自作マシンが組める値段でないのが残念だ。

32ビットアプリケーションの実行速度なんて、遅くてもかまわない。
64ビットで早ければ・・・。

>>121
いや、こんな型落ちのマシンで数値計算する人はいないだろう。
これの使い道といったら、ia64のプログラミング環境ぐらいしかないような。
しかし、それにしては誰も買わない。PCと比べても高いわけでもないのに。

ラックマウントのモデルは、ファンが全力回転するかもしれない。そしたら轟音だ。

64ビットが必要な人は、メモリを最大まで積むんだろうけど、
それなら本体価格は誤差の範囲内になってしまうだろうな。

＞これの使い道といったら、ia64のプログラミング環境ぐらいしかないような。
これでもう、大幅に用途が限定されてるじゃんｗ
それだけで、買う人間なんてよっぽど物好きでもなけりゃいないんじゃないか。

結局　Opteron(や これから出てくるXeon64bit)で充分な人が多くて
わざわざItaniumに移行しようとする人が少ないんではないの
自作派のコレクターアイテムとしてならいいのかもしれないけど

IA-64の開発環境といっても、VisualStudio等は動かないからねぇ。

コマンドラインの古めかしいコンパイラとデバッガを使ってでも、
IA-64やりたい、っていう奴じゃないと、使わないと思われ。

Itaniumを個人で買うのは明らかに趣味の世界の話だ。
ＯpteronやXeonと比較しても仕方がないですぜ。
Itaniumを個人使用しているような人は、ハイエンドなIA-32マシンも持っているだろうしな。

まぁ、確かに使用用途が限定されてる現状で
わざわざ個人でItaniumを買うなんてのは趣味だな。

Itaniumは大規模並列システムで科学計算や
大規模シミュレーション、データベース等のミッション・クリティカルな用途に
使用されてこそだと思う。
少なくとも個人で使用するようには考慮されてないと思う。

個人には使いみちがありません。持ってる俺が言うんだから・・・。

中古屋で売られているのを見かけて、とりあえず保護したんだけど、
ぜんぜん使いみちがない。
冬場は暖房の代わりになるけど、動作音がうるさい。

>コマンドラインの古めかしいコンパイラとデバッガを使ってでも、
>IA-64やりたい、っていう奴じゃないと、使わないと思われ。

この放置っぷりを見る限りじゃ、IDEがあるかどうかなんて関係なさそうな。

俺としては激しくItanium搭載のPCが欲しいのだけど。
使ってみたいマザーボードが1枚もない。
1枚も。
土台がまるでないので使いようがない。

考えてみれば、PowerやSPARCを
個人で使う香具師なんていないのと同じだな。

SPARCはいるでしょ。Alphaを個人で所有してる人もいる。
だから、Itaniumを趣味で持っていてもおかしくはない。
ただ、轟音鳴らせながらハックするほどの対象かどうか
っていう問題があるよねえ。基本的にSPARCやAlphaにしたって
すでにノスタルジーの対象だろうし。商用UNIXとセットになって
魅力を放っていたのが、それらが衰退して色褪せてしまった感じか。
それ以外の人はもうCPUのアーキテクチャにロマンを感じなくなって
しまったかも。

hmxとか心に太陽がある人は個人じゃないんだろうか…

あぁ、そう言えば彼、AlphaもPowerもItaniumも持ってたんだっけ。

>134 SPARCやAlphaはそれなりのアプリが有るが、Itanium飼ってどうするのよ
インストールの練習？

18xゲー。

64ビットのメモリ空間が必要な個人がいても、普通はOpteronを選ぶと思う。
Opteronのほうが、入手しやすいし、使いやすいだろうし。

>>138
まさかあなたは電脳ぺんぎん氏ですか？

多少今は使いにくても将来Itaniumが主流になりそうなら今から買って勉強しておこう、
とか思う人はいると思う。でも最近の情勢ではItaniumの将来は？？？だからな。

>>141
そう思って買ったさ。

実際に使ってみると、Linuxは普通にLinuxとして動くし、Windowsも平然と動いた。
それを飯の種にしてる人達が、やるべき仕事をちゃんとやってるから、
ちゃんと移植されてて、普通に使えるようになってる。
x86に飽きてて、刺激が欲しかった俺は、かなりがっかりしたよ。
細かいところでは微妙に違うんだけど、それも今だけの話で今後変るかもしれないしね。

仕事(なんちゃってDB屋)のほうでは、XeonのPAEより、速いかもしれない、
っていう話が出てきてはいるけど、そうなると最新鋭機での比較になるから、
個人で買えるような退役中古マシンなんて、ほとんど参考にはならない。

なぜNetBSDは移植されないのでしょうか？

>>142
DB屋さんはでかいリニアなアドレス空間が欲しそうだから、36bit PAEよりは本当の
64bitアーキテクチャが欲しいんでしょうね。
Windowsだ・Linuxだ、なんていうOSのコマンド/APIレベルではなく、実際にDBを動かして
(コーディングして?)、性能チューニングとか(インデックスをどういう風にメモリに
置くか、とか)をやりたいのではないですか。
でも結局Opteronでも同じことはできるから、わざわざItaniumを使う必要はない、という
落ちになっちゃうのでは。

インテルの“AMD互換”でItanium死に筋か
http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/

米インテルは2005年中にItaniumの中止を公表するだろう。だらだらと引き延ばし，
メーカーや顧客の傷口を拡げることはしないはずだ

日経がぶちあげたぞ

2005年 とは大胆な予測で来たね。

Itanium から撤退するにも退路が無いから、少なくとも 2、3 年は
現状維持だと思うけどねぇ。

Xeon64bitが順調に立ち上がれば 2005後半にはItaniumは不要では。
確かにItanium2/64wayとかPower5と死闘を繰り広げるような超ハイエンド領域では
Xeonではコマ不足でしょうけど 売れ筋の4way以下ならXeonで全然問題ないのでは。
SGIみたいなテクニカルコンピューティングの分野は苦しいだろうけど 利益で
見ればテクニカルコンピューティング分野は大したボリュームではないでしょう。

おいおい、肉桂の言うことなんて真に受けるなよ。

問題は記事の真偽ではなく、撤退しても不思議はないと認識されている
IA64の将来性の不安ではないのかな。

>>149
IA64 で全ての 64bit CPU 市場をカバーしようとしたけど、x86_64 の登場で脆くも
崩れたのは確か。とは言っても、イコール IA64 の否定には繋がらないけど、
不安材料は増えているね。

しかし >>145 のコピペは、記事のタイトルからして w

日経だけでなくいろいろな人がItaniumの将来を心配しているのは事実。
ただ中止というよりは「生産量は予想より少ないだろう」という話。

http://www.reed-electronics.com/eb-mag/article/CA405727?pubdate=4%2F1%2F2004
Intel spills the beans
＞The Itanium has probably lost its last hope of high-volume success.
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.reed-electronics.com%2Feb-mag%2Farticle%2FCA405727%3Fpubdate%3D4%252F1%252F2004&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

http://www.theinquirer.net/?article=14535
HP: Who will refund the tickets for the Itanic Line Cruise?
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.theinquirer.net%2F%3Farticle%3D14535&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

http://www.theregister.co.uk/content/61/36347.html
Analysts cheer AMD, Dell and Microsoft as x86-64-bit winners
＞As Illuminata points out, a market for Itanium will exist despite the presence of Opteron and Xeopteron. This market, however, is much smaller than either HP or Intel had hoped.
(訳) http://www.excite.co.jp/world/english/web/body/?wb_url=http%3A%2F%2Fwww.theregister.co.uk%2Fcontent%2F61%2F36347.html&submit=%83E%83F%83u%83y%81%5B%83W%96%7C%96%F3&wb_lp=ENJA&wb_dis=2&wb_co=excitejapan

問題は部品屋のIntelが少ない生産量のItaniumへの高額な開発投資を続けられるか、ということ。
IBM,HP,Sunなんかのシステム屋はシステムで儲けた分をプロセッサの開発費に廻せる
(システムがそれで差別化できて販売量が増えればOK)ので、少ない生産量でも開発投資を続けられるけど、
IntelとかAMDみたいなLSI部品ビジネスだと、部品単体の利益で開発費を回収する必要があるから
難しいんじゃないかな。

しかもItaniumの最大のパートナーであるHPは今やかつてのハイテクリーダーとは違う会社になっている。
高性能・高品質で定評があった測定器部門はアジレントとして分離し、開発投資を行わないことで
定評ある純PC屋のCompaqと合併し、HPの伝統とは関係ない外部から来たCEOが会社を率いている。
10年前のHPなら、Intelが泣き言を言っても、叱咤激励してItaniumへの開発投資(人も金も)を出し続けた
可能性は高いだろうが、現在のHPはどう判断するかわからない。

intelはdellと喧嘩するためにH/Wは赤字でサポートで採算とってるって言ってたよ。
PCでは開発投資に回す金なんて出ないでしょう。ただIPFはメインフレームの置き換えであって、
稼働中にCPUも入れ替えられないようなx86(_64)と同じ土俵に載せるの事は
hpは考えてない。intelが低価格路線にするのは同じ土俵でも戦えるようにと考えているのかも
しれないけど。
Oracle10gのgridにもし宣伝通りの効果があるなら、メインフレームそのものの意味が薄れてくるし。
もちろん無くなるわけではないけど。

>>153
HP は PA-RISC、Alpha、MIPS を捨てて Itanium に移行することをコミットしているから、
Itanium がこけると一番痛いのは HP ですね。

10gでメインフレームはなくなりはしないだろう。
やばいのはひたすらSun、Sun Microsystems。

Top 5 Companies Revenue from Shipments of 64-bit Compute MPU --- Worldwide ($ in Milliions)

2002　　　2003　　　　　　　　　　2002　　　　　2003　　　　　%change　　　2003
Rank　　　Rank　　　　　　　　　　Revenue　　 Revenue　　　　　　　　　　 Share

NM　　　　1　　　　AMD　　　　　　　0　　　　　　　173　　　　　 NM　　　　　48%
3 　　　　　2　　　　Intel　　　　　　 10　　　　　　　100　　　　　900%　　　　 28%
NM　　　　3　　　　IBM　　　　　　　 0　　　　　　　　60　　　　　 NM　　　　　17%
1 　　　　　4　　　　NEC　　　　　　 21　　　　　　 　 21　　　　　　0%　　　　　 6%
2 　　　　　5　　　　Samsung　　　 12　　　　　　　　 8　　　　　-33%　　　　　 2%

Total Market　　　　　　　　　　　　43　　　　　　　 362　　　　 742%　　　　100%

NECっていうのはMIPS/R10Kシリーズ？。2002は１位だったなんて。
2004はIntelとAMDの差はもっと開くことになるのか、Xeonが64bit CPUになってIntelが１位になるのか興味深い。


ソース：
Gartner Dataquest 2003 Semiconductor Market Share
http://www.dataquest.com/teleconferences/attributes/attr_60033_115.ppt

ファイル形式がPowerPointだが持っていない人は下記viewerを使えば見える。
http://www.microsoft.com/downloads/details.aspx?FamilyID=7c404e8e-5513-46c4-aa4f-058a84a37df1&displaylang=ja

Itaniumって大して売れてないと言われてたが、
それでも2位なんだ・・・
IBMやSunは一体今までなにしてたんだ。

>>158
あの数字にはIBMのPOWER4やSunのSPARCのような内製分は入っていないでしょう。
(IBMはPowerPC G5をAppleに売った分だけだと思う)

>>154
Intelは部品メーカーなのでサポートで利益を上げたりできないのでは？
それができるのはDell,HP,IBM,Sunのようなシステムベンダーでしょう。

あいかわらず放置されていますね。
OpteronにSPECでボロ負けする900MHzに、あの値段はないだろう。

>>154
"メインフレーム置き換え"と言うよりはエンタプライズサーバとか呼んだ方がいいので
しょうが、現状はXeon/Opeternのサーバでは稼動時保守みたいのはできませんが、
やろうと思えばXeon/Opteronにそういう機能を組み込むことは問題無くできるでしょう。
(別にアーキテクチャ上の制限があるとは思えないので)
だいたい稼動時保守をサポートするとすれば、「CPUで〜の機能が必要」というよりは、
システム側(チップセットやOS)の方でやることの方が多いでしょう。

Intelは元々は、稼動時保守のような高度なRAS機能や64bitアーキテクチャのような
大規模システム対応機能は、Itaniumだけに限定して、XeonとItaniumを差別化したかったので
しょうが、AMDがOpteronで追い上げてきて、IBMのようなシステムベンダーもXeon/64wayの
ような製品計画を打ち出してきて、予定が狂っているのではないかと想像できます。
Xeonの機能を低いままにしておくと、Xeonの市場をOpteronに食われてしまうし、
Opteronに負けないようにXeonの機能upを図ると、Itaniumの市場をXeonが食ってしまう、
というジレンマがIntelにはあるのでしょう。

IBMのXeon/64way計画： http://www.itmedia.co.jp/enterprise/0401/15/epn07.html
＞サーバメーカーにItaniumプロセッサへの移行を促したいIntelの思惑とは裏腹、
＞IBMは、未来はハイエンドXeonサーバにあると考えている。

俺のItanium 800MHz(L3は4MBだぞ) dual も、売りに出しても二束三文なのか・・・
メモリは7GB積んでるから、あんまり安くはできないんだよなぁ。

>>156
そそ、なくなりはしない。でももっと安いシステムで置き換えられるケースは
増えてる。もちろんOracleだけじゃなくてHPCとかもそう。
>>160
間違えた。聞いたのはhpから。
>>167
x86でもそのうち当たり前になって安くなって欲しいね。hpのDL580(XeonMP)は
メモリはRAID1でホットスワップできるらしい。10枚単位だけど。
でもMPはDPに比べてC/P悪いし、4wayで使うとOracleのライセンス料倍だしなあ・・

インテルの“AMD互換”でItanium死に筋か

http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/

方や

Itanium 2 プロセッサ時代がやってきた
ttp://itpro.nikkeibp.co.jp/as/itanium/



日経って・・・もうﾜｹﾜｶﾒ

持ち上げてから落とす。日本のメディアの常道じゃん。

166のはヒモつき記事でしょ。

まぁ、Intelの場合、この手のx86から互換性断ち切ったプロジェクト
何度も立ち上げては失敗してるから、
仮に、打ち切ってもどうってことないだろうが・・・・

それにしても、x86宗家Intelが必死になって
断とうとしてるのに実に皮肉な結果だ。

>>166-168
日経としては懸命にバランスを取って　なんとかしてマスコミのとしての
中立性を見せようとしているのでは
なんか努力の方向性が間違っているような気はするが

>>169
さらに悪いことに分家AMDがお家乗っ取りを図るｗ

とんでもないAMDに乗っ取るような実力はありません　自分でもわかってるでしょう
AMDは利益の多いサーバ用CPUでもう少しシェアを取りたいだけでしょう

>>170
単にAとBの人物が別々の記事を書いただけじゃないの？
日系はAとBが書く記事の方向性を別段コントロールしてはいない。
あるいはItanimマンセー記者が「死に筋」を書いた記事に
圧力をかけてとりあえずタイトルだけでも変えさせたとか

あとから見る人もいるだろうから話を整理しておこう。

>>145で紹介されたように日経IT Proが記者の眼というコラムで
http://itpro.nikkeibp.co.jp/free/ITPro/OPINION/20040401/142322/
『インテル“AMD互換”路線でItanium死に筋か』というItaniumに否定的な記事が載った。
元々これは『日経ソリューションビジネス』3月30日号の「乱反射」というコラムからの転載と書いてある。

ところが今，>>145で紹介されたLINKを見るとタイトルは
『インテルの“AMD互換”でItaniumはどうなる』という少し穏やかなものに変わっている。
(>>165のLINKの紹介はタイトルが変わっていることを言いたかったのかな?)

『Itanium 死に筋か』でググると以下のように22件もヒットするので意外とこのコラムは
インパクトが大きかったのかもしれない。
http://www.google.com/search?as_q=Itanium+%E6%AD%BB%E3%81%AB%E7%AD%8B%E3%81%8B&num=100&hl=ja&ie=UTF-8&oe=UTF-8&btnG=Google+%E6%A4%9C%E7%B4%A2&lr=lang_ja&as_ft=i&as_filetype=&as_qdr=all&as_occt=any&as_dt=i
Itanium 死に筋か の検索結果のうち 日本語のページ 約 22 件中 1 - 12 件目 (0.06 秒)

そこでIntelからクレームが来たか、日経BPの方で自主規制して、タイトルを少し穏やかなものに
変更したのでしょう。

どっちにしても「死に筋」なんてタイトルはどうかと思う。
そこらの大衆を煽ることだけを目的にしてるような週刊誌や三流紙じゃないんだから・・・
ひいては日経の品格にかかわる。

このスレに１人くらいIA64の洋々たる前途を信じるって香具師はいないのか？
主流になろうが志望しようがどちらでもいいがスレ的につまらん。

Intel協賛記事(166)担当から泣き?恫喝?が入ったんじゃないかな。

まあXeon路線にも前途には問題があるわけでね。そう話は簡単じゃない。

>>176
だって>>92の誰も買わないんだもん。今なら最低落札価格で買えるのに。
誰もいないんだろう。

自作板にスレがある意味はもはやない、ということだろうな。
フェードアウトか、もし生き残るとしても汎用機orPA-RISC代替用。
プログラマ板の範疇だ。

>>178
あの出品、一時期は12万即決で出ていたのに誰も食い付かなかったんですよ。
それが、ここ二周目(wではなぜか値上げされていたりする。

>>179
プログラマ板なんて実質Windows/ia32の話題だけしかないじゃん。
PowerPCのアセンブラスレの廃れ具合といったら。。。
アセンブラスレもx86の話題ばっかりだし。
UNIX/Linux板もia64の話題は殆ど出て来ないし、2chではItaniumの
話題はどうやらむりぽ。食いつくのは物好きなWindows板の人ぐらいか。

itanium2って非x86CPUの中では何気に高クロックなんだな。
1.5GHzがspecINt1300 specFp2000か。これでもう少し低クロック
製品しか出てなかったら対した評価じゃなかったろう。

それと話は変わるが昔のMicroSparcやAlpha21064は同時期のi486DX2
なんかと比較してすごい速いイメージあるけど実際はどうだったの。

>>176
IPFの猛烈な擁護が読みたくなったら"Paul deMone"で検索すれば、辟易するほど読めるす(笑)

>>180
２回の出展で誰も食いつかなかったのに１万値上げするなんて
バカじゃないの？
10万以下にしてくれりゃ、会社の少額固定資産で買う香具師も
いたろうに。

ここでインテルとEMCがスポンサーに成って2chの鯖に
Itanium搭載機を導入ですよ！
そして、全板にItaniumマークを入れて
世界最大の電子掲示板ーー
　数千・数万の書き込みを支えるのはインテルItaniumプロセッサとSymmetrix DMX
とかCM打てば、GTO最速を信じてやまない人が何台か買うでしょ？

>>185
そうやって皆で傷口を広げていくと。

2chなんかに採用された時点で終わりだと思われ。
こんな不安定な2chで採用されたら逆効果じゃん。
つーか、ジサカーに宣伝するより企業に宣伝しないとｗ

Itanium2に賭けちゃっている会社の例

http://www.kabu.com/feature/system/#Kousei

注文・顧客データーベースサーバ
■UNISYS ES7000(Itanium2:1.5GHz×32CPU)
□Microsoft® 64-Bit version Windows Server？ 2003, Datacenter Edition
□Microsoft® SQL Server 2000 Enterprise Edition 64-Bit version

Point! 最新の 64Bit CPU である Itanium2 を 32個搭載。
安定稼働実績のある ES7000 の64-Bitモデルを投入し、
データベースの負荷を約半分にまで改善。


注文・顧客データーベースサーバ (導入予定)
■HP Integrity Superdome(Itanium2:1.5GHz×64CPU)
□Microsoft® 64-Bit version Windows Server？ 2003, Datacenter Edition
□Microsoft® SQL Server 2000 Enterprise Edition 64-Bit version

Point! 将来の拡張では最大128CPUまでの構成が可能なモンスターサーバを、
基幹データベースに採用する事を決定。2004年4月末頃に本番導入予定。
将来のトランザクション増にも耐えるキャパシティを確保。

kabu.comはWindows全面採用の会社だけど、
SQL Serverが速く動けば、何でもいいんじゃない?
現時点で、TPC-Cの値がいいマシンが、Itanium2だっただけで。

確かにTPC-Cで500K以上相当とかの性能が必要なら、現状ではItanium2かPOWER4+しか
選択肢はないので、自動的にItanium2になってしまいますね。
じゃ、２年後にはXeon64bitにリプレースかな？

Itanium2やPOWER4+の性能がこのまま止まってるならそうなるのでは。
もう、Itaniumはハイエンドの高級ブランドに特化すれば良い。
ある程度不採算になっても、イメージ戦略のために継続。
高級ブランドがあるだけで、顧客の信用度や誘致に有利だし。
よくよくは、XEONやPentiumにも好影響を与えること間違いなし。
後は研究ということで。
降ろせる技術は降ろしていく。

性能向上が止まることはないんでしょうが、相対的な性能差はそう簡単には変わらないと思う。
Xeonは現状の32bitの足かせが取れるので、ここ１年くらいで上位(Itanium,POWER)との差を詰めるでしょう。
Itaniumをハイエンドブランドと言うにはXeonとの差が少ない、というのが大きな問題なのでしょう。

>>191
上がIA64サーバを買う気満々らしいのですが、そんなもの買われたらつぶしが効かなくて、ユーザが不幸になるばかりなので困っています。中途半端なものを上位に据え続けるくらいなら、さっさと終息宣言してほしいところ。

ダントツで速ければ良いのでしょうが。

>>182
＞それと話は変わるが昔のMicroSparcやAlpha21064は同時期のi486DX2
＞なんかと比較してすごい速いイメージあるけど実際はどうだったの。

元麻布ﾀﾝのですが・・・386だけど＞RISCの勃興と敗退
http://www.atmarkit.co.jp/fsys/pcencyclopedia/007procs_hist01/procs_hist02.html

>>182
なんでSuperSPARCでなくてMicroSPARC?

というのはともかく、21064Aなら比較にならないぐらい速かったですよ。
しかもDualのマシンなんか使った日にゃ。

SPECのサイトでCINT95とか見るとわかるでしょう。i486じゃなくてPentiumとの比較になってしまいますが。

>>193
(1) >>19(解釈は>>31参照)や>>72-73のようなベンチマーク結果を示し、Itanium2でもXeon/Opteronと大差ないことを主張する。

(2) IA-32→IA-64の移行はいろいろ移行ツール・実施例があるが、逆はほとんど無いことを主張し、IA-32→IA-64への移行は
一方通行で、一度IA-64に行ってしまったらIA-32eに戻るのは大変だと主張して、IA-64へ移行するのは本当にIA-64が主流に
なるとはっきりしてからで充分だ、と主張する。

(3) kabu.comのように大規模SMPが必要になるのはシステム設計がヘボで、現在の主流はスケールアウトであり、4way程度の
サーバをクラスタにして使うのがベストの解だ、と主張する。

Good Luck!

>>195
21064がすごいCPUであるのは禿同。
その21064の設計チームの一部がAMDに行ってAthlon/Opeteronを開発し、Intelに行った一部は今Tukwilaを開発している。
さらに付け足せば、DECでOSを作っていたチームがMicrosoftに行ってWinNTを開発した。

エンジニアは最高なのに、それをビジネスの結果に結び付けられなかった会社、それがDEC。

>>197
ミニコンでは成功したぞ!
ところでWinNTってカトラー一人で造ったと思ってたyp

闘うプログラマー―ビル・ゲイツの野望を担った男達 (上)
http://www.amazon.co.jp/exec/obidos/ASIN/4822740161/ref=lm_lb_4/249-1933831-4782750

内容（「BOOK」データベースより）
ビル・ゲイツの野望を実現するために、マイクロソフトに「伝説のプログラマー」が引き抜かれた。
デビッド・カトラー。屈強な肉体と軍隊顔負けの厳しい職業理念をもつ、闘争心のかたまりのような男だ。
そして、彼を追って移籍した腹心の部下たち。新プロジェクトを担う外人部隊が秘密裏に結成された。
自由闊達なマイクロソフトの「キャンパス」内で、異分子たちによる空前のパソコンOS開発作戦「NT」の
幕が切って落とされた…。

カトラーは今何をやっているんだろう？　もうリタイアしているのかな？

まぁ、さっさとIA-64を終了して、
充てていた人的資源と資本を全てXeonに投下すれば
凄まじく発展が加速しそうではあるんだけどな。。。

そのシナリオはAMDに取って最悪のシナリオだから
もしIntelがItaniumを止めると最もダメージを受けるのは
HPではなくAMDということになるな

カトラーはまだMSにいるらしいです。しかし年齢はもう今年で64歳。
バグを追いかける体力があるかどうかは不明です。

>>199
なんか紹介がプロジェクトXみたいだな。

Opteronを2基搭載した、米ニューアイシスの1Uサイズサーバ。米マイクロソフトの、Windows NTを開発したプログラマのデビッド・カトラー氏の部屋にはこのサーバがあり、Windows .NET Server 2003の開発に使われているという
http://www.itmedia.co.jp/enterprise/0211/21/n26.html
"彼"はまだMSに居たのね、あれ（NT）以来、鳴かず飛ばずだけどもう年なのね。

「SunがMicrosoftとの和解に伴いMillennium CPUの開発を止めた」という記事が
inquirerにある http://www.theinquirer.net/?article=15151 んだが
この"Millennium CPU"というのは例のJavaをmulti threadで実行するMAJCのこと
http://www.hotchips.org/archive/hc11/hc11pres_pdf/hc99.s8.2.Tremblay.pdf
なのかな。
だとすると、もうSunのCPU開発は終わりになったんだな。

>>205
MAJC？MAJCというなら、それよりもRockとかいう新CPUのことじゃないかと
思うんだけど（既にMAJCは死んでるぽいし）、SUNはNiagara系列が次世代の
核心だから。それはまだ続けるんでしょ？
http://www.itmedia.co.jp/enterprise/0402/12/epn14.html
しかし、Rockを止めるっていうんなら、MSとの和解とは関係なく単にリストラ
なんだと思うんだけど。誰が社長でもすぐに切りたい部分だわなー。

釈迦に説法かもしれませんが、>>200、>>201。
AMDの最悪状態はまともなCPUはPC用しかﾒﾆｭｰになく、
インテルにいいように価格勝負を挑まれていたころでしょう。
現状はベストから1つ下。
ベストは今win 64 for amd64が出ていた場合。
itaniumへの投資をやめてxenon強化されるのは
想定されうるよくない状況って程度でしょう。
intelにとっても超利益率分野への戦略中断は断腸の思い。
opteronは自社の利益率を上げ、敵の利益率を引き下げ、敵の敵を
支援する、1石３鳥の作戦。AMDだけの作戦・手柄とも思えませんが、
ま、最悪シナリオってこたないと思います。

それに相手がXeonなら、多少がんばったところで
Opteron優勢は簡単に覆らないから。

>>207
> ベストは今win 64 for amd64が出ていた場合。
まず当分の間は出ないから、そのシナリオは考えなくていい。
マイクロソフトは、IntelのXeonが64ビットになって ある程度普及するまで 待つと思う。

>>209
普及するといいな・・・。
http://www.theinquirer.net/?article=15149

2006,7年頃の65nmが分岐点じゃないかな。
コンシューマーは、モバイルとデスクトップのコアを再び統合するようだし。
確かにコア統一した方が資源を一元化でき効率的だしね。
開発費の負担が減るし、迅速に対応出来る。
それぞれに最適化するために莫大な費用もかかるし。
IA-64の場合、環境整備までしなきゃいけないし、ホント無駄金だな。
CMT+SMTのTukwilaでどの程度化けるかにかかってそう。

>>210
その記事が本当だとして、
amd64がどの程度AMDに追い風になるかだな。
当然IntelがIA-32eを重視してるならJayhawkで改善するだろうから、
Nocona世代でどれだけ食い込めるかが肝だな。
周辺の64bitの対応状況にもよるだろうが。

カトラー(・∀・)ｲｲ!!
Intelもカトラーのような天才カリスマアーキテクトを
大金積んでどこからか打っこ抜くべきだね。

Madison 9MコアのItanium、今年のQ3から来年のQ1に延期
http://www.theinquirer.net/?article=15177

>>184
今見たら、また2万円上がってた（ｗ

10万円台でずっと流しておけば、誰かがつれるよ。多分。

>>214
Xeonのカスタマイズ優先して、Itanium遅らせるとは
マジでItaniumプロジェクト縮小の表れかね。
Itanium終了は時間の問題なのか・・・？

すごく厨な疑問でｽﾏｿ。
Pentium4などのμオペレーションを命令セットとして定義し、コンパイラが
直接μOPSのコードを吐いても性能はx86という中間命令セット経由より向上
しないのかな。
スレ違いか・・・

>>215
しばらく高い値段をつけておいてから、最初の値段に戻すと
割安感が出て売れるとでも考えているのでしょう。

>>218
俺も素人だが、素人考えだと
命令デコーダーは大幅に縮小するから無駄に肥大したトランジスタをかなり削減できるし（消費電力減）
デコード処理にかかるオーバーへッドも削減できて（ﾟдﾟ）ｳﾏｰ
更にパイプラインの並列実行に徹底的に最適化したコンパイルすれば
Pen4の超巨大スケジューラも大幅縮小できて（消費電力減）更に（ﾟдﾟ）ｳﾏｰ
でデコード段とスケジューリングの分パイプラインがかなり短くなって性能上は確実に上がるはず。

そして更に、コンパイラで同時実行可能な命令にフラグ付けて
吐くようにすれば･･･スケジューラすら不要って、そこまでいくとItanium2かw

>μオペレーションを命令セットとして定義し

まあそれはRISCだから効率はいいわな。
ここは更に効率がいいはずのVLIWなスレだけど。

μOPsはブラックボックスにしておいて、色々いじりたいんだろう。
PentiumPROとプレス子のだって互換性がないかも。

>>219
よく見たらCPUが交換されて900MHz(L3 1.5MB)　>　1.4GHz(L3 4MB)になってるね。
CPUはES品みたいだけど。

1.4GHz(L3 4MB)って速いのかな。ちょっと欲しくなってきた。

こんなニュースが。
これがIA64にとって吉と出るか凶と出るかは判断の分かれるところ？

http://www.itmedia.co.jp/news/articles/0404/07/news017.html

>>218 >>220
＞命令デコーダーは大幅に縮小するから無駄に肥大したトランジスタをかなり削減できるし（消費電力減）
この図 http://www.chip-architect.net/news/Prescott_Die_Text.jpg を見ると
全体の10%くらいでしょうかね。10%を"かなり"と言えば言えますが。

＞デコード処理にかかるオーバーへッドも削減できて（ﾟдﾟ）ｳﾏｰ
デコードオーバーヘッドが性能に効くのは、分岐予測がはずれてかつトレースキャッシュも
ミスした場合だけでしょうから、分岐命令全体の1%以下でしょう。デコードオーバヘッドは
８サイクル位だとしても、全体から見ればオーバーヘッドは２〜３%でしょうから、
改善分はこれだけです。

＞更にパイプラインの並列実行に徹底的に最適化したコンパイルすれば
＞Pen4の超巨大スケジューラも大幅縮小できて（消費電力減）更に（ﾟдﾟ）ｳﾏｰ
現状でもPentium4用コンパイラは、トレースキャッシュがヒットすることを前提に
μOPレベルで最適化したスケジューリングをしていると思います。従って、μOP
レベルをコンパイラが出力したとしても、現状からの改善はないでしょう。

＞でデコード段とスケジューリングの分パイプラインがかなり短くなって性能上は確実に上がるはず。
デコードステージはPentium4の場合トレースキャッシュの前にありますから、
上に述べたように性能に寄与するのは、(分岐予測はずれ)and(トレースキャッシュミス)の
場合だけなので、ここのパイプライン短縮はそれほど性能に寄与しないでしょう。
スケジューリングのパイプラインを減らすということは、動的スケジューリング
できるμOP数を減らす、ということですから、性能が落ちるだけでしょう。

＞そして更に、コンパイラで同時実行可能な命令にフラグ付けて
＞吐くようにすれば･･･スケジューラすら不要って、そこまでいくとItanium2かw
IPFはTukwilaから動的スケジュールをサポートするらしいので、性能を出すには
動的スケジュールがあった方が良いのでしょう。(なんとかスレ違いを回避)


結局，μOPを直接コンパイラが出力しても、上記のようにメリットは少なくて、
世代毎にアプリの再コンパイルが必要、というデメリットの方が大きい、という
結論だと思います。

>>224
そして、IA-64に逝ってしまった人のためにIA-64ELがXeonでサポートされる．．．

ソケットレベルで相互交換か。
取りあえず、相互互換によって顧客もベンダーもIntelも
負担減でメリット受けるわけだからまあ良いんじゃないか。
つーか、IBMとか似たようなシステム作ってなかったか？
メモコンをノースブリッジから切り離して3チップ構成にするとかいう話が
あったが、多分そのためなんだろうな。
やっぱり、Intel、AMD64ショックで互換性の重要性を再認識させられたんだな、きっとｗ
その頃にはコンシューマーもモバイルとデスクトップのコアを再び統合するようだし。
XeonもMeromベースになり、クロック重視から、
より洗練された並列アーキテクチャーになるわけなんだよね。、
なんか感慨深い・・・
そう言えば、Xeonにもモデルナンバー導入されるのかな？
CMT＋SMTのMeromベースになれば当然クロック低くなるだろうし。

XeonとItaniumでCPUのすげ替え互換・・・

ItaniumとPA-RISCの互換性は、どうなってしまうの?
XeonとItaniumではBIOSとEFIの違いはどうなるの?

>>228
＞ItaniumとPA-RISCの互換性は、どうなってしまうの?
ハードの互換は『Itaniumは３世代はバス仕様を変更しない』というのが公約らしいから
４世代目のTukwilaでは満たさなくても良いのでは。
だいたい現状でSuperdomeでPA-8x00からItaniumに差し替えるのってできるの？
できたとしても、本当にそれをやる人はいるの？
ユーザにとって重要なのはソフトの互換性の方でしょうし。

＞XeonとItaniumではBIOSとEFIの違いはどうなるの?
BIOSのROMもCPUと同時に差し替えればＯＫでしょう。

Itaniumが動的スケジューリングをサポートすると
IA-32エミュの実行性能も改善されるのかな？

hpはPA-RISCとItaniumで同じzx1チップセットを使っているらしいです。
CPUを差し替えて使うユーザはなくても、チップセットが共通というのは、
開発費を抑えられていいのではないでしょうか。

PA-RISCってどのみち終了するのでは。

Windows 64-bit Edition now not likely before Q4
http://www.theinquirer.net/?article=15220
また遅れるみたいだね。
一体、いつ発売されるのかな・・・

>>227
MeromベースのXeon凄く(・∀・)ｲｲ!!
Meromﾀﾝ(*´Д｀)ﾊｧﾊｧ

またなんか変なのが出て来たぞ。
http://www.theinquirer.net/?article=15223
＞Montvale could be Intel's codename for the merger of IA-64
＞and its not-yet-released iAMD64 processors.
これは『IA-64とIA-32eの統合』というIntelの究極のシナリオのような．．．

Montvaleっていうのはニュージャージーにある町だね。
http://local.yahoo.com/?location_city=Montvale&location_state=NJ

Intelはニュージャージーで、Network関係の開発をやっているらしい。
http://www.intel.com/jobs/usa/sites/Parsippany/
part of the Networking and Communications Groupと書いてある。


可能性�@ 秘密プロジェクトなので従来のオレゴンやマサチューセッツとは全然違う場所で開発を始めた。
可能性�A Montvaleプロジェクトのキーマンがニュージャージーから来た人だった。

>>218
初期のRISCどころじゃないコードエクスパンションで滅茶苦茶なことになる筈す。

>>235
どうして？

http://japan.cnet.com/news/tech/story/0,2000047674,20065377,00.htm
＞インテルでは2005年リリースに向けて、デュアルコアベースの次世代Itanium 2
＞（開発コード名：Montecito）とそのチップセット群Bayshoreの準備を進めている。
＞Montecito＋Bayshoreでは、24Mバイトのキャッシュと
＞キャッシュの信頼性を向上するPellston、
＞CPUパフォーマンスの最適化を行うFoxtonと呼ばれる技術を搭載して登場する。

＞NECは、世界でも初となるItanium 2搭載ブレードサーバの試作機をデモしている。
＞同ブレードサーバは、Itanium 2を2基搭載したブレードを9つ収容することができる。
＞シャーシのサイズは10Uで、デモ機ではRed Hat Linuxがインストールされていた。

http://www.itmedia.co.jp/news/articles/0404/09/news011.html
＞4月13日に発表予定の新Itanium 2は、昨年9月に登場した1.4GHzの
＞デュアルプロセッササーバ向けMadisonのアップグレード版となる。
＞キャッシュを3Mバイトに増やした1.4GHz版と、3Mバイトキャッシュの1.6GHz版が登場。

1.7GHzの前に1.6GHzですか。　きざんで来ますね。

Pen4が3.0/3.2/3.4GHzなので同じでは (ちょうど半分)

IntelのCPUは ItaniumもPenriumもでかいオンチップキャッシュに頼るところが
大きいので小刻みなクロックアップでも性能が上がって行き易いでしょう
(性能のクロックリニアリティが高い)

<訂正> Penrium → Pentium

http://pc.watch.impress.co.jp/docs/2004/0409/ubiq56.htm
＞UPのクライアントPCではすでにポイントツーポイントと同じような状況ですから、
＞シリアルバスに変更しても大きな性能向上を期待するのは難しいでしょう。
＞DPやMPのサーバー/ワークステーションでは、確かにメリットがあるのではないでしょうか
コンシューマーは、このままパラレルバスで
サーバーはシリアルバスに変わるのかな？

>>237のブレードって10Uで9枚しか突っ込めないのか…。
1Uサーバ10台と比べると何が嬉しいのやら…

>>242
ケーブルが減らせるかと。

>>236
非常に初期のRISCわ、CISCと比較して"コードエクスパンション"と呼ばれる命令コードの肥大化が問題に
されていたす。現代のRISC命令セットわ複雑命令の取込や引数を直接命令に埋め込むフォーマットの採用
等で、ほとんどこの問題わ無くなっているすけど、プロセッサ内部のみで使用されることが前提になっている
uOPｓわ、初期RISCと全く同じ状況にあるす。
これに加えて、uOpsのサイズわ典型的なRISC命令の32-bitよりもずっと大きいと目されているすから、コード
エクスパンションの問題わ、更に大きいと考えられるす。

>>185

2Chラーの手にかかったら

板ごとに

　「先頭のマークのアイタタニウムってなんだ」スレ　とかが
自然発生して逆効果でイソテノレが痛い目にあうに1000ｱｲﾃﾃﾆｳﾑ

うわ、206でまるで間違った事書いちゃったよ。
Sun、UltraSPARC VとGeminiの投入計画中止
http://www.itmedia.co.jp/news/articles/0404/10/news007.html
って大丈夫かいなSUNは。
＞Rockが登場の暁にはシングルスレッドとマルチスレッドの両方のアプリケーション用に
＞最上級の性能を備えたサーバプロセッサになる見通しだ。
って書いてるけど、・・Rockってほとんど見えてこないし。

>>242
静かになって寿命が延びるかも。

買った時から轟音で一年以内にファンが飛ぶような1Uなら要らない。

>>244
Pen4はuOpsを何らかの静的なデータとしてトレースキャッシュに格納してるわけですよね？
だとしたら、コードサイズ云々ってのは関係ないような気がするんですが。
初期のRISCのコードサイズ拡大っていう話の実状はよく分りませんが、符号理論的に
きっちり設計すれば、それ程問題にならない気がします。素人考えですが。

>uOpsのサイズわ典型的なRISC命令の32-bitよりもずっと大きいと目されているすから
これはどうしてなんでしょう。

>>248
コードサイズが大きくなればトレースキャッシュの容量を圧迫する
もしくは必要なトレースキャッシュが増大すれば
それだけ高速で動作するキャッシュが作れないために
プレスコットのようにレイテンシ増大、性能低下につながる

プレスコの一次キャッシュの容量を絞っておく意味あるんだろうか。
もう、レイテンシ増やしたんだから少量にしておく理由は無いと思うんだけど。
逆に他のCPUと同レベルまで容量増やした方が性能あがると思うのだが。

>>248
ダイ写真等からNorthwoodのトレースキャッシュのサイズわ64-80KBと目されているす。これで12K uOPsと
いうことわ、命令あたり5-6 byteとなり、通常4-byteのRISC命令より明らかに大きいす。

>>251
インテルによるとPentium4のトレースキャッシュラインには6個のuOPsをパックできるようですね。
ttp://developer.intel.com/technology/itj/2004/volume08issue01/art01_microarchitecture/p03_netburst.htm
"It packs the uops into groups of up to six uops per trace cache line and these lines are combined to form traces."

Pentium4のトレースキャッシュラインがこれ↓の9枚目のような構造をしているとしたら、
ttp://white.csys.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003_10.pdf
1uOP = 4Byteとすると、1トレースキャッシュライン = 4Byte×9 = 36Byte
これが2Kラインで 36B×2K = 72KB でピッタリですね。

たいていのアプリでは、命令フェッチ性能が性能のボトルネックになったりしないから、
命令コード領域が1.5倍になったくらいでは、L2/L3キャッシュのヒット率やメモリの
Bandwidthに大きなストレスを与えないでしょう。
RISCのコードエクスパンションが問題になったのは、まだキャッシュやメモリBWが
小さい時代で、今の時代ならコード領域の1.5倍化くらい大した問題ではないでしょう。
IA-64はこういう仮定で、コードの増大を恐れずにああいう命令セットになっているの
だと思います。

>>252のLINKはこっち。
http://www.arch.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003_10.pdf
(大学の講義録に２ちゃんからリファーがあっても問題ないはずなので直リン)

>>253
>たいていのアプリでは、命令フェッチ性能が性能のボトルネックになったりしないから、

その根拠は？
Intelは投機スレッドで命令フェッチ性能の改善をはかろうとしているわけだし。
ボトルネックじゃないなら投機スレッドはやる意味がない。
ますます消費電力が増えるだけだし。

ごめんなさい、言い方が正確でなかった。
命令フェッチ"Bandwidth"がネックでない、と言うべきだった。
おっしゃるように命令フェッチ"Latency"は性能低下の大きな要因になっていると思います。
投機スレッド実行なんかも、命令フェッチ"Bandwidth"には余裕があるので、本当は実行
いないかもしれないスレッドも実行してしまって、ちょっとでも性能を上げようとする案
でしょう。

投機スレッド実行は、最近の消費電力ネックがきついので、
本当に効果があるかどうかは？？？ですけど。

ItaniumのXeon互換で、IA32ELがIA32eにも対応して(VLIWだし)、
LonghornでItaniumが使えるように！と妄想していたんですが、どうか。

>>257
ttp://pc.watch.impress.co.jp/docs/2004/0305/kaigai070.htm

IA-32バイナリのlonghornをItaniumで実行しても何の意味もないけど。

>>256
命令フェッチがボトルネックになる限り
コードエクスパンション問題はつきまとうわけで
>>253自体が意味なしになってしまうわけだけれど？

>>250
NetBurstのトレースキャッシュは
「トレースキャッシュにヒットする限り、(実行速度が遅い)デコードステージ
の処理を省ける。」
のが最大の利点だと思うので、
デコードステージのレイテンシ＝トレースキャッシュのレイテンシ
になってしまうと、トレースキャッシュの存在意義自体が消滅してしまうと思うのですが・・・
(デコードステージが遅いと言っても、CPUコア内部での話だからそんなに極端には
遅くないはず。)

>>250
　　　　　　　　　　　　L1　　　　L2
Athlon 64　　 　3cycles1　12cycles
Northwood 　　2cycles1　18cycles
Prescott　　 　 4cycles　　29cycles

L1　8KB→16KB増量しただけでこの有様だぞ。
これ以上増やしたら（ｒｙ
exclusiveでもないのに何故これ程ヘタレなのか・・・
ネットバーストなんて(･_･ )ノ" ゜ ポイッ

>>261
プレスコのレイテンシが増えてるのは増量が原因よりもターゲットクロックが高い方が大きいだろう

>>260
L1命令キャッシュのヒット率とトレースキャッシュのヒット率が等しいという前提では、

　L1命令キャッシュのレイテンシ ＋ デコードのレイテンシ　＞　トレースキャッシュのレイテンシ

であれば、トレースキャッシュの意義はあると思う。

>>259
『命令フェッチ"Bandwidth"はネックではない』という主張なのです。
つまり、分岐予測ミスなどで分岐ターゲット命令を取って来るのを待っている時間は
総合性能の低下に寄与しているので、命令フェッチ"Latency"ネックだと言っています。
一方、命令フェッチをたくさん発行しても、L2以下のBandwidthは余裕がある(というか
データアクセス側のBandwidthが支配的)なので、命令フェッチ"Bandwidth"はネックでは
ない、という考えです。
ここで、命令コードがx86→μOPに変わったとしても、増えるのは命令フェッチ"Bandwidth"
なので、性能はあまり低下しないだろう、という予想です。

>>257
IA32ELって、OSレベルまで全部エミュレーションするのですか？
ユーザレベルの命令だけだと思ってました。詳細情報ってどっかにありますか？

>>252-254
面白い資料感謝するす。確かに4-byte命令だと考えた方が筋が通るすね。
trace cacheのラインあたり2分岐というのわ、IBMのVLIWであるDAISYとよく似た切り分けというのも
興味深いす。
http://www.research.ibm.com/daisy/manual-big.html

>>265
IA-32ELに最も近いのわ、AppleがPowerMac導入時に行った68kエミュレーションだと思うす。
それほど詳細とも思わないすけど、この記事が判りやすいかと。。。
http://www.realworldtech.com/page.cfm?ArticleID=RWT122803224105

>>218氏の疑問（というか誰しも思う疑問だろうけど）に対して
コードエクスパンションは関係ないと見ていいのかな。もちろん
uOpsの命令セットがどういうものなのかは分らない以上、断定は出来ないけど。

他になにか理由はあるのかな？transmetaが自社のプロセッサ向けに
ネイティブにコンパイルしたら、CMS上で実行したx86より遅くなったとか
前に言ってたけど、あれってどうなのかね。どうも信じられないんだけど。
コンパイラが不味いのか、単なる宣伝かどちらかじゃないかと思ってるけど。

>>268
CMSを解析したヒトがいるすけど、そもそもCrusoe自体が命令MMUを持たないために、普通のコードを実行
することが不可能だという話す。
http://www.realworldtech.com/page.cfm?ArticleID=RWT010204000000
http://www.realworldtech.com/page.cfm?ArticleID=RWT012704012616

まあ大体のところは>>225で説明されてる通り、
x86のデコード処理ってのは大したロスではない以上、
x86のインターフェイスを捨てる理由もないということなのかね。

>>269
おもしろそうなドキュメントｻﾝｸｽｺ。
今度時間のあるときに読んでみます。
しかしia32のインタフェイスってのは
偉大な資産なんだなと思い知らされるね。

>>264
コードが増大すればキャッシュのヒット率が下がる。
だから性能が低下する。
という要因は無視ですか？

>>272
今の場合、x86命令であってもL1命令キャッシュはトレースキャッシュなのでコンパイラが
直接μOPを生成した場合と内容は変わりません。従って、ヒット率は同じです。

問題はL2/L3キャッシュですが、命令フェッチのミス率は非常に低いです。
IBMのサーバでTPC-Cを走らせた場合の解析をしている例がありました。
http://domino.watson.ibm.com/acas/w3www_acas.nsf/images/projects_02.03/$FILE/teller.pdf
このFigure2(Page7)にL3キャッシュにヒットした場合(L3キャッシュまでアクセスが行っている
ということはL2キャッシュをミスしているということ)のリクエスト元の内訳が出ています。
これを見ると、多いのはdata,bss,heap(0.42%),buffer pool(0.26%)あたりで、text(これが
コードを示す)は0.02%位です。またFigure4にはメモリの場合(L3キャッシュもミスした場合)が
出ていますが、textはグラフ上は0%(0.01%以下)になっています。

元々、こんなにミス率が小さいですから、コードサイズが２倍になったとしても、総合性能に
対する影響は少ないという考えです。

補足しておくと、上記の性能解析はPOWER4でやっているので、L2キャッシュは1.44MBです。
２コアで1.44MBですから、サイズ的にはNorthwoodとPrescottの中間くらいに相当すると思います。

要するに、藻前らが言いたいのは、あれだろ、
所詮、クロック虚栄主義の熱闘バーストなんて、
百害あってエンコだけ、とｗ
人間で言うと猪突猛進の筋肉バカみたいなｗ

さらに64bit性能もクロック虚栄主義の弊害による
煽りをもろに受け惨憺たる結果ｗ
Rapid Execution Engineなんて巫山戯た方式取ってるからこうなる。
64bitが2cyclesになり性能がた落ちで既に64bitで敗戦決定ｗ
Opteronにさらなる差を広げられIntelが沈没するのは時間の問題。

つまるところ、糞CPUなんか今すぐ灰燼にして
MeromXeonさっさと出せってこった。

>>265
IA32ELは、CPUのドライバとしてインストールします。(だったような)

Itaniumのx86互換ハードが処理している部分を置き換えるだけです。
これによって、Windows等のOSの内部構造が変ることはないと思います。

>>223
今なら16万で(w

どこまでねあがった時点で買い手がつくのか見ものですね。

話の流れも読めずにいかにもアムド厨まるだしのヒトもいますね。（ﾜﾗ
ていうか、スレ違いの話題が続きすぎ。まあどうでもいいけど。

Itanium2の話題だけだとスレがさびしいから、スレ違いとは言え>>218みたいな問題提起も歓迎する。
このスレはこの板でもっとも技術論のできるスレなんだから(厨なレスがあってもあっさりスルーされているし)。
英語の記事とか論文とかリンクされるので、俺レベルだとついていくのが大変なのだが勉強になる。

>>275
倍数動作は整数演算だけじゃなかったっけ？
浮動小数点演算は影響ないのかな？

HP readies Proliants for AMD, Intel 64-bit tech
http://www.theinquirer.net/?article=15286
>As we revealed last week, HP is saying that the Opteron,
>in the shape of the 4P DL575 gives performance up to 40% over a 3GHz Xeon system.
>And for memory intensive applications, Opterons can yield a similar figure.

インテル、L3キャッシュ3MB搭載のItanium 2
http://pc.watch.impress.co.jp/docs/2004/0413/intel.htm

>>283
L3 3M が、どうしたって？

□関連記事
【2003年9月9日】インテル、Deerfieldこと低電圧版Itanium 2 1GHzを発表
〜L3キャッシュ1.5MBのItanium 2 1.40GHzも
↑こいつの 3M 版でしょ？

http://pc.watch.impress.co.jp/docs/2003/0909/intel.htm
【2003年7月1日】インテル、6MBのL3キャッシュを搭載した新Itanium 2発表
〜2004年には9MBキャッシュモデルが登場
http://pc.watch.impress.co.jp/docs/2003/0701/intel.htm

逆に言うと、
【2003年7月1日】インテル、6MBのL3キャッシュを搭載した新Itanium 2発表
〜2004年には9MBキャッシュモデルが登場
http://pc.watch.impress.co.jp/docs/2003/0701/intel.htm
↑こいつの出来損ない版でしょ？

どうでもいいが、>>283はItanium2低価格版。
従来からの変更点は
1.40 GHz→1.60GHz
L3 1.5MBz→3MB

従来の1.5GHz/6MB版に較べて、クロックが6.7%upでL3キャッシュ容量が半分なんて、
微妙な位置づけのバリエーションが出てきたな。HPC系はキャッシュよりクロック
優先だから1.6GHz/3MB版の方が良いだろうが、コマーシャル系用途だと従来の
1.5GHz/6MBとどっちが高性能かわからないな。
マーケッティングの混乱を防ぐには、1.6GHz/6MB版を出せればいいのだろうが、
わずか6.7%のクロックアップのためにサーバベンダーがわざわざ評価をし直すのが
大変で、それでは採用してもらえないのだろう。
それとも新しい1.6GHz/3MB版はDP(2way)、従来の1.5GHz/6MB版はMP(4way)までで、
違うカテゴリの製品だから問題ないのか？

Itanium2のマーケッティングが迷走しているように感じるのは考え過ぎか？

つかね、Xeonと同じ。
XeonMPとXeonDPの違い。

そういうことか、XeonDPが3.2GHz/2MBで、XeonMPが3GHz/4MBだな。
DPとMPで性能差が出ないようにする、という戦略か。

SandraのIA-64版、有償なので使えない＿|￣|○
32ビット版でも、IA-64の判定されるけど、メモリバンド幅とか悲惨な結果が出るし・・・

>>279
おまえMACオタだろ。

>まあどうでもいいけど。
まあどうでもいいすけど。の間違いじゃねえのか？ｐ

死ね。おまえみたいなアホは神戸のDQN大のイスにすら
座る価値ねええよ。（ｗ

>>291
違うよaho。

AMDユーザーの天敵、MACオタを追跡し、
ボロが出たらここに書きこめ。

【MACオタ】MACイタのオカシな仲間達【コリン】
http://tmp2.2ch.net/test/read.cgi/tubo/1076453506/

>>224
これって、結局 Itanium 辞める布石でしょ？

自作初心者からするとこのスレは違う国の言葉に支配されてるようだ

ワケワカンネーヨ

>>295
このスレは「自作」というよりは「Itanium2をネタにコンピュータアーキテクチャを語る」スレだから
初心者はわからなくてしょうがないﾈ

http://www.arch.ce.hiroshima-cu.ac.jp/~kitamura/public/architecture_2003.htm
↑こういうのを見て勉強するが吉　　課題もこのスレに提出すれば誰かが講評してくれると思われ

Intel Powers Next Generation Itanium 2 Chips
Madison 9M Gets 667MHz PSB, But Delayed
http://www.xbitlabs.com/news/cpu/display/20040416153303.html

>>297
Madison 9Mで667MHz BUSがサポートされるって本当かな？
Potomac(PrescottコアベースのXeon)なら90nmテクノロジだから高速化できるのは
わかるけど、Madison 9Mは現状のMadison 6Mと同じ130nmテクノロジだから周波数が
上がる理由が無いような気がする。
Xeonと同じように、MPは400MHz、DPは533MHzならありそうだけど。
BUS周波数が上がるのは90nmテクノロジになるMontecitoからじゃないかな。

>>298
チップセットがプロセッサより旧世代のプロセスで製造されているのを見れば判るように、FSBを高速化するのに
90nmプロセスわ必要ないす。

>>299 MACオタ
あんたは紙の上でしかコンピュータを知らないね。
オシロスコープで波形とか見たことないだろ。アイパターンとか知ってるか？
IO転送系の設計をやったことがあればそんなことは言わないよ。
単純に各出力セルがドライブすべき負荷容量を考えたって、CPUのPINの入力容量をα，ノースブリッジの
PINの入力容量をβとすれば、4α+βだから、テクノロジが進んでαが減ることは価値がある。
またテクノロジが進めばデータジッターやクロックスキューも減るから、IO転送系のマージンは増えるよ。
もちろん、内部回路みたいに世代毎に1.4倍みたいに画期的には改善されないけどね。

>>300
　　----------------------------
　　CPUのPINの入力容量をα，ノースブリッジのPINの入力容量をβ
　　----------------------------
ご高説わ結構すけど、プロセスが縮小するほどドライブできる電流が小さくなるんで皆苦労しているす。
チップ内部の場合は接続されるゲートの容量も同時に小さくなるのでキャンセルされるすけど、外部I/Oじゃ
そうわいかないす。。。

マルチドロップバスの問題点はドライバの駆動電流なんかじゃないよ
問題は途中にある負荷容量によるインピーダンス不整合で反射が発生することだから
>>300さんの言うとおりPINの入力容量は大きな影響があるよ
だいたいテクノロジの進歩がしても同じWサイズだったらIdsは増える方向だからね

>>296
このスレはあくまでもItaniumマシンの個人使用〜自作を考えるスレだ。
いままでもその方向でネタが進んできたのだ。
アーキティクチャの議論はスレ違いだ。変な方向にスレを誘導しないで欲しいな。

Itanium自体、自作板向きじゃないような。

まれに秋葉原でItanium売ってるよ。無保証のジャンクだけど。

#このスレの人は、Itaniumの綴り間違えないけど、他スレいくと、ほとんどまともに綴られてない＿|￣|○

あえてItaniumを選ぶ理由が少なくなっている。
自分でプログラムを書く香具師で4GB以上のフラットなメモリが必要な場合
(技術計算とかデータベースとかCADとか)が一番ニーズがあったんだろうが
Opteronが出てきて、さらにIntelも同じアーキテクチャをサポートすることに
なったので、わざわざ高価で対応アプリの少ないItaniumを選ぶ必要がなくなった。
エンタープライズサーバみたいのは違うのだろうが、いわゆるワークステーション
レベルなら、Opteron/Xeon64で充分だと思う。
Intelの言うように、XeonとItaniumの値段がほぼ同じになって、Itaniumの方が
性能が２倍とかになれば、また話は違うのだろうが．．．

もうHPC分野しかないんだろうけど、最近はHPCでもアプリがないと話にならないし。

板にうむほしかったけど高くて手が出なくてamd64に出来心で浮気したら
満足しちゃった。ありがとう板にうむ

IPv4で通信速度6.25Gbpsの新記録 - Internet2の転送速度コンテスト
http://pcweb.mycom.co.jp/news/2004/04/21/012.html
＞エンドシステムはWindows Server 2003搭載の4U Intel Quad Itanium2 SR870BN4サーバ、
＞S2io 10GE NICとIntel 10GE LR NICだった。

Itanium 2 "Madison 9M" Still On-Track
http://www.xbitlabs.com/news/cpu/display/20040421112724.html

離陸すれば、
Windowsのような合法的独占状態が可能だから、
可能性があるかぎりは止められないだろうなあ。

XeonとItaniumのプラットフォーム統合するそうだが、
その場合、メモリコントローラはどこに実装されてることが
一番都合が良いのかな？
今まで道理Northbridge、分離して3chip、CPUに統合、その他。

>>312
NBとMCTはそれぞれ個別にCPUにつながるようになる
ってseptorかどっかにニュース貼ってあったと思う

性能を考えればCPU、開発/生産を考えれば3chipだから、
Opteronの追い上げがきつければCPU、Opteronが意外と伸びなければ3chip、というのは読み過ぎ？

Alphaアーキテクト達の斬新なバス設計に期待

Opteronがそもそも21364をパクってるからな。
「211364の改良版だ」と言っても厨房からはOpteronの二番煎じみたいに見られちゃう。
次のブレークスルーがあるといいね。

あれ１が多かった。211364→21364 ね。

でた、パクリ発言。
Opteronが21364のパクリなら、二番煎じ扱いは免れないだろw

Itaniumの先行きの話とかよく出るんだけど、
Intelにしてみれば逆に終了したほうが損な気がする。
現状だとItaniumとXeonの両面作戦を続けてても
体力的にそれほど問題があるわけではないし。
Itaniumがよっぽど足引っ張って大赤字とかなったら別だけど。
どちらが成功しても良いように保険の意味で続けてた方が
大損失を抱える状況でもなければ、Intel的には得策なんではないかな。

＞体力的にそれほど問題があるわけではないし。
>>200-201には「ItaniumをやめればAMDがダメージを受ける」という説もありますが

＞大損失を抱える状況でもなければ、Intel的には得策なんではないかな。
アメリカの(それも一流どころの)会社はROIが悪い製品を保険だと言って
ダラダラ続けるようなことはしないかと

結局、今のところ
InteｌがItaniumを終わらせる素振りがないって事が重要かと

で、詰まるところItaniumの投資対効果の評価はどうなんだ？

評価して、Itaniumが優れていたから、少ないながらも導入した事例があるわけで。

まぁ、個人使用で優れるなんてことは、まず考えられないけどね。

MSとかと一緒じゃないかな。
あのクラスの企業になると、長いスパンの展望にも耐えられるしね。
多少の赤字になろうが、将来的に
自社に大きな利益と可能性をもたらすと信じるならやり遂げるでしょ。

>>323
このスレでも出てきたけどkabu.comなんてItanium2でがんばっている代表だけど
彼らはWindowsを使いたいだけ。Windowsである程度以上の性能が必要だと今のところ
Itaniumしかないから自動的にItaniumになっちゃう。しかし、HPやIBMのような一流
メーカーがOpteronのサーバを出すようになり、さらにIntelからもXeon+EM64Tが
出るようになると、高性能なIA-32(+AMD64/EM64T)のサーバがあるわけだから、
選択肢が増える。そうなってItaniumを選択するユーザがどのくらいいるかわからない。
だから、今は確かにItanium2が必要なユーザはいるだろうけど、２年後にもItanium2が
必要なユーザがどのくらいいるか、がポイントだと思う。

>>162に書いてある
＞Intelは元々は、稼動時保守のような高度なRAS機能や64bitアーキテクチャのような
＞大規模システム対応機能は、Itaniumだけに限定して、XeonとItaniumを差別化したかったので
＞しょうが、AMDがOpteronで追い上げてきて、IBMのようなシステムベンダーもXeon/64wayの
＞ような製品計画を打ち出してきて、予定が狂っているのではないかと想像できます。
が、当たっているのではないかと思う。

Itaniumが魅力かどうかは、ひとえにロードマップどおりに
進むかどうかにかかってると思われ。
（XeonとIaniumの価格性能比2倍）
もし、達成出来た場合、AMDにあれだけアグレッシブな攻勢に
対抗できるかどうかにかかってると思われ。

現時点でItanium2とXeonの性能差は1(SPECjbbの時>>73)〜1.3倍(TPC-Cの時>>19)と前に
紹介されていたので、Itanium2の方が性能が良いと思っている人が多いと思うが、この
性能差のかなりの部分は、IA-64アーキテクチャによるものではなく、Itanium2とXeonの
インプリメントの違いに依存している、ということを指摘しておきたい。
比較されているItanium2とXeonMPは、L3キャッシュがItanium2は6MBだがXeonは3MB、
FSBはItanium2は16BだがXeonは8Bだ。現時点でのItanium2の性能アドバンテージの
かなりの部分は大きなL3キャッシュと幅の広いFSBに因るものである可能性が高い。
逆に言えば、２倍のL3キャッシュ容量とFSB幅というアドバンテージがあるにも
かかわらず、SPECjbbでは同じ性能しか出ていない、ということは「IA-64の
アーキテクチャのメリットなど存在しない」と考えられる。

>>322 >>324
2003年のItaniumの売り上げは$100M(>>157)、粗利益率20%として利益は$20M。
Itaniumの開発コストは$500M/年と噂されているので、赤字は$480M。
一方Intel全体(2003年)では売り上げ$30G、利益$5.6G、配当$524M、自社株買い$4G。
http://www.intel.com/pressroom/archive/releases/20040114corp_a.htm

Itaniumの開発をやめても利益が8.6%増えるだけなので、開発を続けても金銭的には問題無さそう。

問題はお金ではなく、優秀な技術者をItaniumの開発にアサインしないと
いけないことの方だと思う。Itaniumなんか設計させておくより、
Mobile Pentiumにつぎ込んだ方が良いのではないかな。

※比較のためにAMD(2003年)も書いておくと、こっちは売り上げ$3.5G、損失$274M。

Itanium2 来たーー
現在、世界第２、３のスパコンです。二つ合わせると地球シミュレータに
勝ってしまう。　ｂｙ　4/15　付け　の　ドンガラ　レポート

SPECjbbは、Itaniumが最も苦手とするベンチだと思う。
Itaniumはコンパイルに時間がかかるし、コンパイラの性能が出ちゃうので。

Javaで使いたい人は、他を選んだほうがいい、ってことですね。

サーバでもJITって使うの？
サーバ側ならあらかじめ普通にコンパイルしておけばいいんじゃない？

そのコンパイラはIntelのCコンパイラ並みに速いコードを出力しますか?

もし問題がJITだったら本質的な問題なので技術的なブレークスルーがないと解決しないはず。
しかし(現時点の)Javaコンパイラのコード品質の問題だったら時間をかければ解決するはず。
(Ｃコンパイラ並みのコードをJavaコンパイラも出せるようになるはず)

それとも根本的な言語仕様の問題でJavaのコードは遅いコードしか出せないという問題があるの？
でもその手の問題だったらアーキテクチャには依存しないと思うからIA-32だろうとPowerPCだろうとみんな遅いはず。

>327
FSBやキャッシュも含めてアーキテクチャ。
命令セットから違うCPUの比較で、同じFSBだったら、同じキャッシュ量だったらとか言うのはド阿呆。

命令セットアーキテクチャとマイクロアーキテクチャの区別のつかない人が
出て来ると格調高いItanium2スレのレベルが下がるので注意するように。
>>327は「IA-64アーキテクチャ」と言っているので命令セットアーキテクチャの
話をしているのは明らか。

命令セットアーキテクチャ　http://www.atmarkit.co.jp/icd/root/04/33788704.html
マイクロアーキテクチャ　http://www.atmarkit.co.jp/icd/root/78/7205278.html

>>329
　　　　 　 　 　 　 　 /
　　　　　＿　　　　 /　　　　　　　　　　　　　　　　　わかってねえっ・・・・！
　　 ､N´　　 ｀ヽ、/
　　 ゝ　　　　　　ｌ ７二ニ7＝=‐-_､　　　　　　　　　　LINPACKなんかで
　　 ｲ　　　　　　ｌ /　　　//￣＼ /、`'‐､　　　　　　　勝っても意味ないんだ・・・・・・
　　 "W._ヽ＝-‐|/-──'-~､..＿/　 `'‐､ ＼
　　　　　 ￣,￣7 ⌒ヽ　　　 　 /　　　　　＼.ヽ　　　　間違いなく・・・・・・・・・・
　　　 　 　 / ./　　　 }.　　　　 k　　 　 　 　 ＼!
　　　　　 /　/　　 　 |＿＿＿_|　　　　　　　　/‐┬f＝i　　勝負は
.　 　 　 /　　 7'''─r/　　　　　＼.　　 　 　 , '　　.|_|　‖　　　TPC-Cなんだ・・・・
.　　　 /　　　/　　//　 　 　 　 //ヽ.　　 ／/ ‐''´ ,E! ﾘ
　 　 /　　 f_/　 .//　　　　　　 / 　 ヽ／.∠. -‐┬f＝i　　・・・・・・・・
　　/　＿,:=/　 /'´　　　　　　 ,'　　 　 ／　　　　 |_|　‖　　なんでそれが
｀ /　 {三　'　_,ﾉ　　　 　 　 　 l　　　　 　 _,　-‐''´ ,E! ﾘ　　　　理解できない
./　　　￣￣　　　　　　　 　 　 `ｰ-‐ ''"´ 　 　 　 ゝｰ'　　　　　　　・・・・・・・・？

>>336
　　　　 　 　 　 　 　 /
　　　　　＿　　　　 /　　　　　　　　　　　　　　　　　わかってねえっ・・・・！
　　 ､N´　　 ｀ヽ、/
　　 ゝ　　　　　　ｌ ７二ニ7＝=‐-_､　　　　　　　　　　TPC-Cなんかで
　　 ｲ　　　　　　ｌ /　　　//￣＼ /、`'‐､　　　　　　　勝っても意味ないんだ・・・・・・
　　 "W._ヽ＝-‐|/-──'-~､..＿/　 `'‐､ ＼
　　　　　 ￣,￣7 ⌒ヽ　　　 　 /　　　　　＼.ヽ　　　　間違いなく・・・・・・・・・・
　　　 　 　 / ./　　　 }.　　　　 k　　 　 　 　 ＼!
　　　　　 /　/　　 　 |＿＿＿_|　　　　　　　　/‐┬f＝i　　勝負は
.　 　 　 /　　 7'''─r/　　　　　＼.　　 　 　 , '　　.|_|　‖　　　コスト度外視でどこまでやるかなんだ・・・・
.　　　 /　　　/　　//　 　 　 　 //ヽ.　　 ／/ ‐''´ ,E! ﾘ
　 　 /　　 f_/　 .//　　　　　　 / 　 ヽ／.∠. -‐┬f＝i　　・・・・・・・・
　　/　＿,:=/　 /'´　　　　　　 ,'　　 　 ／　　　　 |_|　‖　　なんでそれが
｀ /　 {三　'　_,ﾉ　　　 　 　 　 l　　　　 　 _,　-‐''´ ,E! ﾘ　　　　理解できない
./　　　￣￣　　　　　　　 　 　 `ｰ-‐ ''"´ 　 　 　 ゝｰ'　　　　　　　・・・・・・・・？

AA 探してくるのがメンンドいので、セリフだけ。

Linpack や TPC-C なんて、ただの飾りです。
偉い人には、それが判っとらんのです！

　小 言 た ベ　 /／￣＞ ´ ￣　　　￣　　｀ヽ　 Y　 ,　 ´　　　　　） 　　た 　 え
　学 い だ ン　 L_　／　　　　　　　　　　　　　 　 ／　　　　　　　 ヽ　　 だ　　.|
　生 訳 の チ　　/ '　　　　　　　　　　　　　　　　'　　　　　　　　　　 i　　の 　マ
　ま が 飾 マ　 /　　　　　　　　　　　　　　　　 /　　　　　　　　　　 く　　飾　 .ジ
　で 許　り ｜　l　　　　　　　　　　 ,ｨ/!　　　　/　　 　/l/!,l　　 　 ／厶,　り
　だ さ　だ ク　i 　 ,.lrH‐|'|　　　　 /‐!-Lﾊ_　　l　　　 /-!'|/l 　 ／｀'ﾒ､_iヽ!?
　よ れ　な がl　　 | |_|_|_|/|　　　 / /__!__ |/!ﾄi　　　i/-- ､ ﾚ!/ 　 /　,-- ﾚ､⌒Y⌒ヽ
　ね る　ん 　_ゝ|/'/⌒ヽ ヽﾄ､|/　'/￣｀ヾ 、ヽﾄ､Ｎ'/⌒ヾ　　　　　 ,ｲ￣｀ヾ,ﾉ!
　 l　の　て 「　　l ′ 「1　　　　　　 /てヽ′|　|　|　 「L!　　　　　' i'ひ}　　　ﾘ
　 　.は 　　 ヽ　 | ヽ__Ｕ,　　　　　 ､ヽ シノ ﾉ!　!　|ヽ_､ｿ,　　　　　 ヾシ _ノ　_ﾉ
-┐　　　　,√　　 !　　　　　　　　　　 ￣　　 ﾘ l 　 !　￣　　　　　　　￣　　 ７/
　 ﾚ'⌒ヽ/　!　　　 |　　　〈　　　　　　　_人__人ﾉ_　 i　　く　　　　　　　 　 　 //!
人_,､ノL_,iノ!　　/! ヽ　　 r─‐- ､　　 「　　　　　 Ｌ_ヽ　　 r─‐- ､　　 u　　ノ/
　　　　　　/　 /　lﾄ､ ＼　ヽ, -‐┤　 ﾉ　　ド　　　 了＼　 ヽ, -‐┤　　　　　/／
ハ　キ　　{　 /　　　ヽ,ﾄ､ヽ/!｀ｈﾉ　　）　　ン　　　　|/!　「ヽ, `ｰ ／）　　 _　‐'
ハ　ャ　　 ヽ/　　 r-､‐'　// / |-‐ く　　　マ　　　　 ＞ / / ｀'／／-‐､　　　　／
ハ　ハ　　　 ＞ ／＼＼// / /ヽ_　 !　　 イ　　　 （　 / / ／／　　/　`ｧ-‐ '
ハ　ハ　　　/　/!　　 ヽ　　　 レ'/　ﾉ　　　　　　　　＞　 ' ∠ 　-‐　￣ノヽ　　　/
　　　　　　 {　 i　l　　　 !　　　　/　 フ

　　>>337ってベンチマークスイートのデータから
　　自分のアプリの性能予測もできないらしいぞ
＼＿＿＿＿＿＿＿　＿＿＿＿＿＿＿＿＿＿＿／
　　　　　　　　　 　　∨
　　　 　　　　　　 ∧＿∧
　　　　　 　 　　 （　´_ ゝ`） ∧＿∧
　　　　　　　　　/　＼／ ）（　´,_ゝ`）ﾌﾟ_
　　　　　　　　/　 ＼___／/　　　　　　 ＼
　 ＿＿　　　.| 　　　　|　/　/＼＿ ＿ ＼ ＼＿＿＿＿＿
　 ＼　 ￣￣￣￣￣￣（__ノ 　　＼　　　 ＼__）　　　　　　＼
　　||＼　　　　　　　　　　 　 ＼ 　.||＼　　　　　　　　　　　　＼
　　||＼||￣￣￣￣￣￣￣||￣　　||＼||￣￣￣￣￣￣￣||￣
　　||　 ||￣￣￣￣￣￣￣|| 　　　||　 ||￣￣￣￣￣￣￣||

　　　　　　　　　　　　　　 |
　　　　　　　　　　　　　　 |　複数のベンチマークのデータを分析して
　　　　　　　　　　　　　　 |　特定アプリの性能を正確に推定するのは
　　 　 　 :::∧＿∧　 ∫ ｜ 厨房にはできないからな
　　　 　 :::（　 ´(⌒)━･　 |　豊富な経験と高度な分析力が必要だ
　　 　 ::::（ 　 _/ / ヽ　 　 |
　　　　 :::::＼＿/　|ﾉ 　 　|　そしてそのベンチマークのスコアを上げるために
　　　　　 :::::| 　 　 ＼　 　|　大人がどれだけ努力しているかは>>24を見ればわかる
　　　　　 ::::::＼　 ＼ ヽ／　 厨房には縁のない世界だな
　　　　　　　::::::＼　 | ﾉ
　　 　 　 　 :::::l⌒|　 |
　　　　　　　:::::ヽ_|　 |_
　　　　　 　 ／::::（＿__）
　　　　　 ／　　:::::::::::
　　　　／

やっぱりハードウェア板あたりに立てれば良かったのかなぁ・・・(遠い目

JavaはVMのインプリメント（メーカやバージョン）によって非常に差の出るものだから、
それでCPUアーキテクチャ本来の性能はあまり判断しないでしょう。
にしても、XeonとItanium2が同じくらいのVM性能という結果が出ても、一般的には驚く
ほどのことは無いやね。Pentium4系は整数演算は昔から得意。VMも洗練度が違うかもしれない。
まあ実際の運用ではJava性能が重要な場合も多いわけで、Java性能が高いに越したこと
は無い。IntelのCPU開発研究でもJavaや.NETのVM性能を今後重視せねばなあ、とか書かれてたり。

>>333
Javaをバイナリ(exe)に落とすコンパイラは少なく、あまり使われてない。
SPECには、warm-up期間が30secあると書いてるんだけど、データの読み込みをするとか
書いてて、全体的なHotSpot(JITもあるだろうけど)のロジックが動いてはない？ちょっと不明。
サーバなら、普通HotSpotの慣らし期間のあとの速くなった段階で運用するので・・。
まあEfficionみたいな。
言語使用的な問題というのは、確かにCに比べれば（全体としては）遅い。

ついでに言えば、
http://www.atmarkit.co.jp/ad/hp/integrity0401/integrity.html
というHPの宣伝記事だろうけど、こういう結果もある。
NTTコムウェアの高評価記事も探せばある。
Javaでの評価はいろいろ難しいと思うので、実際の使用環境で試さないとしょうがない
かもね。

>>339-341
まぁ、自作板には関係ないね。
如何にコストダウンされて、我々が手にし易くなるか？
だと思うから。
その分、AMD64 は利があるよね。

Itaniumブランド安っぽくしたらXeonMPが売れなくなってしまうんだよ。

じゃあXeon潰すのが最適解？

Intelやソフトウェアベンダーの二重投資が許容できる範囲なら
XeonとItaniumが共栄共存・適材適所っていう可能性はあるけど
現実には難しいだろうな
Intelは両方やっていけそうだけどソフト屋さん達ができるのかな
OracleとかSAPとか大きなソフトベンダーは既にRISCを３種類もサポート
しているからあと１個くらい増えても平気なんだろうけど

>>346
一番の稼ぎ頭を潰す訳がない
P4のLowValueやCeleronが安いのは、XeonでASP補ってるからだし

それに86鯖を全てOpteronに持ってかれてしまう
Intelも今Xeon潰すくらいなら、Itanium潰すだろう

Itaniumに未来はないのかな

ヤフオクのItanium2のラックマウント、買い手が付いたね。

Itaniumの未来はMontecitoで始まり
Tukwill（多分、最初のXeonとの統合プラットフォームで提供）で決まる。

>>350
どこかの会社が買ったもよう。
そんなに速くもなく、つぶしもきかないItaniumマシンで、いったい何をするつもりだったのやら。

Itaniumを終了した場合の最も好ましい事後方針としては、
Itaniumに充てていた人的資源と資本を全てXeonに投下し、
かつXeonを独立したx86CPUアーキテクチャーとして開発するのが良いと思う。
そうすれば、現状のようにFSBを制限する等の足枷が無くなり、
自由度や性能、信頼性が格段に高まり上位規格CPUとして
申し分のない製品になると思う。

つか、上位製品でおまけに同一コアの癖にFSBが低かったり、
同クロック帯のP4より処理能力が低かったりするのは巫山戯てると思う。

>>327の指摘は重要なポイントだと思う。
Xeon64とItaniumで同じFSB、同じL3容量になったら、どっちが速いのか，というのは
IA-64の存在意義に関わってくる。今のところ>>327の指摘どおり、整数系のワーク
ロードならXeon64もItaniumもあまり性能差はなく、Itaniumの宣伝文句(価格性能比２倍)は
実現していない。
浮動小数点系のワークロードは、IA-64の凝った機能が効きそうなケースが多そう
なので、Xeon64との差はある程度あるのかもしれない。しかし、浮動小数点系は
ワークロードの性能はメモリ帯域の差が性能の差に反映され易いので、現時点での
XeonとItanium2の性能差のかなりの部分はFSBの違いに起因しているのかもしれない。

XeonのFSB帯域を仮想的に２倍にした(コアクロックを半分にした状態で性能を
計って、その結果を２倍にする)状態で、計った性能というのはどっかに発表
されていないだろうか？

>>353
XeonのFSBクロック周波数が低いのは(Itanium2も同じだが)、前スレからも言われている
シェアードバスの問題。
デスクトップのPentium4はシングルプロセッサしかあり得ないので、ノースブリッジと
CPUの間はpoint-to-point接続であり、クロック周波数を上げ易い。
マルチプロセッサが必須のXeonやItanium2では、全てのLSIが送受をする必要があり
電気的な設計が難しい(>>300-302で少し触れられている)。
Intelのバスプロトコルは「ある時点では1対1転送」というのではなく，CPUが送信した
情報はノースブリッジだけでなく他の全てのCPUも受信できる必要があり、バスの設計が
難しい。
Intel自身もこの辺のFSB関連の仕様は一新したいのだろうが、OEMメーカとの関係もあり
簡単には変えられないのだろう。Tukwila待ちか。

FSBもCPU性能のうちで切り離して考えるのは意味ねえと思うんだが、そういうの好きな香具師多いな

>>356
XeonとItaniumでプラットフォームを共通化した際の性能差を予測するのは
大いに意味があると思うのだが。

>>357　結構一生懸命考えてみた。他の人の意見も聞きたい。
まず、XeonとItaniumをこういう風に比較してみた。

●●●現状●●● 　 　 　 　 　 　　　　Xeon 　 　 　 　　 　 　　Itanium2
命令セットアーキテクチャ関連項目
　　論理アドレス 　 　 　 　 　 　 　 　　　32 　　　　　　　＜ 　 　 64
　　論理レジスタ数 　 　 　 　 　 　 　 　 8+8 　 　 　 　　＜ 　 　 128+128
　　その他機能(投機ロード命令etc) 　 無し 　 　 　 　 ＜ 　 　 機能満載
マイクロアーキテクチャ関連項目
　　命令スケジューリング 　 　 　 　 　　動的　　　　　　＞ 　 　 静的
　　Hyper Threading 　 　 　　　　　　　　あり 　　　　　　＞ 　 　 無し
　　L1キャッシュ容量 　 　 　 　　　　　　8KB 　 　 　　　＜ 　 　 16KB
　　L2キャッシュ容量 　 　 　 　　　　　　512KB 　 　　　＞ 　 　 256KB
　　L3キャッシュ容量 　 　 　 　　　　　　3MB 　 　 　 　 ＜ 　 　 6MB
　　FSB周波数 　 　 　　　　　　　　　　　400MHz　　　　＝ 　　　400MHz
　　FSB幅 　 　 　 　 　　　　　　　　　　　8B 　 　 　 　 　＜ 　 　 16B

現状は、Itanium2の６勝３敗１分で、20〜30%くらいItanium2の方が高性能。
(それぞれの項目の重み付けが違うから単に勝敗だけ数えても意味ないが)

●●●将来●●● 　 　 　 　 　 　　　　Xeon64 　 　 　　 　 　　Tukwila(Itanium3?)
命令セットアーキテクチャ関連項目
　　論理アドレス 　 　 　 　 　 　 　 　　　64 　　　　　　　＝ 　 　 64
　　論理レジスタ数 　 　 　 　 　 　 　 　 16+16 　 　 　　＜ 　 　 128+128
　　その他機能(投機ロード命令etc) 　 無し 　 　 　 　 ＜ 　 　 機能満載
マイクロアーキテクチャ関連項目
　　命令スケジューリング 　 　 　 　 　　動的　　　　　　＝ 　 　 動的
　　Hyper Threading 　 　 　　　　　　　　あり 　　　　　　＝ 　 　 あり
　　L1,L2,L3キャッシュ容量 　 　 　 　 　　 　 　 　 　　　不明
　　FSB周波数 　 　 　　　　　　　　　　　？MHz 　 　 　 ＝ 　 　 ？MHz
　　FSB幅 　 　 　 　 　　　　　　　　　　　？B 　　　　　　＝ 　　　？B

※FSBはどうなるか不明だが、チップセットが共通化されるので、同じになるはず。

将来はItaniumの２勝５分で、負ける項目は無くなりそうだ。

Itaniumが性能で勝つのは間違いないだろうが、公約の「価格性能比２倍」を
達成できるだろうか。
Xeonの価格 ＞ Itaniumの価格 というのはありそうにないので、あるとしたら
「同価格で性能２倍」だろう。それを達成するには、現状ではItaniumはXeonの
1.2〜1.3倍の性能なので、さらに1.54〜1.67倍の性能向上を達成する必要がある。

しかし、今後の変更は
　XeonがItaniumに追いつく要素 → 64bit化(5%)、L3容量共通化(6%)、FSB仕様共通化(10%)
　ItaniumがXeonに追いつく要素 → 動的命令スケジューリング(10%)、Hyper Threading(20%)
で(かっこ内は予想性能向上率)、せいぜいあと10%くらい性能差が広がるだけである。
さらに40〜50%の性能向上と言ったら、もうItaniumにXeonの２倍のコアを搭載するくらい
しか手はないような気がする。
2006年のTukwilaの頃に、XeonはMerom(Conroeって言った方がいいのか?)ベースになって
いるのでDualコアだろうから、TukwilaはQuadコアになるのは間違いないだろう。
これで公約の「価格性能比２倍」を達成できそうだ。

コストを評価するためには、４コアのTukwilaと２コアのMeromベースXeonのダイサイズの比較を
やる必要があるが、それはまた後日に。

> 1.2〜1.3倍の性能なので、さらに1.54〜1.67倍の性能向上を達成する必要がある。
要は2.5G前後のItanium2が出れば解決……と。

レジスタ多いとクロック上がり難いとか言われてるけど、
Pentium4だって内部で128個のレジスタあるんでしょ？

>>362
IPC(Instructions Per Cycle)を保ったままクロック周波数を上げるにはパイプライン
ステージ数も今のままにしないといけないので、それは1.54〜1.67倍高速なCMOS
テクノロジが必要(65nmテクノロジか?)。当然、その時にはXeonも同じCMOSテクノロジを
使うので、Xeonも高速化しているはず。差は変わらない。

Pentium4/Netburstのように同一CMOSテクノロジを使ってもパイプラインステージを
増やしてクロック周波数を上げると、IPCは下がってしまう。従ってクロック周波数
向上分並みには性能は上がらない。

>>363
総レジスタ数は、論理レジスタ数×スレッド数＋リネームレジスタ数。
つまり、Pentium4では(128個というのがInterger用だとして)、8×2＋112という構成。
Itaniumでも動的命令スケジューリングとHyper Threadingが採用されれば、
同様に　総レジスタ数 = 128×2+リネームレジスタ数。
Tukwilaでリネームレジスタが何個になるかわからないが、100個くらいは必要では？
とすると、全部で356個になる。
356個(現在の約３倍)なら、結構多くてクロック向上にも影響があるような気はするが．．．

358を初めとする皆様

どうしたら、そこまで深く考察ができるようになるのでしょうか？
皆様、業界の方ですか？
アーキテクチャーを勉強するのに良い本などありましたら御教授くださいませ。

>360
ttp://pc.watch.impress.co.jp/docs/2002/1115/kaigai02.htm
古い記事だけど動的スケジューリングとHTの組み合わせで
かなり性能が上るみたい、実際にはこんなに性能上るとは
思えないけど。

>>366
パタヘネを読めば分ったような口は叩けるハズです。
http://www.amazon.com/exec/obidos/ASIN/1558604286/
http://www.amazon.co.jp/exec/obidos/ASIN/482228056X/(翻訳上巻)
http://www.amazon.co.jp/exec/obidos/ASIN/4822280578/(翻訳下巻)

ヘネパタを読めばもうあなたはここのスレ主になれます。
http://www.amazon.com/exec/obidos/tg/detail/-/1558605967/
http://www.amazon.co.jp/exec/obidos/ASIN/4822271528/(翻訳)

Intel’s Xeon "Whitefield" Chip Spotted
http://www.xbitlabs.com/news/cpu/display/20040501121856.html
XeonとItanium統合プラットフォームのXeon第一段はこのWhitefieldになるのかな。
なんか新規アーキテクチャーっぽいね。

Mysteries of Intel Tanglewood spill out
http://www.theinquirer.net/?article=11685
Tanglewoodは実行パイプラインの数を減らし，8コア搭載。
性能はMadisonの7倍。
TanglewoodがTukwilaに変わったのかな？

Xeon, Itanium2 のピン互換なんてどうでも良いから AMD64 互換にしろや。

それはXeonのお仕事でしょ。

>>368
ヘネパタはバイブル的存在だと思うけど、
翻訳された奴はかなり古い版じゃない？
あれは原書で読むべき本だと思う。
読めばかなり力になるのは確か。
もっとも基礎がものすごく付くというだけで、
実践的な知識はかなり補わなければいけないけれど、
基礎知識がないままに偏った知識を断片的に持つよりずっといい。
まあ、趣味で知識を持つならどうやってもいいんだけど。

MACオタはパタヘネもヘネパタもたぶん両方とも完全に理解しているレベルだと思う
だからこのスレの議論には完全についていけるレベルだけどスレ主というレベルには
なれないのは今までの議論で明らか　　　このスレのレベルは相当高い

ｷﾀ━━━━（ﾟ∀ﾟ）━━━━!!!!!!〜☆
HPのOpteron 4way ServerのTPC-C性能

　 　 System 　 　 　 　 　　　　　　　　　CPU 　 　 　 　 　 　 OS/DB　　　　　　　メモリ 　 way数　　tpmC 　 　$/tmpC
1　　HP Integrity rx5670 Linux 　　　　Itanium2/1.5GHz 　 Redhat/Oracle 　　96GB 　 4way 　 　136K 　 　4.09
2　　HP ProLiant DL585-G1 64GB 　 Opteron/2.4GHz　　Win/SQLserver　　64GB 　 4way 　 　123K　　　3.50
3　　HP server rx5670 　 　 　　　　　　Itanium2/1.5GHz 　 Win/SQLserver 　 64GB 　 4way 　 　121K　　　4.49
4　　HP ProLiant DL585 32GB 　 　 　Opteron/2.2GHz　　Win/SQLserver　　32GB 　 4way 　 　106K　　　3.23
5　　IBM eServer xSeries 365 4p 　 　XeonMP/3.0GHz 　 Win/SQLserver　　32GB 　 4way 　 　103K　　　3.52

同一OS/DB、同メモリ容量のItanium2/1.5GHzを抜き、$/tpmCではXeonも抜いた。

http://www.tpc.org/tpcc/results/tpcc_results.asp?orderby=hardware

クライアントのマシンによっても性能が変わるなり。
といってみるテスト

AMDには頑張って、Intelの尻叩いてもらわないと。
ところでIBMのPowerはどこいったの。

>>376
クライアントもいろいろ変えて一番成績が良かった場合を申請しているはずでしょう。
いくらクライアントを変えてもこれ以上の成績は出ないと思う。

>>377
最初にこのスレでTPC-Cが紹介された>>19の時から4wayではPOWERのデータはありません。
IBMはPOWERはハイエンドにフォーカスして、ローエンドはXeonで充分と考えているのでは。

米HP，「Integrity」サーバー用ドーター・カード「mx2」を発表，Itanium 2を2個搭載
http://itpro.nikkeibp.co.jp/free/ITPro/USNEWS/20040506/143807/

これ以前このスレに書かれてたよね。
＞「米IBMの同等クラスのシステムに比べ，購入価格が最大35％安い」としている。
けど、なかなか凄い値段。まあIBMのPowerは確かに凄い値段だけど。

mx2のTPC-C性能は発表されないのかな。
Memory Bandwidthが同じでProcessorが２個になった時の性能は２コア化される
Montecito(CGMT off)の性能とだいたい同じになるはずだから。
L3は２倍だけどMemory Bandwidthがコア当たり半分だから、結構性能は低そう。
1.2〜1.4倍くらいじゃないかな。

(このニュースは貼っておいた方が良いよね)
http://www.itmedia.co.jp/enterprise/0405/06/epn07.html
IBM、Squadronサーバ戦略で「宣戦布告」――新Power5サーバを発表

＞今回発表された2つのモデルは、IBMの「Squadron」サーバ戦略の第1ステップとなる。
＞このシリーズには、2つの命令を同時に実行できるプロセッサを64基も搭載したモデルも
＞今後登場する予定だ。またIBMは、第3四半期に最大4プロセッサ搭載のミッドレンジサーバ
＞「i5 550」を発売すると見られている。さらに同じ時期に、i5 570で使用されている
＞4プロセッサモジュールが、16プロセッサに切り替えられる予定だ。

いよいよPOWER5が出てくる。最初は2wayと4wayの２機種みたいだ。
「2つの命令を同時に実行できるプロセッサを64基も搭載したモデル」なんて書いて
あるから今回発表された機種ではSMTがOFFになっているかと思ったら、ちゃんと
下位機種のi5 520でもカタログにSMTのことが書いてあるので、ちゃんとSMTで
動くみたいだ。
http://www-306.ibm.com/common/ssi/rep_ca/1/897/ENUS104-161/ENUS104-161.PDF

>>381
　　------------------------------------
　　「2つの命令を同時に実行できるプロセッサを64基も搭載したモデル」なんて書いて
　　あるから今回発表された機種ではSMTがOFFになっているかと思ったら、
　　------------------------------------
それ、今年の後半に発表される筈のSquadron-H　(現行のp690相当)のことすけど、デュアルコアで
32プロセッサってのが正確す。

>>382
Webにある資料はみつからなかったけど、
　・去年のMicroprocessor ForumのPOWER5の発表の11ページ目には64waySMP(32chip)のブロック図が出てる。
　・今年のISSCCのPOWER5の発表の最後のページにはExtended SMP to 64wayって書いてある。
ので、POWER5はデュアルコア(これはchip写真なんか見れば間違いない)で
それを32個つなげて64wayができることは間違いなさそう。

Squadrons-HっていうServerに関しては、
http://www.midrangeserver.com/tlb/tlb050404-story02.html で
＞The future 64-way Squadron box (presumably to be called the eServer i5 or p5 Model 590)
＞is not expected until late 2004 or early 2005.
って書いてあるから、最大の64プロセッサ(32chip)なのではないの？
OSが間に合わないとかで「最大64wayだけど今年後半に出てくるのは32wayまで」
という可能性はあるけど．．．　max32wayのソースある？

>>383
デュアルコアで32プロセッサってのわ64-wayになるすけど(笑)

>>383
通常はMACオタの言う数え方をするよ。
まあ1プロセッサの単位をチップ単位で数えるか、
1way毎に数えるかなんて言う話は
CMPとSMTの絡みでこれから複雑になっていくから
通常の数え方とかに関係なく詳細に明記した方が
現時点では歓迎されると思うけど。

だから単に64基と書くと実際はどうなってるのかよくわからないから
2way/チップのデュアルコアで32チップ、トータルで64way
っていうのがわかりやすくていいよね。
もしくは1プロセッサの単位をチップなのかway単位なのかを明確に記述するか。

http://h50146.www5.hp.com/products/servers/hp9000/technology/pa8800/
　　　＞新しく誕生したPA-8800プロセッサは、最大の特長として、
　　　＞単一チップ上に2つのプロセッサを実装した
　　　＞デュアルプロセッサモジュールを採用。
http://www.oracle.co.jp/products/price/words.html#01
　　　＞Processor ライセンス
　　　＞1つのチップ上に、2つのプロセッサ・コアがある場合は、2つとカウントされます。
(A) way数＝プロセッサ数＝チップ数×２ という解釈。

http://jp.sun.com/products/servers/highend/sunfire_e25k/
　　　＞Sun Fire E25Kサーバは、CMT（Chip Multithreading Technology）採用の
　　　＞UltraSPARC IVプロセッサを最大72個搭載し、144の演算スレッドを同時に実行することが可能な、
(B) スレッド数＝プロセッサ数×２＝チップ数×２ という解釈。

一般には(A)だと思うけど。
Sunがコア数＝プロセッサ数×２ と言いたいのは、他社に比べてway数当たりの性能が悪いのを隠すためでしょう。
(B)の解釈が一般的だというソースある？

判りにくいのは禿同だけど、普通(A)だと思ってたから、
(B)の解釈をする人がこのスレに２人もいたなんてちょっとびっくり。

皆様アドバイス、ありがとうございます。
その本とこのスレ(w)で勉強してみます。

自身の所有物ではないですが、Itanium2　1.5GHz/6MB　4way　（Tiger4）を
好きに使える環境なので良い機会だと思っています

>>386
通常の感覚だとデュアルコアプロセッサと言った場合、
「1チップで2個のプロセッサコア」が搭載された「1個のプロセッサモジュール」です。

プロセッサコア単位に数えれば1チップで2個になりますが、
32個のデュアルコアプロセッサと言った場合の個数は
プロセッサコア単位ではなく、プロセッサモジュール単位だと思います。

具体例としては

http://www.hitachi.co.jp/New/cnews/month/2004/04/0406a.html
>最新鋭のデュアルコア方式のRISCプロセッサ「PA-8800」をそれぞれ
>最大64/16/8/4/2/1個(128/32/16/8/4/2way)まで搭載できます。

なんてのもありますが、論文の類ではそういった印象が多いです。
カタログスペック上は多い方が有利なので製品発表なんかは
プロセッサコア単位(way数）で数えることがあるかもと思います。
まあ何をもって「通常」とするかというのは意見がわかれるかもしれません。

>>386の例は「プロセッサコア」を単位としていることが文脈から
わかりますので適切な例とは思えません。
（この場合はプロセッサコア＝プロセッサ）
特にoracleの例はソフト側が何プロセッサと認識するかですから
あまり適切ではないかと。
ソフトの作り方でPentium4を○個のプロセッサと数える、なんて自由ですから。
（正確には1個の物理プロセッサ、2個の論理プロセッサですよね）

どっちでもいいんじゃねえ？
そんなつまらんことでオタの挙げ足とってもなあ

何を単位に言うか明確なら問題は起きない(日立の例はすごく明確ですね)のですが．．．
要するに「プロセッサ数」という用語は定義があいまいなので、「way数」とか「コア数」
とか呼んだ方が良いということですね。
このスレでも「アーキテクチャ」が「命令セット〜」を指すのか、「マイクロ〜」を
指すのかで異論(>>327,>>334-335)があって、その後のレスで(>>358-359)明示的に
書いてありましたね。
MACオタも「デュアルコアで32チップ」とか書いてくれれば誤解が無かったのに．．．

CPU数にかかるソフトウェアライセンスだと結構重要な問題だしな。

デスクトップ用Tejasがキャンセルになりましたが(発熱の問題らしい)、Itaniumの
ロードマップには影響はないんでしょうか？
TejasのキャンセルはNetBurstアーキテクチャという無理に? クロックを上げる
アプローチの限界が見えたものでItaniumには影響が無い、ということなのでしょうか？
それとも90nmの共通問題なので、Motecitoにも影響がある(まさかキャンセルはされないでしょうが)
と考えた方が良いのでしょうか？

あと、来年当たりのXeonに使えそうなコアが全然見当たらないのですが、Xeonはどうなりそうですか？
他のスレではデスクトップもMobile用のYonahベースという話が出ていますが、Xeonに使えるように見えません。
デュアルコアを飛ばして一気にクワッドコアになったりしそうですか？
そうなったら、>>391さんが触れていますが、CPU数ベースのソフトウェアライセンスだと大きな問題になるような気がします。

comp.archに元IntelのP6アーキテクトAndy Glewが面白い投稿をしているす。
http://groups.google.com/groups?hl=en&lr=&ie=UTF-8&oe=UTF-8&selm=fHcnc.46320%24dJ3.10372%40newssvr29.news.prodigy.com
　　------------------------------------
　　The Tejas project has been in trouble for years - IMHO beginning with
　　when they decided not to make an out-of-order x86 chip that could also
　　run Itanium code (by converting the Itanium VLIW to uops that could run
　　OOO).
　　------------------------------------
Tejasプロジェクトの初期にはEPICコードを走らせる機能が検討されていたすね。。。

age

>>393
Xeonコアだけど、後藤記事ではすべてのNetBurst系がキャンセルと書かれてたね。
そのへん情報が乱れてるんだけど。
サーバ系が多いXeonとしては、実行スレッドを多くすればそのぶん性能もリニア
に上がりやすいといえるけど、どうかな。
逆にクライアント用途のほうがマルチスレッド未対応だったり、対応してても限られた
場面でしか効力無かったりが多いような。
数値計算やグラフィックWSでは、PentiumM系は現状じゃかなり弱いわけで、強化する
必要がでてくるはず。
2005年とか言ってるけど、遅れるんじゃなかろか。HotなNoconaでどうにかしのぐ。
とにかくIntelは正直にきちんと説明して欲しいね。

Montecitoのdual化と出荷延期が発表されたのは2003年初頭で、ここで90nmの予想以上の
消費電力問題がこの決定の裏にあったかというのは、・・微妙だねえ。
またまた「Montecito作ってみました。使いもんになりませんでした」とかいう
失態繰り返すようじゃ、お話になりませんわな。

>>394
面白いのでぜひ作ってもらいたかった。

厨の妄想だがXeon、opは数年のその場凌ぎで自滅の予感。
SPARC64V、PA-8800に関してはCPU開発リソースの問題で市場から消えて、
結局はPOWERとItaniumのガチンコ勝負になると言ってみる。

厨の妄想だが、IntelやAMDの寿命よりもx86の方が長い予感。

AMDとIntelは勝手に潰しあって疲弊してれば良いよ。
その機にIBMが覇権を握るから。

Septorに次期Xeon記事があって、・・・・ああインド産の奴。
>>369では新規アーキテクチャみたいな書き方なんだけど、
Registerではfour Mobile Baniasコアって書かれてるんだね。

http://www.theregister.co.uk/2004/05/05/whitefield_intel_deets/
かなりWebサーバ用途中心になりそう。
つまり数値演算とかはIA-64でやってくれ、ということか。
2005年から2006年の登場って、余った人をつぎ込むから１年前倒しせよ、
と命令が下ったチップなのか。インドに行かせたりするんだろか？
しかし、追加人員突っ込むから急げ、みたいなのはうまくいかないよね・・。

intelは社内でもいろいろあったようだな
http://www.xbitlabs.com/news/cpu/display/20040512052741.html

Tulsaが中止だったり継続だったりで情報が
錯綜しててよく分からないのですが、
素人考えだと高クロックで熱が問題なら
改めてネットバーストをデュアルコア用にカスタマイズ
すれば良いのではないかと思うのですが。
パイプライン短くしてIPCを高めた比較的低クロックなネットバーストコア
ならなんとかなりそうな気がするのですが。

それじゃあ既存のＸＥＯＮにクロックで負ける可能性があるから
やらないんじゃないですかね。
ＸＥＯＮにもＰＮ投入すればなんとかなるかもしれんけど。

>>パイプライン短くしてIPCを高めた比較的低クロックなネットバーストコア

「Northwoodを今のパイプラインのままで90nmに持って来てデュアルコア化」
というのが一番早くできて、確実なのでは。
周波数は現状と同じくらいでもデュアルコアになって1.5倍くらい性能が上がれば、
Meromが出るまでの１〜２年はしのげるでしょう。

Intel、Prescottのセキュリティ／64ビット機能を有効に
ttp://www.itmedia.co.jp/news/articles/0405/14/news016.html
>Intelは、Baniasアーキテクチャの特性を生かすなど、
>今後数年間にプロセッサ設計戦略をさらにシフトさせる見通し。
>だが既報の通り情報筋は、
>デスクトップ／サーバ用の初のデュアルコアプロセッサでは、
>引き続きNetBurstアーキテクチャが採用されるようだと伝えている。

>オッテリーニ氏は、アーキテクチャ移行については言及しなかったが、
>Intelのデスクトップ／サーバ向け製品において、
>向こう数年でPrescottコアがメインの技術になることをほのめかした

Prescottの問題ってのはアーキテクチャよりか90nmの問題じゃないのかな・・・
130nmでPrescott作るほうがいいんじゃないのかな。まあNorthwoodのセカンドキャッシュ増量のほうがいいかもしれないが。

130nmでPrescottを作ったらトランジスタ数が多過ぎてダイサイズがでか過ぎると思う。
すごく値段が高くなっちゃうから無理でしょ。

Intel shows off Montecito Itanium
http://www.theinquirer.net/?article=15917
>Otellini said that Montecito has 1.7 billion transistors on each chip,
>24MB of cache, is dual core,
>and would have three times increase in performance bandwidth, introduced in 2005.

>He also said that Intel will work on producing porting software
>for both its iAMD64 and Itanium platform.

Alphaはそれから2年後に死んだ。
あの買収から4年たった今じゃ思い出す回数もずいぶんと減った。
みんなとは引退してからはなかなか会えていない。
最後に会ったのはもう1年も前かな。
Pentium Mの小僧は省電力を買われてデスクトップに
引く手あまたで採用された。Intel初のデュアルコアCPUだ。
早くも静音とか呼ばれて来シーズンはフラグシップらしい。
Pentium 4はマーケティング部門で張子の虎やってる。達成したいクロックがあるそうだ。
Efficeonは倒産後F印になっちまってオメデトウというか
なんというか‥‥がんばれ。
CELLちゃんは日本で増殖中だ。
今でもオレと絶賛公判中、遠距離裁判というやつだ。
五回に一回は反訴してくれるカワイイ悪魔だ。
Powerは家業のメインフレームを継いだらしい。
XScaleちゃんは別の市場でまたトップシェアを夢見てる。まだ現行製品だ。
Opteronは東京の大手町という所でホストをやっている。
パチモンのくせに生意気だがサーバ市場でぜひ一旗揚げてほしい。
PA-RISCはエミュレータん中だ。
まあRISC CPUの末路としちゃそう珍しいことでもねえ。
MIPSはトラフィック捌いてる。
SPARCは墓穴を掘って時々賞味期限切れの市場を
ゆずってくれる使えるヤツだ。
それともう一人SH‥‥‥は知らん。

そしてオレは今‥‥
いろいろあってまだVLIWやってる。
Intelにはまた64bitアーキテクチャができた。
オレにあこがれるのはわかるがちょっとうっとおしい。
オレはあれからハイパフォーマンスCPUはやっていない。
‥‥でもよ、Alpha。オレは最近思うんだ‥‥
また　熱くなりてー‥

Otellini氏の話だとどうやら、
Montecitoは90nmすっ飛ばして65nmで作るらしいね。
さすがに90nmプロセスは避けるみたいだねｗ

90nmのPrescottが出荷されたのが今年2004年で、来年2005年に65nmのMontecitoが出るの？
だとすると、90nmと65nmの間隔が１年ちょっとしかないけど、本当？
プロセス１世代って、そんなに早く進歩できるの？

とゆーか、予定されてるデュアルコア製品群
（TulsaやYonahやMontecito等）は全て65nm。
予定では65nmの量産は05年2Hとしているので、
65nm製品群の出荷時期は2005年後半からになるでしょう。
あくまで予定だから遅れる可能性はあるだろうが。
まあ、Intel全社上げて優先順位が既にデュアルコア製品群(65nm)
に移ってるので致命的に遅れるってことはないんじゃないかな。

Montecitoって前は90nmだったのに、また遅れちゃったのか。
新プロセスはIA-32優先で立ち上げるだろうから、IA-64のCPUが65nmプロセスを
2005年に使うのは65nmができたとしても相当難しいんじゃないのかな。
そうすると、2006年に予定されているTukwilaとぶつかってしまうような。
Tukwilaも遅れちゃうのかな。ロードマップがぐちゃぐちゃになってきたな。

１. Michael Fister氏がIntelを辞任
2004年5月12日にIntelのEnterprise Platform Groupを担当していたSVPのMike Fister氏の辞任が発表されました。
Fister氏と言えば，ItaniumとXeonの元締めで，今年2月のIDFやその後の発表でもItanium 2を喧伝していたのですが，突然の辞任です。
Fister氏の後任は直属の部下であったAbhi Talwalker氏が任命されました。Fister氏は49歳に対してTalwalker氏は40歳とかなりの若返りです。
http://www.geocities.co.jp/SiliconValley-Cupertino/6209/wadai04/20040515.htm

>>414
Montecitoは90nmだと思われ。特に以前の予定から遅れてるわけでもない。
いきなりサーバ用新コアに最新のプロセスはIntelはやらないかと。

>>415
がーん、Montecito、65nmだったのか…。

90nm適用した時点で自滅必死

septor載ってたけど、Montvale
http://www.theinquirer.net/?article=15975
だね。Montvaleは、Montecitoの後、Tukwilaの前ということで、
Tukwilaが後ろにずれることを暗示してるのか？
しかし、Montecitoはホントに65nmなのかな？90nmと書いてたとこもあったけど・・。
確かに急ぎすぎではあるよ。

>>419
結局、Montvaleファミリは何がかわるの？デュアルコアっぽいけど。

デュアルコアなんてどこにもかいてないな。Tukwila延期したのかのぅ…。

>Future Itanium core sizes will be smaller than IA-32 and have up to
> 2X more cores a die than on the IA-32. WE're unclear what this means.
これはもしかすると、複雑度の低いコアを多く搭載する路線で高速化していくということだろうか…。
ま、今の時点でもキャッシュ除けばNetBurstより小さいダイだった気もするけどな。
OutOfOrder実行いれるんなら、小規模のコアにはなりそうになさげだが…。

>>420
Montvaleは>>234で出てるけどIA-32も実行できるらしい

>>423
いや、EM64Tが動くということじゃないかな。IA-32はもとから動くんだし。

>>422
そういう話は出てるよ。でも、SMT化する分コアは大きくなるんだけど
(インテルの話ではそれほど増加はないとか)、切るとしたら何だろ？
IA-32部分は、いずれは切れるけれども。

>422
x86系のCPUのコアの大きさはCISC->RISCの変換とかの複雑な
処理をするハードウエアを積んでるから大きくなってると思われる

out-of-orderを備えてるPowerPCは、コアのサイズが小さいことから
out-of-orderの実現のための回路はそんなに大きくないと思われ。

NetBurstがあれでいろいろキャンセルして、
最後のnoconaもなんだかなーで、
早く個人で買えるItanium出てこないかなぁ。

>>426
技術的には可能なんだろうけど、商売になるかどうかだね。

１. Intelのアナリストミーティングでの情報(続)
ttp://www.geocities.co.jp/SiliconValley-Cupertino/6209/wadai04/20040522.htm

OtelliniはPrescott dual coreについて聞かれたら
「That's a leap of faith you shouldn't make」
と言って否定してたぞ。
まぁ、NetBurstの改新版ならあるかも知れんが・・・

Intel内部にも、混乱があるのかもなぁ

日本HP、独自のItanium 2デュアルプロセッサーモジュール“HP mx2”を開発
http://ascii24.com/news/i/topi/article/2004/05/20/649688-000.html

Itanium2とソケット互換で、2CPUを搭載。
しかし、性能は必ずしも高いわけではない。

SAPベンチマークで、
Itanium2 1.5GHz x8で1500ユーザ、
mx2 1.1GHz x4で1320ユーザ。
HPは、ほぼ同等と言っているが、遅いじゃん。

まぁ、Itanium2 8個よりは、mx2 8個のほうが速いんだろうけど・・・。

ごめん。

クロックが遅い分だけ、遅くなってるだけか。

というかクロックを考慮すると寧ろ速いじゃん。

妥当だと思うけどなぁ。

HP Doubles Up on Madison
ttp://www.hp.com/products1/itanium/infolibrary/analyst_reports/mx2_white_paper.pdf

Itanium2最終解脱者のHP
http://digital.hmx.net/

are?

GoogleでItanium2を検索すると、Intelのサイトより上に出るんだよな >>436

>>436
Itanium2を個人で使用すると悟りが拓けるのねん...

>439
管理人さんすごい勢いでＰＣ購入されてるけど、
年収とかすごいんだろうなーと思う。

悟りはそのへんの余裕がなせる技なのかな（ｗ

>>440
年収は一般人と大して変わらんそうだ。
収入のほとんどを注ぎ込んでるらしい。

Intel Itanium 2 to Get Additional Clock-Speed, Cache
http://www.xbitlabs.com/news/cpu/display/20040525070406.html

Intel Acquires Elbrus' “Itanium Killer” Intellectual Property
Intel Ramps Up Russian R&D Staff, Gets New Intellectual Property
http://www.xbitlabs.com/news/cpu/display/20040525031730.html
＞Executing up to 24 instructions per single clock cycle
＞and delivering monstrous 10.2GFLOP/s performance at only 1.20GHz,
＞the chip called E2K that was projected to dissipate around 35W
このElbrusのE2Kって凄いね。
Elbrusの技術をItanium強化に注ぎ込むのかな？

Intel's next-gen Xeon chipsets to support 1066MHz
http://www.theregister.co.uk/2004/05/24/intel_blackford_chipset/

>>442
Elbrusってとこ、結構前からやってるね。一応ブラウザのリンクに入ってたけど、
忘れてた。(ﾜﾗ
何らかのパテントを持ってるんで、訴えられるくらいなら協力してもらった
ほうが得だろうし。最近訴訟続きだし。

>>442
E2KってMercedでる前からいろいろいわれてたな。
当時、MercedのSPEC95の目標スコアがINT 40、FP 80くらいといわれてたんだけど、
漏れのうっすらとした記憶だとE2Kは100-150とかいわれてたな。

E2kって、数年前に紹介されたことがある、ロシアのcpuだろ。
実際ロシアの技術でアメリカ並みのcpuを設計できるの？
仮にできたとしてもINTELやAMDに対して世代遅れのモノしか
でてこないような。

>>445は7年前のはなしでつ。

ようやくIntelがPen�UでSPEC95のINTで12越えるぞってとこだった。
まだ、Macにライバル意識あった漏れ。

Mercedの40,80だけでもものすごい化け物のように思ったぞ。
Mercedは98年後半から99年初頭に登場で、E2Kは名前の通り2000年登場で、
McKinleyとぶつかるという話だったが、やっぱりネタとしか思えなかった罠。

でも、トップのアーキテクトの人は本当にすごい人らしいが…。

AMD's 64-bits better than Intel's 64-bits - Microsoft
ttp://www.theinquirer.net/?article=16186

>>448
それはIA-64と比較した場合か？それともIA-32eとの事か？

IA-32e

>>422-423
IA-32系の拡張はすべてELで吸収して、ハード側は廃止の方向性だろ。
いまさらIA-32用のハード強化するとはおもえん。

SAPのSD (Sales and Distribution)ベンチマークに2-way POWER5/1.65GHz搭載のeSeries i5の結果が
掲載されているす。　http://www.sap.com/benchmark/sd2tier.asp
他の2-wayの成績と比較するとこんな感じになるす。
　　　　　　　　　　　　　　# Users　　Ave. Respons [sec]
POWER5/1.65GHz　　　　2170　　　　　　1.98
Opteron248/2.2GHz　　　2080　　　　　　1.84
Xeon DP/3.2GHz　　　　2050　　　　　　1.97
Xeon DP/3.06GHz　　　　1650　　　　　　1.99

Itanium2の結果が無いのが残念す。

>>452
値段を考えると結構厳しい結果では。

なんかNoconaは熱で4GHz到達も無理っぽいですね。
65nmのPrescottも検討されてるらしいから、
もしかしたら65nmのNocona系も検討されてたりするんだろうか。

結局、Netburst終了でHTも全く進化せず終わるんかな・・・
HT、格スレッドの負荷率とか設定出来れば便利だと思うのだけれど。
仮に、4スレッドに増やしたとしても、3、4スレッドは負荷率10%とか。
そうすれば、重アプリ多重起動とかしてもバックグラウンド処理に
足引っ張られることもなく、無駄なCPUパワーの奪い合いや
効率も損なわれなくて良いと思うのだけれど。

ttp://www.geocities.co.jp/SiliconValley-Cupertino/6209/wadai04/20040529.htm
２．IntelがElbrusのエンジニアを吸収か
＞2004年5月24日にIntelがロシアのElbrusとUniproを吸収する合意が成立したという報道が流れました。両社はプロセ
＞サやコンパイラの開発をやっていた組織で，Intelに移るエンジニアの数は500人とも800人とも言われています。
この不景気時に凄い大量雇用だな。

RISCからエンタープライズアプリの奪取を狙うItanium
http://www.itmedia.co.jp/enterprise/articles/0406/02/news092.html

インテルが描くItaniumのロードマップ
http://japan.cnet.com/news/ent/story/0,2000047623,20069019,00.htm
>2004年の計画としては、Itanium 2チップの強化バージョンをリリースする。
>周波数は1.7GHzで、現行の1.5倍となる9Mバイトのキャッシュを搭載する。

>2005年には、デュアルコア、マルチスレッディングの「Montecito」をリリースする方針。
>これには現行の3倍となる24Mバイトのキャッシュが搭載される。
>また、Montecitoの廉価版となる「Millington」や、
>Millingtonの低消費電力版の投入も予定されているという

>Montecitoではプロセッサの使用率に応じてプロセッサのパフォーマンスを
>自動的に切り替えるDBS (Demand-Based Switching)や、
>電力レベルをユーザの設定値以下に抑え、ポリシーベースで管理する
>ACPC (Automatic Control of Power Consumption)という技術を導入するという。

>2007年には、マルチコアプロセッサとなるTukwilaがリリースされる。
>ワクスマン氏によれば、Tukwilaの開発にはAlphaチームが携わっているという。
>同年にはTukwilaの低価格版「Dimona」や、Dimonaの低消費電力版も登場する予定だ。

ACPCっていう技術は面白いね。最近ようやくIntelも消費電力に関心を持ってきた
ように見える。しかしねー、Intel自身が「そのうち熱とか凄いことになるぞ！」
と前々から言ってきたのに。慌てるの遅すぎ。

で、やはりTukwilaは遅れるか・・。

Motecinoすけど、まずわ8月のHotChips16でお披露目されるとのことす。
http://www.hotchips.org/hc16/program/index.html
　　-----------------------------
　　4:50-6:20 Session 10: High-End Processors
　　　　　　　　Chair: Pradeep Dubey (Intel)
　　　- The Montecito Processor (Intel)
　　　- A 32-way Multithreaded SPARC Processor (Sun)
　　　- Intel Pentium 4 Processor on 90nm Technology (Intel)
　　-----------------------------

Mammoth Intel heatsinks get shown behind closed doors
http://www.theinquirer.net/?article=16426
>Next up is the last generation of IPF chip before Tukwilla, code named Montvale.
> This .65μ (micron) shrink of Montecito works well enough, but requires an interesting cooler shape.

この記事によると、MontvaleはMontecitoのシュリンク版(65nm)らしいが…。
やっぱりMontecitoは90nm？

やっぱ上の2行もネタの範疇かな…。

Itanium2サーバが百花繚乱、インテルの呼びかけで集合
http://www.atmarkit.co.jp/news/200406/12/intel.html
いろいろあるね。例のMontecito基盤も持ってきてる。

>>642
同じイベントに関するITMediaの記事、

ttp://www.itmedia.co.jp/enterprise/articles/0406/11/news071.html

の最後の方に、日本HPの人の

「Superdomeに対する引き合いのうち半数は、Itaniumベースになっている」

というコメントを見て逆にびっくり。まだPA-RISCも元気なのか。

>>463
そりゃそうだろ。漏れが購入担当者でもPA-RISCを選ぶ。
このスレ的にはマズーかもしれんが。

>>463-464

そういやItaniumって、PA-RISCバイナリの実行機能なかったっけ？IA-32と同じでソフトで変換するだけだった気もするけど。

>>465
http://h50146.www5.hp.com/products/servers/integrity/technology/compatible/
に互換性について書いてるけど、さあ実際どんな感じかは知らない。

以前のHPの予想も、2005年に売上半々とか言ってた。

http://pcweb.mycom.co.jp/news/2004/06/14/001.html

0.09にシュリンクすれば直ぐにでも出せるようだね

>467
試作品とはいえ製品版と同じプロセスで作ってるんじゃないの？
ハイエンド製品だからテストに時間がかかるんだろうな。

あのMontecito基盤は90nmです。
よく見ると、Dualにするのに、頭つき合わせた感じで２つくっつけてるようだ。
で、いままでとコアの形状がまったく違う（ように見える）。
某所の計算では567mm2と、非常にでかい。そんなの聞いたことも無いな。
だから65nmで出すという観測があるんだろう。

Intel Montecito Die Structure
http://www.vr-zone.com/?i=920&s=1

Intel Itanium Roadmap Updates
http://www.vr-zone.com/?i=919&s=1
ここだとMontecitoは90nmと書いてあるね。

Intel Server Roadmap Updates
http://www.vr-zone.com/?i=912&s=1

Intel Downplay Optical Interconnect
http://www.vr-zone.com/?i=915&s=1

>>470
そうですね。
元来Itaniumは１世代前のプロセスを使ってきてて。90nmプロセスをすっ飛ばす
というのは不自然なような。
いや、90nm世代が出来が悪いため（しかもでかいし）、90nmはただの試作品で、
それである程度検証をして、物理シュリンクをかけて65nmに落として、
また検証をして出荷、という忙しいことを考えてるのか、とか？
いや、やっぱり90nmで出すというのが自然かな。MontvaleがMontecitoの65nmシュリンク
というのはもっともな話。
まあ90nmで出す場合、歩留まりと高TDPはチャレンジングなことになりそう。

POWER5はPOWER4+と同じ130nmで出てきて、クロックはPOWER4+よりも遅い、という
CMOSプロセスに関しては保守的な戦略で来た。
Itaniumも130nmでまだ粘っているから、この手のServer用CPUを最先端プロセスに
移行させるのは難しそう。
Desktop用CPUなら、Intelは他社より半年〜１年進んでいるけど、Server用CPUだと
そうはいかないように見える。
このあたりも、Itaniumが苦戦している理由のひとつか。

しかし、Montecitoが65nmまで出てこないとすると、あと１年以上、現行のMadisonで
がんばる(L3キャッシュを増やすとか、FSBを高速化する、とかはできるだろうが)必要がある。
最新設計のPOWER5やDual Core化するOpteronと戦って行けるのだろうか？
(身内のXeon/64というのもいるし)

Itaniumならではの強いウリがないとなぁ…

"Independent software vendor abandons Itanium ship"
http://www.theinquirer.net/?article=16626

「PTCというSoftware VendorがItaniumのサポートを中止した」というニュースです。
こういうのがニュースになるうちはまだ平気だけど、全然ニュースにならない時が
来そうで怖い。

>>474
そうですよね。ユーザから見ると命令セットアーキテクチャなんてあんまり関係ないから、
"IA-64でしかできない"ことなんて、あんまり無いでしょう。
Intelは"IA-64だからコスト/パーフォーマンスが良い"と言おうとしていたのだけど、
現実には差はほとんどないですよね。
信頼性向上のための機能とかは、あまり命令セットアーキテクチャには関係ないので、
いずれはOpteronやXeonにもその機能が追加されてしまうでしょうし。

「Itaniumはここが違う」というのがあまり見つからないですよね。

Itaniumはクロックが低くてもパフォーマンスが出る・・・
って、どうでもいいことか。

SPEC FPが重視されるHPC系くらいだな。

高級なイメージで、サーバ機を高く売り付けることができる。

条件分岐しまくりなプログラムなら、プレディケーションのあるIA-64が有利なんだけどなぁ。
単純なベンチマークと違って、分岐予測が使い物にならない領域なら、大差をつけられるかも。

>>478
そうだね。SPECfpはまだ大差がある。

System 　　　　　　　Processor 　 　 　 　 　 　 Result　　Base
HP rx4640 　 　 　 　Itanium2/1.5GHz　　　　　2161　　　2161
IBM pSeries 655　　POWER4+/1.7GHz 　 　 　1776 　 　1642
ASUS SK8V 　　　　Opteron150/2.4GHz 　 　 1644 　 　1591
Intel D875PBZ 　 　 Pentium4EE/3.4GHz 　 　1561　　　1548

Baseだと30%以上速いから、完全に２位以下を突き放している。
他のベンチマークもこんな調子だったら、Intelの予定どおりなんだろうけど。


ついでに、SPECintも貼っておくね。

System 　　　　　　　Processor 　 　 　 　 　 　 Result　　Base
ION SR1325TP 　 　Pentium4EE/3.4GHz　　　1671　　　1669
Intel D875PBZ 　 　 Pentium4EE/3.4GHz 　 　1705　　　1666
ASUS SK8V 　　　　Opteron150/2.4GHz 　 　 1655 　 　1566
HP rx2600 　 　 　 　Itanium2/1.5GHz　　　　　0 　 　 　　1408
HP rx4640 　 　 　 　Itanium2/1.5GHz　　　　　1404　　　1380
IBM pSeries 690　　POWER4+/1.7GHz 　 　 　1113 　 　1077

POWER4+が全然ダメなので、Itanium2が勝ってるけど、
Pen4には19%負け、Opeteronにも11%負けてる。

>>480
IA-64って、「こういう機能があれば、こういうプログラムは速い」っていうのが
満載なんだけど、どうもそれが総合性能に結びついていないような気がする。

条件分岐の例で言えば、分岐予測の技術が向上しているので、現実のプログラムで
予測がはずれまくるようなケースがなかなか無いのでしょう。SPECintでそこそこ
予測が当たるなら、世の中のだいたいのプログラムでも当たるということなんじゃないのかな。

>>480
プレディケーションがうまく働くのって、単純なif-then-else型の
分岐だけでしょ。ツリーっぽく分岐していると、ツリーが深くなる
とすぐにコードが爆発しちゃうから結局使い物にならない。
つまり、単純なif-then-elseが直線的に並んでいて、かつ、
それぞれの分岐の予測が当たりにくい場合という、とても
珍しいコードでないとプレディケーションは利点にならない。
なので、Itanium2がVLIWだから速いってのは幻想だな。

>>483
どのくらいの深さまで対処しているか判って発言しているのかな？
十分に機能しているぜ。
IA-64を貶す奴が多いけど全然まともな理由を挙げていないのには驚かされる。

単にINTELを叩きたいだけなようだ。

>>484
Itanium2の性能が他のCPUを大きくリードしているとは言えないのは、標準的な
ベンチマークの結果に出ていて、それはこのスレでもたくさん紹介されている。
　TPC-C ハイエンドはway数を２倍持って来てもPOWER4+に負け　　>>19
　TPC-C 4wayは勝っていたがHPのOpteron Serverが出てきて並ばれた　　>>375
　SPECjbb ハイエンドは一応ダントツだがPOWER4+は半分のCPUで半分以上の性能は出ている >>72
　SPECjbb 4wayはXeon,Opteronと差はない　　>>73
　SPECfpは+30%の圧勝、SPECintはやや負け　　>>481
コスト/パーフォーマンスで考えれば、Xeon/Opteronに対しては30%勝って
やっと互角くらいで、50%以上勝ってないとItanium2が優位とは言えないと思う。

>>484さんはもしや>>176で求められるている人材？
ぜひ、IA-64/Itaniumの現状の優位性と明るい将来を語って欲しい。
例えば、「十分に機能しているぜ。」の根拠とかを。

単にプリディケーションの有効度の話をしているんであって。ねえ？過剰反応かと思うんだが・・・

整数演算系の場合、前後の命令間の依存関係が大きくて、せっかく
最大6issueの能力があっても1issue分しか使えてないケースが多いと思う。
条件分岐命令を全く使わずにプレディケーションに置き換えるのは>>480氏
のいうとおりコードが爆発してしまうわけだけど、6issueに足らない分を
効果的に埋める程度に爆発しない程度に積極的に使うのであれば、有効だ
と思う。Itaniumのコンパイラはプロファイル機能を使用しているので、
予測が当たり難い分岐命令をうまく選択的にプレディケーションに置き
換えることもできると思う。

>>483氏の間違いでした。

POWER4+ってdual coreじゃないの？
dual coreでsingle coreのItanium2とどっこいどっこいの
勝負してること自体問題だと思わなくもないが・・・

Itaは他のCPUに比べて向上が遅すぎることが問題だと思う。
1.5GHｚからずっと停滞してるし・・・
それに比較してOpやXeonがかなり早いペースでクロック上げてきてるから、
そりゃ追いつかれるわ。

アーキテクチャ的にクロックを上げにくいのかもしれないけど、
Itanium2が3.4GHz(一部分は6.8GHz)で動いたら、速いだろうなぁ。

>>489
POWER4のway数=コアの数

>>489
x86は過剰な性能競争で常に限界ギリギリの製品を投入しまくってる。
それに比べハイエンドRISCやIA-64のリリースペースはスロー。x86が狂ってるだけなのだが。

確かにx86がギリギリまでってのはあるのかもね。
それにしてもItanium2の場合はクロック上げて性能向上させるようなアーキテクチャー
（キャッシュ増やすとかは出来るだろうが）でないため、
世代内での向上の幅が小さいのも問題じゃないかな。
そのため、向上させるためには世代（コア）毎変えないといけないため、
当然時間がかかり向上率が鈍るのだと思う。

>>491
そうなんだ・・・
POWER5でさらにIPC上がったみたいだし、
Power最強ってことで。

IA-64のクロックが上げられないのは最初の目論見が全くはずれてるわけで・・・

クロック上がってるだろ？
基本的に2.0GHzまで上がるのはそんな未来ではないし、そこまで上がれば滅茶苦茶早いぜ。

IA-64のアーキテクチャで本来狙うべきクロックってのは、Pentium4が
3GHzオーバのご時世に2.0GHzっていうクロックじゃないはずだが？

いいや、2.0GHzじゃないかな？
そこから上はホントに少しずつしか上がらないと思うが、ExonもOpも既に限界レベルまで
来ているからクロックは殆ど上がらんし問題ないってことなのだが。
並列化による性能向上はどのCPUでも可能だが直線的に最高速度を更新できるのはIA-64って
ことでＦＡなんじゃないかな？

INTELの狙いはそこだと思うのだが・・・

Xeon

Itanium2が2GHzになるには90nmが必要。
うまい設計をしてクロック周波数比例で性能が上がったとして33%の性能up。
XeonもOpteronもPOWER5も現在は130nmなので、90nmになれば20%位は性能が上がるはず。
つまり90nmの時代にItanium2が2GHzになったところで、性能差はせいぜい10数%開くだけ。
POWER5には追いつけないだろうし、Xeon/Opteronに対してもコストの差をひっくり返すだけの
性能差をつけられそうにない。
Itaniumが他のCPUに大差をつけるのはTukwilaまで待たないとダメなんじゃないか。
問題は市場がそれまで待ってくれるかどうか・・・　　>>475みたいな話が出てるし。

まぁ、よく知らんが、
Montecitoって、周波数上がるだけでなく
コアも大幅に改良されるんじゃないの？
コアの改良で？%うｐ
FSB増で？%うｐ
周波数向上で？%うｐ
キャッシュ増で？%うｐ
SMT導入で？%うｐ

Montecitoって、そんなに変わるのかな？

コアを大幅に改良する(演算器を増やすとか)と、命令スケジューリングが変わって
最高性能を出すには再コンパイルが必要になっちゃうので、それはItanium3でしょう。
そこまでやる？

FSBはシェアードバスをやめれば大幅な改善が可能だろうけど、Motecitoで変えて
Tukwilaでまた変えたらセットメーカーは怒るでしょう。「Tukwilaで採用予定の
バスを前倒しでMontecitoに投入してくる」という可能性はあるかもしれないけど。
結局、今の延長で少し周波数が上がる程度では。

クロックはきっと上がるから、その分で33%期待。

キャッシュ増は、クロックによる性能向上分をクロック周波数比例にする程度じゃないかな。
　何もしないとクロックを上げてもメモリ分があるので周波数比例では性能は上がらない。
　それをなんとか周波数比例で性能を上げようとしてキャッシュを増やす、というのがありそう。

SMTはHyper Threadingで20%くらいだったと思う。MontecitoはSMTでなくCGMTなので、これより
低いんじゃないかな。

みんなこのスレあんま読んでないのか？とおもわれる発言が多いな。

>>501
Montecitoは、元々は大幅改良の予定だったのだが、Intelがデュアルコアに大きくシフトしたため、
現在の計画では、現行Itaniumのデュアルコア化、と少しのマイナーチェンジ（CGMT、キャッシュや電力制御など）
ってことになってる。2005年Q3のリリースで性能は現行Itaniumの3倍とのこと（予定）。

Itaniumの高クロック化はTDPなど問題も絡むのでそう簡単にはいかない。
今年は1.7GHzのMadison 9Mで、2GHzの計画はありません。Montecitoのクロックは不明。

なんだ、コアの大幅変更ないのか。
そりゃー、つまらん。
それにしてもマイナーチェンジで3倍ってのはこれいかに？
まぁ、マーケティング的な誇張だとしても3倍ってのは
大きく出過ぎでない？
何かそれなりの根拠でもあるんかな。
dual coreやCGMTやキャッシュ、若干の周波数向上だけだと
3倍にはならないんじゃない？
いいとこ2倍ってとこじゃない？

Montecitoでは熱の問題も考えれば、クロックが下がるということもおおいにありうる。
その辺は、電力制御のでき次第かなぁと。Montecitoでは設定値どおりの発熱に押さえてくれるようだし。
ちなみにHPのmx2では、130W内に発熱を押さえるべく、状況に応じて実行ユニット停止するという
大技もしてるらしい。今後のプロセッサは、そういうアプローチもあたりまえになってきそだ…(;´Д｀)

IntelはMontecitoについてMadisonの
2倍から3倍の性能といってるみたいだね。

デュアルコア化しただけでは、他の部分が足引っ張って
単純にシングルコアの2倍にはならないんだよね？
まぁでも、同クロックならコアの多少の性能改良と
キャッシュが1コア辺り9MB→12MBに増量、
CGMTの実装とその他付加機能で総合すると
2倍以上の性能Uｐは単純に見込めるのかな？

>>504
http://www.atmarkit.co.jp/news/200405/20/hp.html
>mx2とItanium2 1.5GHzのパフォーマンスはほぼ同等だ。mx2を4個（Itanium2 1.1GHzを8個）搭載した
>HP Integrityサーバと、Itanium2 1.5GHzを8個搭載したHP IntegrityサーバをHPが比較した結果、
>パフォーマンスは10％ほどItanium2 1.5GHzを搭載したサーバが上回った程度だった。

mx2のパフォーマンスからいっても、MontecitoがMadisonの3倍の性能って話は十分あり得ると思われ。
というか、それくらいの性能向上してくれないとPOWER5/5+とはいい性能勝負はできないかと。

1.1GHzのmx2(2core相当)と1.5GHzのItanium2(1core相当)の性能がほぼ同等ということは
2core化で1.36倍の性能向上。
周波数が1.5GHz→2.0GHzだとして、1.33倍。
CGMTで1.2倍、L3増で1.1倍。
全部で1.36*1.33*1.2*1.1≒2.4。　3倍はかなり難しいと思う。

2core化の効果をPOWER5と比較するときには、どう扱うか注意が必要。
今は普通way数を考慮して性能を比較している。例えばSPECjbbでItanium2/64wayの性能は
POWER4+/32wayの性能の約２倍なので、SPECjbbではItanium2とPOWER4+はだいたい同等性能と
解釈しているし、TPC-CではItanium2/64wayとPOWER4+/32wayがほぼ同じ性能なので、
TPC-CではPOWER4+の方が２倍性能が良い、と解釈している。
でも、POWER4+はデュアルコアなので、CPUのLSI数で言えば32wayは16個。
SEPCjbbなら1/4のLSI数で半分の性能と言えるし、TPC-Cなら1/4のLSI数で同等の
性能と言える。つまり、TPC-CならItanium2は現状の4倍の性能にならないと、
POWER4+と同等の性能にならない。さらに、POWER5/5+に追いつくには・・・

POWERは素晴らしいけど、IBM専用品なんだよね。
Itaniumだと、CPUはインテルだけだけど、鯖は各社から出る。

>>508
ちがうよ。mx2が1個(1.1GHz*2チップ)で、1.5GHzのMadisonの2チップ分と同等。
mx2は大容量のL4があるからね。

ごめんなさい、>>508は間違ってた。
1.1GHzのmx2/8wayと1.5GHzのItanium2/8wayの性能差が10%しかないって、言ってんだ。
(1.5GHz*0.9)/1.1GHz=1.23で、FSBを共通化することで普通は性能が下がるはずなのに、
逆に23%性能が上がったっていうことなんだ。
その理由は、32MBのL4キャッシュとSherpaって言うコントロールチップのおかげらしい。
MontecitoでL4キャッシュは付かないけど、Sherpa相当のロジックを入れることはできそう
だから、「デュアルコア化で性能２倍」というのは可能性がありそうだ。
2*1.33*1.2*1.1≒3.5だから、３倍以上行きそうだ。
Montecitoも外付けでL4キャッシュをつければ、3.5*1.23=4.3で、POWER4+にならTPC-Cでも
勝てるようになりそう。でも、POWER4+→POWER5の性能upが10%以下ということはありえない
だろうから、TPC-CではまだPOWER5の方が勝ちそう。
現状の大差(LSI個数単位で見れば4:1)に比べれば、僅差にまで追いつけるから、
上出来なのかな。

>>510
だから、IBMは必死になってPOWER4/5をがんばっているのでしょう。
２倍とか４倍とかいうレベルの性能差を維持していないと、生き残れないと思う。
「10%だけ性能が良いです」では、POWER4+のサーバを買おうなんていうユーザはいないでしょうから。

>>513
> 「10%だけ性能が良いです」では、POWER4+のサーバを買おうなんていうユーザはいないでしょうから。

これがそっくりそのままItaniumとXeon/Opteronの比較でもいえてしまうところにIntelのジレンマが…。

TCP-C云々と言われてもItanium2がTOPなんだが・・・・
価格的にも問題なしってことだし、TOPのItanium2は1.5GHz。

> ttp://www.tpc.org/tpcc/results/tpcc_perf_results.asp

トップだが、それはItanium2/64wayの話で
POWER4+/32wayがほぼ同じ性能となってるわけで

way数は関係ないと思うぞ。
関係するとすればそれは価格だな。
まぁ、良い勝負しているんじゃねぇのか？

>>515
Itanium2のTPC-CのTOPは、SMPでなくクラスタ構成の場合。
ベンチマークだったら、各サーバにかかる負荷が均等になるようにバランス調整が
できるのでクラスタでも性能が出るが、現実の世界ではそんなうまく負荷バランスが
調整できない。
だから、クラスタ構成のTPC-C性能っていうのは、違う基準で見る必要がある。

>>517
ソフトのライセンス代が変わるだろうからway数も関係はあるかと

広い意味で価格のうちだとは思うけどユーザーごとに違いまくり

>>517
TPC-Cのケースに限定しても、Itanium2の値段が高いのがわかる。
http://www.tpc.org/results/individual_results/IBM/IBMp690.021604.ES.pdf
http://www.tpc.org/results/individual_results/HP/hp_tpcc_sd_1mil_es.pdf

Server 　 　 　　　　　　　　　CPU 　 　 　 　 　　　　#ofCPU　　tpmC 　　$/tpmC　　Total System Cost 　 Server HW price
IBM pSeies 690　　　　　　　POWER4+/1.9GHz　　32way 　 　1025K　　5.43 　 　 　$5571K 　 　 　 　　　　$4294K
HP Integrity Superdome 　 Itanium2/2.5GHz 　 　64way 　 　1008K 　 8.33 　 　 　$8397K 　 　 　 　　　　$7085K

way数比の2:1程ではないけど、Itanium2はTotal System Costで1.5倍、
Server HW priceだと1.65倍。これを「良い勝負している」とは言わないと思う。

>>520でItanium2のクロックを2.5GHzって書いちゃったけど、もちろん1.5GHzだからね。

>>518
必死に反論する必要がどこにある？
TPC-CのTOP争いの経緯を見て尚その事情が判らんのか？
抜きつ抜かれつでありどちらが有利と騒ぐ必要など何処にも無いぜ。

>>519
価格の内だ。

>>520
比べるのなら、5.52 US $と5.43 US $だな。
そして、価格は常に変動していて甲乙付け難いという事実を知る必要が君の場合あるのだろうね。

まぁ、必死に食い下がってもムダってことだ。
良識があれば大差がないとの結論に達するのは明らかだ。

変な色眼鏡かけていると見える物も見えなくなるよ。

>>522
普通、TPC-Cの比較でクラスタわ抜くすよ(笑)
http://www.microsoft.com/japan/windowsserver2003/evaluation/performance/benchmarks/tpcnoncluster8.mspx

Unisys筋から1.8GHzのMadisonが近々出ると言う噂が流れているす。
http://www.cbronline.com/todaysnews/967d41e2e7fb3e3f80256eb70032e372
　　---------------------------------
　　Although he [Mark Feverston, vice president of platform marketing for enterprise servers at Unisys]
　　would not confirm this, Unisys is probably working on a launch of such a machine concurrent with
　　the delivery of the Madison processors running at 1.7 GHz or 1.8 GHz with 9 MB of L3 cache memory,
　　which are expected around September.
　　---------------------------------

あまりCPUコア性能をTPC-Cで判断しないだろうと思うけど。
あれはびっくりなシステムのワールドレコードみたいなもんちゃうの？
TPC-Cは、その問題点を分かった上で、見るならよろしでしょ。

CPU 性能が TPC-C のベンチマーク結果を支配しているわけじゃないので、
ベンチマーク値だけで CPU 性能を評価するのはどうかと。

まともな理由の説明もなく　ただTPC-Cはダメだと言い　しかも代案は出さない
自作板最強のItanium2スレでも　しょせん２ちゃんだからこんなもんか

>>527
だって、理由はわかるじゃん。動かすDBなどのソフトや環境が違ってるし。
CPUのベンチって感じじゃなくて、総合的なネットワークを使用したDBシステムの性能。
CPU性能ではSPECが普通に判断材料にされてるけどね。これは同一ソースで比較するんだし。
これだとこのスレ的には嬉しいことに(笑)Itanium2はPowerより強いでしよ。
TPC-Cは一般的にはDB構造が単純すぎて現実に則してない、とか批判はあるけど、
一定の評価基準にはなってるんじゃないだろうか。

>>528
　　---------------------------
　　CPU性能ではSPECが普通に判断材料にされてるけどね
　　---------------------------
そうすか？サブテストの選択を見る限りSPECこそデスクトップ〜ワークステーション系の処理が重点で
サーバーのテストとわ言えないかと思うす。ましてやTLPが問題になっているこのご時世にシングルスレッド
の性能を競うのもピントがボケつつあるかと思うす。

SPEC.org自身の解説でもこんな感じすね。
　　-------------------------------
　　For example, the current SPEC CPU2000 suite includes applications from the following areas:
　　　　・AI game theory
　　　　・compilers
　　　　・interpreters
　　　　・data compression
　　　　・databases
　　　　・weather prediction
　　　　・fluid dynamics
　　　　・physics
　　　　・chemistry
　　　　・image processing
　　-------------------------------
サーバーのタスクと言えるのわ"interpreter"と"databases"位す。まあ、SPECintでサーバーを選択してる
ヒトもいないと思うすけど(笑)

じゃ、つぎはLinpackネタってことで、
あのスパコンランキング トップ500が更新（･∀･）
http://www.top500.org/list/2004/06/

2位にCalifornia DigitalのThunder（米ローレンスリバモア国立研究所）っていうItaniumマシン。
トップは相変わらず地球シミュレータがダントツ…。他にも中国製がついに10位まで…。

>>529
上のほうではCPUコア１個あたりの性能を云々してたと思うけど。
サーバ的な性能なら、SPECのAppServer?rate?いろいろあるね。

>>532
　　---------------------------
　　サーバ的な性能なら、SPECのAppServer?rate?いろいろあるね。
　　---------------------------
>>530で書いたことがあまり理解していただけなかったみたいすけど、rateわあくまでSPEC CPUを複数
走らせるだけで、サブテストの項目わ>>530に書いたようにサーバータスクじゃないす。

>>533
ああそうかい？いやだからSPECでいろいろあるのから選べば？（・・しかしJava系統だとまたあれだなあ）
やるべき内容によっては上のLinpackでもいいけど。
その「サーバーのタスクと言えるのわ」の数値を個別に見ることも出来るんだよ。
ていうか、「サーバ」と言う処理なんて無いんであって、様々なサーバでやるべきいろんな
処理があって。まあ単に静的Webサーバなら話は別だろうけど。
違った性格の命令シーケンスごちゃ混ぜとしてのSPECintなりSPECfpの意味もあるんで。
まあrateだとスケーラビリティ的な要素を量ることはできるし。
なんにしろベンチマークは適応範囲に欠点があったりするけど、TPC-Cで論じるより生産的でしょ。

しかし、前に(元DEC)Itanium技術者が「Powerアーキはスケーラビリティが駄目っぽいね」
とか言ってたんだけど、あれ何故だろう？もちょっと詳しく言ってもらいたかった。

惨敗？

PowerやIta2はともかく、
SUNのNiagaraはどうなんだ？
する〜ぷっとなんたらで、
TPC-Cみたいなトランザクション処理に向いてそうだが。

Niagaraって開発中止って聞いたのだが・・・・
本気で開発しているとは到底思えないのだが・・・・
共有キャッシュ小さ過ぎるだろ？

NiagaraはSUNやる気だよ。成功するかどうか知らんけど。
これは面白いので成功して欲しい。
http://www.itmedia.co.jp/news/articles/0406/18/news021.html
まあSPECintとかは非常に低い数値になるはずだけど。シングル・スケーラーって書いてるし。

Niagaraは４スレッド＊８コアで命令処理能力はすごくあるのに、L2 cacheが3MBで
メモリ帯域は10GB/s程度なので、その命令処理能力を生かすためのメモリ性能が
不足するだろう。キャッシュはItanium2の半分でメモリ帯域が２倍程度なので、
８コアあっても実力はせいぜいItanium2と同じ程度ではないか。

SunのCPU開発能力を考えれば「Itanium2と同等性能のCPUが開発できれば立派なものだ」
と考えることもできるが、２年遅れで意味があるのか？(Niagaraは2006に出荷らしい)。

1GHz程度のCPUで4スレッドってのがやばそう。
しかも8コアだから１コア当たりの回路は非常に小さいともなれば・・・・

ちなみにNiagaraに関する発表わ、HotChipsで行われる予定す。
http://www.hotchips.org/hc16/program/index.html
　　---------------------------
　　・ A 32-way Multithreaded SPARC Processor (Sun)
　　---------------------------

NiagaraってSPARCなのか？32way分のレジスタウィンドウってどうなってるんだ？

富士通、世界初の90ナノCPU搭載UNIXサーバーを発表
ttp://enterprise.watch.impress.co.jp/cda/hardware/2004/06/22/2643.html
富士通90nmSPARC64 V 1.89GHzに越されたぞ！
ttp://enterprise.watch.impress.co.jp/cda/parts/image_for_link/5279-2643-3-2.html

Power6
ttp://enterprise.watch.impress.co.jp/cda/parts/image_for_link/5245-2633-3-2.html

>>543
富士通の90nmプロセスは筋がいいんだろうね。1.35GHz→1.89GHzというのは優秀でしょう。
2.16GHzも出すと言うし。Transmetaも乗ってくるし・・。量産性はよくわからんけど。
その図のA社がItanium2かな。B社はPower？

>>539
メモリ帯域は、NiagaraだけじゃなくてTukwilaも気になる部分。
Niagaraの場合、ブレードサーバ用を想定してるらしく、Itanium2と正面から
ぶつかるような製品ではないような。重量級はRockだという話。
まあ富士通記事にあるように、出来が悪ければ富士通産CPUに行っちゃう可能性ありだけど。

スレとは関係ないが、デスクトップの方で
2005にCedar Mill（Tejasの65nm）出すとかいう話があるが本当かね？
TDPは〜90ｗになるみたいだが。
XeonがCedar Mill Duaｌ core＝Tulsaになり、
P4eeにPresler（Tulsa）持ってくるとか・・・

結局、90nmTejasスキップして、ロードマップを
繰り上げただけになるのかね？
まぁ、常識的に考えてこんな短時間にCPUを
変更開発なんて出来るわけなかろうしな・・・

>>545
ttp://www.x86-secret.com/index.php?option=newsd&nid=762

C'tがさっそくNoconaのSPEC2000の結果を掲載しているとのことす。
http://planet64bit.de/modules/news/article.php?storyid=163
　　　　　　　　　　　　CINT_rate_base　　CFP_rate_base　　CINT_base　　CFP_base
Dual Xeon/3.4GHz　　　　　　22,8　　　　　　　22,0　　　　　　1085　　　　　1107
Opteron258/2.2GHz　　　　　27,9　　　　　　　30,9　　　　　　1231　　　　　1279
コンパイラわgcc3.3とPGI Fortran 5.1を使ったってことで以前のAppleのPower Mac G5の
発表と同じくケチつけまくってるヒトが山程いて，なかなか面白いことになっているす。

>> 547
Opteron248の間違いだよねっていうのはいいとして、これだと4GHzになって
やっと248と並ぶくらいかあ。

EM64T最適化に未対応の64bitコンパイラならこんなもん。

>>549
> EM64T最適化に未対応の64bitコンパイラならこんなもん。

ん？命令セット的にはx86-64と同じじゃないんですか？SSE関係が違うくらい？

> EM64T最適化

AuthenticAMDを検出してアレを行う最適化ですね。

>>550
32bitGCCでもP4最適化とAthlon最適化は全然違うでしょ。
命令セットが同じでもCPUが異なれば最適化も異なる。

ところがAthlon64はPentium4最適化が一番効くみたい。
Intelコンパイラを用いたコードが最速。

ｱｹﾞ
Nocona64bit性能に関しては、もっとネガティブな予想があったと思うんだけど。
意外にまともじゃねーの？

>>533
> ところがAthlon64はPentium4最適化が一番効くみたい。
> Intelコンパイラを用いたコードが最速。

効き具合が大きく異なる。
Ｐ4だと最適化されていない最悪のケースだと性能は極端に低下していることがある。
Athlon系はスカラー系性能を重点に開発されているCPUだからそれが無くINTELの高度な
最適化技術の恩恵で高速化はされるが極端に性能が上がるわけではない。
その為、両者がＰ4に最適化された場合、Ｐ4の改善率はAthlon系を大きく上回るものが多い。

>>555
できればこのスレに書くときはコテを外して欲しい。
そのコテでは荒れるのが目に見えているので。

MSは将来の７つのアプリケーションで、
AMD64はサポートするが、Itaniumはサポートしないらしい・・・。

Microsoft votes for X64 support over Intel Itanium
Seven future application projects unsupported
http://www.theinquirer.net/?article=16935

Application 　　　　　　　　　　　　　X64 　　　　　　Itanium
SQL Server 2000 　　　　　　　　　Not available 　March 2003
SQL Server Yukon 　　　　　　　　2005 H1 　　　　2005 H1
Vis Studio 2005 Whidbey 　　　　2005 H1 　　　　2005 H1
Exchange Server 12 (E12)　　　　2006 　　　　　　Unplanned
Commerce Server Golden Eye 　Q3 2005　　　　Unplanned
Biztalk Server Pathfinder 　　　　Q3 2005　　　　Unplanned
Host Integration Server 2005 　　Q3 2005　　　　Unplanned
MS Op Manager Relentless 　　　2006 　　　　　　2006
Services for Unix 　　　　　　　　　2005 　　　　　　2005
Virtual PC SP 1 WOW64 　　　　　2005 H1 　　　　Unplanned
Virtual PC V2 Hedgehog　 　　　　2006 　　　　　　Unplanned
Virtual Server V2　 　　　　　　　　2006 　　　　　　Unplanned

ｱｹﾞ
こないだ.NET Framework2.0のベータ版が出てたけど、IA-64もあるね。
ようやくか、っちゅう気もするが。性能的にも気になるところ。

>>557
製品の重要度とかにもよるけど、いい傾向ではないわな。

上げてなかった・・。
なんかこう物欲そそるItaniumマシン出ないかなーーー。
考え方変えて、VIA Edenマシンみたいなのを作って欲しい。
同時実行命令数下げて、キャッシュ減らして、Pentium部分削ってもいいから、
安くて静かな家庭内サーバマシンみたいなのターゲットに。

何が悲しくてTransmetaの尻の穴を嗅ぎに行かにゃならんのだ。

Transmetaねぇ・・・・。

言いたいことがあるなら言ってみろ。ないなら黙れ。

Itaniumはいつ頃、現行バス方式変わる予定ですかね？
最近、光接続がどうこういってるみたいなので、それまで現行方式でいくのかな？
メモリの方はMontecitoやPotomacで
FD-DIMMサポートするらしいからメモリ容量や帯域は問題なさそうだけど。

>>563
Ita2は確かShavano（Montecito改）で
asynchronous serial FSBに変わる筈だったと思われ。

光接続、シリコン・フォトニクスってまだまだ未来の話でないの？
http://www.intel.co.jp/jp/developer/update/contents/si02041.htm
2010年くらいには、とか言ってるようだけど。

http://pc.watch.impress.co.jp/docs/2004/yajiuma/
http://blog.livedoor.jp/geek/archives/3935935.html

だそうですｗ

Intel readies Mukilteo as vanguard for future server chips
http://www.theinquirer.net/?article=17052

>Twin Castle will have dual front side buses, use DDR2-400,
>have EM64T, PCI Express, demand based switching with Speedstep,
>enhanced memory RAS, and direct connect storage.

なんかXeon MPの方は、dual FSBになるみたいだね。
Itaniumも次のステップまでこの方法で凌ぐのかな。

dual FSBでどのピンがdual化されるか正確にはわかりませんが、だいたい数えると
XeonのFSBは159ピン，Itanium2のFSBは266ピンです。
これがNorth Bridgeのピン数増加分になりますから、Itanium2のchip setをdual FSB化するのは
結構コストが上がりそうな気がします。　それでもIntelはやるんでしょうね。

dual FSB化することになると互換性はどうなるのかな？
当然、CPUのピンも増える事になるわけだよね。
あぁ、将来の機能追加見越してある程度余分に
ピン確保してるだろうから、その範囲内で対応できるのかな・・・
もし互換性なくしてまでdual FSB化するのだったら、意味ない気がする。
それだったら、いっそのことシリアル化した方が良いのじゃないかな。

>>569
CPUのピン数は増えないのでは?
いままで、2〜4個のCPUを1つのFSBにぶら下げていたのを、2つのFSBに分散してぶら下げるという話だと思う。

>>566
個人的には下の8088ネタの方が気になっちゃったりして…。
IBMが当時既に時代遅れと見られていたx86を何故採用したかは
結構謎と言われているからな。

Dual FSBってのは、hpのsx1000チップセットでやってるやつか…
http://h50146.www5.hp.com/products/servers/integrity/technology/original/sx1000.html

>563
FB-DIMMを導入するってことはその時点でFSBがシリアル
インターフェイスになるんじゃないかな。

↓によると
ttp://www.atmarkit.co.jp/fsys/kaisetsu/036idf2004sp/idf2004sp_03.html

Chivano(Shavano)は、Montecitoが'05年に延期になったときに、キャンセルになってたと思います。
Itaniumのバスアーキテクチャが大きく見直されるのは、Tukwilaからですかね〜。
MontvaleからTukwilaバス互換ってこともあり得るとは思いますが、どうでしょう？

Montecitoでは、Madisonの3倍以上のプラットフォーム帯域幅になるという話ですが、
プラットフォーム帯域って具体的に部分の帯域なんでしょうか？

それでもItaniumはなくならない
ttp://www.atmarkit.co.jp/fsys/kaisetsu/041ipf2007/ipf2007.html

悲愴感あふるるタイトルでございます

Intelは、1.70GHz動作で4MB L3を搭載するItanium 2 Fanwood 533をQ3中に、
Montecito 400とそのDP及び低電圧版にあたるMillington 400/533を
2005年Q3に据えているようだ。
ttp://www.septor.net/

明日(今晩かもしれないす)のeServer p5の発表用にAIXでの4, 8, 16-way POWER5/1.9GHz
のTPC-Cが公開されているす。
　・4-way: http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=104071201
　・8-way: http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=104071203
　・16-way: http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=104071202
16-wayのeServer p5 570すけど、64-wayのItanium2/1.5GHzを上回る成績す。非クラスタ
部門堂々3位。
http://www.tpc.org/tpcc/results/tpcc_perf_results.asp?resulttype=noncluster

まだ承認待ち段階で、SPECのサイトには出てないそうだが、
1.9GHz POWER5 SPECfp2000は、こんな数字。

http://www-1.ibm.com/servers/eserver/pseries/hardware/midrange/570_perfdata.html
- p5 570 1.9GHz : 2702 (base 2576)

SPECint2000は載っていない。1700強ぐらいか。

予定通り発表されたPOWER5搭載のUnixサーバーeServer i5すけど、IBMわ張り切って色々なベンチ結果を
公開しているす。　http://www-1.ibm.com/servers/eserver/pseries/hardware/system_perf.pdf
POWER5/1.9GHと、Madison/1.5GHz 6MB L3と比べてみたす。
　・SPECfp2000 (peak/base)
　　POWER5: 2702/2576,　　　　　　　　　　Itanium2: 2161/2161
　・SPECfp_rate2000 (peak/base), 16-way
　　POWER5: 460/438,　　　　　　　　　　　Itanium2: 329/327
　・SPECint_rate2000 (peak/base), 16-way
　　POWER5: 294/273, 　　　　　　　　　　　Itanium2: 232/228
　・SPECjbb2000, 16-way
　　POWER5: 633,1,　　　　　　　　　　　　　Itanium2: 341.1　　　　　[kops/s]
　・TPC-C, 16-way
　　POWER5: 809.1,　　　　　　　　　　　　　Itanium2: 309.0　　　　　[ktpmC]

　・SAP (SD 2-tier), 16-way
　　POWER5: 1,518,000, 　　　　　　　　　　Itaniium2: 867,000　　　[Dlg steps/hour]
　・STREAM TRIAD, 16-way
　　POWER5: 44,241, 　　　　　　　　　　　　Itaniium2: 20,511　　　[MB/s]
　・SPEC OMPM2001 (peak/base), 16-way
　　POWER5: 37,444/38,282　　　　　　　　Itaniium2: 19,716/17,852

>>510だから>>513
Intelにとっても>>514だけどｗ

TPC-C性能　　　　　　http://www.tpc.org/tpcc/results/tpcc_results.txt より

Server　　　　　　　　　　　　　　　CPU 　　　　　　　　　　CPU数 　 　OS　　　　　DB 　　　　　　　tpmC 　 　　$/tpmC　　対Xeon比

IBM pSeries690 　 　 　 　 　 　　POWER4+/1.9GHz　　32way 　 　 AIX 　 　 　 DB2 　 　 　 　　1025K 　 　 5.43 　 　 　3.37
HP Integrity Superdome 　　　　Itanium2/1.5GHz　　　64way 　 　 HP UX 　 　Oracle10g 　 　 1008K 　 　 8.33 　 　 　3.32
IBM eServer p5 570 16P　　　　POWER5/1.9GHz 　 　16way 　 　 AIX 　 　 　 DB2 　 　 　 　　　809K　　　4.95 　 　 　2.66
NEC Express5800/1320 　 　 　 Itanium2/1.5GHz　　　32way 　 　 SUSE 　 　 Oracle10g 　 　 　684K　　　5.99 　 　 　2.25
Unisys ES7000 Orion 540 　 　　XeonMP/3.0GHz　　　32way 　 　 Windows 　 SQL Server　　　304K　　　6.18 　　　　1.00

IBM eServer p5 570 16P　　　　POWER5/1.9GHz 　 　16way 　 　 AIX 　 　 　 DB2 　 　 　 　　809K　　　　4.95 　 　 　3.40
Unisys ES7000 Aries420 　　　　Itanium2/1.5GHz　　　16way 　 　 Windows 　 SQL Server　　309K　　　　4.49 　　　　1.30
Unisys ES7000 Orion540 　 　 　XeonMP/3.0GHz　　　16way 　 　 Windows 　 SQL Server　　238K　　　　5.08 　　　　1.00

IBM sServer p5 570 8P 　 　　　POWER5/1.9GHz 　 　8way 　 　　AIX 　 　 　 Oracle10g 　 　 371K　　　　5.26 　 　 　2.38
Bull NovaScale5080 　 　 　 　 　Itanium2/1.5GHz　　　8way　　　　Windows 　 SQL Server　　175K　　　　4.53 　　　　1.12
IBM xSeries 445 8P 　 　 　 　 　XeonMP/3.0GHz　　　8way　　　　Windows　　SQL Server　　156K　　　　4.31 　　　　1.00

IBM eServer p5 570 4P 　 　 　 POWER5/1.9GHz 　 　4way 　 　　AIX 　 　 　 Oracle10g 　 　 194K　　　　5.62 　 　 　1.88
HP rx5670 Linux 　 　 　 　 　 　 Itanium2/1.5GHz　　　4way　　　　Red Hat　　Oracle10g 　 　 136K　　　　3.94 　　　　1.32
HP rx5670 　 　 　 　　　　　　　　Itanium2/1.5GHz　　　4way　　　　Windows　　SQL Server　　121K　　　　4.49 　　　　1.17
HP ProLiant DL585 　 　 　 　 　Opteron/2.2GHz 　 　 4way 　 　　Windows 　 SQL Server　　106K　　　　3.23 　　　　1.03
IBM xSeries 365 4P 　 　 　 　 　XeonMP/3.0GHz　　　4way　　　　Windows　　SQL Server　　103K　　　　3.52 　　　　1.00

確かにこう見ると、Itanium2はXeonとの差が10〜30%くらいしかなくて、>>514が問題なのがわかります。
POWER5はさすがにIBMの自信作のようで、不得意だと思われていたlow-endの4wayでも、
まだXeonの2倍近くの差をつけているので、一応>>513が達成できています。

さらにこの表はこのスレの慣例?により同じway数で比較していますが、POWER5が２コア/チップなので、
同じチップ数で比較すれば、表のさらに２倍の性能比になります。つまり、POWER5 8wayは
４チップなので、同じ４チップのXeon 4wayと比較すれば、性能比は3.60になります。

MadisonじゃいくらL3を大きくしても、とてもこの性能には届きそうにないですし、Montecitoでも
まだ届く気がしません。Itanium2がPOWER5を超えるのはTukwilaまでかかりそうですが、その時は
IBMはPOWER6に行っちゃってるようですし。

HPの人のコメントだと「POWER5の問題は、Windowsが走らないことと、単一ベンダからしか
サーバが提供されていることだ」って言ってますね。確かにユーザから見ると重要な点だけど、
競合ハードメーカが製品自体の悪口でなく、こういう点しか言えないっていうのは、苦しい
ような気がします。

http://news.com.com/2100-1010-5266768.html
Don Jenkins, vice president of marketing for HP's Business Critical Server group,
sees several Power5 problems. "The most difficult issue for Power5 is the fact
it's proprietary and doesn't run Windows and is an inadequate Linux platform," he said.
In addition, a customer buying Itanium servers can get them from multiple companies,
whereas Power5 comes only from IBM.

POWER5のことを "inadequate Linux platform" って言ってますが、
Itanium2だって "adequate" とは言えないでしょう。

POWER5のたとえばSPECfp、2702/2576と凄くいいけど、これはclock&キャッシュ
によるものかな？
まあPowerは個人では絶対買わないだろうから、ツマランと言えばツマラン。
しかし、Itaniumにしても（買ってる人もいることはいるが）現状では買う気は
まるでしないわけで。

>>586
　　-------------------------------------------------
　　これはclock&キャッシュによるものかな？
　　-------------------------------------------------
その後、IBMからeServer p5のドキュメントがわらわら出ているすけど、その中に
「一般的なコードの動作を分析するとリネームレジスタが最低102個は必要だった」なんて記述
があるす。結局POWER4の72個の物理FPRというのわ性能を犠牲にした妥協の産物だったという
ことで、POWER4系コアの本来の性能がやっと発揮できるようになったということらしいす。

IBM、Power5搭載の新Unixサーバを発表――SunとHPを追い抜けるか
http://www.itmedia.co.jp/enterprise/articles/0407/14/news023.html?nc20
>IBMは、90年代に急成長したSunに虚を突かれたことを認めている。
>「私がPowerプロセッサの設計責任者に任命された時には、課題は1つしかなかった。
>われわれは（Unix市場での）戦いに戻らなくてはならないという、ただそれだけだった。
>Power4チップの開発は、われわれにとって生死を賭した任務だった。
>IBMの市場シェアがあまりに小さかったため、われわれは素早く走り続けるしかなかった」
>（Arimilli）

>IBMは今年Power5をリリースし、2005年にはより高速なリメークとなるPower5+を、
>2006年にはPower6、2007年にはPower6+、2008年にはPower7、
>2009年にはPower7+をリリースする、
>とPower7モデルの設計責任者に任命されたばかりのArimilliは説明している。

http://www.geocities.co.jp/SiliconValley-Cupertino/6209/wadai04/20040710.htm
>Itanium系はBayshoreと呼ぶチップセットの開発を
>キャンセルしたという業界情報があり，当分の間，
>現状のE8870チップセットを使わざるを得ない状況ですが，
>現在のE8870はFSB 400MHzまでしかサポートしていないので，
>これを533まで上げるという開発は進めているということでしょうか？
これは臭い・・・
BayshoreスキップでShavanoバス或いはTukwilaバス前倒しか

>次の世代ではIntelもプロセサにメモリを直結する
>Opteronのようなアーキテクチャに移行すると噂されています。
これは、Meromの事だと思うが、
Itaniumもさっさとプラットフォーム性能改善しないとダメだね。
今のままだと幾らコア性能上げても他の部分が足引っ張って無駄になるだけ。

そういえば、Power5ベースのPowerPCの話はどうなったんでしょう？

>>589
Merom（Conroe）&Tukwilaは、共通のバスアーキテクチャをとるとも噂されていまつ。

POWER5 1.9GHzのSPEC CPUスコアは、Madison9Mでも越せないレベルですね。
コア単体レベルでのパフォーマンスで負けはじめると、IPFの面目が危うい。

>>590
http://pc5.2ch.net/test/read.cgi/mac/1088966529/l50

後半に予定されてるMadison 1.8Ghz L3/9Mでも、難しいかな。
クロック1.2倍、L3は1.5倍で・・・まぁ、差は縮まりそうだが。

とゆうか、Madisonコアじゃ限界だな。

>>587
ふーん。そういうものなのかな。

>>585
まあItaniumの最初からの目的としては、サーバCPUのサーバメーカーからの独立、
水平分散型のビジネス・モデルというのがあるわけで、それを言う事自体は
普通のことだと思われるが。

[Intel 1B Transistor Chip By 2005]
http://www.vr-zone.com/?i=992&s=1
>Intel is aiming to deliver a billion-transistor (dual core?) chip in 2005,
>rather than the original target date of 2007.
>The accelerated introduction of the billion-transistor integrated
>circuit was discussed by Jai Hakhu, vice president
>of Intel's Technology Manufacturing Group.

POWER5に勝つためにダイサイズが大きくなってもいいから４コアのCPUとかが出てくるのでは？
Montecitoの４コア版ではないの

>>595
＞それを言う事自体は普通のことだと思われるが。
他社の新製品へのコメントなんだから、その製品の悪口や自社製品の優位性を
言うのが普通なのに製品自体に言及せずに、ビジネスモデルの差しか言えない
ところが苦しい、ということなのでは

>>596
POWER5にベンチで越されるってタイミングでこの情報でつか( ノ∀ノ)
Montvaleとはちがうのかな。

よくみりゃ単なるMontecito(17億Tr)の紹介じゃないか。VR-Zoneめ( ノ∀ノ)

>>589
BayshoreってMontecitoと組み合わせるチップセットじゃなかった？
キャンセルしたらMontecitoのチップセットないやん。
E8870じゃ新機能とか対応してないだろうからダメだろうし・・・
新チップセットの前倒しってあり得るんかな。
まぁ、IA32の方のキャンセル＆前倒しの件もあるしな。

itaniumのキャッシュを大容量だと思ってたが、
Powerに比べるとまだまだだな。
Montecitoの24MBでも敵わんし。
つか、100MBとかって凄すぎ。
まさに100MBショックだな。

http://www.heise.de/ct/04/15/024/
MicrosoftのVisual C++2005のDisassemblerに
Vanderpool Technology拡張命令が存在するそうだね。
ちなみにDisassemblerはXbox 2のPPCも動かせるとか・・・

関係ないがIBM、将来的には
PPCでIAをネイティブで本家IAの2倍の性能が
出せるとかとかなんとか言ってたような気がしたようなしないような。

IBMのSMTはIntelのSMTよりより多くの領域を使ってるらしく、
IntelのSMTより性能が出るし、損失場面も少ないようだが、
IntelもHT、HT逝ってるんだったら、もっと力入れるべきだね。
つうか、SpMTどうなってるんだIntelよ。
Meromになったら少しはHT進化してるのだろうか？
補助スレッドが追加され初期のSpMTが導入されるとか話聞いたが・・・

5バイト命令なんてはじめてみた・・・

曙カスだな。
ただ押してるだけで倒せるわけねーだろｗ
相撲しかできねーんなら反則覚悟でぶちかましてみろよ
どうせ一生勝てねーんだからｗ
ホントつまんねー試合だな・・・
日本の恥さらしめ！！

おっと、誤爆しちまった

>>604,605
とっとと(・∀・)ｶｴﾚ!!　カス野郎。

Unigraphics drops Itanium 2 support for NX3
http://www.theinquirer.net/?article=17215

WS に Itanium は、まだ早いのかなｌ。

>>608
強力極まりない浮動小数点性能を見れば判るように、ワークステーション市場わItaniumのオリジナルの
ターゲットす。なんとなく最も保守的で面白みの無い設計だけが生き残るというx86周辺の世界の伝統
が再び繰り返されそうな感じすね(笑)

面白いのは大いに結構なんだが・・・

作る方も使う方も教える方もみーんな困る罠・・・
ある程度統一されてる方が良いねぇ。

これでＣＡＤ関係のItaniumは終焉を迎えますたね

>>578
多分、spec_fp2000の結果はコンパイラで並列化させたものでしょ。
1スレッドでこの性能だったらItaniumは本当に終焉を迎えてしまう。

数値計算はベクトルっぽいのが多いので、
浮動小数点の演算ユニットを現行の2個から4個や6個に増やせばいいのに。

Power5は新コアだからそんなもんじゃないの。
まぁ、MadisonはPower4系と戦えればそれで良いんでない。
Power5系とのガチンコはMontecitoということで。

>>602
エミュじゃないのか。
PPCってnativeじゃx86動かんだろ。

Power5って、L3が32MBもあるのかよ・・・

>>616
36MBす。でもこれ外付けの上、DRAMなんで当然遅いす。
トランジスタ数で考えるとSRAMわトランジスタ6つ、DRAMわトランジスタ数1つすから、6MB相当とも言えるす。
速度を重視すればItaniumのようにon-die SRAMで6ＭＢ、容量を重視すればPOWER5のようにoff-die eDRAM
で36MBという対照的な設計なんじゃないすか？

off-die だと cache error バリバリ起こりそう。

>>613
一般的な整数アプリで4-6命令に対して、FPアプリでは30-40命令くらいは並列性が
抽出できるって話もあるみたいですね。
FPの方は実行ユニット増やして高速化ってアプローチはまだまだ有効かもしれません。
ただ、汎用のプロセッサでそこまでやる気があるかどうかだけど。

>>618
それはどういう理屈？

キャッシュエラーというのを
キャッシュデータのエラーと解釈しても
キャッシュミスと解釈しても良くわからないけど。

off-dieならECCの時間も無視できるし、
メインメモリーと同程度の訂正能力があれば問題ないはずだし。

MACオタさん教えてたもれ・・・
L3のDRAMってどれくらいのスペック？
メインメモリよりはレイテンシ／帯域とも格段に上？

>>621
レイテンシわ〜80 cycleくらいという話すから、だいたい42nsくらい、帯域わコアの半分の周波数で
256-bit幅ということで、30GB/sくらいす。

ちなみにレイテンシの方わload-to-useのレイテンシすから、L3単体のレイテンシわもっと短い筈す。

【hp】のmx2もL4キャッシュがDRAMですが、それなりに効いてるようで。

速度向上というよりは、バスの帯域節約なのではないでしょうか。

>>624
　　---------------------------------
　　速度向上というよりは、バスの帯域節約なのではないでしょうか。
　　---------------------------------
POWER5わメモリ, L3, I/O, プロセッサ間接続が全部独立のバスになっているすから、それわ無いす。

>>612
Power4のSingleコアとDualコアのSPECの結果をみると
2割程の効果があるみたいですね。整数演算のほうはほとんど効果なしのようですが。
Montecitoで逆転できるかな？

というか、SPECはもう時代遅れのような。

>>626
ここの"Simple Request"でプロセッサ名POWER4として検索してみれば判るすけど、IBMが提出している
SPECfp2000のスコアわ全てシングルコアの結果す。
http://www.spec.org/cgi-bin/osgresults?conf=cpu2000

シングルコア
http://www.spec.org/cpu2000/results/res2003q4/cpu2000-20030921-02513.asc
http://www.spec.org/cpu2000/results/res2003q3/cpu2000-20030728-02416.asc

デュアルコア
http://www.spec.org/cpu2000/results/res2004q1/cpu2000-20040126-02724.asc

違うの？

>>628
　　-------------------------------
　　デュアルコア
　　http://www.spec.org/cpu2000/results/res2004q1/cpu2000-20040126-02724.asc
　　-------------------------------
ここちゃんと読んで欲しいす。
　　-------------------------------
　　CPU(s) enabled: 1 core, 4 chips, 2 cores/chip, 4 chips/MCM
　　-------------------------------
今のところ、マルチスレッドでSPEC CPU2000で好成績を出すコンパイラなんて無いすよ。
(もちろんrate除く)

あとここの行も見て欲しいす。
　　-------------------------------
　　Parallel: No
　　-------------------------------

http://www.spec.org/cpu2000/results/res2004q1/cpu2000-20040126-02724.asc

IBMコンパイラの-O5オプションって、並列化も含んでいなかったっけ？
たしか

↑>>631は間違い。

>>629
＞今のところ、マルチスレッドでSPEC CPU2000で好成績を出すコンパイラなんて無いすよ。
去年、登録されているよ。

SunのUS-III Cu/1.2GHz　　2CPU: peak=1344,base=1074　　1CPU: peak=1118,base=953
http://www.spec.org/cpu2000/results/res2003q2/cpu2000-20030326-02001.html
http://www.spec.org/cpu2000/results/res2003q2/cpu2000-20030326-02000.html

1CPU→2CPUで20%も性能向上しているから、意味があるデータだと思うよ。
(絶対値が低いからあまり意味無いとも言えるけど)

あと、HPがMerced/800MHzの時代にも2CPUのSPECfpを登録しているね。

↑>>631は間違い。

コンパイラで性能があがったようですね。

ところで、POWER4/5とItanium2をSPECfp/GHzで比べると、
　POWER4+ 　 1776/1.7= 　 1045 　 0.73
　POWER5 　　2702/1.9=　　1422 　 0.99
　Itanium2 　 　2161/1.5= 　 1441 　 1.00
で、POWER4の時には大差があったのに、POWER5ではほとんど同じ。
EPICが一番効きそうなSPECfpでもRISCにIPCで追いつかれているのは、
かなりItanium2は苦しい。

Montecitoで性能が上がっても、それはデュアルコアとかCGMTとか大容量L3とかの
おかげで、EPICとは関係無いし、次のTukwilaではEPICと言っていいのかも疑問な
ダイナミック命令スケジューリングが入るようだし。

EPIC 終わったな ・・・

>>633
確かにそのデータわマルチスレッドで性能が上がってるすね。でもその後にリリースされた
SUN Blade 2500じゃ使ってないすから、所詮実験的なコンパイラだったのでわ？

そう、もちろんまだ主流技術じゃないと思うけど、各社ともいわゆる自動並列化は
研究しているんでしょうね。
16wayとかまで並列化するのは大変そうだけど、2wayとか4wayくらいなら結構
行けそうな気がする。５年後は、こっちが主流になると予言。

# ５年後に「ほら俺の言ったとおりじゃないか」と勝ち誇ったレスをするために、
# このレスにだけトリップをつけておこう。

おい、藻前ら、ItaniumのDualCore（Montecito)の方は、
大体分かってるから良いじゃないですか。
そんなことよりTulsaの方は一体どうなるですか？
漏れとしてはそっちの方が大変気になるのです。
すれ違いだが他に質問できるスレもなさそうだし・・・
漏れ的にはTulsaの段階ではPenM DualCoreは
色んな意味で絶対あり得そうもないと思うのですよ・・・
推察でもMACオタでも良いので情報を下さい。

>>629
SPECがどこまでライブラリの使用を認めているのかわからないけど
IBMのESSLはSMP対応だからね。コンパイラで並列化しなくても・・・
と、突っかかってみる。

>>638
PenMのDualコアじゃなくて、Dual CPUがほしい

>>638
EM64T
LT(Lagrande Technology)
VT(Vanderpool Technology)
CT(Claackamas Technology)
をどうやって実装するか謎だね、因みにスレ違い↓
ttp://pc5.2ch.net/test/read.cgi/jisaku/1089896048/

>>639
629が引用したenabled:の項の記述がわかりにくいのが悪いのだと思うけど、

http://www.spec.org/cpu2000/results/res2004q1/cpu2000-20040126-02724.asc
> 7 processors were deconfigured through the configuration menu.

こっちの表記だと、最大8プロセッサのうち7プロセッサを殺して1processorのみと
明確に読み取れる。SMPによる性能向上はないと思う。
>>628の性能差にはいろいろあるだろうけど、OSの機能差(Linux,AIX)によるものも
あると思う。

> Large page mode and memory affinity were set as follows:
> vmo -r -o lgpg_regions=400 -o lgpg_size=16777216 -o memory_affinity=1
> chuser capabilities=CAP_BYPASS_RAC_VMM,CAP_PROPAGATE $USER
> shutdown -r
> export MEMORY_AFFINITY=MCM

TLBミスの削減、メモリアクセスの局所性向上、という観点からは、妥当な設定かと。
どの程度効くかという定量的な効果は知らんが、TPC-Cでもやってるようだし。

>>639
Specの規定にESSLのようなBLASライブラリはbaseで利用してはいけないと
書いてあるよ。peakではいいみたいだけど。

http://www.spec.org/cpu2000/docs/runrules.html
2.1.2 Limitations on library substitutions

>>637
せっかくトリップつけたのに申し訳ないすけど，5年後にSPEC CPU2000わ無いので，同じ
コードで比較できないかと思うす。もうCPU2004が策定されつつあるすよ(笑)
http://www.spec.org/cpu2004/

Sun's Rock CPUs In 2008
http://www.vr-zone.com/?i=1011&s=1

2008と言えばIntelはTukwilaの第２世代目が出る頃でしょうしIBMはPOWER7が出る時期です。
その頃にSunがTukwilaやPOWER7と伍して行けるようなCPUを開発できるとは思えないです。
開発って積み上げだからMerced→McKinley,Madison→Montecito→Tukwilaと段々良くなって
行くわけでしょう。IBMなんてPOWER→POWER2→(略)→POWER7と延々とやっている訳で
こういう経験が重要なのではないでしょうか。
『富士通のCPUを使うからSunはもうCPUの開発を止めます』っていさぎよく言えばいいのにと
思いました。

>>644のような発表もしつつ、SUNわSolarisをPOWERやIPFに移植するとも言い出しているす。
"Sun ponders Solaris for Power, Itanium"
http://news.com.com/Sun+ponders+Solaris+for+Power%2C+Itanium/2100-1016_3-5277375.html
明日にわ、翻訳がItmediaかCNET Japanにでると思うす。

>646
もう訳でてるよ
http://www.itmedia.co.jp/news/articles/0407/21/news084.html

Sunそんな余裕あるのかよ。移植しても、どうやって展開していくんだろう。

マルチコアが進むとx86はOS専用プロセッサ？
http://www.atmarkit.co.jp/fsys/zunouhoudan/050zunou/multicore.html
>ご本家のIntelの方が、マルチコアに「賭けている」ようだ。
>Itanium系はすでにマルチコア製品（開発コード名：Montecito）の
>ウエハをプレス・セミナーで公開したことから、開発は進んでいると見て間違いない。
>x86系は予定されていたシングルコアの開発をキャンセルして、
>急にマルチコア化を進めることにしたようだ。
>裏では大分ドタバタがあった感じであるが、
>何せリソースには事欠かない会社であるから、
>ドタバタでもそれほど時間を置かずに出してくるだろう。

>もちろん、マルチスレッド技術も有効である。
>しかし、マルチスレッドとマルチコアは矛盾する技術でなく、
>マルチスレッドとマルチコアは階層の位置が違うだけ、と理解できるだろう。
>1個のコアは、そのスーパスカラー・データパスを最大限使い切るためマルチスレッド化する。
>このようなコアを複数個同一チップに集積しマルチコア化することで、
>巨大化するオンチップ階層記憶キャッシュ・システムのうち
>下位のレイヤ（例えば3次キャッシュ）が共有化され、最大限使い切られる。

>もっと簡単なコアならx86が1個のところに、2個や4個のコアが入るだろう。
>もしかすると、マルチコア・マルチプロセッサ化が進むと、
>x86は互換性維持のための「OS専用プロセッサ」か
>「メンテナンス・プロセッサ」になってしまうかもしれない。

Intel overcapacity forces fab changes - report
http://www.theinquirer.net/?article=17316

>>638
Tulsaは基本的にそのままじゃない。
PenMの省電力技術を取り入れたりはあるだろうが、
Tulsa自体がPenMベースになることはないと思われる。
IntelがNetburst Dualcore投入するって
言ってるのだから疑う余地ないっしょ。
リソース的にそれが一番理に適ってると思う。
まぁ、PenM Xeonも開発してることは確実だが、
Tulsaに取って代わることはないと思われる。
JonahはLonghornターゲットにしてるので、
EM64T等の実装は問題ないと思われるが、
例え、PenM Xeonが同時期に投入されたとしても
当初は、TulsaとWhitefield？のように併存すると思われる。
いきなり置換するにはアーキテクチャーが異なるので色々リスキーであるし。
完全な統合は次のMerom Xeonからじゃないかな。

>>651
>IntelがNetburst Dualcore投入するって

なんか初耳。
噂じゃなくてIntelが言っているというソースは？

>JonahはLonghornターゲットにしてるので、
>EM64T等の実装は問題ないと思われるが、

JohahがLonghornターゲットなのはいいとしても
EM64Tの実装が問題ないというのはどういう理屈？

>>652
Technology for Business Today
Intel analyst meeting

これもCNET/ZDnet系の記事なんで、週明けに翻訳が載ると思うすけど、Montecino記事す。
"Intel fills in more details on Itanium family"
http://news.com.com/Intel+fills+in+more+details+on+Itanium+family/2100-1006_3-5281908.html?tag=nefd.top
　・SpeedStep搭載で、消費電力20%削減
　・FSBわ667MHzへ
　・動作クロックわ〜2GHz
　・SMT採用(10-20%の性能向上)
　・Tukwilaわ少なくとも4-16コアを予定
相当POWER5に煽られたと見えるす。あと、1.7GHzで9MB L3のMadisonが近々リリースとか。。。

５．Itaniumの将来計画，Montecito，Tukwila
ttp://www.geocities.co.jp/SiliconValley-Cupertino/6209/wadai04/20040724.htm

素直にこっち貼れよと。

>>654すけど、
　　------------------------
　　・SMT採用(10-20%の性能向上)
　　------------------------
これ間違いで、同じマルチスレッディングでも"Coarse Grain MT"みたいすね。

>>655
安藤氏の文とわ言え、2次情報を貼るのわ阿呆かと思うす。例えば、
　　---------------------------
　　16とか32プロセサを使うようなハイエンド向けにバスを複数本出すことも考えているようです。
　　---------------------------
この件わ多分誤解で、原文が"Some large Montecito machines will also contain multiple buses,"すから、
Montecinoそのものじゃなくて、Montecinoを採用したシステムでIBMのSummitチップセットの様に複数の
FSBを連結したシステムになるという意味だと思われるす。

余談すけど、今週のMicroprocessor Informationにわ他にも間違いがあるす。POWER5の記事で
　　---------------------------
　　命令カウンタや各種レジスタ類は2組のなっています。
　　---------------------------
レジスタわ2組になったんじゃなくて、リネームレジスタを大幅に増強しただけす。

>>657
SMTってソフトから見て2core見えるんだから、ソフトから見える
命令カウンタや各種レジスタ類は、2組あるのは当然だと思うが。

POWER5は(POWER4もそうだけど)レジスタ自体にはリネームレジスタとか
アーキテクチャレジスタとかの区別が無くて物理レジスタがたくさん
あるだけ。それの一部をアーキテクチャレジスタとして使ったり リネーム
レジスタとして使ったりするやり方。SMTで「アーキテクチャレジスタが
２組ある」というのは「論理レジスタ番号から物理レジスタ番号への変換
テーブルが２組ある」というインプリがされているのだと思う。

>>659
なるほど。
特定の本物のレジスタは持たずに、新たにリネームされてかつ他の命令
からの参照が終わって用済みになったらまた別のリネームに使われる
というやり方ね。

そういや、Power5のSPECの結果がいつまでたっても公式に出てこないけど
なんかあったか？　そんなに申請してから時間がかかるものなの？

>>661
あれわ、ハード・ソフト(コンパイラ等)共に市場に出るまで公式記録と認定されないす。
eServer p5の場合わ9月になったら出てくるすよ。

Intel plans common Itanium, Xeon platform
http://www.eetimes.com/story/showArticle.jhtml?articleID=25600457

>>662
そうかぁ？
OpteronのSPECの結果わ、その発表の結構前から公表されていたような
気がしたけど。

>>662
http://www.spec.org/cpu2000/results/res2003q2/cpu2000-20030421-02087.html

Hardware Avail: Jul-2003
Software Avail: May-2003

ってあるのに、なぜに2003年の第2四半期に結果が載っているんだ?

>>665
確か2〜3ヶ月以内に市販されればよかったはず。（出なかったら取り消される）

>>666
それだったら、IBMはさっさとSPECに結果を載せてもらいたいんじゃ
TPCにはPower5の結果を速攻載せているし。

もしかしたら、Intの良い結果が出てから一緒に出そうってことかな

IBMが何か新しいコンパイラ技術を投入して　それがSPECの規約違反かどうかもめている
　　……なんていうことないかな

他スレで、SPECはコンパイラが特別にチューニングしてるから、あてにならず、
Itanium2は実際に使ってみると遅いんじゃないか、という疑いの声があったのですが、
そのあたり、どうなんでしょう。

>>668
IBMの出しているP5 1650MHzのSPEC FP値はItanium2 1.5GHz負けているから
特に変なことはしていないでしょう。
あと、テストしてから結果が出るまで2週間〜1ヶ月かかるようなので
P5の結果は8月中には出るのではないでしょうか。

IBM Readies Dual-Core PowerPC Processor for Apple
IBM’s PowerPC 970MP to Emerge Next Year
ttp://www.xbitlabs.com/news/cpu/display/20040727005750.html
>IBM’s PowerTune technology for power-saving purposes,
これってマルチプロセッサでの動作と同じく
コア同士を同期化して、コア間で動作クロックを統一するの？

http://japan.cnet.com/special/story/0,2000050158,20069943,00.htm
>研究の幅や深さの面で、IBMに対抗できる企業はほとんどない。
>IBMにはノーベル賞受賞者が5人いる。数ある開発成果のなかで、
>ノーベル賞の栄誉に輝いたのは電子トンネルの発見と原子を観察できる顕微鏡の発明だ。
>IBMはこのほかにも技術栄誉賞を7度、科学栄誉賞を5度、
>A・M・チューリング賞を4度受賞している。また、この10年間は毎年、
>世界のどの企業や個人よりも多くの特許を取得してきた。

>「小型化は有効な手法だったが、限界が見えはじめている」と
>IBMアルマデン研究所のディレクターRobert Morrisはいう。
>スピントロニクスを利用してチップのオンオフを切り替えられるようになれば
>（つまり、ごく小さな磁場を正確に制御できるようになれば）、
>「50年前のトランジスタの登場に匹敵する重要性を持つことになる」とMorrisは主張する。

>>671
いまいち質問の意図が分からないすけど、デュアルプロセッサの場合と違って二つのコアわ
別々の周波数や電圧にできないという話す。

NASAが10,240-wayのItanium2スーパーコンピュータを導入するとか。ちなみにSGI製との
ことす。
http://www.sgi.com/newsroom/press_releases/2004/july/supercomputing_ctr.html

10240wayのItanium2か。
演算能力は、理論値で地球シミュレータを超えているが・・・

NASAはやっぱり金があるな。っていくらで受注したんだろう。
計算させたいものは死ぬほどあるだろうから、大規模になるのは当たり前か。

ITMediaに
＞Space Exploration Simulatorによって、NASAのコンピューティング能力は10倍に強化されるという。
と書いてるんだけど、今までが弱かったのかもしれない。

Intel Itanium, Xeonプラットフォームの共通化を計画
http://www.septor.net/
>Intelは、現在別々に提供されているItanium 2とXeonプラットフォームを、
>2007年頃までに共通化したい計画であるようだ。
>Intelでは、HPやIBMなどとともにItanium及びXeonプロセッサの双方をサポート可能なシステムを開発中で、
>これによりリセラーは同一のプラットフォーム製品を用い、
>ハイエンド向けにはItaniumを搭載、メインストリーム向けにはXeonを選択できるようになると述べている。
>このためには、両プロセッサをサポート可能なソケットとバスアーキテクチャの開発が必要。
>現時点では、2007年頃に実現できる見通しであるという。

>Intelは、2005年Q3にデュアルコアとなるMontecito、
>2006年以降にマルチコア構成のTukwilaを投入する予定。
>Montecitoにはマルチスレッド技術をはじめ、キャッシュの信頼性を高めるPellston、
>省電力機能のSpeedStepや、電力効率を保ちつつ一時的に速度を向上させるFoxton技術が導入される。
>チップは24MBキャッシュを搭載し667MHz FSBに対応、2GHzほどでの動作になるという。
>また、低価格のデュアルプロセッサ対応となるMillingtonにも、
>400MHz FSBのほか667MHz FSB対応版が用意されるようだ。
>2005年中には低電圧版Millingtonも予定されており、
>このほかTukwila世代にもDP及びLV版のDimonaコアが計画されている。
>共通プラットフォームの登場によってXeonからItanium 2へのアップグレード費用が縮小した場合には、
>Dimonaクラスの採用が増加する可能性がありそうだ。

これでSGIが少しでも潤えばうれしいなぁ・・・

>>671はどうやら勘違いです。
正しくは同期化もサポートしてるって意味みたいですね。

http://www.septor.net/archives/69427342.html
>PowerTuneではマルチプロセッサシステムにおける同期化もサポートし、
>2個以上のプロセッサ間で動作クロックを統一できるものと見られる。
これって、どういう場合に役に立つのですか？
素人目には逆に不効率になるだけな感じがするのですが・・・

>>676
Itanium2の1.4MHz L3 3MBって結構安い。
1000個単位の購入でたしか1個13万円しなかったはず。

>>680
【IA-64】64bit CPU使ってる奴は越北者4【AMD64】
http://pc5.2ch.net/test/read.cgi/jisaku/1083851304/423

を見ると、Opteronよりもコストパフォーマンスが良く見えるけど、
CPUだけの値段で考えると、CeleronD最高ということになってしまう。

>>681
何頓珍漢なこと書いているんだか。
それにHPCで重要な浮動小数点演算では、そのベンチを見る限り
Itaniumの方が性能出ているジャン。

ちなみにAltixの4CPUノードは、1基あたり約1000万円
前後だったと思う

>>682
CPUだけの値段で考えるのが間違っていることを示したかったんだけど。

Itanium2は値段に比べて高性能だけど、ノードの値段が高いでしょ?
CeleronDはコストパフォーマンスが最高だけど、ノードの数が多くなりすぎて大変でしょ?

OpteronはAMD厨とか偏見があるから、この際、わきに置いといて。

とはいったものの、システムの値段で比較してみたら、OpteronとItanium2は同じでした。

ちなみに、Itanium2とOpteronの両方を扱っている
ビジュアルテクノロジーの価格で比較すると・・・
Opteron 850 16ノード64CPU 3,427万円
Itanium2 1.4GHz 4MB L3 8ノード32CPU 3,097万円 x2 = 6,194万円

性能差が1.6倍に対して、価格が1.8倍。
ノード数を増やしたくなければ、妥当ですか。

>このためには、両プロセッサをサポート可能なソケットとバスアーキテクチャの開発が必要。
Alphaアーキテテクトたちの腕の見せ所か・・・
Optical interconnectはまだかな〜
2006〜2007年にはboard-to-board leve、
2010年にはchip-to-chip level.で商用レベルになるって話だけど・・・

>>685
L3 4MBと3MBとでは値段が倍以上違うよ。
Itanium 3MBにすれば1千万は安くなると思われ。

>>685
性能差1.6倍って、どこから出た数値？

POWER5のSPEC値が登録されているす。どうやらホントにSPECint2000わ登録しなかった
みたいす。
http://www.spec.org/cpu2000/results/res2004q3/

>>687
気づかれてしまった。
ビジュアルテクノロジーの見積もりに、1.4GHzの L3 3MBがなかったので。

>>688
SPECfpの値。

ぁぁぁ俺って馬鹿だ・・・ほんと、頓珍漢な比較してる。

そのNASAに納入されるマシン、
twenty 512-processor SGI Altix systems
と書かれているのですが、いったいどんなマシンなんでしょう。

64wayまでなら、ありがちですが、512wayというのは・・・

一つの箱の中に4wayが128台入ったクラスタとか、そういうのではないようですね。
CPUは512個だけど、1つのLinuxで動いていて、1台に見えるらしい。

>>691
どのようにメモリコントローラをどのように結合させているのか
興味ありますね。詳しい人、おせーて

別スレにありましたが、
http://pc5.2ch.net/test/read.cgi/jisaku/1075332874/37

上記のイラストはここに収められているものですね。
http://techpubs.sgi.com/library/tpl/cgi-bin/browse.cgi?coll=hdwr&db=bks&cmd=toc&pth=/SGI_EndUser/Altix3000

ノードがC-brick、ノード間接続ハブがR-brick、I/OまわりがIX-brickですか。
しかしメーカーのWebでは、1本のOSでカバーできるCPU数は256までと
なっていましたが。NASA向けの512は大口顧客向けに先行リリースかな？

512CPUのAtrixは、Top500に59位でランクインしていますね。
http://www.top500.org/list/2004/06/

これを20台つなげるのか？　

http://techpubs.sgi.com/library/tpl/cgi-bin/download.cgi?coll=hdwr&db=bks&docnumber=007-4637-001
このPDF、20ページ目に64CPU構成のブロック図があります。
しかし資料作成日が古い。去年の3月から改訂されていません。
あの会社も苦しいでしょうから、そこまで手がまわらないのでしょう。

>>691
MIPS機のOrigin3000は3,4年くらい前から512CPUで稼動していたと
聞いています。それが唯一の売りというか・・・

OpenGL最速マシンの座をPCに奪われてしまったため、マルチway
の大型計算機で細々と生き残るしかなくなった、が実情では。

すごいですね。

CPUこそPCと共通だけど、コンピュータとしては別物ですね。

Intel、2007年にはXeonとItaniumのソケットを共通化
http://www.itmedia.co.jp/news/articles/0407/30/news024.html

http://www.sgi.co.jp/origin/ODP/documents/programming/training/origin_programming/1_architecture.pdf

512CPUでメモリレイテンシが最悪の場合でも600ns切っているらしい。
いくつもルータを超えなきゃいけないので、もっと遅いと思ったけど。

>>695
効率80%とは、意外と悪いな。

>>690
> SPECfpの値

ちょっと調べてみたけど、1.6倍もスコア差があるとは思えないのだが。

SPECfp　　　　　　　　　　　　　　　　Base　Peak

AMD　 Opteron 150　　　　　　　　　1591　1644
SGI　　Itanium 2 1400MHz/3MB　 1931　1942
SGI　　Itanium 2 1500MHz　　　　　2130　2148

ちなみに同じシステムのSPECint

SPECint　　　　　　　　　　　　　　　　Base　Peak

AMD　 Opteron 150　　　　　　　　　1566　1655
SGI　　Itanium 2 1400MHz/3MB　 1078　--
SGI　　Itanium 2 1500MHz　　　　　1243　--

>>700
マルチプロセッサということでCFP2000 Ratesで比較したのでは？
正確にはBase値で55%Upだけど。

SGI Altix 350 (1400MHz/3MB, Itanium 2) 4 cores, 4 chips, 1 core/chip 75.2 75.6
QuatreX-64 (TM), AMD Opteron (TM) 850 4 cores, 4 chips, 1 core/chip 48.5 49.8

>>701
なるほど。

ItaniumってInt値が低いのに
TCP-Cで意外と頑張ってるんだね・・・
確か、あの手の処理って整数演算が重要なんだよね？

TPC-CはCPUの性能を測っているわけではないから。

それじゃあ、一体何計ってるんですか？

DBMSシステム全体の性能。

IBM Intros “Chip Morphing Technology”
http://www.xbitlabs.com/news/other/display/20040730163921.html

TPC-Cって整数演算というよりはメモリ系の性能(キャッシュ容量・レイテンシ・帯域)が
重要なんでしょう。
あのPOWER4/5のメモリ系の重装備がTPC-Cの性能を異常に良くしているのでしょう。
Intelは前スレから言われているとおりシェアードバスなのでSMPでway数を増やしても
全然メモリ帯域が増えないので性能が伸びないのでしょう。
POWER4/5やOpteronみたいなCPU数を増やすと比例してメモリ帯域も増えるような
アーキテクチャじゃないとTPC-Cのようなワークロードでは性能が伸びないのでは。
HPのSuperdomeのようにシェアードバスにつながるCPU数を２個までに抑えてそれ以上は
別のスイッチ用LSIでつなげば多way SMPでも性能が出せるだろうけどそれでも
POWER4/5には全然追いついていないしコストも高いでしょう。

Superdome遅杉。どこかAltixでTPCやってくれないかな。

>>708
　　---------------------------
　　POWER4/5やOpteronみたいなCPU数を増やすと比例してメモリ帯域も増えるような
　　アーキテクチャじゃないとTPC-Cのようなワークロードでは性能が伸びないのでは。
　　---------------------------
アム厨わ、デタラメ理論を振りかざして何処にでも涌いて出てくるすね。。。
TPC-Cの4-wayでの成績す。
　1. IBM eServer p5/1.9GHz (POWER5)　　194.4 [kTpmC]
　2. HP rx5670 (Itanium2/1.5GHz, 6M)　　　136.1 [kTpmC]
　3. HP rx5670 (Itanium2/1.5GHz 6M)　　　121.1 [kTpmC]
　4. HP DL585 (Opteron/2.2GHz)　　　　　　105.7 [kTpmC]
　5. IBM ｘ365 (Xeon/3GHz)　　　　　　　　　102.7 [kTpmC]
OpteronなんてXeonとそんなに成績変わらないすよ(笑)

>>710
2003 Server SP1 が遅れたから取り消されたけど、Opteron/2.4GHzの値も
入れてくれるとうれしかったり…

HP DL585(Opteron/2.4GHz) 123.0 [ktpmC]

http://h50146.www5.hp.com/products/servers/proliant/benchmark/bench-040520/

NASAのは、素のItanium2を使うのかなぁ。
hpのmx2を使えばCPUの数が倍になるんだけど・・・。

>>693
遅レスだが、こんなの見つけた。
http://www.sgi.com/servers/altix/whitepapers/downloads/altix_shared_memory.pdf

ルータ間の配線の長さに注意。1メートル毎に10nsの遅延を追加する必要ありｗ

光速には逆らえないからねぇ。

>>711 さんのデータを見ても判るようにコアの動作クロックが良く効くベンチマークなんすよ(笑)
　　　　Opteron/2.2GHz: 105.0 [kTpmC]
　　-> Opteron/2.4GHz: 123.0 [kTpmC]

キャッシュ6Mも乗せて、その性能かよItanium2
アホはそんなのをOpteronと同列に比較てるが

>>712
HPのがSGIのに乗せることが出来るのかな？
それに512CPUのAltixを20台使うって書いてあるから、mx2は使わないでしょう。

>>713
ロード／ストア命令でその長い経路をデータが行き来するなんて
想像がつかない。

http://www.tgc.com/breaking/1984.html

の中で、NASAのシステムが2048のCPUでメモリを共有するみたいなことが
書いてあるぞ。

ｽﾏｿ ｱｹﾞﾁﾏｯﾀ

でもさ、ここでは64wayとか512wayとか夢とロマンにあふれた
話を交わしているけど、実際売りに行く段になったら
4〜8way程度のちっちゃいシステム、ちっちゃい商談が殆ど
じゃないの？ くる話くる話金額小さ過ぎて死にそう

もう、オマエらwebショッピングで安いOpteronサーバ買っとけと
納品後にぐだぐだゴネてタダ働きさせるなと

素人ばっかり…

TPC-Cのスコアをメインメモリ量で区別してみろ。
CPUの性能では差が出にくいベンチマークと言えるぞ。

　1. IBM eServer p5/1.9GHz (POWER5)　　194.4 [kTpmC] 128GB
　2. HP rx5670 (Itanium2/1.5GHz, 6M)　　　136.1 [kTpmC] 96GB
　3. HP DL585(Opteron/2.4GHz)　　　　　 123.0 [ktpmC] 64GB
　4. HP DL585 (Opteron/2.2GHz)　　　　　　105.7 [kTpmC] 32GB
　5. IBM ｘ365 (Xeon/3GHz)　　　　　　　　　102.7 [kTpmC] 32GB

なんかそんな気がする

ついでにPower5は、8core。値段も高い。

よく間違える人がいるけど違うよ。TPC-Cの〜wayというのはコア数だよ。
だからPOWER5の4wayのサーバは４コア２チップだね。
値段が高いのは高くても売れるからでは。
もっとItanium2が追い上げれば安くなると思う。

>>724
そうなの？
↓みると、Power5の個数は4つになっているけど。

http://www.tpc.org/results/individual_results/IBM/IBM_570_4_20040712_ES.pdf

っと思ったけど、L3が2個だからコアは4つか。ﾒﾝｺﾞ

＞値段が高いのは高くても売れるからでは。
まだ売ってないんですけど。

>Intelでは、HPやIBMなどとともにItanium及びXeonプロセッサの双方を
>サポート可能なシステムを開発中で、
中略
>両プロセッサをサポート可能なソケットとバスアーキテクチャの開発が必要。
>現時点では、2007年頃に実現できる見通しであるという。

これは、Tukwila & Xeon統合プラットフォームに旧DECとHPだけでなく、
いつのまにやらIBMも設計に関わってることですかね？

>>721-722の議論て変だな。
普通は「CPUの性能が高いからそれに応じてメモリ容量も必要」って解釈するのに
「メモリ容量が多いから性能が高い」って言ってないか。

単にメモリ容量で性能が決まるなら、>722でOpteron/2.2GHzもメモリ64GBにすれば
いいのにHPがそうしていないのは、Opteron/2.2GHzではこれ以上メモリを追加しても
それを有効に活用できないからじゃないかな。

>>720
普通はそうでしょ。今はスケールアウトの時代なので適当なサイズのサーバを
複数並べてシステムを作るのが普通で、巨大SMPは相当大きなユーザでないと
導入しないのでは。
ハードウェアのコストが下がるのはしょうがないからシステム全体やサービスで
設けましょう、というのが流れだと思う。

IntelのItaniumビジネスが異端だよね。

>今はスケールアウトの時代なので適当なサイズのサーバを
>複数並べてシステムを作るのが普通で

いやそれ以前に、単体のPCの性能が上がりすぎたので、並べる
PCもそれ程必要としないｗ
IBMは自前のソリューションとセットでボッタくれるからな。
SMPなんて夢を見てもいいのはIBMぐらいだろ。ボッタクリの
言いわけとしてベンチやらなんやらが必要な感じだｗ
SunやSGIなんかは、このボッタリ性を突いてビジネスにしようと
してるけど、最終的なソリューションにおいてIBMにかなうところはない。

>>728
TPC-Cの測定やった事ない人はしらないかもしれないけど、
実際にCPU性能よりメモリのサイズ、I/Oおよびストレージの
性能が測定値に与える影響が大きいのは事実。

F社かN社の方でしょうか？

ΔtpmC/ΔCPU_clock ＜ ΔtpmC/ΔMem_capacity ということですよね。
でもスケーリングが違いますよね。
CPUのclockが10%変わるのと、メモリ容量が10%変わるのが、
同じくらいtpmCに影響を与えるとは思えないですけど。

>>731
　　-----------------------------
　　実際にCPU性能よりメモリのサイズ、I/Oおよびストレージの
　　性能が測定値に与える影響が大きいのは事実。
　　-----------------------------
決してそれを否定する訳じゃないすけど、登録されているデータわメモリ・I/O・ストレージを最適化した
後のプロセッサ勝負になっているす。
メモリ搭載量なりでプロセッサの差をカバーできるものならコストの安いXeonやOpteronでハイエンド
RISCやIPFを凌駕できる筈すけど、現実にそうなっていないのわ、見ての通りす。

>>733
当然彼らは商売を考えているので売りたいハードウェアを使います。
企業としては遅いCPUで性能測定なんてしても意味はありません。

> 決してそれを否定する訳じゃないすけど、登録されているデータわメモリ・I/O・ストレージを最適化した
> 後のプロセッサ勝負になっているす。

どちらかと言えば逆だと思いますよ。

CPU性能を飽和させる為にメモリとDBのサイズを大きくして同時に処理できる
キャパシティを増やす。その為にはI/Oとストレージのスループットを上げる。
最後はI/Oネックになりますから。

私の経験的にはDL585 2.2GHzの構成で2.4GHzにするよりDL585 2.4GHzの
構成でCPU 2.2GHzの方が高い値をだすと思います。

>>734
　　-------------------------
　　どちらかと言えば逆だと思いますよ。
　　-------------------------
その説明の方が的確すね。。。
　　-------------------------
　　私の経験的にはDL585 2.2GHzの構成で2.4GHzにするよりDL585 2.4GHzの
　　構成でCPU 2.2GHzの方が高い値をだすと思います。
　　-------------------------
その逆（64GB構成)で比較した場合にどうなるかが問題なんじゃないかと思うすけど？

>>735
> その逆（64GB構成)で比較した場合にどうなるかが問題なんじゃないかと思うすけど？
その逆とは？
もし、同じ構成で2.2GHzと2.4GHzのどちらが速いかと聞かれれば当然2.4GHzと答えます。
でも一般的にはI/Oやメモリのボトルネックが大きすぎてあまり差はでません。

ちなみに>>734は
Opteron 2.2GHz 64GB HDD 403個 > Opteron 2.4GHz 32GB HDD 304個
と言う意味です。念のため。(hp社のwebにはOS用のドライブが書いてないのか)

もう一人いましたね。
>>732
メモリ量とCPUのクロック、トランザクションを0を原点とする線形座標で
表現するのが適切だとは思えません。

>>729
Altixは個人じゃかえるものではないけど、コンセプトとしては
間違っていないと思うけどね。

4〜8CPU構成のノードのクラスタでは、タスクの分配がうまく行けば
ハマるかもしれないけど、逆であればノード間通信に苦しむことになる。
それこそベンチやってくれってかんじじゃないか？

>>737
＞0を原点とする線形座標で表現するのが適切だとは思えません。
だとしたら　>>737さんはどういう表現が適切だと考えるのですか？

>>739
この答えで満足してもらえると思っていませんが…
あえて答えるなら「単純なモデルで比較できるとは思いません。」です。

身近な例を出すなら、
CPUをアップグレードしても大きな違いを感じない。
とか
メモリを増やしても大きな違いを感じない。
といったケースはこのスレを読むような人はよく聞くと思います。
つまりクロックやメモリ容量だけを取り出しても他に要因があり
すぎるので相対的に意味が少なくなってしまうと言う意味です。

メインフレームにItanium2？　NECが考えるこれからのITインフラ環境
http://www.itmedia.co.jp/enterprise/articles/0408/02/news079.html?nc30

AMDとインテル、64ビットチップの「スパコン軍拡競争」がエスカレート
http://japan.cnet.com/news/ent/story/0,2000047623,20070208,00.htm

Announcing Smithfield; Your Dual Core Intel CPU
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2144

http://www.64bit.jp/benchmark.htm
Athlon64の2.0GHzはItanium2 900MHzの4倍の性能。

IBMが8月版のSystem Peformance ReportでPOWER5 unixサーバーのSPECint2000の成績をやっと公開
したす。
http://www-1.ibm.com/servers/eserver/pseries/hardware/system_perf.pdf
　　　　　　　　　　　SPECint2000(peak/base)
　　p5 520/1650　　　　　　1248/1201
　　p5 550/1650　　　　　　1248/1200
　　p5 570/1900　　　　　　1452/1398
他のプロセッサとの比較わ、こんな感じす。
　　POWER4/1700　　　　　1158/1064 (IBM p655)
　　Itanium2/1500　　　　　1404/1380 (HP rx4640)
　　Opteron250/2400　　　1584/1437 (Sun JWS W2100z)
　　Xeon 2MB/3200　　　　1563/1532 (Dell PWS650)

コア自体の性能がまんべんなく伸びたと言うより
並列化の効果が出やすい
浮動小数点演算器の増強がすごいという事かな？

Power5みたいな性能の向上の仕方とかGPUのトレンドを見ると
やはり浮動小数点演算はVILWとかRISCとかCISCとか関係なく
ブルートフォースな力業が最も有効ってところか。

消費電力やダイ面積を気にしないItanium2は
それができるから浮動小数点演算の性能が高いんだろうなあ。
VLIWでハードを簡略化できるはずだし、クロックも低いのに
消費電力がバカ高いところを見るとそんな気が。
もっともアーキテクチャをちらっと見た限りでは
それほど浮動小数点演算器が載っているようには見えなかったんだけど。

痛が1.7GHzになると逆転っていう程度か
もうSPECintっていうベンチマーク自体にあまり意味がないのかもしれないな
それとも最近のバイオ系アプリ(タンパク質合成とか)は結構SPECint的な要素が多いのかな？

>>745
FP演算器はPOWER4,POWER5,Itanium2ともmultiply&add演算器が２個(4FLOP/cyc)で違いなし
問題はそれをいかに効率良く動かすかでしょう
FP系のアプリは結局キャッシュやメモリの帯域が性能を決めているのでは
例の地球シミュレータだって演算器というよりはメモリ周りが化け物なのが性能に効いているらしいし

メモリ系をがんばるとTPC-Cみたいなワークロードの性能向上にも効果があるのでメーカとしてはｳﾏｰﾟДﾟなのでは

>>747
地球シミュレータで化け物なのはネットワークだら？

あれだけのケーブルがあると、ケーブルがメモリになるんですよ。
ディレイラインを使ったメモリを知らない?

それとこれとは

>>748
メモリも化け物だけど。1VUあたり上下で32GB/secのメモリバンドを持つ。

確かにメモリ周りの32GB/secはすごいですが、このぐらいの値はベクトルマシン
だとみんな持ってるので、あまり驚くべきではないかと。
むしろ、ネットワークかと思います。
640ノード5120プロセッサで同期取るのに、0.3マイクロsecです。
2ノードクラスタ等で、GbEは数十マイクロsec、
Infiniband/Myrinet/QSWでも数マイクロsecは、最低でもかかります。

>>751
1CPUじゃなくて、1コアで32GB/secあるの？
なんか想像つかないね。

今度、AMDが策定するHT�Uは40GB/secらしいよ。

>>753
8つVUがチップ上に乗っていますが、それぞれのVUに32MB/sの帯域が
与えられています。
プロセッサ性能当たりのメモリ・ネットワークバンドは、地球シミュレータが
一番らしいです。

>755
MB/s→GB/s

（SX6のベースとなった）地球シミュレータの前モデルのSX5では、
VUあたり80GB/sの帯域のモデルもありましたね。
地球シミュレータでは、VUの1チップ化の開発に趣がおかれてたから
SX5より性能がそれほど上がらないかったようです。
SX5後期モデル、10GFLOPS(312.5MHz)　80GB/sまたは40GB/s
SX6＆地球、8GFLOPS(500MHz）　32GB/s
1チップ化のお陰かどうか、わからないのですがSX6ではバンクコンフリクトが
SX5に比べて起こりにくいです。

>>754
22.4GB/secだったような気がするけど。

Infineon、FB-DIMM用のAMB(Advanced Memory Buffer)テストチップを開発
http://pcweb.mycom.co.jp/news/2004/08/10/007.html

ちょっと面白い資料を見つけたす。2002年の「地球シミュレータ・ショック」の頃にUSのスーパーコンピュータ
関係者が危機意識を煽ってるプレゼンなんすけど、商用のサーバープロセッサでスーパーコンピュータを
建設するに当たっての問題をPOWER4を槍玉に挙げて論じてるす。
ｈttp://www.nersc.gov/~simon/Talks/MIT022403.pdf

この中でPOWER4について、
　・所詮、商業用のトランザクション処理を目的に開発されているプロセッサ
　・IBMのクラスタ用ネットワークのレイテンシわ7年前のレベルから全く進歩していない
　・マルチプロセッサでのスケーラビリティわ、旧型のPOWER3以下
　・メモリレイテンシもPOWER3より低下
　・リネームレジスタ不足のため実行パイプラインの利用効率が低い
なんて叩きまくっているす。

実際、POWER4の開発秘話の類を読むとSUNからサーバー市場のシェアを奪い返すために、
iSeries(AS/400)とpSeries(RS/6000)の両方の市場からの要求を満たすことがPOWER4の目的
だった模様す。どうやらPOWER4のデュアルコアというのわ、SUNのthroughput computing的な
イメージでCMTにより2つの整数演算ユニットを持つコア2つで2つのスレッドを並列にガシガシ処理
していこうという目的が中心で、演算ユニットの利用率の高いHPC的な処理にわ不向きだと思われるす。

ところがHPC分野で対抗馬の筈だったAlphaがフェードアウトして、シェアードバスであまりマルチ
プロセッサでのスケーリングが良好と言い難いItanium2が対抗馬として浮上。この結果、Top500
で少なからぬPOWER4クラスタがリストアップされて、いまやHPCのトップベンダになる。。。という
その後の顛末わ、皮肉な結果すね(笑)

POWER5わ、
　・L3キャッシュのバックサイド・キャッシュ化によるバストラフィックの軽減でMPスケーラビリティが向上
　・リネームレジスタの増加で演算パイプラインのボトルネックの解消
等々、問題をきっちり修正した上でトランザクション性能もSMTで更に強化したすけど、Alphaの開発が
頓挫しなかったら、この世界どうなっていたすかね。。。