【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 08

雑談歓迎です。ハメを外さない範囲でご自由にどうぞ。

前スレ
07 http://science6.2ch.net/test/read.cgi/denki/1187612023/
06 http://science6.2ch.net/test/read.cgi/denki/1154900133/
05 http://science4.2ch.net/test/read.cgi/denki/1139847266/
04 http://science4.2ch.net/test/read.cgi/denki/1129771211/
03 http://science4.2ch.net/test/read.cgi/denki/1119984464/
02 http://science3.2ch.net/test/read.cgi/denki/1104330395/
01 http://science3.2ch.net/test/read.cgi/denki/1081231226/

長くなりすぎなので他のリンクは >>2-10 あたりで

---- 他所の掲示板の話題をここに振ってるひとへ ----
技術的な問題に関するツッコミはOKですが、ただ晒すだけの書き込みは感心しません。

◆関連リンク

ALTERAデータシート
ttp://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
ttp://www.altera.co.jp/support/kdb/spt-search_kdb_j.html

XILINXデーターシート
ttp://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?iLanguageID=2
XILINXアンサーサーチ
ttp://www.xilinx.co.jp/support/searchtd.htm
LE数比較
ttp://www.origin.xilinx.com/products/silicon_solutions/fpgas/product_tables.htm

Lattice
ttp://www.latticesemi.co.jp/products/fpga/index.html
Actel
ttp://www.actel.com/intl/japan/products/fpga/proasicplus/index.htm
quicklogic
ttp://www.quicklogic.co.jp/products_fpga.htm

OpenSources
ttp://www.opencores.org/

某社の宣伝
ttp://www.synopsys.co.jp/today_tomorrow/60/tt60_datapath.html
ttp://www.infohobby.jp/
ttp://natrium42.com/projects/jtag.html
ttp://members.at.infoseek.co.jp/x1resource/xilinx/sp3/sp3stkit.htm
ttp://www.altera.co.jp/education/demonstrations/tools/cubic-cyclonium/onl-cubic-cyclonium.html
ttp://www.parallax.com/detail.asp?product_id=60003
ttp://www.dallaslogic.com/ezfpga_cyclone_c3c6.htm
ttp://www.altera.co.jp/products/devkits/kit-dev_platforms_partner.jsp

SDCC / Nios
ttp://sdcc.sourceforge.net/
ttp://japanese.sugawara-systems.com/opencores.htm
ttp://www.altera.co.jp/products/devkits/altera/kit-nios_eval_1C12.html

乙>>1

なんで落ちたの？

>>1乙

980を過ぎると24〜48時間(鯖による)で落ちる。

980を超えたから

>>5-6
しらんかった
�d

>>2
ALTERAデータシート
ttp://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
ttp://www.altera.co.jp/support/kdb/spt-search_kdb_j.html

リンク切れ

必要な道具（ライタやソフトなど開発環境）で手ごろな価格のものを教えて下さい。
初心者は、どのあたりから手をつけると良いのでしょうか？

>>9
開発環境はQuartusII web editionなら無料。
ボード買う前に、まずは↑でプログラムを書いてみれば？

低価格のお手軽なボードとしてはCQ出版の「FPGAボードで学ぶ VerilogHDL」はどう？
本のなかに解説があって、一応付属のボードで実験できるけども。ライタ不要。

>>10
それってFPGAですね？
CPLDレベルでは、どうでしょう？

>>11
っトラ技2006年4月号

>>10
苺とかは？

ttp://strawberry-linux.com/catalog/?c=pld

俺は、

ttp://strawberry-linux.com/catalog/items?code=20001
ttp://strawberry-linux.com/catalog/items?code=20002

この二つ買ってしばらく遊んだ。
Xilinx の方が開発環境の無料版も制限が緩い(らしい)のでいいかも。
ただ、全くの初めてだと、 Xilinx の開発環境(ISE)は、何したらいいかわからないかもね。

ごめん、アンカー間違えた。

>>13 は、 >>11 や >>9 向け。

>>11
紹介されたら、ちょっとは調べたら？

>>15
スマソ。
これってCPLDも対象に入っていたのね。
FPGAクラスで使うものかと思い込んでました。

>>13
ありがとうございます。こういう情報を待ってました。
ただ残念な事に売り切れのようです...

此れはどうだ？
http://solitonwave.co.jp/products/max2kit.html
Ｉ／ＯもあるしUSBブラスタケーブルとしても使える。

Xlinks　CoolrunnerIIですが、ゲートの代わりに使いたいのですが、
フィッティングの自由度ってアルテラと比較してどうですか？
アルテラのデバイスは非常にフィッティングの自由度が高いので
助かっています。

>18

WEB-ISEでデザイン作って検証すれば？

Xlinksの開発環境は遅いし、フィッティングもよくない。デバイス以前の
問題。

>>20
重いのはともかく、フィッティングよくないのは使う側の技量のせいもあるのでは？

用語が分からないんで恥を忍んで聞くけど、フィッティングって何？

ターゲットデバイスに収めること。同じ論理でも実デバイス上の
回路的には複数選択肢があるので、目的のデバイスに収められる範囲で
できる限り高速化とかを自動追求してくれる。

服で言えば、服は「オマイは太りすぎだからダイエットしる！」といい、
人間の方は「裁断がヘボだから私が着れないだけ！」と言っている。

フィッティング = 配置配線/Place and Route

>>23,24
理解できたよ
ありがとう

いまだに、テラのがいいって言ってる椰子は
2-3年遅れてるな。顔洗って出直せよ。

そう思っているってことは貧乏人決定だな。
有料開発ソフトウェアを買わない奴は相手にされてないだけでしょ。

そうです。Synplify を使ってください。

Synplifyといえば、Latticeの無償版 ispLEVERと一緒に、
それ用のSynplify(無償版)がダウンロードできるな。

そういえば、SynopsysがSynplicityを買収するという話だが・・・

新社名、Synoplicity でどうっすか？

Synplisysの方が響きがいいな。

Synpsys でいいよ

Virtex5 FXT 凄いね。

XC5VFX100T FF1136
XC5VFX30T FF665

サンプル価格教えて

回答まだぁ〜

2chで聞くより代理店に直接聞いた方が早いよ
相手によって値段を変えてくるし

XC5VFX100T FF1136　＠すごく高い
XC5VFX30T FF665 ＠高い

XC5VFX100T FF1136はたしか2256ヘケモサだな。ずいぶん安いね

＞相手によって値段を変えてくるし

値段以前に、相手によっては無視するよ。

2256ﾍｹﾒｻって、何ﾊﾞｰﾂ？

598.4 メバーツ

知らなかった。バーツ屋なんてのがあるんだね。

＞ST MJ2955 新品　　＠350
＞TOSHIBA MJ2955 新品　　＠350

ちゃんころの手先か。
偽物半導体氾濫中　国があぶない。

このトリップ欲しいヤツいる?

[email protected]

[email protected]

大手企業に出向してる時に看板使って部品見積りとったら1桁違ってて大ショックだった

■E○に居た時大概のモノは貰えたっけ。
府中で展示会って今でもやってんのかな。

NECに居た時大概のモノは貰えたっけ。
府中で展示会って今でもやってんのかな。

やってねよ。
メーカーも金がねーんじゃね？

日本国内で何も作っていない何よりの証拠だな。

FAQでしょうがあえて訊きます。

5VTTL/CMOSドライブ可能なFPGA/CPLD存在しますか?
せめて 5V Tolerant なヤツでも…

アルテラのMAX3000だっけ？7000も使えたと思う
”せめて”の方だったと思うけど

Virtex/Spartan2 は 5V tolerant

xilinx の XC9500 シリーズは、5V動作。まだまだ現役です。

ありがとう。
XC9500とMAX7000Sを検討したけど
よく考えたら5V-3Vのバスブリッジじゃないと役に立たないので
単一I/O電源の両者はあきらめて、おとなしくバッファ並べます…

3Vデバイスで5Vトレラントなら問題なさげ

FPGAの卒業研究って仕事あるのかな

さぁ？若いなら今から大学入りなおしてFPGAを卒業研究にしてみようぜ

>>55
XC9500でVIOピンが複数あるやつなら5V/3V混在できたと思ったよ。

5V側がTTLレベルなら5Vトレラントの3V I/O品種で問題なし。

>>57
卒業研究に何をやったのかと、どんな仕事にありつくかは、あまり関係がない。
「卒業研究を代行するバイト」という仕事のことなら、あまり需要はないと思う。

おしえてください
ザイリンクスのページに行って調べたのですか今一わかりません。
ISE Design Suite 10.1というのは、ISE9.2と何が違うのでしょうか？
ISE7→ISE8→ISE9→ISE Design Suite 10.1と考えればよいのでしょうか。
64bit CPUに対応した開発ツールたとか?

>>62
>ISE7→ISE8→ISE9→ISE Design Suite 10.1と考えればよいのでしょうか。

その認識でOKだと思います。
対応OSも従来と同じく Windows/Linux の 32/64bit 版を利用可能です。

名前を「Design Suite」と変えた理由は、今まで別リリースだったツール群(CSP/EDK/etc)が
統合＆同時リリースされるようになったからだそうです。(もちろんライセンス料はツール毎に発生する)

機能的にはあんまり ISE9.2i と変わってないかも。
INTERNAL_ERROR を拝む事が多いので、本格的に移行するのは SP1 が出てからかなあ。

使い勝手で良いと思ったのは、Projectに登録してある複数のファイルを範囲指定して
一括削除出来るようになった点。今まではゴミ削除が面倒だったので・・・。


あと、今後は Download 販売のみになってくらしいので、回線細い人は面倒かも。＞10GB( ﾟДﾟ)ﾋｮｴｰ
一応 Downloadページで「メディアもヽ(´ｰ｀ )ﾉｵｸﾚﾖﾝ 」を Check しとけば送ってくれるみたいけど。

ブースでなにかくれるかな？
ttp://www.jma.or.jp/tf/reg/guide/v_fpga.html

>>63
ありがとう。よくわかりました。

>55
http://www.altera.com/literature/an/an107.pdf

MAX7000AEとか普通に5V 3.3V 2.5V同時に使えるお

Ｘｌｉｎｋ対応製品がプラネックスからでるね

>>67
見事に外したな。
あまりに哀れだから漏れくらいは反応してやろう。

Design Suite 10.1にしてから今までImplement Design通ってたものが通りませんね…。
警告通りにUCF直しても同じだし…。
この辺で苦労されてる方いらっしゃいますか？

デバイスと使用率はどうなのよ。

バージョンがアップすると入らなくなるのはよくある。
だから各動いたバージョンの環境を持つのがでふぉるとだな。

http://www.nicovideo.jp/watch/sm2999516
コレを見てＦＰＧＡに興味を持ちました

http://monoist.atmarkit.co.jp/fembedded/fpgastartup/fpgastartup01/fpgastartup01a.html
コレを見てもさっぱり・・・・
言語は「Fortran」なんですよね？
いまいちＦＰＧＡで何が出来るのかも分かりません

もし会社内の個人個人のＰＣのデータを共有して入庫、出庫や仕入れ値、卸値などの
システムがソフトでやるよりも便利なもので、自分でシステムの書き換えも出来るのならば
ぜひ学びたいのです

>>71
上の動画SUGEEEEEEEEEEEEE

あ、言語はHDLですね
VerilogHDLとVHDLの2種類がメジャーです。
昔はAHDLと言うのがあったようです。

とは言え、FPGAは
>もし会社内の個人個人のＰＣのデータを共有して入庫、出庫や仕入れ値、卸値などの
>システムがソフトでやるよりも便利なもので、自分でシステムの書き換えも出来るのならば
>ぜひ学びたいのです
といった用途にはまったく向きません。
C言語を覚えてパソコンで動くソフトを作った方がいいですよ。

>>72
ありがとうございます
会社内のシステムだと必要のない技術なんですね

ニコニコ動画の方良く見ると第二回目投稿動画はＣＰＬＤとなっていました
第一回目のポリゴンがＦＰＧＡだったのでＦＰＧＡと勘違いしました

Ｃ言語からはじめてみます

“単にAHDLと言うとAbelかALTERAか分からない”と昔言われたのを思い出した。
ADSLやADHDにも似ている。

>>71
すごいね。この動画。テクがすごいぞ。
C73とかC74って何だと思ったが、あれか。
いや買って言った奴らは完成できてるんか！？

>>71
これ本当に３Ｄ動画エンジンを作ってるの？

PSの3DエンジンをNiosIIで実行してる？

sugee!と思ってうｐ主を確認したらALTERAで行こう！の中の人だった。
そりゃスゲーわ。

>>76
ＰＳの３Ｄレンダラを使っただけなのか？

正式なライセンス受けて配布してんのかな？

PS GPUの外部仕様なんてエミュ資料あたればすぐ入手できるんでね?
つかライセンスも糞もないっしょ。
システム丸ごとエミュしてるんじゃないんだから。

>>80
論理合成するところが省略されてるだろ？
ライセンス絡みじゃないの？
怪しい。

>>78
サイトみてみたけど J-7SYSTEM の人だったのね。
3D関連が強いはずだわ。

PSのGPUはVRAM I/Fがキモだと思う。
(ちなみに Rev.C で VRAM の制御が変更)

あの規模だったら外部仕様を固めて作り直した方が早いんじゃ?
あと、PSのGPUはいわゆる3D演算を一切行ってません。
ただの三角形Bltマシーンだ。


> 論理合成するところが省略されてるだろ？

実は使ってるツール自体のライセンスが
とか疑ったりしてみるが
実際のところ合成処理なんて画面映えしなかったから省略したんでは?

>>83
PSのGPUって巷で言うところのレンダラではないのな。

つーことは、３Ｄエンジンを作ったって言うのは、有りがちなオーバートークだな。

オリジナルGPU Procyonって書いてあるがPS関係なくねーか？
昔インターフェースで連載していた奴だよな。
そしてその筆者本人だろ？

>>85
これって、３Ｄレンダラを独自開発してるみたい。

長い間、３Ｄ関係をやってる人みたい。

>>84
>つーことは、３Ｄエンジンを作ったって言うのは、有りがちなオーバートークだな。

なんで、そんなにケナしたがるのかな〜。

>>87
俺が悪かった。素直にあやまる。

コミケ配布物として準備しているFPGA搭載ボードは、FPGAに実装した
単なる専用CRTC(描画機能は一切なし)が載ったありきたりの基板で、
3D動画エンジンなどと呼べるシロモノではないようだが？

表示するデータは、ピクセル単位で全部CPU側で計算した上で、表示ピク
セル位置に対応するVRAMアドレスに書き込む必要がある。

きょうびのエンジニアには、こんな素人ダマシのト−ク技術も求められ
るのか？漏れにはムリだな。(w

ちなみに、暫定マニュアルの回路図を見ると、電流容量を稼ぐためか、
出力に逆流防止ダイオード等を入れずに、正/負電源のMAX865を2個パラ
って使っているようだけど、『このICってこんな使い方できるの？』
って思ったら、マニュアルにあるのね。知らんかった。

DIPとSOPの両方を載せられるようにするためかと思ったが、マニュアル
表紙の写真では、両方とも同じパッケージ(SOP)で、最終的に、片方の
デバイスで十分足りたってことか。

そこのサイトのは、表面実装のロジックICの所で違和感を感じたな。

つかニコニコ登録しているのけっこう居るんだな。

> きょうびのエンジニアには、こんな素人ダマシのト−ク技術も求められ
> るのか？漏れにはムリだな。(w

　そうだよ。　
　水戸JTAGのN氏みたいにね。

素人を騙しつつ玄人にうなずいてもらえるよう留意すればいいじゃん?

>>89

>コミケ配布物として準備しているFPGA搭載ボードは、FPGAに実装した
>単なる専用CRTC(描画機能は一切なし)が載ったありきたりの基板で、
>3D動画エンジンなどと呼べるシロモノではないようだが？

　スペック、日誌に書いてるじゃん。

http://www001.upp.so-net.ne.jp/syrius/tagebuch2007.html

の9月9日。例の動画のスペックは

http://www001.upp.so-net.ne.jp/syrius/tagebuch2008.html

の2月18日。混ぜて考えるのは、シロートだから？

３ＤレンダラはNios�Uの上で動いてるソフトなの？
ハードウェアレンダラではないんでしょ？

ISE10.1のインスト時に表示される
No1のパフォーマンス
No1の統合性
No1の使いやすさ

Xの中の人には良心の呵責はないのか？
それともワーストNo1なのか?

quartus web editionのライセンス更新でいつも思うんだけど、
alteraのサイトってアカウント（登録メールアドレス）を登録したはずなのに消えてたりしませんか？

今回はアカウントは残ってたけどユーザーネームかパスワードが違うといわれます。
それでユーザーネームの確認メールを請求すると登録したはずのユーザーネームに"_X"が付加されてました。
それからそのユーザーネームでパスワード確認メールを請求すると何も送られてこない。

メールアドレスは残ってるので別のユーザーネームでは登録できないし。

困った。

今メールボックス見直したら、だいぶ前にdenial of serviceという件名のメールが来てました。
どうやら登録情報が虚偽なのでサービスを拒否しますというような内容が書いてあるようです。

虚偽の情報を登録したはずはないのですが・・・

>>97
理由は知らんがよく消えたりするね
あと登録情報のメアドが全部大文字に変わってるとか

>>89が「普通のフレームバッファ」をなにかとても貧弱なもののように語るトーク技術を発揮している件について。

あ、>>89が体現しているっていう意味か、しまった・・・

フレームバッフャは大変だお

>>96
XILINXのソフトとしては史上No.1。

>>101
フレームバッファは大したこと無いよねぇ。

描画機能がないCRTCでドットクロックがそこそこならまあ簡単でそ。

>>106
おまけにバッファがSRAMなら尚更。

SDRAMでもクロックそんなに早くなければそんな難しくないでそ。
というかむしろSRAMより簡単かもね。

>>108
フレームバッファならリフレッシュ必要ないかもな。

表示サイズよりフレームバッファのサイズが大きくて
表示エリアのスクロール(もしくは切り替え)とかするつもりなら
リフレッシュは必要でそ。

>>110
どっちにしろ >>101 はトーシロだな。
フレームバッファは難しくない。
３Dレンダラは難しそうだ。

>>110
その条件でも、表示エリアの位置によらずリフレッシュ期間以内にリフレッシュ対象の
Row Addressすべてにアクセスすることが明らかなら、リフレッシュを明示的に行う
必要はない。

>>112
まあそうだね。アドレス線一部交換とかかな。

>>112
実機の温度上昇が大したことなければ、
リフレッシュにあまり拘る必要も無いかもな。
アマチュアレベルなら。

>>114
けどなんかキモチわるくない？

>>115
アマチュアレベルなら気にしなくてもいいかなと
思ったが、やっぱり気持ち悪い？

>>111
簡単と貧弱は、ぜんぜん違う。

>>116
うんｗ
と言うかリフレシュ入れてもそんな手間じゃないし
なんか懸念事項が残っているのはちょっとね・・・
って感じかな。

>>117
俺には３Dレンダラにのみ価値があるように見えるんだが。

独自フォーマットの動画再生したところで、メジャーフォーマット
に優ることは絶対と言っても過言でないほど無いように思う。

400x96ドットの画面

６４０X４００ドットの画面でヒイコラ言ってた時代からプロセッサの動作速度は
２０倍上高速になりデータバスも倍になった今日。
１９８０X１０８０の画面でもない限りグラフィックコントローラなんて無用だろ。

また一人、↑に素人が来たよ。
適当に相手してやってくれ。

↑3Dレンダリングと動画再生の区別もつかないやつが・・・

>>94
PROCYON とやらのスペックについて、なんら記述がないんだが？

最大フィルレート89Mpix/sって、PC100/133用のSDRAM(K4S561632E-
75TC)をCPUコアと同クロックで89.45MHzで動かしていて、メモリの
バス幅16bit＝ピクセル(画素)のビット数16bitだから、89Mpix/s
と称しているだけでは？

SDRAMのデータシート見るとデュアルポートではないし、実際は
この環境で最大フィルレートで書き込むと、表示コントローラ側
から一切アクセスできなくなるはず。

重箱のスミをつつけば、バーストアクセス中を除き、SDRAMの制御
サイクルやリフレッシュが入るし、そもそも89.45MHz動作のNiosII
コアじゃ、89.45M word/sでの連続メモリ書き込みもできないでしょ。

動画再生って、正確には動画再生支援機能だと思うけど、具体的
には、CPUがメモリ上に置いた圧縮動画データのポインタをGPUに
渡せば、あとはGPU自体がバスマスタとなって圧縮動画を取りに
行って、GPU内部で勝手にデコードしてVRAM画素に展開するような
機能を指すのでは？

動画再生能力がNiosIIコアの性能に依存するらしいことを書いている
ので、PROCYON 自体にそんな機能はないように思える。

3Dについても、機能や処理速度はともかく、オブジェクト表面に
テクスチャメモリから、テクスチャを貼るといった基本的な3Dの
描画機能はもちろん、古典的GPUのμPD7220に相当する、単純な
直線描画や円や円弧の描画、単色での閉領域ぬりつぶし機能がある
わけでもないように思えるんだが？

>>123
でかい口を叩くのはあの動画作った奴以上のインパクトを与えてからにしたらどうかなと思うのは俺だけだろうか？

ファビョッちゃうから静かに同意してあげた方がいいよ

>>123
そうですねー

＞でかい口を叩くのはあの動画作った奴以上のインパクトを与えてからにしたらどうかなと思うのは俺だけだろうか？

こーゆー理屈で似非科学は布教してきたのだから、疑わしい物を叩くことを非難することが
怪しさの証明である。

>>126
似非科学は現実には動かない（いんちきやトリックで動いてるように
見せてるだけ）。

あれは現実にあのデバイスできっちり動かしてるだろ？
裏にPS3がいて画面転送してるとかインチキしてるならともかく、
あのセットでちゃんとやってる。

>>123 に、知ってるようで実は素人な
ある意味、最悪な奴が来たぞ。
適当に相手してやってくれ。

単に、展開済みの動画データファイルを流し込んでいるだけ(『もうすぐ
DOSが起動しそうです。』の動画版)の可能性もなくはない。

どっちにしろ、何を根拠に「3Dエンジン」とか「動画再生」と称して
いるのか、どこが「借り物」でどこが「自前」なのかも判らん。

個人的には、3Dかどうか以前に、描画エンジンって言うと、多機能か
どうかはともかく、最低でもハードウェア単体での描画機能のあるコント
ローラを指すものだと思ってたので、「えっ？」ってのが第一印象。

たとえが古いが、6845(CRTC)と、HD63484(ACRTC)やuPD7220(GDC)との
違いみたいな。

結局、公開されている情報からは、3D描画を含めて、全部ソフト任せで
処理しているとしか思えないけど？

しかも、独自のCPUコアやアーキテクチャを使っているならともかく、
無償公開され、動くことが判っているCPUコアとそのソフト開発環境を
使って、容量が大きなFPGAに実装しただけ。

あらかじめ、PCのDOS上で、VGA画面などで開発したCソースの3D関連の
コードを、MSX(Z80コンパチ)や、Nios�Uに移植しただけでは？

あんまり張り付くと粘着扱いされそうなんで、このへんでサイナラしたい。

>>129
俺も、３D描画関連はソフトでやってるんじゃないかと思う。

ただ考えてみれば、あの程度のクオリティのものを今の時代
作ったところで、さほど意味はない。　パソコン屋に行けば、
もっと高性能な本当のハードウェアレンダラＧＰＵを載せた
グラボが１万も出せば買えるからな。

>>130
あれがすごいのはnVidiaやAMDが裸足で逃げ出すような超性能を実現したからじゃなくて
ハードからソフトまで全部自分でやっちゃったとこだと思うんだけどね。

ま、描画性能も、価格対性能比も、消費エネルギー対性能比も秋葉で売られてる適当なグラボより
はるかに劣ってるんじゃない？

だから一人で作ろうがなんだろうが大したことじゃないと君等が思うなら
残念ながら僕と君たちとは同じ価値観を共有できないんだろうね

本人もここを見ているから、もっと書け

ニュースでIGLOOの消費電力が凄いと言っていますがそうなの？
それ以外でも偽っていませんかね？
アルテラ、ザイリンクスの対応は良いですがアクテルは問題外。
代理店（T）に確認したけどアホな回答しかできない人でした。
この代理店ってやる気あるの？

どこの代理店だった？
おいらの場合は代理店にスタータキットのオーダーをかけて見積もり依頼したらそのままなんの応答もなかった。
Ｊで始まる会社だったよ。
Actelはデバイスが悪いんじゃなくて、代理店がいくない。

>>134
おいおい、販売代理店J車とT社の２社しかないんだから
モロに言ってるのとかわんねーぞ（ｗ

イヤマテ、名古屋営業所かもしれんし

>>131
俺は一人でやったって事以外にも価値があると思うよ。

公に出来る使い廻しがなければ。

そうそう。
FPGAやCPLDで、市販の高性能GPUの負すのは、難しいだろう。
金と根性をかければ可能かもしれないけど。

FPGAにVGAを表示させるのがついてるのだが、いかんせんPinにR,G,B1bitずつと水平垂直動機しかないのだが、
色しかないのだがどうにかして階調をつけて色数を増やせないか？

ディザ表示にして遠くから見るとかはどうでしょうか？

>>139
既製品の改造なの？
ディザとか誤差拡散とか使ってソフト的にやってしまう
のが一番簡単かも。

アナログRGBって、1Vp-pだっけ？
なーんか面倒くさい割に大したことにならないような気がする。

>>139
空間ディザと時間ディザを組み合わせて多階調/粒状感低減に挑戦。

ディザリングがよくわからないがやってみるお！

マジック・ザ・ディザリング

Altera-Quartusで、
FastInput/OutputRegisterを全pinデフォルトONにする設定はありますか

>>145
max時代の古いバージョン（ナンバーは忘れた）ならできたような気がするが、最近のバージョンは無理。
でもコピペするだけだから、ピン毎に設定する仕様でも大して困らん。

>>146
ありがとうございます。
そうですね、コピペでさくっとやっちゃいます。

「FPGAボードで学ぶ論理回路設計」（CQ出版）の基板をノートPCから使おうと思っています。
基板は RS-232C（25ピン）のパラレルでPCに接続することになっているので、
PCカードのRS232C（9ピン）を25ピンに変換しようと思いますが、大丈夫でしょうか？

>>148
駄目

http://www.cqpub.co.jp/hanbai/books/33/33461.htm
を見ると、プリンタ(LPT)ポートと書いてある。

>>149
ありがとうございます。こういうのが必要なんでしょうか。
http://www.ibsjapan.com/SPP-100.htm

http://www.compass-lab.com/STK_CAN/ParaCard.htm
これを注文してみました。

>>150
駄目
電力不足で失敗する可能性大

こういうシリアルやパラレルの変換器が使えないのは本来の使い方じゃない使い方をするからなのかな

>>152
駄目じゃないよ。SPP-100でその基板使えてる。
もともと外部電源必要だし。
> ACアダプタ
> 　(出力電圧DC5Vまたは6V，出力電流400mA以上，EIAJ統一極性品)

「FPGAボードで学ぶ論理回路設計」（CQ出版）の基板に、
JTAGコネクタとFLASHをつけた人いますか？

多分、Xilinxから出てるプログラミング用ケーブルを使えるようにしてやれば、
最近のプリンタポートがないPCでも使えるようになると思うのですが。

>155
自宅では、XCFとJTAGコネクタ（千石で2mmピッチの2列コネクタをぶったぎって）
を実装して、USB-ダウンローダでダウンロードしている。

XCFを実装したときは、１箇所JTAGのTDIとTDOを倍パスしているジャンパピンを
パターンカットするんだぞ。

「FPGAボードで学ぶVerilog HDL」の話なのか？
別にいいんだけど

>>156
JTAG対応にすれば、Xilinxのケーブルが使えるようになるんですね。
サンクスです。

>>157
書名を間違えていました
「FPGAボードで学ぶVerilog HDL」の話の話です。

了解です。最初Alteraにxilinxのケーブルって、釣りかと思ったｗ

「FPGAボードで学ぶVHDL」かって2日で飽きた俺がいる。

というかあれ金の無駄

>>160
amazonで注文してwktkしてる俺にあやまれ！

161ってバカだろ・

おーい　皆！　バカがいるぞ！

ばーか、ばーか

　　　／⌒ヽ
　　/　´_ゝ`）すいません、バカが通りますよ・・・
　　|　 　　/
　　| /|　|
　 //　| |
　Ｕ　 .Ｕ

小学生かよ．．．

FPGAの学校みたいなのないの？2週間講義とか

セミナー池

>>167
セミナーがないかどうかきいてるんだが

そらあるだろ

さすがに言語の最初から教えてくれるセミナーは知らんが…どこでやってるんだ？

代理店の無料セミナーもあれば、学校がやってる社会人相手の有料セミナーもある。
このスレに出入りしてるくらいなら前半は死ぬほど退屈だぞ。

そうなのか、でも自分はLEDチカチカやADやDAコンバータの相手ぐらいしか出来ないんだけど
MicroBlazeあたりのセミナーってどれぐらい出来る人間を対象にしてるんだろ？

4月にQualtusIIの講習会に行ってきたんだ。
HDLを知ってるのが前提と募集されてるやつだったんだけど、主催者の方は
新人が押し込まれてきた可能性も考えてたみたいでHDL知らない人はいないか確認してたよ。

だから行くだけ行って、すみません、実は分からないんですって泣き付いてみてもいいかもね。
向こうも石買ってくれる可能性の高い客な訳だからむげにはしないだろう。

つか、HDLくらい入門書買ってきて無料ツール落として遊んでれば大体分かると思うんだけどねぇ

無料ツールがあってもX社スターターキットのDDRSDRAMやLANコントローラは弄れないと思うんだ

>>174
DDRSDRAMやLANコントローラの制御方法などは別の話じゃね！？

そこらへんは制御についてのセミナーとか有るのかな？

MicroBlazeとかのセミナーだとDDRやLANコントローラはIPコアを使ってとか
システム設計の方の話になるんじゃなかろうか。

>>174
自分でコントローラくらいは作ろうと思えば作れるっしょ。
けどそれはVHDLとかの知識じゃなくて対象チップの知識があるかどうかだと思う。

FPGA仕事でやることになりそうなので「FPGAボードで学ぶVerilog HDL」をネットで買ったんだけど
ACアダプタとパラレルケーブル別途に用意しなければいけないのね
DC5Vor6V、400mA以上はいいけど、プラグがちゃんと合うのか不安だなあ
EIAJ統一極性品っての買えばあうんですか

>>179
アダプタのほうは
ttp://d.hatena.ne.jp/yaneurao/20080225

> この電源アダプタとしてPSP用の電源アダプタが使える。100円ショップで売っているパソコンのUSB端子からPSPの充電をするケーブルも使える。

だそうです。

>>179
ヨドバシのオーディオコーナーに２０００円くらいでたくさんあった。

>>181
ジャンクやなら300円くらいの価値

巷に出回ってる XILINX用 JTAGケーブル見ると
ほとんどの場合、74HC125なわけだが、
ttp://d4.princess.ne.jp/hardware/xilinx/iMPACT.png

代わりに 75HC04 などほかのロジックICで等価回路組んで使うのは電気的にＮＧなんでしょうか？

論理反転するだろ。
125は主にバス用の単なるバッファ

>>183
斜めなレスになってしまうんですが、
JTAGケーブル上（？）のレギュレータと、ＰＣ、ターゲットの
電源を繋いでしまう設計はいかがなものかと思うのですが、
いかがでしょう。

>>183
244で作ったよ。

>184 74HC04はNOTゲートだから2段重ねが必要というのは認識して升
4069とか74HC08とか昔ＣＲ発信用に買い込んだ在庫があるから、それでつくれるのかな？・・・と。

>185 良く知らないのですが、通常は電源はターゲットから取るのがいいんですかね？

>186 74HC244もバッファですね。
NOTとかNANDを組み合わせてバッファ作って使えるのか？ってのが趣旨です。

>>187
作れるでしょ？
多段にするほど遅延が増えるけど

単なるバッファじゃなくて双方向のバスに対応する必要があるだろっての

それと昔このスレでもあったが、5V,-3.3V混在で、
HCだとだめで、LCXでうまくいくとかいろいろあったのにまた繰り替えすのかいってこと。
電圧混在、バスってことならLCX125 or 244でやるだろ普通

74HC125は確かに３ステートバッファだけど、
回路図見るとGND固定だから双方向は関係ないよ・・・ね？

>>187
・複数の電源回路の出力をダイレクトに接続するといろいろと問題があるかと思います。
・電源（信号）の電位がＰＣ＞ターゲット（ＪＴＡＧ）であれば、
　電源より高い電位の信号を受けられるバッファを使って
　　ターゲット側の電源を使うのがすっきりするかと、、、
　　ターゲット側に電源より高い信号突っ込むリスクも回避できるし、

私は秋月で安く売ってたＶＨＣ２４４使ってます。

またパラレル4買えとかいうアホ現れないかな

>>191
だね。全部一方向にしか信号出さないからその制御は不要です。
単なるバッファ。

Di4点、Do4点程度のﾘﾚｰｼｰｹﾝｽの置き換えなんだけど
PLCで組むほど大げさでもない。
CPLDとやらは全くの未経験なんだがこの際、勉強してみようかな〜
と思っているうちにGWが過ぎ去ってしもたorz
しかたない、またﾗﾀﾞーで作ろうっと

何度も言うけどパラレル3が鉄板ですよ！！

＞193 ：774ワット発電中さん：2008/05/06(火) 00:18:48 ID:IwQPz87K
＞ またパラレル4買えとかいうアホ現れないかな

アホは酷いだろ。安いＵＳＢのが出回る前の時点ではあれが最強であったんだから。
しかし、一度も使っていない事実を省みると無駄な出費であった。

ｌｉｎｕｘで自作ローダーの俺はいまだにパラレルorz

ちょっと相談。
うちの会社はFPGA の受託開発してて、俺がソフト担当で同僚が FPGA を担当してる。
で、同僚がバージョンアップするたびに、必ず動作がおかしいところが出てて、毎日が一進一退。
本人はがんばってやってるんだけど、ドキュメントも更新してないし、ある資料といったらレジスタマップぐらい。
FPGA の規模が大きいくなってて、本人もちょっと飽和気味。

今後の事を考えると非常に不安です。

ドキュメント・設計書は今後ちゃんと書かせることにしますが、
FPGA の設計技法・デバッグ技法について書かれた定番の本ってないでしょうか？
あれば本人に読ませて、ちゃんと勉強させたいと考えてます。

本人も、有能ではあるのですが独学で FPGA を学んで、そのままごり押し状態で
ここまで来てしまったので、系統だった開発が全くできていません。
周りに FPGA ができる人もいない環境で仕事をしていたので、あまり他の人の目で
厳しく指摘されたりすることもなく、成長せずに来てしまっているのです。

何か本人の役に立つために、良い FPGA 開発開発技法の本などないでしょうか？

ドキュメントを書かせて設計レビューを貴方含めて行うようにするだけでだいぶ違うと思うよ。

FPGAの受託開発してるのに、担当者は一人かよ！www

>>199
テストベンチはこさえてる?

>>200
一般的な開発の手順を踏むのがまず最初の第一歩ですね。
先ほど本人ともちょっと話して、まずはドキュメントとレビューをすることにしました。
ドキュメントは UML で書いてみるつもりです。

>>201
ソフト主体の会社なのです。

>>202
テストベンチは作ってやってます。ISE でコード書いて、ModelSim でシミュレーション。
ModelSim がフリーのやつなので、遅いって苦情言ってます。←ここは同情・・・

FPGA 開発 ( Xilinx ) だと、ISE+ModelSim が一般的な組み合わせみたいですね。
ソフト開発だと、最近 TDD という手法が流行ってますが、FPGA にはこういう
単体テストの一般的な技法ってあるんでしょうか？
本人は、ModelSim でテストベンチかけて、これでおｋと言ってますが。

> UMLで

・記法より、どのような内容のドキュメントが必要なのか、
　（※特にソフト側ハード側担当者間で議論するためには
　　　どの様な内容が必要か）
・テスト手法より、ソフト開発側で受け入れるには最低限
　どのようなテストを通っている必要があるのか、

を議論（レビュー)しないと工数だけいたずらに増えてしまう悪寒。

>>203
変なデグレを頻発させるようなテストベンチは意味なかんべ?
ちなみに俺も本業F/W.

その同僚くん、社外でもいいのでおしゃべり相手いるのかな?
外の空気に触れるだけでもずいぶん違ってくるぞ。

なんかいろいろ基礎が抜けてる悪寒

>>205

　同感。外注先が無いのなら、近くの学校（大学、高専、ポリテクなど）や都道府県の
支援センター（工業技術センターなど）に相談しても、基本的な部分での誤りには
気付かせてくれる。
　ソフトやはぬいぐるみ相手にでも話すことで、問題点に気付くことさえある。
要は、視点を変えるキッカケを見つけないとつらい状況になる。

>>199
『ADVANCED FPGA DESIGN』とかはどうかな。
FPGA開発の一連のフローが判り易く解説されており、参考になります。

回路設計におけるテストの概念は、ソフトウェアのそれと違うよ
特に流行りのアジャイルなんとかみたいなノリとは全然違う

>>203の同僚君はソフト屋としては有能なのかもしれないが
回路設計屋としては基礎ができてない可能性あり

>>199
>同僚がバージョンアップするたびに、必ず動作がおかしいところが出てて、毎日が一進一退。

　バージョンアップというのは、どのようなことを意味していますか？
回路の見直し？高速化？機能の追加？
　必ず動作がおかしいところ、って具体的にどういったことですか？
今まで動いていたものが動かなくなる？ 追加した機能が能書きと違う？

　ソフト屋側として、レジスタを叩くだけで、あとはFPGA側が全てお任せで
処理(まあ、それが普通ですが)と言うのなら、テスト用ソフトを渡して、
「全部パスするまで、俺に投げるな！」と言ってやるだけです。

>ドキュメント・設計書は今後ちゃんと書かせることにしますが、

　誰か、当人以外にそれを読んだり、チェックしたりする人(もちろん
ハード屋)は確保できますか？ できないなら、まあ、時間の無駄ですね。

>ドキュメントは UML で書いてみるつもりです。

　まあ、そんな「ポンチ図」で上手く行くなら、回路設計者は皆、UMLから
設計を始めますよ。ソフトって、まあ、いい加減な「ポンチ図」から始めても、
処理的かつ時間的に区切れますから、バグとかの原因を見つけ易いですが、
ハードは、あっちこっちが同時に動きますから、バグは露見しやすいですが、
原因を見出すのは、詰め将棋のような思考が必要になります。

>FPGA の規模が大きいくなってて、本人もちょっと飽和気味。
>系統だった開発が全くできていません。

　ソフトもハードも、最後には「管理する能力」が問われます。系統だった
開発ができないのは、結局、管理する能力に欠けるのが主因です。よく絵画
の天才は、絵を左上から描き始めて、右下のサインで終えると言いますが、
同様に、プログラムの天才は、系統もへったくれもなく、いきなり書き出し
て、コンパイルして一発で動かしてしまいます。が、凡人の我々には、そんな
芸当はできませんから、あちらこちらのバランスを取りながら、徐々に全体を
作りあげるしかありません。でも、それとて管理する能力がなければ、規模が
大きくなった途端、どこかで破綻します。

>何か本人の役に立つために、良い FPGA 開発開発技法の本などないでしょうか？

　そんな魔法の本を探す前に、本人の開発フォルダを除いて見ましょう。
Test1, Test2, Test3, Test4, Test5…などと、似たような名前のフォルダ
が並んでいて、「このフォルダは中身なんだ？」と聞いたら、「Test15の
改定バージョンだ」とか答えたりしませんか？ 人間、通常、3つを超える
フォルダの中身を同時に管理することはできません(＝Test3,4,5 の中身に
集中したら、Test1や2の中身なんて忘れ去ると言うこと)。

>>209
>本人の開発フォルダを除いて見ましょう。×
本人の開発フォルダを覗いて見ましょう。○

勝手に削除したら、怒るよね^^;)。

っ「ここはいい、削除は俺に任せてお前は早く作れ！」

>>209
んなこたぁ言われなくても分かるだろ。
おまいさんの言ってることは、正しいと思うが役に立たん。
上から目線の評論家乙。

>>199

レジスタマップだけじゃだめだろう。
回路規模が大きくなっているならブロック図も必要。
ブロックごとの機能説明とタイミング図などもあったらいいけどバグ対応で手一杯かな？
開発中は清書とかはなくても良いから、手書きの設計資料とかはスキャナで取り込んで履歴を残すようにするといいよ。
履歴が残るとなると本人も簡単なミスは減るのでおかしな動きはなくなると思う。

バージョンアップでトラブルが出るのは検討が足りない事で発生しているから、レビューをやって修正履歴を残すようにすればいいと思う。
レビューは他人を巻き込むので修正点や修正方法などの事前確認ができるし、その結果バグが発生した時には原因などを記録するようにするのがいいよ。

あなたが内容を理解できなくても、バージョンアップでの修正点と実記でのバグの原因などを書かせる事でバージョンアップするたびに発生する原因がどこにあるか判断できる。

お勧めの本を読むより、ちゃんと設計できる人と一緒に何か開発するとすごく勉強になる。
たまには客先に出かけて一緒に開発するような案件を取るのも良いかもね。

>>212
>んなこたぁ言われなくても分かるだろ。

　そう言う人間に限って、この基本的なことが分かっていない。

>おまいさんの言ってることは、正しいと思うが役に立たん。

　正しいが、役に立たん？　よほどヒネた開発方法を取ってるんだろうねー。

>上から目線の評論家乙。

　只の評論家なら、掲示板を通して、見たこともない代物のバグ取りの相談
になどのらん。そんなことしたら、すぐに馬脚を現すことになるだろ？

>>213
>開発中は清書とかはなくても良いから、手書きの設計資料とかはスキャナで取り込んで履歴を残すようにするといいよ。

　本人の記憶力の問題ですが、以前の失敗をすっかり忘れて、同じ失敗を
繰り返す人は、どう失敗したかをノートにメモ書きするようにした方が、
良いですね。問題は、バグで頭に血が上ってしまって、メモすることを
忘れることですが。

>お勧めの本を読むより、ちゃんと設計できる人と一緒に何か開発するとすごく勉強になる。

　もっとも手っ取り早く、確実な方法と思いますが「ちゃんと設計できる人」を
どう見つけ出し、どう一緒に仕事をするかが問題です。また、ある程度の経験が
あると、本人にも「ミョーなプライド」が出来てますから、相手の言うことを
素直に聞けるかどうかが問題です。ほら、直ぐ

>>212

のような反応が返ってくるでしょ。これが「ミョーなプライド」の具体例です。

>>212
あの「くり」氏だから...
こいつの上から目線指導は、他の掲示板でも見かけるから
無視が良いよ。

>>215
>あの「くり」氏だから...

　お々、知ってくれているのかい？

>こいつの上から目線指導は、他の掲示板でも見かけるから

　基本的にFPGAインフォーメーションでしか、名(迷)指導はしていないのだが。
これを「上から目線」と感じるのも「ミョーなプライド」の一例でしかない。
東洋人に多い精神年齢の低さかな？

>無視が良いよ。

　無視で結構！大体、２ちゃんで相談しても、ロクなレスが来る訳ないし、理解
出来る香具師も少ないし。

>>215

　この場合、最初の質問者がマジなら、当人がどう取るかだ。

>無視が良いよ。

　２ちゃん風にレスするなら、「ロクなレスを付けれん外野はすっこんっでろ」
が正しいかな？

>>217
自己紹介ﾖﾛ

>>218
>自己紹介ﾖﾛ

　えっ？私？ まんどくさ。知りたかったらFPGAインフォーメーションのBBS
過去ログを「くり」で検索してちょ。

http://www.fpga.co.jp/cbbs/srch.cgi?no=0

現ログは、管理人が死んでるらしく、激安(偽)ブランドの嵐。

すみません、教えて下さい。
電気の知識は中学高校程度、電子工作すらしたことの無い新人教育向けになにか分かりよいFPGAの教材ってないですか？

>>220
VHDL,Verilog覚えればとりあえずおｋ
あとは論理回路とか

>>219
そう言わずに自己紹介ﾖﾛ

>>220
>電気の知識は中学高校程度、電子工作すらしたことの無い新人教育向けになにか分かりよいFPGAの教材ってないですか？

っ DE2。

ttp://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=39&No=30

取り合えず、電子工作は避けて、ほとんど大概の事はできる。サンプル・チュートリアル優秀。
優秀すぎて、逆に突き落とすことになるかも知れないが。

(電気的な通信の)仕様等を分ってる奴がフムフム言いながらやる分にはいい教材だと思うが
高専でもない中高程度の知識って、（電圧やら電流やらの計算しかやらないんだから）はっきり言って0だろ

FPGAボード渡すより先にまずはAND,ORを教える所から始めないと駄目でねーか？

ぶっちゃけLATTICEのSERDES内臓デバイス採用者
いたらちょっとこい。

>>224
俺もそー思う。ブレッドボードとTTLが付いてるセットのやつあるじゃん。
あれで慣れてからでも遅くないよ。

>>224
>FPGAボード渡すより先にまずはAND,ORを教える所から始めないと駄目でねーか？

　Quartus上のスケマで教える。先にLEDをつなげれば、よりダイレクトに実感できる。
何より、物理的に配線する必要がない。

>>226
>俺もそー思う。ブレッドボードとTTLが付いてるセットのやつあるじゃん。
>あれで慣れてからでも遅くないよ。

　TTLをキチンと動かすにはそれなりの知識が要るし、第一、今時、そんな
温故知新から始めていては、慣れる頃には30過ぎてる。

>>227
貴方はfpga.jpの関係者？

>>228
>貴方はfpga.jpの関係者？

　fpga.jp？ 何それ？ www.fpga.or.jpか？ まあ、何かの団体だろうが、この業界、
「jp」と来ただけで、箸にも棒にもかからない代物だってことだけは分かるが。

　何で、そんなに詮索したがる？

>>229
ブログとか情報HPとかやってないの？

> 何で、そんなに詮索したがる？
面倒見良さそうだから、誰かな？と。

いまさら.comで「ドッと混む」訳ですね、わかります。

>>230
>ブログとか情報HPとかやってないの？

　そんな暇人じゃねーよ。

>面倒見良さそうだから、誰かな？と。

　最近の「くそガキ」どもは、面倒見の良さを「上から目線」と言うのだそうな。
幼稚園の先生が園児のオイタを、「何々ちゃん、いけませんよ」と指導するがごとき
状況を非難して、「上から目線指導」だの「評論家乙」だの、ホザかれてもねー。
　つくづく、レベルの低い国になったもんだ。

>>232
何かつくって発信した方がいいんじゃない？

あ、俺は「た」だよｗ

>>233
>何かつくって発信した方がいいんじゃない？

　何のため？ 例え、作ったところで、くっ付いて来れるレベルの香具師なんて、日本には
1ダースもいない。

>あ、俺は「た」だよｗ

　と言われても…???

>>234
知るわけないよなｗ
俺、JTAG-ICE作ってんだよ。

これ出来たら、デキる奴と何かやりたいな〜と、思ってさ。

くっ付いて行きたい人も居ないので…

はっきり言ってここに居る意味無いですよ。
よっぽど暇人なんですね＾＾

>>236
あー俺？
まぁ暇人と言われれば、そーなんだけど。

実装仕様とか考えながら、たわいもない話をするには
良い場所だと思ってね。

>>235

>これ出来たら、デキる奴と何かやりたいな〜と、思ってさ。

　スーパ・スカラーCPUにでも組み込むか^^？ まあ、そこそこ実用レベルになったら
教えてくれ。

>>238
りょーかぃ。
また声掛けるよ。

>>236
>よっぽど暇人なんですね＾＾

　たまーに、息抜きするのに、無粋なこと言うなよ。

>>240
俺はいつも息抜きしてるけどなｗ

ｺﾃきもいです。

確かに、ここでコテはキモぃだろうなｗ

自重汁ｗｗ

そういや、FPGAのほう、壊れてたな。

>>245
ほんとだ。たまにまとめて読んでたのにな。
そのうち復活するか。

　

http://pc11.2ch.net/test/read.cgi/prog/1202430745/l50

何かさ、>>248 な感じで俺に付きまとう人がいる。
俺に付きまとう理由のある人がいるんだよ・・・
誰なのかなぁ。　わかんね。

こんな感じで。
http://science6.2ch.net/test/read.cgi/denki/1072102432/682-708

FPGAとマイコンってどう違うの？

>>230,233
人にいろいろ言う暇あるならどこかで発信しているんだろう。
ぜひurlをうｐして欲しい所なのだがそこまでは暇じゃないんだろうな。

>>250
よく使う回路がもともと入っていて、それをどういう順番で使うかを
プログラムするのがマイコン。

ある程度自由に決められる回路の元が入っていて、それをどのような
回路にするかプログラムするのがFPGAとかのPLD。

LATTICEを使っているやつはいねーのかよ。
くずが。

>>253
Latticeって、どこで買えるの？
昔GALなら使ってたなぁ。。。ｗ

http://pc11.2ch.net/test/read.cgi/prog/1209262884/421-

xilinxのページでISE9.2 foundationを落とそうとしたら、見つからないんだけど
消えちゃったんでしょうか？

>>199
ちょっと読んでて気になったんだけど、
> ドキュメントも更新してないし、ある資料といったらレジスタマップぐらい。
> FPGA の規模が大きいくなってて、
FPGA の規模が大きくなっているのは、
機能が増えているから規模が大きくなっているのか、
それとも機能は変わらないけどうまく動かないから規模が大きくなっているのか
どっちなんでしょう？
前者だとすれば、実装すべき機能が決まっていないことが要因の一つのような気がするし
後者だとすれば、回路設計としてあまりいい方向には進んでいないと思う。
（機能が同じなら回路は小さいほうが良いと思う。）

>>249
>>248とは別人だけど、俺の主観はこう
俺が見てるスレに現れたときは、JTAG-ICEの宣伝！と儲け方教えて！と協力者求む！
とかのカキコがメインって感じでうざく感じてた

現物出してないし、使う人がいるかどうかも
わかんなぃから、そこまで意図してた訳じゃ
無かったんだけどね〜

しかし、気持ち悪い事には変わりない。

結局他人がどう思うかだから

>>260
何かを見て、どう思うかは人それぞれだし、
いちいち気にしてたらキリがないよ。
前にニコ動で３Ｄエンジン公開してた人と同じだよ。

>>235

んじゃ、たけくんがいつも気にしているN氏に弟子入りして
一緒に何か作れば？
いいもの出来そうだけどな。

>>262
そうだね、似たようなものを作ってるって点では
興味あるけど、最近はあまり気にならなくなった。
弟子入りかぁ・・・　弟子入りするなら、もっといい
ところに入るよ。

262ってスゲーイヤミだな。
どうかんがえたってナイトウに弟子を育てる器量はないだろ。
持ち上げて自滅させるのが関の山ってタイプだな。

たけ君よ、ＡＲＭのＪＴＡＧデバッガのレクチャー記事でも書いてくんない？
漏れを始め、喜ぶ人はイパイいると思うんだ。
漏れは、ハードコンソール作りたいんだけどドキュメント読んでも？？？？状態なんだよ。
着想はＡＲＭスレに書いてるから記が向いたら見てくれっか？

あとさ、思いついたのがあるんだけど、「昔のＩＣのチェッカー」
６４ピンまでのＬＳＩに規定の信号食わせて然るべき信号が出てくるかチェックする装置。
ＦＰＧＡ使えば楽勝でできるべ？
8008とかオクに出す際オマケとしてなか専用にとか考えていたんだけど汎用に作れたらそれ自体
需要あんべ？

相談した >>199 です。
プロバイダ規制されたりなんやかんやで、返信が遅くなりましたm(__)m
少しずつ返信します。

>>204
ご指摘ありがとうございます。
UML やテスト手法にこだわって、本当に必要な事を忘れないようにします。
UML と書いたのは、流行りものだからというわけではなくって、一番分かりやすいかな？と
思って書いたまでです。
FPGA/ハードの分野に詳しくないのですが、回路設計する場合の表記法のようなものって
あるのでしょうか？

>>205, 206
>その同僚くん、社外でもいいのでおしゃべり相手いるのかな?
>外の空気に触れるだけでもずいぶん違ってくるぞ。
さすがお見通しですね。現在彼が相談できるような相手はいません。
私が話を聞いてアドバイスしたりしますが、ソフトの頭で話してしまうので
彼を苛立たせてしまうこともあります。
私も、彼が外部の話ができる人を見つけるように常々言っているのですが
どうも腰が重いのか、やり方がわからないのか全く外の人と接触を
しようとしないんです。
彼を、前の会社の上司 ( 回路設計技術者 ) に引き合わせて、相談にのってもらい
今後もいつでも相談に乗ってくれる、とまで言ってもらいましたが、
彼は積極的に相談する様子はないですね。

FPGA の人が集まるオフ会ってないですか？

小学生じゃないんだし、そこまでお膳立てしないとダメなら本人にやる気がないんじゃないかな・・・

>>207
本の紹介ありがとうございます！
ぐぐって調べてみましたが、基本をしっかり押さえている良書見たいですね。
さっそく彼に薦めて喜ばれましたが、もう忘れているみたいです orz

>>208
>同僚君はソフト屋としては有能なのかもしれないが
>回路設計屋としては基礎ができてない可能性あり

彼は VHDL は独学でやってますが、いわゆる回路 ( 抵抗とかコンデンサとか ) は
ほぼ何もやったことはないと思います。
なので回路設計屋というよりも VHDL 屋という状態と思います。

>>213
お言葉ありがとうございます。
彼も自分のバグ対応で手いっぱいで、レジスタマップだけ更新できている状態です。
>> 213 でアドバイスして頂いた内容は、現在精神的余裕もなく彼一人でできそうもないので、
出来るだけ私も協力して、良い方向に行くようにして行こうと思います。

>>257
当初想定してた動作仕様の大幅な変更があったのが、直接の原因です。
当初の設計も大幅に変えなくてはならない状態の中、以前の設計を引きずったまま
新仕様に対応しようとして、次から次へと・・・
という感じです。

私自身 FPGA は、よく分からない世界で何かヒントになれば、と思いここに書かせて頂きました。

プロフェッショナルの皆様を苛立たせてしまう書き込みかもしれませんが、私自身はアドバイスも頂けて、
非常に感謝しております。
ありがとうございます。

>>266
やる気はあるようなんですが、回路設計の技量にかけているところがあっても、それを本人が認識していないようなんです。
いつも最善を尽くしてくれるんですが、自分で勉強したり人との交流の中で成長していったり、ということが出来ないのかな？と思います。

例えば上で紹介してもらった本も、本人は読む気はあるんですがまだ買おうともしてないです。
どうして？と聞くと、決まって返ってくるのは「読みたいんだけど、時間がない」という一言ですね。
経費で買えるのに。

本当に好きな人って、本も自分で買って、休日も勉強したり自分で作ったりしてますよね。
そういうところが全く欠けてるんです。

>>268
>本当に好きな人って、本も自分で買って、休日も勉強したり自分で作ったりしてますよね。
これと仕事ができることとはちがうっしょ。

いっそキミが勉強して彼の代わりにすべてやってみたら?
せっかくこのスレに来たんだし。

ソフト脳と違う考え方が身に付くと幅が広がるよ。

１９９氏の会社は何故そんな体制で回路開発の案件を受注できたのだろう、、、、

発注先からは体制のことなんて見えないからじゃないかな。

発注側はある意味被害者だから仕方ないけど、、、
担当者の問題というよりは、受注側の体制とか組織文化に
問題があるように感じたので、、、

大手企業でヌクヌクならいざ知らず、
中小企業（と仮定して）のエンジニアは
休日は自力で勉強するぐらいの積極性がないと
仕事を失うぞー

>>264
レクチャーはしないよｗ　OOCDとかのソース読んでみるのが
近道かもしれないね。

昔8080とか載せてたAltairとかIMSAIとかと同じイメージだと
思うんだけど、あの頃の石と違って（例えばZ80も似たような
感じだけど）、パイプラインもあるし、コアによってはキャッシュが
載ってたりするから、メモリから読み出してるアドレスと実行アド
レスが一致しなかったり、イメージと違ってたものになりそうな
気がしない？

ＩＣチェッカーはハード作るのは難しくないけど、その後が大変。
対応チップのデータベース作らなきゃならないでしょ？　これが
大変。　電源は何番ピンに何ボルト、ＧＮＤはこのピンで、何ピンに
こんな信号入れたら、何ピンから信号が出てくる・・・　って感じで。

電源も７４シリーズだけに対応とかだったら、察しが付きそうだけど
あくまでDIPに限った話で、最近は色々なパッケージがあるし。

ＤＩＰだけだったら、たぶん中国製っぽい既製品がそー高くない価格
で出てるから、それ買った方がいいよ。

>>273
そういえば、うちも体制表を偽装してた。
発注側にそれっぽく見せるために。


中国の地震で半導体関連に影響でたりするのかな

やっな　たけくんとも仲良くできないな。1人で遣ってろボケ。

FPGAでカメラを撮影しながら画像処理したいのだが、何かお勧めの本ありますか？

またお前か

>>279
サーセンｗｗ

>>277
人に尋ねといて、めちゃくちゃ言うねｗ

>>199
>同僚がバージョンアップするたびに、必ず動作がおかしいところが出てて、毎日が一進一退。
>今後の事を考えると非常に不安です。

　それで、現在、受けてる案件があって、納期が迫ってるとか、危機的状況
なのかい。それとも「今は、何もないけど、このまま行くとマズイだろうなー」
と漠然と感じているだけなのかい。後者なら、構わずにしばらく放って置く
という手もある。

>FPGA/ハードの分野に詳しくないのですが、回路設計する場合の表記法のようなものって

　回路図、シーケンス図、ブロック図といった、古典的だが確実な方法がある。

>私も、彼が外部の話ができる人を見つけるように常々言っているのですが
>どうも腰が重いのか、やり方がわからないのか全く外の人と接触を
>しようとしないんです。

　人見知りが激しい、対人恐怖症、鬱気味、ただの面倒くさがり、など考え
られるが、貴方とは、普通に接することが出来るのかね？

>彼を、前の会社の上司 ( 回路設計技術者 ) に引き合わせて、
>今後もいつでも相談に乗ってくれる、とまで言ってもらいましたが、
>彼は積極的に相談する様子はないですね。

　同僚君がその元上司を、どう思っているのか良く分からないし、そもそも
相談したってロクな答えを返せない無能な元上司と思っている可能性もある。

>FPGA の人が集まるオフ会ってないですか？

　この状況では、近くに都合の良いオフ会があっても、参加しようとしない
でしょう。

>当初の設計も大幅に変えなくてはならない状態の中、以前の設計を引きずったまま

　もしソフトで、そのような状況に落ち入ったら、貴方ならどうする？ 思い
切って、今までの設計を捨て去り、新たにゼロから書き直せるなら、貴方は
色々な引出しを持った優秀な設計者だし、度胸もあると言うことだ。同僚君に
は、複数の引出しと度胸はあるかね？

>>199
>やる気はあるようなんですが、回路設計の技量にかけているところがあっても、
>それを本人が認識していないようなんです。

　それは、自己の技量を客観的に評価する能力がないのか、それとも評価
しようとしないのか（＝天狗になっている）、貴方はどちらと思っている
か？

>いつも最善を尽くしてくれるんですが、自分で勉強したり人との交流の中で
>成長していったり、ということが出来ないのかな？と思います。

　どうも貴方の同僚君に対する評価は、「褒めたり貶したり」ですなー。
自ら勉強しない、成長しない人間が、最善を尽くしてるとは言えないと思うが。

>例えば上で紹介してもらった本も、本人は読む気はあるんですがまだ買おうともしてないです。

　それは、同僚君が貴方に対して「俺の仕事に口出すな」と内心、思っている
からでは？

>本当に好きな人って、本も自分で買って、休日も勉強したり自分で作ったりしてますよね。

　同僚君は、本当に現在の仕事を好きでやっているのかどうか？貴方は、どう
判断する？

　何れにしても、貴方の言によれば、同僚君を良い方向に持っていくのは、
かなり難しい、もしくは、かなり危ないショック療法が必要かも知れない。
　もし、貴方と同僚君との人間関係が良好で、同僚君の性格も、安易に人
を恨んだり、すぐスネたりするものでなければ、貴方から直接「君の仕事
ぶりでは、こっちは迷惑だ。もっと精進してくれなきゃ困る。今のままで
は、一緒に仕事をするのは御免だ。」とハッキリ苦情を言うのも、ひとつ
の方法。もちろん、上司を使う手もある。それが難しいのなら、暗に同僚君
との仕事を避ける方向に動くのが賢明だろうと思う。

>プロフェッショナルの皆様を苛立たせてしまう書き込みかもしれませんが

　もし、貴方がネタでなくマジで、この手の相談をしたいのなら、２ちゃん
は、あまり好ましい場ではないと思われる。もちろん、善良で優秀な人間が
出入りしていないわけではないのだが。

>>282-283
長いよｗ

>>284

　マジだからね。

>>285
マジなんだね。

マジになれるってのは、いいね。

>>278
AlteraのDE2なら、オプションでC-MOSカメラモジュールもあるし、VGAとビデオ出力も付いてる。
高いけど。

たけくんの受け答えがそーゆー反応を呼び起こしています。
実社会でも何度か似たようなことを経験していませんか？
意識してやっているなら何も言う事はありませんけど
「人それぞれだから」とか思っているのなら、考えを改めるべきです。

>>288
100%とは言えないけど、記憶にないから多分ないよ。

ｺﾃが出てくると雰囲気変わりますね。

イタい奴だと尚更

電池粘着よりマシｗ

↑
これ、俺。

なーんか、つまんないの。

ByteBlaster II と ByteBlasterMV のドライバをWindowsVistaに
入れようとしたけど、「指定されたフィアルが見つかりません」とか
言われてうまくインストールできません。
http://www.altera.com/support/software/drivers/dri-index.html
では、Vista対応になってるけど、実際ドキュメントはXPのままなんだよね。
成功した人いますか？

ドイラバは「Quartus II Web Edition ソフトウェア バージョン 7.2 & サービスパック 3」に
付属のものです。

>>267

> 当初想定してた動作仕様の大幅な変更があったのが、直接の原因です。
仕様の変更はどうして生じたのでしょうか？
仕様の変更が彼の責任であれば、彼が何とかすべきなんだろうけど、（安請け合いするのが悪い）
そうじゃなければ、彼個人の設計の技量というよりも、仕様の変更が出てしまうところに問題があるような気がする。
FPGAの設計って、1個ずつ積み木を積み上げていくようなもので、
頂点にあたる仕様が変更したら、土台から作り直さなければならない場合もあると思う。
そうそう簡単に設計を変えられるものではないよ。作り直すにしても、それだけの時間を与えられているのかな？
今出てる話を見る限りでは、仕様変更によるペナルティの一端を、彼が引き受けているように見える。

test

>>296
それはもっともだとは思うが、PCのソフトウェア開発の場合でも仕様変更に柔軟に対応できるように
書ける人と書けない人といる。

それはオブジェクト指向をきちんと使えているかだとか、モジュール化しているかだとか、再利用しやすい単位に
関数を分けているかだとか、そういう差なのだが。

FPGAでも同じじゃね？

>>298
FPGAは実際の回路を作るのでオブジェクト指向とかインスタンスとかはなじまない

>>299
　ハードでも仕様変更に対する柔軟性の差異はある。
基本は同期回路だが、各機能モジュールを出来るだけ独立した形で表現すれば
変更個所＝総て作り直し
のような形となり、実際に回路修正となる部分は意外と少ない。
　ただ、作り直しの部分の作業量はそれなりに大きくなる可能性もある。

Lattice、Actelを使う人はいますか？
ツールは使いやすいですか？
値段は安いですか？
対応はどうですか？

>>295
XPを使う

柔軟性を持った回路で仕様変更に対応していくことは大事だけど、
仕様変更が決定される場にVHDL屋の彼は一緒に参加してるんだろうか。

相手の真意が伝わらず決まった仕様だけが下りてくる状態だと
いつどこが変更になるか分からパッチワーク的な作業になってしまい
先を見越した設計が難しくなる。

ソフトとハード（FPGA）の差異というと、
ソフト＝コンパイル早い　ハード＝コンパイル遅い
ソフト＝同時に1個の命令を実行　ハード＝同時に複数の回路が動作
などなど、まあ他にもあるだろうけど・・・いろいろあって、
私はハードはソフトより柔軟性は低いと思う。
というか、ハードに柔軟性を求められるのってなんか違う・・・というか
あんまりそういう風潮は、よくないんじゃないかと。
ハードの長所というのは、決まった動作を確実にできるとか、そういうことで
そういう方面を追及したほうが、良いんじゃないかと思うのですが。
確実性と柔軟性は、かなり相反する要素だと思うので、
二兎を追うものは、じゃないけど、あんまり得策じゃないと思う。

あと速度と柔軟性も確実な両立は難しいよね
ある回路で確実に決まってるからここは式じゃなくてこの回路を入れるとか

ソフトはメモリの許す限りいくらでもインスタンスを生成できるが、
FPGAの場合、例えば乗算器が10個と決まってたら乗算器を使うオブジェクトの11個目のインスタンスは
実装を変えないとどうにもならなくなる

>>305
速度を追求しようとすると、どうしても回路を並列に動かしたくなるけど
シミュレーションが難しくなりますよね。
シミュレータがもっと速くなれば、色々なバリエーションの回路を作れるかもしれないけど・・・
あとは机上シミュで確実にできるように、脳を鍛えるくらいかｗ

>>306
基盤作ってから乗算器足りなくなったらアウトですからね・・・
速度が許せばLUTで自分で組むという手もあるけど。


ハード屋さんには私の言いたいことが分かってくれたみたいで良かったです。
ソフト屋さんに軽〜く、「出来るでしょ？」みたいに言われると、腹が立つというか・・・
VHDL屋さんの彼も、きっと同じような気持ちじゃないかな、、、

>>304
開発費や開発時間を考えてないの？

>>308
　ここでいうハードがFPGAの内部を指すなら、実質的にソフトと変わらないんじゃないか？

>>301
Actelは対応悪いよ。
大口だといいのかもしれんが、小口で検討段階と言ったら無しのつぶてだった。

>>309
HDLはハード記述であることは間違いないんだが、
FPGAもプロセッサと考えると単にコーディング時の考え方が違うというだけで、
そう目くじらたてて違いを強調するほどの物ではない罠

自分に値打ち付けたいだけだろ。

ソフトちょっととFPGAそこそこやったことがあるけど、
自分の経験の範囲では結構違いがあると思った。
ソフトは上ものだけ作ればサクっと動くこともあるが、
（その代わり原因不明のバグが出たりするが）
FPGAは基礎からきっちり作っていかないとダメな印象。
何を作るかとか、設計のやり方によって人それぞれだろうけどね。

>>313
回路(ハード)設計してるという意識があるかどうかだよね

>>313
上ものってのは何を意味するのかわからんが、
バグに関してはそりゃハードがらみのものがよほど原因究明が難しい場合が多いし、
その出方だって不定期の場合が多い。ソフトのバグってのは決まったところで、かつ周期的な場合が多くて、
少なくとも再現性において悩むことはあんまりないよ。
何よりCPUは、ブレークかけてレジスタの状態をデバッガから手動で確認できるのはFPGAよりずっと楽
そりゃ、回路空間や回路のマッピングを意識するFPGAと、時間の流れだけ意識すればいいCPUだと設計の考え方も
デバッグの仕方も違うけど、
FPGAを使うと決めた場合(ASICのための下準備とかじゃなく)は、
内部のリソースをどれだけうまく使うかという意味で閉じた世界なんだし、
担当者はいくら違いを強調しても、外目からは同じに見える。
FPGAもCPUもプロセッサって一括りにしてる技術記事とか見たことあるしな

>>199
当てずっぽうで訊くが
最近シリアル受信のキャラクタ落ちで困ってたりしない?

>>307
>ハード屋さんには私の言いたいことが分かってくれたみたいで良かったです。
>ソフト屋さんに軽〜く、「出来るでしょ？」みたいに言われると、腹が立つというか・・・
>VHDL屋さんの彼も、きっと同じような気持ちじゃないかな、、、

そうやって悔しがらせてモチベーション高めさせるのが彼らの手口

ハードはＩ／Ｆしか残らないよ

>>317
ソフト屋は四六時中「ソフトだから何でもできるでしょ？」とか
言われて鬱なので、HDL屋を見て「ナカーマ」と思ってるに一票。

>>317が正解でしょ。本当にできるかどうかじゃなくて単なる心理作戦。

>>309
俺はHDLもソフトもコーディングをするから同じものって発想が理解できん。
ぜんぜん違うじゃん。C言語で回路なんてあほかと思う。

C言語で回路合成なんてとっくに実用レベル
抽象度あげてC++でやるところで実用にならなくなっただけ

どの程度実用化されてるのかは知らないけど
Cしか知らない奴が組んだ”きれいな”コードでもまともな回路になるのかね

>>322
もちろん無理。

つーか、逐次型でやるならMPUのIP載せて
Cでプログラム組めばいい訳だし。

CでHDLした所で、結局 if 文の嵐じゃないのか？

いやいや、ちゃんとforとかgotoとか使いますよ？

>>323
やっぱり無理か
そんなんじゃ実用レベルなんて恥ずかしくて言えないだろ
SystemCもHDLも結局、ハードを知ってる奴が手軽に書くツールでしかないんだよ。
PCがどうやって動いてるのか知らなくても書けるWindowsやUnix上のCとは完成度が違う
(SystemCの方がはるかに未完成)

ここは電気・電子板だけあって
ノイマン型アーキテクチャといって
通じない人はいないだろうけど、
C言語ってもう言語仕様がそのままノイマン型アーキテクチャを
体現している感じの言語だよね。
なんでデジタル回路のモデリングというノイマン型と直接無縁の世界で
C言語を選択しなければならないのでしょうか?
ソフトの世界ではハードウエアの能力を引き出すために並列化に向かっているのに
当の本質的に並列であるはずのハードウエアが、逐次的な記述に向かっているなんて馬鹿げている。
ハードもソフトも書ける人間なら、もう新しいプログラミング言語なんて
何日もかからないでどうせ覚えられるんだよ。
で、俺がほしいのはモダンなHDLであって、CやらC++のハード版じゃないんだけど。
(ソフトライクな記述は個人的には普及しないと思ってる。)

>>328
FPGAは並列処理（っつーか現物がある訳だけど）がデフォ
なんだから、わざわざ逐次な表記にする意味はないよね。

確かに「これダメ、あれダメ」って言われない自由な表記が
できるHDLが求められてるだけのような気がする。
それが難しいんだろうけどさ。

verilog の begin, end が {, } に置き換われば個人的には満足できそうな気がする

> ちゃんとforとかgotoとか使いますよ？
Cでgoto使うな、ってじいちゃんがいってた

必要な時にはgoto使えってカーニハンが言ってた。

イベントドリブンって逐次だっけ？

確かに、もうそろそろ「Cでgoto使うな」と孫に教えさとすじじぃが現れてもよい頃だな。
漏れの同級生も、もう孫持ちがいるかもしれん。漏れは孫どころかまだ嫁もおらんが。

for (int i = 0; i < 10; i++) {

ネタミスった、大したもんじゃないから気にスンナｗｗｗ

ネタは最後まで書けや
気になってコンフィギュレーションできねーよ

>>328
HDLを理解しているエンジニアは数が少なく単価が比較的高い
それに比べCを理解しているエンジニアは桁違いに多い
しかもCを理解していると主張するヤツなら星の数ほどいて単価が激安

経営者としては単価が安いCエンジニアで開発できる魔法の弾丸が欲しくてたまらない
そこにつけ込んでぼろ儲けしているのがSystemC業界

というお前はSystemCがCと思ってる糞野郎だな

HDLの書ける技術者の需要が桁違いに少ないんだろう。

Cでgoto文はなぜ使ってはいけないのですか？

GOTO論争　クヌース　ダイクストラ でググって美奈代。

>341
Ｃ言語が出てきた経緯はＵＮＩＸだが、その頃世間はＦＯＲＴＲＡＮ　ＣＯＢＯＬの天下だった。
ＩＢＭはＰＬ／Ｉを普及させようと躍起になっていた。
コンピュータサイエンスではＰＡＳＣＡＬがオサレな言語として学究分野や趣味分野で普及しつつあった。

Ｃ言語がのさばる為に使った方便がＧＯＴＯ文論争だったのさ。
ＦＯＲＴＲＡＮもＣＯＢＯＬもＧＯＴＯ文が有った。

もっともＣ言語はsetjump というのが有ったわけで・・・

ビルトはModula2を発表して　　パソコン用コンパイラ商売の黄金期だな。
高々数百キロバイトのバイナリコードが数万円で販売されていた時代さ。

>>343
今は水増しされた数百メガのCDが数万円で売られてるがな。

CPLD/FPGAを勉強せざるを得なくなったんで、みなさんの意見を聞かせてちょうだい

そもそも、CPLDとFPGAの使い分けはどうなってるの？
勉強内容は両方共通？
ＣＰＬＤスタータキット日本語版：DO-CPLD-DK-J
http://www.rakuten.co.jp/tsukumo/435956/754059/#786604
を見つけたんだが、勉強になりそう？

当方、マイコンをCでプログラムするとこまではなんとかなる程度
今までは、アンプやら電源やら作ってたんだが、社長が高機能製品作るとか言い出して困ってる

>>345
　細かいことを言い出すと違ってくるが、概ね以下のとおり。

１．CPLDとFPGAの最大の違いは、実装できる回路規模。CPLDは小規模にしか適用不可。
２．CPLDは電源投入直後から動作可能。FPGAは、内部のRAMにデータを転送後、
　　動作開始するので、時間的な遅れがある。リセット回路を実装する時などには要注意。
３．勉強内容というか、プログラムはどちらもHDLで共通。開発ツールもほとんど共通なので
　　特に違いはない。

　スターターキットがあれば最初のとっつきはずいぶん楽になる。
もし、デジタル回路の設計経験が無いなら、先にそちらを勉強したほうが良い。

>>346
ありがとう
実現したいことの規模の見積もりすらできん状態なんで、なんらかのキットを買ってみたいと思います

>>343
Cにもgoto文はあるけど、その当時は無かったの？

>>348
gotoのない言語がオサレなものとして台頭してきた頃に、C言語が
「gotoが使える」おかげで一歩抜きん出た、という空想を披露してるんでしょう。

>>349
すごい読解力

−SystemCの使い方−

ソフト臭いアホな仕様を要求する奴の上司に対して、
「これC++なんです。彼をハード→ソフトの行程で
ずっと割り当てれば 開発が短縮できますよ。」
と嫌がらせをする。

Stratix IV と QuartusII 8 の案内が来た。

>>346
CPLDって再構築不可能なのか？
DPGAとFPGAの違いは？
DPGAってFPGAでもできそうじゃね？

>>352

うちにもきたよ。
4なんていいから3を頑張って欲しい。

>>353
CPLDは C PLD だよ。

Altera SOF ファイルフォーマットは公開されてますか?
RBF でもいいのだけど、日付などの付随情報を取り出すために
RBF だけじゃなく SOF も喰えるといいなと思ってます。

メーカーの代理店でツール・トレーニングなどをしてくれる代理店は
ザイリンクス、アルテラの中では知っていますがActel,Latticeは
ありますか？

CPLDで作るの面倒だからPLCで納品した。

>>357
Lattice
マクニカがやってくれんかね？
量次第だろうけど。　やってくれるような事を営業から聞いた覚えが。

先日相談した 199 です。
私が違うプロジェクトも担当することになったので、書き込みが遅くなりましたm(__)m

あれから、彼の方は相変わらずですが、シミュレーションが遅くてしょうがない、とのことでしたので
少しでも良くなればと思い、私の方で Chip Scope を手配して使ってもらうようにしました。

が、Chip Scope を組み込んだ場合と、組み込まない場合で FPGA の動きが違うとかで、
またドツボに入ってます。
こういう事ってあるんですね？

>>296
仕様の変更は、彼の理解とお客さんの仕様のミスマッチでした。
この点は私も気になっていたので、ちゃんと確認を促しましたが、彼の頭の中ではもう設計に進んでしまい私の言葉を聞いても素通りでした。

>>316
最近シリアル受信は、使ってないですね。

昔、非同期FIFOについて質問した者です・・・
非同期FIFOがおかしいと思い、ChipScopeで非同期FIFOの出力を観察してたのですが、
出力のあるビットが化けてることがありました
入力のところで化けてるかもしれないのでFIFOへの入力を
観察できるようにChipScopeを再設定しました
そうしたら先ほどの出力が化ける症状が現れなくなりました・・・
非同期ＦＩＦＯの検証方法が思いつきません・・

今このスレで同社の同じ部に居る人間がすれ違っていった気がした

chipscopeを組み込むと、place&routeやり直すので
それによってclock period等のACタイミングが変わるはず。
ACタイミングが間に合ってるか確認するのが先決だと思う。
論理的な機能まで変わるのかどうかは知らない。

オマイラconstraintちゃんと設定してる?

72_modelsim_awe_windows うごかねぇぞゴルァ！！！！！！！
アルテラは糞。もうザイリンクスしか使わない

>>364
タイミング制約は、外に出すブツだったらしっかり設定して
検証もしてる。
手元でテケトーにつくるヤツのばあい、おかしいとおもったときに
タイミングレポート眺めて場合によっては制約入れたり

Cut Timing Path 入れたりwwwww

>Cut Timing Path 入れたりwwwww

あるあるあｒwwww

すみません。FPGAで一つ教えてください。
入力と出力を直結するだけの回路をHDLで記述後、
AlteraのQuartus IIで合成を試してみたら、
コンパイルは最後まで通るのですが.SOFが生成されません。

レポートを見ると何故かホールドタイム違反と言われています。
入力をF/Fで何段か打ち抜いた後で出力しても同様です。
ピンのアサインはせず、フリーで合成してます。
CLKとRESETはGCLKにアサインされてます。
論理を色々と記述し（シリパラ変換など）コンパイルをかけるとSOFは生成されます。

この理由を教えていただけないでしょうか？
考えられる理由を挙げていただけるだけでも幸いです。

宜しくお願い致します。

＞＞３５９
有難う御座います。
マク◯◯はごみな商社なのでLatticeで諦めます。
Actelジャパンのトップも元マク◯◯と知りましたのでこの２つの
メーカーはごみ以下と認識しました。
アルテラ、ザイリンクスで検討します。

>>368
組み合わせロジックある？

>>370
いえ、組み合わせロジックはないです。
F/Fのみです。
何でこんな単純な回路だとSOFを作れないのが解せないです。

>>368
>いえ、組み合わせロジックはないです。
このあたりが勘違いしている。
ＲＡＭブロックやセレクターを書いただけでＦ/Ｆ以外のロジックも生成されているよ。
単純な回路を見てみたいものだね。

最後にクロックが早いと単純なロジックでも間に合わない事は起きる。

最近、アルテラを扱っていた商社が軒並みザイリンに移行しているみたいだが、何かあるんだろうか？
ISE のキャンペーンはうれしいのだが、アルテラの行方が気になる…

>>373
>アルテラを扱っていた商社が軒並みザイリンに移行しているみたいだが

　軒並みって、例えば？

警戒警報発令中

財林=財団法人林業協同組合

>>369
ttp://www.macnica.co.jp/
を見ると、関連会社にアルティマとエルセナの名前もあるぞぉ。

>>376
>財林=財団法人林業協同組合

　うーん、在寺も一緒にひねってくれれば、座布団一枚なのだが。

在日寺社仏閣等管理者組合

>>379
>在日寺社仏閣等管理者組合

　ありそうにないじゃん。山田君、座布団全部持ってきなさい！

在寺 = 在外寺社仏閣慈善協会

どうよ

>>381
>在寺 = 在外寺社仏閣慈善協会

　まあ、在外寺社仏閣連絡協議会ってとこかな？　山田君、座布団戻しなさい。

>>373
ヒント
何故アルティマのアルテラのシュアが1位になったのでしょう？

有寺 = 有限会社寺内貫太郎商店

樹里〜ぃ

上野樹里は美人か？ブスか？バカか？　キチガイか？

あのー子はーどこーのこー♪
こんな夕暮
　　　　　　　れー♪ 〜b 音程外し〜

ちいさく握りしめた青い風船
　　　　　　　　　　　　　　　　　　よー　♪〜音程外し〜

手間は、接待上手で、寺の幹部や害たれのVPあたりを
軒並みたらしこんだからだよ。

みたらしこん?

>>328
禿死苦胴囲

あるいはなにも分かってない人(＝お金を出す人)を騙すのに
新たなネタを持ち出してる下らない営業戦略としか思えない

>>386
上野樹里は美人でブスでバカで池沼

みたらし婚ﾜﾛﾀ

>>373
勘違いしているだろうな。
代理店の数は最近減っていないよ。

使われるプロジェクト数は減っているのは間違いないとおもうけどね。

>使われるプロジェクト数は減っているのは間違いないとおもうけどね。

そのほうが問題だよ。

stratix4でガンガレ

QUARTUS 8.0 リリース！

StratixIIIまだぁ。
70があるてまのリリーススケジュールから消えたんだけどぉ。

PC基板屋のDIO類がアルテラだったのがXILINXになって
BUGが増えた？

StratixIIIオワタ！

Stratix４今秋Debut!アナウンスされちゃったもんね。
ホントオワタ！なのか？

近々、某一次代理店様呼び出してｺﾞﾙｱ!する予定。
うわさでは、良品の数が取れず、んでもって供給確約の大口にのみ流れてるとか。
秋リリースってのも珍しい？。日本に限って言えば、例年11月頃のALTERA祭り向けともいえるけど...。
広告にTSMCの字が入ってから、どうも変。

アルテラとザイリンクが2大メジャーのようですがどちらがいいのかよく分かりません。
何を判断基準にすればいいんでしょうか？

デバイスの限界まで使い切る用途じゃないなら、結局の所ツールの使いやすさに集約されると思う。
車を買おうと思いますが、何を判断基準にすれば良いでしょうか？みたいなもの

>>401
　具体的に何をしたいかによるが、単純にPGAを覚えたいだけなら
ツールの使い勝手と近くに直接指導してくれる人がいるかどうかが
大きい。周囲に誰も経験者がいないようなら、部品の入手性で
決める手もある。

部品の入手性なら 罪 > 寺 かな？

在野の情報量も罪 > 寺 だな

寺　個人に売ってくれない・輸入出来ない
座位　数量少なくても個人に売ってくれる・趣味に最適

>寺　個人に売ってくれない・輸入出来ない

digi-keyは駄目なん？

>>406はトラ技の特集のMAX7000いじって、買おうと思ったら買えなくて、
でも「PLD極めちゃったからMAX2はいらね」と、それ以降探そうともしなかった口。

QuartusII8.0が見た目ISEっぽくなったw

見た目だけならいいが、もし使い勝手の悪さまで似てきていたらどうしたものかな。

皆さんレスをありがとうございます。どちらでも大して変わらないようですね。

作りたいのはPC104BUSに接続するメモリのコントローラーです。
会社ではアルテラユーザーが多いのでMAX2を使おうと思ってたんですが、
ザイリンクの方が若干流行ってるようだったので気になって質問しました。

アルテラを使った方が会社で質問しやすそうなのでそちらにしようと思います。

あそびでやるのかと思えば仕事って・・・orz

みんな、MicroBlaze つかってる？

PicoBlazeまでかな。そういえば近々EDKの価格が安くなるんだっけ？

OSがHDDほとんど占有してたような時代がまた来るのかな

>>328
同意。
だけど、SystemC で一つ目を引くのはクロックを意識しない記述を許している
ところかな。もし、コンパイラがものすごく賢くなって例えば三角関数を
計算するロジックを入れるときに、「リソースは大きくなってもいいから速く
計算して」とか、「遅くなってもいいから小さくしてね」とかの要件次第で
数表を引くかテイラー展開するか、更に各項を並列計算するかを自動的に
選択して実装してくれるような方向を目指しているのならありがたい。

既存のHDLでもそういう指示だけで
調整できるモジュールさえあればいいので
SystemCでなくてもいいんだよね

>>416
言いたいことは分かるが自動は無理。
三角関数ロジックの生成に限定して、使用可能アルゴリズムも限定するなら可能。
どんな回路でもいけるような一般的な方法はない。

>>417
失礼、ちょい誤解を与えたようだ。

　ごく少数の演算に関してならできの良いモジュールでいい。しかし、三角関数に限らず
色々な演算子を含む数式を計算したい場合はどうするか、それは各演算モジュールの
出力を何クロック後にこことここが出てくるから、それをこっちのモジュールに食わせて、
といった記述をするのは現実的ではなくて、数式全体を確実に演算してくれるコードを
吐くジェネレータが欲しくなる。

　しかし、ロジックにさせたいのは数式処理だけじゃなくて画像処理、符号処理、いろいろ
あるので結局アイデアの数だけジェネレータが欲しくなる。そこで考え得る限りの
アルゴリズムを高い抽象度で記述できるような汎用ジェネレータが欲しくなる。その、
高い抽象度を記述する言語が・・・

なんでよりによって C なのよ…

とは思うんだよね。

っMATLAB/Simulink

とりあえずCっつっとけば人が寄り付くからだろうね

>420
フリーソフトで同等のモノが有った筈

ScilabはCとかHDLのコードを吐けないはず

tp://www.ednjapan.com/content/l_news/2008/06/u0o686000000asun.html
これでみると
Xilinx社、2008年9月までに250人の人員削減へ

>>419
LabViewだとわりと自然に並列処理とかが記述できるかもしんない。
まあ現状、言語環境を整えてもコンパイラの技術が追いつかないんだけど。

>>419
設計対象毎のジェネーレータがどんどん増えるなら、高抽象度記述への統合より
×××ウィザードの類いが増えるほうが現実的だったりして。

数式処理ソフトで高次設計してHDLに落っことす環境も有るけど、チップ内では
ベタなハード記述とくっつけなくちゃならんから、これだけで用が足りると言う
ものでもないし。

>423
これは
http://ralyx.inria.fr/2007/Raweb/scilab/uid168.html

alteraネタですけど
Quartus8からSystemVerilogが論理合成可能になった？
特にそれっぽい記事が見当たらないんだけど。

>>427
scicos用のアドオンツールですね。
Ver0.5がhttp://scicoshdl.sourceforge.net/から落とせるので、
ちょっと入れて試してみようと思います。

>>428
7.2でも
"Assignments" "settings" "Analysis & Synthesis Settings" "VerilogHDL Input"
でSystemVerilogは選択できるから、8.0からということは無いと思う。

>>426
○○ジェネレータと××ウィザードは大体同じようなもんじゃない?
でも××ウィザードを多用すると設計環境にべったりになるからあんまり
好きじゃないなあ。とはいえ、>>419のようなコンパイラは当分出てこない
だろうから実際には仕方がないと思うけど。

　CPLDの勉強を始めた者なのですが、研究室に転がっていた
パラレルポートで書き込みを行う基盤と、XILINXのXC95108という
CPLDをつかっています。とりあえず目標のひとつにクロックの分周
があるので、まずクロック入力をスルーさせてみようと思いました。
　16MHｚの水晶発信器をつなげて入力、それを内部信号に代入して
それを別のピンから出力するように記述して書き込みました。（naxjpを使用）
　それで出力を見たら、出てきている波形が　＋６[v]〜−４[v]程度の
信号になってきています。電源電圧としては+5[V]しか与えていない
のに・・・この原因ってなんなのでしょうか。

測り方が悪いのでしょう。

>>432
単純にオーバーシュートとアンダーシュートが出ているだけじゃないの

>>433に１票。

どんな測定環境か説明しないと有効な回答は得られなさそうだな

どことどこの間を測ったのか、もね。

波形ってことはオシロかなにかなんだろうけど
その波形自体もうｐするとさらに有効な回答がえられるとオモ

カップリングがAC

QuartusIIで7か8あたりから日本語入力ができないんだが、できなくなったのだろうか？それとも設定次第か。
6までは普通にできてたんだけどね。7からは入力ボックスが左上に表示されて確定しても入力できない。

もしできるならやり方教えて欲しいです。

440
テキストエディタの部分については，フォントを変更することによって，
日本語のコメントとかが化けないで済む．

アメ系のFPGA/CPLDの基本特許がすでに切れてるから
台湾、中国、韓国のFPGA/CPLDが出てくる余地あるかな？

石は作れても、合成ツールとかが揃わないと使い物にならないからねぇ。

つ 互換チップ

派生特許で難しくね？

>>441
化けるとかじゃなくて入力できないんですよねえ。
俺の環境が悪いのかなあ。

VHDLやverilogで日本語を使おうとしてることに驚き
合成する直前にコード変換やコメントはずしのスクリプト等流してるの?

//　コメントはダメとか、変数名は8文字までとか、_ は使うなとかね。

よくわからないけど、3年以上日本語でコメント書いてるけど、エラーでたことありませんよ。
少なくともQuartusIIでは。
エラー出るのもあるのかな？

標準エディタを使うと日本語が化ける
外部のエディタを使ってソースに日本語を記述しても
エラーはでないってことじゃない？

自分の場合はそう。

ソースはUTF-8で書けばいいよ

Quartus2は1バイト文字を前提に作られてるらしいよ
全角文字は2回Delしないと正常に削除されないと聞いたことがある

標準エディタでフォントをMSゴシックとかに変えれば問題なく日本語入力使えてたんですけどね。
エラーとかも全く出ない。
環境が駄目なのかと思って、自宅でもためそうとしたが何故か落とせんorz

コメント以外の全角スペースはダメじゃない？。

そりゃコメント以外に全角文字使ったら駄目だと思いますが。

アルテラに聞きなさい

Linux環境なんだが、ISEってマルチコアCPUだと並列で論理合成できるの？

環境あるならやってみればわかるだろう。
できるわけない。

ISEを２つ立ち上げれば出来るんでねの？

マシン二つ用意してそれぞれでISE起動すればもっと便利じゃね?

残念ながらそれはマルチコアではない。

>>457
前にクアッドコアの CPU で合成したことあるけど、
残念ながらコアが入れ替わり立ち代りでひとつずつ動くだけだった。
複数の回路を合成するときなんかはいいかもしれないけどね。

Quartus2 Web版のV8.0で、合成を掛けるとエラーで落ちる。
「仮想メモリが足りない」てエラー
でも、1.5GByteは積んであるし、仮想メモリは1G以上設定してある。

同じプロジェクトをV7.2で合成を掛けると、ちゃんと通る。

OSはWindowsXPで、SP2は当てた覚えがある。

とりあえずはV7.2でやれてるが…

8.0は最低1GBって書いてるから2GBくらいのせてみたら？
仮想メモリも1GBなんてけちらないで4GBくらいにしたら？
あと、不要なソフトも止めてみたら？

それが面倒なら7.2でやるしかないな。

>>463
バージョンアップでメモリ食いになったのかもしれないな。
32bit の OS で 4GB フルに使うのは無理。搭載メモリは
2GB ぐらいが妥当なところだろう。
言うまでもないが、OS の能力の限界なんで、仮想メモリを
いくら増やしても無駄。
こうなるともう 64bit マシン導入するしかない。

× OS の能力の限界
○ Windows の能力の限界

× Windows の能力の限界
○ WindowsXP(x86) の能力の限界

いや、これ Linux で ISE 使ってた経験上の話なんで、あえて「OS」と書いた。
ちなみに、 Linux(CentOS) は 3GB ちょっと使えるみたいだった。

あえて Vista には触れないでおこう。

QuartusII(x64) (Subscription)は､WEのライセンスを用いて
使えそうでびみょうに使えない｡
いちおうまっとうに動くバイナリを生成するんだが…

興味のある椰子は追試ヨロ｡

>>465
alteraはわからんがxilinxの場合は約３ＧＢのＯＳが認識できる所まではちゃんと使ってくれた。
けちらず１ＧＢ×４枚がお勧め。
Linuxで4GB越えでやった事ある人いたら使い勝手を教えて欲しい。

.QuartusII は8になって早くなったぶん、メモリの使い方が激しくなった感じ

どっかでメモリ確保失敗して落ちてるのかもだねぇ>>463

早くなったのは論理合成なのかフィッタなのかどっちよ

>>473
んー。どっちなんだろ。

まだ、ちゃんとタイミングとか確かめたわけじゃないから簡単には言えないけど
7.2と8.0を同じPCに同居させてコンパイルしたときに
SynthesieとFitterとも時間は短かくなったよ。


まぁ厳しくは実測してくれれん。

結果としてチップの動作速度が速くなるのが理想

ペン4とCore2Duo
同じ位のクロック、メモリだとQuartus2の速さは
どれ位違うのだろうか？

>>476
QuartusはAthlonやOpteronだと早いとか聴いたことある気がする

Vista64bit版で使ってみた人いる？wwww

FPGAで勉強すべきことは論理回路だけ？
デジタル信号処理とかは勉強いらないのかしら

FPGAでしたい事柄の勉強は必要だろ

>>479
普通にアナログ電気周りの知識もないと趣味の工作すらできんかと
VerilogやVHDLを書くだけなら論理回路の知識だけでいい気がするけど

>>481
最近はシミュレーションさえできれば、
論理回路の知識もいらないらしいですよ。
と、どっかの偉くない人が豪語しておりました。

シミュレーションするのが目的ならそれでもいいかもね。
合成もするなら、シミュレーションなんて字が書けるようになっただけみたいなもんだ。

論理回路なんてソフト屋でも知ってる。勉強なんてレベルじゃない。

最近のソフト屋は、プログラムカウンタとかスタックポインタとか知らなそう

>>482
なるほど偉くないから嘘八百言えるんだね。

タイミング設計が終わっていて、設計と同じタイミングで動作するロジックを組むだけならその通りだけど実際そんな仕様を貰って仕事している人なんていねえだろう。

大抵は概要しかなくて詳細は各担当者が設計するのでタイミングも自分で設計するからデバイスの仕様とかを読んで理解して適切なロジックを考えられないとダメ。

>>485
うん、メモリ関連のトラブルは何でも「ヒープ」って言ってりゃいいと思ってるみたい。
ローカル変数はスタックなんだけど…。

偉そうに言ってるお前 >>487
エンベ試験でも通ってから言え

プログラムカウンタか、なつかしいな。
ずいぶん前からインストラクションポインタだからな・・・



うそです、今使ってるマイコンはPCです。

>>479
外部とのインターフェースを持たないなら

それもありかもしれないね

>>487
いじわるなツッコミかもしれないけれど、ローカル変数をスタックに置くという
決まりはないよ。スタックポインタがないプロセッサもあるし。

↑いじわるというより誰も決まりなんていってないじゃん。
一般にはローカル変数は、レジスタかスタック領域に確保される。
スタックポインタがないプロセッサでも普通スタック領域は使う。
スタックポインタは専用化されたレジスタなだけ。

http://www.msx.d4e.co.jp/mail_msx_present.cgi?mode=msx

MSXにまつわるあなたの体験談を400字程度にまとめ、以下の必要情報と共に是非とも報告汁


* 必須：氏名、住所（日本国内限定）、ご本人のメールアドレス　
* 任意：性別、年齢

　応募回数は、お一人様一回まで。選考の上、優秀作品をお送りいただきました20名の方に、
1chip MSX本体をプレゼント致します！　素晴らしい作品をお送りいただいた場合でも、必須情報の
記載が欠けていた場合は選考対象から外されますのでご注意ください。
　締め切りは7月15日（火）の午後5時。

>>492
＞一般には
ってなんだ？

>>494
売れなさ過ぎて倉庫を圧迫？
在庫一掃なんかな
全員に当たるような気がするｗ

>>492 がフォローしてくれてるけど、一般的にもそうだし、
俺が会話したバカとやってたシステムもそうだったということ。
C でローカル変数として書いてもグローバルに確保されてしまう
変なモードがあるコンパイラも知ってるよ。

>>494
一般は一般だ、バカ。

正式にはローカルじゃなくてauto変数ね
ローカルでもstaticつけると違う場所に確保されるから

>>493
情報乙

400字以内って、小学生の作文かよ！
でも、応募してみるっぴ

>>494
何％以上の多数派が一般であるなどという明確な定義はないわけで、
同じ文化圏にある人間のコモンセンスが一般と呼ばれるのではないだろうか

>>496
>>499
いや、だから、FPGA内或いは外に繋がるCPUって、
PCなどとは違ってコモンセンスとか多数派と
呼べるほどのものがあるのかな？
と思うのだが・・・。

で、私は無いと思っていたので、一般って一体なにを指しているのか
質問したら、まぁ。

>>500

>一般って一体なにを指しているのか質問したら、まぁ。

一般にはローカル変数は、レジスタかスタック領域に確保される。
＝ローカル変数は、レジスタかスタック領域に確保されるのが一般的な方法である。

と思うのだが。

>いや、だから、FPGA内或いは外に繋がるCPUって、
>PCなどとは違ってコモンセンスとか多数派と
>呼べるほどのものがあるのかな？
>で、私は無いと思っていたので、

　???。まぁ。

現在、スパルタン３のスタータキット（AN)を検討しているのですが、

以前、デザインウェーブの付録のものを試そうとしたのですが、書き込みが
できません。

書き込みはパラレルポートの回路が同雑誌に載っていたものを忠実に
再現しましたが、プログラムして最後の書き込みで　ハードを認識しません。

他、CPLDでうまくいっていたダウンロードケーブル（パラレル　自作）
でやっても同じで、ICも７４AC125に変えてもだめ。

ちなみに、ボード自体、LM317Tで５Vを３．３Vにしていますが、
このレギュレータの段階で５Vを入力しても、同基板で３．３Vが
でていませんので、ここには問題があると思われます。

ただし、３．３Vを外部で生成して、基板の３．３Vに入れると、
JTAGのピンにも電流が回って、JTAGの電源はうまくいきますので、
３．３Vで使用しています。

また、ザイリンクの代理店から購入したROMも装備しています。
ジャンパーもカットしましたし、
書き込み方法も、スパルタンのスタータキットを持っている人が
解説したHPをみて、ロムファイルの作成までできましたが、

イニシャルチェインで　エラーがでてしまいます。

私の現在の問題がわかる人いましたら教えてください。

若干、スタータキットを買うにあたり、不安があるのでよろしくお願いします。

>>500
今の話題はローカル変数、グローバル変数がレジスタ、スタック、ヒープの
いずれに割り当てられるのが一般的なのかというものだったと認識しているんだが、違ったか？

>502
工作のスキルが無さソーダから出来合いのを使って、尚対面で誰かに教わりなさいと
別スレでレスしました。

あった

>504　ID:M7TARZhBは秋月スレのAA貼り軽石です。

FPGAはおろか、型番も言わずに日立のICくれとか言って、部品屋を困らせるオーオタです。

ID:M7TARZhBのAA貼り

> ちゃんと型番指定しているに決まってるだろ。

何のICだ言ってみ？

> メールで見積もり

ほーそのメール張ってみ

> 世界的な問題になってるから幾らでもあるよ。好きに捜してくれ。
> 2SA627 2SD188辺りがわかりやすい。

早く教えろよー、また被害者出るぞ

ID:eHbdVTQB
すごいな、お前にはどんな絵が見えるんだ？

ＡＡ=アスキーアート=文字(コード）による絵 なんだが俺には絵なんてまったく見えないんだ


ついでにID:eHbdVTQBの言ってる事は酷くまっとうかと
車でたとえばれば
「スズキの車をくれ」と言う客に、「スズキのなんて車だ？」と聞いたら
「スズキの軽に決まってんだろ！」って言うぐらいの理不尽な文句。

http://science6.2ch.net/test/read.cgi/denki/1213889127/l50

で沢山見られるけど...。

> 「スズキの軽に決まってんだろ！」って言うぐらいの理不尽な文句。

でしょ、んでさ

基板屋の営業が集うスレ2
http://science6.2ch.net/test/read.cgi/denki/1202610326/

483 名前：774ワット発電中さん[] 投稿日：2008/06/28(土) 19:06:53 ID:M7TARZhB
>482
非常勤でならソーシングやってやるぞ。
いかなるパーツも数量に関係なく調達してやる。（ＴＤＫ等例外有り）
報酬は年度末にお前がこれくらいの役立ちだと思う金額でいいよ。
金額次第で翌年もやるかどうかが決まる。
パーツ代の支払いや納品はソッチへ直接でいいよ。
常に最安値での調達とかは保証できんが

>>510
お　前　は　何　故　そ　こ　で　Ｉ　Ｄ　を　変　え　る　ｗ　ｗ　ｗ

え？

>>427
化石レスだが、Scicos-HDLは、回路図入力された論理回路を、
Scicosのシミュレーション環境に組み込めると言うもので、
抽象度の高いモデルをHDLに変換する機能は無い感じだ。

また、回路図入力された論理回路をHDLで出力はするが、
ANDゲート1個を一つのファイルに出力するような変な仕様なので、
現段階ではあまり活用出来そうもない。

>513
ありがと。勉強になったよ。

ローカル変数が一般的にスタックに割り当てられるって馬鹿じゃねーの

それでは何が正しいのか?
キミの悪いであろう頭で解説してくれ。

>>515

>ローカル変数が一般的にスタックに割り当てられるって馬鹿じゃねーの

　君が打ったこの文章も、君のパソコンもしくは携帯の中で、ローカル変数
を介して、一旦はスタックに取り込まれているよ。

>>501
　元々の>>487には「ローカル変数はスタック」としか書いていないのでいろいろ
後付の解釈は出来るわけだけど、確かに「一般的」にはそれでいい場合が多い。
しかし、>>500が指摘しているように色々な処理系を相手にしなければならない
ハード屋がいるここで、「これが一般だ」なんてことを言ってもあまり意味はない。

　それから、>>496だが、あまりバカバカ言って人をバカにする前に自分の発言には
もう少し正確さを求めるべきだと思う。その「グローバル」って何だ? もし
スコープがグローバルになってしまうのならそれはC言語ではないし、auto変数が
static変数と全く同じ振る舞いをするモードがあるというのならそれは変でも
なんでもない。

厳密には自動変数というべきだろうけど、
ここC言語を語るスレじゃないし、かりかりすることはないだろ。
厳密に知りたきゃあとは自分で勉強しろとしか。

>色々な処理系を相手にしなければならない
>ハード屋がいるここで、「これが一般だ」なんてことを言ってもあまり意味はない。
はぁ???
そもそもなんでスタック領域なるものを使ってるかわかってるの?
色々な処理系って、そんなん関係ない話だよw

ああ最初の3行は無視ね。

なんでCの話がでてきたのか最低限、話の流れを理解してから書いてよ。

C言語上のソースでのグローバル変数
静的変数、自動変数として宣言したものが、
それぞれ実際にどの領域に確保しなければならないかってのは、
決まりではないから、コンパイラがプログラムの動作を損ねない範囲で、
別に自由にやっていいんだよ。自動変数=スタック領域ってのは
あくまでも一般的にはこうって話であって。

あと、処理系がどうこうじゃなくて、たとえば最適化の指定とかでも
どこに確保すれば効率がでるかコンパイラがプログラムの流れを判断して
変わったりするものなの。ハードなんて殆ど関係ないよ。
コンパイルの結果、他の領域に確保されていたって別におかしくはありません。

ハードなんて今の話の流れからして殆ど関係ないよ。

FPGAにCPUのっけて開発している奴がこんなに居るとは知らん買った

おはよ。

　まあ、スタックはソフトウエアから見て低コストで効率よく領域を確保できる便利な機能だけど
一般的なスタックがないCPUもあるし、何かの都合でスタックを使わないコンパイラもあるから
ここFPGAスレでは一般的にスタックがどうと言えないと言いたかったわけで。

　バカという言葉に反応してついムキになってしまった。すまん。

void hoge(void){
static int fuga;
}

fuga はローカル変数ですか？
fuga はどこに出来ますか？
スタック？

ローカルにできるんじゃないかな。

>>525

>fuga はローカル変数ですか？

　それはローカル変数でもあり、静的変数でもある。この場合は静的な
領域に配置されるのが一般的である＝即ち例外である。で、どうよ？

リエントラントと領域確保の都合でauto変数をスタック構造に置く事が多い、ってことだろ。

スタックもCのstartupでヒープから割り当ててるんだろうから
全部ヒープっても間違ってはいない罠ｗ

スタックがないCPUて、
スタック専用のレジスタがないのと勘違いしてない?
スタックを使うか使わないかは、プログラムやコンパイラの問題。
基本的にはどんなCPUでも使える。

スタックがないCPUて
RISCとかのこといってるの??
もしそうなら実際はがんがんスタックつかいますよw
専用のレジスタ、命令などがないってだけで。

>>525
それはローカル変数ではなく、
グローバルの静的領域に配置される。

>>525
ローカル変数ではないし、
スタックには確保されない。
ただ、最適化がからむとそう単純ではない。

ここはC言語のスレではないので、
そんなのに粘着したって仕方ないよ。

× ローカル変数ではないし
○ ローカル変数だし

>>530
ramが無い場合、とかでしょ。
スタックポインタレジスタとスタック領域は別ってのは当然。

>>535
RAMがない場合って、
それを"スタックのないCPU"と表現するのか?
ちゃんとわかってるの?
汎用レジスタでもスタック領域の管理くらいできるんだよ?

なんか
・スタックポインタのないアーキテクチャ
(別にスタックが使えないわけじゃない)

・CPUに接続されているRAMのサイズ
(CPU自身がスタックを使えないのではなく、単なるシステム構成)

・スタックを使わなくてすむ程度のプログラム
(CPUはスタックを使えるが、プログラムが単純小規模でスタックを使うまでもない)

この辺が頭の中で整理ついてないやつが多いみたいw

横槍スマソ
頭悪い自分に教えてくれろ。

>>536
汎用レジスタをスタック領域として管理するってことですか？

>汎用レジスタをスタック領域として管理するってことですか？
いや、汎用レジスタをスタックポインタとして使って、
スタック領域を管理するという話。

マニアックなアーキテクチャではまさにレジスタファイルを
スタック領域として使えるようにハードウエアでサポートしているのまであるが、
それは超例外だ。

FPGAと言語スレですれ違いのネタを延々とやっているのは偶然か？

>>539
RAMがないアキーテクチャの場合はスタック領域をどこに置くのかいまいちわかりません・・・

>>541
順番がおかしい。
スタックを使う必要があるプログラムを動かすために、ハードの構成を検討するの。
先になにも考えずに、RAMが全くないorスタック領域を使えるほど十分なRAMがない
システムを作って、それでスタック領域を使いたくなったというのは、単なる検討不足であって、
順序が逆。できるならば外にRAMを接続するべき。

>>542
ざーっとしか読んでないけどスタック領域を使用しない（できない）プロセサもあるよ。ってのがそもそもの発端じゃないの？

>>537
>スタックのないCPU
CPUがスタック領域を使わない
ってことじゃないかな。
SPレジスタや汎用レジスタでSP管理とかをしないcpu。

具体的にCPU名あげてほしいんだが。
スタック領域ってのはそもそもソフトウエア側の概念なんだよ。
ハードウエアでサポートしていなくても基本的にはその気になれば使用できるぞ。
使うか使わないかはそれでメリットがあるかどうかの話で。

難しい話をしているな。
CPUがハードウェアでスタックを用意していない場合、割り込みのときの戻り番地をどうやって保存するんだろ。
スタックがあってもそれを自動変数のためのスタック領域として使えるかどうかは別の話だよな。

>>546
http://ja.wikipedia.org/wiki/RISC
>CISCではハードウエアでサポートされているスタックが RISCにはなく、
>スタック操作（データのPUSH、POP、割り込み発生時のレジスタの退避、
>サブルーチンへジャンプした時の帰りアドレスの保存、復帰）などの処理は
>単純な命令を組み合わせてソフトウエアで実現することになる。

wikiも間違いが多いからあまり引用するのは好きでないが、
割り込みの戻り番地保存も普通にできるぞ。
スタック操作関係の命令ってCISCですら他の単純な命令で代用できる場合が多いし。

めっさ古いけどAT90S1200とかかな。
CALL、割込み時のPC（プログラムカウンタ）退避専用の
レジスタ（ハードウェアスタック）が3段だったかな。

PicoBlaze(KCPSM3)も同じようなアーキテクチャだよね。
こっちは64バイトのスクラッチパッドメモリを持っているけど
自動インクリメント（デクリメント）のインデックス参照命令ないし
そこをスタック領域と管理するのはちょっとメンドそうな気がする。

だからスタック領域を使うことをあまり想定してないアーキテクチャは、
用途を考えて選定・使用せよってことでいいと思うんだけど。それがハード屋の仕事なわけだし。
"スタックがない"のと"スタックを想定していない"の違いで話がながくなりますた。

PICもそうだね

スタックした

>544はその手のハードウエアスタックのことを言ってただけか。
それは、もともとスタックがあまり深くならないプログラムで使われることを前提にした高速化手段なわけで。
どうしてもスタックをオーバーしてしまう場合は、速度は落ちるがメモリを使って逃げるしかない。
(ここまできてRAMもないってのは単なる選定や検討のミスでしょ)

スタックポインタが無くて、callに相当する命令はPCを専用レジスタにコピーして飛ぶだけ、
割り込みベクタはリセットのみ、他の割り込みはWAITやSTOPから復帰するのに使うだけ。
っていうマイコン(マイクロコントローラ)なら、よく使ってる。
それでもコンパイラはスタックフレームを作ってくれるけど。

>>502
LM317Tて、最低入出力電圧差が3Vは要るんでないかい？

LDOなレギュレータを持ってくるか…これはハードウェアのスキル的に厳しそうなので
出来合いのを買ってくるのを勧める。

おまいらスタックの話でよくそこまで盛り上がれるなｗ
書き込んでるの実質何人ぐらいだろ？

ホントにFPGAの話だと着いて行けない聴衆が、ここぞとばかりに・・・
ってヤツじゃね？

ほんと、FPGAインフォメーションの軽石を見ているようだ。

>>556
納得しちゃった

>>556
>>557

　まあ、まあ。

>>555
>おまいらスタックの話でよくそこまで盛り上がれるなｗ

　そりゃもう、スタックには苦労させられましたから〜。

騒ぎになっているのは私のせい? 荒れている感じではないからいいのかな?

　「スタックがないCPU」というのが曖昧な表現だったようだけれど、>>545 が
書いていることが本質。スタックフレーム操作をCPUでサポートせず、ソフトでも
しないものがあっても変ではないということです。

　特にFPGAを使うとメモリのコストに比べてロジックのコストが高いのでメモリの
無駄遣いだと分かった上でロジックが減るなら全ての自動変数を静的領域に取るような
選択もOk。

>>557
軽石って何? CPLDか何かのこと?

>>502
スタータキットが高い　と言うなら、Avnet製のスタータキット
ttp://www.avnet.co.jp/products/kits/AES-SP3A-EVAL400-G.asp
が5980円だ。送料込みで8千円以下だろう。

XC3S400A搭載なので、かなり使えるはず。LEDチカチカならば、十分遊べると思う。

Avnetは、個人にも売ってくれた。Spartan-3キットを買えた。
＃Avnetにこのキットくれろ　と言ったら、仕事としてなら、ならくれそうなヨカン


書き込みアダプタは
ザイリンクスParallel Cable III互換，アルテラByteBlasterMV互換
ttp://strawberry-linux.com/catalog/items?code=20001
が送料込みで2500円なので、これを買え。
JTAGポートがあるから、使えるはずだ。

確実に動く。まともに半田付けすれば。
XilinxのCPLDにも、AlteraのFPGAにもこれで書いた実績がある。

でも人に貸したら帰ってこなくて、手元に無いが…
貸した人は退職しちゃったしな…

http://strawberry-linux.com/catalog/items?code=21002
のSpartan-3A　700が3万以下だからこれを買うのが、近道な気はする。
SDRAMも載ってるし。

蛇足
ISEを使ってみたい気はするが、時間が無い。
Quatrus2のV8.0はうごかねーしなぁ…　V7.2で通る記述が、V6.0では
「M4Kメモリが足りません」とエラーを吐いて終わってしまうのだよな…

ロジックセルをメモリに使わせる設定にすれば良いのかなぁ。

>>561
すまん、ﾜﾗﾀ

ﾏｼﾞﾚｽするとｺﾃﾊﾝ

>>561

軽石、karuishifactory,近藤@日湘あたりで具ぐるとたくさん出てくる有名な荒らし(汚し？)さんです。

アラシと言うよりも最近頑張ってる粘着に近い。
中身が無いので、他人のカキコの言葉がどうとか言い方がどうとか外観で弄る。
技術力はほとんど無い。

>>561
過去ログを見ると判る。
このキーワードに反応するキティが何人かいて、他人の迷惑帰りみずdenki板で暴れている。
そのため隔離スレまで作ったがその中では物足りないらしくすぐに他のスレに沸いて来る害虫みたいない香具師。
スルーするのがお約束。

Spartan-3AとSpartan-3AN
って　機能的に　内臓FLASH　以外に　なにが違うか教えてください。

だからお前は日本語勉強してこいって。

>>568
？
お前にも日本語が必要なのか？

まあ、いいや、とりあえず今日はデータシート
ダウンロードしたんで、家で調べてきますわ。

また、今日も買いそびれた。

>>570
FLASN内蔵以外は同じと思ってるんだが、
もし違いを見つけたらおせーて

↓そして、おまえら役立たずだな、の展開へ

人名だったのか。失礼しました。

>>569
多分、内臓じゃなくて内蔵だっていう言葉厨だろ

最近は言葉厨なんて言葉があるのか。
文章ちゃんと書けないやつ擁護するようじゃおしまいだな。

ここは誤変換ぐらいで日本語勉強しろとかいう厨房のすくつだな
すくつ、なぜか変換できない・・・

>文章ちゃんと書けないやつ擁護するようじゃおしまいだな。
->文章「を」ちゃんと書けないやつ「を」擁護するようじゃおしまいだな。
こういうやりとりを希望しているのかな?
些細なミスぐらいスルーせえよ。

>577

×：些細なミスぐらいスルーせえよ。

○：「文章ちゃん」を知らん奴はスルーしとけ

文章ちゃん：湯島のホテル街で三行半（みくだりはん）をあしらった法被姿で徘徊する
おねーちゃん

>>576
巣窟の事か？
正しい読み方を勉強汁

>>570
レポートよろ

>>579
> 巣窟の事か？
2ちゃんの歴史を勉強汁。

いや、価値はないんだけどさ…。

高度な話しているところ申し訳ないのですが、VerilogとVHDLのどちらから学び始めるのが良いでしょうか？
SystemVerilogやSystemCは聞きますが、SystemVHDLは聞いたことがありません。
世の中はVerilogやC++の方に向かいそうでVHDLは微妙そうです。

おそらく両方覚えることにはなるとは思いますが、最初に覚えた方の言語を、しばらくは使い続けると思います。
そう言った観点からも、どちらから始めるかアドバイスください。

Verilog の方がフリーツールが多いような気がする。Linux だけど。

他の言語を触った経験があるなら、たいした問題にはならんと思う。
自分がいいと思う方にしたら。

systemC とやらは、いつになったら使い物になるんだろうか？

Verilog は記述が短くできるけど、文法が結構甘い。
VHDL は記述が長くなりがちだけど、文法が厳格。
SystemVerilog はいろいろ機能拡張されて検証とかが楽らしいけど、まだ使ってる人少ない。
SystemC は完全フリーでシミュレーションできるけど、合成環境が整備されてなかったり。

まぁ、用途と好みの問題ではないかな？

>>581
とりあえずVHDLなら、後々のVerilogへの移行はやりやすいとおも。

ケアレスミスを防ぐ意味では、厳密なＶＨＤＬの方がお勧め。
昔、くだらんミスやって１ヶ月潰したことがあり・・・汗

ｋｗｓｋ

Verilog
モジュールの出力に何も繋がなくてもエラーが出ない
繋いだ信号とモジュール側のビット幅が違ってもエラーが出ない。

て記憶がある。
人が書いたVerilogのソースを見ていて、出力信号が書いてない、ビット幅も違う信号がある
でもエラー無し…

ビット幅が違ったらさすがにワーニングくらい出るだろう

俺は always での組み合わせ回路では reg 宣言がワイヤーになるのが驚いた。
しかもこんなわかりにくいことが、解説書などではきちんと説明されていない。

always @(clk) begin
　a<=a+1;
end
と
assign b=a+1;
alyaws @(clk) begin
　a<=b;
end
って、違う回路できるんだろうか？

bを使うか使わないかによる

合成できないYO!

>>593
bはここでしか使わないものとしたら一緒じゃないかなぁ、と

>>594
reg,wire宣言が無いから？それとも別の文法ミス？

always @ (clk)
↓
always @ (posedge clk)

>>592
同じになる

>>596
『その通りだ』

FPGAからCFインタフェースを使ってPRISM3.0の無線LANカードを使いんだけど，仕様が個人じゃ手に入らん．仕様を知ってる方おらん？

>>599
スレ違いにつき誘導
http://science6.2ch.net/test/read.cgi/denki/1213065042/

教えてください。
FIRやIIRのフィルターをFPGAを使って勉強したいと考えていますが、
DSPがいくつ入ったFPGAのボードを買えば良いかわかりません。
例えばFIRでサンプリング1MHzでカットオフ1kHzの場合、
FPGA内で必要なDSPの数はいくつになるのでしょうか?
DSP数=fs/fc　のような計算式があれば教えてください。
よろしくおねがいします

>>601
そんなシンプルな条件で計算できればだれも苦労しないよ。
悩む暇があったらまずコード書いた方が早いよ。
勉強だったらシミュレーションで十分だろう。無駄に数万円の銭をどぶに捨てる必用はない。

>>602
ありがとうございます。
>そんなシンプルな条件で計算できればだれも苦労しないよ。
ということは、みなさん苦労している→計算では求められない
ということでしょうか。ネットを探し回りましたが、発見できませんでした。

>勉強だったらシミュレーションで十分だろう。無駄に数万円の銭をどぶに捨てる必用はない。
そうなんですが、実機に書き込んでオシロで見てみたいのです。
(実は昨日オシロを買ったので、試してみたくてしょうがないんです)

>>603
みんな苦労なんてしていないよ。
必要な精度やスピードがちゃんと決まっていればおおよそ検討は出来る。
あんたの条件は足り無すぎるので見積もりなんか出来ないから無視しているだけ。
どうせ勉強だったらスタータキットくらいしか買えないだろうから無駄な所に頭使うなって事。

お城で見たいならすぐスタータキット買って試せば良いだろう。
デバイスを購入してハンダ付けして動作確認する前に、回路設計して動作確認までできちゃうよ。
今なら数万円でスタータキットは手に入るからやってみると良い。
限られた資源の中で何処まで性能をアップさせる事が出来るかトライするのは勉強になるぞ。
しかも実際に設計すればそれが経験になる。

試して見たいと焦っているみたいだけど、童○君だったらまず最初はプロのおねえちゃんのスタータキットに筆おろししてもらうのがいいぞ。

>>601
「DSPの数」の定義はスレッドの趣旨からすると、
FPGAの中の加算・乗算セルの数という事なのかな？

DSP で処理するのになんで FPGAボードなんだ？と思ってしまった。
605 の言うとおり、DSP じゃなくてセル数のことなんでしょうかね？

.>>601
詳しく話すには前提が足りなさすぎるのでざっくばらんに話すが
安価なデバイスで乗算器が乗ってるものだったら
1MHz で数十タップのFIRフィルタ程度では性能的に楽勝。
ただ、>>601 のカキコを見る限り、"楽勝"のステージに到達する前に
メゲる可能性が高い。


>>606
FPGAベンダがDSP云々ってほざく場合、単に積和演算の
ピークパフォーマンスのことを言ってるような感じがする。
浮動小数でない加算はFPGAにとって楽勝なので
つまるところ、乗算器の個数・精度およびfmaxのことってことになるんでね?

>>603
シミュレーションしてから買えば？
やらないと、動かないと思う。

>>601
サンプリング１Mhz,カットオフ１khと言っても、タップ数をいくつ取るか、
演算精度をいくつにするかで演算規模がどえらく変わってくるので、
計算式は無い。

欲しい特性から、タップ数・精度その他を決めて
コードを書いて、合成掛ければ規模が出てくるさ。

それから、どのキットを買えば良いか、考えるだけ。

601です。
みなさんありがとうございます。
仕様がはっきりしないと決まらないみたいですね。すみません。
例えば、16bitで1MHzサンプリングで、通過1KHzでリップル1dB、
カットが2KHzで-60dBのLPFで、欲しいbit深さは16bitという場合は
どうでしょうか。FIRの係数は、折り返しできない係数です。

DSPブロックを何度も使うやり方ではなくて、サンプル毎に
ドンドンとシフトしていくタイプを考えています。
DSPの数は、FPGAに内蔵の積和ユニットの数のことです。

>>609
>タップ数をいくつ取るか、
ということは、事前にタップ数を決められるのでしょうか。
タップ数は、サンプリング周波数とカットオフ周波数によって決まる

と思っていました。上記の例の場合は、1ms間に1000回のサンプルなので
タップ数は1000個、みたいな感じです。
>欲しい特性から、タップ数・精度その他を決めて
例えば欲しい特性は上記のように決めたとして、タップ数は
いくつくらいにすれば良いのでしょうか。

1msに1000回のサンプル…サンプリング周波数1Mhz？

>>610
任意。

カットオフ2kHzのLPFなのに1MHzでサンプリングっておかしくないか?

>>613
通過帯域幅1KHzで、カットオフがf0±2kHzの点で-60dbなんじゃね？
中心周波数f0は任意に設定されるじゃね？

>>614
それだったらBPFだ LPFとは言わんだろ

>>613
500kHz近いシグナルから、いちばん下の1kHzだけ取り出したいんでは。

>>614
文字通り、通過域端（リップル1dBの位置）が1kHzで、2kHzでは-60dBが
要求仕様ってことでは。

>>616
> 500kHz近いシグナルから、いちばん下の1kHzだけ取り出したいんでは。

その解釈が正しいなら、数kHzでサンプリングすれば事足りるだろ
どうせ上のほうは捨てるんだから

>>617
同じ出力を得るという意味では事足りるだろうな。
まぁ>>601を見る限り、出力を得ることが目的じゃなくて出力を得るための
過程が目的なんだろうから、過程が違えば出力が同じでも「事足りる」か
どうかは分からんわけだが。

FPGAでラジオは作れますか？

>>619
それだけでは無理。

ISE 10.1 にしたら、遅延が倍ぐらいになったぞい…。orz

皆さんありがとうございます。

>617
サンプリング定理のように考えると、fcの二倍のfsで いいのですが
そうではなくて 5倍とか10倍のオーバーサンプリングしたいんです
FIR出力のつながる後段回路のサンプリングが早いためで、
FIR出力が2fcだと、波形が階段状になってしまい、都合が悪いのです。なので初段から速いサンプリングレートで取り込みたいです。
RCフィルターでなめらかにするという方法もありますが、それは無しで。

補間フィルタを使えばいい話ではないのか?

>>622
ありがとうございます
2fsで得た点同士を、計算で補完するということでしょうか
確かにそれもアリだと思います。が、1MHzでサンプリングしてFIRかけた時の信号波形とは違ってこないでしょうか
FPGAに余力があるなら、オーバーサンプリングのほうが正しいと思うのですが、どうでしょうか

アンカー間違いました
>>623でした

無銭と実験レベルのオーディオオカルトマニアでない限り
オーバーサンプリングの方が間違った解

>>619
だれだったか作ってる人はいた
記事になってたのが見覚えある

なんでA/Dが入ってるFPGAって無いんでしょうか（ある？）
H8にも入ってるのに。

>>628
どんな性能のADCが必要かわからないけど つ Fusion

xilinx の Vertex5 には入ってる。
元々、内蔵温度センサーの値を読むものだが…

>>628
A/D入れるなんて、せっかくのFPGAがもったいない！
そう言ういらない物も何でもかんでも入っているのは、マイコンだけで十分。
まあ、FPGAは特殊用途用だから、汎用的でない方が良いんじゃない？

DACをビット数分使うとＤＡＣと同じスピードでＡＤできる。
但し例天子はビット数ｘＤＡＣの変換時間＋アルファとなる。

>>629-630
あるんですね！知らなかった。
いや、本当に簡単なADCでも入ってれば、キットだけでやれることが増えるのに
と思ってたんです。

>>631
なるほど。役回りを考えるべですね。
汎用的すぎるとFPGAの利点も落ちるやも

>>631
>>633
逆でしょう。
ADCいれたら汎用的ではなくなるよ。

汎用的・・・ってなんだろう。
メーカごとデバイスごとに得手不得手もあるわけだし。

低速でもあんなことやこんなことをやれるのがワンチップマイコン。
電子回路をぶっこんで、高速に並列にだーっと処理するのがFPGA、って
住み分けで、とりあえず大きな不満がないだけでは。

もっと細密化されて、「そんなにセルいらねーよ」って時代になったら、じゃぁ
ADCなりカウンタなりなんか周辺っぽい回路も入れておこうかね、ってなるんじゃね？
で、各種MCU IPが無料で使えるようになって、8ピンDIPで10000セルぐらいのが
100円で買えるようにならないとも限らない。

ADCなんざ、FPGA使うような人は200円ぐらいのマイコン買ってきて繋げればいいだけだし
マイコン程度の精度のADCじゃ不満な人も居るわけで、かといって高性能なADCつけてもまったく使わない人も居るし

まぁいろんな人の需要を満たす最大公約数が、ADC無しっていうもんだと思う

>>632
同じスピードじゃオーバーサンプリングできないだろ。
ＳＮが悪化して、実質的な精度は落ちるぞwww

>637
ん？内容が伝わっていないぞな。
オーバーサンプリングの話でなくてパイプラインの話だよ

って、漏れ間違っていたようだ。

ID:2B5hkQO5はID:WQ4IMepgで、秋月スレに粘着しAAを貼りまくる荒らし。
言ってる事は、すべて嘘。

> 告発サイト、敬誠の見積もりメールの提示まだすか。
> 役所に納めた 1,000万の内訳も。

まだすか？


ボリ松で新古品と書いてあるチンコを買って家で空けたら、袋の裏にショートした跡があった。
サオ側から見えるのなら漏れも気がツいたが、巧妙に袋の裏に隠してあった。
秋葉原で新古品のチンコが飼えるわけがないと思って買ったが、やはりだまされた。
こいつらはチャンコロ以下だ。

同じく、信越も屑屋だ。まともな部品屋など存在しない。
トランジスタなどは、すべて中国製だ。
世界的な問題になってるから幾らでもあるよ。好きに捜してくれ。
2SA627 2SD188辺りがわかりやすい。

チンコが液漏れするのは、不良じゃなくて仕様ですから。

ID:BAssZz+OのAA貼りは」チンコ以外にネタないのかよ。

ボリマツは以後使っていないし、敬誠も以後近くすら行ってない。
秋月はコッソリ利用しているが、セットモノは買ってないから欠品とかのトラブル
ありようもなく。

信越って言わないのかよ！
にっ偽者！？

>>642
千石は？

KYですまんが、チンコというのは何かの電子部品なの？

でんち

>>646
あ、そうなんだ。ありがとう。

> ボリマツは以後使っていないし、敬誠も以後近くすら行ってない。

スレチ。
おまいの本スレこっちだろ
な】信越、千石、鈴商 ﾎｶｦｶﾀﾙスレ 19
http://science6.2ch.net/test/read.cgi/denki/1212918028/

自営スレに居られなくて、今度はこっちかよ。
ごまかすか糞AA貼り。

> 告発サイト、敬誠の見積もりメールの提示まだすか。
> 役所に納めた 1,000万の内訳も。
>　世界的な問題になってるから幾らでもあるよ。好きに捜してくれ。
> 2SA627 2SD188辺りがわかりやすい。

だ。

Virtex-4ってPLL入ってないの？
coregenのCLOCK MANAGEMENTでPLLメニューが無い。

>>649
ドキュメント嫁。
xilinxは呼び名が違うのだよ。

>>649,650
あああれ、自分も気になってた。DCM の機能の中で元のクロックを B/A 倍
するとか、PLL としか思えない機能があるんだが Virtex-5 になってから確か
PLL というモジュールが別に入ったんだよな。じゃあ今までのあの機能は
なんだったんだろう??

Xilinx FPGAに載ってるクロックモジュールは
DLL = Delay Locked Loop
http://en.wikipedia.org/wiki/Delay-locked_loop

PLLは位相をフィードバックするが、DLLは遅延をフィードバックしてる
DCMに入ってるのも DLL

>PLLは位相をフィードバックするが、DLLは遅延をフィードバックしてる

それは単に言葉を直訳(?)しただけ。両方とも位相を比較してVCOなり、VCCなりを制御しながらロックをかける。
PLLは正弦波、DLLはクロックもしくは2値のランダムシーケンスに対するロック機構

>>653
いっぱい釣れるといいね！
まずは一匹目。

>>653
その解説はおかしくないか?

>>652でも参照したwikipediaの記事
http://en.wikipedia.org/wiki/Delay-locked_loop
によれば、DLLとPLLの一番大きな違いは
「DLLは内部に発振器を持たないこと」と書いてある。
ま、wikipediaの記述がいつも必ず正しいわけではないけどな

PLLはお説のとおり、VCO制御電圧を位相差でフィードバックかけて
入力信号と同期した出力を得るデバイス。

それに対し、DLLは、遅延時間が制御できる遅延器の遅延量を
フィードバックで制御して入力信号と同期した出力を得る。

よってDLLはフリーラン発振はせず、入力信号の突発的なノイズが
そのまま出力に伝播する特性がある。

何をwikiの記述を鵜呑みにしてんの。
そもそもその記述はFPGAなどに内蔵されてるようなクロック用のDLLにしか記述してない。
おまえの使ってるCDMAタイプの携帯電話にはRAKEのパス数分だけDLLが使われてる。
VCCまで含めてDLLだ。だいたい遅延量をいったいどういう物理量で評価すると思ってんの。
1/2ディレイの自己相関差って言って理解できるか？遅延の量も位相の差だ。
wikiの分類は全く的外れ。原振をどこに含むなどは枝葉末節。

DLLは逓倍が出来ない。

釣られてやるか

> その記述はFPGAなどに内蔵されてるようなクロック用のDLLにしか記述してない

このスレにおいては、それこそが正解だろ?
ナニとち狂ってCDMA方式で使うDLLの話始めてんだ?
ｽﾚ違いもいいとこ

>>657
できるよ。

広義に解釈すれば、PLLもDLLも似たようなものということで良いと思います。

狭義に解釈すれば、
PLLはクロックまたは正弦波の位相差を一定に保つループ制御回路、
DLLはクロックや正弦波＋周期性のある符号系列相互の位相差を
一定に保つループ制御回路という事で良いのでは無いでしょうか?

PLLによる逓倍分周は、位相比較器にフィードバックされる信号の周波数を
分周器や逓倍器で変化させて、その信号が入力周波数と一致させる事で、
実現するので上記の解釈で問題ないと思います。



ちなみに、私は15年くらい前に、M系列用のDLLを作るために、
PLLとして売られている74HC4046の、VCOだけを使った事があります。
（遅延比較器は別途作成）

俺は、DLLをSLL+PLLx2でつくったが

>>658
あほ。
DLLってだけで明示してない場合はM系列用ロックもクロック用ロック双方に
共通する部分考えるのが当然だ。たわけが。wikiの解説だけ読んでよくもまぁ恥ずかしげもなくレスできたな。
一知半解の見本だなお前

>>660
それが正しい解釈だよね。
実際作ってみるなり、ブロック図書いてみれば違いは、VCOかVCCの部分だけ
位相比較器にしろ、実装法はいろいろあることがわかるはず。
それを位相量そのものである遅延量を位相とは異なる物理量と解釈すること自体、
いかに薄っぺらい表面的な理解しかできてないかが手に取るようにわかる

周期性がない信号を扱えるのがDLLの本質なんじゃないの?
だから位相という概念の代わりに遅延量がでてくるわけで
その本質ゆえにフリーラン発振しないというDLL特性が生まれるわけで

M系列は擬似非周期信号(実際は周期が十分に長い)なのに
なぜ周期性のある符号系列と分類されてしまうのかわかりません

>>662

元ネタは
>649 名前：774ワット発電中さん[sage] 投稿日：2008/07/08(火) 15:09:12 ID:I+L/f5b9
>Virtex-4ってPLL入ってないの？
>coregenのCLOCK MANAGEMENTでPLLメニューが無い。

だから、勝手にCDMAまで話をずらして意味不明なレスを付けてる ID:TwtkBZ0Iの方が変だな。
ちなみにPLLやDLLに正弦波かどうかはまるっきり関係ないので念のため。

>>663

>>660を書いたときは、
以下のような見方をしていたので、「周期性を持つ」と書きました。

1. 入力信号をI(t)
2. ループの位相(遅延)比較器に入力される内部生成信号をC(t)
3. I(t)とC(t)の位相差をτ

入力信号と内部生成信号の関係をI(t)＝C(t+τ)として、
　ループがロックしていなければτ≠0
　ループがロックしていればτ＝0

そりゃ個別に再現できる性質、いわゆる再現性[I(t)=C(t)が一般に成立]なんでは?
どこからみてもそれは周期性じゃなかろうよ

なんだ、どいつもこいつも大学の机上の授業の受け売りか
ネットの偏狭した主張の丸写しだな。結局自分で実際の回路を
つくってためさないと、本質はわからないｗ

と、言うだけのやつは、たいてい何も解ってないやつと見分けがつかない。

踊る阿呆に煽る阿呆おなじ阿呆なら（ｒｙ

評論家が一番偉い。
残念だけどそれが世間一般の評価なんだよな。

豚切りで質問させてくださーい。

max2(＠ALTERA)の内部オシレータの出力周波数を知るにはどうすれば良いでしょうか。

Megafunctionでは、3.33MHzと5.56MHzを選択できるけど、
「これはシミュレーションに適用される数字であって、
オンチップ・オシレータの周波数を設定するものではない、
実際の周波数は使用するデバイス特性によって決定され…」
ということは、実際の出力は3.3MHz〜5.5MHzの間だけど、
ユーザからは指定できないということ？

使用しているデバイスはEPM570T100C5ですが、
この情報から出力周波数を導き出せるのでしょうか？
（どこかの資料にtableでもあるのか？）

オシロが無い環境なので単純には測定できません。
（適当に分周してブザーに出力して、楽器用チューナで周波数を計ろうとしたけど
音量不足と音の歪みのせいで計れなかった）

資料、測定方法の指摘、その他助言いただけないでしょうか。
よろしくお願いします。

> 実際の出力は3.3MHz〜5.5MHzの間だけど、ユーザからは指定できないということ？

正解
温度、電源電圧、デバイスのロット差で変動するんだろう

オシロがなくてもCPLDがあるなら簡単な周波数カウンタを組めばいいんでないかい?

>>672
ありがとうございます。

そのCPLD（max2）はキットなんですけど、水晶発振器は実装されておらず、
原振として内部オシレータを使おうとしていました。
なので、周波数カウンタは組めません。。。(´；ω；`)

ブザーの音から推測するか、水晶買うか…もう少し悩みます。
ありがとうございました。

>>673
実時間で長い時間をカウントして割ればいいじゃん。
10minとか１hとか。

>>673
>>674が良いヒントだね
そのデバイスの規模がわからないが
例えば24bitのカウンタを組んでクロックを入れると数秒でオーバフローする
オーバーフローする毎にブザーをピッと鳴らしてその間隔をストップウォッチで計り
計った時間をカウンタオーバフローのクロック数で割れば周波数が計算できる。

1回より10回、100回と計る時間を長くすればするほど精度が高くなるので
ストップウォッチを握って根気が続く限りブザーの音を数えて下さいな(^.^)

なにこのバカなスレｗｗ

>>671
出力が小さいならアンプ使えよ。
ライン出力ぐらい知ってるだろ。

>>677
取れました！！
ありがとうございます！

>>674-675
こちらもやってみました！！
大体、同じ値が読めてます！

自分、頭回らね〜とorz中です。
今日、１日悩んでしまいました。
本当にありがとうございました！

　　　　　　　　　　　　　_,,..r'''""~~`''ｰ-.､
　　　　　　　　　　　 ,,.r,:-‐'''"""~~`ヽ､:;:;:＼
　　　　　　　　　　 r"r　　　　　　　　　 ゝ､:;:ヽ
　　 r‐-､　　 ,...,,　|;;;;|　　　　　　　,,.-‐-:､ ヾ;:;ゝ
　　 :i!　 i!　　|: : i! ヾ| r'"~~` :;:　::;",,-‐‐-　 `r'^!
　　　 !　 i!. 　|　 ;|　l| 　''"~~　　　､　　　　　　i' |
　　 　 i!　ヽ　|　　|　|　　　 ,.:'"　　　､ヽ､　　　!,ﾉ　イェ〜イ
　　　　ゝ　 `-! 　:|　i!　　.:;:　'~~ｰ~~'"　ﾞヾ　: : ::|　　信越厨見てる〜？
　　 r'"~`ヾ、　　　i!　i!　　 ,,-ｪェI二エﾌﾌ　: : :::ﾉ~|`　アク禁申請された気持ちはどう？
　　,.ゝ､　　r'""`ヽ､i!　`:､　　 ー　-　'"　:: : :／ ,/
　　!､　 `ヽ､ー､　　 ヽ‐''"`ヾ､.....,,,,＿,,,,.-‐'",..-'"
　　 | ＼ i:" ）　　　　 |　　　~`'''ー----''"~
　　　ヽ　`'"　　　　 ノ

財のＨＰに見当たらなかったのですが、ISEWebPackの9.2以前って入手可能でしょうか。
Spartanを使いたいのだけどSpartan2以降しか選択出来ないので。

おまいら、ここにも顔出して、なだめてやってくれ。
ttp://science6.2ch.net/test/read.cgi/denki/1214543643/l50

>>680
ここでダウンロードできるはず。
ttp://japan.xilinx.com/ise/logic_design_prod/classics.htm

みなさんに質問です。
このスレのみなさんは、仕事でもFPGAほガンガン使っていると思うのですが、
どうやって覚えたのでしょうか?

今回の仕事で、マイコンでは追いつかず、FPGAを使わないと処理できない
ことがわかり、初めてFPGAをやろうと思います。(Xilinxです)
会社でFPGAをやっている先輩がいれば良いのですが、
うちの会社には電子関係はだれもいません。
途方に暮れながらも、どのようにして覚えれば良いか考えてみました。
1.　本を買って読む(トラ技、デザイン波、CQ出版など)
2.　ヒューマンなどのボードを買って実際に動かす(知ってる人前提な感じがします)
3.　ネットで調べる()
と、ここまでは自分でできたのですが、情報が一方通行なので質問ができません。
超初心者には、まず言葉がわかりません。
プリミティブ、インスタシエーション、コンストレイント、コンフィグレーション、
コーデベろッパー、bitファイル、mcsファイル、ucfファイル、エフォートレベル
インプリメンテーション.....わけわかりません(泣)
FPGA関係の用語集なんかも見つけましたが、まるで英英辞典のようで、
説明内容に出てくる言葉さえわからない状態です。
そこで、質問が出来そうな環境として、
4.　2chのこのスレで聞く
5.　講習会に参加する。
を考えました。一番正確なのは、講習会だと思うのですが、
一番有益なのは、2chのこのスレで聞くことではないかと思っています。

前置きが長くなりましたが、質問です。
・2chのココで初心者の質問をしてもいいものでしょうか?　ルール違反?
・みなさんには、僕のような時期は無かったでしょうか?
　それをどのようにして克服されましたか?
　　　　ひたすら独学でしょうか。それとも会社の先輩でしょうか。
・わからないなりにも本を読んだりして独学すれば、ある日突然「パッ」と
　わかるようになる、ということは有りますでしょうか?

マイコンに比べて、FPGAは全く異次元の世界のように感じ、
一人では手も足も出ない状態です。
宜しくお願いします。

>>682
ありがとうございます。ダウンロード出来ました。

>>683
＞FPGAをやろう
というのは、
板を起こすのか？
HDLで回路設計ということか？
FPGAにCPU　IPのっけて、そのソフトを書くということ？
或いは全部か？

ともかく、質問するのは自由だけど、
あなたの期待する回答が得られるとは限らない。

それだけじゃないかな。

>683

Paltekとか代理店がやってる無償セミナでデザインフロー(設計の雪崩じゃなくてながれ)が一通りわかるし、ワケワカな用語もどのシーンで関る言葉かわかるし。

http://www.paltek.co.jp/seminar/index.htm

新横浜でPaltekのお姉さんたちのいい香りを満喫してください。

>>683
　ここを見にくる人の大半は私を含め大半を独学で勉強してきたと思う。
基本になるHDLは本を買ってきて勉強、後は簡単なボードや実験を
通して動きを理解してきた。
　確かに教えてもらうのに比べれば時間はかかるが、最終的には自分で
対処することが出来なければ、使いこなせる部品ではない気がする。

　手始めにセミナー参加も有効。しかし、内容は書き込みまでの流れを
大急ぎでトレースするだけで、その場で理解しようとしても無理がある。
自分でやってみて、わからない所を特定してないと受けただけで終わって
しまう。

あと、触って動かして開眼したことしきりなので、一通りできるようになったら仕事に突入しちゃえ。
そうすれば、"まず"なにを知ればいいのかわかるしね。全部わからんよりは一歩進んだ状態じゃまいかと。
そのときまたいらっしゃい。

みなさんありがとうございます。

>>685
やりたいことは、200MHzサンプリングでAD変換した値を平均して、
その結果をマイコンに渡して液晶に表示したいです。
FPGA上でマイコンができるらしい事も知っていますが、すぐには無理だと思っています。
>あなたの期待する回答が得られるとは限らない。
そうですね。でも、聞ける人がいる、しかも全国の人からアドバイスが
得られるのは、とても心強いと思うのです。

>>686
まずはセミナーですか。まずは習うより慣れろですね。
そのセミナーって、一見さんでも参加できるのでしょうか。
その代理店を通さないと参加できないとか。
新横浜はとても遠いですが、一度言ってみたいと思います。
>一通りできるようになったら仕事に突入しちゃえ。
えぇーっ?!　いきなりですか。一通りできるようになったらというのが
どこまでのことなのかわかりませんが、いきなり行っちゃうんですか。

>>687
>ここを見にくる人の大半は私を含め大半を独学で勉強してきたと思う。
ありがとうございます。やっぱり独学ですか。
僕もがんばりたいと思います。

いずれ初心者の質問をさせてもらうと思いますが、どうぞ宜しくお願いします。

http://www.watch.impress.co.jp/av/docs/20080711/bird3.jpg

このデザイン許していいのか？

>セミナー参加は書き込みまでの流れを大急ぎでトレースするだけで、
>その場で理解しようとしても無理がある。 自分でやってみて、
>わからない所を特定してないと受けただけで終わってしまう。

事前にテキストと部品もらって予習って訳にはいかないですね。
セミナー中に全部理解して質問出来るひとならいいけど。

>教えてもらうのに比べれば時間はかかるが、最終的には自分で
>対処することが出来なければ、使いこなせる部品ではない気がする。

FPGAに限らず何でもそうですね。

> セミナー中に全部理解して質問出来るひとならいいけど。

いや、何がわかってないのがわかるのがいいね。
後はgoogle様お願いっ！ってことで。

googleしてもいまいちサンプル数が少ないのが悩みだよな。
仕事でやってる人は仕事内容なんかブログにかけないし
趣味でやってる人はそもそも2万とかするキット持ってなきゃ弄れないから敷居高いし

そんな中PALTEKの資料は役に立った

まずはタダで構築出来る環境(ISE WebPack + ModelSim Starter版)で
一通りの開発フローを体験してみるのが良いのでは。

ツールのチュートリアルとしては www.fpga-lab.org にお世話になったのだけど、
今はつながらないんよね・・・突然だったので中の人がどうなったのか心配だわ。

ISE WebPackって、XPproとかVistaBusinnessにしか入らないの？

現在の ISE WebPack がサポートする OS は XPPro(32bit)、VistaBusiness(32bit)、Linux(32bit) の3つです。

Win2kPro がサポート対象だったのは 9.1i までです。入れれば動くんだろうけどね。
なお、昔の WebPack が欲しい場合は WebPack classics から入手可能です。

>>683
　意地悪かもしれんが金があれば外注に出す方が良いような気がする。電子関係が
会社にいない状態という事は回路(基板)設計からやるって事でしょ。それで
200MHz の ADC を動かしたら、まあ動くだろうけれど精度は出ないと思うし
下手したら動かない。勉強にはなると思うが結構高く付くかも。

　ただ、回路としてはそれほど難しくないと思う。200Ms/s なら SRAM みたいな
インターフェースの固定小数点 ADC だろう。ADC のパイプラインに少し注意する
程度かな。平均するというのがレジスタか何か設定して任意の長さで平均したり
加重移動平均とかなら少し考えるが、16 回に一回の周期で 16 データの平均を
出せばいいのならクロックさえ間に合えば CPLD でも十分な回路規模じゃない?

質問の答え、
1. 初心者お断りではないけれど、出来るだけ内容を詰めてピンポイントで質問した
方がいいよ。ただ、仕事に関わる質問に対して親切な解答は期待できないと思う。

2. もちろん何も分からなかった時期はあったし今でもまだまだ。先輩から VHDL で
D-FF の書き方を習った後はひたすら他人のコードを読んだり簡単なコードを
シミュレーションをしたりを繰り返したかな。最初の仕事はDDR2コントローラ
だったけど、Xilinx が出していたサンプルのDDRのコードはほぼ暗記するぐらい
読んで理解していた(これがまたバグだらけだったりして)。

3. ある日ぱっと分かるようになったことはなかったなあ。少しずつ分かるように
なった感じ。ソフトの知識がある程度あったので理解するのに苦労しなかった
ものも多かったかもしれない。

長々とすまん。

テストベンチについて質問なのだが、
アルテラとかのソフトウェアのシュミレーションとVerilogで記述するテストベンチってどっちがいいの？

アルテラとかのソフトウェアのシュミレーション
↑これは何を指しているの?

>>698
複雑なシミュレーションだったらModelSIMなどで使えるVerilog／VHDLなどのテストベンチがお勧め。
デバイスを乗り換える時にもそのまま移動できるのがいい。

>>699
「.vwf」　VS　「.v」


やっぱり、みんなperlとか他の言語もテストに使ってる？
最近RubyかPythonに挑戦してみようかと思ってるんだ

ASIC開発なら
・テストベクタ(入力値と期待値の対)
・HDLによるテストベンチ
両方とも必須だろうけど

FPGAの場合どうなんだろうか?

>>702のところはやらんの?

ＦＰＧＡでテストベクタまでは作るケースは普通無いな。
理由は金が出ないから時間が足りない。
普通はHDLによるテストベンチでチェック項目を確認して後は実機。

ところがなぜか映像系の開発になるといきなり実機で試すケースも多い。
実機で波形を確認しながらデバッグしていく。
普通は最低限のモジュールの動作確認をやるのが普通と思うのだが、確認する為のテストベンチに時間がかかるという理由みたい。

映像系の不具合で手伝ったときに、現状のシミュレーションパターンを要求したら出てこなかった事がある。
タイミングチャートも出てこなくて、もらったのはソースとブロック図だけだった。
なかなか香ばしいソースで、２日ほど見直したけど不具合の原因が特定できなかったので、０から作り直してちゃんと動くようにして納めた。

>なかなか香ばしいソースで

kwsk

ぺヤングですね、わかります。

オリバーですね、わかります。

>>701
テストベンチ作るのなら、何でも良いと思うよ
国内しか見ないならRubyで、海外も見るのならPythonでいいと思う
職場でPerl使いが居るのなら、それでいいと思うけどね
個人的には、他の用途にも使えるExcel VBAとかがいい気がするんだけどねｗ

>>704
FPGAは、最悪作った後でも書き直せるしね
ASICよりは、甘くなるのは当然だろう
それより納期が厳しいだろうし・・・
周辺回路やファーム、他の部分も含めての納期ならなおさら時間が・・・

>>704
テスト用の『画像』作るのがめんどくさそうだな。

Spartan-3 Starter Kitで遊んでいるのですが、
ISE8.2iからISE10.1に変えてからiMPACTができなくなってしまいました。
操作はISEの[Help]メニュー、[Tutorials]、[ISE Quick Start]に従って行いました。
何が原因と考えられるでしょうか？また、どうすればデザインをダウンロードできるのでしょうか？

>>708
テストベンチをrubyやperlって？
何考えてんのお前

Verilogはもともとシミュレーション用の言語
rubyやperlは吐き出したデータ等を整理するために主に使う。

Pythonで書いた画像codecを使ってる。
楽でいいぞ。

>>710
iMPACTの場所は「Generate Programing File」から「Configure Target Device(新設)」に移動しました。
Helpの記述が古いままなのかな？

QuartusとISEはどっちがいいのですか？

Altera使うならQuartus
Xilinx使うならISE

>>715
明快かつ充分な回答だな

無料版の制限が、Xilinx の方が緩いんじゃないの？

FPGAのソースをメンテしようとしてQuartusを立ち上げる度に
「ライセンスが切れました、再登録してください。」と言われているような気がする

ツールのバグで損害を出したくなければアルテラを推奨

下記に該当する神キットを探してるのですが、心当たり無いでしょうか？
　・安い。（5万以下）
　・FPGA、CPU、FlashROM、SRAM、RS232Cがボードに乗っている。（FPGA内臓でも可。）
　・FPGA10ゲート以上
　・CPU30MHz以上16ビット以上。
　・SRAM32KByte以上。（速ければDDR、SDRAMでも可。）
　・FlashROM64KByte以上。
　・半田付け不要。
　・開発ツール付属。(VHDLを合成できるツール、およびC言語コンパイラ・リンカ等。)
　・RS232CやUSBからFPGA、FlashROMに書き込み可能。
　・VHDLとC言語の知識があれば、後はマニュアルを読めば頑張れる。
要するに、PCとシリアルケーブルがあれば他は何もなくても、FPGAが作れて、
そのFPGAをソフトで制御できる環境を提供してくれるツールを探してます。

>>720
>FPGA内臓
ってのは無いし、

>FPGAが作れて
てーのは、こんなキットがあっても無理だ。

って、突っ込みどころがありすぎだが、
大手なら、無償レンタルすれば？

>>721
RS232Cのバッファ以外なら内蔵もあります。
でも高いんだなこれが。20万ぐらいする。
（↑無料の講習会で使ったことあります。）

大手の会社員ではありません。
ちっちゃい会社に勤めてます。
FPGAは9割趣味です。

なに？そういう流れなの？
そのへんにごろごろしてるキットじゃなくて？

システム屋のサイトで、業務内容に「FPGA開発」って書いてあるやつ思い出した。

>>720
FPGA10ゲート以上ってなによ。

>>723
釣りだからまじめにレスする必要ないよ。
微妙に値段とか仕様とかxilinx、alteraのスタータキットからずらしている。
FPGAとCPUが一緒の基板というだけで普通のスタータキットはみんなはずれになる。

NIOS�Uや、EDK対応のスタータを買って試せばええんじゃないかと思うけど、スレ主はいやなんだろう。
それ以外のを探しているんだろうけど、サードベンダーで５万以下は無理だろう。

>>１０ゲートのＦＰＧＡ
外付けにP-ROMつけたら、そっちの方がさらに高くつきそう
ＧＡＬとかそういうＣＰＬＤをすすめますけど

ＣＰＵのキットとＦＰＧＡのキットを別々に買って、
バスはケーブルで繋いだら？

>>720

っ

ttp://www.apnet.co.jp/product/fpga/sf7044f_7144f.html

10ゲート＜3万ゲート。その他は、ほぼ要求仕様どおり。

http://www.cqpub.co.jp/hanbai/books/33/33461.htm
これで良いんじゃないの？

もしかしてこれのことなのか？
http://www.msx.d4e.co.jp/

さてそろそろちょっと真面目に考えてみようか
まずFPGA10ゲートは10万ゲートの間違いだとする。これはゲート数の多いキットでも買えで問題無い。
次にCPU30MHz16ビット以上はNIOSだのMicroBlazeだのでどうにかなるとする
SRAM32Kは内蔵BRAMでどうにかしろと言う事にする(どうせCPUで使うって事だろうから)
FlashもきっとCPUで使うんだろうから内蔵BRAMで良い事にする。
232Cがついてるキットは腐るほどある。
USBから書き込むキットも増えてきたから問題無いとする。
結論　　・VHDLとC言語の知識があれば、後はマニュアルを読めば頑張れる。
の部分を外して講習会に参加するor英語のマニュアルだろうときっちり読む事を前提に、
FPGAのゲート数さえ多いキット＋組み込みCPUなら何とかなる。

例：ザイのスターターキット ゲート数50万強クラス
ttp://japan.xilinx.com/products/boards/s3_sk_promo.htm
これには90日間のMicroBlazeとか開発できる体験版がついてる。
MicroBlaze投げ出したとしてもFPGAのキットはそれなりに遊べる。
投げ出さずに体験版の期限切れたら、後からEDKだかXPSだかを買うらしいが、自分で買ったこと無いから良く分らん。
適当に探し出してくれ
ttp://japan.xilinx.com/ise/embedded_design_prod/platform_studio.htm
おすすめ　すぐに投げてしまい、無駄金を使ったと思いたくないあなたに

ttp://japan.xilinx.com/products/devkits/DO-SD1800A-EDK-DK-UNI-G.htm
予算はオーバーするが、MicroBlazeとかの開発キットとして作られてるから、
それなりに使いやすいんじゃないのかなぁ？(使ったことはないから知らん
おすすめ　何が何でも覚える事は必須でどうにかせなあかんと思ってるあなたに

多分テラにも似たようなキットは有ると思う

けっきょく>>731とか
アルテラのDE1とかになるわけね…って安くなってるな
入門用にちょうどいいんじゃないか？　C言語使う環境は別だけど
https://xies.float.co.jp/catalog/product_info.php?products_id=1014

すみません。教えてください
マイコンとFPGAを同時に使う時、マイコンとFPGA間のデータのやり取りには、
やはりマイコンをマルチチップモードにして、データバス、アドレスバス、ライトリード信号をFPGAにつなぐ方法が一般的でしょうか？
その場合、マイコンのライトリードとFPGAの読み書きがバッティングしたときの解決方法がわかりません。
何かサンプルコードがあれば、紹介いただけないでしょうか
考えるに、マイコンのウエイトを使うのかも、と思うのですが そうすると しょっちゅうウエイトがかかりマイコンがこまるし。
特にFPGAにADコンバーターをつなぎ、マイコンで読む例では、どのようにすればよいのかわかりません。
よろしくお願いいたします。

課題か何か？

>>733
http://bubble6.2ch.net/test/read.cgi/i4004/1215270189/

FPGAでデータの準備が出来たらマイコンに割込み入れれば良いんじゃないの？

>>733
AD内臓のマイコン使えばいいんじゃ内

>>733
質問が曖昧すぎて分からない。
前半の質問に関しては一般的なんてものはない。リアルタイム性が必要でマイコン側に余ってる汎用バスがあれば
そこにデータを載せて割り込みを飛ばすこともあるし、データ量が多ければ SRAM や DRAM のふりをすることもある。

後半は、FPGA とマイコンで共有するデバイス(ADCなど)をアクセスする場合に競合しないようにするには、と
いうこと? それも色々な方法がある。マイコン側にマルチプロセッササポート用の命令があればそれを
使えばいいし(68系のならTASとか)、何をするにしても限られたりソースを共有するのだから誰かが
待つのは仕方がない。それが嫌なら同じADCを複数使ってアナログのラインを共有したらいい。ただし、
キャリブレーションに注意して。

>>733
バス制御権を持った機器が２つ以上あるんだから
マルチプロセッサと同じでウェイトでマイコンが止まるのは当たり前。
マイコンを動かし続けるのならキャッシュメモリを上手く利用するか
データのフローを変える。

ADC->FPGA(ライト)->SRAMなど
SRAM->マイコン(リード)->マイコン(処理)
の二つの処理じゃなくて

ADC->FPGA(FIFO)->マイコン(リード)->マイコン(処理)->マイコン(ライト)->SRAMなど
の流れで処理する

ISE10.1って、見てくれはいいが
おれの言うこと聞かん

alteraでまたサブスクリプションやっている。
ライセンスの継続よりもサブスクリプションを新規で購入した方が安いのはなぜなんだろう。
購入するたびにライセンスが増えていく。

基板込みで買ったほうがライセンスが安いには、なぜ？XILINX

ISE10.1 使ってるが、しょっちゅう不正終了

メモリにプロセスが残りっぱなし

動作不安定

こんなツールが論理合成してて信用できないぜ

いま、>742と>743を合体させて

ISE10.1 使ってるが不正ライセンスがしょっちゅう安い

に見えた。俺の頭、やばいのか…。

>>743
ＰＣ環境とターゲットデバイスよろ。

Core２の2.6GHz＋4GB（3.2GBしか認識しない）ISE9.１でVERTEX4をやったときには１日１回くらいだった。

>>744
頭の中でクロストークが起こってるんじゃね?

俺は >>743　は

ISE10.1 使ってるがTLFのキージェネ使ってる

に見えた

>>747
> 俺は >>743　は
> ISE10.1 使ってるがTLFのキージェネ使ってる

そういう事するとキーがXilinxに送られて訴えられたり
しない？　パケット監視してる？

仕事でFPGA使ってますがこのスレの存在を初めて知った。

ちょっと訊いてみたいけど論理合成ツールでSynplify Pro使ってる人いますか？
ン百万するもので個人ではちょっと買えないけど、
このスレはかなりお仕事の方が多そうなので。
もし他に適切なスレがあれば教えてください。

入門に最適なボードってないですか？

あんまりお金をかけれない貧乏学生です。

>>748

おまえはPeerGuardianをStartup時に起動することもしらんのかい。
その上で、パケットをXilinxに送られて何が悪い。

>>750
Design Wave Magazine(CQ出版)の2007年7月号にSpartan3E基板が付録で付いてたんだが、
もしどこかの書店で手に入るんならコストパフォーマンス的には最高かと。
ただCQのWEBショップでは売切れてるみたい。
けどパラレルJTAG変換作らないといけないとなるとそこそこ面倒だな・・・

いろいろ込みですぐ使えそうなのだと
ttp://strawberry-linux.com/catalog/items?code=21010
ttp://strawberry-linux.com/catalog/items?code=21012
この辺かと。
使ってるPCにパラレルポートが付いてるか要確認。

って、全部Xilinxなのは個人的嗜好です。別に営業とかじゃないよ。いや本当に。

>>749
使ってるよ
Precision と使い分けてる

>>752
CQはFPGAがおまけの回だけ増産してくれればいいのに…
買い増そうとしてもプレミヤ価格になってるしorz

>>754
ボードはそのままのやつで特集記事をまとめた
付録付きのムックとして販売してくれれば良いのにね。

>>752

ありがとうございます。
とりあえず近くの店にDWMがないか調べてみて
なければ評価ボードでも購入してみます。

>>749
論理合成しかしてくれないから、配置配線は純正ツール(ISEとか)を使わなくちゃならないよね。
Synop に買われちゃって、殿様商売にならないことを望むばかり。
Synplicity の人は親切で好きなのだが…

>>750
Spartan 3E　スターターキット

本のやつは2日で全部理解できるからやめとけ。つまらなすぎる

卒論あたりを書くのに何か実際作る必要があるならともかく、
とりあえず、FPGAの開発フローを一通り体験したいっていうなら、
ISEとModelsimを使い倒してからでいい。
ボードとか買って云々はずっとあとでいいよ。

>って、全部Xilinxなのは個人的嗜好です。別に営業とかじゃないよ。いや本当に。

Xilinksを一度使いかけたが、Freeのツールは嫌に重たい感じがした。
どうやって開発している？
Modelsimとかをメインにつかうのか？

Xilinx のFreeツールってISEかい？
Modelsimメインってフィッタとシミュレータをなぜ同じ土俵で比較してんの？

ISEシミュレータのことかも

>>758
ありがとうございます。
いろいろなものがついていて面白そうな基板ですね
こっちの方が気になったので注文してみます。

やめたほうがいい

xilinxのツールは不安定　バグだらけｗ

XIのツールは、SP2ぐらいになってから乗り換えるようにしている。
そうしているせいか、安定しているように感じるんだが。

XiのキットよりもAlteraのDE1とかが使いやすいな
今なら安くなってるから俺はAlteraをおすすめする
QuartusIIも使いやすいし

DE1はTVの入出力できるやつだっけ？
入出力サンプルの入力部分がそのまま流用出来て楽だった覚えはある。

３．３Ｖ系のＦＰＧＡのオープンドレインて耐圧は何ボルトまで？
オープンドレインにしたら５Ｖ系とインターフェースしてもＯＫという本を
見たのだが、データシート見ても耐圧５Ｖとは何処にも書いてない。

>>768　書いてある

>>768
データシートを読め
最近はわざわざ5Vトレラントって宣伝してない限りNGだ
Xilinxだと、VirtexII SpartanII・IIEあたりが5V Tolerant

FPGAが5Vで動いた頃がなつかしい

>オープンドレインにしたら５Ｖ系とインターフェースしてもＯＫという本を
オープンドレインつーことはＦＰＧＡ側が出力だろ
耐圧って馬鹿か

>>772
５Ｖでプルアップとかするって意味じゃないの。

>>772

>>772

>>772

>>772

>>772

>>772

>>772
ひさびさにスゴイのを見た!

>>772の人気に嫉妬！

>>772
ｱﾎ

ここで釣り宣言どうぞ
↓

>>768
ためしに100Vにつないでみろ

>>772　　記念釣られで俺もｗ

>>753
使い分けの理由ってなに？
顧客要望？　技術的問題？
興味深々だたりします。

Precisionは、よく喋る営業さんを思い出す。

>最近はわざわざ5Vトレラントって宣伝してない限りNGだ
やはり、そうでしたか？　

しばらくこのスレ見るの忘れてましたがレスサンクスです。
>>753
Precisionと両方あるって結構贅沢ですね。
ウチはPrecisionって売り込みに来てないから縁なかったけど
Synplifyは値段がアレなので１ライセンス買うにもすごく時間かかった。
（中小なもので･･･）
使い分け、それぞれの向き不向きなどあれば教えて欲しいです。

>>757

Synopに買われる前から、Synplicityは殿様商売っぽく思えたけどな･･･
まず値下げをしないってスタンスとか、上位版のPremiereは値下げする
代わりに下位版のProは値上げしたり･･･
昨年末に売り上げ促進キャンペーンだかで15％引きしてくれたので
やっとドングル版のProが買えたってとこです。

で、今はVer9.0.1使ってるんですが、最新版は9.4になってますね。
XilinxのV5使いですがアップデートしてメリットありますかね？

>>788
クレクレ訓うざいよ。

Synplifyを使ってみてメリットくらいはゲロしろや。

OK、それもそうですね。

やはり何と言っても合成スピードが実測３倍ぐらいになるのがいい。
それから、合成語のロジックリソースもISEの場合を100としたら90程度になる。
感覚的には算術的なロジックが多いほどリソースの節約量が多いかも。

それと、微妙なとこだけどSynpliftが吐いたネットリストでは
配置配線時のタイミング制約を満たしやすくなった気がする。
いくら65nsのV5でも、部分的に250MHzとか266MHzとかもあるとなかなかしんどい。
もちろんISEでもSynplifyでも速度重視の設定にしている。

逆にデメリットは、最初にクロック周波数制約を記述するのだが
信号名がソースの記述と一致しなかったりで正確な指定をするのに一苦労した。
ってところか。

>やはり何と言っても合成スピードが実測３倍ぐらいになるのがいい。
論理合成って、配置配線より軽かった気がするが
そんな物がはやくなってもうれしくないような？

まあ確かにそういう見方もできるね。
790はやや営業トーク的だったかもしれないが、
私のやってるデザインはISEだと合成20分、配置配線が40分（10.1SP2）で
合計１時間。
しかしSynplifyだと合成が５〜７分で済むので15分近い短縮。
全体でも60分が45分になるのはそこそこ効いてます。
特にウチは映像処理系でシミュレーションしきれないから実質
実機デバッグメインなのでランタイム短縮は開発効率にかなり影響する。

>Precision
売られる前は、レオナルド、
とか売っていた会社の製品じゃあるまいか？

FPGAやCPLDを使ってらっしゃる人が多いと思うので、こちらで質問させてください。

5V電源で動いているロジック回路中に、3.3V電源で5VトレラントのCPLDを追加挿入したいのですが、
以下のような使い方でよいでしょうか。

・5Vロジック出力(0V-5V)→抵抗10kくらい→CPLD入力

・CPLD出力(0V-3.3V)→抵抗1kで5Vプルアップして→5V系ロジック入力

心配なのは、CPLD出力を受ける5V系ロジックのVih(min)=3.0Vなので、
なるべく5Vに引き上げたいので、プルアップに小さな値を使うつもりです。
CPLDは、出力8mA程度は吸えるようですので、(5V-0V)/8mA=625Ω→1kΩにしました。

CPLD出力はオープンドレイン出力にした方がよくないか? (0V or HiZ)
L→Hが速く遷移するし、H状態での消費電流も減る

>>794
「5Vトレラント」を謳ってあるなら、謳ってあるマニュアル通りやれよ。
統一仕様ってわけじゃないんだから。

謳ってないのをなんとかやりたい、なら聞く意味もあるが。

>>794
使おうとしているデバイスが決まっているんだろうから、CPLDとしないでデバイス名を書けよ。
あとトレラントうんぬんとするのであれば接続する相手デバイスの仕様も注意しないと痛い目にあう。
それぞれのデバイス次第では直結も可能。
今回の対策だと性能が出ないケースもありうる。

>>795
ありがとうございます。
オープンドレインならいいですね。
そう言われてデータシートを調べてみましたが、
出力を直接オープンドレインにできる設定はなくて、
Webのアプリケーションノートを探ってみると、
入力にLレベルをつないだトライステートを出力として、
OEで「0V←→Hi-Z」に制御する方法が書かれていました。
ありがとうございました。

>>796
5Vトレラントを謳っているんですが、データシートを調べても、
回路例みたいなものは無いんですよ。

>謳ってないのをなんとかやりたい、なら聞く意味もあるが。
その場合は、コンパレータかレベル変換ICを入れて終わりですよね。

入力の対策は直列抵抗+CPLD内部の保護ダイオードに頑張ってもらうという方法で
いけますが、出力側がわからないんです。
通常ロジックTTL ICならプルアップ抵抗で5Vとインターフェイスするんですが、
C-MOSの3.3V出力は、どうしたものかと思いまして。
プルアップしたとしても、C-MOS出力のインピーダンスが低いので
さほどの電圧上昇も期待できないと予想しています。
5Vトレラントを謳っていても、電源も出力も3.3Vのみなので疑問に思いました。

素直にバッファ入れれば良いんでないか？
74LVC245とか

なんで回路例がいるんだ？
データシートに仕様が書いてあるだろ。それを満たすようにすればいいだけ。

>>795
オープンドレインはデジトラ羽目になるから嫌なんだよッ

>>801
プルアップしているのに?

>>801
kwsk

>>798
> 出力を直接オープンドレインにできる設定はなくて、
'H'を出力しなけりゃ、ソレ相当だろ？

> >謳ってないのをなんとかやりたい、なら聞く意味もあるが。
> その場合は、コンパレータかレベル変換ICを入れて終わりですよね。
終わりたければ終わればいいけど、それはさておき、
謳ってあっても理解できないなら、コレで終わりだろ？

> プルアップしたとしても、C-MOS出力のインピーダンスが低いので
> さほどの電圧上昇も期待できないと予想しています。
そのまえに、
> 入力の対策は直列抵抗+CPLD内部の保護ダイオードに頑張ってもらうという方法で
とか書いてるけど、大丈夫なのか？

> 5Vトレラントを謳っていても、電源も出力も3.3Vのみなので疑問に思いました。
ふつうは、5V-TTLと直結可能、とか書いてあると思うが。
工作とかだったら、受け側のスレッショルド電圧に期待して、動けば桶、でもいいんじゃね？


ところで本家の英語のデータシート、見てる？

FPGA/CPLDで+5Vを駆動する方法（相手が+5V系C-MOSの場合）
ttp://support.xilinx.co.jp/images/answers/6717-2.gif

>>805
それ、「出力の立ち上がり時間を改善する方法」じゃなかったか？

>>805
そこまでしてテンプレに入れてほしいのか？
しかし>>772には一歩及ばない。

LCX入れればええやんけ

極力デバイスは少なくしたいんだろ。
それよりも、なぜ頑なにデバイスの型番を伏せるのかということだ。
せめてシリーズ名だけでも書けばもっと具体的な回答が得られるだろうに。

釣りだからだよ。

QuartusIIとか解像度、いくつくらいを前提に作られてるんだろ・・・

>>811


24インチ推奨

>>812
解像度に対して画面サイズを書くとはアフォｗｗ

ドットサイズって、大体決まってるからなぁ・・・・

XGAモニタでMegaWizardのPFL作成を実行したら、画面よりも大きくて困ったことがあったな。
SXGAかUXGAってところでは。

>>815
同じ思いをした…

Quaｒtus2でMegaWizardのNEXTボタンが、画面の下にはみ出て押せない…
仕方無いから、画面を90度回して、縦1024x横768にして何とか乗り切った。
スクロールバーが出ないんだよな。

エンジニアリングツールってどうしてこういう間抜けなつくりになってるんだろうね

英語圏で作るとこうなるんだよね。
画面のdpi値変更でおｋ

>486
タイミング設計まで終わってたら、
設計者が自分で実装したほうがはやいがな。

FPGAは実機デバッグできているの？

ISEで、
機能ブロック単位で合成して、個々にビットファイルを生成し、
それらを合体して1つのビットファイルにする方法を教えてくださいい
unixコマンドラインでお願いします

>>821
そんなことはできません

ターゲットデバイスが同じなら、どんなに小さい機能でも
bitファイルのサイズは一定ってことからもわかるでしょ?

>>821
なんでビットファイルにこだわるのかね？
普通に各ブロック単位でシミュレーション確認して、統合化するトップブロックを作ってその中で接続すれば時間はかかるけど、やりたいと思われる事が実現できる。
ビットファイルの意味を理解していない学生かな？

ビットファイルってなに？
ビットファイルってなに？
まじでビットファイルって何？

bitファイルで A7 A8 A9 AA をサーチしろ。
そこが機能ブロックの先頭にあたる
次に B0 B1 B2 B3 をサーチしろ
そこが機能ブロックの終端だ
そして、

A7 A8 A9 AA
機能ブロック 1
B0 B1 B2 B3

A7 A8 A9 AA
機能ブロック 2
B0 B1 B2 B3

A7 A8 A9 AA
機能ブロック 3
B0 B1 B2 B3

としてアペンドすれば OK

例えば、機能ブロックAはRTL修正して、B,C,D・・はRTL修正してないとき、
いちいち、全体を合成すると時間がかかるのをなんとかしたい。
最新マシンでも5,6時間かかる規模なもので。。
合成はAだけにとどめたい。

これが出来ればビットファイルじゃなくてもいい。

んなことできない。
一文字直してもすべての合成をやり直し。
なので、検証中は構成を工夫して数種類用意しておく。
もちろんシミュレーションで手を抜かない。

差分コンパイルすれば可能

xilinxの純正ダウンロードケーブルを買うなら
特殊電子回路の高速USB-JTAGモジュールとかの方がいいですかね？

>>828
乙
このやり方は代理店に聞くと教えてくれるよ。
合成が早くなっても配置配線の時間は変わらないので、劇的には早くはならない。
規模とかにもよるけど短縮時間は２０％程度だと思うけどうれしいんだよね。

他には直接ＦＰＧＡに展開されているロジックをいじる方法もある。インバーター入れるくらいだとこっちのほうが早いかも？

>>829
MITOUJTAGを使うつもりだったら一緒に買えばいい。
そうでなければ素直に純正を買え。
chipscopeは純正でないと動かないから値段だけで決めると後でいたい思いをするよ。

個人で使うならどちらでも良いと思うが、仕事で使うなら
大問題。

というのは純正と内藤製品を比べる自身が間違い。

前者はメーカ保証が受けられる。
後者は所詮サードパーティ品。ＸＩＬから認定さえも受けていない。

BootROMの書き込みに失敗したものが市場に流れた場合の損失は
後者では計り知れない。

内藤製品は、FPGAに特化したものではなくJTAG一般のツールだから
今後FPGAの書き込み保証などをすることもありえない（本人談）

そういう理由から、うちの会社では個人で使いたくとも業務には使わない。

>BootROMの書き込みに失敗したものが市場に流れた場合の損失は

書き込みに出荷テストしないほうが問題だろw

>>831-832
　製品の出荷規模にもよりますよね。民生品では、高価なギャングプログラマー
を使用するのは常識でしょうが、産業用装置への組み込み用なんかだと年間数台
しか生産しないのもザラです。
　とてもじゃないが正規の書き込み装置を購入できるほどの、見積もりが通る時代じゃ
ないです。

>>832
文意を汲み取ってくれよ。

つまり、認定ケーブルで書き込んだわけではないので
書き込みトラブルがあっても、ｼﾗﾈｰﾖ（AA略

てなわけで、金額の差以上のものがでてくるということ。

63 名無しさん＠恐縮です [sage] Date:2008/08/19(火) 23:47:55 ID:gEXrOafu0 Be:
このスレを見てる奴らはほとんど陸上素人だろうし
普段あんまり陸上競技を見ない奴ばっかりだろうから言っておく

ボルトのストライド走法ではコーナーでスピードが出ない
加えてボルトはMJほど後半強い選手でもない
決勝は良くて19.4台だよ
世界新は確実とか18秒台が出るとかほざいてる奴は恥ずかしいからやめてくれるかな？
世界新がでたらこの書き込みをいくらでも晒してくれ

FPGAは揮発性だから書き込み保証という概念自体がない。
FPGAの書き込みトラブルってどんなトラブルがあるんだよ。

保証とかいうのはコンフィグROMとかCPLDの場合だと思うけど、
純正ダウンロードケーブル使ったってJTAGで書き込んでいる以上、
書き込み保証はされないんじゃないかな。
JTAGで書き込みする回路にノイズが乗る事だってあるわけだし。
純正使ったって、お前の回路基板のノイズが原因だって言われたら反論できないよ。

本気で保証を気にするなら、純正ダウンロードケーブルじゃなくて
HW-130とか使ってIC直で書き込むべきだな。
そうすれば100％責任の切り分けができる。

>>836
>FPGAは揮発性だから書き込み保証という概念自体がない。
>FPGAの書き込みトラブルってどんなトラブルがあるんだよ。

>>BootROMの書き込みに失敗したものが市場に流れた場合の損失は
>>後者では計り知れない。

もうちょっと文章読もうな

>>837
おまえはもうちょっと書き込みとか概念とか用語の勉強しな

双方的外れ

ごめん、それは俺が的を得たせいだ。
こんど返しとく。

その的はお前にくれてやるからさっさと帰りな

ID:uSY16PWt
>書き込み保証はされないんじゃないかな。
なんだ、憶測か。

JTAGで書いたデータならXiの純正ケーブル使おうと何使おうと、
微妙なアルゴリズムの違いでウン十年後にデータが消えるかどうかなんて心配よりも、
書き込み時の電源の安定性や、クロックや他の信号からのノイズ混入のほうがよほど大問題。

本気で書き込み保障したいなら代理店の書き込みサービス使え。
自分でやるなら、CPLDならHW-130。コンフィグなら汎用フラッシュROM＋ギャングライタ。
XiのコンフィグROMはうちでは使わない。

(いつの間にか、メーカ保障が受けれるかどうかから、話がずれていく）

安全保障はあっても
メーカ保障はなぁ？

本当の問題は不良が出た場合
「メーカー純正で書き込みました」と「サードパーティ製で書き込みました」の違いをユーザーがどう思うかってことだろ。

自分がユーザーなら無問題だし、商売なら信用なくす。

確かに、メーカー製というのはいくら説明してもどうせ理解できないユーザーを簡単に納得させる魔法の言葉だな

けっきょく831に戻るわけだな。

純正ケーブルでも書き込み保証はしてなかったんじゃね？
たしか、量産には使うなって…

ふつう、設計と製造はラインが違うだろ

俺FPGAの中身の回路を作る設計部署なもんで、
試作機相手に１０年後のデータ保証とかいわれても・・・
設計開発屋には便利なほうがいいだろ

各種開発ツールの対応状況とかみても純正品が良いな。

> 確かに、メーカー製というのはいくら説明してもどうせ理解できないユーザーを簡単に納得させる魔法の言葉だな

> 純正ケーブルでも書き込み保証はしてなかったんじゃね？

やれやれ

やれやれ

やれやれ

れれれ

やれー！やれー！

や　ら　な　い　か

やらんかい

ねぇ、しない？

質問です。いつになったら、ソフト板のFPGAスレが本スレになると思いますか？
オシロも触らないーFPGA屋さんがーって時代はすぐそこですよ！もうあと５年くらいで来そうですよ

くるかな・・・外部ピンがあるかぎりオシロは必要じゃないかなと思う自分は古いのか。

うちの会社では既にいますよ＞オシロを触らないFPGA屋さん
実機検証もやらないし。
シミュレーションだけで何がわかるってんだ。

スレチになるけどオシロ触れないマイコン屋さんのようなものか・・・。

>>860
オシロで当たれない、当たりにくい箇所とか・・・全てハード屋さんにまかせて・・・

>>861
うちのそう言う人はテストアプリとか作ってくれるから、なんとも言えないんだよね
逆に漏れはファームとかOSとか、そう言う設定は頼りっきりなもので・・・

>>862
マイコン屋、ファーム屋は、結構居るよね。
時々オシロじゃなくて、ロジアナを使いこなしているファーム屋さんもいたりしてビビるんだけどねぇｗ

自分とこはハード屋さん（FPGA屋でもある）でもテスト用ドライバくらいなら作るからな。
ってかFPGA屋ってハード屋さんじゃないって認識なのか・・・

>>864
多分そんな感じなんだろうね…
打ち合わせ時にFPGAの設計を「プログラム」と連呼されて一瞬なんのことかわからなかったことあるｗ

>>864
基本はデジタル屋なんだろうけど、うちはLSIから来た人も多い
そう言う人はテストベンチ用(？)に、プログラムが書けたりする

アナログ、デジタル、FPGA、ファーム(低層)、アプリ(上層)　って分ける感じかな
大体横も出来て、２つ位兼ねてることが多いけど急がしいと、それどこじゃないこともあるしｗ

FPGAに絡めないデジタル屋って何？HDLが書けないってこと？

>>863
>時々オシロじゃなくて、ロジアナを使いこなしているファーム屋さんもいたりしてビビるんだけどねぇｗ

ファーム書くならロジアナ使えて当然だろ。プローブがあるだけで、基本的にmodelsimいじくるのと一緒じゃん

>>867
そう。デジタル回路、マイコン中心に回路組む人達のこと。

>>868
うちのファーム屋では、珍しい人なの。もしかしたらハード出身かも知れないけど・・・
あとファーム屋さんは、ModelSimなんて使わないし、基本的にPCしか触らないよ

お城よりロジアナの方が分かりやすいなって思う

>>870
でもオシロで見とかないと、なまってるのとか分からないじゃん
デジタル屋の方の人たちは、そう思ってしまうんだ
ロジアナでは正しくても、実際は違ってたりすることもあるし・・・

>>869
　昔のファーム屋さんはハードを意識しないと書けなかったので、ソフト屋というよりは
プログラムを書くのに長けたハード屋だった。当然、当時PLDはあってもおもちゃレベル
の性能だったので、PLDのファームを書くような状況はあり得なかった。
FPGAではハードを意識する部分が極めて限定された上、シミュレータの性能向上で
少しだけハードをイメージできるソフト屋の仕事になっている気がする。
　こんなこと書いても、今の世代には理解してもらえんかな。

>>872
分かるぞ。昔の人達も偉くなってるから、よくソフトなんて簡単だろ？やれよって言われる
当時のソフトと、今の大規模ソフトを一緒にしないで欲しい
片手間に書いていた時代と違うんだ・・・

>>873
わかってないし。
今のソフトの規模っていってもできあがりのライブラリ使いまわしてるだけやがな
リンクしてできあがったファイルサイズじゃなく、手で実際に入力したコードステップだけで比較してみろ。
昔も今のたいして変わらん。変わってたとすると、人間の情報処理量が格段に進化したってことだが、
そんなことはあり得ない

出来上がりのライブラリ使いまわすだけの仕事につきたいです。
ぜひとも>>874の勤めている会社を紹介してください。

>>874
まだブラックボックスとして使えるレベルにはないだろう
1ファイルですんでいた、昔とは明らかに規模が違う
最近はOSのってたりするんだから、その仕様とか知らないといけないし・・・無理だよorz

それにハード屋がやるのは最下層のドライバとかだろうし、OSやシステムを理解しないとならない
昔はハード屋が全部理解するのも容易だったって話ね
今はソフト屋だって全て理解して使ってるわけじゃないんだし・・・

>874

管理職乙。
27C256ですべて自分の世界とはちがうんだよ。
コード量は同じでも、コードを記述するまでの労力が違うんだと。