Ａ／Ｄ、Ｄ／Ａ半導体

アナログとデジタルが同居するＡ／Ｄ、Ｄ／Ａについてかたりましょ。

昔、その辺はハイブリッド IC の独壇場だったね。今ではモノリシックに変わったね。

このスレの住人人には、ちと高度だな。諦めろ(w

>>3 日本語が高度すぎて意味不明

秋月の1,000円A/D、売り切れちゃったよ．．．
どこかでいいA/D売ってないかな．．．

>>5
DigiKeyに、ADC08200という200(MS/s), 8bit ADCが1300円前後であります。
BIT数が欲しいか、速度が欲しいかによって選択肢は違ってきますが。

早いが荒いか．．．
使えるか検討してみます。
情報サンクス！

ダラスの石の入手方法を語るスレではないんですか？

アマチュアにも面白いのが多いんだけど、超定番以外は、小口で買えるとこｽｸﾈ('A`)

まずはＲＳコンポかと・・・

マクシムなら、無償サンプルで手に入る。

そういえば昔、今よりも更にA/D・Cが入手困難な頃、
D/A・CとコンパレーターでA/D・C作ったなー。
むちゃくちゃ低速だったけどw
しかも、変換中に比較電圧が変動したりしてw
当時はＳ＆Ｈなんて考えもしなかったwww

ほす

速度はいらねぇからって、最近PSoCで間に合わせてしまってる。
すっかり軟弱になった

あげてみたりして．．

ラダー抵抗じゃだめなんでしょうか？

１０ｈげと

>>15
抵抗器の精度だけじゃなくて、スイッチのON抵抗なんかも効いてくるから、
7Bit以上になるとそう簡単にディスクリートじゃ作れない。

今夜も暑いね。

これ知ってる人、どんな感じの回路でしょうか？
ttp://icd.ac.isp.ne.jp/ja/meeting/program.php3?workshop_id=0310&program_id=11

>>19
バンドギャップ回路のC-MOS版のように見えます。

>>20

TR(Gate,Drain,Souce,Bulk)
の書式でネットにすると

こんな感じでしょうか？

NPLUS_MOS_1 (N1,N1,GND,GND)
NPLUS_MOS_2 (N1,N2,GND,GND)
PPLUS_MOS_1 (N1,N1,N3,VDD)
NMINUS_MOS_2 (N4,N4,N5,VDD)
R1 (N3,N6)
R2 (N5,N6)
R3 (N6,N7)
I1 (N7,VDD)

*Rは抵抗、Iは電流源

>>21
私は、>>19の内容を見て回答しただけで、細かなことは知りません。
元ネタの回路図がハッキリしませんが、要するに「正の温度変化と負の温度変化とを加算して、
温度変化に依存しない出力を得よう」とした主旨であろうと思います。
一つ言える事は、このスレの主旨である「AD/DAとは直接関係の無い内容」と言うことです。
ヨソで議論されてはいかがでしょうか？

>>22

直接関係ないいうことはないと思いますよ。

LSI内のAD、DAでは絶対値がある程度程度変動しても
直線性のリニアリティがOKならば良い場合も多く、その際の
基準電圧源としてバンドギャップなどの回路が使われます。

AD、DA内の内部ブロックとして使われることもあると
いう程度ですが。

ハイブリッドが減ったのは、
半導体プロセスの進化で、高速な用途のA/Dも逐次比較型が主流になったからでしょう。

MAX 100kHz(変換周期)で動かせる A/D カスタムボードアリ
変換終了時は IRQ で age。
ここで質問
60Hz で変化する入力あり、入力の MAX/MIN を確実に取りたいのだか、
何Hz 位でサンプルするのがベストか？

16ビットのＡＤって使ったことある？　ＬＳＢまでキチンとふらつかないように
するのって、かなり難しいね。いろいろやってみて、下２ビットまでの精度は
確保できたけどね。それまでが大変だった。

1/65536×10^6 ≒ 15ppm

そりゃあ難しいぜよ

H8ボード(H8S2633 25MHz)から A/Dボードへ基準クロック出力
タイマーパルスユニットを使い、基準クロック出力変更が出来る。

A/Dボードには Ti ADS8344 を使用、以下参照
ttp://focus.ti.com/lit/ds/symlink/ads8344.pdf

A/Dボードには、ALTERAの石が有り、
基準クロック×25 で変換終了、H8にIRQ age と
H8ボードの、あるアドレスに、16bit A/D 生データ ageを行う。

こちら側から出来るのは、基準クロックの変更くらいです。
つづく

つづき
>26-27 サンクスです

>>26 16bit お初です、A/D 値って安定するのですか ?
何回かサンプルし、平均し、丸めていますが。
-> 下２ビットまでの精度は確保できたけどね。それまでが大変だった。
<- 安定電源つなげて、暴れるのが下2bitですよね・・・夢のようだ。

>>27 16bit分解能×60Hz ≒ ハテナ
すいません、計算式(勝手に想像)の内容と答えが、理解できません。

難しいと言う意見が多いのかな、とりあえずやらないと・・・

A/Dのトラブル第１位：ICが熱くて指が火傷しました。

>>29

　26,27は25さんに対するレスじゃないですよ。まったく別物。
27は26に対するレス。１／６５５３６に１０の６乗をかけて単位をppmにしてるだけです。

　１６ビットの分解能を活かそうと思えば、基本的にはシリーズレギュレータの使用をお勧めします。
ところが、近代の機器はたいていＭＰＵが入っていて、クロックが暴れるので、細かなノイズを取る
のはかなり困難です。でも、私の場合、スイッチングレギュレータ使用でも、ＬＳＢがふらつくだけで、
下位２ビット以下の精度は充分確保できましたよ。但し、アナログ部分だけは、一部シリーズレギュ
レータとか、三端子レギュレータも使いました。でも、かなりのノウハウが必要なのは事実です。
　当時、トラ技に１２ビットの精度を安定的に得るための回路というのが紹介されていましたが、それ
をそのままやっても無理でしたね。ましてや、１６ビットでは。私の場合は、データの丸めなどはせず、
一回読み込むだけでした。それで充分な精度を得ることが出来ました。
　但し、ノイズだらけの装置では、１２ビットであっても、下位の何ビットかはふらつくと思います。です
から、１６回サンプリングして１６分の１にして平均を取るのが普通でした。なんで１０回でなくて１６回
かというと、４ビットシフトで計算が速いからです。

　残念ですが、25でお尋ねのケースに関しては、私は「これなら良い」という回答ができません。
ただ言えることは、サンプリング間隔は短いほどよく、サンプル数は多いほど良いデータが得られる
だろうということだけです。また、どこまでの精度を要求されるのかを示していただけないと、どなたも
正確な回答は出来ないと思います。

>>31 亀レス& 勘違いすいません、参考になります。
サンプルレートは、割り込み処理が重くならない程度に収める、
予定です。

ただ今作業は、逆走中です。

240HzでIRQ割り込み設定、
IRQ処理では、A/D生データ読み込み、リングバッファへの積み上げ
のテストプログラムを作成し、

安定電源をカスタムA/Dボードの、A/D入力ラインに接続し、
0.5V〜5Vを入力、テスト プログラムを実行させ、適当にブレイクし、
A/D生データバッファのメモリダンプを確認しています。
2V〜5Vの精度は16bit中、MSB 4bitの精度、
2V〜0.5Vは、0x00〜0x4000の範囲です。
つづく

つづき
目標としては、IRQ割り込み処理内で、1周期のMAX/MINを決定させようと
思っていました。(1周期毎に、別の割り込み信号を入れる予定です)
A/D生データダンプを見る限り、実現出来ないと思われます。
とりあえず、カスタムA/Dボートを作ってくれた方に、問い合わせをし、
テストの方法なと検討し、A/Dの精度を上げる方に、力を入れたいと思います。

ありがとう 31

R-2Rラダーネットワークで一種類の抵抗を使う時、
直列と並列でりらがいいでしょうか？

>>34
> 直列と並列でりらがいいでしょうか？

「どちらがいいでしょうか？」の間違いかな？
○ローマ字入力なら「ち」と「り」の間違いはありうる。
○カナ入力なら、「ど」と「で」の間違いはありうる。
しかし、両方打ち間違えるのはなかなかないし……。

>>35
すみません。きづいたら打ち間違えてました。
どちらがいいでしょうかの間違いです。できれば教えてください。

2RをR2個直列で作る。Rはそのまま。
の方が全体の部品数が少なくてすむ。

トランジスタのハイブリッドパラメータについて教えてください。

テメ、ドコで質問してんだ？

わかりません。

保守

ほしゅでしゅ

ホシュ

既製品基板のD/Aコンバータのピンアサインで、音のシリアルデータがＬとＲに分立
してるんですが、これを変調ICのデータINのピンへ結線する方法を教えてください。
ＬとＲのデータを繋いじゃってもいーんですか？

>>44
そう簡単にはいきません。
あなたの質問を見る限り、あなたの手には負えません。
「あきらめる」ことを勧めます。

その質問の仕方じゃ誰も分からんだろ
DAの石と接続先の石の型番くらい晒せ

>>45同意
>>44の質問だけで44に無理なことは良くわかる。
>>46も最後まで（設計して回路図出すまで）面倒見る気がないならやめとけって。

同じＩＣ使っててもモード設定で意味合いが全然ちゃうからね。
つかってるＩＣのデータシートが入手できないようなら、誰にもどうにもならない。

どうにかする場合は。ＣＰＬＤを噛ませば一発だ。

DAとオペアンプユニポーラとバイポーラで回路を作成するとして
仮にオペアンプの利得と定義ずけるとこの抵抗は全部になるのでしょうか？
（Ｄ／Ａの中身がすべて抵抗スイッチでできていると理解して）

日本語で書け

電脳師の上を逝く日本語力

ユニポーラとバイポーラの混在回路はアマポーラっていうんだよ。

座布団10枚→俺

教
養
の
無
い
ア
ホ
エ
ン
ジ
ニ
ア
ど
も
江



と
こ
ろ
で
ア
マ
ポ
｜
ラ
っ
て
知
っ
て
る
よ
な
？

すいません、バイポーラかユニポーラの書き間違いです。
ユニポーラでも可変抵抗を入れて出力を調整することもあると思います
がオペアンプ利得と
定義すれば経路の抵抗は全部該当？

ハ
ァ
？
出
直
し
て
来
い
ゴ
ミ

書き直しても相変わらず意味不明なニホンゴ

チョンうざい

１６ビットのＡＤコンでデルタシグマって言うのがあるけど　精度はいいのかな。
マイコンに入ってるのもあるから使えりゃ楽だけど。

16ビットもあると、A/Dの精度より、周辺の作りの方が問題になりそう。
誤差0.0015%・・・・

16ビットAD搭載のマイコンなんかあるか？　知らないので製品型番教えて

C8051F064 とか。折れもこの系統しか知らねーけど。

情報サンキュー

ＥＳＥＣで見たが　ルネサスのＨ８で１４ｂｉｔデルタシグマＡＤ積んでるのがあった。
内部が１６ｂｉｔで 最高でも１４ｂｉｔ精度だと言ってた。
デモやってたが　確かに誤差は小さかった。１４ｂｉｔに対して２か３ＬＳＢだった。
ＤｅｇｉＫｅｙで買ってみようかと。

14ビットに対し2〜3LSBなら有効ビット11〜12ビットだな。
ディジタル部のノイズがシグナルグランドに載っているな。

>>64
どうやってとればいいの？

って12bitなら他にも選択肢が沢山あるきがする

>>65
まずは、グランドにベロを当ててみよう。

LSI内部の問題だから、打つ手なし

他社製品のチップ写真にヒントがあり。

　入力信号をコンプリメンタリ−にする。
　（シングルからダブル変換をチップ内部でしても効果ないよ。）

　入力信号に重畳したシグナルグランドのノイズをキャンセルする。
　（これ意外と簡単にできる。パッと見ると阿呆呼ばわれされる回路）

どちらかだな

>入力信号に重畳したシグナルグランドのノイズをキャンセルする。

ADCのAGNDも一緒にシグナルグランドにしちゃう？

>AGNDも一緒

AGNDは、アナログの電源のグランド。　シグナルグランドは、大抵、電源電圧の半分。

例えば、５v電源ならシグナルグランドは、２.５vじゃないの。　当然AGNDは、０v。

>>69

ショートだ　壊れるかも

ここで言ってるシグナルグランドっていうのは、信号ラインのDCバイアスのことですかね？

YES　 デルタシグマ方式なら、シグナルグランドが重要問題

>>73
シグナルグランドってのは普通どうやって与えるものなんですかね？
素人考えだと、電源-GND間の抵抗分圧かな？といったところなんですけど。

バッファアンプが、更に追加されていますよ。

>>64

そのようです。

http://blog.so-net.ne.jp/hamayan/2006-02-02

１４ビット精度だと、微妙なところだなぁ。
抵抗分圧＋数百ｕＦコンデンサパラでもいけるんじゃね？
バッファつけると、バッファのノイズ（バッファ自体じゃなくて電源の影響のノイズ）
もきになってくるし。

シグナルグランドに電流が流れる箇所にはバッファが必要ですが、

>抵抗分圧＋数百ｕＦコンデンサパラでもいけるじゃね？

これは、電流を流さない箇所では、OKかもね。

こういう議論は先に型番をきめてもらわんと、最適解は出ないと思うぞ。

出力インピーダンスが、0Ω 近いバッファアンプの出力ノイズは、
白色雑音なので影響をなくすことはをほとんど不可能に近いと思うが
如何なものか？

従って　>>68　は釣りでしょう

　＞入力信号に重畳したシグナルグランドのノイズをキャンセルする。
　（これ意外と簡単にできる。パッと見ると阿呆呼ばわれされる回路）

>>64
　シグナルグランドの電源回路は、チップ内で一個構成されているのでは？

ドレイン出力のバッファを使っていると要注意ですぞ。
出力のPch、Nch MOS Tr が交互に電流をソース、シンクで短い時間で
切り替わっているとバッファ出力のインダクタンス成分でノイズが
大きくなります。

この電源だけでシグナルグランドを構成しているなら、これを切り離して、
他の回路には別の電源を設けて接続することをお勧めします。

ちょっ
>>76のリンク先にある
ttp://japan.renesas.com/fmwk.jsp?cnt=20060728_root.jsp&fp=/support/seminar/new_product_seminar/20060728/
って学生でもいっていいかな？
PSoCのセミナみたいな雰囲気ならいいんだけど。
会社の欄に大学名書けばいいよね？

学生でないけど、高精度のADコンバータは、飽きたし、参加の意志はない。
すまん。

>>82
　内蔵されているADコンバータが精度が悪く使えないなら、
アナログデバイスのAD LSI が外付けされているモジュールが
販売されているよ。

http://www.y2c.co.jp/h8t3664/h8t3664.html

http://science4.2ch.net/test/read.cgi/denki/1092619455/99

>>81
　これは分かりましたが、>>80 の白色雑音に対しては、
どうすればいいのでしょうか？　>>84 のアナログデバイスの
特許をよく調べるしかないのでしょうか？

ディジタルアンプは、結局、スピーカを駆動できる D/A コンバータですか？

ディジタルアンプは、こちらだよ
http://science4.2ch.net/test/read.cgi/denki/1074051147/l50

http://www.h-navi.net/c/img/img/1146938050043.jpg

pcm1704使用、定価20万DACだそうです。
出力(ツイストペア)が電源トランス真上にw

秋葉原でも16〜24bit A/Dコンバーターは入手できるんでしょうか？

PCM56やTDA1541などのDACをパラで使う時には、CS8412やCS8414などのDAIから出力されるクロックやデータ信号は、ただ単に分岐して接続すれば良いでしょうか？
また、DACからI/V変換への配線もそのまま接続すれば良いでしょうか？
それとも低抵抗を介しての接続になるのでしょうか？
初歩的な質問で申し訳ありませんがググってもいまいちわからなかったので詳しい方ご教授ください

さつま揚げ

http://ja.wikipedia.org/wiki/%E9%99%B0%E6%AF%9B

>>91
単にパラ接続するなら、クロック／データもパラでいいよ。
クロックシフト掛けるなら、シフト回路がいるけど。
ＤＡＣの電流出力も、そのまま合成すれば電流加算になるから
４パラぐらいまでならそれでＯＫ。
８パラとかやると、電位が変動するから、Ｉ／Ｖを分けた方がいいかも。

>>94
サンクス
２パラを考えてるので、そのままやっちゃいます
Ｉ／Ｖ変換は内蔵を使わずＯＰアンプでやる予定

痛いです

誰かがいるとできないのでは？

エスパーでないので出来ません

規制されるので、こちらは終了

御要求のものはこれですか？
http://www.ece.rochester.edu/~friedman/papers/ICECS_04_OpAmp.pdf#search='High%20speed%20CMOS%20Operation%20amp'

超なし版
http://www4.ncsu.edu/~xzhang11/PDF/711_proj.pdf#search='High%20speed%20CMOS%20Operation%20amp'

F社
http://pr.fujitsu.com/jp/news/1996/Mar/28-e.html

ちょっと古いがいろいろ参考になるぺ−パあり
http://www.imec.be/esscirc/ESSCIRC2002/Authors.html

N社
http://www.nec.co.jp/press/en/0602/0802.html

Low版
http://www.eecs.umich.edu/~mpflynn/Design_Contest/Fall2003/Reports/KarlBarkora.pdf#search='Low%20voltage%20CMOS%20Operation%20amp'

94って電電板にいることが好ましくない輩だな。

暑くなったせいで
変なヤツがうろうろしてるな。

電源用ICにもDAが内蔵されている。　CPU用のオンボード電源儲かるのかな？
http://www.torex.co.jp/japanese/index.php
http://www.phenitec.co.jp/

http://www.eetimes.jp/contents/200511/3865_1_20051107201923.cfm
http://www.eetimes.jp/contents/200604/7312_1_20060413121630.cfm
http://www.semic.sanyo.co.jp/jpn/news/release/2005/050118powerIC.htm
http://www.panasonic.co.jp/semicon/pr_jpn/PDF/M00668AJ.pdf

http://www.semicon.toshiba.co.jp/prd/linear/solution/linear_switch02.html
http://www.semicon.toshiba.co.jp/td/ja/Linear_ICs/Power_Supply_ICs/20020209_TA1307P_datasheet.pdf
http://www.okisemi.com/jp/dbps_data/_material_/datasheet/images_discon_hoshu_01/msc1155.pdf
http://edevice.fujitsu.com/jp/catalog/find/20-6j/pdf/28-31.pdf
http://japan.renesas.com/media/company_info/news_and_events/press_releases/2006/0220/20060220j.pdf

>>106
http://www.cqpub.co.jp/news/2005/jan/0117irj.htm

http://pub.maruzen.co.jp/realize/search/fRLB220277.html

パワーアンプは、カルコムのパワーマネジメントのライセンス問題があって
しんどい

6bitx3のA/Dコンバータをさがしてます

ビデオ用ＡＤでググれ

アナデバの容量-デジタルコンバータってすごい
分解能4aF！　スペックでa（アト=10^-18)なんて補助単位はじめて見た
でも精度が4fFって1000倍かよ・・・
http://www.analog.com/jp/prod/0,,760_1077_AD7745,00.html

　↑
ΔΣは、１９８０年代に議論され１９９０年代に製品が沢山出て来ましたね。
離散信号処理を基本に於いており、考え方は、難しくないです。むしろ、
設計の為のシミュレーションモデルを如何に作るかだと思いますが？
その辺は、メーカで閉じており、失敗の積み重ねでしょう？

RCの比は製造ではバラバラですが大丈夫ですか？

>>115
＞離散信号処理を基本

　連続系　±０　、　離散系?Bt　この違いを理解できたら、後は数学

　実現は、理想からかけ離れた現実問題をどうするか？　頭脳プレイ

微分と積分の結果を比較すれば、どうしてこうなるのが分かれば、入り口から入れる。
これが分からなければ永遠に入り口が閉ざされている。

これが、分かれば、数学をクリアしてアナログ屋なら積和演算を理解

本当にやる気のない奴らだな。
>>118 を検討すれば、同じ信号で値が異なります。
ナイキストの問題があるが、無視すると、
これが連続系では出て来ない量子化ノイズよ。

SCFで注意しないといけないのは、スイッチの切替でデッドゾーンをもうけて
いますが、入力信号の周波数がSCFのクロック周波数に近付くと、充電時間が
不足し見かけ上、減衰器が入ったようになるのでご注意よ。

正確に設計検証するなら、トランジェント解析で、大雑把の時はcをRに置き換えて
交流解析かな？　

http://www.amazon.co.jp/gp/product/toc/0130834432/ref=dp_nav_0/250-9406745-1048269?ie=UTF8&n=1000&s=english-books

Matlab には、デルタシグマのプログラムのひな形がつぃている。
http://www.phys.ufl.edu/docs/matlab/toolbox/dspblks/dsp4_u21.html#122326

興味ある方は、どうぞ
http://en.wikipedia.org/wiki/Oversampling
http://en.wikipedia.org/wiki/Delta-sigma_modulation

追加
http://www.beis.de/Elektronik/DeltaSigma/DeltaSigma.html
http://www.numerix-dsp.com/appsnotes/APR8-sigma-delta.pdf

再追加
http://www.soumu.go.jp/iicp/chousakenkyu/data/research/monthly/2001/155-h13_08/155-foreword.html
http://www.okuma.nuee.nagoya-u.ac.jp/~murahasi/dsm/index.html

>>121
MOSFETのオン抵抗がVDSに依存することによる非線形性も問題ですね。

失礼。VGS。

>>128
サンクス

Matlab の使い方
http://w3-pre.apc.ehdo.go.jp/21502/index.html

http://www.mathworks.com/matlabcentral/fileexchange/loadFile.do?objectId=19&objectType=file

NTFの最適化、係数の算出に便利です。
シミュレーションは自分でモデルを作った方がいいと思います。

SPICE のマクロモデルを使ってシミュレーションしている。
Tr は、SW のみ使っている。　結果は、数値データとして吸い上げ
FFT 解析している。

SCFは今も使ってんの？

積分器に使っているよ

PSoCでイパーイ漬かってるよ。SCF

貴部のできる人とできない人が居り、できる人とできない人の争いは、
当部として関心ありませんので、貴部で解決して下さるようお願い致
します。できない人は、愚痴が多く、分かる前に分かろうとする意志
を捨てていることが多いので、じっくり考える力が欠乏しています。
先ずはじっくり考える癖を付けることをお勧めします。基礎がないなら
基礎をもう一度、復習してやり直して下さい。

部門間の壁を越えて凄い仕事をする場合、社長あるいは事業部長が担当者を
集めるよう指示し、プロジェクトを結成して進めるしかない。F社は、この
方式をよく使っている。但し、このプロジェクトの計画は、CS、マーケティング、
売上げ予測等の計画書を完成させなければ始まらない。

ΔΣADC 設計例
http://www.ee.ust.hk/~issachsu/Research/Thesis.PDF
http://kabuki.eecs.berkeley.edu/~kelvink/slides/interview/

1次　SPICE プログラム
http://www.d1.dion.ne.jp/~river_r/bell/sdadc/sdadc.html

まだ、あるよ
http://www.commsdesign.com/design_corner/showArticle.jhtml?articleID=18402743
http://www.commsdesign.com/design_corner/showArticle.jhtml?articleID=18402763

>>139 から、こんなのあったよ
http://www.ee.ust.hk/~issachsu/FYP/lh3.html
http://www.ee.ust.hk/~issachsu/Research/BPSD.html

http://science4.2ch.net/test/read.cgi/denki/1143003606/106
　　　　　　　　　　　　?ﾕ
この人、お馬鹿さんですね

>>139
2次　SPICE
http://radio.s56.xrea.com/radio/src/radio1018.png

>>143
この続きは、こちらで見つけました
http://science4.2ch.net/test/read.cgi/denki/1137463612/332-335

　↑
この程度だと、Verilog-A でやれば、いいじゃん。
トランジスタレベルでシミュレーションしたいなら、別だけど。

あるいはSimulink+MATLAB。

このグラフが自分で作成できるようになれば、ΔΣADC のファンクションは、
理解できたと思っていいのではないかいな？
http://www.beis.de/Elektronik/DeltaSigma/DeltaSigmaSNR.GIF

>>145-146
簡単なヤツでいいから、一つやって見せてくれないだろうか。

>>147
　原信号に対し、オーバーサンプリング数と帰還の次数で決まる1LSB の
大きさがどれだけになるかシミュレーションしている結果です。従って、
理想的なΔΣADC のダイナミックレンジの理論値です。これ以上の物は、
実現できないと言うことですよ。

>>148 シミュレーションのブロック図と結果の波形です。
http://www.beis.de/Elektronik/DeltaSigma/DeltaSigma1BlockDiagram.GIF
http://www.beis.de/Elektronik/DeltaSigma/DeltaSigmaSinus.gif

>>148

ttp://radio.s56.xrea.com/radio/src/radio1029.png

>>143のを元に適当にやってみました。ただしオペアンプの有限GB積やスルーイング等は面倒くさいので入れてません。
31の異なる入力レベルのシミュレーションを並行して走らせましたがdftも含めて3秒ほどで終わります。
オーバーサンプリング比が100でピークのSQNRが83dBほどなのでまぁだいたい>>147のプロットとマッチするかと思います。

>>151
ありがとう。
オーバーサンプリング比が 100 とは豪勢ですね。(分野によってはあたりまえ？)
MATLAB は使ったことがないのですが、fft(V. * (hanning(..) * ones(..)))) ..
あたりでどのようなフィルターを通したことになるのか、わかりませんでした。
FIR フィルターのタップ数に換算したら、どのくらいの数なんでしょうかね。

>>151
あれ、誤解だったかな。
1 bit ΔΣ変調器の出力ビットレートと、後段デジタルフィルターのサンプリング周波数の
比率が「オーバーサンプル比」だと思っていたのですが、別の比率のことだったんですかね。

○ ごめんなさい。どこかを飛ばしているらしいということは、うっすらと自身でも
感じているのですが。こんな SPICE シミュレーションをしてみました。
ttp://radio.s56.xrea.com/radio/src/radio1032.png

入力信号は 10us 幅のインパルス。これを fs = 200kHz でオーバーサンプリング。
しっかり 0 の部分も作らなくては。
これを１次 IIR フィルターに通す。(o1)
さらにもう一度１次 IIR フィルターに通す。(o2)
1/2 デシメーションもしてみました。(o2d)
なんか変みたいだな〜　できればアドバイスをお願いします。
(入力がインパルスでエネルギーが小さいので、DFT グラフの縦軸目盛り位置が -60dB 程度
以下になっています。)

>>153
このSPICEの結果は、Simulink/Matlab の結果と比較したことありますか？
多分、同じでないと思う。

もし持っていなかたら、scilab が、オープンソースなので無料だから
使ってみれ

日本語解説HP
http://www.geocities.jp/rui_hirokawa/scilab/

コード中ののfft()の中身は窓関数といってdftする際の前処理みたいなもので、
特ににローパスフィルタをかけたりはしていません。
よってスクリーンショットにあったように高い周波数の領域では
量子化ノイズのレベルがかなり高くなっています。

オーバーサンプリング比ですが、一般的な定義はfs/(2*fb)です
(fs=サンプリング周波数、fb=帯域)。ΔΣADCで、帯域が狭く
解像度が高いオーディオ等のアプリケーションではでは100以上の
オーバーサンプリング比も珍しくありません。

ΔΣ変調器の後のデジタルフィルタにずいぶん興味を示されて
いるようですが、残念ながら私は変調器の方が専門なので
以下の本をお薦めしておきます。

Delta-Sigma Data Converters
Theory, Design, and Simulation
Steven R. Norsworthy, Richard Schreier, Gabor C. Temes
Wiley-IEEE Press
ISBN: 0780310454

主な内容はもちろんΔΣ変調器そのものですが、
Decimation and Interpolation for ΔΣConversion
という章があって、ADCに必要なデシメーションフィルタや
DACに必要なインターポレーションフィルタについて
それなりに詳しく書かれています。

実際のΔΣADCでは変調器のパフォーマンスがADCの
性能を決めると言っても過言ではない(デジタル回路の集積度の
飛躍的向上でデジタルフィルタの実装は比較的楽になっています)ので
変調器の研究の方が活発でかなり奥の深いものになっています。
スクリーンショットでは83dBほどのSNRを示しましたがあれを
実際にアナログ回路で実現するとなると回路の非線形性やノイズ等が
問題になりパフォーマンスはかなり下がりますのでいかにそれに
立ち向かうかがミソになってきます。

Simulinkは、Scicos です。 Matlabが、Scilab です。
Windows に両方インストールして使います。
http://www.scicos.org/

間違いを指摘
>入力がインパルスでエネルギーが小さいので、DFT グラフの
>縦軸目盛り位置が -60dB 程度

なぜ離散信号を矩形波で扱うのだ。SPICEだから注意しないといけないんだが、
この場合　1　0　1　0　1　0　の繰返しでディジタル信号として入力しています。
つまり、入力信号は、正弦波に相当していないので、周波数特性の解析は、
正しく出来ていません。この場合、ΔΣADC のアナログ入力で帯域内で DFT の
出力がアナログ入力に対し 0dB になるよう設定して周波数特性を解析すれば
よいです。

>>154-157
ありがとうございます。特に >157 さま、ありがとうございます。
もすこし考えて、別の方法でも試してみます。

＞コード中ののfft()の中身は窓関数といってdftする際の前処理みたいなもので、
＞特ににローパスフィルタをかけたりはしていません。

あ、そうなんですか〜。窓関数は知っているのですが、この場合に、
どのような理由で、どのような目的で、どの窓関数を (あの場合は hanning)、
どのくらいの「窓長さ」の、ということが、わかりませんでした。

>>158
＞入力信号は、正弦波に相当していないので、周波数特性の解析は、正しく出来ていません。

デジタルフィルターの応答特性を調べる目的でインパルスを入力しました。
この FFT (DFT) 結果のグラフの縦軸は dBv (1Vrms = 0dB) がデフォールトなので、
暗算で加減算をするか、係数を乗じて 0dB を揃えればいいだけの話です。

>デジタルフィルターの応答特性を調べる目的でインパルスを入力しました。

http://radio.s56.xrea.com/radio/src/radio1032.png の記述を見ると
インパルスでなく、1　0　1　0　・・の繰返しのPULSE周期波形なので、インパルス応答で
ないと考えられます。　これに関しては、SPICEで解析するのは無理だと思えます。

152-153様のシミュレーションで凄いなと思ったのは、
http://radio.s56.xrea.com/radio/src/radio1018.png
で、SPICEでディジタルフィルタ込みで周波数特性を求めていることです。

ΔΣ変調をこれ程、マンガチックに説明した資料を見たことがない
http://www.sharp.co.jp/corporate/rd/journal-77/12-7-3b.htm

>>160
＞・・radio1032.png の記述を見るとインパルスでなく、1　0　1　0　・・の繰返しのPULSE周期波形なので

それは誤解です。radio1032.png の過渡応答グラフの先頭部分を upload しときました。
http://radio.s56.xrea.com/radio/src/radio1035.png
V(in1) ≒ V(in) の初期値は、この .png 画像では読み取れませんが、
まずは 0V で、10ns 後に 1V になります。SPICE でグラフを拡大すると見えます。

ぜひ radio1032.png のここ↓を御覧下さい。めちゃ SPICE 語ですが。
　V2 in 0 PULSE(0 1 {512*5u+10n} 10n 10n {10u-10n})
　R5 in in1 1u ; ☆ え〜と、その、つまり 1uΩ

階層化した回路のシミュレーションに使う予定なので、ちょっと変かも？な表現をしています。
この部分の Spice Directive をコメント化すると、下位階層の回路ブロックに早変わりできるのです。

>>161
いやあ、皮肉を言われてしまった〜。あのブラックボックス部分を、ちゃんと表現している途中です。
あしからず。

SPICE だと PULSE でなく PWL だと思ったので、失礼した。

インパルス応答だと、このような応用に使われるので紹介
http://www.tk.elec.waseda.ac.jp/~koba/class_info/signal/S8.pdf

>>162
＞ さらに『１ビット信号』が『マルチビット信号』より『アナログ信号』に近い
＞ 符号化プロセスであることから，オーディオ信号の記録／再生フォーマットに
＞ 有効であることが検証され，・・・

ワロタ。製品広告キャッチコピーと言えども、いろんな書き方があるもんだ。

>>162
？？？？
この解説なんか変・・・いや、なんでもない。

>>157
＞実際のΔΣADCでは変調器のパフォーマンスがADCの
＞性能を決めると言っても過言ではない・・・ので
＞変調器の研究の方が活発でかなり奥の深いものになっています。

そうなんですか〜
ここは IC の内部まで考えようというスレですよね。いや、私の場合 IC を試作する
なんてできませんので、せいぜいシミュレーション。工夫として知っているのは、
ΔΣ変調器を差動回路にする、というのがありましたっけ。

現在の�刄ｰの経緯を見ると、センズリそのものじゃないのか？
>>114で�刄ｰを利用したC-Dコンバータを話題にして、静電容量の小ささに驚いているのに、
レスをつけた>>115は�刄ｰのウンチクに走ってる。それ以降、脱線したまま
誰の疑問に答えるとも無く突っ走ってる。
よくもまぁ、ばかばかしくも無く続くと思う。。。

センズリ・スレで、略して「センズレ」だな。

>>162
別の同じ説明の仕方をしているものを見つけた
http://www.analog.com/Analog_Root/static/techSupport/designTools/interactiveTools/sdtutorial/sdtutorial.html

＞169
時間方向の量子化がないのは変だね。
いや、そうゆうのに、よく似た類似品がある。V-F 変換器ともいう。
前記 java アプレットのヤツとは別目的に使う。最近は使わないか〜。

ΔΣ と �刄ｰ の違いはなんですか？

Δと�凾ﾌ違いに間違いない。









うわなにくぁｗせｄｒｆｔｇｙふじこｌｐ

文字コード表を見てみた。△▽∠∇Δ・・・　まぎらわしいのが実に多いね。
「⊥∠���凵vって、角度を表す記号 (絵文字) じゃないのかな。
ギリシャ文字のデルタとは別物でしょう。

役立たずついでに「⊥∠���凵vの意味を考えた。
「⊥」垂直だろうな。
「∠」角度があって、それは・・。
「��」直角だ、と言い張るときに使う、のかな。
「�凵v角度があって、tan(θ) とか atan(b/a) を言いたいのだろうな。

>>170
NEXT STEP をクリックすると数字が色が赤く変わるが、それを追い掛ければ
いいだけだよ。　赤い数字だけを追い掛けないから変なのです。

>>165
　マルチビット信号にすると、モトローラの特許に引っ掛かるからでしょう。

>>176
えっ、1960 年頃の電話通信方式が特許なの？

>>177
いいえ、1989年です。US patent
http://www.delphion.com/details?pn10=US04876542

日本でも　特開平06-013908
「疑似マルチビット・シグマデルタＡＤ変換」
でありますが、未請求

>>174
後付け考えだけど、９０°には角度がない！ tan(θ) が無限大だから。
無限大はやめとけ。と考える古代のヒトをあなどれないね。

>>178
アナログ信号をデジタル化して伝送する、という方式一般に関する特許
じゃないよね。それは公知の事実。(昔の例を挙げる必要がありますか？)

>>177、>>181
　あんた、マルチビット信号そのものが、AD変換器と理解している。
この場合、全然違う。レベルが低過ぎる

ΔΣ変調の話から、突然、ディジタル伝送にとぶ
>>168 にも書いてたけどセンズリもいいとこだわ

>>168 も可笑しいよ
　>>114 の特徴ある技術の公開を、このスレで期待できる？
　この人、自分は、頭ありませんと言ってるのと同じですよ

これ役にたつかなぁ？
http://wwwsscd.ee.sophia.ac.jp/Publication/matsu0305.pdf

Matlab のサンプルプログラムあり
http://www.oup.com/uk/orc/bin/9780198564461/resources/simulation/

量子化器をマルチビットにすると入力信号の帯域幅が拡がるが、逆に
ミスマッチエラーが増えるはず。
また、同じダイナミックレンジを１ビットで実現しようとすると
オーバサンプリング比をあげる必要があったかと思うが

>184
意味不明・・・

　部門間どころか、部内でも情報の共有化がされていないので、
これによる損失が大きいのですが、どうも会社の為に仕事して
ないんですよ。自分の評価を上げる為にだけに、重要な情報を
ひとりじめして、他人が失敗するのをしめしめと眺めているよう
なんですが、これって成果主義の悪いところですか。
どうすればよろしいでしょうか？

>>189
人事権のあるプロジェクトリーダーで仕事をする。

>>189
日本経営品質賞を勉強して、情報の共有化につぃて勉強する。

また、センズリだ。

こりゃ
アタマ、故障中ですね・・・

これが、経営品質賞
http://www.jqac.com/Website.nsf/(All)/F9D8140E82BD7FBB492568540033FF7F?OpenDocument

URL がおかしいのもう一度
http://www.jqac.com/Website.nsf/(All)/F9D8140E82BD7FBB492568540033FF7F
受賞企業
http://www.jqac.com/WebSite.nsf/1996AWD

>>189
　もし、この重要な情報がプロジェクトリーダーが知らなかったら
プロジェクト全体がお釈迦になり、最後は首ですね。

>>189
成果主義で個人ベースの評価に切り替えたらそうなるのはあたりまえじゃね？
絶対評価なんてありえなくて、相対評価でしかないわけで、なんで、
他人の成果をあげてやるために自分のノウハウや知識を提供して
やらなくてはならないのだ？となるに決まっている。

>>196
おまえその情報をなんで上げなかったんだ。首だ。

>>197
「いえ、彼が失敗したのを見てから調べたんです」

「技術のない商品開発はしないから、そんな問題は、起きないよ」

>>199
技術は後から付いて来る。

失敗を恐れるなと言うことか？
うちとこ失敗すると左遷なんだわ。技術情報を99％入手してから
始めるから、２〜３年遅い

安くなった製造装置で価格対応かな

>>201
製品が２〜３年のブームだと

あぁ電子戦国時代

>>200
　御宅とこ、研究できるのか？　いいなぁ

AD → DA　 DA → AD
元に戻るだけ。自己満足。何も発展性はなし。

結局、音楽が楽しめれば良いのだ
音質は２の次なのだ

>>202
　製品寿命が、２〜３年だと自主勢品では、開発費が消却するのが困難と
思うわれるので、OEM 製品だな　いわゆる下請じゃ　可哀想

>>178
　この特許がある限り、携帯電話でΔΣ変調を採用すると、量子化器に
マルチビットが、使えるのはモトローラだけだと言うことになるね。
1 ビットだと、消費電力がすごいから、日本では、パイプラインなのか。

>>207
　下請だと、お客のいいなりやってらぁいいので、猿でもできるから
楽なんです。お客の言った通りやって失敗しても、損しないし

o.18umCMOS で 12ビットパイプラインで 信号帯域 10MHz 10ビット
の性能でているけど
http://www.s3group.com/pdf/S3AD60M12BC18M_FY.pdf

http://www.commsdesign.com/design_corner/showArticle.jhtml?articleID=18402763

この規格では、パイプラインは無理でしょう？　
だけどΔΣでも大変だと思うけど開発競争中　出来るのかねぇ　疑問？

　↑
世の中、ダイレクトコンバージョンだから、パイプライン１０ビットで
いいのでは　　もう、こんなのいらない
http://www.analog.com/UploadedFiles/Solutions_Bulletins/373722270SB2003j_1_RFComms.pdf

>>211
　同意　信号が音声帯域なら、１３ビット簡単に出来るだろうけど、
信号帯域が数１００KHz では精々１０ビットでれば、いいほうじゃないかな？

パイプラインなら、ここなんかどうよ？
http://www.seas.upenn.edu/~jan/projects.html#Converters

>>210
　0.18um CMOS だと 10MHz巾 10ビット　でるんですね。

↑
これを気をつけろ
http://www.effectiveelectrons.com/helpIC.html
http://www.effectiveelectrons.com/substrate.html
http://www.effectiveelectrons.com/foundrymodels.html

変換方式はともかく 10Msps で 10bit 分解能 (実力性能) って、何年前の話？
って疑っちゃうけど、何か制約がついているのでしょうね。

信号帯域と書いてあるよ。（字が読めない人がいます。）
10MHzの正弦波信号が10bitでAD変換できると言うこと。
サンプリング周波数は、60Mspsのようだが

60Msps / (2 * 10MHz) = 3 って、何か意味があるんでしょうか。
2 でも 4 でもない、とか〜

>219
ない。
1GHz帯域 12bit 80Mspsとか普通にあるし。

ISSCC等の発表データ見ると、やはり最大瞬間風速で取った良い値を提出して
いるだけで、実動作では不安定で使えないものが多いと聞きますがホント？

種子島をみようみまねで作っても、オリジナルを超えられないとか〜

10bit、 BW＝１MHz、fsample=10Msps　パイプラインADCを発表している
http://www.sanyo.co.jp/giho/no77/pdf/7708.pdf

>>208 が正しいことを言ってるわけだな。　サンクス

ここでもパイプライン
http://www2.nict.go.jp/tao/kenkyu/itakua/seika/70/70toushiba.pdf

>>63
BW=5kHz 320倍オーバーサンプリング1.6MHzクロックなんだけど口答しません

>>221
電気特性が電源電圧で変わるなら、また特に、アナログ電源、ディジタル電源
に分かれているなら、電源電圧を調整して、良いデータを取得して発表すると
言うことですか？

そもそも製品になるものはプロセスバリエーション、電圧変動、温度変動が
あってもそれなりの歩留まりが出ないとだめですからね。

それに比べて学会等やジャーナル等で発表されるものはこれらの条件を
満たして無くてもOKな場合が多いです。(デジタル回路ではShmoo Plotを載せたりしますが)
バイアス電流などもいじることができますし、製品では内蔵されるべきものが
チップの外にあったりするのもざらです。

可能性について研究報告していのですね

>>137
貴部には、その仕事を任せられないので当部で引き取る。
お前ら、全員解雇にする！

>>178
このモトローラの特許ダサイです。
このダサイ特許の回避方法は、単にデジタルフィルタに送る信号を１本に
すれば問題ないから、パラシリ変換して送ればいいだけじゃ。
しかし、これもダサイ回避になるけど、まぁ仕方ないか

0,13um CMOS です。　ADC は、10ビットパイプライン
http://www.nec.co.jp/press/ja/0210/1703-01.html

　↑
これよりも消費電力が少ないのが出てるぞ
http://www.megachips.co.jp/pdf/060414_mcl.pdf

>>232-233
　超低消費電力LSIなら、馬鹿でかディジタルLSIに高速ADコンバータを積んでも
有効ビットが10ビットでるんだな。　先端プロセスを使えじゃな。

>>211-212
　アナデバから出ている14ビット品をベースバンドプロセッサとSIPで
いっしょにパッケージングすればできるよね？　なぜやらないボケ

　↑
この14ビット品は、パイプラインだな

ここの議論のまとめ資料です。
http://www.ssc.pe.titech.ac.jp/class/handout/Mixed%20signal_061019.pdf

>>169
今、これで遊んでいます。ΔΣて〜、一度、ノイズでデータが化けると
化けたデータのDCオフセットが積分器に加算され、いつまでも尾を引っ張りますね。
この尾が、積分器が飽和した時に始めてリセットされますが、これじゃ、
積分器が飽和しない入力状態が続くと、いつまでもDC成分を間違えた変換して
いる？　この方式がよいと言った人はよっぽどノイズの影響に対して自信のある
方ですね。

＞238
現実の積分器は出力 (の絶対値) が際限もなく大きくなることはない。

>239
飽和が際限がないと言う意味なの！　ボケ

高卒（>>238） vs 東大卒（>>239）

今回、高卒が勝ったぜ〜

>>211
IBM の CMOS 8RF　(0.13um_CMOS) を使えばできるのではないかいな
http://www-306.ibm.com/chips/techlib/techlib.nsf/products/CMOS_8RF

これだと、かなり消費電力落とせそうだ。

ついに，個人でも1GHzのADCを入手できるようになったかも．
RSオンラインで，ADC081000が，21,350円/個で入手できるっぽい．
今まで，200MHz ADCのADC08200がDigiKeyで入手できる他は，見あたら
なかったので，かなり凄いこと．
すぐに売り切れてしまうかも知れないので，欲しい人は早い者勝ちです．
ただし，沢山買う人がいる方が，再入荷される可能性があるので，どんどん
買って貰う方が好ましいかも．

アドレスが長すぎて一行には書けなかったので，改行しましたが，
実際は位置行です:
http://www.rswww.co.jp/cgi-bin/bv/rswww/searchBrowseAction.do?
obs=sObs&name=SiteStandard&No=0&N=0&Ntk=I18NBrandPartNumber&
Ntt=ADC081000&Nty=1&D=ADC081000&callingPage=/jsp/search/noResults.jsp
&BV_SessionID=@@@@1292725104.1163127807@@@@&
BV_EngineID=cccgaddjgdlfgmmcefeceeldgkidhgm.0&cacheID=jpie&Nr=avl:jp


これで，デジタル・オシロスコープの自作研究が進んで，価格下落が起きる
事を望みます．


岩通製の税込み239,400円のViewGoが，今年初め頃にレクロイに買収され，
名前がWaveJetに変わって，税込み37,5900円になって戸惑いつつ・・・．

＞243
これですか〜
http://www.national.com/pf/AD/ADC081000.html
　ADC08D1000　　Dual Version
　ADC081500　　 Faster, Lower Power Version
なんかもあるそうですね。つまり ADC081000 は型落ち品かな。

RSの場合、URL書いてもクッキー切れにされるとおもうんだがが。
検索が正道

>>244
型落ちかどうかは分かりませんが，それです．

>>245
そうかもしれません．



RSオンライン検索結果:

ADC08200:8BIT, 200MSPS, 有
ADC08D500: 無
ADC081000:8BIT, 1GSPS, 有
ADC08D1000:8BIT, 1GSPS, Dual, 有
ADC081500:無
ADC08D1500:無
ADC083000:無
ADC08B3000:無

ADC08200CIMT: 1,880円(1+), 1,786円(25+)
ADC081000CIYB: 21,350円(1+), 20,280円(6+)
ADC08D1000CIYB: 44,290円(1+), 42,080円(6+)


CIMTは，TSSOPを指すようです．24Pinです．

CIYBは，LQFPを指すようです．
128PINありますが，大部分はNCで，電源のVA,VDR,GND,DR_GNDが重複して
いること，データ・レートを下げるため，デジタルの出力が2系統あって
インタリーブ動作していることに加え差動出力のため，8BIT*2*2=32BITも
あるためで，そんなに複雑ではないようです．

http://www.national.com/appinfo/adc/files/081000_MAN.pdf
うへ。基板が孔雀みたい。

真ん中のサーマルパッドなんかリフローじゃないとつけられないな

基盤にポリイミド（カプトン）テープを貼って絶縁してから，ワイヤリングペンで
ポリウレタン線(UEW)をICのピンに直接半田付けすれば良いかも:

http://elm-chan.org/docs/wire/wiring.html

カプトンテープにも両面テープがありますが，それだとピンの部分まで粘着材が
はみ出してゴミなどが付着して困りそうです．
他のアイデアとして，片面だけに粘着材が付いた普通のカプトンテープを基盤に
張ってから，ICのモールド樹脂部に収まるように小さく切った普通の両面テープを
張る事を思いつきました．
勝手に思いついただけなので，何か問題あるかも知れませんが．

そんなもんで1GspsのADCが使えるとは思えないな。

>>250
やってみると，意外に上手く行く部分があったりするかも．

恐れ過ぎて，何も進まなくてもどうしようもない．

案外，巷で言われてるほど大変でもないとか．

そんなシロート工作の実装で性能が出るわけない。
249にバラック配線される高性能デバイスが不憫だな

>>252
やってみたことがないので，確かにそうかもしれませんが．

低ノイズ論理回路
http://homepage3.nifty.com/tsato/dtemc/part1.html
電源ノイズ解析
http://magazine.fujitsu.com/vol55-6/paper15.pdf

　↑
論理閾値で DC バイアスして、クロックとしてサイン波を入力信号にしてLSIの
内部論理の波形もなまらせればよいと解釈できますが間違っているでしょうか？

>>255
失礼かも知れませんが，唐突過ぎて，何について話されているのか分かりま
せん．

従って当然ですが，何を聞かれているのか全く分かりません．

秋月のMCP3208をATMELのMega8に繋いだ。
なんとなくSPIって
MISOとMISO
MOSIとMOSIを繋ぐ
っていう頭があったので、
MISOとDI,
MOSIとDO
を繋いだら一生動かなかった。
というわけで
MISOとDO,
MOSIとDI
を繋ぐんだ。
多分世の中には同じ間違いするヤツがいるだろうから、
ググってこのレスを見つけることを祈って、メモカキコ

>>211
Analog-IP で売っているよ
http://www.acco-ic.com/IP_analog.htm

携帯電話だけど、これ興味ある？　最新よ
http://www.planetanalog.com/features/rf/OEG20030312S0038

ゼロIF でプログラマブルの為、デルタシグマを使う。更に難しいなるな。

>259 のニュースは、やらせかな？ プログラマブルだと、
　　 デルタシグマでなくパイプラインでも可能だけど？

>258 混載した後の、特性劣化はどれくらいあるのかな？　
　　 多分、保証されてないよな。

>デルタシグマでなくパイプラインでも可能だけど？

補足：サンプリングの周波数の可変は、ASRC を使えば簡単

>>140 で失敗して報復の >>259 でしょうか？

http://www.youtube.com/watch?v=bG6oT5kYI0Y

アンプ 1個 で3次のデルタシグマを実現している。　いいね〜
http://www.stw.nl/NR/rdonlyres/528553E4-90A8-4947-970E-849D7440CBBE/0/morasanchez2.pdf

デルタシグマで使う低歪率アンプやで〜
http://www.imec.be/esscirc/essderc-esscirc-2003/papers/esscirc/oral_presentations/081_35.pdf

バークレーのAD変換器の講議とノートでっせ〜
http://kabuki.eecs.berkeley.edu/~pgray/ee247.html
http://kabuki.eecs.berkeley.edu/~pgray/class.notes

デルタシグマAD変換器の専門書リスト　いらんか？
http://electrician.knowledgebasepower.com/electrician/delta-electrical-connection.php

Analog IP なら日本にも
http://jp.fujitsu.com/group/fmsl/services/products/analog-ip/
http://www.hitachi-ul.co.jp/e/IP/eip_list.html

携帯電話の受信回路でジッタ−がある場合の解析がウエブ上でできるのを見つけた
http://bruce.cs.tut.fi/invocom/jitter.htm
　
他にもA/Dについての解説が
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_1_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_2_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_3_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_4_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_5_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_6_1.htm
http://bruce.cs.tut.fi/invocom/p3-3/p3-3_7_1.htm

ジッターは、トランジスタの性能で決まり、回路でどうあがいても
ピコオーダーのジッターは実現しません。

A/D変換機を２倍の速度で動かした場合の解像度のトレードオフとしては
解像度が1/2倍になるのでしょうか？

>>272
なんで？

>>272
A/D Converterを作る立場だと，そういうような事は言えるかもしれま
せんが，既に設計されたICを使う立場だと，そもそもサンプリング周波数
をスペック以上に上げることは出来ません．また，サンプリング周波数を
下げたとしても，解像度は全く改善されないことも有り得ます．
解像度は，内部のサンプル・ホールド回路の安定性やトランジスタの
漏れ電流やベース容量や抵抗などの精度，デジタル部からのノイズなど
様々な要因によって決まるので，サンプリング周波数を下げてもほとんど
解像度に影響がない場合があるからです．
特に，サンプルホールド回路を高速で，かつ，入力に忠実なホールド値を
維持するような物を作るのは難しいので，その辺でも解像度が決まってし
まう可能性も高い．この部分の精度は，設計上決まってしまっているので
そのICでは，もはやクロックを下げても大して精度は上がりません．

また，サンプリング周波数は，上限だけでなく，下限も決まっている
事が多いです．これは，電気回路は周波数によって増幅率や抵抗値が
変わってしまうので，幅広い周波数でも同じ結果を得るような回路
を設計するのは非常に大変だからです．また，特定の周波数帯域だけで，
結果を得られるように設計した方が，広い範囲で結果を得られるように
設計するよりも，大抵良い物ができます．

と言うわけで，そもそも完成されたADCでは，設計を変えない限り，速度を
変えること自体がほとんど出来ない場合もあります．

>>274
ありがとうございます。
参考にさせていただきます。

>サンプリング周波数を下げたとしても，解像度は全く改善されないことも有り得ます．

サンプリング周波数を下げたら、分解能が下がるので、解像度は逆に下がります。

あなたは、質問者は、サンプリング周波数を２倍にしたら解像度が上がるか、質問して
いるのに、まともな質問の回答をしていません。これならしない方よいです。画像信号
の場合、視覚の応答が遅いので、サンプリング周波数を上げても解像度はそれ程上がり
ません。むしろ、AD変換器の分解能を上げた方がよいですが、しかし８ビット以上に
上げてもやはり視覚が識別できる程分解能がないので８ビットで充分なのです。その為
質問者に対する回答は、1/2倍にならないと回答すべきです。

>>276
質問者の「解像度」と言う表現は，あなたの言う「分解能」のことちゃい
まっか．ぞう思って答えていたわけだけど．

あと，あなたの言ってることは，一般的に言える話ではなく，特定の用途
に限定された特殊例ですね．そちらの方が質問に答えてないと思うな．

ハンダごて持って頑張ってくれ

これを読んだのが良くなかった
http://bwrc.eecs.berkeley.edu/People/Grad_Students/dasobel/course/ee247pap/247proj.pdf

WCDMAに使うΔΣだとやはり66dBしかでない。
http://www.cerc.utexas.edu/msrf-seminar/y2005/tk050329_slides_koh.pdf

　↑
TIのWCDMAのベースバンドプロセッサに内蔵されているADCなんだね。

Help!

http://tech.groups.yahoo.com/group/cmos_vlsi/message/2920

あなたが探している答えは
Integrated Converters,D to A and A to D Architectures, Analysys and Simnlation
by Paul G. A. Jespers Oxford Univercity Press

こちらの方が良かったかしら？
http://www.amazon.co.jp/Multi-Bit-Delta-Sigma-Converters-International-Engineering/dp/1402070780

今年のISSCCの報告会だけど聞きに行きますか？　有料なんだけど
http://www.hinata-tec.co.jp/

SPICEでCTΔΣ設計してるのですが、
正弦波を１次ΔΣ変調した後の疎密波をFFTすると、
入力信号より低周波側で、雑音電力が思うように小さくなってくれません。
1次だと理論的には-9dB/octで落ちると思うのですが。

積分器のゲインとかがその原因なのでしょうか？？

データがないので評価できません。
OSR は？
1次だと、良くなるのでしょうか？
OSR が分からないので何とも言えないです。

OSRは132です。
入力50ｋ、サンプリング13Mくらい。

調べたら、9dB/octではないですね。
勘違いしてました、すみません。

でも、入力より高周波側の落ち方よりも、
低周波側の落ち方が緩くなってしまうのはなぜでしょうか？？

1次だと、6dB/oct ですよねぇ。（ 2次だと、12dB/oct ）

そうならないのですか？　不思議ですねぇ。　分かりません。

量子化器の入力に若干のノイズを加えてみるといいかもしれません。

実験ボードで試しているのですが、ノイズは元々勝手に入るのですけど
ノイズが原因しているのでしょうか？

たぶんノイズです。　ノイズ・シールドしてみたら如何でしょう。

なんだこのスレ（うげぇ

ただのノイズです

すごい
http://science6.2ch.net/test/read.cgi/denki/1137463612/366
http://science6.2ch.net/test/read.cgi/denki/1137463612/656-660
http://science6.2ch.net/test/read.cgi/denki/1173965282/14-16

　　↑　（すごいと思いますが）
２次ΔΣで18ビット以上特性要求だと、これが問題になるようですが
18ビットを要求するAD変換器は普通必要ないから無視してよいのではないかと．．．。

こちらのシミュレーション結果がもっとすごい
当り前ですがノイズが入力されるとSNが悪くなります。これ重要ですね。
http://www.ssc.pe.titech.ac.jp/publications/2005/20050111_moue_ppt.pdf

ΔΣは、外国メーカ（モトローラ、フェアチャイルド、TI、アナログデバイス等）
の特許を気を付けないといけませんよ。

>>296
この問題はスーパーオーディオで必要な24ビットのAD変換器の研究開発で
議論されており、この当時日本人で研究していた人はいなかったような気が
すます。

この人がこの分野では有名
http://www.elec.qmul.ac.uk/people/josh/publications.htm

>>300　これですね
http://www.super-audiocd.com/proffesional/

これ読めばよく分かるよ
http://www.era.lib.ed.ac.uk/retrieve/509/gu96.pdf

　↑
P49〜P52 に limit cycle の記述がありました。

6bit 4Gsps ADC が出ているな　LSIテスターに使っているようだけど
http://www.teledyne-si.com/highspeed/rad004.html

オーディオでオーバーサンプリングの量子化ノイズとサンプリングレイトのすれ
http://www38.tok2.com/home/shigaarch/OldBBS/23CDetc.html

DAコンバータのPCM1794は、電流出力P-P　 -10.1to-2.3mA　（センター -6.2mA)です。
こういう出力を、±3.9mA (センター 0mA)になるようにして、交流成分の質を落とさずに
電流増幅回路に渡したいのですが、どういう方法がなるでしょうか？

>>307
> どういう方法がなるでしょうか？
どういう方法があるでしょうか？　　です。

オーディオスレを追い出された奴らのたまり場かよ。
テッチャーンとか来たらどうする気だ。
縁起でもない、
元板に帰れ！

>>307-308
データシートのほか、こんな資料もあるよ。
ttp://focus.ti.com/lit/ug/sleu037/sleu037.pdf

TIのPCM1794か。海外の半導体メーカーって、買収されても元の会社の命名ルールで製品を出すことが多いような。
また部門単位で売買されることがあるからかな。面白い。

>>307
そこでセンターグランドの差動ですヨ。

シーラスロジックのCS5532-AS使ってるんですが、
ゲイン64、SPS30の設定だと下位6ビットがふらつく程度なんですが、
ゲイン64、SPS120にしたら下位9ビットぐらいふらついてしまいます。
SPSを120で下位をふらつかせずに使いたいのですが、対処法が
わかりません。
回路は
ttp://www.cirrus.com/jp/pubs/proDatasheet/CS5531-32-33-34-AS_F4.pdf
のfigure21と同等なのですが、やはり回路に何かしらしないと無理でしょうか？
それともレジスタの設定でなんとかなるでしょうか？

IC単体を入手してシロウト実装しているなら性能を引出すのは絶対に無理。
プリントパタンや信号・電源の引回し含めてナンボのもんでしょ

部品の配置やパターンの引き回しで精度に影響がでるとういうことですが、
ユニバーサル基板に手付けなんかじゃやっぱり高精度は無理と考えるべきで
すかね。

十分にパターンを吟味して、銅箔テープとか
使ってグランド等を確保すればそこそこ
いけるかもしれない。電流がどう流れるか
考えるのが手始めでしょう。先ずはやってませう。

最大重量の50000万分の1まで計れるADを設計するとすると
50000分の1は17bit
ADのフルスケール78mVとすると24bitADで1LSB4.65nV
最大出力が10mVとすると
10mVは10m/4.65n = 22bit
22-17 = 5bit
50000万分の1がふらつかないようにするには５ビットまでのふ
らつきが許容できる。

この計算あってますか？

>>317
ビットのふらつよりも電圧のふらつきを抑えよ

電圧とはどこのでしょう？基準電圧のことですか？

ごまんまんぶんのいち

>>313
クロック上げて誤差が増えるなら、デジタルノイズの影響を受けているんじゃね？
電源、デジアナ分けてる？　電源ノイズ対策とかやってる？

>>317
nVオーダーのアナログ信号を扱える技術があるの？
それがあるぐらいならこんなところで質問してないと思うぞ。

トランジスタ技術2006年6月号の16ページに、
ADS1232は、名部アンプのゲインを128倍にしたとき
（フルスケール入力レンジは39.1mV = 5V / 128になる）
入力換算で上位18.4ビットまでがノイズフリーなので
44643カウントまで安定した表示が得られます。
とあるのですが、この44643はどういう計算で導き出されるの
でしょうか？
ttp://www.ti.com/lit/gpn/ads1232

>>238 そうなんです。且つ積分器を飽和させてはいけません。これ読んでね。
http://www.sharp.co.jp/corporate/rd/26/pdf/91_03.pdf

　↑
ΔΣは、>>304 にもあるけど、リミットサイクルを制したものが自由に設計できる
人です。これが分かるまで、非常に長くかかるのよ。

オラの仕事じゃねぇ、あんたの昔の仕事じゃないのか？

ISSCC2008レポートですが、どちらがよいですか？　
http://www.ssc.pe.titech.ac.jp/publications/2007/Matsuzawa_Presentation/EETJ_Mar08_CoverStory_Part4.pdf
http://www.analog-technology.or.jp/data/RF2008-1.pdf

２番目の人は現場主義の人？　「木を見て森を見ず」
http://techon.nikkeibp.co.jp/article/COLUMN/20080215/147481/?P=3

自分も説明出来るほど解ってない、な人かも。

電源ノイズに強いアナログ回路設計
http://www.cqpub.co.jp/DWM/contents/0003/dwm000300640.pdf

その前に、これ読んだらええぞう
http://strj-jeita.elisasp.net/pdf_ws_2003nendo/4E_yamamoto.pdf

そうかなぁ？　こちらを読んだ方がいいぞう
ttp://ece.wpi.edu/analog/resources/jerry.pdf
ttp://www.effectiveelectrons.com/whitepapers/noise%20reduction%20part%201.pdf
ttp://www.effectiveelectrons.com/whitepapers/noise%20reduction%20part%202.pdf

ダイアゴナル配線を使った研究もされています。
ttp://masu-www.pi.titech.ac.jp/introduce/index2006.shtml

突然メ−ルを送って申し訳ありません、インタ−ネットでＣＳ5532の使用方法を探していたら、
774ワット発電中さんがＣＳ5532を使用しているのでメ−ルを送りました。
英語が苦手で、デ−タシ−トを見ても解らないので、読み込み方法を教えてもらえないでしょうか、宜しくお願い致します。

NTFの最適化、係数の算出したいのですが、ΔΣツールボックスの使い方が全くわかりません。
ツールをインストールいると、色々なＭファイルが入っていたのですが、このＭファイルをただ実行するだけでは
ダメなのでしょうか？

NTFの最適化、係数の算出したいのですが、ΔΣツールボックスの使い方が全くわかりません。
ダウンロードすると、Ｍファイルが多くあったのですが、Ｍファイルをただ実行するだけではダメ
なのでしょうか？

>336
下記URLが参考になるかも
http://www.trigence.co.jp/Download.html

＞337
ありがとうございます。
その資料も前に見たのですが、Ｍファイルを実行するとほとんどファイルが、どこかの行で
エラーが発生してしまいます。

?? エラー: File: C:\Documents and Settings\user\デスクトップ\新しいフォルダ\delsig\synthesizeNTF.m Line: 209 Column: 22
"identifier"が見つかりません。"("が見つかりました。

>338
無関係かもしれないけど、スペースの入っているフォルダ名や
２バイト文字のフォルダ名は、避けた方が良いような気がする。

AD変換器の論文がただです。

ttp://www.rficdesign.com/links/asic_adc.htm

頭の体操でＲ−２Ｒラダーの入力インピーダンスを計算してみた
８ビットで最小値は５５Ｈ（８５）のときで
Ｚmin＝１９６６０８／１９６５５１＊Ｒ≒１．０００２９０００１＊Ｒ
で合ってる？

約分できた
Ｚmin＝６５５１７／６５５３６＊Ｒ≒１．０００２９０００１＊Ｒ

逆だった（汗）
Ｚmin＝６５５３６／６５５１７＊Ｒ≒１．０００２９０００１＊Ｒ

おつかれw

アナログ系の技術者たち、外資のFAEに転職をしたいと思っている方はいますか？
連絡ください！
[email protected]

アナログ系の技術者たち、外資のFAEに転職をしたいと思っている方はいますか？
連絡ください！
[email protected]

北朝鮮行きですか？ぞぞぞ

この大学のAD/DAのLSI設計する人向けに講義されていていいよ。

ttp://users.ece.gatech.edu/~phasler/Courses/ECE6414/Overview.html

>>345-346
通報しますタ

探しているものがあります。
知恵をお貸ください。

D/A
メーカ：問いません
チャンネル：1ch
入力：パラレル 12bit以上
出力：±12Vで振れるもの
電源電圧：問いません
速度：問いません
その他：出力が直線性にすぐれるもの
　　　　　コントロールロジックがない、もしくは簡単なもので
　　　　　外部をハードのみで構成できるもの

上記の条件を満たしたものでなるべく速度は速く、安価なものを探しております。

心当たりのあるかた。お願い致します。

>>350
まず、自分で探した結果を出せ

>出力：±12Vで振れるもの

そんな条件で探すより、OPアンプで増幅した方が早いぞ

>>352
おっしゃるっとりでございます。

MX7521
MX7531
MX7541

AD767

一応検討中

おまいらA/Dのせいでこの地球もA/D化され続けてんだお。
いったいどこまでA/Dするつもりだ。 やめてくれ・・・・。 俺の彼女まで・・・・・orz

聞いてくれ。気がついたら彼女の

Δ�狽ﾁて日本人が考えたんだってね

ΣΔは米国だったかな。

>>356
それは呼び方だけじゃないの？

>>355-357
http://science6.2ch.net/test/read.cgi/denki/1212686945/12

>>354 わかるように解説してくれw

お知恵を拝借させてください。
ADコンバータのSNRを求める場合、FFT対象とするのは出力であるデジタル信号でしょうか。
もしそうなら例えば4bitなら16信号ありますが、どのようにFFTをかけるのでしょうか。

>>360
SNRを求めるのになんでFFTするの？

>>361
以下を参照のところ、どうもFFT結果からSNRを求めているものと。
http://www.ednjapan.com/issue/2008/08/u0o686000000inmm.html
http://cp.literature.agilent.com/litweb/pdf/5988-4368JA.pdf

>>361

入力信号パワーと帯域内雑音パワーからSNR計算するためです。

これ読んだらAD/DAコンバータLSI技術の集大成みたいな感じだった

ttp://www.edsfair.com/pdf/eds10_sp00_1.pdf

>ttp://www.edsfair.com/pdf/eds10_sp00_1.pdf
>歴史を知らないと次の一手が打てない
そういうときもあるけど、そうでないときもあるよね