Intel uPs Info

Intel製マイクロプロセッサの情報局スレッドです。
情報投稿よろしくです。Intelプロセッサの昔話もOK。
自作板のIntelスレに負けないようにしよう。

※妄想、珍説・珍論、誇張表現は控えめに。
※ｱﾑﾁｭｰ、ﾓﾄﾁｭｰ、IBMﾁｭｰからの書き込みはご遠慮ください。
※ﾁｭｰ流入防止のため、意図的にわかりにくいタイトルにしています。ご了承ください。
※ﾏﾀｰﾘしましょう。

関連スレ
Intelの次世代CPUについて語ろう Part15@自作板
http://pc7.2ch.net/test/read.cgi/jisaku/1115570909/

こんなもんかな。
ちなみに私はPCユーザですが、どうぞよろしく。

最近のニュース

Intel、Yonahプロセッサの詳細を公開
ttp://pcweb.mycom.co.jp/articles/2005/07/14/yonah/

Net Burstの終焉：Intel、統合アーキテクチャCPUロードマップを公開
ttp://www.expertspc.com/index.asp?Language=JP&DataId=193&Status=Reports
IntelはOEM関係者に対し、2006年後半に新アーキテクチャのCPUを
サーバー・ワークステーションやデスクトップ、モバイル市場に投入することを明らかにした。
これは、開発コード名“Merom”と呼ばれるモバイルコアをベースに、
各プラットフォームに最適したものとなる。
業界関係者によれば、IntelはこれらのCPUを“収束されたコア（Converged Core）”と称し、
これまでのCPUと区別しているようだ。
同時に、このことは、Net Burstアーキテクチャがついに終焉を迎えることを意味している。
Intelが最新のOEM向けロードマップに追加したのは、モバイルCPUの“Merom”、
デスクトップCPUの“Conroe”、サーバー・ワークステーション向けの2way CPU“Woodcrest”の三つ。

Meromは現行Pentium-Mのアーキテクチャを拡張し、EM64TやHyper-Threadingといった技術を盛り込みつつ、
デュアルコア、マルチコアCPUへの最適化を行なったものと言われている。
その製造プロセスは、次期モバイルCPUの“Yonah”と同じ65nmプロセスを採用し、
二つのコアで大容量のL2キャッシュを共有するアーキテクチャもYonahと変わらない。

しかし、OEM関係者によれば、Merom世代ではCPUコア同士を結ぶインターフェースを内蔵し、
デュアルコア処理の効率を引き上げるとともに、低消費電力化も実現すると言う。
このMeromコアをベースとするデスクトップCPUのConroeには、
2MBと4MBのL2キャッシュを搭載した2製品が用意される見通しだ。

サーバ用プロセッサにもP/N導入予定。
ttp://www.x86-secret.com/index.php?option=newsd&nid=898

Itanium2
Itanium2 9055: Montecino 1.8(2.0) Ghz/24M L3
Itanium2 9040: Montecino 1.6(1.8) Ghz/18M L3 *
Itanium2 9030: Montecino 1.7(1.8) Ghz/8M L3 *
Itanium2 9020: Montecino 1.4(1.6) Ghz/12M L3 *
Itanium2 9018: Montecino LV 1.2(1.4) Ghz/12M L3
Itanium2 9010: Montecino 1.6(1.8) Ghz/6M L3 *
* Proc Number +1 for FSB667 instead of 400/533

Xeon MP
Xeon MP 7041: Paxville 3.00 GHz/2*2MB L2/FSB800
Xeon MP 7040: Paxville 3.00 GHz/2*2MB L2/FSB667
Xeon MP 7030: Paxville 2.80 GHz/2*1MB L2/FSB800
Xeon MP 7020: Paxville 2.67 GHz/2*1MB L2/FSB667

Xeon DP
Xeon DP 5xxx: Dempsey TBD/2*2MB L2/FSB667/1066
Xeon DP 5xxx: Dempsey MV TBD/2*2MB L2/FSB667/1066
Xeon DP 5xxx: Sossaman TBD/2MB L2/FSB667

ConroeのP/Nは、950, 940, 930, 920。来年後半リリース予定。
ttp://www.theinquirer.net/?article=24586

来年後半、Merom投入時時、クロック2.33GHz、FSB667MHz。
http://www.tomshardware.com/hardnews/20050714_135731.html

重複かどうか微妙


【五里】PowerPC to Intel 総合スレ 10【霧中】
http://pc7.2ch.net/test/read.cgi/mac/1121143275/

ここはＩｎｔｅｌマイクロプロセッサ専門に語るスレッドなので重複じゃないですよ。
向こうは妄想っぽいし。

http://pcweb.mycom.co.jp/articles/2005/07/14/yonah/002.html
ちなみにこの記事、
Dothanの1億4000万って数字がアバウトに発表されてるだけだと思われますが、
ﾈﾁﾈﾁ計算しなくても。YonahがBanias二つで、MeromがDothan二つな分けないじゃんｗ

sage進行でお願いします

中国のHKEPCにYonahのサンプルを動作画像が…。
ttp://www.hkepc.com/bbs/viewthread.php?tid=428812

Intel Advances Itanium 2 Lineup with New Chips.
ttp://www.xbitlabs.com/news/cpu/display/20050718225240.html
FSB667MHzの新Itanium2がリリースされますた。

■笠原一輝のユビキタス情報局■
なぜYonahはEM64Tに対応しないのか
http://pc.watch.impress.co.jp/docs/2005/0720/ubiq119.htm

Yonahが64bitに対応しないのは、単に設計が間に合ってないからですね。
Yonahの開発時期では、AMD64互換のEM64Tを使うかどうかも定まっていなかったし、
Prescottリリース後も、EM64Tはしばらく使わない予定でしたから。
今は前倒しで泣く泣く64bitがONになってるだよなぁ。

それにしても、64bit入れるとダイがでかくなりすぎるは強烈な嘘ですね。
すでにMeromのダイが結構小さいという噂もながれてますし。

Intel has dual PCIe 16X slot boards
http://www.theinquirer.net/?article=24766
>The board is equipped with i955X/iCH7R chipset, USB 2.0, Firewire 800, Gb LAN,S-ATA 300 RAID, two times PCIe x16,
> one PCIe 1X, 3x PCI.
IntelがデュアルPCIe 16xのi955Xベースマザー準備中。

で、なぜMac板でやるのかということだ

Intel Readies New 90nm Dual-Core Processors.
http://www.xbitlabs.com/news/cpu/display/20050791210923.html
なんと10月にSmithfield PenD/XEのB0新ステッピング版が登場。
電気仕様とTDPが変わるみたいですよ。

>>14
Mac板にIntelCPUのスレがあって不味いですか？
将来のMac仕様にも大きく関係してくるのに。

おまけ

AMD to integrate PCIe
http://www.theinquirer.net/?article=24756
メモリコントローラに続いてPCIeも統合計画中？

AMD is plumbum free
http://www.theinquirer.net/?article=24756
無鉛化って信頼性おちるから、顧客にとっては悪いことしかないんだよな。

Intel's Merom misses tape out by a month
http://www.theinquirer.net/?article=24788

Meromが予定より1ヶ月早いテープアウトしたみたいですよ。。
あと数週間でファーストシリコンがとれるらしい。
あとは65nmプロセスが順調に立ち上がってくれれば来年Q3には拝めますかね…。


Intel's new instructions to Rockton round the clock
http://www.theinquirer.net/?article=24781

Intelの新*Tsの一つ、"RT"について。
.NETやJavaのようなJITなソフト環境を高速化するための、ソフト&ハードぐるみの新技術らしい。
uP側には命令追加の形で実現されるようだ。
果たしてMeromには部分的に実装されるんですかね？かなり怪しいと思うけど…。

そういや、昔、IA-64関連の研究で仮想関数テーブルをCPU内にもつとかいうのがあったような。

Intel’s Dual-Core Shipments on Track
http://www.xbitlabs.com/news/cpu/display/20050720210604.html

デュアルコアプロセッサ、低需要で苦戦中。

インテル(R) Itanium(R) 2 プロセッサの新製品を発表
http://www.intel.co.jp/jp/intel/pr/press2005/050719.htm

インテル、FSB 667MHz対応Itanium 2を発表
http://pc.watch.impress.co.jp/docs/2005/0719/intel.htm

High end Intel Montecito delayed
http://www.theinquirer.net/?article=24842
Montecito 2.0GHz/24MBに8ヶ月の遅れ。
来年3月まで拝めなくなるらしいです。

>>15の記事の詳細で、Intelの公式サイトから件のPCNが落とせるようになっています。
ttp://developer.intel.com/design/pcn/Processors/D0105224.pdf

IntelR PentiumR processor Extreme Edition 840 and IntelR PentiumR D processors 840, 830, 820, will
undergo the following changes for the A-0 to the B-0 core processor stepping change:
・ CPUID will change from F44 to F47
・ B-0 is pin compatible with A-0
・ New S-Specs for converting products

Intel to discuss Magpie, Paxville, Twincastle at Hot Chips
ttp://www.eetimes.com/news/semi/showArticle.jhtml?articleID=166401382
>Intel engineers are expected to present five papers at the conference including presentations of “Magpie”,
> described as a real-time “milliflow aggregation processor”, together with “Paxville” a Xeon-based multiprocessor
> and “Twincastle” a chipset for servers in support of multiprocessors. The company is also going to present on
>“Foxton”, Intel’s approach to dynamically optimized power saving.

来月のHot ChipsでIntelは5つの新技術を発表するみたいです。
“Magpie” と“milliflow aggregation processor”は初めてでしょうか…。

>>22は、milliflow aggregation processor=Magpieみたいですね。誤読しました。

Intelのモビリティ戦略はどこへ向かうのか
米Intel、チャンドラシーカ副社長に聞く
ttp://enterprise.watch.impress.co.jp/cda/ohkawara/2005/07/22/5783.html
AppleにIntel採用についてもコメントされていますね。。

今のところ、単なるニューススレッドになってしまっていますが、
論理的かつ客観的な分析ができる人の蘊蓄は大歓迎ですよ。
そういう人はじゃんじゃん書きこみしてくださいよ。

Intel Preps “Entry-Level” Dual-Core Processor
http://www.xbitlabs.com/news/cpu/display/20050722085026.html

Intel、2.66GHz/533MHzFSBのPentium D 805準備中。

China's BLX unveils 64-bit processor
ttp://eetimes.com/news/design/technology/showArticle.jhtml?articleID=161500026
中国のBLX ICデザインって会社が、MIPSベースの64bitプロセッサGodson-2をリリースするらしいですよ。
パフォーマンスはPenIIIに匹敵するようです。来年に0.13umらしいから、2世代くらいIntelに遅れていますね。

というかR10000のクローン製品か。

Intel's Merom is going to rock
http://www.theinquirer.net/?article=24932

Meromは、65nmプロセス、デュアルコアの
新uアーキテクチャでBaniasアーキベースのPenMと比較して20-30%高速。byINQ

Intel、間もなくデュアルコアの新製品を発表へ
http://www.itmedia.co.jp/enterprise/articles/0507/26/news075.html

Intel、アリゾナ州に45nmプロセス向け300mmウェハ工場を建設
http://pc.watch.impress.co.jp/docs/2005/0726/intel2.htm

インテル、Pentium M/Celeron Mの最上位モデル
http://pc.watch.impress.co.jp/docs/2005/0726/intel.htm

>>28訂正。クロックあたり20-30%高速。

そろそろ私の代わりの速報屋さんこないですかね…。
蘊蓄屋の方にやりたいんだけど。

■後藤弘茂のWeekly海外ニュース■
IntelデスクトップCPUロードマップアップデート
〜ConroeとMeromがロードマップに正式登場
http://pc.watch.impress.co.jp/docs/2005/0728/kaigai200.htm

久々に、後藤氏がIntelCPU情報を書いています。

>実際、今年の早い段階ですでにMeromの社内サンプルは完成していたと業界関係者は伝える。
うーん、今までのルーマーと違う上に、うさんくさい情報ですね…。どうなんでしょう…。

Sources: Intel to move up MP Paxville launch to 4Q 2005
http://www.digitimes.com/news/a20050812A6031.html

デュアルコアXeon MP7000シリーズののPaxvilleが来年Q1から、
今年のQ4に前倒しリリースされるかもしれないらしいです。

Intel to detail new chips at conference
http://news.zdnet.com/2100-9584_22-5829313.html

8/23のIDFで、Merom/Conroe/Woodcrestの詳細を発表するみたいです。
リリースの一年も前に新アーキテクチャの詳細公開するなんて、今まで無かったですね。
設計が順調なのはいいけどそうとうあせってるような…。

Intel、IDF Fall 2005の事前説明会を開催
〜Merom/Conroeのアーキテクチャに注目か
http://pc.watch.impress.co.jp/docs/2005/0812/intel.htm

PC Watchにもきてました。

ttp://macandpal.blogspot.com/2005/08/mac_11.html

この話題全然あがってないのですが、大丈夫なんですかmac os
p2pで出回ってドザに弄られるのほんとにやなんですけど。

おまけ

AMD Announces Low-Power Dual-Core Processors.
http://www.xbitlabs.com/news/cpu/display/20050811204921.html

>Dual-core AMD Opteron family of processors for embedded applications consists
> of processor models 165, 265 and 865 clocked at 1.80GHz as well as the lower-power
> 55W version of each. AMD Opteron processors feature dual-channel PC3200 memory
> controller, 2MB L2 cache (1MB of L2 cache per core), SSE3 technology and are to be
> made using 90nm process technology.

AMDがIntelに先行して近々デュアルコアOpteronのローパワー版をリリースする模様。

Intel's next generation processors revealed
http://www.theinquirer.net/?article=25349

TheINQが先走って、次世代CPUについて語っていますよ。
IDFネタバレ注意。


Mac OS X for Intel
ttp://www.concretesurf.co.nz/osx86/viewtopic.php?t=177

この調子だと、Macかわなくても自作機でクラック版MacOS X駆る人が
増殖しそうだなあ。だいじょうぶか　>Apple

Intel to trim power consumption of desktop CPUs in half by H2 2006
http://www.tomshardware.com/hardnews/20050808_190135.html

ConroeはTDP60-70WでHTなしみたいですね。

＞３８
正直なところ、ThinkpadでOS X動くなら欲しいんですけど。

>>40
ttp://macandpal.blogspot.com/2005/08/tiger-pc.html
ttp://macandpal.blogspot.com/2005/08/mac-os-xvaio.html

全然あり得る
まじでむかつくクラックしたやつら
聖域に脚踏み入れやがった

面白そう

うーん
信者の聖域、MacOSX

>>41
ずいぶん日本語が不自由なようで。

Conroe lance a 2.93 GHz
http://www.x86-secret.com/index.php?option=newsd&nid=909

Conroe初登場時、2.93GHzでFSB1066MHz。
MeromはYonahとピンコンパチでFSB667MHzだそうですよ。

うーん、65nmとはいえPenMクラスのパイプライン段数で初期リビジョンで2.93GHzもでるかなぁ。
しかも、2.93GHzもいきなりだすとPleslerの3.6GHzからひいき目に見ても性能のジャンプがすごいわけだけど、
いきなりそこまでやったらメーカーとしてはもったいないというか、Intelはやりそうにないような…。

■後藤弘茂のWeekly海外ニュース■
IntelがHyper-Threadingを切り捨て!?
http://pc.watch.impress.co.jp/docs/2005/0816/kaigai203.htm

米IntelがデュアルコアXeon提供スケジュールを前倒し、2005年末発表へ
http://pcweb.mycom.co.jp/news/2005/08/16/004.html

こっちは過疎化してるなぁ

っていうか、mac板の人はあんまこういうの興味ないんですかね。
それとも今までIntelCPUに関して勉強不足で、ちょっと話題についていけないのか。
しびれきらして本スレに書き込んじゃったよ。

>>49
こっちのスレはすこし盛り上がってますよ。
http://pc7.2ch.net/test/read.cgi/mac/1122938725

>>46
しかし、後藤氏の記事の書き方もせこいな。

たしかにMeromもNehalemもHTなさげで、ダイ面積にはケチらなくても65nm以降では余裕があるし、
その後は、CSIベースのリング接続インターコネクトでManyコアに向かう予定だから、
少なくてもPC向けでは、HTなんて今後導入する隙もメリットもないわけですよ。

その辺のところをある程度情報がはいっててわかってるんだろうけど、うかつに不確定情報かけないから、
SMTなくなるとだけかいて、あとで予想が当たったみたいにするんでしょう…。そう見えます。

>>49
>それとも今までIntelCPUに関して勉強不足で、ちょっと話題についていけないのか。

わろた。
面白いな、お前さん。

自分のスレが盛り上がらない理由を、（他人が）「勉強不足で、ちょっと話題についていけない」なんて考える思考回路は凄いと思う。

似たようなスレは他にあるしねぇ。
まだマカにとっては現実的な話ではないし。
せっかくだからおれはここで勉強させてもらうよｗ

MACオタの予感！

Intel to sample Conroe processor in Q1 2006
http://www.tomshardware.com/hardnews/20050816_113912.html

Conroe
-> Q1 2006からサンプル提供開始
-> あわせてシングルコア版のAllendaleも登場
-> 専用チプセトはBroadwater

Broadwaterチプセト
->Conroe世代のデスクトップ向けチプセト
->HDMI
->iAMT (Active Power Management)
->Dual DDR2-800メモリ
->第4世代統合グラフィクス GDDR3 256MBを内蔵

1年後のMacが見えてきましたよ。

参考
Broadwaterチプセトのブロック図 @X86-Secret
http://x86-secret.com/?option=newsd&nid=805

8月14日付けで大型プライスカットがありました。

Intelプロセッサプライスリスト　
http://www.intel.com/intel/finance/pricelist/

>>56
iAMT = Active Management Technology
電力は関係ない…

The hidden currents powering Intel's next gen chips
http://www.theinquirer.net/?article=25496
新しいスタッフかな？ひどい妄想ですね。読まなくてよし。

Intel word of the day revealed
http://www.theinquirer.net/?article=25501
Meromの45nmシュリンク版はPenrynというコードネームらしいですよ。

Intel logo of DRM Forking plan emerges
http://www.theinquirer.net/?article=25524
IntelのEast Fork(プラットフォーム主体のマーケティング)戦略のロゴの話です。
IntelMacは最初からEast Forkマーケティングにのっかってくるとおもわれるので、
↓のロゴシールのついたMacがIntelMacの目印になりそうですよ。
http://www.theinquirer.net/?article=21559

Quad Xeon MP 8M & E8500
http://www.x86-secret.com/popups/articleswindow.php?id=126
Potomac Xeon + E8500 の4プロセッサシステムのベンチマークを
X86-secretが掲載していますよ。

Intel 45 nanometre process is good to go
http://www.theinquirer.net/?article=25512
今月のIDFでは45nmプロセスに関しても言及があるようですよ。
65nmプロセスでは、リーク電流が90nm世代よりも減少するとのことです。
そして、さらに45nmプロセスではリーク電流問題を克服できると複数ソースが伝えているようです。

>>61
>↓のロゴシールのついたMacがIntelMacの目印になりそうですよ。
>http://www.theinquirer.net/?article=21559

勘弁してくれよｗｗｗｗｗ

Intel もなー、そろそろ x86 アーキティクチャやめてまともな
設計のプロセッサ作らないかなあ。同じプロセスなら何割かは
速くなると思うんだけど。

ずこずこ

このスレ人気ないね。

とりあえずIDFで発表された新CPUネタはもうちょっと落ち着いてからやろうかな…。

Intel Merom is designed from the ground up
http://www.theinquirer.net/?article=25623

とりあえずMeromは、
14stage, full 4uops pipeline, OOOコア
ということですね。

P6では、Simple Instructionデコーダ(1uops/clk)が2つ、Complex Instructionデコーダ(max. 4uops/clk)
が1つのデコーダ構成をとっていましたから、限られた条件において、最大3命令デコード、6uops発行でした。
また、Dispatchについても5命令ポート用意されており、5uops同時実行可能でした。。
しかし、リタイアについては平均的に実行可能なuops数が3uops/clk程度ということで、3uops/clkで制限されており、
全体として3uops/clkのパイプライン構成でした。

NetBurstについてはシングルサイクルのデコーダが1つしか用意されておらず、トレースキャッシュ
でそれをカバーする構成を取っており、しかもトレースキャッシュのフェッチ帯域が3uops/clkでした。
Dispatchについては命令ポートは4ポートで最大6uops同時実行可能でしたが、、
リタイア帯域はやはり3uops/clkに制限されており、やはり全体として3uops/clkのパイプライン構成です。

Meromでは、パイプラインの詳細は不明ですが、発行からリタイアまでの帯域が4uops/clkを維持できるように
設計されていて、ALU命令ポートも増加しているとのことです。

14段というステージ数が、overall pipeなのかcritical pipeなのかはよくわからないと記事ではいっていますね。
overallだとP6と同等くらいなステージ数で、しかもP6の方が少帯域設計なので実質はMeromの方が
低クロックな設計というふうになりますが、critical pipeなんですかね。

疲れているので、その他の詳細については週末くらいに…。

IDF Fall 2005 - デジタルホーム基調講演: デジタルメディア・テクノロジの新ブランド「Viiv」
http://pcweb.mycom.co.jp/articles/2005/08/25/idf1/

AppleがViiv戦略にどれだけ乗っかってくるかは微妙だな…。

さらに明らかになったYonahの姿
〜拡張されたC4ステートでさらなる省電力を
http://pc.watch.impress.co.jp/docs/2005/0825/ubiq121.htm

Yonah
-> Mobile Pentium / Celeron
-> デュアルコアPentium M
-> Mobile Intel 945 Express "Calistoga"チプセト Napaプラットフォーム
-> 151,600,000Tr/90.3sqmm@65nm, CMOS
-> Jan. 5th, 2006@US
-> FSB667MHz@通常/LV版, 533MHz@ULV版
-> uBGA479 / uPGA568 パッケージ
-> TDP31W@通常版, 5.5W@ULV版
-> VT, SSE3のサポート
-> 2MB L2キャッシュ on-chip
-> コア間共有型L2, スマートキャッシュ機構
-> Enhanced Deeper Sleep (DC4)ステート(L2の電圧動的降下)
-> SSE命令のMicro Ops Fusion
-> SIMD専用演算器を実装し、SSEのパフォーマンスを最大30%改善
-> [email protected]

最近の噂を含めた情報をまとめるとこんな感じですかね。

Yonah
-> Mobile Pentium / Celeron
-> デュアルコアPentium M
-> Mobile Intel 945 Express "Calistoga"チプセト Napaプラットフォーム
-> 151,600,000Tr/90.3sqmm@65nm, CMOS
-> Jan. 5th, 2006@US
-> FSB667MHz@通常/LV版, 533MHz@ULV版
-> uBGA479 / uPGA568 パッケージ
-> TDP31W@通常版, 5.5W@ULV版
-> VT, SSE3のサポート
-> 13stageパイプ、一部の命令の早期リタイア(8th stage)
-> 2MB L2キャッシュ on-chip
-> コア間共有型L2, スマートキャッシュ機構
-> Enhanced Deeper Sleep (DC4)ステート(L2の電圧動的降下)
-> SSE命令のMicro Ops Fusion　(ld+op)
-> SIMD専用演算器を実装し、SSEのパフォーマンスを最大30%改善
-> [email protected]

独のサイトにYonah/Sossaman(Yonahのサーバ版)のベンチスコアを掲載していました。

IDF: Benchmarks von Sossaman und Yonah
http://www.computerbase.de/news/hardware/prozessoren/intel/2005/august/idf_benchmarks_sossaman_yonah/

http://www.geocities.jp/andosprocinfo/wadai05/20050827.htm
安藤氏がIDFの内容について詳細な解説してるよ。
てーか、解説しなかったのは最初からこれねらいだったりして（・∀・）ﾑﾌﾌ

それにしてもIPFはIDFでも殆ど話題にのってないし、
いよいよフェードアウトしそうな気配じゃなさそうじゃない？
短い命だった…(;´Д｀)

>>72
その人の日本語、すげー読みにくいんですが。

そうかな。普通に読めるとおもうけど。
でも、安藤氏もMerom TDP5W説まちがって信じちゃってるのか…(;´Д｀)

http://www.theinquirer.net/?article=25746
Conroeのパッケージ写真のってる。
目算でPrescottよりは大きいけど、Conroeよりは小さそうじゃない？
誰か画像分析のプロよろしく。

ConroeじゃないやSmithfieldよりダイが小さそうじゃない？って話。

ぶっかけ、Meromのマイクロアーキは、スーパーパイプライン+スーパースカラ+OOOというRISC全盛期
に確立されたハイエンドプロセッサの基本的な構成をそのまま継承して、P6以降のボリューム
アップをやったにすぎないよね。

あとの細かいアーキ要素は塵も積もれば山となる的な強化で、あまり目立った性能改善にはならなさげ。
ﾊｷｰﾘいって最近のプロセッサはもうコア内のマイクロアーキテクチャどうこうの話してもつまらないね。
Meromアーキで一番目新しいポイントもマイクロアーキではなく、「実行ユニットユニットの電源オフ」だと思う。

>OEMベンダ筋の情報に寄れば、いくつかの新しい拡張命令も実装される予定であり、
>メディア処理能力がさらに強化されることになる。

時期的にみて、単にまだMeromの詳細を
隠してるだけな気がする・・・

AltiVecを備えたPowerPCから移行するんだから、IntelのCPUももっとメディア処理能力を
高くしておいてくれないと確かに困りますな。

IDF Fall 2005 Report link集
http://www.itmedia.co.jp/news/topics/idffall_2005.html

フリースケール社とアップル社が新契約、
PowerPCの供給は2008年まで継続
http://www.eetimes.jp/contents/200508/2125_2_20050829122914.cfm

>米Apple Computer（アップルコンピュータ）社は2005年8月26日（米国時間）、
>米Freescale Semiconductor（フリースケール・セミコンダクタ）社から「PowerPC」プロセッサ
>の供給を2008年まで受ける契約を結んでいたことを米証券取引委員会（SEC）に報告した。
>これにより、Apple社が米Intel社製のプロセッサに移行する計画は、当初の見通しより遅れ
>る見込みである。

2008年までに完全Intel移行できれば十分早いと思うが、
どういう予測してたんだろうか…。

仮想化対応、小型規格、進化が続くPCI Express
http://pc.watch.impress.co.jp/docs/2005/0827/hot382.htm

Banias開発者に聞く、Intelの次世代省電力CPU技術
http://www.itmedia.co.jp/news/articles/0508/29/news008.html

>ITmedia　Meromのマイクロアーキテクチャでは、整数演算だけで4命令同時発行できる、
>よりバッファの深いパイプラインになるとアナウンスされています。整数の実行ユニットに関して数は同じなのですか？
>またステージ数の比較ではより多くなるのでしょうか？

>エデン氏　「ステージ数は14段です。ちなみにPentium IIIは11ステージでした（ただしニュースリリースでは
>12ステージとなっている）。またデュアルコア設計となったYonahは、コア間の同期やキャッシュの管理など
>もあるため、BaniasやDothanよりも少し増やしています。実行ユニットの数については、よりワイドにはなり
>ますが現時点では答えられません」

ALU 4基と考えて良いのかな？

PenIIIの11に対してMeromが14か…。
最近のIntelのパイプラインステージのカウント法がよくわからん。

Intelが研究する、最適の電源制御ができる次世代チップとは
http://www.itmedia.co.jp/news/articles/0508/29/news066.html

CMOSチップ電源について。

このスレ本当に面白くないね…。
適当にニュースサイトを見てれば手に入る情報ばっかりだし。
もっとintelerさんの独自の意見があれば盛り上がるんじゃないの？

IDF Fall 2005 - Merom/Conroe/Woodcrestの登場
http://pcweb.mycom.co.jp/articles/2005/08/31/idf1/

大原さんの記事は相変わらず、勘違い、妄想が激しくてたのしいな（・∀・）
記事の内容に関しての整理は後でやることにしたい。

LInuxでよくWinのDLLとか使われてるけど、あれってプロセッサが互換性あるからそのまま使えるってこと？

機能拡張の割に小さいYonahのコア
http://pc.watch.impress.co.jp/docs/2005/0906/kaigai209.htm

後藤さんの記事も相変わらず、勘違い、妄想が激しくてたのしいな（・∀・）
記事の内容に関しての整理は後でやることにしたい。

　＼i､"ゞ／( _ 人 ,;从ﾉ" i､;;::.＼　　　　　　　　　　　　　　　　　　　 　＿/
)ヾ ノ　　从 ,,:;:''　　,;　;,　,;.,　’.∠　コア２つで火力も２倍ィィ！　＞
　　　　＼　　　ﾒﾗﾒﾗ　　　　／.／＿　　　　　　　　　　　　　　　　　＿＼
　　| ＼ 　 |￣ 人 ,从ﾉ￣| ＿ ..:| : :.￣　/　／∨|　/Ｗ＼　　/＼|＼　 .|　
:. ,: |::: : | 　|: :::::|■■|::::::|　ヽ: ::::::::|/／　　　|/　　 　 ＼/　　 　 ＼|
,)ﾉ',|::: : | 　|　,;'"PenD"､从In＿??.::::::::|
ノ;ﾉヾ;, ., ( _ 人 ,从ﾉ" i､ i　( ；｀Д´) ::::::|　(:
（. ,.（ ,;　　/　　　　　　　 　/つ炭つ :::::::|.:从,　ﾎﾞｰﾎﾞｰ
人:. ヾ,､　（.　　　　　　 　 （_つ ﾉ　　　　,;;'人,,ノ
　（;.　（:, 　,）::. 　 　 　 　 　 し´　;,､　,;ﾉﾉ .:;.（

Intel製品の新しいプロセッサナンバについて
Intel to dump numbering scheme, start new one
http://www.theinquirer.net/?article=26362

Yonah
T1x00 - Normal
L1x00 - Low Voltage
U1x00 - ULV

Conroe
S5x00

Allendale
S2x00

Merom
T4x00?
T6x00?

これでもすぐネタ切れしそうだなぁ…。

PowerMacには何を積むんだろう。Woodcrest？

■笠原一輝のユビキタス情報局■
Intel、International CESで新ブランディング戦略発表へ
〜Pentiumブランド廃止、新Intelロゴ登場
http://pc.watch.impress.co.jp/docs/2005/1021/ubiq129.htm

Pentiumブランド廃止か…。
Appleとしては好都合だよね。

Intel Merom to Be Pin-to-Pin Compatible with Yonah ? Intel Exec.
http://www.xbitlabs.com/news/mobile/display/20051020095852.html

MeromはYonahとピンコンパチで、Napaプラットフォームから
BIOSのアップデートで対応できるようだ。FSB667MHz。

http://www.xbitlabs.com/news/cpu/display/20051019183430.html

>>95のリンク先が間違っていた模様。

NVIDIA Dropping 975X Support and More Yonah Tidbits
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2569

Fortunately, many manufacturers are already working on two different chipsets
to succeed the existing mobile on desktop (MOD) motherboards. The first of
these, 945GT, is nearly an identical revision to Intel's 945G, but will feature the
new Yonah specific socket. As with other Intel CPUs, the 945 and 955 North
Bridges are required to enable both cores. 945GT will show up for several small
form factor and HTPC PCs, but vendors tell us there are no full scale ATX
motherboard designs in the works.

Intel's 945GM is a follow up chip to 945GT, but will feature SO-DIMM DDR2.
945GM will be used mainly for laptops and ultra portables, but we will also see
set-top DVRs based on the 945GM as well due to the profile advantages.

Other interesting Yonah tidbits we've picked up over the last few days include:
*There will be single core and Celeron versions of Yonah - but Celeron M won't
show up until H2'06.

*945GM and 945GT will cost about the same as 955X does on the chipset level.
Centrino will have a slightly newer logo (due apparently to legal counsel).

*Most Yonah models will feature VT, but the ultra low voltage and low voltage
designs geared for ultra portables will have it disabled.

*Merom (Yonah's successor) will feature 64-bit extensions, but Yonah will not.

Intel prepares to roll out 65 nano Pentium 4s
Desktop Road Maps
http://www.theinquirer.net/?article=26071

Intel prices up Presler as top end desktop chips change
Desktop Roadmaps
http://www.theinquirer.net/?article=26870

Intel intros new numbering system for chips
Notebook Roadmaps
http://www.theinquirer.net/?article=26867

Intel predicts wattage for future server chips
Server Roadmaps
http://www.theinquirer.net/?article=26887

Yonah CPU 667MHz front side bus
YonahDC T1600 2.16GHz 667 2MB L2 $640
YonahDC T1500 2GHz 667 2MB L2 $420
YonahDC T1400 1.83GHz 667 2MB L2 $295
YonahDC T1300 1.66GHz 667 2MB L2 $240
YonahSC 756 1.66GHz 667 2MB L2 $210

Yonah CPU 667MHz front side bus LV (low voltage)
Yonah DC L1400 1.66GHz 667 2MB L2 $315
Yonah DC L1300 1.5GHz 667 2MB L2 $284

Yonah CPU 533MHz front side bus ULV (ultra low voltage)
Yonah SC 1200 1.2GHz 533 2MB L2 $260
Yonah SC 1100 1.06GHz 533 2MB L2 $240

Intel PRO/wireless 3945 ABG $26

で、intelerさんは何が言いたいの？
解説なりコメントなり書いてくれないと面白くないよ。

このスレはメモとリンク集にすることにしました（・∀・）

最近忙しくてやってられない。
ルーマーサイトも読む時間がないね。

以前、The Inq.ではYonah用のソケットとしてmPGA479とmPGA568が
あると言われていたが(誤植の可能性大)、もしかして945GTがmPGA568使うのかな。

MeromがYonahとピン互換というのはIDFの前後から言われていたが、
mPGA479はサポートされるんだろうか…。

致命的なエラッタでアップル倒産の危機。
マイクロコード更新でも最大15パーセントの
パフォーマンス低下という有様。

Intel Boosts Storage Performance with NAND Flash Cache.
http://www.xbitlabs.com/news/storage/display/20051018191439.html

Intelが台湾IDFでRobston Technologyをデモしたようだ。
RobstonTechnologyとは、HDDと64MB〜4GBのフラッシュメモリのコンビネーション
(及び専用ソフトウエア)によるストレージ技術。

128MBのRobstonを搭載したCentrinoノートPCでは、
Adobe Readerの起動時間がRobstonなしのノートに比べ、5.4sec→0.4secに短縮。
Qickenの起動では8.0sec→2.9secに短縮されたようだ。

さらに巨大なフラッシュを搭載すればストレージの消費電力削減にも効果を発揮するらしい。

intelはいつごろ入るんですか？
imac買おうと思ってるんですけど
どうせならintelになってから買おうと思って・・・。

来年六月の予定。
以上。

Cedarmillもステッピング更新で多少ましになってる頃かな？
YonahLVでちっこいノートをキボン。

６月か・・・まだまだ先だな・・・
しかも延期とかあるんだろうし・・・
まだimac買えないな・・・orz

HPの資料に90nm NetBurstの説明があったのだが、
公式な文書で31stageのパイプラインと明記されているのは初めて見ました。

ttp://h20000.www2.hp.com/bc/docs/support/SupportManual/c00164255/c00164255.pdf
*Extended hyper-pipeline (31 stages versus 20 stages) to enable high CPU core frequencies

インテル、Itaniumチップのリリースを先送り--Xeonの改良も計画
http://japan.cnet.com/news/ent/story/0,2000047623,20089535,00.htm
Intel server strategy crashes as Xeon roadmap changes
http://www.theinquirer.net/?article=27192

Intelファンに悲しいお知らせ…(;´Д｀)

例のサーバチップロードマップ変更のニュースだけど、
Cnetの記事をよむ限りではそうでもないが、TheINQの記事をよむと
かなりの一大事だな。英語記事は読みたくないけど、読んでしまったぞ。

CSIとTTが事実上キャンセルになったとTheINQは見ているようだ。
(Xbitの方はわからないといっているようだ。)
TingertonのシステムはWhitefieldのそれよりも高速とIntelはいっているようだが、
技術的にはトーンダウンじゃないのだろうか。

さよならItanium…。

*CSI…IntelがTukwila用に開発したインターコネクト用シリアルバス。
　　　　 P2Pでリング型トポロジという噂。実際キャンセルになった旧Tukwila
　　　　 はリング接続のマルチコアだった。
　　　　 CSIはWhitefieldにも採用され、WhitefieldとTukwilaのプラットフォーム
　　　　 は共通となるはずだった(が、今回キャンセルされた)。

*TT…CSIの採用に伴い、メモリバスがCPU-チプセト間の接続から独立するため、
　　　　メモリコントローラがCPU内に内蔵されることになるが、その技術を
　　　　新*Tsの一つとして"TT"と呼ぶらしい(が、今回キャンセルされた)。

Montecitoは、
FoxtonTechnologyの信頼性に問題があり、延期。

それとは関係なしに、
Tukwilaが旧Alphaチーム→旧HPチームの設計に後から変更された上、
CSI周りで手こずり2008年に延期。

MontvaleはMontecitoとTukwilaの間に挟まれる形で延期。

さらに、Whitefiledは、Tukwilaが死んで、CSI共通プラットフォーム計画が
延びたor死んだために延期。

ほとんど読んでませんけど、要するにIA-64はキャンセルされるということですか？

IA-64はキャンセルされない(HPは最近またﾏﾝｾｰ発言してるし)が、
計画の遅れにより、当初ロードマップより想定されていた性能が大きく下がる。
また、今回、XeonとItaniumのプラットフォーム統一化計画が崩れてしまったため、
ローエンドサーバ市場への進出はますます厳しくなった。
(その代わりXeon系のパフォーマンスは上がるかもしれないようだ)

元々Whitefieldの後継チップといわれていた、DunningtonもCSIではない
ものにコードネーム据え置きで置き換えられたようだ。

ちなみにTukwila後継のPoulsonは開発予算が削除されたという記事を
前に読んだので完全に逝ってしまった可能性が高い。

ttp://www.intel.com/products/motherboard/d101ggc/

おぬしらこれ見たかい？ドメイン見てみ。ネタじゃないよ。
これがiMacとかに載ると想像するとぞっとするね。
こんなんでIntelに移行して大丈夫かね。

>>116
お前がどうやらバカであるらしいということの他には何も分からない。
何が言いたいんだ？

これがバカマカの実態
そのマザーボードよく見てインテルがどんな会社に成り下がったか
よく理解しろ

「自分の言いたいことが伝わらないのは、相手が悪いせい」と思ってる莫迦とはお話はできませんね。

自分の事を棚にあげて今度は他人のせいにしてるよw
それとも1から1000まで説明してやらないと何も分からないのかな？このバカには

■後藤弘茂のWeekly海外ニュース■
IntelのサーバーCPU計画に大幅な遅れ
http://pc.watch.impress.co.jp/docs/2005/1027/kaigai219.htm

後藤氏が日本語でまとめているよ。
TheINQが一番詳しいけど。

Intel's 65nm Processors: Overclocking Preview
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2578&p=1

AnandTechが65nm製品(CedarMillとPresler)のサンプルのレビューをしている。
結果は、まあ、65nmならこんなもんだよねといったところか（･∀･）

New Intel desktop CPUs expected soon
http://www.digitimes.com/news/a20051027A7038.html

11/13に、VT=Virtualization Technology搭載のPrescott 2Mが65nm製品に
先行してリリースされるようだ。

November 13
Prescott 2M Pentium4 672 3.8GHz $605
Prescott 2M Pentium4 662 3.6GHz $401

Fall Processor Forum 2005 - 富士通の次世代SPARC64プロセッサ「オリンパス」「ジュピター」
http://pcweb.mycom.co.jp/articles/2005/10/28/fpf1/

富士通の次世代SPARCについての記事。
400sqmmオーバーのダイに4コア+2Threadの動的オンオフ可能なVMT等、
最新技術てんこもりだな…。

小林氏の記事は技術的な要所を押さえていて無駄もないからよい。

■元麻布春男の週刊PCホットライン■
傍系へ追いやられるItanium
http://pc.watch.impress.co.jp/docs/2005/1028/hot390.htm

おそよプロが書いているとは思えない妄想系記事が登場。
何故かメインフレーム用に追いやられたことになっているItanium。

IBM highlights Power chip power savings
http://news.zdnet.com/2100-9584_22-5913921.html

IBMがFall Processor Forumで、970MPのpower savingについて
語ったらしい。

ピーク電力60Wは、IntelのConroeよりも低いと考えて良いのかな？

クロックを半分、若しくは四分の一に落とした時にピーク電力がそれぞれ60W、40Wになるってことだろ
よく読めよ

http://pc.watch.impress.co.jp/docs/2005/1028/fpf04.htm
>最初に製品化される「PWRficient 1682M」チップの内部ブロック。2MBの2次キャッシュ、
>2個のDDR2メモリコントローラ、8個のPCI Expressインターフェイス、2個の10Gbit Ethernet(XAUI)
>インターフェイスなどを搭載する
PCでメニィコアは流行らない。これからは統合!統合!の時代ですよ（･∀･）
x86も結局、この路線になると漏れは予想します。

詳細はこちら↓
The Craft of Building Truly Powerful Computers
PWRficient-based Supercomputing
ttp://progressive.playstream.com/news_events/progressive/pa_semi_high_performance_computing_wp.pdf

>>127
で、元がピーク100Wか。
ConroeはTDP65Wくらいだから、これで同じくらいじゃなかろうかと思うが、
どうだろう？

さーてねぇ
Dothanの場合VCC*ICC=33.5W程度でTDP27Wの25%増し程度だから
こういうところまでPenMベースにConroeが作られてるんだったら
TDP65WでPeak80W程度に収まるんじゃないかと思うが、どうなるかは知らん

>>129
　　-----------------------
　　で、元がピーク100Wか。
　　-----------------------
100W [email protected] dualす(笑)
http://pc.watch.impress.co.jp/docs/2005/1028/fpf04_15.jpg
ついでにこんな情報も。
http://pc.watch.impress.co.jp/docs/2005/1028/fpf04_16.jpg
　　-----------------------
　　■ Memory coherence maintained through the North Bridge
　　-----------------------
Pentium Dを急造だって笑ったヒトって。。。

>>130
Conroeはデュアルコアだから、TDPとピークの比は大きくなっているだろうな。
また、省電力技術が進歩するにつれて開く傾向にあるわけだから、漏れは
ピークで100Wオーバーも覚悟しているけどね。

それしても引き篭もってリンク集をつくるのも結構すけど、x86の話以外もしたいのなら、PowerPCスレッドでわ
いつでも歓迎す。

Intel以外の話はあまりにも反応がないのでちょっと取り上げてみただけだ。
PPCスレッドは、ゲーハーには興味がないから殆ど眺めているだけだな。

970FXで、Max.がTyp.の25%増の傾向だから、970MPでは最低でも2.5GHz@125Wくらいは
行きそうということかな。970MP=PPC版Smithfieldだったと。

HotChipのサイトからHotChip16のプレゼン資料をリンク。

Montecito - The next product in the Itanium(R) Processor Family, Cameron McNairy (Intel), Rohit Bhatia (HP)
ttp://www.hotchips.org/archives/hc16/3_Tue/13_HC16_Sess10_Pres1_bw.pdf

Intel Pentium(R) 4 Processor(R) on 90nm Technology, Ronak Singhal (Intel)
ttp://www.hotchips.org/archives/hc16/3_Tue/15_HC16_Sess10_Pres3_bw.pdf

>>135
一言、「去年の」Hot Chipsと書くと親切だと思うす。

■後藤弘茂のWeekly海外ニュース■
リンクしていたIntelのシリアルFSBとFB-DIMMプロジェクト
http://pc.watch.impress.co.jp/docs/2005/1031/kaigai221.htm

後藤氏が初めてCSIについて言及。
やっぱすぐに記事に載せられない情報はたくさんもっているようだ。

漏れ的な新情報はHP版TukwilaのマイクロアーキがMontecitoベースであるということだな。
(つまり2001年のMcKinleyから7年間メジャーアップデートがないことになる)

後藤の記事を読んでれば十分だから、このスレ要らないよ。

>>138
海外ルーマーサイトを日頃読んでる人は別としても、
後藤氏の記事はもったいぶりが多いからどうもなぁ。

このスレのは2次情報ベースで漏れが興味ないのは取り上げない
まとまりが悪いが、基本的に後藤氏より速いのだが…。(多分、国内最速だから)
後藤氏の記事を読んでいればよいという人はageずにスルーしてくれて結構だ。

既に漏れの個人メモスレと化してきているこのスレだが、
過去にキャンセルになったNehalemのマイクロアーキについての
世界でもこのスレでしか読めない邪推は半年後くらいたったら
やりたいと思う(藁

Intel to Ship High-End Next-Gen Xeon MP for Evaluation Before Year End.
Server Makers to Test Intel’s Xeon MP “Tulsa” with 16MB Cache in 2005
http://www.xbitlabs.com/news/cpu/display/20051102044154.html

Tulsaの評価用チップを年末までに出荷するみたいだね。

Tulsa
XeonMP
H2 2006
65nm
Paxville MP(90nm)の後継
DualCore
FSB667/800MHz
共有型16MB L3cache

Tigerton will be based on the next-generation architecture from Intel,
whereas Caneland will bring in a new bus for processors as well as support for Fully-Buffered
Dual In-Line Memory Modules (FB-DIMMs) to multi-processor servers.

インテル
マルチプロセッサ・サーバ向けに
デュアルコア対応サーバ・プラットフォーム新製品を発表
http://www.intel.co.jp/jp/intel/pr/press2005/051102a.htm

Paxville MPがリリースされました。

>(4) コア・プロセッサである「Tigerton」（開発コード名）が含まれます。
>「Caneland」プラットフォームでは、各プロセッサが直接チップセットに接続する
>インターフェースを持つ専用の高速インターコネクトにより、大幅なパフォーマンス
>向上が期待されます。さらに、「Caneland」では、Fully-Buffered Dual In-Line Memory Module (FB-DIMM)
> と呼ばれる新しいメモリ・アーキテクチャをサポートし、同テクノロジによって可能となる
>容量の増加に対応できるよう、4 つのメモリ・インターコネクトを導入する予定です。

つか、日本語で公式に書いてあるし。

後藤氏の前回の記事では従来型FSBが延命になると予想していたのだが、
今回の記事では従来型FSBとCSIとの"中間解"になるって話にこっそり変わってたよね。

そもそもTukwilaと互換性とる必要なくなったわけだし、最悪4Sシステム
動けば十分なんだから、シリアルだったとしてもCSIよりはずっと敷居が低いわけで…。
漏れはちゃんと表スレで専用バスって書いてましたよ（･∀･）ﾑﾌﾌ

E. Rotenberg, S. Bennett, and J. E. Smith : Trace cache: a low latency approach to high bandwidth
instruction fetching. Proc. of the 29th Annual ACM/IEEE International Symposium on Microarchitecture
, pp.24.34 (December 1996)
ttp://www.eecs.harvard.edu/~dbrooks/cs146/micro.trace-cache.pdf

TraceCacheに関する最初の論文。
1996年12月だ。P6の開発チームは、PenProリリース後、すぐにNetBurstの開発に
着手したっていわれてるけど、この頃にはアーキテクチャ定義とやらは大夫進んでいたんだろうな。
同様にNehalemについても関連しそうな論文が2001年頃にでている訳だが。

AMD's K10 is delayed or dead
http://www.theinquirer.net/?article=27421

AMDのK10が遅れているようだ。

少なくとも2008年まで登場しないor最悪キャンセルされるようだ。

その代わりK8Lというチップが用意されるようだ。
K8Lは少なくともQuad Coreですぐに8 Coreに移行するらしい。

K8も元々NexGenチームが作ってたのが没になって、
そのあとAlphaチームがK7ベースにで急遽用意したのが、
今のOpteron/Athlon64のアーキ。

それから、K9(8 issue core)が結構前キャンセルになったので今回件
はかなり痛手だろう。

2006年からしばらくはMerom/Conroeアーキの優位が続くかな。

Fifty watt Yonah explained
http://theinquirer.net/?article=26904

YonahのXE版(Eクラス50W)について。

>>144の記事わ、ゲーム市場向けにTDP 50WクラスのYohah-Eが必要とされてるという話なんすけど、
既にOCしたDothanからクロックとTDPを上げさえすればPentium-MコアわAMDのハイエンドプロセッサに
ゲームソフトの性能で対抗できることが証明されているす。
http://www.tomshardware.com/cpu/20050525/pentium4-10.html

内容的にわ、特に新味がある話じゃ無いす。

ちなみに、ハードウェアで多倍精度浮動小数点に対応してるCPUがあったら教えてくれない？
と、俺のおじいちゃんが言ってた。

>>146
SPARCがあるす。
http://docs.sun.com/source/806-4847/ncg_sparc.html

感謝するす。

さて、以前予告しながらサボっていた大原さんの記事の整理でもするか…。
http://pcweb.mycom.co.jp/articles/2005/08/31/idf1/001.html

>・Banias/Dothan: 12段のパイプライン
>・Yonah: 13段のパイプライン
>・新MicroArchitecture: 14段のパイプライン
>ということになるだろう。

各チップのパイプライン段数については、今までの噂などを総合すると、
この解釈が一番妥当な線だろう。ここまではよいのだが、
その次で、もの凄い珍解説が登場。ﾊｷｰﾘいって意味不明なんだけど…。

>Complex Decoderはレイテンシが異様に大きく、かつスループットも1ではないため、
>パイプラインは事実上2本で足りていた。ところがYonahではSSE/SSE2命令がスループット3
>で処理されるとここから読めるわけで、そうなるとSSE/SSE2の実行ユニットは3つないとおか
>しい事になる。で、Yonahは全ての整数演算ユニットでSSE/SSE2が実行できることが既に公
>開されているから、つまり整数演算に関してはパイプラインが3本ということになる。
>従ってYonah→Meromでは整数演算のパイプラインが1段増やされている計算になるわけだ。

>パイプラインは事実上2本で足りていた
→ P6のDecodeステージのパイプラインが2本なんて事実はないが…。

>SSE/SSE2命令がスループット3で処理される
→ Decoderの帯域がSSE/SSE2系でも3uops/clkってだけだろ…。

>そうなるとSSE/SSE2の実行ユニットは3つないとおかしい
→ Decoder Bandwidthと実行ユニットの数は別でも何もおかしくはない。
　 大原さんは何故かパイプライン内のDecoderと実行ユニットをセットで考えてしまっているようだ。

>従ってYonah→Meromでは整数演算のパイプラインが1段増やされている計算になるわけだ
→ 今までの解説がパイプラインが1段増えることの説明にどう結びついているのか
　　全然明確になってない。

×Decoderの帯域がSSE/SSE2系でも3uops/clkってだけだろ…。
○Decoderの帯域がSSE/SSE2系でも3x86-Inst./clkってだけだろ…。

>Mobileは単一構成で、おそらくは4MBキャッシュのDual Core。
>Mobility TDP Envelopeはおそらく30W前後(これがメインストリーム)と15W(これがLow Voltage)、
>それと5W前後(これがUltra Low Voltage)になるだろう。一方DesktopはTDPは65Wで固定だが、
>Photo11のダイの図を信じてMobileのサイズから推測するならば、キャッシュは4MBと8MBの2種類。
>Serverは現在のXeonが130Wのレンジに達しているから、40%削減すると78Wとなり、ほぼ80Wといったところか?
> こちらは2コア・8MBキャッシュのWoodcrestと、4コア・32MB(!)キャッシュのWhitefieldという構成になる。
>80Wのレンジはおそらく4コアのWhitefieldに適用されるものになるだろう。

この記事のL2容量予測ははずれだろう。予想の半分が正解。
それから、MeromはTDP35W@通常版、TDP9W@ULV版という噂ですが。

>>149
恣意的な誤読があるような気がするす。
　　-----------------------
　　パイプラインは事実上2本で足りていた。
　　-----------------------
これわ、実行ユニットのパイプラインのことを指すようにしか読めないす。Yonah/Meromでわ、デコーダの
増強に合わせてこれよりワイドになるとすれば、3本の実行パイプラインというのわ妥当な推測す。

デコーダのスループットと実行ユニット数の関係として、最悪の仮定が「デコードした命令が全て単純
整数演算命令」となる場合で、実際にわ他の演算ユニットを使用する命令が挿入されるためにこれより
単純演算命令のissue数わ減るす。

つまりサイクルあたりのissue数より、単純整数演算ユニットの数が多いのわ単なる無駄ということになるす。

>>152
もう一度読み直してみたのだが、実行ユニットのパイプというかSSEで使える命令ポートが
2ポートという意味で書いてるみたいだな。

しかし、いずれにせよDecorderが最大3 SSE-Inst/clk処理できるようになったからといって、
SSEのポートも3つに増やすという予測はかなり無理があるんじゃないの？

P6系アーキの場合、メインALUとSSEとで命令ポートが共通なので、
大原さん的には整数演算ユニットも3つに増えているとの大胆予測だが、
漏れはあり得ないと思う(藁

Appleは、いわゆる「箱屋」になってしまうのか？
なってしまう、とMACオタは危惧していたけど、intelerさんの見解はどうよ。

漏れも箱屋化すると思うけどな。

>>154
　　----------------------
　　SSEのポートも3つに増やすという予測はかなり無理があるんじゃないの？
　　----------------------
>>153に書いたようにシングルサイクルの実行ユニット数をissue幅より増やす必要わ無いすから、
SSEのポートの最大数わ3す。現状が2で、それより増えるということならば、選択肢わ3しか無いと思うすけど。。。

　　----------------------
　　整数演算ユニットも3つに増えているとの大胆予測だが、
　　----------------------
G4+でわ4-instructions/cycleの命令フェッチでsimple IU x 3, complex IU x 1すから、大胆な予測とも思わないす。

もうPowerPC970系は、これ以上進化無しなのかな。

>>157
>SSEのポートの最大数わ3す。現状が2で、それより増えるということならば、選択肢わ3しか無いと思うすけど。。。
その話は無理があるな。

そもそも、Decoderの"スループット増加=SSEユニットの増加"っていう解釈が間違い。
SSE/SSE2ユニットは、NetBurstでも実装が不完全だから、特にPenM系では数を増やす前に、
実装をリッチにして、各実行ユニットのスループット改善する方が先だと思うけど。

>>159
　　------------------
　　各実行ユニットのスループット改善する方が先だと思うけど。
　　------------------
SSEよりsimple IU数をissue幅と合わせるという要素が大きいと思われるす。SSEとIUのポートが共用なら
当然SSEも一緒に3つになるというのが自然な解釈だと思うす。

>>160
>SSEよりsimple IU数をissue幅と合わせるという要素が大きいと

単純整数系のDecode帯域はYonahで変わってないはずす(藁
変わったのはSSEだよ。

メインALUを増やすと、パイプラインを殆ど作り直しになってしまうので、
各ユニットの実装を改善する方が、遥かにスマート。

YonahはMeromにバトンタッチしたらすぐ消えるわけだし、
ダイサイズやトランジスタ数からいってもそんな大がかりな変更はなさげ。
というかあり得ない。

>>161
これが完全に嘘ってことすか？
　　------------------------
　　また、4 issueのスーパースケーラであるが、これは後で確認できた話だが整数演算「のみ」
　　------------------------
講演者が話していた内容か、質問して回答が得られた内容のように思われるすけど。。。

MACオタ氏がどの程度Intelプロセッサを把握しているのか知らんけど、
4issueはMeromの話す(藁
MeromとYonahはマイクロアーキテクチャレベルで設計が違うのでYonahの話とは関係ない。

Yonahは基本的なところはDothanの変わってないっていうのは既によく知られているので、
この際、はっきりいっちゃうけど、大原予想はｾﾞﾀｰｲあり得ないぞ（・∀・）

ちなみに私、Meromの話をしてるつもりす。大原氏の記事でも、
　　--------------------
　　Yonah→Meromでは整数演算のパイプラインが1段[MACオタ注: 多分1本の誤り]増やされている計算に
　　なるわけだ。
　　--------------------
とあるように、演算ユニットの増強わMerom世代の話す。

MACオタ氏のいいたいことがよくわからんが、
大原氏のネタは一度忘れるとして、単純整数(メインALU)に関していうと、
P6〜Yonah→2issue
Merom→4issue
なんですよ。Meromの整数のissue帯域は倍に強化されている。
(前評判でクロック当たり30%増の性能というのも納得できる)

同じネタで多数のレスを消費するのは情報密度重視のこのスレの
趣旨に反するのでこのネタはお開きということで。

>>165
　　-------------------
　　大原氏のネタは一度忘れるとして、
　　-------------------
大原記事を批判したかったんじゃないすか。。。　これだけ書くと情報密度が低いと怒られそうすね(笑)
今回議論になっているプレゼン資料わ、ここからダウンロードできるす。
https://www28.cplan.com/cv82/sessions_catalog.jsp?ilc=82-9&ilg=english&ip=yes

idとpassなきゃおとせねーじゃん

>>167
IDF当日前後わidf/spring05でダウンロードできたすけど、通らなくなってるすね。
11月以降に一般公開って書いてあるすから、リンクだけ覚えておけば良いと思うす。
ちなみに大原氏のレポートわ、DPIS010のセッションを中心に語っているす。

オタ氏、こっちのスレも頼むわ。

なぜMacのビデオカードは貧弱なのか
http://pc7.2ch.net/test/read.cgi/mac/1128605380/

来年半ばにはIntel iMacが出るんだっけ？
CPUは多分Yonahだろうけど、クロックはどれぐらいになると思われる？

2.17GHz@T1600@launch(Jan. 1st, 2006@US)
2.33GHz@T1700@2H 2006

だから、来年前半にでるとして、2.17GHzかと。

Exklusiv: Erster Test! Xeon 5000 Dempsey mit FB-DIMM
http://www.tecchannel.de/server/hardware/432957/index.html

独のTechChannelがDempseyのレビューをしているようだ。
結果は多くのベンチマークでPaxvilleはおろかOpteron 280も上回るようだ。
INQがDempseyみたらPaxville買うなんてありえねーみたいな記事書いてたが、
このベンチを見ると納得できる。

A: 2x Dempsey 3.2GHz + 4ch FB-DIMM DDR2-533
B: 2x Opteron 280(2.4GHz) + DDR400
C: 2x Paxville 2.8GHz + DDR400

　 SPECint_base_rate SPECfp_base_rate
A: 70.0　　　　　　　　　57.3
B: 62.9　　　　　　　　　42.4
C: 58.1　　　　　　　　　35.9

Intelフェロー ラトナー氏、未来に向けた研究開発内容を解説
http://pc.watch.impress.co.jp/docs/2005/1108/intel.htm

Virtualizing Transactional Memory
ttp://www.cs.wisc.edu/~isca2005/papers/08A-02.PDF

インテル、メニーコア化への取り組みなど、研究活動に関する説明会を開催
http://pcweb.mycom.co.jp/news/2005/11/09/003.html

MYCOMの方がよくまとまってるな。
100MHz CMOSレギュレータ萌え（・∀・）

PowerPC Power Macで4-wayのマシンが出てしまったので、Intel Power Macも4-wayに
せざるを得ないと思うんですが、そうなると、値段大丈夫ですかね。
デュアルプロセッサ対応のデュアルコアのIntel CPUって値段めっちゃ高いし、恐らく
それをサポートするチップセットも高いだろうし。

intelerさんとMACオタさんの意見を聞きたい。

>>175
もうAppleわプロセッサでPCベンダと差別化を図る必要そのものが無くなったすから、2007年時点での
他のPCベンダのラインナップ次第ってだけの話す。

DellがマルチプロセッサのPCワークステーションを適価で売るなら、Appleも対抗製品を出すし
そういうセグメントの製品が存在しないなら、Appleもそんな市場わ無視するってだけだと思うす。

>>175
Xeonプラットフォームは、部品だけなら思われているほど高くない。

Dual Core XeonDPの中〜下の方のクロックで、
サポートや信頼性がワークステーションでなくてPCレベルでよいのなら、
4wayのMacと大差ない値段でだせるんじゃないかなぁ。

Appleのやる気次第で、SossamanやWoodcrestのMacはあり得ると思う。

例:
ttp://www.dospara.co.jp/bto/bto_f.php?gm=346&gs=16&gf=0

ｼﾏｯﾀ（・∀・） 箱屋化するなら、
最初からPCワークステーションと同じやり方で売る可能性の方がありか…。

■後藤弘茂のWeekly海外ニュース■
見えてきたIntelの5〜10年後のCPUアーキテクチャ
〜ホモジニアス命令セット&ヘテロジニアスマイクロアーキテクチャへ
http://pc.watch.impress.co.jp/docs/2005/1110/kaigai222.htm

レスsankusuです。

>>176
「他のPCベンダは4-wayマシンを（手頃な値段で）出していないけど、Appleは敢えて出す」
という選択肢はあり得ない、という予想ですね。
しかし、Appleが4-wayマシンを出さないと、以下のような点が問題なのでは。

・PowerPC Power Mac (Quad)に対する性能面でのアドバンテージが弱い
・4-wayマシンを出していたら得られていたかもしれない利益（たとえば、映像分野にもっと
　売り込めていたかもしれない、等）を失うことになる

>>177
やすっ！
思わず欲しくなりましたよｗ

>>178
命令セットは、今後十年（ひょっとしたらそれ以上、というか半永久的に？）x86で行く、って
ことですかね。良くも悪くも、さすがIntelって感じ。

参考までにPaxvilleの消費電力。
これ以上熱いIntelプロセサはもうしばらくは拝めないかもなぁ。

Paxville DP
Clock: 2.8GHz@launch~eol
TDP: 135W
Max. Power: 150W
Core Voltage: 1.2875V~1.4125V
Icc-max: 120A

Paxville MP
Clock: 2.66GHz@launch, 3GHz@Q1 2006
TDP: [email protected]
Max. Power: [email protected]
Core Voltage: 1.2625V~1.4125V
Icc-max: 150A

>>180
Intelわx86の問題点も認識していたし，移行も考えていたすよ。
x86資産にタカったあげくに汚らしい64-bit対応までやっちゃったのわパクり企業AMDす。

対抗上，Intelも巻き込まれた。。。と

コンピュータアーキテクチャの話
第4回マルチコアプロセサの消費電力
http://pcweb.mycom.co.jp/column/architecture/004/

片手間でライターデビューを果たしてしまった安藤氏だが(技術者としての格は下がったんじゃ…)、
アーキテクチャの話とかいいながら、6回目まではほとんどCMOSの話になってるところが味噌。

-------------
マルチコアで何故消費電力が減少するのか？
�@マルチコアではクロックと電圧が下げられるから
�Aコアの動作率αが低下するから

マルチコアのデメリット
�B面積が大きい
-------------

この結論は正直微妙でしょ…。

オタたん、どちらかというと>>179へレスが欲しいす（笑

>>183 inteler さん
正直、私わ半導体ネタを書くに当たってプロセスサイズ／供給電圧とスイッチング速度／消費電力の
相関を説明するのに苦慮していたすから、こういう基礎を書いてくれるヒトがやっと現れたことに感謝
しているす。(むしろ、もう少し突っ込んで解説して欲しいというのが本音す)
つーか、この辺知らずに知ったかぶりカマしてるヒトって多すぎす。。。

>>184 VCYg9z+4 さん
　・そんな市場が十分大きいなら他の会社も参入してるす。
　・サポートも動作保証も適当なショップブランドと世界企業Appleを比べちゃいけないす。ただし、上記の
　　市場が小さいなら、こんな連中でもサポートできると思うす。

どうもです。
でも、

・PowerPC Power Mac (Quad)に対する性能面でのアドバンテージが弱い

という点が、まだ引っかかるんですよ。
買い手としては、
「PowerPC Power Macは4-wayだったのに、Intel Power Macは2-wayかよ！ 買わねえ！」
と思ってしまうのでは？

>>186
　　--------------------------
　　PowerPC Power Mac (Quad)に対する性能面でのアドバンテージが弱い
　　--------------------------
Jobsとしてわ、IntelとIBMのロードマップを見比べた上で、なんとかなる見込みがあるので移行を決めた筈す。
こういうこともあるすから、私わJobsの選択を信じるす。
http://pc7.2ch.net/test/read.cgi/mac/1124631110/917

>>166のリンク先、一般向けにダウンロードできるようにidとpassが追記されたす。

>Apple Insiderが、AppleはIntel Macの投入を予定より早めるようだと伝えて
>いました。Macworld Conference & Expo/San Francisco 2006で、
>iMacとPowerBook G4 (15-inch)を発表し、春頃には、iBook 13インチモデルと
>Mac miniを投入し、Intelへの以降を、2006年の秋頃（2006年度会計中）に
>完了する計画のようだと伝えていました。

ほんまかいな

ここんところでInsider予想当てたことあったっけ

Intel Bensley Platform Preview - Page 1/8
http://www.2cpu.com/review.php?id=110&page=1

Dempseyのレビュー。

Intel Core, Centrino Duo et logos
http://www.x86-secret.com/?option=newsd&nid=916

ついにIntel新ロゴが姿を現したよ（・∀・）

http://www.pcpop.com/doc/0/116/116657.shtml
各所で貼られているYonahのベンチ。

結果はさておき、十年以上前にコンパイルされたベンチマーク(Boland C 4.0?)が未だに
性能評価につかわれているPCオタ世界って…。

P5ってUVの非対称なパイプに、ろくにパイプライン化されてないFPUが1本分だったよな？
こんな時代の最適化しかされてないんじゃ、最近マイクロアーキの性能比にはとても使えないよ…。

PCMarkとかで測ったベンチは無いすか？

Intel May Delay New Dual-Core Chips Because of Instability
http://www.digitimes.com/mobos/a20051115A7035.html

Preslerが不安定なため遅れるかもしれないようだ。
Yonahは問題ないようだ。

おまけとして、i975用で955/945では動かないPresler XEのサンプルが3世代前の
i865(AsRock)ではチェックがないため動いたらしいようだ。(このサンプルは電圧低いね…)
ttp://www.hkepc.com/bbs/viewthread.php?tid=506271

Intel to debut Broadwater 965 chipsets in 2Q 2006
ttp://www.digitimes.com/NewsShow/NewsSearch.asp?DocID=5D2C955D3B07B525482570B600455390&query=BROADWATER
Q2 2006にBroadwaterチプセトを投入予定。
Presler/Conroe用なので、最初のデスクトップx86 Macにこれが使われる可能性大かな。

G965
- Broadwater-GC
- 533/800/1066MHz FSB
- Dual-channel DDR2 800, Intel GMA
- $42

P965
- Broadwater-P
- 533/800/1066MHz FSB
- Dual-channel DDR2 800
- $38

Enterprise market
Q965
- Broadwater-G
- 533/800/1066MHz FSB
- Dual-channel DDR2 800, Intel GMA, Dual-display output, iAMT, SIPP
- $42

Q963
- Broadwater-GF
- 533/800/1066MHz FSB
- Dual-channel DDR2 533/667, Intel GMA, SIPP
- $39

iAMT = Intel Active Management Technology
SIPP = Stable Image Platform Program

以前公開されていたパッケージ写真からダイサイズを推測してみた。
Conroe: 148sqmm
Presler: 80sqmm*2

同じ計測の仕方で、Smithfield 216sqmm, Yonahが91sqmmだったから、
今後ステッピングの進み具合でダイサイズが変わる可能性もあるが、
かなり近い線いけてるのではないかと。

Yonahは当初、どれぐらいの周波数で出てくる見込みすか？

>>198
>>99

どもありがと。
iMacにはデュアルコアが載るのかねえ。シングルコアだったらショボンヌだな…

最新のTheINQ記事ではProc. Numberが変更になっているみたいなので更新。
ULV版は結局4月になったようだ。

Intel decides on clock speeds for Yonah processors
Notebook Roadmaps
http://www.theinquirer.net/?article=27770

No. GHz FSB Cache Cash
Yonah DC T2600 2.16 667 2MB $640
Yonah DC T2500 2 667 2MB $420
Yonah DC T2400 1.83 667 2MB $295
Yonah DC T2300 1.66 667 2MB $240
Yonah SC T1300 1.66 667 2MB $210
Yonah LV DC L2400 1.66 667 2MB $325
Yonah LV DC L2300 1.5 667 2MB $285

Yonahはコードネームなので実際はこうなる
Core Duo T2600 2.16 667 2MB $640
Core Duo T2500 2 667 2MB $420
Core Duo T2400 1.83 667 2MB $295
Core Duo T2300 1.66 667 2MB $240
Core Solo T1300 1.66 667 2MB $210
Core Duo LV L2400 1.66 667 2MB $325
Core Duo LV L2300 1.5 667 2MB $285

>>201
　　------------------
　　No. GHz FSB Cache Cash
　　------------------
価格わ"cash"じゃなくて"price"だって突っ込んで良いすか？

発音が同じだから、TheINQがジョークで使ってるだけかと…。

AMD bumps up quad core road map
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=173603258

Phil Hester, corporate vice president and CTO, said by 2007 AMD will introduce processors
that will contain at least four cores and scale to up to 32 sockets. The processors will be coupled
with L3 cache; an improved memory technology, presumable Fully Buffered DIMM (FBDIMM);
and Hypertransport 3.0 that will include support for fault tolerant I/O.

AMDが2007年にQuad Core製品を用意しているようだ。

>>205
ちと旧聞かと思うす。AMDのAnalyst Meeting, Nov.2005のプレゼンテーション資料わ、ここから落とせるす。
http://www.amd.com/us-en/Corporate/InvestorRelations/0,,51_306_13588,00.html
英語で聞き取れる方わ、こちらのwebcastもどうぞ。
http://phx.corporate-ir.net/phoenix.zhtml?p=irol-eventDetails&c=74093&eventID=1118535

Intel, Micron Form Flash Joint-Venture.
http://www.xbitlabs.com/news/memory/display/20051121222716.html

IntelとMicronが共同でFlashの新会社を立ち上げるようだ。

“The creation of this new company supports Intel’s intent to maintain its industry-leading position in
nonvolatile memory and enables us to rapidly enter a fast-growing portion of the flash market segment.
We are looking forward to working with Micron, and are extremely pleased to have Apple broaden its
relationship with us,” said Paul Otellini, Intel president and chief executive.

■後藤弘茂のWeekly海外ニュース■
Intelが新ブランド「Intel Core」と「Intel Centrino Duo」を1月に発表
http://pc.watch.impress.co.jp/docs/2005/1122/kaigai225.htm

IntelとMicron、NANDフラッシュ製造の合弁会社を設立
〜Appleに相当量を供給
http://pc.watch.impress.co.jp/docs/2005/1122/intel.htm

笠原一輝のユビキタス情報局
Intel、新デュアルコアのブランドネームを“INTEL CORE”と命名へ
http://pc.watch.impress.co.jp/docs/2005/1121/ubiq131.htm

>>208
--
もっとも、Intelは、IA-32アーキテクチャをより小さなデバイスに搭載することを考えており、
そのために、超低消費電力のIA-32 CPUも開発している。このローパワープロセッサが完成すると、
数W台のCPU製品のレンジはそちらのアーキテクチャがカバーするようになるかもしれない。
ローパワープロセッサは、すでにR&D部門から事業部へと移管され、本格的な開発フェイズに
入っていると言われる。
--

Flashでの提携といいAppleの本当の狙いはこっちの方だったりして…。

Intel及び製品の新ロゴの画像。
ttp://tinypic.com/ftfxnc.jpg

X86-Secretのオリジナルの画像が消えていたので。

なんか出来の悪いコラみたいだな

今時、"microprocessor"のことを"MPU"と略すのは日本のｵｻｰﾝ世代ぐらいなのでやめよう。

ロジックIC系のデータシートを読む機会がある人なら分かると思うが、
海外の技術系ドキュメントでは、"microprocessor"か略しても"μP"とするのが普通だ。

http://h71028.www7.hp.com/enterprise/cache/81308-0-0-0-121.html
>Central Processing Unit (CPU):
>An older term used for processor.

CPUも古いらしいよ(藁

中野　ただね、今のＭＰＵは、ＣＩＳＣはＲＩＳＣの技術を
　　　　　　どんどん取り入れる一方で、ＲＩＳＣチップ自体が
　　　　　　命令数をどんどん増やすとか、ＣＩＳＣに近づいているような状態で、
　　　　　　ＲＩＳＣかＣＩＳＣか、という論争は無意味に
　　　　　　なりつつあるのは事実ですよ。

新田　そこなんです。結局のところ坂村教授が考えたものの一つは、
　　　　　　多様な用途向けに作られた様々な種類のＭＰＵが、
　　　　　　統合化された電脳環境の中でスムーズに命令をやり取りできるための、
　　　　　　整合性のある命令セットの統一なんです。
　　　　　　だから当時のワークステーションの用途に合せて
　　　　　　命令セットを制限するのは困ると。
　　　　　　そのワークステーションですら「マルチメディア機能」とかの
　　　　　　付加が必要になって、命令数を増やしてＣＩＳＣに近づいているのは、
　　　　　　坂村教授の見通しが正しかったという証拠じゃないでしょうか。

Intel’s Chips to Boost Processor System Bus Speed.
http://www.xbitlabs.com/news/cpu/display/20051125034416.html

Dempseyはには1066MHzと新たに 1333MHz FSBがサポートされるようだ。

Intel to Manufacture Chipsets Using 90nm Process Technology.
http://www.xbitlabs.com/news/chipsets/display/20051124214142.html

Broadwater(x965 Express)チプセトは90nmプロセスが使われるようだ。

Intel adds follow-up series to 915 chipset family
http://www.digitimes.com/mobos/a20051125A2007.html

Intelがi915のバリューゾーンの後継としてQ2 2006に946チプセトを投入するようだ。
Broadwaterと同時期に投入され、棲み分けがなされる模様。

デスクトップ向けのYonah用チプセトでは
945GTに加え、ビデオ統合型の945GZもラインナップに加わるようだ。

>>215
intelerさんの大嫌いな大原氏の記事の引用で悪いすけど、PCI Expressを使う限りチップセットをプロセッサ
と同様のプロセスで製造することわ必然なんすよ。
http://pcweb0.pc.mycom.co.jp/column/sopinion/100/
　　--------------------
　　PCI-Expressをフルファンクションでインプリメントしようとすると、PHYに関してはStandardな0.18μm
　　プロセスでも実現できるが、MACがとても0.18μmプロセスでは収まりきれず、最低0.13μmプロセスが
　　必要。幅広い普及には恐らく90nmプロセスが必要という事実があり、現在のプロセスでは安価に構築
　　するのが不可能だからだ。
　　--------------------
実際2003年に既に同じ指摘を行っているのもたいしたモノす。
http://pcweb0.pc.mycom.co.jp/column/sopinion/050/

>>182
Appleもx86資産にたかりはじめたパクリ企業す。

Mac miniにはCore Solo搭載すかね？
でも、それだとクロックが…

東工大、100TFLOPSのスパコン（Opteron 10000コア）
http://pc.watch.impress.co.jp/docs/2005/1130/titech.htm

でも、SIMDアクセラレータボードの処理能力を含めて100TFLOPSか。
どんなもんですかね…。

>987 名前： 名称未設定 Mail： sage 投稿日： 05/11/30(水) 13:58:00 ID： 76G4JF90
>
>AppleInsiderに最新ビルドのRosettaがVelocity Engineに対応とか書いてたけど
>本当だといいなぁ。

Velocity Engine命令をSSE命令に変換するんですかね。
できるのかなあ。

Intel Yonah Performance Preview - Part I: The Exclusive First Look at Yonah
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2627

Yonahのベンチでまともなのがきました。
大体総合して、Athlon 3800+にやや及ばない模様。

FPU/SSE回りは強化されているため、Dothanに対するアドバンテージはかなりありそうだ。

ちなみにIntel x86プロセッサで初めて省電力を意識して、
大々的にクロックゲーティングを導入したのが、NetBurstアーキで、
PenMは、P6にNetBurst相当の省電力機能をあとから追加したもので、
実はたいしたことがない。

uOPs-FusionについてもP6時代から一部やっている可能性を
指摘するようなソースがあり、どこからがPenIII→PenMでの新装備なのかは正直微妙なとこだ。

という事実を指摘すると自作板ではPenM&AMD信者が多いので今まで黙ってました。

■笠原一輝のユビキタス情報局■
Intel、「Centrino Duo」を1月5日に発表へ
〜大幅に消費電力が下がるNapaプラットフォーム
http://pc.watch.impress.co.jp/docs/2005/1128/ubiq132.htm

いよいよYonahに関しては国内のメディアの方が情報が充実してきたな。
いちいちこのスレで取り上げる必要性は薄れてきたようだ。

■後藤弘茂のWeekly海外ニュース■
Coreブランド化とクアッドコア投入が見えるIntelデスクトップCPU
http://pc.watch.impress.co.jp/docs/2005/1125/kaigai226.htm

>Intelは排熱について水冷ソリューションも真剣に検討しているという。
>メインストリームPCのTDPはConroeで65Wへと下げるものの、ハイエンドのラインは
>高TDP路線を維持する。クアッドコアのTDPも視野に入れているためだと言う。
新情報…。

>Conroe系では、派生品(Derivative)として、複数のコードネームが伝えられている。
Conroeの派生品(Desktop)について

- Millivile
-- Desktop Celeron
-- 2007

- Allendale
-- Mainstream Desktop (Single Core)
-- Conroeの廉価版で、CedarMillの後継チップ
-- S2xxx
-- H2 2006

- Kentsfield
-- Desktop Extreme Edition
-- mid-2007

- Ridgefield
-- 45nm
-- Performance Desktop
-- 2007
-- Conroeのシュリンク版
-- FSB1333MHz, 4MB-6MB L2キャッシュ

- Wolfdale
-- 45nm
-- Mainstream Desktop
-- Ridgefieldの廉価版で、Allendaleの後継チップ
-- 2007

Intel to take 'Averill' to market as Centrino-like platform
http://www.theregister.co.uk/2005/11/29/intel_averill_platform_plan/

Centrino, Viivに続く、第3のプラットフォームブランド計画中らしい。
コードネームはAverill。Broadwaterチプセトの投入後にでるらしい。

あんま変わってないのに新しい名前ばっか次々つけて、
こんなん続けてたらそのうち消費者の関心なくなっちゃうよなぁ…(;´Д`)
くだらねぇ〜。

プラットフォームのViiv(ヴァイブ)はなぜか日本じゃヴィーブって呼ぶんだぜ

Intel's 65nm Extreme Edition arrives late to party
http://www.theinquirer.net/?article=28074

Presler Pentium Extreme Edition 955(3.46GHz, 1066MHz FSB) が12/27にリリースされることになったようだ。
最初の65nm製品はPreslerということになりそうだ。

Intel、イスラエルに45nmプロセス/300mmウエハ対応の「Fab 28」新設
http://pcweb.mycom.co.jp/news/2005/12/02/101.html

>同氏が考えるとおり、われわれは1980年にマイクロプロセッサ――
>本質的にはコンピュータ・オン・チップ――がメインフレームプロセッサを時代後れにした
>時と同じような、新たな技術の転換点にいる。同氏は、次は「マイクロシステム」――
>本質的にはサーバ・オン・チップ――がマイクロプロセッサを時代遅れにすると語る。

全く漏れと同じ方向性の妄想だな。
多数チップ構成のメインフレームCPUが、元は電卓用にすぎなかった単一チップのuPに
駆逐されたのと同じ状況が今度はシステムレベル起こりそうな気配が漂ってきた。

ただ、クライアントPCでは、大規模なマルチコアはマイクロシステムの解にはならない
というのが漏れの考え。

EPI の制御による CMP の逐次処理ボトルネックの解消
http://www.intel.co.jp/jp/developer/technology/magazine/research/EPI-throttling-1005.htm

表スレで面白いソースを見つけたよ。

上の論文の前提ではAMP(Asymmetric Multiprocessor, 非対称マルチプロセッサ)構成
のマルチコア技術で、Amdahlの法則を乗り越えられると主張しているみたい。

Amdahlの法則では、システムをいくら並列化してもコードの逐次部分の処理時間
が足を引っ張って性能が向上しないわけだが、AMPでは、逐次処理を大規模コア、
並列処理を小規模コアがそれぞれ担当するように処理を振り分ける。

これにより逐次処理と並列処理の両方が高速化され、Amdahlの法則による
制約を乗り越えられるというものらしい。

で上記の論文では、AMP構成の大規模マルチコアプロセッサを一定の電力範囲
で動作させるための電力管理技術について述べられているわけだが…。

面倒なので続きは後で。

Top Secret Intel Processor Plans Uncovered
http://www.tomshardware.com/cpu/20051203/index.html

表スレでMACオタが貼ってたIntelロードマップ。
これはすごい…(;´Д`)

詳細は、MACオタが頑張ってまとめてるから表スレをみるべし。

漏れのローカル資料も大幅更新ですよ。

>>234
せっかく書いたんで、リンクくらい貼ってくれた方が嬉しかったす。
http://pc7.2ch.net/test/read.cgi/jisaku/1131783188/730-733n

Bloomfieldの綴りが間違っているすよ。

>>236
ご指摘感謝するす。でも２ちゃんねるの書き込みわ編集できないんで、あちらにも書いてあげると喜ばれると思うす。

いよいよ光プロセッサの時代す。
電子プロセッサは時代遅れになるす。

ＬＳＩ内を「光」で配線　ＮＥＣ開発、処理力１００倍も
http://www.asahi.com/business/update/1206/069.html

本当に余談ですが、技術論文とはいえ書き手は人間なので、その主張が常に正しいわけではない。

それと関連して、プロセッサに関する論文の主張では、賞味期限切れが発生しやすいので注意が必要。
将来のプロセッサで採用するであろう技術はポジティブに、それに対抗する技術はネガティブな
研究成果をまとめるのは当然のこと。

また、製造技術の進歩次第で、テクノロジにさけるトランジスタ数が大きく変化するため、
昔は無駄と論文で主張されていた装備も、今のありあまるリソースならやって効果ありということがよくある。
トレンドの移り変わりは激しいので…。

スーパースカラ関連の話もそうだけど、論文から実際の製品を予測するオタクの一テクニックとして
知っておいた方がよいかと思われます。

>>239
査読のある論文で保証されるのわ、この程度す。
　・トンデモ説じゃない(笑)
　・背景となる理論と論理展開に整合性がある
　・データに嘘が無い
特に著者の考察やら結論やらに囚われる必要わ無いす。
よくアブストラクトと図表しか見ないって話も聞くすけど、結局、我々がベンチマーク記事を見る時と一緒すよ。
納得のいかない結果が提示されていると、測定条件を改めて読み直すとか。。。

>>85
P6パイプラインは要約すると、
フェッチ　2
デコード 3
スケジュール 3
実行 1(1uopsの単純整数)
リタイア 3

なわけだが、秘密のP6パイプライン詳細リソースをみると、
命令によっては、リザベーションステーションへの書き込みでスケジュールステージが追加で1はいるらしい
ので、デコーダ〜リタイアまでのパイプラインで11と読めるな(フェッチなどは入れない)。

ちなみに、NetBurst登場以降によく見かけるようになった、Misprediction-Pipeの図では、
フェッチから実行までで10ステージの図だった。
P6アーキ時代によく見かけた、12ステージ説では、
フェッチからリタイアまでで、先のリザベーションステーションへの書き込みステージは含まない。

まあ、ここまで細かいことにこだわってるのは世界でも漏れだけくらいかもしれないので、
どうでもよいですがね。

要は、Meromでは、デコードからリタイアまでで、14じゃないだろうかということです。

数え間違えていたので修正しました。

>>85
P6パイプラインは要約すると、
フェッチ　2
デコード 3
スケジュール 3 or 4
実行 1(1uopsの単純整数)
リタイア 3

命令によっては、リザベーションステーションへの書き込みでスケジュールステージが追加で1はいるらしい
ので、デコーダ〜リタイアまでのパイプラインで11と読めるな(フェッチなどは入れない)。

ちなみに、NetBurst登場以降によく見かけるようになった、Misprediction-Pipeの図では、
フェッチから実行までで10ステージの図だった。
P6アーキ時代によく見かけた、12ステージ説では、
フェッチからリタイアまでで、先のリザベーションステーションへの書き込みステージは含まない。

まあ、ここまで細かいことにこだわってるのは世界でも漏れだけくらいかもしれないので、
どうでもよいですがね。

要は、Meromでは、デコードからリタイアまでで、14じゃないだろうかということです。

>>242
>ここまで細かいことにこだわってるのは世界でも漏れだけくらいかもしれない

Merom関連の小ネタ妄想

- Memory Disambiguation~
Speculative Loadの一種で、パイプラインのFrontEnd段階で、メモリの依存関係を解決してしまう。
ストア命令の結果を待つ前に、Value Predictorなどを用いて、
後続のロード命令のアドレスを決定し、ロードオペレーションを投機的に発行、先読み。
結果の結合はリタイア時に行う。
(メモリアクセス時間を短縮し、パイプラインストールを抑える。)

- Macro OP Fusion
x86命令を一つのデコーダで複数処理できるように、結合してしまう。
(FrontEndのリソース節約と低消費電力化)

おまけ

The Real Story about Sun's Niagara
http://h71028.www7.hp.com/ERC/cache/280124-0-0-0-121.html

HPがHP上でNiagaraをバカにしておる。
サーバとはいえシングルスレッド性能は重要。

>>243 さん
笑いがこみ上げてくるのわ確かすけど、P6アーキテクチャについてわ、まだネット上に情報があるのが
普通じゃ無かったPetiumPro時代に語り尽くされているす。今になって苦労して昔の論文を探して読んでる
彼を嘲笑っちゃいけないす。

>>244 intelerさん
8月のFall IDF 2005の話題を何故今更。。。ってのわ置いてて、面倒臭がって参考文献を書かなく
なったら、腐れルーマー路線一直線なんで少し考え直して欲しいす。
世間にわ「情報ソース」と「参考文献」の区別が判らないお馬鹿さんがいるのも事実なんすけど。。。

MACオタはこのスレに一体何しに来てるんだ？
自作板で見当違い議論でもやってりゃいいじゃん。

>8月のFall IDF 2005の話題を何故今更。。。ってのわ置いてて、面倒臭がって参考文献を書かなく
>なったら、腐れルーマー路線一直線なんで少し考え直して欲しいす。

漏れは日本語サイトで語られていない内容は、新旧に関わらず扱うことにしてる。
妄想とかいているのは漏れの大部分が個人予想なので、ソースはないという意味。
このスレ見てる人なんて、mac板でも一握りなので、腐れルーマーにはならんかと。

P6時代にオタクが語っていたことなんて嘘ばっかりなので。
NetBurst時代ですら嘘ばかりなので、web上の情報を生かして整理するのは価値があります。

>>247
>web上の情報を生かして整理するのは価値があります。

なるほど、確かに一理ある。
で、どこで誰がそれをやっているの？

Fall IDF 2005 - Day 1: Intel's New Architecture Details Revealed
http://www.anandtech.com/tradeshows/showdoc.aspx?i=2504

>Intel is also introducing speculative data loads with the new architecture,
> loads to be executed ahead of stores if a dependency is predicted to not exist between the two.

x86命令の所要クロック計測スレに質問を投げ込んでおいたので
どう返ってくるかたのしみだなぁ（・∀・）

x86命令の所要クロック計測スレ
http://pc8.2ch.net/test/read.cgi/tech/1103609337/901-

>>247
　　---------------------
　　妄想とかいているのは漏れの大部分が個人予想なので、ソースはないという意味。
　　---------------------
本気で妄想と思い込んでるなら手の打ち様も無いすけど、そんなこと無いと思うす。今回だけすけど、
>>244わこういう風に書くべきかと。。。

IntelわFall IDF 2005でMerom/Conroeのアーキテクチャについて若干のキーワードを示しているす。
このプレゼン画像あたりが参考になるすかね。
http://pcweb.mycom.co.jp/photo/articles/2005/08/31/idf1/images/009l.jpg
この中で見慣れない用語として"memory disambiguation"ってのがあるすけど、これわ投機的メモリ
アクセス技術の一つす。具体的な説明わ、この論文に記されているす。
http://www.c.csce.kyushu-u.ac.jp/lab_db/papers/paper/pdf/2002/metsugi02_1.pdf
　　----------------------------
　　(1) メモリ・アドレスの一致／不一致解析
　　　　(memory disambiguation, alias analysis)：

　　一般に，ロード／ストア命令のメモリ・アドレスには実行時にならないと判明
　　しないものが存在する．この場合，いま注目しているロード／ストア命令がその
　　先行するロード／ストア命令に対してデータ依存関係を被っているか否かは実行時
　　になるまで分からない．結局，あるロード／ストア命令に注目した場合，その先行
　　するすべてのロード／ストア命令のメモリ・アドレスが判明し，かつ，当該ロー
　　ド／ストア命令のメモリ・アドレスが判明してデータ依存関係の有無が確認される
　　まで当該ロード／ストア命令は実行できない．これに対して，何らかの方法で
　　メモリ・アドレスの一致／不一致が予め解析できれば，このような制約は緩和できる．
　　----------------------------
要するにロード命令に含まれるポインタやオフセットの値を予測する機構を追加して、ロードの投機的実行
を図ると思われるす。

脳内生成の情報なんだから、そんなの書きようないだろ。
Speculative Loadときいてx86ならどうやるのか?
というのをない頭を振り絞って考えた結果ですよ（・∀・）

>>252
　　--------------------
　　Speculative Loadときいてx86ならどうやるのか?
　　--------------------
妄想するまでも無く、ある種のSpeculative loadわPetium4で既に実装されているす。
http://www.intel-inside.fr/jp/developer/technology/itj/2004/volume08issue01/art01_microarchitecture/p04_new.htm
　　====================
　　Intel NetBurst? マイクロアーキテクチャのインプリメンテーションでは、ロード - ユーズ・レイテンシを
　　最小化するように設計されます。つまり、部分仮想アドレス・マッチングによって、ロードがキャッシュで
　　ヒットするかミスするかをパイプラインの初期の段階で検出するようにしているのです。
　　====================

>>253
それはSpeculative Loadとはいわん。
キャッシュにあたるかあたらないかをスケジューラにヒントで渡すだけでしょ。
投機ロードオペレーションを発行するなんてどこにも書いてないじゃん。

>>254
Pentium4わ「L1ヒットを仮定する」という立派な投機ロード機能があるす。
日本語の資料だと、これすかね。。。
http://applause.elfmimi.jp/diary/m200506.shtml
　　--------------------
　　 9.　 最初のロード命令がL1キャッシュにヒットしなかったらどうなるのか？
　　　　L2キャッシュは7クロックの遅延なので、正しいデータが届く頃には、命令は間違ったオペランドで計算
　　　　を終えてしまっている。もちろんそんなことは許されない。
　　10.　そのためにPentium4には特別な仕掛けが用意されていて、正しく実行するためのお膳立てが出来
　　　　なかった命令はパイプラインから追い出され、replayという横道に送られた後、もう一度パイプラインに
　　　　入るようになっている。
　　11.　 replayに送られた命令は、輪を描くようにしてパイプライ の入り口に戻るがその輪の長さがちょうど
　　　　L2キャッシュのレイテンシに合っている。replayからの命令が来た時にはスケジューラからの命令は送ら
　　　　れない。
　　--------------------

>>255
ああおもしれぇ(藁
それは一応投機ロードではあるが、性能低下要因なわけだ。
立派な投機ロードじゃなくて、単なる妥協ロードじゃないか(藁

よくみたら>>253にも書いてあるね。
Prescottでは、"妥協ロードを出来るだけしない"ための予測器までついてるらしい(藁
-------------------------------------------
一方、ロードは、従来、ストア・データμop とは非同期にスケジュールされていました。
したがって、ロードがストアのデータをフォワードしてもらう必要がある場合も、
ストア・データμop の前にロードが実行されることがあります。
この場合、ストア・データμop の完了後にロードを再実行しなければなりません。
その結果、ストア・データμop とそれに依存するロードの最小レイテンシは再実行された
ロードの通常のレイテンシとは異なるため、遅延が発生することがあります。
さらに悪いことに、ロードを再実行しなければならないため、
貴重なロード演算のリソースを無駄にしてしまいます。こうした2つの問題を軽減するために、
あるロードμop がデータのフォワードを要する可能性と、その場合の元になるストアを調べる
簡単な予測機構を追加しました。この情報を基に、ロード・スケジューラは、フォワーディングが予測されるロードを、
それが必要とするデータを持つストア・データμop がスケジュールされるまでスケジューラ内に保持するようにしたのです。
--------------------------------------------

漏れもxbitのその記事は、ずっと前からブックマークしてたんだけど、
ちょっとみてよくわかんなかったから保留してたんだよな。

x86命令の所要クロック計測スレにも前にリンク貼ってあったけど、
>>1はよんでんのかなぁ…。

>>257
　　-----------------
　　ちょっとみてよくわかんなかったから保留してたんだよな。
　　-----------------
ここでも、Intel次世代スレででも質問すれば良いすよ。掲示板わ自慢の一物を披露する場所って訳じゃないす。

自分で読んで理解できないソースばかり提示しているMACオタが何を言う…。
自作板の次世代CPUスレなんて当てにならん…。勘違い駄レスばかりだよ。

漏れも古くからの住人だからよく分かるよ。
Part.11-16の書き込みの約10%が実は漏れの書き込み(藁

すまん、10%はなかった。スレによってはそのくらい言ってるのもあるけど。

>>259
　　--------------------
　　自作板の次世代CPUスレなんて当てにならん…。勘違い駄レスばかりだよ。
　　--------------------
掲示板わ語り合う所であって、当てにするモンじゃ無いす。駄スレわ　ともかくとして、どう勘違いなのか
説明するってのも掲示板でコミュニケーション能力かと思うす。他人の視点ってのも面白いモノすよ。

ちなみに私わ、自分が「知っている話」を説明するために参考となるリンクを拾ってくるす。
時に恣意的な情報ばかり示す。。。と批判される所以すけど(笑)

まあ、漏れはMACオタよりも自作板のCPUスレの流れを知り尽くしているからな。

自作板では、海外ソースの情報を貼ってもほとんど読まれないし、
結局、Impressあたりの国内記事でとりあげてから議論が始まる。
情報よりも妄想投稿の方がうけるらしい。
説明を加えても、理解できない層が多くて、無駄。
比較的とっつきやすい後藤記事だってさんざんリンク貼られてるのに
変な理解してる奴が多いでしょ。

漏れも過去にはちゃんと議論もやってるけど、
粘着で間違い認められない人とか、理解力のない人とかばっかり。
次世代CPUスレはPart.6あたりから参加してるけど、その頃にはほとんどレスはスルー方針。

厨房が100人よりあつまってだした結論よりも、ルーマー一つの方が大事
なのがこのスレの基本方針です。
漏れは情報を書きに来ているのであって、技術談義は目的ではありません。
名無しのコミュニケーションとやらが大好きな人は自作板でどうぞ。

というわけで、スレが本題と違ってきているので、そろそろ流れを戻して欲しいのだが。

すげえ、intelerに比べるとMACオタがまともな人間に見えるｗ

MACオタその場しのぎの詭弁を並べているだけですので、真に受けないように…。
名無しレベルも入れりゃ、数年前からからみつかれてるんだから、それくらい分かります。

>掲示板わ語り合う所であって、当てにするモンじゃ無いす。駄スレわ　ともかくとして、どう勘違いなのか
>説明するってのも掲示板でコミュニケーション能力かと思うす。他人の視点ってのも面白いモノすよ。

21 ：MACオタ ：02/11/01 18:03
こう言っちゃ悪いすけど、ヒトがいなくなるのわコンテンツもコミュニティもないからす。
匿名掲示板にコミュニティがないのわ当然すから、結局のところコンテンツの問題すね。
旧板を惜しむなら世界中でここでしか読めない話を書くべきす。それが不可能ならリアルの
連絡先でも公開して、OFF会でも恒常的に開くしかないんでわ無いすか？

荒れても良いなら「腐れルーマー」スレッドをここで復活させても良いすけど(笑)

>>265
コミュニティとコミュニケーションの違いくらいわ辞書で調べて見れば良いと思うすけど。。。

AMD、“デュアルコア対決”でIntelに勝利

米AMDは13日(現地時間)、8月23日(同)にIntelに対し挑戦状を叩きつけた「dual-core
duel」(デュアルコア対決)で勝利したと発表した。リリース中で“ライバルはリングに入るの
を拒否した”と表現している。

この挑戦状は、AMDのデュアルコアOpteron 2xx/8xxシリーズと、同セグメントのIntel
Xeonとを第三者の中立試験機関で業界標準ベンチマークを実施して比較し、ワット当た
り性能の評価も同時に行なうというもの。

使用されたベンチマークはSPECint rate2000、SPECfp rate 2000、SPECjbb 2005
などで、デュアルコアのOpteron 280の絶対性能は、デュアルコアのXeon 2.80GHzの
すべての結果を上回り、ワット当たり性能に換算すると200%優れるという。
今回の勝利宣言は、米国紙のSan Francisco Chronicle、San Jose Mercury News、
Austin American-Statesmanなどに全面広告で掲載される。

http://pc.watch.impress.co.jp/docs/2005/1213/amd.htm

Intel’s Dual-Core Xeon First Look
http://www.anandtech.com/IT/showdoc.aspx?i=2644

Dempsey/Bensleyプラットフォームのレビュー。
Opteron 280相手にパフォーマンスでは善戦しているようだが、
消費電力ではやはり大敗しているようだ。

ttp://timesofindia.indiatimes.com/articleshow/msid-1333869,curpg-1.cms
ちょっと前にキャンセルになったWhitefieldを開発していたインドチームだが、
また、new multi-core processor platformをやるらしい。

Intel gets knickers in a twist over Tanglewood †
http://www.theinquirer.net/?article=28298

CSIについて。

要約すると、
旧CSIは、もともとすべてにおいてHTを上回ることを目標にして設計されていたが、
目標が高すぎて無理が生じ、Whitefieldや旧Tukwilaがキャンセルになるよりも先に死んでいたらしい。

で、今のCSIは現実路線で再スタートしたもので、RAS機能は今のHTよりははるかに優れているが、
速度は1333MHz FSB x4のCanelandに対して大したアドバンテージはないとのこと。
AMDのHTもバージョンがあがっていくので、RASも2008年には大したアドバンテージにはならない。
(パラレルFSB x4よりコストははるかに安く済む)

Intel reschedules launch of Conroe and 965-chipset to July 2006, say mobo makers
http://www.digitimes.com/mobos/a20051221A1001.html

Intel will push up the launch of its desktop Conroe CPU and delay the debut of its
965-series chipset so that both will hit the market at the same time in July 2006
in a demand-boosting strategy, according to sources at motherboard makers in Taiwan

Intelが、Conroe前倒しで7月にリリースすることにしたらしい。
965は逆にConroeのリリースに併せて遅れる模様…。

ntel to turn tables on AMD on desktop front
http://www.theinquirer.net/?article=28602

2006年のデスクトップCPU、ConroeとAthlonのF-Stepについて。

Charlie Demerjian氏の予想によると来年はAMDからスタートし、前半は、AMDが勝利。
その後、Conroeが登場するが、Intelが重大なへまをやらかさない限りは、年末にはわずかながらIntelが勝つとかなんとか。

Conroeは、2.66GHzでスタートし、年末に3GHzに到達するのが現在のプランのようだが、
Yonahが元々2.5GHz前後の予定だったのに、underdeliveringされたことから、Conroeも期待しない方がよい。
AMDの65nmもあまり良い噂をきいてないからこけるかもしれない。

ロードマップを真に受けた予測をすると、
Athlon X2 F-StepがAthlon X2比で110%のIPC(core improvement + DDR2)、
ConroeがAthlon X2比、125%のIPCで概算して、2.66GHzでスタートだから、
Athlon X2 = 3.52 INU vs Conroe = 3.75 INU となりややConroeがリード。
(INU: Inq Nebulous Units)

消費電力については、Athlonのリードは浸食されるが、
Northの分を考慮にいれるなら、致命打にはならんってさ。

-----

全体的にAMDびいきっつーか、Intel不信病な感じの記事だな…(;´Д｀)
Conroeは予定より低いクロックででそうなのには同意だが、
今回ばかりはConroeがあっさりでてあっさりさよならAthlonの予感がするなぁ。

訂正
3.52 INU (X2 3.2GHz) vs 3.75 INU (Conroe 3GHz)
はQ4の予測でした。

Conroe@lanuch@early Q3の予測だと、
3.3 INU (X2 3.0GHz) vs 3.325 INU (Conroe 2.66GHz)

尚、このINQ予測はまず当たらないと思われるのでスルーでOK。

後藤氏が色々と妄想を広げて楽しんでいるようだが、Nehalemは、Merom(4core)+CSI+α
っていう以前の情報から中身はあまり変わってないだろう。

デスクトップだとBloomfield以降がNehalemベース。
Bleemfieldは今年の2月から情報が出ていた。
CSI自体は>>270の通り、当初の予定よりおとなしくなっている模様。

http://www.theinquirer.net/?article=21380
And then there's Bloomfield, another X86 product with cores a-plenty.
This design, say the sources, is being subject to continued re-definition,
as people higher up the chain look at how Bloomfield fits into the overall Intel marketing plan.

TraceCacheに関する研究はIsraelでもOregonでも行われていて、
Nehalemかその次のアーキで、ACCMP(非対称クラスターチップマルチプロセサ)化する前に復活する可能性が高そう。
issue rateも8 issueが最近は電力面からみて最適とかIntelはいってるから、シングルスレッド性能の
強化も、実はあきらめてなさげ、と年末大胆妄想してみるテスツ。

ACCMPについて。

Performance, Power Efficiency and Scalability of Asymmetric Cluster Chip Multiprocessors
ttp://www.cs.virginia.edu/~tcca/2005/morad_jul05.pdf

なんでYonahはEM64Tに対応してないんですか？
ものすごく違和感を覚えるのですが。

>>276
>>12

Intel's great 'leap' forward boosts Apple
http://www.eetimes.com/showArticle.jhtml?articleID=175800134

>Intel is developing motherboards for the new Apple models at its Intel Oregon facilities.

IntelがOregonでMac用マザーを開発中。

AnandTechが、PreslerとCedar Millのダイサイズとトランジスタ数の情報を入手している模様。

ttp://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2658
While Smithfield weighed in at a whopping 230M transistors, Presler is now up to 376M.
The move to 65nm has actually made the chip smaller at 162 mm2, down from 206 mm2.
With a smaller die size, Presler is actually cheaper for Intel to make than Smithfield, despite having
twice the cache. Equally impressive is that Cedar Mill, the single core version, measures in at a
meager 81 mm2.

Presler
- 162sqmm
Cedar Mill
- 81sqmm

-----
197 名前：inteler[sage] 投稿日：2005/11/16(水) 21:36:44 ID:uqDu0pWZ
以前公開されていたパッケージ写真からダイサイズを推測してみた。
Conroe: 148sqmm
Presler: 80sqmm*2
-----

>>197で漏れがやったダイサイズの推測が結構いい線いってることがわかる罠（･∀･）

http://pc.watch.impress.co.jp/docs/2006/0104/intel02l.gif
http://pc.watch.impress.co.jp/docs/2006/0104/intel03l.gif
確かにこっちの方がイメージがいい

>>278
中身読んでるすか？引用されているソースわ腐れルーマーサイトす。

Intel Mac mini（仮）に搭載されるCPUは、T1300と見て間違いないすかね？

（俺よりももっと詳しくない人への付記：
　T1300 = Yonah Single Core, 1666MHz。製造プロセスは65nm、OEM価格は209ドル。
　ttp://pc.watch.impress.co.jp/docs/2006/0103/intel.htm）

Intel Mac mini（仮）にシングルコアを積もうが、ヨナは店頭で買えるから積み替えが流行るんだろうな

>>282
LV版とかは?

LVはCPUだけで現在のmini本体くらいのお値段なので・・・

Apple notebook using Intel Robson cache technology may be launched this month
ttp://www.digitimes.com/news/a20060105A5020.html
>sources now claim that Apple Computer will launch a notebook computer in the middle of this month
>that utilizes the NAND flash based cache memory technology.

現行のMac miniも下位機種と上位機種でクロックが違うのだから、
Intel Mac miniでも、下位機種はシングルコア、上位機種はデュアルコアということは考えられないか。
T1300とT2300は32ドルしか違わないし。
ttp://pc.watch.impress.co.jp/docs/2006/0103/intel.htm

iMacとの差別化のためには、iMacにはT2400やT2500を搭載すればよろしい。

すみません、スレ誤爆しますた。

Yonahコア採用のモバイル向けデュアルコアCPUが6日から発売
http://www.watch.impress.co.jp/akiba/hotline/20060107/etc_yonah.html

うわ、なんかたけーぞ。

>>289
ひょっとして、CPU単体での店頭価格と、大手PCメーカーへの卸価格が同じと思ってる？

今まででも、そうとしか思えない書き込みがたくさんあるよな。

T1300が＄209、T2300が＄241だけど1000〜からだから何万単位で発注したらさがるべ。
俺はT2300搭載でHDDの容量くらいの違いだと思う。シングルコアとデュアルコアで違いをつけないだろうし。

mini、iBookはシングルコア
iMac、PowerBookはデュアルコア
PowerMacはデュアル×2

このくらいでで落ち着くんじゃないか

ええっと、そろそろMACオタ＝Inteler説とか出してもいいですか？

今月のDOSV系雑誌で945GTは実はApple用に開発したって話が載ってた。

Mac mini iBookはヨナデュアルコアの低クロック
iMac Power Bookはヨナデュアルコアの高クロックやメロム
Power Macはモバイル向けは使わない

こんな感じだと思う。

>>296
ほぼ同意見だ。
加えるに、Mac miniの低価格バージョンにはYonah シングルコアが載ると思う。
Power MacはConroe×2だろう。

ノートはLV版だろうね15W　　1.5-1.6mhz　

>>295
945GTって、名前から想像すると、GPU内蔵チップセット？
ディスクリートGPUで言えば、どれぐらいのクラスに相当するんだろう。

i945GTm-HIL M/B
http://www.cesweb.org/press/new_products/rd_new_product_details.asp?prodid=7621
自作板にこんなのが貼ってあった。
Appleはどうなるのかな。

>>297
conroeって4way組めないんじゃ無かろうか。
現行で4way可能なのxeonでしょ。conroeはあくまでpentium相当の位置付けなのでは。

アップルが望むなら、手を加えたりチップセットも出るかもよ。
VistaでCPU数の制限が変わるかも知れんし。　　conroeについてはどうなるのか まだ分からんよ

WoodcrestがおおむねConroeなのでそれを使えばよろしい。

PowerMac = マルチプロセッサってのわ、同価格帯でx86と対抗するとそうなる。。。って以上の話じゃ無いす。
x86を採用するってことわ、同じ値段のPCがシングルプロセッサならMacもシングルプロセッサ。Xeonクラスの
MPが欲しければ、80万円わ覚悟しろってことになるす。

80万なんてしないだろ実際。

MACオタ、まだこんなこと言ってるのか…

Fast Conroe×1　25万
Faster Conroe×2　30万
Ultimate Woodcrest×2　80万？

この構成はあり得ないな

「Conroe×2はあり得ない」
「4-wayのPowerMacが出るなら80万円する」
MACオタがこう明言したこと、みんなメモっておこう！

今のところ、DualCPU対応のXeonDPはPentiumと値段はそれほど変わらない
Quadまで対応のXeonMPはばか高い
で、現行のPowerMacG5の4wayなら、XeonDPにあたるWoodcrestがDualCoreだから
これのDualCPUでいけば、現行のPowerMacG5くらいの値段ででるんじゃなかろうか
SingleCPUでも、KentsfieldとかいうDualCore二つを1つのソケットのに載せたのなら
4wayはCPUの値段差だけに抑えられるかもしれない

MeromとYonahって、クロックあたりの性能はどれぐらい違うんですか？
あと、Merom/Conroeはどれぐらいの周波数からスタートですか？

>>310
Conroe 2.66GHzでスタート@7月
Meromはクロックがまだ決まってないらしい。9月以降登場。
WoodcrestもConroe同様前倒しされるようだ。
以上が最新の予定情報。しかし、情報は常に更新されます。

INQソースでは、MeromはYonah比で30%増のクロックあたり整数演算性能。
// 情報か予想か知らんがこの数値に特に個人的な反論はない。

尚、表スレにはってあった3.33GHzとかいうのは
腐れルーマーだと思われるのでスルーでOK。

// 余談
// Merom/ConroeはALU portが大幅に増えるとの情報が複数あるが、
// FPU/SIMD回りの情報は全くといっていいほどない。
// ALUがたくさんあるし、消費電力のことを考えてもIntelお得意のアレを
// ふんだんにやってくるのか、
// それともまだ新要素をFPU/SIMD回りに隠しているのか。
// 漏れはConroeのダイサイズはFPU/SIMDを今回のALUのごとき
// 拡張するのに十分な大きさとはあまり思わない。
// しかし、Merom/Conroeのメディア演算性能が低いというのは
// 一般的な予想ではありませんので話半分に。

thx.
クロックあたりの性能がG4より高いPentium Mより高いYonahより高いConroe/Meromか。
オラワクワクしてきたぞ！

IntelR Fortran Compiler for Mac OS
IntelR C++ Compiler for Mac OS
IntelR Math Kernel Library for Mac OS
IntelR Integrated Performance Primitives for Mac OS
Intel Software Development Products for Mac OS* Beta
Available Now!

Development Support for Intel-Based Mac
http://www.intel.com/cd/ids/developer/asmo-na/eng/255716.htm

各種ソフト開発ツールのBeta版。
Intel-Based Macか…。

■笠原一輝のユビキタス情報局■
Intelの次世代プラットフォーム“Santa Rosa”
http://pc.watch.impress.co.jp/docs/2006/0116/ubiq145.htm

おーい、みんなどこへ行った？

当座の結論。 ＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿すみませんでしたorz。。

インテルCPU搭載の新型マックは「買い」か？(上)
http://hotwired.goo.ne.jp/news/technology/story/20060127301.html

Intel readies E6xxx Conroe desktop chips for fall
http://www.theinquirer.net/?article=29504

E6700 2.67GHz L2 4MB FSB1066MHz $529
E6600 2.40GHz L2 4MB FSB1066MHz $315
Exxxx 2.67GHz L2 2MB FSB1066MHz $xxx
Exxxx 2.40GHz L2 2MB FSB1066MHz $xxx
E6400 2.13GHz L2 2MB FSB1066MHz $240
E6300 1.83GHz L2 2MB FSB1066MHz $210

ひさびさにまともな新情報が来たなぁ。

- Conroe (Core Duo, 1066MHz FSB, 4MB L2)
-- E6700 2.67GHz $529
-- E6600 2.40GHz $315

- Conroe (Core Duo, 1066MHz FSB, 2MB L2)
-- Exxxx 2.67GHz $xxx
-- Exxxx 2.40GHz L$xxx
-- E6400 2.13GHz $240
-- E6300 1.83GHz $210

Intel prices up Xeon Woodcrest server chips
http://www.theinquirer.net/?article=29510

- Woodcrest (Xeon DP, 1333MHz FSB, 4MB L2)
-- 5160 3GHz $850
-- 5150 2.66GHz $700
-- 5140 2.33GHz $470
-- 5130 2GHz $330
-- 5120 1.86GHz $270
-- 5110 1.6GHz $230

あ、やべ、もの凄い誤読してた。

Intel readies E6xxx Conroe desktop chips for fall
http://www.theinquirer.net/?article=29504
- Conroe (Core Duo, 1066MHz FSB, 4MB L2)
-- E6700 2.67GHz $529
-- E6600 2.40GHz $315

- Conroe (Core Duo, 1066MHz FSB, 2MB L2)
-- E6400 2.13GHz $240
-- E6300 1.83GHz $210

Intel prices up Xeon Woodcrest server chips
http://www.theinquirer.net/?article=29510

- Woodcrest (Xeon DP, 1333MHz FSB, 4MB L2)
-- 5160 3GHz $850
-- 5150 2.66GHz $700
-- 5140 2.33GHz $470
-- 5130 2GHz $330
-- 5120 1.86GHz $270
-- 5110 1.6GHz $230

Intel Merom chips get numbers, specs
http://www.theinquirer.net/?article=29514

- Merom (667MHz FSB, 4MB L2, FCPGA6)
-- T7600 2.33GHz
-- T7400 2.16GHz
-- T7200 2GHz
-- T5600 1.83GHz Solo

ProcNum が Merom > Conroeなところが味噌だな。
クロックたいして変わらんからなぁ。

で、メロンとか崑崙搭載のMacはいつごろ出るの？

>>321
Q3

Intel's Ultra Mobile PC on track for Q1 release
http://www.tgdaily.com/2006/02/06/intel_umpc/

UMPC(Ultra Mobile PC)について。
詳しくはソース参照。

ざっさみたかんじ、
IntelがハンドトップなPCを今四半期中に予定。Q2あたりから数が出る。

当初は0.5Wの消費電力の新しいカテゴリのプロセッサを搭載する予定だったようだが、
少なくとも最初のバージョンは90nm ULV Dothanで出る。

ちなみにこのソースによると新マイクロアーキのCPUは9月。

Q1って何月からなの？　1月？　4月？

米国式だから、1月から数えます。

長年の疑問が氷解しました。
ありがたやありがたや。

Yonah T2600(2.17GHz)のSPEC CPU公式登録スコア。

Lenovo Thinkpad T60 Type 1951-IXU( 2.167 GHz, Intel(R) Core Duo processor T2600)
SPECint2000 = 1754
SPECint_base2000 = 1748
SPECfp2000 = 1580
SPECfp_base2000 = 1581

http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060110-05370.html
http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060110-05371.html

Intel shows off multi-threaded Xeon chip
http://www.theinquirer.net/?article=29540

最後のNetBurstチップ、Tulsa(Xeon MP)について。

Tulsa
- 3.4GHz
- 1MB L2 + 16MB L3 On-Chip
- 150W [email protected]
- 65nm, 1328MTr., 435sqmm
- 667/800MHz 3load FSB

ダイサイズが今までのXeonとくらべてもかなりでかいな。
Conroeの3倍近いじゃないか…(;´Д`)

L2 1MBはコア当たり。L3は共有。

>>326
メロンとかのSPEC数値は出てないの？
推定値でもいいから。

>>326
SPEC_rateも。

Lenovo Thinkpad T60 Type 1951-IXU( 2.167 GHz, Intel(R) Core Duo processor T2600)

SPECint_rate_base2000 = 34.9
SPECfp_rate_base2000 = 27.4

http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060110-05373.html
http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060110-05372.html

ISSCC 2006 - インテル、次期版Xeon MP「Tulsa」の概要を公表
http://pcweb.mycom.co.jp/articles/2006/02/07/isscc3/

Intel Merom delayed to 2007, claim
http://www.digitimes.com/systems/a20060208A7034.html

DIGITIMES claimed Intel's 64-32 Merom processor won't now be introduced into 2007.
The wire quotes local Taiwanese notebook makers as saying that the delay is due to market timing,
with Microsoft Vista being a contributory factor, meaning that we won't see "Santa Rose" notebooks
until this time next year.

Intel’s new notebook platform Santa Rosa to come in March 2007,
expected to boost notebook shipments
http://www.digitimes.com/systems/a20060208A7034.html

これは、INQの早とちりか…（･∀･）???
遅れるのはSanta Rosaだけのようだが(MeromはNapaからですから)。

>>329
Intelが去年のIDFで次のような発表をしている。
XeonDPの性能比(SPECint_rate, 2chip)

Irwindale + Lindenhurst (2chip, 2core)に対して、
Dempsey + Bensley (2chip, 4core) では +88%
Woodcrest + Bensley (2chip, 4core) では更に +52%
の性能。

で、実績はというと、
Irwindale + Lindenhurst のスコア SPECint_rate 38.3
http://www.spec.org/cpu2000/results/res2005q3/cpu2000-20050616-04288.html
に対して、>>172のDempsey+Bensleyが SPECint_rate [email protected](+82%)。
Dempseyは3.46GHzのバージョンもあるのでほぼ達成できていると考えて良いかと。

なので、[email protected](2chip, 4core)は、SPECint_rate 109(est.)くらいのスコアと思っておけばよい。

http://www.spec.org/cpu2000/results/res2005q4/cpu2000-20051027-04974.html
http://www.spec.org/cpu2000/results/res2005q4/cpu2000-20051027-04975.html

ちなみに、Dempsey(NetBurst DualCore Xeon)の場合、2chip→4chipでのスコアが1.86倍くらいに
なることを念頭にして、Dual Yonah(=Sossman) 2.17GHzのスコアを推測すると、

Dual Yonah(=Sossman) 2.17GHz SPECint_rate 65(est.)
これを単純計算でWoodcrestの周波数に換算すると、
Dual Yonah(=Sossman) 2.93GHz SPECint_rate 88(est.)

@SPECint_rate: Dual Woodcrest / Dual Yonah = 88 / 109 = 1.24 (est.)

× ちなみに、Dempsey(NetBurst DualCore Xeon)の場合
○ ちなみに、Paxville(NetBurst DualCore Xeon)の場合

■後藤弘茂のWeekly海外ニュース■
Intelの次世代CPU「Conroe」は2.66GHzで第3四半期に登場
http://pc.watch.impress.co.jp/docs/2006/0209/kaigai241.htm

後藤氏がまとめてきたな。

>>334にまたしても誤植があったので例のごとく書き直しました。

http://www.spec.org/cpu2000/results/res2005q4/cpu2000-20051027-04974.html
http://www.spec.org/cpu2000/results/res2005q4/cpu2000-20051027-04975.html

ちなみに、Paxville(NetBurst DualCore Xeon)の場合、1chip(2core)→2chip(4core)でのスコアが1.86倍くらいに
なることを念頭にして、Dual Yonah(=Sossman 2chip, 4core) 2.17GHzのスコアを推測すると、

Dual Yonah(=Sossman) 2.17GHz SPECint_rate 65(est.)
これを単純計算でWoodcrestの周波数に換算すると、
Dual Yonah(=Sossman) 2.93GHz SPECint_rate 88(est.)

@SPECint_rate: Dual Woodcrest 2.93GHz / Dual Yonah 2.93GHz = 88 / 109
= 1.24 (est.)

↑ SPECintにおける同クロックでの推定コア性能比

Sossmanのスコアが登録されたらもっと精度の良い予測をたてられそう。
というか現時点ある情報で、具体的な数値だして予想するのは厳しいので話半分に。
(PaxvilleじゃなくてせめてDempseyが入ってればなぁ…)

他にもINQのCharlie氏のWoodcrest SPECint/fp_rateスコア予想などがあるぞ。
漏れのより駄目予想だと思うけどさ（･∀･）

AMD-Intel server market faces Woodcrest vs F-Step scrap
http://www.theinquirer.net/?article=28639
Woodcrest, if it comes out at 2.66/1333, will beat that handily on Int, and most likely at least tie it on FP.
I would expect low hundreds in FP_Rate and high 80s on Int_Rate. If Intel comes out with the cores on time,
they will at least be caught up, and when AMD goes to 3.2 as expected in Q4 and Intel hits 3.0, the gap will
widen in Intel's favor.

>>337
>@SPECint_rate: Dual Woodcrest 2.93GHz / Dual Yonah 2.93GHz = 88 / 109
>= 1.24 (est.)

分子と分母が途中で逆になってる。

//自作板から低い低いと嘆きの声(と歓喜の声)が聞こえてくるConroeのクロックについてだが、
//漏れ個人の感想は2.66GHzでも強気。
//Meromの2.33GHzとかWoodcrestの3GHzなどは予定通り出るのかかなり疑ってる…。

//>>336の新情報
//�@　Conroe XEもQ3にでる。
//�A　Launch後、少なくとも3四半期はクロックが上がらない。

//�@　よくわからないが、可能性が高そうなのはWoodcrest相当品(3GHz,1333MHz,TDP70W-80W)のリネーム販売。
//�A 本当に3四半期もクロックが上がらないかどうかはかなり疑問。
//　　ライバルの頑張り次第では、性能的欲求が抑えきれず、さらに上のパワークラスで…。

Intel promises quad server chips for Q1 2007
http://www.theinquirer.net/?article=29617

IntelはClovertown(2chip- 4core MCM Woodcrest Xeon)+Bensley/GlidewellがQ1 2007とOEM先に伝えた。
Woodcrestは相変わらずQ3。中盤にはMontecitoも。TulsaはQ3-Q4。

>>339
リネームも何も、Conroe4MとWoodcrestはほぼ同じものじゃない？

Intel Power Mac（仮）は4-wayで出るすかね？

4SocketのXeonMPはとても高いので�_
2coreで2SocketなXeonDPのMacはでるかも。

iMacにｺﾝﾛがのるのかﾒﾛﾝになるのか
それが気になる今日この頃です

iMacは少しでも低価格にする為、姑くはyonahと予想してる。　2007年の低価格版conroe/meromでどちらを積むかな、

YonahやMerom/Conroeのコアを使った、Celeronクラスの製品って出る予定は無いんすかね。

CoreSolo搭載Mac-mini出てきてもいいよね。
あと、青筆ベアボーンは逝け。

■後藤弘茂のWeekly海外ニュース■
モバイルCPU「Merom」は年末商戦に登場
http://pc.watch.impress.co.jp/docs/2006/0210/kaigai242.htm

Intel Merom for mobile pushed out to Q4
http://www.theinquirer.net/?article=29605

Intel roadmap update: Conroe to launch with up to 2.66 GHz
http://www.tgdaily.com/2006/02/11/intel_conroe_to_launch_in_q3/

Intel pushes Conroe Extreme Edition, Viiv, Averill Pro and Vista
http://www.theinquirer.net/?article=29599

>>332の話とはまた違うようだが、Meromが結局Q4に遅れる(TGdaily予想では10月)。
MeromベースCeleron MはQ1 2007。Santa RosaがMar. 2007。

- Merom
-- T7600 2.33GHz 4MB L2 667MHz FSB $640
-- T7400 2.16GHz 4MB L2 667MHz FSB $420
-- T7200 2.00GHz 4MB L2 667MHz FSB $295
-- T5600 1.83GHz 2MB L2 667MHz FSB $240

>>346 >>348

ClovertownがQ1 2007だから、Kentsfield(Conroe XE: 2chip 4core MCM Conroe)も意外に早いかも。
Kentsfieldがでれば4wayについては、ちょっとまてば1Sでいける。
Xeon DPなら8wayが視野にはいるがさすがにMCM系は価格が結構しそうだ。

Montecitoは4月末の予定らしい。

Intel prices up 24MB dual core Itanium
http://www.theinquirer.net/?article=29569

- Montecito (dual core, Itanium 2, 1MB+256KB L2 I+D/core)
-- 9050 1.6GHz L3 24MB $3,650
-- 9040 1.6GHz L3 18MB $1,990
-- 9030 1.6GHz L3 8MB $1,570
-- 9020 1.42GHz L3 12MB $950
-- 9010 1.6GHz L3 8MB single-core $950

DirectX 10世代のGPUでは、GPGPU的な使い方もかなり出来るようになるみたいだけど、
GPGPU用途のAPIをどっか有力な企業なり団体なりが作って普及させてくれんものかね。

Dempsey delay is not Intel's fault
http://www.theinquirer.net/?article=29576

なかなかでないなぁとおもってたら、5月に遅れてたのかDempsey。
遅れの原因はFB-DIMMの模様。

First Lab Tests: iMac with Intel Core Duo processor
Intel-based iMacs are fast, but gains don’t match Apple’s claims
http://www.macworld.com/2006/01/features/imaclabtest1/index.php

他スレで既出かもしれんが、Intel Core Duo 2.0GHz vs iMac G5 2.1GHz。
Universalアプリでは、Intel Macの方が軒並み高速だが、
PPC Binary + Rosetta のアプリでは、40%くらい性能。

マルチスレッドなアプリケーションで速くなるのはある意味当然だから
片方のコアを停止させて比較して欲しい

そんな比較は無意味

>>354
Core Duoの片方のCoreを止めたテスト。G5有利だけど、今後Intel系が
どれぐらい向上するのかどうか。
Inside Intel: Updated Lab Tests and Analysis
http://www.macworld.com/2006/02/firstlooks/imacbench2/index.php

Page 11辺りから。
Apple Makes the Switch: iMac G5 vs. iMac Core Duo
http://www.anandtech.com/mac/showdoc.aspx?i=2685

どっちも512MBしか積んでないんだよね。

>>356
やっぱりシングルスレッド性能はG5に対して圧倒的な優位性は無いね。
PowerMacの代替はまだ先か、それともdual corex2にするか。

Intel Kentsfield is four core gaming chip
http://www.theinquirer.net/?article=29735

Intel attempts dragging quad core Clovertown into 2006
http://www.theinquirer.net/?article=29749

ClovertownがQ1 2007から今年のQ4に前倒しされるかもしれない模様。
Kentsfieldもmid-2007からearly-2007に移ったかもしれない模様。

・CPUID will change from F62 to F64
・C-1 is pin compatible with B-1
・New S-specs for converting products
・The advanced power management features Enhanced HALT State and Enhanced Intel SpeedStepｮ Technology will be enabled
・The Pentium D Processor 940 change from the 2005 Performance FMB (130W) to the 2005 Mainstream FMB (95W)
・Pentium D Processor 950 will also change from the 2005 Performance FMB (130W) to the 2005 Mainstream FMB (95W)

Preslerのエラッタが解消された模様。TDPが95Wまで減りました。

ちと余談すけど，>>317-320に示されているようなIntelの価格体系を見ればx86とPowerPCのマルチプロ
セッサ事情の違いが見えてくるす。
世の中の常識として「モノわ，まとめて買うと安い｣とか「2個買うのわ，1個買うよりお得｣というのがある訳す
けど，x86の世界わ，この常識が成り立たないす。例えば，
　　---------------------------
　　シングルプロセッサ対応 (Conroe)E6700 2.67GHz $529
　　デュアルプロセッサ対応 (Woodcrest)5150 2.66GHz $700
　　---------------------------
不思議なことに複数個買うことが前提になっているMP対応プロセッサのほうが高くなっているす。AMDでも
事情わ同じす。
　　---------------------------
　　シングルプロセッサ対応 Opteron 180 $637
　　デュアルプロセッサ対応 Opteron 280 $851
　　マルチプロセッサ対応　 Opteron 880 $1,514
　　---------------------------

一方G4やG5のPowerPCわ最初からすべてマルチプロセッサ対応で，x86の世界で見られるような
妙な価格体系わ存在しないす。だから単純に沢山買うほど安くなるす。
AppleがPower Mac時代にMP路線に走ったのわ，コアあたりの性能差を埋めるという事情以外に
こういった明らかなコスト的な要因があるす。

x86に移行した以上，今までとわプロセッサ価格の体系そのものが異なることわ明らかで，以前から書いている
ように，2-core x デュアルの4-wayなんて代物があんまり期待できない(もしくわ，相当なプレミア製品になる)っ
てのわ明らかな話す。

表スレより転載

Intel Desktop CPU Roadmap 2006
http://www.dailytech.com/article.aspx?newsid=787

222 名前：MACオタ[sage] 投稿日：2006/02/18(土) 15:28:12 ID:XDVb5DOw
「ロバ｣発言で人気のプロセッサアーキテクト，Mooly Eden氏がまた面白いこと言ってるす。
http://news.com.com/2100-1006_3-6041120.html
　　-------------------------
　　Instead, Intel will count on its microarchitectural improvements and a faster front-side bus to
　　deliver the 20 percent improvement in performance over AMD's chips, based on standard benchmarks,
　　Eden said.
　　-------------------------
Merom/ConroeわHammerより20%わ良い性能が出るそうす。詳細わ来月のIDFで明らかになるそうなんで
楽しみすね(笑)

>>360-361
またまた。XeonとPentiumは同じものじゃないし、バリデーションのコストも全然違うのだから
マルチプロセッサシステム用CPUがデスクトップCPUと比べて高い！ってのはそれは言いがかりだよ。
XeonだのOpだのだって大量にまとめて買うなら値引きはしてくれるわけでさ。

PPCの値段はマルチプロセッサシステム用のバリデーションのコストも含んでいるわけで、
シングルプロセッサしか使わない顧客は使いもしないマルチプロセッサの機能のために
お金を払ってるって考えることもできる。

まあ、どっちでもいいんだけどさ。たとえXeonの5150を採用しても80万はいかないだろうしね。

>>363
　　----------------------
　　バリデーションのコストも全然違うのだから
　　----------------------
普通，システムのバリデーションわユーザ企業がやるす。PC企業わ箱屋と化してるんで，プロセッサベンダに
バリデーションを含むコストを取られてるという寸法す(笑)　

従って，
　　----------------------
　　PPCの値段はマルチプロセッサシステム用のバリデーションのコストも含んでいるわけで
　　----------------------
これわ嘘っ八ということになるす。仕様とバリデーションの違い位わ踏まえておいた方が良いと思うす。

いやいやいや。マルチプロセッサ用CPUを作ってるメーカーで検証をしないメーカーはいないだろうと。
たとえ最小限にしてもね。

PPCはCPUは全部マルチプロセッサ対応だから安い！とは言うが、
チップセット自前で作ったりテストしたりしなきゃいけないならトータルではあんまり安くないわけで、
その点x86は十分使えるチップセットをセットでプロセッサメーカーが提供してくれるわけで、
CPU単体の値段の付け方だけ見てどうこういうのはいかがなモノかと思うわけですよ。
それこそ価格体系が違うわけだから・・・さ。

>>365
PowerPCのerrataリストをIBMやMotorolaのサイトからダウンロードして読んで見ると良いかと思うす。
MPやsnoop動作関係の問題わそれなりに見つかるす。
そもそもver.1.0の段階で対応チップセットすら無い状態でこういうバグを発見するのも，当時のAppleだった訳す。

>>367
いやさ、そういうデータシートに問題が記載されてるということはちゃんと検証をやってるってことじゃないか。

>>366
　　--------------------
　　チップセット自前で作ったりテストしたりしなきゃいけない
　　--------------------
全くその通りの理由で，シングルプロセッサとマルチプロセッサのシステムで開発コストわ大きく違わなかったす。
それがPower MacのMP路線の経済的な裏付けということす。

ちなみにこのスレッド、議論は5レス以内という暗黙のルールが存在するす。。。

>>368
　　--------------------
　　ちゃんと検証をやってるってことじゃないか。
　　--------------------
顧客がバグを報告するすけど。。。　例えば，
http://www.powerlogix.com/products/g3_zif/
　　====================
　　PowerLogix opted for the IBM PowerPC 750GX for these upgrades, instead of the Motorola G4s,
　　due to a bug we discovered in 2001 (not even Motorola knew about this bug..it even existed in
　　their evaluation boards.) The 745x chip is incompatible with the Motorola bridge chip used on
　　these motherboards.
　　====================

>>370
ごめんね。

Intel's next next next gen mobile is called....
http://www.theinquirer.net/?article=29775

次々々世代モバイルプラットフォームの
コードネームはGesher?

マルチプロセッサ用チップには高い金を払う風習があるんで不自然じゃない
需要と供給で価格が決まるというやつで
PowerやUltraSparc�Wはもっと高い

woodcreatやclovertownのコア性能が高いのは間違いないだろうけど、
SMP性能はどうなるのかな、と
xeon MPやxeon7XX0が、opteronに大差つけられてることを考えると
駄目な気がする

連カキコすまん
>>375で、速度が出ナインじゃって書いたけど、FSB速度、本数とも
増えるから大丈夫だね
ただ2ソケットはなんとかなるとして、4ソケットには
どう対応するんだろう?
65nm世代でも、SMPではコストも含めた優位性はAMD側にあるんだろうな、
と思う

ｼﾞｰｵﾝMPはFSBは上がってもせいぜい1066MHzだから、
1FSBあたり2ソケットを達成できれば4Socketを実現できる。

ttp://pcweb.mycom.co.jp/photo/news/2005/12/13/002el.jpg
・Quad High Speed Interconnect
・Large Memory Snoop Filter

頑張ってBus4本（4Socket）出します。

Conroe aims to trump Athlon's processing performance
http://www.tgdaily.com/2006/02/21/conroe_athlon/

ConroeはPECI（Platform Environment Control Interface)と呼ばれる
one-wire bus interfaceを備えているようだ。

Detailed Platform Analysis in RightMark Memory Analyzer. Part 10: Intel Core Duo (Yonah)
http://www.digit-life.com/articles2/cpu/rmma-yonah.html

DothanとYonahの比較。
Decoderも改善されてるようだ。

>>308さんとかはConroeデュアルの可能性もあるって考えてるみたいですけど、ソースあんの？
Intelのラインナップだと、Pentiumブランド（Conroeでは変わるだろうけど）はユニプロセッサ、Xeon DPブランド（Woodcrestは多分これ）はデュアルプロセッサでPentiumよりちょっと高いって感じだと思うんだが。

ちなみに
＞ 「4-wayのPowerMacが出るなら80万円する」
これの“4-way”が“4コア”って意味なら、80万もしないと思います。
これに関しては>>308さんに同意。

Conroeは一般の1ソケットマシーン向けだから2ソケット機に採用されるこたないでしょ。
さすがにIntelも許してはくれないだろう。
チップとしてはほとんど同じなWoodcrest XeonでデュアルソケットなMacが出るかもしれないというのは
Macｵﾀはなんでか否定したがるね。80万いくとか言ってるし。

Intelの4コアはClovertown(XeonDP)とKentsfield(Core XE)とがあるけれども、こいつは2007年。
後者のXEなCoreを使って4コア、1ソケットなMac。これは80万しないだろう。
前者の4コアなXeonを使って4コア、1ソケットなMac（意味があるかどうかは別として）。これも80万はしないだろう。
4コアXeonで2ソケットなMacは、出るとしたらかなり高くなりそうだ。

G5でいつまでひっぱるの？とか、
4コアないとG5Quadと比較してパフォーマンス的に微妙じゃない？とか、云々。

ちなみにInqのヨタ記事なのであてにならない
http://www.theinquirer.net/?article=26433
Apple seeking Intel's Woodcrest and Merom chips early?

DPシステム単価がUPシステム単価より高いのは、
プロセサだけならそれ程でもないだろうが、
構成するシステムパーツも割高になってしまうから。

最上なシステム構成とかにすれば、80万逝くだろうが、
それなりな構成に抑えれば、40万程度には収まるんじゃないか。

AppleのPowerMacの構成みたけど、
必要最小限な構成であのプライスみたいだから、
WoodcrestなMacは十分可能でしょ。

>>378->>380の偽物さん
情報を貼ってくれるのは結構なことだが、別の名前でやって欲しいね。

AMD has a response to Intel Woodcrest server chips
http://www.theinquirer.net/?article=29890

AMDがK8Lを2007に出荷する。K8LはK8同様多くのセグメントバリエーションからなる。
2xのFP Unitをもち、1.5xのパフォーマンスになる。

Woodcrest is going to be an Int monster, but slightly weaker on the FP side.
This chip, be it K8L or a new code name, should blow Woody out of the FP waters.

WodcrestはINTモンスターになるだろうが、FPは弱い。

// Charlie Demerjian氏はAMDびいきすぎて困るなぁ。
// K8Lのサーバチップ、4 core = 2x FPUという意味だろう。
// WoodcrestよりもClovertownとの比較をすべきだろう。
// Woodcrestのint性能が若干弱いというのは、信じても良いだろう。
// Server用チップでは、x86以外でも高速なものがこれから投入されるわけで、
// K8LサーバでFPモンスターなどというのは明らかに言いすぎ。

// int性能が → fp性能が

そもそも、WoodcrestのFPU周りが全然明らかになっていないのに比較しても無意味。
もしFPUの情報を持っているなら、そっちを書いて欲しいものです。

>>382
　　--------------------
　　Woodcrest XeonでデュアルソケットなMacが出るかもしれないというのは
　　Macｵﾀはなんでか否定したがるね。
　　--------------------
否定わしないす。単に価格がマルチソケットのPCと同レベルになるというだけの話す。ついでに言えば，
そのクラスの所謂PCワークステーションが売れる市場規模が大きいかどうかも疑問す。

dellのサイトで、PowerEdge 1850 オンライン限定パッケージで
デュアルコアxeon2.8GHZz*2をやってみたら、52万だった
AppleStore価格なら、woodcrest*2でも、60万くらいで出せるんでないの?
macのハイエンドユーザってのは、今でもいるだろうから
市場的にも問題ないと思うし

つーか、同じネタ長いんですが。
>>175あたりからKentsfieldが入った以外たいした新情報もなくて、話が殆どかわっとらんのに…(;´Д`)

>>392さんに同意。

> 価格がマルチソケットのPCと同レベル
なら、OS・モニタ等もろもろ込みで６０万て所じゃない。
80万はしないでしょう。

>そのクラスの所謂PCワークステーションが売れる市場規模が大きいかどうかも疑問
現状のPowerMacの市場は無視ですか？

連続カキコすまんです。

Conroe3.33GHzとKentsfieldがExtreme Editionラインになりそうですが、PowerMacってどっちを搭載するんでしょう？
私の予想では、PowerPCの2.8GHz2コアと2.5GHzの4コアみたいに共存するかも、と思うのですが。

// XE 3.33GHzネタは信じない方が身のため。Xbitも腐れルーマーをよく引き当てる。
// Appleのチョイス以前に、Kentsfieldが前倒しされたことにより、差別化がしづらい2 core版のConroe XE計画
// はなくなり、KentsfieldからXEがスタートする可能性が高くなってきた予感。

>>392
　　---------------------
　　デュアルコアxeon2.8GHZz*2をやってみたら、52万だった
　　---------------------
PowerPC 970MPの最高クロックわ2.5GHz。Xeonの最高クロックわ3.8GHzす。
で，2.8GHzってのわ，あなたの脳内の何と比較したかったすか(笑)

>>396さん
XbitとtheINQの両方に書いてあったから信じてました。
シングルスレッド重視の3.33GHzも欲しかったんですけどねぇ。

>>397さん
あれ、私の脳内にも同じものがありますが （笑）

ちなみに、Xeon DPの**デュアルコアの**最高クロックは2.8GHzです。
比較するなら、PowerPCデュアルコアとXeonデュアルコアを、PowerPCシングルコアとXeonシングルコアを比較すべきだと思うのですが。
あなたこそ、PowerPCデュアルコアとXeonシングルコアを比較したいんですか？

970MPの速度って、xeon2.8Ghzと同等かちょっと速い程度だろ
ソフトが違うから単純に比較できないけど

ひょっとしてMacオタさんって、Hyper-Threadingとデュアルコアの区別が付いてない？

Dell Precision Workstationで試したら
Xeon3.8Ghzで970MPと同じような構成で49万。
Xeon3.6Ghzで43万。
まぁ、なんとかなるんじゃない。

xeonマシンも安くなったんだな
PowerMacG5が出たときは、リッチな仕様で安価だったのに

Xeonといや、Prestoniaの頃にデュアルマシンを組んだな。
あの頃は、SETI@homeを4つ同時に動かして喜んでた。

　　　　　　　　　_,,..
　　　　　　　 /´・::｀＞ 　　　つまらんネタはやめろ
　　　　　　　/:::::(,,ﾟДﾟ)　　いずれ余が皇帝に即位したらただでは済まさんぞ
　　　　　　　|::::| 　 　 }ヽ
　　　　　　　し'　 　 　｝J
　　　　　　　 ゝ　,､　<
　　　 　 　　 ´⌒´ ｀⌒

とりあえず脳内妄想をageで垂れ流さないでください

申し訳ない。
今後気をつけます。

ときに、MACオタさんの反論はまだかな？
居ないと居ないで寂しいのだが。ちょっとだけ。

・Irwindale
-- 3.80 GHz 　（w/L2 2M cache 800 MHz FSB） - $851
-- 3.60E GHz （w/L2 2M cache 800 MHz FSB） -$690
-- 3.40E GHz （w/L2 2M cache 800 MHz FSB） -$455
-- 3.20E GHz （w/L2 2M cache 800 MHz FSB） -$316
-- 3E GHz　　 （w/L2 2M cache 800 MHz FSB） -$247
-- 2.80E GHz （w/L2 2M cache 800 MHz FSB） - $193

・Woodcrest
-- 5160 （w/L2 4MB 1333MHz FSB） 3GHz　　 - $850
-- 5150 （w/L2 4MB 1333MHz FSB） 2.66GHz - $700
-- 5140 （w/L2 4MB 1333MHz FSB） 2.33GHz - $470
-- 5130 （w/L2 4MB 1333MHz FSB） 2GHz - $330
-- 5120 （w/L2 4MB 1333MHz FSB） 1.86GHz - $270
-- 5110 （w/L2 4MB 1333MHz FSB） 1.6GHz　- $230

ちなみにプロセサの価格体系自体は現Xeonと変わらないので、
Woodcrestでも同じようなシステム価格になると思われ。

ISSCC 2006にみるマイクロプロセサとディジタル回路技術の動向
http://pcweb.mycom.co.jp/articles/2006/02/23/isscc/

安藤氏が解説するとさすがに凄いな、これ…(;´Д｀)

Tulsaのキャッシュの話といい、9GHzの整数演算ユニットの話といい、Intelって結構地道に努力してるんだ。
この経験が、Merom／Conroe／Woodcrestにフィードバックされていると思いたい。

>>409さんの補足
・Paxville DP
−− 2.80 GHz （w/ 2x2M cache 800 MHz FSB） - $1,043

ひょっとしたら、Woodcrestではシステム価格が下がるかも。
プラットフォームは共通って話だし。

＃ 例によって、チップセットは共通だけどマザーの再設計が必要になるかもしれんが。

当然だろ…世界一の半導体メーカーだぞ

そうだな。その通りだ。
派手なアプローチが多いので、すっかり忘れてたよ。

MACヲタまだー♪？

>>413
いや、Paxville DPは現行チプセトのE7520（Lindenhurst）よ。
Dempsey＆WoodcrestはBlackfordになる。

ちなみにBlackfordではチプセトもメモリもソケットも新規になります。
Intel Socket 771 Unmasked
http://www.dailytech.com/article.aspx?newsid=946
The Future of DDR Memory is Serial
http://www.dailytech.com/article.aspx?newsid=350

システム価格に関してはFBDIMMがどの程度で推移するかで多少影響するかも。

おおう （汗
そっか、まだDempseyがあったんだ。
指摘サンクス。

intelがありとあらゆる面で優れてるが
キャッシュの密度、消費電力では他を圧倒してる気が

ｱｲﾑﾁｮｰﾉ

Launch of Intel's Santa Rosa notebook platform now expected in 2Q 2007, paper says
http://www.digitimes.com/systems/a20060303PB200.html

The launch of Intel’s Santa Rosa notebook platform, originally expected in the first quarter of 2007,
will not happen until the second quarter, according to sources in Taiwan cited by a Chinese-language
Commercial Times report today.

Santa RosaプラットフォームがQ2に延期。

Intel Developer Forum
http://www.intel.com/idf/us/spring2006/

来週3/7-3/9はIDF Spring 2006。
というわけで、漏れは今出ている情報に関しては深く考えないことにする（･∀･）

何故、MeromアーキではFP性能がいまいちかもしれない設計なのか、妄想説を捻出してみることにました。

// Meromは元は、Tejasデスクトップ時代のモバイルセグメントCPUとして計画されていた。
// YonahがPrescott相当のフィーチャを備えているのと同様、MeromはTejas相当の機能をもっているが、
// Tejasがキャンセルになり、急遽Meromの設計をDesktop/Serverでも使い回すことに…(;´Д｀)

// Tejas/NetBurstの後継としては、NehalemというSuper-NetBurstなアーキを計画していたが、
// これはTejasよりも前にキャンセルになっており、その後、Super-Meromなアーキの新Nehalemに計画変更された。


// + Meromではモバイル専用の省電力アーキという立場から、FPU/SIMDハードウエアへの投資は控えめで、
//　　Intがそこそこならいいじゃん、という方針で元々設計されていた。

// + Tejasキャンセル以降、Tejas/Nehalemの開発陣は、新Nehalemの開発に移った。
// 新Nehalemは、Meromから2年遅れくらいスケジュールなので、FP/SIMDは、Nehalem世代で拡張すればよく、
// Merom世代では急がなくてもよいという判断。

// + メディア演算性能は、将来的にはにはACCMPの小規模コアで大幅に延ばしたいから今はむしろ控えめでよいという考え。

// + Intelはプラットフォーム重視のマーケティングに乗り出し、Intelは965チップセット以降は、GPU利用に積極的。
// CPU内蔵のFP/SIMDは今後、実は重要じゃないかもしれないという考え。

AMDの次世代コアってどうなるの？

>>424
んなことしったこっちゃねーよ

>>425
×しったこっちゃねー
○すみません、私にはぜんぜん分かりません

ところで皆さんIntel Mac miniの値段を見て「x86採用で安くなる｣って妄想からわ覚めたすか？

>>424
今のところ、どうにもなってない。

The Case for the Reduced Instruction Computer (1980)
ttp://courses.ece.uiuc.edu/ece511/papers/Patterson.1980.CAN.pdf

最初のRISCの論文。
著者はあのPatterson教授と、Transmeta創始者のDavid R.Ditzel。

http://www.candc.or.jp/kensyo/2004nendo/prof_david_a_patterson.htm

MacBook Pro: Review
http://arstechnica.com/reviews/hardware/macbookpro.ars/1

>>424　ここはIntel。

AMDの次世代CPUについて語ろう 3次世代
http://pc7.2ch.net/test/read.cgi/jisaku/1138983969/204-

204 名前：MACオタ[sage] 投稿日：2006/03/04(土) 21:25:03 ID:9igVid/W
TheInquirerがK8の延命計画（の噂)を報じているす。
http://www.theinquirer.net/?article=30042
　・rev F - Santa Rosa (2006)
　　DDR2-800 サポート
　　メモリのRAS強化
　　Quad-core サポートのクロスバー回路
　　同クロックで10%程度の性能向上か？

　・rev G - Deerhound (2007)
　　1207-pin
　　Quad-core
　　新Pacifica
　　dual 64-bit FPU
　　48-bit物理アドレス，1GBページサポート

　・rev H - Cerebus (2xx/8xx) / Wolfhound (1xx) (2008)
　　2.6GHz HyperTransport & 3Dトーラス構成サポート
　　インタコネクト強化により16-socket(x4で64-way)サポート
　　6MB L3
　　RAS強化

>>423
■後藤弘茂のWeekly海外ニュース■
IDFでいよいよ公開「Meromアーキテクチャ」
http://pc.watch.impress.co.jp/docs/2006/0306/kaigai247.htm
>●強化された浮動小数点演算SIMD演算ユニット
>演算ユニット側では、SSE SIMD(Single Instruction, Multiple Data)演算ユニットが大幅に拡充された。
>4個の単精度(32bit)浮動小数点データで構成される128bit SIMDデータに対して、
>1サイクルスループットで1回の積和演算を実行できるようになった。
>つまり、オペレーション数では1サイクルに8浮動小数点オペレーションということになる。
>イスラエルチームのCPUは、BaniasからYonahで浮動小数点演算性能が改善されたが、Meromではさらに2倍に強化される。
>NetBurst系も2サイクルスループットなので、NetBurst系と比較しても2倍の効率となる。
>Intel CPUは、浮動小数点演算性能が弱かったが、Meromアーキテクチャではようやくこの部分が改良されることになる。

>>432
まあ、IDFの情報がまだ公開されたわけじゃないから落ち着いて待て。

次世代CPU「Conroe」の内部構成が明らかに
http://pc.watch.impress.co.jp/docs/2006/0307/idf01.htm

Power Mac G5の後継機種（Mac Pro?）はKentsfield搭載で決まりすね。

4 ALUはデマだったか…。IDF終わったら反省会やらなきゃ…(;´Д`)
なんかぱっと見K8に似てるな。

PreDecodeは投機ロード、Decodeの前のキューがあるのはMacroOPFusionのため?
この図じゃ古くさい集中型リザベは廃止になったことくらいしか分からん。
落ち着いて続報をまとう…(;´Д｀)

インテル(R) Core(TM) マイクロアーキテクチャーとともに始まる
電力効率、性能、デザイン性に優れたインテル・ベースのコンピューティング
http://www.intel.co.jp/jp/intel/pr/press2006/060308a.htm
・インテル(R) ワイド・ダイナミック・エグゼキューション：
　1 クロックサイクルで、より多くの命令を実行し、処理効率と電力効率を高めます。　
　14 段のパイプラインを使用し、同時に 4 つのフル・インストラクションを実行することができます

・インテル(R) インテリジェント・パワー・ケイパビリティー：
　個々のロジック・サブシステムに必要な時だけ、インテリジェントに電力を供給し、消費電力をさらに削減します

・インテル(R) アドバンスド・スマート・キャッシュ：
　共有型の 2 次キャッシュで、メモリートラフィックを最小限にすることで消費電力を抑制し、
　また、一方のコアがアイドル時の場合、コアのキャッシュすべてを利用可能にして性能を向上させることができます

・インテル(R) スマート・メモリー・アクセス：
　メモリー・レイテンシーを隠すことでシステム性能を上げ、メモリー・サブシステムへの出力時のデータ帯域の利用率を最適化します

・インテル(R) アドバンスド・デジタル・メディア・ブースト：
　128 ビット SSE、SSE2、および SSE3 インストラクションのすべての命令を 1 サイクルで実行させることができます。
　これにより、マルチメディアやグラフィックス・アプリケーションで広く使われているこれらの命令の処理速度を効率的に倍増させることができます

Spring IDF 2006 Conroe Preview: Intel Regains the Performance Crown
http://www.anandtech.com/tradeshows/showdoc.aspx?i=2713&p=1

AnandTechが早くもIDFで実演されたベンチスコアをネタに記事書いてる。

A = Intel Conroe 2.66GHz
B = AMD Athlon X2 2.8GHz

- benchName
A B A:B A:B(per cycle)
--------------------------------

- Quake 4 - r_useSMP=0
184.3 143.6 1.28 1.35

- Quake 4 - r_useSMP=1
238.4 207.5 1.15 1.21

- Half Life 2 - Lost Coast
147.6 112.8 1.31 1.38

- Unreal Tournament 2004
191.8 160.4 1.20 1.26

- F.E.A.R - Minimum Frame Rate
186 132 1.41 1.48

- F.E.A.R - Maximum Frame Rate
532 350 1.52 1.60

- Windows Media Encorder 9 with Advanced Profile
66 75 1.14 1.20

- DivX 6.1 - Unconstrained / Balanced Codec Settings
31 44 1.42 1.49

- iTunes
6.0.1.3 65 73 1.12 1.18

今後投入予定の次世代エンタープライズ・プラットフォームを紹介
〜 マルチコア・プラットフォームにより、高性能と優れた電力効率を兼ね備えた革新的なアーキテクチャを提供 〜
http://www.intel.co.jp/jp/intel/pr/press2006/060308b.htm
・超低消費電力プロセッサー「Sossaman（開発コード名）」は、ブレードサーバーやストレージ機器、
　通信機器を対象とし、出荷開始を来週に予定しています。

・「Dempsey（開発コード名）」は、インテル(R) Xeon(R) プロセッサー搭載の新しいプラットフォーム「Bensley（開発コード名）」向けの
　最初のプロセッサーで、今月末までに出荷開始する予定です。

・2006 年第 3 四半期には、インテルは Bensley プラットフォーム向けに、コンピューティング性能を 80％以上向上させる一方、
　消費電力を最大 35％削減 するプロセッサー「Woodcrest（開発コード名）」を投入し、Bensley プラットフォームを一新します。

・インテルの次世代仮想化技術「Directed I/O 向けインテル(R) バーチャライゼーション・テクノロジー（インテル(R) VTd）」は、
　I/O デバイスのバーチャル・マシンへの割り当てを可能にする I/O の仮想化を実現し、仮想化システムにより堅牢かつ高性能なプラットフォームを提供します。
　インテルはまた、インテル VT-d に対応した将来の製品の評価・設計を行う開発者向けの仕様を即時に提供すると発表しました。

【IDF】米Intel、新アーキテクチャに基づくマイクロプロセサのロードマップを明らかに
http://itpro.nikkeibp.co.jp/article/USNEWS/20060308/231945/?ST=ep1
2007年には、デスクトップ向けと同様に、4個のCPUコアを内蔵した「Clovertown」を提供する。
Clovertownの消費電力は、ハイエンド向けが120W以下、メインストリーム向けが80W、低消費電力版が40Wを見込む。

IDF Spring 2006 - Day 0 - Research, Development and Architecture
http://www.hardwarezone.com.au/reviews/view.php?cid=18&id=1837

IDF Spring 2006 - Next Generation Microarchitecture Revealed
http://www.hardwarezone.com.au/reviews/view.php?cid=18&id=1838

SSE1/2/3がすべて1cycleで実行できるってやばいな…（･∀･）
完全128bit化はよいとしても一体どういう実装してるんだろ?

>>432の記事のブロック図もかなり簡略化されてるっぽいし、
FPU/SIMD周辺はまだよくわからないね。
FPUポートのクラスタ内に4つめのALUが隠れてたりする可能性もすてきれないな。

各種ベンチはIntelのチョイスによるものだから、わりと得意系であつめてるんだろうが、
Coreマイクロアーキへの最適化が進んでないこともあるし、まだまだ楽しみだな。

それから、MacroFusionは単なるデコーダの負荷軽減用かとおもってたけど、
シングルサイクル実行のためとかかいてあるね。

Conroeいいね

>>441
ようやくSIMDがAltiVec並みになったってところか

一応Mac板なのに忘れてた…(;´Д`) >AltiVec

コンロ凄いな。AMDやばくね？

「なんでAMDじゃないんだIntelは糞」とか言ってた奴らがすこしはおとなしくなる情報をありがとう

スループットとレイテンシの区別がつかずに浮動小数点演算をレイテンシ1で実行できる
なんてトンデモ説を信じちゃうヒトがいないことを祈るばかりす(笑)

■後藤弘茂のWeekly海外ニュース■
Intelの次世代CPUアーキテクチャ「Core Microarchitecture」
http://pc.watch.impress.co.jp/docs/2006/0309/kaigai248.htm

Inside Intel Core Microarchitecture
ftp://download.intel.com/technology/architecture/new_architecture_06.pdf

Intel finally set to smash AMD in performance stakes
http://www.hexus.net/content/item.php?item=4843&page=4

PCMark - CPUベンチだと、
Conroe 2.66GHzがAthlon FX60 2.8GHzに対して20%増の性能。

ちょ、AMDヤバいんちゃいますの？
潰れんでくれよー。

A Detailed Look at Intel's New Core Architecture
http://www.pcper.com/article.php?aid=217

Intel's Next Generation Microarchitecture Unveiled
http://www.realworldtech.com/page.cfm?ArticleID=RWT030906143144

Core Microarchitectureの詳細と現行x86 Microarchitectureとの比較。

>>452-453
ナイスなソースをありがとう（・∀・）ｲｲ！

ようやくx86で使いこなしたくなるCPUが出た。ワクワク

>>MACオタ
>>inteler

BaniasもYonahもMeromもP6ベースなんです、という意見に対してどう思う？

>>456
CNETのインタビューで，全てを知りえる立場にあるMooly Eden氏が回答しているす。
http://news.com.com/2008-1006_3-6047173-2.html
　　-------------------------
　　Part of it is based on previous architecture and part of it looks forward. It
　　resembled (Pentium III) architecture to some extent, but (there are) a lot of
　　different features inside.
　　Can you give performance improvement based on the same architecture? Are
　　you taking things from the previous architecture? Yes. Did Yonah not take from
　　Dothan alone? Did Merom take from Yonah? Much less, but to call it Pentium III
　　architecture I believe is doing an injustice to the hundreds of people that delivered
　　Banias.
　　-------------------------
[MACオタ訳] 当たり前の話だけど，前世代のチップから引き継いだ部分もあれば，
新規に投入されたアイデアもあるってことだよ。確かにPentium IIIとアーキテクチャ
的に良く似ている部分はあるけど，内部的には全然違っているところも多々あるって
ことさ。
だいたい旧世代のアーキテクチャのままで，どれだけ性能が上げられると思う？
Pentium IIIのアーキテクチャを継承している部分があるかと聞かれれば，もちろん
イエスさ。DothanからYonahを開発する過程で新たに付け加えられた部分は全体
から見れば小さな変化だし，YonahからMeromでの追加も同じように全面的な刷新
って訳じゃ無い。でもBaniasを「P6アーキテクチャのままだ」って言うのは，開発に
携わった数百人のスタッフに対して失礼ってものじゃないかな。

Eden氏としてわ，結果としてIntelを救い，彼のキャリアを輝かしいものにした
Baniasにわ，相当な思い入れがあるようすね。

>>457
456じゃないけど、GJ!

Banias開発者に聞く、Intelの次世代省電力CPU技術 (2/2)
http://www.itmedia.co.jp/news/articles/0508/29/news008_2.html

>「Pentium IIIに対するBaniasの進化に対してDothanが同程度進化しているとすると、
>DothanからYonahへの進化はその数倍もの大きな差があります。
>YonahからMeromの進化も決して小さくはありませんが、DothanからYonahへの変化
>ほど大きなものではありません」

Banias〜YonahはP6アーキベース。
Merom以降はCoreアーキとして漏れは話を進めます。

Eden氏の主張なんてオタクにとっても一般人にとってもどうでも良いだろ。
今回のIDFでの新マイクロアーキの宣伝っぷりがその証明。

ALU幅倍増，パイプライン段数増加。。。なんてのわ，Northwood -> Prescottでも行われた増強
なんすけど，不思議なことにPrescottを新アーキテクチャと呼ぶヒトわ，いないす。

プロセッサアーキテクトの苦労が，知ったかぶりの素人どもに理解されるとわ限らない好例すね。。。

The PentiumR II/III Processor “Compiler on a Chip Compiler on a Chip”
Ronny Ronen, Senior Principal Engineer Director of Architecture
Research Intel Labs --Haifa
ttp://www.cs.tau.ac.il/~afek/p6tx050111.pdf

>Most significant, major improvement over P6 architecture ever
部下はPenM=P6ベースであるとﾊｷｰﾘ認めている模様（藁

>>2
このソースによりDothanのトランジスタ数が140Mではなく127MでFAであることが判明。
純コア部分のトランジスタ数でみても、Meromで大幅にジャンプすることが予想されます。

Pentium Mの父、David Perlmutter氏に尋ねる
http://pcweb.mycom.co.jp/news/2003/03/13/43.html

客観的に見てどうかってこととは別に、イスラエルチームを率いてきた
幹部達からすると「オレゴンが作ったものに小改良を施したもの」
として捉えられることに我慢ならない、ということなんでしょうな。

いやいや、アーキの詳細も公開されたことだし、今後は事業部としてもCoreアーキの方を
売り込んでいきたいだろうから、以降何事もなかったかのように一般向けメディアに対しても、
P6はPenMベースですっみたいな公式ソースがでてきたりしてな…（・∀・）

CeBIT06: Intel zeigt, wie schlecht Paxville ist
http://www.computerbase.de/news/hardware/prozessoren/intel/2006/maerz/cebit06_intel_paxville/

Dempsey、Woodcrest（&LV）のSpec概算グラフが公表されてる。

CeBIT06: Benchmarks vom Intel Merom
http://www.computerbase.de/news/hardware/prozessoren/intel/2006/maerz/cebit06_benchmarks_intel_merom/

同クロックのYonahとMeromのQuake 4ベンチ。

http://pcweb.mycom.co.jp/articles/2006/03/18/cebit8/

>ちなみに某メーカーの担当者が言っていたのだが、Conroeはオーバークロック性能が良く、
>30%程度のマージンがあるのだそうだ。

仮に 2.6GHz*1.3=3.38GHz とすると
以前出たXEの3.3GHｚは可能に思える。

>>465->>466
偽者乙。ソースはよいんだが、別の名前でやってくれよ。

Coreアーキについても例のごとく妄想混じりの認識がにちゃんねるや国内サイトを中心に広がってきたわけだが。
大体IDF説明用の簡略化されたブロック図そのまま読むなよと…。安藤氏の解説とかもかなりアレだし。
今回のBest解説賞はRealWorldTechですか?（・∀・）

まぁ、Meromの性能に関して諸説いろいろあるわけだが、
ぶっちゃけ、(P6）Banias→Yonahまで、コア自体は全く変わってないわけで、
それに比べれば、Yonah→Meromのコア変更は全然大きいわけで、
普通にIntelが公表してるようなものだけでも、纏めれば総合的に、20%うｐぐらいするっしょ。
元々、PenMはモバイルとして性能は割り切って開発されてたわけで、
その部分のネックを地味に潰していくだけでもかなり効果あるっしょ。

大体、メモリで何%、キャッシュ増で何%とかいってる世界で、
あれだけCore弄って向上しない方がおかしいと思われ。

つわけで、反省会は再来週くらいに予定（・∀・）
ざっくり漏れなりに考えてみた。

http://www.geocities.jp/andosprocinfo/wadai06/20060311.htm
http://www.geocities.jp/andosprocinfo/wadai06/20060318.htm


> 1.2 実行パイプライン
> 実行パイプラインは，演算系のパイプラインが3本あり，何れもALU，MMX/SSE，FP Moveを実行できる

→演算系命令ポートが3つの間違い。ポートの先には複数の実行ユニット(パイプ)、サブユニットがある。
命令ポートという概念はP6以降のIntelの伝統。

> 一般には，ストアのアドレスが求まった時点で，実行開始された後続のロード命令のアドレスと比較を行い，
> 一致したものがあるとそのロード命令とそれ以降の命令の実行を中断し，ストア命令が実行されてからロード
> 命令とそれ以降の命令の実行をやり直すという方法が用いられます。

→ 簡易的なストア追い越しはNetBurstやPenMでもあったはず。
今回はDynamic Alias Predictorを用いて動的予測をふまえてやっている模様。

> 1.5 Advanced Smart Cache
> 共通キャッシュ化により，これらの問題が解決すると述べていますが，
> 元々が手抜きで，やって当然という感じで，これもMarkitecuteです。

→ 他のハイエンドプロセッサの現状から判断しても進んでいる方なのに手厳しいですね。

> 前回のIDFでの発表では，L1$間のデータ転送が直接行える(Direct L1 to L1 cache transfer)という記述があったのですが，
> 今回の発表では触れられていないし，ブロック図にもそのようなパスは存在していません。PCWebに書いたように，
> この機能はおかしいなと思っていたのですが，案の定，今回の発表では無くなっていました。

→ 例のbig/little endianなブロック図にちゃんと⇔が書かれてる。
　　前回のIDF時点ですでにテープアウトが済んでいたので、そもそも嘘の発表なんてするわけないが。

> 先週紹介したIntelのCore MicroarchitectureはPentium 4のNetburstアーキと比べると1サイクルあたりの性能が高く，
> AMDのAthlon/Opteronアーキにひけを取らないと思いますが，低めのクロックで２０％の差を付けるというのは若干出来すぎで，
> これらのアプリでは，SSE演算を2サイクルから1サイクルに改善した点と，DDR2-667のメモリバンド幅が効いているように思われます。

→ 普通に考えてCoreの方がK8よりもワイド。SPECベンチ登録後の安藤氏の反応が楽しみ（・∀・）

アリスソフトのオリジナルiPod nanoモデル
http://www.alicesoft.com/user/ipod/index.html

ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━ !!!!!

>>471
　　-------------------
　　→ 例のbig/little endianなブロック図にちゃんと⇔が書かれてる。
　　-------------------
ブロック図わ，あくまで簡略図すから，L1-L2間の転送を平行に2本書くのをサボっただけだと思うす。
ただ，安藤氏の方も勘違いがあるかと思うす。
http://pcweb.mycom.co.jp/column/architecture/021/
　　===================
　　一方、普通の作りでは、自コアの1次キャッシュをミスすると共用の2次キャッシュにアクセスし、
　　相手コアの1次キャッシュにデータがある場合は、Inclusion Cacheであれば2次キャッシュにヒットし、
　　そこからデータが読まれる。わざわざ、直接転送と言っているので、この2次キャッシュからの転送に
　　比べてメリットがなければならない
　　===================
これわ，あくまでL1キャッシュがPOWER4/PPC970のようにwrite-throughの場合す。細かい性能アップに
気を使うIntelの伝統から考えてもL1わcopy-backすから，L1間のキャッシュ整合チェックやデータ転送
のための直結バスわ，有効というより必須のレベルということになるす。
基本的にIntelやAMD(あえて付け加えると，かつてのMotorola)わ，ボリュームの出るプロセッサを設計して
いる関係でIBMのように「いかに設計コストをケチるか｣という観点わ優先度が低いすから，わずかでも性能
向上になると判っている周知の技術わ，当然のように組み込んでくるすね。

思えばIBMのケチケチ設計の最悪の例わ，POWER4/PPC970のレイテンシ2の依存整数演算す。
Stream Benchmarkで有名なMcCalpin氏の言でわ，「依存命令が2つのパイプラインのどちらを流れているか
を区別して，レイテンシ1で実行可能な場合はそうする。。。という選択もあったが，それほど性能わ変わらない
ので止めた｣とかいう話すけど，この辺がIBM製のプロセッサが看板通りの性能が出ない要因だと思うす。

1次キャッシュを1MBぐらいにすれば、すげえ性能よくなるんじゃね？
俺って天才？

>>475
　　---------------
　　俺って天才？
　　---------------
"PA-RISC"で検索してみると良いかと思うす。

いや、マジレスされましても…。

ところで、x86やPowerPCで、一次キャッシュをMB単位まで増やしたとしたら、どれぐらい
性能向上が見込めるすかね？

てか、Direct L1 to L1 cache transferって、Yonahから既に導入されてたような気がしたが・・・
外部バス使わないって意味で。。。

そろそろ誰かこのおっさんにインタビューしてくれ
ftp://download.intel.com/pressroom/images/bios/perlumuttera.jpg
ftp://download.intel.com/pressroom/images/bios/perlumutterb.jpg

>>479
http://pcweb.mycom.co.jp/news/2003/03/13/43.html

もう少し最近のものすけど，英文
http://www.tgdaily.com/2005/11/08/q_and_a_intel_dadi_perlmutter/index.html

>>252 それは知ってる。つーか、自分が463でもリンク張った。
>>479はCore Microarchitecture発表以降で、って意味ね。

1行目のレスアンカーは>>252じゃなくて、>>480ですた。
>>481 そこは知らんかった。乙

>>475
一次キャッシュを大容量化すると、クロックがあがらなくなる
あるいは、一次キャッシュのレイテンシが増える

MacではPure VideoとかAVIVOとか使えないの？
QuickTime経由とかで使えればいいと思うんだけど。

記事読んでも今ひとつ意味が判らないすけど、この写真にPowerBookのバッテリが写ってるすか？
"Apple notebook could end up using AMD Turion"
http://www.theinquirer.net/?article=30545

GPUの汎用化が進んでいると言われているすけど、
GPUで動画のエンコードや複雑な計算ができるようになるのはいつ頃すか？
DirectX 10世代？

GPUって、グラフィックス以外は、あんま性能でないらしい
本命はCPUのマルチコアじゃないかな？
4コアになると、単精度は100GFlops超えるし

4コアか…。
Kentsfield搭載Macっていつ頃出るんですかね。＞MACオタ、intelerさん

xtremesystesm掲示板の投稿によると、Mac miniにMeromのES品を載せて見たら、ちゃんと動作したそうす。
http://www.xtremesystems.org/forums/showthread.php?t=91758
秋にMeromがリリースされたら、お手軽改造ブームの再来になりそうすね(笑)

最新のルーマー情報によると、
Conroeが9月。
Meromが10月 or 11月。
Kentsfieldが1月だ。

あとは、Appleの判断次第で同時に出すか、何ヶ月か遅れてでるかだが…。
ちなみにKentsfieldはVistaのリリース月にあわせている模様だ。

617 名前：MACオタ[sage] 投稿日：2006/03/31(金) 17:16:25 ID:1E6U8MQb
OEM向けにConroeのES品が出回り始めたらしいす。xtremesystems掲示板に投稿されたConroe/2GHzの
Sandra multimediaベンチマークの結果す。
http://www.xtremesystems.org/forums/showpost.php?s=959eaadecf76016346dbf39bf50342a3&p=1364871&postcount=234
参考までにAthlon64 FX-60の結果
http://www.hothardware.com/image_popup.cfm?image=big_sanmmfx60.png&articleid=767&t=a
・Sandra CPU Multi-Media Benchmark
　　　　　　　　　　　　　　Int　　　　　FP
Coroe/2.0GHz:　　　　108162　　59254
Athlon64/2.6GHz:　　　49557　　53865


618 名前：MACオタ[sage] 投稿日：2006/03/31(金) 17:19:33 ID:1E6U8MQb
同じくxtremesystems掲示板よりFutureMarkのサイトに登録されたMeromの3DMarkの結果す。
http://www.xtremesystems.org/forums/showpost.php?s=8a794a746edc948bfe89ad303a06b431&p=1365564&postcount=297



619 名前：Socket774[sage] 投稿日：2006/03/31(金) 17:39:32 ID:mL5kDraE
ttp://www.xtremesystems.org/forums/showpost.php?p=1365564
いらんパラメータは抜くがよいぞ

----

しかし、せっかくサンプル入手してるのに、なんでこの手のオタクってSandraとかPIとか
今時現実に即してないベンチばっかり測定するんだろうなぁ…(;´Д｀)

ttp://www.xtremesystems.com/modules.php?op=modload&name=News&file=article&sid=655&mode=thread&order=0&thold=0

同じくMeromのSuperPI(mod)スコア。
- [email protected]

>>487
x965チップセット世代からは、IntelもGPU利用に積極的みたい。
Intel Clear Video Technologyでは、HW支援のエンコードなどができる模様。
漏れは詳細はフォローしてないので、あとは自分で調べてみてくれ。

Intel Clear Video Technology
http://wwww.vr-zone.com/index.php?i=3239

>>453のReal World Techの序盤部だけへなちょこ要約してみた(後半は面倒になったのでやめた)。
多分、Intel公式からそのうち論文と最適化マニュアルでもっと正確な情報も入手できるだろうし、間違いの指摘などはいりません。

Intel's Next Generation Microarchitecture Unveiled
By: David KanterUpdated: 03-09-2006
-----------------
*** Introduction

Intelの最新のマイクロアーキはIsraelで開発されたYonahコアであるが、
このマイクロアーキは、P6の設計に由来する。
IntelのMerom-Basedコアは様々な名称(NGMA等)で呼ばれていたが、
Coreマイクロアーキテクチャと命名された。
MeromはLaptop, ConroeはDesktop, Woodcrestは、1S-2Sのサーバ向けのヴァリエーション。

*** Rounding the Dual Core (Wood) Crest
Chip Multi-Processing (CMP)の真のの利益はキャッシュコヒーレンシの効率化である。
Coreにおいては、L1Dキャッシュ間でデータの直接転送が可能だが、
Intelのアーキテクト達は、この詳細については語らなかった。
(図1は、Yonah, Core, Dempseyのシステムの大まかな比較を示す)
ttp://www.realworldtech.com/includes/images/articles/merom-1.gif

Coreでは、YonahのCMPアプローチを継承すると同時に、Dempseyの帯域に近づいている。
Intelは、Woodcrestをまずearly-Q3にリリースして、それからConroeをQ3中に、Q4にMeromを出荷するだろう。

*** Where Ever I Merom
Coreマイクロアーキの概要。
dual core, 64 bit, 4 issue moderately pipelined out-of-order superscalar。
36bitの物理メモリと48bitの仮想メモリ、すべてのIntel *Tsのサポート(※HTはないだろ)。
各コアが32KB L1I + DP 32KB L1D キャッシュをもつ。4MB L2は共通。
クロックは現行で最大3.0GHz。しかし、おそらく3.33GHzまで上がるだろう。

TDPは Woodcrest 80W, Conroe 65W, Merom 35W。LV Woodcrestは40W。

図の説明。
図2はCoreのブロックダイアグラム。
色分けの説明。紫は、FrontEndにおける命令フェッチと、分岐予測。オレンジは、x86 → uop への変換ブロック。
クリーム系?の色は、uopのための内部バッファと、スケジューリング/OOOブロック。青は実行ユニット。緑はメモリシステム。
灰色はプログラム側からみた実際のレジスタファイルの状態を示す。
ttp://www.realworldtech.com/includes/images/articles/merom-2.gif

図3, 図4は比較用のYonahアーキ, Pentium 4(NetBurst)アーキのブロック図である(Coreの図2より若干詳細度が落ちる)。
ttp://www.realworldtech.com/includes/images/articles/merom-3.gif
ttp://www.realworldtech.com/includes/images/articles/merom-4.gif

各コアについて、1cycle当たりの命令フェッチサイズは、少なくとも160bit以上(Intelは正確なフェッチサイズを明らかにしなかった)。
※後藤記事では、6つのx86命令をフェッチとのこと。

- 以下、各ステージの帯域
Fetch … 160bit+ (x86命令 6相当?)
Decode　… 1+4 (complex+simple) x86命令をデコード可。
Decode … 4+3 uopsを発行。
Rename & Reorder … 4 uops
Dispatch … 6 uops
Retire … 4uops

すべてのステージでPen4やYonahより遥かに広帯域。
以後詳細に入ります。

*** The Front End (4/11)
Coreマイクロアーキは、P6やPen4より遥かにワイドである。図4は、Intelマイクロアーキテクチャの
Fetch/Decodeの詳細な比較を示す。Intelは正確なフェッチ帯域をあきらかにしなかった。
しかし、平均のx86命令長が32bitであることからして、少なくとも5命令を毎サイクル
フェッチできるだろう。これらの命令がPreDecodeとFetchBuffer(Instruction Que)に送られる。

FetcheBufferは、素のx86命令のみではなく、命令長・デコードの境界についての情報も含んでいる。
FetchBufferは、少なくとも10命令以上を格納できる(Intelは正確な数は明らかにしなかった)。
萎え要素だったTraceCacheは、4つのx86デコーダに置き換えられた。3つのSimple Decoder各々が、
x86命令の中で単一のuopに置き換え可能なものを処理する。一方、Complex Decoderは、
1-4uopsを生成するx86命令に対してを取り扱う(したがって、Decodeパターンは4-1-1-1である)。
MicrocodeSequenserは、先の設計と同様、4より多いuopを生成するx86命令に対してデコード、
もしくはアシストするためにある。Yonahのように、全てのSSE命令を単一のuopの生成によってSimple Decoderが
取り扱うことが可能である。

さらに、図4が示す通り、Intel Core FrontEndはMacro-op Fusionと呼ばれる新しいフィーチャを導入する。
Intelの場合、内部命令がuopsと呼ばれ、また、x86命令はMacro-opsと呼ばれる。
Macro-op Fusionは、Decoderに2つのMacro-opを単一のuopへと結合させる。
特に、x86 compare/test命令とx86 jump命令とが単一のuopに融合される。
また、各どのデコーダもこの最適化を行うことが可能だが、各cycleにつき、(全体では)1つのMacro-op Fusionのみを
行なうことが可能である。とどのつまり、max issue bandwidthは 4+1 x86inst/cycleである。Macro-op fusionは、
取り分け非常に一般的なプログラミングであるif-then-elseステートメントに上手く適合する。Intelはコメントを控えたが、
いくつかの推測ではMacro-op fusionは、uopsの数を10%削減することを示している。

Macro-op Fusionの利点は容易に理解できる。uops数の削減が、2つの方法でパフォーマンスを改善もたらす。
第1には、より少数の命令実行で済むということであり、それは性能向上に直結する。第2には、scheduling windowが
プログラムを一度により効果的に検査することができ、より命令レベル並列性(ILP, Instruction Level Prallelism)を見つ
けることができるため、out-of-order実行がより有効になることである。もちろん、これらの利点は、uop-fusionからの
利点に非常によく似ているが、命令の異なるクラスに対して改善している。。恐らく最も皮肉なことは、いくつかの点で、
Macro-op fusionとuop-fusionとがx86プロセッサを、事実上よりCISC-likeにし、よりRISC-likeでなくしているということである。

Coreマイクロアーキの分岐予測は、多数のよくある予測器を用いて、命令フェッチユニットの内部で発生する。
Pentium Mベースの設計では、Pentium 4式の従来型Branch Target Buffer(BTB)、Branch Address Calculator(BAC)、
Return Address Stack(RAS)を備えていたが、また、2つの新しい予測器も備えていた。Loop Detector(Loop Detector, LD)は、
正確にループの脱出を予測する。また、Indirect Branch Predictor(IBP)は、大域的な履歴に基づいて分岐先を選択し、
算出されたアドレスへの分岐を支援する。Coreマイクロアーキでは、これらの予測器の全てを使用しながら、
新しいフィーチャも加わっている。先の設計では、得られた分岐が、常にパイプライン内へシングルサイクルのバブルを挿入していた。
Coreマイクロアーキでは、分岐先予測器と命令フェッチの間にqueueが加えられたことによって、殆どこれらの泡を隠蔽することができる。

六行ぐらいに要約してくれ。

Spring IDF 2006: Introducing Intel's new Core processors
ttp://www.anandtech.com/tradeshows/showdoc.aspx?i=2711&p=4

>Both AMD and Intel have announced that they would have quad-core processors in 2007,
>however Rattner mentioned that there's no reason to expect 8-core processors in 2008
> but rather further improvements on the ILP level to each one of those 2 or 4 cores.

IDFでRattner氏がこのような発言をしていいた。

2007年までcoreは倍々で増えることになるが、8coreよりもより高ILPを実現したcoreが優先とか…（・∀・）
Nehalem世代で更に高IPCよりの改善されると考えてよさげかな。

SMTを何とか命令に組み込む事って出来ないの？

殆どのステージで1命令分帯域が増加しただけといえばそれまでだな。

P6→Core
-----
- Fetch
128bit → 160bit+

- Decode
1+2 uops → 1+3 uops (complex + simple

- Decode (issue
4+2 uops → 4+3 uops (complex + simple

- Rename & Reorder
3 upos → 4 uops

- Dispatch
5 uops → 6 uops

- Retire
3 uops → 4uops

- Execution Units (超適当 含LS, SIMD)
P6 5
Banias 7
Yonah 9
K7/K8 9
NetBurst 7
Core 11
Ita2 16

>>500
http://pcweb.mycom.co.jp/articles/2006/03/08/idf2/001.html
>2006年はデュアルコア普及の年となり、45nm製造プロセスへと移行する2007年にはクアッドコアが見えてくる。
>となると、2008年にはさらに倍に増えるのか……という期待が高まるが、メニイコア時代においても1つのコアや
>1つのスレッドを重視するという姿勢は変わらないため、「おそらく2008年の倍増はないだろう」とRattner氏は述べた。

日本語でもあった。メニィコア時代でもシングルスレッド性能は重視するらしい。

異なる種類のコアを集積した（ヘテロジニアスな）プロセッサは、出るとしても当分先になりそうすね…

Intelの偉い人が、
「コアがヘテロジニアスになることはあるかもしれないが、命令セットはホモジニアス性を保つ」
とか言ってたような気がするけど、ソース忘れた。

Merom 2.0GHz vs Yonah 2.16GHz
ttp://www.computerbase.de/news/hardware/prozessoren/intel/2006/april/neue_benchmarks_intels_core_duo_merom/

Coreスレから拾ってきた。ソースはxtremesystemsやつか…。

ラトナーのトーンが変わってきてる。

http://pc.watch.impress.co.jp/docs/2004/1130/kaigai136.htm
Rattner氏 「5年後には、多分、100コア以上が視野に入ってくるだろう。」
　　　　　　　　　　　　　　　　　↓
http://pc.watch.impress.co.jp/docs/2006/0310/config096.htm
Rattner氏 「いたずらにコアを増やしていく方針はない」

>>504
http://pc.watch.impress.co.jp/docs/2005/1110/kaigai222.htm
「我々はホモジニアスなISAにフォーカスしている。ミクスド命令セット
　アーキテクチャは、すでに並列プログラム化のために複雑な状況に
　なっているプログラム側に、さらに余計な複雑性を加えてしまうと考えている。
　ただし、ホモジニアスフレームワークの中で、特殊化と最適化をして行く。
　おそらく、単一命令セットアーキテクチャの、ミクスドプロセッサコアになるだろう」

>>506
だよねぇ（・∀・）

ACCMPの論文みても、普及しても、
現在のSIMDのような位置づけ(小コア)にしかなりえなそう…。
やっぱメニィコアは難しいか…。

それはそうと、表スレのConroeコードネーム初出時の過去ログみたら泣けてきた…(ρ_;)
http://itl.jisakuita.net/next_generation_cpu/1076749130.html#R310

ぶっちゃけ、GPUが凄い勢いで進歩していって色んなことができるようになると、
ヘテロジニアスマルチコアは必要なくなるような希ガス

http://pc.watch.impress.co.jp/docs/2006/0314/kaigai251.htm
「（many-coreに対して）AMDも具体的に設計を進めているというより、まだ研究の段階だろう」
　　　　　　　　　　　　　　　　　　　　　　　　　＋
>>457の、キャッシュの重要性やMacro-op fusion等の新技術について説く、Eden氏のインタビュー


この２つから、ラトナー氏の発言が変化してきた理由が推測できる。
・ まだまだメニイコアに向けての技術（トランザクショナルメモリや
　広帯域バス、開発環境・ミドルウェア等々）のメドがつかない。
・ Eden氏をはじめ開発サイドからTLPよりもILPの重要性を訴えかけられた。


でもNehalemやGiloが上手くいかないようなら、また「100コア100コア」言い出す予感。

Intelの言う「100コア」とかってのは、

・中央に、それなりに性能の高いコアを四つ〜八つぐらい配置
・周辺に、CellのSPEみたいなのを多数配置

って感じすか？（ただし命令セットは両コアともx86）

>>511
http://pc.watch.impress.co.jp/docs/2006/0307/idf01_04.jpg
このイメージだとCellと逆で、あくまで汎用コアが主で特定コアはおまけみたいな扱いだな。

（デッドロックやリソース競合や負荷分散を考慮した）スレッドのスケジューリングは
神様が勝手にやってくれるという前提で初めて成り立つメニイコアの薔薇色未来。

共有メモリをやめてメッセージパシングにするとか
共有メモリでも、トランザクション式でメモリの整合性をとるとか
メニイコアを、プログラミング的にもハードの実装の面でも
簡単にする方法はいくらでもあると思う

現行のiMacって、プロセッサをConroeに載せ替えられますか？
あと、ビデオカードをアップグレードできますか？

その二点が気掛かりで、購入できずにいます。

>>515
前者は不明。前例ないし。Meromに乗せかえられたって話ならあった。
後者は無理。カードじゃなくオンボードだし。

ありがとう

>>516
ttp://www.apple.com/jp/imac/whatsinside.html
>ATI Radeon X1600（PCI Express対応）

PCI Express接続だからといってオンボードじゃないとは限らないが……実際どうなってるんだろう。
拡張したいのなら、大人しくPower Macの後継を待つのが吉か……

>>518
いやだからオンボードだって
ttp://pc.watch.impress.co.jp/docs/2006/0117/imac01.htm

PowerMacのIntel版はConroe待ちって事なら、
それまでの間に、
ある程度の拡張性を持たせた、Core Duo搭載の、小さめのデスクトップ出してくれないかな。
miniはminiでいいけど、ノートよりスペック控えめっていうんじゃやっぱりなあ。
iMacは中いじれなくなったし。

Intel preps quad-core mobile chip, new CPU architecture for 2008 - analyst
http://www.tgdaily.com/2006/04/14/intel_quad_core/

According to McGregor, Intel is also planning a quad-core mobile processor,
"but [the company] is providing few details" at this time. He indicated that this processor may be
introduced in the not too distant future and in fact may be a processor that is compatible with
the "Santa Rosa" platform

Quad-Coreのモバイルプロセッサが意外に早く登場するかもしれない模様。
早ければSanta Rosa platformベースに乗る模様。

現時点である情報での登場時期まとめ。

-- May
Dempsey (NetBurst-based, DP Server 5000 series)

-- Jul
Woodcrest (Woodcrest, DP Server 5100 series)

-- Sep
Conroe (Conroe, Desktop)

-- Oct-Nov
Merom (Merom, Mobile)

- 2007
-- Jan 2006
Kentsfield (4-core MCM, Allendale-die*2, XE-Desktop)

- Q4 2006 - Q1 2007
Clovertown (4-core MCM, Allendale-die*2, DP Server 5100 series)

- 2007
Tigerton (4-core, dedicated-interconnect, MP Server 7000 series)

- 2008
Dunniungton (4-core, dedicated-interconnect, MP Server 7000 series)
Tukwila (4-core, CSI, IA64 Server)

-2009
Paulson (4-core+, CSI, IA64 Server)

Jan 2006 -> Jan 2007

なお、超多忙のため、書き込み頻度がこれから大幅に落ちるのでよろしく。

>>515
Conroe’s Incompatibility Issues with Contemporary Mainboards Revealed
http://www.xbitlabs.com/news/cpu/display/20060202133551.html

現行マザーではConroeは動かないと思われ。
Intel 965 & VRM11 な新マザー待ちかと。

ConroeとConroeEXは何が違うのですか

2 coreで出たとして、クロックとFSBの違い、
それから省電力機能のかかりが弱いとかくらいで中身は変わらないんじゃないの?

// 漏れはKentsfieldまでXEはでないだろう派だけど。

Intel Woodcrest is an 80W part
http://www.theinquirer.net/?article=31131

- Cloverton xxxx / x.xxGHz / 4+4MB L2 / 1066MHz FSB / 4 core
- Woodcrest 5160 / 3.00GHz / 4MB L2 / 1333MHz FSB / 2 core
- Woodcrest 5150 / 2.66GHz / 4MB L2 / 1333MHz FSB / 2 core
- Woodcrest 5140 / 2.33GHz / 4MB L2 / 1333MHz FSB / 2 core
- Woodcrest 5130 / 2.00GHz / 4MB L2 / 1333MHz FSB / 2 core
- Woodcrest 5120 / 1.86GHz / 4MB L2 / 1066MHz FSB / 2 core
- Woodcrest 5110 / 1.60GHz / 4MB L2 / 1066MHz FSB / 2 core
- Woodcrest LV 5148 / 2.33GHz / 4MB L2 / 1333MHz FSB / 2 core

Intel Kentsfield Has 2 x 4MB L2 Cache
http://www.vr-zone.com/?i=3559
The successor to Kentsfield, a Quad Core processor slated for later date will have 8MB of shared L2 cache.

Kentsfield（MCM）後継として、Shared Cache構成のQuad Coreを計画しているようだ。

Mac miniにMeromを載せて動かしたというレポートがあるそうですが、
現行のIntel iMacにMeromを載せ換えることも可能すかね？

仮に互換性があったとしても、BIOSだかEFIだかのアップデートが必要になるんじゃないの。

Intel Woodcrest to ship in June, Conroe July, Merom August
http://www.theinquirer.net/?article=31316

各所で取り上げられているが、
Woodcrestが6月
Conroeが7月
Meromが8月
にそれぞれ前倒しされました。

The Intel word of the day is....
http://www.theinquirer.net/?article=31323

Intelの真のQuad-Core製品(1chip, 4core)は、Bloomfield(Bloomfield)というコードネーム。
Busも高速になりKentsfieldの弱点が改善される。

// "Core"ベースか"Nehalem"ベースかはこの記事では不明。
// もし"Core"ベースだとするとCSIではないのかも。
// Bloomfieldは、>>274に書いてある通り、"Nehalem"世代という情報がずっと前にあったし、
// 漏れは1chip, 4core世代から"Nehalem"で殆ど統一されるプランだと解釈しているけどな（・∀・）

Woodcrestが6月か…。PMG5が6月にいきなり発表されちゃうってのもアリかねえ。WWDCは八月だけど。

Core, Nehalem, Gesher.
http://www.xbitlabs.com/news/cpu/display/20060428162855.html

シェア奪回を狙うIntelのプラットフォーム戦略
http://pc.watch.impress.co.jp/docs/2006/0428/hot422.htm

今後は2年ごとにシュリンク版と新マイクロアーキが登場のご予定。

2006 "Core"
2007 "Penryn"
2008 "Nehalem"
2009 "Nehalem-C"
2010 "Gesher"

// これまた、公式資料がうまくまとまってなさげ。
// 多分、従来の情報通り、Penrynはモバイル用だけのコードネームで
// デスクトップのConroeシュリンク版はRidgefield。
// Nehalem, Gesherはよくわからないが、やはり従来の情報どおり同一アーキテクチャの
// 製品ファミリの総称コードネームということで解釈しておかないと脳内DBが整合性とれないな（・∀・）

かなり憶測。

2006 "65nm Core" Merom/m, Conroe/d, Woodcrest/xd, Clovertown/xd, Tigerton/xm
2007 "45nm Core" Penryn/m, Ridgefield/d, Harpertown/xd, Dunnington/xm
2008 "45nm Nehalem" Bloomfield/d, Granestown/xd
2009 "32nm Nehalem"
2010 "32nm Gesher" (Gilo?/m)

>>530
Meromは、Yonahとピンコンパチなので動く可能性は高いわけ。

Technology@Intel Magazine
Inside IntelR Core? Microarchitecture:
Setting New Standards for Energy-Efficient Performance
http://www.intel.com/technology/magazine/computing/core-architecture-0306.htm
http://www.intel.co.jp/jp/developer/technology/magazine/computing/core-architecture-0306.htm 日本語

Intel公式からすでにCoreマイクロアーキの解説がでていた。
内容はIDFで解説したやつとほとんど同じ水準。
あとは最適化マニュアルくらいしか公式の詳しい解説出てこなそうだなぁ。

>>460
Intel P6 - Wikipedia, the free encyclopedia
http://en.wikipedia.org/wiki/Intel_P6

Intel Core Microarchitecture - Wikipedia, the free encyclopedia
http://en.wikipedia.org/wiki/Intel_Core_Microarchitecture

wikiの中の人も "P6" = P6〜Yonah という解釈のご様子。

>>537
Intel Core搭載iMacハードウェアレポート
http://pc.watch.impress.co.jp/docs/2006/0117/imac01.htm

レスが手抜きすぎた。
もともと現行iMacはi945GMなので元々Conroeは動くわけなかった。
MeromならBIOSとかの変更は必要かもしれないが動いてもおかしくなかった。

でも電源がらみの話は、製品リリース1ヶ月まえくらいになってから
突如無理とかいうのがよくあるので安心はできない。

それとは別にConroeは電力管理のレンジや粒度が細かくなるため、
デスクトップでも現行Pen4/D/XEマザーのVRMでは対応不可ということだった。

×Granestown → Gainestown

// 最近、文章からなにからめちゃくちゃだなぁ…(;´Д｀)
// ネタはたくさんあるのだが、忘れないうち書き込みしようと思って焦りすぎたわ（・∀・）

Intel’s hurry to launch Woodcrest, Conroe and Merom not impressing industry, but neither is AMD’s AM2 platform
http://www.digitimes.com/mobos/a20060428PR213.html

>>532今回の前倒しに関して台湾ベンダーは冷ややかな反応のご様子。

i975X Based Mainboards Acquire Conroe Support.
http://www.xbitlabs.com/news/mainboards/display/20060425175704.html

i975Xは、Conoreをサポートしている模様。
よくよんでないけど、マザーボードベンダーが、
Conroeサポートの改良品マザーボードを準備中みたい。

New Launching Schedule for Core Microarchitecture Based Processors.
http://www.xbitlabs.com/news/cpu/display/20060428155928.html

Woodcrest 6/26
Conroe 7月の第一週から第三週
のlaunchだって。通例に従って、XE版がもっとも先行する模様。

// 結局、2core XEでるのかよ…(;´Д｀)

intelの975XマザーのConroeサポートなリビジョンはもう販売されて始めてるみたいね。

クワッドコアから、全部ネハーレムってのはないだろ
新コアで、conroeよりダイサイズが大きくなるわけだから

Intel Nehalem : Premieres Informations 07-06-2005 13:15:30 - Samuel D.
http://www.x86-secret.com/index.php?option=newsd&nid=887

Nehalemは4 coreがベースというのはかなり以前からいわれていて、
あまり変わった気配もなさげなんだよな。

65nm Meromで150sqmmくらいなんだから、
45nmならMerom*4+CSIという構成でも、200mm以内に収まるだろう。
それから+αの部分がどれくらい食うかかだけど、Nehalem世代ではPenM→Meromのような
大幅な実行ユニットの増加などはないと思っているので。。

？ P6 P7 P8 ？
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2748

Woodcrest/Cloverton　→ Harpertown@2007H2
Bensley/Greencreek → Stoakley@2007H2

2007 H2 / Tigerton / Dual Core Intel Xeon 7xxx
- 4 core (mcm?) / 65nm / MP Server / Canelandプラットフォーム / Clarksboroチプセト or OEMチプセト / dedicated interconnect

2007 H2 / Harpertown / Dual Core Intel Xeon 5xxx
- 4 core (mcm?) / 65nm or 45nm? / DP Server / Stoakleyプラットフォーム / Seaburgチプセト /

2008 / Dunnington (Xeon MP)
- 4+ core (mcm?)/ 45nm / MP Server / Canelandプラットフォーム / Clarksboroチプセト, OEMチプセト/ dedicated interconnect

http://www.mshk.com/hk/windowsserversystem/branchoffice/docs/PT101_Herbert_Hon.pdf　[元ソース消失]

>>547
内容は濃いが、Conclusionとか所々つっこみどころが多いな今回のAnandTech解説は。

Yonah→"Core"で80%近くアーキ設計と回路設計をやりなおしたらしいね。

>>548
そのPDF､googleにHTML版が残ってるす。
http://72.14.207.104/search?q=cache:0d1HGo5N42cJ:www.mshk.com/hk/windowsserversystem/branchoffice/docs/PT101_Herbert_Hon.pdf+PT101_Herbert_Hon.pdf

SPECint_rateのスコア

system procname cores chips cores/chip base peak
-----------

TYAN Thunder K8SD Pro (S2882-D), AMD Opteron(TM) 285 4 cores, 2 chips, 2 cores/chip 69.2 79.6
http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060220-05637.html

TYAN Thunder K8QW (S4881), AMD Opteron(TM) 856 4 cores, 4 chips, 1 core/chip 79.7 90.5
http://www.spec.org/cpu2000/results/res2006q2/cpu2000-20060321-05802.html

Dell PowerEdge 2950 (3.73GHz Intel Xeon processor 5080) 4 cores, 2 chips, 2 cores/chip (Hyper-Threading Technology enabled) 80.5 81.0
http://www.spec.org/cpu2000/results/res2006q1/cpu2000-20060219-05624.html

>>333のDempsey 3.2GHzスコアは70.0だった。
70.0 *( 3.20GHz / 3.73GHz ) = 81.6
になるんで、殆どまんまスケール計算で一致するわけ(ここでは特に意味なし)。

今度はSPECint(rateじゃないやつ)のDempsey 3.73GHzのスコアがこれ↓
ProLiant DL380 G5 (3.73GHz, Intel Xeon Processor 5080) 1 core, 1 chip, 2 cores/chip (Hyper-Threading Technology disabled) 1764 1771
http://www.spec.org/cpu2000/results/res2006q2/cpu2000-20060320-05779.html

で、例の+52%計算を便宜上すると、
@SPECint Woodcrest 2.93GHz score = 1764* 1.52(+52%) = 2681(est.)
というかなりすごいスコアが。以前の推定計算より、同じプラットフォームなので良い線いってると思う。
しかも、共有キャッシュがSingleThreadでは良い方向にはたらくので、実際はこれより上のスコアもありうる。

ttp://www.aceshardware.com/forums/read_post.jsp?id=115162890&forumid=1

In short what I gathered from a first look:
- the FPU's functional units are widened to 128 bit, number is the same as in K8
- there are 128 bit uOps as well as 64 bit ones
- portions of the functional units might work together or independently (e.g. two 64 bit FMULs executed in parallel in one FU)
- would still work with present 3 decoders then

Hammer-Infoにも貼られてた、AMDの特許のやつ。

FPUを128bitで実装して、128bit用upsで64bit演算が2つできる。
K8L(>>387)でこれが採用されたとすると、128bitという点では"Core"に追いつくにしても、
FPユニットの数は全くor殆どかわらんだろうから、ﾔﾊﾟｰﾘ苦しい状況が続きそう。

"Core"のFP/SSE周りも現状NetBurstに最適化された環境では真価を発揮できてないわけで、
AMDが共有L2, L3, 128bit SSEなどを用意している隙にも、Intelはハードへの投資ゼロでスコアが10%-20%くらい
伸びるのは今までのパターンからいて十分あり得る。
AMDは差を開かせないようにするのがやっとというのが現実な気がする…(;´Д｀)

Filtering Techniques to Improve Trace-Cache Efficiency
Roni Rosner, Avi Mendelson and Ronny Ronen
Microprocessor Research Lab, Israel Design Center Intel Corporation
ttp://www.ee.ryerson.ca/~courses/ee8207/trace_filtering.pdf

2001年のIntelの論文。
Trace Cacheを、Fliter Trace Cache(FTC)とMain Trace Cache(MTC)に分離。
traceの使用頻度の高いものだけ、MTCに格納して、TCの効率を高める。
さらに、L2 Trace Cacheを追加した場合の効果についても調べてる。

// Nehalemでは、Trace Cacheが復活しそうという話を年末予想でかいたけど、
// PARROTはダイサイズ的に難しくても、上のMTC/FTCが拝める可能性は大かと。
// L2TCは、多分ないと思う(TC小容量化の論文もあるので)

さらに、表スレの引用。

Gelssinger:
I don’t think we know how many there will be. That’s a topic of both research and product and
market understanding. We’re on track. We have lots of duals out already, and we have quads and
octs under development. Each of those cores can support multiple threads of execution. You can
have 16 or 32 threads each.

SMTはもうしばらくないとおもってた。
つーか、4-8 coreってデスクトップではだだでさえ無駄なわけ(特に8core)。
Gelssinger氏のあげているような応用ソフトもあと2-3年で浸透するもんじゃなさげだし、
かなり微妙だけど、ﾊｷｰﾘいってるから信用することにする（・∀・）

Nehalem Microarchitecture = ( 4issueMerom + MTC/FTC + 2/4way-SMT ) * 4 + CSI
というかなりアレなアーキが妄想できるわけだが。

補足
8 core以上でSMTはRattnerもいってるようにしばらく先の話かも。
Nehalem = ( Merom + TC ) * 4 + CSIだとして、Gesherだと32nmで 4 or 8issue PARROTのDualでも
ダイサイズ的に超余裕そうだからこのあたりから非対称ManyCoreの兆しが見えてきそう。

Intel’s Tukwila Confirmed to be Quad Core
http://www.realworldtech.com/page.cfm?NewsID=361&date=05-05-2006#361

次(々)世代ItaniumのTukwilaについて。

Tukwila
- 4 core
- L2 非shared、6MB/core, total 24MB
- on-die FB-DIMM Memory Controller, support 4+ channel
- 4 Full Width + 2 Half Width CSI Controller内蔵
- CSI router + cache coherency directories内蔵
- total 40GFlops, 10GFlops/core, 2.5GHz(est.)
- 〜1.3x scalar performance vs Montecito
- Enhanced RAS
- Server *Ts

CSI (Common System Interconnect)
- low latency, point to point, serial interconnect
- 6.4GT/s/dir + 4.8GT/s/dir, @Full Width
- Full Width → 2D torus topology chip間用, Half Width → I/O用

L2はMontecitoより小さい。CSIはDEC EV7技術の影響。
Montecitoの1.3倍のシングルスレッド性能は寂しすぎ…(;´Д｀)

Intel Brands Next-Gen Client Processors, Cuts Prices On Existing Parts
ttp://www.crn.com/sections/breakingnews/dailyarchives.jhtml?articleId=187200861

The Conroe desktop processors, scheduled to ship in June, and Merom,
Intel's next batch of mobile processors planned for an August release,
will both be branded Core Duo 2. Intel will also call its highest end desktop processors
Intel Core 2 Extreme.

Conroe => Intel Core Duo 2
Conroe XE => Intel Core 2 Extreme

もう2かよ…。
一般の人、なんで2からなのとか思ったりしないのか…(;´Д｀)

The iXBT.com / Digit-Life.com Procedure for Testing Processor Performance, Version 2.0RC (2006)
http://www.digit-life.com/articles2/cpu/method-2006-2-0-rc.html

iXBTが、現行x86 CPUのベンチ比較やってる。
Conroe登場前の確認ネタとしてはよいかも。

4Ghzとか8コアから大幅に後退だな
CSIの性能も、当初の予定以下だろう
SMPトポロジが、2Dトーラスってことだけど、
クロスバースイッチでつなぐベンダーも出るだろうな
個人的には、FB-DIMM 4chってのは、弱いと思う
8〜16chにしとけばいいのに

漏れの脳内概算では、int/fpともに同時期のPOWERはおろかXeonにすら負ける可能性大だな。
Common Systemで、IPF => Xeonへアップグレードをねらってたりして（・∀・）
CSIが一度死んだのは、>>270でかいたとおり。2Dトーラスはｶｺｲｲんだけどな。

↑スカラ性能の話

Intel invents server Super Socket †
http://www.theinquirer.net/?article=28392

INQのちょっと前の記事。

要約
-----------

Monty(Montecito)は遅れることなり、特徴は取り除かれ、
概して無残だし、Montvaleは、2~3年遅れ、電力もあがって、殆どMontecitoになってしまった。
でもって、Tukwila the elderは連れ戻され、処刑された。新しいTukwilaも遅れた上に、去勢されてしまった。
で、Paulsonは、資金繰りに苦しんでいる。

それでは、Intelが競合に対してすべきことは何か?それはSuper Socketだ。

このSuper Socketは基本的にIntelが一気に追いつくための技術。
MCM上の2つのCore、bitあたりのCSIの帯域幅の向上。
これは、ClovertownやPaxvilleより、帯域幅の枯渇を大幅に少なくすることだろう。

良い面では、Super Socketのチップは8つのCore(2つのTukwila)を持ち、
2.5-3.0GHz位のクロックである。電力は、単一DieのTukwilaの130Wから比較して、170Wにセットされている。
スケジュール上で判断する限り、Power6に対してかなり有力な対抗馬になるだろう。
-----------

MCMでようやく8コア。XeonでもMCMくらいやるからTukwilaならやって当然だろうけど。

fpはxeonに負けないでしょ
スカラというより、ベクトル演算よりの内容だけど

繰り返すけど、FB DIMMは8ch、CSIも片方向32bitにしとくべきだな
じゃないと、XEONやPowerと競合できない

CSI 4本とかFB-DIMM 4chとかかなり控えめだよね。もうあきらめてんじゃないかと思っちまう。

Madison 9M 1.6GHzのspec fpスコアがこれ。Woodcrestでも2500くらいはいくだろうから、
Montyが3000でTukwilaで、仮に4000くらいいったとしても、2008年のNehalem世代のXeonに勝てるかどうかは…(;´Д｀)

HP Integrity rx4640-8 (1.6GHz/9MB Itanium 2) 1 core, 1 chip, 1 core/chip 2712 2712
http://www.spec.org/cpu2000/results/res2004q4/cpu2000-20041101-03482.html

■後藤弘茂のWeekly海外ニュース■
2年サイクルでアーキテクチャを刷新するIntel
http://pc.watch.impress.co.jp/docs/2006/0509/kaigai268.htm

後藤氏が、>>535のネタについて記事を書いている。
総じて妥当なラインの解釈がなされてる記事だとおもた。

Nehalem、Gesherのアーキについては、このスレに比べるとちょっと甘いけどな（・∀・）

「2007年にItanium2が国内RISC市場の5割を取る」、Itanium連合が協力関係を強化
http://itpro.nikkeibp.co.jp/article/NEWS/20060207/228765/

>米インテルのサーバー用プロセサ「Itanium2」用アプリケーション開発支援組織「Itanium Solutions Alliance（ISA）」は
>2月7日、2007年までに国内RISCサーバー市場（売上高）の5割を獲得するという目標を表明した。
>ISAは昨年9月、インテルを中心にItanium2を搭載する大型サーバーを手掛けるBULL、富士通、
>蘭富士通・シーメンス・コンピュータズ、日立製作所、米ヒューレット・パッカード、NEC、米SGI、
>米ユニシスが集まって発足した。ソフトベンダーも含め、スタート時に23社だった参加企業は
>40社まで増えている。1月末には、Itanium2普及に向けたISV支援策として、研究開発や不動産、
>営業、マーケティング活動に総額100億ドルを投資することを表明している。


日本企業云々のINQネタはこのスレでは貼らなかったけど、ハード板のItaniumスレにはでてた。
こういうことだったのかと。でも、Montecitoも、Tukwilaイマイチだしなぁ。

Intel claims 40% performance gain with new Core 2 Extreme processor
http://www.tgdaily.com/2006/05/11/intel_makes_its_core2extreme_gaming_case/

Core 2 ExtremeことConroe XEは、現行Pentium XEより平均40%高速。

Intel’s Mainstream ’08 Chips ? Still Dual-Core.
http://www.xbitlabs.com/news/cpu/display/20060511233736.html

Intelの2008年のメインストリームは、Dual Core。

この記事によると
45nm世代の"Core"アーキ製品はearly-2008年の登場で、MobileはPenryn, DesktopはWolfdale。
真のQuad CoreのBloomfieldも2008年。
また、Bloomfieldとは別に2008年にNehalem系の製品が出るという話。


// 今までの情報だと、Performance→Ridgefield、Mainstream→Wolfdale、Value→Milliville
// という話だったけど。
// もう少し他サイトからも情報が出てくれると2年先くらいまでのロードマップがはっきりしてきそう。

あと、>>568の記事では、Nehalemが2コアか4コアかははっきりしないとのこと。

×Milliville → ○Millville

Intel stays on dual-core track through 2008
http://news.com.com/Intel+stays+on+dual-core+track+through+2008/2100-1006_3-6071046.html

>>568と同じような内容のCNet記事。

これよんでると、
Merom -> Penryn
Conroe -> Wolfdale
Kentsfield -> Ridgefield -> Bloomfield
っていう流れで解釈するのが適当かもというきがしてきた。

multi chip package, intergrated quad core

AMD 2007, 2008 quad core CPUs thrifty on the cache front
http://www.theinquirer.net/?article=31649

>the 2008 "Bloomfield" native quad-core part with Nehalem (Core 3?) cores inside...

INQでは、BloomfieldはNehalemベースのnative Quad Coreといってる。
漏れの今までの解釈と全く同じ。

Intel to Speed Up New Core 2-Based Xeon Introduction.
http://www.xbitlabs.com/news/cpu/display/20060518070503.html

Woodcrestがまたまた一週間くらい前倒しされたかもしれないご様子。6/19がXデー。


Woodcrest looks much better than planned
http://www.theinquirer.net/?article=31789

Woodcrestのステッピングが思ったより良い方向に進んでいるらしく、
先述の前倒しに加えて、バグもほとんどなく、予想より高クロック品がとれ、
TDPが当初の80WからConroeレベルの65Wにおちるという話が…(;´Д｀)

AMD's Next Gen MPU
ttp://www.realworldtech.com/forums/index.cfm?action=detail&id=67239&threadid=67239&roomid=11

K8Lの概要。

0. Native quad core
1. Hypertransport up to 5.2GT/s
2. Better coherency
3. Private L2, shared L3 cache that scales up.
4. Separate power planes and pstates for north bridge and CPU
5. 128b FPUs - see 14,15
6. 48b virtual/physical addressing and 1GB pages
7. Support for DDR2, eventually DDR3
8. Support for FBD1 and 2 eventually
9. I/O virtualization and nested page tables
10. Memory mirroring, data poisoning, HT retry protocol support
11. 32B instead of 16B ifetch
12. Indirect branch predictors
13. OOO load execution - similar to memory disambiguation
14. 2x 128b SSE units
15. 2x 128b SSE LDs/cycle
16. Several new instructions

Native Quad Coreなところ、HTなだけじゃなくて、かなりの大改修が行われているご様子。

OOO load execution(=Memory Disambiguation), Indirect branch predictorなど、
"Core"とかなりクリソツな感じ。

HTやNative Quadなことに加えて、
Fetch帯域なども"Core"の20-24Bを上回っている。2x 128bit SSEは実装次第か…。
キャッシュや内部帯域などは"Core"の方が上。

SSE*2っつっても、加算*1、乗算*1だろう
conroeと一緒
ただSSEロード、2/cycleがほんとなら素敵

K8Lのアーキテクトは元何チームなんだろ？

普通に元K8チームじゃないの。

元つー言い方も変だよな。
元も何も現K8チームか・・・

Intel Server Technology Update
ftp://download.intel.com/intel/finance/presentations/PDF_Files/Europe051706PrudentialBache.pdf
・CanelandPlatform - MP（Tigerton，Quadcore，2007）の概略が多少出てる。
FSB BW　　　 - 34GB/s （34GB/s / 4本 ＝ 8.5GB/s（1066MHz・8B？)/1FSB辺りな感じか）
Memory BW　- 32GB/s
Memory Cpa - 128GB/s

その他Roadmap
ttp://pda.tweakers.net/?nieuws/42100/Vernieuwde-roadmap-van-Intels-serverprocessors.html
ttp://80.81.172.37/microsoft/Mika_Kamppinen_Antti_Kirmanen_Asali_klo1215.pdf　(finland)

・現状のRoadmapのまとめ

Xeon MP
・Tluland PF（現行）
プロセサ - Paxville(2core）　　　　 　 → Tulsa(2core）
チプセト　- E8500（667MHz，2FSB） → E8501(800MHz，2FSB）
　　　　　　↓
・Caneland PF（2007，H2）
プロセサ - Tigerton(4core） 　　　　　　　　 → Dunnington(4core）
チプセト　- Clarksboro（1066MHz，4FSB） → Clarksboro+(1333MHz?，4FSB）

Xeon DP
・Bensley PF（現行）
プロセサ - Dempsey＆Woodcrest(2core）　　　 　　　 → Cloverton(4core）
チプセト　- Blackford（1066MHz＆1333MHz，2FSB） → Blackford(1066MHz，2FSB）
　　　　　　↓
・Stoakley PF(2007，H2)
プロセサ - Harpertown（4core）
チプセト　- Seaburg（1333MHｚ?，2FSB）

・Future PF（2008〜9）
IAをCSI(Common System Interconnect)に統合。>>557参考。

CSI4本つーと、Novakovic氏のMCMの奴とかまじやりそうだな・・・
ttp://www.theinquirer.net/?article=30968

ちなみにクライアントのCSI導入時期については、モバイルの45nmMerom（Penryn）からという話がある。
「今のIntelCPUは広パラレルFSBのため、CPUの配置の自由がきかず、
ノートベンダは苦労して設計してる。
FSBがCSIになると、PCI-Eと同様、配線の自由度が増す。
このためノートPCベンダにはCSI導入は歓迎されているとある業界関係者は言う。
このままのプランで逝くと45nmMeromで導入されそうだ。」　
by　後藤（WinPCだったか何だったから適当に抜粋より）

Intel to intro WoodCrest on June 19th
http://www.theinquirer.net/?article=31843

5110 - 1.60 GHz clock, 1066 MHz FSB, $230 per 1K CPU
5120 - 1.86 GHz clock, 1066 MHz FSB, $270 per 1K CPU
5130 - 2.00 GHz clock, 1333 MHz FSB, $330 per 1K CPU
5140 - 2.33 GHz clock, 1333 MHz FSB, $470 per 1K CPU
5150 - 2.67 GHz clock, 1333 MHz FSB, $700 per 1K CPU
5160 - 3.00 GHz clock, 1333 MHz FSB, $851 per 1K CPU

Woodcrest 6/19リリース。
この記事書いてるTheoってやつによると、
WoodcrestのNorthbridgeで10-30W電力食うとか、K8Lは今年末か来年のQ1にでるらしい(藁
あと、Woodcrestは4MB+4MB=8MB L2とかいってるし。ちゃんと把握して書けよと。

>>579の資料によると、WoodcrestとDempseyの2S時の性能比は

@SPECint_rate: Woodcrest 3GHz / Dempsey 3.73GHz = 1.41
@SPECint_rate: Woodcrest 3GHz / Dempsey 3.73GHz = 1.35

Woodcrest 2S
SPECint_rate = 113 (est.)
SPECfp_rate = 90 (est.)

くらいのご様子。FP性能はそれほどでもないという、以前の情報は実は正しかったわけだ。
rateじゃない方はまだわからない。装備はリッチなので、最適化次第ではFPも結構変わってきそうではあるが。

>>552では+52%で計算したけど、Dempseyが当初3.46GHzまでの計画だったので差が大きかったのを忘れて計算した
のもあるけどそれより下がっているご様子。

@SPECfp_rate: Woodcrest 3GHz / Dempsey 3.73GHz = 1.35
fp

ipc cpu date
----------------
0.11 i386DX 1988
0.24 i486DX4 1994
0.25 i486DX 1989
0.26 i486DX2 1992
0.51 P54CS 1996
0.51 P5 1993
0.56 P54CQS 1995
0.56 P54VRT 1994
0.56 P55C 1997
0.58 P54C 1994
0.62 PPC604 1995
0.67 Deschutes 1998
0.67 Willamette 2000
0.70 Katmai 1999
0.70 Mendocino 1998
0.71 Klamath 1997
0.72 Northwood 2002
0.74 PPC604e 1997

0.77 K75 2000
0.77 K7 1999
0.77 P6 1996
0.81 Prescott 2003
0.82 Merced 2000
0.85 Coppermine 1999
0.94 PA-7200 1994
0.94 Cedar Mill 2006
1.19 Opteron280 2005
1.24 PA-8200 1997
1.26 Opteron154 2005
1.40 PA-8700+ 2002
1.48 POWER5 2005
1.54 Yonah 2006
1.55 McKinley 2001
1.55 Dothan 2005
1.90 Madison 9M 2004


SPECintの歴代スコアからネチネチ計算したクロックあたり性能表。値は、IPFのIA64のIPC(平均)が基準。

Woodcrestが6/19か。
こりゃ、来月にPower Macの後継機種発表ってのは決定かな。

向AMD發動恐?襲? Intel DT CPU大降價
http://www.hkepc.com/bbs/news.php?tid=604489

Conroeスレからとってきた。
Intelのプライスロードマップ。
Pen4の暴落っぷりがすごいな…(;´Д｀)

Conroe XEの正体は単なる2.93GHz版のConroeだった。
名前がXEなだけ。3.33GHzが腐れルーマーだってことがやっと証明されたわけだ。
実質、真のXEはQ1'07のKentsfieldまでお預け。

48 名前：MACオタ[sage] 投稿日：2006/05/24(水) 08:29:57 ID:hfyI0XzM
いずれSPECにも登録される筈すけど､Intelの公開したWoodcrestのSPEC2000の結果す。
http://www.intel.com/performance/server/xeon/intspd.htm
Woodcrest/3.0GHz, 4MB L2, 1.33GHz FSB
　・SPECint_base2000: 3012
　・SPECint_rate_base2000: 123 (2-socket/4-way)
　・SPECfp_base2000: 2602(Windows), 2783(Linux)
　・SPECfp_rate_base2000: 79.3(Windows), 83(Linux)
FB-DIMM搭載のWoodcrestでこの成績すから､特にSPECintでConroeの性能わ更に高くなるというのが
驚異す。。。

------------------
表スレからのコピペ。

WoodcrestのSPECベンチスコア。
>>579, >>583の資料からの推測と大分違うご様子…(;´Д｀)

>>586に追加
1.90 Madison 9M 2004
1.92 Woodcrest 2006

Woodcrestが、Itanium 2を抜いてIPCでも世界最高に…(;´Д｀)
もちろん絶対性能(整数スカラ)でもダントツトップだ。

>>588
為?面1333MHz FSB鋪路 Bearlake晶片組計劃曝光
http://www.hkepc.com/bbs/news.php?tid=604851

Weybridge, Bear Lake join Intel road map
http://www.theinquirer.net/?article=31988

1333MHzのチップセットがKentsfieldに合わせて出てくるそうっすが、
それまで1333MHzはお預けっすか？

>>590
i965の後継チップの情報がやっとでたか…。
i965の後継が、Bare Lakeチプセトで、
i975Xの後継が、Weybridge Proチプセトで1333MHz FSBサポートか。
投入時期はQ2 2007みたいだな。INQには2Hってかいてあるけど。
それまでは、1333MHz FSBはWoodcrest Xeon限定のご様子。

3loadsのKentsfield頑張って1333MHzで動かすつもりっすかね。。。？

Core2ﾃﾗｽｺﾞｽ

Clovertownは1066MHz FSBだった。
1SのKentsfieldなら、1333MHzでMCM 2chip 4coreはすぐに可能ということかなぁ。

透視Intel伺服器?品發展 四核心Clovertown規格曝
http://www.hkepc.com/bbs/news.php?tid=603854

Woodcrest 40W/65W/80W
Clovertown 80W/<120W
のラインナップか…。詳しくはソース参照。

Intel Nehalem will have lots of interconnect links
http://www.theinquirer.net/?article=31860

It looks like the big 'Enterprise' versions of Nehalem will all sport eight CSI links.
This means that every chip could be connected to every chip in an 8S configuration,
or you could have enough peripherals on it to make an Altix owner jealous.

NehalemのMP版はCSI 8本?

Nehalem won't have eight CSI links
http://www.theinquirer.net/?article=31912

FB-DIMM 8本に訂正かよ。

Intel bumps 45 nanometre process back
http://www.theinquirer.net/?article=31861

Intelの45nmプロセスが、2007 Q4からQ1 2008に遅延。

// 毎度のこと。Nehalemも遅延ニュースそのうちくるだろうな…（・∀・）

Intel to cut notebook chip prices twice in a month
http://www.theinquirer.net/?article=31989

Yonah
name p/n clock 　　　　　　now 5/28 6/25
Core Duo T2700 2.33GHz $--- $--- $637
Core Duo T2600 2.16GHz $637 $423
Core Duo T2500 2.0GHz $423 $294
Core Duo T2400 1.83GHz $294 $241
Core Duo T2300 1.66GHz $241 $---
Core Duo T2300E 1.66GHz $209 $209
Core Solo T1400 1.83GHz $209 $209
Core Solo T1300 1.66GHz $209 $---
Core Duo U2500 1.06GHz $--- $---

5/28にYonah値下げ。
6/25に、Yonah Core Duo T2700とU2500が登場。

Yonah
name p/n clock 　　　　　　now 5/28 6/25
Core Duo T2700 2.33GHz $--- $--- $637
Core Duo T2600 2.16GHz $637 $423
Core Duo T2500 2.0GHz $423 $294
Core Duo T2400 1.83GHz $294 $241
Core Duo T2300 1.66GHz $241 $---
Core Duo T2300E 1.66GHz $209
Core Solo T1400 1.83GHz $209
Core Solo T1300 1.66GHz $209 $---
Core Duo U2500 1.06GHz $--- $---

Weybridge, Bear Lake join Intel desktop road map
http://www.theinquirer.net/?article=31988

- Conroe (Core 2 Duo, DualCore, Desktop, Core-uarch, 1066MHz FSB)
launch@2006/7/23

p/n clock price cache brand
----
X6800 2.93GHz $999 4MB C2E
E6700 2.67GHz $530 4MB C2D
E6600 2.40GHz $316 4MB C2D
E6400 2.13GHz $224 2MB C2D
E6300 1.86GHz $183 2MB C2D
----
* C2E = Core 2 Extreme
* C2D = Core 2 Duo

- chipset
H2 2007 975X -> Weybridge + ICH9 (1333MHz FSB?)
H2 2007 965 -> Bearlake + ICH9 (1333MHz FSB)

Intel prices up Woodcrest, Tulsa server chips
http://www.theinquirer.net/?article=31990

- Tulsa 7140M / 3.40GHz / 16MB L3 / 800MHz / 2 core / 150W / $3160 / Q4 2006
- Tulsa 7130M / 3.20GHz / 8MB L3 / 800MHz / 2 core / 150W / $1980 / Q4 2006
- Tulsa 7120M / 3.00GHz / 4MB L3 / 800MHz / 2 core / 150W / $1180 / Q4 2006
- Tulsa 7110M / 2.60GHz / 4MB L3 / 800MHz / 2 core / 150W / $850 / Q4 2006
- Tulsa 7140N / 3.33GHz / 16MB L3 / 667MHz / 2 core / 95W / $3160 / Q4 2006
- Tulsa 7130N / 3.16GHz / 8MB L3 / 667MHz / 2 core / 95W / $1980 / Q4 2006
- Tulsa 7120N / 3.00GHz / 4MB L3 / 667MHz / 2 core / 95W / $1180 / Q4 2006
- Tulsa 7110N / 2.50GHz / 4MB L3 / 667MHz / 2 core / 95W / $850 / Q4 2006

- Woodcrest 5160 / 3.00GHz / 4MB L2 / 1333MHz FSB / 2 core / 80W / $850
- Woodcrest 5150 / 2.66GHz / 4MB L2 / 1333MHz FSB / 2 core / 65W / $690
- Woodcrest 5140 / 2.33GHz / 4MB L2 / 1333MHz FSB / 2 core / 65W / $455
- Woodcrest 5130 / 2.00GHz / 4MB L2 / 1333MHz FSB / 2 core / 65W / $320
- Woodcrest 5120 / 1.86GHz / 4MB L2 / 1066MHz FSB / 2 core / 65W / $260
- Woodcrest 5110 / 1.60GHz / 4MB L2 / 1066MHz FSB / 2 core / 65W / $210
- Woodcrest LV 5148T / 2.33GHz / 4MB L2 / 1333MHz FSB / 2 core / 40W / $520

Pellston = Cache Safe Technology

>>596 >>557
Nehalem Xeon MP: FB-DIMM 8ch
Tukwila: FB-DIMM 4ch
IPFの方がメモリスペック低いじゃん!?はどう解釈したらよいのか?
妄想案を捻出してみました。
(CSIスペックもNehalem XeonMPの方が上だという勝手な前提に基づく)

>>596でいわれてるEnterprise VersionのNehalem Xeon MPというのは、
具体的なリリース時期、コードネームは不明だが、CSIプロセッサとしては、
第2世代に相当するコアだという解釈が妥当かもしれない。
CSI第1世代のXeonは元々Whitefieldのはずで、これはTukwilaと共通PFのはずだったのだが、
早々にキャンセルにり、保守的なバスアーキのTigertonに置き換えられている。
(ついでにその次のNehalem第2世代のDunningtonも置き換えられている)

そこで、CSI Xeonは、いきなりCSI第2世代製品からのスタートになってしまい具体的なリリース時期は不明だが、
2008年のBloomfieldやTukwilaなどよりもしかすると後に登場するのかもしれない(2009年とか)。
現在でも、Xeon MPはDesktopやXeonDPにくらべて、1-2世代遅れのコアをつかっていて、
Q4にNetBurstベースなTulsaがやっと出てきて、"Core"ベースなTigerton+Canelandは来年後半までお預けなくらいだから。
しかし、CSIはMP Serverでこそ重要なわけでその辺は微妙ですが。

一方で、Tukwilaは2008年まで遅延したので、リリース時期が件のNehalem Xeon MPと大差なくなって、
今回のようなIPFの方がスペック低いじゃんみたいな気がするのかも。

でも、単に大規模SMPを考慮してIPFは4chに押さえてるのかもしれんけどさ。
関係ないけどTukwilaのcache coherency directoryってL2/L3とは独立した専用キャッシュとして持ってるみたいだな。

>>556
今までの情報で、Nehalemはやっぱり、Merom-Basedなコアがnative quad-core+CSI+α
ということになりそう。

で、+αの中身の候補は、今のところTrace Cache, Chip-Multithreading, SIMD周辺の拡張とかか。
>>556では、SMTってことで書いたけどやっぱ、SMTは考え直してやっぱ無駄だと思った。
SMTは、NetBurstの例でいくと、3uops/cycleしかない貴重なNetBurstのTrace Cache Fetch, Retireの帯域を
半分に分割して、2threadを処理していた(SMTでは、SingleThread性能がわりと犠牲になるのはやむを得ない)。
ほかにもSMT用に多重化されていないパイプ上のリソースは2thread間で奪い合いになっていた。

Nehalemでは、TraceCacheがあるのかないのかはまだわからないが、
いずれにしろSMTを採用した場合、iFetch帯域など、内部帯域をThreadで2分割、4分割したり、
うまくやっても取り合いになったりするので、タダでさえ、4 coreもプロセッサコアがあって、
Single Thread性能の方が貴重だと思われるのに副作用がでかすぎるんじゃないかと。
ゲル氏のいうのMT技術は、MontecitoのSoEMTみたいなCoarse GrainedなMT技術の方が
副作用が少なそうでSMTより可能性高そうなんじゃないかと思ってみたり。

Trace Cacheは元々はwide bandな命令Fetchのための技術なので、
むしろ高IPCでEnergy Efficientなアーキで有望なわけ。
NetBurstでは、先述の通り3ups/cycleのTC Fetch帯域しかとれてなくて、
deepになりすぎたパイプのためのDecoded Cacheとしての方が注目されてしまってイメージ悪いけど。

Core Microarchitecture Performance: Woodcrest Preview
http://www.realworldtech.com/includes/templates/articles.cfm?ArticleID=RWT052306090721&mode=print

Intel's Woodcrest processor previewed
The Bensley server platform debuts
http://www.techreport.com/etc/2006q2/woodcrest/index.x?pg=1


TechReportとRealWorldTechがWoodcrestのレビューやってるよ。
これを読めばもうWoodcrestマニアの予感（・∀・）
もう"Core"アーキのベンチ、レビューも飽き気味なくらいだが暇あったら読もっ。

>>603
非対称SMTってどうなの（投機実行とは関係なく）？

Tanglewoodや旧Nehalemで予想されていた革新的技術で生き残っているものはあるのでしょうか？

>>606
旧Nehalemってこういう奴か？
Mitosis: speculative threads
http://techreport.com/etc/2005q3/idf/index.x?pg=4

Mitosisはあまり知られてないIntelバルセロナチームが研究してるやつで、
多分Gesherよりも後の世代じゃないかと。旧Nehalemとは関係ないと思われ。
つか、今日はもう寝る。

>多分Gesherよりも後の世代じゃないかと。
採用されたとしてもね。

>>603の話はあくまで妄想案の一つ。妄想はマルチシナリオ形式ですよ。
SMTもTrace Cacheよろしく、実装のレベルがあるわけで、工夫次第ではリスクも抑えられるだろうし、
非対称だかなんだかしらないが、可能性はなくないでしょう。
でも、投機スレッド系は国内以外のハードウエア、ルーマーサイトではそれほど話題になってないようだし、
漏れはTejas、旧Nehalemでそれらを採用するという妄想はともかく、情報はみたこと記憶がない。
仮にNehalemで、SMT, SpMT系のやつを満足いくくらいやったとしても、
IsraelのGesher世代ではまたまた全く方向性の異なる拡張になって、一過性の装備になる予感。

Parrotは何時頃になりそうっすか？
後、Parrotと他の技術（マルチスレディングとか）とかの相性も教えて。

ParrotはGesherには間に合わないと思う

196MACオタsage2006/04/15(土) 16:01:57 ID:JAuAcVprAnandtechのライター、
Johan De Gelas氏がAcesHardware掲示板にCoreアーキテクチャに関する次回の記事
の取材で得た次世代情報を書いてくれているす。
http://www.aceshardware.com/forums/read_post.jsp?id=115161295&forumid=1
　・Parrotの研究は継続しているが実装時期わ不明
　・トレースキャッシュも次世代で復活予定
　・512-bit幅SIMDのようなベクトルプロセッサ的拡張の予定わ無し
　・ISA拡張において結果を上書きしない3-opsタイプの命令セットも実装の予定わ無い

今、OS10.2でUPS（オムロンのBX35F）使ってます。
てか使えてません。OSX自体頑丈なので少々電源が落ちようが
どおって事ありませんが問題はVPC５で動いているW2Kの電源なんすよね。
VPCの設定でUSB経由のUPS名は表示されるものの、なぜだか
選択してもすぐに解除されてしまいます。
なので、当然W2KではUPSを認識できません。
同じ様な現象の人いませんか？

>>614
ちょっっっっw 確かにuPsだけどさ

雑誌で後藤記事立ち読みうろ覚え

Gesherはコア間のインターコネクトに特殊な技術を採用しており
コア間は高度に統合される・・・なんちゃらかんちゃら

http://www.aceshardware.com/SPECmine/index.jsp?b=0&s=1&v=1&if=0&ncf=1&nct=256&cpcf=1&cpct=2&mf=200&mt=3800&o=0&o=1&start=20

Woodcrestの圧勝ぶりには…(;´Д｀)

2006 Technology Analyst Day
http://www.amd.com/us-en/Corporate/InvestorRelations/0,,51_306_14047,00.html

AMDのアナリストデイの資料はここから落とせます。

Intel single cores speed towards chip gulag
http://www.theinquirer.net/?article=32023

Conroe-L = Core 2 Soloは、65nm、Single Core、800MHz FSB、512kB-1MB L2、VTなしの"Core"製品で、
H2 2007登場。多分、以前の情報からして、Conroe-L = Millville。

Benchmarking Conroe: First Look at Core 2 Extreme
http://www.extremetech.com/article2/0,1697,1970192,00.asp

Core 2 Extremeのベンチ。

Intel's LaGrande security platform to arrive in H2 2007
http://www.tgdaily.com/

> According to sources, the upcoming Averill Pro (desktop, due in Q3 2006) and Santa Rosa (mobile, due in Q2 2007)
> platforms will support LT through the new ICH8 southbridge, but complementing trusted platform modules (TPM)
> will not be available until the following chipset generation.

> Intel apparently plans to bring TPMs to the market once the chipsets "Weybridge" (desktop, H2 2007) and "Montevina"
> (mobile, H1 2008) will hit the market. Both chipsets will be based on the ICH9 southbridge and support LT with connecting
> functionality to Windows Vista's "next Generation Secure Computing Base" (NGSCB).

IntelのLaGrandeテクノロジは、Averill Pro = vPro, Santa Rosa PFではサポートされてはいるが、
TPM = Trusted Platform Moduleは、次の世代のチップセットまで利用できない。

Weybridgeチプセト (Desktop, ICH9, H2 2007)
Montevinaチプセト (Mobile, ICH9, H1 2008)

はTPMサポート。

徐々に次々世代チプセト情報が出てきた罠。

Intel's Secret Weapon For Kentsfield : Bad Axe 2
http://www.vr-zone.com/index.php?i=3703

>Currently, the Intel D975XBX (Bad Axe 1) rev. 304 boards out there can support the upcoming
>Conroe and even the quad-core Kentsfield since the board is based on VRD11 design guideline
>and both processors work fine with VRD11. As for thermal envelope, Conroe is 65W and Kentsfield is 95W.

なんとi975チプセト with VRM11なマザー Intel D975XBX rev.304でKentsfieldまで対応可。
後継のBarelakeチプセトの登場時期が>>591のように遅いので(Kentsfieldは、1月位に出る)、
疑問だったけどi975でしのげるわけか。なるほど（・∀・）

TDP
Kentsfield 95W
Conroe C2X 80W
Conroe C2D 65W

妄想度がきわめて高いのでスルーでOK。

2010年の最初から32nmを想定したGesherマイクロアーキ。
32nmプロセスだとダイサイズ的な余裕も"65nm Core"比で約4倍ということになり、
ものすごく単純な計算で、キャッシュサイズそのままでも4 issue OOOなMerom 8 core分が150sqmm強の
ダイで実現できてしまうという余裕さ。

IntelのPARROT関連の論文では4-issue OOOをベースラインとすると、
確か4-issue OOO+PARROTで1.4倍、8-issue OOO+PARROTでは2.4倍のダイエリアになるとか。
これを真に受けて考えると、32nmプロセスでは、他の機能拡張などもある程度あると考えるのが普通としても、

4-issue OOO+PARROTなアーキでは4+ core、8-issue PARROTでは、2+ coreでも新マイクロアーキとして
現実的なダイサイズで実現できそう。
2010年のNehalemではPARROTの論文、確か2003年から7年も経過していることになり、時期的にもPARROTが古すぎるくらいの余裕があります。

一方、Intel内部では、Many Core技術自体様々なのを模索している様子。
でも、General/Specialなコアをfablicにつないで云々とか、Mitosisとかは、
本当にFutureの領域のように思えるし、今考えるのは無駄だと思うのでやめて、
一番ありそうだと個人的に思うACCMPについて。

ACCMPの論文では、大コア x2 + 中コア x4 +小コア x16の組み合わせの計22コアの非対称なマルチコアを例にして考えていた。

実際の製品で、例えば下の勝手に考えた組み合わせでちょっと考えてみても、32nmでは可能そうにみえる
(2006年現在ののマルチコア過渡期の65nm世代のコアはキャッシュ面積が大きいからね。)。
大 4-issue OOO PARROT x 2
中 3-issue OOO P6クラス x 4
小 1-issue SIMD等 x 16

だから、最初から32nmを想定したアーキテクチャとなるGesherでは、ACCMPかそうでなくても大規模で
非対称なマルチコアの兆しが見えてくるのではないかと考えたわけです。

ちなみに、IntelのDynamic Multi-threading系の技術は、もともと
Trace Buffer, Trace Cacheをベースに考えていた節もあり、そういう意味では、
同じTCベースのPARROTとは親和性は高いのかもしれない。
でも、漏れは今のところGesherではないと思ってるけどなヽ(´ー｀)ノ

2010年のNehalemでは
2010年のGesherでは

>>620
XEでFoxtonがEnableされると思ってたが、ないみたいだね。

Benchmarking Conroe: First Look at Core 2 Extreme
> ttp://www.extremetech.com/article2/0,1697,1970190,00.asp

さすがに、Conroeの最上位CPUはすごいなぁ。

Kentsfield(4-core)が出たら、どの機種に採用するのかなあ。
Mac ProにはKentsfield、それ以外にはCore2 Duoって感じか？

でも、最初のMac ProがWoodcrest×2で出るとしたら、なかなか面倒なことになりそうだ。

andoさんWoodcrestについてコメント
> 特にSPECintで何故，このような高い性能が出るのか理解できません

そこだけぶった切って引用すると、WoodcrestがSPECintでチートでもしてるのかと安藤さんが疑ってるように読めてしまうな

そりゃ、最初から見下してしか見ていなかったからだよ。

例1）どこがスマートなキャッシュ？
実際は、強力なプリフェッチ機構とバス幅を倍にした高速転送、簡素であるが故に非常に強力だ。

例2)投機ロード・・・そんなのしてなかったの？
ｏｏｏを理解しているとは思えない発言、もし普通に実行してしまうとストアアドレスが決まるのが遅れてしまうとパイプラインは詰まってしまう。
そのことすら理解していない発言でしたよ。
多分、何も考えずにロードだけしておいてストアアドレスとの衝突がないことが確認されてからパイプラインへ投入するとでも思っていたのだろう。
このあたりはINTELも極秘にしておりどのように制御で投機ロードを制御しているのかの詳細は発表していない。
単に、ストアアドレスとの衝突がないことが確定するまでリタイアしないとだけしか言っていない。
しかし、投機ロードが失敗を繰り返した場合の回避回路も搭載していることから、そんな単純なものでないことは明らかだ。

まぁ、安藤氏は自分もプロセサアーキテクトだから、
限られた制約の中でいかに性能上げる事が難しいか身にしみて分かってるんだろう。

ttp://journal.mycom.co.jp/articles/2006/03/21/intelcore/004.html
>20%の改善というと大したことは無いように思われるかも知れないが、
>マイクロアーキテクチャで20%性能を上げるというのは、ことほど左様に大変なのである。

>>632
あれれ、安藤氏がまともに解説している。
それ始めて見た。
へー、さすがと言うべきか本気になるとやっぱり凄い人だ。

>>249
まさかこんなところから飛んできたネタだとはなあ。
顔文字が気になってたけど、こういうことだったのか。

ttp://www.chip-architect.com/news/K8L_floorplan.jpg

Core脂肪

解説ｷﾎﾞﾝﾇ

>>636
http://pc.watch.impress.co.jp/docs/2006/0522/kaigai272.htm

要は、2007年後半から2008年前半にかけて、Athlon 64を大幅拡張したものが出るということ。
2006年後半時点のCore2 Duoよりは速いかもしれないね。

4デコード/cykleで真面目に設計してるなら凄いかも知れん
キャッシュが貧弱なんで期待はしていないｗ
つかスレ違い

今月出るものと来年出るか分からんものを比較されても...w

Macのショートカットキーは明らかに健常者しか見ていない。
なぜショートカットをしたいのに両手を使う必要があるんだ？
何でマウスに手を伸ばすのが面倒なのに、 或いは片手しか使えないからキーボードで作業しているのに 両手を要求されるんだ？

ショートカットキーの割り当てを変更すればいいじゃないか、 気違いマカーどもはいつもそう言う。
彼らの基本は『そのコンピュータは自分の物だから 自分用にカスタマイズするのは当然』というロジックにある。

それは貴様の手淫部屋にある腐れた林檎だけの話だ。

仕事で使うなら、全てのユーザーの作業を統一化する必要がある。
特定のアプリケーションにおけるショートカットの作成ならまだしも、OSが提供するショートカットを変更していたら話にならない。
それは会社のコンピュータであって貴様のズリネタじゃないんだ。

733 ：不明なデバイスさん ：2006/06/22(木) 03:04:40 ID:hlliXPGH
Intel Quad Core CPU previewed
Hardware Roundup 2.4GHz, 8MB cache monster is Kentsfield
http://www.theinquirer.net/?article=32555

http://nueda.main.jp/blog/archives/002203.html

ほまえらAMDMAC楽しみにしとけよ

楽しみにできないな

Intel together forever ? or at least 2010 ? with x86
http://www.theregister.co.uk/2006/06/07/intel_x86_2010/

"We pretty much have x86 as the going assumption," said Intel's CTO Justin Rattner,
speaking here today at an Intel Labs press event. "As we talk to our partners and customers,
we get tremendous resonance around (x86)."

Rattner noted that there's a tendency to look at creating new instruction sets when things aren't
"going as well as you expect." Ultimately, many of these specialized efforts morph back into
general purpose computing parts. So, Intel now "tries to resist the natural urge to invent something new."

In the future, Intel wants to build x86 chips that consume 10x lower power than today's parts while
delivering 10x more performance, Rattner said.

x86の時代は終わらない。

// Intel御本家のSanta Claraチームも、IA-32ベース新アーキを研究中らしい…(;´Д｀)

http://www.eweek.com/article2/0,1895,1976374,00.asp

That said, he added that Intel probably will put the memory controller on the chip at some point,
though he declined to be more specific. In the same vein, Intel also is looking at integrating the
graphics controller with the processor, though Bhandarkar said no timetable has been set.

将来は、Memory Contrallerじゃなくてビデオ統合の噂も…(;´Д｀)
>>128あたりでも書いたけど最終的にはメニィコアよりも
低価格・低消費電力の統合チップが高需要で主力になるかもな(藁

4 cores in 1,Conroe E6600 8Mb Cache,Kentsfield result@MSI 975X
http://www.xtremesystems.org/forums/showthread.php?p=1527913

>>641のネタ元。KentsfieldのES品が2.4GHz早くも稼働中。

次回は暇があったらNehalemがらみの新ネタの予感（・∀・）

intelerはコレどう思う？


ゲテモノテクノロジがきましたよ
>"Reverse(Anti)-Hyper-Threading"技術って、
>X2の2個のコアを結合し6IPC(3IPCx2個分)のシングルコアをエミュレートする技術とのこと(CONROEは4IPC)。

329 名前：Socket774[sage] 投稿日：2006/06/24(土) 23:36:08 ID:GbdsoFH3
http://nueda.main.jp/blog/archives/002203.html
パフォーマンス次第でAM2化けるなこれ。
939で出来れば神なのにｗ

336 名前：Socket774[sage] 投稿日：2006/06/25(日) 00:38:21 ID:W3KCOSqT
Intelも同じことやるそうですｗ
ケンツで4コアを1CPUにｗ

98 名前：Socket774[sage] 投稿日：2006/06/25(日) 00:33:05 ID:Utko172H
なんか似たようなのが…
CMT (Core Multiplexing Technology)
http://www.xtremesystems.org/forums/showthread.php?t=104178

Intel Core 2 Duo (Conroe) E6400 and E6700: A Start to Be Remembered
http://www.digit-life.com/articles2/cpu/intel-conroe-2-13-ghz.html

>>559の続きで、iXBTのConroe vs Athlon FX vs Pentium XEのベンチ。
結果は同クロックで、ConroeがAthlonより平均で23%高速。

Preliminary Tests of Intel Core 2 Duo in Games
http://www.digit-life.com/articles2/video/conroe.html

こっちはゲームのベンチ。

様子見中。3+3 IPCはさすがに腐れだと思うが。

A New Perspective : Intel’s “Woodcrest” Xeon Previewed
http://www.gamepc.com/labs/view_content.asp?id=woodcrest&page=1

GamePCにWoodcrestのレビュー。5140(2.33GHz)までしか入手できなかったみたい。

つーか、そもそもシングルスレッドをマルチスレッドに分解するなんてできるの？

>>651
だから、マルチスレッドに分解する技術ではなかた。
部分的に2コア分のリソースを1コアに回すだけ。
それも現行コアでは難しいと思うけどな。

なるほど。thx.

おそらく、複数コアが有効になると性能が低下してしまう系のアプリで、
他のコアをソフト側から無効にできてｳﾏｰというのが真の目的でないかと。
そう簡単にリソースを回せるほどハードの世界は甘くない罠。

ttp://pc7.2ch.net/test/read.cgi/jisaku/1150393478/l50
こっちであれこれ語られてるよ
知ったかや基地外が多いけどｗ

Intel Touts Core Multiplexing Technology
http://www.xbitlabs.com/news/cpu/display/20060627095448.html

http://www.realworldtech.com/page.cfm?ArticleID=RWT030906143144&p=10
>The thermal sensor is used for safety and reliability features, as thermal diodes were previously.
>However, it is also rumored that it may be used to increase the frequency of the MPU
>when the sensor determines that there is thermal headroom.

http://pc.watch.impress.co.jp/docs/2006/0116/ubiq145.htm
>Santa Rosa用Meromにはそれとは別に42Wまで熱設計消費電力を拡張することができる。
>具体的にはその時点でのトップSKUのMeromｰ800には、
>ターボモードと呼ばれる一種のオーバークロックモードが用意されていて、
>OEMベンダはこれを利用した設計が可能になるという。

Core Multiplexing Technology ＝ なんとなくオーバークロックモード機能っぽいな・・・

MontecitoでキャンセルされたFoxtonテクノロジか。
Itaniumでいきなり投入するよりはデスクトップで様子を見たほうがいいという判断かね。

Meromはノートだったな。
すまん。

Xbitsの記事を見た限りだが。
Core Multiplexing Technologyは普段2コアで共有してるL2キャッシュを
片方のコアを止めることにより1コアで占有出来るって技術じゃないのか？
おかげでSingleThreadの性能が上がる、と。

SW Single Processor Modeについてそうだろう

685 ：Socket774：2006/06/29(木) 19:14:03 ID:6lPtT+wq
http://www.itmedia.co.jp/enterprise/articles/0606/29/news068.html

AMDの仮想化技術に欠陥があって、どのOSでも100％検知不能なマルウェアが作成可能らしい
AMDｵﾜﾀ

VTは大丈夫なのか…?今頃FIX中なんだろうな

誰もつっこまねー

特に速度向上主眼ではない理由でマルチスレッドを用いる状況はたくさんあるわけで、
そのようなアプリでは、複数コアが有効になった場合、逆に性能が低下してしまうケースもでるわけ。
(あるスレッドがぬるい処理しかしていなくて殆ど遊んでいたりする場合など)

OSはCPUに対して全知全能なわけはないので、
アプリ側の要求で、動的にいらないコアを殺して性能を維持したいCore Multiplexingのような技術が有効なってくるわけ。

片方のコアに複数分のコアのリソースを回すというのは、ハード設計の問題があるので、
現行製品ではこのような機能のための投資は殆どしてないだろうから難しい。
"Core"の場合、shared L2とL1-to-L1のリンクは生かされそう。
(しかし、これらの機能はいちいちいらんコアを殺さなくてもSingle Threadになれば勝手に働いてくれるわけだが)

今後の展開でも、実行ユニット、スケジューラのリソース使い回しははっきりいって不可能だと思われる。
頑張ってもFetch, Decodeなどのフロントエンドが限度かと。それでも帯域増やしながら遅延を一定に押さえるのは
容易ではないのでタダで速くはなりません。

電力・発熱の都合から考えて、いらんコアを殺してオーバークロックというFoxton系の展開は今後考えられる。
つーか、リソース回すより、オーバークロックで性能稼いだ方が、安上がりで効果も大きいんじゃないかと。

>>555, >>603では、Nehalemで、4+4 core, 4 thread / coreとかいう話があったけど、
Core Multiplexingでアプリ側の都合で、論理プロセッサを殺せるだけ殺せてしまえるのは、
SMTなどの副作用事前回避としてかなり使える予感。

というのが漏れの感想。

Socket M版本Merom處理器 將不支援Santa Rosa平台
http://www.hkepc.com/bbs/news.php?tid=623670

Merom用の新ソケット、Socket M案はやめて、
Santa Rosa Platform@H2 2007から、Socket Pが登場。
ついでに同時期に、Merom Core 2 Duo T7700なども登場。

- Socket P
-- Keyed with A1, B1 Pins removed
-- Sacrificial Corner Balls (SCB) introduced
-- Not Pin-Compatible with Intel Core(TM) 2 Duo for Napa, or Intel Core(TM) Duo T2500

>>663
x86の場合はデコーダが増強されるだけでも相当効果がありそうなもんだけど

ando氏が後藤ちゃんに喧嘩売ってる

>>666
URL所望

Chip toys with Intel's Core Multiplexing
http://www.theinquirer.net/default.aspx?article=32747

> My personal theory (and it is just that) is that one possibility is that it is something developed for
> Merom as a way of reducing the hotspots on the chip that you would get when running in single core mode,
> for example when on battery, and that it is not a performance-enhanced mode targeted at the desktop people.

> The operating system would see just one processor, but code execution would switch between one core
> and the other, in order to keep the temperatures down.

INQのChip Mulligan氏の説では、
Core Multiplexing = Hot Spot対策で、2コアをスイッチして切り替えながら駆動して、
温度上昇を抑える。OSからは1プロセサに見える。

// Multiplexing = 選択の意味もあるわけで、この説いい線いってるかも（・∀・）

What Intel is calling a 2008 Xeon MP
http://www.theinquirer.net/default.aspx?article=32733

> WHAT DO YOU call a 2008-ish multicore Xeon MP? Intel calls it Aliceton, the sequel to Tigerton.

新しくXeon MP系のコードネームでAlicetonというのが登場。
Tigertonの後継で2008年に出るらしい。

// TigertonにはDunningtonという後継チップが存在するが、それとの関係は不明。

// >>536のやつにとりあえず追加するとしたらこんな感じか?

2006- "65nm Core" Merom/m, Conroe/d, Kentsfield/d, Woodcrest/dp, Clovertown/dp, Tigerton/mp
2007- "45nm Core" Penryn/m, Wolfdale/d, Ridgefield/d, Harpertown/dp, Dunnington/mp
2008- "45nm Nehalem" Bloomfield/d, Gainestown/xd, Aliceton/mp
2009- "32nm Nehalem"
2010- "32nm Gesher"

/m = Mobile
/d = Desktop
/dp = DP Server
/mp = MP Server

Rumours continue Intel taking GPU route
http://www.theinquirer.net/default.aspx?article=32737

Intelがビデオチップ市場に再参入の噂。

Intel postpones launch of new desktop CPUs to July 27
http://www.digitimes.com/bits_chips/a20060629A2007.html

ConroeのLaunchが7/23から、7/27に変更になったご様子。

最近の話題 2006年7月１日
http://www.geocities.jp/andosprocinfo/wadai06/20060701.htm

>この記事では，Micro-OP FusionでuOPをグループ化して処理することをCISC風のBeautyであり，
>これがCoreアーキテクチャの低電力，高性能化の主因であるという趣旨を述べていますが，
>私は，この見解には賛成できません。

http://pc.watch.impress.co.jp/docs/2006/0626/kaigai285.htm
>実態は、比較的単純なCISC型x86命令を、1対1でFused uOPsに変換しているに過ぎない。
>つまり、CISC命令を分解しないことがMicro-OPs Fusionの本質だ。
件のインタビューでこの真実が明らかに…(;´Д｀)

ttp://homepage.mac.com/mlv/iblog/yoshishin/C520947495/E20060323130600/index.html
あまり個人サイトは貼るのはよろしくないと思いつつも、結構読みやすいな。
変に知識がある人よりも一般人解説のほうがわかりやすかったり。
厳格さを重視しないけりゃこれくらいで十分じゃん。

>>668
つか、未だにSSE4とかの説明もしてないのもアレだな。
まぁ、仮に未公表の機能とか実装しててもデバックとかバリデーションとか
環境とかタイミングとかが完全じゃなくて、不能にしてたりとかはよくあるんだろうが・・・
そうでなくても前倒しで来てるわけだし。

// 970MPがshared L2というのはさすがに訂正すべきか…。

インテル、Xeon 5100シリーズ発表会
〜性能リーダーを奪還するプロセッサ
http://pc.watch.impress.co.jp/docs/2006/0626/intel2.htm

ダイサイズは142平方mm、トランジスタ数は2億9,100万だって。
そのうちAnandTechあたりの解説ネタきそうなので保留。

インテル、次世代Core搭載のWoodcrestこと「Xeon 5100番台」を正式発表
ttp://journal.mycom.co.jp/news/2006/06/26/006.html
>追加されたとみられる新命令群(Merom New Instruction: SSE4)に関する詳細情報は、
>同社関係者によれば現時点では不明。

>>672
> ttp://homepage.mac.com/mlv/iblog/yoshishin/C520947495/E20060323130600/index.html
> iMac G5 や Power Mac G5 が使用している PowerPC G5 と Apple が呼んでいる IBM の Power PC プロセッサーでは
> すでにデュアルコアによる共有型 L2 キャッシュを実現しているので技術的な先進性はありません。

しかし、何を思ってこんなこと書くかなぁ。
別に先進的であっても、その結果が現存する性能より低かったり、性能が良くなってもほんの僅かであったりすると意味ない。
結局は、既存の技術であろうとなかろうとそんなことはどうでもよく、性能がどれだけ向上したのかが重要である。
その意味で、比較するなら性能でするしかない。
そして、x86の話をしているのだからそれ以外のCPUは無関係。

ノイマンアーキテクチャなので先進性はありません

peculation Techniques for Improving Load Related Instruction SchedulingAdi Yoaz, Mattan Erez, Ronny Ronen, and Stephan Jourdan
Intel Corporation Intel Israel (74) Ltd., BMD Architecture Dept., MS: IDC-3C (1999)
ttp://www.stanford.edu/~merez/papers/LoadSched_ISCA26.pdf

Memory DisambiguationについてのIntel Israelの論文。結構古いな。

disambiguationの手筈は、
load命令がストリーム内に現れると、CHT(Collidiing History Table, 衝突履歴テーブル)が参照され、scheduling window内の
全てのstroe命令についてload命令と参照アドレスが衝突するかしないかの検索を行うことでアドレス衝突予測をする。
予測の方式は、Memory Dependence Prediction, Hit-Mis Presdiction, Bank Predictionなどのアルゴリズムを組み合わせている。

アドレスの非衝突が予測されるとstroe命令の前にload命令が実行可能になる。衝突が予測される場合は、全てのstroe命令をまってから
実行される。
stroeアドレスが明確になった後、全ての投機実行済みのload命令にたいして、実際の衝突の結果は調べ、依存が発見されたloadは再実行する。
load命令のretire時に予測の結果をCHTに反映する。

シミュレーション結果からいうと、Exclusive Collision Predictorっていう豪華なやつ(詳細は論文参照)が、
何もしない(=全てのstore adressの完了を待つ)場合とくらべて、SysmarkNTで平均して15%くらいの性能改善、
(常にadressの非衝突を仮定するOpportunisticスキーマに比べると10%くらいの改善)。

で、"Core"の奴はどうやったのかといわれるとよくわからないわけだが。

Advanced Smart Cacheとかいう名前を付けるからだろ。

PowerPCがPOWER4ベースなんで、DualCore化した際にPOWER4と同じ共有L2と思ったんだろうかな

Advanced Smart Cacheってのも、YonahでのSmart Cacheよりadvanceってだけのネーミングだと思っていたけど…
intelのネーミングは以前採用した技術を少しでも改良したら大げさにつけてるので、慣れきってしまっていた

SSE（2・3・4含）とAltiVecってどっちがつよいの？

命令セットはSSE
処理能力はユニット構成に寄るけどおおむねAltiVec

http://pc.watch.impress.co.jp/docs/2006/0703/kaigai286.htm
> IntelのCore MAは、4wayデコードにしたことで、
> デコーダ回りでかなり苦労している様子が見える。
どの辺を見てそう判断したのだろう？