CPUアーキテクチャについて語れ 16

おいお前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。

x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、
各SPUの汎用レジスタ128本のCell B.E.マンセー、
x86なワンチップスパコンのLarrabeeマンセー、
時代はGPGPUだ！、Sunは漢の浪漫！、龍芯(笑)、
昔々8086の時代は(以下略・・・等もよし。

さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！

前スレ
CPUアーキテクチャについて語れ 15
http://pc11.2ch.net/test/read.cgi/jisaku/1235699613/

【過去スレ】
Part 1　http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2　http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3　http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4　http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5　http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/
Part 6　http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/
Part 7 http://pc11.2ch.net/test/read.cgi/jisaku/1172923824/
Part 8 http://pc11.2ch.net/test/read.cgi/jisaku/1178140550/
part 9 http://pc11.2ch.net/test/read.cgi/jisaku/1186887760/
part10 http://pc11.2ch.net/test/read.cgi/jisaku/1202913839/
part11 http://pc11.2ch.net/test/read.cgi/jisaku/1214999146/
part12 http://pc11.2ch.net/test/read.cgi/jisaku/1219884494/
part13 http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/
part14 http://pc11.2ch.net/test/read.cgi/jisaku/1231064800/
part15 http://pc11.2ch.net/test/read.cgi/jisaku/1235699613/

1乙

乙

ウ　ゲ　こ
ン　ハ こ
コ　か は
ゲ　ら
ハ　押
厨　し
の　か
糞　け
ス　て
レ　来
で　た
す

乙

これからはAtom対ARMがメインになるわけですね

否定はしないが、どこでだよ

>>1　乙

乙

1チップで3TFlops弱のプロセッサが出ようとしてるのに
0.1TFLOPS程度のCPUがあーだこーだ語ってる場合かｗ

>>10
君、このスレに向いてないから帰りなよ

>>10

ムーアの法則がIntelに逆襲する
http://pc.watch.impress.co.jp/docs/2008/0418/kaigai436.htm

あながちそうともいえないんじゃないのｗ?

Z80が最強

V30

6502

Z1

IBM、DNAとナノテクで作る次世代チップ──さらなる回路の微細化を可能に
http://headlines.yahoo.co.jp/hl?a=20090818-00000003-cwj-sci
マルチコア化にこだわらなくても、まだまだ進歩していける余地があるのだな。

CPUアーキアクチャーを構成する材料はまだまだ改良する余地はあるわけだし。

>>17
量産するのにどんだけ時間かかるんだよそれ

>>18
数十年前にはシリコンウエハだってこんな量産できると思われてなかったろ

トランジスタの発明からわずか10年で量産のためのシリコン集積回路が発案されてるがね

拡張命令が糞の元凶、なんだよSSEってｗｗｗ

と、ID: MMXが嫉妬しております

MMXの嫉妬

>>22
うまいね、どうも

>>22
ワロタ

【レポート】Hot Chips 21 - Sunの16コア256スレッドプロセサ「Rainbow Falls」
http://journal.mycom.co.jp/articles/2009/09/28/hot_chips21_rainbowfalls/index.html

いっそ富士通もマルチスレッド・マルチコアの製品作って「Kegon Falls」とか名付けてくれればなぁ

華厳は最近水量が少なくなっていると聞くが

ARMやMIPS、PowerPCがもてはやされている今、
SPARCアーキテクチャっておちぶれた芸能人みたいだね

富士通なめんな

>>29
MIPSパクって権利関係で問題抱えて結局MIPSと契約結ぶ事になった中国の龍芯開発チームの顛末を
知ってか知らずかインド政府はSPARCの開発を今さら始めるそうだ。

中森章ってNの人なの？
普段何してる人？

クタさんは本当にコンピュータの未来を半導体の面からも予言してて凄いわ
時代が追いついてきたよクタさん

俺のアーキテクチャもちょっとしたもんだよ。

>>33
ｐｇｒ

>>31
>MIPSパクって

如何にも彼ららしいじゃないか

クタは数千億円をドブに捨てた（米国に貢いだ）だけのアホ

>>31
そういや龍芯はx86互換にする話もあったが、これも権利絡みで消えたのかな？

>>38
よくわからんが、龍芯1GHzの生産はSTマイクロの工場でやってるようなので、
仮に中国側がx86互換開発成功してもST側が生産しないだろう。（STはMIPSのライセンスを受けている）

共産圏がまともに権利関係に従うわけなかろう
有事の際は全権利＆工場＆スタッフ全部押さえられるんだから
何で自由主義経済圏と同じに考えられるのかねえ。平和ボケすぎる。

後進共産国なんぞに海外拠点を移した企業は後でバカを見るという訳だな

だから米国の基幹企業はそのまま中国というのが少ない。
進出はたぶん米軍勢力範囲内に収まってる。

ttp://pc.watch.impress.co.jp/img/pcw/docs/319/968/html/297.jpg.html
ttp://pc.watch.impress.co.jp/docs/news/event/20091007_319968.html

2012年以降・・・
4GHzのHaswellで256bit FMAを2命令発行できたら4倍速なわけで
それでなくとも来年には量産されるSandy Bridgeには負ける。

いつプレスリリースってハッタリ言う場になったのかね

さすがに2012年はないわ…

TSMC maintains 18-inch wafer tape-out in 2012
http://blog.livedoor.jp/amd646464/archives/51423975.html

頼んで宣伝してもらってんだろ、察してやれよ

Sparcが今までにintelの脅威になったことなんてある？

あるよ。ｴﾝﾀｰﾌﾟﾗｲｽﾞｻｰﾊﾞｰ市場ではずっと脅威のまま。今でも。
はやくIA-64なんて捨てればいいのにね。

http://pc12.2ch.net/test/read.cgi/unix/1254895521/

>>49
IBM Powerの方が脅威なんでは?
中小規模サーバならx86が抑えてるがハイエンドサーバはPowerが優位

演算毎にパリティチェックが必要なようなクリティカル用途じゃ
ニッチながらも生きながらえる必要がある。

航空宇宙分野か？

海洋研究開発機構のような導入事例もあるけど
大半は金融・証券

あと電力とかも

何年か前にJR東日本もIA64で主要システム統合化して雑誌に載ってたな

>>56
EM64TじゃなくてIA64なの?

メインフレーム代替用途だと、日本ではItaniumが結構採用されているよ。
日本で採用されてなかったら、Itaniumの売上もっと悲惨なことになってるだろうし。

なんで日本でだけあんな採用されてたのかねぇ

>>59
Win-NTも日本が一番採用されたらしい。なんでもその昔PC-Wave(今は亡きラッセル社
出版のPC/AT系雑誌)によると日本はUNIXを使用してる企業が少ないのでNTが売れたとの
こと。多分日本でitaium採用が多いのも日本企業にunix資産が少ないからじゃ
ないの?

インテルの犬ころが多いだけだろ

　 ∧＿∧
　（　´∀｀） オマエガナー
　（　　　　）
　｜ ｜ ｜
　（_＿）＿）

もうすぐ秋葉の中古サーバー屋さんとこに原価償却した中古itaniumマシンが出回るという訳か

買え
http://item.rakuten.co.jp/eco-no-mahoroba/c/0000000177/

mP6ってまだ生きていたんだなぁ
http://akiba-pc.watch.impress.co.jp/hotline/20091010/ni_cebox.html

どんな進化を遂げているんだろう？

ちなみに>>25のIDがmP6

http://techon.nikkeibp.co.jp/article/NEWS/20090316/167237/z222.jpg

>>65
FPUが退化しているらしい。SXだけに。

http://en.wikipedia.org/wiki/Vortex86
http://www.sandpile.org/impl/mp6.htm

ARM社のデュアルコアCortex-A9、低消費電力版でも性能はAtomを上回る
http://www.eetimes.jp/news/3380

age

Power.org、「Power Architecture Conference 2009」レポート
〜PowerPCを通じて考えるCPUの未来像
http://pc.watch.impress.co.jp/docs/news/event/20091020_322898.html

おもいっきり恐ろしいこと書いてあるんですけど

Big Brother potentially exists right now in our PCs, compliments of Intel's vPro
http://www.tgdaily.com/content/view/39455/128/
技術者によるvPro機能紹介ビデオ
http://www.youtube.com/watch?v=wlj7u3tOQ9s

カスパースキーさんもこんなことを
Kris Kaspersky- Remote Code Execution Through Intel CPU Bugs
http://tinyurl.com/remote-code-exec-intel-cpu-bug

マーケティングの裏返しともいえるし、ここでいっても仕方がないでしょうけど

>Kris Kaspersky
またオマエか

ちなみにアナリスト達はAMDがシェアを失う原因はNehalem-EPのパフォーマンスよりも仮想化やvProのような管理機能の遅れにある指摘している

>>72
ついに奴等が本気を出してきた。陰謀論的にも非常におもしろい。
「MSのWindowsアップデート、IntelのvPro、EFIにはどんな情報を取られても構いません。」
って態度になるのが普通だからな・・

Dr, Mihcio Kaku talks about his book" "Visions"
http://www.youtube.com/watch?v=9H74dqU-ybw
自作とはちょっと逸れるけどコンピュータ関連の話もある。(英語)
21世紀はこうなってるらしい。あたってるのがすごい。

>>74
司会者ウザすぎｗ田原みたいなハゲだな

GRAPE-DRって失敗だったの？

>>76
技術的には失敗では無いでしょ。
低予算でよくあそこまで頑張れたな、と思うよ。

あそこから先は政治の問題だから…

元から用途限定だったんだよね、たしか
そうやって性能稼いでたと

VIA、Isaiahアーキテクチャを踏襲した「Nano 3000」
http://pc.watch.impress.co.jp/docs/news/20091104_326254.html

>>78
元来は重力多重体問題の演算用に設計された。

ぐらびてぃぱいぷだよね。
で、DRで汎用的な処理もこなせる、というふれこみだったけど失敗なの？

作ってる先生がWebで「作ったばっかで実効性能出ないなー」ぐらいのことは書いてた気がする

もともとアホみたいに演算力の要るN体問題を安く計算するための専用機を汎用化したものだし
今の世代もFPGAでつくってるんで専用設計にはかなわないし、予算の問題から必要な量と速度のメモリも採用できないらしい

足らぬ足らぬは予算が足らぬ

DRはASICだろ？
今月のtop500で新しいが数字出るらしいよ
green500ではトップ狙ってるらしいがはてさて

×新しいが数字
○新しい数字が

>83
ごみん、うろ覚えで書いたらまちがってた
DRでFPGAなのはPCIex x8とかのインタフェースだた

そこがネックとは書いていだけどな

NECが開発したDRPだと、処理実行中でも回路の再構成が可能。
ttp://journal.mycom.co.jp/news/2002/10/24/17.html

マルチコア化に変わるプロセッサーの新機軸になりそうだな。

動的再構成のFPGAなら昔からあるけど、流行った覚えはないな
キャッシュロジックTMってやつ

DAPDNAもKilocoreも会社ごと逝ってしまいました

>>88
機能固定で高速演算!低消費電力!!がハードロジックの売りみたいに言われる訳で。

それを再構成しても演算能力が極端に上がったりする事はマレだし。
ビット数で多数決とかビットを数えるとかみたいなハードウェア実装すればぜんぜん違う!なんてのもあるけど
演算機の数こそが力!みたいなのにはね〜。

消えちゃう事を利用した機密保持に特化した応用も有るけど。

>>90
ウォークマンに載ってたやつはコーデックの各ステージを高速に入れ替えてたんだっけな

やっぱりにっちもさっちもこの素晴らしき世界

スパコンは友愛されました…

【事業仕分け】スパコン開発予算、大幅に削減へ…「1位でなければ駄目なのか」など疑問相次ぐ [09/11/13]
ttp://www.chunichi.co.jp/s/article/2009111301000164.html

>「1位でなければ駄目なのか」

もうダメだな　この国
順位の問題じゃなくて開発力維持の為の目標なんだが　>スパコン一位

案の定自民の頃より酷いことになってるなｗｗｗ

アフガンに毎年１０００億円捨てに行くような狂った政権を選択したおまえらが友愛されろ

開発力とかも１位じゃなくて構わないだろ
そもそも欧米に勝てるレベルでもないし
人がたくさんいるような国の方が向いているし
もっと足元を見た福祉とかに回すべき

いや足元は見るなよ。

別にF1レースじゃなくてもラリーとか開発力磨く場はあるだろ

F1以前に自動車は既に…
スパコン以前にコンピュータは既に…ｗ

>開発力維持の為の目標なんだが

既存のシステムを超える性能を設定して開発すれば
結果的に出来た物が「完成時に」一位になるわけだからな。

>そもそも欧米に勝てるレベルでもないし

米はともかくEU圏はそもそもスパコン開発しとらんがな。
ハコ自体はアメリカか日本製。
つかスパコンと福祉がなぜ同列なんだか。

何をするかが重要であってベンチで1位とるのが目的じゃ困るわ

米ってPCや組み込みに大量にCPU売り裁いて、その収益やフィードバックを
大規模サーバやスパコンに活用できるからね。それだけでもすごい優位だよ。

税金と人材を浪費する「ITゼネコン」
http://ascii.jp/elem/000/000/134/134297/

その逆を唱えて常に失敗し続けている日本。
重要な技術というならばお金になるはずなのに、
産業として成り立たせられずになぜいつもゼネコンみたいに税金にすがるのかね。
対象がスパコンかどうかが問題ではなく、何をやってもヘタレな電気ゼネコンの力不足が真相では。
GFLOPSが一位かどうかなんてお飾りのお題目にしか見えない

おっと、>>104は>>102へのレスね

アメリカは軍の予算が大きいからなぁ
戦闘機開発とか核兵器の賞味期限をシミュレーションしたり

>>104
京速にしてもたかが1000億しか投資してないじゃねえか
Intel様舐めてんの？
ヘタレなのは行政の方針だろｗｗｗ

日本のコンピュータ産業育ててるのは自動車と電子ゲーム産業だと思うのです
後者は政府が任天堂に支援したことなんて一度も無い

国がやったのはせいぜいCEROだとか変な天下り団体を作ったくらいだ

>>106
そうそう
ちゃんとスパコンの需要があるからな　すごい大規模な。
需要が無いのに供給だけってのは商売としては厳しい。

逆を言えばだからこそ官でやらないと
灯が消えてしまう。
32チャン2048ビットのデータバス引き回しなんて
今のところ日本でしかやれん
(京速プロジェクトの光コネ研究はこれの代替技術）。
Linpack番長のスカラ型じゃ効率悪くて話にならんネタも
世の中にはたくさんあるんでな。

>>108
自動車エンジン制御>組み込みPowerPC
DS>ARM
どれも海外規格CPU

団子屋さんはソフト屋さんだからな
CPUなんて何でもいいんだろ

それを言ったらどっかの京速に使われる予定だった不治痛のSPARCだって元々はSunだが？
あとカーナビはSH4使ってるぜ
3Dモーションセンサーはニッチ製品でアホみたいに高かったけど、
Wiiでの採用で単価が落ちていろんな製品で使えるデバイスになり得た。
ついでに言うとソニーのプレステ事業の生き血をIBMがすすって出来たのがRoadRunner

やっぱゲーム機で採用されることのスケールメリットは大きいと思うのです。
携帯電話は日本は独自進化過ぎて駄目っぽいし

今後はARMの天下ってことか

箱○とPS3でPowerは一杯作られた、いまこそPowerアーキテクチャ復権のとき！！！１１１　なわけないね

次期箱も箱○の設計そのまんまで行くみたいだけどCPUはどうするんだろ
Powerで3コア3.2GHｚって現状から何をどうやったら性能向上できるのか

ゲームでマルチコアはどのくらい有効なんかね
cellを使い切れてないってのはとりあえず置いといても、PC向けでさえいまだに
高クロックデュアルがほしい、可能ならシングルでさらに上って感じのが多いみたいだし

まあ、次期ゲーム機CPUは無難にクロック上げ&コアちょっと増える程度じゃね？
値段高い時期にWiiに独走された経験からして、発売時の定価も6万どころか4万切るあたりが上限だろうし
あとはGPU強化&メモリとHDD増量ってとこで

箱○のはCellのPPEと同一マイクロアーキテクチャのカスタム版なんだよな

HD対応だったのが次期ゲーム機では必須になるのかね。
PS4にララビー採用の噂あったけどブルドーザー＋ララビーとかだったら笑う。

その前に家庭用ゲーム機が携帯型ゲーム機に喰わｒ

ゲーム容量的に、DVD何枚組とかなゲームは当分携帯できないだろう
ま、大画面が据え置き型最後のメリットだろうな

ゲーム機も今までの公式が崩れちゃったからなー

ARM Forum 2009レポート【CPUコア編】
〜マルチコア拡張の普及版「Cortex-A5」の凄さ
http://pc.watch.impress.co.jp/docs/news/event/20091116_329293.html

http://www.j-cast.com/2009/11/16054024.html

もう終わった人
http://headlines.yahoo.co.jp/cm/main?d=20091116-00000004-jct-soci&s=points&o=desc

IntelとNEC、スパコン技術の共同開発に合意
http://pc.watch.impress.co.jp/docs/news/20091117_329468.html

やっぱNECはこういう展開を考えてたのね。
相手がIntelとは思わなかったが。

昔あんな目にあったのに学習力無さ過ぎわろた

もうすぐ、インテルのお許しがないとスーパーコンピュータ作れなくなるのか
大丈夫か日電

なぜこんなネタをPC watchが取り上げるのか謎

>>128
Intelネタが大好きなライターが多いからに決まってるだろw
多分www

Intelネタを取り上げた記者には、毎回CPUが一個送付されるとか、何か隠れたインセンティブが有るんジャネ？

>>121
凄さ、っつてもインオーダー化とシュリンクのお陰しか見当たらないから、
更にブロック毎の電源offとかしてるAtomの方が凄いとオモタ。

A8/A9はごく限られたケースだけAtomより電力効率良いとか言ってるけど
データバス帯域が狭いからSIMD使ってストリーミングとかやるとズタボロ。

外部アクセラレータに頼らなくて良い程度にはSIMD演算性能持ってるのは
Atomの強み。

というかAtomはP4バス使ってるんだよな。
FreescaleのPPC G4系アーキなんていまだにFSB166MHzとかだぜ

基板の問題もあるからな…
その辺PCは恵まれてる

団子って日本の競争力低下喜んでそうだが

IBMはCELL止めるんだとか
ロードランナーに入ってるやつの後継チップ

富士通のSPARC64を使うことが競争のためだとは思わんが？ｗ

>>136
ドイツ語
ttp://www.heise.de/newsticker/meldung/SC09-IBM-laesst-Cell-Prozessor-auslaufen-864497.html
↓
英語
ttp://www.playstationuniversity.com/ibm-cancels-cell-processor-development-1295/
↓
日本語
ttp://pocketnews.cocolog-nifty.com/pkns/2009/11/cellibmcell-7a1.html

現行CellのPowerXCell 8iの後継PowerXCell 32ivは開発中止
Cellのヘテロジニアス的アプローチは続ける
Sonyが金出せばPS4にCell後継乗るかも

やっぱり今後はARMの天下ってことか

クライアント側ではじわじわとARMが勢力拡大していくと思う。
そしてx86は高級機に追いやられ…

いつか来た道

ARMの「パソコン」作ったのは結局SHARPくらいでしたけどね。
Atomネットブックですら先進国では買い増し需要でしかない。

アクセラレータを含むARMのハードウェア共通規格策定
↓
ソフトウェアの共通規格策定
↓
各社ともプラットフォーム共通化
↓
Windows/x86エミュレーション技術の確立


これができんことにはARMのPC化は無理だろ。
結局各ベンダーの垂直統合モデルに都合が良い独自製品向けの汎用コントローラだからこそ
IP売上げトップなわけで。

たとえばAppleがiPhoneでGoogle Androidサポートするとか言うか？
あり得ない。

>>141
NetWalkerはパソコンじゃないし
>>142
前時代的だねー
wintelって時代がいつまで続くか分からない気配がどんどん強くなってるのに
OSSは止められんよ

団子さんはARMが勢力拡大すると不都合でもあるん？
なんか生温い視線じゃなくて、ARMに対する敵意を感じるんだけど。
消費電力の壁が律速要因として存在するなら電力効率に優れたCPUが伸びるって思わへんの？

ARMのPC進出を妨げるのはARM社自身がCPUを作ってないこと
つまりライセンスを受けた他の会社が作ることになるわけだが、
競争の激しいPC市場に参入できるほどの余裕のある企業が無い

まあ参入の可能性があるとすれば新興企業じゃね

>>143
ARMの糞性能でどうにかなると思ってるなら相当アレ

>>145
いや、それ何がだよ。
クライアントなら充分に能力あると思うぞ。

たいていの人が携帯電話で足りてるわけだし、性能なんてそんなにいらんだろ

意外とMIPSが行けるんじゃないかね。
今後、人口がバカデカい中国で龍芯MIPSノートとか流通するようになるなら、そのおこぼれが先進国にも波及する可能性がある。
逆にARMが勝つ要素はスマートフォンとの兼ね合いだな。

armの年間生産量は既にｘ86抜いてんじゃないの大幅に

ｐｓ4、次期箱○、ｗｉｉで採用されたらいよいよ天下取るかもね

期待してるよ　ｐｃ？用はキャッシュ大幅に増やして10ｗでも許すｗ

箱は互換路線だから次もPower

用途も単価もダイサイズもまるっきり違うものの生産量比べてもねぇ…

OSSの力（笑）

だからハードの共通規格作れよ。
垂直統合モデルで分断しまくりの現状じゃどうしようもない。

ARM搭載端末って、結局ハードウェア（プラットフォーム）がオープンじゃないからな。

SHARPみたいなガジェット作ってくれるメーカーがいっぱいいて
ソフト開発プラットフォームとして解放してくれない限りは
オープンソース以前の問題。

>>146
お前の言うクライアントは
電子レンジや冷蔵庫なんだよな

そんなもんにx86載せる必要なんて無いからそっちで頑張れよ
パイは大量にあるから

この話のオチが「冷蔵庫に80186が載ってました」というオチだったら素晴らしいな。
今日日の冷蔵庫はもっと高性能なの乗せてるだろうが。

>>150
ａｒｍ系ならａｔｏｍと同じ値段でもっとハイパフォーマンスのプロセッサー作りそう

内ゲバ防止のしばりもないし、同じ消費電力でいいなら楽かもね、進化のスピード早いし

糞ｘ８６はいい加減死なないかなｗ　windowsも肥大化しすぎてるし

限られたケースで性能良かろうが結局そういうのは流行らない

＞進化のスピード早いし

ぷぷぷぷぷぷぷぷぷぷ

ちなみに今デモされてる40nmプロセスのARMが実際の製品に使われるのは2，3年後で
その時にはAtomはもっと電力効率は上がってるオチな。
マクロだけ先に完成→パートナー契約結んだ企業がSoC製造→ベンダーが製品開発、と
製品化までのスパンが長いのよ。組み込みの宿命だな。

ハードウェアプラットフォームが共通化されててチップ完成後即製品になるx86とはえらい違いですよ。
ﾌﾟﾝﾌﾟﾝ

製品レベルではハイエンド（笑）のARMを搭載したNetWalkerの実際のとこの性能って
おおよそ10年前のPentium III水準なんだよね
SIMD性能もPentium III程度でもあればいいほうくらい

ネタにはなるがネタでしかない代物だ

>>138
互換維持するために普通にCELLだと思うよ
GPUはNVIDIAでもATIでも構わないようになってるけどCELLは丸裸　らしい
それにしても4コア(拡張版？)+32コアも必要なのか次世代ともなると想像つかんな
CELLをGPUにしたいように見える

>>151
goldfishとか
でも別に共通規格作る必要ないんじゃね？
決め打ちにしなくてもいいんだから

>>157
Pen3程度の能力があればクライアントには充分と思いますが。
win98相当がそうストレスなく動く、これでいいんじゃないの？
多分団子さんは多くを望みすぎなんだよ

なーんかな、団子さんは…

>Pen3程度の能力があればクライアントには充分と思いますが。
じゃあ今使ってるPCを窓から投げ捨ててPen3マシンに替えろよｗｗｗ
ほぼ確実に発狂できるから

>>160
馬鹿？あまりにお粗末なので死んでくれないか。

メインマシンでLinuxのパッケージ自ビルドしてる俺が性能低いのに乗り換えとか、嫌よ。
将来性能の高いARMが出たら乗り換えるかも。
端末専用機ならARMにしてもいいと思うけどね。

支離滅裂

とりあえず団子にケチつけたいだけの阿呆という認識でOKか

ARMがメインユースに耐えるほど高性能化したら売りであるはずの電力性能は駄々下がりじゃぼけ

>>162
「開発機で現状のARMはありえん。高性能のx86がいい。」
「端末機ならARMでいいかもー」
これのどこが支離滅裂だよ。

もうちょい言うと、開発機としてのコンピュータを必要としてる層なんか少数だぞ。
加えて、FullHD動画再生程度ならARMプラットフォームで出来るようになってる。

「現行のバイナリオブジェクトをそのままARMで利用する」という枷が無いのなら、
いいプラットフォームだと思うんだが、ARMは。

>>163
＞ARMがメインユースに耐えるほど高性能化したら売りであるはずの電力性能は駄々下がりじゃぼけ
これ、実際の所どうなんだろうねー、とは思う。
究極的にはISAの出来不出来が問題になると思うんだけど。
そういう所からARMの駄目さを論じるんなら歓迎よ。

>>156
来年には32nmのCortex-A9搭載製品が出るって話だぞ

CPUでもsamsungが覇権握ったらバロス

>>157
消費電力が数十分の一だろ

しかも全盛期のｐ３の10分の１以下の面積と値段は3分の１くらいか

面積、消費電力、値段同じにすればａｔｏｍ軽く超えるだろ

ａｔｏｍもｉｎｔｅｌ信者御用達のπなら１Ｍ　９０秒位なんだしｗ　Ｐ３とかわらんだろｗ

ａｒｍも新規格立ち上げるんじゃね？自由度それなりに残しながら

　ｗｍ６ｘやｃｈｏｒｏｍｅやａｎｎｄｒｏｉｄｏ走ればいいんだし

とりあえず、現在Pentium3と大差ないG4のノートでネットやってるが
困ることといえば動画の再生くらいだな。

動画の再生はGPUその他の補助がちゃんとある最近の機種ではなんとかなってるみたいだし
3DCG作るとか、ゲーム機ではできないほどクソ重いゲームとかでもないかぎり
このくらいで足りる気がする

SHARPのアレは、店頭でちょっとさわった。遅いって感じはしなかったが画面狭いなw
携帯電話に慣れた連中は違うんだろうか

>>165
で、何処の携帯電話メーカーが出すの？
そういう与太話はよく聞くけど

製品ってのはチップレベルの製品だろう。
携帯電話メーカーはそのチップが出来上がってから開発が始まるんだ

>>167
なにこの頭悪い全角文字ｗｗｗ
ところどころ字間違えてるし
イライラするわね

>>169
多分元ネタのFudzilla
http://www.fudzilla.com/content/view/16500/70/
ARMの大本営まんまだしFudzillaだし"might be coming"だし、そこまでアテになる情報じゃないかな…
まぁ1年間生温い目で見てればいいと思うよ。

http://techon.nikkeibp.co.jp/article/NEWS/20091027/176991/
こんなのもあるけど、現在どうなってるのか不明
googleが出すとかだったら笑う

Atomのネットブックの立ち位置って5年前ならXSｃaleのWindows CE/Linux搭載機、俗にハンドヘルドPC市場
だと思ってるが、あの市場って壊滅したろ？

Windows CEじゃなくてフルスペックのWindowsが動いて、好きなアプリが起動できる
x86マシンに駆逐されたも同然だよ。

今更ARMが取り戻せる市場ではない。

>>173
おぬし頑固よのう
平行線にしかする気ナッシングですか

まぁ5年もすれば市場が結果を見せてくれるでしょ
俺はARMの勢力拡大・x86一部切り崩し成功に賭ける
団子さんはx86一択にしてればいいよ

>>172
32nmはhigh-k使えないってよ。

AndroidだかChromeOSだかってのは結局、Googleに情報を管理されるわけで
情報統制って意味では、アクティベーションやってるMSはグレーだが
Googleは真っ黒だな。
客商売には使えない。ISO認証やプライバシーマークすら通らない。

家庭用もしかりだが、デジカメで撮ってきた画像を加工して年賀状を印刷したりするもんだ
そういうきめ細かいサービスがクラウドにできるかな？
Google docsって縦書き文書すら作れないぜ？
いまさらワープロ専用機やプリントごっこ（笑）に戻れというわけでもあるまい？

IBM陣営はBulkもHigh-kだぞ

ところで何でそんなにARMを敵対視するのかわからん
Google批判まで始める始末だし

企業向けの低価格端末が出ない限りはx86の優位は当面揺るがないだろ…
昔、Hがパソコン止めると宣言した時、SH端末でも全社的に使うんだろうか?と期待したんだけど…

徐々にARM等の機能を絞った端末が増えていくとは思うけど。

「まぁ5年もすれば市場が結果を見せてくれるでしょ」
＝21世紀になったら車が宙に浮いてる

でも、Pen3機はまだ使ってるw
けど、CPU自体は不足してないけど、メモリが載らないとか
インターフェイス周りの弱さが目立つのでメイン機には使えないんだな。
せめて2G載ればねぇ…。

>>176
そっちか。

ARM＝TSMCだと思ってた

>>177
AtomネットトップがCPUの省電力メリットが殺されてる現状では
バイナリ互換などデメリットのほうが多いARMが置き換えることはないと思うのだ。

HDDやUSB 2.0機器を複数繋げる用途に耐えうるI/Oハブ用意したら
それだけでそれこそARM本体よりも消費電力大きくなっちゃう。
液晶だって15インチクラスは最低限欲しいだろ仕事で使うなら。

性能で訴えるしかない。

というかハードの時代なんて終わってるんだが。
今はソフトが無ければただの箱。
ARMには実用に耐えうるビジネスアプリがないのが現状。

ARM厨を一行でまとめると
俺が使うのはヤだけどお前らはARMクライアントで十分
でok?

俺は宣伝だけしてやるからお前らが素晴らしいものを作れ
だとTRON厨になるな．．．

Cellの性能がPentium 4の○倍とか言ってホルホルしてたどっかのゲートキーピング屋さんと同レベルの妄想は辞めようよ。

Wintelの抱えるソフト資産規模はARMとは比べものにならん。

秀丸がNetWalkerで動くような時代になればまた別だが
Linuxブームの時ですら無視してたからなタキシード山本仮面様は

>>181
新規案件でのシステム一括納入なら話は違うけどね。
Win機からMacへいれかえる見たいなもんだし。
ただ、ARMやSH、MIPS機にはVisualなんとか見たいな開発環境がないとかハードル高すぎw

＞HDDやUSB 2.0機器を複数繋げる用途に耐えうるI/Oハブ用意したら

確かに実際に製品として供給されるARMチップだと省電力に的を絞った物が多くて
キャッシュ少ないはメモリMax512Mとかで載らない、USBは…と不満が多い。

＞今はソフトが無ければただの箱。

それはクラウドで解消しそうだが…
もっとも、クライアント側に求められる性能ってのが
OSS連中が言うほど軽くないってのは重要な問題だが…。

>>181
Atomネットトップはアンチウィルスソフト等がCPUパワーを使いすぎていて。
CPUパワーがあるからソフトが重くなるってWintelの悪癖が出すぎてる感があるけどなぁ…

ARMにはウィルスがないから安全！（棒

>>186
そうは言うがな…
標準添付されてるアンチウィルスソフトをインストールして再起動したら
起動時にdllがどんどん落ちるのはどうかと思うぞ…いやマジで…orz

ソフトが重くなって何が悪いんだ
そんなに死んだ世界がお望みか

Wintelでソフトが重いというか
ARMじゃ性能が足りなくて
重くできない
だけ

>>183
いまだにCellの性能信じられないバカ発見
ソフトがなけりゃタダの箱なんでしょ
どんな重隅で優劣決めてんだか

普及すれば必然的にウィルス対策が必要になる。
逆にウィルス対策ソフト程度も動かせないんじゃ共通プラットフォームとしての普及は許されないだろう
垂直統合モデルで分断された世界がある意味理想ともいえる。

ARMの市場は「ニッチクライアント」で十分なのよ。

>>190
信じてないわけじゃない。
最早見るに値しないだけだ。

積和算のスループット（笑）なんか既にお役御免だよ。>>138

ARMの性能が足りないだって？
混載されたSuperHコアの出番だな！

iPhone様がARMと仰っているのでね、もう勝負はついてるんだよｗ

iPhone様（笑）
まだNintendo DSとか言った方が笑いだけはとれたのに。

日本じゃソフトバンクという3番手キャリアの1機種という扱いだし
ワールドワイドじゃそれこそノキアやエリクソンを幅を利かせる世界で
世界ウン百万台程度じゃ成功とは言いがたい。
マカーが持ち上げてるだけで。

>>196
iPhone以外でも携帯だとARMが多いんじゃないの？
Atomはこれから携帯やスマートフォンにチャレンジしようかって段階だし。

うん、だから言ってるだろ。垂直統合モデルだって。
CPUのコードが共通でもSoCの構成要素の一つに過ぎず、プラットフォーム間の互換性は持たない。
Wintelプラットフォーム下での各PCベンダーのような平行分散を嫌うからだ。

たとえばNintendo DSのソフトがiPhoneで動いても任天堂にはメリットがないわけだぜ。

単に複数の「独自プラットフォーム」を構成する共通要素としてARMが存在しているだけ。
仕様が共通化され同じソフトウェアが動くx86のようなスケールメリットは生じない。

アームのIP商売の収益ってたいしたことないよ。
逆に言うと格安でライセンスしてるから顧客は多い。

＞2006年にARMコアは24億個出荷され、そのおよそ3分の2が携帯電話機向けだった。
＞16億個前後のARMコアが携帯電話機に搭載されたことになる。この物凄い数値
＞からすると、ARMの売上高はさぞかし巨大な金額かと思いきや、実際はそうでもない。

＞ARMの2006年の売上高は4億8,360万米ドル、日本円で約500億円である。
＞売上高が500億円とは、いささか少なすぎるようにみえる。Intelの2006年
＞年間売上高は354億米ドルであるから、日本円で4兆円近くもある。
＞ARMの売上高は、Intelの売上高の1.3％に過ぎない。

＞アーム株式会社の代表取締役社長を務める西嶋貴史氏は、「ARMコアを内蔵した
＞“半導体チップ”の売上高は総額で2兆円〜3兆円に達すると推定しています。
＞ですが、ARMコアが半導体チップのトータルコストに占める割合はわずかです。
＞このため企業としてのARMの事業規模は、Intelと違って比較的小さな金額にとどまっています」

所詮部品のそのまた構成要素にすぎん。
「DDR2-DRAMチップはCore 2 Duoより売れている」
って言うようなもんで野暮

垂直統合と対になるのは水平分業

NECがスパコンでIntelを選んだ理由
http://pc.watch.impress.co.jp/docs/column/hot/20091124_330515.html

>価格競争力を度外視して、国家プロジェクトで世界一性能の高いスーパーコンピュータを開発しても、それは一時的な国威発揚にしかならない。

光インターコネクトとか45nmプロセスとかそういう要素技術が残ると思うのだが。
それをPCなり家電なりに活かせるのか、即転用はできないにしても先鞭になるのかという議論はまた必要かもしれない。


>総事業費約1,150億円という予算は、それに見合っているのか、ということを仕分け人は問うているのだと思う。

Intelは年間6000億以上R&Dに投資しているんですよ？5年で3兆円。
1150億円しか支援しないのだから先の見通しが微妙になるのはそらー当たり前でしょう。
スパコン開発の意義もわからなかった仕分け人には大金に思えるのかも知れないがなｗｗｗ
だからアメリカ見習ってフェーズを幾つかに分けて一社に絞ってどかんと予算落とす方が良かったんだよ。
ただでさえ少なすぎる予算なのだから。

富士通という私企業の予算を国に組ませないといけない時点でおかしいだろボケ
それともIntelは米の国営企業か？

>>204
国営企業ではないが利益出していっぱい税金落としてるじゃん
公共事業打って何が悪い

で、あと何年おんぶにだっこさせればIntelみたいに自立してお金落ちるようになるの？
任天堂なんて国に技術開発支援受けたことは一度もないのに世界に誇るグローバル企業だぞ。

それは兎も角、先端プロセスを手がける半導体企業は露光技術でニコンやらの日本企業と協力関係にあるわけで
無理してまでIntelと同じ土俵で競争する必要なんてないんだよ。

Intelはリソースの米国内調達に拘ってないんだよね。
モバイルチームはイスラエル人を雇ってるし、最先端プロセス用の露光装置は日本から買ってるわけだよな。
なんで日本は外部調達じゃなしに全部国産でやらんといかんのですか？
得意でもない分野まで。

食料自給率うｐみたいな生産性のあることならまだわかるが。

Intelが22nmを手がけて旧くなった露光装置は中古で外部ファウンドリに流してるような2012年という時期に
独自に45nm作ったところで何が国益になるんですか？
45nmなんてルネサスは2008年に量産してるんですぜ？
君の主張は日本を鎖国して後進国にさせたいように見えてならんよ。

話が分散しすぎていると思うが。
光インターコネクトとか要素技術の話だろう？

>>206
>で、あと何年おんぶにだっこさせればIntelみたいに自立してお金落ちるようになるの？

だから今の状態じゃおんぶにもだっこにもなってないんだよｗ


>任天堂なんて国に技術開発支援受けたことは一度もないのに世界に誇るグローバル企業だぞ。

任天堂に何の関係があるのか
団子は国がスパコン開発支援しないで現状を打開できると思ってるの？


>それは兎も角、先端プロセスを手がける半導体企業は露光技術でニコンやらの日本企業と協力関係にあるわけで
>無理してまでIntelと同じ土俵で競争する必要なんてないんだよ。

競争が激し過ぎるところを避けるのはわからないでもない
でもIntelと競合するリスクや見込める利益なんかの議論は尽くされていないと思う

消費者向けの光伝送インターフェイスならそれもIntelがやってると思うのだが。

不治痛の手掛けたMOは流行らなかったぞ？

＞団子は国がスパコン開発支援しないで現状を打開できると思ってるの？

国の金で国産CPU作る必要があるかといえば、否だな
ITゼネコンに金ばらまくって意味なら全く意味がないな


そもそもなんで民主党政権になってから言うわけだ？
日本が国営半導体企業を作らないといけないようなことを
自民がやってたわけでもあるまい？

それとも、Xeonでスパコン作って研究したら成果がどっかの企業にもってかれるんですか？

国の施策が不満ならそれこそ経団連構成企業で金出し合ってどっかの大学にスパコンでも作ればいい。
国立大への寄付の場合、国に税金もってかれない特権がある。

俺はコンピュータに必要なのは後にも先にもソフトだと思う

任天堂って電通の総バックアップ受けてなかったっけ
国じゃないにしろ真っ当な企業じゃねーだろな

それにウィンテルの構図だって米国政府が望んだ形だろうに
たぶん一企業の技術とがんばりだけってのはどこも無理。

外人に金もたせ荒らさせ、トロン潰しなんてのも痕跡あるしな。
日本のソフト屋はゲームも何もかもその収益性から博打ヤクザが経営してるようなもんで、
ものづくり的な会社に育つはずもなし。

シアトルマリナーズのスポンサー企業でもある

http://blog.livedoor.jp/newskorea/archives/627525.html
自民政権でもろくなことになってない気がするんだが。

元IBMの中の人でさえこんな意見だっつーのに団子ときたら

>●この事業仕分け手法はアメリカ人には話せない 投稿日: 2009/11/13
>（中略）
>・もし法的にオーソライズされていない質問者が多数決でプロジェクトに致命的とも言える
> 金額レベルの削減を1時間で決め、そのまままかり通るという手法が通ったとします。
> まさにアメリカのみならず世界の科学技術界の物笑いで、日本の大型科学技術プロジェクト
> 遂行への信用は大きく失墜するでしょう。(アメリカ人から聞かれてもうまく説明できないし、
> 話したくもないですね。来週がSC09ですから、日本の主な出展者にとってはワーストタイミング
> になってしまったに違いありません。)
>
>・ふたを開けてみたら、次世代スーパーコンピューター競争の最大の敵は20PetaFLOPSを
> 目指すIBMではなく実は自国政府でした、というのではしゃれにもなりません。個人的には、
> 最後まで関係者のねばりを見せて欲しいところです。
>
>・もう少し言うと、国の科学技術戦略を担当してきたオーソリティ(総合科学技術会議か)は
> こうした状況に対して当然ながら、きちんとなんらかの意思表示をする義務があると思います。
> と書いて総合科学技術会議のメンバーを調べたらトップが鳩山首相でした。
>
>●Blue Waters用POWER7 投稿日: 2009/11/18
>（中略）
>スーパーコンピュータのトップレベルでは、こんな激しい技術競争をしているわけですから、
>これがわかっていれば、2位でもいいなどという甘い発想はとても出てきません。

2位じゃ駄目か。わかってるじゃないか。
なら、海外で売れるような競争力も無いSPARC64（笑）だけで組むとか尚更駄目だな。
Sandy BridgeとLarrabeeで仕切りなおしするとかのほうがまだ生産的だ。

http://www.iza.ne.jp/news/newsarticle/economy/policy/327640/

>>218
あと、引用元ちゃんと示せ
略された部分が重要だろ。
君の自己満足なら俺には必要ない

民主党がやろうとしてんのは前時代的な革命だね
形になってるものまで鬼の首とったかのように壊してる
支持もその茶番劇によるものだろう

元IBMといっても脳沢みたいなのもいるからなぁｗ

>>210
なぜそこでMOが？

一般消費者はもはや求めてないのにお役所が生きながらえさせてるメディアの代表格ではある。

>>207
超スレチだけどアメリカからイスラエルへの投資や寄付の免税措置は病的だ。

>>218の引用元ググったら出てきたけどこの人も相当キてるよな


経団連に期待しろって言ったのは撤回する。
自社の雇用すら守らないお便所さんが景気対策のために税金投じてくれ云々言うから笑えるわ。
安定雇用を破壊して国内消費を鈍らせてるのは何処の誰だよ。
かつて経済一流と言われた日本だが、今はその程度の自浄作用すら期待できない。

No future!

杉林は適度に伐採してやんないと
花粉症が増えたりして経済にマイナスなのです
樹脂も豊富で良質な燃料にもなる。

まずは日本の林業を救うところから始めようか。

だんご粉自給率100%は二の次

団子の口から自給率とか聞くとは思わなかった
もっとグローバリゼーションマンセーな錬金術師のイメージだったよ
それとも何かを炙り出すためポーズで言ってんの?

砂糖をバイオ燃料にするよりは余ってる木を燃やす方が生産的だろう。
有機物は無駄に腐らせてはいけない。

【ET2009レポート】XilinxとARM、合同記者発表会を開催
http://pc.watch.impress.co.jp/docs/news/event/20091125_331110.html

農産物からアルコールってのは詭弁だしな
大輸出国アメリカが自国で食う分まで燃料にしても、アメリカの2ヶ月分の燃料にしかならない

ARM7/9を既に実装してるトコロは、上位機としてARM11を望むけど
ARMとしてはCortex-A使って欲しくて揉めがちである、と。
ARM11コア製品がロードマップに前々から載ってるけど出てこないって会社、確かにあるなw

>>222
民主だか自民だかどっちでもいいが、
こんな糞は一度キャンセルすべきだったろうね。

モータ制御をAtomで代替するのは非現実的
http://journal.mycom.co.jp/articles/2009/11/25/et2009_intel/002.html

モータの制御なんてGHzなんてマスクROM内蔵の数十MHｚの世界だな
今までの常識ならば。

どこまで打ち破れるか興味は尽きない

Intelは、まだ8051改良型のMCS251や
8096系のMCS296とか作ってるんだから

そっち使え!って事だろ…

仮想敵は元ローラ、TI、ルネサスあたりか。。。
一体いくらで売る気だ
チャレンジャーにも程がある

モトローラってよりはフリスケか

MCS251/MCS296は既にディスコンで保守品種ですが
まだ一応手に入ります。えぇ。

っていうか、その代わりがAtom?無茶すぐる…

Cortex A9のクアッドコアでMini-ITXのボードあるから買って遊んでみようと思ったら
60マンとかふざけてるのかと

それはそうとiPhoneに感染するウィルスも出てきたし「MacOSは絶対にウィルスに感染しない」なんて
基地外マカーが少しは減るんだろうか

>>242
クアッドにコダワリなければ、BeagleBoardでヨクネ?
まぁアレもIF少ないけど…

デュアルコアCortex-A9のAndroidケータイの白ロム何個か繋いでクラスタリングみたいな
とてつもなくアホなことがやりたくなった

基地外マカーと言えば団子ちゃんと仲良しのあの方を最近見ないんだが

ザイリンクスって読むのかｗ

？

スパコン開発は世界一を目指さなければ意味がない - 東大・平木教授
http://journal.mycom.co.jp/articles/2009/11/27/hiraki/index.html

GRAPE関係はなんでこうもキてる人ばかりなのか

幕末の武士のように
もう自分たちが要らないんだって認めたくないんで
必死なんじゃない

CPUあーきてくちゃ、を語る人も同じに見えてるぞ。

武士道を語る町民がいたっていいじゃんｗ

ニュー速とか見てるとスカラプロセッサは安い、
ベクトルプロセッサは高いという議論になったりしてんのな
安いスカラプロセッサなんてx86だけだというのに
これを理由にNECディスって富士通ﾏﾝｾｰしたり
SPARCの富士通が日本勢だったりPS3にしろだのもう滅茶苦茶ｗ

たしかにひどい

世界的にCO2排出量削減の流れになればベクトルは復権とはいかないまでも
アクセラレータとしては一定の支持を取り戻すことはできると思うよ。

いつになるかは知らんが。

まあ、汎用性は低いが安いベクトル型プロセッサ（GPU）も台頭してきたことだし
いろいろ面白いことになりそうですな

>>255
米中もやる気ないし自国の経済を悪くする政策に世界が乗り気になるわけない。
「アホの日本が罠にかかりおった。
排出権相場を釣り上げて日本にある金を搾り取ってやる。ｳﾍﾍ」
ってのが地球温暖化詐欺だろうに。

ま、CO2は25%減らさなきゃってのは科学的に要求される最低レベルの対策ってことはおいといて
日本のアレは中国とかもやるなら削減って話だから、実行に移されるなら米中も削減するよ

>>253
LRBスレにもちょっと前に書いたが、
スカラvsベクトルっていう世界観で未だに分析しているくせがあるのが悪い。

スパコンは
・どれだけ汎用品のものを流用するか
・どれだけ専用のものを新規に設計するか
という部分が重要で、アーキテクチャとか技術論というよりは
経済面でのメリット・デメリット論の世界なんだよ。
純粋に技術的にいえばHPCで自分がよく走らせるコードを神が分析して
それ用に神が最適化して設計したプロセッサのアーキテクチャが一番効率がいい。
つまり専用プロセッサの方が有利。

しかし、新規部分の多い開発にはコストがかかる。
結局のところ彼らの議論は、経済面の話なの。それがわかってないHPCオタが多い。

まあ一部プロセッサと書いてしまったけど、当然プロセッサだけじゃないよね。

経済面の話だってのは納得
でも、ものを安く作れるってのも「技術」じゃないのかな
経済面を全く無視した技術ってのは成り立ちうるんだろうか

>>260
おれがいってるのはそこまで完璧に経済面を排除した首尾一貫した理屈じゃない罠。

少なくともGPGPUはベクトルプロセッサと似ているからベクトルプロセッサの様な末路を迎えるとか、
スパコン用にスカラプロセッサさえ頑張って開発して沢山つなげば、世界一になれるとか、
無理のある論理は排除できるだろ。

HPCオタは殆ど経済面の理屈で合理的に理解できる議論をしているのにもかかわらず、
自分達は科学・技術の話をしていると思いこんでいるところ。
だから技術面と経済面が合致しない部分で永遠に矛盾を抱えたまま綺麗な結論が出せないでいる。

なるほど、了解

まあ蛇足であるが、用途が科学技術計算というジャンルで専門家の顔もよくでる話だから、
HPCオタは特にそういう傾向が強いんだと思う。技術に経済面の話を導入すると純粋な技術論が汚れるみたいな。
その点、コンシューマの雑多な話が多いおれらの方は技術と経済面とは自然にミックス
された状態の話題になれているからな。自作板の勝利ってことで。

安全保障とかそういう政治的な話を持ち出す輩にはどう対応すればいいすかね？

>>264
　　--------------------
　　安全保障とかそういう政治的な話を持ち出す輩にはどう対応すればいいすかね？
　　--------------------
海千山千の悪党国家であるギリスもフランスもドイツも自国製スーパーコンピュータ用プロセッサなんて
開発していない…というのが、最も判り易い回答では？

うお　久々に見た

MACオタさん生きてたんだ…

せっかくだからオタさんに質問
- IBMがHPCでのCellの使用をやめるらしい件
- PS4のCPUにPOWER7コアが使われるという噂
について、何かコメントください

The RegisterのT.P.Morgan記者がSC09で展示されていたBlue Waters向けPOWER7ノード
について結構詳しい記事を書いています。
http://www.theregister.co.uk/2009/11/27/ibm_power7_hpc_server/
4chip (=32core) MCMの写真なども興味深いですが、マザーボードについて面白い記述が…
　　--------------------
　　There are two monster motherboards underpinning the processors and their
　　memory and the hub/switch and its interconnects. These mobos are
　　manufactured by Japanese server maker Hitachi and Brenner said that these
　　were the largest motherboards ever made.
　　--------------------
京速から遁走した日立はBlue Watersノード向けマザーボードの製造を担当していた
とか(笑) 国が技術振興のためにやるべきことは『何』なのか、考えさせられますね。

ということが判明した訳ですが、技術振興のために国がやるべきことって『何』という
ことのヒントが隠されているような…

>>268
最初の話ですが、IBMの米国特許をちょっと調べてみるだけでもCELL/B.E.への開発
投資が続いていそうなのは推察できますよ。
http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO2&Sect2=HITOFF&u=%2Fnetahtml%2FPTO%2Fsearch-adv.htm&r=0&p=1&f=S&l=50&Query=AN%2F%22International+Business+Machines%22+and+%22Broadband+Engine%22&d=PTXT

２番目の話ですが、上の記事でPOWER7 MCMの消費電力とパッケージサイズについて
の記述を読んでから真偽を考えてみてはいかがでしょうか？
　　-----------------------
　　Both chip packages have the same pin count at 5,336 pins (92 pins by 58 pins),
　　according to Alan Brenner, a senior technical staff member of the server and
　　network architecture team within IBM's Systems and Technology Group:
　　…
　　At 800 watts, the package is not cool by any means, but the Power7 IH MCM is
　　delivering performance at 1.28 gigaflops per watt at the package level.
　　-----------------------

日立は京速では要素技術担当だったから（と思う）
IBMの下請けは何ら不思議ではないが
日立もPOWER売ってるしな

>>229
植林の売り文句は「伐採した木材を販売すれば儲けも出ますよ」だったが
輸入木材などで国産木材価格が暴落→放置
落葉広葉樹が一掃されて山も川も痩せて護岸工事の弊害もあって土砂崩れに鉄砲水。
森も山も川も海も壊滅状態。

日本の林業を救う方針は研修生という名の奴隷待遇の外国人労働力の使い捨て

日本人は石油化学や金属製品を加工する機械と紙屑紙幣を引きかえに
竹籠や藁細工を作る技術すらほぼ失ったのである。

上のBlue Waters向けPOWER7ノードの件、Cheer HPCブログも良い写真を載せているので
紹介しておきます。
http://cheerhpc.wordpress.com/2009/11/18/%E2%97%8Fblue-waters%E7%94%A8power7/
・ノード内部
http://cheerhpc.files.wordpress.com/2009/11/p_2048_1536_1647abf0-a4da-402e-9386-3cd693db8676.jpeg
・POWER7 MCM
http://cheerhpc.files.wordpress.com/2009/11/p_2048_1536_5b4d0a30-3132-405d-ad38-739e917dff71.jpeg
http://cheerhpc.files.wordpress.com/2009/11/p_2048_1536_d32d1653-c8d6-4178-bc13-628e2f5d5d1e.jpeg
・インタコネクトモジュール
http://cheerhpc.files.wordpress.com/2009/11/p_2048_1536_ccfeb776-2cc2-4cf1-9b3d-81e3383f2856.jpeg

>>271
ありがとう
1件目はCell/B.E.じゃなくてPowerXCellの話だったんだけどまあいいや
オタさんは両方否定的ってことね

ID変わってるけど275です

一応元ネタ(?)貼っときます

Cell is no longer HPC material
http://www.theinquirer.net/inquirer/news/1563659/cell-hpc-material

Sony chooses IBM POWER 7 CPU for PlayStation 4
http://www.gamekicker.com/Gaming-News/Sony-chooses-IBM-POWER-7-CPU-for-PlayStation-4

>>274
1TFLOPS達成するのに800Wとかどうなのよこれｗ
Larrabee使えば1/4の電力で済むぞｗ

京速を大艦巨砲主義と批判する人がいるが
アメリカだって巨大戦艦を作っているということだな＜800W

>>277
RadeonHD5750なら100W切ってますよ（棒

カタログスペックは結構です

>>277
Larrabeeのこないだのは単精度だぞ。
倍精度ならこないだのデモ機なら半分の500GFLOPS程度がピークだろうね。
（ただ同時処理できる演算数が減るので実効性能比は改善されると思われる）

>>252
いいとか悪いとかじゃなくて、そう見えるってこと。
キてると思われるのが嫌なのかも知れないけど、
そう見えるものはしょうがない。

すれっどすとっぱー

>>278
それ池田とかいう池沼だろｗｗｗ

いや、ノビーの影響なのか何なのか
結構言ってる人いるよ

あのおっさんはただの芸能人だから指さして笑ってやるのが優しさってもん

自称アルファブロガーは総じてキチガイ

SH-Mobileは、もうARMなんだな

ルネサス、1GHz CPU搭載の「SH-Mobile Appliation Engine 4」
http://k-tai.impress.co.jp/docs/news/20091130_332387.html

>>288
WindowsCEがSHサポート止めるからね…

あら、そうなの

他社製OS使ってると怖いよな……

>>288
http://ja.wikipedia.org/wiki/SuperH#SH-Mobile_G.E3.82.B7.E3.83.AA.E3.83.BC.E3.82.BA
要はGシリーズの流れなんじゃないの？

GPGPUに対応するようになるらしいし、SuperHがいらない子になるような……

そこでRXでつよ。

1個3000円か・・・
評価ボードとか1台ウン万円なんだろうな

http://ednjapan.rbi-j.com/news/2009/12/5754
Hypercoreだそうな

なにこの超イケメン
キャー

団子ちゃんってその気があったの？

ねーよｗｗｗｗ
ちょっとだけお塩先生に似てるな

訳：ちょっとだけその気があった

お塩先生はだんごやさんの心の師

2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
http://www.slideshare.net/pfi/20091210-gpu

おもろかったんで張っとく

緑赤青ｗ

クラウドは　逆から読めば　道楽だ

　-○○○

オレ何色？

黄色

ああVIAのマザボの基盤の色か

いや、まじでs3は黄色
ページ見てみりゃわかる黄色と黒は勇気の標
あとepia,vbやらのボードは青

そういや、黄色のボードってsocket7時代のficとasus位しか
うちにないな

あと、ati/amdって何色？

クリスマスカラーだよな

クリスマベクトル

あげ

POWER7でやっとOoO復活したのがうれしいね
インテルが失敗したインオーダーの深パイプライン設計を踏襲したりとしばらく迷走してたからなあ…

来年のISSCCでPOWER7の詳細が複数の論文で公開されることは周知の通りです。
http://www.isscc.org/isscc/2010/ISSCCAP2010.pdf
　　------------------------
　　5.4 The Implementation of POWER7): A Highly Parallel and Scalable
　　　　Multi-Core High-End Server Processor
　　5.5 A Wire-Speed Power Processor: 2.3GHz 45nm SOI with 16 Cores and 64 Threads
　　　　(MACオタ注: おそらくPOWER6 - Z10の関係に対応するメインフレームプロセッサ)
　　9.3 POWER7 Local Clocking and Clocked Storage Elements
　　19.1 A 45nm SOI Embedded DRAM Macro for POWER7 32MB On-Chip L3 Cache
　　19.2 A 32kB 2R/1W L1 Data Cache in 45nm SOI Technology for the POWER7 Processor
　　------------------------
今年のまとめとして、Hot Chips 21以来公開された資料からPOWER7についての技術情報を
書いてみます。

Hot Chipのプレゼン自体はまだ公開されていませんが、Power.orgが公開している
このプレゼンがKalla氏の講演とほぼ同じものであるようです。
http://www.power.org/events/powercon09/taiwan09/IBM_Overview_POWER7.pdf
　・1.2 Billion transistors
　・45nm, Cu-SOI, ダイサイズ: 567mm2
　・2 FXU, 2 LSU, 4 FPU, 1Vector Unit, 1 Branch Unit, 1 Condition Register Unit,
　　1 Decimal FPU
　・6-wide dispatch / 8-wide issue
　・ 1, 2, 4-way SMT
　・OoOE
　・32KB L1-I, 32KB L1-D, 256KB L2 per core
　・ 8-core + 32MB shared eDRAM L3
　・up to 32-socket
　・コア性能向上
　　- パイプライン改良
　　- L1レイテンシ低減
　　- L2とコアを緊密化
　・チップ性能向上
　　- 2-core (POWER6) -> 8-core (POWER7)
　　- コア間インタコネクト高性能化
　　- off-die eDRAM L3 (POWER6) -> on-die eDRAM L3 (POWER7)
　　- Dual DDR3対応メモリコントローラ
　・省電力機能
　　- Power Gating 採用
　　- Dose - Nap - Sleep
　　- DVFS (Dynamic Voltage and Frequency Slewing)
　　- Turbo-Mode (up to 10% frequency boost)
最終ページのプロセッサモジュールの写真は、明らかに>>274あたりのBlue Waters向けの
モノとは異なっているようですから、一般サーバー向けの開発もすすんでいるようです。

Power.orgが公開している別の資料にも興味深い記述があります。
http://www.power.org/news/newsletter/Power.org_Q3_2009_Newsletter_final.pdf
　　(p.11)
　　----------------------
　　The new POWER7 Core has a total of 18 execution units, including two
　　fixed point pipelines bit aligned to the two LSU pipes.
　　----------------------
資料ごとにPOWER7の実行ユニット数の表記は異なっているのですが、>>313でも書いたような
12個という表記が多く、"two fixed point pipelines bit aligned to the two LSU pipes"というのは
FXUのことではなく、LSUにx86のAGU相当のアドレス演算用整数演算ユニットが追加されたもの
と思われます。
その他の追加情報は下記の通り
　・11 levels of metal layer
　・L3はコヒーレンシトラフィック低減のためのディレクトリとしても機能する

＞x86のAGU相当のアドレス演算用整数演算ユニット

別モノだよ。
そもそもx86相当のアドレッシングモード自体がないのでAGUのような仕組みは原理的に無理。
ModRM以降の可変長フィールドを解決するものだが、あれは形式にもとづいてアドレス生成専用に
カスタマイズされている。

一方POWER ISAはアドレス演算も通常の整数演算も同じ命令で区別がない。
依存関係を走査すればできなくもないけど、コストがかかりすぎる。
Load/Store + アドレスインクリメントの複合命令ならあるがそれを分解せずに実行するのが一番コストかからんでしょ


逆にx86のアドレッシングモードはポインタをインクリメントしない。
「ARM相当」の間違いでしょ。

IBMがセミナー資料として公開しているJ. M. Tendler氏のプレゼンのいくつかのバージョン
がネット上で見つかりますが、POWER7のキャッシュ／メモリ階層と、コヒーレンシ維持機構
について詳細に記されています。
http://www.ibm.com/developerworks/wikis/download/attachments/104533325/POWER7+-+The+Beat+Goes+On+v3+(Presented+to+Philadelphia+Users+Group,+2009-11-17).pdf
　・メモリ
　　- デュアル・メモリコントローラ
　　- メモリコントローラとDIMMの間には"Advanced Buffer Chip"を挟む
　　　(POWER4以来の"SMI"チップと同じ)
　　- メモリコントローラとバッファ間は8-chの高速リンク
　　　差動インターフェース採用、6.4GHz, 28-byte (total?)
　　- DDR3、800, 1066, 1333, 1600MHz サポート
・eDRAM L3 (32MB)
　　- ローカル接続メモリの1/3のレイテンシ
　　- 単一スレッドが全領域を占有する設定も可能
　・"Fast Local" L3
　　- L3の一部 (up to 4MB)を低レイテンシの高速領域として利用可能
　　- 通常L3の1/5のレイテンシ
　・L2 "Turbo" キャッシュ
　　- L2はコアと緊密に結合
　　- 上記の『ローカル』L3の1/3のレイテンシ
　・キャッシュ階層
　　L1: write-through, L2: write-back, Local L3: partial-victim, Shared L3: adaptive
　・メモリコヒーレンシ
　　- Global Coherence Throughput: 32GB/s (POWER6) -> 450GB/s (POWER7)
　　- 『投機的』コヒーレンシ通信
　　- 複雑な共有状態を表現する13レベルの共有ステータス

書き忘れましたが、統合eDRAMに関してSOIを利用したFBC (Floating Body Cell)との
観測もありましたが、トレンチ構造とのこと。
http://journal.mycom.co.jp/articles/2009/09/16/hot_chips21_power7/002.html
　　----------------------
　　このDRAMはDeep Trenchキャパシタを使用するタイプのものであり、SOIのBox
　　(Buried Oxide)層を取り除いてその下のシリコンバルクに深い溝を掘り、その溝の
　　側面に情報記憶用のキャパシタを作る。
　　----------------------

>>315
　　----------------
　　Load/Store + アドレスインクリメントの複合命令ならあるが
　　----------------
"update"オプションのつくlwzu/stwuのような命令以外にも、FXUリソースを必要とする
命令はある様なのです。
gccの最適化ファイルが実行ユニットの内部構造の推測にどの程度役に立つかは謎ですが、
下記は power4 の最適化設定ファイルです。
http://gcc.gnu.org/viewcvs/branches/ibm/power7-meissner/gcc/config/rs6000/power4.md?revision=152732&view=markup
単純ロード (power4-load) 以外は、整数演算リソース (iuX_power4) を必要とするのが
判るかと…

>>312
5.5って "Power Processor" って書いてあるけどz11のことなの？

http://www.hpcuserforum.com/presentations/colorado/IBMHPCForumaug09.pdf

こっちにダイフォト載ってるよ

>>318 さん
　　-------------------
　　5.5って "Power Processor" って書いてあるけどz11のことなの？
　　-------------------
言われてみると、Z10も実行ユニットの構成はPOWER6と同じでもISAはPOWERじゃないですね。
勘違いだったかも。
でも他にこのプロセッサの使い道って何なんでしょう？

>>319 団子 さん
そのプレゼンのダイ写真は、>>313や>>316に含まれている写真とどこか違いますか？
資料を読まずに脊髄反射で書き込む癖はヤメた方が良いかと…

>>257
http://www.youtube.com/watch?v=FPsJEOqNFPc
既に京都議定書にしたがって都合の悪い時だけ自称発展途上国の中国に金を搾り取られているらしい。

>>320
> でも他にこのプロセッサの使い道って何なんでしょう？

wire-speedってんだからネットワークプロセッサなんじゃね？

>>322
　　----------------
　　ネットワークプロセッサ
　　----------------
それってボッタくりIBMが最新45nm SOIプロセスで製造した、ダイサイズ400mm2超の
チップが売れる市場なんでしょうか？
FreescaleのG4クラスの製品が強い分野だったような…

うーん、確かに
謎だね

あとはメインフレームのI/Oプロセッサかな
それなら、ある程度値が張っても大丈夫じゃないか？

POWER7よりダイが小さいのにコア数が倍になってるから
メインフレームのCPUってことはないと思う

>>325
　　--------------------
　　POWER7よりダイが小さいのにコア数が倍になってるから
　　--------------------
この辺はPOWER7に限らず、近年のハイエンドプロセッサはアンコア部の面積が大きいので
証拠とは言えないかと。コア自体もメインフレーム向けはVSXが削除されている可能性が
あります。

>>323
クロック控えめでスレッド数も多いし、100GbE用のネットワークプロセッサじゃないの

IOP纏めてあるサイトってない？

ネットワークプロセッサーの意見に賛成．
16core 64Threds 2+ GHz ってスペックが
いかにもCaviumのOcteonや旧RMIのNetLogicのXLPの豪華版という感じだ…
# Octeon CN5860が 16core，XLP832 が 8core 32Threds．共に MIPS64

MACオタの言う「ボッタくりIBMがチップ売れる市場」と言えるか謎だけど
ハイエンドの Octeon だと$500〜$1000 ぐらい．
http://www.en-genius.net/site/zones/networkZONE/product_reviews/netp_101606

あるいはSun Niagara的な特定用途に強いサーバー用プロセッサーとか？

ｘ８６のμOpsで直接プログラムが書ければいいのに

メモリウォールに自分で激突するのがお好き？

>>330
VIAと契約すれば？

最近はx86命令セットは高級言語だと思うようにしている。

確かにｗ

安藤氏の年頭のコラムが出ています。
http://journal.mycom.co.jp/articles/2010/01/02/next_generation_supercomputer/index.html
　　-------------------
　　安いからという理由で米国製のスパコンを買うことは、まんまと米国の策略に載るものである。
　　-------------------
一見もっともらしい言い分ですが、スパコンを開発することとプロセッサを開発することを意図的に
混同して誤魔化してますね。
ここの皆さんは周知のように、昨年下期のTop500でトップを取ったCrayにしてもプロセッサは他社
製なわけで…

スパコン利権とは全然関係なく、『日本出身』アーキテクチャであるCELL/B.E.はHPC市場で
活躍を続けています。今回紹介するのは、HPCにおける電力効率ランキング"Green500"で
上位を独占するヨーロッパ開発のCELLベース・スパコンQPACEの話。

今年のGreen500ランキングはこちら
http://www.green500.org/lists/2009/11/top/list.php
ご覧の通り同成績で1位にランクされている3システムは全て QPACE SFB TR Cluster です。

http://www.fz-juelich.de/jsc/datapool/cell/eQPACE/pleiter-eqpace-20090209.pdf
このプレゼンは今年初めのものでやや古いですが、アーキテクチャの概要を述べてあります。
QPACEの1ノードは、p.9のブロック図のようにシングルプロセッサのPowerXCell 8iとFPGA製の
ネットワークチップで構成されます。
Roadrunnerとは違ってプロセッサはCELLのみで構成されているのが興味深いかと。
ネットワークは京速と同じく3Dトーラス。

秋のSC09 (Top500でのお披露目)以降の資料はこちら。
http://www.fz-juelich.de/jsc/files/docs/vortraege/jak-2009/jak-2009-qpace.pdf
http://www.desy.de/dvsem/WS0910/pleiter_talk.pdf
性能評価や、FPGAの構成などが述べられています。

QPACEは間違いなく『ヨーロッパ製スパコン』と言えるかと思うのですが、プロセッサ
は日本+米国の製品であることは注目に値するかと思います。米国だってRoadrunner
にCELL/B.E.の技術を使うことに躊躇はありません。

HPC方面ではとっくにコア性能の争いよりマルチプロセッサでのスケーラビリティやら
インタコネクトやらが主戦場になっています。
>>335でも触れたように、Crayが一般向けx86プロセッサをコアに使って世界一のスパ
コンを製造し、果てにはあっさり次世代ではAMDからIntelに乗り換えるというのも、そう
した流れの上にあります。
http://japan.internet.com/webtech/20080502/11.html
　　--------------------
　　なお今回の提携は、Cray の『Cascade』プラットフォームから Intel が技術製品を
　　提供するというものだ。Cascade は医学や物理学などの複雑な問題を解くために
　　用いられる。
　　--------------------
そういう意味で、『スパコン開発=ハイエンドプロセッサ開発』というすりかえをやっている
輩は信用できないことが良く判るかと…

そうは言っても、日本発のプロセッサであるCELL/B.E.を評価したのは欧米であって、
日本国内では叩きに余念が無いヒトが未だにいるというのも、ある種興味深い現象で
あったりするわけです(笑)

>>337
んなこと言っても、この板にある某スレだって
「たくさん繋げるだけだろ」的な連中がいる事も事実。
膨大な数繋げて性能だす事はとても大変で難しい事なのだが…。

日本で叩いてるのは勉強したくない技術者。
スパコンからハンディ機まで（電力）性能向上にマルチコアはどう考えても不可避なのに
どうしてもそのパラダイムから抜け出せないがゆえに叩いてクライアントの目から隠す。
団子は競争相手が追いついて来ないように叩きネタを日本語でばら撒いて煙に巻いてる変り種。
欧米のエンジニアは立派な大学出てて職の心配する必要ない、
あるいは競争の足止めたら食っていけないの判ってるからニューパラダイム受け入れるに易い。

そこまでご立派なものじゃないよ。
というか、「今使える」ものを選ぶのは理に適った判断だろう。

>>339
ﾓﾏｴ、脳内だけで書いてるだろ。
並列度上げました、だから性能出るはずですみたいな幻想まに受けて、
使ってるとこ見たこと無いんだろな、修羅場だぞ。
二度と俺の目に付くところに現れるな。

Cellで片付く問題なんてGPUより間口が広いだけでニッチにゃ変わりない
それを不勉強だとか罵ってるんだからただの精神論、最早オカルト
バカは放っとけばよい

>HPC方面ではとっくにコア性能の争いよりマルチプロセッサでのスケーラビリティやら
>インタコネクトやらが主戦場になっています。

って流れなのに>>341-342みたいな攻撃的弁護がでてくるあたり、
もう日本だめじゃね？Cell叩きがマルチコア叩きにまで発展しててさ。
数々のネガキャンが奏功したってところか。

>>343
>HPC方面ではとっくにコア性能の争いよりマルチプロセッサでのスケーラビリティやら
>インタコネクトやらが主戦場になっています。

その流れでもMACキチは平気でCell擁護しちゃうから笑っちゃうよな
普通の人なら逆説的に「Cellである必要性なんて大して無いんだな」というごくありきたりな答えに辿り着くと思うよ

現状Cellが丁度いいって話だろ現物あるし
しかしどーなってんだろこの働きたくないでござるな脳みそ
MACオタもMACオタならアンチもアンチだよ

手軽に速くできるなら、コアも速いに越したことはないしな
速いCPUなら、同じ性能なら使う数減らせる→そのぶん性能も出しやすいし接続も楽
また、同じ数使うなら当然性能は上がる。

POWER無敵

日経BPが今回の事業仕分けに参加した金田教授のインタビューを掲載しています。
http://itpro.nikkeibp.co.jp/article/COLUMN/20091225/342666/
　　--------------------
　　世界最大のスパコンの国際会議「Supercomputing2009（SC09）」でもIBMの
　　POWER7ベースと富士通のSPARC64 VIIIfxベースの基板が展示されていた
　　ようだが、技術が分かる人が見れば富士通劣勢は明らかであると分かったはずだ。
　　--------------------
これって安藤氏がMYCOMに投稿したBlue Watersと京速の比較記事に対する痛烈な
皮肉になっているような気が…
http://journal.mycom.co.jp/articles/2010/01/03/supercomputer2010/index.html
　　====================
　　POWER7はチップあたり200Wで256GFlopsであるが、富士通は58Wで128GFlops
　　であり、富士通の方が約1.7倍、電力効率が良い。
　　====================
Green500の結果あたりが楽しみですね。

スパコンというよりコンピューター研究予算であの程度あってもいいよ。
副産物の方が重要だからなこの場合。税金でなく企業が金出したケースがSCEだが、
案の定国内の足並み総崩れだしね。評価したのは欧米。
久多良木も日本では総スカンされるのわかっててIBMと手を組むのにやぶさかでなかったのだろう。
米国なら官民問わず研究予算はものすごい額になってるだろう。

ちなみに上の記事、金田教授のこの指摘は興味深いかと。
　　----------------
　　恐れるべきは、マスコミがよく比較するかつて地球シミュレータの計算速度を
　　抜いたIBM製「BlueGene」の後継機である20ペタFLOPS級の最新鋭機ではなく、
　　POWER7を搭載したIBMが真に本腰を入れて開発する汎用性の高い最新鋭機
　　なのである。
　　----------------
POWER7は米国防総省のプロジェクトHPCS (High Productivity Computing Systems)
において、5社 (Cray, HP, IBM, SGI, Sun) -> 3社 (Cray, IBM, Sun) -> 2社 (Cray, IBM)
と3段階の競争試作で勝ち残ったシステムです。
http://www.darpa.mil/ipto/programs/hpcs/hpcs_plan.asp
HPCSの目標設定には『economically viable』の条件がつけられており、フェーズ間の
中間評価でも商業応用を強く意識して実験的なアーキテクチャは排除されたという
話も伝えられています。

偶然なのか真似たのかは判りませんが、京速プロジェクトの方もHPC専用というよりは
そのままSUN互換サーバーに使えそうなSPARC64 VIIIfxをプロセッサとして選択して、
やはり商用サーバーへの採用も狙っているようです。
IBMと正面からぶつかって勝つ算段があるのか、はたまた富士通一社のプロセッサ開
発を助成しただけなのかも見守るべきなのかもしれません。

というわけで自説の為に公開処刑狙ってるだけな気がする仕分け人には反対。
処刑した後、類似予算も立ち上げにくくなる。そこまで考えてないだろうな。
原資はどうあれもうちょっと研究関連職潤ってもいいと思うんだ。
日本がここまで消極的なのは貧乏性が故かもしれないし。上の無理解はどこだって変わらないよ。

>>341
　　-----------------
　　二度と俺の目に付くところに現れるな。
　　-----------------
他人の掲示板で中二病的に粋がる、この手のカキコミを久しぶりに見たような(笑)

>>351
　　-----------------
　　研究関連職潤ってもいいと思うんだ。
　　-----------------
総枠は増えませんから、京速に投入された予算の分だけ他の研究が割を食う
というのが世の道理なんですが？

総枠は増えません(ｷﾘｯ
賢しい…

ロケット予算も日米比べた場合むこうは国際戦略上の予算だから仕方ないが
確かNASAと比べ日本は人的、資金的にも1/20程度と聞いた事がある。
官だの民だの拘ってる場合じゃないっていう。

>>353
金は天下の回り物だよ。
ともかく総量が少なく枯渇してるせいで取り合い、
ねたみ合いになるのだと思う。

MACヲタはPowerPCになるとハッスルハッスルするなｗ

ほんとIBM大好きなんだから

IBMオタに改名するベキダ

http://gigazine.net/index.php?/news/comments/20100108_nvidia_2nd_tegra/

これがDSに載るの？

スマートフォン市場ではSnapdragonとの戦いに勝てそうにないな

保守age

本当の意味で集積回路だからな＞モバイル

何となく気になったので聞いてみるけどGPUでよく聞くFMADと
Bulldozerのブロック図で見たFMACってのはまったく違うもの？

NvidiaのFermi、なんとか量産に漕ぎ着けたようで…
http://journal.mycom.co.jp/articles/2010/01/11/ces05/002.html
　　-----------------
　　この日のイベントはTegraが主役だったが、最後にHuang氏は「NVIDIAのイベントは
　　GeForce抜きでは終われない」と、"Fermi"アーキテクチャを採用した「GF100」につ
　　いて語り始めた。
　　現在、量産段階に入っており急ピッチで生産が進められているという。
　　-----------------

http://www.4gamer.net/games/099/G009929/20100108053/SS/003.jpg
同システムは，ご覧のとおりの液冷仕様だが，近づくとものすごい熱を放っていたのが印象的。
PCケースベンダーやOEM関係者が，「NVIDIAの次世代GPUでは，冷却が最大の問題になる」
と口を揃えていた理由がたいへんよく分かるシステムでもあった。

キャッシュ搭載でようやくまともにshaderが使い物になるな

>>362
http://pc.watch.impress.co.jp/img/pcw/docs/341/762/ph04.jpg

だがx86ではない

いいことです

と思っているのは馬鹿だけです

Tegra2ってスマートフォン向けとは誰も言ってないよね
タブレット型デバイス向けみたいな事は言われてるけど

スマートフォンだったらHDムービーの再生は、やるとしても間引き映像だろうしな

昔話題になったNC辺りか

次世代Blue Geneである"Sequoia" (BG/Q)の情報が少し出てきたような…

>>376
どんな感じですか？

>>377
検算してみたら、大元のプレスリリースの数字から簡単に導出できる程度の情報でした。
書かなくて良かった…

>>378
野心的な目標値に思えるのでいったいどんな物が出てくるか興味深いです。

Digitimesがグラフィックカードベンダ筋から拾ってきたFermiの状況です。
発表は3月だが、4月までは入手難らしいとのこと。
http://www.digitimes.com/news/a20100114PD202.html
　　----------------------
　　Nvidia may see drop in global discrete graphics chip market share in 1Q10
　　Monica Chen, Taipei; Joseph Tsai, DIGITIMES [Thursday 14 January 2010]

　　Nvidia is expected to see its share of the global discrete graphics chip market
　　drop from 65% in 2009 to 60% or even lower due to strong competition from AMD,
　　according to sources from graphics card makers.

　　Nvidia has refuted the claims saying it expects to see strong demand.

　　Although Nvidia plans to launch its 40nm Fermi-GF100 graphics chip in March
　　2010, mass shipments are unlikely to start until April, the sources noted. Nvidia
　　responded saying its launch schedule remains unchanged.

　　On the other hand, AMD has already launched its DirectX 11-supporting 40nm
　　ATI Radeon HD 5970, 5870, 5850 and 5750 GPUs and will launch HD 5670, 5570
　　and 5450 shortly. The company recently claimed to have shipped a total of two
　　million DirectX 11-capable GPUs.
　　----------------------

上記に関連して、TSMCの40nmプロセスの歩留まりが上がらないという記事を
同じくDigitimesが数日前に掲載しています。
魚拓のリンクはAMD次世代スレッドのこちら。
http://pc11.2ch.net/test/read.cgi/jisaku/1263352294/91
　　-----------------
　　Foundry chipmakers, including Taiwan Semiconductor Manufacturing Company
　　(TSMC), have been struggling to increase their yields on 40nm to over 70%,
　　according to industry sources. The unsatisfactory yield rate has caused
　　production for next-generation graphics processors and FPGA (field-
　　programmable gate array) chips to run tight.
　　-----------------

Fermiの歩留まりですが、もう少し詳しい情報が台湾HKEPCより。
http://www.hkepc.com/4465
　　----------------------
　　但近日外間據消息指出，目前 Fermi 繪圖核心的實際良率僅有約 20 ％
　　----------------------
　・Fermiの歩留まりはおよそ20%程度
　・このため、3月に発表されても供給状態がまともになるのは4月
　・一方、AMDのHD5000シリーズの歩留まりは60-80%程度

富士通/SUNより発売されたばかりのSPARC Enterprise M3000
(Quad-Core SPARC64 VII/2.75GHz x 1)のSPEC2006が登録され
ています。
http://www.spec.org/cpu2006/results/res2010q1/
似たような動作周波数のx86シングルソケットシステムとの比較は下記の通り。

　(base/peak)　　　　　　　int　　　　　　　fp　　　　　　　int-rate　　　　fp-rate
SPARC64 VII/2.75GHz　13.6 / 14.8　　15.2 / 15.9　　45.4 / 49.1　　38.1 / 40.4
Xeon W3520/2.6tGHz　　27.4 / 30.7　　32.5 / 33.8　　94.1 / 101　　74.4 / 77.8
Opteron2384/2.7GHz　　17.4 / 21.0　　19.5 / 21.5　　56.9 / 67.7　　53.2 / 59.7

クロックだけはx86並になっても性能はも一つの様で…

上のカキコミの参考リンクです。
■ SPARC64 VII/2.75MHz (富士通 SPARC Enterprise M3000)
http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20091217-09277.html
http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20091217-09278.html
http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20091218-09281.html
http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20091218-09282.html

■ Xeon W3520/2.67GHz (富士通 CELSIUS M470)
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090511-07317.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090511-07318.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090511-07319.html
http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090511-07320.html

■ Opteron 2384/2.7GHz (HP ProLiant DL165 G5p)
http://www.spec.org/cpu2006/results/res2009q1/cpu2006-20090116-06413.html
http://www.spec.org/cpu2006/results/res2009q1/cpu2006-20090116-06416.html
http://www.spec.org/cpu2006/results/res2009q1/cpu2006-20090116-06420.html
http://www.spec.org/cpu2006/results/res2009q1/cpu2006-20090116-06423.html

SPARC64 VII/2.75MHz→2.75GHzだね
SunとFujitsuは同じ物？

Xeon(Nehalem-EP)とOpteron(Istanbul)で
組んだので簡単な性能測定結果。評判のNehaってこんなもの？
これならXeon E5540とOp 2431で似たようなモノで、Opのが安い。

Sandra 2009 SP3 Benchmark Result on WinXP-Pro SP3
======================================================
CPU　　　XEON E5540　　　OPTERON 2435　　C2Q Q6600
Core　　　2x 4core+HTT　　2x 6core 　　　　　　1x 4core
TDP 　　　2x 80W　　　　　　2x 75W 　　　　　　　1x 105W
Clock 　　 2x 2.53GHz　　　　2x 2.60GHz 　　　　1x 2.40GHz
Memory　6xDDR3-1066R　　4xDDR2-800R　　　4xDDR2-800
M/B 　　　Super X8DT3 　　Tyan S2927E　　　　Dell 755
ChipSet 　Intel 5520　　　　　NFP3600　　　　　　Intel Q35
------------------------------------------------------
Int. 　　　132GIPS　　　　　106GIPS　　　　　　37GIPS
F.P. 　　　119GFLOPS　　　102GFLOPS　　　29GFLOPS
1'Cashe　　419GB/s　　　　485GB/s　　　　　201GB/s
2'Cache　　258GB/s　　　　307GB/s 　　　　　33GB/s
3'Cache 　　91GB/s 　　　　81GB/s 　　　　　　(Non)
Memory　　13.9GB/s 　　　20.0GB/s　　　　　4.7GB/s
FP*Mem　　１６５４ 　　　　　２０４０　　　　　　１７４
------------------------------------------------------
MM-Int 　　239MPix/s　　　　284MPix/s　　　　80MPix/s
MM-FP 　　192MPix/s　　　　134MPix/s　　　　50MPix/s
MM-Dbl 　　100MPix/s 　　　　73MPix/s　　　　25MPix/s
Cording　　761MB/s 　　　　1000MB/s　　　　　364MB/s
------------------------------------------------------
FileSystem NTSC by LSI_MegaRAID-SAS_RAID5 (4xSATA)
・R.Read　　66MB/s 　　　　　62MB/s 　　　　　----
・R.Write 　32MB/s 　　　　　60MB/s 　　　　　----
・S.Read 　123MB/s　　　　　340MB/s 　　　　　----
・S.Write 　48MB/s　　　　　270MB/s 　　　　　----
======================================================

NehalemはInt.とF.P.は速くて、キャッシュは少し遅いだけだから、
キャッシュ内で完了する処理なら「速い」とは言えるし、MultiMedia
のF.P.と倍精度は3割も速い（逆にCording/暗号化は遅い）。

でもメモリーが絡むとガックリ遅くなる。DDR3-1066MHz×3chで
理屈の上ではOpteronのDDR2-800MHz×2chより速い筈なのに。
これなら今回組んだOp.2435(2.6GHz)の下のOp.2431(2.4GHz)で
メモリーが絡む大半の処理では、ほぼ同等性能になると読める。

そんな記事見たことないから質問してみた次第。
Super X8DT3の設定でも狂っているのかな？

これが設定ミスでないなら、OpteronのIstanbuleはNehalemに
負けてないって事になる。・・・・・詳しい人、教えて下され！

528 名前：Socket774[sage] 投稿日：2010/01/01(金) 12:22:44 ID:lEhCwdPM
TOP500だとNehalem-EPとBarcelonaでコア辺りのクロック性能同じ位だね。
参考になるのかどうか判らないが。
でも実質Intel専用ベンチのSandraで差が付かないってのは凄いな。

LINPACKってFP演算ユニットの並列度×クロック数が素直に現れるぞ

>>386-388
コピペなのは存じ上げていますが、検索してみるとあちこちに貼られているようですので
回答しておきます。
　　---------------------
　　でもメモリーが絡むとガックリ遅くなる。
　　[中略]
　　そんな記事見たことないから質問してみた次第。
　　---------------------
流石にSandraは有名ベンチマークですから同種の記事は検索すれば簡単に見つかります。
http://www.bit-tech.net/hardware/cpus/2009/03/30/intel-xeon-w5580-nehalem-ep-review/5
こちらの"unbuffered memory test"は、その一例ですね。それでも注目すべきなのは
メモリレイテンシでOpteronを圧倒している点です。たしかアム虫さんってPentium4は帯域番長
とかで、AMD製品はメモリレイテンシが優秀だから速いって主張していたのでは？

実はメモリ帯域の方も測定法で大きく異なる様で、同じbit-tech.comのistanbulベンチでは
こういう結果が(笑)
http://www.bit-tech.net/hardware/2009/07/07/amd-opteron-2434-review/3
bit-techの言い訳はこちら。
　　--------------------
　　We started by retesting the Xeon W5580, as a new version of Sandra, which supports
　　Intel's implementation of NUMA, has been released since our original review. These
　　new results show that the Xeon W5580 system has significantly more memory bandwidth
　　and lower latency than either Opteron system - an important consideration if you're
　　running lots of apps together such as a server used to power multiple virtual machines.
　　---------------------

まあ結果を推敲せずに、脳内妄想に一致するとコピペしまくるアム虫さんの習性ががGoogleの
検索結果に晒されただけ…というのが結論ですか。

WinXPってNehalemのNUMAに対応してたっけ？

今日はTheRegisterより目ぼしいニュースが二つ。
まず、IBMの2009Q4業績の電話会議でIBMのCFO, Mark Loughridge より POWER7
のリリース時期が示されたとのこと。
http://www.theregister.co.uk/2010/01/20/ibm_power7_q1_launch/
　　-----------------------
　　"Later [in Q1], we'll introduce the next generation Power Systems, which will
　　deliver two to three times the performance, in the same energy envelope,"
　　Loughridge told the assembled Wall Street multitudes on Tuesday.
　　-----------------------
　・今四半期中にPOWER7製品が発表される
　・45nm CPUプロセスの立ち上がりは順調で、65nm世代より5ヶ月は短かった。
　・今年中にPOWERサーバーはPOWER7世代に更新される

もう一つは龍芯3号を使った中共の国産スーパーコンピュータ 『曙光 6000』が
今年完成予定とのこと。
http://www.theregister.co.uk/2010/01/20/china_ict_dawning_super/
　　---------------------
　　Weiwu Hu, chief architect of the Loongson processors developed by ICT, told
　　Technology Review that the future Dawning 6000 super, presumably based on
　　the quad-core Loogson-3 MIPS-style processor, would be finished by the middle
　　of this year and operational by the end of 2010.
　　---------------------
元ネタは MIT Technology Review のこちらの記事。
http://www.technologyreview.com/computing/24374/
概要は次の通り。
　・昨年登場予定が今年に遅れた
　・量産版マスクのテープアウトは昨年12月末。STMicro にて量産開始予定。
　・遅延した分、65nm世代で8-16コアバージョンが出てくるかもしれない

噂のx86エミュレーション機能に関しては、TheRegs の Morgan 記者によると、IEEE Micro
に掲載された論文、
http://www.computer.org/portal/web/csdl/doi/10.1109/MM.2009.30
には、x86エミュレーション支援命令の追加によりネイティブコードの70%程度性能で
x86コードが実行できるという記述があるとのこと。

IBMの昨年第4四半期の業績ですが、CELL/B.E. と Xbox360 CPU の設計サービスで
がっつり稼いだ2006年以来、長期低落が続いていた Microelectronics 部門がちょっと
上向いたとのこと。
http://www.theregister.co.uk/2010/01/20/ibm_q42009_numbers/page2.html
　　---------------------
　　On the Microelectronics front, chip sales were up 2 per cent in the quarter,
　　and Loughridge said that the 300mm wafer baker in East Fishkill, New York
　　was nearing full utilization and that 45 nanometer output was sold out again
　　this quarter. No doubt some of that wafer baking capacity is being pressed
　　into action to crank out Power7 chips and probably the z11 mainframe engines
　　too. ?
　　---------------------
最後の一節は Morgan 記者の推測に過ぎませんが、45nm ラインもフル操業体制に
なっているとか。

牧野教授の『スーパーコンピューティングの将来』が今月は怒涛の更新ですね。
最新はコレですが、スーパーコンピュータ関係のスレッドでまた怒り狂うネトウヨ
さんが現れそうな…
http://www.artcompsci.org/~makino/articles/future_sc/note083.html
　　--------------------
　　そういう見積もりをもってくるのは、そういうので買ってくれる人がいるからですから、
　　買うほうに問題がある、ということではあります。国立大学の計算機センターや、
　　理研の次世代にしても結局は同じ問題、というところもあります。ハードウェアの思想
　　が15年遅れ、というだけではなくて、計算機を買う側の意識が、計算機というのは大変
　　高価なものであるという 30年くらい前の意識のままである、ということです。
　　--------------------

ここのところしばらくカキコミしていなかった間の POWER/PowerPC 関係の大きな
ニュースは IBM の新組込コア "PowerPC 476FP" です。
http://www-03.ibm.com/press/us/en/pressrelease/28399.wss
　- LSI との共同開発
　- 1.6GHz @ 45nm SOI
　- 1.6W, 3.6mm^2
　- 256k - 1MB L2 support
　- PLB6 local bus, support 1 - 16 core

順当に考えると、これにHPC専用 Book-E 規格 APU を組み合わせたモノが
"Sequoia" (BG/Q) のプロセッサになりそうです。

実は今週もこのPPC476、ちょっとニュースに顔をだしていました。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=222301670
　　-------------------
　　LSI announced in September it helped IBM Corp. developed the multicore PowerPC
　　476FP. A four-core version running at up to 1.6 GHz is now available from LSI in
　　TSMC's 40nm process.
　　-------------------
共同開発の権利なのかどうかは不明ですが、TSMCでも製造できるようです。同時に
LSIは 500MHz eDRAM を顧客の設計に提供するというアナウンスもしてます。

ところで私にはハイエンドネットワークプロセッサと言えば、この辺のコアを使用した
SoC 製品になるような気がするのですが、>>312の "Wire-Speed Power Processor"
の正体が何なのかは、来る ISSCC の発表が楽しみです。

また自分を棚にあげて牧野はしょうもないこと書いてるな

銀ピカの棚？

>>393の龍芯3号ですが、一昨年のHot Chips 20のプレゼン資料が公開されて
います。
http://www.hotchips.org/archives/hc20/3_Tues/HC20.26.621.pdf
個人的には今までの報道を勘違いしていた部分がありました。
　- 龍芯3は MIPS64 の "GS464" コアと SIMD プロセッサの "GStera" コア
　　のヘテロジニアス構成
　- 報道中で出ていた『コア数』は上記の2種類のコアの合計

そういう訳で、今年のTOP500で5位に輝いたGPGPUクラスタ天河1号も
含めて、中共のスーパーコンピュータ・プロジェクトはヘテロジニアス
路線に専念していると言えそうです。

ちょっと古いニュースですが、>>382-383あたりで書いたTSMC 40nm プロセス
の歩留まり、現状で解決されているというニュースが流れています。
ソースは Digitimes ですが、すぐ読めなくなるので DailyTech の記事を
引用しておきます。
http://www.dailytech.com/TSMC+Says+40nm+Problems+Resolved+Preparing+28nm+Fab+Production+/article17355c.htm
　　-----------------------
　　DailyTech spoke with a TSMC spokesperson yesterday, who stated
　　that TSMC's 40nm yields are now "approximately at the same level"
　　as the more mature 65nm process. Semiconductors are made in
　　lithography chambers, and the process can be comprised of several
　　hundred steps. Usually a new manufacturing process is developed
　　and refined in a test fab and then transferred to production
　　lines in a process called Chamber Matching. This theoretically
　　ensures standard conformity and higher yields. There were several
　　problems with chamber matching on TSMC's 40nm lines, leading to
　　yield problems despite using the same process and recipes.
　　-----------------------

>>399
オタさんとあろうものが勘違いですか

たしか、英語だったけどそのものずばりの記事があったよ
ちょっとブクマを参照できない状況にあるので
アドレスは貼れないんだけど

>>396に書いた PowerPC 476, もう少し調べてみました。

まずこちらのプレゼン資料は概要を判りやすく書いてあります。
http://www.power.org/events/powercon09/taiwan09/IBM_Overview_PowerPC476FP.pdf
HPC向け SoC に使用される筈の Book-E APU (演算器やレジスタの内部拡張仕様)に
関しては、この資料の P.6 に次のような記述があります。
　　------------------------
　　・ High performance out-of-order auxiliary processor pipeline interface
　　　- Support the floating point unit
　　　- Support for future accelerator extensions such as VMX
　　------------------------
ますますもって、Sequoia のベースとなる公算は大きいかと。

更に 32nm 世代までは予定に入っているようで、こちらのプレゼンの P.7 にロードマップ図
が掲載されています。
http://www.cn.power.org/resources/power/pdf/06.PPC%20Embedded%20PowerPC%20Architecture.pdf
　- 476FP 12S: 45nm世代, 1.6GHz, 3.5mm^2 / 1.6W
　- 476FP 13S: 32nm世代, 2.1GHz, 2.5mm^2 / 1.3W
その他、P.34にはチップ内バスの PLB6 の帯域幅が 102.4GB/s であること、P.35 には
PPC440 直系である PPC464FP と比較して 7段パイプラインから 9段パイプラインにした分
ステージあたりのロジックは 37FO4 から 26FO4 に減少し、動作クロック向上に寄与している
ことが記されています。

積極的なロードマップから見ても、どうやら IBM の今後の組込向けコアはこの系列で決定の
ようで、現世代のゲーム機に使用された PPE / PX コアはお払い箱になったようです。
次世代 CELL/B.E. があるとすれば、制御用 POWER ISA コアも PPC470 系列の設計になる
のではないでしょうか。

>>402
　　----------------
　　オタさんとあろうものが勘違いですか
　　----------------
てっきり GS464 も GStera も同じ MIPS64 コアで、GStera の方には Altivec や SSE のような
かたちで SIMD ユニットが追加されているモノと解釈してました。

龍芯情報、少し追加。
http://blogmag.ascii.jp/china/2010/01/003384.html
　　-----------------------
　　これが今までの龍芯のように「創ったという結果を残して終了」ではなく、スパコン
　　「曙光」のロードマップでは、曙光6000に8000超の龍芯3号を載せるとしているし、
　　また上海のお隣、江蘇省政府は15万台の龍芯3号搭載PCを購入することを約束し
　　ている。後者は額にして、2009年年末に5000万元（約6億8000万円）、今年と来年で
　　それぞれ1億5000万元（20億円強）を支払うのだそうだ。15万台を50億円弱で購入す
　　るのなら、平均して1台あたり3万円強となる。
　　-----------------------
山谷氏は過去記事で龍芯を散々ネタ扱いしてきましたが、今回は好評価のようで…

>>404
たしか↓の記事だったかな？

Hot Chips: the third Dragon CPU
http://www.h-online.com/newsticker/news/item/Hot-Chips-the-third-Dragon-CPU-737069.html

>>406
ご紹介ありがとうございました。

それにしても>>336-337 に書いた、

『CELL/B.E. を叩くのに懸命な日本…
　一方、欧米ではスーパーコンピュータ用コアとしておいしくいただいた。』

という構図も興味深いですが、中共のヘテロジニアスへの傾倒も,

『Intelを持ち上げて、成功した自国開発のヘテロジニアスチップ CELL/B.E. を
　引きずりおろすのに必死な日本。一方、中国はヘテロジニアスコアにx86
　エミュレータを実装していた。』

という対比でみると、なかなか(笑)

ｦﾀさんもういいんだよ、cellは終わったんだよ・・・

>>396, >>403 で紹介した PPC476FP に関して GCC ML に情報が出ているようです。
http://gcc.gnu.org/ml/gcc-patches/2009-10/msg00499.html
　- 推測通り FPU は APU インターフェース接続で、FPU 無しの PPC476 もありえる。
　- 命令レイテンシ
　　単純整数演算(加減算、論理演算、等): 1
　　複雑整数演算(整数乗算、SPRアクセス、等): 4
　　整数除算: 11, non-pipelined
　　ロード/ストア: 4 (アップデート付きアドレシングのペナルティなし)
　　浮動小数点演算: 6
　　浮動小数点除算: 19 (単精度), 33 (倍精度), 共に non-pipelined

ところで>>403 で書いたこれですが、大きな勘違いで PPE と違って 32bit コアのPPC47x
では無理でした。
　　-----------------
　　次世代 CELL/B.E. があるとすれば、制御用 POWER ISA コアも PPC470 系列の設計になる
　　のではないでしょうか。
　　-----------------

>>409
ブルドーザの目指してるところってこれじゃないのか

それでは 64-bit 組込コアのロードマップはどうなっているかというと、"PowerPC A2"
という情報が世間では飛び交っているようです。
これもちゃんと根拠があったようで、GCC に設定が追加されていました。
http://gcc.gnu.org/ml/gcc-patches/2009-09/msg01764.html
　- こちらはちゃんと PPC64。
　- 組込向けコアなのは間違いないらしく、APU 接続演算リソースの定義がある。
　- in-order コアの様に見える
　- 乗除算専用パイプラインがあるらしい (DSP?)
　- MT は止めた？
　- 命令レイテンシ
　　整数乗算: 1 (32bit), 6 (64bit)
　　整数除算: 32 (32bit), 65 (64bit), 共に non-pipelined
　　ロード: 5 (整数), 6 (fp)
　　ストア: 1 (整数), 2 (fp)
　　浮動小数点演算: 6
　　浮動小数点比較: 5
　　浮動小数点除算: 59 (単精度), 72 (倍精度), non-pipelined
　　平方根: 65 (単精度), 69 (倍精度), non-pipelined

PPE直系の設計の様に見えます。文中に"SPE"なる記述も…

>>411
次のCELLにはこれが付くのか

>>411 はちょっと訂正。
　　------------------
　　　- MT は止めた？
　　------------------
a2.md に記されたレイテンシ記述と、rs6000.c に記されたものが、ほぼ
2:1 の比率になっているようですから、2-way FGMT で間違い無さそうです。

>>412
　　----------------
　　次のCELLにはこれが付くのか
　　----------------
むしろ次期 XCPU かと。

参考までに PPU の記述と比較してみました。
http://gcc.gnu.org/viewcvs/branches/ibm/power7-meissner/gcc/config/rs6000/cell.md?view=log
a2.md の中で演算リソースの割付が"nothing"のモノは、枠組だけ用意して
数値は適当な値を入れてあるだけっぽいので、もっともらしい値だけ比較します。
　64bit整数乗算: 9 cycles (PPU) -> 6 cycles (A2)
　32bit整数除算: 32 cycles (PPU) -> 32 cycles (A2)
　64bit整数除算: 64 cycles (PPU) -> 65 cycles (A2)
　浮動小数点演算: 10 cycles (PPU) -> 6 cycles (A2)
　浮動小数点ロード: 7 cycles (PPU) -> 6 cycles (A2)
　浮動小数点ストア: 13 cycles (PPU) -> 2 cycles (A2)
　浮動小数点比較: 6 cycles (PPU) -> 5 cycles (A2)
　単精度fp除算: 74 cycles (PPU) -> 59 cycles (A2)
　倍精度fp除算: 74 cycles (PPU) -> 72 cycles (A2)
　単精度fp平方根: 84 cycles (PPU) -> 65 cycles (A2)
　倍精度fp平方根: 84 cycles (PPU) -> 69 cycles (A2)

・整数DSP用のパイプラインが新設されて、一般の処理を行う一般整数パイプラインの負荷が
　軽くなった
・全体にパイプラインが短くなった
というのが改善点なのでしょうか？

>>411 でキャッシュに関する記述を書き忘れたので、追記しておきます。
　- 64-byte キャッシュライン
　- 16KB L1
　- 2MB L2
　- 16本の自動プリフェッチストリーム

キャッシュラインのサイズを半分にして、多少は利用率を上げた一方で、L1 は PPU より半減
ですか…

こちらも昨年秋のニュースですが、AMCC の Titan コアを搭載した製品が発表されています。
Titan の発表ってもう2年以上前だったりするのですが…
http://pc11.2ch.net/test/read.cgi/jisaku/1178140550/392
http://pc.watch.impress.co.jp/docs/2007/0531/mpf07.htm
AMCC のリリースはこちら。
http://investor.appliedmicro.com/phoenix.zhtml?c=78121&p=irol-newsArticle&ID=1342823&highlight=
　　-----------------------
　　The APM 83290 includes a processor subsystem that integrates two Titan cores
　　based on Power Architecture technology, delivering frequencies of 1.5 GHz per core.
　　The Titan core is a superscalar, dual-issue, out-of-order core designed to achieve
　　industry leading single thread performance on a per clock basis. Along with high
　　performance, innovative circuit design techniques enable the APM 83290 to deliver
　　speeds of 1.5 GHz in 90nm bulk CMOS while comparable designs require 45nm SOI
　　process technology to achieve similar operating speeds.
　　-----------------------
今となってはあらゆる点で PPC476 に劣る訳ですが、リリースにあるように 90nm バルクプロセス
で同レベルのクロックを実現しているのは立派と言えるのかも。
量産は今年Q1なので、476より早く登場するのも確かです。

>>414
なぜXCPU、CELLとは考えないの？

>>417
PPUの開発リソースをMSに横流しされた恨みをそう簡単に忘れるとも思えませんが…

>>418
それが根拠なの、根拠が弱いと思う

>>419
　　--------------
　　根拠が弱いと思う
　　--------------
では言い換えましょう。チップ開発能力が殆ど無いMSのために、半導体開発の研究所を
持つSONYが開発費を共同で負担してあげる必要があるでしょうか？

>>419
真偽はともかく、こういう報道もありました。
http://pc.watch.impress.co.jp/docs/2008/0929/kaigai469.htm
　　--------------------
　　ちなみに、Cell B.E.の開発をSCE(ソニー)、IBM、東芝の3社のエンジニアで行なった
　　米オースティンのSTI Design Centerには、現在、SCEのアーキテクトチームはほと
　　んど残っていないと言われる。
　　--------------------
現時点で未発表の"A2"ですから、昨年初頭の段階はちょうどアーキテクチャ設計の最中
だった筈。その時点でSCEの技術者が手を引いていたすれば…

>>420
前提がMSありきで、共同開発orリークというのがおかしい
>>421
今回のはpower関連だからとも取れる

>>422
IBMは商売に関しては悪の権化のような会社です。客から開発費をふんだくった上、
開発した製品の販売権も手に入れるという所業を繰り返しています。

今回話題にしている PPE, PPC476 も全て例外ではありません。
　・PPE: SONYの資金で開発 -> MSに派生製品をライセンス
　・PPC476: LSI Corp. の資金で開発 (>>396参照)　-> コアはIBMブランドで販売
https://www-01.ibm.com/chips/techlib/techlib.nsf/products/PowerPC_476FP_Embedded_Core

さて、A2の開発費を出した客は誰でしょうか？誰が A2 を必要としているかで判るかと。

ちょっと CELL/B.E. 開発の現状を整理してみましょう。

龍芯3号と同じ Hot Chips 20 で東芝は SpursEngine を発表しています。資料はこちら。
http://www.hotchips.org/archives/hc20/2_Mon/HC20.25.211.pdf
p.17を見れば判りますが、SPEは単にバルクSiで製造しているだけでなく、完全にレイアウト
設計をやり直しています。SpursEngine が PPE を持たないのも周知の通りです。

一方で IBM が HPC 向けに設計した PowerXCell のレイアウトはこんな具合。
http://www.power.org/resources/devcorner/cellcorner/hpcspe.pdf (P.18参照)
倍精度ユニットは正に『ポン付け』としか言い様がありません。最新の CELL/B.E. のユーザー
ズマニュアルを読めば書いてますが、PowerXCellで新たにサポートされたDDRメモリの
インターフェースも、XDRメモリコントローラの先にコンバータが『ポン付け』…

IBMの設計がダメとは言いませんが、地道な設計の最適化を行うような人的リソースが
無いのは明らかです。そんなIBMに改良設計を頼むような顧客って誰でしょうか？

もう少し大胆に予測してみましょう。

まず、PPC476。　2-issue の PPC440 シリーズから一気に 5-issue OoOE に高性能化を
図りました。共同開発した LSI Corp. はネットワークプロセッサへの応用を考えているでしょう
が、これって仕様としては明らかに PPC750 (PowerPC G3) シリーズの後継に当たります。
おそらく IBM が狙う顧客は任天堂でしょう。
APU インターフェースには小変更した VSX ユニットを搭載して、従来の倍精度FPUレジスタ
応用の単精度2並列SIMD命令をサポートすると共に、Altivec でSIMD幅2倍の性能向上も
図るものと思われます。

PPC-A2については、SONYとMS以外にはさっぱり売れなかったPPEをあえて改良したという
ことは、どちらかの会社が開発を依頼したことが間違いありません。しかし、それに留まらず
IBMの狙いは両方に売って大儲けすることです。
>>424 に書いたように、より開発依頼をする動機があるのはMS。しかし舶来信仰の日本企業
も引き続きパートナーシップを継続しようとする可能性はあります。

ここで注目すべきは、CELL開発中止のリーク。
http://www.itmedia.co.jp/news/articles/0911/25/news030.html
これもIBMのいつものやり方で、過去にはAppleのIntel移行の際にもPowerPCの極秘ロード
マップが半ば意図的にIBMのホームページに置いてあったことがありました。
メディアを利用したFUDはIBMのいつもの手口です。CELLがネタになっていることから、ター
ゲットはSONYでしょう。SONYは疑惑の2社のうち、積極的じゃ無い方ということになります。
従って A2 の顧客は MS でしょう。
SONYがIBMのFUDに掛かったか、否か、は現段階では不明ですが PS4 が一番先行不明
ということになりそうですね。

当たるか外れるかは数年後のお楽しみ。

ポン付けﾜﾛﾀw 正しくモジュール志向な設計方法取ってんなw

なんかSONY信者さんが狂ってますね

半導体開発の研究所を持つSONYさんがなぜIBMに開発を委託してるんでしょ？
単にMSと同じでCPUのような大規模プロセッサの開発能力がないからでしょ？

>>427
　　------------------
　　CPUのような大規模プロセッサの開発能力がないからでしょ？
　　------------------
外人様に開発していただいたプロセッサを、最適化しつつシュリンクする術に長けている
ことはPS2用チップで証明済みかと？

>>428
うん　だから開発する能力はないんでしょ？

MSはAMDに依頼する可能性も高いから
どうなるかはわからんな。CPUもGPUも
同一会社開発、製造の方が何かと楽で安心だろうし。

これでSONY信者と読み取ってしまう思考能力はある意味跳躍してるな。

つかSONYはPPE'なりA2なり使うしかないじゃん。
x86プロセッサーをSPEの頭になんか無理なんだし。

>>425
IBMによるFUDか…
後藤氏が最近になって拡張版CellをPS4に載せる計画が白紙になったと言ってたが…時期的に合致するのかな

枝葉末節に噛み付いてでもソニーを貶めたくてしょうがないんだろうなｗ

>>425
2010年にPowerXCell 32ivってロードマップはまだ現存してそうなの？
全然出てきそうな気配がないけど。

>>433
　　----------------
　　2010年にPowerXCell 32ivってロードマップはまだ現存してそうなの？
　　----------------
もう今年は2010年ですから消えたのでは？
ただし、"A2"により PPE' 相当のコアが現存したことが確認された訳です。

コンソールの世代間の性能差となるとやっぱ一桁くらいは欲しいから、
まだちょっと早いんじゃないかなあ。

>>435
次世代 CELL 用に A2 造ったけど、SONY が手を引いちゃったのでコア仕様だけ
公開して客待ちという可能性も無いとは言えませんか…

まあチップじゃなくてコアだからあってもいいのかもね。
32SPEのチップとか言う話だと今年大量に使われることはまずないけど。

そういやPS2のEEってかなり速いらしいね
ゲーム使用に限定するなら世代の違うPPEと比べても遜色ない性能だとか

ゲーム用CPUは暫し休憩だよ。
MSは現行チップを45nmに移行させ、かつ、省電力にしないと次の6 or 8コアに
取り組めない。SCEはチップ面積的に45nm世代は無理。いずれも32nm世代以降
だが、両社爆熱での品質不良や高価格でWiiに完敗した経験から、32nm世代で
は無理せず、その次の22nm移行前後位しか次のゲーム機は出しづらい。
しかし、CPU設計のコア部分はもう大幅変更する力は両社とも残っていない
から、現行コアの改良だけなら急いで研究開発してその技術を他社に横流し
されたら涙目だし。
ゲーム機の三国志状態は続くし、ソフトメーカーのマルチ化は続くから、
移植の容易さを確保する必要があるので、極端に変わるとは思えないしね。

ゲーム機自体は、携帯機が主戦場になっちゃってるからねぇ…。

省電力コアとか機能の取捨選択という部分では面白いし
組み込み系チップのハイパフォーマンス化を先導するのだけど
スパコンとかそういうレベルの話では無いからね。

それにしても、２２ｎｍとそれ以降って、まともに微細化がすすむのかねえ。
EUVになるのかEBになるのか。いずれにしてもすごいコストだ。
ゲーム用ならスループットの高いEUVが必要だろう。
代わりの３DLSIのロードマップもあっちこっちで出ているが、こないだの学会じゃ大手はみんな及び腰。
２０１５年に密結合の３DLSIとか書かれているが、3年5年遅れても驚かんぞ。

台湾が新しいリソグラフィ技術を考案しましたよ
http://journal.mycom.co.jp/articles/2010/01/25/iedm2009_sram/index.html

とは言えこういうのがすぐに物になるとも思えんが

>442
これはただのEBの変種だからな。
EBの最大の問題はスループット。
この問題を解決する方法は、マルチビームとか昔から研究されているが
まともな形になったものはまだない。

少量な試作に使うくらいなら何とかならんこともないだろうが。

ま、確かに
現行の方式と比べて二桁ほど足りないんだっけか
装置価格との兼ね合いもあるけどまだ話にならんね

どうやら PPC A2 は思ったより大物な気がしてきました。
命令セットの一覧が Binutils ML に投稿されています。
http://sourceware.org/ml/binutils/2009-09/msg00495.html
POWER5までの 64bit POWER サーバーの命令の全てと、POWER7 命令の一部を
サポートする上、多くの新命令が追加されています。
　　----------------------
　　* ppc-opc.c (powerpc_opcodes): Add eratilx, eratsx, eratsx.,
　　eratre, wchkall, eratwe, ldawx., mdfcrx., mfdcr. mtdcrx., icswx,
　　icswx., mtdcr., dci, wclrone, wclrall, wclr, erativax, tlbsrx.,
　　ici mnemonics. Update other mnemonics where required.
　　[略]
　　+ { "ppca2", (PPC_OPCODE_PPC | PPC_OPCODE_CLASSIC | PPC_OPCODE_ISEL
　　+ | PPC_OPCODE_POWER4 | PPC_OPCODE_POWER5 | PPC_OPCODE_CACHELCK
　　+ | PPC_OPCODE_64 | PPC_OPCODE_PPCA2),
　　+ 0 },
　　[略]
　　+{"bpermd", X(31,252), X_MASK, POWER7|PPCA2, PPCNONE, {RA, RS, RB}},
　　-----------------------
といった感じ。同時に、Freescale e500 の命令の多くもサポートしているようです。
例えば、こんな風。
　　-----------------------
　　+{"dcbtstep", XRT(31,255,0), X_MASK, E500MC|PPCA2, PPCNONE, {RT, RA, RB}},
　　-----------------------
仕様はてんこ盛りな訳ですが用途は何なんでしょう…というか、結局これが今年のISSCCで
発表される"A Wire-Speed Power Processor" (>>312参照)なのでは？

自分のカキコミを読み直して、単なる腐れルーマーの類だと思っていた
『PS4にPOWER7が搭載される』というネタの大元は、IBMが"A2"コアを
SONYに売り込んだという話が元になっているのではなかろうかという
気がしてきました。
http://gaming.hexus.net/content/item.php?item=21348
ちなみに binutils のリポジトリを掘っていくと、"e500mc64" なる名前が登場します。
http://sourceware.org/cgi-bin/cvsweb.cgi/src/opcodes/ppc-dis.c?rev=1.44&content-type=text/x-cvsweb-markup&cvsroot=src
　　----------------------
　　{ "e500mc64", (PPC_OPCODE_PPC | PPC_OPCODE_BOOKE | PPC_OPCODE_ISEL
　　 | PPC_OPCODE_PMR | PPC_OPCODE_CACHELCK | PPC_OPCODE_RFMCI
　　 | PPC_OPCODE_64 | PPC_OPCODE_POWER5 | PPC_OPCODE_POWER6
　　 | PPC_OPCODE_POWER7),
　　 0 },
　　----------------------
どう見ても、Freescale QorIQ の 64bit 版な訳ですが、POWER7 命令もサポートしているよう
に見えます。
果たしてサマセット研時代のようなPOWER陣営大連合が果たされるのかどうか…

PPC A2のお披露目に期待age

POWER7ですが、ISSCCでの論文発表と同時に製品も発表されると言うことになりそうで。
http://www.itjungle.com/tfh/tfh012510-story07.html
　　------------------------
　　Power your planet.

　　In February, IBM will introduce the next generation Power Systems--the first of a
　　family of systems and storage designed to meet the demands of a smarter planet.
　　From the chip and virtualization capabilities all the way through to the operating
　　system, middleware and energy management, Power Systems from IBM are integrated
　　to help support the complex workloads and dynamic computing models of a new
　　kind of world.
　　Power Systems--the future of Unix servers. They're coming. Smarter systems for a
　　Smarter Planet.

　　ibm.com/poweryourplanet
　　------------------------
ソースは Wallstreet Journal に掲載された新聞広告だそうですが、確かに…
http://www-03.ibm.com/systems/info/power/poweryourplanet/

MACオタさん洞察すばらしいですね。
某社ではこのA2のことで話題が持ちきりでしたw

各地でMACオタさんの株が上昇しています↑

PPC A2 が ISSCC で発表される "Wire-Speed Power Processor" だとすると、
アブストラクトには、こうあります。
https://submissions.miracd.com/ISSCC2010/WebAP/PDF/AP_Session5.pdf
　　--------------------
　　A 64-thread simultaneous multi-threaded processor uses architecture
　　and implementation techniques to achieve high throughput at low power.
　　Included are static VDD scaling, multi-voltage design,
　　clock gating, multiple VT devices, dynamic thermal control,
　　eDRAM and low-voltage circuit design. Power is reduced by >50% in a
　　428mm2 chip. Worst-case power is 65W at 2.0GHz, 0.85V.
　　--------------------
PPUより大規模そうな仕様にしては、16-core　のチップ全体で 65W@2GHzは
現実的な数字に見えます。
それでも 4 Flops/Cycle 程度の APU を搭載したとして、2GHz でおよそ 2GFlops/W。
チップ単体でこれでは、システム全体で3GFlops/W を狙うと言われる Sequoia 用の
プロセッサでは無さそうに見えますが、さて。

A2 = Wire-Speed Power 説ですが、RealWorldTech 掲示板で Wes Felter 氏が思わせぶり
なカキコミをしていますね。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=106880&threadid=106859&roomid=2
　　------------------------
　　>Is there any primary source about the A2, or hard evidence of it at all, besides
　　>this file in GCC?

　　Be patient. (But not too patient.)
　　------------------------
ちなみに Felter 氏はこんなヒト。
http://felter.org/wesley/

Freescale の 64bit Book-E プロセッサ, e500mc64 の方ですが、GCC の
リポジトリに Machine Description が置いてありました。
http://gcc.gnu.org/viewcvs/branches/ibm/power7-meissner/gcc/config/rs6000/e500mc64.md?revision=156013&view=markup
　　-----------------
　　;; e500mc64 64-bit SU(2), LSU, FPU, BPU
　　;; Max issue 3 insns/clock cycle (includes 1 branch)
　　-----------------
パイプライン構造、レイテンシ共に e500mc (QorIQ) と変わらない様ですから、
上限 2GHz 程度の普通の上位組込コアの様です。
Freescale は e500 コアで Altivec をサポートするつもりは無い様ですから、興味深い
応用は無さそうですね。

>>453
XBOX用って言っていたのは何だったのか？勘違い？

やっぱりIBMオタに改名するベキダ

>>454
　　-----------------
　　XBOX用って言っていたのは何だったのか？勘違い？
　　-----------------
命令セットの増強を見ると、単純な PPU/PX 改良版では無かったようです。

もっともBMが客も決まっていないプロセッサを開発する訳がありませんから、A2 に関
しては XCPU 後継として使われる可能性があります。しかし、その場合は VMX128 後継
となる APU を別途開発する必要がありますから、もう少し先の話では？

実現するとすればバリア同期やコア単位の電力管理に役に立つ "Wait" カテゴリの命令
が大きく増強されているようですから、8コア以上のマルチコアとして実装されそうですね。

>>456
先走っての勘違いって事か
先走りすぎだなMACオタ

新聞報道されていた京速の機密文書が公開されたようです。
http://www.mext.go.jp/b_menu/houdou/22/01/__icsFiles/afieldfile/2010/01/26/1289511_1.pdf
作業部会での悲惨な評価はp.13からの資料にあります。
　　-------------------
　　・ スカラ部による性能目標達成のためには、ベクトルは完成が遅れてもやむを得ない。
　　・ 現状では、世界一奪取に対する貢献度が見えない。
　　・ 統合アプリはない、統合Linpack はやらない、ということなので、ベクトル部を継続する意義
　　　はほとんど無い。
　　・ ベクトルで３ペタ達成可能であるならば、作る意味はある。３ペタが達成されないならば意義
　　　は低い。
　　・ メモリーのクロックが遅くなったベクトル計算機では、既存プロクラムの継続利用以外のメリ
　　　ットが無くなりつつあり、１ノード毎にばらばらに使うのでなければ、システム構成として見
　　　直すべき時期に来ている。
　　・ 現在のベクトル部詳細設計では、メモリバンド幅・演算速度比がベクトル計算機として
　　　効率的に動作するには小さすぎる。また、電力が世界の状況と比較して過大である。し
　　　たがって、製作を行うことには、地球シミュレータ以来のソフトウェア資産を継承する
　　　以外の意義は少なく、仮に中止したとしてもその影響は限定的である。
　　-------------------
NECって自主的撤退と言うよりは、切られたのでは？

携帯型コンピュータのプロセッサ、「2013年にはARMがx86を超える」
http://www.eetimes.jp/news/3634

2004年にはItaniumがx86を超える（ｷﾘｯ

すでに8086くらいは超えてるな

>>461
志村ーッ、2004だってばｗ

Apple A4のベースになってるARMって何なのか分かる人いる？
資料が見つからない…

なんで、出来合いのチップを調達せずに、わざわざ自前で用意しようと思ったんだろうな？

>>464
appleだからだろ。
68kMAC時代から命令セットに手を入れる会社だし。

3G → 90nm / ARM11 412MHz / PowerVR MBX-Lite
3G S → 65nm / ARM Cortex A8 600MHz / PowerVR SGX
どちらも既存のものをベースにちょいカスタムしたSamsung製SoCを採用。

自前でもなんでもなく順当にiPadもこの系統だと思うが。
IPは他社のものだからどうしようもないけど、SoC設計をApple買い取ったってことなのかもね。

A1→68k
A2→PowerPC
A3→x86(-64)
A4→ARM

A3はいつまで続くのかなぁーっと

>>467
Apple ][ が抜けているのは、ちょっと歴史認識が間違っている気が…

TomsHardware の SpursEngine レビュー。
http://www.tomshardware.com/reviews/leadtek-winfast-pxvc1100,2523.html
複数のIntel/AMDのホストプロセッサでの比較を行っていますが、
　- 消費電力据置きで、エンコード時間は半分以下で済む。
　- 画質はソフトウェアエンコーディングに匹敵
　- アドオンカードにしては値段も安い
ということで、好意的なレビュー結果でした。

TheRegs の ISSCC プレビューですが、Morgan 記者は "Wire-Speed Power" を
試作品と見ている様で…
http://www.theregister.co.uk/2010/01/28/isscc_chip_preview/page2.html
　　--------------------
　　IBM's chip designers will be showing off another experimental Power7 derivative,
　　an unnamed 2.3 GHz "wire-speed Power processor" that sports 16 cores and 64 threads.
　　--------------------

理研とNVIDIAが主催した"Accelerated Computing"研究会で、
https://reg-nvidia.jp/public/seminar/view/3
牧野教授が次世代GRAPE-DR の開発状況を語ったようです。
http://www.artcompsci.org/~makino/talks/roppongi201001xx.pdf (P.56)
　　------------------------
　　GRAPEs with eASIC
　　　・Completed an experimental design of a
　　　 programmable processor for quadruple-precision
　　　 arithmetic. 6PEs in nominal 2.5Mgates.
　　　・Started designing low-accuracy GRAPE hardware
　　　 with 7.4Mgates chip.

　　　Summary of planned specs:
　　　・around 8-bit relative precision
　　　・support for quadrupole moment in hardware
　　　・100-200 pipelines, 300MHz, 2-4Tflops/chip
　　　・small power consumption: single PCIe card can
　　　 house 4 chips (10 Tflops, 50W in total)
　　------------------------
300MHz の HPC 向けプロセッサとはあまりに貧乏路線過ぎる気もしますが、電力効率
勝負になっている現在のトレンドには合致しているのかもしれません。
でも電力管理に(設計)リソースを振り向けられなくて、それほど効率も上がらないかも…

>>470
おいらも最初はIBM版Niagaraかと思ってたんだけど
オタさんがいろいろ書くもんだから分かんなくなっちゃった

armがmsと共通規格策定できれば凄いことになりそう

2年後くらいかな

1年後のａｎｄｒｏｉｄ共通規格でもいいけど

PPC "A2" の開発に LSI が参加していることについて MAC ヲタが>>425で↓と書いているが
> 共同開発した LSI Corp. はネットワークプロセッサへの応用を考えているでしょう

個人的にはネットワークプロセッサーよりも IO プロセッサーへの応用を期待してみる．
intel は IOP がディスコンしまくりだし，AMCC は 3ware を手放したみたいだが
マルチコアにスケールしやすいプロセッサーはIOプロセッサーとしてどうなのだろう？
# RAIDだとパリティ演算とかマルチコアで性能出し易そうに思えるのだが…触ったこと無いから解らん…

LSI のネットワークプロセッサーはハイエンドではない ARM だし，どうなのかね？

>>474
　　------------------
　　> 共同開発した LSI Corp. はネットワークプロセッサへの応用を考えている
　　------------------
カキコミが分散して誤解させてしまったことは申し訳ありませんが、それA2じゃなくて
PPC476の話です(>>396参照)。

安藤氏の今日の更新ですが、
http://www.geocities.jp/andosprocinfo/wadai10/20100130.htm
　　----------------
　　今の計画では，富士通は当初計画通り2012年3月末に10PFlopsを作り，
　　NECのベクトル部が無くなったのに，予算は変わらないというのは理解
　　できません。
　　----------------
マスメディアでの記事まで含めて、散々事業仕分けを批判した挙句に
他人事のようにこれは無いのではないでしょうか？
文責とかそういうものって、いったい何所に…

翻って事業仕分けはスバラシイとか言い始めたわけじゃないんだから別に矛盾して無いでしょ。
事業仕分けに批判的な人でも京速計算機に問題が無いなんて考えてる人はほぼ皆無だと思う。
オタさんはこの問題に関して「スパコン利権vs事業仕分け」みたいな二極思考のようだけど。

馬鹿だから仕方ない

>>477
　　-------------
　　翻って事業仕分けはスバラシイとか言い始めたわけじゃない
　　-------------
いわゆる『文系』の世界と違って、自説の前提が間違っていることが明らか
になった場合は、そういう主張を行っても我々の世界では非難はされません。
むしろ過去の自説に偏執するほうが馬鹿にされます。

過去の安藤氏の主張に関しては、例えばこの記事を通読下さい。
http://journal.mycom.co.jp/articles/2010/01/02/next_generation_supercomputer/index.html
仕分け側の金田教授や、計画見直し論に京速サイドに立って批判を加えて
いるのが判るかと思います。

命令キューとリオーダバッファの区別のついていないMACオタが何を言うか(笑)

ちと話は変わりますが、>>336で紹介した CELL を採用した欧州のスーパー
コンピュータQPACEの開発スケジュールが最後のリンクにあります。
もう一度貼り直しておきますが、
http://www.desy.de/dvsem/WS0910/pleiter_talk.pdf (P.32)
　　----------------
　　・ 01/08　　　Official Project Start
　　[中略]
　　・ 08/09　　　Deployment of 4 racks at JSC and
　　　　　　　　　　4 racks at U Wuppertal complete
　　-----------------
TOP500でのお披露目まで入れても、余裕で2年以下ですね。
汎用プロセッサを選択するだけでも、これだけの開発速度を実現できるという
のは、頭においておいて良いかと思うのですが…

>>479
＞仕分け側の金田教授や、計画見直し論に京速サイドに立って批判を加えて
いるのが判るかと思います。

そういうのが二極思考だと言っているんです。
京速サイド、事業仕分けサイドどっちの味方とかそういう視点でしか見ていない。

＞今の計画では，富士通は当初計画通り2012年3月末に10PFlopsを作り，
NECのベクトル部が無くなったのに，予算は変わらないというのは理解
できません。

この主張に矛盾するような箇所は見つけられませんでした。

>>482
馬の耳に念仏だよ

>>482
　　-------------------
　　そういうのが二極思考だと言っているんです。
　　-------------------
当該記事から安藤氏独自の『極』なる提案を読み取ることができると主張
されるのでしたら、その内容をお書き下さい。

きもい

落ち着け

>>484
いいえそういった主張はしません。
ただ単に安藤氏は様々な状況を総合的に判断して京速は推進すべしとの結論なのでしょう。

Power.org が Power ISA 2.06 (サーバー仕様) の特徴について白書を公開しています。
ISA 2.06 Server Environment というのは POWER7 のための規格のようなモノですから、
POWER7 の改良点そのものかと。
http://www.power.org/resources/downloads/Power.org_White_Paper_What_is_New_in_Server_Environment_of_Power_ISA_v2.06.pdf
　・ VSX (Vector-Scalar Extension)
　・ Processor Compatibility Register
　　ISA 2.05用の仮想マシンとISA 2.06用の仮想マシンの切替に役に立つそうで。
　・ Authority Mask Override Register と User Authority Mask Override Register
　・ 複数ページサイズの同時サポート
　・ DCBT/DCBTST　命令によるプリフェッチの拡張
　　昔から使われているテクニックですが、より現代的な仕様を追加しました。
　　- Transient (一時的使用) 指定
　　- Stride-N プリフェッチ: 疎行列アクセス用
　・ メモリアクセス順序の強制
　　PowerPC ISA は『緩い』メモリオーダリングを持つ命令セットですが、SPARCやx86の
　　エミュレーション用にこの機能が役に立つそうで。
　・ DFP (Decimal Floating Point)

オタさんファビョっちゃった

一瞬POWER7版PowerPCかと思ったｗ

MACオタの口から文系批判が出るとは思わんかったｗ

>>491
特に批判しているつもりはありませんよ。昔、かの世界は伝統芸能の様に
説が『存在する』ということに意味があるので、現実世界の動向にかかわらず
間違いを認めると変節漢として非難されると聞いたのですが…

認めなきゃ！間違いを！＜オタへ

>いわゆる『文系』の世界と違って、自説の前提が間違っていることが明らか
>になった場合は、そういう主張を行っても我々の世界では非難はされません。
>むしろ過去の自説に偏執するほうが馬鹿にされます。

ゲハ厨風情が「我々の世界」とか言い出すようになってるとはワナビー病も根が深い

>>494
特に自慢になるような話でもありませんが、ゲハ板より私の方が古いんですよ。
古いカキコミを検索してみると、この位は辿れますね…
http://mimizun.com/2chlog/mac/piza.2ch.net/log/mac/kako/943/943041662.html
　　-------------------
　　6 名前：MACオタ ：1999/11/25(木) 07:48
　　　ドルさん,解説どうも。
　　　サポートをMac OS 8以上に限定すれば,httpはiCabの様にHTTP Access
　　　機能をAppleScriptで呼び出すだけで使えるす。遅いけど。
　　　どなたかREALBasicあたりで頑張ってみてわいかがすかね？
　　-------------------

「> ゲハ板より私の方が古い」ことがどう>>494 と繋がるのかさっぱり分からん。
いきなり自分語りしだして何考えてるんだコイツ。

しーっ、見ちゃいけません

ふと懐かしくなって自作板の過去ログを探していましたが、最古のスレッドも
残っているのですね。
http://mentai.2ch.net/jisaku/kako/945/
私の最初のカキコミはこれっぽいです。
http://mentai.2ch.net/jisaku/kako/945/945651630.html
　　-------------------
　　10 名前： MACオタ  投稿日： 1999/12/20(月) 21:57
　　　登録シールを見ると92年8月から使ってるApple Keyboard II (US)。
　　　当然キートップの刻印はほとんど消えてるす。
　　-------------------

反転、MACオタさんの株が下落しています↓

こんなMACオタには減滅した・・・かまってちゃん全開でひくわ

団子が消えてオタが残った

MOTO製G5の話題あたりから懐メロ入って来たとかw

>>476辺りでバランスを崩し始め、復旧を試みるもそのまま負のスパイラルへ
FYIや情報交換ではなく自我を保つために書き込みするタイプがたびたび陥る罠です

>>393 で言及されている龍芯3号の論文見つけました。
http://ams.ict.ac.cn/onchipmem/papers/ICT-Godson-3%20--%20A%20Scalable%20Multicore%20RISC%20Processor%20with%20x86%20Emulation.pdf

それから>>392でこういうニュースがありましたが、
　　----------------
　　　・今年中にPOWERサーバーはPOWER7世代に更新される
　　----------------
IBMが POWER7 搭載ブレードサーバー (POWER6 搭載の JS23/JS43 の後継機)の研修会
を3月に予定しているとのこと。
http://www.redbooks.ibm.com/residents.nsf/residencies/PW-0105-R01?Open
Q2あたりに製品がでるのでしょうか？

上のIBMのリンクって研修会の案内じゃなくて、該当機種の Redbook の編集バイト
の募集ですね…

2/8のISSCCのプロセッサセッションでのPOWER7講演(>>312参照)と共に、製品発表も行われるようです。
http://www.theregister.co.uk/2010/02/01/ibm_power7_launch/
　　-------------------------
　　It looks like IBM's initial Power7-based servers are going to be launched in
　　New York on February 8. Big Blue sent out the invitations today.
　　-------------------------

2chより面白いサイトがあってね

もう団子食べ飽きた、ｲﾗﾈ

なんと2/8にはTukwilaも発表になるんだとか。
http://www.theregister.co.uk/2010/02/02/intel_server_chip_launches/
　　--------------------
　　High-end server chip rivals Intel and IBM have picked the same day
　　- next Monday, February 8 - to launch their respective quad-core
　　"Tukwila" Itanium and eight-core Power7 processors.
　　--------------------
すでに顧客には出荷が始まっているとのことで、Intel の新製品発表の通例
として、搭載製品も同時に公開されるのでしょう。

参考までに一昨年の Hot Chips 20 で発表された Tukwila のプレゼン資料を
貼っておきます。
http://www.hotchips.org/archives/hc20/3_Tues/HC20.26.911.pdf
ここからメモリコントローラの変更が行われたことは発表されている訳ですが…

ARM系で一本
Cortex A、R、Mそれぞれに後継のロードマップとな
ARM Preps 2-GHz, Multicore Chips for Smartphones
http://www.pcmag.com/article2/0,2817,2358752,00.asp

Cortex-Aに関して言えば、今後は鯖にも使われていくんだろうけど、
そうなると気になるメモリの心許なさ
アドレス空間拡張の予定はあるんじゃろうか…

サーバねぇ

組み込み向けサーバとかあんの？

ARMとか鯖にならんかと妄想したこともあるが、
よくよく考えると棲み分けできる場所が無い。
高性能なヤツは何個CPU積んでも無理っぽいし、
中小企業のちっさいヤツはどうせWindowsだしAtomで十分だし。

ARMは割と好きだけど流石に・・・ねぇ

団子ちゃんは無理せず今までのようにARM(笑)って言ってればいいと思うよ。
その方が自然です。

これまでもARMをサーバに出来ないかって話は結構出てたんだけどね。
http://www.eetimes.com/222601123
とりあえず、PASemiとCiscoはアップを始めたっぽい。

Atomがあんだけ安く出ちゃうと、ARMの出番は無いな。

Intelが殿様商売でボッタクリCPUのみ売ってた頃ならともかく。

その意味ではVIAに頑張ってもらわんと。

ARMが鯖になれるならSuperHもなんとか頼む！

>>516
PASemiってPowerPCやってたんじゃなかったっけ？

>>520
Apple傘下でARM作らされてるよ。

うん、それは知ってる

いよいよx86が終わると思うと胸が熱くなるな

10年後もx86が残っているに1票

MSが他のプロセッサへの移行を本格的に始めたらx86も終わりそうな
気がするけど、MS自身がハードウェアの商売でも始めない限り、Winを
別の環境に移行させる意味はないからな。

>>396 で紹介した LSI Corp がIP売りするPPC476FPコアについて、
LSIのサイトに資料がありました。
http://www.lsi.com/DistributionSystem/AssetDocument/PPC476FP-PB-v7.pdf
将来的には TSMC の 28nm プロセスでも製造可能にして、1.6-1.8GHz で動作予定
とのこと。
アプリケーションの例として、同時発表した eDRAM を混載したブロック図も掲載され
ています。

上記の話題の日本語記事も紹介しておきます。
http://techon.nikkeibp.co.jp/article/NEWS/20100121/179496/

>>520-522
少なからぬ旧 P.A Semi の社員が Apple を退社済みとのこと。
Ahlee Vance 氏の記事なので信用できると思いますよ。
http://www.nytimes.com/2010/02/02/technology/business-computing/02chip.html?ref=technology
　　------------------------
　　Some of the chip engineers Apple gained in its purchase of PA Semi appear
　　to have already left the company. According to partial records on the job
　　networking site LinkedIn, at least half a dozen former PA Semi engineers
　　have left Apple and turned up at a start-up called Agnilux, based in San
　　Jose. The company was co-founded by one of PA’s leading system architects,
　　Mark Hayter.

　　Neither Mr. Hayter nor other onetime PA workers who left Apple for Agnilux were
　　willing to discuss either company’s plans. According to two people with knowledge
　　of the two companies, who were unwilling to be named because the matter is delicate,
　　some PA engineers left Apple a few months after the acquisition because they
　　were given grants of Apple stock at an unattractive price.
　　------------------------

http://www.yusuke-ohara.com/weblog2/archive/2010/01/second_opi.html
＞iPadにP.A.Semiの技術が...という論調を目にするけれど、私が知る限りにおいてP.A.Semiの部隊は四散してしまった筈。

ISSCCを前に、色々情報が出てきています。
まず、発表を目前に控えたPOWER7搭載サーバーの話題。
http://www.theregister.co.uk/2010/02/08/ibm_power7_systems_launch/
http://www.theregister.co.uk/2010/02/08/ibm_power7_chip_launch/page2.html
　- Power 750 (Power 550 後継)
　- Power 755 (HPC向け)
　- Power 770, 780
　- 3 GHz, 3.3 GHz, 3.5 GHz, 3.55 GHz, 3.8 GHz, and 4.1 GHz。最高 4.5GHz?
　- 4.1GHz は Power 780 の "TurboCore" モード (4-coreのみ有効でOC)

RealWorldTech の David Kanter 氏が掲示板に POWER7 講演の詳細を投稿していました。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=107204&threadid=107204&roomid=2
　- L1D のレイテンシは 2-cycle (POWER6は4-cycle)
　- L1のSRAMセルは、0.426um^2。6T構造
　- "Fast Local L3" の load-to-use レイテンシは 25-cycle。SRAM を採用した場合より
　　3-cycle 程度のペナルティはある。(>>316参照)
　- L3 の動作クロックはコアの1/2
　- L2のレイテンシは 8〜9-cylcle
　- L3 全体のレイテンシは 75-cycle 程度
　- 2つの整数および4つ?の浮動小数点パイプラインごとに独立したレジスタファイルを持つ

上の話ですが、講演はまだ始まっていないので、予稿集の情報だと思われます。

Fast Local L3、コヒーレンシ取らない占有領域として使うんですかLSみたいに

>>533
>>316のプレゼン資料を見れば判りますが、コヒーレンシは維持されます。
　　---------------------
　　- Automatically clones shared data to multiple private regions.
　　---------------------

Power7の最大の売りは何ですか？

先週のニュースらしいですが、POWER7で浮かれるIBMの East Fishkill 工場で
飲料水に大量の鉛が含まれていることがバレたそうで…
http://www.poughkeepsiejournal.com/apps/pbcs.dll/article?AID=2010100202008
　　----------------------
　　WICCOPEE ― Too-high levels of lead have been found in drinking water at
　　IBM Corp.’s East Fishkill complex, prompting the company to provide alternate
　　sources of water.
　　----------------------
流石、工場労働者なんて人とも思わない守銭奴IBMらしい所業ですね。

>>536
Power7の最大の売りは何か答えてよ？

>>537
　　-----------------
　　Power7の最大の売りは何か答えてよ？
　　-----------------
そういうことはIBMの営業に電話すれば良いのでは？

>>538
さんざんコピペしてるくせに、答えられないのかよ

POWER7のベンチマーク結果も出てきました。
まずは SAP SD (Standard)　http://www.sap.com/solutions/benchmark/sd2tier.epx
　- SPARC64 VII/2.88GHz (32-chip/128-core): 17,430 [users]
　- POWER7/3.55GHz (4-chip/32-core): 15,600 [users]
　- POWER6/4.2GHz (16-chip/32-core): 14,432 [users]
　- Itanium2/1.6GHz (32-chip/64-core): 12,500 [users]
　- Tigerton Xeon/2.93GHz (16-chip/64-core): 10,600 [users]
　- Istanbul Opteron/2.6GHz (8-chip/48-core): 10,000 [users]

性能ぶっ千切りだな

お値段の方もブッチギリです

IBMのプレスリリース来ました。>>535さんご希望の『売り文句』も書いてありますよ。
http://www-03.ibm.com/press/us/en/pressrelease/29315.wss
FUDの元祖IBMとは思えないほど発表から販売開始までの時間は短く、一部機種は
2月半ばに販売するとのこと。
　- Power 750 Express, Power 755: 2/19
　- Power 770, Power 780: 3/16
　
ベンチマークをまとめたSystems Performance Report はこちら。
http://www-03.ibm.com/systems/power/hardware/reports/system_perf.html
SPEC2006_rate, SPECjbb, 前述の SAP SD 2-Tiers, Oracle eBS Benchmark,
LINPACK HPC, STREAM, NAMD, SPEC OMP2001 の結果があります。

IntelのTukwila発表も来ました。Itenium 9300シリーズとのこと。
http://www.intel.com/pressroom/archive/releases/2010/20100208comp.htm
　　----------------
　　The Intel Itanium processor 9300 series ranges in price from $946 to $3,838 in
　　quantities of 1,000. OEM systems are expected to ship within 90 days.
　　----------------
搭載製品の同時発表とはいかなかったようで…
なお、製品ラインは下記の通り。
http://download.intel.com/products/processor/itanium/318691.pdf
　9350: 4-core, 1.73GHz, 24MB L3
　9340: 4-core, 1.60GHz, 20MB L3
　9330: 4-core, 1.46GHz, 20MB L3
　9320: 4-core, 1.33GHz, 16MB L3
　9310: 2-core, 1.60GHz, 10MB L3

その他、注目点はこんなものでしょうか？
　- 既報通り、Neahlem-EPとはプラットフォーム共通化が図られているとのこと。
　　"share several platform ingredients, including the Intel(R) QuickPath Interconnect,
　　the Intel Scalable Memory Interconnect, the Intel(R) 7500 Scalable Memory Buffer
　　(to take advantage of industry standard DDR3 memory), and I/O hub (Intel(R)
　　7500 chipset). "
　- "Foxton" Technology はNehalenと共通のブランド"Intel Turbo Boost Technology"
　　になった模様。

>Intel 7500 Scalable Memory Buffer
ここだけ興味がある
他はもうガイシュツネタばっかだろ

http://pc.watch.impress.co.jp/docs/news/event/20100209_347976.html

当然のごとく今日も色々。
まず国内でのPOWER7搭載サーバーの発表。
http://www-06.ibm.com/jp/press/2010/02/0901.html
http://enterprise.watch.impress.co.jp/docs/news/20100209_347981.html
個人的な注目はパッケージの写真です。
http://enterprise.watch.impress.co.jp/img/epw/docs/347/981/html/ibm372.jpg.html
今回発表されたミッドレンジサーバーに搭載されているのは、この中で「セラミック・
モジュール」のチップと思われます。真ん中の「オーガニック・モジュール」(要するに
プラスチックパッケージ)のチップはBladeCenter等に使用される筈です。
BladeCenter や IntelliStation POWER がどういった価格帯で登場するかが楽しみかと。

電力効率のスライドも、サーバー製品の消費電力が公開されたという点で興味深いかと
思われます。
http://enterprise.watch.impress.co.jp/img/epw/docs/347/981/html/ibm411.jpg.html

ちなみに POWER System サーバー （旧 pSeries) で用いられる性能指標 rPerf の
解説はこちら。
http://www-03.ibm.com/systems/power/hardware/notices/rperf.html

"Wire-Speed POWER" (>>318-329 参照)講演のレポートが EETimesに来てます。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=222700420
用途に関しては、色々含みを込めているよう感があります。
　　--------------------
　　"It's not a network processor or a server processor but a middle ground, a blurring
　　of the two worlds," Johnson said.
　　The chips will be used in a range of standalone systems and PCI Express adapter
　　cards in servers. It is mainly designed for use in IBM's own systems, however the
　　company is willing to sell it on a merchant basis as well.
　　--------------------
正直、『サーバープロセッサと(組込向け)ネットワークプロセッサの中間的存在』って
デスクトッププロセッサのことでは？　かつての PowerPC G3/G4 の様な。
含みを持たせていると言えば、記事の最後がこう締めくくられています。
　　--------------------
　　Johnson was chief architect of IBM's Power4 processor. He also designed IBM's
　　portion of the processor in the Microsoft Xbox 3609 [MACオタ注: Xbox 360の誤植
　　でしょう] videogame console.
　　--------------------
単に PX/PPE と同じグループが開発したと言いたいのかどうか…

話の順序が逆になりましたが、記事中に含まれる新情報は下記の通り。
　- 64-bit
　- 16-core, 1.43B Transistors, 428mm^2 (POWER7は 1.2B Transistors, 567mm^2)
　- 65W @ 16-core/2.3GHz, 20W @ 4-core/1.4GHz
　- 16-core 版は 8MB 内蔵キャッシュサポート
　- 10G Ethernet 4ポート内蔵
　- XML, 正規表現処理, 暗号化アクセラレータ搭載
　- グルーレスでSMP可能
　- プロセッサ製品としてを外販予定
　- 開発期間は5年
　- Linux ハイパーバイザをサポート
　- (製品版の？)テープアウトは一週間前。ファーストシリコンは2週間以内に
　　(既に製作済みの)搭載システムでテスト予定。
　- ここでの議論と同様に、アナリストも用途に疑問を呈している。
　　----------------
　　"That's a huge chip, bigger than most of the PC and server processor Intel
　　makes and probably twice the size of many network processors out there,
　　so cost-wise it will be tough for them to be competitive," Gwennap said.
　　----------------

> デスクトッププロセッサのことでは？

ないない

> 『サーバープロセッサと(組込向け)ネットワークプロセッサの中間的存在』

こう↑言われると
旧P.A. SemiのPWRficientを連想してしまったんだが…
# あるいは，SunのNiagaraに近いかな？

Azulみたいなアクセラレータ的に使えそうだな

MSと協議して、WindowsにPowerチップを対応してもらうようにすべきだな。

Xbox360にWindows派生のゲームOSが載っているから、
Windows for Power PCをつくるのも難しい話ではない。

日本勢がんがれ
http://journal.mycom.co.jp/news/2010/02/08/052/images/011l.jpg

以前発表されたRP2の改良型っぽいな。

>>553
おっと、NT4をディスるのはそこまでだ。

一応2000のRCまでAlpha版はあったんだよな。

tp://twitter.com/ali_bin_ibrahim
東京の公共の場所では関西弁は法律で禁止すべきである。関西人はまともな世界では不良外国人。

"Wire-Speed Power Processor" = PowerPC A2 の確定情報来ました。
正確には SOC 製品である Wire-Speed Power Processor の汎用プロセッサコアが
PPC A2 ということになります。
http://www.theregister.co.uk/2010/02/09/ibm_wire_speed_processor/
　　------------------
　　The processor's A2 cores are small, 64-bit PowerPC cores based on IBM's
　　embedded architecture - "a little bit different from our server architecture,"
　　said Johnson. Full vitualization and hypervisor support is also included, along
　　with some new instructions that allow for low-latency interaction with the
　　processors' accelerators.
　　------------------
その他、新情報は次の通り。
　- 2.3GHz は電力効率が良い周波数というだけで、3GHz でも動作する。
　- アクティブなコア数で消費電力は 20-65Wの範囲で変化する。平均的には 55W 程度。

ところで前述の Wes Felter 氏 (>>452 参照)、ArsTechnica 掲示板でも A2 コアに
関して思わせぶりな投稿をしています。
http://episteme.arstechnica.com/eve/forums/a/tpc/f/77909774/m/376004823041?r=332007923041#332007923041
　　--------------------------
　　Originally posted by BadAndy:
　　　　Whatever it is, not hard to see cross-over from this thing into next-generation
　　　　game-console tech

　　Because games loooove low per-thread performance.
　　--------------------------
上に書いた3GHzで動作するという話も含めて、PX/PPE と A2 の関係は『何か』ありそうな
感じです。

Sequoia (=Blue Gene/Q)の情報が少しだけ。
http://www.er.doe.gov/ASCR/ASCAC/Meetings/Nov09/Strayer.pdf
P.13 にアルゴンヌ国立研究所の ALCF-2 の後継機 "Mira" について次のような
記述があります。
　　-----------------
　　Mira Blue Gene/Q System
　　・10 Pflop/speak
　　・~800K cores, 16 per chip
　　・~70PB disk, ~470 GB/sI/O bandwidth
　　・Power efficient, water cooled
　　-----------------
Sequoia のプロセッサに関しては 8-core説と16-core 説がありましたが、16-core で
確定ですね。
SIMDユニットも、3.2GHz/倍精度2並列説と1.6GHz/倍精度4並列 (or 倍精度2並列 x 2)説
がありましたが、16コアともなると1.6GHzで間違いないのではないでしょうか。
PPC470系コアと VSX x 2の"Double Hummer"後継 APU の可能性が高くなったかと。

PS4のCPUは普通のマルチコアCPUのプランが浮上してるってことだけど
"A2"を使ったマルチコアなのかな？

去年夏頃にIBMが"A2"を提案
　　　　↓
強い関心を持つが態度をはっきりさせないSCE
　　　　↓
痺れを切らすIBM、自社販売に旨味がない32ivを開発中止と意図的にリーク
　　　　↓
返事を迫られるSCE　←いまここ

SPE2の試作が行われたのは去年で
しかもFPGAベースのシミュレータを作成したのはSCEIらしいから
依頼してるにしてもPPE部分だけじゃないかね

日経BPのISSCCレポートに"Wire-Speed Power"の追加情報がありました。
プロセッサコアのL2キャッシュがeDRAMなんだとか。
http://techon.nikkeibp.co.jp/article/NEWS/20100210/180114/
　　---------------------
　　Wire-Speed Power Processorでは，8MバイトのL2キャッシュに混載DRAMを
　　それぞれ使った。

　　混載DRAMのセル寸法は，0.067μm2である。Intel社のWestmereのL3キャッシュ
　　のSRAMのセル寸法は 32nm世代でも0.171μm2であることからも，面積密度が
　　非常に高いことが分かる。Wire-Speed Power Processorの発表では，SRAMに
　　比べて面積で2倍，消費電力で5倍以上よいと述べた。
　　---------------------

>>563
面白そうな話なので、ソースがあるならよろしくお願いします。

性能とか信頼性はどうなんだろうね＜eDRAM

スーパーコンピューティングの話題を少しだけ。
Anton というMD専用計算機があります。SC09でゴードンベル特別賞を取ったとのこと。
http://journal.mycom.co.jp/articles/2009/12/01/sc09_gordonbell/index.html
概要は牧野教授のサイトのこちら。
http://www.artcompsci.org/~makino/articles/future_sc/note080.html

技術的な話題は別にして、開発プロジェクトとして興味深い点がいくつか。
　・私企業が開発している。
　　MYCOMの記事にはこうあります。
　　---------------------
　　D.E Shaw研究所はAntonと呼ぶ分子動力学(Molecular Dynamics:MD)計算専用
　　のスパコンを開発し、その最初のシステムでのシミュレーション結果を発表した。
　　[中略]
　　D.E.Shaw氏が創立したD.E.Shaw & Coは運用資産2.5兆円の世界最大規模の
　　ヘッジファンドであるが、現在は、Shaw氏はヘッジファンドの日常のマネジメントに
　　は携わらず、 D.E.Shaw Researchのチーフサイエンティストとして、MDのアルゴリ
　　ズムやAntonシステムの開発を行っているという。そして、同研究所の運用費用は
　　Shaw氏のポケットマネーで賄われていると言われている。
　　---------------------

　・ハードウェア自体は…
　　一昨年の Hot Chips 20 でも講演が行われています。プレゼンはこちら。
　　http://www.hotchips.org/archives/hc20/2_Mon/HC20.25.421.pdf
　　P.30 に演算コアとなる ASIC の写真があります。
　　チップに記された製造国は…　MBxxxというチップ名ですから京速のあの会社でしょうか。
　　

>>565
ソースは後藤氏のこの記事でしょ。
http://pc.watch.impress.co.jp/docs/column/kaigai/20091224_339258.html


>>562
SCEがPS3との互換性を完全に捨ててでも普通のマルチコアCPUを選択しようと
考えているならPOWERを選ぶ必然性自体がないからなぁ。


他の選択肢も余りないかも知れないけど。

>>567
ESですね。
PKGが白色で見慣れないなあ。材料がPEEKとかかな？

と思ったら後ろのページにセラミックって書いてた。。。
普通か。

>>567
> チップに記された製造国は…　MBxxxというチップ名ですから京速のあの会社でしょうか。

p.32に "90 NM CMOS .implemented in Fujitsu CS100HP Process" って書いてあるよ

>>571 さん
見逃してました…　間違っていた訳でもないので勘弁してください。

教訓としては、こういうことかと。
　・欠けているのは予算では無く、知恵ではなかろうか？
　・本当に必要なモノなら、投資を集められるのではなかろうか？
　・本当に必要で、投資を集めるほど信用されていなくても、自前でできることは
　　あるのではなかろうか？
　・最先端プロセスでプロセッサごと開発しなくても、目的には適うのではあるまいか？
等々

お金の話をすれば、東大一校で集めた個人寄付金は2008年度で50億円近くとのこと。
http://utf.u-tokyo.ac.jp/introduction/index.html
個人寄付金って大半は医学部でしょうか… ガン治療とか看板にすればなんとかなる？

MBっちゃあ、8bitの時代からFがchip名に付けてたぜ。
MB6809とか。
NならμPDか。

http://pc.watch.impress.co.jp/docs/news/event/20100212_348446.html

＞しかし一方で回路ブロックの設計を根本から改良する機会を失ってはいないだろうか。
＞回路ブロックを統合する段階で設計の手直しが発生し、貴重な時間を失ってはいないだろうか。
＞あるいは設計内容が陳腐化しているのに気付かず、再利用し続けてはいないだろうか。

何様気取りなんだ、福田

おれも思った．
本業の人たちが既に検討済みなんだろうとは想像しないのかね？
# その上で，最も「早い・安い・旨い」のが現状なんだろうけど

そもそも某 i や別の某 I 等の少数以外は自社fabすら無くて
TSMCやUMCで製造してるのに独自設計してメリットあるのかね？

個人的には，せっかく動いてる(≒枯れてる，実績ある)ものを
金かけて壊そうとしている中二病患者を見ている気分なんだけど

そりゃ本業も検討済みだろ
本業であってもそれが正しいか正しくなかったかは結果論でしか語れんが

例えば、既存のIPの組み合わせて設計すると、既存IP部の消費電力
はだいたい決まってるのでシステム全体の消費電力の削減にあれ
これ頭を悩ますことになる。
既存のIPを使わずを新規設計した場合、効率を重視した設計をする
ことにより、その部分の消費電力を元から削減出来たりするるので
システム全体の消費電力を削減しやすい。
今回の講演は新規設計のメリットを考えさせられるほど優れた成果だった。

ということでしょ？

必要ならするし不要ならしない
判断ミスはあっても検討しない奴なんてネット番長にしかいない

http://techon.nikkeibp.co.jp/article/NEWS/20100210/180114/
> SOIプロセスの採用によって，通常のしきい値電圧のNMOSトランジスタを電源スイッチに使えた。

SOIだとNMOSをスイッチに使えるのはなんで？

NMOSがスイッチってことは仮想VssをVdd電圧まで
釣ることになるんだろうけど、通常のCMOSと違って
ソース・ドレインからサブストレートへのリークが少ない
からってことなのかな？

NEC to show quad-core Cortex-A9 processor
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=222900146

ARMのクアッドコアだって

NEC？
なにそれうまいの？

IPによる設計には色々と光ﾄｶｹﾞがある
なまじっかﾌﾞﾗｯｸボックス化しようとして中の情報を十分出さないと全体の設計や検証に差し支える。
中の仕様や動作を知らずに全体を作ったり検証できるわけがない。
かといって中の情報を詳しく出していたらな何のためだったのか分からなくなる。
しかも綺麗な理想論を言う人は少なくないので中と外の設計担当間で情報の疎通が…
実際には結構大変でそ

光ﾄｶｹﾞの鳴き声↓

PPC746FP を共同開発した LSI Corp. が自社でネットワークプロセッサ "Axxia"
をリリースしました。
http://www.lsi.com/news/product_news/2010/2010_02_09b.html
　　-------------------
　　Axxia Communication Processors are capable of managing huge volumes of
　　wireless traffic with low latency and no load on the CPU complex. The first
　　member of the Axxia Communication Processor family, the ACP3448 processor,
　　features four powerful PowerPC^(TM) 476FP processor cores with a large 512KB
　　L2 cache per core, 4 MB of system cache, integrated DDRIII memory controllers,
　　and a wide array of intelligent offload engines, including industry-proven packet
　　classification, traffic management, security processing and deep packet inspection.
　　The on-chip processing elements are tied together using the new LSI Virtual
　　Pipeline technology.
　　-------------------
製品ページはこちら。(PDF資料へのリンク有)
http://www.lsi.com/networking_home/networking_products/multicore_comm_processors/axxia/index.html
　・4-core, up to 1.8GHz
　・512KB L2
　・4MB eDRAM システムキャッシュ (アクセラレータを含むSoC全体で共有)
　・Dual DDR3 メモリコントローラ
　・各種アクセラレータ (パケット処理、セキュリティ、正規表現)
　・45nm, SOI
リリースによると
　　--------------------
　　The first members of the Axxia family, designed to deliver 20 Gbps performance
　　for today’s wireless infrastructure requirements, will be available in February of 2010.
　　--------------------
最初の製品は今月にも販売開始ということと、上記の製造プロセスから IBM で製造するものと
思われます。

既に Freescale を分社している以上、もはやどうでも良い話なのですが、
栄光の Motorola が更に2分割されるんだとか。
http://mediacenter.motorola.com/content/detail.aspx?ReleaseID=12429&NewsAreaID=2
　　-----------------------
　　SCHAUMBURG, Ill., February 11, 2010 -- Motorola, Inc. (NYSE: MOT) today
　　announced the Company is targeting the first quarter of 2011 for its planned
　　separation. Motorola intends to separate into two independent, publicly traded
　　companies. One will include the Company’s Mobile Devices and Home businesses,
　　and the other will include its Enterprise Mobility Solutions and Networks businesses.
　　-----------------------

AMDネタの上、11月の Financial Analyst Day の頃の話題なのですが、
プロセッサ・アーキテクチャ的には面白い話題なのでここで取り上げて
おきます。
ネタは当時の comp.arch での "bulldozer details + bobcat"というスレッド
なのですが、業界の人気者 Andy Glew が登場して色々語っています。
http://groups.google.com/group/comp.arch/browse_thread/thread/759bcccbfa0b8b07/73ad8a087e55ed0c
Glew の投稿だけでも拾い読みすると面白いかと。とりあえずここではかい
つまんで興味深いところだけ抽出しておきます。

- AMD's Bulldozer is an MCMT (MultiCluster MultiThreaded)
　microarchitecture. That's my baby!
　Bulldozer は俺の考えた MCMT (MultiCluster-MultiThread) アーキテクチャの
　実装。

- The only bad thing is that some guys I know at AMD say that Bulldozer is
　not really all that great a product, but is shipping just because AMD
　needs a model refresh. "Sometimes you just gotta ship what you got."
　でもなぁ… AMDのツレが言うにはAMDは製品サイクルに切迫して製品化
　してくるらしいんだよな。「何でもいいから今出来てるのを出さなきゃいけない
　時もあるんだよ」って。

- came up with MCMT in 1996-2000 while at the University of Wisconsin.
　It became public via presentations.
　　I brought MCMT back to Intel in 2000, and to AMD in 2002.
　　I was beginning to despair of MCMT ever seeing the light of day. I
　thought that when I left AMD in 2004, the MCMT ideas may have left with
　me.
　元々MCMTはウィスコンシン大にいた1996-2000頃に考えていたんだ。
　で、Intelに2000年に戻ったときに提案し、2002年に移ったときにも宣伝
　しまくったんだ。でも中々日の目を見なくてAMDを離れた2004年には
　すっかりあきらめてたんだよ。

- Of course, AMD has undoubtedly changed and evolved MCMT in many ways
　since I first proposed it to them. For example, I called the set of an
　integer scheduler, integer execution units, and an L1 data cache a
　"cluster", and the whole thing, consisting of shared front end, shared
　FP, and 2 or more clusters, a processor core. Apparently AMD is calling
　my clusters their cores, and my core their cluster. It has been
　suggested that this change of terminology is motivated by marketing, so
　that they can say they have twice as many cores.
　もちろんAMDは俺のMCMTのコンセプトにに色々手を入れてる。例えばオリジナル
　のアイデアでは整数スケジューラ・整数ユニット・L1キャッシュをセットで「クラスタ」
　とよび、2組以上のクラスタと共有デコーダ、共有FPUで「コア」を構成するという
　ものだった。ところがAMDは俺の「クラスタ」をコアと命名し、「コア」の方をクラスタ
　と呼んでる。マーケティングのためにコアが2倍あるように見せかけたいのが丸判り
　だよね。

- My original motivation for MCMT was to work around some of the
　limitations of Hyperthreading on Willamette. E.g. Willamette had a very
　small L0 data cache, 4K in some of the internal proposals, although it
　shipped at 8K. Two threads sharing such a tiny L0 data cache thrash.
　Indeed, this is one of the reasons why hyperthreading is disabled on
　many systems, including many current Nhm based machines with much larger
　closest-in caches.

　元々 MCMT のアイデアは Willamett で Hyperthreading の性能が上がらない
　問題を解決するためのものなんだ。知ってのとおり Willamett の L0 [データ]
　キャッシュのサイズはメチャ小さい。初期の設計では 4KB だったし、出荷された
　バージョンでは増えたとは言え 8KB だ。
　このちっぽけなデータキャッシュを2つのスレッドで共有するとキャッシュスラッシ
　ングが多発する。結局のところ、これが多くのシステムで Hyperthreading が
　無効に設定された原因だし、当時よりはるかに大きなL1キャッシュを持つ Nehalem
　でも状況は変わっていない。

- To avoid threads thrashing each other, I wanted to give each thread
　their own L0. But, you can't do so, and still keep sharing the
　execution units and scheduler - you can't just build a 2X larger array,
　or put two arrays side by side, and expect to have the same latency.
　Wires. Therefore, I had to replicate the execution units, and enough of
　the scheduler so that the "critical loop" of Scheduler->Execution->Data
　Cache was all isolated from the other thread/cluster. Hence, the form
　of multi-cluster multi-threading you see in Bulldozer.

　スラッシングを避けるために、俺はスレッドごとに L0 キャッシュを占有させる
　ことを考えた。でもL0独立でALUとスケジューラを共有すると言う構成は無理だ。
　単純に2倍のサイズのキャッシュを用意したとしても短いレイテンシを維持できない。
　そんな訳で、俺は実行ユニットとスケジューラも独立にした。これで ディスパッチ
　→実行→データキャッシュアクセス というクリティカルな部分がスレッドごとに
　独立した「クラスタ」ができあがる。。君らが見た Bulldozer の構成図そのものという
　ことだね。

- True, there are differences, and I am sure more will become evident as
　more Bulldozer information becomes public. For example, although I came
　up with MCMT to make Willamette-style threading faster, I have always
　wanted to put SpMT, Speculative Multithreading, on such a substrate.
　SpMT has potential to speed up a single thread of execution, by
　splitting it up into separate threads and running the separate threads
　on different clusters, whereas Willamette-style hyperthreading, and
　Bulldizer-style MCMT (apparently), only speed up workloads that have
　existing independent threads.

　　Bulldozer に関する情報が増えてくれば明らかになるんだろうけど、俺の
　MCMT が Bulldozer そのものって訳じゃないだろうね。例えば、俺は
　Willamett の Hyperthreading を高速化するに当たって Speculative Multi-
　threading (SpMT) の実装が頭にあった。SpMT は複数スレッドを費やして
　シングルスレッドアプリを高速化する手法だ。

- If I received arows in my back for MCMT, I received 10 times as many
　arrows for SpMT. And yet still I have hope for it. Unfortunately, I am
　not currently working on SpMT. Haitham Akkary, the father of DMT,
　continues the work.

　もし俺が MCMT の実装にかかわっていたら、SpMT を全力で押してたと
　思う。今でもその気持ちに変わりは無いけど、今はそういう立場じゃ無い。
　DMT [Dynamic Multithrading] の提案者の Haitham Akkary が今でも
　研究している様だね。

intelがhyperthreadingの効率アップのためにそのテクニックを使わなかった理由も興味があるねぇ

- Perhaps I should say here that my MCMT had a significant difference from
　clustering in, say, the Alpha 21264,
　http://www.hotchips.org/archives/hc10/2_Mon/HC10.S1/HC10.1.1.pdf
　[中略]
　Anyway: if it has an L0 or L1 data cache in the cluster, with or
　without the scheduler, it's my MCMT. If no cache in the cluster, not
　mine (although I have enumerated many such possibilities).

　MCMT は Alpha 21264 のクラスタリングの概念とは大きく違うことは強調して
　おきたい。
　[中略]
　要するに、L0なりL1なりの最上位のデータキャッシュがが独立している
　クラスタリングは俺の MCMT アーキテクチャということになる。もちろん
　そうじゃない構成のクラスタリングは有り得る。

- Motivated by my work to use MCMT to speed up single threads, I often
　propose a shared L2 instruction scheduler, to load balance between the
　clusters dynamically. Although I admit that I only really figured out
　how to do that properly after I left AMD, and before I joined Intel.
　How to do this is part of the Multi-star microarchitecture, M*, that is
　my next step beyond MCMT.

　俺は MCMT でシングルスレッドを高速化するために頑張った。例えばクラスタ
　間のロードバランスのための二次スケジューラなんてのも考えた。でも、結局
　そのための「正しい方法」ってヤツを思いついたのは AMD を退社した後、ちょうど
　Intel に戻る前くらいだった。それが MCMT を越える新しいアーキテクチャ M*
　(Multi-star) さ。

- Also, although it is natural to have a single (explicit) thread per
　cluster in MCMT, I have also proposed allowing two threads per cluster.
　 Mainly motivated by SpMT: I could fork to a "runt thread" running in
　tghe same cluster, and then migrate the run thread to a different
　cluster. Intra-cluster forking is faster than inter-cluster forkng, and
　does not disturb the parent thread.
But, if you are not doing SpMT, there is much less motivation for
　multiple threads per cluster.

　　そう言えば、SpMT のためにクラスタ内で更に SMT をやるってのも考えた。
　スレッドの分割を同じクラスタ内で走るスレッドにやらせて、実行は別クラスタ
　でやるんだ。スレッドさえ分かれてしまえば、別々のクラスタで実行する方が
　親スレッドに対する干渉は小さいからね。
　　いずれにせよ SpMT を採用しないなら、クラスタ内 SMT にそれほど意味はない。

- With Willamette as background, I leaned towards a relatively small, L0,
　cache in the cluster. Also, such a small L0 can often be pitch-matched
　with the cluster execution unit datapath. A big L1, such as Bulldozer
　seems to have, nearly always has to lie out of the datapath, and
　requires wire turns. Wire turns waste area. I have, from time to time,
　proposed putting the alignment muxes and barrel shifters in the wire
　turn area. I'm surprised that a large cluster L1 makes sense, but that's
　the sort of thing that you can only really tell from layout.

　元々 Willamette が頭にあったから、俺はクラスタ内の L0 データキャッシュは
　容量が小さいものを考えていた。チップ上のレイアウトで実行ユニットのデータフロー
　のサイズに収まるようにL0の容量を決めると良いんだよ。。 Bulldozer の L1 は随分大
　きくて配線に無駄な「戻り」部分が必要だと思う。俺は常々配線の戻りのところには
　データアライメント用のマルチプレクサとバレルシフタにすれば良いと言ってるん
　だけどね。
　L1 が大きいからといって良いことは無いと思うんだけど、まぁそれもチップのレイアウト
　次第だよね。

- Some posters have been surprised by sharing the FP. Of course, AMD's K7
　design, with separate clusters for integer and FP, was already half-way
　there. They only had to double the integer cluster. It would have been
　harder for Intel to go MCMT, since the P6 family had shared integer and
　FP. Willamette might have been easier to go MCMT, since it had separate FP.

　FPU を共有していることに疑問を持っているヤツもいるよな。もちろん K7 は
　[整数パイプと浮動小数点パイプがスケジューラから分離しているという点で]
　別々の整数クラスタと浮動小数点クラスタを持っていると言える。後は整数
　クラスタをもう一つ追加すれば良いだけの話だよね。
　P6は整数パイプと浮動小数点パイプでスケジューラが共通だから MCMT の
　実装は難しい。Willamette は浮動小数点パイプラインが分離している分、MCMT
　の実装はより楽になっている。

- Anyway... of course, for FP threads you might like to have
　thread-private FP. But, in some ways, it is the advent of expensve FP,
　like Bulldozer's 2 sets of 128 bit, 4x32 bit, FMAs, that justify integer
　MCMT: the FP is so big that the overhead of replicating the integer
　cluster, including the OOO logic, is a drop in the bucket.

　君らは独立したFPクラスタが必要だって言いたいんだろうけど、Bulldozer の
　FPU は128-bit の FMAなんて実行ユニットだけでもでかすぎる。その上、
　整数パイプと同じくOOOロジックを備えたスケジューラなんて無理だよ。

- You'd like to have per-cluster-thread FP, but such big FP workloads are
　often so memory intensive that they thrash the shared-between-clusters
　L2 cache: threading may be disabled anyways. As it is, you get good
　integer threads via MCMT, and you get 1 integer thread and 1 FP thread.
　 Two FP threads may have some slowdown, although, again, if memory
　intensive they may be blocking on memory, and hence allowing the other
　FP thread t use the FP. But two purely computational FP threads will
　almost undoubtedly block, unless the schedulers are piss-poor and can't
　use all of the FP for a single thread (e.g. by being too small).

　じゃあ一つのクラスタの中に FPU も入れろよって言うヤツもいるかもしれない。
　でもな、浮動小数点演算ってのはだいたいにおいてメモリの負荷が大きいんだよ。
　クラスタで共有している L2 なんて、すぐスラッシングでダメになっちまう。とにかく
　二つの整数クラスタでFPUを共有ってのは丁度良いってことになる。
　　ひとつのFPUを二つのスレッドで共有するっては、ちっとは遅くなるかもしれない
　けど、片方のスレッドがメモリで引っかかった時にもう片方が演算が出来るって
　意味でうまく動く。ところが独立した二つのFPUなんて、スケジューラがよっぽど
　ヘボく無い限りメモリ帯域を喰い合うだけで無意味なのさ。

- I don't expect to get any credit for MCMT. In fact, I'm sure I'm going
　to get shit for this post. I don't care. I know. The people who were
　there, who saw my presentations and read my proposals, know. But, e.g.
　Chuck Moore wasn't there at start; he came in later. Even Mike Haertel,
　my usual collaborator, wasn't there; he was hired in later, although
　before Chuck. Besides, Mike Haertel thinks that MCMT is obvious.
　That's cool, although I ask: if MCMT is obvious, then why isn't Intel
　doing it? Companies like Intel and AMD need idea generating people like
　me about once every 10 years. In between, they don't need new ideas.
　They need new incremental improvements of existing ideas.

　Anyway... It's cool to see MCMT becoming real. It gives me hope that my
　follow-on to MCMT, M* may still, eventually, also become real.

　色々書いたけど、俺は MCMT に関する権利を主張しようって訳じゃ無い。
　俺は当時誰がAMDで働いていたか知っているし、誰が俺のプレゼンや企画書
　を読んでいるか知ってるけど、当時まだ Chuck Moore はいなかったし、俺の
　仲間だった Mike Haertel も Chuckよりちょっと前に入社した程度だった。Haertel
　は MCMT を買ってくれたけどね。
　　それにしても俺は思うんだが、 MCMT がうまく機能するとすれば、何故 Intel
　は俺の提案を袖にしたんだろうね？結局のところ Intel や AMD みたいな大企業
　にとって、新アーキテクチャなんて10年に一度くらいしか必要なくて、既存アーキを
　洗練させるのがうまいやり方なんだろうね。

　とにかく MCMT が日の目を見たのは良かったと思うよ。願わくば M* も採用される
　日が来ればと思うね。

- There were several K10s. While I wanted to work on low power when I went
　to AMD, I was hired to consult on low power and do high end CPU, since
　the low power project was already rolling and did not need a new chef.
　The first K10 that I knew at AMD was a low power part. When that was
　cancelled I was sent off on my lonesome, then wth Mike Haertel, to work
　on a flagship, out-of-order, aggressive processor, while the original
　low power team did something else. When that other low-power project was
　cancelled, that team came over to the nascent K10 that I was working on.
　 My K10 was MCMT, plus a few other things. I had actually had to
　promise Fred Weber that I would NOT do anything advanced for this K10 -
　no SpMT, just MCMT. But when the other guys came on board, I thought
　this meant that I could leave the easy stuff for them, while I tried to
　figure out how to do SpMT and/or any other way of using MCMT to speed up
　single threads.

　　当時 K10 なるプロジェクトはたくさんあったのさ。そもそも俺がAMDに雇われた時の
　仕事は低消費電力プロセッサだったんだけど、これが俺の知る限り最初の「K10」
　って名前のプロジェクトだった。
　このK10の開発は既に随分進んでいて、俺の仕事は全然なかったんだが、あっさり
　キャンセルされて俺は宙ぶらりん状態になった。丁度そのころ Mike Haertel が入社
　してきて、一緒にハイエンドの OoOE プロセッサの開発を担当することになった。例の
　低消費電力プロセッサのグループは、別のプロジェクトに回され、それとは別の
　低消費電力プロジェクトをやっていたチームが我々の K10 の開発を行うことに
　なった。この K10 が MCMT の K10 って訳だ。
　　俺の K10 プロジェクトに関しては、Fred Webner から MCMT の実装だけに専念して
　 SpMT とか余計なことに手を出さないように約束させられた。しかし (Webner が失脚して)
　別の取締役が来たんで、その約束は無かったことにして SpMT を含むあらゆる方法で
　MCMT によるシングルスレッドの高速化を実装することにした。

- - indeed, the scheduler structure of queues
　feeding an RS arose from the debate between OOO (me) and in-order (Sager
　and Upton) -

　実際、(Willamette 開発時に) スケジューラの構造で OoO派(俺)とインオーダー派
　(Seger と Upton)で議論があった。
　
- Mitch Alsup was K9.

　[K9について尋ねられて]Mitch Alsup が K9 をやってたな。
　[MACオタ注: Mitch Alsup は Motorola 88Kや Ross HyperSPARC のアーキテクト]
　
- Some of us have done a lot of work on dynamic predication. (My resume
　includes an OOO Itanium, plus I have been working on VLIW and
　predication longer than OOO.) But since such work inside companies will
　never see the light of day, do not let that hold you back, since you are
　not so constrained by NDAs and trade secrets.

　俺の経歴にも書いてあるように、OoO の Itanium やプレディケーションについては色々
　研究したけど、Intel 社内では日の目を見なかった。俺はNDA とか色々あって無理だが、
　お前さんがやるなら頑張れ。

ALU間の配線レイアウトの話について語っているところも面白かったので
書こうかと思いましたが、長いのでヤメておきました。

ところで、この話に関して AMD のサイトで blog を執筆している John Fruehe 氏
(http://blogs.amd.com/work/ 参照)が「Andy Glew なんて知らねーし。そんな怪しい
ヤツの言うことより、俺を信じろ」とか書いて失笑をかっていました。
例のアニキと言い、どうして AMD のマーケティングは間抜けなのやら…
http://www.xtremesystems.org/forums/showpost.php?p=4225217&postcount=206
　　------------------------
　　I have no idea who Andy Glew is, but he left the company several years ago.
　　------------------------

ワロスｗ

K9で却下された提案をブルで再び使うのか
ttp://pc.watch.impress.co.jp/docs/2006/0202/kaigai238.htm

提案は、CPUをマルチスレッド&マルチクラスタの構成にし、マイクロアーキテクチャの全レベルでマルチレベル化、
さらにさまざまなマルチスレッディングテクニックを実装するというものだったようだ。
例えば、スケジューラやインストラクションウインドウ、ストアバッファ、レジスタファイル、ブランチプレディクタなどをマルチレベルにする。
加えて、投機マルチスレッディング(SpMT:Speculative Multithreading)、非明示的マルチスレッディング(IMT:Implicit Multithreading)、
スキップアヘッドマルチスレッディング(SkMT:Skipahead Multithreading)といった技法を持ち込む。

>>603
後藤氏を信じるのは自由ですが、Glew 氏によるK9情報は>>600。

K10って書いてた
＞Glew氏は、以前、K10のために提案したものの、AMDに拒否されてしまった技術をリストアップしていた。
＞Glew氏が提案したのは、かなり尖ったアーキテクチャだった。

ちなみに２ちゃんねる的には Andy Glew 氏のサイトの職務経歴は2005年半ばの
話題でした。
　　---------------------
　　132 名前：MACオタ 投稿日：2005/08/08(月) 06:18:21 ID:9pfRTF4F
　　　　P6の主要アーキテクトの一人として知られるAndy Glewが昨年AMDを退社した後，Intelに
　　　　戻ってるとのことす。
　　　　http://www.geocities.com/andrew_f_glew/cv-glew.html
　　---------------------

どうやら>>580の解釈であってるようでした

>>593
M*ってのが気になる
なんか書いてないの？

>>608
ご当人のブログで発表資料等が紹介されています。
http://andyglew.blogspot.com/2009/12/links-to-mlp-coherent-threading.html

Andy Glewのスライドのほう、新風やハイパースカラじゃないか…

SIMDを使ったプログラムを書いているのだけど、マンデンブロ集合以外に、
プログラミングコストに比較して満足感があるものってなにかないかな。

ゲームは、キャラクターつくったりドット絵かくの大変なのでパス。

つかいま一番つかってみたいのはG4/G5のAltiVecなんですけどね。

別に大したことないぞあれ

俺はMVI,MAX,VIS辺りかな…

IntelのサイトにTukiwilaのTDPが書いてます。
http://www.intel.com/products/processor/itanium/specifications.htm
　-9350/1.73GHz (4-core): 185W
　-9340/1.60GHz (4-core): 185W
　-9339/1.46GHz (4-core): 155W
　-9320/1.33GHz (4-core):; 155W
　-9310/1.60GHz (2-core): 130W
流石に20億トランジスタは伊達じゃありませんな。
これと比較すると8-core, 4GHzでチップあたり200Wと言われる POWER7 は低消費
電力と言えるのかも…

ネタの古さと程度の低さにビックリ

最後の行を言いたかっただけでしょｗ

describe（笑）

ますます描「画」と遠くなったぞ

ね…描画

まずは古めのニュースをまとめておきます。
まず、POWER7の製造状況に関するIBM Power Systemsのゼネラルマネージャ、
Ross Mauri のコメント
http://www.itjungle.com/tfh/tfh021510-story03.html
　　--------------------
　　"The yields are good on the Power7 chips," Mauri said to me ahead of his
　　presentation. "And if you are hearing rumors to the contrary, call me up and
　　I am happy to deny them," he added with a smile.
　　--------------------
それから、日立と仏Bull SAのPOWER7搭載機の発表。
両者ともPower 75xのOEMの様です。
日立: http://www.hitachi.co.jp/New/cnews/month/2010/02/0210b.html
　　　http://www.hitachi.co.jp/Prod/comp/EP8000/power7.html
Bull SA: http://www.wcm.bull.com/internet/pr/rend.jsp?DocId=539095&lang=en

IBMオタさんだあ

円周率計算でIntel i7 PCで世界記録を樹立した Fabrice Bellard 氏が件の
実行コード "tpi" を公開しています。Linux版とWindows版。
http://bellard.org/pi/pi2700e9/tpi.html
手近で見つかった結果はこんな感じ。
　128Mi (134,217,728)桁, 8-Thread
　・Barcelona Opteron/2.3GHz./8-core: 125.018 sec.
　・Shanghai Opteron/2.7GHz/8-core: 91.986 sec.
　・Harpertown Xeon/2.5GHz/8-core: 89.859 sec.
　・Nehalem Xeon/2.66GHz/4-core: 65.080 sec.

マルチスレッドとSSE3に対応した最新の円周率計算コードですので、今後のベンチマークは
この辺に移行すべきかと思うのですが…

上記の結果は全てLinux版によるものでした。

AMDで遅いものなんてアム虫がブーブー言うだけだろ

ちなみに i5 670で2thread

tpi.exe -T 2 -o pi.txt 128M
Using 3.67GiB of RAM
Computation to 128000000 digits, formula=Chudnovsky
Output file=pi.txt, format=txt, binary result size=53.1MB
Binary Splitting
Depth=24, thread_level=1
mem max disk max operation compl lv
545M 545M 0 0 completed 100.0% 0
time = 63.601 s
Compute P, Q
362M 545M 0 0 completed
time = 0.836 s
Division
599M 599M 0 0 completed
time = 5.646 s
Sqrt
528M 599M 0 0 completed
time = 3.793 s
Final multiplication
925M 925M 0 0 completed
time = 2.353 s
Total time (binary result) = 76.247 s
Base conversion
523M 925M 0 0 completed
time = 13.922 s
Total time (base 10 result) = 90.170 s
Writing result to 'pi.txt'

>>625
参考までに>>622の結果は"128M"じゃなくて"128Mi"の結果です。

あまり変わらんな
tpi.exe -T 2 -o pi.txt 128Mi

Using 3.67GiB of RAM
Computation to 134217728 digits, formula=Chudnovsky
Output file=pi.txt, format=txt, binary result size=55.7MB
Binary Splitting
Depth=24, thread_level=1
mem max disk max operation compl lv
571M 571M 0 0 completed 100.0% 0
time = 66.222 s
Compute P, Q
377M 571M 0 0 completed
time = 0.874 s
Division
623M 623M 0 0 completed
time = 6.115 s
Sqrt
547M 623M 0 0 completed
time = 4.134 s
Final multiplication
966M 966M 0 0 completed
time = 2.699 s
Total time (binary result) = 80.044 s
Base conversion
549M 966M 0 0 completed
time = 14.836 s
Total time (base 10 result) = 94.879 s
Writing result to 'pi.txt'

マルチスッドレに対応してるわりには遅い

>>628
タスクマネージャで負荷変動でも眺めていれば理由は自明ですよ。

>>403でも紹介した中国語版Power.orgにおいてある資料ですが、"64-bit Multi-
threaded"の次世代組込コアについて言及がありました。
http://www.cn.power.org/resources/power/pdf/06.PPC%20Embedded%20PowerPC%20Architecture.pdf
(P.6参照)
今見ると、これが PowerPC A2 コアであることは明らかなのですが、当該スライドの
タイトルが"Power Architecture Cores Available for Licensing"とあるように、A2コア
を外部にライセンスする気満々なのは明らかです。

で、Sequoia 用コアについて再度考え直してみると、>>396, >>403, >>561あたりで書い
たようにPPC 470系であろうと予測している訳ですが、
https://newsline.llnl.gov/_rev02/articles/2009/feb/02.06.09-sequoia.php
　- 1.6 PetaBytes of memory
　- 98,304 Nodes
ということで、プロセッサカードあたりのメモリは明らかに16GBを想定していることが判
ります。Blue Gene/P からはプロセッサカード内でのSMP動作モードが追加されていま
すので、16GBのメモリを使用するのに32-bitコアのままで問題無いのであろうかという
疑問が出てきます。

PPC470自体がサポートする物理メモリは、ちょうど上のプレゼンに書いてあって、4TB
とのこと。
　　---------------------
　　- Real memory support up to 4 terrabytes
　　---------------------
16コアで16GBを共有するのですから、プロセスあたり4GBの制限があっても何とかなる
のかもしれませんが、PC的な64-bit SMP のようにノード内の全メモリをスレッド間で共有
するようなコードは使えません。

どうせ Blue Gene で動かす以上、PCクラスタからのベタ移植なんて考えないのかもしれ
ませんが、64-bitの A2 コアを選択する可能性も出てきた…ということで。

ECのスーパーコンピュータ共同利用プロジェクト PRACE が2009年の技術報告書
を公開しています。
http://www.prace-project.eu/documents/d8-3-2.pdf
この報告書から>>336で述べた QPACE について、目に付いた話題を。

　2009年下期のGreen500の上位を独占した QPACE の試作機 eQPACE ですが、
　開発目標は下記のように設定されている (P.13)
　　- QPACE アーキテクチャの QCD 計算以外の分野への応用
　　- トーラスネットワーク用 FPGA の他分野応用のための改良
　　- 上記の目的のためのQPACEネットワーク用 MPI ライブラリ等、ソフトウェアの開発

　汎用HPCコード応用のため、FPGAインタコネクトは、ハード／ソフト両面から、現在も
　開発中 (P.63-66)

　現状のインタコネクト性能 (P108, 表24)
　　・QPACE　　　　　　　　　MPI Latency: 4.7us, BW: 845MB/s
　　・Altix XE (IB QDR)　　MPI Lantecy: 1.7us, BW: 2500MB/s
　　・Altix ICE (4x IB)　　　MPI Latency: 1.9us, BW: 1800MB/s

2009年下期のTop500の登録ではeQPACEの実行効率は77.2%とあまり良好とは言えま
せんが、今後もう少し向上は期待できるのかもしれません。

>>624
　　-----------------
　　AMDで遅いものなんてアム虫がブーブー言うだけだろ
　　-----------------
ちょっとπスレッドを見てきましたけど、もうAMDで速いコードなんて無くなったみたいですよ。
http://h2np.net/pi/pi_record.html

蟲にはそれがわからんとです

業界が汎用に走り過ぎている希ガス
とんがったアーキテクチャで差別化しないと共食いになりそう…

>>634
あなたの住んでる世界にはASIC市場がないんですか？

>>622で紹介したTachusPIはWindows版でもコマンドコンソールが必要なので、
バッチファイルを書いてみました。

Bellard氏のサイトからダウンロードして解凍したフォルダに、以下のテキスト
ファイルを "tpi.dat"という名前で保存して、ダブルクリックすると計算できます。
なお、Windows版は64-bit Windows必須。

@ECHO OFF
SET /P NTHREAD="スレッド数: "
SET /P NDIGIT="計算桁数 (例: 1M): "
.\tpi -T %NTHREAD% %NDIGIT%
SET /P ENDOK="終了"

>>622
πってCPU内蔵キャッシュの性能テストだよな。

完全に同意

amdの報告はまだ？

MACオタのレスくらい読めって
ちゃんと書いてあるよ

linuxだろ

あげ

POWER7とTukwilaのSPEC CPU2006の結果がSPECのサイトで公開されています。
どちらもRateのみ。POWER7の値は既にIBMのサイトで公開済みですが、個別の
ベンチマーク結果を確認したい方はどうぞ。
CINT2006_rate
　・POWER7 on AIX
　3.3GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09576.html
　3.55GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09577.html
　3.1GHz/64-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09578.html
　3.5GHz/48-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09583.html
　3.86GHz/16-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09586.html
　3.86GHz/64-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09587.html
　4.14GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09580.html
　・POWER7 on Linux
　3.3GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100205-09568.html
　3.55GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100205-09566.html
　・Tukwila on HP-UX
　1.73GHz/8-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09616.html

CINT2006_rate
　・POWER7 on AIX
　3.3GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09573.html
　3.55GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09574.html
　3.1GHz/64-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09581.html
　3.5GHz/48-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09579.html
　3.86GHz/16-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09582.html
　3.86GHz/64-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09584.html
　4.14GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09585.html
　・POWER7 on Linux
　3.3GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100205-09569.html
　3.55GHz/32-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100205-09567.html
　・Tukwila on HP-UX
　1.73GHz/8-core http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09617.html

Tukwila死亡

色々な基準で他のアーキテクチャと比較してみると、こんな感じ
■ 2-socket
processor　　　　　　　core　CINT(base/peak)　CFP(base/peak)
　POWER7/3.86GHz　　16　　586 / 652　　　　　　　531 / 586
　Nehalem/3.33GHz　　 8　　255 / 274　　　　　　　204 / 211
　Istanbul/2.80GHz　　 12　　168 / 215　　　　　　　133 / 148
　Niagara2/1.58GHz　　16　　171 / 183　　　　　　　124 / 133
　Tukwila/1.73GHz　　　 8　　128 / 134　　　　　　　132 / 136

■16-core
processor　　　　　　　CINT(base/peak)　CFP(base/peak)
　POWER7/3.86GHz　　586 / 652　　　　　　　531 / 586
　POWER6/5.0GHz　　 466 / 542　　　　　　　465 / 544
　Nehalem/2.93GHz　　466 / 499　　　　　　　361 / 372
　POWER6/3.60GHz　　289 / 363　　　　　　　226 / 263
　Shanghai/3.1GHz　　 232 / 274　　　　　　　203 / 228
　Dunnington/2.4GHz　 204 / 221　　　　　　　120 / 128

POWER7はパッケージにもソケットにも馬鹿みたいに金かけてるから参考にならねえ
プロセッサモジュールの価格も数倍違うだろどうせ

いやそれは正しい方向なんだよ。
上に上にと逃げて、高く売らなきゃ生き残れない。
立場的に。

power4のMCMは家が建つくらいだったが

>>649
不意を突かれたw

>>646
POWER６って性能悪かったんだな…

>>649
売値はな。
製造原価は…

レトリック君ってIBMの人だったのか

先週IBMがチップ間光インタコネクトに利用可能なアバランシェ光検出素子を
発表しました。
IBM Researchにまとめた情報が出ていたので、URLを書いておきます。
http://domino.research.ibm.com/comm/research_projects.nsf/pages/photonics.apd.html
IBMによると、今これでダイ上に検出素子、光変調器、光スイッチ、光バッファを集積する
ことが可能になり、光インタコネクトを実装する基礎技術は一通り揃ったとのこと。

>>41
ゴーストバスターズもPS3リードだけど、超絶劣化したね。

MACオタが後藤をネタに語る悪寒

なんでMIPSて落ち目になったの？

WSがPCに喰われほぼ消滅→組み込みに活路を見いだす→ARMとの競争に負ける
というのが消費者側からの見方だが、どうなんかね。

捲土重来を狙ってるみたいだが。

Androidでビジネス拡大を狙うミップスの新戦略
http://monoist.atmarkit.co.jp/fembedded/31mips/mips01.html

POWER7Macを発売してください＞MACオタさん
MACオタならできる

MACオタ「俺にだって、、できないことくらい、、、ある・・・・」

実際にMIPSがARMに比べて組込向けで劣ってたところって何なんだろうね。

SoC向けのIP展開の遣り方や価格がダメダメだったのかね？

それともPCと対抗するのに力を入れてる間に、ARMが組み込み向けのシェアを
占拠してしまって、出遅れたのが致命傷だったって事なのかな？

>>662
高性能に傾斜しすぎていた傾向はあるのでは無いかな。
SHが16bit化コードで先行して、ARMがthumbで続き、MIPS16とかはあまりやる気が…

求められているのは高性能ではなく、ほどほどの性能とローコストだから。
ま、今でもだけど。
なのでARM主流がなかなかARM7TDMIからCortexに移らないww

そしてなぜダメだったのかとか議論にもの登らず消えていくSuperH。

MIPSは1995年頃に内紛があったような気がした
R10000はスペックの割に異様に遅かった(速くない)のが印象に残っている。クロックも上がらなかったし

ARMはIPを積極的に売ったので勝ったというのが定評だと思う。

MIPSは命令セットだけ買えるので、独自コアや独自拡張が欲しい人が使っていたかな
ゲーム機とかネットワークプロセッサとか

MIPSの内紛はクボタがらみだったと思うが輪をかけて自信なし

個人的な好みで言うと、MIPSは割り込みの扱いが面倒だし、SHはディスプレースメントが短くて不便

すーぱーえっち

みだらなぷっしー

2000年からのXeonのCPUコア数の
変化が解るグラフってどこかにありませんか？

■福田昭のセミコン業界最前線■
2009年はどんな年だったのか
http://pc.watch.impress.co.jp/docs/column/semicon/20100317_355029.html

ロースペの性能比較が面白すぎて困る

［GDC 2010］Larrabee計画の延期が影を落とす，Intelの“グラフィックス最適化”セッション
http://www.4gamer.net/games/107/G010710/20100317030/

＞　しかし蓋を開けてみれば，その内容は「デュアルコアCore i7・i5・i3プロセッサに搭載された
＞『Intel HD Graphics』と，同グラフィックス機能に向けた最適化の話題のみ」という，お寒い内容。
＞ただでさえ閑散としたセッション会場を，早々に立ち去る参加者も目立ち，聴講者は筆者を含めて数える程度だった。

http://www.4gamer.net/games/107/G010710/20100317030/
［GDC 2010］Larrabee計画の延期が影を落とす，Intelの“グラフィックス最適化”セッション

Cellといいララビーといい
シンプルコアレンダリングの何が障害なんだろうな

>>674
構造がシンプルでも、求められる出力は従来と変わらないんだから、別の何処かが複雑化するだけじゃね？
おまけに新しい構造だからゼロスタートで頑張れとか言われたら、誰も近寄りたくないんじゃないかな。

一方、従来型で構造が複雑なのはプロセスの進化で相殺できるし、使う側もノウハウ流用できる。

Larrabeeは多少性能に難があっても製品として出しちゃえば良かったんだよ、否が応でも対応アプリが出てくるだろ
第一期製品で完全版を目指しすぎインテル

Mercedみたいになったと思うぞ

Intelと富士通がWestmereのSPEC2006を登録しています。
http://www.spec.org/cpu2006/results/res2010q1/
この話題を語る前に少しばかりおさらいを。

最近のIntelコンパイラは"Auto Parallel"オプションによってCINT/CFPの結果でも
単純なコア当たりの性能が判りにくくなっています。
それでも"base"の結果のみAuto Parallelが無効にされている結果を見つけたという
話がRWT掲示板に投稿されていました。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=107677&threadid=107677&roomid=2
このCore i3-540搭載機のBullの登録(並列化OFF)と富士通の登録(並列化ON)を比較して
みましょう。

■Core i3-540のCINT2006_base & CFP2006_base
　　　　　　　　CINT_base　　CFP_base
並列化無　　　25.6　　　　　　27.5
並列化有　　　26.2　　　　　　29.3

参考:
Bull CINT2006 http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100126-09456.html
　　最適化: -xSSE4.2 -ipo -O3 -no-prec-div -static -opt-prefetch
富士通 CINT2006 http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100118-09374.html
　　最適化: -xSSE4.2 -ipo -O3 -no-prec-div -static -parallel -par-runtime-control -opt-prefetch
Bull CFP2006 http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100126-09454.html
　　最適化: -xSSE4.2 -ipo -O3 -no-prec-div -static -opt-prefetch
富士通 CFP2006 http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100118-09351.html
　　最適化: -xSSE4.2 -ipo -O3 -no-prec-div -static -parallel -opt-prefetch

CINT/CFP を構成する個別ベンチマークの結果を比較すると、更に興味深い結果が
見て取れます。
■自動並列化の効果
　CINT （全12ベンチマーク)
　　- 462.libquantum: +50.4%
　　- その他: -3.2〜0%
　CFP (全17ベンチマーク)
　　- 436.cactusADM: +85.7%
　　- 434.zeusmp: +16.5%
　　- 410.bwaves: +9.9%
　　- 482.sphinx3: +9.1%
　　- 456.GeemsFDTD: +6.6%
　　- 481.wrf: +3.1%
　　- 470.lbm: +2.4%
　　- その他: -2.9〜+1%

つまりCINTで並列化が寄与するベンチはたった一つ。CFPでも顕著に効果があるモノは
5つ程度ということです。
コア単体の性能比較を行いたい場合は、これら並列化の効果が大きなサブベンチマークを
除いた幾何平均を求めればOKということでもあります。先のCore i3-540の結果をこの方式で
計算してみると次のようになりますが、自動並列化の効果がキャンセルできてることが判ります。

■Core i3-540の修正CINT2006_base & 修正CFP2006_baseの比較
　CINTは 462 を除く。
　CFPは 410, 434, 436, 459, 481, 482 を除く。
　　　　　　　　CINT_base(Mod)　　CFP_base(Mod)
並列化無　　　　　22.3　　　　　　　　　　26.3
並列化有　　　　　22.1　　　　　　　　　　26.2

ここから本題です。Intelと富士通が登録したWestmere-EPの結果を同クロックの
Nehalemと比較してみましょう。

■ i7-980X vs i7-975 on Windows
　　　　　　　　　　　　CINT_base　CINT_base(Mod)　CFP_base　CFP_base(Mod)
i7-980X/3.33GHz　　　　34.8　　　　　28.4　　　　　　　　36.9　　　　　　30.0
i7-975/3.33GHz　　　　　31.6　　　　　26.5　　　　　　　　32.9　　　　　　27.1

つまりシングルコア性能で見てもCINTで+7%,, CFPで+11%程度の性能向上があります。
ただし、この比較、980Xは64bit Win7 + icc11.1, 975は32bit Vista + icc11.1なので
その点は考慮する必要もあるかもしれません。

■ Xeon X5680 vs Xeon W5590 on 64-bit Linux
　　　　　　　　　　　　CINT_base　CINT_base(Mod)　CFP_base　CFP_base(Mod)
i7-980X/3.33GHz　　　　39.0　　　　　30.2　　　　　　　　44.8　　　　　　33.4
i7-975/3.33GHz　　　　　34.2　　　　　27.8　　　　　　　　40.4　　　　　　32.0

こちらは両方とも64-bitコードということで、より信頼が置けます。
int でのコア当たりの性能向上は 8.5%, fp では 4.2%ということになります。
まあ Tick-Tock での "Tock" での性能向上としては、こんなモノでしょうか？

ソースのリンクを書いておきます。
■Core i7-980X on Win7 64-bit
　CINT2006: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100215-09681.html
　CFP2006: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100215-09682.html
■Core i7-975 on Vista 32-bit
　CINT2006: http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090608-07695.html
　CFP2006: http://www.spec.org/cpu2006/results/res2009q2/cpu2006-20090608-07697.html
■Xeon X5680 on SuSE 10 x86_64
　CINT2006: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100301-09740.html
　CFP2006: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100301-09741.html
■Xeon W5590 on SuSE 10 x86_64
　CINT2006: http://www.spec.org/cpu2006/results/res2009q3/cpu2006-20090803-08318.html
　CFP2006: http://www.spec.org/cpu2006/results/res2009q3/cpu2006-20090803-08319.html

Modの方は参考にはなるだろうけど
「コア当たりの性能向上」って言い切っちゃうのはどうなの？

>>682
どの辺が疑わしいと思いますか？
ちなみにSPECの登録データによると、ターボブーストのリミット値は3.6GHzで同じとのこと。

そもそもWestmereはコアレベルで見るとAES/CLMUL命令の有無を除けばNehalemの単純シュリンクなんで
そんなもんでしょう。

IACAのDLLがNehalem用とWestmere用で全く同じサイズだった時点で素性はわかったようなもの

Macオタさんと団子さんが引っ付いたw

うほっ

TBの上限が同じならL3$が増えた以外にエンハンスあるっけ？ブーストしやすいくらいか？

AES/CLMULの利用で高速化出来るコードってどれくらいあるのかしら

http://www.freeweb.hu/instlatx64/
この辺見るに本当にNehalemと同じだな
L3は確かに容量1.5倍だがレイテンシは14clk→17clkと増大してるし
一概に性能向上に寄与してるとは言い難い気が。

>>687が正解じゃない？
シュリンクでコア当たりの消費電力が落ちてる分TDP枠に余裕ができてるはず

>>683
省略した項目が「コアあたりの性能向上」を反映してる可能性はないの？

LSDが増えるって話はどうなったんだ?

>>684 団子 さん
　-------------------
　　IACAのDLLがNehalem用とWestmere用で全く同じサイズだった時点で素性は
　　わかったようなもの
　　------------------
「そんなもの」で頭から決め付けては面白くもなんとも無い訳で、L3の変更やらメモリバッファの増量等の影響がどのように現れるかを問題にしているという
ことになります。命令仕様の改善とマイクロアーキテクチャの改善は区別して考えるべきかと。
http://www.realworldtech.com/page.cfm?ArticleID=RWT031710140138

>>690
上に書いた話とは逆に、Nehalem -> Westmere ではそれほど劇的な変更があったわけでは
ありませんから、個別ベンチマークごとに劇的な性能差が出るとも思えません。
特殊なアクセラレータ命令を使用する場合は話が別ですが、それはまた別の話かと。

だからレイテンシ・スループット一通りデータ取れてるだろ。
データを見る限りでは劇的に変わったものはない

Merom->Penrynでスループットが劇的に改善された命令はあるが
Westmereの特性はNehalemの単純なシュリンクそのものだ

AES/CLMULのために演算ユニットを拡張したと言う情報も特にないし、
むしろAES-NI/CLMULはNehalemに元々実装されていた（が無効にされていた）可能性すらある


> 「そんなもの」で頭から決め付けては面白くもなんとも無い訳で

へえ、Intelはおまいさんを面白がらせるために存在してるのか
見上げたもんだなあ

人間性が表れる2レスだなｗ

ああ、なんか落ち着く

>むしろAES-NI/CLMULはNehalemに元々実装されていた（が無効にされていた）可能性すらある
HTT隠してたオレゴンの事だから、これは可能性でかいよね
隠し玉と呼ぶにはインパクト弱いけど暗号関係のスピードアップは目を見張るものがある

「鶏冠にきてけんか腰な物言いしてる方が負けだわ！」

ララァは賢いなぁｗ

>>696
　　------------------
　　HTT隠してたオレゴンの事だから、これは可能性でかいよね
　　------------------
物事の前後関係を理解されていない様に思います。
WillametteでHTTが無効にされていた理由は、開発者当人が語っている通り(>>587-600参照)。一方団子さんが書いているように、AES-NI/CLMULに関してハードウェア的な強化は無さそうです。

推理小説じゃ無いんですから、『動機があるから怪しい』という論法は違うかと。

今回やってみた Westmere vs. Nehalem の比較に関する、個人的なまとめです。
1. Intelはマルチコア化でコア性能を犠牲にするつもりは無さそう。
　AMD が Istanbul で 4 → 6 へのコア増強と引き換えにクロックを下げたのとは対照的です。

2. L3レイテンシの低下はL3容量その他の改善によりカバーされている。

3. 次世代以降の性能向上の鍵はダイスタッキング等によるメモリ帯域の改善になる可能性が大きい
　今回の比較でもCINTに比べてCFPの改善が小さいという結果になりましたが、これはCFP2006が結果に対するメモリ帯域の依存性が大きいという特性によるものです。
マルチコア化に伴って『コア当たり』のメモリ帯域はますます逼迫する方向に向かうため、メモリ帯域の分野でのブレークスルーがますます重要になりそうです。

CellGPUぜひ見たかったｗ

>>700
どうぞ
http://journal.mycom.co.jp/articles/2006/09/14/cedec3/010.html

>>699
コンパイルオプションの違い（-m32と-m64など）がけっこう効いてそうな気がするなぁ

>>702
X5680とW5590の比較は、どちらも -m64 です。(>>681 参照)

よく読みなおして、>>703は間違っているかもしれませんね。
x86_64 Linux 上の ICC は、-m32 のオプションを明示的につけない限り 64-bit コードでコンパイルします。
W5590でのコンパイルオプションは、
　　--------------------
　　C benchmarks:　icc
　　C++ benchmarks: icpc
　　--------------------
とあるので、64-bit と決め込んでいましたが、"Bortability Flags"の項目を見ると
　　--------------------
　　400.perlbench:　　　-DSPEC_CPU_LINUX_IA32
　　462.libquantum:　　-DSPEC_CPU_LINUX
　　483.xalancbmk:　　　-DSPEC_CPU_LINUX
　　--------------------
とあるので、32-bit 用の互換オプションがつけてあります。

つまり、64-bit Linuxでわざわざ 32-bit 版 ICC でコンパイルしたということですか…

CINT2006_base での 32-bit コードと 64-bit コードを比較してみました。
>>680と比べることが可能なW5590のデータはありませんでしたが、X5570だといくつか比較が存在します。
・32-bit: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20091209-09268.html
・64-bit: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100202-09553.html
■32-bit ICC on x86_64 Linux の Xeon X5570 CINT2006_base
　(Modは462.libquantum を除いた幾何平均)
　　　　　　CINT_base　CINT_base(Mod)
64-bit　　　　34.5　　　　　27.3
32-bit　　　　32.0　　　　　26.1

今回比較に用いたMod指数はちょうど64-bit版が1.5倍ほど有利になる 462.libquantum を除いているため、差が小さくなります。
例によって個別のベンチマークで 32-bit と 64-bit の得失を比較するすると、こうなります。
　- 456.hmmer: 約2倍 64-bit 版有利
　- 462.libquantum: 49% 64-bit 版有利
　- 401.bzip2: 10% 64-bit 版有利
　- 473.aster: 10% 64-bit 版有利
　- 429.mcf: 16% 32-bit 版有利
　- 403.gcc: 11% 32-bit 版有利
　- 471.omnetpp: 8% 32-bit 版有利
　- 464.h264ref: 7% 32-bit 版有利

32/64で差が大きい 456.hmmer も除外した新指数で幾何平均を求めると、上記の結果は次のようになります。
■32-bit ICC on x86_64 Linux の Xeon X5570 CINT2006_base
　(Modは462.libquantum と 456.hmmer を除いた幾何平均)
　　　　　　CINT_base　CINT_base(Mod)
64-bit　　　　34.5　　　　　26.0
32-bit　　　　32.0　　　　　26.4

>>705で述べた、462.libquantum と 456.hmmer を除いた改変版 CINT2006_base を用いて Westmere と Nehalem を比較してみましょう。
■ Xeon X5680 vs Xeon W5590 on 64-bit Linux
　　(Modは462.libquantum と 456.hmmer を除いた幾何平均)
　　　　　　　　　　　　CINT_base　CINT_base(Mod)
X5680/3.33GHz　　　　39.0　　　　　28.7　　　　　　
W5590/3.33GHz　　　　34.2　　　　　28.2　　　　　　

それでも約2%の性能向上ということになります。
コア性能は犠牲にしていないという結論は変わらないと思いますがいかがでしょうか？

そもそもキャッシュの容量（エントリ数）増やせば必然的にヒットレイテンシは増大するもんなんだが
低下ってなんだ低下って
そのL3自体1コアあたり2MBだし実際のワークロード考えればスレッド当たりのL3容量は決して増えてないしな

ヒットレイテンシの特性見ても8MBが12MBに増えたところで大きくは変わらんでしょう

シュリンクによる消費電力低下とTurbo Boostで説明できてしまうな

柄の悪い方が出て来た

Cellの基礎技術開発は着々と進んでいるね。
PS3では爆熱をいとわない開発陣と組んだから、高性能だが爆熱の熱処理のため
に高価になって出足くじいたが、PS4では200Wからスタートせずに済みそうだ。
Cellへの東芝の貢献は非常に大きいね。

低電圧LSIを実現するSRAM回路技術の開発
32nmで試作、0.7V動作の不良率1/10000
http://www.semicon.toshiba.co.jp/shared/eye/201002.pdf

アーキテクチャにはもう飽きてくちゃった

>>674
ハードが楽した分、ソフト側が割喰うという構造を何とかしない限り
普及しない。

CELLコンパイラの顛末なんてその好例だろう。

スカラロード・ストア命令さえあれば多少使い勝手はマシになる

>>711
小規模のアプリなら特に問題は無さそうだけどな。
ハードを絞り出すような開発なら何だろうとカスタマイズのスキルは要るだろう。
今時のコピペPには無理な話なだけで。

>>713
わかったからお前が手本見せろ

SIMD厨の俺ですらあれはかったるい

それは1クロックに命をかけた男達の物語である…

もう伸びしろのないCPUなんか語ったって仕方ないだろ
GPUについて語れ！にスレタイ変更すれば？

だってGPUの完成形はlarrabeeだもの

TheRegisterのMorgan記者がIBM純正のCELL Blade QSシリーズについて書いてます。
http://www.theregister.co.uk/2010/03/23/ibm_kills_qs21_blade/
QS21は今年の6/25で受注終了、次世代機QS2Zは昨年報じられたように開発中止という話なのですが、最後をこのようにまとめています。
　　---------------------
　　The reason why the QS22's days are numbered is simple. IBM, say sources
　　familiar with the company's plans, is to add specialty processing capabilities
　　like those embodied in the SPEs in the Cell chip to the future Power chips
　　beyond the current Power7 generation. Perhaps starting with Power7+ and
　　definitely in full bloom with the Power8 generation.
　　---------------------
CELL/B.E.としての開発を止めた理由は、SPEがPOWER8のアーキテクチャに取り込まれるから…という話。

もっとも、IBMはPOWER5の頃から『アクセラレータを搭載する』と言い続けていますが、実際に登場した実装は Altivec, DFP, VSX のように、単なる演算ユニットが増えていくだけでした。
今回も今までと同様に、宣伝文句のみで終わるのか？本当に CELL/B.E .の様ななヘテロコアを投入するのかは注目かもしれません。

VSXが既にSPU ISAの改良版としての要素を取り込んでいますし、今更、Sonyや東芝も権利を持つSPEを使ってまでヘテロコアやコプロ的なアクセラレータに手を出すというのは眉唾なのですが…

命令を取り込むだけでしょ？
まさかローカルストアを持つコプロを取り込んだりはしないだろうし。

ローカルストアが最大の肝なのに

32nm版のCellもないのかな？

それとこれとは別

つかPOWERにSPEが付いたらそれCellやん

完全体の？

Cellみたいな共同開発って権利関係はどうなってんの？

>>724
たしかに

共同開発元のライバルの案件すらPPE流用しちゃう権利ゴロのIBMさんだから
自社案件にSPE流用することなんて問題にならんだろう

なんかデジャブかと思ったらアナハイムだった。

SCEや東芝の権利が入っていようが、POWERに採用したら
金払わないといけないとかそういうのはないから、
大した問題にはならないだろうな。

安藤氏の今日の更新は色々と突っ込みどころが多いですね。
http://www.geocities.jp/andosprocinfo/wadai10/20100327.htm
　　--------------------
　　１．NVIDIAがFermiベースのGTX480，470を発表
　　--------------------
流石に真っ当な仕事をしているヒトがネットばかり見ているという訳でも無いでしょうから『情弱』呼ばわりするつもりもありませんが、ルーマーサイトに属する Semiaccurate よりは Anandtech のレビュー位は読んで欲しいような気もします。
GPGPU性能も扱っているという点では、御本人の専門分野にも重なるかと思うのですけれど…
http://www.anandtech.com/video/showdoc.aspx?i=3783&p=6

　　---------------------
　　このQS21はTop500　2位のRoadrunnerに使用されているもので，まだ，3年やそこらは
　　使うでしょうから，その間に必要となる保守部品はストックしておくのでしょうね。
　　---------------------
PowerXCell 8iを使ったCELL BladeはBladeCenter QS22の方だったりします。
http://www.top500.org/system/9485

なんだ結局Cellは止めちゃうのか

> 安藤氏の今日の更新は色々と突っ込みどころが多いですね。

そう思うなら本人にメールしてあげなよ
きっと喜ぶと思うよ
退職して暇してるかもしれないし

>>732
まあ、クターがいなくなっちゃったしね

QS21に使われているCellって90nm版だけ？

>GPGPU性能も扱っているという点では、御本人の専門分野にも重なるかと思うのですけれど…

退職して唯のライターになったからかんけーないとか

ttp://images.anandtech.com/graphs/nvidiageforcegtx480launch_032610115215/22215.png
ttp://images.anandtech.com/graphs/nvidiageforcegtx480launch_032610115215/22216.png
というかこの辺はアーキテクチャどうこうよりも
比較対象が遅すぎるだけジャン
285比じゃ物量並では？

しかしPower8がSPEとのヘテロコアとか面白いな

>>732
5年前とは状況がまるで違うからな。
前提が崩れたら予定を変えるのは当然。

SONYが家電のIntelになるとか息巻いてた頃の話だからな

>>740
団子さんの方は Anand の GPGPU の結果を見て、ちっとはやる気はでましたか？
http://www.anandtech.com/video/showdoc.aspx?i=3783&p=6

得意なのだけ引っ張ってきた感が否めないがそれ以上に前世代が酷すぎた

比較対象の他社もね

CPUとの比較がない時点で×だな
ちなみにN-QueenはCell SPEより半速のAtomの方が速かった

http://dango.chu.jp/tripper/20090414.html

N-Queenは分岐粒度が問われるのでSIMDの並列度が高いのよりも
独立動作するスカラプロセッサ大量のほうが速いよ。

実際問題FermiはGT200に引き続きSIMDをラップしただけのエセスカラからは脱却してないようだから
単純に命令フロントエンドの増分しか性能上がっていない。

予想だと
SCC＞＞Larrabee＞＞Fermi

だらだらつまんねえレスしてないで、string libraryでも書きなおしたらどうだ？

無駄ｗ

＞＞745
なんかルパンが出てくるんだが

イベント終了っぽいから消しといた

ちゃんとベクトル化したか？
探索問題のベクトル化については昔から研究があるぞ

京大津田研あたりが日本では有名

どのみちビットボード使うのが速い

海外BBSでもPower8がSPEとのヘテロみたいに書かれてるけど本当にそうなん？
単にSSEみたいに各コアに簡略化されて搭載されるんじゃないの？

オタさんも書いてるけど、VSXが拡張されるだけだと思う

まあ、出て見ないとわからないな
VSXが拡張されてるだけなら現状でもそうなってるわけだし意味わからなくなるｗ

Magny-Cours, Nehalem-EX と新製品の発表でSPEC2006の登録も面白いことになっていますが、今回は>>678-681と>>704-706に続いて Westmere vs. Nehalem の比較です。
あれから、同じ4-coreでの Westmere と Nehalem の結果も登録されました。前回の考察がどの程度正しかったのでしょうか。
比較対象は次の二つです。
　・Westmere Xeon E5630/2.53GHz
　　CINT: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09943.html
　　CFP: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09934.html
　・Nehalem Xeon E5540/2.53GHz
　　CINT: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-10044.html
　　CFP: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-10042.html
OSおよびコンパイラは同じ条件で64-bit環境になります。
　OS: SuSE Linux Enterprise Server 11 (x86_64), Kernel 2.6.27.19-5-default
　Compiler: icc/ifort Version 11.1 Build 20091130
　Base Pointe: 64-bit

では結果を見てみましょう。Mod版は>>679の基準で、次の基準で計算しています。
　CINTは 462 を除く。
　CFPは 410, 434, 436, 459, 481, 482 を除く。
■ Westmere vs. Nehalem (4-core, Linux, 64-bit)
　　　　　　　　　　　　CINT_base　CINT_base(Mod)　CFP_base　CFP_base(Mod)
E5630/2.53GHz　　　　30.7　　　　　24.0　　　　　　　　35.6　　　　　　34.0
E5540/2.53GHz　　　　29.8　　　　　23.5　　　　　　　　26.6　　　　　　25.3
　　　　　　　　　　　　　+3.2%　　　　+1.9%　　　　　　　+4.6%　　　　　　+2.7%

コア増加分を抜きにしても2-5%程度の性能向上を果たしています。注目は、シングルスレッド性能のみを評価したMod版での比較より並列化の効果が加味されている公式版の指数の方が差が大きくなっていることで、WestmereとIntelの
最新コンパイラは並列コードへのチューニングが進んでいることが示されているのでしょう。

Magny-Cours と Nehalem-EX の方ですが、HP (Magny-Cours), Bull SA, Dell (Nehalem-EX) が rate の結果を登録しています。
Magny-Cours の登録全て2-socket/24-core, Nehalem-EX の方は全て4-socket 構成ということで直接の比較は難しいのですが、同クラスの構成と比較してみた結果を示します。

■各種マルチコア・サーバープロセッサの CINT2006_rate
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　base　　　　　peak
POWER7/3.86GHz/2-socket/16-core/4-SMT　　　　586　　　　　　652
Nehalem-EX/1.87GHz/4-socket/24-core/2-SMT　　466　　　　　　502
Westmere-EP/3.33GHz/2-socket/12-core/2-SMT　355　　　　　　378
Shanghai/2.6GHz/4-socket/24-core/noSMT　　　　　313　　　　　　400
Magny-Cours/2.3GHz/2-socket/24-core/noSMT　　309　　　　　　398
Westmere-EP/3.47GHz/2-socket/8-core/2-SMT　　286　　　　　　302

■各種マルチコア・サーバープロセッサの CFP2006_rate
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　base　　　　　peak
POWER7/3.86GHz/2-socket/16-core/4-SMT　　　　531　　　　　　586
Magny-Cours/2.3GHz/2-socket/24-core/noSMT　　290　　　　　　318
Nehalem-EX/1.87GHz/4-socket/24-core/2-SMT　　272　　　　　　280
Shanghai/2.6GHz/4-socket/24-core/noSMT　　　　　251　　　　　　276
Westmere-EP/3.33GHz/2-socket/12-core/2-SMT　248　　　　　　257
Westmere-EP/3.47GHz/2-socket/8-core/2-SMT　　214　　　　　　222

出揃ってみると、圧勝ですね。POWER7
物量主義だけでなんとかなるのは、CFP2006_rate だけというのも良く判ります。

登録データのリンクです。
- POWER7/3.86GHz/2-socket/16-core/4-SMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09586.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100208-09586.html
- Nehalem-EX/1.87GHz/4-socket/24-core/2-SMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09875.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09878.html
- Magny-Cours/2.3GHz/2-socket/24-core/noSMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-10002.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-10006.html
- Westmere-EP/3.33GHz/2-socket/12-core/2-SMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100301-09738.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100301-09733.html
- Westmere-EP/3.47GHz/2-socket/8-core/2-SMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09888.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100315-09889.html
- Shanghai/2.6GHz/4-socket/24-core/noSMT
　CINT_rate: http://www.spec.org/cpu2006/results/res2009q4/cpu2006-20091124-09063.html
　CFP_rate: http://www.spec.org/cpu2006/results/res2009q4/cpu2006-20091124-09064.html

>>758はCFP2006_rateの方に間違いがありました。
　誤) Nehalem-EX/1.87GHz/4-socket/24-core/2-SMT　　272　　　　　　280
　正) Nehalem-EX/1.87GHz/4-socket/16-core/2-SMT　　272　　　　　　280
要するに4-core の E7520 のデータということです。

>>758-759の Nehalem-EX は 1.83GHzのモデルで揃えたつもりでしたが、CINTは6-coreで2.53GHzまでブーストがかかるL7545の結果。CFPは4-coreでターボブースト無しのE7530の結果ということで混じってます。

POWER７の爆熱振りを見ると，どうしてもあれがARMと張り合うような組み込み向けプロセサには見えない。

>>761

>>761
POWERとPowerPCは別物だしARMともターゲットが違う
最近はCortex-A8/9などでPPCの領域にも手を伸ばしつつあるが

>>755
単体では今もVSXとSPUと同じようなもんでしょ
各コアに点在して実装してるからトランジスタ辺りの演算性能が稼げないだけで

ttp://www.macrumors.com/2010/04/02/apple-appears-to-have-acquired-intrinsity/

>>765
あー、確かCortex-A9で2GHz達成できるっていう技術ね。
今年本当に出るんかね？

マイクロソフト、次期Windows ServerではItaniumをサポートせず
http://www.computerworld.jp/topics/mws/178429.html

Itaniumはゆっくり死亡していきそう？
富士通もItaniumサーバ出さないみたいだしね

HPどうすんの…

alpha復帰

ルネサス エレクトロニクスの誕生
http://pc.watch.impress.co.jp/docs/column/semicon/20100406_359246.html

PA-RISC…

ロシアのiXBTなどで既に言及されていた話ですが、GPU版のGF100は倍精度浮動小数点演算が単精度の1/8に制限されているんだとか…
もう少し判りやすい記事を待っていたのですが、Hexusのレビューを見ると間違い無さそうです。
http://www.hexus.net/content/item.php?item=24000&page=3
　　-----------------------
　　Delve a little deeper, handily not mentioned in any briefing, and NVIDIA
　　is limiting the double-precision speed of the desktop GF100 part to one-
　　eighth of single-precision throughput, rather than the one-fifth speed of
　　the Radeon HD 5000-series. We'll have to wait for the Tesla parts before
　　that's restored to the one-half speed the GF100 is capable of.
　　-----------------------
安いGPUを買って、文字通りのGPGPUを企んでいた皆さんは残念でした。

PS3のLinuxサポート廃止と言い、貧乏HPCにはイヤな時代になってきました。背景としてはさほど大きいものとは言えないHPCが不況の中で市場として認められきたという事実があるようです。
http://www.theregister.co.uk/2010/03/25/idc_hpc_servers_2009/
　　=======================
　　The non-HPC portion of the server market was actually down 20.5 per
　　cent, to $34.6bn - a decline that was nearly twice as steep as that in
　　the HPC space.
　　=======================
唯一の希望は Magny-Cours の投入で自爆的なディスカウントによるサーバー市場での逆襲を狙うAMDプラットフォームくらいでしょうか…

AnandTechによると、iPad に搭載された Apple A4 の性能は Nexus One の Snapdragon/1GHz より随分性能が良さそうなんだとか。
http://www.anandtech.com/show/3633/apples-a4-soc-faster-than-snapdragon
いくつか有名どころのサイトの表示時間を比較していますが、m.cnn.com を除いて9-60%高速だとのこと。
SunSpider Javascript Bench の結果も、次の通り。
　- iPad (Apple A4): 10475 [ms]
　- Nexus One (Snapdragon QSD8250): 14409 [ms]
　- iPhone 3GS (Cortex A8): 17360 [ms]

もっともこの結果に関しては、モノが携帯デバイスだけに省電力設定の違いに起因する可能性も大きいと考察しているようです。

RADEONの倍精度解禁によってRADEONに手を出す人も増えるかも

解禁つってもHD4800から倍精度使えてたし中華GPGPUスパコンもそれで組んであるしいまさらだなぁ
どうせならHD5800だけでなく下位モデルでも解禁してくれりゃいいのに

SunSpiderベンチ Core i5 660&safariでやったら685.4msだった。
速すぎわろた。まあ比べる方が間違いなんだけど・・・
Atomだとどれくらいなのかな？

PA-RISCバイナリ互換性を持ったItanumuエミュレーターをamd64版HP-UXで実装予定です

そこで颯爽とPOWER7Macの登場だろ

債務超過状態で辛うじて儲かるネットワーク部門（PSN）をソニー本体が吸収
有能な社員は辞めていく倒産秒読み状態に入ったそんなSCEにまともなサービスを期待する方が無駄。

うわープログラム齧ってるくせに数字も読めないんだ？

ソニーに承継されるネットワーク事業は2009年3月期売上高15億円、
旧SCEは2009年3月期売上高9851億円、営業利益375億円、債務超過額105億円。
ネットワーク事業以外は新しいSCEに継承。

サムスン電子の第1四半期業績見通し、連結営業利益は過去最高に
http://jp.reuters.com/article/technologyNews/idJPJAPAN-14679420100406

Apple製品の分解・修理法を公開しているサイトとして有名な iFixIt が、半導体調査会社の ChipWorks と組んで Apple A4 の断面写真やらダイのX線写真やらを公開しています。
http://www.ifixit.com/Teardown/Apple-A4-Teardown/2204/1
せいぜいインタビューくらいしか一次ソースを持たない日本のメディアと比較して絶望してみてはいかがでしょうか？

設計はAppleが握ったけどチップの製造はやっぱりSamsung？

>>783
上の記事ですが、色々面白いことが書いてあります。
A4はTSVでは無いとは言え、プロセッサダイにDRAMダイ2枚を重ねた3層-3Dダイスタッキング構造なのですが、
　- DRAMダイは Samsung 製 K4X1G323PE
　- プロセッサダイには、従来の iPhoneプロセッサには必ず記されていた Samsung の型番が無い

なんだワイヤボンディングか
そらそうよね

この手だと、内蔵のグラフィックス・コアが貧弱だったり
有って無きが如しが多いというか…
Imageon積んでたアレとか何故かアクセラレータ無しの
WM標準ドライバで動いてたり、なんて事が珍しく無いけど…

A4はどうなんだろうねぇ…

>>780
ああ読む気にもならないね。粉飾まがいなんていくらでも操作しようがある。

そもそも、その「2009年3月期」の営業利益は年じゃなくて四半期単位の数字ってオチだろ。
第2〜第3四半期に莫大な赤字を計上しておいて第4四半期のみ数字をよくするいつもの手だよ。
通年ではどんどん赤字が膨らんでいく。

PSNはゲームのみに収まってるからその程度だがあらゆる家電向けの配信インフラとして拡大した場合の
収益の可能性を考えると、多少見込みあるんじゃね。
あくまで少なくともCell家電だとかPS3搭載家電だとか作るよりは見込みがあるって話であって
俺の感想としてはうまくいきそうにないけどね。


もちろんバージョンアップで元々あった機能を強制的に使えなくするような製品なんて
他のメーカーは見習っちゃいけないしね

おまえさん住友銀出身の奴かい？

おまいら、ﾃﾗｽｹｰﾙﾘｻｰﾁ謹製SCC48ｺｱがQ2に出るってのに何やってんの…

>>787
読む気にもならないとか言いつつ粉飾まがいとか恐ろしいこと口走るなよ
つーかパッと見りゃ売上1兆が四半期だとゲーム事業どんだけって話じゃん
ついでに2010年3月期も黒字見込みなんだとよ

で、売上15億のネットワーク部門って読めばこれはインフラベースの事業で
収益ってのは上層のコンテンツプロバイダに乗せるモデルになってんだな、と思うだろうに
事業の再編成は収益ベースでどーのこーのって着眼がそもそもオカシイって言ってんだよ

数字読めないつーかスタンスで頭ん中が固まっちまうのはアホだね

>>786
iPadはサクサク動作
http://d.hatena.ne.jp/silvervine/20100201/1264994671
http://www.nikkei.com/tech/personal/page/p=9694E3EAE3E0E0E2E2EBE0E4E2E6

だからお前の脳内資料はいいから正確なのソース付きで提示してみ。
2008年4月から2009年3月までのQ1からQ4の営業利益全部並べてみ？

Q2で在庫の値下げ分含めて超絶赤字計上してるのにどこでどうやって返してるんですか。

そもそもゲーム事業、PS3出して以来通年で黒字出した年一度もないですよ。

http://jp.reuters.com/article/topNews/idJPJAPAN-11635820090924

> 今期のゲーム事業は４年連続の営業赤字になる見込みだが、
> 「黒字化は私の使命」と述べ、積極的なコスト削減や売り上げ増加を狙っ
> て早期の実現を図る考えを示した。


しかも今年度は売上げ台数下方修正してるしね。
それとも逆鞘だから売れないほうが利益になるのか？

>>786
今時のPC基準でいけば貧弱でも
XGA固定で必要十分な性能は確保してある。

AMDが業務用GPUの新型 FirePro V8800 を発表しました。
http://www.amd.com/us/products/workstation/graphics/ati-firepro-3d/v8800/Pages/v8800-specifications.aspx
GPGPU的に見ると、VRAM 2GB, ECC 無しということで新味は無いようです。
現世代ではチップの仕様として、ゲーム向けと大きく差別化することが出来ない様で…

>>792
決算の数字は再編のプレスリリースからだよ。
http://ke.kabupro.jp/tsp/20100224/140120100224029598.pdf

最近SCE単独としての子細な決算の数字は本体側に編入されていて出されていなかった。
今回そういう数字を表に出せた事はむしろ経営の健全化に向けた目途が立ったようなもんだろ。

株主向け情報にゲーム事業（≒連結子会社でもあるSCE）の営業利益含めて載ってるから
読んでみたらいいよ。

会計学以前に算数の問題だ

> 今回そういう数字を表に出せた事はむしろ経営の健全化に向けた目途が立ったようなもんだろ。

違うな。
在庫を抱えるのはソニー本体（＝値下げ時には棚卸資産の評価損で赤字計上）だから
連結での「ゲーム事業」分野でみた方が実情をよく表している。

要するに重要なことからは常に逃げている

まあ団子さんはいつものように、『見たいものしか見えない』状態なんで頭が冷えるまで真っ当な議論は無理かと(笑)
PS3に関して言えば、よく話題になるコストは社内のエレクトロニクス部門に貢いでいるだけという構造になています。
例えば、最新のPS3のコスト評価はこれ。(2009/12/11報道)
http://www.isuppli.com/News/Pages/Sony-Gets-One-Step-Closer-to-Breakeven-Point-with-Latest-PlayStation-3-Design.aspx
　　---------------
　　Bluray Drive　　　　　　$66.00 x 1
　　RSX　　　　　　　　　　　$45.82 x 1
　　120GB HDD　　　　　　$38.00 x 1
　　CELL/B.E.　　　　　　　$37.73 x 1
　　Power Supply　　　　　$20.35 x 1
　　Cooler Assy.　　　　　　$11.27 x 1
　　XDR DRAM　　　　　　$9.80 x 4
　　PCB (6-layer)　　　　　$8.47 x 1
　　I/O Bridge Chip　　　　$5.59 x 1
　　Blutooth/WLAN chip　$3.92 x 1
　　Other parts　　　　　　　$79.52 x 1
　　----------------
参考までにBD-ROMの市場価格は http://www.google.com/products?q=BD-ROM+drive&scoring=p
内製品のコストじゃないですよね…

皆さんのお好きな四半期業績資料でも、「ゲーム向けシステムLSI」が売上の大きな要因であることが書いてあります。
http://www.sony.co.jp/SonyInfo/IR/financial/fr/09q3_sonypre.pdf (P.6 参照)
BD-ROMドライブやゲーム機向け半導体が大半を占めると思われる CPD事業部のセグメント間取引による売上は
2009Q4で848.3億円。
http://www.sony.co.jp/SonyInfo/IR/financial/fr/09q3_sony.pdf (P.18 参照)
ちゃんと内製品としての原価で入手できれば、もっと表向きの赤字は縮小するでしょうに…