CPUアーキテクチャについて語れ 14

おいお前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。

x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、
各SPUの汎用レジスタ128本のCell B.E.マンセー、
x86なワンチップスパコンのLarrabeeマンセー、
時代はGPGPUだ！、Sunは漢の浪漫！、龍芯(笑)、
昔々8086の時代は(以下略・・・等もよし。

さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！

前スレ
CCPUアーキテクチャについて語れ Part.13
http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/

【過去スレ】
Part 1　http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2　http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3　http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4　http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5　http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/
Part 6　http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/
Part 7 http://pc11.2ch.net/test/read.cgi/jisaku/1172923824/
Part 8 http://pc11.2ch.net/test/read.cgi/jisaku/1178140550/
part 9 http://pc11.2ch.net/test/read.cgi/jisaku/1186887760/
part10 http://pc11.2ch.net/test/read.cgi/jisaku/1202913839/
part11 http://pc11.2ch.net/test/read.cgi/jisaku/1214999146/
part12 http://pc11.2ch.net/test/read.cgi/jisaku/1219884494/
part13 http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/
自作板CPU系スレッド 現行スレ案内＆過去ログ保存サイト
http://cpu.jisakuita.net/

2

60FE

>>1　乙

正直、コテ出入り禁止にしてほしい。
ヤツらが居座るようになってからぜんぜん面白い話がでなくなった。

術語の定義の相違やら、データがなければ白黒つかないような事
だとか瑣末な問題で延々とスレを消費するのを見るのはいい加減飽きた。

無駄です
あきらめましょう

>>5
自分で話題出せば？
論文流し読みネタなら俺が出してもいいけど

ヤツらが絡んでくるのがうっとうしいから嫌だ。

>>8
なら君が消えれば良いだけじゃね?

前スレで約一名の支持があったので、テンプレ的にプロセッサアーキテクチャ勉強用の
資料を紹介しておきます。
http://people.engr.ncsu.edu/efg/521/s06/common/lectures/notes.html
html版も含まれているので、議論に紛糾した際にはソースとして貼るのも良いでしょう。

>>10
ではさっそく、団子さんは
http://people.engr.ncsu.edu/efg/521/s06/common/lectures/notes/lec1.html
のReducing Data Dependence Stallsの章を読んでフォワーディングネットワークへの理解を深めましょう

>>5
　　----------------
　　ヤツらが居座るようになってからぜんぜん面白い話がでなくなった。
　　----------------
少なくとも私はPart 1からずっといますよ。
http://cpu.jisakuita.net/architecture/1082357989.html
むしろPart. 1の最初がどれだけ糞スレだったかは、この辺だけでも判ると思います。
　　=================
　　2 名前：Socket774 投稿日：04/04/19 16:00 ID:mp08SBe2
　　　　２げっとおおお
　　3 名前：剣山ﾓｶ ◆lfYWD.onQ2 投稿日：04/04/19 16:01 ID:IFIAHoq5
　　　　3
　　4 名前：Socket774 投稿日：04/04/19 16:02 ID:W4UAIL3H
　　　　ヤダ！
　　5 名前：Socket774 投稿日：04/04/19 16:02 ID:xbBch3+r
　　　　PC用CPU作ってる主な半導体メーカ：
　　　　IBM http://www.ibm.com/
　　　　Intel http://www.intel.com/
　　　　AMD http://www.amd.com/
　　　　VIA Technology http://www.viatech.com/
　　6 名前：Socket774 投稿日：04/04/19 16:04 ID:xbBch3+r
　　　　お前らはこれからRISCかCISC、どちらになると思いますか？
　　　　最近は元気の無いRISC陣ですが、.net frameworkが普及すれば、
　　　　ちょっとしたきっかけで逆転するかもしれませんよ。
　　7 名前：Socket774 投稿日：04/04/19 16:05 ID:mp08SBe2
　　　　むつかしすぎて分かんない・・・orz
　　8 名前：Socket774 投稿日：04/04/19 16:07 ID:xbBch3+r
　　　　お前ら・・・まさかCPUのアーキテクチャも理解しないで、
　　　　HTだのパイプラインだの語っていたわけじゃあるまい？
　　9 名前：うさだ萌へ ◆yGAhoNiShI 投稿日：04/04/19 16:08 ID:v2F/lsw6
　　　　なーんも知らん
　　10 名前：さっきゅん ◆WAHAH0fe4c 投稿日：04/04/19 16:10 ID:PoavHFnz
　　　　禿同
　　=================

>>8
言われなくてもそのつもりだ。
たまたま新スレが上がってたのを見たから、思ってる事を書いただけさ。

団子さん、Future Fileについては
http://people.engr.ncsu.edu/efg/521/s06/common/lectures/notes/lec25.pdf
の4ページめ、Future file (FF)の章を読んでください
ちゃんと理解できればFuture Fileは実レジスタファイルのキャッシュではないことがわかるはずです

>>5さんも、術語の定義の相違だなんて言わずに読んだほうがいいと思います

>>5
このスレは自作板に押しかけてきたゲハ厨のスレなんだから、認識が間違っている

GPGPUの2009年を占う
http://pc.watch.impress.co.jp/docs/2009/0105/hot586.htm

Ｇらぺはウンコ

MACオタ、せっかく前すれで今までのことを語ったんだから、
これからの方針や抱負について語ってほしいな。

フィックスターズの課題、30倍余裕で超えたよ
悪い、優勝もらうわこれ。
しかしこの発想は無かった。

>>19
それもいいけど

http://people.engr.ncsu.edu/efg/521/s06/common/lectures/notes/lec1.html
のReducing Data Dependence Stallsの章を読んでフォワーディングネットワークへの理解を深めましょう

http://people.engr.ncsu.edu/efg/521/s06/common/lectures/notes/lec25.pdf
の4ページめ、Future file (FF)の章を読んでください
ちゃんと理解できればFuture Fileは実レジスタファイルのキャッシュではないことがわかるはずです

レイテンシ＝スループットの負け犬がほえてますな

くだらない文献をいちいち読む気ないからそのURLをあぼーんリスト入れておいたよ。
間違ってると思うならそれでいいじゃない。俺は面倒だからいちいち発言を撤回する気は無い。
ごり押しする気も無いがね

フィックスターズのって賞品あんの？

Future file (FF)
A future file is “the reverse of” a history buffer.
With a FF, we maintain two register files
. A future (“messy”) register file . imprecise Tomasulo
pipeline is unchanged, future register file updated OOO.
. A separate, architectural register file is updated in order by
a reorder buffer.
The architectural file has in-order results.
The future file has out-of-order results for use as operands.
Operation of FF
Upon dispatch, an instruction is allocated a reorder buffer entry at the
tail of the ROB.
Operands are read from the future file.

On instruction completion―
？ If an instruction at the head of the ROB completes with no
exception, its ROB entry is simply deleted.
？ 2002 Edward F. Gehringer ECE 463/521 Lecture Notes, Fall 2002 5
Based on notes from Drs. Tom Conte & Eric Rotenberg of NCSU
Figures from CAQA used with permission of Morgan Kaufmann Publishers. ？ 2003 Elsevier Science (USA)
？ If an instruction at the head of the reorder buffer
encounters an exception,
？ instruction issue is halted, and
？ pipelines are flushed.
？ the contents of the architectural register file are copied
into the future file.
When an instruction completes, it will write into both the reorder
buffer and the future file.

一般人は42インチテレビ＋PS3＋YDLだったかな。
もしくは15万相当の図書券orAmazonギフト券。
学生なら賞金がもらえる。

参加賞が図書券だったかな。最低10倍速。

もともと求人活動の一環としてやってるから運がよければフィックスターズから「働かないか」とお声がかかる。らしい。
Cellオンリーの会社なんだけどどうやって収益上げてるのか経営実態がハッキリしない。俺はどうかと思うよ。
GPGPUを含めたマルチコア全般を手がける会社ならまだわかるんだが。

レス番飛んでるなぁ

この文献、
Based on notes from Drs. Tom Conte & Eric Rotenberg of NCSU
とあるように
わりと有名人のコンテと、トレースキャッシュの発明で有名なローテンベルグのノートが元なんだけど
それをつまらないと言う団子さんには恐れいるよ

おっと、Rotenbergなんて団子さんに比べりゃ超無名人ですよね

>>26
ああ、商品もらえるんだ
ぼくも昔パソコン2台もらったことがあるよ

また明日おいで。IDあぼーん入れちゃったから

>>12
糞の観点から言えばPart.1は14スレ中一番の良スレだろが！

団子は分が悪くなるとあぼーんするから見苦しい
まあ本当はあぼーんしてないって分かってるんだけど

>>19
　　--------------------
　　フィックスターズの課題、30倍余裕で超えたよ
　　悪い、優勝もらうわこれ。
　　--------------------
昔のログを思い出して、少しは私の慧眼に感心してくれると嬉しいですね。
http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/745
　　------------------------
　　745 名前：MACオタ＞団子 さん 投稿日：2006/09/23(土) 17:36:35 ID:eMoSoCrg
　　　　>>743
　　　　>>744さん同様，私も何故団子さんがCELL BEを嫌うのか不思議に思っているす。
　　　　AltiVecも正当に評価してるみたいだし，トリップ解析コードに入れ込んでるヒトだし，
　　　　CELL用のコードが書けるようになるのを楽しみにしてそうなモノすけどね。。。

　　　　まあ評判より現物見てから評価するつもりなのかと，好意的に受け取っておくす。
　　------------------------

馬鹿だな相変わらず
某予備校のCMでさ、「学歴なんて関係ない、東大合格してから言ってみたい」って言うじゃん。
知り尽くした上で批判するからこそそこに説得力があるというもの。
技術的に何ができるかを知らずにマンセーするのも批判するのもただの無能のやること。

明示的に最適化してやらないと性能が出ないほどへぼいCPUとコンパイラってことよ。
日記にもつけてるけど、同じことやるならCore 2のほうがコードサイズ１０分の１程度で
数倍速いコードかけますよ。

>>33
>MACオタ
あのマックではインテルＣＰＵは絶対に採用されないと
断言してえらそうな発言を繰り返していたＭａｃヲタ君か？

>>34
　　----------------
　　明示的に最適化してやらないと性能が出ない
　　----------------
しょせん計算機はお馬鹿さんですから、人間が「やり方」を教えてあげなければいけません。

その人間の方が「やり方」を判らない場合はどうしようもない訳ですが、団子さんが明示的
最適化したお手本を作ってあげれば、いずれは機械が自動的に真似してくれるように進歩
する…というのを期待しています。

＞いずれは機械が自動的に真似してくれるように進歩

ループアンロールして並列実行する機能なんてIntelはP6時代から実装されてますが。

実際問題あのプログラムってSIMD化とループアンロールくらいしかやることがない。
今回の課題についてはCore 2の数分の1の性能を出すのに数倍の労力を割かないといけない。
それがCellの醜態。

>>35
　　---------------
　　マックではインテルＣＰＵは絶対に採用されないと断言
　　---------------
多分それは騙りの人でしょうね。当時書いた投稿は下記の通り。
http://pc7.2ch.net/test/read.cgi/mac/1117058657/423
　　===============
　　423 名前：MACオタ＞402, 404 さん 投稿日：2005/06/04(土) 23:48:16 ID:KHY83HKq
　　　　>>402, >>404
　　　　PC業界なんて日銭を必死で稼ぐことだけに汲々としてるヤツらか、IBMのように企業としての利益優先で
　　　　ユーザーなんぞネギしょった鴨くらいにしか考えていない会社ばっかりす。
　　　　その中でAppleわPCを通じて「社会を変えるくらい革新的な何か」を創ろうとする唯一の会社す。

　　　　そのAppleがIntelを今後10年を託する値すると考えているなら、私に文句わ無いす。
　　===============

>>34は明示的に最適化してやればCore 2より速いって事？
それならそれでおｋな気がするけど

>>37
　　---------------
　　実際問題あのプログラムってSIMD化とループアンロールくらいしかやることがない。
　　---------------
じゃ優勝も無理じゃないすか？その割りに、なにか秘策を思いついている風すけど(笑)
>>19
　　===============
　　しかしこの発想は無かった。
　　===============

>>34
> 某予備校のCMでさ、「学歴なんて関係ない、東大合格してから言ってみたい」って言うじゃん。
おれ東大合格したことあるよ

>>40は文体を間違えました。下記のように訂正します。
　　------------------
　　じゃ優勝も無理じゃないですか？その割りに、なにか秘策を思いついている風ですけど(笑)
　　------------------
慣れって怖いですね。

>>39
いいや、遅いよ。
明示的に最適化してやれば【最適化サボったコードをCore 2で実行した性能】よりは良くなる。
でもCore 2で最適化してやればCellの労力の半分程度でCellの数倍の性能を引き出せる。

CellじゃなくてAltiVecについてだけど、光成氏も仕事でやったことがあって、
「エレガントなわりに遅いやないか」
とか酷評してましたな。

>>40
相変わらずお前のCellマンセーはきめーな。
発想の転換さえできればだれがやっても同じところにいきつく。

もっとも性能上クリティカルな問題は、Cellのテクニックじゃなくて発想の問題。
そして、それはCellじゃなくてもどんなCPU向けに書いても適用できる話。
はっきり言って何考えて出題したのかわからんよ。

んで、細かい調整に俺が使ってるのは糞なものを多少に使うためのテクニックであって
「Cellは素晴らしい」という発想に繋がるものではない。
「シャフトの曲がった車で速く走る方法」みたいなもんだから。

×多少に使うため
○多少マシに使うため

うん、これで優勝できなかったら相当に恥ずかしいなｗ

うーん、ろくな人材は集まりそうに無いな
応募数がすくなくて締め切り伸ばしたようだし。

優勝は間違いないと思う
煽りでもなんでもなく

上位参加者はループアンロールの匙加減勝負になりそうだから微妙だよ。
ちょっと展開しすぎると256KBの容量制限を超えてしまう。
問題が210KB使用不可っていう罰ゲーム仕様だし。

罰ゲーム王なんて名誉でもなんでもねーわ。
青汁大飲チャンピオンみたいな？

去年のCell Speed Challenge 2008ってコンテストでは、課題が簡単すぎて全然差がつかないと
2chでも結構いわれてたけど、結果は全然そうじゃなかった。1位がぶっちぎり。

今回はどうだろう。楽しみ。

ループアンロールとかSIMD化は最低ラインだろうな。

団子さんはCellのピーク性能的にはどれくらいまで使えているの？

少し横に逸れるが、ピーク性能的対比効率の追求は
ソフト、というよりそれに適したループの選別ｗが鍵で主題がすり替わって
庵ロールだのSIMD化だの矮小した問題に落っこちてしまうから下らない

＞Cell Speed Challenge 2008
DMAの使い方が左右する奴ね。

今年の奴は自由課題ってのがいみわからんのでそっちは参加申し込んでない


今回のフィックスターズの課題はSPE1個の128本のレジスタとLSだけで完結する
処理だからそんなに差が付かないと思うよ。
ソースファイル1個しか弄っちゃだめだしMTの配列も初期化関数も変更不可能。

CellのCellらしいところを封印された上でやってるからそりゃ性能出るわけないよ
純粋に命令の並べ方で勝負が決まる。

SPEのマネジメントが面倒くさいのにそれしないでいいんだw
俺も参加してみようかな。

Freescale chip aims at 1GHz, sub-$200 Netbook
ttp://news.cnet.com/8301-13924_3-10130690-64.html

へるみ氏からのあり難いお言葉でも読め

http://slashdot.jp/comments.pl?sid=388972&cid=1290067

>「とある，Cレベルで最適化済みの(mp3でない)エンコーダを1カ月で2倍速にせよ」というお達しのため，G4なら昔触ったことあります．
>最初の1週間で，PPCのpdf読み，次の1週間でCodeWarriorのasm出力読み，残り2週間でインラインアセンブラ数千行書いて終えました．
>それまでMacに触れたこともなかったので辛かったなあ．
>その時思ったのは，当時のAppleの「Intelより○倍速い」という主張は嘘やん，見た目のエレガントさに比べて遅いやないかと．
>事実Intel Macが出たときのAppleの広告は…．


ちなみにSPEのSIMD駆使したときのクロックあたり性能だけど、ある程度使ってもおおよそG4のAltiVecと同程度なんだよね。
レジスタが多いとは言ってもG4はVSIUでの命令ならレイテンシ1、SPEはレイテンシ2だから
結局レイテンシの隠蔽のためにレジスタ大量消費する羽目になる
あと、汎用レジスタに作用する命令はとAltiVec命令と並列実行できるのに対し、
SPEはメモリアドレスの算出すらSIMDユニットの1エレメントを使って処理される。

っていうか、ある意味G4より糞

なんでこの人は「命令」のレイテンシにそこまで重点をいて善し悪しを述べるかね…
よほどin cacheでくりくり回るお目出度いアプリ以外は見たことがなくて、
機械語レベルでの性能の解釈に目が捕らわれがちなんだろうな。
いや、べつに【それほど】悪い意味じゃなくてさｗ

×アプリ
○プログラム

内容的にはアプリでいいんじゃない？
application

CellのDRAMの扱いは、汎用cpuに比べはるかに面倒だろ。
言及したら余計ダメchipになっちゃうじゃないか。

それ言っちゃうとG4も足回りの性能が冴えないからな
って言ってもPentium 3と同レベルだから時代考えれば相応の性能だけど

>>43
わざとだとは分かってるけど、このプログラムSPE1個しか使ってないだろ。
CellではSPE6個使えるんだが？
あとこれは完全にCore 2のL1キャッシュに乗る例だしSPEお得意の浮動小数点演算でもない。
LSも46KBに制限されてる。
ハンデ沢山つけてもらってなお負けるIntel CPUって・・・

んじゃ、6個つかったら6倍になるの？
単精度浮動小数点だとして。

んとね

> あとこれは完全にCore 2のL1キャッシュに乗る例だし
> SPEお得意の浮動小数点演算でもない。

SPEがいつから浮動小数が得意になったんですか？全然得意でもなんでもないんだけど？


> LSも46KBに制限されてる。

Core 2のL1キャッシュ（32KB）に乗っかる程度の問題だといっておきながらそれが何で問題なんですか？
そもそも数KB程度あれば十分性能出せる程度のアルゴリズムだし
CUDAの小さいメモリですら実装例があるんですぜ。

ちなみにインナーループを完全にアンロールできることを確認してるし
そもそも最適化の障害にならない。



> ハンデ沢山つけてもらってなお負けるIntel CPUって・・・

どこのIntel CPUが負けてるって？

今回の課題じゃないけど、以前計測したSFMTでのベンチ結果ならあるぜ。

45nm Core 2 Duo E8500@ 3.16GHz
32 bit BLOCK:50ms for 100000000 randoms generation

Cell SPE @ 3.2GHz
32 bit BLOCK:194ms for 100000000 randoms generation

よりSIMDに特化した版のMTですら、コアあたりで４倍くらいCore 2のほうが高速。
もうね、負け犬の何とやらですな。
哀れです。

俺に言わせればリミッタの２１０KBって最終的には全然障害にならなかった。
容量が少ないからアンロールできなくてなんていってる奴はそもそもプログラミング向いてない。
そもそもSPEってSIMD型CPUの中では相対的に整数が得意って言われてるくらいなんだぜ

現時点でEvenパイプライン使用率98％超えてるんだぜ？NOPやストールなんてほとんどないんだぜ。
210KBフルに使えるようになったら3倍とか4倍とかに伸びるような魔法なんてどこにもないよ
嘘だと思うならパイプライントレース結果見せてやるよ

逆に封印されてる２１０KBを使ったら如何はやくなるのかベンチマーク結果示してみろよ。
っていうか、このコンテストで優勝してみ？無理だろ？
結局負け犬の遠吠えなんだよ。


あとSIMD向けに実装することは簡単だがマルチコア向けじゃないからスケールメリットがない。

>>63
L1キャッシュに完全に収まるような課題だから元々そういうCPUに有利だと言ってる。
しかもメインメモリへのアクセスなし。計算してすぐ捨てる。
LSも46KBに制限されてるから目一杯LS容量を活かしてアンロールすることもできない。
つまりL1キャッシュとの差が出せないような制限が付けられた課題。
しかも1コアで完結した課題だからCellのスケーラビリティーも活かせない。
何から何までがんじがらめにCellの利点を塞がれた課題。
この課題を設定したフィックスターズは何考えてるんだか？
まるでだんごがフィックスターズに入社して工作活動を行ってるようだぜw

＞LSも46KBに制限されてるから目一杯LS容量を活かしてアンロールすることもできない。
「できる」。

パイプライン使用率98％まで行けるって言ってるだろ。メインループは2000〜3000命令程度で済むぞ。
つまりコードサイズにして8KB〜12KB程度。全然余裕。
むしろレジスタ本数128本しかないのにそれ以上どんだけ並べるんだよ。っていうかお前どんだけ無能なんだよ。

すまん、そんなに言うなら課題見せてくれないか？
君が学生なら優勝させてやれないこともないぞ？

＞まるでだんごがフィックスターズに入社して工作活動を行ってるようだぜw

これずぼしだろ？

MT19937のテーブル更新処理を完全にアンロールするとしよう。
こういうやつね

y = (mt[kk]&UPPER_MASK)|(mt[kk+1]&LOWER_MASK);
mt[kk] = mt[kk+(M-N)] ^ (y >> 1) ^ mag01[y & 0x1UL];

配列は624要素しかないからSIMDで4要素ずつアンロールするとして、たかだか156回分ならべるだけ。
お前、MT配列の何周分アンロールしようとしてるんだよ。

俺もやってみてから全然余裕なことに気づいた。

>>68
うーん、Cellを貶す人間に居場所のなさそうな会社だよねー

アンロールは性能を限界まで引き出すテクニックではあっても理論ピークを超えるためのものじゃない。
アンロール以前に簡単にリソース枯渇しちゃうから引き伸ばしても無駄
Core 2はSIMD整数演算は3命令＋L/S命令をアウトオブオーダで実行可能だから格が違う。
いくらアンロールしても絶対的にCore 2を超えられるわけがない

ただしここの部分に関してはMUX(spu_sel)が使えるからそれなりの性能は出せる

> y = (mt[kk]&UPPER_MASK)|(mt[kk+1]&LOWER_MASK);
→y = MUX(mt[kk], mt[kk+1], LOWER_MASK);

ここは普通気づく。

問題はむしろTemperingなんだが。ビット論理・シフト演算計10回。
ここはさすがにCore 2の演算ユニットの物量には勝てない。

具体的な命令はモザイクかけさせて貰ったが俺はこのレベルまでチューンしましたよ。
http://up2.viploader.net/pic3/src/vl2_092246.gif

ぶっちゃけ43KBで十分足りる。余裕。
足りないって言ってる奴は、仮に256KBフルに使えても、今度は「LSが1Mくらい必要だ」とか
アホな言い訳をするだけだとおもう。

いくらアンロールして埋めても2issueは所詮2issueなの。
4issue＋アウトオブオーダパイプラインのCore MAには逆立ちしても勝てない。


単精度の積和算だって別に速かないよ。
AVXやSSE5で倍精度も含めた積和算サポートした居場所無くなる。
てかGPGPUが台頭してきたあたりで既に立場怪しい。

TSUBAME 1.2にCUDA投入した東工大もCellのこと駄目出ししてるしね。
Cellのアクセラレータボードは個人じゃ手が出ないくらいアホみたいに高い。
PS3買うって？GPUのほうがコストパフォーマンス良いんじゃね？

まだ起きていたのか、、ｵｼｯｺして寝るように要ったのにさ…
あれﾀﾞﾒこれﾀﾞﾒ、向いてないから、なんて言う話なら
それがCellの限界を示す、それだけの話だろ。
CellはSIMDでVectorか…アホクサ。知性のかけらがあれば見抜けることだろに。

そんなことより、雪になりそうだな…

最初マンせー、
で騙されたと気が付いたらアンチに変身。
愚かなり

マンセーなんて最初からしてねーよぼけ

口先だけで「できる」「できない」って言ってる奴はやら（れ）ないことに言い訳してるだけだよ。
本質的に無能なんだ。
やって初めてわかること。

文章の読解力のないｳﾞｧｶが勘違いしてるだけ。
俺は

・「SIMD化すればSPEはCore 2より速い」
→正しくは「Core 2（のスカラで実行したとき）よりは速い」
SSE2を使えば特に明示的なアンロールなんてしなくとも十分SPEより速いです。

Core 2のSSE整数性能＞SPEのSIMD性能＞＞Core 2でSSE使わない時の整数性能
＞＞（想像を絶する壁）＞＞SPEでベクトル化しないときの整数性能

・「210KBが使えないのはハンデだ！」
→アンロールは魔法じゃありません
SMTで性能２倍にならないのと同じです。



むしろ見た目制限があるように見える中で何とかするのが今回の「課題」なんだろ。
実際ほとんど不自由すること無いんだけど。
0.1％単位かそれ未満の最適化が勝敗を分けそうだから面白いね

まあ「ゆとりにはプログラム組めないから糞」って考え方もあるな
性能低いなら低いなりの価格なら文句は出ないんだが、PS3じゃない普通の
アクセラレータカードが1機80万とかの次元だから、擁護しようがない

団子さん、調子が良さそうなので、SPEのフォワーディングネットワークについても教えを乞いたいな

前スレ
883 名前： ,,・´∀｀・,,）っ-●◎○ [sage] 投稿日： 2009/01/04(日) 00:36:55 ID:Rl/DixMx
>>880
IntelのそれとRISCのそれでは、実装方法も抱える問題も別だから単純にイコールでは結べないよ。
ただx86においてはFuture Fileを用いた予約機構がフォワーディングネットワークに相当する
ショートカット機構と考えて差し支えないと思う

＞SPEのフォワーディングネットワーク
頭おかしいんじゃないのアンタｗｗｗｗｗ
設計思想考えてみろよ

>>64
　　----------------
　　容量が少ないからアンロールできなくてなんていってる奴はそもそもプログラミング向いてない。
　　----------------
過去の自分をそんなに責めなくても良いですよ。
　　----------------
　　49 名前：,,・´∀｀・,,）っ-○◎● 投稿日：2009/01/05(月) 08:51:23 ID:8Yvxj0kl
　　　　上位参加者はループアンロールの匙加減勝負になりそうだから微妙だよ。
　　　　ちょっと展開しすぎると256KBの容量制限を超えてしまう。
　　　　問題が210KB使用不可っていう罰ゲーム仕様だし。
　　　　
　　　　罰ゲーム王なんて名誉でもなんでもねーわ。
　　　　青汁大飲チャンピオンみたいな？
　　----------------

>>79
> 頭おかしいんじゃないのアンタｗｗｗｗｗ
> 設計思想考えてみろよ

SPEにも付いてるじゃん、フォワーディングネットワーク

>>80
コンパイラの指定が変わったんだよ。
ある程度以上アンロールすると性能低下してた。
どっちかというと容量ってよりはコンパイラの特性によるものっぽいが
4.1.1はあるサイズまで達すると最適化を諦めちゃう。
インライン展開を

それをLS容量の問題だと勘違いしたのもまあ事実だけど
objdumpしたら全然そんなことはなかった罠

新たに指定になった4.3はアホみたいにコンパイル時間がかかるが何とかこなしてくれる。
ま、やりもしなきゃわからないんだけどな。

しかしアンロールでCore 2以上の性能が出るなんてどっから出てくる妄想なのかは理解できませんよ。

もっとも効果の大きい部分に絞ってアンロールしないとコードサイズ限界超えちゃうのはそれはそれで事実だったりする。
あとデータ配列を新たに作ったりする場合は気をつけないとね。

>>81
便乗して聞くけどソースは？



そもそもCBEは設計思想としてレイテンシを小さくするための機構を省いて
その分レジスタを大量に載せ、インターリーブすることでスループットを稼ぐものだ
整数演算ですら同じレジスタの再利用に2サイクル以上要する。

>>84
後藤の図
http://pc.watch.impress.co.jp/docs/2005/0212/kaigai02l.gif

レジスタファイルの上に、Forwarding Macroってのがあるじゃろ


同じく後藤の別の図
http://pc.watch.impress.co.jp/docs/2005/0212/kaigai04l.gif

Even Pipeの一番右のやつでも、整数演算にFX1とFX2と2ステージ使っているから、当然フォワードして

> 整数演算ですら同じレジスタの再利用に2サイクル以上要する。

この通りになる

パイプラインが長いから、もしフォワードがなければ大変なことだ

ど〜でもい〜ですよ♪

ロジックのトランジスタ数が抑えられてるメリットはともかくとして、ワットパフォーマンス的には
クロック半分、パイプライン段数・命令間レイテンシ半分の4issueと、どっちがマシだろうね？


とはいえそのアンロール（笑）だが、現状、8並列くらいにアンロールして並べれば少なくとも
性能限界の7〜8割方のスループットは得られるわけだが。
あんましアンロール（笑）しすぎると実質的に1フローあたりで自由に使えるレジスタ数が
減っちゃうって問題があるし。

逆にレジスタ本数は64本に抑えたほうがよかったんじゃないかね。
4オペランドのOpcode空間が3ビット分しかなくて、倍精度に十分なオペランド空間を割り振れなかったらしい。
だからソース破壊操作を行う。
まあ倍精度が遅いPS3用のCellならそれでよかったのかもしれないが
その辺の判断は倍精度強化版Cellの実効性能において僅かながら禍根となってる。アホな命令セットだ。




その点、Intel AVXは倍精度でも完全な4オペランドFMAを・・・・
って思ってたら・・・あれ？
インテルは逝ってる。

20Mトランジスタたかだか2WのSPEとCore2ってなんかなあ
比較するならせいぜいSilverthorneじゃないのか？

Core2のごく一部の回路しか使わないﾌﾟﾛｸﾞﾗﾑの性能を
総Tr数で比較することと同じくらいにそれはナンセンスなことだよね。
目に付きやすい単純で僅かな数値だけで物を見るようになると
知的生命体として失格だって、太宰も書いていたじゃないか。

ｺﾞﾒ。最近気が立っていて言い過ぎた。
ﾓﾏｴさんも巷では優秀なﾔｼとしてきっと活躍して居るんだろう。
今後とも切磋琢磨しておくんなさい

>>87　むしゃくしゃしたので比較してやった。今は反省していない。

んで、SPEの叩き台はこんなのでいいかな？
ttp://d.hatena.ne.jp/kiku_take/20080615/1213515319
> 結果(-funroll-all-loopsあり)
> 32 bit BLOCK:144ms for 100000000 randoms generation
> 32 bit SEQUE:935ms for 100000000 randoms generation
> 64 bit BLOCK:231ms for 50000000 randoms generation
> 64 bit SEQUE:521ms for 50000000 randoms generation

何も手を入れずにAtom 1.6GHz/Cygwin GCC4.3.2で計測

$ ./test-sse2-M19937.exe -s
32 bit BLOCK:219ms for 100000000 randoms generation
32 bit SEQUE:562ms for 100000000 randoms generation
64 bit BLOCK:203ms for 50000000 randoms generation
64 bit SEQUE:296ms for 50000000 randoms generation

クロック差が2倍もあってこのザマだけどいいの？

＞クロック半分、パイプライン段数・命令間レイテンシ半分の4issueと

こともあろうにクロック半分、パイプライン段数どっこい、命令間レイテンシ半分の2issue
に負けてしまいました。
どうしようもないなSPE

っていうかAtomが神がかりすぎてる。
さすがはPowerPC G4設計したチームといったところ。

>>91
そうだよな

SPEが遅いのはフォワーディングネットワークがないからだよな

Nvidia targets $99 netbook with Tegra chips
ttp://edge.networkworld.com/news/2009/010909-nvidia-targets-99-netbook-with.html?hpg1=bn

団子さん、Cell叩くなら徹底的にしないと。
1core、1threadのちっさい計算ベンチで比較にするから
いつまでたっても決定打がでない。

そんなことしてたってきりがないぞ（詳細略
時間の無駄だから止めてもっと生産的なｋとをした方が吉だ

0.1％単位でパイプライン詰める作業に入ってるから話しかけんな

まあいいや、相手してやんよ

>>94
あのなー
シングルコアの時点で3倍以上差がついてるのに6コアVS2コアでなら勝てるとでも思ってるのか？

Mersenne Twisterって悲惨なほどスレッド分散処理に向いてないんだわ。

乱数ジェネレータを複数持つとかしないと、MFC DMAのオーバーヘッドで死ぬ。

今回の課題は乱数列の「再現性」が問われるので、不向きなのよ

最適化で忙しいところ悪いけど
MTとかじゃなくてCellの得意な処理で比較してやればさ、
例えばSPURSのJobモデルで実装されてる処理をも打ち破れば
もうCell完敗でFAじゃん。

だったらお前がやれよ
俺には興味ない


いま実効性能／理論性能＝99.3％

ここまでやる馬鹿もそうそういないか

いまだにフォワーディングネットワークを理解できていない馬鹿もそうそういません!

レス番飛んでる


99.7

ダチョウ戦略って言うんだよね、こういうの
頭を砂につっこんで逃げた気でいる

　

レイテンシとスループットの違いもわからない負け犬がいつまでも吠えてるんだな

template化してコンパイル時決定にできるんじゃないかもしかして…

CじゃC++みたいにエレガントにメタプログラミングできないから__inline関数と#defineの嵐

そーいやSFMT＠SSE2のテンプレート化したやつ前に作ったね

>>107
展開をメタプログラミングとか言うなYOﾊｹﾞが

ここまで歪んだ解釈は初めて目にする。

Intelが半年後とに値下げを繰り返しているのは
第一にAMDが怖いから、恐ろしいから
第二にエラッタだらけのCore2Duo／Quadを投入せざるを得なかったから
以上に尽きる
利益を失うことよりも、たとえ実質1年と少しにせよ最高性能の
CPUメーカたり得なかった事実に恐怖して極度のパニックを起こし、
欠陥満載の製品を漏らしてその尻ぬぐいを続けているからに過ぎない

つまりはIntelは過去も現在も、そしておそらくは社としての存在を
やめることになるであろう将来に至るまで、
自らのプライドのみを眺め評価し、ライバルをたたくことにのみ
注力する、パラノイア企業という自負をただただ継続し、ついに
顧客や業界の発展については思い至ることのないままの
未熟な企業体として醜態を晒し続けるであろうという単純な構図に
ほかならない

本当に技術に優れた企業なら、ベンチマークのみ速くて利用感の不快な欠陥CPUなど垂れ流しはしない

以上の事柄は私がCore2Duo所持し感じたことをありのままに文章化したに過ぎない。
C2Dのもっさりぶりを感知できない白痴連中は一生インテルにお布施でもしてるがいいだろう。

>>109
言うんじゃね？ループアンローリングをテンプレートで実現するのなんて定番じゃないか。
どこでの定番かは知らないが俺はherumi氏の日記をよく読んでるのでありがちな方法だと思ってるが

プログラムで動く仕組みのほとんどはメタプログラムだよ。
例外を除いてな。
そのぐらい知らない時点で愚か。

CELLネタで盛り上がっているところ失礼ですが、ゆでたまご理論の信奉者を見つけたので
ちょっと紹介します(笑)
http://www.ne.jp/asahi/comp/tarusan/main197.htm
　　-------------------
　　☆問題の本質はどこがボトルネックになっているか。
　　[中略]
　　Uncoreに比べてCoreが相対的に弱いという状況はHPC用途に比べてPC用途では不利で
　　あろう。なぜならば、HPC用途とは違ってコア性能の不足をコア数やバンド幅でカバーしに
　　くいからだ。 PC用途ではやはりコア性能はイタリア料理でのトマトと同じで、これが強力で
　　ないと根本的な意味での高性能は出しにくいと思われる。 PC用途でのキモはやはりCPU
　　コア単体のシングルスレッド性能が基本だ。
　　-------------------
『ボトルネック』というのは、最も遅い部分で全体の速度が決定されるという話で、「カバーできる」
という概念とは全く異なります。

カバーできるという言い回しを概念とかって意味不明

上げ足とりなだけな気が…。「思わずガッツポーズ」はうけたな。

FFTじゃCell圧勝なんじゃないの？
数値計算ではCell優位じゃね

比較のベース(基準)が無いから、こんな変な論争になる
ただ、Cellは、汎用ＣＰＵに比べて、その性能を生かそうと思うなら
間違いなく用途は狭い、普通の用途なら90％以上他のものに劣る
さらに言えば、専門的な用途でもGPGPUとか出て来たのでますます
幅が狭い、まぁーでもCellの改良版とかもあるし、更なる発展形が出れば
ちょっとはいけるかもしれない
ただ、今のＰＳ3とかに積まれてるCellは、全然たいした事無いよ

単精度で数値計算なんてほとんどされないが
PS3はゲーム用だからねえ

Larrabeeコアがキャッシュ機構以外はSPEと同じような設計になるそうだが
あれもどういう狙いがあるのかよくわからんな

>>118
コンピュータビジョン関連のリアルタイム応用には倍精度なんて不要だからある程度需要がある。
とはいってもさすがにCellは面倒だから大抵GeForceでCUDAを使うけどね。

単精度FFTで数値計算性能が決まるならGPGPUはもっと使われてもいいね。
実際問題、東工大がCUDA選んだけども。

最近日本の研究機関から出たCellの論文読むと
比較対象としてCore 2を使ってたりする一方
SSE*ベクトル命令やマルチスレッド化されてないコードと
Cell向けに最適化しまくったコードとを比較してたり、
めちゃくちゃなものが多いです。

数値計算性能は倍精度で見ないと
IBMの強化版のやつ

>>121
東工大のアレってなんか具体的に研究すること決まってるの？
みんなのスパコンとか言ってたから要は学習用のおもちゃなんじゃないの？

アレくそだろ。3オペランドだからデスティネーション値を破壊する。
Odd側で変量0のバイトシフトとかで代用できるけどもレイテンシ4。

数値計算方がモンテカルロの場合、単精度で充分

いやいやそれはないだろ

>>123
高い玩具だな。国内１〜２を争う規模のスパコンだぜ

Cell SPUの倍精度命令Opcodeエンコード仕様見てみろよ。糞だから。
ぶっちゃけレジスタ64本で良かったんじゃないの？

ん？あれって強化版と言いながら実は仕様全く同じなん？

>>112
逆だろ。behaviorとstateのメタ記述がprogram

Tesla C1060 コンピューティングプロセッサー
http://www.nvidia.co.jp/object/tesla_c1060_jp.html
> シングルプレシジョン・フローティングポイント・パフォーマンス 933 GFlops
> ダブルプレシジョン・フローティングポイント・パ フォーマンス 78 GFlops


ELSA nVIDIA Tesla C1060 (ETS1060-C4ER)　
258,000円
ttp://www.faith-go.co.jp/parts/detail/?id=74254


PowerXCell™ 8i GigaAccel 180
http://www.fixstars.com/products/gigaaccel180/index.html
> 単精度180GFLOPS、倍精度90GFLOPS
> GigaAccel 180 単体価格 * 880,000円 （税込：924,000円）


>>129
倍精度演算ハードウェアを搭載してを倍精度命令をハードワイヤードで
実行するようになったことを除けば、PS3のとそんなに仕様変わらない

性能的にはクアッドコアXeon×2で追いつける程度だし、ボードの価格考えるとメリット皆無だね。

>>127
Linpacか何か単純なベンチを全nodeで計ったら
JOB queue groupにnodeをばらしてMPIのお勉強と
レガシーなsimulation programの再発明だろｊｋ

>>131
なるほど、やっぱり仕様は違うのか
ボードの価格差は確かにそうだけど、
電力消費あたりの性能だとGPGPUやXeonの物より良かった筈だから
流石にメリット皆無という事はないと思うよ

Teslaの場合は従来のシステムを比較相手にできるからそれ自体は十分ぼったくりでも価格破壊に見せ掛けられたけど
LarrabeeとかはTeslaを相手に価格設定しなくちゃいけないわけで、来年一気に市場全体でデフレを引き起こしそうな

それとも「Teslaとは違うのだよ、Teslaとは」ってことで高値安定しちゃうのかしら

Larrabeeの最初のバージョンはECCメモリをサポートしないらしいので当分はHPCには不向きなヨカーン
何れにせよ価格破壊路線だと思う。

団子さん、Larrabeeにはフォワーディングネットワークはあるんですか？

今日もあぼーんフィルタが「レイテンシ＝スループット」君に反応した

>>118
　　---------------
　　単精度で数値計算なんてほとんどされないが
　　---------------
単精度の利用で性能が2倍になる可能性は、CELL/B.E.に限らずあらゆるSIMD ISA, GPGPUで
共通です。このため、計算機科学の分野では最終精度を維持しつつ単精度演算を利用する手法
は注目されています。
http://www.hpcwire.com/features/17885244.html

>>121
それらって誰か一人Cellの関係者が混じってない？
俺も比較対象・比較元両方でがちがちに最適化してるのは見たことないかも。

ttp://www.hpcc.jp/sacsis/2008/cell/outputs/doc/jiyu_h.pdf

これは九工大のレポートだけどCore 2はSSE不使用。
そりゃそうだ、SSE使ったらCore 2が圧勝しちゃうから

> Core 2 Duo でSFMT を実行する際は，SIMD演算を用いなかった．

> Cell B.E. 3.2GHz (PPE+6SPE)
> Core 2 Duo 2.66GHz (use 1-core)


酷い比較条件だろ？

>>140
あなたの基準では、これが
>>121
　　----------------------
　　最近日本の研究機関から出たCellの論文
　　----------------------
なんですか？せめて査読付の文献を探してもらわないと(笑)

早速レス番飛んでる。

>>138
> 単精度の利用で性能が2倍になる可能性は、CELL/B.E.に限らずあらゆるSIMD ISA, GPGPUで
> 共通です。

「あらゆる」って…いい加減なこと書くなYO
そう言うpoorなhardもあるけれどもさぁ…
何なんだろこの人、見たこともないくせに

机上論とハッタリとコピペが生き甲斐の人間に突っ込んでやるなよ

>>144
　　--------------
　　いい加減なこと書くなYO
　　--------------
そう思うなら反証をどうぞ(笑)

ﾊﾞｶじゃねーのｗ
ググレカス　Power FMA throuput single double
そして上から目を通せ

>>147
こんなん出ましたけど

もしかして: Power FM throughput single double
検索結果

1.
CPUアーキテクチャについて語れ Part.13
683 ：Socket774：2008/12/18(木) 00:05:13 ID:ry2mAMrj: AlphaとPOWERとx86は好きでPAとARMは微妙でMIPSとSPARCと68kの ... load throughputと倍精度FMA演算throughput がバランス良く稼働できたこと ・FMA命令がタイミング良く決まる ...
pc11.2ch.net/test/read.cgi/jisaku/1223189876/655-755 - 43k - キャッシュ - 関連ページ

>>140
査読云々はおいといて、
自分らの調査結果をよく見せようと
ミスリーディングしてる感じだね

>>140-141
せめて2コアは使えよw　でも協賛企業見て納得した。
政治的背景なしにこんな比較持ってったら髪の毛全部毟られるわ。

>>146
>>138のリンク先の記述だけでも下記のようにリストアップされています。
　　-----------------
　　These include the AMD Opteron, the Intel Pentium, the IBM PowerPC, and the Cray X1.
　　-----------------
GPGPUに関しては次の通り。
　・AMD http://pc.watch.impress.co.jp/docs/2008/0616/amd.htm
　　-----------------
　　単精度浮動小数点で1TFLOPS以上、倍精度浮動小数点で200GFLOPS超
　　-----------------
　・NVIDIA http://www.nvidia.co.jp/object/tesla_supercomputer_tech_specs_jp.html
　　-----------------
　　Each Tesla C1060 GPU delivers 933 GFlops Single Precision and 78 GFlops Double Precision performance
　　-----------------

>>147
　　-------------
　　Power FMA throuput single double
　　-------------
POWER ISAのSIMDであるAltivecは現在、倍精度浮動小数点はサポートしてませんよ(笑)
http://www.chip1stop.com/News/news_detail.cfm?code=FREE_160
　　=============
　　AltiVec 128-bit SIMDテクノロジの概要
　　[中略]
　　データ・タイプとして8、16、32整数、単精度浮動小数点をサポートし、音声、映像の処理
　　のほか、グラフィックスやゲームの処理の高速化を実現します。
　　=============

Cell Challenge 2009の課題はレーベンシュタイン距離か
意地悪だなw

PhenomII 6Gオーバー達成

例のOCイベント、6.2GHz越えて世界記録更新したようですね
http://valid.canardpc.com/show_oc.php?id=481986

ただ、その後フィンランドの人に6.4GHz叩き出されて抜かれた模様ｗ
http://www.ripping.org/database.php?cpuid=892

Phenom�UのOC常用耐性は今のところ3.6GHz付近の模様
それ以上だとPrime完走せず
http://pc11.2ch.net/test/read.cgi/jisaku/1228234254/

>>140
ハンデ付の比較なんてしてどうすんのかねえｗｗｗ

「42.195kmを自転車リレーで6人がかりで完走」みたいな？
あるいは逆？
強歩でマイルリレー、みたいな。

SPEにはフォワーディングネットワークがついていないから、公平な比較だよ

へえ、付いてないんだ。博学だね

>>159
お、SPEにフォワーディングネットワークが付いていると認めるようになったか
まことに結構


79 名前： ,,・´∀｀・,,）っ-○◎● [sage] 投稿日： 2009/01/09(金) 07:12:36 ID:8hHbNwdi
＞SPEのフォワーディングネットワーク
頭おかしいんじゃないのアンタｗｗｗｗｗ
設計思想考えてみろよ

一人乗り突っ込み乙。空回りってむなしいね、レイテンシ＝スループットの負け犬くん。

>>161
実際付いてるの？付いてないの？

そもそもフォワーディングネットワークってなに？

>>162
答えはこれでいいかな？

Scientific Computing Kernels on the Cell Processor
Samuel Williams, John Shalf, Leonid Oliker, Shoaib Kamil, Parry Husbands, and KatherineYelick
International Journal of Parallel Programming (c)2007

http://bebop.cs.berkeley.edu/pubs/williams2007-scicomp-cell.pdf

> Cell has a 7 cycle in-order execution pipeline and forwarding network

実際問題Intelは"operand forwarding"って表現をしてる（実はIBMも）
"operand buffering"とか"operand bypassing"っていう学者さんもいる。
"forwarding network"っていわゆるTCP/IPのアレのほうが一般的で
CPUアーキのそれは画一的な呼び方がないのが現実。

実装方法も全然別物だからな。
わかりやすい例を出すと、x86は演算対象がレジスタだけじゃない。

------------------------------------------------------------

で、実際の実装の話。ちょっと実機でベンチマークしてみたんだけど

stqd $10, 32($sp)
lqd $11, 32($sp)
stqd $12, 32($sp)
lqd $13, 32($sp)

こんなコード。ちょっとこれは俺もびっくりしたんだけど
勘違いでなければLocal Storageに対するストアフォワーディングが利いてるかもしれない。

ようするにそれは塩味なのか？しょうゆ味なのか？

味噌バターかもな。北海道的な意味で。

うまそうだ

>>164
まあ、SPEにフォワーディングネットワークがあることを認めたのは大きな前進なのでいいのだが

> 実装方法も全然別物だからな。
> わかりやすい例を出すと、x86は演算対象がレジスタだけじゃない。

まだこんなことを言っているから、理解できたというわけではなさそうだけど(笑)

フォワーディングネットワークは、機能ユニットの出力から入力へ繋ぐネットワークのこと
ただのクロスバーだから、どのプロセッサでも実装は基本的に同じだよ

つまり焼き加減を聞かれたら、
とりあえず「ミディアムで」といっておけば
大きな失敗はないということだな。

イエス、ウェルダン

レイテンシ＝スループットがまた知ったかで発狂中

きょうはあぼーん設定にしないんだね

言っとくがおれは食いしん坊じゃないからな。
焼肉を食べるときは米じゃなくてサンチュで食うくらいの変態紳士だ。

はいはい、SIMD整数＝浮動小数でレイテンシ＝スループットな人の解説は大変ためになります。

C=A+B（AとBを加算しCに代入する）という演算を、コンピュータで実行することを考える。


1.加算命令に対し、オペランドが2個しか許されていないアーキテクチャ
2.加算命令に対し、オペランドが1個しか許されていないアーキテクチャ
3.加算命令に対し、オペランドが0個の(つまり1個も許されていない)アーキテクチャ

ではそれぞれどのように加算C=A+Bを実行するか、1-3のそれぞれの実行手順を述べよ。

わかる人いますか？

C=A+B（AとBを加算しCに代入する）という演算を、コンピュータで実行することを考える。


1.加算命令に対し、オペランドが2個しか許されていないアーキテクチャ
2.加算命令に対し、オペランドが1個しか許されていないアーキテクチャ
3.加算命令に対し、オペランドが0個の(つまり1個も許されていない)アーキテクチャ

ではそれぞれどのように加算C=A+Bを実行するか、1-3のそれぞれの実行手順を述べよ。

わかる人いますか？

中学の宿題か？

1. 今のIA32アーキテクチャとかARMのthumb命令みたいなのがそうですね。
一般的な2オペランド方式では次のようになります。
・AをCにコピー
・CにBを加算

2. 一般にアキュムレータマシン。
・アキュムレータにAをロード
・Bを加算
・アキュムレータからCにストア

3. いわゆるスタックマシン。i8087とかJavaVMが代表例。
加算命令がスタックの先頭の値と2番目の値を加算し先頭に結果を先頭に上書きすると仮定する。

・スタックにAをプッシュ
・スタックにBをプッシュ
・加算
・ポップしCにコピー
・ポップ（読み捨て）


ちょうどいい解説がある。3のスタックマシンはJavaVMの資料でも読んでおくといい
http://kescriv.kj.yamagata-u.ac.jp/akihisa/ope.html

>>177
> 中学の宿題か？
少なくとも俺の知っている中学校では出題されない問題だ
高専or専門学校の情報処理系初等レベルの問題だよ

団子さん、中学の宿題を間違えないでください…

スタックマシンの挙動はちょっと俺も自信ない

load A
load B
add
store C

なにその情けない擬似コードは

一般的にスタックマシンって加算するとスタックポインタが一つ減るんだっけな。忘れてた。

>>184
今はじめて知ったんだろ？
一度覚えて忘れたんならもっと馬鹿だぞ？

8087をアセンブラで書いたことないからね。
所詮MMX/SSE以降に囓ったゆとり世代ってことよ。

まぁ、ゆとり世代はゆとり世代の才があるということで・・・・

P.A.Semiの買収で半ば公然の事実となっていた話ですが、AppleもファブレスCPUベンダの仲間入り
ということになるようです。ソースはDigitimesですが、すぐ記事が有料化されるので引用はThe Register
より。
http://www.theregister.co.uk/2009/01/13/iphone_nano_rumors/
　　------------------------
　　Rumors that Apple has a scaled-down iPhone dubbed the "iPhone Nano" in the works
　　have lurched forward following a report here that two Taiwanese companies are set
　　to supply chips for the phone.

　　According to DigiTimes, the two purported chip suppliers are the Taiwan Semiconductor
　　Manufacturing Company (TSMC) and United Microelectronics Corporation (UMC).
　　------------------------
DigitimesのApple関係の報道は的中率が低いのですが、iPod nanoは6月以降に登場とのこと。

0オペランドマシンにはキューマシンってのもある
実用化されてないけどな
http://www.crc.uec.ac.jp/japanese/SOWA.pdf

CPUIDのラッパーって何処かにありますかね？
AMDをIntelにしてみたいわ

少し前の一時期は投機的マルチスレッディングの名前をよく見かけましたが
最近はさっぱり見かけないですね、どうなったんでしょうか・・・

投機は電力消費をアップするし、金融でも世界的に大失敗したのでRDRAM並に
嫌われてるかと。

それ自体の優秀さや素晴らしさは別にして、ご縁が無くなってしまったという
感じでしょうか。

こういうのは、いずれ見直されてまた浮上してくるもんですよ。
この業界、古い技術を捨てちゃあ拾い捨てちゃあ拾いの繰り返しです。

マルチコアでは解決できない問題の解決方法としては
投機的マルチスレッディングも有効だとは思うけどね。

フィックスターズのあれ、インラインアセンブラ禁止になったんだ

団子イ�`

逆だ。解禁になった。

そもそもアセンブラなんて元々使ってない。
こちとらコンパイラを飼いならすのは得意でね。

当然アセンブラなしで挑むお

>>197
CPUを発熱させるためだけ　のソフトを今度作って

内蔵キャッシュへの読み書きだけを繰り返す発熱プログラム、ってのが昔有った覚えが。

量子力学における計算の物理現象としての発熱をも利用すると
理論値にさらに近づけるかもしれない。

なにげにCPUに満遍なく負荷かけるのって実は難しいんだよ
L1にクリーンヒット＝L2が暇になりがち
prefetch*とかmovnt*とか使いまくればALUとメモリ同時に負荷かけるのって可能かもね

どうして団子って一つのレスでまとめてかけないの？

だんごは和スイーツ（笑）だから

だんごなら串に刺してまとめろよｗ

ダンゴさんは串の使い方が上手だからな

竿使いはダメなようだがな

つか、まだ使ったこと無いし

汗ばんだブラ使用禁止

おいおまいら
今のx86CPUって互換性維持するために拡張しまくったツケで無駄が多すぎるだろ

もうさ過去との互換性を無くした新規設計にして
無駄を一切排除して性能だけを追求したCPU出せよな
古いソフト使いたい奴の為にエミュレーションを支援する機能を付けとけば最強だろ

Crusoe使い涙目
コードモーフィング って最近聞かないな

そんなに無駄は無いんじゃ？ デコーダにちょっと回路規模が必要なだけでしょ。
PPC使った高性能サーバーも、SPARCも電力食いだし、他がそんな飛び抜けて高性能な訳じゃないよ。

おおっと、ついPPCなんて言ってしまったPOWERになおしとく!

>>209
そんなあなたには「龍芯3号」をお勧めします。
http://eetimes.jp/article/20507/
　　--------------------
　　Godson-3は4コア品と8コア品ともに、低リーク電流の65nmプロセス技術で製造し、1GHzの
　　クロック周波数で動作する。リコンフィギュラブル（再構成可能）なCPUコアとL2キャッシュを
　　備えており、分散型のスケーラブルなアーキテクチャを特徴とする。x86対応のバイナリ・
　　トランスレーションやメディア・アクセラレーションに向けた200以上もの追加命令を備える
　　MIPS64コアも搭載している。
　　--------------------

まあ独自なチャイナ製はなかなか世に出回らないからなあ。TD-SCDMAはようやく出回るみたいだが。

でもチャイナ製でも独自規格でもなんでも、欧米に対抗する気概は応援したいが。

龍芯って、コアがどっかのCPUの丸パクリじゃなかったっけ？

日本にもTRONプロセッサなんてもんがあったねぇ。
スーパー301条がなければ今頃は…やっぱ駄目だったかもね（爆）

個人的に坂本っちゃんは嫌いｗ

日立・・・

日立って68000のセカンドソースと、Z80の拡張品とかつくってたけど、独自アーキテクチャーなんかあったの？

あーH8とかSHとかあったな。H8はレジスタ構成とか68000のパクリっぽいけどｗ

>>209
つi860 IA-64itanium
これらは過去のしがらみを絶つために作られたが、失敗intelはx86を続ける
ことにした。

>>215 Mipsのパクリ
http://pc.watch.impress.co.jp/docs/article/991119/kaigai01.htm
ところでこの記事の下で紹介されてるロシア製E2Kは言われてるほどの
性能が出たのかな?

>>216
TRONチップはCISCだったが、P6のようにCISC⇒RISCへの命令変換実行を備える
ようになれば今でも通用したかも。

暇なのでCISC、RISC論争を蒸し返してみるｗ

CISC、RISC、VILWと色々あるけど、
どの方式も結局コンパイラが抽出した以上の命令数しか実行できない訳で、
命令の並びだけ考えるなら、命令の伝送フォーマットがCISCはトリッキー、
RISCは垂直、VLIWは水平ってだけで、大筋あまり違わないのでは無いか?

速度の差はどこで出るかというと、時間あたりの命令／データ供給量&実行量に縛られるような気がする。

?
ILPを分けるとすればインオーダかアウトオブオーダかVLIWかじゃないのか

そもそも言葉の扱いもなんか変だ。
CISCってのはRISCが出てきたときに、RISC以外って意味でつけた言葉らしい。
もしそうだとするとCISCの特徴的な定義は歴史を使ってしかできないと思うんだけど。

RISCって言葉の定義も色々な情報が錯綜してる。
うちが初めてRISCって言葉を聞いたのはPC-98x1VXとかを使ってる頃で、
縮小命令だけじゃなくてパイプラインとかハードワイヤードロジックとか
ハードウエア的な高速化のテクニックも合わせて紹介されていた。

でも、よく考えると
パイプラインやハードワイヤードロジックは縮小命令じゃなくても使える技術だし
それをもってRISCとするのはなんかおかしいと思う。

思うにBerkeley RISCの信者がRISCの定義を広範囲に適応させすぎているような気がするのだけどどうよ。

>>221
命令の供給においてはどうよ？

命令を縮小することで構成を簡素し、スーパースケーラ/パイプライン/大容量キャッシャ
など高速化のための機構を搭載することができたのが初期のSPARCやMIPSじゃなかった
か?
x86はプロセス技術をriscより進歩させ大量のトランジスタ素子を詰め込むことに
よりスーパースケーラ　パイプライン等の高速化機構を搭載できるようになった。
それにアウトofオーダーを取り込むにはrisc命令が必要だったと聞いた。

>>221
アウトオーブオーダーはどのCISC、RISC、VLIWのいずれでもやろうと思えば実装できちゃうし、
コンパイラと命令セットの因果関係が薄れてしまうので、
プロセッサーはインオーダーかVLIWを想定して欲しい。

>>224
私も初期のMIPSやSPARCはそうだったと思う。
古い半導体技術や、限られた回路規模の中で、
高速なCPUな作るために、
パイプライン/スーパースケーラ/大容量キャッシュが必要で、
それにフィットするのがRISC ISAだった。

x86は、自社のプロセッサーを高速化していく過程で
386ではキャッシュを、486ではハードワイヤードロジックを
P5ではパイプラインを、P6では内部RISC+スーパスカラを取り入れたと思ってる。

一部の命令をマイクロコードでデコードするなんちゃってRISCは何なのかね。

x86は内部RISCと呼ばれているけど、
内部VLIWにはできないのだろうか?

内部VLIWと言えばCrusoeやEfficeonだけど、
これらは変換がソフトウエアだったので、速度がでなかった。

でもハードウエアでCISC→VILWへ変換したらそっちのほうが
CISC→RISCより高速な気がする。

>>227
　　-----------------
　　一部の命令をマイクロコードでデコードするなんちゃってRISC
　　-----------------
デコード後の命令もISAに定義された命令なのですが、何か問題があるのでしょうかね？

>>227
マイクロコードでRISCを作っちゃいけないのかな?
そんなプロセッサーだってやれば、作れてしまうわけで、
マイクロコードはCISCかRISCかに関係ないと思うのだけど、どうよ。

CISCはRISCに対する造語なわけだけど
その当時はマイクロコードはCISCの特徴と言われてたんだよ。

ARMみたいな【拡大】命令セットをRISCの代表格かのごとく言うPattersonも
たいがいだけど。

>>231
歴史的な経緯はそうかもしれないけど、
だからってマイクロコード=CISCってのをいつまでも唱えているのも良くないんじゃない?
RISCだってマイクロコードで実行できるんだし。マイクロコードは万能チューリングマシンだよ。

>>229
早速馬鹿が食いついた
相手にしてやるか

単精度用ハードまでしかないCellのPPEみたいな実装では倍精度命令を実行するには、
いくつかの命令に分解して実行するわけだけど、マイクロ命令の中間実行結果は
普通の命令を普通に使ってたら使えない裏レジスタに格納されるんだろ？
それが、外部命令と同一っていえるのか？

それとも、表に見えてるレジスタを使うけどどっかのメモリにpush/popしてるのか？
だとしたらそれが「パイプラインストール」する理由の説明になっちゃうがな。

どうしてCPUの内部が外部と一緒でないといけないの?
プログラマから見える実行モデルが同一に見えれば同じように扱えるじゃん。

まーVLIWの教義には並列性の抽出はコンパイラで事前にやっちゃうから
OoOをハードウェア実装しなくてよくて軽いってのもあったはずなんだけどね

現実にはきびしーItaniumもやっぱりOoO積もうかどうしよっか考えてるらしい

>>233
　　----------------
　　マイクロ命令の中間実行結果は普通の命令を普通に使ってたら使えない裏レジスタに
　　格納されるんだろ？
　　----------------
妄想以外のソースをお願いします(笑)

もういいよ。馬鹿はやっぱり馬鹿だった。
シャドウレジスタがあるのは常識なのに。

一応聞いておくか
PS3のPPE/SPEの倍精度積和命令はいずれもマイクロコード実装だけど
何の命令に分解されますか？

外部命令と同一とか馬鹿丸出しだろ

>>235
VLIWの極意は並列性を予めコンパイラ側で抽出しておいて、
デコーダーは無くても良いってのがあるけど、
実際には命令の後方互換性を考えないとならないので、
デコーダーが必要になってるってのはあるね。

あとNOPで実行ユニットが埋まらない場合は、
やっぱりCPUのほうで命令最適化したくなっちゃうのかも。

>>235
　　-------------------
　　ItaniumもやっぱりOoO積もうかどうしよっか考えてるらし
　　-------------------
この研究のことなら、プロセッサの開発期間が数年に及ぶことを考慮しても古いアイデアと化してる
と思いますよ。
http://download.intel.com/technology/itj/2002/volume06issue01/art03_specprecomp/vol6iss1_art03.pdf

おおっと、間違えてるｗ

命令で実行ユニットが埋まらない場合にはだｗ>>239

>>238
　　---------------
　　PS3のPPE/SPEの倍精度積和命令はいずれもマイクロコード実装だけど
　　何の命令に分解されますか？
　　---------------
どうやら団子さんの頭の中ではパイプライン化されていない命令は、全てマイクロコード実装という
ことになっているようですね。
多くのプロセッサで浮動小数点除算はパイプライン化されていませんが、全てマイクロコード実装だと
思いますか？

「マイクロコード」って明言してるのにソースも読めないんだな。

マイクロコードって焼き加減はウェルダンで良いの？

http://www.ibm.com/developerworks/jp/power/library/pa-celltips1/
> PPEのマイクロコード化されたオペコードは以下のものを含みます:
>
> * CRレコーディング命令 (Rc=1)
> * シフト量をレジスタで指定されるようなシフトおよびローテート命令 (即値で指定されるのとは対照的に)
> * 符号拡張ロード/ストア命令、異種ロード/ストア命令、ストリングロード/ストア命令
> * 32byte境界を跨いだデータキャッシュアクセスや倍精度浮動少数の奇数ワード境界へのロード/ストアを含むミスアラインアクセス

実測した限りではこれだけじゃない。
ロード・ストアアドレスの補正って如何考えても一時保存用のレジスタが何個か必要なんだけど
裏レジスタ使わずにどうやって実現するの？

さて、命令についてもっと考えてみると

CPUへ供給される命令は命令デコーダーで分解されて、
最終的にはMOSトランジスターの制御線に接続されるわけだけど、

原始的なVLIWの場合は、命令1ビットが1ゲートに対応すればデコーダはいらない。
その分ビット数は膨大になるからLong Instruction Wordなわけ。

CISCやRISCの場合には、命令はデコードされて、
やっぱり最終的には制御線の情報になる。

ただこのデコードは色々な方式を選べて、
CISCでもRISCでもマイクロコードを使えるし、ハードワイヤードロジックにもできる。
マイクロコードは、各制御線への情報をある一定のビット数まとめた物ね。

そうするとRISCかCISCかってデコーダーの前だけの話しじゃない?

>>235
一応Poulsonではそうなるって話だな
ttp://japan.cnet.com/news/ent/story/0,2000056022,20098151,00.htm
どうせ製品が出てくるのは2012年とかだろうからどうでもいいけどｗ

正直、いま議論されているように
命令が制御情報に変換された後に、どのようにCPU内部で処理されるかは、
CPUの実装に依存するので、それこそCISCもRISCも分けられないと思うんだけど。
だって、そんなの設計者の心一つでどうにでもなっちゃうじゃない。

昔の言葉を引きずっているだけだろ。
よく言われるように明確な境界は薄れつつある。

>>249
うん。
だから、今時CISCとRISCで争うそうなんて過去の亡霊に取り憑かれた議論はやめようよ!
っていう事を訴えたかったのでした。

#もっとプロセッサーを高速化するための本質的な議論をするべき!

とはいえ歴史的にはRISCは大発見だったのは事実
マイクロコードを直接実行する機械はそれ以前からもあったのだが

マイクロコードも、時分割実行される垂直型と、同時実行される水平型があるよね。
まぁ、たてに積んで時間をかけるか、横にのばして１度にやるか程度の違いだけど。

Seymour Roger Crayはやっぱり天才だ!
と言ってみるテストｗ

#Berkeley RISC信者的踏み絵!(とか言ってみる(何

>>251
251さんがRISCの発見を何年としたいのか知らないけど、
それ以前にあったマイクロコード直接実行マシンって具体的に何か教えて頂ければ幸いです。

もし水平型マイクロコード実行マシンだったら、
VLIWマシンがかなり昔(?)からあった事になるのでちょっとした発見かもｗ

EDVACとかはどんな命令だったのかな、日本語の文献が欲しい!

マイクロコードを持つリソースのないミニコンを除外すると
敢えてマイクロコードを持たなかったのはCDC6600など
水平型マイクロコード実行マシンなら、Floating Point Systemsなど(1970年代後半)

演算器を並列に動かすというアイデアは自明なので、
ENIACや解析機関からありました

>>256
おおおーっ。
CDC6600やFloating Point Systemsは良く文献に出てくるマシンですね。
CDC6600はCrayが設計した最初のマシンなので興味ありまくりです。元祖RISC!
あの、ちょー丸いブラウン管コンソールをどう使うのかも知りたいｗ

>>257
なるほどー。解析機関の時代からあったとはー。
たしかに設計してると自然に思いつきますもんね。

発見と言うよりも、高級言語の普及に伴う高機能化にそった盲信・盲点を
定量的に否定し「逆」に振る事によってより速くした
だから非常にエキセントリックな印象を世間に与え強く印象付けた。

まぁでも801がstart pointだったんだろうな、
そして801は当初色々あるｱｲﾃﾞｱの内の突拍子もないone of thenと
多くの人が思い込んでいた。それをひっくり返したｗ

いや、発見でいいんだよ
オリジナルの論文読んでみな

>>261
それは論文に「発見」という単語が使われているという意味ですか?

>>245
例に挙げられた命令に『倍精度積和命令』は含まれていませんよ。
日本語のソースなのに何か違うモノが見えているのですか？
>>238
　　-----------------
　　PS3のPPE/SPEの倍精度積和命令はいずれもマイクロコード実装だけど
　　-----------------

>>226
という事はプロセスのシュリンクが原子の壁に阻まれ始めた今こそ、RISC復活の期待が出来るって事か。

>>264
シリコンはまだ壁には当たってないよーな気がする。
シリコン以外の材料が見つからない内は原子1個になるまで、電極材料を変えつつ微細化していくんじゃないかな。
プロセスの開発はものすごーくお金掛かって難しいけど、それは昔から言われてきた事だし。
Mooreのおっちゃんもあと10年くらいはなんとかと言ってたので2018年ぐらいまではｗ
ま、先の事は分からないけどねｗ

プロセッサの規模が、著しい問題に発展しない限りは縮小命令の復活は無いというのが個人的な予想。
規模以外にハンデ無いし。

あといまのx86の最高性能のチップと同じくらいの性能を実現しようとすると、
演算器とかゲートを高速で駆動しなければならないのは、命令セットとは関係ない話しなので、
性能を求めるならばそんなに消費電力に違いが出ないと思うよ。

実際GPUはx86じゃないけど、ブン回せばあっちっちでしょ。

>>263
んで、マイクロコードによって内部命令が外部命令と同一のソースは？脳内CPUの話なんて聞いて無いぜ？負け犬くんよ。

俺が提示した奴は、あくまで拡張版Cellでも直ってない例だから代表例として挙げてあるんだろ。
「倍精度演算命令がマイクロコードで実装されているわけではない」という珍説の裏付けではない。

一般論だが、団子のあげた例はステートマシンでも実装はできるよ
どうも君たち決めつけが好きなようだ

んで分解されたオペレーションはどこのレジスタ使って処理するんですか？
ミスアラインロード／ストアに対する補正処理なんて、テンポラリレジスタを使って処理される典型例じゃないか。
テンポラリ用のレジスタがISAから見えるの？汎用レジスタの中身破壊するの？馬鹿なの？死ぬの？

すまん言い過ぎた

ちなみにP6以降のx86アーキテクチャはロード・ストアを分解して処理されるから
汎用レジスタではなくテンポラリ用途に割り当てられてる物理レジスタが大量に存在してるわけで。

Intelは、haddpsとかdppsなんかがそうだけどマイクロコードを使ったSSE命令を新設してる。
内部的にはシャッフル命令とか加算とかの組み合わせやってるだけなんだけどね。
x86においてマイクロコードはハードウェア負担の大きいレガシー命令の動作を実現するための
互換性確保の方法だけでなく、複数命令の組み合わせでやると論理レジスタを食ってしまう
ような処理を、見た目上のレジスタの消費を節約して実現する方法でもあるのだ。
あと命令サイズの節約という意味合いもある。

>>272
x86はISA上に定義されているレジスタ数が少ないので、
たくさんの内部レジスタを用意してハザードを解消しているって事でいいのかな。
（すくなくとも今までの自分の理解はそう。）

なかなか工夫してマイクロコード使ってるってるんですね。>内部

ところで、haddpsとかdppsがマクロコードを使ったSSEになってるっていうのは、
最近の最適化ガイドを見ると書いてあったりするのでしょうか？

もし書いてなければクロック数を測って予想するって方法もあるけど、
この場合だと本当かどうか分からないし。

あるいみプロセッサーのアーキテクトじゃないと見えない構造とかもあるとおもうのですが、
その辺はどう判断されていますかー?

あーでも、（垂直型)マイクロコード本来の目的は限られたハードウエア資源を
有効に使うことだったから、普通なのかも(爆)>有効利用

マイクロコードの利点は
・使いやすISA
・ISAの互換性
・性能向上(メインメモリのかわりにマイクロコードROMからのフェッチ)

8080のようなCPUでも、内部レジスタは沢山あるよ

それﾁｮｯﾄ意味違わない？ｗ

基本的には計測。
スループットサイクルが複数かかる命令の大半は、内部マイクロオペレーションも複数かけてる。
一部、マイクロコードじゃなしに純粋にマルチサイクルかかるループで実現されてる機能もあるけど（例：浮動小数除算等）。

Pentium 4は内部3オペランドだったから、マイクロコードで提供された新命令は、無理に同等機能を
ソフトレベルでの命令の組み合わせで実現するよりも速かった。
3オペランドならレジスタ間ムーブ命令が省略できるわけだからね。

8080のようなCPUでも、内部レジスタは沢山あるですか! それは初耳れす!!!
でも、回路見た分けじゃないし、あるかもですねー。

ところで、80x86/80x87 ファミリーハンドブック
ISBN4-87408-588-1に、ちょっとページを今見つけられないのですが、
8086も2段のパイプライン処理が行われているってサラっと書いてあって、
最初読んだ時、「ええっ！？」と思ったのですけど、
これの詳細についてご存じの方はいませんか?

ごめんなさい、署名がちょっと間違ってました
80x86/80x87 ファミリーテクニカルハンドブック
Robert L.Hummel著です。

あぁページを見つけました39ページです。
BIUと実行ユニットを分けたとあります。

8086もパイプライン処理入ってると分類に入れても良いのでしょうか?

そういえばZ80のALUは4bit+4bitと聞いておりますが、
回路的にはこの4bit+4bitの部分は内部接続的に直接ユーザーに見えていたんですか?
ユーザー(プログラマ)に見せるレジスタは結果だけかな（謎）

#すいませんちょっとお酒入って止まらなくなってます。

こらまた古い本持ち出したなｗ 古本屋街の方から来た方ですか？
冗談さておきﾊﾟｲﾌﾟﾗｲﾝはもっと前のCPU、6502などにもとっくに入っていた。

あーでもレジスタ=演算器がじゃ無いから、>>281は違うですね。(あほ
限りなく近い位置にあるという可能性は高いですけど。

>>281
cycleが長目かな？という以外見えなかっただろうよ
というか、もう覚えていない。
6309の8X8=16bitは何となく記憶にあるようなないような、ﾓﾚも酔っぱらったｗ

>>282
いえ、昔からコンピューターに興味があったので、
まだ本が出てたぶん1年以内に買っていると思います。（とﾈﾀにﾏｼﾞﾚｽ

おおー、6502あたりからパイプラインってあるんですねー。それは初耳だー。
じゃあ、8086/8088にパイプラインがあっても何も不思議じゃ無いですね。

>>285
あーそうなんだ、25年くらい前にASCIIから出ていたハンドブックシリーズとは別物ね
こらまたとんだ失礼をば

6502にパイプラインはないよ
アドレス計算の下位8ビットからのキャリーをないものとして投機的にメモリアクセスするのを
当時の雑誌アスキーが間違えたというのが真相

ｳｸﾞﾚｶｽ大明神は何でもお見通しよｗ
ほーれ、お布施を弾んでおくんなさいましｗ
ttp://www.google.co.jp/search?hl=ja&q=6502+pipeline&btnG=%E6%A4%9C%E7%B4%A2&lr=

だからそれは全部アスキーの間違いが大元なんだって

>>284
HalfCarry Flagとかあるあたりはなんとなくそうかなと、
自分でも感じた事があるんですけど、HalfCarryって
6800にも6809にもあるので、あるのが普通なのかとか思ったりもしました。
6800や6809の演算器はどんな構成になっているんでしょうね（謎）

6309なんてのもあったんですね。それは自分は知りません（；；

>>287
それﾏｼﾞ？そしたらﾓﾚは30年間騙されていたわけだｗ
こりゃ参ったｗ
いやでもたしかnopがなくなるとかfetchとdecodeが重なっていると聞くがな
ｱﾚもｶﾞｾか…
そのとき実は歴史が動いていなかったって訳か

>>286
本の出版社は技術評論社になってます。

>>292
それ別の本の希ガス

本の説明によるとフェッチと実行を同時に行うのでパイプラインという事らしいです。
プリフェッチできればパイプラインなのかと、謎は深まるばかりです。

6502は2相クロックで動いています
ある程度の重畳処理は8080もやっているので、6502の特徴というほどでもないです

Half carryが何だったのか思い出せなくてｽｯｷﾘししなかったのでググッテ見たら
09のManualって、いまはWEBで見られるのね…
高い金払って買ったのがいまとなっては懐かしす
MC6809-MC6809E 8-Bit Microprocessor Programming Manual [M6809PM/AD] (c) Motorola Inc., 1981
ttp://www.maddes.net/m6809pm/sections.htm
読んで記憶が蘇った。DCB8bit加算のcarryだったってこと

ハーフキャリーというのはDAA命令で必要になるものなので、Core2にも残ってると思う

>>295
6502は2相クロックなんですかー。
8080みたいに外部からφ1とφ2を供給するタイプなのかな。

Z80は単相クロックだったけど、その昔
「Z80は単相クロックだYo!」って先生に自慢げに言ったら
「内部で位相ずれたクロック作ってるに決まってるだろゴラァ」と言われたのを思い出します。
まぁ、確かに位相ずれたクロックあるとプロセッサの設計圧倒的に楽ですけどｗ

pll

>>297
でもユーザにわざわざ見せる必要ってあるのでしょうか?
DAA命令が使えれば良いような気も。

>>299
PLLはVCO+位相比較機+分周機ですけど、
当時のプロセッサ内にアナログ回路も同居できたのでしょうか?

阿保なのでゲート遅延による位相作成とか安易に考えてしまいます。
ただこの方法だと、クロックに対して動作範囲が狭まりそうですけど。

>>300
ユーザーからは直接操作できない
フラグレジスタ経由で見えるだけ

>>297
Core2のAFフラグって、EAXの下位4bitの為だけにあると思うとめっさ贅沢ですねｗ

>>300
ﾏﾙﾁ絡むのDCB加算の繰り上げに必用では？

>>304
DCBってBCDって事でいいですか?(///

>>305
yes, Binary Coded Decimal

>>304-305
はい。BCD演算するにはあると便利なフラグだと思うのですが、
計算はすぐライブラリという人様に書いて頂いたアンチョコに頼るヘタレだったので、
Z80あたりだと、jp命令にHフラグを見て分岐するのがあったかなーと考えると
自分は使ったことが無いよーな気がします（恥）

まとまりのない話しになってしまいましたー。
そろそろ寝ます。おつきあい頂いた皆様ありがとうございましたm(__)m

> DAA
64ビットに引き継がれなかったレガシー命令ですね。
MMX/SSE使って一桁に1〜2バイトでも割り当てたほうが性能出るもんよ
Larrabeeあたりで別の命令が割り当てられてるかもしれないよ。

現行のintel x86の命令セットのうち、
ICC,GCCが使わない命令ってどれくらいあるんだろう。

add [mem], reg
みたいなの全般あんまり見ないね。
LOCKプリフィクス付きならたまに使われるんだろうけど。

ドイツのUnixユーザーグループguugの研究会資料ですが、最新および次世代プロセッサについて
なかなか良くまとまっています。
http://www.guug.de/lokal/muenchen/2008-12-08/CPU-Update_2008.pdf
ここ、結構頻繁に同テーマで研究会を開いているので資料的に注目かもしれないですね。

同じシリーズの研究会でのPOWERの宣伝プレゼンです。
http://www.guug.de/lokal/muenchen/2008-11-10/IBM_PowerSystemsUebersicht.pdf
p.12のPOWER6の各種パッケージの比較が興味深いのではないでしょうか。

ドイツ語じゃね〜かｳﾞｫｹ
イッヒリーベディッヒしかわかんね〜んだよ

>>314
だんけ

びってしぇ〜ん

バームクーヘン

マノデピエドラ

ﾉﾀﾝ ﾍﾟ　ﾃﾗｷ ﾓｽ

フルヘッヘンド

なるほどこれはうずたかい。

CPUの能力が2倍になると、使用率はどのように変化しますか？
半分になるのですか？　それとも0になるのですか？
半分になるような気もするし、10％能力アップで10％低下...と
減らしていくと0になるような気もします。

というのも、現在HT Pen4 531(3GHz)を使用しているのですが
E8400が2万円もしないという事実に衝撃を受け、
買い替えを検討しているからです。E8400の方が3倍以上速いと聞きました。
HT Pen4 531でCPU使用率80％の場合、E8400に買い換えたら
使用率がどのように変化するのは知りたいわけです。

もちろん、現実論としてCPUだけ変更するわけにはいかないので、
あくまでも単純にCPUを比較して考えた場合の話です。
教えてください。

あくまでも単純に考えた場合の話です。教えてください。

単純に考えるなら能力なんて曖昧なものを２倍なんて具体的にあげないでください

単純にというのは、もし2倍差のCPUがあったとしたら...
というように考えて　という意味です。
Pen4 531とE8400はあくまでも実例として出しただけで、
この質問とはなんの関係もありません。

>>323
突っ込む所はそこなのかｗ

>>322,324
CPUの能力をどう定義するかに依存します。
使用率も何の使用率を測るかに依存します。

仮にCPUの周波数を能力に割り当てて、
使用率を演算器を利用するかどうかに割り当てるならば、
周波数を上げても、演算器を利用している数は変わりません。

仮にCPUに内包される演算器数を能力に割り当てれば、
演算器数を2倍にしても、それらを利用する様にプログラムを変えなければ、
演算器の利用率は50%に留まります。

CPUの能力と言っても、それは様々なパラメーター、
の集合体なので、一口には言えません。
2倍と言うならば何がどう2倍なのかという厳密な話しをしなければなりません。

コアを2万個くらいつんで、消費電力は1W　　お値段が20円ならサイコー

ぶっとびCPUとかちょびっツのほうがいいよ

>>327
すずめの脳がちょうどそんなくらいじゃね？
もう少し低パワーで低コストかな？

SH-Navi3
http://car.watch.impress.co.jp/docs/news/20090119_38451.html

>>329
つまり雀をニーモニックで完全制御できる未来がそのうち・・・。

>>331
組み込み用途でバスが外に出ていないから
オリジナルなプログラムを実行させるのはちょっと面倒。
メモリ空間が非常に狭いのも欠点。

つまりバスをつければ良いわけですね。

それを俺らのデュアルコア仕様金玉に内蔵すれば・・・

サイズとか皮が余ってるとかはハードの問題なのでソフトではどうしようもないですよ。

猫バスならぬ雀バスですね。分かります。

　ヾヽヽ
　(,, ・∀・）ﾁｭﾝﾁｭﾝ
　 ミ＿ノ
　　″″

　　　　●
　　　　◎
　　　　○
　　　　｜
　　　ヾヽヽ
　 (,,・´∀｀・,,）＜だんごやさんだよ
　ミ＿＿＿ノ
　　″　　″

メタボ雀

ファインディングニモのニモって、ニーモニックだから完全制御って意味だと俺は信じている。

次世代SPARC Rockはなんとか今年中には登場するとのこと。
http://www.theregister.co.uk/2009/01/28/rock_sparcs_on_track/
　　--------------------
　　Yesterday, however, during a conference call with Wall Street analysts, Sun's president
　　and chief executive officer Jonathan Schwartz made a short and sweet statement intended
　　to quell any worries about Rock.

　　"I think we've said to plan on it for later this year, and we are still on track," Schwartz said.
　　--------------------

一方こちらはIBMのロードマップ。4coreのPOWER6の登場が迫っているようです。
http://www.itjungle.com/tfh/tfh012609-story01.html
　　------------------
　　You can see that Power6 is clearly supposed to be a multicore chip (rather than
　　two cores with Power6) that has higher frequencies than the Power6 and about
　　twice the performance of Power6. The roadmap shows the Power6/Power6+ combo
　　spanning 2007 through 2009, and Power7 not coming until 2010. I have a hard time
　　believing IBM can get clock speeds about 6 GHz. But a four-core, 6 GHz chip should
　　have about twice the bang as a two-core 5 GHz chip.
　　------------------

Sun will Rock in 2009
http://www.theregister.co.uk/2009/01/28/rock_sparcs_on_track/

Rock量産の暁には…

しまった　誤爆ｗ

>>343
POWER6+がもうすぐ出るよって記事じゃなくて
System iには使われないかもって記事に思えるんだけど

>>346
IBMは昨年 System i と System p の事業部を統合して Power Systems 事業部としたために、
System i のロードマップは、そのまま POWER のロードマップになります。

POWER5リリース時には、i-Series製品の方が先に登場するということもありました。
　eServer i5: http://www-03.ibm.com/press/us/en/pressrelease/7067.wss
　eServer p5: http://www-03.ibm.com/press/us/en/pressrelease/7220.wss

>>346
失礼しました。「ない」を読み飛ばしていたので、>>347-348は無意味なコメントでした。
　　----------------
　　System iには使われないかもって記事に思えるんだけど
　　----------------

POWER6は65nmで2core。POWER7は45nmで8core？

>>350
8コアという話だけは、Power Systems担当重役のRoss Mauriが公式に認めています。
http://www.itjungle.com/tfh/tfh080408-printer01.html
　　------------------
　　TPM: Yes, you can confirm, or yes, it is an eight-core chip?

　　RM: Yes, I can confirm that. But I am not going to get into the frequency and the pipeline
　　　depth and size of cache and some really cool other stuff that we are doing. And the
　　　reason I am not going to do that is because I don't want to give our competitors a
　　　head's up. We're doing really cool stuff in Power7, and there will be a time to talk about
　　　that.
　　------------------

POWER7のコアはPOWER6に比べて小さくなるかそれとも700平方級のチップになるのか？

次世代Blue Geneとなる"Sequoia"のニュースが来ています。20 Pflopsとか。
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=213000489
　　--------------------
　　By sometime in 2012, IBM will have installed a follow on system called Sequoia.
　　BlueGene/P uses a modified PowerPC 450 processor running at 850 MHz with four cores
　　per chip and as many as 4,096 processors in a rack. The Sequoia system will use 45nm
　　processors with as many as 16 cores per chip running at a significantly faster data rate.
　　--------------------

雀をニーモニックで完全制御できる時代はまだかなぁ

京速危うし

VMをjavascriptでやろうとしているが、スタックの実装で行き詰まりました。

Intel delays Itanium upgrade to add new capabilities
http://www.networkworld.com/news/2009/020409-intel-delays-itanium-upgrade-to.html

>>355
京速は茶番だからなくなっても気にするな

しかし京速を除いて世界レベルで戦えるHPCの計画が無いのもまた事実

そういう役に立たないところで闘っても仕方がない
つーか人と金、リソースの無駄遣い。特にソフトの人的リソース。

一流の人材を使うべきではないが開発しないわけにはいかない分野だろ。
自分の仕事で使わないから役に立たないと思い込んでいるんじゃないか？

>>361
過去あの手の物がなんの役に立ったよ、おい。
ゴミみたいな論文積み上げました？
逆だろ、それこそパルプ資源すらっも無駄にしてるんだぞ
分かってるのかな
株の格言に頭とシッポはくれてやれってのがある。
シッポに食らいつくなよな。
今、身を食べてるのはintelだけだぞ。

>>362
スパコンは別に論文を書くためだけにあるわけじゃないだろ。自動車やHDDやら
様々な製品を設計するのにも使われているし、今日洗濯物を干しっぱなしで出かけるか
迷って見る天気予報ももしスパコンがなければ今のような精度では成り立たないし…etc.
現代文明を支えているひとつの要素だろ？

で、京速級の演算力が５年後１０年後それら多様な分野に降りてくるとすれば、
非常に重要な事だと思うんだけど。

スパコン自体は原子力やら建物船自動車飛行機などなどの
設計でもつかわれるわな

あとは、理想的な火薬とかでスパコンで計算してから
合成法を研究して生み出された火薬もある。
これをさらに応用させ、N2爆雷マジ実用化まで近づいてきてたり。

トレンドが維持出来るなら、京速が5年後に出るならその演算力は25年後にはPCのものになっているはずで
ソフトを開発しておくのは悪いことではない

2chでスパコン開発無駄だやめれ言ってるやつはたいてい日本人じゃない。

>>353で書いたBlue Gene/Q "Sequoia"に関するIBMのリリースです。
http://www-03.ibm.com/press/us/en/pressrelease/26599.wss
　　---------------------
　　- Sequoia will be based on future IBM BlueGene technology and use 1.6 million
　　　IBM POWER processors and 1.6 perabytes of memory, which are housed in 96
　　　refrigerator sized racks occupying just 3422 square feet The Sequoia system
　　　will deploy a state of the art switching infrastructure that will take advantage
　　　of advanced fiber optics at all levels.
　　---------------------
IBMのリリースには含まれていませんが、HPCwire等はノード数98,304と伝えています。
http://www.hpcwire.com/features/Lawrence-Livermore-Prepares-for-20-Petaflop-Blue-GeneQ-38948594.html
　　=====================
　　IBM is not releasing low-level details of the Blue Gene/Q architecture. However,
　　since Sequoia will be composed of 98,304 compute nodes and contain a total of
　　1.6 million cores, one can surmise that a Blue Gene/Q node will contain 16 cores.
　　=====================

Blue Geneはプロセッサがチップ上にネットワーク機能が集積されているため、伝統的に
1chip = 1nodeと数えていますから、1.6Mというのは明らかにシステム全体のコア数でしょう。
(参照: http://www.research.ibm.com/journal/rd/521/team.html)
したがってチップ内のプロセッサコア数は、1.6M [core]/98,304  = 16 [core]ということになります。
同様にコアあたりの性能を見積もると次のようになります。
　　20 [PFlops] / 1.6M = 12.5 [GFlops/core]
2並列SIMD (積和演算付)で3GHzといったところでしょうか？数値的にはCELL SPEを流用
しているという推測がもっともらしいということになりますが、さて真相はいかに…

セコイア

>>364
そう言う分野で食べてるからこそ言っているのだが…
あいにくだが、生粋の日本人だ

二八の法則によると
職業プログラマの八割がクズ
日本人の八割が売国奴

82の法則にきちんと従うなｔらばﾅﾝﾁｬｯﾃﾊｰﾄﾞ屋にも、外国人にも誰にも適用しないと不公正ｼﾞｬﾏｲｶｗ

冗談さておき、役に立つというならば、実業にきちんと応用して
経営的視点から見ても受けとった金に見合う成果を出し
責任を果たすための道具として真に役に立ちコモデティー以上でなければならない。
それは、linpacが何Gflopsとか言うレベルの話とは次元の異なる難しさだぞ。
わかってんのかな

TheINQのCharie "Groo" Demerjian記者によると、次世代ゲーム機で最初にLarrabeeの採用を
決めたのはSonyだったとのこと。
http://www.theinquirer.net/inquirer/news/851/1050851/intel-design-playstation-gpu
　　-------------------
　　Sony needed a reliable partner with deep pockets which would actually be there in 2012
　　to fund this exercise in DRM, and it found one in Intel. Damn good choice really.
　　-------------------
一方で、現世代のGPUに特に不満の無いMSと任天堂は引き続きAMD/ATIとのこと。

コスト重視のコンシューマでIntelの最新チップ載せられるのか？
ただでさえ新型アーキなのに、ライブラリの構築で地獄を見たのはCellで懲りてるだろ。
もひとつAMDって潰れそうじゃなかったのか？＜Andoソース

Larrabeeなら構成によってコストも変わるだろうし、
Intelはむしろ採用させるためにディスカウントするかもしれない。
PCゲームの大多数がAMD　or　nVidiaに最適化されてる現状では。

Larrabeeはx86だそうだけど、だからってライブラリ作りやすいと断言はできんなぁ。

中華スパコンによって、日本製はホロン部。ですね

>>376
現状こうだろ？

NVIDIAが技術協力の名目で最適化＆販促に利用
→ATIが各タイトルにチューニング

ATIがスポンサーになってるゲームタイトルなんてどんだけあるよ
有名どころはNVIDIAのロゴばっかだろ

>>376
SCEがライブラリ用意したことなんてあったか？ｗ

Intelのゲーム向けサンプルプログラムとかしょっちゅうお世話になるけど
取り組みは結構真面目だよ。

>>374の件、techradar.comがSCEEより否定のコメントを取ってきています。
http://www.techradar.com/news/gaming/sony-shoots-down-intel-gpu-in-ps4-rumours-525563
　　---------------------
　　TechRadar spoke with a Sony Computer Entertainment Europe rep who told us in no
　　uncertain terms, "it's nonsense, and is quite possibly the best work of fiction I've read,
　　since Lord of the Rings."
　　---------------------

同じく>>380の補足で、Demerjian記者自身のRWT掲示板でのコメント。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=96090&threadid=95504&roomid=2
　　----------------------
　　I couldn't say it then, but I have know for a while. I was getting confirmation (multiple
　　times) and digging on the Wii2 when I wrote that.
　　Everyone is being very tight lipped, and devs are completely in the dark right now, so if
　　the big boys don't know, your chances of getting docs are about zero. I wouldn't expect
　　to see anything but heavily NDA'd stuff for big Sony exclusive houses for the rest of 2009.
　　----------------------

ソニューはPS3の失敗と、危機的状況を受けて
次世代出す気があるとは思えん

Power Instruction Set Architecture Version 2.06
ttp://www.power.org/resources/downloads/PowerISA_V2.06_PUBLIC.pdf
VSXとか

>>378
Prince of Persiaの時間の砂三部作だとケンシノココロまではNVIDIAのロゴが入ってたけど
二つの魂では入ってなかった気がする。
アサクリとPoP新シリーズでは逆にAMDが開発に協力してるって話だ。

ところでアサクリのDX10.1復活アップデートﾏﾀﾞｰ?

>>382
出す気が無いならソッコーでPS3の生産止めてるだろ
PS3ソフトウェアは黒字だし、ハードの逆ザヤも解消しつつある（不況のせいで長引く様だが）
今となってはSONYの中で残された有望株の1つだぞ

補足：

つまりハードさえ黒で作っておけば（それと優れた開発環境）世界最下位でも十分ビジネスになるってことが
PS3で得た教訓だ。（64やGCの例もある）

そこにまた安くない投資と開発環境の整備に期間を要するCPUだかGPUだかの入り込む余地は無い。

>>383
VSX仕様読みました。特徴としては、こんな感じです。
　- 32bit命令長を維持しつつ、追加のビットフィールドを予約領域に分散してレジスタ数を64個に
　　拡張。(CELLの主要アーキテクトでもあるMichael Gschwindの特許です)
　　http://patft1.uspto.gov/netacgi/nph-Parser?Sect1=PTO2&Sect2=HITOFF&u=%2Fnetahtml%2FPTO%2Fsearch-adv.htm&r=1&p=1&f=G&l=50&d=PTXT&S1=7,421,566.PN.&OS=PN/7,421,566&RS=PN/7,421,566
　- 積和演算は3引数化。ただし乗数を上書きするか加数を上書きするか選択可能
　- 浮動小数点のみの拡張なので、要素数は最大4つ。従って汎用Permute命令は無し
　- 唯一ビット選択命令のみ4引数

IntelはAVXでAltivecに近づき、IntelはVSXでSSEに歩み寄ったという感があるかもしれません。
基本的にはレジスタの「幅」 vs 「数」という観点で、考えに大きな隔たりがありようですが。

Engadget経由ですが、英ガーディアン紙のインタビューでSCEE社長David Reeves氏が
45nm版CELL/BEについて語ったとのことです。
今年半ばだそうで…
http://www.engadget.com/2009/02/05/david-reeves-drops-hint-of-sonys-shift-to-45nm-ps3s/
　　-------------------
　　Reeves said that Sony is "always looking at ways to reduce costs," and that one of
　　those measures is "replacing the current 65 nanometer Cell chip with a 45 nanometer
　　one probably in middle of year."
　　-------------------

せっかくライブラリできてきたんだし、PS4はPS3を踏襲していくだろ
特に変える理由も無いし

>>387
両方Intelになってるぞ
まあ、分かるからいいけど

>>369
http://www.geocities.jp/andosprocinfo/wadai09/20090207.htm
> プロセサですが，ノードあたりの消費電力が67Wであるので，
> ノードあたりのCPUチップの消費電力は，多分，40W程度で
> 50Wを超えることはないと考えられます。この電力だと計算
> ノードは1チップ，16コアで，クロックは1.6GHzで，コアあたり
> 4FMA演算器を装備していると思われます。この演算器数は
> BG/Pの2倍，クロックは約1.9倍であり，消費電力から考えて，
> 3.2GHzクロックで2FMA演算器の構成よりもありそうです。

>>391
消費電力のことを考えると、1.6GHzでも高すぎるのではないかという気もします。
現世代のHPCシステムの電力効率をSequoiaと比較すると下記の通り。
http://www.hpcwire.com/features/Lawrence-Livermore-Prepares-for-20-Petaflop-Blue-GeneQ-38948594.html
　- Sequoia: 3,000 [MFlops/W]
　- BG/P (PPC450/850MHz, 90nm): 440 [MFlops/W]
　- RoadRunner (Cell/3.2GHz, 65nm): 587 [MFlops/W]
BG/PのCPUをそのまま90nm -> 32nm化して、消費電力1/8くらいじゃないと、計算が合わなくなり
ます。ちなみにCELL/B.E.に関しては、昨年のISSCCの発表で90nm -> 45nmで消費電力を半分
以下にできたという報告があります(およそ45%@3.2GHz)。
http://pc.watch.impress.co.jp/docs/2008/0206/kaigai416.htm
プロセス縮小とSoC化で更なる電力効率の上積みが可能かどうかということかと…


それから、私が4並列説を取らない理由は次の通り。
　- Blue GeneのDouble Hummer FPUが2並列のため、従来のアプリケーションがそのまま利用できる
　　http://www.cbrc.jp/symposium/bg2006/PDF/Martin.pdf
　- CELL SPE, VMX-128、VSXと、IBMの最新SIMDアーキテクチャは128bit幅のままでレジスタ数を
　　増やすという方向性を選んでいる (>>387参照)

>>390
訂正感謝します。以下、>>387の訂正です。
誤) IntelはAVXでAltivecに近づき、IntelはVSXでSSEに歩み寄ったという感があるかもしれません。
正) IntelはAVXでAltivecに近づき、IBMはVSXでSSEに歩み寄ったという感があるかもしれません。

VSXですが、旧知の内容も含めて簡単に特徴をまとめてくれた投稿が新・mac板にあります。
http://pc11.2ch.net/test/read.cgi/mac/1193441533/437

http://pc11.2ch.net/test/read.cgi/mac/1193441533/437
> - 128bitレジスタ64本 (VSR0-63)

> - VSR0-VSR31の下位64bitは既存のスカラfpレジスタと共用 (!)
> - VSR32-VSR63は既存のVMXレジスタと共用

スカラ演算器と共用の128bitレジスタが32本、VMXと共用の128bitレジスタが32本か
POWER6ではスカラ演算器とVMX用演算器は別物なんだっけ？

>>395
Altivecは全てIUとVIUは別です。

http://grape.mtk.nao.ac.jp/pub/people/makino/journal/journal-2009-02.html#7
＞安藤さんは優しいなあ。でも、総額1100億のプロジェクト がおそらく 2-300億の調達に
＞ピーク性能で勝てないのはお金の力のせいでは ないのではないかと。

そういや、そろそろGRAPE-DRが結果を出す頃だけどどうなってんだろうね。
600TFLOPSくらい出るとかいう予想が去年あったりしたけど。

http://www.realworldtech.com/forums/index.cfm?action=detail&id=96146&threadid=96146&roomid=2
M.Isobe = MACオタ?

ところで、PS3でfoldongさせるとCore2の10倍以上の速度が出るがこれは
SIMD演算器であるSPEが8個(使えるのは7個)あるから?

>>398
　　----------------
　　M.Isobe = MACオタ?
　　----------------
それ、10年近く前からある噂だって知ってますか？
http://piza.2ch.net/log/mac/kako/961/961066703.html
　　================
　　30 名前： 名無しさん 投稿日： 2000/06/16(金) 18:18
　　　　MACオタと礒部氏の共通点
　　　　 ・CPU関連の蘊蓄が得意
　　　　 ・英語サイトをソースに持ってくるのが好き
　　　　 ・今井隆が大嫌い
　　　　 ・ルーマーサイトが大嫌い
　　　　 ・PCを「計算機」と呼びたがる

　　31 名前： MACオタ＞30 さん 投稿日： 2000/06/16(金) 19:14
　　　　なるほど(笑) なかなか興味深い考察だと思うす。

　　32 名前： 名無しさん 投稿日： 2000/06/16(金) 19:37
　　　　MACオタと礒部氏の共通点 その2
　　　　 ・PowerMacG4の買い方が同じ(アメリカ輸入ウラワザ)
　　　　 ・Macウェブマスターも大嫌い
　　　　 ・Macのエキスポとかに行かない

　　33 名前： >28 投稿日： 2000/06/16(金) 20:39
　　　　さては、おまえも日下部さんにおちょくられたやつの一人だな(笑)

　　34 名前： 名無しさん 投稿日： 2000/06/16(金) 21:54
　　　　私もMACオタ=磯部氏と思ってました。特に理由はないんですが、
　　　　xlr8yourmacつながりって所ですかね。
　　================

RWT掲示板の話題ついでに>>374の続報です。
Demerjian氏の関連投稿がいくつかありますが、興味深い見解は、これ。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=96169&threadid=96100&roomid=2
　　------------------
　　>The next decision Sony has to make is whether to go with an Intel CPU or not.

　　It _MIGHT_ be all Larrabee. One thing to keep in mind is that it is not Larrabee 1, but more
　　likely a Larrabee 4 or 5 derivative.
　　------------------
将来はLarrabeeの派生バージョンを使って、Sonyのゲーム機は全てInelプロセッサ化される可能性も
あるとのこと。
CELL/B.E.とLarrabeeはプログラミングパラダイムに良く似た部分も多いですから、CELL最適化は
そのままLarrabeeでも性能を発揮する可能性は高いかもしれません。

x86になれば、また下位互換が切り捨てられ
powerならgpuと整合性が取れない

sonyは次世代ゲーム機ださんだろ

最近Nvidiaに張り付いているCharie "Groo" Demerjian氏ですが、もひとつスクープのようです。
http://www.theinquirer.net/inquirer/news/874/1050874/nvidia-trying-x86-chip
　　------------------
　　The history behind this is here and here, and can be summarised by saying they bought
　　an x86 team almost fully, and don't have a licence to make the parts.
　　------------------
x86ライセンスを入手する目処が全く立たない状態でプロセッサ開発チームを組織してしまった
とのことすけど…

>とのことすけど…

まだ抜けきれてないな

>>402
LarrabeeがGPU側にあるなら互換性は関係ないだろ。
元々GPUは直接叩いてるわけでもないしな。
その点IntelならDirectXのノウハウは持ってるから大丈夫だろ。

Cellをどうするかだけど、ゲーム機に載せる分には消費電力以外は特に問題無いから
そのまま派生チップを使ってくる方が利点は多い。

>powerならgpuと整合性が取れない

どういう意味？

GPUを直接叩く云々のアプローチはGPGPUのためのものだろ。
各社独自のAPIを用意して囲いこもうとしてるけど、Intelのx86ってのもIntelなりの飴と鞭。

Cell+Larrabeeか。いよいよCPUとGPUの境界が曖昧になってきた感じだな。
久夛良木が存命ならCellGPUとか作ったかもなあ

Larrabeeの階層型・共有キャッシュ構成はCellのアンチテーゼなわけだが。

コスト考えればCellも捨ててくるでしょ。PS3と互換を取る以外に使う価値がないプロセッサ。

独自APIを使う->マルチすんのめんどくさ
DX,OpenGLをつかう->larrabeeの意味無い

意味なくねーよ
ラスタグラフィックを表示するだけなら飽和状態で、8800GT程度の性能で頭打ちだ。

既に物理演算やAI処理などをはじめとしたGPGPUで付加価値を見出そうとしてる。

そして、これは皮肉だけど現行のGPUはGPGPUに最適化されてない。
CPUをマルチコア化したもののほうがGPGPU的な仕事を効率的にこなせる。

そもそもCtとかCUDA、Brook+、OpenCLはGPGPUのためのフレームワークであって別に描画処理を記述するわけじゃないので
OpenGLやDirectXと直接競合するわけではない。

gpgpuはメインにはなりえませんよ
あくまでも"+α"要素にしかならない

片手間向けなんですよ

×片手間向け
○一般向けにはオンボードで十分なことに危機感を抱いたディスクリートGPUメーカーが必死に取り組んでる

ていうか、NVIDIAやATIは既にメインは高収益のTesla, FireStreamにあって
GeForceやRadeonはスケールメリットのために売ってる状態だし

製作サイドの話なんて知りませんよ

ユーザー側からみりゃ、カタログスペックのちょっとした"+α"要素でしかない
カシオの楽器携帯みたいな

ディスクリートGPUメーカーが必死に取り組んだところで
オンボードのユーザーは、ずーっとオンボード

cpuを変えたほうが全般的に快適となる

で、CPUも上位製品はマルチコアばっかりで、ソフトが対応しないと性能が伸びないから
「全然快適じゃない！」と火病を起こすんですね。
わかります。

結局のところ、需要は作り出すしかないんですよ。
たとえば、PhysXはCUDAを使ったハードウェアアクセラレーションが最新のForcewareに組み込まれたことで、
ソフトメーカーが容易に恩恵を受けることができるようになった。
これはIntel陣営も同じ。LarrabeeでHavokアクセラレーションを行うのは織り込み済みのシナリオ。

なによりより高く売れる市場のために一般市場を利用するのはここ最近のHPC向けプロセッサの常套手段です。
つまるところHPC向けのプロセッサを凄い凄いと煽って無知な一般人に売りつけることで
スケールメリットを最大化する。

PS3のCellなんかその典型。据え置きゲーム機記最下位の売り上げながらも一定の量産コスト削減にはなった。
結果的にIBMに利用された。

おんぼで済ませるユーザー層が、果たしてハードウエア物理処理を必要とするゲームをするか
また、マルチコアCPUすら必要とするか
飽き飽き

440やE1200で事足りる

もちろんオンボで十分なユーザーなんて最初からターゲットじゃない
最終的にIntelはディスクリートGPU市場を撲滅しようとしてる。

結局新しい需要など生まれない

既にハイエンドグラボが必要なゲームはもうコンシューマ機とマルチ開発しないとやってけない時代になってるから
早かれ遅かれ既存のディスクリートGPUの市場は終了する。

問題は戦後処理だ。
ネイティブ命令セットがx86ベースなら後腐れ無くメインCPUとのネイティブコード体系を統一できる。
ソフトから見てCPUとGPUの区別が無くなる。

AMDもFusionで結果的に同じことをやろうとしてる。
NVIDIAもx86の正式なライセンスを得ずに独自にx86の開発をやってるそうな。

MPEG2やH.264のエンコード用ソフトが一般人に売れる時代なんて誰が想像できたよ

ID:PAWpF70Mは考え方が10年以上前の人間そのものだ。

何％の人が使いますかねエンコード用ソフトなんて

つまらん奴だ。
PCでハイエンドグラボが必要なゲームの市場規模以上にはいるんでない？

世の中にはMacOSなんて糞役に立たないOSを専用マシン込みで買う変人だって
数百万規模でいるんですよ。

CPUの性能はもう十分
メモリの容量はもう十分
そして次はGPUの性能はもう十分か

8スレッドでf@hでもまわすのかい

CPUの性能が十分だった時代なんてあったか？
10年近く前、Pentium III 500MHｚのノートをこれ以上の性能は5年は必要ないだろうと思って買ったけど
数年経ったらdivxの再生すらままならなくなって、新しいのに買い換えたよ。
サブ機としても使ってたけどそれでも5年ももたなかったな

ネットブックだってメイン機として使ってる奴はいないだろ。
サブ機と割り切ってるから低性能でも売れてるわけで。
モニタ解像度もキーピッチもお話にならない。

>>422
つこてますやん

683 ：Socket774 [↓] ：2009/02/08(日) 07:36:47 ID:PAWpF70M
PD7 ATI Stream使用、未使用
元ファイル
ttp://file.4gamer.net/movie/00_BF1943_AnnouncementTrailer.zip
変換後
ttp://firestorage.jp/download/d08f00e9ae3b7e72bb461728f1bf3119c12e9ab7

ポータブルPSP高画質(mpeg4 AVC)とHDV 720P(mpeg2)を、それぞれデフォルトのプロファイルで
GPU支援有効,CPUオンリーで変換してみた
暇な人は、品質について語ってくれ

現在ATI Streamが使用できるのはポータブル向けMpeg4 AVCとMpeg2全般
高解像度向けのMPEG4 AVCでの使用は不可

元の動画が720pだからなのか、もともとおかしいのか、MEPG2で1080Pで出そうとするとおかしい

まぁ、本来PDはこういう単品の動画変換（単にトランスコンバート）だけじゃなく
いろいろ編集した動画にもGPU支援が効くんで、いいね

縦の進歩が停滞し、横に広がりだしてからは
たいして交換の必要性を見出せない

人間の欲求に終わりなんて無いですよ。
何億人とはいかなくとも何十万人が更に上の表現力を求める限りPCのグラフィックは進化し続ける。
ただし、より大きなスケーラビリティを得る為のGPUアーキテクチャは既存のGPUの延長戦上にない。

だからといって別にx86使う理由もない

ある。x86である必要がある。
NVIDIAがx86を開発してるのもLarrabee, Fusionに追従するためだ。

fusionはgpuをx86化するものじゃないし
nvについてもご同様、

まぁnvはこのままでは生き残れなくなるから
自社プラットホームを組みたいってのが本心だろう
cpu,gpu込みのワンチップものでも、intelに無断で出しそうだw

x86のtegraでもつくるのか

>>432
Fusionは2、3年先の実装は単なる統合チップだけど、
最終的にx86コアからGPUのシェーダにアクセスできるようにする。
そのためのワイドなSIMD命令セットを用意していくってのが既定路線。
結果的にLarrabee ISAを統合したIntel CPUと同じことになるだろ？

＞最終的にIntelはディスクリートGPU市場を撲滅しようとしてる。

で、いつIGPで本気出すの？インテルさんｗ

アレはアレで本気だよ。商売人としてね。
IGPにはAeroがそこそこ快適に動く最低限の性能＋動画再生支援程度で十分。
黙ってても大量に売れるから、枯れた半導体プロセスルールで安く作る。

小売りでシェア50％とられるころかね。

AMDはIntel CPU用のIGPなんて今後作らないだろうから、CPUとセットで
Intelを超えないといけない。




ちなみにAtom280に搭載されるGN40はGM45のネットブック版。

従来のGPUはグラフィクス処理に特化しその居場所を得た。
しかしGPGPUやLarrabeeは汎用CPUとカスタムLSIの間で中途半端な存在。

例えばH.264エンコードという用途で考えると、
Performance/Wattが専用チップに対し200倍悪いCPUに対し
50〜100倍悪いGPGPU。そんなポジション。

従来のCPUと比べるしょぼい汎用性を持たせるがために、
ここ数年GPUとしての効率を悪化させている。本末転倒。

アムダールの法則が緩くDLPが活かせる分野、且つ、
エキスパートな人がソフトをゴリゴリカスタマイズすることを
従来から行っていたような分野にしか、居場所はないでしょう。

だったらワードやエクセル用のASICでも焼いてくれよｗｗｗ
そんな、汎用処理ごとに専用ハードが作れるならソフトウェア要りませんｗｗｗ

よく使う定型処理だがソフトでは効率が悪いところだけ専用ハードに任せ
プログラマビリティの必要なところを汎用化するのが最近のトレンドでしょ。

Intelが前々から注目してるレイトレーシングに特化したプロセッサを設計しようと思ったら
誰が考えても汎用プロセッサにワイドなSIMDユニット付けたような構成になるわけで、
ある意味でシンプルなx86＋ワイドベクトル×メニーコアというアプローチは無駄がない。

ラスタグラフィック用のパイプラインのほとんどはソフト的に実行される。
ベクタグラフィック化が進行すれば、いままでのグラフィックパイプラインは過去のものになるから
トランジスタを割くべきでないと判断したのよ。
どこのGPUメーカーも考えは同じで、Larrabeeはそれをより大胆にやってる。
まあ過渡期の実装には無駄のレッテルが貼られるがそれは仕方がない。

GPGPUについて。
今のNVIDIAやATIのGPGPUはプログラマブルシェーダ等のレンダリングパイプラインを使い回して
数にものを言わせてラスタグラフィック以外の何かをやってみようとしてはいるだけ。
はなから汎用処理の効率など考えた設計ではない。あるのは数の暴力だけだ。

Larrabeeはレイトレーシングや物理演算などのスループットコンピューティング用に設計されている。
目的がしっかりしてる。そこが強みだ。
なにより自己完結したプログラムを実行できる。現状GPGPUの性能はCPUに縛られることが多いが、
LarrabeeはメインCPUによる補助なしでベクトルとスカラを使いこなせる。


∴目的が解らない奴はIGPでも使ってろ

団子もIntelもレイトレ（笑）といっしょに沈没してくれや

>>437
低脳ＰＧ乙

汎用（CPU）と専用（ASIC）以外のよくわからん新しいものが出てきて怖いんだろ？
また勉強しなきゃいけねー、ﾒﾝﾄﾞｸｻｰ思ってるだけだろ？



最下層マな俺もそう思う

ﾗﾗﾍﾞｰもｸﾞﾌﾟｸﾞﾋﾟｭも(ﾟ�听)ｲﾗﾈ

> 例えばH.264エンコードという用途で考えると、
> Performance/Wattが専用チップに対し200倍悪いCPUに対し
> 50〜100倍悪いGPGPU。そんなポジション。

フィルタを噛ませない素エンコなら言い分は間違ってないが
一般ユーザーは柔軟性を求めてるわけだ。

Cellを動画用にチューンしたSpursEngineだってさ、
たとえば1280x720×32bitカラーの1フレームは4MB程度だが、
SPUのLSは1コアあたり256KBしかないから、一部しか収まらないんだよね。
高品位な仕上げをしようと思ったら、時間をかければできるけど
専用ハードウェアの足を引っ張ることになる。

いくら時間がかかっても専用ハードじゃなしにCPUでエンコするのは
画質やカスタマビリティを気にするからだ。
そう言う人には結局専用ハードなんて用意しても無駄なんだよ。

GPGPU関連のスレ見てみればいい。画質をかなぐり捨てて速度だけを追い求めたエンコーダの評価たるや・・・

>>439
ハリウッド映画のSFXシーンって殆どレイトレなのも知らないお前はリアルでタイタニックな人生だな
模型とマット絵でも使ってると思ったか？

使ってるのは模型とマット絵とラジオシティだよ

Larrabeeっていつ発売なの？
2009年の終わり~2010年の初めの予定だったと思うから、
もうそろそろ情報が出てきてもいいよね？

ラジオシティも計算結果の再利用ができるので比較的Larrabee有利な問題だが
ゲームでのリアルタイム処理には不向きだな

もう評価は始まっているがNDAで縛っている
という状況だと思われ

>>444

Intelの単体ゲーミングGPUが2007年秋頃に登場
http://techreport.com/discussions.x/10549

Intelの単体VGA(Larrabee)は2008年前半に登場し
2008年の単体VGA総出荷量の20〜30%を占める、価格は$300以下
http://www.digitimes.com/mobos/a20070606VL207.html
http://www.fudzilla.com/index.php?option=com_content&task=view&id=2469&Itemid=1
http://www.fudzilla.com/index.php?option=com_content&task=view&id=2470&Itemid=1

初めから幻だったのさ

全部Intelの公式情報じゃなくて腐れルーマーの妄想じゃねーか

> Intelの単体ゲーミングGPUが2007年秋頃に登場

45nmプロセスのローンチ時期としては正しいがLarrabeeがIntelの45nm最初のプロセッサになるという妄想が外れただけだろ


> Intelの単体VGA(Larrabee)は2008年前半に登場し
> 2008年の単体VGA総出荷量の20〜30%を占める、価格は$300以下

これも同じく妄想。45nm Core 2 Duoの情報と近藤してねーか？

>>437
＞アムダールの法則が緩くDLPが活かせる分野、且つ、
＞エキスパートな人がソフトをゴリゴリカスタマイズすることを
＞従来から行っていたような分野にしか、居場所はないでしょう。
うむ

汎用計算でのGPU利用が本格化、C言語開発環境が普及を後押し
http://www.ednjapan.com/issue/2008/04/u3eqp3000001u3tm.html
東大の研究者が医療現場でのNVIDIA Tesla採用の実例を紹介
〜「CPUのみでは実現不可能」だった医療向けGPGPUシステム
http://pc.watch.impress.co.jp/docs/2008/0724/nvidia.htm
世界初のGPUスパコン！ 東工大のTSUBAME 1.2が公開
http://ascii.jp/elem/000/000/194/194166/


一方Larrabeeには、底辺土方でも使いこなせる魔法があるのか
気になるところだけど、13億かかるとか、ソフト開発で
Intelの人的支援が必要だとか、なんだかんだで大変そう
http://pc11.2ch.net/test/read.cgi/jisaku/1233047752/154
http://pc11.2ch.net/test/read.cgi/jisaku/1233047752/161

一流大学卒の団子さんが、先陣をきって道を切り開いてくれるのをおとなしく待つわ

nv厨乙としか言いようがない

東大や東工大が変態アーキテクチャを大量導入するのは、それは国立だからさ。
営利のために動いてないからさ。お国の金で研究する。金は上から振ってくる。だから、実用性を求めていない。
てか、王道アーキをテーマに論文書いても面白くないだろ？

逆に、スタンフォードやMIT, CaltechがTeslaみたいなもの大量導入したら引くわ。
米国の一流大学の研究費はほとんど企業からの受託研究だ。日本の大学の校費や科研費のようなシステムがない。

合理的な反面、利益ばかりを求めるので基礎研究があまり育たない。
だから欧州の国立大学出身の有名教授を金で引っ張ってくるのさ。

>>452
パチパチ
その通りだw　良いぞ眉毛

>>450
LarrabeeはGPUとして使う分には過去の資産が使えるだろ？
IntelがGPGPUを目指してるとも思えないし。（そっちは＋SIMD分で事足りるというべきか）
IPを自分とこで持つという意味でも既存のチップ内蔵グラフィックの延長でしかないんじゃないかと。

どうも団子さんの意見はベンダの都合(ついでに、そっち方面に操られている後藤記事やら
腐れルーマー)に引っ掛けられているような気がします。
ユーザーサイドから見たGPGPUとは、『現状で最も廉価にメモリ帯域幅を稼げる部品の応用』
というだけの話ではないでしょうか？

逆に言えば、メモリ帯域に対する投資を回収できるのがGPU市場というだけの話で、将来この
分野がGPU以外にも広がることを期待しながら、確実に飯の種になるこの市場を奪い合っている
というだけかと…
Intelが新規参入のための武器として投入したLarrabeeの設計も、あまりにGPU用途に傾倒しすぎ
ているという感もあります。

> LarrabeeはGPUとして使う分には過去の資産が使えるだろ？

Windows 7のAPIからラスタグラフィックのAPIがレガシーサポートになります。
WindowsXPまで向けに組まれたWindowsアプリの殆ど全部ですね。
パラダイムシフトの震源はどうやらMSのようです。

旧いAPIを整理しソフト屋に新技術への移行を促してくれるのはIntelとしても
新しい方法を売り込む機会が多くなるので大歓迎といったところでしょうか。

実のところIntelは古い（＝要求スペック基準の低い）アプリでの性能はゲームも含め、あまり重視してません。
何百fpsとか出ても意味ないでしょ？
直近の従来GPUパイプライン向けのソフトは苦手かも知れない。
たとえばCrysisなんかは最高設定ではきついかもしれない。


> IntelがGPGPUを目指してるとも思えないし。（そっちは＋SIMD分で事足りるというべきか）
> IPを自分とこで持つという意味でも既存のチップ内蔵グラフィックの延長でしかないんじゃないかと。

OpenCL対応を表明する一方で、Ctという言語処理系を用意しててだな。
SSE, AVX, Larrabeeのマルチコア・メニーコアに対応したコードを
C++程度の知識さえあれば簡単に書けるようになるフレームワークです。

IntelのCtはGPGPUの標準を狙ってるわけではない。
汎用CPUのCore系列とスループット志向のLarrabee系列で同じx86ベースの中間コードを実行できるようにして
囲い込み、GPGPU市場を壊滅させるのが目的。
壊滅させるも何もビジネスプラットフォームとして最初から育ってませんけどね。

ゲームにおけるCPUの重要性を訴えるインテル
http://game.watch.impress.co.jp/docs/20060727/intel.htm
http://www.4gamer.net/games/043/G004345/20081118031/

ビジュアルコンピューティングや
ゲームにおけるGPUの重要性を訴えるNVIDIA
http://www.4gamer.net/games/033/G003314/20080415037/
http://japan.cnet.com/news/ent/story/0,2000056022,20371249,00.htm

LarrabeeでGPGPUが不要になると訴えるインテル
http://www.4gamer.net/news/history/2007.04/20070420195746detail.html
http://pc.watch.impress.co.jp/docs/2007/1011/kaigai392.htm

どこもかしこも魔法の聖杯を求めて必死でつね
今のところ実が伴っているようには見えませんが

団子さん、純粋に質問なんだけど、今の映画のCGってレイトレなんですかね？
最近、その手の情報をウォッチしてないんだけど、ちょっと前のレンダーマン
なんかはスキャンライン法だったような覚えがあったんだけど。
ラジオシティなんかも時間がかかりすぎるからILMなんかもアンビエントオクリュージョン
使ってたという話を聞いた覚えがあるんだけど。アンビエントオクリュージョン
ならGPUでリアルタイムで処理可能ですよね。

更に>>374の"Larrabee in PS4"の件の続報。ArsTechnicaがSCEAからもらったコメントは
>>380より若干トーンが低くなって「ノーコメント」とのことです。
http://arstechnica.com/gaming/news/2009/02/intel-is-shooting-for-playstation-4-but-has-it-scored.ars
　　---------------------
　　"We do not comment on rumors and speculations. Our utmost priority is to further increase
　　the installed base for PS3 and PSP, with more new and exciting entertainment and services
　　(game/non-game and package/network)," a Sony spokesperson told Ars. "PS3 is still in its
　　third year from launch and it is too premature to talk about the next-generation home platform.
　　At this time, nothing concrete has been decided."
　　---------------------
なお、同記事でJohn "Hannibal "Stokes氏はプログラミング・パラダイムの変化が必要であるという点で
LarrabeeとCELL/B.E.は全く変わらないと述べています。
　　---------------------
　　The same things that make Cell hard to program will also plague Larrabee. The programming
　　problems that come with the many-core paradigm—a paradigm that both Cell and Larrabee
　　fit under—are fundamental, algorithm-level design problems that are essentially ISA-indifferent.
　　(Yes, this is a shift from my previous "x86 will own the GPU stance.")
　　---------------------

>>458
会社にもよるでしょ。
コストはかかるけど大きな収益のある会社ならレンダリング時間短縮のために機材費注ぎ込んでくる。
レイトレーシングなんかはクラスタリングが容易だしね。
水や金属の表現なんかが綺麗だと思ったらたいがいレイトレーシングとかラジオシティ使ってると
考えていいんじゃね？
最近のFFとか。


映画やゲームCGの制作会社がトップ500にあがる時代がくるかもしれん。
それだけLarrabeeのインパクトはでかい。

>>459
larrabeeの消費電力ってどれくらいよ
高級チップコンデンサやら8層基板やら高品質500WPSUやらまたやるのか？
タダでもイラネーだろ

大丈夫、PCIe補助電源もついてないようなクソ電源じゃそもそも対応しないだろう
（コア数減らせば別だろうが

Intel版のSpursEngineですね。分かります。

みんながみんな頭が良いわけじゃない
となると誰かが書いた早いコードが動く石が勝つ
ニッチであればなおさらそうだろう。
もっとずっとニッチだったらコードを書き直すかも知れないけども
CellはすでにPS3に乗ってて嫌でも使わないといけない人がいるから
ソフトウェア資産を増やさないといけないんだろうなとか勝手に思う
素人の戯れ言すまん

コンシューマーというかゲーム機に関して言うと、もうシコシコとプログラムを書くのじゃなく
ゲームエンジン上でスクリプトを設定したり統合ツールでデータ作成する感じになって行く
と思われ。

その方面では任天堂が出遅れているな。尤もまた独自路線で行くのかもしれないけど。

出遅れてると思う根拠は？

ところでやってくれたよ任天堂。
半導体業界が低迷する中、景気のいい話だのう


任天堂、京都に新研究拠点　128億円で土地購入

任天堂が家庭用ゲームの新しい研究拠点を京都市に建設する方針が明らかになった。
昨年末に128億円を投じて京都市南区の現本社近くに約4万平方メートルの土地を取得した。
世界的なゲーム需要拡大に伴い、ゲームのハード・ソフトの新たな開発拠点にする考え。
　
具体的な建設時期は未定という。任天堂は開発人員の増加に伴い、2000年に
京都市東山区から現本社に移転。旧本社を「京都リサーチセンター」とし、
新旧本社の2拠点に開発部門を置いてきた。
　据え置き型ゲーム機「Ｗｉｉ（ウィー）」と携帯型の「ニンテンドーＤＳ」が
世界的に好調な販売を続けていることから、開発拠点が手狭になっていた。
開発部門を1カ所に集約して効率化することなどを検討している。
http://www.nikkei.co.jp/news/main/20090210AT1D1000K10022009.html




あと任天堂って、土地は提供するから市内に「任天堂ランド」をつくってくれって京都市に依頼されてるらしいね。
ギャルアニメの登場人物を名誉市民にする自治体もあるくらいだし
そのくらい必死になるわな。

そのうち西宮市が涼宮ハルヒを名誉市民に・・・げふげふ

根拠も何もHD環境でのゲーム開発してないよ？
HDゲーム制作で楽をするには相応のマシンパワーとメモリを必要とし
当然ハード単体のコストも上昇する。任天堂が絶対やらないことでしょ。

それにもうハイパフォーマンス路線が最大の売りにはならないのはWiiが
証明してしまっているからね。無理に泥試合に参加する必要はないと思う。

至言

ttp://www.youtube.com/watch?v=RjT6p4uulQQ
任天堂社長　山内氏　発言

考えてみりゃ、ゲーム表示もあと数年で飽和というか必要な性能の上限に達してしまうわな
レイトレだとかラジオシティだとかをリアルタイムでやるならもっと必要だけど
そこまでしたリアルな表現にあったモデリングやモーション設定とかのコスト考えると
ゲーム界全体でメカとか建物、人物のデータ共有化とかしないと元とれなくなっていきそうだし

表示もHDくらいが当面の限界だろうし、どうするのかねえ。
物理演算とかに性能を振るっていっても、そんなの必要としないゲームが大半だしさ

つ バーチャルボーイ

勘違いしてるようだけどHD（笑）なんてSDとの違いは解像度だけですよ？
解像度が変わろうと表示方法が根本から変わるわけではない。
一方で、たとえばラスタレンダからレイトレーシングは何もかもが変わる。

＞ゲームエンジン上でスクリプトを設定したり統合ツールでデータ作成する感じになって行く
＞と思われ。

こんなのDOSとか98時代のエロゲ屋ですらやってたことですけど。

むしろPS3なんかのほうが描画能力を引き上げるためにアセンブラでガリガリ書いて
生産性を上げるのと正反対の労力を要求するようにしか見えないんですが。

全部アセンブリで書くわけじゃないからいつもどおりじゃね？

まーたダンゴの知ったかぶりかw

>>472
解像度を上げるとあらが目立つから細かいところも作りこまないといけないのよね。
いつも通りじゃ採算取れません。

たとえば去年世界で一番売れたゲームはWiiのマリオカートなんだけど、
これより車やサーキットのディティールや制動を作りこんだゲームなんていくらでもあるでしょ
でもそれはゲームの本質じゃない。

所詮はエンターテイメント産業だからね。割りきりのバランスのとれない人は馬鹿をみる。

それは最適化というよりデザイナーの分野なのだが。

分野が違う！でビジネスは成立しないですから。
PC業界でノートがデスクトップに取って代わられたように
ゲームも小さいものが大きいものを制する時代に突入したなと。

PS3はアセンブラでガンガン書くのもあるが、
現在提供されてるSDKだとSPU簡易言語が用意されていて、
マクロ的に使えるけど。

そもそもインラインアセンブラ、結局SIMDやるんなら避けて通れなくね？

コストかけたくなくてそこそこのものを出したいなら
PHYRE ENGINEでもつかってればええし。

PS3とか3DOとかでもわかるように、ゲーム機は売れる値段に上限があるっぽいとこへ
さらにゲームも2~3万とかしたら買わないだろう。で、ほとんどのソフトはドラクエの
半分も売れない……費用の回収考えたらもうグラフィックの表現は上限にきてるのかもしれないね

そういうのはPCエンジンの頃から同じことが言われている

作業量と人件費と景気が比べ物にならないだろ

技術の進歩でボタン一つで出来るようになった分野も、
価格が100分の1になった分野もあるんで、
単純比較すると毎回繰り返されてきた
容量つかいきれるわけない、とかグラフィックがどうのとか
いい始める。

今日も1バイト単位で容量を削る仕事が始まるお（AA略
http://shirayuki.saiin.net/~crown/html/dqs.html

> * 圧縮の手法を簡単に説明すると「山山山山山山樹樹山山山山」という地形があった場合。
> * そのままだと１２マスのデータが必要だが、それを「山６樹２山４」といった形で表記する。
> * この手法はシンプルだが広大な海のあるRPGのフィールドデータではかなり効果的。
> * ファミコンの性能だともっと複雑な圧縮を採用すると処理速度的につらい予感。
あれランレングス圧縮してたのか！

感動した！

>>482
量産効果の期待出来る分野とアナクロな部分を比較してどーする。
人件費無視出来るなら何処の工業製品も中国や東南アジアに進出しないし
アウトソーシングでインドとかのハイテク産業に頼ったりしないよ。

たとえば富豪的プログラミングができればいいんだけど、
PS3はどこそこ尖ってて工夫してやらないとﾓﾉが作れないだろ
性能を引き出すのに10年かかるハードだって平井自ら言ってるし。

ランレングス圧縮なんて当時あたりまえの手法だったろ。なに言ってんだ？
富豪的プログラミングだったらPHYREがあるって先に言ってあるし。

>>485
意味がわからんのだが、
技術進歩でボタン一発でできたり100分の1のコストになった分野と
中国と東南アジアでの人件費がなんの関係があるんだ？
ゲームソフト制作で半導体製造でもしてるんか？

>>487
どこでダウンロードできるの？

XNAとどっちがエロい？

まあPhyre Engineでもなんでもいいが
出すの2年遅かったな。

役に立たない集団だなSCEって。

>>489
エロさでいうとバンバン落ちるEclipseに敵うものはない。

ちなみにPhyre Engineは2007年に既にデベロッパーにリリースされてる。

それはPSSGじゃねーの？
つーか360のソフト開発対応した時点で既に負けてるやないですか。

Intelは3DNowに対応しなかったけど、同じ理屈。

PSSGってPhyreの基幹エンジンなんだけど。
それと、良く分からないんだがなんで360がでてくんの？
アセンブリゴリゴリって話だったと思うけど。

ちなみに360だってフルアセンブラでやってるって言ってた
メーカーあるぜ。
ライデンファイターズエイシズかな。

PhyreEngineって360とPCとのマルチ開発に対応してるでしょ？
競合機種の開発に対応するってどうなのよ？

たとえるなら任天堂が64やゲームキューブ時代にプレステにマリオ出すようなモンでしょ。

対応しているのではなく、結果的に出来る、というだけで。
360用のモードがあるわけでもなく、最適化されているわけでもない。
あくまでCellとRSXに最適化されているのがデフォルトであるんだが。

そんで、アセンブラゴリゴリって話はなかったことになったの？

どっちでもいいね。
SPE使わなきゃシオレスト戦記みたいな昔のPCゲーみたいな低予算タイトルくらいなら出せるのは知ってるし。

age

PhyreはSPE使うようになってるんだが、団子の半可通具合がすごいな。

本題は、スクリプト使えばWiiより低予算タイトルが作れるって話だろ？
同人ゲームクォリティでがんばってくださいとしか

予算はそこまで減らせないと思うがナー…

そんな話過去ログみてもないぜ。

起点はあくまで>>465

>>503
それのどこがWiiより低予算って読み取れるんだ？

吉里吉里とかのスクリプト使った同人ゲームの開発の話にしか見えないんだが。

どこをどう読んだらそう脳内で生成できるのか聞きたい。

そのくらい現実を理解してないって話だよ。
エロゲですら老舗どころは1枚絵の高速切替にSSEを駆使したりとか並々ならぬ努力をしてるのに

現実を理解していない以前に、どこにもwiiより低予算だの同人ゲームだの書いてないんだが。
スクリプト書いたり統合ツール使ったりとかいう話だろ。
まさに

最近の団子はコミュニケーション能力の劣化がひどい

＞スクリプト書いたり統合ツール使ったりとかいう話だろ。

同人ゲームの製作工程との違いを教えて。

まさにPhyreエンジンに乗っかってる機能なんだけど。
SPE上で動作するVMで動くスクリプトツールだってあるぞ。
例に出している一枚絵の切り替えはスクリプトだし。

解釈が致命的におかしいぜそれ。

要するに同人ゲーム用ツールなんだね
コミケで売ったら良いんじゃないの？

どうして書いてないことを脳内で生成して勝手に解釈して暴走するんだ？
聞けば済むことじゃないか。

新人だってそんなにアホじゃないぜ。

悪いけど茶化す気しかない

更に言うけどそれってたとえばマリオカートWiiより売れるソフト作れますか？
いくら生産性が高くてもマーケットがなければどうにもならない。

今時スクリプトエンジンを使わないRPGやADVもないけどな。
村人一人一人にスペシャルなプログラミングしてるとでも思ってるのかな。

>>514
>>471で生産性を上げろといって、そういう試みがあるって指摘されたら赤面して
生産性なんか関係ないって主張を変えるのは恥ずかしくない？
それとも自分の発言すら記憶できないほどもうろくしたか？

尚更>>645の理屈はおかしいな。
ドラクエは一番遅れてるハードに参入したのですか？

>>516
悪いけどPS3がビジネスとして成功してないのは生産性だけじゃないと思っている。

マーケットって1か0って世界じゃないからさ。マリオカート以下しか売れないからそれ以外の
ゲームは作るのを止めるって話しにはならんよね。それなりに儲かるように効率的な開発環境は
求められているわけ。

ゲームのマーケットって開発のしやすさ云々だけじゃなくてインストールベースで決まるでしょ？
PS2はまさに数の力でドリキャスやゲームキューブを圧倒した。
それこそ有力タイトルが出るかどうかでも

x86もレガシーで生きながらえてきた。
ソフトのないCPUなんてタダのゴミです。

んで、当初団子が主張していたようなアセンブラゴリゴリってのは
やりたくないならマルチもいけそうな環境がちゃんとある。
むしろPXだってアセンブラで書いてるところもあり、
それはやりたきゃやれって話に過ぎない。

そのあたりを覆されたら、マリオカートだの言い出す始末。
だったらPCゲーも必要ないし、PSPも360もなにも必要ない。
でも360でも開発できるでしょとか都合の良いときだけ
360を持ち出したりと意味がわからん。

君を茶化したくて仕方ない。不愉快なら消えてくれって構わない。

書いてないことを脳内で生成して指摘され、反論できなくなったから
マーケットとかマリオカートとか言い出し、悔し紛れに茶化したくてしたかないって
捨て台詞しか吐けないのは惨めだな。

じゃあハッキリ言ってやるよ
PS3って売れてないじゃんｗ
任天堂とMSくらいしか生き残らないんじゃね？

細々とH/Wを作るなんてことはもうできないってことはセガが証明したからね
まぁx86が生き残ってきたのはバイナリ互換性という幻想があったからだし

＞指摘されたら赤面して
これはあくまで君の脳内妄想だねｗｗ
君がそうなのかな

>>524
それがどうかした？

んで、Wiiより低予算なんてダレが書いてるの？
日本語読めてる？

>>525
幻想っていうより実際それがビジネス上重要だったやないですか。
Windows NTもいろんなCPUに対応したけど結局x86しか残らなかった。
x86でもDOS/Vが残り98は消えていった

バイナリ互換切り捨ててもついていったのはマカーくらいしかいない。

当初主張していた生産性はなかったことになりました。

>>527
読む気なら無い。っていうか読んでも役に立たないし
俺も君を不愉快にさせる方法ことしか言ってないと思う。

読む気ならないんじゃなくて、読めなかったけど強がってるだけでしょ。

>>529
売れないものを生産しても意味がないという意味での生産性は重要だね。
マイナーハードはコストに対するリターンが少ないじゃないですか。

91%のソフトが一万本未満しか売れてないWiiで
生産性がどうのも無いような気がする。

どうでもいいけどスレチだよゲハ行けゲハ。

>>532
それは営業利益の分野なんだが、一般教養も無いのか？

>>533
そうだね。クソゲー欲しくないし。

>>534
ところでどこの会社の人？ｗｗｗ
零細は強がるねぇ

>>534
なに？ゲームソフト業界では品質の悪いソフトを量産することを生産性っていうのか？

同人以下のゲームしか作れないコンシューマゲーム屋さんは知らないだろうけど
ビジネスソフト業界では生産性は、そのソフト自体の商品力は大前提ですよ。
売れなければ無いのと同じことです。
売れる前提の元での低コストの追求ですよ

おいでてこい零細下請

>>528
Itaniumも死に筋になったしね
ただ、一過性のゲームコンソールとPCは少々事情が違うのでは
そじゃないとPS2→PS3やxboxでISAを変えた理由が異なる

PS3でも一万本前後で利益出してるソフトがあったはず。

ビジネスソフトとは違ってゲームソフトは刺激物だからね
同じ画面素材を使い回すとして、ユーザーが使い慣れたインターフェイスに快適さを感じるのが前者なら
使い回しの手抜きだと不快感を覚えるのが後者。

ほどほどに仕切り直しするのが丁度いい。

ふーん、刺激物ね
実に興味深い
グレアの単体液晶モニタが売れてしまう理由がなんとなくわかった
CPUが同じISAをサポートしても、OSが替わればまたテストは必要になるんだけどね
大抵はword、excelとSQLServer、ミドルが動けばいいってところなんだが

一回もまともに反論できなかったのに、居なくなった途端強気になる団子

Wiiより低予算ってダレも言って無いのに
脳内解釈して、一般教養が無いことも露呈したあげく
零細企業って捨て台詞。

こんな低脳じゃろくなロジック組めないだろうな。
母国語での論理思考がまるで出来てない。

ダンゴの頭が悪いことなんてこのスレじゃさんざん既出なのに何をいまさら。

「任天堂は出遅れてる」って言ってるんだから相対論だろ
Wiiより低コストで作れるのは最低限だろ


Wiiの平均より低コストで作ったソフトはどんなのがありますか？

＞Wiiより低予算ってダレも言って無いのに

↓こいつが言ってる

465 ：Socket774 [↓] ：2009/02/10(火) 22:22:50 ID:1/jiaIZ7
コンシューマーというかゲーム機に関して言うと、もうシコシコとプログラムを書くのじゃなく
ゲームエンジン上でスクリプトを設定したり統合ツールでデータ作成する感じになって行く
と思われ。

その方面では任天堂が出遅れているな。尤もまた独自路線で行くのかもしれないけど。

ゲームの開発費がよほど一流の人間でも起用しない限り単純人月換算なのは知ってるよ。
生産性はそのまんま予算に直結する。

それのどこにWiiより低予算と書いてあるのか、どこをどう読み取るとそうなるのか。
書いてないことは妄想で補いましょうと学校で教わったのかな。
頭悪すぎるだろこれ。

ましてゲーム業界なんて専門学校卒が働く場だろ？
ID:oT8Hu4R+も含めて

>>549
君の専門学校では基本的な論理的考察を教えてくれなかったみたいだね

書いてないことを妄想で補うのは論理的思考じゃないけど、
頭悪すぎてそんなこともわからないようだ。

ツールやプラグイン作るようなエリートは専門学校卒では厳しいかもな
ヲレの甥は面接でハケーンしたバグの数で中途採用してもらったと言っていたがｗ

＞ツールやプラグイン作るようなエリート

ぷぷぷぷぷぷ
腹いてぇｗｗｗｗｗｗｗｗｗｗ
典型的な専門卒の仕事じゃん


プログラマーにエリートなんていません。
プログラミングができても優秀な人間は研究開発職になります。
下っ端の仕事です。

そーかなー
数式からコードに落とすのって結構しんどくない？

学長賞とって■に面接に行ったやつは、うちでは研究やってないって暴言吐かれたみたい
当然落ちてD取りにドイツに行った　外人の指導教授と一緒に
他のかなりデキたヤシは外資系のツール会社に行った　すぐそこは別の会社に買収されたが
まぁ貴賎なしっていうしさ

>>554

R&Dの書くコードはだいたいクソだからなぁ。
マルチスレッドすら理解してない事が多い。

式を応用するんじゃなくて、考えるのが真の知的稼業でしょ。
数式を落とし込むのは別にエリート（笑）様の仕事じゃないよ。
機械とかアナログ制御なんかのプログラマーはみんな当たり前に波動方程式とか扱ってる。

それに比べればゲームなんてしょせん単精度の有効桁十数ビットで済むような近似だし。
昔ゲーム屋でバイトしてたときに複数のファイルをディレクトリ階層ごと1ファイルに固めて簡易暗号化するツールと
ファイルストリーム用APIをこさえたことあったけど、あれこそまさに学生バイトの片手間仕事だったな。
やりがいも感じない。

まあなんにせよゲーム屋でエリート（笑）はないでしょ。給料安いし。
小学生時代にゲームに感動してゲーム業界目指してきましたなんて馬鹿が大量に供給されるから
安い労働市場に成り下がってる。

それに比べれば制御エンジニアなんかこの不景気ですら慢性的な需要過多。
RT-Linuxなんかで出来るフリーランスエンジニアなら月200くらいいくそうな。
ゲーム業界じゃ個人レベルでも任天堂すらむりだな。

で、自分は？

団子は携帯土方志望なの？

もちろん歯車にすぎないが、ゲーム屋は笑うしかない。

俺が個人でやってるサイトにごくたまにSQEXとかNBGIドメインのアクセスあるけど
Googleのリファラで何調べてたかわかる。
奴らも所詮他人のコードのコピペでやってるんだなと思うよ。

エリートとかｗｗｗ

>>559
最近の携帯ってｼﾝﾋﾞｱﾝじゃね？

RTLinux云々はよく取引する小さい会社の社長さんの受け売り。
遊びすぎたんで寝るわｗｗｗｗ

最近の団子は負けてばっか

おはよう
自分のことをエリートなんて思い込む尊大な人間は一等賞あげちゃいますー☆

>>460の知ったかっぷりが凄いよねー
ラジオシティをいまだに使ってるプロダクションなんて、あるのかな…

＞ラジオシティをいまだに使ってるプロダクションなんて、あるのかな…

知ったかぶり乙ｗｗｗ　収束判定を厳密にやればずっと先まで使える方法ですよ。
ハリウッドも基本レイトレ＋ラジオシティですね。
最近のピクサーやドリームワークスの映画の評論サイトでも見てればこんな恥ずかしいとは言えません。

IDまた変わるのかなエリート君は

まあアフォはフォトンマッピングのほうが綺麗で速いとかいうんだろうけど
特性が別だから相互補完的な技術だしー

>>565
知ったか乙。一生メッシュ分割してフォームファクタ焼き付けてろ。

ちなみに「ラジオシティ」とか「フォトンマッピング」なんて単語が出た時点で終わってる。
現代の、髪の毛一本一本をモデリングするレベルのプロダクションCGで
ラジオシティなんて絶滅した手法を使ってる会社は存在しねーよ。

前からずっと思ってたけど、団子ってワナビーだよね。
耳年増というか、単語だけ聞いて知った気になってる。

＞現代の、髪の毛一本一本をモデリングするレベルのプロダクションCGで

なんで唐突に髪の毛の話になったんだろう？
絶滅？勝手にさせないでくださいｗｗｗ

相互補完的な技術だっていってるのに。
どこの世界のプロダクションだよ
馬鹿すぎるぞエリートくん

半透明テクスチャは負荷が大きいからって言うんだろ？
髪の毛みたいなのは実用上ポストプロセスが常道でしょ

別にID変えてなんかないですよ

映画のCGで、毛を半透明メッシュにはしないなぁ。

なんで知らないことをさも知ってるかのように振舞うのかな？
PSSGがPhyreEngineになったことも知らなかったのに。

ハリウッドの大御所がレイトレーシング＋ラジオシティを使ってないソースを提示できたら
エリート君の勝ちだ。


まあ顔真っ赤にせずSIGGRAPH　2008のレポートでも読んでみることを薦める。
髪の毛をどうやってレンダリングしてるかちゃんと最新の方法論が紹介されてる。

髪の毛にレイトレやラジオシティを使ってないってのはまあ正解だけど
髪の毛だけのレンダリングのためにそれ以外の無機物の陰影のクオリティまで犠牲に出来ないよ。

ちなみにラジオシティが使えない理由は
diffuseで静物しか扱えないから。

SIG2008はLAのコンベンションセンターだろ？フルカンファで行ってきたぜ。
hairyの話は出てたけど、まだまだ実用フェイズには遠いなあれは。
実測結果を要求しすぎだし、アーティストコントロールしにくいし、
何よりリソースを食いすぎだ。2種類どっちの手法もな。

883 名前： ,,・´∀｀・,,）っ-●◎○ [sage] 投稿日： 2009/01/04(日) 00:36:55 ID:Rl/DixMx
>>880
IntelのそれとRISCのそれでは、実装方法も抱える問題も別だから単純にイコールでは結べないよ。
ただx86においてはFuture Fileを用いた予約機構がフォワーディングネットワークに相当する
ショートカット機構と考えて差し支えないと思う

ちなみにSIGGRAPH2008のFFPVの時のCMネタ3回はすげー面白かった。
あの研究室はaccept多すぎだろう。

おいでてこいワナビー

ttp://upload.wikimedia.org/wikipedia/commons/f/f7/Bennetwallaby.jpg

団子さんは今あれですか、顔真っ赤にして
「FFPVって何だろ！FFのPV公開してたのかな!?」
とか検索してる感じですか？

pixarやdreamworksみたいな大手の3Dアニメプロダクションだと同じレイトレやラジオでも
市販のCGツールみたいな教科書通りの公式じゃなしに独自に組んだソフトを使ってる。
実写ベースなら髪以前に昔ながらの青シートバックで別撮りしてプリレンダ背景とコラが主流。

それ以前にレンダリング対象が精巧な人体中心か金属や硝子などの無機物中心かで方法論は変わる。
論じる対象がずれてるからはっきり言って不毛。

おお、団子のID変更が見られるとは思わなかったよ。

--
442 名前：,,・´∀｀・,,）っ-○◎●[sage] 投稿日：2009/02/08(日) 13:54:15 ID:bDqzIbh7
>>439
ハリウッド映画のSFXシーンって殆どレイトレなのも知らないお前はリアルでタイタニックな人生だな
模型とマット絵でも使ってると思ったか？
--

この辺の知ったかぶりっぷりとか、もうね。アレですよね。

ところでCPUはどうなったんだ？

> 583 名前：Socket774 投稿日：2008/08/25(月) 00:28:43 ID:013nEpHH
> ダンゴ：火病
> MACｦﾀ：自爆
> 名無し：行方不明
>
> いつもの流れか

MACｦﾀがいないけど結局いつもの流れだな

ダンゴはｹﾞﾊにもあらわれて敗走してたw

自作板に干渉する前からファビョって敗走を繰り返してた。
ついでにネトナン失敗も。

お客さんとこに話しに行って帰ってきたと思ったら平日日中から相変わらず発狂してますなぁｗ
勤め人を装うならせめて非常識な時間帯に連続投稿しないくらいの思慮くらいはしたらどうですか？


自称エリートくんは人体モデリングだけしか想定してないようですけど、そもそも前提がおかしいのですよ。
全ての法学部生が司法試験を受けるわけではないように、人体だけがCGではありません。
描画対象が静体か動体かだけでも最適な手法は変わります。

高層ビルや航空機に髪の毛なんて生えてませんし、建物にはモーション自体がありません。
動作がないものってのはデータ再利用性があるので大域拡散反射はパフォーマンス的にも十分有効ですよ。

ちょっと着替えてまた出かけます

"大域拡散反射" に一致する日本語のページ 4 件中 1 - 4 件目 (0.35 秒)

知ったかぶりはもう十分。
フォトンマップとラジオシティが違うものだと思ってる時点で話にならん。
KajiyaのRendering方程式からやり直せよ。

ちなみに海外出張中でちょうど真昼間。

ラジオシティの最悪なところは、
いわゆる"The world is diffuse."近似なんだよな。
鏡面をまっとうに扱えない時点で死んでいる。

大域はglobalの訳語だよ。まあそのまんまだけど。


＞ちなみに海外出張中でちょうど真昼間。

俺が来るまでずっと2chに貼り付いてたんだねｗｗｗ
もういいよワナビーくんは

相互補完的に組み合わせて使えばいいって言ってるじゃん

【ビルに髪の毛なんて生えてませんよ】

ちなみに"global diffuse reflection"なんて単語も存在しないんで…
普通は「大域照明」か「グローバルイルミネーション」て言いますよね。
lambert限定な手法に価値はないんだよ。もう。

ビルに髪の毛が生えてるシーンをレンダリングしたいって言われたらどうすんの？
アーティストに「それは想定してないんで…」って泣きつくのか？

「ごくまれな例を取り上げる」は詭弁の○○条
CGなんて俺の生業ではないので「あり得ない例を持ち出す」にも該当かな？
たまに仕事でOpenGLやOpenGLくらいはやるけどゲームとは別分野の話

デザイナーはWebデザイナーくらいしかいないかな？

○たまに仕事でOpenGLやDirectXくらいはやるけど

たぶん実際に発注出す人はいないけど、ビルに毛が生えている場面は人間の想像力の範疇内であって、
可能性はゼロではないと思うのだが。

でも実際発注されたら多少クオリティ下げるなり処理時間かけるなりして実現するんだろう。

？？ ５：資料を示さず自論が支持されていると思わせる
「映画のSFXはレイトレでやってんだよ！」

？？ ６：一見関係ありそうで関係ない話を始める
「全ての法学部生が司法試験を受けるわけではないように、人体だけがCGではありません。」

？？ ８：知能障害を起こす
「CGなんて俺の生業ではない」

？？ ９：自分の見解を述べずに人格批判をする
？？ 11：レッテル貼りをする
「自称エリートくん」「ワナビー君」

？？ 14：細かい部分のミスを指摘し相手を無知と認識させる
「なんで唐突に髪の毛の話になったんだろう？」

？？ 15：新しい概念が全て正しいのだとミスリードする
「知ったかぶり乙ｗｗｗ　収束判定を厳密にやればずっと先まで使える方法ですよ。
ハリウッドも基本レイトレ＋ラジオシティですね。
最近のピクサーやドリームワークスの映画の評論サイトでも見てればこんな恥ずかしいとは言えません。」

あとこれもなんか当てはまってる気がするよー

ラベリング型：発言内容を問うのではなく相手の姿勢そのものをレッテル貼り（ラベリング）することで、議論を一方的に誘導しようとする。
攻撃型：反論が目的であるかの如く、とにかく反論する。多くは言葉尻にのみ反応する。
宗教型：常識・人権・学会などの権威に依存していて、ある程度話を詰めると思考停止状態になる。
侮蔑型：様々な理由をつけてひたすら相手を蔑む。根拠不明の優越感を持っている。
一般化型：特殊な意見や個人的な価値観を敵性派閥全員が主張しているかのように一般化する。

一つの方法だけに偏執的に拘るのはSIerとしては失格だな
臨機応変に使い分ければいい。

髪の毛が生えてるビルに適したアルゴリズムを使えばいいじゃない。
そんな希な例のために生えてないビルにまで生えてる時の方法を適用してメソッドの選択肢を狭める必要はない。

たまにビルに巨大なコンドームが被さることがリアルでありますが
巨大な髪の毛が垂れ下がったことは歴史上ありません。

っていうか、台風や竜巻でもこないとその髪の毛もそよぎませんね。力学上。

アーティスト「やっぱビルから毛生やしてわっさー！ってしたいんですけど」
○◎●「っていうか、台風や竜巻でもこないとその髪の毛もそよぎませんね。力学上。 」

アーティスト「いやいや、演出的にそれじゃ困ります」
○◎●「巨大な髪の毛が垂れ下がったことは歴史上ありません。」

んで、GMT+5前後（という脳内設定）かねｗｗｗ

まあいいわ、出かける

アーティスト（笑）と仕事することはないからね。
俺が判断する立場なら、他を当たってくれって言うだろう。

むしろゲーム屋として判断しなきゃならないのは「毛の生えたビル」の表現には商業性があるかどうかだ。
たとえばマリオカートより売れるの？

この程度の知識しかないんだから、
他業界の話を知ったかぶるのやめて欲しいなぁ。本当に。
団子みたいなのが一番邪魔だよ。間違った知識をしたり顔で広める。

６：一見関係ありそうで関係ない話を始める
「たとえばマリオカートより売れるの？」

人体モデルしか知らない馬鹿が無機物のモデリングを語るのも滑稽だな
簡易的だが建物を3D表示するようなソフトもやるようちは

レイトレ使ったゲームに商業性があるかどうかだ。
たとえばスペランカーより売れるの？

やべ遅れる

詭弁のガイドラインはこの上なく団子に当てはまってると思う
正直言って

1コア：シングルコア
2コア：デュアルコア
3コア：トリプルコア
4コア：クワッドコア
5コア：ペンタコア
6コア：ヘキサコア
7コア：ヘプタコア
8コア：オクタコア
9コア：エニアコア
10コア：デカコア
11コア：ヘンデカコア
12コア：ドデカコア
13コア：トリデカコア
14コア：テトラデカコア
15コア：ペンタデカコア
16コア：ヘキサデカコア
17コア：ヘプタデカコア
18コア：オクタデカコア
19コア：エニアデカコア
20コア：イコサコア

http://www.google.co.jp/search?q=217.206.146.115

UK Gay Guide 2005 from Gay Britain Network

>>611
ただの串だろ

たしかに朝7時過ぎを昼間とは言わないだろうね

>>611
で？




で？

海外って、駅前のハワイだったりして

>>614
UKGayGuide2005さんですか？

>>614
UKGayGuide2005さんですか？

団子無様

無機物でも金属のように偏光が入るのはラジオシティじゃ扱えないですよね。
ベルベットみたいな生地も無理。
今の映画のレンダラはBRDFとかまともにあつかえないと駄目なんじゃないの？
多分。知らんけど。

>>619だからレイトレーシング等と【併用】してんでしょ。しつこいねぇ


まあ、自称エリートのゲイガイド先生はほっといて下々はCPUスレらしくCPUの話題をやろうかなと。

たまにはARMの話でも


Dell's hybrid laptops: Intel + ARM, Windows + Linux
http://news.cnet.com/8301-1001_3-10162275-92.html

WindowsとLinuxとのデュアルブートなんだけど、Linuxがより省電力のARMで動くというちょっと変わった構成。
Webやメール程度の軽作業ならLinux（ARM）で、Windowsソフトを使う場合にはIntel CPUでWindowsを起動。
ちょっと前までIntelべったりだったDellがこんな挑戦的な仕様のノートを出してくるのは意外です。


もう一つはちょっと前の話題になるけど

東芝、1GHzチップ「Snapdragon」搭載のスマートフォン「TG01」を発売へ
http://japan.cnet.com/mobile/story/0,3800078151,20387591,00.htm

ARMスマートフォンもクロック数的にAtom Zシリーズと競合するレンジに突入。
Atomってフル機能Windowsが動くスマートフォンってのを強みにするしかないんでね？と思う昨今。

VectorWorks+RenderWorksを使ったソリューションって大手デベとかにはかなり需要有るんだけど
安月給のゲーム屋さんには触れる機会もないんだろうな

だんごみっともない。

RenderWorksは典型的なレイトレ＋ラジオシティですよ。
物件のプレゼンに人の髪の毛を精巧に描くような需要はないしｗｗｗｗ
どっかの井の中の蛙のエリートのゲイガイドさんは認めないだろうけどね

よっぽどエリートって言葉使ったのに傷ついたんだなぁ
まじでごめんな、お前さんもギリギリその範疇に引っ掛かってると思ってるからもう泣かないで

IT業界の最底辺のゲーム屋でエリートとかさｗｗｗ
過疎の山村の長老みたいな？

ふーんえらいんだね

長老でもお知恵自慢でもエリートでもなんでもいいじゃん
お前さんが仕事したり2ちゃんで書いててみんな幸せになってると思うよ
いろんな意味で

平均勤続年数。コレが上位だから笑えない。
富士ソフトとかトラコスが優良企業に見える。
http://gyokai-search.com/4-game-kinzoku.htm

名が売れたクリエイターは独立起業していくしていくんだけど
そうでない人間は・・・南無南無

その意味じゃ組み込みやWeb/オープンも大手以外は酷いけどさ。
「ドッグイヤー退職のすすめ」なんてチラシが昼休憩中に人事部から配られたりする
会社もザラにあるらしいよ
（要するに35まででさっさと会社辞めてくれって人事からのメッセージ）

日本のソフト業界終わってんな
CPUも終わってるけど

富士ソフトの平均年収・給料関連情報
http://nenshuinfo.com/company/stock9749/

平均勤続年数 7年
平均年収　5,591,087円
平均年齢　32.6歳

まぁゲイガイドくんは東大や医学部に一人も入らないような高校出身なんだろうな
ゲーム業界がエリートなんて口が裂けても言えないよ。
気の毒すぎる

団子は一人がIDを変えて馬鹿にしていると思いこみたいらしいが、
実際はそうではない。

エリートだの専門学校だの零細だのコンプレックスが凄いのには少々以外だったが。
普段どれだけみじめな生活してるんだろうか。

大丈夫、ゲイガイドくんがどれかは見分けは付いてるから。
建築や映画のCGの知識は素人そのものだよ

建築で思い出したが、建築の技法をソフト設計に用いようと試みた例で成功したのってあったかな？
どっかの自治体は一枚の紙に出来るだけ情報を詰め込むとかやってたが、
そんな仕様書読みたくもない。

ダムくらいじゃね？
ウォーターフォールモデル的な意味で。

>>631
IT屋さんはまとめるの下手なんだよ
プレゼンのPowerpointはかっこよく作るんだけど
何をしようとしてるのか（したか）を要点まとめるのが下手

職業的に瑣末なことと重要なことの区別がつかないようだな

ちなみにIntelがLarrabeeの売り込み先の一つと位置づけてるのが
ArchiCADやVectorWorksなどの建築系CAD/CG分野だったりする。
レイトレプロセッサだし。

いまアジャイル開発やってるけど、リファクタという名の手戻りや
ガントチャートすらないどんぶり工程管理という地獄。

>>633
それについては、発注者が出すRFPがええ加減だとたいていそうなる。
あれもこれもとRFPに盛り込むから要件定義段階で破綻してる。

映画の話が途中から建築の話に入れ替わっているな。
話の流れが読めんのだけど。
団子さんは映画のCGはほとんどレイトレ+ラジオシティという主張じゃなかったのか？

>>636
顧客が行いたいことの全体象を理解していれば
必要だということが必然的にわかることも、RFPに無かったばかりに不要とされ
追加請求されるから前もって入れておくだけ

ここもコミュニケーションロスが多発する個所だよな
ま〜IT屋さんにコンサル能力があれば済む話ではあるがな

ある意味細部も大局も意識できないとソフトは作れない。
大ざっぱな理解で尤もらしく分かったようなことを言うのは
実はかいつまんでアバウトに言っているだけで
纏めになっていないかもしれない。

>>638
まぁ、コンサル能力を要求するならコストが倍になるけどね。

建物は建築系CADでモデル作ることが多いはずですよ。
レンダラーは独自に手を入れてることが多いけど

実写だと生身の人間を合成するだけなんで、ゲイガイド君がしつこく言うように
髪の毛をCGで表現するような必要はないよね

フル3Dアニメーションにしても今年最高峰といわれるMonster VS AliensのPVで
人間の髪の毛のディティール見ればそこまで拘ってないのはわかるね。

ソフトのコンサルって職業もあるんだよね…

MSのコンサルはすごかった。

フューチャーシステムコンサルティングのどこがコンサルやねんって突っ込みはよく見た

>>644
あれはシステムコンサルでしょ
業務のコンサルは大したことない
ってかシステム屋さんが足を引っ張る

金が高かった分サーカスみたいな難易度の高い要求が来るから
プレッシャーがシンドかった
んなことできるんかいなみたいな。
真面目人間はは持たないわ。

>>646
フューチャー出身？
信金関わってた奴がぶーぶー言ってたよ

ぜーんぜんかんけいない。

物流システムの設計で参画したのに
気づいたら会計システム担当になっていた事件

ム板でやれ

上流工程で残業月20時間でそれなりの給料貰ってる立場からすると、
団子が幾らほざこうが「オタが何かひけらかしてるよ」くらいにしか感じないなｗ
あ、ちなみに自分大学中退です。ベンダとタメ口利いてるけど。

レイトレ使ったゲームに商業性があるかどうかだ。
たとえばスペランカーより売れるの？

>>652
売れるんじゃね？
PS3のKillzone2って限定的だが視差マッピングもやってるけど
逆にそれくらいしか褒めるところ無いぜ？
それが売れなきゃSCEやばいんじゃね

でも、目指すべくは技術に溺れることよりもマリオカートじゃね？
黙ってたって売れるブランドの確立って重要ジャン。
その上で、「実はこんなすごい技術も使ってます」みたいなのがいいんじゃね？
えらそーなこと言うようだけど、ゲーム業界って消費者なしじゃ成立しえないんで、そこんところよろしく

>>651
ほうほう。
中退じゃ職安に求人票が出てるような企業しか相手にしてくれなかったでしょ就職時。
あるいは自分で作った会社かな？どっかのゲイツさんみたいに。
たまたまベンダ直請けの仕事が入ったんだね。よかったね。
まあ失笑を買わない程度にがんばってください。

ちなみに今やってる仕事には上流とか下流の概念が無いんだよね。
困ったもんだね。でも小規模開発中心でそういうのは増えてくると思うね。

×視差マッピング
○視差遮蔽マッピング

リアルタイムレイトレも部分的にやってるけどCellじゃ性能根本的に足りてないようで。
性能ってよりもレイトレースキャッシュ（ローカルストレージ）のほうか

なんか団子のレスにはマリオカートが以前も出てきた気がするが、
ハマってるのか？

技術論を語る場で技術に頼った売り方じゃないからマリオカートを目指すべき、
ってなんか違う気がする。結論は正しくてもここで言うべき事じゃない。

ttp://pc.watch.impress.co.jp/docs/2009/0213/isscc03.htm

ゲーム屋のこと土方土方言ってるけど
団子ってゲーム屋の下っ端使い捨てバイトしてたの
自慢してたんだよなw

ゲーム屋からアクセスあったくらいで
ウレションするくらいだしなーwww

>>657
ただやったことが有ると言っただけですよ。自慢（笑）なんてした覚えもありませんｗｗｗ
ただ現場経験があるからこそ実態は知ってるわけです。

リアル土方のバイトもしたことがあります。こっちのほうがよっぽど自慢になるかもしれません。
ゲーム屋を土方なんて言ったら土方に失礼です。
どこのリアル土方が、小学生のころに土方に憧れてそのゆとり脳のまま高い授業料払って
専門学校に行ったりしますか？
現場で誇るような学歴もなくただひたすらに道路工事をする彼らには、勘違いする土壌もありません
卑しい稼業と思われてる仕事のほうがかえって稼げることもあるでしょ？

ゲーム屋なんてどこまでも供給過多だしｗ

アクセスだけなら名の知れた企業や大学からいっぱいありますよ。
過去数時間だけでも

tohoku.ac.jp
camelot.co.jp
dts.co.jp
future.co.jp
shibaura-it.ac.jp
titech.ac.jp
u-ryukyu.ac.jp

暇な学生が多いんだね

ちなみに土方というのも歴史的には土工の敬称です。
古くから人類文明を支えてきた基盤産業であって、娯楽産業なんぞを土方と一緒にするのは
あまりにものを知らないと言うものです。

後手後手の団子ダサい

映画のSFXの話がいつのまにか
建築系CADに刷り変わってるし
詭弁すぎだろ

楽しめよ
戯れろよ
そのためのスレだろ

映画で髪の毛なんてメインでレンダリングするんですか？

映画のSFXのどこにラジオシティを使うんですか？

映画のSFXのどこにVectorWorks(笑)を使うんですか？

また客先訪問か

ゲイガイドくんかね。
RendarManは実際にピクサーの内製ツールを市販パッケージ化したものだよ。

ラジオシティが使われてないなんて馬鹿もたいがいにｗｗ

rendermanにラジオシティは実装されて無いけど。
ただのマイクロポリゴンラスタライザだし

https://renderman.pixar.com/products/rispec/rispec_3_1/section1.html

＞Radiosity
＞The ability to evaluate global illumination models using radiosity. (See the section on Illuminance and Illuminate Statements.)

ボロが出てきたなぁゲーム屋さん

ちなみにそれfinalgatheringだから…

言い訳をするゲーム業界のエリート（笑）
四季報眺めてみたけど任天堂以外総ブラックじゃんｗ

で、映画のSFXのどこに
Vectorworksを使うんですか？

まさかFGとラジオシティの違いも理解してなかったの!?

CINEMA4D for VectorWorksの製品の由来を調べてみるといいよ。
ゲイガイド君は無知すぎる

SIGGRAPHくらいは行った方がいいよ
ワナビーすぎる

建築物のモデリングに特化した3D CADは映画業界でも定評があるのよ？
ビルに髪の毛（笑）

アーティストが「ビルに髪の毛を生やせ」と言ったら断れないというゲイガイド君

「それのどこが面白いですか？」って言えばいいよ。
「売れなかったら責任とってくださいよ」とかさｗｗｗ

そんなんだからIT業界の底辺なんだよ

ゴキゲンな上に時間もあるようなので、これの解説をしてくれ

883 名前： ,,・´∀｀・,,）っ-●◎○ [sage] 投稿日： 2009/01/04(日) 00:36:55 ID:Rl/DixMx
>>880
IntelのそれとRISCのそれでは、実装方法も抱える問題も別だから単純にイコールでは結べないよ。
ただx86においてはFuture Fileを用いた予約機構がフォワーディングネットワークに相当する
ショートカット機構と考えて差し支えないと思う

殆どのRISCは論理レジスタ本数が多く、3オペランドdestinationが独立してるが
x86はほとんどのオペレーションは第一ソースを破壊するね

RS方式じゃないけどNetBurstの倍速ループは同じ第一ソース（＝デスティネーション）オペランドを
再利用する頻度が高いという経験則に基づいて32ビット整数を上下16ビットに分け
実質0.5サイクルのレイテンシでオペランドをバイパスしてる。
レジスタに余裕があるRISCでは逆に有効でない方法だ。

それでもって、レジスタが拡張されたx64では
Pentium 4のEM64TではAMD64に最適化されたバイナリは遅いという問題があった。

AMDは3Wayの分散型整数パイプラインだから、コードシーケンス3並列のインターリーブをするのが
性能的には最適となる。x86ではレジスタに制限があったこと、Intelの後手に回ってたことで
64ビットで汎用レジスタを16本に増やしたことで積極的な並列化が可能になった。
一方でNetBurstの倍速ALUは2Wayだから2並列程度に抑えないと逆に効率が悪くなってしまう。
倍速ループって言うくらいだから、デスティネーションが変わると効率が良くない

同じx86でもこういう問題があるわけで、RISCみたいに3オペランドで32レジスタや64レジスタ、それ以上
なんかになれば、バイパスするのに最適な実装方法は当然x86と比べても変わってくる筈なんだよ。

> ただx86においてはFuture Fileを用いた予約機構がフォワーディングネットワークに相当する
> ショートカット機構と考えて差し支えないと思う

こっちのほうも教えてくれ

小容量RAM を用いたオペランド・バイパスの複雑さの低減手法
http://www.lab3.kuis.kyoto-u.ac.jp/~miwa/papers/Miwa-ACS19.pdf

Pentium 4みたいなx86アーキのことも若干ながら触れてる



NVIDIA CUDAなんか見てると、一つのシェーダマルチプロセッサあたりのアクティブワープは
32スレッド分に相当する。
すなわち1つのSP（汎用ALU）あたり4つの演算をインターリーブする計算になる。
更に最大16ワープ（アーキテクチャ上は24〜32ワープ）をインターリーブして実行する

この辺のアーキテクチャになると、昔ながらの古典的なディレイスロットで、オペランドの
バイパスネットワークなんてないじゃね？

そもそもオペランドバイパスであってフォワーディングネットワークなんて言い方は一般的ではないがね

Core MAのALUポートが5→6に増えたなんて赤っ恥解説をした人の記事でも
オペランドのバイパスと表現してる
http://journal.mycom.co.jp/column/architecture/130/index.html

Future Fileの機能はWikipediaの解説が詳しいだろ

> リネーミング段階では、読み込み参照されるアーキテクチャ上のレジスタは
> アーキテクチャ上の番号でインデックスされたFuture Fileとリネームファイルを
> 参照して得る。 そのレジスタに書き込もうとしている命令がなければ、
> Future Fileを読めばそのレジスタの値が得られる(つまりその値はレディ状態である)。
> 命令が発行キューに置かれると、Future Fileから読んだ値は予約機構内の
> 対応するエントリに書き込まれる。命令によるレジスタへの書き込みは新たな
> レディでないタグを生成し、リネームファイルに書き込まれる。
> タグ番号は命令の順番に付けられる。つまり、フリータグFIFOは不必要となる。

英文の翻訳でさらにその英文もIEEEの論文と同じことが書いてある

実際のIntelアーキではFuture File(IntelアーキでいうとActiveRegisterFile)とRSに
同時に書き込んだりしてるらしいが

結局、オペランドバイパスとFuture Fileは別物なん？

書いてあるとおりだ。俺は生き字引ではない。

知らねーでやんの、バーカ

オペランドバイパスは高速化手法であってデバイス名ではない。

ファビョってきました

君がね

＞知らねーでやんの、バーカ　（←推定顔真っ赤）

> そのレジスタに書き込もうとしている命令がなければ、
> Future Fileを読めばそのレジスタの値が得られる(つまりその値はレディ状態である)。

ここの解釈を誤解すれば別物だと思い込んでしまうんだろうね

>>692
団子はFuture Fileとオペランドネットワークは同じ物だと主張してるのね

おっと、オペランドバイパス

なんだ「オペランドネットワーク」ってｗｗｗ
これか？
http://www.am.ics.keio.ac.jp/~matutani/papers/matsutani_arc12009.pdf

Intel x86アーキテクチャの現状の実装とえらく大きく外れるもんだなぁ

団子は答えられなくなると関係のない話題を出してきます

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

揚げ足を取りたいだけの質問なら答える気は無い。

団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです

普段あれだけ饒舌で聞かれもしないことも延々と投稿する団子が
答　え　ら　れ　な　い　と　は

operand networkは並列化アーキテクチャのための機構だなぁ
直列性能の向上とは直接は関係ないような。

だから結局のところ

693 ：Socket774 [↓] ：2009/02/13(金) 20:04:44 ID:L0ncWqfQ
>>692
団子はFuture Fileとオペランドネットワークは同じ物だと主張してるのね

これはNOだな。

>>699
顔が真っ赤ですなぁ。ところで君はID変えたゲイガイド君ですか？
論破されたからって必死ですね。

オッケー
これは取り消すんだな
> ただx86においてはFuture Fileを用いた予約機構がフォワーディングネットワークに相当する
> ショートカット機構と考えて差し支えないと思う

オペランドネットワークに相当のご執心だが

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

団子はオペランドバイパスとFuture Fileは同じものだと思っているが、
自信ががないので言質を取られまいとして、ハイともイイエとも言えずにいる

団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです
団子はFuture Fileとオペランドネットワークの関係も知らないバカです

だから必死ではぐらかしています

どれに同意したと思い込んだんですか？
思考がショートカットしてますね、あなた。

ゲイガイド君も大変ですね。
「エリート」を自覚する者ってのはリーダーとして常に冷静でないといけないです。
弁護士が裁判中に切れたらどうなりますか？そういうことです。
君からは東大に一人も入らないようなDQN高出身のにおいがします。

>>437
だな

http://pc.watch.impress.co.jp/docs/2009/0213/isscc03.htm
H.264で符号化(エンコード)したときの消費電力は443mW
H.264で復号化(デコード)したときの消費電力は342mW

相手が一人だけだと思ってるのが謎

同じIDが二度と出ない謎

１：事実に対して仮定を持ち出す
２：ごくまれな反例をとりあげる
３：自分に有利な将来像を予想する
４：主観で決め付ける
５：資料を示さず自論が支持されていると思わせる
６：一見関係ありそうで関係ない話を始める
７：陰謀であると力説する
８：知能障害を起こす
９：自分の見解を述べずに人格批判をする
10：ありえない解決策を図る
11：レッテル貼りをする
12：決着した話を経緯を無視して蒸し返す
13：勝利宣言をする
14：細かい部分のミスを指摘し相手を無知と認識させる
15：新しい概念が全て正しいのだとミスリードする

名無し相手にしてるとさ、文体や書き込みパターンから推理して見分けるスキルがついちゃうんだよね。

ID:pO0TjhdK
↓
ID:L0ncWqfQ
↓
ID:rqUsAqcS

俺の予想だと同じIDは二度と出ないな。もしくは串使って切り替えてるのかな？

ゴリ男は2chに毒されやすい愚民確定
専用スレたてろ

↓たとえばこういう風にうまくやれよ

ID:pO0TjhdK
ID:pO0TjhdK
ID:pO0TjhdK　ID:L0ncWqfQ
ID:pO0TjhdK　ID:L0ncWqfQ
　　　　　　　　　ID:L0ncWqfQ　ID:rqUsAqcS
　　　　　　　　　ID:L0ncWqfQ　ID:rqUsAqcS
　　　　　　　　　　　　　　　　　　ID:rqUsAqcS
　　　　　　　　　　　　　　　　　　ID:rqUsAqcS

被害妄想激しいなぁお前

>>707の後半は誰にポインタ充てたわけでもないのに
全く新規のIDが現れて、逆ギレして人格攻撃を仕掛ける

おそらく別人を演じてたつもりなのに、自分のことを言われてるから感情が爆発したんでしょうね。
こういうところからも同一性の推理の材料が出てくるんです。
心理戦は楽しいなぁ

こういうのゲームにしてみたらどうですか？

　ID:L0ncWqfQ

俺をもっと追い詰めてよ　【同じIDで】ね

心理戦（笑）
同一性（笑）

>>701
コピペミスには喜んで食らいつくが、肝心のことには答えられない
「団子さん、Future Fileとオペランドバイパスは同じ物ですか？」

>>718
君がID:pO0TjhdKでもID:L0ncWqfQでもないなら黙っててくれないかな。


でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
脳内海外出張もう終わったの？ｗｗｗ
エリートさん

プロクシだったんだね。侮った。

何だよ、バイバイさるにされて投稿できなかったんだよ
相手してくれ

プロクシじゃねーよｗ

それで使える串を拾ってきたんだね。
もうおなかいっぱいだよ。

>>723
ポート開いてね？

あああああああああくぁｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ

717 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:18:24 ID:2KWocYVQ
　ID:L0ncWqfQ
俺をもっと追い詰めてよ　【同じIDで】ね
717 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:18:24 ID:2KWocYVQ
　ID:L0ncWqfQ
俺をもっと追い詰めてよ　【同じIDで】ね

720 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:21:52 ID:2KWocYVQ
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
脳内海外出張もう終わったの？ｗｗｗ
エリートさん
720 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:21:52 ID:2KWocYVQ
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
脳内海外出張もう終わったの？ｗｗｗ
エリートさん

720 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:21:52 ID:2KWocYVQ
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
720 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:21:52 ID:2KWocYVQ
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
720 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:21:52 ID:2KWocYVQ
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。

でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。
でもおそらく、ID:pO0TjhdKもID:L0ncWqfQももう二度と出てこない。プロクシでない限り。

ID:L0ncWqfQがプロクシか

被害妄想激しいなぁ…

とりあえずboo2008に焼きに行ってくるわ。

どのみち連続投稿規制に引っかかるような荒らし行為やる輩は潰した方がいい

なんだよもう、IPくらい出してやるよ

>>728
疑って悪かったね

それはいいから答えてくれよ
「団子さん、Future Fileとオペランドバイパスは同じ物ですか？」

なんかこういうキチガイいたなぁそういえば
やねうらお？だっけ…

ちょ、うはあはっははｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ
ｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ


721 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:22:19 ID:2KWocYVQ
プロクシだったんだね。侮った。
724 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:24:27 ID:2KWocYVQ
それで使える串を拾ってきたんだね。
もうおなかいっぱいだよ。
727 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:27:32 ID:2KWocYVQ
ID:L0ncWqfQがプロクシか

721 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:22:19 ID:2KWocYVQ
プロクシだったんだね。侮った。
721 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:22:19 ID:2KWocYVQ
プロクシだったんだね。侮った。
727 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:27:32 ID:2KWocYVQ
ID:L0ncWqfQがプロクシか
727 ：,,・´∀｀・,,）っ-○◎●：2009/02/13(金) 21:27:32 ID:2KWocYVQ
ID:L0ncWqfQがプロクシか


プロクシだったんだね。侮った。
プロクシだったんだね。侮った。
プロクシだったんだね。侮った。
ID:L0ncWqfQがプロクシか
ID:L0ncWqfQがプロクシか
ID:L0ncWqfQがプロクシか
ID:L0ncWqfQがプロクシか

ID戻すかｗ

>>732
ちなみにqbに荒らし通報してきた

>>733
団子さんがフォワーディングの概念そのものを知らなかったのはログに残っている『事実』
なので、無駄にチクチクいじめるのは止めておいて下さい。傍から見ても、もはや迷惑行為
のレベルです。
http://pc11.2ch.net/test/read.cgi/jisaku/1214999146/256
　　

そもそも実装が別モノだし。

ああ、悪い悪い

Core MAのはoperand bufferingに該当かな。
register operandに対するcacheだろうがbufferだろうがやっぱりハザードはある

Pentium 4の倍速ループの仕組みはただのアキュムレータ

なんかこういうキチガイいたなぁそういえば
やねうらお？だっけ…

正解を書いて最後にしておきます
・オペランドバイパス　レジスタファイルをバイパスして演算器の出力段を入力段に直結するネットワーク
・Future File　コミットしていない命令の結果を保持する。物理レジスタファイルと同じようなもの。

要するにレジスタRAWをバイパスする実装方法は一つじゃないってことだよ

>>741は誤爆。

団子のレスを抽出して読み直してたんだけど、
言葉尻だけ拾って話を逸らしすぎ。

---

１：事実に対して仮定を持ち出す
「たとえるなら任天堂が64やゲームキューブ時代にプレステにマリオ出すようなモンでしょ。」

４：主観で決め付ける
「売れなければ無いのと同じことです。
　売れる前提の元での低コストの追求ですよ」

５：資料を示さず自論が支持されていると思わせる
「知ったかぶり乙ｗｗｗ　収束判定を厳密にやればずっと先まで使える方法ですよ。
　ハリウッドも基本レイトレ＋ラジオシティですね。
　最近のピクサーやドリームワークスの映画の評論サイトでも見てればこんな恥ずかしいとは言えません。」

６：一見関係ありそうで関係ない話を始める
「更に言うけどそれってたとえばマリオカートWiiより売れるソフト作れますか？」
「たまにビルに巨大なコンドームが被さることがリアルでありますが
　巨大な髪の毛が垂れ下がったことは歴史上ありません。
　っていうか、台風や竜巻でもこないとその髪の毛もそよぎませんね。力学上。」
「むしろゲーム屋として判断しなきゃならないのは「毛の生えたビル」の表現には商業性があるかどうかだ。」

10：ありえない解決策を図る
「自称エリートくんは人体モデリングだけしか想定してないようですけど、そもそも前提がおかしいのですよ。
　全ての法学部生が司法試験を受けるわけではないように、人体だけがCGではありません。
　描画対象が静体か動体かだけでも最適な手法は変わります。」

11：レッテル貼りをする
「同人以下のゲームしか作れないコンシューマゲーム屋さんは知らないだろうけど」
「ましてゲーム業界なんて専門学校卒が働く場だろ？」

15：新しい概念が全て正しいのだとミスリードする
「高層ビルや航空機に髪の毛なんて生えてませんし、建物にはモーション自体がありません。
　動作がないものってのはデータ再利用性があるので大域拡散反射はパフォーマンス的にも十分有効ですよ。」

>>742
＞・Future File　コミットしていない命令の結果を保持する。物理レジスタファイルと同じようなもの。

違います。

>>740
>>743
意味不明だけど、
実装はどうあれ演算器の出力段と入力段を直結しているものはすべてオペランドバイパスなどと呼ぶ

>>745
饒舌な団子が違います、とだけ言っても困るが
どちらを信じるかは見ている人にまかせる

＞コミットしていない命令の結果を保持する。
これはリオーダバッファ

アーキテクチャ上のレジスタファイル
または Retirement Register File (RRF)
コミットされたマシンの状態。
論理レジスタ番号でインデックスされたRAM。
典型的にはリオーダーバッファからリタイアあるはコミットされて出てきた値が書き込まれる。

Future File
最も投機的に使用されているレジスタ状態。
論理レジスタ番号でインデックスされたRAM。

Reorder Buffer (ROB)
実行中の命令に関する様々な情報が順番に並ぶ。ただし、History Bufferとは異なり、Redorder BufferはFuture FileとRRFの間に存在する。
Reorder Bufferはデータ無しバージョンとデータ有りバージョンがある。
WillametteのROBの各エントリは物理レジスタファイル(PRF)内のレジスタを指しており、他にも様々な簿記的情報を格納している。
P6のROBでは、各エントリがデータを持っている。PRFは分離されていない。ROBのデータはリタイア時にRRFにコピーされる。


Wikipediaに書いてあるレベルのことも理解できないようだ

ちなみにCore MAのMemory Disambiguationは投機実行したフローをROBに格納し、リタイヤを待ちます。
Future File（P6ではActive Register File)はコミット待ちデータを格納するモノではありません

墓穴を掘りましたね

> 実行結果はReorder Bufferに書き込まれ、予約機構にも書き込まれ(発行キューのエントリがマッチするタグを持っている場合)、
> Future Fileにも書き込まれる（それがそのアーキテクチャ上のレジスタをターゲットとした最新の値の場合）。

ROBから実レジスタにコミットするのに、コミットする目的の値を格納する必要がどこにありますか？

↓なんなのこの情けない間違いは
> ・Future File　コミットしていない命令の結果を保持する。物理レジスタファイルと同じようなもの。

わかったわかった。
では、Future Fileは何を保持するの？

Memory Disambiguationを用いた投機ロード（CoreMAで使ってる奴）の論文でも冷静に読んで下さい

http://www.cse.ttu.edu.tw/~shieh/shieh04a.pdf

This architecture is based on the Register Update
Unit (RUU), which is a mechanism that combines
the instruction window for instruction issue, the
rename logic, and the reorder buffer for instruction
commit under the same structure.

コミット前の値を保持するのはのはあくまでRe-order Bufferと説明しています。

>>752
> Future File
> 最も投機的に使用されているレジスタ状態。

>>754
具体的に言うと、何？
コミットした値？コミットしてない値？

また答えられなくなったかな？（笑）

システムコンサル屋のフューチャーとは別に、株とかやってる人は先物屋のことを「フューチャー」って言います。
分岐予測に基づく投機実行をしてますから、まあそういうことです。

たとえば、RSのエントリに収まらない後続の命令で、フォワーディングした値を使わせたい場合はどうしますか？

何度も言うけど実レジスタにコミットするのはROB上のデータですよ。

正解はこう
Future Fileは、コミットされていない値を保持する。
ただし対応する論理レジスタの最新の値だけ。

団子さんはまだよくわかっていないようだ。

> たとえば、RSのエントリに収まらない後続の命令で、フォワーディングした値を使わせたい場合はどうしますか？

この場合、フォワードした値は使えません

>>757
話の腰をもんで悪いがフューチャーは
フューチャーシステムコンサルタント
↓
フューチャーアーキテクト
に社名変更してた

今日知った

ま、どうでもいいことだが

どうでもいいが、去年から商品先物の取引員がばたばた廃業してるんだぜ

> 正解はこう
> Future Fileは、コミットされていない値を保持する。
> ただし対応する論理レジスタの最新の値だけ。

はい、それでは保持した値を何のために使いますか？

しつこいようだけどROBから実レジスタです

とりあえず団子の引用したウィキペディアにはこうも書いてある

> 完了処理ではReorder Bufferからアーキテクチャ上のレジスタファイルに値をコピーする。
> アーキテクチャ上のレジスタファイルの唯一の存在理由は例外と分岐予測失敗のリカバリを簡単にするためである。
> 例外と分岐予測失敗は完了処理で認識され、アーキテクチャ上のレジスタファイルをFuture Fileにコピーして、リネームファイル内のレジスタを全てレディ状態に変更する。
> 一般にデコードと完了の間の状態の命令についての中間状態を再構築する方法はないので、分岐予測失敗を早めにリカバリすることはできない。

つまり、アーキテクチャレジスタからはオペランドを読むことはないということ

http://ja.wikipedia.org/wiki/%E3%83%AC%E3%82%B8%E3%82%B9%E3%82%BF%E3%83%BB%E3%83%AA%E3%83%8D%E3%83%BC%E3%83%9F%E3%83%B3%E3%82%B0

> 最近のマシンは論理レジスタ番号でインデックスされたマップテーブルをRAMとして持っている。
> たとえば、P6 がそうなっていて、Future Fileがそれである。


もう一度引用します
> History Buffer
（中略）
> 分岐予測が失敗した場合、History Buffer を使って古い内容を新しいものとしてコピーするかFuture Fileを読めなくする。
> History Buffer は論理レジスタ番号でインデックスされる連想メモリ (Content Addressable Memory) である。

逆に言うと、フローが当たってる（あるいは当たってると見なしている）限りはFuture Fileから最新の値を読んでるんです。
何のために？

> 逆に言うと、フローが当たってる（あるいは当たってると見なしている）限りはFuture Fileから最新の値を読んでるんです。

つまり、Future Fileにはコミットされていない値が格納されている
俺> ・Future File　コミットしていない命令の結果を保持する。物理レジスタファイルと同じようなもの。

勢いがなくなってきたな

> 命令が発行キューに置かれると、Future Fileから読んだ値は予約機構内の対応するエントリに書き込まれる。

つまるところRS上に結果が依存する後続命令が無い場合にはFuture Fileに保持して
必要なときにFuture FileからRSに転送する。



> つまり、アーキテクチャレジスタからはオペランドを読むことはないということ
いいえ。投機ミスした場合はFFのエントリを一時無効にして、実レジスタの値をコピーすることになります。

×RS上に結果が依存する後続命令が無い場合にはFuture Fileに保持して
○RS上に結果が依存する後続命令が有る無しにかからわずFuture Fileに保持して

> つまるところRS上に結果が依存する後続命令が無い場合にはFuture Fileに保持して
> 必要なときにFuture FileからRSに転送する。

つまりFuture Fileにはコミット前の値が入っているんだろ？
同じ値はROBにも入っているが、団子はリニアな世界に生きているようだなw

> いいえ。投機ミスした場合はFFのエントリを一時無効にして、実レジスタの値をコピーすることになります。

この文は正しいのだが、つながりがおかしい
「はい、アーキテクチャレジスタからはオペランドは読みません。FFに値をコピーして、オペランドはそこから読み出します」
だな

> 「はい、アーキテクチャレジスタからはオペランドは読みません。FFに値をコピーして、オペランドはそこから読み出します」

そうとは限らない。
History Buffer（連装メモリ）を使うって言ってるんだろ？
もっかい引用
> 分岐予測が失敗した場合、History Buffer を使って古い内容を新しいものとしてコピーするかFuture Fileを読めなくする。


特に、Memory Disambiguationの場合、別に命令ストリームを読み直すわけではないのでパイプラインを
破棄する必要はないわけで、迅速なリカバリが必要になる。

串刺しは、何も考えないでレスを繰り返すから無駄にスレを使い産して迷惑。

ID:2KWocYVQ(59)
とかあほじゃないですか？

傍観者だが、ID:2KWocYVQは双極性障害に見えるな。
薬飲んでるか？

あほなんです
コミュニケーション能力が無いんです

ダンゴの圧勝というか相手は無知過ぎる

>>773
あなたも、(そして多分団子さんも)自分が理解できていないことを語りだしてしまうから、
後々面倒なことになるんだと思いますよ。

自分が割りに良く知っている「つもり」の事ですら、いざ他人に説明する段になると難しさと
知識の足りなさに気付くものです。

Nvidiaの"ion"プラットフォームですが、6月に登場するとのこと。
http://www.hkepc.com/2378
　- チップセットドライバは Vindows Vista Home Premium のWHQL認証を獲得
　- 製品は$299で登場予定
　- ベータ版Windows7ドライバも提供中

上の話Digitimes筋からもニュースが出ています。TGDailyの転載記事より。
http://www.tgdaily.com/content/view/41424/139/

IBMがドイツで1PFlopsのBlue Gene/Pを受注したとのこと。
http://www-03.ibm.com/press/us/en/pressrelease/26657.wss
　　-------------------
　　The new Juelich Blue Gene System in Brief:
　　Type: IBM Blue Gene / P
　　Peak Performance: 1 Petaflop
　　Processors: 294,912
　　Processor Type: PowerPC 450 core 850 MHz
　　Compute node: 4-way SMP processor
　　Memory: 144 Terabytes
　　Racks: 72
　　Network Latency: 160 Nanoseconds
　　Network Bandwidth: 5.1 Gigabytes
　　Energy consumption: 2200 Kilowatts
　　-------------------
特徴としては、新型水冷システム採用で冷却コストが大幅削減とのこと。
1PFlops@2200kWということであれば、およそ450MFlops/WということでRoadrunnerの電力効率
と並びます。
http://www.green500.org/lists/2008/11/list.php

ISSCC2009で発表されたIntelのメニイコア向け光インタコネクトに関する論文
"Optical I/O Technology for Tera-Scale Computing"
がTechOnlineからダウンロードできます。
http://www.techonline.com/learning/techpaper/213900087

>>653
亀だけど、職安使って美味しい仕事に有り付こうって辺りでアホすぎ。
特に都心じゃ大半ブラックだろハロワ求人なんて。

>>779
だから、「中退じゃ職安に出てるようなところしか相手にしてくれなかったでしょ？」って言ってるわけだが。
職安がおいしいなんて一言も言ってない。

某オンラインソフト紹介サイトの登録会員やっておくと、単発で80万くらいの案件とかたまに舞い込んでくるよ
まあ、ソフトの売上マージン取られるからそれくらいはやってもらわないと話にならない。

>>780
今やってる案件で人月90万。随分そっちの業界は安いね。
あとね、俺が言ってるのはそういうのじゃなくって、
中退でも高卒でもちゃんと使ってくれるような会社は（小規模でも）
ハロワなんて選別段階で明らかに使えない人材まで募集かけてくるような
仕組みは使用する価値すらないって断じてるってことよ。

まぁスレチだからこれ以上はどうでもいいや。

あー、80万ってのは取り分は全部ってことだよ。
もちろん個人請負だからリスクも負うけどね。

税金の申告がめんどい。

>>782
フリーランスで一括案件80じゃ安いだろｗ　まぁ規模にも拠るが。

残業削るかわりに副業OKな会社もいま増えてるから俺みたいなせこい人間は稼ぎづらくなるね。
困ったもんだ。

団子って数値計算の知識あるんだろ？
随分単価安いな

主にActiveX使った簡単なツールだよ。
書き溜めたコードがあれば使い回しできるしｗ

>>785
バイトで単価とかｗｗ

おはよう諸君

>>769
> そうとは限らない。
> History Buffer（連装メモリ）を使うって言ってるんだろ？
> もっかい引用
> > 分岐予測が失敗した場合、History Buffer を使って古い内容を新しいものとしてコピーするかFuture Fileを読めなくする。

wikipediaのそのへんの記述は半分間違いだから。
Hisotry Bufferを改良したものがFuture File/ROBなので、そんな変な実装することはない。
http://www.cs.utexas.edu/users/dburger/teaching/cs395t-s08/papers/3_smith.pdf

だいたいHistory Bufferなんてインオーダーマシンにしか採用例がないぞ…
マイクロプロセッサでは88110だけだ、多分

> 特に、Memory Disambiguationの場合、別に命令ストリームを読み直すわけではないのでパイプラインを
> 破棄する必要はないわけで、迅速なリカバリが必要になる。

どっからそんな知識を仕込んだのか知らないが、団子の大好きなCore MAではちゃんとパイプラインを破棄する。

http://download.intel.com/technology/architecture/sma.pdf
> This prediction is eventually verified by checking all RS-dispatched store addresses for an address match
> against newer loads that were predicted non-conflicting and already executed.
> If there is an offending load already executed, the pipe is flushed and execution restarted from that load.

Future Fileは、リオーダバッファが保持している値の部分集合を持つことになる
団子はそのへん理解できていないようだが

748 名前： ,,・´∀｀・,,）っ-○◎● [sage] 投稿日： 2009/02/13(金) 21:55:09 ID:2KWocYVQ
＞コミットしていない命令の結果を保持する。
これはリオーダバッファ

>>789
その辺の用語説明で紛糾しないように>>10で参考リンクを貼ったのですが…
wikipediaを引用するようになったら、議論の質としてはお終いかと。

>>790
前は>>10から引用したんだけどね、もう一回やるか

Future file (FF)

A future file is “the reverse of” a history buffer.
With a FF, we maintain two register files

・A future (“messy”) register file . imprecise Tomasulo　pipeline is unchanged, future register file updated OOO.
・A separate, architectural register file is updated in order by　a reorder buffer.

ヒストリーバッファはもう出てこないだろ？

The architectural file has in-order results.
The future file has out-of-order results for use as operands.

FFにOoO状態=コミットされていない状態が入るって書いてあるだろ？

Operation of FF

Upon dispatch, an instruction is allocated a reorder buffer entry at the　tail of the ROB.
Operands are read from the future file.
On instruction completion.

・If an instruction at the head of the ROB completes with no　exception, its ROB entry is simply deleted.
・If an instruction at the head of the reorder buffer　encounters an exception,
　- instruction issue is halted, and
　- pipelines are flushed.
　- the contents of the architectural register file are copied　into the future file.

例外が起きたら、アーキテクチャレジスタファイルからFFにコピーされるって書いてあるだろ？

オペランドがARFから供給されるってどこかに書いてあるかね？

>>791
お手間を取らせました。
討論相手だけが読者という訳ではありませんので、誰もが参照可能なソースを叩き台にして
いただくと助かります。

>>786
流用は別に構わんが、普通は一から作ることを建前として
単価計算するのがスジじゃねぇか？
流用できるのはその個人の経験と資産なんだから。
ドキュメントでさえISO基準一日新規作成二枚で人日は計るぞ？

在宅で出来るとしてみれば破格だと思うよ。
NVIDIAなんかよりは遙かにマシ。あそこは個人開発者舐めすぎ
それとも「mixiで稼ぐ」みたいなやつのほうが儲かるのかな？ｗ

> ドキュメントでさえISO基準一日新規作成二枚で人日は計るぞ？
そういうレベルのは求められたことはない。

団子逃走。

さて

>>794
あんたとは絶対仕事したく無いな。

団子は
>>788
>>789
>>791
に反論できないようだ

MACオタがいいもの紹介してくれたのに、英語読めないのかな

団子はマジで英語読めないんじゃないのかな
英語資料出されてそれにまともに反論したことないような

団子だけを相手にするのもなんなので、ヨタ話というわけではないけれど、
リオーダバッファが最初に提案された時は、インオーダー状態を保持する唯一のレジスタファイルしかなくて
投機的状態のデータはROBから供給していたんだよね
これは>>10でも解説されている

リオーダバッファは非常に複雑な構造をしているので、
後に、リオーダバッファはインオーダー状態のメンテナンスを機能だけ残して、
オペランド供給の役目はフューチャーファイルや物理レジスタファイルに分離された

ROBの代わりにヒストリーバッファを用いたアーキテクチャでは、逆に唯一のレジスタファイルは投機的状態を保持し
ヒストリーバッファは投機的状態からインオーダー状態への復元に必要な状態を保持する
もちろんヒストリーバッファはオペランドを供給しない

ヒストリーバッファの欠点は、レジスタへの書き込みのたびに上書きされる古いデータをヒストリーバッファにコピーしなければいけないこと
ポート数が増えると大変だ

物理レジスタ方式とFF方式の違い

1.物理レジスタ方式ではARFは不要(折衷案もある)
2.物理レジスタ方式では、ROBはコミットすべきデータ自身は持たなくても良い(折衷案もある)
3.FF方式ではリザベーションステーションに読み出したオペランドをコピーして保持する必要がある
　物理レジスタ方式では、リザベーションステーションから命令が発行されるときに物理レジスタファイルからオペランドを読み出す

3.は、逆依存(WAR)の解消のために早めに読んでなかなか使われないオペランドを何処に保持するか？という話

うーん、よく勉強しましたね。
ずっと観察してみるに、言ってることが前と比べて二転三転してますけど。

> 1.物理レジスタ方式ではARFは不要(折衷案もある)

このARF（笑）ってActive Register Fileのことかな？ﾆﾔﾆﾔ
Future FileのIntel用語なのでIntelアーキテクチャに特化した話と解釈してもよいかな？
（まさかArchitectual Register Fileなわけないしなｗｗｗ）

だとすれば物理レジスタ方式がどうとかﾊﾞｶｼﾞｬﾈｰﾉ？ｗ
P5世代までは言わずもがなAtomはインオーダでHTサポートもレジスタファイルを
スレッドごとに二重化してるからレジスタリネームもクソもないし。
P6以降は・・・まあおわかりですね。

ああ、ちなみにAtomだとリネーム促進目的でのfxchは使うだけ無駄です。
x87命令のレイテンシ隠蔽にはHTのみが有効です。
てかむしろSSE*を使いましょう。

ああ、ついでだからにおけるRegister Read Stallが起こる原因について解説してくれｗ

※1クロックあたりで同時発行する命令におけるレジスタオペランドの参照数が
　一定以上を超えるとストールする問題です。

Intel Core MAでは2サイクルのペナルティが生じる。
ちなみにPentium MまでだとXMMレジスタは2本のレジスタとみなされてました。

あと、Nehalemでは解消されてる（正確には制限緩和）が、どういう方法で解決を図ったのか？
おいちゃん馬鹿だから教えてよ。ｗｗｗ

×ああ、ついでだからにおけるRegister Read Stallが起こる原因について解説してくれｗ
○ああ、ついでだからCore MAにおけるRegister Read Stallが起こる原因について解説してくれｗ

>>802
> > 1.物理レジスタ方式ではARFは不要(折衷案もある)
>
> このARF（笑）ってActive Register Fileのことかな？ﾆﾔﾆﾔ
> Future FileのIntel用語なのでIntelアーキテクチャに特化した話と解釈してもよいかな？
> （まさかArchitectual Register Fileなわけないしなｗｗｗ）

まさかのArchitectual Register Fileだよ
バーーーーーーーカ

おっと、団子さん、うっかりあなたの書き込みをコピペしちゃいましたが
×Ａｒｃｈｉｔｅｃｔｕａｌ
○Ａｒｃｈｉｔｅｃｔｕｒａｌ

団子はまず自分への質問に答えてから他人に質問すべきだ

FutureFileを用いた予約機構と、フォワーディングネットワークは同じものですか？

FutureFileに入っているのは何の値ですか？
748 名前： ,,・´∀｀・,,）っ-○◎● [sage] 投稿日： 2009/02/13(金) 21:55:09 ID:2KWocYVQ
＞コミットしていない命令の結果を保持する。
これはリオーダバッファ

>>805
物理レジスタとアーキレジスタの違いって？ｗｗｗｗ


つーか、Future Fileは実レジスタに対するキャッシュのようなものだって言ったけど
そこにえらく噛み付いてきた記憶があるが、結局同意したんだね。

ええ、適当にスルーしつつ読んでますよ。
キャッシュは実メモリにコミットしてないデータを保持するものでしょ？ｗｗ

物理レジスタ(Physical Register)に対して論理レジスタ（Architectural Register）をリネームしてマッピングしてるわけで
不要なんてことはありません。

ニュアンスの解釈の違いなんだろうね。
意味を考えないまま直訳して鵜呑みにするのは理解してることにはならんよ。

> 物理レジスタ(Physical Register)に対して論理レジスタ（Architectural Register）をリネームしてマッピングしてるわけで

アーキテクチャレジスタファイルというのは、インオーダー状態を保持するレジスタファイルのことだ
>>10でも読んどけ

> ニュアンスの解釈の違いなんだろうね。

えらい後退したな、おい(笑)

そういえば団子は「インオーダー状態」「アウトオブオーダー状態」を理解してなさそうだな

> つーか、Future Fileは実レジスタに対するキャッシュのようなものだって言ったけど

まだそんなことを言ってるのか
Future Fileを持つ場合は物理レジスタファイルは持たないよ

＞アーキテクチャレジスタファイルというのは、インオーダー状態を保持するレジスタファイルのことだ

インオーダ状態・・・それは結果的にそうなってるという話では？
ISAのモデル上の例外トラップやコンテクストスイッチの対象になるレジスタファイルが
アーキテクチャレジスタでしょ。
実際に固定的にあるか動的にマッピングされるかは関係ない。
定理と定義は混同してはいけない。

＞Future Fileを持つ場合は物理レジスタファイルは持たないよ
お前の言う「物理」は一体なんだ？ｗｗｗ

実際にCPUに存在するあらゆるレジスタは「物理レジスタ」ですので。
なに？実は実行状態がハードディスクにでも記憶されてるの？馬鹿なの？死ぬの？ｗ

>>814
> ＞アーキテクチャレジスタファイルというのは、インオーダー状態を保持するレジスタファイルのことだ
>
> インオーダ状態・・・それは結果的にそうなってるという話では？

こんなバカ、初めて見たよ

もっとも↓の前に霞んでしまったが

816 名前： ,,・´∀｀・,,）っ-○◎● [sage] 投稿日： 2009/02/16(月) 21:35:04 ID:shqsJcHH
実際にCPUに存在するあらゆるレジスタは「物理レジスタ」ですので。
なに？実は実行状態がハードディスクにでも記憶されてるの？馬鹿なの？死ぬの？ｗ

頭の悪い人は自分が気に入らない相手を馬鹿って言っておけばいいから幸せだな

そもそも物理レジスタでないレジスタなんてあるんですか？ｗｗｗｗ

>>819
> そもそも物理レジスタでないレジスタなんてあるんですか？ｗｗｗｗ

正気か？
言葉遊びなら相手にするつもりはないが、本当に理解していないのなら教えてやるけど

お前だろ。稚拙な言葉遊びやってるのは。
命令セットアーキテクチャから見える論理レジスタに対して、マイクロアーキテクチャの持つのが物理レジスタですが。

答えなくていいからRegister Read Stallの解説きぼうｗｗｗ

> お前だろ。稚拙な言葉遊びやってるのは。
> 命令セットアーキテクチャから見える論理レジスタに対して、マイクロアーキテクチャの持つのが物理レジスタですが。

なるほど、そうか、それで合点がいったわ(笑)

×なるほど、そうか、それで合点がいったわ(笑)
○僕は馬鹿だから理解してませんでした（笑）

〜Fileってのはあくまで物理レジスタの種別であって
「物理レジスタ」という名前の物理レジスタが有るわけではない

824 名前： ,,・´∀｀・,,）っ-○◎● [sage] 投稿日： 2009/02/16(月) 22:15:50 ID:shqsJcHH
〜Fileってのはあくまで物理レジスタの種別であって
「物理レジスタ」という名前の物理レジスタが有るわけではない

いいぞ、もっとやれ

もっと馬鹿晒せよ。

Register Read Stallについての説明誰かやって。
この馬鹿は回答できないっぽいので。

『物理レジスタ』は、流石にレジスタ機能を持つSRAMそのものかと。
こんなことで紛糾するのも馬鹿らしいので、特に反証のソースが無いならば、少なくともこのスレッド
の議論の上ではそういうことにしておいて欲しいモノですが…

団子はjavascriptでVM実装するくらいの無茶をする男だと俺は信じている。
いやさ、スタックの実装メンドイじゃん？団子やってくれない？

MACオタまでバカなことを言い出しては困る

物理レジスタ(ファイル)は、物理レジスタ番号でインデックスされるレジスタ(ファイル)のこと
OoOの一実装方式で用いられる機構で、れっきとした専門用語

フューチャーファイルやアーキテクチャレジスタファイルは論理レジスタ番号でインデックスされるので、
通常は物理レジスタファイルとは呼ばない

というか、団子もMACオタも今までこんなことも知らなかったのか…

こんなスレに何年も張り付いて、間違いだらけの断片的な知識の寄せ集めに満足して、
一度も通して勉強しようと思ったことはないのか

>>828
一瞬JAVA VM on ECMAscriptならあるじゃんとおもっちゃったよ。

>>839
　　--------------
　　物理レジスタ番号でインデックスされるレジスタ(ファイル)のこと
　　--------------
実物にも番号付けがなされているのは当たり前ですが？
実態と関係の無い論理的な「物理レジスタ」の概念があると言うのなら、参考文献をお願いします。

私の方からは、実物として"Physical Register"が使われている例を提示しておきます。
http://www.research.ibm.com/journal/rd/494/victor.html
　　==============
　　For example, in the POWER5 design, there are 120 physical GPRs and another 120 physical
　　FPRs that are respectively renamed, or mapped, to one of 32 architected GPRs or FPRs on
　　a per-thread basis.
　　==============
ダイ写真からもこの手の資料とレジスタの大きさの対照が可能です。

もう少しアカデミックな例も。レジスタを3Dダイスタッキングで
複数ダイに分けるという論文です。
http://ieeexplore.ieee.org/Xplore/login.jsp?url=/iel5/10672/33676/01602469.pdf?temp=x
　　---------------
　　In particular, a 3D implementation of 256-entry physical register file in a two-die stack achieves
　　a 24.1% latency improvement with a simultaneous energy reduction of 58.5%, while a four-die
　　version achieves a 36.0% latency improvement with a 58.2% energy reduction.
　　---------------

>>832
>> 　　物理レジスタ番号でインデックスされるレジスタ(ファイル)のこと
> 実物にも番号付けがなされているのは当たり前ですが？

物理レジスタ番号を知らないのなら、勉強しましょう

> 実物にも番号付けがなされているのは当たり前ですが？

実物？番号付け？
物理レジスタ＝物理的なレジスタ、と考えているっぽいな

ニートは暇だなぁ。
せめて時間改めろよ。

無用に偉そうなやつの言うことは聞けないね

> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと
> 無用に偉そうなやつの言うこと

躾の悪い子だ
団子やMACオタみたいになっちゃうよ

ニートが発狂中と聞いて

なんでもいいけど、スレタイと関係のない話を続けて荒らすなよ

用語の議論すんなよ。
ぐだぐだになる。
そこは適当に折り合いつけろ。

団子、ＭＡＣオタ、テヘ権田、
一番人気は誰でつか？

> 用語の議論すんなよ。
> ぐだぐだになる。
> そこは適当に折り合いつけろ。

できればそうしたいんだが、団子MACオタの場合は折り合いつけてなんとかなるレベルじゃないからねえ
運動量の概念も知らずに相対性理論の話をするようなもんだ

>>841
仕事無いの？ｗ

CPUを熱くする能力は団子が高いけどな

ニートスレ

>>844
運動量を知らなくてもローレンツ変換くらいは導けるだろ

運動量の概念を知らない超天才なら可能かもしれないが、習って理解できなかった奴には無理だと思うが。
物理レジスタを知らずに１０年もスレに居座って偉そうにアーキテクチャを語るのはどうかと思うよ

まともに仕事に就いてる人間なら平日真っ昼間に1時間以上も貼り付くなんてありえない
それとも海外出張中ですか？ニートの常套句だよな。

834 名前：Socket774[sage] 投稿日：2009/02/17(火) 11:49:28 ID:AidNn6PJ
835 名前：Socket774[sage] 投稿日：2009/02/17(火) 11:53:20 ID:AidNn6PJ
837 名前：Socket774[sage] 投稿日：2009/02/17(火) 12:12:38 ID:AidNn6PJ
839 名前：Socket774[sage] 投稿日：2009/02/17(火) 12:31:17 ID:AidNn6PJ
841 名前：Socket774[sage] 投稿日：2009/02/17(火) 12:40:01 ID:AidNn6PJ
844 名前：Socket774[sage] 投稿日：2009/02/17(火) 12:44:17 ID:AidNn6PJ
849 名前：Socket774[sage] 投稿日：2009/02/17(火) 12:50:59 ID:AidNn6PJ

この時期に平日に貼り付けるのは大学生かニートくらいのもんだな。