CPUアーキテクチャについて語れ ８
お前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。
x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、
フリップフロップ回路が小さいPentium Mマンセー、
CISCなのに内部はRISCなPentium 4マンセー、
x86なのに32/64bitコンパチなOpteronマンセー、
昔々8086の時代は(以下略・・・等もよし。
さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！
前スレ
CPUアーキテクチャについて語れ 7
http://pc11.2ch.net/test/read.cgi/jisaku/1172923824/
【過去スレ】
Part 1 http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2 http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3 http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4 http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5 http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/
Part 6 http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/
【前スレより転載】
816 ：聞伝君：2007/05/02(水) 04:54:50 ID:MIZBpvl2
更にcellはSIMDではない
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。
x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、
フリップフロップ回路が小さいPentium Mマンセー、
CISCなのに内部はRISCなPentium 4マンセー、
x86なのに32/64bitコンパチなOpteronマンセー、
昔々8086の時代は(以下略・・・等もよし。
さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！
前スレ
CPUアーキテクチャについて語れ 7
http://pc11.2ch.net/test/read.cgi/jisaku/1172923824/
【過去スレ】
Part 1 http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2 http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3 http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4 http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5 http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/
Part 6 http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/
【前スレより転載】
816 ：聞伝君：2007/05/02(水) 04:54:50 ID:MIZBpvl2
更にcellはSIMDではない
|
|
|
2ゲット
998 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:24:44 ID:wWJSXCIP
ベクトル計算機の場合マルチと言ってもクラスタに近いから、それほど厳密に区別する必要も無いでしょ。
ベクトル演算ユニットがあればベクトル計算機で良いんじゃね？
そいやー、Crayにはベクトル演算中の0除算を無視するモードとかあったなぁ…
999 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:30:05 ID:d1JfRd2R
1000ならおっぱい
1000 名前：・∀・）っ-○◎●[sage] 投稿日：2007/05/03(木) 03:30:24 ID:C7PZYiLL
１０００
998 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:24:44 ID:wWJSXCIP
ベクトル計算機の場合マルチと言ってもクラスタに近いから、それほど厳密に区別する必要も無いでしょ。
ベクトル演算ユニットがあればベクトル計算機で良いんじゃね？
そいやー、Crayにはベクトル演算中の0除算を無視するモードとかあったなぁ…
999 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:30:05 ID:d1JfRd2R
1000ならおっぱい
1000 名前：・∀・）っ-○◎●[sage] 投稿日：2007/05/03(木) 03:30:24 ID:C7PZYiLL
１０００
3
まきのせんせいお茶目だな。自サイトにニュー速のログかよ
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/press/2006-11-6/2ch-newsoku.html
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/press/2006-11-6/2ch-newsoku.html
936 ：Socket774：2007/05/03(木) 00:59:27 ID:RM/uqQqY
サン社のプロセッサ設計トップに聞く、
「課題は製造パートナーの確保」
http://www.eetimes.jp/contents/200705/17866_1_20070502193717.cfm
サン社のプロセッサ設計トップに聞く、
「課題は製造パートナーの確保」
http://www.eetimes.jp/contents/200705/17866_1_20070502193717.cfm
6 ：Socket774：2007/05/03(木) 11:01:50 ID:7/TOxO9e
聞伝くんって、ブロック図的に独立した複数の演算モジュールに制御シグナル
をブロードキャストして同期動作させる、今じゃ死語の世界に片足を突っ込ん
じゃった古典的SIMDプロセッサしかSIMDと言いたがらないひとなのねん
このこだわりってやっぱり愛ゆえ？
「高並列でスケーラブルで汎用なSIMDが実験プロセッサを除いて絶滅したのは
使い道が無いからだ」とか言ってみるテスト
をブロードキャストして同期動作させる、今じゃ死語の世界に片足を突っ込ん
じゃった古典的SIMDプロセッサしかSIMDと言いたがらないひとなのねん
このこだわりってやっぱり愛ゆえ？
「高並列でスケーラブルで汎用なSIMDが実験プロセッサを除いて絶滅したのは
使い道が無いからだ」とか言ってみるテスト
すごく古い人だなってのは至る所で感じるよ＞伝聞君
汎用で使い道が無いってどういうことっすか
「高並列でスケーラブルで汎用なSIMD」ってそもそもコンセプト的に
成立しない、ゆえにそれを生かせる使い道が無いのかもってこと
並列度を最大限に生かそうとしたら、互いに異なる処理も同時に実行
したくなるよね？
成立しない、ゆえにそれを生かせる使い道が無いのかもってこと
並列度を最大限に生かそうとしたら、互いに異なる処理も同時に実行
したくなるよね？
一時期プログラマブルな画像処理プロセッサとかがSIMDであったけど、今はもう無いのかな。
最近のCTやMRIのはどうなってるんだろう？
最近のCTやMRIのはどうなってるんだろう？
前スレ終盤の叩き合いに参加できなかったのわ、つくづく残念す(笑)
どっちに組するにしても、面白いソースの一つも紹介したものを。。。
どっちに組するにしても、面白いソースの一つも紹介したものを。。。
意図せず人気者ってやつ？ｵﾚ。まあ、いいやｗ
SIMDに愛なぞ、、どちらかというと余り好きじゃない。
演算器積んでいてもloadネックで遊ばしてしまうような用途には無力で、
主にそう言う用途に関わっているから。
section 並列の方が(遊びとしても)面白いし。
SIMDに愛なぞ、、どちらかというと余り好きじゃない。
演算器積んでいてもloadネックで遊ばしてしまうような用途には無力で、
主にそう言う用途に関わっているから。
section 並列の方が(遊びとしても)面白いし。
>>11
面白いソースあるなら出して。
おいらはコレを張っておく。面白いかは微妙だが。
ttp://www.kasahara.elec.waseda.ac.jp/pdf/CS_advanced_technology_061003.pdf
面白いソースあるなら出して。
おいらはコレを張っておく。面白いかは微妙だが。
ttp://www.kasahara.elec.waseda.ac.jp/pdf/CS_advanced_technology_061003.pdf
15 ：MACオタ＞聞伝 さん：2007/05/03(木) 13:02:25 ID:LpHr6P80
>>13
このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/816
------------------------
816 ：聞伝君：2007/05/02(水) 04:54:50 ID:MIZBpvl2
更にcellはSIMDではない
------------------------
私の認識でわ、ベクトル機と対照すべきモノわスカラじゃなくて、キャッシュアーキテクチャだと思うす。
http://docs.cray.com/books/S-2315-50/html-S-2315-50/fixed2nvngcwf3.html
========================
the 32 KB of vector register space effectively functions as the lowest level of processor
data cache, similar to the L1 cache found on microprocessor-based systems.
========================
メモリアクセスを隠蔽する手法の違いということで。。。
そういう意味で、普通ショートベクトル(=SIMD)わキャッシュアーキテクチャと組み合わせて使われる
以上、伝統的ベクトルアーキテクチャとわ一線を画する筈す。
このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/816
------------------------
816 ：聞伝君：2007/05/02(水) 04:54:50 ID:MIZBpvl2
更にcellはSIMDではない
------------------------
私の認識でわ、ベクトル機と対照すべきモノわスカラじゃなくて、キャッシュアーキテクチャだと思うす。
http://docs.cray.com/books/S-2315-50/html-S-2315-50/fixed2nvngcwf3.html
========================
the 32 KB of vector register space effectively functions as the lowest level of processor
data cache, similar to the L1 cache found on microprocessor-based systems.
========================
メモリアクセスを隠蔽する手法の違いということで。。。
そういう意味で、普通ショートベクトル(=SIMD)わキャッシュアーキテクチャと組み合わせて使われる
以上、伝統的ベクトルアーキテクチャとわ一線を画する筈す。
プロセッサのメモリ階層がL1-L3と多層化されている昨今、「ベクトル=キャッシュ無し」という
という古い考えわ捨てて、ベクトルレジスタをメモリ階層の一段階として考えるのも興味深い
発展かと思うす。
http://www.research.ibm.com/aceed/2005/proceedings/krste.ppt
という古い考えわ捨てて、ベクトルレジスタをメモリ階層の一段階として考えるのも興味深い
発展かと思うす。
http://www.research.ibm.com/aceed/2005/proceedings/krste.ppt
>>15
>このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
>http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/816
よほどin cacheか on registerでぐるぐる回すだけのようなprogram以外で
softwareがIPC3で動くようにするのは難しいでしょ。
そういう意味として816は当たり前のことを書きたかったのではないかと思うよ。
下の方は同意だよ。
>このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
>http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/816
よほどin cacheか on registerでぐるぐる回すだけのようなprogram以外で
softwareがIPC3で動くようにするのは難しいでしょ。
そういう意味として816は当たり前のことを書きたかったのではないかと思うよ。
下の方は同意だよ。
>>16
そいう考え方を発展させれば面白い物が出来るかも知れないけど。
解が見えないんだよ。
すぐ実用性求められるし、
こういう場合にはやっぱりまだベクトルに負けるじゃんとかケチ付けられるし。
それでコンサバなarchitectureの拡大発展と並列化に走ると。
成熟してきたんかな。
そいう考え方を発展させれば面白い物が出来るかも知れないけど。
解が見えないんだよ。
すぐ実用性求められるし、
こういう場合にはやっぱりまだベクトルに負けるじゃんとかケチ付けられるし。
それでコンサバなarchitectureの拡大発展と並列化に走ると。
成熟してきたんかな。
19 ：MACオタ＞聞伝 さん：2007/05/03(木) 13:13:33 ID:LpHr6P80
>>17
-----------------------
softwareがIPC3で動くようにするのは難しいでしょ。
-----------------------
SPEわ2-issueのプロセッサなので、理論限界でIPC=2なんすけど。。。
-----------------------
softwareがIPC3で動くようにするのは難しいでしょ。
-----------------------
SPEわ2-issueのプロセッサなので、理論限界でIPC=2なんすけど。。。
>>19
SPEじゃなくて別のprocessorを想定してた。
あと、IPCを測るときに積和を2としたがる人も居て
そう言う人は何で４がでないのか説明しろと無理難題を迫ってくる。
SIMD命令のIPC maxは１と見るかNと見るかみたいな話し。
SPEじゃなくて別のprocessorを想定してた。
あと、IPCを測るときに積和を2としたがる人も居て
そう言う人は何で４がでないのか説明しろと無理難題を迫ってくる。
SIMD命令のIPC maxは１と見るかNと見るかみたいな話し。
ちょっと用があるんで、抜けますﾉｼ
22 ：MACオタ＞聞伝 さん：2007/05/03(木) 13:22:53 ID:LpHr6P80
>>20
-------------------
IPCを測るときに積和を2としたがる人も居て
-------------------
IPC (instruction per cycle) と ops (operation per second)の勘違いのような気がするす。
話変わって「CELL BE = MIMD」説の方わ、私も常々"cluster on a chip"と主張しているすから
同意するす。
-------------------
IPCを測るときに積和を2としたがる人も居て
-------------------
IPC (instruction per cycle) と ops (operation per second)の勘違いのような気がするす。
話変わって「CELL BE = MIMD」説の方わ、私も常々"cluster on a chip"と主張しているすから
同意するす。
POWER6搭載製品のリリーススケジュールについて公式のコメントが出たす。
http://www.eweek.com/article2/0,1895,2124931,00.asp
--------------------------
At IBM's ParterWorld Conference in St. Louis, Ross Mauri, the general manager for
System p in IBM's Systems and Technology group, told eWeek that Big Blue will be
announcing new System p servers based on the Power6 processor in the next six weeks.
--------------------------
http://www.eweek.com/article2/0,1895,2124931,00.asp
--------------------------
At IBM's ParterWorld Conference in St. Louis, Ross Mauri, the general manager for
System p in IBM's Systems and Technology group, told eWeek that Big Blue will be
announcing new System p servers based on the Power6 processor in the next six weeks.
--------------------------
CellがMIMDなのは疑いようが無いが
な ん で
「SIMDではない」
んだ？
排他的概念か？
それともSPEを並列に動かしたら、1命令で1個のデータしか扱えなくなるのか？
な ん で
「SIMDではない」
んだ？
排他的概念か？
それともSPEを並列に動かしたら、1命令で1個のデータしか扱えなくなるのか？
25 ：MACオタ＞団子 さん：2007/05/03(木) 15:46:20 ID:LpHr6P80
我々、一般のヒトわデスクトップ用マイクロプロセッサに実装されるショートベクトルのユニットを
"SIMD"と呼ぶす。しかしスーパーコンピュータの世界でわ、ちょっと違う分類をしているらしいすよ。
http://www.linux.or.jp/JF/JFdocs/CPU-Design-HOWTO-6.html
-----------------------
6.3 SIMD(Single Instruction stream, Multiple Data stream) マシン
このようなマシンはしばしば 1,024個から 16,384個といった膨大な数の処理単位をもち、
それらがそれぞれ異なるデータに対して軍隊の行進のように同じ命令を実行することが可能と
なっています。したがって、たった一つの命令で多くのデータを並列に操ることができます。
このタイプに分類される SIMD の例としては CPP DAP Gamma II や Alenia Quadrics などが
挙げられます。
もう一つのタイプの SIMD システムはベクトルプロセッサです。ベクトルプロセッサは特別な
構造をもつ CPU を使って、独立したデータ群より類似データの配列に対して能力を発揮します。
ベクトルユニットでデータを処理する場合、結果は3クロックサイクル当たり 1個かまた特別な場合
には2個の割合で出力されます。 (1クロックサイクルとはシステムの内部処理時間の基本単位
です。) つまり、ベクトルモードで実行するときに限り ベクトルプロセッサはほぼ並列にデータを
処理する事になります。この場合、旧式のスカラーモードで実行するのに比べて数倍高速となり
ます。このため、ベクトルプロセッサの実用上の効果は、ほぼ SIMD マシンと同じと考えられます。
このようなシステムの例をあげるとすれば、Hitachi S3600 です。
-----------------------
彼らの用語でわ、ショートベクトルわ"SIMD"じゃ無いらしいすね。
"SIMD"と呼ぶす。しかしスーパーコンピュータの世界でわ、ちょっと違う分類をしているらしいすよ。
http://www.linux.or.jp/JF/JFdocs/CPU-Design-HOWTO-6.html
-----------------------
6.3 SIMD(Single Instruction stream, Multiple Data stream) マシン
このようなマシンはしばしば 1,024個から 16,384個といった膨大な数の処理単位をもち、
それらがそれぞれ異なるデータに対して軍隊の行進のように同じ命令を実行することが可能と
なっています。したがって、たった一つの命令で多くのデータを並列に操ることができます。
このタイプに分類される SIMD の例としては CPP DAP Gamma II や Alenia Quadrics などが
挙げられます。
もう一つのタイプの SIMD システムはベクトルプロセッサです。ベクトルプロセッサは特別な
構造をもつ CPU を使って、独立したデータ群より類似データの配列に対して能力を発揮します。
ベクトルユニットでデータを処理する場合、結果は3クロックサイクル当たり 1個かまた特別な場合
には2個の割合で出力されます。 (1クロックサイクルとはシステムの内部処理時間の基本単位
です。) つまり、ベクトルモードで実行するときに限り ベクトルプロセッサはほぼ並列にデータを
処理する事になります。この場合、旧式のスカラーモードで実行するのに比べて数倍高速となり
ます。このため、ベクトルプロセッサの実用上の効果は、ほぼ SIMD マシンと同じと考えられます。
このようなシステムの例をあげるとすれば、Hitachi S3600 です。
-----------------------
彼らの用語でわ、ショートベクトルわ"SIMD"じゃ無いらしいすね。
仲裁役のMACオタなんて見たくない…
MACヲタは「しばしば」を「全て」と脳内変換してるらしい
>>15
どっちに組するもなにも、{更にCellのSIMDではない}以前に、
しつこいようだが、前スレの議論の発端は、
ベクトル演算=ベクトルプロセッサでするもの
という聞伝君の誤認識からだよ。
それがなければすぐに終わっていた話なのに。
一切ベクトル機やSIMD機の議論ではなかった。
というわけで、そろそろ次の話題に移行してほしい。
どっちに組するもなにも、{更にCellのSIMDではない}以前に、
しつこいようだが、前スレの議論の発端は、
ベクトル演算=ベクトルプロセッサでするもの
という聞伝君の誤認識からだよ。
それがなければすぐに終わっていた話なのに。
一切ベクトル機やSIMD機の議論ではなかった。
というわけで、そろそろ次の話題に移行してほしい。
30 ：MACオタ＠団子 さん：2007/05/03(木) 16:34:21 ID:LpHr6P80
>>28
英語において"often"わ「～じゃない場合より多い」というニュアンスす。("as often as"の用法で
調べると良いかと思うす)
>>26の意味でわ少なくともSIIMDに分類されるシステムのうち半分以上わ1,024-16,384の
ロングベクトルである。。。ということになるわけで、明らかに、MMX, SSE, AltiVecの類わSIMDに
分類されていないす。
英語において"often"わ「～じゃない場合より多い」というニュアンスす。("as often as"の用法で
調べると良いかと思うす)
>>26の意味でわ少なくともSIIMDに分類されるシステムのうち半分以上わ1,024-16,384の
ロングベクトルである。。。ということになるわけで、明らかに、MMX, SSE, AltiVecの類わSIMDに
分類されていないす。
31 ：MACオタ＞29 さん：2007/05/03(木) 16:38:19 ID:LpHr6P80
>>29
-------------------
そろそろ次の話題に移行してほしい。
-------------------
面白いと思うからコメントしているすけど、他にご希望があるなら自前でネタ出しすべきかと思うす。
-------------------
そろそろ次の話題に移行してほしい。
-------------------
面白いと思うからコメントしているすけど、他にご希望があるなら自前でネタ出しすべきかと思うす。
ちゃんと次のネタを提供しているのはさすがMACオタではないか。
774 名前：MACオタ＞757 さん[sage] 投稿日：2007/04/30(月) 22:06:20 ID:qk7MKfVw
>>757
特に遅れているという訳でも無さそうす。
http://www.itjungle.com/tfh/tfh043007-story02.html
others that I am now hearing say IBM will crimp the clock speed back
to 3.3 GHz or 3.5 GHz except for the machines that get sent to the big
supercomputing laboratories operated by the U.S. Department of Energy.
I have no confirmation of these new rumors, but IBM is expected to deliver
a range of Power6 processors that span as low as 3 GHz and as high as 5
GHz over the two-year span of the product,
774 名前：MACオタ＞757 さん[sage] 投稿日：2007/04/30(月) 22:06:20 ID:qk7MKfVw
>>757
特に遅れているという訳でも無さそうす。
http://www.itjungle.com/tfh/tfh043007-story02.html
others that I am now hearing say IBM will crimp the clock speed back
to 3.3 GHz or 3.5 GHz except for the machines that get sent to the big
supercomputing laboratories operated by the U.S. Department of Energy.
I have no confirmation of these new rumors, but IBM is expected to deliver
a range of Power6 processors that span as low as 3 GHz and as high as 5
GHz over the two-year span of the product,
今後6週以内に3GHz級のPOWER6 serverが登場。5GHzはとても無理とのこと。
SRAMの製造にトラブル抱えて成功するわけがない
clock speed backもさることながら、６は苦難だろうな。
向いているprogramでは、まあ、あれなんだろうけど、
もうじき市場で様々な評価がされるだろうな。
次を急ぐのか、clock上げて逃げるのか…
向いているprogramでは、まあ、あれなんだろうけど、
もうじき市場で様々な評価がされるだろうな。
次を急ぐのか、clock上げて逃げるのか…
5GHzが無理となるとえらい厳しい戦いになりそうだなー
Nehalemに市場取られる気配がぷんぷんするんだぜ？
Nehalemに市場取られる気配がぷんぷんするんだぜ？
37 ：MACオタ＞32 さん：2007/05/03(木) 17:07:07 ID:LpHr6P80
>>32
続報わ、こっちす。>>23
ちなみに、既存のPOWER5+製品ラインの値下げとPOWER搭載ブレードサーバーの管轄を
x86 (x series)部門からunix (p series)部門に移管する等、POWER6搭載製品発表の準備も
始まったとのことす。
http://www.crn.com/hardware/199203320
-----------------------
IBM is changing the way it distributes the blade version of its System p servers to
separate them from sales of the company's System x blade servers.
[中略]
This week will see IBM also drop the price of its current System p servers, based on
the POWER5+ processor, by 15 percent to 25 percent as it prepares for the release of
the POWER6-based System p servers in the next couple of months, Handy said. The
cuts will be a combination of price reductions and promotions and will apply to the
midrange System p 5 570 servers and high-end 590 and 595 servers, he said.
-----------------------
3GHz版ってブレードサーバーのことじゃないかと思われるす。
続報わ、こっちす。>>23
ちなみに、既存のPOWER5+製品ラインの値下げとPOWER搭載ブレードサーバーの管轄を
x86 (x series)部門からunix (p series)部門に移管する等、POWER6搭載製品発表の準備も
始まったとのことす。
http://www.crn.com/hardware/199203320
-----------------------
IBM is changing the way it distributes the blade version of its System p servers to
separate them from sales of the company's System x blade servers.
[中略]
This week will see IBM also drop the price of its current System p servers, based on
the POWER5+ processor, by 15 percent to 25 percent as it prepares for the release of
the POWER6-based System p servers in the next couple of months, Handy said. The
cuts will be a combination of price reductions and promotions and will apply to the
midrange System p 5 570 servers and high-end 590 and 595 servers, he said.
-----------------------
3GHz版ってブレードサーバーのことじゃないかと思われるす。
POWER6の性能すけど、整数パイプラインのin-order化による既存コードの性能低下わ予想通り
あるらしいす。
先ごろ開催されたPower.org Software Summit 2007のプレゼン資料からの引用す。
http://www.power.org/swsummit/download/SW_Summit_gcc_and_tool_chain_Peter.pdf (p.8参照)
------------------------
.・32-bit and 64-bit default: -mtune=power4
- Good value for power4 and related 970 processors
- Ok, for power5 and power5+
- No so good for the in-order power6 processor
------------------------
あるらしいす。
先ごろ開催されたPower.org Software Summit 2007のプレゼン資料からの引用す。
http://www.power.org/swsummit/download/SW_Summit_gcc_and_tool_chain_Peter.pdf (p.8参照)
------------------------
.・32-bit and 64-bit default: -mtune=power4
- Good value for power4 and related 970 processors
- Ok, for power5 and power5+
- No so good for the in-order power6 processor
------------------------
ゎーぃ
やっぱpowerでin-orderはやべぇっぽいな
ブレード以外ではしっかり4GHz+出てりゃいいんだけど…
やっぱpowerでin-orderはやべぇっぽいな
ブレード以外ではしっかり4GHz+出てりゃいいんだけど…
クロック上げるために、in-orderにしたんじゃないの？
それで3GHｚじゃ悲し過ぎるぞ。
それで3GHｚじゃ悲し過ぎるぞ。
I.B.M. to Announce an Advance in Making Chips Faster and More Energy-Efficient
http://www.nytimes.com/2007/05/03/technology/03chip.html?ref=business
http://www.nytimes.com/2007/05/03/technology/03chip.html?ref=business
42 ：MACオタ＞41 さん：2007/05/03(木) 21:13:23 ID:LpHr6P80
次のネタ
アホアホ聞伝君の次のハンドル
アホアホ聞伝君の次のハンドル
44 ：MACオタ＞団子 さん：2007/05/04(金) 01:27:40 ID:8lBhBvV5
>>43
そういえば、これ火消しに行かなくて良いすか？
http://pc11.2ch.net/test/read.cgi/jisaku/1177961091/
----------------------
4 名前：Socket774 投稿日：2007/05/01(火) 04:26:55 ID:CEN0BCuL
TXで負荷を掛けながら、IEを起動するとC2Dの超もっさりが顔を出す
[以下略]
----------------------
そういえば、これ火消しに行かなくて良いすか？
http://pc11.2ch.net/test/read.cgi/jisaku/1177961091/
----------------------
4 名前：Socket774 投稿日：2007/05/01(火) 04:26:55 ID:CEN0BCuL
TXで負荷を掛けながら、IEを起動するとC2Dの超もっさりが顔を出す
[以下略]
----------------------
時間の無駄
絶対処理量を無視した比較に公平性もなにもない
所詮無能の詭弁
所詮無能の詭弁
もっさり＝毛深いを「もたつき」だと勘違いし続けてるいつもの馬鹿のスレを
こんなスレに貼るMACヲタも所詮その程度だね
こんなスレに貼るMACヲタも所詮その程度だね
「もたつき」の意味もありますがｗ
はいはい【ギザワロス】ｗｗｗｗｗ
っていうかさ、Core2Duoの半分以下の性能しか出せないのにIEの同時起動云々って
はなから論外じゃん
腕相撲で負けて「実は左利きなんだ再戦しろ」っていうくらい見苦しい
はなから論外じゃん
腕相撲で負けて「実は左利きなんだ再戦しろ」っていうくらい見苦しい
もっさり
①動きがにぶいさま。気がきかない。
②あかぬけないさま。
③毛などが厚く生えているさま。
だそうですよ。
①動きがにぶいさま。気がきかない。
②あかぬけないさま。
③毛などが厚く生えているさま。
だそうですよ。
つまり、俺ベンチでC2Dの半分の性能も出ないAthlon64 X2＝もっさり
>>41のナノテクによる超low-k技術わ、元々ナノスケールのマスクを自動生成するための
研究からの派生すけど、なんとHPが同様な手法で"nanoimprint"なるマスク生成技術に
成功したそうす。
http://www.hp.com/hpinfo/newsroom/press/2007/070502a.html
--------------------
The technology involves a process called nanoimprint lithography (NIL) -- a method of
literally stamping out patterns of wires less than 50 atoms wide on a substrate. HP Labs
researchers have created patented NIL technology, which has enabled the fabrication of
laboratory prototype circuits with wire widths of 15 nanometers -- about one-third the
dimension of the features in the most advanced circuits that will be commercially available
this year.
--------------------
HP自体わ半導体製造わ商売にしていないんで、この技術をライセンスするとのことすけど
どこが実用化するすかね。
研究からの派生すけど、なんとHPが同様な手法で"nanoimprint"なるマスク生成技術に
成功したそうす。
http://www.hp.com/hpinfo/newsroom/press/2007/070502a.html
--------------------
The technology involves a process called nanoimprint lithography (NIL) -- a method of
literally stamping out patterns of wires less than 50 atoms wide on a substrate. HP Labs
researchers have created patented NIL technology, which has enabled the fabrication of
laboratory prototype circuits with wire widths of 15 nanometers -- about one-third the
dimension of the features in the most advanced circuits that will be commercially available
this year.
--------------------
HP自体わ半導体製造わ商売にしていないんで、この技術をライセンスするとのことすけど
どこが実用化するすかね。
>>53
マスクを生成ってのとはちょっと違う気がする。
ナノインプリントは色んなところで研究してるから珍しくはないけど実用レベルなのかな。
15nmだとリソグラフィに遜色ないし、簡単な半導体を安価に作るには良いね。
今だとリソグラフィのマスクコストは馬鹿にならんおかげで、数がそう出ない半導体なんかは
微細化を諦めてたりするけど、ナノインプリントが実現出来ればそれも変わりそう。
マスクを生成ってのとはちょっと違う気がする。
ナノインプリントは色んなところで研究してるから珍しくはないけど実用レベルなのかな。
15nmだとリソグラフィに遜色ないし、簡単な半導体を安価に作るには良いね。
今だとリソグラフィのマスクコストは馬鹿にならんおかげで、数がそう出ない半導体なんかは
微細化を諦めてたりするけど、ナノインプリントが実現出来ればそれも変わりそう。
55 ：MACオタ＞54 さん：2007/05/04(金) 13:05:36 ID:8lBhBvV5
IPF叩きが大好きなTheInquirerの記事なんで、話半分に読んだ方が良いかと思うすけど、
Tukwilaが動作クロックが上がらないという問題に直面しているとのことす。
http://www.theinquirer.net/default.aspx?article=39397
---------------------------
Well, now word has reached out tender ears that the delayed Tukwila is also having
serious speed problems. It is currently looking like it it will top out at 2.1Ghz, but given
the line's illustrious history, there is still time for this to drop significantly. In any case,
this is a massive drop from what was promised.
---------------------------
Tukwilaが動作クロックが上がらないという問題に直面しているとのことす。
http://www.theinquirer.net/default.aspx?article=39397
---------------------------
Well, now word has reached out tender ears that the delayed Tukwila is also having
serious speed problems. It is currently looking like it it will top out at 2.1Ghz, but given
the line's illustrious history, there is still time for this to drop significantly. In any case,
this is a massive drop from what was promised.
---------------------------
Software Optimization Guide for AMD Family 10h Processor (Balcerona)が公開されているのわ
あちこちで報じられているすけど、Appendix Aに一通りのアーキテクチャ解説がついてるので
以後の資料として必読かと思うす。
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/40546.pdf
AMDのアーキテクチャに詳しい方にわ常識なんだと思うすけど、実行ユニットの直前まで
Macro-opsのまますから、特にmicro-ops fusion的な機構わ不要なんすね。
また浮動小数点におけるロード->演算のsuperforwardingの追加等、高級言語の一命令をそのまま
に近い状態でハードウェア処理するという方向性が見えるす。SSE4系高機能命令も同様な目的に
見えるす。
この辺、ハードワイアードCISCとでも言うべき方向性かと思うすけど、高クロックとマルチコア実現
のために古典RISCに戻しちゃったCELL SPEなんかとの対比が面白いす。
あちこちで報じられているすけど、Appendix Aに一通りのアーキテクチャ解説がついてるので
以後の資料として必読かと思うす。
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/40546.pdf
AMDのアーキテクチャに詳しい方にわ常識なんだと思うすけど、実行ユニットの直前まで
Macro-opsのまますから、特にmicro-ops fusion的な機構わ不要なんすね。
また浮動小数点におけるロード->演算のsuperforwardingの追加等、高級言語の一命令をそのまま
に近い状態でハードウェア処理するという方向性が見えるす。SSE4系高機能命令も同様な目的に
見えるす。
この辺、ハードワイアードCISCとでも言うべき方向性かと思うすけど、高クロックとマルチコア実現
のために古典RISCに戻しちゃったCELL SPEなんかとの対比が面白いす。
220 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 18:27:13 ID:ML3bg+Sf0
>>216
違うだろ。
もしこの説が有力ならPS3がミス設計だったってだけ。
しかも今後出るモデルは現行のPS3下位互換だから、取り返しが付かない。
223 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 18:47:49 ID:ML3bg+Sf0
理解力の無いアホが早速噛み付いてきた
225 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 18:51:51 ID:nLMTJSGq0
>>223
今後出るモデルがどう下位互換で、何が取り返しが付かないのか
具体的にどうぞ
230 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:07:22 ID:dMdeP9wf0
>>220
全く意味不明なんで詳しく説明して。
PS2までへの互換部分以外になにか変更あるの？
ソフト動かなくなるじゃん。
>>216
違うだろ。
もしこの説が有力ならPS3がミス設計だったってだけ。
しかも今後出るモデルは現行のPS3下位互換だから、取り返しが付かない。
223 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 18:47:49 ID:ML3bg+Sf0
理解力の無いアホが早速噛み付いてきた
225 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 18:51:51 ID:nLMTJSGq0
>>223
今後出るモデルがどう下位互換で、何が取り返しが付かないのか
具体的にどうぞ
230 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:07:22 ID:dMdeP9wf0
>>220
全く意味不明なんで詳しく説明して。
PS2までへの互換部分以外になにか変更あるの？
ソフト動かなくなるじゃん。
231 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:13:43 ID:ML3bg+Sf0
そもそもPS3の勝ちって何ですか
１．Wiiから今世代機トップシェアを奪還すること
２．ゲームから撤退しないこと
３．今年中にはゲームから撤退しないこと
１はまず無理だと思ってますが
233 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:14:59 ID:rWwJDbs70
詭弁のガイドライン
6.一見、関係がありそうで関係のない話を始める
「そもそもPS3の勝ちって何ですか？」
234 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:15:28 ID:nLMTJSGq0
>>231
そもそもミス設計って何ですか
論点すりかえるなよ
そもそもPS3の勝ちって何ですか
１．Wiiから今世代機トップシェアを奪還すること
２．ゲームから撤退しないこと
３．今年中にはゲームから撤退しないこと
１はまず無理だと思ってますが
233 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:14:59 ID:rWwJDbs70
詭弁のガイドライン
6.一見、関係がありそうで関係のない話を始める
「そもそもPS3の勝ちって何ですか？」
234 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:15:28 ID:nLMTJSGq0
>>231
そもそもミス設計って何ですか
論点すりかえるなよ
235 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:19:53 ID:ML3bg+Sf0
「PS3が勝つる！」に対してレスしたのに詭弁扱いすることのほうが
よっぽど詭弁かと。
トレンドを見誤ったという点ではハードそのものがミス設計だよ
238 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:24:57 ID:rWwJDbs70
そもそも>>216の「これでPS3勝つる」は性能面でって意味だろ（どうせ皮肉だろうが）
>トレンドを見誤ったという点ではハードそのものがミス設計だよ
ミスリードも甚だしいなｗ
241 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:36:27 ID:ML3bg+Sf0
トレンドってようは商売になるかどうかだよ。
結果論として商売になってない。売り上げ予測を下方修正してる。
PS3は時に定価より安値で売られてるのに、Wiiは逆だ。
まあ、PS3の捨て値＞Wiiのボッタクリ値ではあるけど。
240 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:29:29 ID:rWwJDbs70
団子氏はCellスレとVSスレを勘違いしているご様子
「PS3が勝つる！」に対してレスしたのに詭弁扱いすることのほうが
よっぽど詭弁かと。
トレンドを見誤ったという点ではハードそのものがミス設計だよ
238 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:24:57 ID:rWwJDbs70
そもそも>>216の「これでPS3勝つる」は性能面でって意味だろ（どうせ皮肉だろうが）
>トレンドを見誤ったという点ではハードそのものがミス設計だよ
ミスリードも甚だしいなｗ
241 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:36:27 ID:ML3bg+Sf0
トレンドってようは商売になるかどうかだよ。
結果論として商売になってない。売り上げ予測を下方修正してる。
PS3は時に定価より安値で売られてるのに、Wiiは逆だ。
まあ、PS3の捨て値＞Wiiのボッタクリ値ではあるけど。
240 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:29:29 ID:rWwJDbs70
団子氏はCellスレとVSスレを勘違いしているご様子
>>61
まさにｹﾞﾊｺﾃそのものでﾜﾛﾀ
まさにｹﾞﾊｺﾃそのものでﾜﾛﾀ
63 ：MACオタ＞58-62 さん：2007/05/05(土) 22:00:09 ID:PYZKrr9x
>>58-62
面白くない。。。と言っちゃ嘘になるすけど、ここ団子さんの行状を語るスレッドじゃないす。
面白くない。。。と言っちゃ嘘になるすけど、ここ団子さんの行状を語るスレッドじゃないす。
ハード詳しくないのに無理に語ろうとするからボロが出たな
307 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:26:19 ID:ML3bg+Sf0
そういえばLSの存在を忘れてた。
Cellでシェーダ処理を行う場合、LSを小さなVRAMと考えてテンポラリ的に使用すれば、
帯域的にはもっと凄いことになる。
<中略>
↑いや、最初から言ってることだけど、これのお目出度さが解らないあたりがGK脳というか
308 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:28:44 ID:EghhwPrU0
>>307
複数IDを駆使した自演？
誰もそういう釣りにいちいち食いつく気もおこらないだけ。
309 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:30:16 ID:ML3bg+Sf0
俺が否定するまでマンセーしてたけどなｗｗｗ
310 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:32:48 ID:EghhwPrU0
イカ臭い書き込みばっかりで斜め読みしかしてないけど、
ヲーズマンですか？って突っ込みしか入ってないような。
311 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:33:05 ID:bdN1r93/0
ID:KzXs2OL60をマンセーしてるカキコなんて１つも無いよ
ヤクチューだろってカキコはあるけど
315 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:48:23 ID:ML3bg+Sf0
>>306によるとここは ID:bdN1r93/0 のスレらしいので
ずらかる
腹ｲﾃｪwww
そういえばLSの存在を忘れてた。
Cellでシェーダ処理を行う場合、LSを小さなVRAMと考えてテンポラリ的に使用すれば、
帯域的にはもっと凄いことになる。
<中略>
↑いや、最初から言ってることだけど、これのお目出度さが解らないあたりがGK脳というか
308 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:28:44 ID:EghhwPrU0
>>307
複数IDを駆使した自演？
誰もそういう釣りにいちいち食いつく気もおこらないだけ。
309 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:30:16 ID:ML3bg+Sf0
俺が否定するまでマンセーしてたけどなｗｗｗ
310 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:32:48 ID:EghhwPrU0
イカ臭い書き込みばっかりで斜め読みしかしてないけど、
ヲーズマンですか？って突っ込みしか入ってないような。
311 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:33:05 ID:bdN1r93/0
ID:KzXs2OL60をマンセーしてるカキコなんて１つも無いよ
ヤクチューだろってカキコはあるけど
315 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:48:23 ID:ML3bg+Sf0
>>306によるとここは ID:bdN1r93/0 のスレらしいので
ずらかる
腹ｲﾃｪwww
せっかく今日わbarcelonaの最適化ガイド(>>57参照)も出て、お得意のSSE性能に関する
講釈もできたものを、わざわざゲーハー板で存在しない敵相手に大暴れってのも。。。
講釈もできたものを、わざわざゲーハー板で存在しない敵相手に大暴れってのも。。。
ようやく彼の身の丈にあった居場所が見つかったようだな
High End Amiga System To Use PA Semi Multicore Chips
http://www.osnews.com/story.php/17856/High-End-Amiga-System-To-Use-PA-Semi-Multicore-Chips
P.A.Semiのチップが新Amigaに使われるって、・・まあ今更Amigaかよっていう話になるけど
>>53
ナノインプリント・リソはEUV対抗として一番強力じゃないかと（TSMCはEB露光とか言ってたけど）。
これが実用になるんなら、Intel以外が喜びそうだ。
http://www.osnews.com/story.php/17856/High-End-Amiga-System-To-Use-PA-Semi-Multicore-Chips
P.A.Semiのチップが新Amigaに使われるって、・・まあ今更Amigaかよっていう話になるけど
>>53
ナノインプリント・リソはEUV対抗として一番強力じゃないかと（TSMCはEB露光とか言ってたけど）。
これが実用になるんなら、Intel以外が喜びそうだ。
69 ：MACオタ＞+++ さん：2007/05/07(月) 00:02:34 ID:smbeKttC
>>68
マスクコストが下がると実験的プロセッサを先端プロセスで造り易くなるという点で、
世の中面白くなりそうだと期待しているす。
ちなみにEBわスループットが下がる上、装置に高レベルの磁気遮蔽が必要とか
難しい点が多いと思うす。
マスクコストが下がると実験的プロセッサを先端プロセスで造り易くなるという点で、
世の中面白くなりそうだと期待しているす。
ちなみにEBわスループットが下がる上、装置に高レベルの磁気遮蔽が必要とか
難しい点が多いと思うす。
>>66
MOVAPSですらレイテンシ2じゃ語る価値もねーだろｗｗｗｗ
MOVAPSですらレイテンシ2じゃ語る価値もねーだろｗｗｗｗ
さらにcellはSIMDではない（笑）
実際問題movapsに待たされる局面ってあるか？
oooまでやっててレイテンシが1か2で性能変わるもんか？
oooまでやっててレイテンシが1か2で性能変わるもんか？
とりあえずLatency-Throughput : 2-0.5ってCore 2の1-0.33と比べれば激しくしんどい。
4並列処理を意識して徹底的にチューニングしてもIPC＝2だからな。
フェッチ帯域やLoadの本数の差が出やすい（Barcelona優位）浮動小数以外の
スコアをAMDが公表しないのも道理
4並列処理を意識して徹底的にチューニングしてもIPC＝2だからな。
フェッチ帯域やLoadの本数の差が出やすい（Barcelona優位）浮動小数以外の
スコアをAMDが公表しないのも道理
>Latency-Throughput : 2-0.5ってCore 2の1-0.33
FSTOREでも MOVAPS xmm, xmmを実行できるよ
FSTOREでも MOVAPS xmm, xmmを実行できるよ
XMMレジスタは、8本もしくは16本（x64）ですが？
レイテンシが長いと、ストール頻度は増大。
もしくはそれを回避するためのアンローリングにより
コードサイズやロード・ストアの発行頻度の増大を招く。
レイテンシが長いと、ストール頻度は増大。
もしくはそれを回避するためのアンローリングにより
コードサイズやロード・ストアの発行頻度の増大を招く。
movapsだけがレイテンシ大きいんじゃなくて、ほとんどのSIMD整数演算のレイテンシがほぼ倍だ。
まあ、予想はついてたことだけど、性能を引き出すには「書き分け」は必須になるな
なにが変わったかというと、Intelコンパイラに言いがかりつける要因が再び出来上がったということ。
いい加減純正コンパイラ作ってください。
まあ、予想はついてたことだけど、性能を引き出すには「書き分け」は必須になるな
なにが変わったかというと、Intelコンパイラに言いがかりつける要因が再び出来上がったということ。
いい加減純正コンパイラ作ってください。
79 ：Socket774：2007/05/07(月) 06:07:54 ID:O6XMiobS
あの一つ質問なんだけど、今のコア2って改良はしてても結局P6なの？
糞スレageんなウンコゲハ厨
IntelのえらいひともRockのことを気にしているというネタ
The Geology of Sun
http://interconnects.blogspot.com/2007/05/geology-of-sun.html
The Geology of Sun
http://interconnects.blogspot.com/2007/05/geology-of-sun.html
83 ：MACオタ＞82 さん：2007/05/07(月) 22:58:31 ID:smbeKttC
ついでにこいつもはっとくか
Sun's chip gurus theorize about obliterating IBM and Intel
http://www.theregister.co.uk/2007/05/04/sun_proximity_communications/
Sun's chip gurus theorize about obliterating IBM and Intel
http://www.theregister.co.uk/2007/05/04/sun_proximity_communications/
ダイスタッキング技術に関するレビューす。
http://www.realworldtech.com/page.cfm?ArticleID=RWT050207213241
配線長短縮による性能向上に関する部分わ、話半分に聞いておいた方が良いかもしれない
すけど、Intel, IBM共に注力している技術すから目を付けておいて損わ無いす。
http://www.realworldtech.com/page.cfm?ArticleID=RWT050207213241
配線長短縮による性能向上に関する部分わ、話半分に聞いておいた方が良いかもしれない
すけど、Intel, IBM共に注力している技術すから目を付けておいて損わ無いす。
45nm版UltraSPARCはUMCで製造される模様
TI tips foundry strategy; UMC wins Sparc business
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199300152
TI tips foundry strategy; UMC wins Sparc business
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199300152
>>85
信号はいいけど電源供給は足りるんかね
信号はいいけど電源供給は足りるんかね
Amigaほしいなｗ
富士通がSPARCをやめるかもしれないというお話
http://itpro.nikkeibp.co.jp/article/MAG/20070427/269779/
http://itpro.nikkeibp.co.jp/article/MAG/20070427/269779/
良く今まで粘った
というか見込みのないことに時間費やし杉(ry
というか見込みのないことに時間費やし杉(ry
新Amiga上位モデルの仕様が明らかに - PPC 970互換デュアルコアCPUを搭載
http://journal.mycom.co.jp/news/2007/05/08/010/index.html
http://journal.mycom.co.jp/news/2007/05/08/010/index.html
>>89
それホントに「主任編集委員」が書いた記事か。
「返す刀」って攻撃する時の例えだろ。SunがAMDやIntelに斬りつけたのかよ。
最後の段落も、「…の誤算。これが～見直し論」である。」って、どう語句を補完すればいいのやら。
「とっととx86-64に一本化しろ」と思ってて、それに合いそうな事実を並べてるだけのような。
富士通のSPARC64が前途多難なのは間違いないが。
それホントに「主任編集委員」が書いた記事か。
「返す刀」って攻撃する時の例えだろ。SunがAMDやIntelに斬りつけたのかよ。
最後の段落も、「…の誤算。これが～見直し論」である。」って、どう語句を補完すればいいのやら。
「とっととx86-64に一本化しろ」と思ってて、それに合いそうな事実を並べてるだけのような。
富士通のSPARC64が前途多難なのは間違いないが。
xbox360版のLinuxに関するプレスリリースが出てるす。
http://www.free60.org/wiki/Press_Release_2007-05-08
----------------------
The free60 project today announced the release of a new Live CD enabling users to try
out the GNU/Linux Open Source operating system on Microsoft's Xbox 360 gaming consoles.
The new Live CD supports all Xbox 360 consoles with firmware versions 4532 and 4548 and
can be run without affecting the console's normal functionality.
----------------------
ハック版ゆえにハイパーバイザの制限も無いし、PowerPCに興味を持つオープンソース作者向けの
プラットフォームわPS3 Linuxより、こちらが有望すかね。。。
http://www.free60.org/wiki/Press_Release_2007-05-08
----------------------
The free60 project today announced the release of a new Live CD enabling users to try
out the GNU/Linux Open Source operating system on Microsoft's Xbox 360 gaming consoles.
The new Live CD supports all Xbox 360 consoles with firmware versions 4532 and 4548 and
can be run without affecting the console's normal functionality.
----------------------
ハック版ゆえにハイパーバイザの制限も無いし、PowerPCに興味を持つオープンソース作者向けの
プラットフォームわPS3 Linuxより、こちらが有望すかね。。。
Amigaほしいな
> PWRficient
ｋｔｋｒｋｔｋｒ
夢が広がりんぐｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ
ｋｔｋｒｋｔｋｒ
夢が広がりんぐｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ
96 ：MACオタ＞レトリック さん：2007/05/10(木) 00:04:56 ID:EEUG0kKL
>>90
時々ハンドルを変えるのわ個人の自由かと思うすけど、"latest"の件で取り下げた
名前を使うのわ逆効果じゃないすか？
ログ残してるヒトって少なくないので、無駄に煽られるネタになるかと思うす。
時々ハンドルを変えるのわ個人の自由かと思うすけど、"latest"の件で取り下げた
名前を使うのわ逆効果じゃないすか？
ログ残してるヒトって少なくないので、無駄に煽られるネタになるかと思うす。
ユー「更にcellはSIMDではない」をハンドルにしちゃえYO
NetlibがPS3クラスタの構成ガイドブックをポストしてるす。
http://www.netlib.org/utk/people/JackDongarra/PAPERS/scop3.pdf
MPI関連のインストールについても記述があるす。
確か、２ちゃんねるでPS3クラスタを自作するって息巻いていたヒトがいたかと思うので、
参考になるかと。。。
http://www.netlib.org/utk/people/JackDongarra/PAPERS/scop3.pdf
MPI関連のインストールについても記述があるす。
確か、２ちゃんねるでPS3クラスタを自作するって息巻いていたヒトがいたかと思うので、
参考になるかと。。。
どうでもいいし
更にcellはSIMDではない
更にcellはSIMDではない
>>96
心配ならthx、しかし２ｃｈは遊び、気にならないﾀﾁなので、
気分でハンドルは変えてます。(しかしこのスレ保存してどうすんの…)
>>97
くだらんよ。SPEではなくcellをSIMDとして使いなされ。
心配ならthx、しかし２ｃｈは遊び、気にならないﾀﾁなので、
気分でハンドルは変えてます。(しかしこのスレ保存してどうすんの…)
>>97
くだらんよ。SPEではなくcellをSIMDとして使いなされ。
cellは片側単精度のfmacの寄せ集めってところを１０００歩譲って我慢しても
softwareからはむちゃくちゃ使いにくそうだな。
開発者さんは大変だわ。
softwareからはむちゃくちゃ使いにくそうだな。
開発者さんは大変だわ。
SMTと依存、性能特性について書こうと思ってたら
前スレから話が逸れに逸れた
また今度だ
前スレから話が逸れに逸れた
また今度だ
片側じゃなくて入り口両方か…
団子は下らん話をまだ続けているのか。
CelｌのSPEにSIMD演算器が入っているのは事実だがCellをSIMDと
呼んでいいかは別問題だろう。
CelｌのSPEにSIMD演算器が入っているのは事実だがCellをSIMDと
呼んでいいかは別問題だろう。
団子は俺のＣｏｒｅ２とかキモイ発言するからな。
自己アイデンティティが特定のＣＰＵと同化してる。おかしな自称プログラマー
自己アイデンティティが特定のＣＰＵと同化してる。おかしな自称プログラマー
> CelｌのSPEにSIMD演算器が入っているのは事実だがCellをSIMDと
> 呼んでいいかは別問題だろう。
これ言っちゃうと、SIMDユニット付いてるのに
SIMDではないと言い切っていいのか、という堂々巡り開始。
> 呼んでいいかは別問題だろう。
これ言っちゃうと、SIMDユニット付いてるのに
SIMDではないと言い切っていいのか、という堂々巡り開始。
>>108
明らかに包含関係にあると思うが。
明らかに包含関係にあると思うが。
>>110
それが何か？
それが何か？
>>111
わかんないならもういいよ。
わかんないならもういいよ。
CrusoeをVIEWと考えるべきか？それともx86と考えるべきか？と似たような話か？
>>115
> 別にどう定義すればどうなるってのは最初からわかってるしぃ。
本当かどうかあやしいもんだが。下らん。
それなら面白い側に立ったほうがいいじゃないか。
>>116
そんな感じ。正直どっちでもいい。だから反団子。
> 別にどう定義すればどうなるってのは最初からわかってるしぃ。
本当かどうかあやしいもんだが。下らん。
それなら面白い側に立ったほうがいいじゃないか。
>>116
そんな感じ。正直どっちでもいい。だから反団子。
>>116
だな。
AとBがあって現実的には両方が微妙に混ざってるわけだが、
定義や屁理屈でもってAとBの範囲を弄って
例えば、片方を全体化してもう一方ではない、とか言ってるだけ。
そんな、まことに不毛な議論でございます。
だな。
AとBがあって現実的には両方が微妙に混ざってるわけだが、
定義や屁理屈でもってAとBの範囲を弄って
例えば、片方を全体化してもう一方ではない、とか言ってるだけ。
そんな、まことに不毛な議論でございます。
IBM's Power 6 promises 5GHz boost
http://www.theinquirer.net/default.aspx?article=39522
http://www.theinquirer.net/default.aspx?article=39522
VIEWってなんだおｗｗｗｗｗ
まさかVLIWじゃないよなｗｗｗｗｗｗｗ
このスレクォリティ高ぇｗｗｗｗｗｗｗｗｗ
流石、「更にcellはSIMDではない」の人だｗｗｗｗｗ
まさかVLIWじゃないよなｗｗｗｗｗｗｗ
このスレクォリティ高ぇｗｗｗｗｗｗｗｗｗ
流石、「更にcellはSIMDではない」の人だｗｗｗｗｗ
>>110
変換したコードをトレースキャッシュ上に展開しないと実行できないNetBurstアーキテクチャは
ｵﾒｰ的にはいったい何なんだよ
>>120
このスレのギャグセンスは俺のツボにハマりまくってる
本人たちにとってはガチレスだから余計おもろい
変換したコードをトレースキャッシュ上に展開しないと実行できないNetBurstアーキテクチャは
ｵﾒｰ的にはいったい何なんだよ
>>120
このスレのギャグセンスは俺のツボにハマりまくってる
本人たちにとってはガチレスだから余計おもろい
MMXもSIMD拡張だがMMX Pentiumは…
「CellはSIMDである」なんて誰も言ってなかったのに唐突に
SIMDではないと言った馬鹿本人の登場です
SIMDではないと言った馬鹿本人の登場です
>>123
NetBurst architectureと言います。
NetBurst architectureと言います。
ホント、次スレのテンプレに追加したいくらいの爆笑レスの宝庫だな
すっかりネタスレ化したな
Reborn Sun Micro plots server CPU push
http://www.eetimes.com/showArticle.jhtml?articleID=199203751
まあ特に新しい情報はありませんが、このスレ的には↓ここらあたりかな
> "We don't have the volume Intel has, so we will not compete on cost. Intel has
> the best transistor designers--they are leading the semiconductor industry--so
> we will not compete with them in frequency. So we decided to compete in
> architecture. That is the only thing left, and not anyone's monopoly," said Yen.
http://www.eetimes.com/showArticle.jhtml?articleID=199203751
まあ特に新しい情報はありませんが、このスレ的には↓ここらあたりかな
> "We don't have the volume Intel has, so we will not compete on cost. Intel has
> the best transistor designers--they are leading the semiconductor industry--so
> we will not compete with them in frequency. So we decided to compete in
> architecture. That is the only thing left, and not anyone's monopoly," said Yen.
またすぐ re-"bone" しそうな・・・・
>>131
つかIDがGPUｗ
つかIDがGPUｗ
今気づいた
しかもadaとは熱いな
しかもadaとは熱いな
CPUスレなんだから、むしろz9だろ
>>129
団子の妄想ネタスレだろ。他人が書いたネタを基に妄想して次世代を語る。
そして団子風味の解析や予想が加わったとたん怪しくなる。
いろいろ突っ込まれて苦しくなったら、地下にもぐり。
まとめて猫パンチレスを返す。そして、何故か好意的な単行レスがつく。
これの繰り返し。
なんだかんだ言う割りにコード晒したことはない。
団子の妄想ネタスレだろ。他人が書いたネタを基に妄想して次世代を語る。
そして団子風味の解析や予想が加わったとたん怪しくなる。
いろいろ突っ込まれて苦しくなったら、地下にもぐり。
まとめて猫パンチレスを返す。そして、何故か好意的な単行レスがつく。
これの繰り返し。
なんだかんだ言う割りにコード晒したことはない。
2bit以上のCPUは概ねSIMDな命令を持つ
>>135
ム板ではそこそこ晒してるっぽいが。
まぁ、お前、団子が嫌いなのは分かったがそこそこにしね？
能力の無い人間がグダグダ言っても始まらんぞ
ネタが無いなら出せ。
怪しいなら突っ込め。
>>136
どこら辺がM？
ム板ではそこそこ晒してるっぽいが。
まぁ、お前、団子が嫌いなのは分かったがそこそこにしね？
能力の無い人間がグダグダ言っても始まらんぞ
ネタが無いなら出せ。
怪しいなら突っ込め。
>>136
どこら辺がM？
ゲハでCellのスカラ演算が遅い云々の議論でmacヲタを撃破してたな
珍説を唱え続けるも団子が公開した実測結果には勝てなかったようだ
あれはもう暫く出てこれないだろ。
珍説を唱え続けるも団子が公開した実測結果には勝てなかったようだ
あれはもう暫く出てこれないだろ。
ごめんごめん
>>136の意味が日本語として分かってなかった。
>>136の意味が日本語として分かってなかった。
TheInquirerのPOWER6ネタ2題す。3GHzしか出ない(>>33とか)というのわ、誤報だったようで。。。
http://www.theinquirer.net/default.aspx?article=39522
---------------------
IBM HAS promised its partners that its Power 6 processors will hit between 4 to 5GHz
pretty soon now, with each SMT2 core accessing 4MB of L2 memory, and sitting astirde a
32MB level three controller.
---------------------
http://www.theinquirer.net/default.aspx?article=39556
---------------------
The Power 6 processor 5622 includes a 4.2GHz chip, an 0/2 core Power 6 and 12 DDR-2
memory slots. The Power 6 5621 upgrade is similar but includes eight DDR-2 memory slots,
he gurgled.
---------------------
http://www.theinquirer.net/default.aspx?article=39522
---------------------
IBM HAS promised its partners that its Power 6 processors will hit between 4 to 5GHz
pretty soon now, with each SMT2 core accessing 4MB of L2 memory, and sitting astirde a
32MB level three controller.
---------------------
http://www.theinquirer.net/default.aspx?article=39556
---------------------
The Power 6 processor 5622 includes a 4.2GHz chip, an 0/2 core Power 6 and 12 DDR-2
memory slots. The Power 6 5621 upgrade is similar but includes eight DDR-2 memory slots,
he gurgled.
---------------------
>>139
ネタとしてもつまんなすぎる
ネタとしてもつまんなすぎる
>>141
ふーん
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
OoOやめてクロックあんま上がりませんでした、じゃシャレにならんからね。
そうならPower死ぬかもね。
あ、加算命令って2オペランドだからSIMDじゃね？
ふーん
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
OoOやめてクロックあんま上がりませんでした、じゃシャレにならんからね。
そうならPower死ぬかもね。
あ、加算命令って2オペランドだからSIMDじゃね？
ん、4GHzは今度のPenrynで達成しちゃう可能性があるのか…
分割要素ごとにせめてラップアラウンドや飽和処理しないとSIMDとは胃炎だろ
146 ：MACオタ＞143 さん：2007/05/11(金) 21:16:29 ID:5t4FVfG5
>>143
-------------------
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
-------------------
6月だか7月だかに発表されるようなサーバー製品が実物でバリデーションが終っていない訳が
無いす。デスクトップPowerPCのように大量生産して外販する部品じゃ無いすから、歩留まり等わ
別の話すけど。
-------------------
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
-------------------
6月だか7月だかに発表されるようなサーバー製品が実物でバリデーションが終っていない訳が
無いす。デスクトップPowerPCのように大量生産して外販する部品じゃ無いすから、歩留まり等わ
別の話すけど。
>>143
IBMだって「3GHzなんてすぐ出るよ！」って言ってたじゃないか
IBMだって「3GHzなんてすぐ出るよ！」って言ってたじゃないか
実はPS3のCellのクロックは3.2GHzではなく3192MHｚ
ム板ってどのｽﾚだ。Haskell、Scheme、Pythonでは見かけんな。
叩きに行こうかなﾆﾔﾆﾔ
叩きに行こうかなﾆﾔﾆﾔ
SIMDではない君おはｗｗｗ
×叩きに
○叩かれに
×叩きに
○叩かれに
>>143
このスレらしくはないが、自作板住人ぽいレスだなｗ
このスレらしくはないが、自作板住人ぽいレスだなｗ
おはって…
嘴の黄色い小僧になつかれちまった。やれやれ
そろそろ次の謎発言としゃれこむか。
SMTはCMTと異なり、threadの独立性が高くなるほど
migrationによるscalability抑制の性能特性要因を持つ。
嘴の黄色い小僧になつかれちまった。やれやれ
そろそろ次の謎発言としゃれこむか。
SMTはCMTと異なり、threadの独立性が高くなるほど
migrationによるscalability抑制の性能特性要因を持つ。
中途半端に日本語と英語混ぜるなボケ
妄想ネタ書くなボケ
>>154＝妄想家
157 ：MACオタ＞156 さん：2007/05/12(土) 10:36:56 ID:gD9+7XNL
SMP: 二つの机にそれぞれ文房具があり、それぞれの机で二人が仕事
CMT: 一つの机に二つの文房具があり、二人が並んでお仕事
SMT: 一つの机で文房具を二つ使って一人が二つの仕事をﾋｰｺﾗ掛け持ち
じゃない？
CMT: 一つの机に二つの文房具があり、二人が並んでお仕事
SMT: 一つの机で文房具を二つ使って一人が二つの仕事をﾋｰｺﾗ掛け持ち
じゃない？
160 ：MACオタ＞レトリック さん：2007/05/12(土) 13:48:34 ID:gD9+7XNL
>>159
理解できていないのわ、譬とリソースの概念のどちらなんすかね。。。
理解できていないのわ、譬とリソースの概念のどちらなんすかね。。。
SPEの場合だけレジスタはメモリという人は
言うことが違うな
言うことが違うな
163 ：MACオタ＞団子 さん：2007/05/12(土) 14:01:16 ID:gD9+7XNL
>>161
-------------------
SPEの場合だけレジスタはメモリという人は
-------------------
この話すか？レジスタわキャッシュ的に使うと書いたすけど、メモリとわ書いていないように見えるす。
もりかして「メモリ階層」という概念をご存じ無くて、メモリ＝メインメモリという思い込みなんすかね。。。
http://ex22.2ch.net/test/read.cgi/ghard/1177951427/656
===================
656 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 03:53:14 ID:DvaX376M0
[中略]
SPUにおけるトップレベルのメモリわ、汎用レジスタそのものと考えれば良いかと思うす。
===================
ちなみにSPEに限らず、Itanium等、沢山レジスタがあればregister-blockingなんてキャッシュと
同様のテクニックが可能す。
http://icl.cs.utk.edu/iclprojects/pages/files/sans/yelick-bebop.ppt
-------------------
SPEの場合だけレジスタはメモリという人は
-------------------
この話すか？レジスタわキャッシュ的に使うと書いたすけど、メモリとわ書いていないように見えるす。
もりかして「メモリ階層」という概念をご存じ無くて、メモリ＝メインメモリという思い込みなんすかね。。。
http://ex22.2ch.net/test/read.cgi/ghard/1177951427/656
===================
656 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 03:53:14 ID:DvaX376M0
[中略]
SPUにおけるトップレベルのメモリわ、汎用レジスタそのものと考えれば良いかと思うす。
===================
ちなみにSPEに限らず、Itanium等、沢山レジスタがあればregister-blockingなんてキャッシュと
同様のテクニックが可能す。
http://icl.cs.utk.edu/iclprojects/pages/files/sans/yelick-bebop.ppt
ルネサスの技術者が殆どのケースで汎用レジスタは16本あれば十分って言ってるんだがな。
長いレイテンシの隠蔽を前提するにはテクニックが必要だっていうのはまあその通りなんだが
コンパイラレベルではどうしようもない変な条件が付く時点で、それは結局スカラ演算弱いんでしょってことで。
長いレイテンシの隠蔽を前提するにはテクニックが必要だっていうのはまあその通りなんだが
コンパイラレベルではどうしようもない変な条件が付く時点で、それは結局スカラ演算弱いんでしょってことで。
165 ：MACオタ＞162 さん：2007/05/12(土) 14:08:48 ID:gD9+7XNL
>>162
最近、本気でプロセッサのボトルネックがデコーダにあるとか考えているヒトがいそうで恐ろしい
すけど、SMTの概念わ命令自体わキューに無尽蔵に詰まっていて、実行リソースを分け合う
というモノす。
現実にわ、命令キュー(ROB)のサイズ自体に制限があるために 「命令自体わキューに無尽蔵に
詰まっていて」の部分が成り立たなくて、色々工夫が必要なんすけど。。。
最近、本気でプロセッサのボトルネックがデコーダにあるとか考えているヒトがいそうで恐ろしい
すけど、SMTの概念わ命令自体わキューに無尽蔵に詰まっていて、実行リソースを分け合う
というモノす。
現実にわ、命令キュー(ROB)のサイズ自体に制限があるために 「命令自体わキューに無尽蔵に
詰まっていて」の部分が成り立たなくて、色々工夫が必要なんすけど。。。
コアを人間に喩えるか演算ユニットを人間に喩えるかの違いかな
1つのスレッドを1つの仕事に喩えた方が俺にとってはわかりやすいけど
1つのスレッドを1つの仕事に喩えた方が俺にとってはわかりやすいけど
167 ：MACオタ＞団子 さん：2007/05/12(土) 14:11:23 ID:gD9+7XNL
>>164
----------------
ルネサスの技術者が殆どのケースで汎用レジスタは16本あれば十分って言ってるんだがな。
----------------
汎用レジスタ32個のAVRアーキテクチャに対するFUDかと。。。
----------------
ルネサスの技術者が殆どのケースで汎用レジスタは16本あれば十分って言ってるんだがな。
----------------
汎用レジスタ32個のAVRアーキテクチャに対するFUDかと。。。
理解できないのは「譬」の読みかな。
ﾓﾚの例えでは
人間＝演算ユニット
文房具＝中のリソース
机＝core・L2
(そして部屋=chip)
ﾓﾚの例えでは
人間＝演算ユニット
文房具＝中のリソース
机＝core・L2
(そして部屋=chip)
必用な汎用レジスタの本数ねぇ…
用途によっては数個で十分、別の用途では256あっても
全然足らない(codeの急激な増大をまねく)。
対象と判定条件で全然違ってくる、そう言う議論だな
用途によっては数個で十分、別の用途では256あっても
全然足らない(codeの急激な増大をまねく)。
対象と判定条件で全然違ってくる、そう言う議論だな
伸びてると思ったらこれかよ、orz
読み返してみたらわけわからないこと言ってるな
>>166の二行目は無かったことに
>>166の二行目は無かったことに
汎用レジスタは4本、多くても8本で十分だろ
68kが出たときには、こんなたくさんあるのに
使えるやついるのか?とモトローラに問い詰めたかった
68kが出たときには、こんなたくさんあるのに
使えるやついるのか?とモトローラに問い詰めたかった
「組み込み用途ならば」って書いてある気がする
UNIX上のプログラムでも16変数以上は稀とあるな
177 ：MACオタ＞団子 さん：2007/05/12(土) 15:00:34 ID:gD9+7XNL
>>174
図3を素直に信じると、要素数16以上の配列を使う関数ってほぼ0ってことになるすけど(笑)
15文字制限のprintfがメジャーな世界ってあるすか？
配列わポインタしか勘定に入れていないとか、色々ごまかしがありそうす(笑)
図3を素直に信じると、要素数16以上の配列を使う関数ってほぼ0ってことになるすけど(笑)
15文字制限のprintfがメジャーな世界ってあるすか？
配列わポインタしか勘定に入れていないとか、色々ごまかしがありそうす(笑)
ルネの石の設計者って、あまりsoftware分かってない
unix使えるﾔｼどれほどいるのか
だから鵜呑みはどうかと
unix使えるﾔｼどれほどいるのか
だから鵜呑みはどうかと
配列を全部レジスタに配置するような変態アーキテクチャは要らんだろ
アドレッシングモードをリッチにした方がいい
アドレッシングモードをリッチにした方がいい
ベクトル演算がわかってないカスは黙れ
SHの開発主任は麻布から東大の典型的秀才
182 ：MACオタ＞団子 さん：2007/05/12(土) 15:06:42 ID:gD9+7XNL
streamのCSEのことも、たまには思い出してやって下さい
三大糞コテの同窓会かよ
>>
ﾆﾔﾆﾔ
ﾆﾔﾆﾔ
同窓会、いち抜けた ﾉｼ
レジスタの多さに甘んじて実行レイテンシを短くする努力を怠る糞アーキは
メチャメチャにホロン部
メチャメチャにホロン部
188 ：MACオタ＞団子 さん：2007/05/12(土) 15:12:30 ID:gD9+7XNL
団子おすすめのItaniumはどうなの？
俺自身がローカル変数100個とか平気で使うし。レジスタが多ければね。
んで、どこに100%なんて書いてあるんだ？
んで、どこに100%なんて書いてあるんだ？
191 ：MACオタ＞団子 さん：2007/05/12(土) 15:22:26 ID:gD9+7XNL
>>190
-----------------
どこに100%なんて書いてあるんだ？
-----------------
これを信じているかどうか？という質問す。
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
-----------------
どこに100%なんて書いてあるんだ？
-----------------
これを信じているかどうか？という質問す。
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
本当にありがとうございました。
Itaniumがあんだけのレジスタが必要なのはユニット数が多いからでそ。
まあ、SHが否定してるPA-RISCの血統も引き継いではいるんだが。
まあ、汎用レジスタ8本のx86のほうがPowerPCを搭載したMacを
大きく引き離すようになった時点で、レジスタ本数が本質じゃないことは
既に分かり切ったことかと。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
本当にありがとうございました。
Itaniumがあんだけのレジスタが必要なのはユニット数が多いからでそ。
まあ、SHが否定してるPA-RISCの血統も引き継いではいるんだが。
まあ、汎用レジスタ8本のx86のほうがPowerPCを搭載したMacを
大きく引き離すようになった時点で、レジスタ本数が本質じゃないことは
既に分かり切ったことかと。
193 ：MACオタ＞団子 さん：2007/05/12(土) 15:42:13 ID:gD9+7XNL
>>192
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
プレゼン用に簡略したグラフにいちゃもん付ける馬鹿は手に負えない
関数呼び出し回数の割合だから、多変数関数が存在しててもほとんど呼び出されない、ってことでしょ。
>>192
Itanium のは、いっぺんに128個使うつもりではなくて、
ループでのレジスタのローテイトとか、SPARC風レジスタウィンドウのためでは？
あと、
8レジスタじゃ少なすぎるから、x86-64では16になったんでは？
>>192
Itanium のは、いっぺんに128個使うつもりではなくて、
ループでのレジスタのローテイトとか、SPARC風レジスタウィンドウのためでは？
あと、
8レジスタじゃ少なすぎるから、x86-64では16になったんでは？
197 ：MACオタ＞団子 さん：2007/05/12(土) 15:49:36 ID:gD9+7XNL
>>195
---------------------
プレゼン用に簡略したグラフ
---------------------
http://resource.renesas.com/lib/jpn/superh/theme/01.html
=====================
出典：日経エレクトロニクス1997年7月14日号開発ストーリ「SHマイコン開発-第1回」P129-132
=====================
「大阪府立大院生が論文データを捏造 理想的な数値１千個」
http://www.asahi.com/national/update/0227/OSK200702270094.html
=====================
トランジスタの特性を示す二つのグラフのデータのとり方の不自然さに助手らが気づいた。
=====================
---------------------
プレゼン用に簡略したグラフ
---------------------
http://resource.renesas.com/lib/jpn/superh/theme/01.html
=====================
出典：日経エレクトロニクス1997年7月14日号開発ストーリ「SHマイコン開発-第1回」P129-132
=====================
「大阪府立大院生が論文データを捏造 理想的な数値１千個」
http://www.asahi.com/national/update/0227/OSK200702270094.html
=====================
トランジスタの特性を示す二つのグラフのデータのとり方の不自然さに助手らが気づいた。
=====================
なんにせよ汎用レジスタ8本のCPU作ってる会社が半導体業界のトップに君臨してるわけで
無論ルネサスも業界屈指だな
無論ルネサスも業界屈指だな
199 ：MACオタ＞団子 さん：2007/05/12(土) 16:01:52 ID:gD9+7XNL
>>198
----------------
無論ルネサスも業界屈指だな
----------------
素直に「業界屈指の」ルネサスなんで捏造資料と気付かずに騙されたと書けば良いかと。。。
学歴コンプレックス(>>181)も気にしないほうが良いと思うす。
----------------
無論ルネサスも業界屈指だな
----------------
素直に「業界屈指の」ルネサスなんで捏造資料と気付かずに騙されたと書けば良いかと。。。
学歴コンプレックス(>>181)も気にしないほうが良いと思うす。
捏造資料って言いがかりかｗｗｗｗｗ
SPUのレジスタがメモリだと主張したりデータも示さずスカラ演算が遅くないと言ったり
妄想に限りがないな
SPUのレジスタがメモリだと主張したりデータも示さずスカラ演算が遅くないと言ったり
妄想に限りがないな
201 ：MACオタ＞団子 さん：2007/05/12(土) 16:06:15 ID:gD9+7XNL
ほぼ100%とは思うが、スケールの具合からして有効数字はまずないな
グラフが途中で切れたように見えるのはプロットツールの問題じゃないのか
学術論文そのまんまを持ち出してきてるわけでもあるまい。
グラフが途中で切れたように見えるのはプロットツールの問題じゃないのか
学術論文そのまんまを持ち出してきてるわけでもあるまい。
参考までに、目盛りの読み取り方の常識をどうぞ。
http://kuchem.kyoto-u.ac.jp/bukka/member/yyosuke/uebung/memori91.htm
--------------------
通常、ビュレットなどの目盛りは最小目盛りの十分の一（通常 0.01 mL）まで読むことになっている。
--------------------
http://kuchem.kyoto-u.ac.jp/bukka/member/yyosuke/uebung/memori91.htm
--------------------
通常、ビュレットなどの目盛りは最小目盛りの十分の一（通常 0.01 mL）まで読むことになっている。
--------------------
100%かどうかなんて、どうでもいいのに
今回の話は、99.99%か100%かで結論が変わるようなものじゃないでしょ
今回の話は、99.99%か100%かで結論が変わるようなものじゃないでしょ
205 ：MACオタ＞団子 さん：2007/05/12(土) 16:16:01 ID:gD9+7XNL
>>202
まずこの件について
----------------
学術論文そのまんまを持ち出してきてるわけでもあるまい。
----------------
日経エレクトロニクスわ学術論文扱いす。例えば、http://www.sel.co.jp/sel_p03.htm
その上で、
----------------
ほぼ100%とは思うが
----------------
>>182をどう思うすか？
まずこの件について
----------------
学術論文そのまんまを持ち出してきてるわけでもあるまい。
----------------
日経エレクトロニクスわ学術論文扱いす。例えば、http://www.sel.co.jp/sel_p03.htm
その上で、
----------------
ほぼ100%とは思うが
----------------
>>182をどう思うすか？
それより>>196はスルーしちゃうの？
まあ2人でおしゃべりしてる方が楽しいのかも知れないけど
まあ2人でおしゃべりしてる方が楽しいのかも知れないけど
あと、あっちのネタで悪いけどSPUで遅くならないスカラ演算のコードをいい加減、示してくださいね
もちろん机上の空論なら聞きたくない
ちなみに俺がCell向けに書いたMTのコードは本家へのコミットも検討してるくらいなんで
いつでも公開しますよ
もちろん机上の空論なら聞きたくない
ちなみに俺がCell向けに書いたMTのコードは本家へのコミットも検討してるくらいなんで
いつでも公開しますよ
208 ：MACオタ＞団子 さん：2007/05/12(土) 16:28:03 ID:gD9+7XNL
>>207
SFMTの件なら、その後ソースコード見つけたす。シフト演算の山なんすね。
「机上の空論」で悪いとわ思うすけど、シフト演算わpermuteと同じパイプで行われるから、
この仮定が成り立たないというだけの話かと。
http://ex22.2ch.net/test/read.cgi/ghard/1177951427/661
--------------------
661 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 04:04:30 ID:DvaX376M0
>>657
スカラとベクトルがIPC的に一緒(当然ベクトルわ並列分だけスループットが高い)なので、
特にスカラが遅いということわ無いす。
permuteと演算わ別パイプラインになっているすから、並列動作可だし。
--------------------
SFMTの件なら、その後ソースコード見つけたす。シフト演算の山なんすね。
「机上の空論」で悪いとわ思うすけど、シフト演算わpermuteと同じパイプで行われるから、
この仮定が成り立たないというだけの話かと。
http://ex22.2ch.net/test/read.cgi/ghard/1177951427/661
--------------------
661 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 04:04:30 ID:DvaX376M0
>>657
スカラとベクトルがIPC的に一緒(当然ベクトルわ並列分だけスループットが高い)なので、
特にスカラが遅いということわ無いす。
permuteと演算わ別パイプラインになっているすから、並列動作可だし。
--------------------
そもそも16バイト単位の読み書きしか出来ないプロセッサで
4バイト単位のスカラ演算を行うにはシフトは必ず発生する
だからこそ遅いって言ってるんだよ
ちなみに要素毎（32ビット迄）シフトはeven、バイトシフトはoddだ
4バイト単位のスカラ演算を行うにはシフトは必ず発生する
だからこそ遅いって言ってるんだよ
ちなみに要素毎（32ビット迄）シフトはeven、バイトシフトはoddだ
> まあ、何事も向き不向きはあるよね
うはｗ
うはｗ
まあ、キャッシュですら遅いってんで、レジスタを拡張してなんとかならんか
って研究は、そこここでやってるらしいね
つっても詳しい話は知らん（というよりわからんｗ）けど
って研究は、そこここでやってるらしいね
つっても詳しい話は知らん（というよりわからんｗ）けど
ちなみに、あのネタ書いてから斉藤君とはメールで話やってて
SPE向けの最適化について助言貰っている。
昔、レジスタに番地が振られててレジスタ上にコードを並べると高速に
実行できるプロセッサが存在したそうな
SPE向けの最適化について助言貰っている。
昔、レジスタに番地が振られててレジスタ上にコードを並べると高速に
実行できるプロセッサが存在したそうな
へぇ
215 ：MACオタ＞団子 さん：2007/05/12(土) 17:13:32 ID:gD9+7XNL
>>213
-----------------
レジスタに番地が振られてて
-----------------
組込みだと現行の機能す。
http://www.atmel.com/dyn/resources/prod_documents/doc0938.pdf
http://www.atmel.com/dyn/resources/prod_documents/AVR204.zip
-----------------
レジスタに番地が振られてて
-----------------
組込みだと現行の機能す。
http://www.atmel.com/dyn/resources/prod_documents/doc0938.pdf
http://www.atmel.com/dyn/resources/prod_documents/AVR204.zip
216 ：MACオタ＞団子 さん：2007/05/12(土) 17:15:04 ID:gD9+7XNL
で、>>205にコメントわ付かないすか？
SPEをスカラ演算に使ったときのロード・ストア・パーミュテーションの
レイテンシをじゅうぶん隠蔽できるケースの方が稀。
だから遅い。自明の理。
逆にあれだけのレイテンシが隠蔽できるくらいデータ並列性があるなら、SIMD化できる。
結局スカラ性能は悪い。
レイテンシをじゅうぶん隠蔽できるケースの方が稀。
だから遅い。自明の理。
逆にあれだけのレイテンシが隠蔽できるくらいデータ並列性があるなら、SIMD化できる。
結局スカラ性能は悪い。
グラフ捏造云々は詭弁者の言いがかり。それ以上でもそれ以下でもない。
その実態はSPEでスカラ演算が遅いことの反証すら出来ない雑魚ｗｗ
その実態はSPEでスカラ演算が遅いことの反証すら出来ない雑魚ｗｗ
データの正確さに拘る人間が自分では一切データを用意せず空論を語る矛盾
220 ：MACオタ＞団子 さん：2007/05/12(土) 17:30:02 ID:gD9+7XNL
>>217-218
暴れるのわ結構すけど、ローカル変数の数の話わ何処に行ったすか？
------------------
ロード・ストア・パーミュテーションのレイテンシ
------------------
これについてわSIMDでもスカラでも一緒なんで、アーキテクチャの問題じゃなくて実装の問題す。
SIMDが速くてスカラが遅いというのとわ違うかと。。。
暴れるのわ結構すけど、ローカル変数の数の話わ何処に行ったすか？
------------------
ロード・ストア・パーミュテーションのレイテンシ
------------------
これについてわSIMDでもスカラでも一緒なんで、アーキテクチャの問題じゃなくて実装の問題す。
SIMDが速くてスカラが遅いというのとわ違うかと。。。
>>220 MACオタ
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
みんな分かっているが、団子がとぼけた答えをしているので、いつまでも終わらない。
二人の馴れ合い。
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
みんな分かっているが、団子がとぼけた答えをしているので、いつまでも終わらない。
二人の馴れ合い。
がしかし、引数＋変数の数だけregisterが無ければstallするという訳ではないんだよね。
よほど関数bodyが小さくない限り。
従って変数の個数でregisterの個数が多い少ないって議論は片手落ち。
ーみつをー
よほど関数bodyが小さくない限り。
従って変数の個数でregisterの個数が多い少ないって議論は片手落ち。
ーみつをー
どーみてもパーシャルリード・ライトをサポートしないアーキテクチャの問題ですが。
なんにせよコードすら書いて検証できず詭弁ばかり並べる人よりも
多少おおざっぱでもグラフを出して説明出来る人の方が
説得力はダントツ上かと思います
まあ、SHの件は麻布高校出身のエリート（ちなみに同級生にかの古川享もいる）から
屈折した感情持っても仕方ないなと思ってしまいますでつよ。
なんにせよコードすら書いて検証できず詭弁ばかり並べる人よりも
多少おおざっぱでもグラフを出して説明出来る人の方が
説得力はダントツ上かと思います
まあ、SHの件は麻布高校出身のエリート（ちなみに同級生にかの古川享もいる）から
屈折した感情持っても仕方ないなと思ってしまいますでつよ。
PCREをSPEに移植してみてください。もちろん遅くならないように。
うーんでもやっぱ口だけの人には無理かな
うーんでもやっぱ口だけの人には無理かな
227 ：MACオタ＞222 さん：2007/05/12(土) 17:53:53 ID:gD9+7XNL
>>222
--------------------
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
--------------------
広く使われて(多くの場合)16変数以上使う関数の例わ>>177に書いた通りす。
配列をポインタの1変数として数えるようないかさまをしない限り、16変数以下がほぼ100%というのわ
無理かと思うす。
--------------------
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
--------------------
広く使われて(多くの場合)16変数以上使う関数の例わ>>177に書いた通りす。
配列をポインタの1変数として数えるようないかさまをしない限り、16変数以下がほぼ100%というのわ
無理かと思うす。
変数の個数云々の検証はレジスタ本数の決定のためであって
あたかも配列の要素数分だけレジスタを使うかのような詭弁はやめるべきだな
あたかも配列の要素数分だけレジスタを使うかのような詭弁はやめるべきだな
>>227
配列は a[i] のiがimmediateで指定できるときは、レジスタに展開できる、
for(i=0;i<4;i++) a[i]=... → a0=, a1=, a2=, a3=
だけど
a[i] = b[ c[i] ] みたいな演算をしたいときは、
ファンタスティックなレジスタ指定が必要になります。
配列は a[i] のiがimmediateで指定できるときは、レジスタに展開できる、
for(i=0;i<4;i++) a[i]=... → a0=, a1=, a2=, a3=
だけど
a[i] = b[ c[i] ] みたいな演算をしたいときは、
ファンタスティックなレジスタ指定が必要になります。
230 ：MACオタ＞団子 さん：2007/05/12(土) 18:06:42 ID:gD9+7XNL
>>228
やっと正気に戻ったようすね(笑)
-------------------
変数の個数云々の検証はレジスタ本数の決定のため
-------------------
その場合、レジスタ本数の増減による性能の差を検証する必要があるす。
また所要レジスタの数も汎用レジスタが完全に対照か、一部の命令で使用するレジスタが
固定されているかどうか、等も大きく影響するかと思うす。
例えば>>215に上げたAVRの例でわ、一部のレジスタが直値の代入ができないために、
ldi r16, 1
mov r1, r16
のようなコードになってしまうことがあるようす。
やっと正気に戻ったようすね(笑)
-------------------
変数の個数云々の検証はレジスタ本数の決定のため
-------------------
その場合、レジスタ本数の増減による性能の差を検証する必要があるす。
また所要レジスタの数も汎用レジスタが完全に対照か、一部の命令で使用するレジスタが
固定されているかどうか、等も大きく影響するかと思うす。
例えば>>215に上げたAVRの例でわ、一部のレジスタが直値の代入ができないために、
ldi r16, 1
mov r1, r16
のようなコードになってしまうことがあるようす。
231 ：MACオタ＞229 さん：2007/05/12(土) 18:10:32 ID:gD9+7XNL
>>229
>>227わレジスタの話とまったく関係なく、ローカル変数が16個以下ということが一般的か？
という疑問す。
例えばa[100]という宣言が、1変数と数えるのか、100+1(ポインタ)+1(インデックス)と考える
べきか。。。ということなんすけど。
>>227わレジスタの話とまったく関係なく、ローカル変数が16個以下ということが一般的か？
という疑問す。
例えばa[100]という宣言が、1変数と数えるのか、100+1(ポインタ)+1(インデックス)と考える
べきか。。。ということなんすけど。
うわっ
CのABIをまるで解っていない
CのABIをまるで解っていない
くどいな。
レジスタだけではなく、
b[ c[i] ] なんて操作をしたい場合は、b0,b1,b2,b3... では代用できないんだから、
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
レジスタだけではなく、
b[ c[i] ] なんて操作をしたい場合は、b0,b1,b2,b3... では代用できないんだから、
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
234 ：MACオタ＞233 さん：2007/05/12(土) 18:25:02 ID:gD9+7XNL
>>233
------------------
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
------------------
大きさわ、どうでも良いすか。。。
コードを書いたら、"segmentation fault"ばかりになりそうすね(笑)
------------------
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
------------------
大きさわ、どうでも良いすか。。。
コードを書いたら、"segmentation fault"ばかりになりそうすね(笑)
くだんね
配列があったら全要素レジスタ変数に展開しろとでも教育された可哀想な人なんだろうな
配列があったら全要素レジスタ変数に展開しろとでも教育された可哀想な人なんだろうな
ベクトルプロセッサだとどうなるのかレトリック君に解説をお願いしたい
int func1(int a[8]);
みたいな関数の引数が8個とか10個とか思っちゃう人なんだろうな。
ポインタはどこでも指せるから2^32個とかになるのか。
ト
みたいな関数の引数が8個とか10個とか思っちゃう人なんだろうな。
ポインタはどこでも指せるから2^32個とかになるのか。
ト
ん？b[ c[i] ]のような二重ﾘｽﾄのvector化？
pre-load命令を持たないV.P.の場合は;
innermost loop;
1)まずindex配列c[i=0～511]がmemoryから直接ｻﾞｰｯと
register file r0～r511にloadされる(vector SIMD load命令)。
2)次にb[r0～r511]に対する
load命令とそれに続く->演算->store 命令が（全てvecor SIMD命令）
vector pipelineにchaining投入されてゆく
このblocking=512のinnermost loopの外側に
512sttep widthのouter loopが形成される。
こんな感じだったかな。blockingはcompierが自動的に行う。
prelaod命令を持つarchでは二重ﾘｽﾄの間接的な要素を直接loadできるので
1)と2)をマージしたようなinnermost loopになる
はず、なんﾁｯﾁｗ
pre-load命令を持たないV.P.の場合は;
innermost loop;
1)まずindex配列c[i=0～511]がmemoryから直接ｻﾞｰｯと
register file r0～r511にloadされる(vector SIMD load命令)。
2)次にb[r0～r511]に対する
load命令とそれに続く->演算->store 命令が（全てvecor SIMD命令）
vector pipelineにchaining投入されてゆく
このblocking=512のinnermost loopの外側に
512sttep widthのouter loopが形成される。
こんな感じだったかな。blockingはcompierが自動的に行う。
prelaod命令を持つarchでは二重ﾘｽﾄの間接的な要素を直接loadできるので
1)と2)をマージしたようなinnermost loopになる
はず、なんﾁｯﾁｗ
こうやって改めて書くとSIMD拡張とはまるっきり別物だな。とくに2)が。
だからxlfやintel compilerでvector directiveを挿入してvector化したと
思っているﾔｼみると、ああ、この人は…と、ついね、思っちゃう訳。メシだ ﾉｼ
だからxlfやintel compilerでvector directiveを挿入してvector化したと
思っているﾔｼみると、ああ、この人は…と、ついね、思っちゃう訳。メシだ ﾉｼ
>>238
ありがと
ベクトルパイプラインの数だけレジスタも用意されてるってことでいいのかな
（しろーとですんまそ）
ついでに、スカラプロセッサにSIMDを組み込む場合にはレジスタをどうすれば
いいのか教えて 数を増やす？サイズを大きくする？
ありがと
ベクトルパイプラインの数だけレジスタも用意されてるってことでいいのかな
（しろーとですんまそ）
ついでに、スカラプロセッサにSIMDを組み込む場合にはレジスタをどうすれば
いいのか教えて 数を増やす？サイズを大きくする？
あ、続きあったのか
> ああ、この人は…
まあ、そう言わずに教えてくださいな
> ああ、この人は…
まあ、そう言わずに教えてくださいな
>>240
上は違う。pipelineは8とか16本。register fileは512とか1024
考え方としては各streamを16本のpipelineに割り振る感じ
下は質問の意味が今一分からないよ。メシに行くので ﾉｼ
上は違う。pipelineは8とか16本。register fileは512とか1024
考え方としては各streamを16本のpipelineに割り振る感じ
下は質問の意味が今一分からないよ。メシに行くので ﾉｼ
レジスタのカバー率なんて、計測対象によって変わって来るものに有効桁数なんて意味がないから。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
244 ：MACオタ＞243 さん：2007/05/12(土) 19:49:29 ID:gD9+7XNL
>>243
まあ話をすりかえたいのわ分かるすけど、
--------------
レジスタのカバー率なんて、
--------------
レジスタのカバー率じゃなくて、「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」す(笑)
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
まあ話をすりかえたいのわ分かるすけど、
--------------
レジスタのカバー率なんて、
--------------
レジスタのカバー率じゃなくて、「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」す(笑)
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
> 上は違う。pipelineは8とか16本。register fileは512とか1024
なるほど
> 下は質問の意味が今一分からないよ。
自分でも何を聞きたいのか分かってないのかもしれないｗ
えーと、たとえば32bitプロセッサで128bit幅のSIMD命令を追加するとして
32bitレジスタを4個用意した方がいいのか、128bitのレジスタを1個用意
した方がいいのか、とかそういう話を期待してた
あとは最適のレジスタ数はSIMD無しの時とくらべて変わるのかなとか
（なんか書いてて己の馬鹿さ加減に恥ずかしくなってきた）
> メシに行くので
後でも良いので 気が向いたらで良いので
なるほど
> 下は質問の意味が今一分からないよ。
自分でも何を聞きたいのか分かってないのかもしれないｗ
えーと、たとえば32bitプロセッサで128bit幅のSIMD命令を追加するとして
32bitレジスタを4個用意した方がいいのか、128bitのレジスタを1個用意
した方がいいのか、とかそういう話を期待してた
あとは最適のレジスタ数はSIMD無しの時とくらべて変わるのかなとか
（なんか書いてて己の馬鹿さ加減に恥ずかしくなってきた）
> メシに行くので
後でも良いので 気が向いたらで良いので
SPUのスカラ性能は、道具立ての貧弱さから来る印象よりは行けてるって感じ
かね。配列アクセスをスカラでやるようなまねをするととっても遅いってのは
串団子の言う通りだが、レジスタ変数を有効利用できるようなケースでは遅く
ないってのはMACオタの言うとおり。
大体、どういうケースで何と比較してってのを明確にしなきゃ話にならん。
それはそれとして、PPUは情けない。
かね。配列アクセスをスカラでやるようなまねをするととっても遅いってのは
串団子の言う通りだが、レジスタ変数を有効利用できるようなケースでは遅く
ないってのはMACオタの言うとおり。
大体、どういうケースで何と比較してってのを明確にしなきゃ話にならん。
それはそれとして、PPUは情けない。
>>244
はいはい
「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」なんて、計測対象によって変わって来るものに有効桁数なんて意味がないから。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
はいはい
「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」なんて、計測対象によって変わって来るものに有効桁数なんて意味がないから。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
249 ：MACオタ＞247 さん：2007/05/12(土) 20:07:23 ID:gD9+7XNL
>>247
で、有効桁数って何の話なんすか？
で、有効桁数って何の話なんすか？
250 ：Socket774：2007/05/12(土) 20:09:54 ID:hCjL26Kx
>>249
193 名前： MACオタ＞団子 さん [sage] 投稿日： 2007/05/12(土) 15:42:13 ID:gD9+7XNL
>>192
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
193 名前： MACオタ＞団子 さん [sage] 投稿日： 2007/05/12(土) 15:42:13 ID:gD9+7XNL
>>192
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
http://resource.renesas.com/lib/jpn/superh/theme/images/03_zu3.gif
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
253 ：MACオタ＞251 さん：2007/05/12(土) 20:14:24 ID:gD9+7XNL
ちなみに団子さんわ、プライドが高すぎるのでトボケてただけで読めないわけじゃ無いす。
>>253
このグラフを温度計のように読むやつはMACオタしかいないと思うが。
このグラフを温度計のように読むやつはMACオタしかいないと思うが。
日エレの特集記事が学術論文扱いって何の冗談なんだ
258 ：MACオタ＞257 さん：2007/05/12(土) 20:36:19 ID:gD9+7XNL
>>257
http://www.google.co.jp/search?sourceid=navclient-ff&ie=UTF-8&rlz=1B2GGGL_jaJP176&q=%E5%8F%82%E8%80%83%E6%96%87%E7%8C%AE+%22%E6%97%A5%E7%B5%8C%E3%82%A8%E3%83%AC%E3%82%AF%E3%83%88%E3%83%AD%E3%83%8B%E3%82%AF%E3%82%B9%22
http://www.google.co.jp/search?sourceid=navclient-ff&ie=UTF-8&rlz=1B2GGGL_jaJP176&q=%E5%8F%82%E8%80%83%E6%96%87%E7%8C%AE+%22%E6%97%A5%E7%B5%8C%E3%82%A8%E3%83%AC%E3%82%AF%E3%83%88%E3%83%AD%E3%83%8B%E3%82%AF%E3%82%B9%22
参考文献として使われているから日エレは学術論文っていう意味？
>>209
> REXはコードサイズが増えて性能低下するケースがあるよね。
微妙に違って、正しくは
・命令が長くなるのでキャッシュラインあたりの命令数が低下する
・プリフィックスをつけることによって、投機的な命令の切り出しの精度が低下する
ので実効バンド幅が減るのね
> REXはコードサイズが増えて性能低下するケースがあるよね。
微妙に違って、正しくは
・命令が長くなるのでキャッシュラインあたりの命令数が低下する
・プリフィックスをつけることによって、投機的な命令の切り出しの精度が低下する
ので実効バンド幅が減るのね
261 ：MACオタ＞259 さん：2007/05/12(土) 20:57:52 ID:gD9+7XNL
vector pipelineとscalarのvector的なpipelineをﾓﾚは別物だと見てる。
scalar processorでのいわゆるベクトル的な物はsoftpipeを指していると思うが
softpipeは簡略に言うと、iterationを展開してload -> 演算 -> store命令を
iteration間を跨がせる様にschedulingする事とも言える。このときCPU
pipe lineはloop bodyをあくまで縦にsequentialに流してゆくのが基本。
これはgemmの様な細いstreamのloopだとvector pipe line のsoftware +
scalar CPU pipelineによる回りくどいemulationにも似ていて、
違いはscalar命令が個々の要素に対し毎回実行される点だとも言える。
しかしloop bodyが複雑になってくるとvectorは時にwork 配列を使ってまでも
loop body をsplitし、細分化したloop内の少ないstreamをindex 変数方向に
pipeline化…横にpipelineを伸ばしそれを縦に束ねたような流れ…となるのに対し、
scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
pipelineを流れるstreamの向きが直行と言っていいほど変わってくる。
>>250 あなた素人じゃなさそうだね、ﾆﾔﾘ。酒飲んでくる ﾉｼ
scalar processorでのいわゆるベクトル的な物はsoftpipeを指していると思うが
softpipeは簡略に言うと、iterationを展開してload -> 演算 -> store命令を
iteration間を跨がせる様にschedulingする事とも言える。このときCPU
pipe lineはloop bodyをあくまで縦にsequentialに流してゆくのが基本。
これはgemmの様な細いstreamのloopだとvector pipe line のsoftware +
scalar CPU pipelineによる回りくどいemulationにも似ていて、
違いはscalar命令が個々の要素に対し毎回実行される点だとも言える。
しかしloop bodyが複雑になってくるとvectorは時にwork 配列を使ってまでも
loop body をsplitし、細分化したloop内の少ないstreamをindex 変数方向に
pipeline化…横にpipelineを伸ばしそれを縦に束ねたような流れ…となるのに対し、
scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
pipelineを流れるstreamの向きが直行と言っていいほど変わってくる。
>>250 あなた素人じゃなさそうだね、ﾆﾔﾘ。酒飲んでくる ﾉｼ
＞だからxlfやintel compilerでvector directiveを挿入してvector化したと
こいつ真性のアホだｗｗｗｗｗｗｗｗｗｗｗ
こいつ真性のアホだｗｗｗｗｗｗｗｗｗｗｗ
自分でSIMD化も出来ない屑である上にコンパイラの仕事を勘違いしてるわけで
>>260
K8もCore2も16バイト/clkフェッチだから、命令長そのものがネックになるケースはあるよ。
>>263
あのさー、SIMDレジスタと汎用レジスタが共有されてるアーキテクチャってどれだけあると
思ってる？
Intelアーキテクチャの最適化リファレンスとか読んだことある？
XMMレジスタとFP/MMレジスタは物理的には共有した実装は多いが
汎用レジスタとは別物。
K8もCore2も16バイト/clkフェッチだから、命令長そのものがネックになるケースはあるよ。
>>263
あのさー、SIMDレジスタと汎用レジスタが共有されてるアーキテクチャってどれだけあると
思ってる？
Intelアーキテクチャの最適化リファレンスとか読んだことある？
XMMレジスタとFP/MMレジスタは物理的には共有した実装は多いが
汎用レジスタとは別物。
あなたは素人に毛が生えてるかどうかのレベルだわ。
自分の未知な世界は狭量にもｹﾁ付けて、人を中傷して憂さ晴らししてるだけ。
人から学ぶと言うことを知らない。能力と人格に問題有り。
まぁどーでもいいやﾓﾚの部下じゃないし。2chじゃ珍しくないし。
どこのcodreだか知らないが友達少なそうだな ﾉｼ
自分の未知な世界は狭量にもｹﾁ付けて、人を中傷して憂さ晴らししてるだけ。
人から学ぶと言うことを知らない。能力と人格に問題有り。
まぁどーでもいいやﾓﾚの部下じゃないし。2chじゃ珍しくないし。
どこのcodreだか知らないが友達少なそうだな ﾉｼ
と素人が申しておりまし
と、真性の素人がほざいております
かぶってしもた
ベクトル演算とSIMD演算が別物って言うような無知な子だしｗｗ
>>264みたいな中途半端に英単語と日本語並べる文がかっこいいと思ってるのかね
一見読みづらいから相手が難しいこと話してるなって威圧感与えたいのか
なんなのか知らんが、本質的には馬鹿さ加減が酷いというか。
＞先行prefetch
とかさ、長嶋の親父さんの「秋の秋季キャンプ」なみに無意味
一見読みづらいから相手が難しいこと話してるなって威圧感与えたいのか
なんなのか知らんが、本質的には馬鹿さ加減が酷いというか。
＞先行prefetch
とかさ、長嶋の親父さんの「秋の秋季キャンプ」なみに無意味
あんまり本質的でないところに突っ込んでるな。
そんなに英単語多用したいなら全部英文で書けばいいのに。
そっちのほうが読みやすいわ。
同じ流儀で一言でいえば「pedanticなレス」
知性にコンプレックス抱えた人間の典型だな。
そっちのほうが読みやすいわ。
同じ流儀で一言でいえば「pedanticなレス」
知性にコンプレックス抱えた人間の典型だな。
カタカナでなければ読めないのならそう言えばいい
日本語で書けるようなものまでわざわざ英単語で書く必要ないだろ
たとえば分割をsplitと書かなきゃいけない理由なんてあるか？
たとえば分割をsplitと書かなきゃいけない理由なんてあるか？
つremix
中二病が「～である」調や使い慣れない四字熟語を多用したりするのと同じ精神構造なんだろ
どうでもいいアホクサ
「偉い人の反対は偉そうな人」
ブログでえらく反響をよんでるフレーズだが、なにげに真理なんだよね。
背が高い人と背伸びをしてる人も別だし
同様に、知識人と、知ったかぶりの関係もそうだよね。
本物の知識人は他人にわかりやすいように配慮することは事欠かない。
典型的な知ったかぶりはまったくその逆で、中身のない単純な文章を
一見小難しく見せるために日本語でもいいところをむやみに英単語に置き換えたりする。
その綻びが「先行prefetch」みたいな頭の悪いフレーズなわけですよ。
ブログでえらく反響をよんでるフレーズだが、なにげに真理なんだよね。
背が高い人と背伸びをしてる人も別だし
同様に、知識人と、知ったかぶりの関係もそうだよね。
本物の知識人は他人にわかりやすいように配慮することは事欠かない。
典型的な知ったかぶりはまったくその逆で、中身のない単純な文章を
一見小難しく見せるために日本語でもいいところをむやみに英単語に置き換えたりする。
その綻びが「先行prefetch」みたいな頭の悪いフレーズなわけですよ。
＞縦にsequentialに
ここもだな。長嶋クォリティを感じるのは。
ここもだな。長嶋クォリティを感じるのは。
>>団子
Itaniumのレジスタ数の多さは、SPARCみたいなレジスタウィンドウ機能と、
ループでの自動レジスタアンローリングとか、そういう理由もある。
でも、それにはもっとレジスタ欲しいと思うけど、それ以上増やせない
理由もあって・・。
SHはあれだね、16bit命令を実現するにはレジスタ数が限界だし。
ちょっと前の日経エレでの対談には、レジスタ・カラリング手法が出てきたんで
これでいいや、とか書いてあったな。
・・・SH-6を作ろうとかいう機運は出てこないのかな。
Itaniumのレジスタ数の多さは、SPARCみたいなレジスタウィンドウ機能と、
ループでの自動レジスタアンローリングとか、そういう理由もある。
でも、それにはもっとレジスタ欲しいと思うけど、それ以上増やせない
理由もあって・・。
SHはあれだね、16bit命令を実現するにはレジスタ数が限界だし。
ちょっと前の日経エレでの対談には、レジスタ・カラリング手法が出てきたんで
これでいいや、とか書いてあったな。
・・・SH-6を作ろうとかいう機運は出てこないのかな。
高橋麻奈女史の「やさしい～」シリーズがなぜベストセラーなのか。
難しい内容を初心者にわかりやすいよう噛み砕いて本を書いてる。
あんだけ読みやすいのにツボはちゃんとおさえてる。
あんだけ多くのジャンルの本出せるんだから知識量は半端じゃないと思うが
そこをインテリぶらないのはT大卒の余裕かもね。
>>286
ルネサスとして新規に作ったR8CシリーズってSHではなくM16シリーズの流れだよね。
SHとしては携帯とか車関連で安定した市場があるからね
現状でも世界で通用する企業だし。
個人としてはARMともっとやりあって欲しいんだけど。
難しい内容を初心者にわかりやすいよう噛み砕いて本を書いてる。
あんだけ読みやすいのにツボはちゃんとおさえてる。
あんだけ多くのジャンルの本出せるんだから知識量は半端じゃないと思うが
そこをインテリぶらないのはT大卒の余裕かもね。
>>286
ルネサスとして新規に作ったR8CシリーズってSHではなくM16シリーズの流れだよね。
SHとしては携帯とか車関連で安定した市場があるからね
現状でも世界で通用する企業だし。
個人としてはARMともっとやりあって欲しいんだけど。
>>264
> scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
> がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
> loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
スカラープロセッサの場合はループのブロック化もやるんで、こっちのほうがベクトル化のイメージに近いんじゃないかな。
ソフトウェアパイプラインだけじゃないお。
あとレトリック君はイテレーションをまたいだやつを先行プリフェッチと言っているぽいので、べつにそんな馬から落馬じゃないから>団子
> scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
> がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
> loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
スカラープロセッサの場合はループのブロック化もやるんで、こっちのほうがベクトル化のイメージに近いんじゃないかな。
ソフトウェアパイプラインだけじゃないお。
あとレトリック君はイテレーションをまたいだやつを先行プリフェッチと言っているぽいので、べつにそんな馬から落馬じゃないから>団子
あとOoOのスーパースカラーの場合は物理レジスタがたくさんあるんだから
わざわざスピルコードいれなくてもいいよ
わざわざスピルコードいれなくてもいいよ
>>267
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。ちなみに、
byte/short/word load storeが無いことによる性能低下は3割ぐらいかなぁ
と思ってる。コードサイズがでかくなることも痛い。
それから、GCC＋素のCコードだとかなりタコだよ。変数をこまめに128bit
アラインするとか、ローカル変数にコピーするとかでずいぶんと早くなる。
XLCのほうはよく知らんがもっと賢いの？
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。ちなみに、
byte/short/word load storeが無いことによる性能低下は3割ぐらいかなぁ
と思ってる。コードサイズがでかくなることも痛い。
それから、GCC＋素のCコードだとかなりタコだよ。変数をこまめに128bit
アラインするとか、ローカル変数にコピーするとかでずいぶんと早くなる。
XLCのほうはよく知らんがもっと賢いの？
>>288
xlf 7,8の-qhot=vectorはschedulingの間隔を少し広げてlatencyの
ペナルティーを和らげようとし(効果小)
intel compiler 7,8のvector directiveはSSE命令を生成するものだったと記憶している。
自動blockingをするcompilerは…あれかなｗ、それを使っているならば
あなたも素人じゃ無さそうだね。
ただし、scalarの自動blockingはcache hit率を高めるために
折り畳んでいるのであってvector化と対比させる物はblockingした
innermost loopのL2 latencyペナルティを減らす為の疑似ベクトル化だと思う。
「やさしい～」シリーズがどうのこうのしか書けず、内容に触れることの出来ない団子は
ｵﾚのレスの内容は全く理解できていないし、あなたのﾚｽの意味も理解できていないよ。
朝飯だ ﾉｼ
xlf 7,8の-qhot=vectorはschedulingの間隔を少し広げてlatencyの
ペナルティーを和らげようとし(効果小)
intel compiler 7,8のvector directiveはSSE命令を生成するものだったと記憶している。
自動blockingをするcompilerは…あれかなｗ、それを使っているならば
あなたも素人じゃ無さそうだね。
ただし、scalarの自動blockingはcache hit率を高めるために
折り畳んでいるのであってvector化と対比させる物はblockingした
innermost loopのL2 latencyペナルティを減らす為の疑似ベクトル化だと思う。
「やさしい～」シリーズがどうのこうのしか書けず、内容に触れることの出来ない団子は
ｵﾚのレスの内容は全く理解できていないし、あなたのﾚｽの意味も理解できていないよ。
朝飯だ ﾉｼ
292 ：MACオタ＞290 さん：2007/05/13(日) 08:39:12 ID:mSmGJBHJ
>>290
------------------
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。
------------------
団子さんわ、自作の乱数発生コードでx86と比較して遅いと言いたいみたいすけど、
普通わ回路規模や設計の世代を考慮するとPPEやPXと比較すべきかと思うす。
------------------
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。
------------------
団子さんわ、自作の乱数発生コードでx86と比較して遅いと言いたいみたいすけど、
普通わ回路規模や設計の世代を考慮するとPPEやPXと比較すべきかと思うす。
>>288
ブロック化を自動で上手にこなしてくれるコンパイラってある？レトちゃん
との議論は落としどころが良く分からんので、そっちにはあまりかかわりたく
ないのだが、いいコンパイラがあったら使いたいと思ってるんで。
ブロック化を自動で上手にこなしてくれるコンパイラってある？レトちゃん
との議論は落としどころが良く分からんので、そっちにはあまりかかわりたく
ないのだが、いいコンパイラがあったら使いたいと思ってるんで。
>>291
blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。結局、ストラ
イドとか、スキャッタ/ギャザーをあの性能でこなせるメモリシステムがベクタ
の取りえであり弱点であると思うのだ。それ以外は瑣末？というか解釈の問題
というか。
blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。結局、ストラ
イドとか、スキャッタ/ギャザーをあの性能でこなせるメモリシステムがベクタ
の取りえであり弱点であると思うのだ。それ以外は瑣末？というか解釈の問題
というか。
>>296
>blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。
単純なprogramならそう捕らえられるけど
その考えを拡大して、頑張って造って実は複雑なsoftwareで効果が出なくて
えらく苦労したのが90年代終盤～ここ数年の一つのscalar compier技術だったと思う。
名無しに戻りますｗ
>blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。
単純なprogramならそう捕らえられるけど
その考えを拡大して、頑張って造って実は複雑なsoftwareで効果が出なくて
えらく苦労したのが90年代終盤～ここ数年の一つのscalar compier技術だったと思う。
名無しに戻りますｗ
298 ：MACオタ＞レトリック さん：2007/05/13(日) 09:08:10 ID:mSmGJBHJ
>>295
------------------
いいのがあるけどここにはかけない。
------------------
ここで話を完結させる気が無いというのわ、上から視点で罵詈雑言だけ書く時の団子さんと
同じレベルかと思うすけど。。。
------------------
いいのがあるけどここにはかけない。
------------------
ここで話を完結させる気が無いというのわ、上から視点で罵詈雑言だけ書く時の団子さんと
同じレベルかと思うすけど。。。
レトリック君は前からそうじゃん
肝心な所になると逃げちゃう
自分じゃ他人を馬鹿にして楽しいのかも知れないけど
傍から見ると説明が下手な頭の悪い人にしか見えない
肝心な所になると逃げちゃう
自分じゃ他人を馬鹿にして楽しいのかも知れないけど
傍から見ると説明が下手な頭の悪い人にしか見えない
あたまがわるいひとが無理してむずかしいことを書こうとすると
不要に英単語をちりばめて自体を読みづらくすることくらいしかできない
※無論全部英文で書くことなんてできない。おそらくTOEIC300レベルだから
むろん内容自体は大したことは言っていない
不要に英単語をちりばめて自体を読みづらくすることくらいしかできない
※無論全部英文で書くことなんてできない。おそらくTOEIC300レベルだから
むろん内容自体は大したことは言っていない
TheRegisterのPOWER6サーバーに関する報道す。今月中にも発表されるが、対応OS
であるAIX 5.4わ遅れるとのことす。
http://www.theregister.co.uk/2007/05/12/ibm_power6_lifesupport/
---------------------------
Most notably, IBM has shifted from an out of order design with Power5's integer
units to an in order design with Power6. Such a drastic change will require first
AIX 5.4 and then a full software recompile should customers want to see maximum
performance.
---------------------------
Power Mac G5発売時のOS Xの状況と同じす(笑) Ashlee Vance記者自身わ、まだ
POWER6の製造問題を疑っているみたいす。チップとして歩留まりが悪そうなのわ当然
すけど、意図的にFUDをバラまいてるヒトがいるのかもしれないす。
---------------------------
We've heard consistent speculation that a manufacturing issue has crippled IBM's
ability to produce Power6 chips above 3.5GHz. Customers, however, were promised
that the initial Power6-based systems will indeed come in above 4.0GHz, during the
recent IBM ParterWorld event in St. Louis.
---------------------------
であるAIX 5.4わ遅れるとのことす。
http://www.theregister.co.uk/2007/05/12/ibm_power6_lifesupport/
---------------------------
Most notably, IBM has shifted from an out of order design with Power5's integer
units to an in order design with Power6. Such a drastic change will require first
AIX 5.4 and then a full software recompile should customers want to see maximum
performance.
---------------------------
Power Mac G5発売時のOS Xの状況と同じす(笑) Ashlee Vance記者自身わ、まだ
POWER6の製造問題を疑っているみたいす。チップとして歩留まりが悪そうなのわ当然
すけど、意図的にFUDをバラまいてるヒトがいるのかもしれないす。
---------------------------
We've heard consistent speculation that a manufacturing issue has crippled IBM's
ability to produce Power6 chips above 3.5GHz. Customers, however, were promised
that the initial Power6-based systems will indeed come in above 4.0GHz, during the
recent IBM ParterWorld event in St. Louis.
---------------------------
>>290
spu-gccは一応、SCE純正のコンパイラなんだけどな。
ただ、メモリレイアウト云々にめんどくさいことに気を遣わなきゃいけないのは
最初からSIMD化するんだよね。
SCEも明示的にSIMD組み込み関数使えば性能が16倍出ますよって公言してる。
確かにspu-gccで明示的にSIMD化すればかなり性能良いコード吐く。
スケジューリングも悪くない。
そもそもスカラが遅いのはCellのアーキテクチャ・実装の問題だと思ってる。
SSEみたいにパーシャルリード・ライトをサポートすればかなり変わってくる筈。
spu-gccは一応、SCE純正のコンパイラなんだけどな。
ただ、メモリレイアウト云々にめんどくさいことに気を遣わなきゃいけないのは
最初からSIMD化するんだよね。
SCEも明示的にSIMD組み込み関数使えば性能が16倍出ますよって公言してる。
確かにspu-gccで明示的にSIMD化すればかなり性能良いコード吐く。
スケジューリングも悪くない。
そもそもスカラが遅いのはCellのアーキテクチャ・実装の問題だと思ってる。
SSEみたいにパーシャルリード・ライトをサポートすればかなり変わってくる筈。
303 ：MACオタ＞302 さん：2007/05/13(日) 10:24:17 ID:mSmGJBHJ
>>302
-------------------
パーシャルリード・ライトをサポート
-------------------
>>300のように他人を非難するなら、ここわ」「ワードやバイトデータのロード／ストア」
とか書くべきかと。。。
-------------------
パーシャルリード・ライトをサポート
-------------------
>>300のように他人を非難するなら、ここわ」「ワードやバイトデータのロード／ストア」
とか書くべきかと。。。
あと、レトロ人間君はそんなに英単語使いたいなら全部英文で書いてください。
And Letroman, if you like to write English-terms so much, please write without Japanese.
And Letroman, if you like to write English-terms so much, please write without Japanese.
おっとRetromanだったかな。綴りがわかりません＞＜
① パーシャルリード・ライトをサポート
② ワードやバイトデータのロード／ストアをサポート
どっちが回りくどいかね。
SSEのmovss/movsdはパーシャルリード・ライトでしょう
少なくとも１バイトの読み書きは聞いたことがない。
pinsrb/pextrbはSSE4で初めてサポートされる機能だ
② ワードやバイトデータのロード／ストアをサポート
どっちが回りくどいかね。
SSEのmovss/movsdはパーシャルリード・ライトでしょう
少なくとも１バイトの読み書きは聞いたことがない。
pinsrb/pextrbはSSE4で初めてサポートされる機能だ
もっともパーシャルリードかどうかは実装依存だ。
第一要素にスカラデータをロードしろという仕様はあるが
その他の要素は不定するように仕様で決まってる。
pinsrw/pextrw/maskmovq/maskmovdquはパーシャルライトだな
第一要素にスカラデータをロードしろという仕様はあるが
その他の要素は不定するように仕様で決まってる。
pinsrw/pextrw/maskmovq/maskmovdquはパーシャルライトだな
SPEネタその続き。
16バイト境界にあわせても、ストア時にパディング領域を破壊していいかどうかの情報は
コンパイラにはわからないので、保持のためのコードを生成してしまうね。
結局SIMD組み込み関数を明示的に使うしかなかったり。
そもそもLSが256KBしかない。
パディングなんてしてられないでしょ。
16バイト境界にあわせても、ストア時にパディング領域を破壊していいかどうかの情報は
コンパイラにはわからないので、保持のためのコードを生成してしまうね。
結局SIMD組み込み関数を明示的に使うしかなかったり。
そもそもLSが256KBしかない。
パディングなんてしてられないでしょ。
内容がないんだからそこくらいしか突っ込むところ無いじゃん
いまだにvectorの意味を誤解してるし
いまだにvectorの意味を誤解してるし
ちなみに内容なんて、前スレで論破された記憶を喪失して
同じことを連呼してる以上のことは何もない。
したがって、何も理解しようとする必要なんてない。
英単語に置き換えて読みづらくしてるだけで相変わらず知識の狭さを露見してるだけ。
無理して英語を使おうと必死な痛い子よりもお塩ロックのほうがまだ聴けるよ
ファッキンライト
同じことを連呼してる以上のことは何もない。
したがって、何も理解しようとする必要なんてない。
英単語に置き換えて読みづらくしてるだけで相変わらず知識の狭さを露見してるだけ。
無理して英語を使おうと必死な痛い子よりもお塩ロックのほうがまだ聴けるよ
ファッキンライト
314 ：MACオタ＞団子 さん：2007/05/13(日) 12:34:16 ID:mSmGJBHJ
>>307-308
---------------------
どっちが回りくどいかね。
---------------------
分野にもよるのかも知れないすけど、パーシャルリード・ライトという用語わ、バーストアクセスの方が
普通であるメモリやバス、ネットワークのアクセスで使うす。
http://www.google.co.jp/search?hl=ja&rlz=1B2GGGL_jaJP176&q=partial-read
---------------------
どっちが回りくどいかね。
---------------------
分野にもよるのかも知れないすけど、パーシャルリード・ライトという用語わ、バーストアクセスの方が
普通であるメモリやバス、ネットワークのアクセスで使うす。
http://www.google.co.jp/search?hl=ja&rlz=1B2GGGL_jaJP176&q=partial-read
ただQWORD以外のスカラデータでのロード／ストアわ、CELL BEが生き残ることができれば将来
の実装で追加される可能性わ大きいと思うす。歴史を鑑みても初期のAlpha AXPの実装もこんなんす。
http://www.hpl.hp.com/hpjournal/dtj/vol4num4/vol4num4art1.pdf
--------------------
Only aligned longwords or quadwords may be accessed: an aligned
longword is a four-byte datum whose address is a multiple of four; an
aligned quadword is an eight-byte datum whose address is a multiple of
eight.
--------------------
微細化でトランジスタや配線が楽になれば、LSがマルチポート化されてMFCとSPUが並列動作
できるようになるのも、ありそうな話す。
そういう意味でわ団子さんの最近の文句もPower.orgやIBMのフォーラムでもっと大っぴらに書けば
建設的展開があるかもしれないす。
の実装で追加される可能性わ大きいと思うす。歴史を鑑みても初期のAlpha AXPの実装もこんなんす。
http://www.hpl.hp.com/hpjournal/dtj/vol4num4/vol4num4art1.pdf
--------------------
Only aligned longwords or quadwords may be accessed: an aligned
longword is a four-byte datum whose address is a multiple of four; an
aligned quadword is an eight-byte datum whose address is a multiple of
eight.
--------------------
微細化でトランジスタや配線が楽になれば、LSがマルチポート化されてMFCとSPUが並列動作
できるようになるのも、ありそうな話す。
そういう意味でわ団子さんの最近の文句もPower.orgやIBMのフォーラムでもっと大っぴらに書けば
建設的展開があるかもしれないす。
過渡期の技術など、残る必要ない。
過去の資産を受け継いできたIntelプロセッサに部分技術が採り入れられて
Cellの役目は終わり。
過去の資産を受け継いできたIntelプロセッサに部分技術が採り入れられて
Cellの役目は終わり。
そういえばLarrabeeってどうよ
http://arstechnica.com/articles/paedia/hardware/clearing-up-the-confusion-over-intels-larrabee.ars
http://arstechnica.com/articles/paedia/hardware/clearing-up-the-confusion-over-intels-larrabee.ars
318 ：MACオタ＞団子 さん：2007/05/13(日) 12:58:54 ID:mSmGJBHJ
>>316
--------------------
Intelプロセッサに部分技術が採り入れられてCellの役目は終わり。
--------------------
まあ確かにAlpha自体がその良い前例す。
--------------------
Intelプロセッサに部分技術が採り入れられてCellの役目は終わり。
--------------------
まあ確かにAlpha自体がその良い前例す。
>>302
配列じゃない独立データだったら、パディング入れてメモリアクセスがシン
プルになってコードサイズが減少する分を考慮すると、パディングの増分を
埋め合わせて黒字になったりする。とはいえ、さっさとスカラアクセス入れ
やがれってのは同意。
なんにせよ、できるだけレジスタに載せるとか、SIMD命令の明示的な利用ま
で含めてチューニングすれば「スカラ」なコードもかなり救える。そんなの
めんどくさくてやってられっか、という意見はもっともだが、CODECが速い
のはそこらへんのテクニックを総動員しているからだったりする。
決して「CODEC向きのプロセッサだから」じゃないんだよ。
配列じゃない独立データだったら、パディング入れてメモリアクセスがシン
プルになってコードサイズが減少する分を考慮すると、パディングの増分を
埋め合わせて黒字になったりする。とはいえ、さっさとスカラアクセス入れ
やがれってのは同意。
なんにせよ、できるだけレジスタに載せるとか、SIMD命令の明示的な利用ま
で含めてチューニングすれば「スカラ」なコードもかなり救える。そんなの
めんどくさくてやってられっか、という意見はもっともだが、CODECが速い
のはそこらへんのテクニックを総動員しているからだったりする。
決して「CODEC向きのプロセッサだから」じゃないんだよ。
関係ないけど
「Sonyはついに狂ったのか？」by 安藤さん
「Sonyはついに狂ったのか？」by 安藤さん
ビキニトップをペイントと見抜く眼力はさすが
322 ：MACオタ＞320 さん：2007/05/13(日) 13:10:08 ID:mSmGJBHJ
Larrabeeでなくて？
>>320-323 リンク貼ってください
ttp://www.geocities.jp/andosprocinfo/wadai07/20070512.htm
>>323
> a subset of the x86 ISA that includes some GPU-specific extensions
ISAかデコーダがグタグタになる悪寒。512ビット幅のベクトルユニットってのも。
あと、
10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
ttp://www.geocities.jp/andosprocinfo/wadai07/20070512.htm
>>323
> a subset of the x86 ISA that includes some GPU-specific extensions
ISAかデコーダがグタグタになる悪寒。512ビット幅のベクトルユニットってのも。
あと、
10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
>>324
> 10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
コア毎に専属の領域を設けるとコア-メモリのIFは無理なく作れるが、その外
が大変。L2をマルチバンクメモリにするとバスとバッファに面積を食われる。
> 10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
コア毎に専属の領域を設けるとコア-メモリのIFは無理なく作れるが、その外
が大変。L2をマルチバンクメモリにするとバスとバッファに面積を食われる。
どのみちレイテンシすさまじいんだからおもっきしリッチな命令を
コンプレックスデコーダでデコードさせるんでない？
x86は一応15バイト命令まではいける。
コンプレックスデコーダでデコードさせるんでない？
x86は一応15バイト命令まではいける。
ttp://www.procable.jp/setting/19.html
ttp://www.procable.jp/setting/20.html
＞IBMやモトローラなど、デジタルの欠落の怖さを知り尽くしているメーカー
IBMがpSeriesのホームページにPOWER6サーバー発表のリンクを載せてしまって
発表日が5/22とバレちゃったす。リンク先自体わ存在しないすけど。。。
今のところ訂正されてないみたいす。
http://www-03.ibm.com/systems/p/
同時期にAIX 6の概要も公開するみたいすね。
発表日が5/22とバレちゃったす。リンク先自体わ存在しないすけど。。。
今のところ訂正されてないみたいす。
http://www-03.ibm.com/systems/p/
同時期にAIX 6の概要も公開するみたいすね。
おもろいな。学閥とか持ち出して来た。分かりやすく説明するのが得意なのは
分からない奴の気持ちが分かってるということだからな。
頭の良さとは関係ない。学者が教師として適格かどうかなんてどうでもいいのと同じ。
分からない奴の気持ちが分かってるということだからな。
頭の良さとは関係ない。学者が教師として適格かどうかなんてどうでもいいのと同じ。
キチガイは怖いな
>>329
いや、問題大あり。
民間資金や競争資金引っ張ってこなくとも潤沢に固定予算もらえてた時代ならいざしらず
校費等は大幅削減だからネクラ学者さんは総あぼーんの構図だな。
いまどきﾌﾞﾝｹｲ相手にでも研究概要説明できない学者さんは資金の調達できねーわなｗ
つーか営業力のある教授さんって民間で揉まれた人が多いと思う。
いや、問題大あり。
民間資金や競争資金引っ張ってこなくとも潤沢に固定予算もらえてた時代ならいざしらず
校費等は大幅削減だからネクラ学者さんは総あぼーんの構図だな。
いまどきﾌﾞﾝｹｲ相手にでも研究概要説明できない学者さんは資金の調達できねーわなｗ
つーか営業力のある教授さんって民間で揉まれた人が多いと思う。
講義内容を学生が評価する制度も始まってたと把握してるが
そもそもレトリック＝聞伝の不必要に英語句に置き換えてものを書く癖は、
本人はかっこいいと思っているのだろうが、知的でもなければ技巧的でもない。
ただ無駄に読みづらくしてるだけで、珍走団の当て字と同じくらいDQN臭い。
本人はかっこいいと思っているのだろうが、知的でもなければ技巧的でもない。
ただ無駄に読みづらくしてるだけで、珍走団の当て字と同じくらいDQN臭い。
Sun, allies broaden open-source chip push
http://news.com.com/Sun%2C+allies+broaden+open-source+chip+push/2100-7344_3-6183562.html
Niagara2もオープンソース化される模様
http://news.com.com/Sun%2C+allies+broaden+open-source+chip+push/2100-7344_3-6183562.html
Niagara2もオープンソース化される模様
相変わらず尾ひれにしか食いつかない魚だねぇ。。。
Sun licenses tech to ARM
http://www.theinquirer.net/default.aspx?article=39629
NiagaraみたいなARMが出るのかな？
http://www.theinquirer.net/default.aspx?article=39629
NiagaraみたいなARMが出るのかな？
サンの新しいチップ、UltraSPARC T2とVictoria Fallsに何が期待できるのか？
～さらなる省電力とパフォーマンスの向上に向けたサンの挑戦～
http://jp.sun.com/newsletters/innercircle/0705/feature1.html
Victoria Fallsはニコイチで256スレッドを実現
～さらなる省電力とパフォーマンスの向上に向けたサンの挑戦～
http://jp.sun.com/newsletters/innercircle/0705/feature1.html
Victoria Fallsはニコイチで256スレッドを実現
338 ：MACオタ＞337 さん：2007/05/16(水) 22:37:07 ID:DXFF0AHi
>>337
----------------
Victoria Fallsはニコイチで256スレッドを実現
----------------
SMP対応ってだけす。
http://japan.zdnet.com/news/hardware/story/0,2000056184,20342534,00.htm
================
Victoria Fallsは、Niagara 2チップを2基搭載するサーバ向けチップ。
================
----------------
Victoria Fallsはニコイチで256スレッドを実現
----------------
SMP対応ってだけす。
http://japan.zdnet.com/news/hardware/story/0,2000056184,20342534,00.htm
================
Victoria Fallsは、Niagara 2チップを2基搭載するサーバ向けチップ。
================
>>336-337
向こうとのマルチうぜー
向こうとのマルチうぜー
「----------------」と「================」、うぜー
「～(主語)～わ～(述語)～す。」、うぜー
>>342-34
こっちでも粘着か
こっちでも粘着か
うぜーうぜー、うぜー
346 ：Socket774：2007/05/18(金) 17:40:00 ID:G+bTfjwm
うぜー
IBM、間もなく「POWER6」プロセッサ搭載サーバをリリースへ
http://japan.cnet.com/news/ent/story/0,2000056022,20349059,00.htm
http://japan.cnet.com/news/ent/story/0,2000056022,20349059,00.htm
セガサターンの、32bitCPU2つで64bit級！
みたいに、メニイコアCPUで、コア複数使って32,64,128,256bitを再現してくれないかな。
無理だな。
みたいに、メニイコアCPUで、コア複数使って32,64,128,256bitを再現してくれないかな。
無理だな。
情報弱者を騙すための宣伝文句じゃん。
疑似128ビットマシンなら大学の情報処理センターにあったなぁ
疑似128ビットマシンなら大学の情報処理センターにあったなぁ
あまりにも。。。イタいす(笑)
https://upyolic.ath.cx/blog/upyolic/2007/05/power6altivec.php
----------------------
PowerPCとの互換性も期待される優秀なプロセッサであるPOWER6、Intelのインチキな
オモチャのハードウェアもどきではなく、PowerPCのMacもぜひ復活させてもらいたいですね。
----------------------
https://upyolic.ath.cx/blog/upyolic/2007/05/power6altivec.php
----------------------
PowerPCとの互換性も期待される優秀なプロセッサであるPOWER6、Intelのインチキな
オモチャのハードウェアもどきではなく、PowerPCのMacもぜひ復活させてもらいたいですね。
----------------------
>>348 さん
これ、CNETの英文記事の原題わ"IBM to debut Power6 servers Tuesday"ってことで、
>>328わ正しかったす。 当然すけど。。。
http://news.com.com/8301-10784_3-9720542-7.html
>>350 団子 さん
--------------------------
疑似128ビットマシンなら大学の情報処理センターにあったなぁ
--------------------------
どのマシンのことすか？
これ、CNETの英文記事の原題わ"IBM to debut Power6 servers Tuesday"ってことで、
>>328わ正しかったす。 当然すけど。。。
http://news.com.com/8301-10784_3-9720542-7.html
>>350 団子 さん
--------------------------
疑似128ビットマシンなら大学の情報処理センターにあったなぁ
--------------------------
どのマシンのことすか？
vanguard?
本文に5月22日ってはっきり書いてあるす。
英語わ読めても日本語わ読めないんすね。
なるほど
英語わ読めても日本語わ読めないんすね。
なるほど
教授がほざいてただけだからなぁ。
ソフトウェアで128ビットのアドレス空間をシミュレートしてるだとか
思い違いで、実は四倍精度浮動小数が使えるだけとかって落ちも十分考えられ。
実物見たこと無いし。
Sunは基本的に複雑なオペレーションはOSが無効命令をトラップして実行する
って思想だよな。
ソフトウェアで128ビットのアドレス空間をシミュレートしてるだとか
思い違いで、実は四倍精度浮動小数が使えるだけとかって落ちも十分考えられ。
実物見たこと無いし。
Sunは基本的に複雑なオペレーションはOSが無効命令をトラップして実行する
って思想だよな。
359 ：MACオタ＞団子 さん：2007/05/20(日) 07:46:37 ID:basf+1Lb
360 ：MACオタ＞団子 さん：2007/05/20(日) 08:04:03 ID:basf+1Lb
ここで油売ってるより、また「もっさり」スレッドがTXネタで伸びてるすよ。
http://pc11.2ch.net/test/read.cgi/jisaku/1179113168/258-
-------------------
258 ：Socket774：2007/05/18(金) 00:00:00 ID:HcBSNHdn
>>257
マジレスしとくと
OCerには日常茶飯事だよ
耐久探るのに、Orthos or TX or TAT回しながら、ブラウズなんてのは結構頻繁、
そこで直ぐ気付くのが>3だったりする
[中略]
282 ：Socket774：2007/05/18(金) 00:56:42 ID:HcBSNHdn
>>277
やってみた？
結果>50だったでしょ？
E6700を見る限りじゃ超もっさり＋鈍足TX(2MTrips/sec未満)だろ。
見てて可哀そうになったw
-------------------
http://pc11.2ch.net/test/read.cgi/jisaku/1179113168/258-
-------------------
258 ：Socket774：2007/05/18(金) 00:00:00 ID:HcBSNHdn
>>257
マジレスしとくと
OCerには日常茶飯事だよ
耐久探るのに、Orthos or TX or TAT回しながら、ブラウズなんてのは結構頻繁、
そこで直ぐ気付くのが>3だったりする
[中略]
282 ：Socket774：2007/05/18(金) 00:56:42 ID:HcBSNHdn
>>277
やってみた？
結果>50だったでしょ？
E6700を見る限りじゃ超もっさり＋鈍足TX(2MTrips/sec未満)だろ。
見てて可哀そうになったw
-------------------
MACオタの引用うぜー
時刻だけは凄いな。
「わざわざ速度リミッタ紹介してるんだから、使えよｗｗｗｗ」
とだけレスするにも面倒だ
「わざわざ速度リミッタ紹介してるんだから、使えよｗｗｗｗ」
とだけレスするにも面倒だ
TheRegister経由のPOWER6情報す。
Oracleが8-way POWER6/4.7GHz搭載のp570のベンチマーク結果を公開しているす。
http://www.theregister.co.uk/2007/05/20/ibm_power6_oracle/
http://www.oracle.com/apps_benchmark/html/results.html
http://www.oracle.com/apps_benchmark/doc/E-Bus-11i-OASB_ORA_Med_IBM-p570-3000.pdf
http://www.oracle.com/apps_benchmark/doc/E-Bus-11i-OASB_ORA_Med_IBM-p570-2700.pdf
Oracleが8-way POWER6/4.7GHz搭載のp570のベンチマーク結果を公開しているす。
http://www.theregister.co.uk/2007/05/20/ibm_power6_oracle/
http://www.oracle.com/apps_benchmark/html/results.html
http://www.oracle.com/apps_benchmark/doc/E-Bus-11i-OASB_ORA_Med_IBM-p570-3000.pdf
http://www.oracle.com/apps_benchmark/doc/E-Bus-11i-OASB_ORA_Med_IBM-p570-2700.pdf
上の話すけど、Oracle 11i (11.5.10)のMedium Configuration Benchmark で、レスポンス時間[秒]
でこういった結果す。POWER5に対して十分性能を上げてきたと見るべきかと思うす。
POWER6/4.7GHz x 8 (2100 users): 0.625 [sec]
POWER5+/2.2GHz x 8 (2000 users): 0.983 [sec]
でこういった結果す。POWER5に対して十分性能を上げてきたと見るべきかと思うす。
POWER6/4.7GHz x 8 (2100 users): 0.625 [sec]
POWER5+/2.2GHz x 8 (2000 users): 0.983 [sec]
POWER5+とPOWER6の結果の比較としてわ、こちらの方が正しいやりかたかもしれないす。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=79210&threadid=79210&roomid=2
-------------------------
8 core Power6 4.7Ghz 2700 users @0.702sec repsonse time
8 core Power5+ 2.2Ghz 1400 users @0.712sec response time
-------------------------
同じ応答時間で、約2倍のユーザー数を処理しているす。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=79210&threadid=79210&roomid=2
-------------------------
8 core Power6 4.7Ghz 2700 users @0.702sec repsonse time
8 core Power5+ 2.2Ghz 1400 users @0.712sec response time
-------------------------
同じ応答時間で、約2倍のユーザー数を処理しているす。
へぇ、立派なもんやね。
でもこの手のベンチで高得点出すのってどんどんクラスタ化されていってるような…
商機あんのかね？
1年後にはSMTが再導入されたNeharemが控えてるし、商売としては厳しそうな気がするのだが…
でもこの手のベンチで高得点出すのってどんどんクラスタ化されていってるような…
商機あんのかね？
1年後にはSMTが再導入されたNeharemが控えてるし、商売としては厳しそうな気がするのだが…
ATI-AMDのR600について語る奴はおらんのか？面白そうだぞ。
>>367
それはGPUだろう。蛋白質解析とかGPGPUのスコアでも出ないと。
それはGPUだろう。蛋白質解析とかGPGPUのスコアでも出ないと。
ベンチマークの詳細を見ると、
・8 x 4.7GHz IBM POWER6 processor chip (SMT-enabled), each witth L2 Cache of
4MB per core and L3 Cache of 32MB per single Core Module (SCM)
とあるす。POWER5の時と同様にSCM版が先行して、MCMのハイエンド構成わ遅れるということに
なりそうす。
ちなみにOSわPOWER6完全対応じゃないAIX 5.3で、当然POWER6用にリコンパイルなんて
されてない市販のOracle E-Business Suite 11i (11.5.10)のベンチすから、既存アプリでin-order
の悪影響で性能が上がらないという心配わ、大きな問題になるわけじゃない模様す。
・8 x 4.7GHz IBM POWER6 processor chip (SMT-enabled), each witth L2 Cache of
4MB per core and L3 Cache of 32MB per single Core Module (SCM)
とあるす。POWER5の時と同様にSCM版が先行して、MCMのハイエンド構成わ遅れるということに
なりそうす。
ちなみにOSわPOWER6完全対応じゃないAIX 5.3で、当然POWER6用にリコンパイルなんて
されてない市販のOracle E-Business Suite 11i (11.5.10)のベンチすから、既存アプリでin-order
の悪影響で性能が上がらないという心配わ、大きな問題になるわけじゃない模様す。
もうじき問題点もばれるよ。
power.orgの記述はまんざらｶﾞｾじゃない。
power.orgの記述はまんざらｶﾞｾじゃない。
371 ：MACオタ＞370 さん：2007/05/21(月) 01:20:44 ID:iRi2b267
既報通りPOWER6搭載のp570が発表されたす。
http://www-03.ibm.com/systems/p/news/features/2007/annc_0522.html
------------------------------
The System p 570 server offers clients 2- to 16-core POWER6 processor configurations at
speeds of 3.5, 4.2 or 4.7 GHz in an easily expandable 4U (4 EIA units) rack mount modular
package. Each p570 building block accommodates two processor cards, each of which
provides two 64-bit POWER6 processor cores, 8 MB of Level 2 (L2) cache and 32 MB of
Level 3 (L3) cache. The p570 provides memory capacity of up to 192 GB per building block
or 768 GB per system, depending on memory speed
------------------------------
http://www-03.ibm.com/systems/p/news/features/2007/annc_0522.html
------------------------------
The System p 570 server offers clients 2- to 16-core POWER6 processor configurations at
speeds of 3.5, 4.2 or 4.7 GHz in an easily expandable 4U (4 EIA units) rack mount modular
package. Each p570 building block accommodates two processor cards, each of which
provides two 64-bit POWER6 processor cores, 8 MB of Level 2 (L2) cache and 32 MB of
Level 3 (L3) cache. The p570 provides memory capacity of up to 192 GB per building block
or 768 GB per system, depending on memory speed
------------------------------
4.7GHz版に関してわ、秋になるまで入手不可能というオチがついているすけど、TheRegisterの
記事でわ、製造上の問題でわ無いとのコメントが出ているす。
http://www-03.ibm.com/systems/p/news/features/2007/annc_0522.pdf
---------------------------
- The 4.2 GHz POWER6 2-core processor card with eight memory DIMM slots
(FC 5621) . available only for model upgrades from 9117-570 to 9117-MMA . and the
4 GB, 8 GB and 4/8 GB 533 MHz DDR2 POWER5 memory features (FCs 7893, 7894
and 4495) are planned for availability November 16, 2007.
- Model upgrades from 9117-570 to 9117-MMA that include the 4.2 GHz POWER6 2-
core processor card with twelve memory DIMM slots (FC 5622) are planned to begin
September 7, 2007.
---------------------------
http://www.theregister.co.uk/2007/05/21/ibm_power6_p570/
---------------------------
McCredie denied speculation that IBM will struggle to produce enough of the 4.7GHz chips
to satisfy near-term demand.
"We have been enjoying very good yields and supply capability," he said.
---------------------------
記事でわ、製造上の問題でわ無いとのコメントが出ているす。
http://www-03.ibm.com/systems/p/news/features/2007/annc_0522.pdf
---------------------------
- The 4.2 GHz POWER6 2-core processor card with eight memory DIMM slots
(FC 5621) . available only for model upgrades from 9117-570 to 9117-MMA . and the
4 GB, 8 GB and 4/8 GB 533 MHz DDR2 POWER5 memory features (FCs 7893, 7894
and 4495) are planned for availability November 16, 2007.
- Model upgrades from 9117-570 to 9117-MMA that include the 4.2 GHz POWER6 2-
core processor card with twelve memory DIMM slots (FC 5622) are planned to begin
September 7, 2007.
---------------------------
http://www.theregister.co.uk/2007/05/21/ibm_power6_p570/
---------------------------
McCredie denied speculation that IBM will struggle to produce enough of the 4.7GHz chips
to satisfy near-term demand.
"We have been enjoying very good yields and supply capability," he said.
---------------------------
SPECの結果わ、こちらす。
http://www-03.ibm.com/systems/p/hardware/midrange/570m/perfdata.html
SPECint_2006 SPECfp_2006 (いずれも peak/base)
POWER6/4.7GHz 21.6/17.8 22.3/18.7
Woodcrest/3GHz 18.1/17.5 17.7/17.1
Montecito/1.6GHz 15.7/14.5 18.1/17.3
参照:
Woodcrest/3.0GHz
Int: http://www.spec.org/cpu2006/results/res2007q1/cpu2006-20070123-00307.html
Fp: http://www.spec.org/cpu2006/results/res2006q4/cpu2006-20061127-00155.html
Montecito/1.6GHz/24MB L2
Int: http://www.spec.org/cpu2006/results/res2006q3/cpu2006-20060901-00075.html
Fp: http://www.spec.org/cpu2006/results/res2006q3/cpu2006-20060901-00074.html
http://www-03.ibm.com/systems/p/hardware/midrange/570m/perfdata.html
SPECint_2006 SPECfp_2006 (いずれも peak/base)
POWER6/4.7GHz 21.6/17.8 22.3/18.7
Woodcrest/3GHz 18.1/17.5 17.7/17.1
Montecito/1.6GHz 15.7/14.5 18.1/17.3
参照:
Woodcrest/3.0GHz
Int: http://www.spec.org/cpu2006/results/res2007q1/cpu2006-20070123-00307.html
Fp: http://www.spec.org/cpu2006/results/res2006q4/cpu2006-20061127-00155.html
Montecito/1.6GHz/24MB L2
Int: http://www.spec.org/cpu2006/results/res2006q3/cpu2006-20060901-00075.html
Fp: http://www.spec.org/cpu2006/results/res2006q3/cpu2006-20060901-00074.html
376 ：MACオタ＠ここまで：2007/05/22(火) 06:06:03 ID:TVO4r9wN
その他の各種業界標準ベンチマークの結果わ、こちらに掲載されているす。
http://www-03.ibm.com/systems/p/benchmarks/
http://www-03.ibm.com/systems/p/benchmarks/
377 ：Socket774：2007/05/22(火) 21:08:24 ID:Ba8l/F+m
/.:.:＼ + ,.．-──- ､
く＼ノ.:.:.:.:.:.: ＼ ／. : : : : : : : : : ＼
＼＼:.:.:.:.:.:.:__ヽ /.: : : : : : : : : : : : : : ヽ
＼＼:.／ ,!::: : : :,-…-…-ミ: : : : :',
＼＼ {:: : : : :i '⌒_, ,_⌒' i: : : : :}
＼＼ {:: : : : | ｪｪ ｪｪ |: : : : :}
. ＼＼. { : : : :| ,.、 |:: : : :;!
rﾍ ＼_ ..ヾ: :: :i r‐-ﾆ-┐ | : : :ﾉ
} >'´.-!、 ゞイ! ヽ 二ﾞノ ｲゞ‐′
| －! ＼` ｰ一'´丿
ﾉ ,二!＼ ＼___／ /｀丶､
/＼ ／ ＼＼ /~ﾄ､ ／ l ＼
/ 、 ｀ソ! ＼＼l::::|ハ／ l-7 _ヽ
/＼ ,へi r''ー-ゝ_`ヽ、 |_厂 _ﾞ:、
∧ ￣ ,ﾄ｜ >‐￣｀ ＼. | .r'´ ヽ、
,ﾍ ＼_,. ' | | 丁二＿ 7＼､|ｲ _／￣ ＼
i ＼ ハ∟ |::::|`''ｰ-､,_/ /＼＿ _／⌒
く＼ノ.:.:.:.:.:.: ＼ ／. : : : : : : : : : ＼
＼＼:.:.:.:.:.:.:__ヽ /.: : : : : : : : : : : : : : ヽ
＼＼:.／ ,!::: : : :,-…-…-ミ: : : : :',
＼＼ {:: : : : :i '⌒_, ,_⌒' i: : : : :}
＼＼ {:: : : : | ｪｪ ｪｪ |: : : : :}
. ＼＼. { : : : :| ,.、 |:: : : :;!
rﾍ ＼_ ..ヾ: :: :i r‐-ﾆ-┐ | : : :ﾉ
} >'´.-!、 ゞイ! ヽ 二ﾞノ ｲゞ‐′
| －! ＼` ｰ一'´丿
ﾉ ,二!＼ ＼___／ /｀丶､
/＼ ／ ＼＼ /~ﾄ､ ／ l ＼
/ 、 ｀ソ! ＼＼l::::|ハ／ l-7 _ヽ
/＼ ,へi r''ー-ゝ_`ヽ、 |_厂 _ﾞ:、
∧ ￣ ,ﾄ｜ >‐￣｀ ＼. | .r'´ ヽ、
,ﾍ ＼_,. ' | | 丁二＿ 7＼､|ｲ _／￣ ＼
i ＼ ハ∟ |::::|`''ｰ-､,_/ /＼＿ _／⌒
378 ：Socket774：2007/05/22(火) 21:46:14 ID:BtmcHDPF
ttp://pc.watch.impress.co.jp/docs/2007/0522/ibm.jpg
この写真みればだいたいわかる
この写真みればだいたいわかる
POWER6Mac期待してもいいよね？
…真性？
インテルがHPCに本腰，専用プラットフォームの普及狙う
http://itpro.nikkeibp.co.jp/article/NEWS/20070521/271738/
> S3000PT仕様のボードが搭載できるプロセサ数は1個だけ。
> その代わり，大きさは通常のサーバー用マザーボードの半分で，
> 1Uのサーバー機に2枚搭載する形を採る。ボードに搭載した
> メイン・メモリーを1個のプロセサが占有できる。
http://itpro.nikkeibp.co.jp/article/NEWS/20070521/271738/
> S3000PT仕様のボードが搭載できるプロセサ数は1個だけ。
> その代わり，大きさは通常のサーバー用マザーボードの半分で，
> 1Uのサーバー機に2枚搭載する形を採る。ボードに搭載した
> メイン・メモリーを1個のプロセサが占有できる。
>>381
っていうかデュアルコアのはずなのにどことどこが同じコアなのか分からん。
下側で左右にコアがあると思うのだが微妙にレイアウトが違うような。
光の加減かな。
って書こうとしたら下にスクロールしてないことに気づいた。
細かく区切ってあるのは徹底したチューニングの成果ということなんだろうか。
これで0.75V以下～1.3V以上まで動かせるんだから凄い。
Conroeみたい。
っていうかデュアルコアのはずなのにどことどこが同じコアなのか分からん。
下側で左右にコアがあると思うのだが微妙にレイアウトが違うような。
光の加減かな。
って書こうとしたら下にスクロールしてないことに気づいた。
細かく区切ってあるのは徹底したチューニングの成果ということなんだろうか。
これで0.75V以下～1.3V以上まで動かせるんだから凄い。
Conroeみたい。
シリコンウェハーよりでかいチップなんてありえないだろ。
ボードの大きさが半分てことだろ
MIPS tips new 32-bit MPU core
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199700704
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199700704
一生懸命張るのはいいんだけど…
単なるURL indexというか、なんというか、
自分の考えは？
いや、いいんだけれども
単なるURL indexというか、なんというか、
自分の考えは？
いや、いいんだけれども
>>375
なんでWoodcrestと比べてんの？
なんでWoodcrestと比べてんの？
390 ：MACオタ＞388 さん：2007/05/24(木) 20:41:59 ID:BOWgln3Y
>>388
Pentium 4以来、SPECintの王者わx86だからす。
Pentium 4以来、SPECintの王者わx86だからす。
IBM他4社連合が、製造プロセスの共同開発を更新したというネタわ既報かと思うす。
http://pc.watch.impress.co.jp/docs/2007/0524/ibm.htm
で、この中でSamsung、Infineon、Chartaredわ以前から手を組んでいたすけど、
http://www.itmedia.co.jp/news/articles/0608/30/news012.html
今回わFreescaleが加わったのがミソかと思うす。しかも面白いことにFreescaleのプレスリリース
わ他の3社と微妙に異なっていてSOIプロセスの共同開発についての文言が含まれているす。
http://media.freescale.com/phoenix.zhtml?c=196520&p=irol-newsArticle&ID=952709&highlight=
--------------------------
The agreement includes Complementary Metal Oxide Semiconductor (CMOS) and
Silicon-on-Insulator (SOI) technologies as well as advanced semiconductor research and
design enablement transitioning at the 45-nanometer generation.
--------------------------
Freescaleにとってわ、Phillips, STMicroとのCrolles連合の失敗を意味するかと思うすけど、
Power.org加入とIBMとのプロセス共同開発でAIMでPowerPCを始めたスタート点に立ち戻った
とも言えるかと思うす。
http://pc.watch.impress.co.jp/docs/2007/0524/ibm.htm
で、この中でSamsung、Infineon、Chartaredわ以前から手を組んでいたすけど、
http://www.itmedia.co.jp/news/articles/0608/30/news012.html
今回わFreescaleが加わったのがミソかと思うす。しかも面白いことにFreescaleのプレスリリース
わ他の3社と微妙に異なっていてSOIプロセスの共同開発についての文言が含まれているす。
http://media.freescale.com/phoenix.zhtml?c=196520&p=irol-newsArticle&ID=952709&highlight=
--------------------------
The agreement includes Complementary Metal Oxide Semiconductor (CMOS) and
Silicon-on-Insulator (SOI) technologies as well as advanced semiconductor research and
design enablement transitioning at the 45-nanometer generation.
--------------------------
Freescaleにとってわ、Phillips, STMicroとのCrolles連合の失敗を意味するかと思うすけど、
Power.org加入とIBMとのプロセス共同開発でAIMでPowerPCを始めたスタート点に立ち戻った
とも言えるかと思うす。
こちらもPowerPCネタすけど、開催中のMicroprocessorr ForumでAMCCが新PowerPC 440
"Titan"を発表したす。
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199501275
-----------------------
The 90nm Titan is a dual-core processor that hits 2 GHz in bulk CMOS to deliver
8,000 Dhrystone MIPS.
-----------------------
高速化のミソわ、ダイナミックサーキットによるプロセッサ設計の雄、Intrinsityの技術を
導入したことにあるす。ちなみにこのIntrinsityもサマセット研時代のPowerPC技術者の
会社す。
Intrinsityの初期製品わMIPSベースだったすけど、これPowerPCのライセンスが高くて
MIPSを選んだといういわくつきの話す。Power.org以前のPowerPCの戦略の不味さが
改めて明らかになったとも言えるかと思うす。
ちなみにPPC440コアの代表的製品といえばBlue Gene/Lすけど、果たしてAMCC/Intrinsity -> IBM
という痛快極まりない技術の逆転わ有るすかね。。。
"Titan"を発表したす。
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=199501275
-----------------------
The 90nm Titan is a dual-core processor that hits 2 GHz in bulk CMOS to deliver
8,000 Dhrystone MIPS.
-----------------------
高速化のミソわ、ダイナミックサーキットによるプロセッサ設計の雄、Intrinsityの技術を
導入したことにあるす。ちなみにこのIntrinsityもサマセット研時代のPowerPC技術者の
会社す。
Intrinsityの初期製品わMIPSベースだったすけど、これPowerPCのライセンスが高くて
MIPSを選んだといういわくつきの話す。Power.org以前のPowerPCの戦略の不味さが
改めて明らかになったとも言えるかと思うす。
ちなみにPPC440コアの代表的製品といえばBlue Gene/Lすけど、果たしてAMCC/Intrinsity -> IBM
という痛快極まりない技術の逆転わ有るすかね。。。
"Titan"の成果わ、POWER6に続いて「回路設計レベルの革新で性能を上げる」ということが
可能であることを証明したす。
Penrynの"Radix-16"除算回路の投入も含めて、この方針が当座の性能向上のトレンドになる
気がするす。これわ設計に費やすコストやマンパワーの増大につながると思うすけど、
なんだか技術者をリストラしつつあるらしい某社の先見性の無さっぷりって。。。
可能であることを証明したす。
Penrynの"Radix-16"除算回路の投入も含めて、この方針が当座の性能向上のトレンドになる
気がするす。これわ設計に費やすコストやマンパワーの増大につながると思うすけど、
なんだか技術者をリストラしつつあるらしい某社の先見性の無さっぷりって。。。
FreescaleがSOI含めIBMと協業する話は1月に既出す。
395 ：MACオタ＞394 さん：2007/05/25(金) 01:55:56 ID:6ojiKhut
>>394
これすね。
http://www-06.ibm.com/jp/press/20070125002.html
IBMわバルクシリコンでSamsungやInfineon, SOIでChartaedやFreescaleと以前から提携
している訳すけど、ここで面白いのわ今回の発表に今までIBMを中心とするプロセス開発
連合の一員だったSonyと東芝が入っていないことす。
この辺に、今回のリリースの意図があるすかね。。。
----------------------
また5社は5月24日、都内で32nmプロセス共同開発に関する記者発表を行ない、その
取り組みを日本企業に向けてアピールした。
----------------------
これすね。
http://www-06.ibm.com/jp/press/20070125002.html
IBMわバルクシリコンでSamsungやInfineon, SOIでChartaedやFreescaleと以前から提携
している訳すけど、ここで面白いのわ今回の発表に今までIBMを中心とするプロセス開発
連合の一員だったSonyと東芝が入っていないことす。
この辺に、今回のリリースの意図があるすかね。。。
----------------------
また5社は5月24日、都内で32nmプロセス共同開発に関する記者発表を行ない、その
取り組みを日本企業に向けてアピールした。
----------------------
ノート向けのPPC64はFreescaleには期待せんよ
もっともPowerBookはもう二度とでないだろうが
もっともPowerBookはもう二度とでないだろうが
399 ：MACオタ＞396 さん：2007/05/25(金) 02:02:46 ID:6ojiKhut
400 ：MACオタ＞398 さん：2007/05/25(金) 02:04:22 ID:6ojiKhut
>>398
"Research"(基礎研究)にしか入っていないすけど？
"Research"(基礎研究)にしか入っていないすけど？
>>398にはAMDも書いてあるね
>>400
へ？もともと、そういう位置づけでしょ？
へ？もともと、そういう位置づけでしょ？
ちなみにそのスライドの"Common Platform Manufacturing"ってのわ、同一の設計でどの会社でも
製造できるというレベルの話すから、ファウンダリ企業にしか関係無いと思われるす。
製造できるというレベルの話すから、ファウンダリ企業にしか関係無いと思われるす。
404 ：MACオタ＞402 さん：2007/05/25(金) 02:07:59 ID:6ojiKhut
そもそも今回の発表はバルクであってSOIじゃないでしょ。
SONY、東芝はSOI組なんだから。
ちなみに32nm以降の協業についてのプレスリリース
http://www-06.ibm.com/jp/press/20060112001.html
SONY、東芝はSOI組なんだから。
ちなみに32nm以降の協業についてのプレスリリース
http://www-06.ibm.com/jp/press/20060112001.html
そらあんたの思い込みでしょ
408 ：MACオタ＞407 さん：2007/05/25(金) 02:33:49 ID:6ojiKhut
なんか噛み合ってないな
まあいいや 説明するのめんどい
おやすみ
まあいいや 説明するのめんどい
おやすみ
組込のチマチマしたCPUなんざどーでも良いと
内心思っているｵﾚｶﾞｲﾙ
内心思っているｵﾚｶﾞｲﾙ
でもこれから何年かは自動車向けのCPUの覇権争いが面白そうだよ
softwareの方が大変
それはご愁傷様
POWERの話になると比較にならんぐらい生き生きするな。
昔から思ってたんだが何でPOWERオタと名乗らないんだ？＞MACオタ
昔から思ってたんだが何でPOWERオタと名乗らないんだ？＞MACオタ
【MPF07】米MIPS社が新CPUコア「74K」の詳細を発表，「合成可能なコアで１GHzの壁を超えた」
http://techon.nikkeibp.co.jp/article/NEWS/20070525/133105/
ついに合成でも1GHz出るようになったんやね
しかし、パイプラインは17段でアウトオブオーダー採用とは
http://techon.nikkeibp.co.jp/article/NEWS/20070525/133105/
ついに合成でも1GHz出るようになったんやね
しかし、パイプラインは17段でアウトオブオーダー採用とは
そしてケータイでも1GHz到達というお話
【MPF07】米QUALCOMM社，1GHz動作のアプリ・プロセサ「Scorpion」と次世代プラットフォーム「Snapdragon」の詳細を明らかに
http://techon.nikkeibp.co.jp/article/NEWS/20070525/133103/
IntelとAMDの1GHz競争も今は昔、か
【MPF07】米QUALCOMM社，1GHz動作のアプリ・プロセサ「Scorpion」と次世代プラットフォーム「Snapdragon」の詳細を明らかに
http://techon.nikkeibp.co.jp/article/NEWS/20070525/133103/
IntelとAMDの1GHz競争も今は昔、か
車1台には6インチウェハ分の半導体が搭載
http://pc.watch.impress.co.jp/docs/2007/0525/mpf04.htm
http://pc.watch.impress.co.jp/docs/2007/0525/mpf04.htm
POWER6の国内発表会の記事を読んだヒトも多いかと思うす。
http://enterprise.watch.impress.co.jp/cda/hardware/2007/05/23/10330.html
注目わパッケージで、この写真のようにL3を外付けにすることを前提にしたSCM(Single Chip Module)
での製造から開始されている点す。
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/26582-10330-1-2.html
ちなみにPOWER5わ最小構成でもeDRAM L3をパッケージに混載したDCMが基本で、SCMわ
単に同じパッケージからL3チップが取り外されているだけす。
・POWER5 SCM: http://www.ibm.com/chips/photolibrary/server/948t.jpg
・POWER5 DCM: https://www-03.ibm.com/chips/photolibrary/server/1061t.jpg
明らかに初期からブレードサーバーやワークステーションクラスの製品等、ローエンド構成にも
搭載する意欲満々に見えるす。
http://enterprise.watch.impress.co.jp/cda/hardware/2007/05/23/10330.html
注目わパッケージで、この写真のようにL3を外付けにすることを前提にしたSCM(Single Chip Module)
での製造から開始されている点す。
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/26582-10330-1-2.html
ちなみにPOWER5わ最小構成でもeDRAM L3をパッケージに混載したDCMが基本で、SCMわ
単に同じパッケージからL3チップが取り外されているだけす。
・POWER5 SCM: http://www.ibm.com/chips/photolibrary/server/948t.jpg
・POWER5 DCM: https://www-03.ibm.com/chips/photolibrary/server/1061t.jpg
明らかに初期からブレードサーバーやワークステーションクラスの製品等、ローエンド構成にも
搭載する意欲満々に見えるす。
PPCの9シリーズと統合しただけなんじゃないの？
421 ：MACオタ＞420 さん：2007/05/25(金) 18:38:06 ID:6ojiKhut
「ビジネス開発にHPCを」、IntelがHPC普及に向け専門組織を新設
http://enterprise.watch.impress.co.jp/cda/topic/2007/05/25/10321.html
>>382と同じネタかな？
HPC分野ではメモリ帯域を稼ぐため、メインメモリを1つのCPUに占有させるというところか
まあ、マルチコアなんで1CPUって言っても実はSMPじゃんって話はあるが
http://enterprise.watch.impress.co.jp/cda/topic/2007/05/25/10321.html
>>382と同じネタかな？
HPC分野ではメモリ帯域を稼ぐため、メインメモリを1つのCPUに占有させるというところか
まあ、マルチコアなんで1CPUって言っても実はSMPじゃんって話はあるが
PPC9xxは使い道が限られてるからな…
CoreやAthlonと同じで。
CoreやAthlonと同じで。
IBM's Power6 architecture goes down the Itanic route
http://www.theinquirer.net/default.aspx?article=39918
POWER6はインオーダだからダメってのはあまりにも乱暴
ただ、アウトオブオーダやめなければ3GHzくらいでも今の性能出るんじゃないか
って気もするし、それなら電力あたりの性能はむしろそっちの方がいいんじゃ
ないかって気もするし
結論: Intel Core 最強ｗ
http://www.theinquirer.net/default.aspx?article=39918
POWER6はインオーダだからダメってのはあまりにも乱暴
ただ、アウトオブオーダやめなければ3GHzくらいでも今の性能出るんじゃないか
って気もするし、それなら電力あたりの性能はむしろそっちの方がいいんじゃ
ないかって気もするし
結論: Intel Core 最強ｗ
POWER6は驚くほど速くはない！？
http://www.geocities.jp/andosprocinfo/wadai07/20070526.htm
SPECint2006では・・・クロックがが1/3しかないItanium 2と比較して，ベース
では2割，ピークでも4割程度のアドバンテージしかありません。
SPECfp2006も・・・Itanium 2と比較すると，ベースで8%，ピークで23%という
アドバンテージです。
この程度であれば，Itanium 2がMontvaleで追いつけないというほどの性能差ではありません。
やはり，クロックを上げると相対的にメモリレーテンシが増加する効果や，
コアをインオーダ化したこと等により1サイクル当たりの命令実行数
（Instruction per Cycle：IPC)は低下しているようです。
http://www.geocities.jp/andosprocinfo/wadai07/20070526.htm
SPECint2006では・・・クロックがが1/3しかないItanium 2と比較して，ベース
では2割，ピークでも4割程度のアドバンテージしかありません。
SPECfp2006も・・・Itanium 2と比較すると，ベースで8%，ピークで23%という
アドバンテージです。
この程度であれば，Itanium 2がMontvaleで追いつけないというほどの性能差ではありません。
やはり，クロックを上げると相対的にメモリレーテンシが増加する効果や，
コアをインオーダ化したこと等により1サイクル当たりの命令実行数
（Instruction per Cycle：IPC)は低下しているようです。
>>424
OoOが電力効率悪い理由は性能向上幅以上にトランジスタを注ぎ込まないといけないから。
OoOが電力効率悪い理由は性能向上幅以上にトランジスタを注ぎ込まないといけないから。
ARMv7のマルチプロセッサ拡張
http://pc.watch.impress.co.jp/docs/2007/0530/mpf06.htm
http://pc.watch.impress.co.jp/docs/2007/0530/mpf06.htm
429 ：MACオタ＞425 さん：2007/05/30(水) 00:45:25 ID:Yeer8U2G
>>425
いちおう、安藤氏のその意見に関する私の感想わこちらす。
http://pc11.2ch.net/test/read.cgi/jisaku/1177368830/548
peakの結果の方でわ十分引き離しているすから良いんじゃないすかね。。。
いちおう、安藤氏のその意見に関する私の感想わこちらす。
http://pc11.2ch.net/test/read.cgi/jisaku/1177368830/548
peakの結果の方でわ十分引き離しているすから良いんじゃないすかね。。。
トランジスタをつぎ込んでIPCを向上させても、トランジスタ数に比例して性能が向上することはない。
かといって、IPCを向上させずに周波数だけを上げても、周波数に比例して性能が向上することはない。
かといって、IPCを向上させずに周波数だけを上げても、周波数に比例して性能が向上することはない。
Pentium4 2.53GHz TDP61W
AthlonXP 2200+ TDPmax67W、TDPｔｙｐ61W
AthlonXP 2200+ TDPmax67W、TDPｔｙｐ61W
Pentium4 2.53GHz 最大電流*電圧80W
AthlonXP 2200+ 最大電流*電圧68W
AthlonXP 2200+ 最大電流*電圧68W
>>430
ついでに、単純にマルチコアにしても、コア数に比例して性能が向上することはない。
ついでに、単純にマルチコアにしても、コア数に比例して性能が向上することはない。
SMPでリニアに伸びるのは8CPUぐらいまでだったような。
20CPUぐらいで頭打ちになるんだったかな。
20CPUぐらいで頭打ちになるんだったかな。
のびねェよ
どんな単純なin cache loopでハカッテンダか
どんな単純なin cache loopでハカッテンダか
IBMがPOWER6Macを出さない方が問題だ。
MacとMacOSの販売権はAppleにあるのになんでIBMが？
IBMがPowerBook用G5を出さなかったのでMacがIntelに乗り換えた、
みたいな話じゃないのか。
みたいな話じゃないのか。
PowerPCはバカ売れしてるんだが、アップルはパソコンメーカーでは4位程度のメーカーだったので
PowerPC出荷量の1-2%に過ぎなかった。
だから後回しにされた、というわけだ。
このスレはまた別の話だが、自作住人ってなぜか、8コアとか4.7GHzとか、そこら辺の「単語だけ」に反応するよな
PowerPC出荷量の1-2%に過ぎなかった。
だから後回しにされた、というわけだ。
このスレはまた別の話だが、自作住人ってなぜか、8コアとか4.7GHzとか、そこら辺の「単語だけ」に反応するよな
物事を一個の数値などに単純化しすぎると万人に分かり易くなる
その反面、物事の繊細な本質が見えなくなる
ベンチの性能性能言ってるﾔｼらだって同じアナのムジナ
その反面、物事の繊細な本質が見えなくなる
ベンチの性能性能言ってるﾔｼらだって同じアナのムジナ
441 ：MACオタ＞439 さん：2007/05/31(木) 22:25:06 ID:2PTa9e5w
>>439
-------------------
PowerPC出荷量の1-2%
-------------------
組込向けの10倍以上の単価すから、売上に換算すると結構な割合になるすけど。。。
問題わIntelに対抗できるだけの開発費にペイするかどうかってことかと思われるす。
-------------------
PowerPC出荷量の1-2%
-------------------
組込向けの10倍以上の単価すから、売上に換算すると結構な割合になるすけど。。。
問題わIntelに対抗できるだけの開発費にペイするかどうかってことかと思われるす。
>>439-440
例えばゲーマーだったら、ゲームを快適に楽しみたい、という目的が有って組むけど、
組むこと自体が目的だったら、単語や数値にこだわるのも自然では？
日常使用では、一部の用途を除けば、普通のPCで十分だし。
例えばゲーマーだったら、ゲームを快適に楽しみたい、という目的が有って組むけど、
組むこと自体が目的だったら、単語や数値にこだわるのも自然では？
日常使用では、一部の用途を除けば、普通のPCで十分だし。
E6850なんか3GHzでTDP65w。
Power6の存在価値がMacであるかといわれるとかなり微妙。
Power6の存在価値がMacであるかといわれるとかなり微妙。
>>442
言いたかったのは単純化しすぎた数値にばかり着目すると
結局、変な代物ができあがると言うこと。
cellしかり、点数教育しかり
そしてlinpackだけが速くてその実、使い物にならないcomputerしかり
言いたかったのは単純化しすぎた数値にばかり着目すると
結局、変な代物ができあがると言うこと。
cellしかり、点数教育しかり
そしてlinpackだけが速くてその実、使い物にならないcomputerしかり
>>444
そういう設計だと割り切って作られてる製品を、知っている単語だけで反応し、分かりやすい解説が入るまで叩けないんだよな
そういう設計だと割り切って作られてる製品を、知っている単語だけで反応し、分かりやすい解説が入るまで叩けないんだよな
競争相手としてのPowerPC Macは欲しかったな。
どの市場でも二、三の勢力が競争してるのがいいんだけど、
2,3割のシェア取れなければやっていけないから。
2,3割のシェア取れなければやっていけないから。
Meromと張り合えるのはPWRficientくらいしかない
POWER6の動作電圧の広さもなかなか
Windows VistaをPPCに移植してそっちをライバルにでもなんでもしてくれ
マカーはx86になって幸せを満喫しているんだよ
マカーはx86になって幸せを満喫しているんだよ
IntelにとってはAppleは高値のXeonとMeromだけを買ってくれるいい客だもんな
にしてもClovertown 3GHzは異常に安いが。
にしてもClovertown 3GHzは異常に安いが。
素性はいいからな
VistaではなくXPでお願いっ＞＜
世界初のGPUを使ってサクサク動く画像編集ソフト「Pixelmator」
http://gigazine.net/index.php?/news/comments/20070601_pixelmator/
Intelｱﾎﾞｰﾝ
http://gigazine.net/index.php?/news/comments/20070601_pixelmator/
Intelｱﾎﾞｰﾝ
Adobeｱﾎﾞｰﾝの方がいい…。
Sun puts a T1 on an FPGA
http://www.theinquirer.net/default.aspx?article=40018
FPGAベースのSPARCコア
どうすか？
http://www.theinquirer.net/default.aspx?article=40018
FPGAベースのSPARCコア
どうすか？
>>453
次世代XBOX用CPUじゃだめなの？
次世代XBOX用CPUじゃだめなの？
【DAC2007】IBM社、45nm製造ASICにSOIとエンベデッドDRAMを採用
http://www.eetimes.jp/contents/200706/19847_2_20070606200311.cfm
【DAC 2007】米IBM，45nmSOIや0.13μm液浸，Si貫通ビアなどのASICを発表
http://techon.nikkeibp.co.jp/article/NEWS/20070606/133724/
http://www.eetimes.jp/contents/200706/19847_2_20070606200311.cfm
【DAC 2007】米IBM，45nmSOIや0.13μm液浸，Si貫通ビアなどのASICを発表
http://techon.nikkeibp.co.jp/article/NEWS/20070606/133724/
京速のアーキテクチャまだ決まってなかったらしいな
寄せ集めだろ
ここ数年、何やってたんだか
ここ数年、何やってたんだか
プロジェクトを遅らせるほど技術の進歩で京速を達成するのが容易になりますｗ
ライバルも進化する
イタチごっこ
忘れちゃいないだろうな
イタチごっこ
忘れちゃいないだろうな
ここのところPOWER6関連で、海外の掲示板等で紹介されていた特許や論文を漁っていたす。
POWER6に関してわ、高速化の代償として整数演算ユニット(FXU)がインオーダー実行になっている
ことが以前から指摘されていたすけど、これ以外にもコアに機能上のトレードオフとして削減された
部分やや改善が加えられた部分があるす。以下、興味深い点について書き残しておくす。
長くなるかと思うすけど、勘弁して欲しいす。
■レジスタリネームの削除
FXUでOoOEを削ったことに加えて、OoOEを残したFPUやVUでもレジスタリネーム機能を完全に
削っているす。つまり、ちゃんとpowerアーキテクチャで定義された32個レジスタを有効活用しないと、
レジスタ競合で始終パイプランが停止してしまうということになるす。
ただしHPC Linpackの成績を見ると、POWER4/5と同程度のパイプライン段数であるにもかかわらず
リネームレジスタ数を72->120に大増強したPOWER5とそれほど変わらない効率を出しているす
(POWER5: 84.8%, POWER6: 79.6%, 共にp570 16-way)。
命令キューも小さくなっていることでキャッシュにヒットしてデータが連続的に供給される限りわ、
シンプルな構造にしたことが成功していることが判るす。
ちなみにリネームレジスタわ存在しないものの、後述する投機実行機能に使う一時使用のための
レジスタファイルが一セット用意されている模様す。
POWER6に関してわ、高速化の代償として整数演算ユニット(FXU)がインオーダー実行になっている
ことが以前から指摘されていたすけど、これ以外にもコアに機能上のトレードオフとして削減された
部分やや改善が加えられた部分があるす。以下、興味深い点について書き残しておくす。
長くなるかと思うすけど、勘弁して欲しいす。
■レジスタリネームの削除
FXUでOoOEを削ったことに加えて、OoOEを残したFPUやVUでもレジスタリネーム機能を完全に
削っているす。つまり、ちゃんとpowerアーキテクチャで定義された32個レジスタを有効活用しないと、
レジスタ競合で始終パイプランが停止してしまうということになるす。
ただしHPC Linpackの成績を見ると、POWER4/5と同程度のパイプライン段数であるにもかかわらず
リネームレジスタ数を72->120に大増強したPOWER5とそれほど変わらない効率を出しているす
(POWER5: 84.8%, POWER6: 79.6%, 共にp570 16-way)。
命令キューも小さくなっていることでキャッシュにヒットしてデータが連続的に供給される限りわ、
シンプルな構造にしたことが成功していることが判るす。
ちなみにリネームレジスタわ存在しないものの、後述する投機実行機能に使う一時使用のための
レジスタファイルが一セット用意されている模様す。
■load/branch lookahead機能
L1キャッシュやTLBのミスで発生する長期のストール時に実行する一種の投機実行機能なんすけど、
「実行」する訳じゃない。。。ってのが面白いところす。
in-orderでリネームレジスタを持たないという設計により、投機実行中にレジスタの書き換え等、
プロセッサの内部状態が変わるようなことが一切できないす。そこで、冬季実行している間の
実行結果わ捨てて、L1キャッシュへのプリフェッチや分岐テーブルの更新のようなプロセッサの
内部状態を変えない動作のみを行うす。ストールが終わって後続の命令が開始されると、必要な
データがL1に入っていたり、分岐予測の精度が上がっていたりして万々歳ということになるす。
この機能、OoOEと違ってパイプラインバブルを埋めることわ出来ないすけど、普通のin-order実行
で問題となるキャッシュミス等での完全停止の対策としてわ面白いす。バブルについてわ高い動作
クロックと整数命令の実行レイテンシを1に削減したことで影響わ少ないという考えだと思われるす。
ちなみに投機実行中に全くレジスタに書き込めないと、本来の目的である後続のload命令や分岐
命令の実行まで行き着くことすらできないんで一時使用のためのレジスタファイルを一セット持って、
投機実行中の演算結果を書き込むようにしている模様す。
L1キャッシュやTLBのミスで発生する長期のストール時に実行する一種の投機実行機能なんすけど、
「実行」する訳じゃない。。。ってのが面白いところす。
in-orderでリネームレジスタを持たないという設計により、投機実行中にレジスタの書き換え等、
プロセッサの内部状態が変わるようなことが一切できないす。そこで、冬季実行している間の
実行結果わ捨てて、L1キャッシュへのプリフェッチや分岐テーブルの更新のようなプロセッサの
内部状態を変えない動作のみを行うす。ストールが終わって後続の命令が開始されると、必要な
データがL1に入っていたり、分岐予測の精度が上がっていたりして万々歳ということになるす。
この機能、OoOEと違ってパイプラインバブルを埋めることわ出来ないすけど、普通のin-order実行
で問題となるキャッシュミス等での完全停止の対策としてわ面白いす。バブルについてわ高い動作
クロックと整数命令の実行レイテンシを1に削減したことで影響わ少ないという考えだと思われるす。
ちなみに投機実行中に全くレジスタに書き込めないと、本来の目的である後続のload命令や分岐
命令の実行まで行き着くことすらできないんで一時使用のためのレジスタファイルを一セット持って、
投機実行中の演算結果を書き込むようにしている模様す。
■プレデコードの強化
私わ以前から「POWER6わNetburstの衣鉢を継ぐ」とか書いているすけど、これもトレースキャッシュ
に近い機能す。RISCでわ下のメモリ階層からL1命令キャッシュに読み込む段階でプレデコードを行う
すけど、以前わ実行パイプラインで行っていた命令のグループ化の大半をこのプレデコードの段階で
行う模様す。
命令ごとに必要とするリソースを示すビットとグループ境界の参考用に使うビットが付加されるために、
L1キャッシュ内の命令わ32-bit幅のpower命令より若干肥大化するす。この肥大化分が64KBという
L1命令キャッシュのサイズに含まれているかどうかわ不明す。
ちなみにFXUのin-order化/FPUのOoOEの規模縮小により命令のcrackingやらmillicoding (より単純な
命令への変換機能)わ無くなった模様す。複数の実行ユニットを使用する命令わ存在するす。
後述の整数乗除算命令なんかわ、その一例す。
私わ以前から「POWER6わNetburstの衣鉢を継ぐ」とか書いているすけど、これもトレースキャッシュ
に近い機能す。RISCでわ下のメモリ階層からL1命令キャッシュに読み込む段階でプレデコードを行う
すけど、以前わ実行パイプラインで行っていた命令のグループ化の大半をこのプレデコードの段階で
行う模様す。
命令ごとに必要とするリソースを示すビットとグループ境界の参考用に使うビットが付加されるために、
L1キャッシュ内の命令わ32-bit幅のpower命令より若干肥大化するす。この肥大化分が64KBという
L1命令キャッシュのサイズに含まれているかどうかわ不明す。
ちなみにFXUのin-order化/FPUのOoOEの規模縮小により命令のcrackingやらmillicoding (より単純な
命令への変換機能)わ無くなった模様す。複数の実行ユニットを使用する命令わ存在するす。
後述の整数乗除算命令なんかわ、その一例す。
■命令ディスパッチレベルのSMT
以前に、
http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/818
----------------------------
issue queue内部でOoOE機構を持たないプロセッサにSMTって実装する意味があるすか(笑)
----------------------------
なんてことを書いた覚えがあるすけど、なんとPOWER6わ2つのスレッドから7命令をグループ化して
ディスパッチすることでSMTを実現しているす。グループ生成の制限わ、まず優先スレッドから
in-orderかつ所要リソースがダブらないという制限で最大5命令で、残りをサブスレッドから。。。
というモノす。場合によってわサブスレッドの命令のほうが多くなる筈す。
ちなみにPOWER4/5わ命令キューにサイクルあたり5命令のグループをディスパッチして、命令キュー
からアウトオブオーダーで7命令をイシューするという設計だったすけど、OoOEを縮小した分最初から
静的に7命令をイシューするようになったとも言えるす。なんとなく更にVLIW的になったという気もするす。
以前に、
http://pc9.2ch.net/test/read.cgi/jisaku/1169393906/818
----------------------------
issue queue内部でOoOE機構を持たないプロセッサにSMTって実装する意味があるすか(笑)
----------------------------
なんてことを書いた覚えがあるすけど、なんとPOWER6わ2つのスレッドから7命令をグループ化して
ディスパッチすることでSMTを実現しているす。グループ生成の制限わ、まず優先スレッドから
in-orderかつ所要リソースがダブらないという制限で最大5命令で、残りをサブスレッドから。。。
というモノす。場合によってわサブスレッドの命令のほうが多くなる筈す。
ちなみにPOWER4/5わ命令キューにサイクルあたり5命令のグループをディスパッチして、命令キュー
からアウトオブオーダーで7命令をイシューするという設計だったすけど、OoOEを縮小した分最初から
静的に7命令をイシューするようになったとも言えるす。なんとなく更にVLIW的になったという気もするす。
■FPUによる整数乗算/除算の実行
おかげで従来パイプライン化されていなかった整数乗除算がパイプライン化されるす。ただし
スループットわ2。
■FPUの逆数／平方根近似値命令の高精度化
14-bit精度になったとのことす。そのまま使えそうな値すね。
■FPUパイプラインの改善
除算や平方根のようにパイプラインを何周もする長レイテンシの命令がFPUを占有している間に、
前述の一時使用レジスタをその手の命令に回すことで後続の命令をパイプラインに投入できる
ようになっているす。
ただし論文でも「リネームレジスタが無いのでシングルスレッドでの効果わ今一つ」とあるす。
ただし片側のスレッドが除算とかを実行中に、もう一つのスレッドからのFPU命令をどんどん投入
できるそうす。
■単精度浮動小数点わ実行レイテンシが大きい？
倍精度FP演算わ6-cycle後の後続命令に結果をフォワードできるとのことすけど、単精度わ
丸めの追加処理が複雑になるのでフォワードが遅くなるらしいす。
おかげで従来パイプライン化されていなかった整数乗除算がパイプライン化されるす。ただし
スループットわ2。
■FPUの逆数／平方根近似値命令の高精度化
14-bit精度になったとのことす。そのまま使えそうな値すね。
■FPUパイプラインの改善
除算や平方根のようにパイプラインを何周もする長レイテンシの命令がFPUを占有している間に、
前述の一時使用レジスタをその手の命令に回すことで後続の命令をパイプラインに投入できる
ようになっているす。
ただし論文でも「リネームレジスタが無いのでシングルスレッドでの効果わ今一つ」とあるす。
ただし片側のスレッドが除算とかを実行中に、もう一つのスレッドからのFPU命令をどんどん投入
できるそうす。
■単精度浮動小数点わ実行レイテンシが大きい？
倍精度FP演算わ6-cycle後の後続命令に結果をフォワードできるとのことすけど、単精度わ
丸めの追加処理が複雑になるのでフォワードが遅くなるらしいす。
■VMX (AltiVec)
VMXのイシューポートが一つだけになって、演算とvpermを同時実行できなくなっているという噂が
流れているすけど、それわ無い模様す。
特許でもVMXユニットが2つ(多分VIU/VFPUとVPERM)という実装例が記述されているし、何より
ダイ写真でベクトルレジスタが2ブロックあって、2つのパイプランが並列実行することを示しているす。
(POWER4以来、IBMの設計わパイプラインごとにレジスタを割り当てている。例えばFXU0とFXU1の
GPRわ別でそれぞれ32個づつある)
どうやらFPUとVMXの関係わ、PPEとよく似ていて命令キューを共有し、FPU命令とAltivec命令を
任意の組み合わせでサイクルあたり2つイシューできる模様す。
謎なのわダイ写真を見る限り、ベクトルレジスタが64-bit幅づつ2つに分割されていることで
四則演算ならともかくシフトやpermuteで不都合が無いのか非常に不思議す。
■リネームレジスタの話の続き
リネームレジスタを削ったかわりに、演算やロードの結果を引数として使う場合の優遇措置わ
色々ある模様す。
VMXのイシューポートが一つだけになって、演算とvpermを同時実行できなくなっているという噂が
流れているすけど、それわ無い模様す。
特許でもVMXユニットが2つ(多分VIU/VFPUとVPERM)という実装例が記述されているし、何より
ダイ写真でベクトルレジスタが2ブロックあって、2つのパイプランが並列実行することを示しているす。
(POWER4以来、IBMの設計わパイプラインごとにレジスタを割り当てている。例えばFXU0とFXU1の
GPRわ別でそれぞれ32個づつある)
どうやらFPUとVMXの関係わ、PPEとよく似ていて命令キューを共有し、FPU命令とAltivec命令を
任意の組み合わせでサイクルあたり2つイシューできる模様す。
謎なのわダイ写真を見る限り、ベクトルレジスタが64-bit幅づつ2つに分割されていることで
四則演算ならともかくシフトやpermuteで不都合が無いのか非常に不思議す。
■リネームレジスタの話の続き
リネームレジスタを削ったかわりに、演算やロードの結果を引数として使う場合の優遇措置わ
色々ある模様す。
471 ：MACオタ＠ここまで：2007/06/07(木) 21:22:34 ID:OCp7RXQD
まとめるとベンチマークに現れている高性能っぷりわ、in-order実行の問題であるキャッシュミス等
によるストールが各種の新機軸によってうまくカバーされたことを証明しているかと思うす。
CELLのSPEでわ、そもそもストールが発生しないようにLSを採用した訳すけど、同じIBM社内で
in-orderでの性能向上策として色々考えていることが判るす。
POWER6の手法わ将来のPPEの実装にも適用できるネタであることも今後の注目点じゃないすかね。
IBMわ昔から「割り切った」設計をする癖があるすけど、今回の割り切りネタわ
「パイプラインバブルわ放置」
ってところに見えるす。キャッシュ/TLBミスによる長期の停止がIPC低下の主要な原因である
認識わCELL BEの設計方針にも通じるすね。
一方で、数年振りにSPECintの王者の地位を譲ったIntelが今後何をやってくるかわ楽しみす。
IBMと違ってIntelわ 「割り切らない」 会社す。
IBMがPOWER4で「クロックを上げれば命令の実行レイテンシわ多少悪くても良い」と考えた時に、
Intelわ超高クロックのPentium4の上に更に倍クロックのALUを内蔵することで命令のレイテンシを
短縮したす。同じくIBMがデュアルコアわL1をwrite-throughにしてL2で同期すれば良いと考えた時、
IntelわL1をcopy backのままにして、L1間のスヌープを実装したす。
Intelわ既知の性能向上策を決してサボらない会社す。powerを支持する私にとってIntelわ常に
恐ろしい競合相手す。
によるストールが各種の新機軸によってうまくカバーされたことを証明しているかと思うす。
CELLのSPEでわ、そもそもストールが発生しないようにLSを採用した訳すけど、同じIBM社内で
in-orderでの性能向上策として色々考えていることが判るす。
POWER6の手法わ将来のPPEの実装にも適用できるネタであることも今後の注目点じゃないすかね。
IBMわ昔から「割り切った」設計をする癖があるすけど、今回の割り切りネタわ
「パイプラインバブルわ放置」
ってところに見えるす。キャッシュ/TLBミスによる長期の停止がIPC低下の主要な原因である
認識わCELL BEの設計方針にも通じるすね。
一方で、数年振りにSPECintの王者の地位を譲ったIntelが今後何をやってくるかわ楽しみす。
IBMと違ってIntelわ 「割り切らない」 会社す。
IBMがPOWER4で「クロックを上げれば命令の実行レイテンシわ多少悪くても良い」と考えた時に、
Intelわ超高クロックのPentium4の上に更に倍クロックのALUを内蔵することで命令のレイテンシを
短縮したす。同じくIBMがデュアルコアわL1をwrite-throughにしてL2で同期すれば良いと考えた時、
IntelわL1をcopy backのままにして、L1間のスヌープを実装したす。
Intelわ既知の性能向上策を決してサボらない会社す。powerを支持する私にとってIntelわ常に
恐ろしい競合相手す。
今回参考文献サボったすけど、ほぼソースわあるので質問があれば紹介するす。
IBMとAppleはなぜPOWER6 Macを出さないのか。
IntelとPCメーカーはなぜItanium2 PCを出さないのか。
>>470
> 謎なのわダイ写真を見る限り、ベクトルレジスタが64-bit幅づつ2つに分割されていることで
> 四則演算ならともかくシフトやpermuteで不都合が無いのか非常に不思議す。
AMDのPhenomは80bitと64bitに分割されているように見えるが
http://www.techreport.com/onearticle.x/12583
シャッフルやシフトのスループットは1だな
> 謎なのわダイ写真を見る限り、ベクトルレジスタが64-bit幅づつ2つに分割されていることで
> 四則演算ならともかくシフトやpermuteで不都合が無いのか非常に不思議す。
AMDのPhenomは80bitと64bitに分割されているように見えるが
http://www.techreport.com/onearticle.x/12583
シャッフルやシフトのスループットは1だな
POWER6の半分程度のクロックだから参考にならないかもな
477 ：MACオタ＞475 さん：2007/06/07(木) 21:51:38 ID:OCp7RXQD
>>475
分割されたブロックの距離が妙に遠いすよ。
ダイ写真の方わ>>378のリンク先でも見て欲しいすけど、上側コアの左端がVMXユニットで、
見ての通り128-bit幅のレジスタが2ブロック見える筈が64-bit幅と思しきブロック(赤銅色に見える
四角)が4つあるす。
分割されたブロックの距離が妙に遠いすよ。
ダイ写真の方わ>>378のリンク先でも見て欲しいすけど、上側コアの左端がVMXユニットで、
見ての通り128-bit幅のレジスタが2ブロック見える筈が64-bit幅と思しきブロック(赤銅色に見える
四角)が4つあるす。
トレースキャッシュに続いてランアヘッドも実用化か
Rotenbergはヒーローだな
Rotenbergはヒーローだな
何度も言うけどトレースキャッシュとプリデコードキャッシュは全くの別物だから
CellのSPEでもVPERM相当ユニットはLSU側のポートだったな
481 ：MACオタ＞団子 さん：2007/06/07(木) 22:46:37 ID:OCp7RXQD
>>480
ちと話わ変わるすけど、PPEのVMXがハーフスピードって話わ、何を探せば書いてあるすか？
ちと話わ変わるすけど、PPEのVMXがハーフスピードって話わ、何を探せば書いてあるすか？
もちろん実測。
あとIBMのサイトにも図でそう書いてあったがURLは忘れた。
あとIBMのサイトにも図でそう書いてあったがURLは忘れた。
483 ：MACオタ＞団子 さん：2007/06/07(木) 23:00:43 ID:OCp7RXQD
>>482
----------------
あとIBMのサイトにも図でそう書いてあったがURLは忘れた。
----------------
そういうの探したすけど、見つからなかったす。
ところでFGMTでソフト的にわクロック半分のプロセッサが2つに見える筈すから、実測だと半分で
当たり前なんじゃないすか？
----------------
あとIBMのサイトにも図でそう書いてあったがURLは忘れた。
----------------
そういうの探したすけど、見つからなかったす。
ところでFGMTでソフト的にわクロック半分のプロセッサが2つに見える筈すから、実測だと半分で
当たり前なんじゃないすか？
「PPE VMX 半速」でググったら俺のカキコしかなくてﾜﾛﾀ
むろん両コンテクスト動かして合計スループットを計測した上で言ってる。
フェッチ・デコードが1コンテクストあたり1命令/clkなだけで演算ユニットのポートの
縛りがないことは判明。
IBMのサイトに明示してあったんだが今探しても見つからん
http://forum.beyond3d.com/showthread.php?t=23419
> XENON's VMX floating simd unit longer than PPS's, because dotproduct,DX compression instructions etc
>
> PPS's vmx contain 8 floating units, but i dont know why,
> it has more facilities:
>
> 1. 2*4 ways floating simd unit
> 2. 1*8 ways simd
> 3. yield problem or higher frequency
> 4. VMX run at half speed
> __________________
> Version of Majic12
むろん両コンテクスト動かして合計スループットを計測した上で言ってる。
フェッチ・デコードが1コンテクストあたり1命令/clkなだけで演算ユニットのポートの
縛りがないことは判明。
IBMのサイトに明示してあったんだが今探しても見つからん
http://forum.beyond3d.com/showthread.php?t=23419
> XENON's VMX floating simd unit longer than PPS's, because dotproduct,DX compression instructions etc
>
> PPS's vmx contain 8 floating units, but i dont know why,
> it has more facilities:
>
> 1. 2*4 ways floating simd unit
> 2. 1*8 ways simd
> 3. yield problem or higher frequency
> 4. VMX run at half speed
> __________________
> Version of Majic12
演算器内で処理が完結するなら、レジスタが分離していても
Vpermやシャッフルで不都合は起きないような気がしてきた
ところで、２つのスレッドを実行できるということは
レジスタセットは各パイプラインごとに２つあるのか？
Vpermやシャッフルで不都合は起きないような気がしてきた
ところで、２つのスレッドを実行できるということは
レジスタセットは各パイプラインごとに２つあるのか？
486 ：MACオタ＞団子 さん：2007/06/07(木) 23:43:19 ID:OCp7RXQD
>>484
引用先わ私も検索で引っ掛けたすけど、ポストしたヒトの推測に過ぎないす。
引用先わ私も検索で引っ掛けたすけど、ポストしたヒトの推測に過ぎないす。
487 ：MACオタ＞485 さん：2007/06/07(木) 23:47:58 ID:OCp7RXQD
>>485
------------------
レジスタセットは各パイプラインごとに２つあるのか？
------------------
そうす。lookahead用の予備も入れるとパイプラインごとに4つということに。
結果的にレジスタの面積わ、リネームレジスタが120あったPOWER5とほぼ同じす。
------------------
レジスタセットは各パイプラインごとに２つあるのか？
------------------
そうす。lookahead用の予備も入れるとパイプラインごとに4つということに。
結果的にレジスタの面積わ、リネームレジスタが120あったPOWER5とほぼ同じす。
命令ごとに必要とするリソースを示すビットとグループ境界の参考用に使うビットが付加されるために、
L1キャッシュ内の命令わ32-bit幅のpower命令より若干肥大化するす。
EPICみたいだな。
L1キャッシュ内の命令わ32-bit幅のpower命令より若干肥大化するす。
EPICみたいだな。
Qualcommの携帯電話向けプロセッサ「Scorpion」
～独自実装で1GHz駆動を実現
http://pc.watch.impress.co.jp/docs/2007/0608/mpf09.htm
～独自実装で1GHz駆動を実現
http://pc.watch.impress.co.jp/docs/2007/0608/mpf09.htm
MPC7450でいうVSIUパスの命令くらいしかまともに計ってないけど
2スレッド使っても綺麗にPPC G4のクロック当たり半速程度しか出ない。
ちなみにSPEは等速かな。むしろ実効ではレジスタ数分伸びた。
2スレッド使っても綺麗にPPC G4のクロック当たり半速程度しか出ない。
ちなみにSPEは等速かな。むしろ実効ではレジスタ数分伸びた。
491 ：MACオタ＞団子 さん：2007/06/08(金) 00:10:53 ID:z+wK8eWd
>>490
7450のマニュアル(Figure.1-1とか)を見てもらえば判るすけど、G4+わVSFX, VCFX, VFPU, VPERMの
4つのAltivecユニットに任意の組み合わせでサイクルあたり2命令を送ることができるすから、
G5を含むIBMの実装より、場合によってわ2倍速いす。
http://www.freescale.com/files/32bit/doc/ref_manual/MPC7450UM.pdf
7450のマニュアル(Figure.1-1とか)を見てもらえば判るすけど、G4+わVSFX, VCFX, VFPU, VPERMの
4つのAltivecユニットに任意の組み合わせでサイクルあたり2命令を送ることができるすから、
G5を含むIBMの実装より、場合によってわ2倍速いす。
http://www.freescale.com/files/32bit/doc/ref_manual/MPC7450UM.pdf
8flops * 3.2GHz * 7.5 = 192GFlops
どうみてもVMX半速 +7SPEで計算合います。本当にありがとうございました
※もっとも厳密には3.2GHzじゃなくて3192MHzなんだが
8SPEは217GFLOPSだったっけ？やっぱりVMX半速で計算合うね
どうみてもVMX半速 +7SPEで計算合います。本当にありがとうございました
※もっとも厳密には3.2GHzじゃなくて3192MHzなんだが
8SPEは217GFLOPSだったっけ？やっぱりVMX半速で計算合うね
494 ：MACオタ＞団子 さん：2007/06/08(金) 00:45:42 ID:z+wK8eWd
既にデータとってるし。
汎用ALUとVPUは実は同時発行できない
汎用ALUとVPUは実は同時発行できない
496 ：MACオタ＞団子 さん：2007/06/08(金) 00:57:06 ID:z+wK8eWd
いや？
半速でしかもそれだって話だが。
だからこそG4 1.42GHzより性能悪いことすらある。
半速でしかもそれだって話だが。
だからこそG4 1.42GHzより性能悪いことすらある。
CBE PPUのVMXは半速じゃないよ。
クソシーケンス喰わせりゃ激遅になるだろう。
クソシーケンス喰わせりゃ激遅になるだろう。
501 ：MACオタ＞499 さん：2007/06/08(金) 20:55:36 ID:z+wK8eWd
>>499
羅列しておくす。
■講演資料
"POWER6 Technology Overview" http://www.nevicare.nl/aix/uif077.pdf
■論文
"P6 Binary Floating-Point Unit" http://www.lirmm.fr/arith18/papers/daotrongs-1-p6bfu.pdf
"The Physical Design of the POWER6 Microprocessor," (ISSCC 2007) 出所不明
"A 5GHz+ Binary Floating-Point Adder for the POWER6 Processor" http://www.ece.ucdavis.edu/~yanzi/esscirc06_submit.pdf
■特許 http://appft1.uspto.gov/netahtml/PTO/search-bool.html
20060101241 "Instruction group formation and mechanism for SMT dispatch"
20060149933 "Branch lookahead prefetch for microprocessors"
20060149934 "Using a modified value GPR to enhance lookahead prefetch"
20060149935 "Load lookahead prefetch for microprocessors"
20060179346 "Method for checkpointing instruction groups with out-of-order floating point instructions in a multi-threaded processor"
20060184772 "Lookahead mode sequencer"
■その他
http://gcc.gnu.org/viewcvs/branches/ibm/gcc-4_1-branch/gcc/config/rs6000/power6.md?view=markup&pathrev=117877
羅列しておくす。
■講演資料
"POWER6 Technology Overview" http://www.nevicare.nl/aix/uif077.pdf
■論文
"P6 Binary Floating-Point Unit" http://www.lirmm.fr/arith18/papers/daotrongs-1-p6bfu.pdf
"The Physical Design of the POWER6 Microprocessor," (ISSCC 2007) 出所不明
"A 5GHz+ Binary Floating-Point Adder for the POWER6 Processor" http://www.ece.ucdavis.edu/~yanzi/esscirc06_submit.pdf
■特許 http://appft1.uspto.gov/netahtml/PTO/search-bool.html
20060101241 "Instruction group formation and mechanism for SMT dispatch"
20060149933 "Branch lookahead prefetch for microprocessors"
20060149934 "Using a modified value GPR to enhance lookahead prefetch"
20060149935 "Load lookahead prefetch for microprocessors"
20060179346 "Method for checkpointing instruction groups with out-of-order floating point instructions in a multi-threaded processor"
20060184772 "Lookahead mode sequencer"
■その他
http://gcc.gnu.org/viewcvs/branches/ibm/gcc-4_1-branch/gcc/config/rs6000/power6.md?view=markup&pathrev=117877
>>501
サンクス。
サンクス。
京速計算機プロジェクトってお取り潰しになるんじゃないすか？
http://www8.cao.go.jp/cstp/tyousakai/hyouka/fu-super.pdf
-------------------
さらに、本計算機の目標性能も０．５ペタFLOPS と低いこ
とから、国家プロジェクトとしてベクトル計算機の開発に本格的に着
手する必要性が必ずしも明確となっていない。同様に、「逐次処理計
算機部」についても、目標性能は１．０ペタFLOPS と低いため、国家
プロジェクトとして開発に着手する必要性が必ずしも明確ではない
という点が挙げられる
。。。
さらに、仮に本プロジェクトの提案のとおり、「大規模処理計
算機部」、「逐次処理計算機部」、「特定処理計算加速部」の３部構成を
とることとした場合、それらを密に結合する必然性が必ずしも明確で
なく、したがって密な結合を担うこととしている「異機種間接続超高
速インターコネクション部」を開発する必要性も明確ではない。
-------------------
http://www8.cao.go.jp/cstp/tyousakai/hyouka/fu-super.pdf
-------------------
さらに、本計算機の目標性能も０．５ペタFLOPS と低いこ
とから、国家プロジェクトとしてベクトル計算機の開発に本格的に着
手する必要性が必ずしも明確となっていない。同様に、「逐次処理計
算機部」についても、目標性能は１．０ペタFLOPS と低いため、国家
プロジェクトとして開発に着手する必要性が必ずしも明確ではない
という点が挙げられる
。。。
さらに、仮に本プロジェクトの提案のとおり、「大規模処理計
算機部」、「逐次処理計算機部」、「特定処理計算加速部」の３部構成を
とることとした場合、それらを密に結合する必然性が必ずしも明確で
なく、したがって密な結合を担うこととしている「異機種間接続超高
速インターコネクション部」を開発する必要性も明確ではない。
-------------------
>>503
もう、時代の曲がり角はとっくに過ぎているのに
なのに20年来の延長線上で恐竜が呉越同舟
時間と労力の無駄使い。
気の毒だが、不要といえばもう不要なものなのかも。
公の文章に載るようじゃ末期症状。
逆に日本のsoftwareの発展にとっては明るい材料かも。
気の毒だが。
もう、時代の曲がり角はとっくに過ぎているのに
なのに20年来の延長線上で恐竜が呉越同舟
時間と労力の無駄使い。
気の毒だが、不要といえばもう不要なものなのかも。
公の文章に載るようじゃ末期症状。
逆に日本のsoftwareの発展にとっては明るい材料かも。
気の毒だが。
最新（？）の議事概要（案）はこちら
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu64/siryo1.pdf
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu64/siryo1.pdf
これは、だめかも知れない…orz
510 ：MACオタ＞505 さん：2007/06/09(土) 07:00:26 ID:EMxJLxfn
>>505
確かに日付的にも古いネタで失礼したす。
確かに日付的にも古いネタで失礼したす。
Intelが進める、32コアCPU「Larrabee」
http://pc.watch.impress.co.jp/docs/2007/0611/kaigai364.htm
http://pc.watch.impress.co.jp/docs/2007/0611/kaigai364.htm
これからプログラムの勉強する香具師がわざわざx86のアセンブラなんか触るのか？
どうも先には行き止まりが見えるような希ガス
どうも先には行き止まりが見えるような希ガス
え、独学なら普通x86じゃない…？
まー最適化をある程度見限ってJavaやC++つー手もあるけれど｡
非x86つーと昔のPowerPCMacくらいか。
更にそれ以外となると入手の敷居が一気に高くなる｡
非x86つーと昔のPowerPCMacくらいか。
更にそれ以外となると入手の敷居が一気に高くなる｡
新品でプログラミングの勉強用にPPCマシン手に入れようと思ったら今や最も手軽なのがPS3
てか唯一の選択肢。
まあ俺はPPC Mac確保しといたけど。
てか唯一の選択肢。
まあ俺はPPC Mac確保しといたけど。
勉強用はCASL-II/COMET-IIでいいじゃん。
なんという情報処理技術者試験ｗｗｗ
電子工作とかやるんならZ80もいいと思うんだけど
パソコンとはるとx86以外見当たらんなー
電子工作とかやるんならZ80もいいと思うんだけど
パソコンとはるとx86以外見当たらんなー
x86はアドレッシングも楽だしアセンブリ言語で組みやすいだろ。
バイナリコード直接叩くわけじゃあるまいに
あとRISCの単純さ・直交性は人間のためじゃなくて高級言語コンパイラの為。
バイナリコード直接叩くわけじゃあるまいに
あとRISCの単純さ・直交性は人間のためじゃなくて高級言語コンパイラの為。
あぼ～んが多いな。
x86はアセンブラ組みやすいし読みやすいぞ。8086の頃の悪評に引きずられてるんだろうけど
386以降のいわゆるx86は別物だ。
386以降のいわゆるx86は別物だ。
最近、x86を批判して通ぶってる奴が多い気がする。
523 ：MACオタ＞522 さん：2007/06/12(火) 00:04:13 ID:3acacnku
>>522
申し訳無いとわ思うすけど、この21世紀にデコードのボトルネックを解消したのしないのと
自慢してるのがイタいのわ事実す。
当のIntelですら、トレースキャッシュでこの手の問題から開放された筈だったすけど。。。
申し訳無いとわ思うすけど、この21世紀にデコードのボトルネックを解消したのしないのと
自慢してるのがイタいのわ事実す。
当のIntelですら、トレースキャッシュでこの手の問題から開放された筈だったすけど。。。
トレースキャッシュとプリデコードッキャッシュは別もんだと
一体何度言ったら。。。
一体何度言ったら。。。
525 ：MACオタ＞524 さん：2007/06/12(火) 00:31:15 ID:MDfzQR8J
>>524
固定長命令であれば実行時のデコードの並列化わ容易なので「デコードのボトルネック」なんて
存在し得ない。。。という話であって、プレデコード云々わ関係無いす。
もちろんプレデコードだって楽になる訳すけど。
固定長命令であれば実行時のデコードの並列化わ容易なので「デコードのボトルネック」なんて
存在し得ない。。。という話であって、プレデコード云々わ関係無いす。
もちろんプレデコードだって楽になる訳すけど。
ところで「プレデコードキャッシュ」ってあまり聞かない用語だな。。。と思って調べてみたら、
AMD K6が命令キャッシュをそう呼んでたすね。
異常に固執してる理由が理解できたす(笑)
私が書いているのわ、RISC一般の技術的な話なので関係無いと思って欲しいす。
AMD K6が命令キャッシュをそう呼んでたすね。
異常に固執してる理由が理解できたす(笑)
私が書いているのわ、RISC一般の技術的な話なので関係無いと思って欲しいす。
トレースキャッシュは(分岐をまたいだ場合の)命令フェッチバンド幅を改善するもので
はっきり言ってあんまり関係ない
はっきり言ってあんまり関係ない
仮にデコードが性能のボトルネックというならば
L1 cache latencyを減らし
L1 band widthを広げ
単に周波数を上げればいい
こんな楽な話なら誰も苦労はない。
L1 cache latencyを減らし
L1 band widthを広げ
単に周波数を上げればいい
こんな楽な話なら誰も苦労はない。
>L1 cache latencyを減らし
>L1 band widthを広げ
>単に周波数を上げればいい
想像して文章化するのは楽かもしれんが、
どれもあまり楽な作業には見えないんだが…
>L1 band widthを広げ
>単に周波数を上げればいい
想像して文章化するのは楽かもしれんが、
どれもあまり楽な作業には見えないんだが…
全体をはやくするよるり
はるかに楽
はるかに楽
そして、本当に速いコンピューターを造るより（ｒｙ
>>529は全体を速くしろと言ってるのと同義じゃん。
単に周波数を上げろ、ってそれが出来れば苦労しねえｗ
単に周波数を上げろ、ってそれが出来れば苦労しねえｗ
OCと定格を上げるのは別
まぁそうだけどね。
「上げるのが難しい」みたいな書き方するから。
あまり熱くせずに上げるのが難しいというか、消費電力とのトレードオフで
理想的な並列度、キャッシュサイズ、動作周波数が導出されるのであって、
周波数を上げるのが難しいから（いや実際難しいんだけどさ）大変だというような
簡単な話じゃないじゃん。グダグダですまんが。
「上げるのが難しい」みたいな書き方するから。
あまり熱くせずに上げるのが難しいというか、消費電力とのトレードオフで
理想的な並列度、キャッシュサイズ、動作周波数が導出されるのであって、
周波数を上げるのが難しいから（いや実際難しいんだけどさ）大変だというような
簡単な話じゃないじゃん。グダグダですまんが。
単に周波数を上げるのが簡単なら並列もくそもなく
単に周波数を上げるだけでいいだろうがｗ
単に周波数を上げるだけでいいだろうがｗ
>>536
経済性を度外視して良いならば、今のPC用CPUのクロックを上げるのは簡単だろ。
COMPUTEXではC2Dを液体窒素で冷却してオーバー5GHzのデモをやったところがあるらしいから。
ttp://techon.nikkeibp.co.jp/article/NEWS/20070611/133942/?ST=lsi
でも、そういう話をしている訳じゃないだろ。分かってはいるみたいだが。
しかし、5GHz超でやることが円周率の計算って、他に使い道はないのかｗ
経済性を度外視して良いならば、今のPC用CPUのクロックを上げるのは簡単だろ。
COMPUTEXではC2Dを液体窒素で冷却してオーバー5GHzのデモをやったところがあるらしいから。
ttp://techon.nikkeibp.co.jp/article/NEWS/20070611/133942/?ST=lsi
でも、そういう話をしている訳じゃないだろ。分かってはいるみたいだが。
しかし、5GHz超でやることが円周率の計算って、他に使い道はないのかｗ
>>537
それなんてP4?
それなんてP4?
>>503
京速ぽしゃるな。間違いない。
次世代スパコン、日立など３社で共同開発
http://www.nikkei.co.jp/news/main/20070612AT1D1207T12062007.html
京速ぽしゃるな。間違いない。
次世代スパコン、日立など３社で共同開発
http://www.nikkei.co.jp/news/main/20070612AT1D1207T12062007.html
この記事からは、ぽしゃる訳が読みとれん…
りけんが投げ出した？
りけんが投げ出した？
世界一の性能目指すのに3社連合なんてありえないでしょ
12日、3社連合で実施する方針を決め…
今後2年間で部品選定などの最終設計を詰め、2010年度の完成を目指す
ここか
今後2年間で部品選定などの最終設計を詰め、2010年度の完成を目指す
ここか
3社連合なんて最初から予定調和でしょ。
今まで方針が公に決まらなかったこと
今から設計、作り始めて２年あまりで稼働までもってくことｗ
この辺では？
OSとかsystemsoft、アプリ絶対間に合わない
今まで方針が公に決まらなかったこと
今から設計、作り始めて２年あまりで稼働までもってくことｗ
この辺では？
OSとかsystemsoft、アプリ絶対間に合わない
結局、富士通とNEC＋日立の2案が
まとまらなかったってことだろｗ
どっちかばっさり切って退場してもらう決断もできなかった。
中途半端のシステムになるの目に見えてるよ。
http://techon.nikkeibp.co.jp/article/NEWS/20060919/121249/
「2案の大きな違いはマイクロプロセサ1個の演算性能とそれを
いくつ利用するか，の違いにある」（理研）と説明する。目標とする
10PFLOPSを実現する上でマイクロプロセサ1個の性能と総数の
選び方にいくつかの選択肢がある。例えば，10GFLOPSの
マイクロプロセサを100万個用いて実現するか，100GFLOPSの
マイクロプロセサを10万個用いて実現するか，といった選択肢である。
50GFLopsで20万個ですか？
まとまらなかったってことだろｗ
どっちかばっさり切って退場してもらう決断もできなかった。
中途半端のシステムになるの目に見えてるよ。
http://techon.nikkeibp.co.jp/article/NEWS/20060919/121249/
「2案の大きな違いはマイクロプロセサ1個の演算性能とそれを
いくつ利用するか，の違いにある」（理研）と説明する。目標とする
10PFLOPSを実現する上でマイクロプロセサ1個の性能と総数の
選び方にいくつかの選択肢がある。例えば，10GFLOPSの
マイクロプロセサを100万個用いて実現するか，100GFLOPSの
マイクロプロセサを10万個用いて実現するか，といった選択肢である。
50GFLopsで20万個ですか？
使いやすい物が出来ない
速い物が出来ない
まともに動くものが出来ない
あなたの落とした斧はどれですか？
速い物が出来ない
まともに動くものが出来ない
あなたの落とした斧はどれですか？
> 中途半端のシステムになるの目に見えてるよ。
そうそう、そういうこと。
そうそう、そういうこと。
>>549
10GFLOPS×100万
＝100GFLOPS× 10万
＝ 50GFLOPS× 20万
ってことでしょ？
さすがは聞伝くんだね
まあ、今から50GFLOPSの石を作ってる時間は無いと思うけど
10GFLOPS×100万
＝100GFLOPS× 10万
＝ 50GFLOPS× 20万
ってことでしょ？
さすがは聞伝くんだね
まあ、今から50GFLOPSの石を作ってる時間は無いと思うけど
誉められた訳では無さそうだな。
石はたぶん出来るよ。石だけは。
石が出来ることnearly equall computer systemが完成すること
彼らにとっては
石はたぶん出来るよ。石だけは。
石が出来ることnearly equall computer systemが完成すること
彼らにとっては
入れ物も多分できるら。
> 誉められた訳では無さそうだな。
馬鹿にしてすまなかった そのことについては謝る
10GFLOPSってのは、おそらく富士通のスカラ
100GFLOPSってのは、おそらくNECのベクタ
どちらも、元になるアーキテクチャがあるんだから作れる見込みはあるんだろう
でも、今から50GFLOPSなんていう石（新アーキ？）は作れないんじゃないの？ってこと
ああ、NECの石を半分の性能で作ればいいのか（意味ねえｗ）
ソフトがなけりゃ石だけ（あるいは入れ物だけ）あっても仕方ないってのはその通り
なんだけど、それはまた別の話
馬鹿にしてすまなかった そのことについては謝る
10GFLOPSってのは、おそらく富士通のスカラ
100GFLOPSってのは、おそらくNECのベクタ
どちらも、元になるアーキテクチャがあるんだから作れる見込みはあるんだろう
でも、今から50GFLOPSなんていう石（新アーキ？）は作れないんじゃないの？ってこと
ああ、NECの石を半分の性能で作ればいいのか（意味ねえｗ）
ソフトがなけりゃ石だけ（あるいは入れ物だけ）あっても仕方ないってのはその通り
なんだけど、それはまた別の話
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note050.html
> と、この辺まで 6/3 に書いたのですが、 6/12 になって「三社連合でやる」と
> アナウンスがあった模様です。これはおそらくアーキテクチャを1つにはしなかった、
> ということですから、私としては間違った方向ではないと思います。 2つなり3つなり
> 作ってそれがちゃんと相補的なものになっているかどうかが課題でしょう。問題は、
> 一つに絞ろうとした段階で無理がきていないかです。
あれ、結局複合型なのか？
> と、この辺まで 6/3 に書いたのですが、 6/12 になって「三社連合でやる」と
> アナウンスがあった模様です。これはおそらくアーキテクチャを1つにはしなかった、
> ということですから、私としては間違った方向ではないと思います。 2つなり3つなり
> 作ってそれがちゃんと相補的なものになっているかどうかが課題でしょう。問題は、
> 一つに絞ろうとした段階で無理がきていないかです。
あれ、結局複合型なのか？
単体についてもケチ付く度にかさ上げ->仕様変更
10Gってのは今となっては見所無いな
単体の理論≒見かけ性能を上げるためにあの手この
せこい手
10Gってのは今となっては見所無いな
単体の理論≒見かけ性能を上げるためにあの手この
せこい手
さすがに一からは作らんでしょｗ
超伝導素子のCPUってまだ出ないのかな。ルータの試作はできてるらしいけど。
水冷するくらいなら冷凍機もたいして違わんと思うし、かべは低くなってきてるはず。
水冷するくらいなら冷凍機もたいして違わんと思うし、かべは低くなってきてるはず。
ゲートの集積とかどーすんだ
しらんけど
しらんけど
Intelがコンパイラ改良でスコアを上げてきた
Xeon5160 3.0GHz
SPECint2006 = 20.8
http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070528-01172.html
Xeon5160 3.0GHz
SPECint2006 = 20.8
http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070528-01172.html
次世代スーパーコンピュータ概念設計評価報告書 出ました
ttp://www.mext.go.jp/b_menu/shingi/gijyutu/gijyutu2/toushin/07061321/all.pdf
結論としては
> 本システム構成案は複合システムであるという大きな特徴を有し、世界的
> 主流となっているスカラプロセッサに演算加速機構を付加したプロセッサ
> と、我が国が強みをもつベクトルプロセッサの改良型となる新しい汎用
> プロセッサを同時に開発するものである。
とのこと
あと、面白かったのは↓このあたり
> なお、スーパーコンピュータそのものの市場は必ずしも大きくなく、今後の急激な
> 拡大も期待できないことから、プロセッサ技術を情報家電の国際的競争力の強化に
> 活用できるようにするなどの視点も重要である。
ベクトルCPUを搭載したPCエンジン萌えｗ
ttp://www.mext.go.jp/b_menu/shingi/gijyutu/gijyutu2/toushin/07061321/all.pdf
結論としては
> 本システム構成案は複合システムであるという大きな特徴を有し、世界的
> 主流となっているスカラプロセッサに演算加速機構を付加したプロセッサ
> と、我が国が強みをもつベクトルプロセッサの改良型となる新しい汎用
> プロセッサを同時に開発するものである。
とのこと
あと、面白かったのは↓このあたり
> なお、スーパーコンピュータそのものの市場は必ずしも大きくなく、今後の急激な
> 拡大も期待できないことから、プロセッサ技術を情報家電の国際的競争力の強化に
> 活用できるようにするなどの視点も重要である。
ベクトルCPUを搭載したPCエンジン萌えｗ
この記事が一番わかりやすかったかな？
次世代スパコンはスカラーとベクトルの複合型に，日立/NEC/富士通の「3社連合」で開発へ
http://techon.nikkeibp.co.jp/article/NEWS/20070613/134173/
しかし日立が何をやるのかは謎
次世代スパコンはスカラーとベクトルの複合型に，日立/NEC/富士通の「3社連合」で開発へ
http://techon.nikkeibp.co.jp/article/NEWS/20070613/134173/
しかし日立が何をやるのかは謎
スカラー、ベクトル、日立の三題囃しなら
疑似ベクトル
疑似ベクトル
携帯電話用プロセサでスパコンを構築が今の流れだろ。
演算加速機構ってなんだろね？
「～を付加したプロセッサ」って書いてあるから
クリアスピードみたいなのとは違うのかな
「～を付加したプロセッサ」って書いてあるから
クリアスピードみたいなのとは違うのかな
ﾜﾛﾀ
>>394
に対する評価報告
＞① 革新性
＞システム構成案は、スカラプロセッサ、ベクトルプロセッサ、各演算部内部のネッ
＞トワーク構成、両演算部のアーキテクチャなどについて、革新性の高い部分を有する。
＞ただし、両プロセッサについては、基本的に従来のプロセッサ構成の延長上にある
＞ことから、改良はなされているものの、新規の系統の技術という観点においては、革
＞新性は限定的である。一方、コンピュータ技術は積み重ねで成り立っており、単に独
＞創的なだけでは、技術として定着しないことにも留意すべきである。
＞今後、両演算部を一つのシステムとして活用するシステムソフトウェアの開発に期
＞待したい。
革新性がないと報告されてしまいました
に対する評価報告
＞① 革新性
＞システム構成案は、スカラプロセッサ、ベクトルプロセッサ、各演算部内部のネッ
＞トワーク構成、両演算部のアーキテクチャなどについて、革新性の高い部分を有する。
＞ただし、両プロセッサについては、基本的に従来のプロセッサ構成の延長上にある
＞ことから、改良はなされているものの、新規の系統の技術という観点においては、革
＞新性は限定的である。一方、コンピュータ技術は積み重ねで成り立っており、単に独
＞創的なだけでは、技術として定着しないことにも留意すべきである。
＞今後、両演算部を一つのシステムとして活用するシステムソフトウェアの開発に期
＞待したい。
革新性がないと報告されてしまいました
新規制もないし
互換性もないよ
互換性もないよ
システムソフトウェアの開発に期待するのは勝手だけど
そっちは予算０だったりして
まあ頑張りな。金貰った以上、よそに頼らず自力でやってご覧、一回くらい。
そっちは予算０だったりして
まあ頑張りな。金貰った以上、よそに頼らず自力でやってご覧、一回くらい。
>その結果、HPCC 過半数目標はシステム全体の性能を評価するものとしては必ずしも適切ではないこと、
>HPCC 過半数目標を達成するシステムは、Linpack 性能、汎用性、消費電力、設置面積
>などの目標及び予算上の制約を満足しないことが明らかになった。
>これを踏まえ、作業部会においてこれら目標間のプライオリティに関する議論を行った結果、
>HPCC 過半数目標より汎用性、消費電力、設置面積などの目標の達成がより重要であることから、
>HPCC 過半数目標そのものを変更すべきであるとの結論に至った。
>新たな性能目標のための評価項目としては、
> ①多様なアプリケーションの実効性能の評価に資するものであること
> ②ある程度世界的にも認知されていること
>との視点から、「HPCC Award ４項目」が適切であり、新たな性能目標としては、
>「HPCC Award ４項目において最高性能を達成する」とすることが適当であると考える。
HPCC Award 4項目中2つは「京速を使ってこんな研究をしましたすごいでしょ」で賞が奪れる。
残り2つは、ノード間のインターコネクト、I/Oとファイルシステムの二点が革新的だと認められねば奪れない。
>CPU やノードの信頼性向上については、キャッシュのECC 機能、内蔵RAM のパリティ検査など、
>故障診断のための十分な対策も取られており、評価できる。
>ただし、システム規模を考慮すると、それらの対策による構成要素の信頼性の向上に加え、
>更なる故障への対策が必要であると考える。
信頼性も足りないと報告されてしまいました。
>HPCC 過半数目標を達成するシステムは、Linpack 性能、汎用性、消費電力、設置面積
>などの目標及び予算上の制約を満足しないことが明らかになった。
>これを踏まえ、作業部会においてこれら目標間のプライオリティに関する議論を行った結果、
>HPCC 過半数目標より汎用性、消費電力、設置面積などの目標の達成がより重要であることから、
>HPCC 過半数目標そのものを変更すべきであるとの結論に至った。
>新たな性能目標のための評価項目としては、
> ①多様なアプリケーションの実効性能の評価に資するものであること
> ②ある程度世界的にも認知されていること
>との視点から、「HPCC Award ４項目」が適切であり、新たな性能目標としては、
>「HPCC Award ４項目において最高性能を達成する」とすることが適当であると考える。
HPCC Award 4項目中2つは「京速を使ってこんな研究をしましたすごいでしょ」で賞が奪れる。
残り2つは、ノード間のインターコネクト、I/Oとファイルシステムの二点が革新的だと認められねば奪れない。
>CPU やノードの信頼性向上については、キャッシュのECC 機能、内蔵RAM のパリティ検査など、
>故障診断のための十分な対策も取られており、評価できる。
>ただし、システム規模を考慮すると、それらの対策による構成要素の信頼性の向上に加え、
>更なる故障への対策が必要であると考える。
信頼性も足りないと報告されてしまいました。
JAMSTEC、地球シミュレータの有償利用サービスを拡大
http://pc.watch.impress.co.jp/docs/2007/0615/jamstec.htm
http://pc.watch.impress.co.jp/docs/2007/0615/jamstec.htm
>>576
Yes。
Yes。
諌早湾に要らぬ堰を作るようなものかな
それがどんなに高い堰で広大な耕地の開拓であっても
いまや不要な物には変わりない
ましてや死体累類の上にlinpakが何テラflopsだとか
あれは高みの見物気分なのかな
社会的にも科学的にも無意味どころか害しかもたらさない
税金ばらまきに群がり麗しき山河を汚すゼネコンの業界腐敗体質と
あまりにも似ている
コモデティーにコテンパンにのされて自業自得
それがどんなに高い堰で広大な耕地の開拓であっても
いまや不要な物には変わりない
ましてや死体累類の上にlinpakが何テラflopsだとか
あれは高みの見物気分なのかな
社会的にも科学的にも無意味どころか害しかもたらさない
税金ばらまきに群がり麗しき山河を汚すゼネコンの業界腐敗体質と
あまりにも似ている
コモデティーにコテンパンにのされて自業自得
実力で食えないなら
ダニのように血税にたからず
撤退しなさい
ダニのように血税にたからず
撤退しなさい
出来損ないのゴミみたいなハードウェアをソフト部門に押し受けて
遅いはずはないとかほざいて
延々欠陥探しをさせて
死人がでて知らん顔
そんな物になぜ国は税金使う
止めなさい
遅いはずはないとかほざいて
延々欠陥探しをさせて
死人がでて知らん顔
そんな物になぜ国は税金使う
止めなさい
欠陥コンピューター
ゴミコンピューター
使う人を不幸にするコンピューター
ゴミみたいな論文書き散らかしてパルプ資源を無駄にして
すぐスクラップにするだけのコンピューター
ゴミコンピューター
使う人を不幸にするコンピューター
ゴミみたいな論文書き散らかしてパルプ資源を無駄にして
すぐスクラップにするだけのコンピューター
> 死体累類
死屍累々じゃね？
死屍累々じゃね？
地球シミュレータ，産業界向けに有償利用サービスを拡大--成果非公開での利用が可能に
http://techon.nikkeibp.co.jp/article/NEWS/20070615/134327/
http://techon.nikkeibp.co.jp/article/NEWS/20070615/134327/
【VLSI速報】東芝がCellのSPUを完全自動設計，面積を30％削減しつつ4GHzの周波数を達成
http://techon.nikkeibp.co.jp/article/NEWS/20070616/134354/
SPU単体とは言え、全自動で4GHzってのはすごいね
http://techon.nikkeibp.co.jp/article/NEWS/20070616/134354/
SPU単体とは言え、全自動で4GHzってのはすごいね
そんなことはどうでもいい
http://www.scei.co.jp/corporate/release/pdf/050208b.pdf
4GHzを超えるクロックを実現
http://journal.mycom.co.jp/articles/2005/02/11/isscc1/index.html
1.4V/56℃で5.6GHzでの動作を確認
http://www.scei.co.jp/corporate/release/pdf/050208b.pdf
4GHzを超えるクロックを実現
http://journal.mycom.co.jp/articles/2005/02/11/isscc1/index.html
1.4V/56℃で5.6GHzでの動作を確認
どうでもよくないでしょ
全自動で設計できるかどうかってのは、IPとして商売する上では重要なことだよ
全自動で設計できるかどうかってのは、IPとして商売する上では重要なことだよ
4GHｚで動くのは元々なので、実は「面積縮小」のほうが結構重要だったりする。
歩留まりも上げられるし、同じ面積ならユニットを増強する方向にも持って行ける。
Larrabeeの1コアのサイズって今のSPEを45nm工学縮小したくらいのサイズのようだね
もっともL2キャッシュやCSI・メモコンは外に別個にあるようなので、ロジック部だけで
考えればLarrabeeのコアはSPUよりやや大きい。
歩留まりも上げられるし、同じ面積ならユニットを増強する方向にも持って行ける。
Larrabeeの1コアのサイズって今のSPEを45nm工学縮小したくらいのサイズのようだね
もっともL2キャッシュやCSI・メモコンは外に別個にあるようなので、ロジック部だけで
考えればLarrabeeのコアはSPUよりやや大きい。
面積30%減ってのも情報家電なんかで使う上では
コスト的にかなりポイント高い
コスト的にかなりポイント高い
被った
失礼
失礼
テレビにCellが使われる日は訪れるのだろうか？
東芝はテレビにDDR2メモリ使ってるにょ、とかいうのを売りにしてるからそのうち来るのかも。
東芝はテレビにDDR2メモリ使ってるにょ、とかいうのを売りにしてるからそのうち来るのかも。
てか面積30％減て尋常ではないんだが>>586は間違いなくアホ
はあ？
おれが反応したのはここなわけだが
＞4GHzってのはすごいね
おれが反応したのはここなわけだが
＞4GHzってのはすごいね
>>593
また内容考えずに、パソコン視点でしか突っ込めない方ですか？
また内容考えずに、パソコン視点でしか突っ込めない方ですか？
ラボレベルで達成した数値の無意味さを揶揄しただけなのに
とんちんかんな反応するアホばっか
とんちんかんな反応するアホばっか
アホばっかりで疲れるよね
配線遅延やらスキューやらを考えると
面積70％化で6GHzくらい行ってくれないと
面積70％化で6GHzくらい行ってくれないと
コンパクションすると、むしろ配線的には厳しいんですが…
で、まさに厳しそうなところを追加のツール（クロック系、太幅配線）で
対応したという話ではないのかな？発表聞いたわけでも論文読んだわけでも
ないから、わからんけど
対応したという話ではないのかな？発表聞いたわけでも論文読んだわけでも
ないから、わからんけど
つか30%も小さくしてキャパシタとか足りてるのか？
こりゃ論文読んだ方がいいかな
こりゃ論文読んだ方がいいかな
604 ：MACオタ＞585 さん：2007/06/16(土) 16:00:53 ID:qcd6RBae
>>585
"Synthesizable"を「自動設計」って訳すのわ、適当なんすかね？
"Synthesizable"を「自動設計」って訳すのわ、適当なんすかね？
POWER6のSPEC2006のデータがSPECのサイトで公開されたす。
■INT2006: http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01096.html
■FP2006: http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01097.html
■INT2006_rate
(2-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01098.html
(4-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01100.html
(8-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01103.html
(16-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01105.html
■FP2006_rate
(2-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01099.html
(4-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01101.html
(8-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01102.html
(16-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01104.html
■INT2006: http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01096.html
■FP2006: http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01097.html
■INT2006_rate
(2-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01098.html
(4-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01100.html
(8-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01103.html
(16-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01105.html
■FP2006_rate
(2-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01099.html
(4-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01101.html
(8-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01102.html
(16-way) http://www.spec.org/cpu2006/results/res2007q2/cpu2006-20070518-01104.html
peakのコンパイラオプションすけど、INT/FP共にAltiVec (VMX)オプションをつけて成績アップ
という傾向が見えるす。時期XLC/XLFで自動ベクトル化オプションが付けば、baseも現在の
peak並に改善する見通しかと思われるす。
という傾向が見えるす。時期XLC/XLFで自動ベクトル化オプションが付けば、baseも現在の
peak並に改善する見通しかと思われるす。
ボクシングの採点スタイルでCoreマイクロアーキと比較したい方わ、この辺見ると良いす。
http://www.realworldtech.com/forums/index.cfm?action=detail&id=80144&threadid=80142&roomid=2
-------------------------
Subtest Power6 Woodcrest Score
400.perlbench 13.7 24.1 9:10
401.bzip2 16.1 16.1 10:10
403.gcc 19.8 18.0 10:10
429.mfc 36.8 20.8 10:9
445.gobmk 17.9 21.4 9:10
456.hmmer 17.1 20.0 9:10
458.sjeng 14.9 19.6 9:10
462.libquantum 96.6 31.2 10:7
464.h264ref 30.6 32.9 10:10
471.omnetpp 18.5 14.4 10:9
473.astar 13.8 15.2 10:10
483.xalancbmk 18.3 24.6 9:10
Total: 21.6 20.8
-------------------------
http://www.realworldtech.com/forums/index.cfm?action=detail&id=80144&threadid=80142&roomid=2
-------------------------
Subtest Power6 Woodcrest Score
400.perlbench 13.7 24.1 9:10
401.bzip2 16.1 16.1 10:10
403.gcc 19.8 18.0 10:10
429.mfc 36.8 20.8 10:9
445.gobmk 17.9 21.4 9:10
456.hmmer 17.1 20.0 9:10
458.sjeng 14.9 19.6 9:10
462.libquantum 96.6 31.2 10:7
464.h264ref 30.6 32.9 10:10
471.omnetpp 18.5 14.4 10:9
473.astar 13.8 15.2 10:10
483.xalancbmk 18.3 24.6 9:10
Total: 21.6 20.8
-------------------------
IBMのCTO Bernard Meyersonのインタビューす。
http://www.edn.com/article/CA6452442.html
POWER6, 物議を呼んだエアギャップ技術, Intelとの競合など、色々語っていて読み応えあるす。
http://www.edn.com/article/CA6452442.html
POWER6, 物議を呼んだエアギャップ技術, Intelとの競合など、色々語っていて読み応えあるす。
>>607
DRAW てw
DRAW てw
611 ：MACオタ＞604 さん：2007/06/17(日) 00:15:24 ID:Kp8SxLEQ
>>610
-----------------
別に"Synthesizable"を「自動設計」って訳したわけじゃないと思うけど
-----------------
記事の冒頭をもう一度読んで欲しいす。
http://techon.nikkeibp.co.jp/article/NEWS/20070616/134354/
=================
東芝がマイクロプロセサ「Cell」のSPUを完全自動設計で実装した例を紹介した（講演番号5-4）。
=================
当該講演のタイトルわ、"A Design Methodology Realize an Over GHz Synthesizable Streaming
Processing Unit"す。
-----------------
別に"Synthesizable"を「自動設計」って訳したわけじゃないと思うけど
-----------------
記事の冒頭をもう一度読んで欲しいす。
http://techon.nikkeibp.co.jp/article/NEWS/20070616/134354/
=================
東芝がマイクロプロセサ「Cell」のSPUを完全自動設計で実装した例を紹介した（講演番号5-4）。
=================
当該講演のタイトルわ、"A Design Methodology Realize an Over GHz Synthesizable Streaming
Processing Unit"す。
>>607
総合するとほぼdrawでも、内訳見ると
得手不得手の特徴が出ているな…
> 400.perlbench 13.7 24.1 9:10
> 462.libquantum 96.6 31.2 10:7
総合するとほぼdrawでも、内訳見ると
得手不得手の特徴が出ているな…
> 400.perlbench 13.7 24.1 9:10
> 462.libquantum 96.6 31.2 10:7
>>607
http://www.geocities.jp/andosprocinfo/wadai06/20060826.htm
／||ミ
／ ::::||
／:::::::::::||＿＿＿＿
|:::::::::::::::|| ||ｶﾞﾁｬ
|:::::::::::::::|| || ,,―‐． r-、 ＿,--,、
|:::::::::::::::|| ,―-、 .| ./''i､│ r-,,,,,,,,,,,,,,,,,,,,,,,,―ｰ． ﾞl, ｀"ﾞﾞﾞﾞﾞ￣＾ ＼
|:::::::::::::::|| ／ ＼ ヽ,ﾞ'ﾞ_,/ .ﾞl、 `i､ ＼ _,,―ｰ'''/ .,ｒ'"
|:::::::::::::::||´ .,/＾'i､ ｀'i､｀｀ ｀--‐'''''''''''''''"'''''''''''ﾞ ｀゛ .丿 .,/
|:::::::::::::::|| . ,/｀ ヽ、 ｀'i､ 丿 .,/｀
|:::::::::::::::|| 丿 ＼ .＼ ,/′ 、ヽ,,、
|:::::::::::::::||'" || ﾞ'i､ ‘i､.r-、 ＿_,,,,,,,,--、 ／ .,／＼ `'-,、
|:::::::::::::::|| || ヽ .]ﾞl ｀ﾞﾞﾞﾞ"ﾞﾞﾞﾞ￣￣ ｀'i､ ,／ .,,／ .ヽ ＼
|:::::::::::::::|| || ﾞヽ_/ .ヽ_.,,,,--―――――ｰ-ノ_,／ﾞ,,／′ ﾞl ,"
|:::::::::::::::|| || ｀ ﾞ‐''"｀ ﾞ'ｰ'"
|:::::::::::::::|| ||
＼:::::::::::||￣￣￣￣
＼ ::::||
＼||
http://www.geocities.jp/andosprocinfo/wadai06/20060826.htm
／||ミ
／ ::::||
／:::::::::::||＿＿＿＿
|:::::::::::::::|| ||ｶﾞﾁｬ
|:::::::::::::::|| || ,,―‐． r-、 ＿,--,、
|:::::::::::::::|| ,―-、 .| ./''i､│ r-,,,,,,,,,,,,,,,,,,,,,,,,―ｰ． ﾞl, ｀"ﾞﾞﾞﾞﾞ￣＾ ＼
|:::::::::::::::|| ／ ＼ ヽ,ﾞ'ﾞ_,/ .ﾞl、 `i､ ＼ _,,―ｰ'''/ .,ｒ'"
|:::::::::::::::||´ .,/＾'i､ ｀'i､｀｀ ｀--‐'''''''''''''''"'''''''''''ﾞ ｀゛ .丿 .,/
|:::::::::::::::|| . ,/｀ ヽ、 ｀'i､ 丿 .,/｀
|:::::::::::::::|| 丿 ＼ .＼ ,/′ 、ヽ,,、
|:::::::::::::::||'" || ﾞ'i､ ‘i､.r-、 ＿_,,,,,,,,--、 ／ .,／＼ `'-,、
|:::::::::::::::|| || ヽ .]ﾞl ｀ﾞﾞﾞﾞ"ﾞﾞﾞﾞ￣￣ ｀'i､ ,／ .,,／ .ヽ ＼
|:::::::::::::::|| || ﾞヽ_/ .ヽ_.,,,,--―――――ｰ-ノ_,／ﾞ,,／′ ﾞl ,"
|:::::::::::::::|| || ｀ ﾞ‐''"｀ ﾞ'ｰ'"
|:::::::::::::::|| ||
＼:::::::::::||￣￣￣￣
＼ ::::||
＼||
完全自動設計ってスゲーな
人手の関与なしかｗ
人手の関与なしかｗ
>>611
タイトルを訳したんじゃなくて内容の説明が書いてあるだけじゃないの？
タイトルを訳したんじゃなくて内容の説明が書いてあるだけじゃないの？
>>614
すごいでしょ？すごいことなんだよ
すごいでしょ？すごいことなんだよ
すごいというか、あきれるというか
篠沢教授の「書いた人素人」説にドーンと１０万円
篠沢教授の「書いた人素人」説にドーンと１０万円
>>608
つか「物議を醸す」じゃね？
つか「物議を醸す」じゃね？
ん、R-CUBEに沿って高位設計やったというか、SystemCから動作合成したのかと思ったよ。
そこまでやんないと全自動って言っちゃだめ？
きびしいなあ
きびしいなあ
パナソニック、世界初45nmプロセスのシステムLSI
http://pc.watch.impress.co.jp/docs/2007/0619/panasonic.htm
http://pc.watch.impress.co.jp/docs/2007/0619/panasonic.htm
MPUを作れるほどの性能じゃないだろうけど凄いなあ。
液浸リソも導入してるし。
液浸リソも導入してるし。
624 ：MACオタ＞622-623 さん：2007/06/19(火) 17:29:07 ID:m1s4HKDZ
>>622-623
-----------------
MPUを作れるほどの性能じゃないだろうけど
-----------------
読めば判るように、45nm、液浸リソ、歪みトランジスタ、low-kと新技術満載で、
十分ハイエンドプロセッサ用トランジスタを製造できるす。
韓国がメモリで日本を追い越したことでも、AMDのようなチンピラ企業がCPU市場で
幅を利かせていることからも判る様に、半導体産業って超高価な製造装置を揃えて
ちゃんとしたレシピを教えてもらえれば、ある水準迄わ何とかなるす。
-----------------
MPUを作れるほどの性能じゃないだろうけど
-----------------
読めば判るように、45nm、液浸リソ、歪みトランジスタ、low-kと新技術満載で、
十分ハイエンドプロセッサ用トランジスタを製造できるす。
韓国がメモリで日本を追い越したことでも、AMDのようなチンピラ企業がCPU市場で
幅を利かせていることからも判る様に、半導体産業って超高価な製造装置を揃えて
ちゃんとしたレシピを教えてもらえれば、ある水準迄わ何とかなるす。
もう45nm量産開始か
Intelより早いな
Intelより早いな
626 ：MACオタ＞625 さん：2007/06/19(火) 17:39:32 ID:m1s4HKDZ
>>625
「量産」と言っても規模がIntelとわ違うような気がするす。
「量産」と言っても規模がIntelとわ違うような気がするす。
量産ならIntelはもう開始してるんじゃない？
Harpertownは９月か１０月に出荷予定だから。
Harpertownは９月か１０月に出荷予定だから。
>>623
>>622に、CPUとグラフィックを統合したSoCを45nmで作る、と出ているんですが。
AM34(AM33)ってオリジナルアーキテクチャらしいけど、
CPUからソフト開発まで自分のところでやってしまうのか。
>>622に、CPUとグラフィックを統合したSoCを45nmで作る、と出ているんですが。
AM34(AM33)ってオリジナルアーキテクチャらしいけど、
CPUからソフト開発まで自分のところでやってしまうのか。
>>627
>９月か１０月
2-3ヶ月引いてみれ
大体こうなるでそ
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/24819-9886-7-2.html
>９月か１０月
2-3ヶ月引いてみれ
大体こうなるでそ
http://enterprise.watch.impress.co.jp/cda/parts/image_for_link/24819-9886-7-2.html
省電力用のトランジスタとハイパフォーマンス用のトランジスタじゃ
作りが全然違うでしょ
作りが全然違うでしょ
たとえば、ゲート長を比較して見ると、
松下の45nmプロセスのゲート長は40nmである。
これはIntelの65nmプロセスのゲート長35nmより長い。
http://journal.mycom.co.jp/articles/2004/08/30/intel65nm/
また富士通はゲート長40nmを90nmプロセスですでに達成している。
http://journal.mycom.co.jp/news/2002/05/24/23.html
もちろんゲート長だけで全てが決まるわけではないが、このことから
推測できるのは、今回の松下の45nmプロセスは省電力向けのプロセス
であり、汎用CPUを作るのに必要なハイパフォーマンス向けのプロセス
ではないであろうということだ。
松下の45nmプロセスのゲート長は40nmである。
これはIntelの65nmプロセスのゲート長35nmより長い。
http://journal.mycom.co.jp/articles/2004/08/30/intel65nm/
また富士通はゲート長40nmを90nmプロセスですでに達成している。
http://journal.mycom.co.jp/news/2002/05/24/23.html
もちろんゲート長だけで全てが決まるわけではないが、このことから
推測できるのは、今回の松下の45nmプロセスは省電力向けのプロセス
であり、汎用CPUを作るのに必要なハイパフォーマンス向けのプロセス
ではないであろうということだ。
ハイパフォーマンス向けじゃないね。
だから何?
だから何?
>>624
要素技術だけで判断されても困る。
歪Siは性能を上げる代わりにリーク電流を抑える方向にも使えるし。
だいたいPanasonic自身がITRSの45nm Low Standby Powerと比較してるじゃん。
LSTPの場合ゲート絶縁膜が厚いからMPUには向かないよ。
要素技術だけで判断されても困る。
歪Siは性能を上げる代わりにリーク電流を抑える方向にも使えるし。
だいたいPanasonic自身がITRSの45nm Low Standby Powerと比較してるじゃん。
LSTPの場合ゲート絶縁膜が厚いからMPUには向かないよ。
635 ：MACオタ＞631 さん：2007/06/20(水) 01:08:09 ID:OgFpxvHt
>>634
発表したプロセスそのままでハイエンドプロセッサクラスのトランジスタが製造できるという
誤解を与えたのわ失礼したすけど、単に発表されたプロセスが低消費電力チップ向けなだけで、
工場設備自体わハイエンドプロセッサの製造にも使えるレベルだと思われるす。
発表したプロセスそのままでハイエンドプロセッサクラスのトランジスタが製造できるという
誤解を与えたのわ失礼したすけど、単に発表されたプロセスが低消費電力チップ向けなだけで、
工場設備自体わハイエンドプロセッサの製造にも使えるレベルだと思われるす。
了解
ただ>>633も言ってるように、要素技術だけじゃ判断できないよ
インテグレーションが重要なわけだからね
装置買ってくればいっちょ上がりだなんて、ハイエンドのプロセス作ってる
人たちに失礼だと思うよ
ただ>>633も言ってるように、要素技術だけじゃ判断できないよ
インテグレーションが重要なわけだからね
装置買ってくればいっちょ上がりだなんて、ハイエンドのプロセス作ってる
人たちに失礼だと思うよ
あ、低消費電力に特化したプロセスが、ハイエンドのプロセスに劣るって
言ってるわけじゃないから、念のため
言ってるわけじゃないから、念のため
638 ：MACオタ＞636 さん：2007/06/20(水) 01:39:02 ID:OgFpxvHt
ああ、そうね
「装置買ってくればいっちょ上がり」ってのは取り消すよ
でも、「工場設備自体わハイエンドプロセッサの製造にも使えるレベル」だからって
「十分ハイエンドプロセッサ用トランジスタを製造できる」なんて気安く言ってほしくないな
「装置買ってくればいっちょ上がり」ってのは取り消すよ
でも、「工場設備自体わハイエンドプロセッサの製造にも使えるレベル」だからって
「十分ハイエンドプロセッサ用トランジスタを製造できる」なんて気安く言ってほしくないな
ハイエンドでなくとも45ｎを作れない
自称ハイエンド・メーカーの落ちぶれた末裔が
必死のスレはここですか
自称ハイエンド・メーカーの落ちぶれた末裔が
必死のスレはここですか
独力開発を諦めたGKさんじゃねーの？
IBM勢の惨めな事ｗ
>>608のパート2が掲載されているす。
http://www.edn.com/article/CA6453097.html
今回わ主としてファウンダリや設計サービスビジネスについて語っているす。
あと余談的にCELLの応用について触れているすね。
--------------------
Q: Do you foresee the alternative energy market as an opportunity, as well?
Reeves: We’re looking at how the Cell processor can improve the efficiencies of energy
distribution and management.
--------------------
http://www.edn.com/article/CA6453097.html
今回わ主としてファウンダリや設計サービスビジネスについて語っているす。
あと余談的にCELLの応用について触れているすね。
--------------------
Q: Do you foresee the alternative energy market as an opportunity, as well?
Reeves: We’re looking at how the Cell processor can improve the efficiencies of energy
distribution and management.
--------------------
POWER6 Macの話はまだですか。
Intelの方がいい仕事してるのにPOWERに戻る意味ないじゃん
POWER6は性能はダントツだよな。
PowerBook用の省電力PPCが出来ればPPCに戻るんじゃないか。と非現実的な話。
アップルはたしかにPCメーカーとしてはシェア大きいほうだけど、PowerPCの売り上げからみたらたいしたことないので
作ってもらえない
作ってもらえない
出来ればって、単純な話、IBMには出来ないんじゃないの
Intelの45nmプロセスに勝るようなCPUは
だいたい970FXとかで開発失敗したのが、アップル撤退の原因じゃないか
Intelの45nmプロセスに勝るようなCPUは
だいたい970FXとかで開発失敗したのが、アップル撤退の原因じゃないか
>>646
お値段もダントツらしいよ
お値段もダントツらしいよ
メモリやI/Oのバンド幅増やしすぎで自爆しました
nVidiaが株主総会で「プロセッサにわ参入しない」と語ったとのことす。
http://www.theinquirer.net/default.aspx?article=40521
本業に専心するのわ、悪いことじゃ無いと思うす。
http://www.theinquirer.net/default.aspx?article=40521
本業に専心するのわ、悪いことじゃ無いと思うす。
そらCPUやっても勝ち目ないしな
MediaGXという略
Intelその他の汎用プロセッサ屋が莫大な金を費やし
長年積み上げてものをいったいなんだと思っているのか
ヘタに突っ込むと大火傷を負う
長年積み上げてものをいったいなんだと思っているのか
ヘタに突っ込むと大火傷を負う
ファブレス企業がCPUに参入してもな…
Transmeta、がーんばっ
Transmeta、がーんばっ
658 ：MACオタ＞654 さん：2007/06/23(土) 20:52:37 ID:P6ZL+h52
>>654
-------------
しかしやってたら商売広がるだろ。
-------------
SOCで勝負するなら、プロセッサわIPとして買ってくれば良いす。
そういえば、先ごろ中国企業もIBMからPowerPC4xxのライセンス買ってたす。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=199906176
-------------
しかしやってたら商売広がるだろ。
-------------
SOCで勝負するなら、プロセッサわIPとして買ってくれば良いす。
そういえば、先ごろ中国企業もIBMからPowerPC4xxのライセンス買ってたす。
http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=199906176
竜芯はもろパクリだっけ
モドキだ。
ﾊｹﾞが
ﾊｹﾞが
刻印削ってリマークじゃなかったっけか。
刻印削ってリマークは漢芯
龍芯はMIPSもどき（今はライセンスとってMIPS互換にしてる）
龍芯はMIPSもどき（今はライセンスとってMIPS互換にしてる）
44th Design Automation Conference - プロセッサは1,000コアへと向かう
http://journal.mycom.co.jp/articles/2007/06/25/DAC1/index.html
ポラックの法則vsアムダールの法則ってところか
http://journal.mycom.co.jp/articles/2007/06/25/DAC1/index.html
ポラックの法則vsアムダールの法則ってところか
タスクマネージャが大変なことになりますなぁ
> トランジスタ数は・・・2015年には1,000億個を突破する
って、原子の大きさとバランス取れてる？ ＞ 計算できる人
って、原子の大きさとバランス取れてる？ ＞ 計算できる人
集積度だけでしか進歩の指標が語れないﾔｼには言わしておけばいい。
その頃奴らは引退済み、へたすりゃ棺桶の中。
昔ふかした言の葉の責任なんてどこ吹く風の現世利益だろ。
その頃奴らは引退済み、へたすりゃ棺桶の中。
昔ふかした言の葉の責任なんてどこ吹く風の現世利益だろ。
Hot Chips 19のプログラムが掲載されているす。
初日 http://www.hotchips.org/hc19/program/conference_day_one.htm
二日目 http://www.hotchips.org/hc19/program/conference_day_two.htm
初日のPOWER6関連のセッション、GPU/大規模マルチコアのセッション。
二日目のPCのモバイル技術のセッションあたりが、このスレッドの対象すかね。。。
初日 http://www.hotchips.org/hc19/program/conference_day_one.htm
二日目 http://www.hotchips.org/hc19/program/conference_day_two.htm
初日のPOWER6関連のセッション、GPU/大規模マルチコアのセッション。
二日目のPCのモバイル技術のセッションあたりが、このスレッドの対象すかね。。。
単純計算でシリコン系原子が0.2nm間隔で詰め込んであるとして
10mm^2には、(5*10^7)^2で25*10^14個入る（縦方向無視）
2500兆個/1500億トランジスタだとぼちぼちやばそうだね。
10mm^2には、(5*10^7)^2で25*10^14個入る（縦方向無視）
2500兆個/1500億トランジスタだとぼちぼちやばそうだね。
Blue Gene/Pのプレスリリースす。
http://www-03.ibm.com/press/us/en/pressrelease/21791.wss
---------------------
Four IBM (850 MHz) PowerPC 450 processors are integrated on a single Blue Gene/P
chip. Each chip is capable of 13.6 billion operations per second.
---------------------
・PPC450: Quad 850MHz PPC440 core with "Double Hummer" FP-APU
・1 petaflops at 294,912-processor
・up to 884,736-processor
・optical rack-to-rack interconnect
http://www-03.ibm.com/press/us/en/pressrelease/21791.wss
---------------------
Four IBM (850 MHz) PowerPC 450 processors are integrated on a single Blue Gene/P
chip. Each chip is capable of 13.6 billion operations per second.
---------------------
・PPC450: Quad 850MHz PPC440 core with "Double Hummer" FP-APU
・1 petaflops at 294,912-processor
・up to 884,736-processor
・optical rack-to-rack interconnect
とりあえず884,736-processorの最大構成で2-PetaFlopsわ超えるす。同じPPC44xベースの
コアが90nmバルクCMOSで2GHzを超えることが可能なことも証明されているすから(>>392参照)、
Blue Geneわ、このままの設計でも数年以内に5-PetaFlopsを超えるロードマップわ現実的す。
コアが90nmバルクCMOSで2GHzを超えることが可能なことも証明されているすから(>>392参照)、
Blue Geneわ、このままの設計でも数年以内に5-PetaFlopsを超えるロードマップわ現実的す。
サン、「Constellation System」を発表--スパコン格付の首位も視野に
http://japan.cnet.com/news/ent/story/0,2000056022,20351637,00.htm
http://japan.cnet.com/news/ent/story/0,2000056022,20351637,00.htm
米大学がFPGAで「デスクトップ・スーパーコンピュータ」を試作
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134780/
エロい人解説ぷりーず
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134780/
エロい人解説ぷりーず
組み込み向けの32ビットMIPS系コアで初めてスーパースカラ方式を導入，74Kコアの開発担当者に聞く
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134801/
まだまだARMには負けてないぜ！って感じ
それにしても見出しながっ！
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134801/
まだまだARMには負けてないぜ！って感じ
それにしても見出しながっ！
ファットツリーか
Blue Geneってなんだっけ？
Blue Geneってなんだっけ？
>>672
TACCが10月15日までにAdvanced Micro Devices（AMD）から十分な数の「Barcelona」チップを調達できれば、
さらにSunは、AMDの出方を待つ必要がある。
同システムが次のトップ500ランキングを制することができるかどうかは、
2007年第3四半期に発売予定のBarcelonaが調達できるかどうかにかかっている。
Bechtolsheim氏は「すべてはAMD次第だ」と語った。
遅れそうだから相当プレッシャーかけてんだろな・・・
TACCが10月15日までにAdvanced Micro Devices（AMD）から十分な数の「Barcelona」チップを調達できれば、
さらにSunは、AMDの出方を待つ必要がある。
同システムが次のトップ500ランキングを制することができるかどうかは、
2007年第3四半期に発売予定のBarcelonaが調達できるかどうかにかかっている。
Bechtolsheim氏は「すべてはAMD次第だ」と語った。
遅れそうだから相当プレッシャーかけてんだろな・・・
プレッシャー掛けたところで出ないもんは出ないだろ
Sun，ペタフロップスを実現可能なSolaris機を披露へ
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134833/
当初のピーク性能は105TFLOPSだが，2007年中にピーク性能を
421TFLOPSに引き上げる計画である。
IBM社の次世代BlueGene，米Argonne研が導入へ
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134832/
今回のBlue Gene/Pの演算性能は114TFLOPS。
2007年秋には3万2768個のプロセサから成るシステムになる。
各プロセサは，4個のCPUコアを1チップ上に集積した，いわゆる
クアッド・コアである。
今年は誰もペタには届きそうにないな。
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134833/
当初のピーク性能は105TFLOPSだが，2007年中にピーク性能を
421TFLOPSに引き上げる計画である。
IBM社の次世代BlueGene，米Argonne研が導入へ
http://techon.nikkeibp.co.jp/article/NEWS/20070626/134832/
今回のBlue Gene/Pの演算性能は114TFLOPS。
2007年秋には3万2768個のプロセサから成るシステムになる。
各プロセサは，4個のCPUコアを1チップ上に集積した，いわゆる
クアッド・コアである。
今年は誰もペタには届きそうにないな。
積和演算機の数だけならちょろいはずなのにね
あとはどうでもいいんだから
あとはどうでもいいんだから
IBM、最大3Peta FLOPSの世界最速スパコン
「Blue Gene/P」
http://pc.watch.impress.co.jp/docs/2007/0627/ibm.htm
インテル、vProとItanium 2のロードマップを解説
http://pc.watch.impress.co.jp/docs/2007/0627/intel.htm
スーパーコンピュータTop500、IBMが依然トップ。日本勢はトップ10圏外に
http://www.itmedia.co.jp/news/articles/0706/27/news099.html
「Blue Gene/P」
http://pc.watch.impress.co.jp/docs/2007/0627/ibm.htm
インテル、vProとItanium 2のロードマップを解説
http://pc.watch.impress.co.jp/docs/2007/0627/intel.htm
スーパーコンピュータTop500、IBMが依然トップ。日本勢はトップ10圏外に
http://www.itmedia.co.jp/news/articles/0706/27/news099.html
>>675
3次元トーラス
3次元トーラス
>>679
あとはお金の問題じゃね？
あとはお金の問題じゃね？
いくら金かけたってまともなもの造る能力ないくせに
金が足りないせいにしやがって言い訳三昧
ノータリンどもが
金が足りないせいにしやがって言い訳三昧
ノータリンどもが
スパコンに掛かる金って、開発費よりも部品代だろ。
金に糸目を付けず、贅沢なネットワーク構成にすれば、それなりに性能出るだろ。
金に糸目を付けず、贅沢なネットワーク構成にすれば、それなりに性能出るだろ。
使われるチップの開発コストに比べれば、製造原価なんて微々たるもんだよ
スパコン専用プロセッサより汎用CPUを使うほうが多いと思うんだが、
「使われるチップの開発コスト」って、ネットワークスイッチのこと？
「使われるチップの開発コスト」って、ネットワークスイッチのこと？
BG/LとBG/Pの比較表す。
http://www-03.ibm.com/servers/deepcomputing/bluegene/bgcomparison.html
ドラフト版RedBookにわ、新たに加えられたSMPモードについての解説もあるす。
http://www.redbooks.ibm.com/redpieces/pdfs/redp4247.pdf
----------------------
First is Symmetric Multi-Processing (SMP) mode in which CPU 0 (MPI
rank 0) runs the program’s main process. (Figure 2-3) The program can spawn up to 3
additional threads on the remaining processors.
----------------------
http://www-03.ibm.com/servers/deepcomputing/bluegene/bgcomparison.html
ドラフト版RedBookにわ、新たに加えられたSMPモードについての解説もあるす。
http://www.redbooks.ibm.com/redpieces/pdfs/redp4247.pdf
----------------------
First is Symmetric Multi-Processing (SMP) mode in which CPU 0 (MPI
rank 0) runs the program’s main process. (Figure 2-3) The program can spawn up to 3
additional threads on the remaining processors.
----------------------
>>683
ほんと聞伝くんは読解力ないんだから
ほんと聞伝くんは読解力ないんだから
牧野先生の京速計算機へのコメントが来てるす。
http://grape.mtk.nao.ac.jp/~makino/articles/future_sc/note051.html#rdocsect56
5年前の基準で
--------------------
メモリバンド幅が性能を決めるアプリケーションでも P4 のほうが ES の
4倍価格性能比が良い
--------------------
だそうす。現状は更に。。。
http://grape.mtk.nao.ac.jp/~makino/articles/future_sc/note051.html#rdocsect56
5年前の基準で
--------------------
メモリバンド幅が性能を決めるアプリケーションでも P4 のほうが ES の
4倍価格性能比が良い
--------------------
だそうす。現状は更に。。。
【レポート】44th Design Automation Conference - Synthetic Biologyは新技術の夜明けとなるか
http://journal.mycom.co.jp/articles/2007/06/28/dac1/index.html
http://journal.mycom.co.jp/articles/2007/06/28/dac1/index.html
だから、LarrabeeをアクセラレータにしてXeonでTSUBAMEみたいなクラスタ組めばいいって
言ってんじゃんよお
言ってんじゃんよお
つーか、NehalemとLarrabeeの混成はサポートしてるって。
ソケット互換かは知らん。
4～8コア＋32コアの変則デュアルソケットは面白そうだな
ソケット互換かは知らん。
4～8コア＋32コアの変則デュアルソケットは面白そうだな
LarrabeeはPCI Expressボードで提供されるんだからソケット互換もクソもない
あれ？CSIでダイレクトにリンクする構想って消えた？
695 ：Socket774：2007/06/29(金) 00:45:51 ID:SfPK+Qsm
>>696
ほお
ほお
698 ：Socket774：2007/06/29(金) 01:16:09 ID:SfPK+Qsm
>>689
＞メモリバンド幅が性能を決めるアプリケーションでも P4 のほうが ES の
＞4倍価格性能比が良い
Pen4からXeon SMPにすることで数倍価格性能比を悪化できる
ことを5年前に何割の人がきづいてたかな？
HPC→ハイエンド→Xeon dualみたいな短絡で
屑をつかまされた人もいるはず。
帯域のスケールしないSMPはHPCでは役に立たないということ。
価格あたりのメモリ帯域を最大にしようという製品展開が
少なくともHPC用には存在しなかったというのも問題じゃ。
＞メモリバンド幅が性能を決めるアプリケーションでも P4 のほうが ES の
＞4倍価格性能比が良い
Pen4からXeon SMPにすることで数倍価格性能比を悪化できる
ことを5年前に何割の人がきづいてたかな？
HPC→ハイエンド→Xeon dualみたいな短絡で
屑をつかまされた人もいるはず。
帯域のスケールしないSMPはHPCでは役に立たないということ。
価格あたりのメモリ帯域を最大にしようという製品展開が
少なくともHPC用には存在しなかったというのも問題じゃ。
何でこんなもんが「ほう」なの
帯域で言ったならOpteronもドングリの背比べ
中の方はひたすら遊んでる
中の方はひたすら遊んでる
キャッシュ頼りのアーキテクチャに
単にメモリバンド増やしたって
実行転送レートは意外と上がらず
中もメモリもぎくしゃくスカスカ
分かっている人以外と少ない
単にメモリバンド増やしたって
実行転送レートは意外と上がらず
中もメモリもぎくしゃくスカスカ
分かっている人以外と少ない
Larrabeeも登場は2010年になるかもという話まであるしなあ。
さすがにそこまで時間があればボードでもソケットでもリリース出来るかもね。
もっとも2010年なんて情報はあまり信じてないのだが。
ところでCSIとGeneseoってもしかして似てる？
HyperTransportとHTXみたいな関係を想像してしまった。
そこら辺の情報ってあるかな。
さすがにそこまで時間があればボードでもソケットでもリリース出来るかもね。
もっとも2010年なんて情報はあまり信じてないのだが。
ところでCSIとGeneseoってもしかして似てる？
HyperTransportとHTXみたいな関係を想像してしまった。
そこら辺の情報ってあるかな。
日立のスパコン「SR11000モデルJ2」、TOP500で国産スカラー型の首位に
http://japan.cnet.com/news/ent/story/0,2000056022,20351868,00.htm
Freescale、ARM9コアのマルチメディアプロセッサ「i.MX27」の量産を開始
http://journal.mycom.co.jp/news/2007/06/29/052/index.html
http://japan.cnet.com/news/ent/story/0,2000056022,20351868,00.htm
Freescale、ARM9コアのマルチメディアプロセッサ「i.MX27」の量産を開始
http://journal.mycom.co.jp/news/2007/06/29/052/index.html
J2って…
プレスに何渡した
プレスに何渡した
707 ：MACオタ＞704 さん：2007/06/30(土) 00:12:44 ID:SDr9HmSf
>>704
でもSR11000 Model JのプロセッサわIBMのPOWER5す。
http://www.hitachi.co.jp/Prod/comp/hpc/SR/11k_j1feature.html
でもSR11000 Model JのプロセッサわIBMのPOWER5す。
http://www.hitachi.co.jp/Prod/comp/hpc/SR/11k_j1feature.html
http://www.hitachi.co.jp/New/cnews/month/2007/06/0628.html
> 「SR11000 モデルJ2」は、「SR11000モデルK2」(2006年9月発表)と同等性能のものです。
とあるので、J2はおそらくPOWER5+なのであろう
> 「SR11000 モデルJ2」は、「SR11000モデルK2」(2006年9月発表)と同等性能のものです。
とあるので、J2はおそらくPOWER5+なのであろう
709 ：MACオタ＞708 さん：2007/06/30(土) 00:31:21 ID:SDr9HmSf
>>708
こちらの資料だと、ノード数が増えただけとのことす。
http://www.cc.u-tokyo.ac.jp/service/system_info/all/2007_change_systems.html
こちらの資料だと、ノード数が増えただけとのことす。
http://www.cc.u-tokyo.ac.jp/service/system_info/all/2007_change_systems.html
Jに戻して紛らわしｽ
http://www.cc.u-tokyo.ac.jp/service/system_info/change_systems/index.html
> 2006年11月末にSR11000のCPUクロックを1.9GHzから2.3GHzへ変更しました。
とあるので、ノード数を増やす前にCPUは既に変更されていたと思われる
CPUだけが変更されているため、K2ではなくJ2と呼んでいるのではないか
> 2006年11月末にSR11000のCPUクロックを1.9GHzから2.3GHzへ変更しました。
とあるので、ノード数を増やす前にCPUは既に変更されていたと思われる
CPUだけが変更されているため、K2ではなくJ2と呼んでいるのではないか
ﾁｬｳﾁｬｳ犬
ちがうんだ
714 ：MACオタ＞711 さん：2007/06/30(土) 15:03:46 ID:SDr9HmSf
>>711
確かに2.3GHzだとPOWER5+す。日立もサービス良いすね(笑)。
確かに2.3GHzだとPOWER5+す。日立もサービス良いすね(笑)。
Ｘｓｃａｌｅとかを４5ｗとか65ｗで走らせたら凄そうな気がするな
パイプラインを段とかにしてＯｏＯ強化してキャシュも増やす
ｘ86より2.3割くらいマシでもコストとソフト資産で逆転されるかｏｒｚ
パイプラインを段とかにしてＯｏＯ強化してキャシュも増やす
ｘ86より2.3割くらいマシでもコストとソフト資産で逆転されるかｏｒｚ
12段くらいね ｏｒｚ
半角使え
半角とは?
ふと、何故 半角/全角と呼ぶのか疑問に思ってググってみたが分からなかった。
何故「角」を使うのだろうか？
何故「角」を使うのだろうか？
>>718
Xscale等英字は1バイト文字を使え、って言いたいのでしょう。
>>719
かく 【角】（名・形動）
(1) 四角。方形。また、四角なさま。
で、縦横同じ大きさ(正方形)の活字が全角、その半分が半角、ってだけでしょう。
Xscale等英字は1バイト文字を使え、って言いたいのでしょう。
>>719
かく 【角】（名・形動）
(1) 四角。方形。また、四角なさま。
で、縦横同じ大きさ(正方形)の活字が全角、その半分が半角、ってだけでしょう。
ここは子供電話相談室じゃﾈｰｿﾞ、ゆとり共ﾒ。
ttp://e-words.jp/w/E58D8AE8A792E69687E5AD97.html
ttp://www.mojifont.com/hankaku.html
ttp://ke-sci.kj.yamagata-u.ac.jp/comp/%E3%83%95%E3%82%A9%E3%83%B3%E3%83%88to.doc
ttp://www.nakanihon.co.jp/gijyutsu/Shimada/bunsyo/FTypeset/ChapF02.htm
ttp://e-words.jp/w/E58D8AE8A792E69687E5AD97.html
ttp://www.mojifont.com/hankaku.html
ttp://ke-sci.kj.yamagata-u.ac.jp/comp/%E3%83%95%E3%82%A9%E3%83%B3%E3%83%88to.doc
ttp://www.nakanihon.co.jp/gijyutsu/Shimada/bunsyo/FTypeset/ChapF02.htm
ヘ_ヘ
ミ ・ ・ ミ
（ ° ）～
ミ ・ ・ ミ
（ ° ）～
voidさんはそんなこと言わない
ねこみみです。
ということにしたいのですね:)
NECエレ，１チップ・ケータイSoC「M2」を発表し，低電力化技術を披露
http://techon.nikkeibp.co.jp/article/NEWS/20070704/135371/
量子コンピュータに向け，JSTとNTTが超電導で原子を捕捉
http://techon.nikkeibp.co.jp/article/NEWS/20070703/135272/
http://techon.nikkeibp.co.jp/article/NEWS/20070704/135371/
量子コンピュータに向け，JSTとNTTが超電導で原子を捕捉
http://techon.nikkeibp.co.jp/article/NEWS/20070703/135272/
>>715
シンクライアントは最近、それなりに伸びてきているけどね…まだまだまだまだ
シンクライアントは最近、それなりに伸びてきているけどね…まだまだまだまだ
>>728
どっちのニュースに対して言ってんだよ
どっちのニュースに対して言ってんだよ
10年～数年遅れでスカラー・スパコンの後追いしてる感が拭えなくて
さすれば、将来は見えてしまうわな
さすれば、将来は見えてしまうわな
動作周波数を上げることだけで処理性能を高めることができなくなった
プロセッサの動作周波数を上げると、それに比例して消費電流が増加する
半導体製造プロセスの微細化が進み、1つのチップ上に膨大な数のトランジスタを集積できるようになった
複数のプロセッサコアを1つのチップに組み込むことを可能にした
(というか他に手が無くなった)
クロック周波数を抑えて消費電力を削減しつつ、プロセッコアサの数を増やすことでパフォーマンスを向上させる手法がトレンドとなった。
これが、マルチコアプロセッサが主流となった理由
（アイデアが無くなった）
マルチコアプロセッサにおけるキャッシュメモリーの在り方だ
●階層メモリー構造
_, ._
（ ﾟ Дﾟ） 脳味噌あるのかよ
プロセッサの動作周波数を上げると、それに比例して消費電流が増加する
半導体製造プロセスの微細化が進み、1つのチップ上に膨大な数のトランジスタを集積できるようになった
複数のプロセッサコアを1つのチップに組み込むことを可能にした
(というか他に手が無くなった)
クロック周波数を抑えて消費電力を削減しつつ、プロセッコアサの数を増やすことでパフォーマンスを向上させる手法がトレンドとなった。
これが、マルチコアプロセッサが主流となった理由
（アイデアが無くなった）
マルチコアプロセッサにおけるキャッシュメモリーの在り方だ
●階層メモリー構造
_, ._
（ ﾟ Дﾟ） 脳味噌あるのかよ
>(というか他に手が無くなった)
>（アイデアが無くなった）
ha!
>（アイデアが無くなった）
ha!
「遠くは高い」は物理法則から導かれる原則だからなぁ。同じような道を進まざるをえないんジャマイカ。
まあ、将来は見えているよな…
まあ、将来は見えているよな…
ha!じゃﾈｰよ
ノータリンのハゲが
ノータリンのハゲが
マリリンモンロ～、の～たり～ん、の～たり～ん、の～たり～んw
ごめん、何が面白いのかわからない
ノータリンなんて死語だろ、とかそういう話？
ノータリンなんて死語だろ、とかそういう話？
70年代、80年代、90年代
さんざんやって来てるのに、また悪あがきをするという・・・・
さんざんやって来てるのに、また悪あがきをするという・・・・
野坂昭如かよ
おまえいくつやねん
おまえいくつやねん
おじいちゃんきちゃった？
>>731
将来はどうなるんですか？
将来はどうなるんですか？
なんだおじいちゃんじゃないのか
かみさんいるの～？
僕いないの～！ところでかみさんよくイクんだって？ちょんちょん！
僕いないの～！ところでかみさんよくイクんだって？ちょんちょん！
ところであんた写真好き？ちょろちょろぱっぱのさ！ニタニタじんじんで！
や～ったらしいんだから！すけべえが！
そんなの見て「お～！」なんでしょ？「お～！」なんだろ！この～！
・・・古すぎてわからんか・・・・
や～ったらしいんだから！すけべえが！
そんなの見て「お～！」なんでしょ？「お～！」なんだろ！この～！
・・・古すぎてわからんか・・・・
いらないからそういうの
>>747
> ピーク性能に対する実効性能が高いことは良いことであるという考えは誤解。
ややこしい言い回しだが、ユーザー/ベンダー双方が幸せなのは、実効
性能に対してコストが安い事で、更に電力比、設置面積比ってのも派生
事項でつな。そういう観点で話を詰めないと。
少なくても、実効「効率」なんてのはなんの意味も無い。
> ピーク性能に対する実効性能が高いことは良いことであるという考えは誤解。
ややこしい言い回しだが、ユーザー/ベンダー双方が幸せなのは、実効
性能に対してコストが安い事で、更に電力比、設置面積比ってのも派生
事項でつな。そういう観点で話を詰めないと。
少なくても、実効「効率」なんてのはなんの意味も無い。
命題：「ピーク性能に対する実効性能が高いことは良いことであるという考えは誤解。」
回りくどいこの命題の対偶は…
何となく気持ちは分かる気もするが(例えば、どんなに効率が悪くたって
ピークで世界一ならば、それは一つの世界一だ、等々)、
どんなに論理的でも前提が間違っていると非合理的な結論に必ず陥るものなんだよな…
いわゆる、末期症状。
回りくどいこの命題の対偶は…
何となく気持ちは分かる気もするが(例えば、どんなに効率が悪くたって
ピークで世界一ならば、それは一つの世界一だ、等々)、
どんなに論理的でも前提が間違っていると非合理的な結論に必ず陥るものなんだよな…
いわゆる、末期症状。
そんな>>748に、つ BG
ピークを高めれば効率が悪くても実効性性能は高いはずだ。
今は、ひたすらこの路線だもんね、ｹｹｹ
今は、ひたすらこの路線だもんね、ｹｹｹ
流体屋の戯言に付き合ってたら国が滅ぶということだ
え？仮にピーク100TFで実行性能30TFと、ピーク500TFで実効30TFの
マシンが有り、前者は後者の3倍の値段で電気も3倍喰うよといったら、
前者を買うわけ？紙幣印刷機でも持っているとか？
マシンが有り、前者は後者の3倍の値段で電気も3倍喰うよといったら、
前者を買うわけ？紙幣印刷機でも持っているとか？
>>754
税金だから。
税金だから。
>>756
高い装置買いましょうってか？
高い装置買いましょうってか？
冗談さておき、代弁する訳じゃないが
効率半減しても、ピーク３倍だから。
とうか、そういう論理展開だろ。
値段下げるためにコモデティー部品使って
OSLで固めてエンジニアは派遣をこき使い…という具合に。
そしてクソみたいなマシンがはびこると。
効率半減しても、ピーク３倍だから。
とうか、そういう論理展開だろ。
値段下げるためにコモデティー部品使って
OSLで固めてエンジニアは派遣をこき使い…という具合に。
そしてクソみたいなマシンがはびこると。
>>758
クソかどうかはユーザーが決めることだろ。
クソかどうかはユーザーが決めることだろ。
>>759
使う前に気づくべきだよ。
使う前に気づくべきだよ。
それって本当にコンピューターアーキテクチャが(の)問題なの? (ｗ
アーキテクチャに金払う訳じゃない
>>762
そう、性能にだね。
そう、性能にだね。
>>765
ですね。
ですね。
日本人メジャーと騒いでいても
4割打者がでてこないのと同じです
4割打者がでてこないのと同じです
いや、アーキテクチャは過程または手段的な位置付けか。
まともな事業運営が出来ない -> 変なアーキテクチャを作る -> 売れない -> 金がない -> endlessloop
まともな事業運営が出来ない -> 変なアーキテクチャを作る -> 売れない -> 金がない -> endlessloop
＞ID:jikMY4bN
そろそろオナニー終わらせろ
そろそろオナニー終わらせろ
何おこってんの？吟線に触れたか。
なんか、効率の話からずいぶん変わってるけど。
オナニーとか琴線とか気持ちよさそうな言葉を並べないでくれたまえ
７／９追記とか書いてあるよ……素人ごときにマジになんなよ。
たるさんだってせいぜい「ちょっと詳しい素人」なんだし。
たるさんだってせいぜい「ちょっと詳しい素人」なんだし。
牧野必死だな。嫌な性格○出し・・・
東大はプライドだけは超一流だなｗ
東大はプライドだけは超一流だなｗ
これはいいマッチポンプですね
>>776
ベートーベンは偏屈な性格丸出しと言っても世間の評価は変わりませんよ
ベートーベンは偏屈な性格丸出しと言っても世間の評価は変わりませんよ
牧野の評価>>769
はっきり言ってはかわいそうだけど
天文台だから
天文台だから
>>778
ベートーベンに失礼だぞ
ベートーベンに失礼だぞ
でもまあ笑いを提供してくれる
実績も超一流です
May the Force be with you.
天文学という狭い分野でね。
どうだろう、Ｗさんとかどう思う？
ってシンパか本人のご降臨？
ならば、やるべことほかにあるでしょうに
ってシンパか本人のご降臨？
ならば、やるべことほかにあるでしょうに
牧野氏のやりたいシミュレーションにはベクトル機の意味がないって事だろ
粒子法による流体解析の世界初ソリューションを実現
日本SGI とプロメテックが粒子法流体解析ソフトウェアを共同開発
従来の格子法による流体解析の限界を打破する「FLUIDSISTA」を発表
http://www.sgi.co.jp/newsroom/press_releases/2006/nov/fluid.html
日本SGI とプロメテックが粒子法流体解析ソフトウェアを共同開発
従来の格子法による流体解析の限界を打破する「FLUIDSISTA」を発表
http://www.sgi.co.jp/newsroom/press_releases/2006/nov/fluid.html
particlteっておい、
燃料満腹ぎみっす
語るに疲れた
燃料満腹ぎみっす
語るに疲れた
大人の牧野と子供のtaru
>>788
牧野の名誉のため念のため
９０年代初め、GRAPEに傾倒する前の牧野は
今ではベクトル機を使うこと自体お金の無駄といわれるような
低B/FのN体計算のベクトル化に精を出してました。
ちょい昔の論文を漁ってみると、この計算はベクトル化
できるかどうか、とか執拗に議論してます。
牧野の名誉のため念のため
９０年代初め、GRAPEに傾倒する前の牧野は
今ではベクトル機を使うこと自体お金の無駄といわれるような
低B/FのN体計算のベクトル化に精を出してました。
ちょい昔の論文を漁ってみると、この計算はベクトル化
できるかどうか、とか執拗に議論してます。
低B/Fをベクトル化する意義って…
90年代初めなら他の選択肢の方が(ry。
ベクトル化出来るかどうかは、不明依存を動的には依存無しにするため
カラーリングでHプレーンを構成できるか等々、それ程難しくないんだよね。
学生レベルかな。
課金を払えるか立場かどうか、ただそれだけの差。そういう研究はobsolate。
90年代初めなら他の選択肢の方が(ry。
ベクトル化出来るかどうかは、不明依存を動的には依存無しにするため
カラーリングでHプレーンを構成できるか等々、それ程難しくないんだよね。
学生レベルかな。
課金を払えるか立場かどうか、ただそれだけの差。そういう研究はobsolate。
ﾊﾊﾝ、それで、
実効性能が高いことは良いことであるという考えは誤解
みたいな考えに取り付かれたんだ。ｶﾞｯﾃﾝ。
実効性能が高いことは良いことであるという考えは誤解
みたいな考えに取り付かれたんだ。ｶﾞｯﾃﾝ。
ガッテンて
>>794
前抜かすなよｗ
”ピーク性能に対する”実効性能が高いことは良いことであるという考えは誤解
しかしマキーノたんもまわりくどい言い方するからー
ストレートに「効率最優先が行き過ぎることには疑問がある」とでも言えばいいのにねｗ
前抜かすなよｗ
”ピーク性能に対する”実効性能が高いことは良いことであるという考えは誤解
しかしマキーノたんもまわりくどい言い方するからー
ストレートに「効率最優先が行き過ぎることには疑問がある」とでも言えばいいのにねｗ
効率優先なんて、コモデティーの商売上手の前にすでに破綻してるがな
yblogの人、もっともらしい文章を書く能力はすごい
でもそれだけ
でもそれだけ
うは、結論出ちゃいました
802 ：MACオタ＞800 さん：2007/07/12(木) 00:37:15 ID:w84d4fFk
>>800
---------------
yblogの人、もっともらしい文章を書く能力はすごい
---------------
役人のヒトとかって、こういう評価で物事を考えていそうす。
なんでもかんでもダイサイズで換算して考える後藤氏あたりも同種すけど(笑)
---------------
yblogの人、もっともらしい文章を書く能力はすごい
---------------
役人のヒトとかって、こういう評価で物事を考えていそうす。
なんでもかんでもダイサイズで換算して考える後藤氏あたりも同種すけど(笑)
研究を冒涜して地に落としめているのは研究者自身かもな。
夢がない。理系離れするわけだ。
夢がない。理系離れするわけだ。
Top500とか下らないからもう止めたらどうかと思うのは俺だけだろうか
Crayの取り巻きコンサルから始まって、スパコン事業周辺は
胡散臭いヤクザまがいや総会屋モドキの取り巻きばかりの
ドロドロ利権構造だったからな。もういいよ。
Intel、ＭＳやアップルがメインフレーマーに一泡吹かせたときには
内心溜飲が下った。あれななぜだったのだろう。
コンピューターが人に自由を与える可能性を信じたかったのかもしれない。
以上チラ裏
胡散臭いヤクザまがいや総会屋モドキの取り巻きばかりの
ドロドロ利権構造だったからな。もういいよ。
Intel、ＭＳやアップルがメインフレーマーに一泡吹かせたときには
内心溜飲が下った。あれななぜだったのだろう。
コンピューターが人に自由を与える可能性を信じたかったのかもしれない。
以上チラ裏
また全否定の人キチャッタ
P6は残念だったけどP5+とかは誉めてきたつもりだけどな…
キャッシュに乗ればの話だが。まいいや
キャッシュに乗ればの話だが。まいいや
Pentium MMXの話？
10年前の技術としては最良のアーキテクチャだったな
10年前の技術としては最良のアーキテクチャだったな
イイ子だからあなたはオシッコして寝なさい
そーいや実効性能落としてピークを引き上げたゲーム機用CPUがあったな。
Top500は馬鹿度を競い合う場としか。
ttp://grape.mtk.nao.ac.jp/~makino/articles/future_sc/note051.html#rdocsect56
ttp://www.geocities.jp/andosprocinfo/wadai07/20070616.htm
読むと二人ともあれこれ想像して蚊帳の外の人なのだなと
ttp://www.geocities.jp/andosprocinfo/wadai07/20070616.htm
読むと二人ともあれこれ想像して蚊帳の外の人なのだなと
スパコン競争の意味があったのは90年代初頭まで
>>807
ずいぶんとピュアな人なんだね
ずいぶんとピュアな人なんだね
ピュアというか潔癖
スパコンは技術的な話で無くなると盛り上がるな。
中二病のまま、おっさんになっちゃった人。みたいな？
「物量でピーク性能が決まりアーキテクチャで効率が決まる」
なら面白いんだけど、実際は
「物量でメモリバンドが決まりアーキテクチャでピーク性能を決める」
効率とは単なるその比率というつまらなさ。
なら面白いんだけど、実際は
「物量でメモリバンドが決まりアーキテクチャでピーク性能を決める」
効率とは単なるその比率というつまらなさ。
第24回NEC・HPC研究会のご案内
http://www.nec.co.jp/semi/hpc08072007/
SS研 HPCフォーラム2007プログラム
http://www.ssken.gr.jp/bun/sci/program2007-1.html
さあ、はりきって全否定いってみよう！
http://www.nec.co.jp/semi/hpc08072007/
SS研 HPCフォーラム2007プログラム
http://www.ssken.gr.jp/bun/sci/program2007-1.html
さあ、はりきって全否定いってみよう！
('A`)
>>824
>>821 のカキコはベクトルについて書いてないようにみえる。
RISC + キャッシュ + メモリバンド の構成について書いているんじゃないかな。
ところで、実用的でかつ程度複雑なソフトを使っているなら
疑似ベクトルに幻想は持たない方が吉
>>821 のカキコはベクトルについて書いてないようにみえる。
RISC + キャッシュ + メモリバンド の構成について書いているんじゃないかな。
ところで、実用的でかつ程度複雑なソフトを使っているなら
疑似ベクトルに幻想は持たない方が吉
829 ：Socket774：2007/07/13(金) 17:36:03 ID:COHllPW6
>>811
使いこなした結果が出始めている今、ネガキャンは控えた方が吉
使いこなした結果が出始めている今、ネガキャンは控えた方が吉
>>829
使いこなした結果って何？
使いこなした結果って何？
PS2?
件のゲーム機に面白いゲームが出て来たってんでないの。
>>831
3だろ
3だろ
使いこなそうとした結果がコレ
ｽｸｴﾆとｺﾅﾐ、PS3ｿﾌﾄ開発を凍結 他の大手も任天堂に
http://ex23.2ch.net/test/read.cgi/ghard/1183358634/
スクエニ「今年度はPS3にソフト出さないよ（笑）」
http://ex23.2ch.net/test/read.cgi/ghard/1182759733/
サード「PS3向けソフトを途中からWii向けに変えた」
http://ex23.2ch.net/test/read.cgi/ghard/1181337992/
ｽｸｴﾆとｺﾅﾐ、PS3ｿﾌﾄ開発を凍結 他の大手も任天堂に
http://ex23.2ch.net/test/read.cgi/ghard/1183358634/
スクエニ「今年度はPS3にソフト出さないよ（笑）」
http://ex23.2ch.net/test/read.cgi/ghard/1182759733/
サード「PS3向けソフトを途中からWii向けに変えた」
http://ex23.2ch.net/test/read.cgi/ghard/1181337992/
ゲハ板級の議論しかできないんなら自作板にある意味ないんでない？
にしても、
ベクトル機信者≒cell信者
な状況には極めて違和感がある。
むしろジーンな方向なアプローチに見えるわけで。
にしても、
ベクトル機信者≒cell信者
な状況には極めて違和感がある。
むしろジーンな方向なアプローチに見えるわけで。
>834の話は、アーキテクチャの問題というより出荷量だからな
ここでするような話じゃない
ここでするような話じゃない
ベクトル演算とベクトル計算機は言葉が似てるから混同し易いからねぇ。
と書いてて835の「ベクトル機」は何を指すのか判らなくなって来た。(笑
と書いてて835の「ベクトル機」は何を指すのか判らなくなって来た。(笑
ネタ提供
http://sti.cc.gatech.edu/Slides/Acton-070619.pdf
24ページ：Whatever the PPU can do, the SPUs can do better.
だってさ
http://sti.cc.gatech.edu/Slides/Acton-070619.pdf
24ページ：Whatever the PPU can do, the SPUs can do better.
だってさ
839 ：Socket774：2007/07/14(土) 16:29:27 ID:qR0Gw24C
そうか
んじゃSPUでCellのシミュレーションやってくれ
んじゃSPUでCellのシミュレーションやってくれ
ｲﾗﾈ
あきらかに釣りだろ
>>839
SPUでCellのemulationがナンセンスと同様に、
逆にCellでSPUのemulationも
ものすごく無意味という意味で反論として成立しない。
とﾁｬﾁｬを入れてみるﾃｽﾄｗ
いずれにせよ、どっちもｺﾞﾐじゃん。ﾎﾞｿ
SPUでCellのemulationがナンセンスと同様に、
逆にCellでSPUのemulationも
ものすごく無意味という意味で反論として成立しない。
とﾁｬﾁｬを入れてみるﾃｽﾄｗ
いずれにせよ、どっちもｺﾞﾐじゃん。ﾎﾞｿ
いちおうPPEでCellシミュレータ動くけどなｗｗｗｗ
845 ：MACオタ＞844 さん：2007/07/16(月) 01:52:04 ID:fgN1FWeh
>>844
対応システムわ、Fedora 6の動くx86, PowerPC, Cell bladeなんすけど。。。
http://www.alphaworks.ibm.com/tech/cellsystemsim?open&S_TACT=105AGX16&S_CMP=DWPA
対応システムわ、Fedora 6の動くx86, PowerPC, Cell bladeなんすけど。。。
http://www.alphaworks.ibm.com/tech/cellsystemsim?open&S_TACT=105AGX16&S_CMP=DWPA
実はFedora x86さえ動けばエミュレータでもいい
847 ：MACオタ＞団子 さん：2007/07/16(月) 02:01:10 ID:fgN1FWeh
>>846
現実問題としてFedoraが動くZ80上のx86エミュレータって存在するすか？
現実問題としてFedoraが動くZ80上のx86エミュレータって存在するすか？
ノイマン型なら、という趣旨の発言だと思うがそんなのにいつまでかまってるんだ？
こいつら餌が馬糞でも釣れるんだｗ
>>848 この人は失礼ながら多少脳味噌がある
>>848 この人は失礼ながら多少脳味噌がある
あまり確定的な情報じゃ無いすけど45nmにシュリンクしたPOWER6+わソケットあたりの
コア数を2倍にする予定らしいす。
HPC向けラックマウント筐体のモデルででコア数が変わらないとの話もあるすから、MCMで
実現する可能性もあるすけど初期のHPC向けPOWER4サーバーでで片側のコアを殺していた
ことを考えるとネイティブ4-coreの可能性もあるす。
コア数を2倍にする予定らしいす。
HPC向けラックマウント筐体のモデルででコア数が変わらないとの話もあるすから、MCMで
実現する可能性もあるすけど初期のHPC向けPOWER4サーバーでで片側のコアを殺していた
ことを考えるとネイティブ4-coreの可能性もあるす。
852 ：MACオタ＞851 さん：2007/07/16(月) 04:27:44 ID:fgN1FWeh
>>851
----------------
AMDとピンコンパチ
----------------
それPOWER7/PERCS世代の話す。
http://www.theregister.co.uk/2006/09/22/ibm_power7_opteron/
----------------
AMDとピンコンパチ
----------------
それPOWER7/PERCS世代の話す。
http://www.theregister.co.uk/2006/09/22/ibm_power7_opteron/
>AMDとピンコンパチ
AlphaAXPを思い出した。スロットだが。
AlphaAXPを思い出した。スロットだが。
>>850の話すけど、POWER6+について"POWER6 MC(multi core?)"という言及が
ある文書が見られるすから、4-core集積する可能性が大きい模様す。
https://www-926.ibm.com/events/swgp/swgpus.nsf/elementsPDF/Palidades%20ISV%20Power6%20r2%20%205-23-07/$file/Palidades%20ISV%20Power6%20r2%20%205-23-07.pdf (p.25参照)
POWER7/PERCSについてすけど、IBMわHPC向けのフラッグシップとして次のような構成を
予定しているらしいす。
・4GHz
・8-core
・4-die MCM
・上記のチップ(モジュール?)を2U筐体に8-socket分搭載 (ノードあたり256-core)
・2U筐体あたりの消費電力わ約10KW。流石に水冷を予定
・上記の2U筐体をラックあたり12個で約50TFlops/rack。消費電力わ約130KW
このラックを256台ほど並べて10PFlopsを目指す模様す。
ある文書が見られるすから、4-core集積する可能性が大きい模様す。
https://www-926.ibm.com/events/swgp/swgpus.nsf/elementsPDF/Palidades%20ISV%20Power6%20r2%20%205-23-07/$file/Palidades%20ISV%20Power6%20r2%20%205-23-07.pdf (p.25参照)
POWER7/PERCSについてすけど、IBMわHPC向けのフラッグシップとして次のような構成を
予定しているらしいす。
・4GHz
・8-core
・4-die MCM
・上記のチップ(モジュール?)を2U筐体に8-socket分搭載 (ノードあたり256-core)
・2U筐体あたりの消費電力わ約10KW。流石に水冷を予定
・上記の2U筐体をラックあたり12個で約50TFlops/rack。消費電力わ約130KW
このラックを256台ほど並べて10PFlopsを目指す模様す。
> モデルでで
レディオがが
レディオがが
>>854のPOWER7/PERCSシステムを消費電力の観点から眺めてみると、こんな感じになるす。
Performance Power Efficiency
[TFlops] [MW] [W/GFlops]
PERCS 10,000 33.3 3.3
BG/P 1,000 2.3 2.3
BG/L 360 1.5 4.2
ASC Purple 100 4.8 48.0
従来型クラスタに比較すると高い効率すけど、同世代の製造プロセスでわBlue Gene型にわ
劣るす。
ラックあたりの消費電力から推定できるダイあたりの消費電力わ250-300Wという代物で
水冷必須というのわ仕方の無いことかと思われるす。クロックが4GHzとハイエンドPOWER6
より抑えた値になっていることも8-coreチップであることを考慮すると仕方の無い話かと思うす。
Performance Power Efficiency
[TFlops] [MW] [W/GFlops]
PERCS 10,000 33.3 3.3
BG/P 1,000 2.3 2.3
BG/L 360 1.5 4.2
ASC Purple 100 4.8 48.0
従来型クラスタに比較すると高い効率すけど、同世代の製造プロセスでわBlue Gene型にわ
劣るす。
ラックあたりの消費電力から推定できるダイあたりの消費電力わ250-300Wという代物で
水冷必須というのわ仕方の無いことかと思われるす。クロックが4GHzとハイエンドPOWER6
より抑えた値になっていることも8-coreチップであることを考慮すると仕方の無い話かと思うす。
256 coreでSMPやんのかな？そしたらbandと同期大変だわｗ
あるいは、いま流行り(w)の階層local memory(別名NUMAﾓﾄﾞｷ)か…
にしてもIがそこまでHPCに気合い入れる訳がﾜｶﾗﾝ。
BGの汚名挽回に今回も国家予算をつぎ込んでﾁｮｰ、ってわけ？必死だな。
あるいは、いま流行り(w)の階層local memory(別名NUMAﾓﾄﾞｷ)か…
にしてもIがそこまでHPCに気合い入れる訳がﾜｶﾗﾝ。
BGの汚名挽回に今回も国家予算をつぎ込んでﾁｮｰ、ってわけ？必死だな。
> 汚名挽回
やっぱりこれって餌なんだろうな
やっぱりこれって餌なんだろうな
859 ：Socket774：2007/07/16(月) 23:52:31 ID:djXYvRKf
> NUMAﾓﾄﾞｷ
これも餌か
これも餌か
∩＿＿＿∩ ｜
| ノ＼ ヽ |
/ ●゛ ● | |
| ∪ ( _●_) ミ j
彡､ |∪| | ξ
/ ∩ノ ⊃ ヽ
( ＼ ／ ＿ノ | |
.＼ “ ／＿＿| |
＼ ／＿＿＿ ／
疑心暗鬼はしんどかろうに。
ξが餌じゃだめか。かわいくねぇな…
| ノ＼ ヽ |
/ ●゛ ● | |
| ∪ ( _●_) ミ j
彡､ |∪| | ξ
/ ∩ノ ⊃ ヽ
( ＼ ／ ＿ノ | |
.＼ “ ／＿＿| |
＼ ／＿＿＿ ／
疑心暗鬼はしんどかろうに。
ξが餌じゃだめか。かわいくねぇな…
861 ：MACオタ＞657 さん：2007/07/17(火) 00:24:58 ID:C4c2cRJI
>>857
-----------------
256 coreでSMPやんのかな？そしたらbandと同期大変だわｗ
-----------------
全てのダイを1-hopで接続する"graph interconnect"とのことす。
-----------------
256 coreでSMPやんのかな？そしたらbandと同期大変だわｗ
-----------------
全てのダイを1-hopで接続する"graph interconnect"とのことす。
やっぱ、時代はシリアルだな。
1ビットなビットスライスプロセッサ、再びかもーん！
「ウチは金が無いので48ビット(32+16)だぜ。」ってヤツが、、、
1ビットなビットスライスプロセッサ、再びかもーん！
「ウチは金が無いので48ビット(32+16)だぜ。」ってヤツが、、、
加減算のレイテンシすら凄いことに・・・ｗ
レイテンシなんざスループットで隠蔽できれば無きに等しいんだよ
隠蔽できればの話だが。
ステレオタイプというか、他に気にするところ無いのかな
隠蔽できればの話だが。
ステレオタイプというか、他に気にするところ無いのかな
レイテンシをスループットで隠蔽・・・ベクトルプロセッサの考え方ですな。
今時のスーパースカラプロセッサには既存プログラムコードの性能じゃ太刀打ちできんわけで
今時のスーパースカラプロセッサには既存プログラムコードの性能じゃ太刀打ちできんわけで
パイプラインの考え方だよ
NetBurstみたいにALUを倍速動作・・・もうありえなす
急にずれて何の話だよ
あれはあれで実際のアプリが動作中に意味がある
core/core2をみなよ、威力を知っているだろ？
ってマジレスする気が失せるずれっぷり ﾉｼ
あれはあれで実際のアプリが動作中に意味がある
core/core2をみなよ、威力を知っているだろ？
ってマジレスする気が失せるずれっぷり ﾉｼ
>>863 CM-1
871 ：Socket774：2007/07/17(火) 02:49:19 ID:J0Uuhk6y
んで頭にNonがつくやつのモドキってなんだ
NUMAみたいだが実はUMAなのか
NUMAみたいだが実はUMAなのか
それは、
ヒ・ミ・ツ、ﾌﾌｯ
ヒ・ミ・ツ、ﾌﾌｯ
IBM pushes SRAM at 6GHz
http://www.theinquirer.net/default.aspx?article=41028
Intelに対抗できるのは、やはりIBMだけか
でも歩留まり悪いんだろうなあ
http://www.theinquirer.net/default.aspx?article=41028
Intelに対抗できるのは、やはりIBMだけか
でも歩留まり悪いんだろうなあ
875 ：MACオタ＞874 さん：2007/07/17(火) 22:36:16 ID:C4c2cRJI
>>874
多分内容読まずに張ったんだと思うすけど、TheInqがアホウなだけで先月の話題す。
http://techon.nikkeibp.co.jp/article/NEWS/20070618/134378/
多分内容読まずに張ったんだと思うすけど、TheInqがアホウなだけで先月の話題す。
http://techon.nikkeibp.co.jp/article/NEWS/20070618/134378/
おや、そいつは失礼
IBMに言いたい。スパコンなんて開発する金あるなら，その金でAppleを買収しろと。
ちなみに>>875に出てくる65nmの高速版SRAMわ既に65nm版CELL B.E.に実装されている模様す。
http://www.research.ibm.com/journal/abstracts/rd/515/flachs.html
----------------
Correct operation has been observed up to 5.6 GHz in 90 nm and 7.3 GHz in 65 nm.
----------------
http://www.research.ibm.com/journal/abstracts/rd/515/flachs.html
----------------
Correct operation has been observed up to 5.6 GHz in 90 nm and 7.3 GHz in 65 nm.
----------------
コンピューターの値打ちを
性能(linpak等の)/値段
みたいな指標ばかりで捕らえていると
バカになるぞ
性能(linpak等の)/値段
みたいな指標ばかりで捕らえていると
バカになるぞ
881 ：Socket774：2007/07/18(水) 00:03:07 ID:J0Uuhk6y
linpak の検索結果 約 658 件中 1 - 50 件目 (0.37 秒)
IBMもやっちゃってるのかｗ
IBMもやっちゃってるのかｗ
ξでも釣れるのね
理論ピーク性能/コストを持ち出す奴の方がもっと馬鹿だろ
理論て何だよ(笑)
理論て何だよ(笑)
886 ：Socket774：2007/07/18(水) 01:50:24 ID:7CPy9e95
そういうつまらない揚げ足を取るやつほど馬鹿ではない
>>885
いちいち上げるなカス
いちいち上げるなカス
>>886
偉そうな事書くならば理論性能が実際には決して出ない理由について責任持てよ
偉そうな事書くならば理論性能が実際には決して出ない理由について責任持てよ
>理論ピーク性能/コスト
の議論にうまいこと持ち込みましたが
実際にはそんな性能出なくても責任持ちましぇーん
でも私は馬鹿じゃありまーん、
てか？こういうのなんて言うんだよ、人間の屑かｗ
の議論にうまいこと持ち込みましたが
実際にはそんな性能出なくても責任持ちましぇーん
でも私は馬鹿じゃありまーん、
てか？こういうのなんて言うんだよ、人間の屑かｗ
だれもお前の脳みそのアーキテクチャの話はしとらん
892 ：Socket774：2007/07/18(水) 09:48:01 ID:7CPy9e95
上から順に富士通、tarusan、分子研、お茶の水、TSUBAME、理研、、、
きりがないお
きりがないお
895 ：Socket774：2007/07/18(水) 14:53:31 ID:7CPy9e95
>>894
その上から順に見ていったが
理論ピーク性能/コストなんて持ちだしているやつはないね
マシンスペックとして理論ピーク性能を出しているだけだな
まさか「ピーク性能/コスト」じゃなくて、「理論ピーク性能」に拘ってるわけじゃないよな？
その上から順に見ていったが
理論ピーク性能/コストなんて持ちだしているやつはないね
マシンスペックとして理論ピーク性能を出しているだけだな
まさか「ピーク性能/コスト」じゃなくて、「理論ピーク性能」に拘ってるわけじゃないよな？
ばかいえ
理論ピーク性能は超重要だろ
というよりむしろ、カタログスペックが最優先
じゃなかったらBG/Lがこれだけ売れたことを説明できない
理論ピーク性能は超重要だろ
というよりむしろ、カタログスペックが最優先
じゃなかったらBG/Lがこれだけ売れたことを説明できない
（ﾟ⊿ﾟ）ﾂﾏﾝﾈ
>>896
Opteronちゃん涙目ｗ
Opteronちゃん涙目ｗ
>>854
温度スケーリングみたいなことはやらんの？
温度スケーリングみたいなことはやらんの？
>>898
ちゃん付けで呼ぶ時はオンプちゃんと言ってあげるのが心遣いってモンですよ？
ちゃん付けで呼ぶ時はオンプちゃんと言ってあげるのが心遣いってモンですよ？
Opteronタンに萌えるスレはここですか
>>901
おんぷはおんぷたんだ。
おんぷはおんぷたんだ。
♪
＊＊＊＊＊＊恋のおまもり＊＊＊＊＊＊
これを見た人は，超超超超幸せもの☆☆
①週間以内に好きな人に告白されるか、
■■■■■■■■■■■■■■■■■■
■■■■□□□■■■■□□□■■■■
■■■□□□□□■■□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■■□□□□□□□□□□■■■■
■■■■□□□□□□□□□□■■■■
■■■■■□□□□□□□□■■■■■
■■■■■■□□□□□□■■■■■■
■■■■■■■□□□□■■■■■■■
■■■■■■■■□□■■■■■■■■
■■■■■■■■■■■■■■■■■■
好きな人とイイ事があるよ・・・・☆★
コレを読んだら、1時間以内にどこかに貼る★★
数ゎあなたが好きな人への思いを込めて
これを見た人は，超超超超幸せもの☆☆
①週間以内に好きな人に告白されるか、
■■■■■■■■■■■■■■■■■■
■■■■□□□■■■■□□□■■■■
■■■□□□□□■■□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■■□□□□□□□□□□■■■■
■■■■□□□□□□□□□□■■■■
■■■■■□□□□□□□□■■■■■
■■■■■■□□□□□□■■■■■■
■■■■■■■□□□□■■■■■■■
■■■■■■■■□□■■■■■■■■
■■■■■■■■■■■■■■■■■■
好きな人とイイ事があるよ・・・・☆★
コレを読んだら、1時間以内にどこかに貼る★★
数ゎあなたが好きな人への思いを込めて
好きな人いないから貼らない
そしたら生き物として何のために生きてんの。
GFLOPSがどうとか惚けたこと言って一生終わるくらいなら
いっそいま氏ね。
GFLOPSがどうとか惚けたこと言って一生終わるくらいなら
いっそいま氏ね。
はいはいガウディガウディ。
息継ぎしたら負け
恋のおりものと空目したおれは毎日が充実してください。
>>909
それはカバディ
それはカバディ
やっぱクワトロだべ
アズナブルだろ
修正してやる!!
これが若さか……
（ﾟ⊿ﾟ）ﾂﾏﾝﾈ
UNIX MagaのTUBAMEの記事
おぞましいほどのヨイショ振り
貧すれば鈍するというかもはや哀れ。
魔が差して買わずに立ち読みで済ませれば良かった。
みんなで使うスーパーコンピューターを標榜するなら
所詮小分けのクラスターの寄せ集めとしてしか使っていないって
自ら認めてどーすんの
おぞましいほどのヨイショ振り
貧すれば鈍するというかもはや哀れ。
魔が差して買わずに立ち読みで済ませれば良かった。
みんなで使うスーパーコンピューターを標榜するなら
所詮小分けのクラスターの寄せ集めとしてしか使っていないって
自ら認めてどーすんの
そういう用途向けってことなんじゃないの？
「4GHzの壁」を超えた“POWER6”でサーバー市場の潮目が大きく変わる
http://itpro.nikkeibp.co.jp/as/p6/index.shtml
｜武藤 革新的なアーキテクチャのひとつが，従来のマイクロプロセサではソフトウエアで処理していた10進浮動小数点演算を
｜ハードウエア化し，高速処理したことです。これにより，例えば典型的なJava BigDecimalで1708サイクルかかっていた足し算
｜が，わずか8サイクルで済んでしまいます。ユビキタスなコミュニケーションや電子マネー取引などが急速に広まる今後を見据え，
｜大量の10進数計算を瞬時でこなせる処理能力をPOWER6は備えています。
これってそんなに大した事なの？
x86なサーバー用CPUでも登載すると、ユーザーは結構嬉しいのかな？
http://itpro.nikkeibp.co.jp/as/p6/index.shtml
｜武藤 革新的なアーキテクチャのひとつが，従来のマイクロプロセサではソフトウエアで処理していた10進浮動小数点演算を
｜ハードウエア化し，高速処理したことです。これにより，例えば典型的なJava BigDecimalで1708サイクルかかっていた足し算
｜が，わずか8サイクルで済んでしまいます。ユビキタスなコミュニケーションや電子マネー取引などが急速に広まる今後を見据え，
｜大量の10進数計算を瞬時でこなせる処理能力をPOWER6は備えています。
これってそんなに大した事なの？
x86なサーバー用CPUでも登載すると、ユーザーは結構嬉しいのかな？
次世代日の丸スパコンは大丈夫か？
http://rblog-tech.japan.cnet.com/petaflops/2007/07/post_56da.html
http://rblog-tech.japan.cnet.com/petaflops/2007/07/post_56da.html
スパコン探訪日記の人だね
これって釣りなのかなぁ
これって釣りなのかなぁ
実行性能…
小数で２進と１０進を変換すると微妙に誤差が乗ってしまうことがあるよね
それでも科学計算なら有効桁数で解決できるけど
金額の計算では１０進のままじゃないとシャレにならないことがあるんじゃない？
それでも科学計算なら有効桁数で解決できるけど
金額の計算では１０進のままじゃないとシャレにならないことがあるんじゃない？
誤差すらも業界標準があるんで、一時HPだかの電卓の
争奪戦があったとか聞いた記憶があるな。
真偽は知らん。
争奪戦があったとか聞いた記憶があるな。
真偽は知らん。
>>928
そらあるさ。
80 bit on registerのまま演算すすめられたら逆に困る
倍精度にはIEEE倍精度の誤差の入り方をきっちりしてもらわにゃ困る
そういうシーンはあるよ。
がしかしだ、仮数部が有効数字16,7桁しかないんじゃ…
あれできない、これできないというシーンもある
そらあるさ。
80 bit on registerのまま演算すすめられたら逆に困る
倍精度にはIEEE倍精度の誤差の入り方をきっちりしてもらわにゃ困る
そういうシーンはあるよ。
がしかしだ、仮数部が有効数字16,7桁しかないんじゃ…
あれできない、これできないというシーンもある
930 ：Socket774：2007/07/29(日) 00:18:30 ID:6+cfuX/H
とりあえずおれの資産は倍精度にはおさまらん
誤差何桁だよﾊｹﾞが
-InfあるいはNaNか…お気の毒
933 ：名無しさん＠そうだ選挙に行こう：2007/07/29(日) 01:35:35 ID:z1CSaJXZ
934 ：名無しさん＠そうだ選挙に行こう：2007/07/29(日) 01:44:34 ID:Vp14LcCx
狭量というか近視眼的というか
935 ：Socket774：2007/08/03(金) 01:52:41 ID:Ko6H0BDm
大悪党にもなれない小賢しさに虫酸
束になってもコモデティーに勝てない
hosyu
束になってもコモデティーに勝てない
hosyu
Intel Core最強！
IBMがNCSA向けペタフロップス・スーパーコンピュータの契約を
獲得したらしいとのことす。$200Mの規模とか。
http://www.nytimes.com/2007/08/06/technology/06ibm.html(要登録？)
--------------------------
The National Science Foundation is planning to award I.B.M. a
contract to build the world’s fastest supercomputer at the
National Center for Supercomputing Applications at the University
of Illinois at Urbana-Champaign, according to documents that were
accidentally placed on a federal government Web site for a short
time last week.
--------------------------
Blue Gene/Pなのか，POWER6やCELL B.E.ベースの新型なのか，追加情報が
待たれるす。
獲得したらしいとのことす。$200Mの規模とか。
http://www.nytimes.com/2007/08/06/technology/06ibm.html(要登録？)
--------------------------
The National Science Foundation is planning to award I.B.M. a
contract to build the world’s fastest supercomputer at the
National Center for Supercomputing Applications at the University
of Illinois at Urbana-Champaign, according to documents that were
accidentally placed on a federal government Web site for a short
time last week.
--------------------------
Blue Gene/Pなのか，POWER6やCELL B.E.ベースの新型なのか，追加情報が
待たれるす。
周知の如くSunがNiagara2ベースのUltraSPARC T2を発表予定す。
ttp://www.sun.com/featured-articles/2007-0807/feature/index.jsp?intcmp=hp2007aug06_ultrasparct2_curtain
ttp://www.sun.com/featured-articles/2007-0807/feature/index.jsp?intcmp=hp2007aug06_ultrasparct2_curtain
コードネーム：Niagara2
商品名：UltraSPARC T2
同じものだと思ってたけど何か違うところあるのけ？
商品名：UltraSPARC T2
同じものだと思ってたけど何か違うところあるのけ？
940 ：MACオタ＞939 さん：2007/08/07(火) 19:37:57 ID:TajiF3rp
>>939
----------------------
何か違うところあるのけ？
----------------------
別に無いす。『Niagara2搭載のサーバーを。。。』的なことを書こうとして
混ざったす。
----------------------
何か違うところあるのけ？
----------------------
別に無いす。『Niagara2搭載のサーバーを。。。』的なことを書こうとして
混ざったす。
チップと鯖？
pwr7でスパコン作るってぶってたから
もしかしたらそれかもね
floatingの単純なloopならそこそこ速いんじゃねかな
もしかしたらそれかもね
floatingの単純なloopならそこそこ速いんじゃねかな
まちげえたpwr6だ
「スカラ型とベクトル型を両輪に」，次世代スパコン構成の狙いを語る
http://techon.nikkeibp.co.jp/article/NEWS/20070808/137619/
全否定さん出番ですよお
http://techon.nikkeibp.co.jp/article/NEWS/20070808/137619/
全否定さん出番ですよお
>>946
めんどくせ
めんどくせ
どういものか分かってるのかね
T2K！T2K！
SPECint 抜かれちゃったね
http://www.spec.org/cpu2006/results/res2007q3/
POWER6 4.7GHz SPECint2006 = 21.6
Core 2 Duo E6850 3GHz SPECint2006 = 22.6
http://www.spec.org/cpu2006/results/res2007q3/
POWER6 4.7GHz SPECint2006 = 21.6
Core 2 Duo E6850 3GHz SPECint2006 = 22.6
まあBarcelonaの予想ベンチでも勝てそうだな
肩持つわけじゃねぇが
SpEcのintはしゃーねーだろ
首から上多社比ん倍速が効く
SpEcのintはしゃーねーだろ
首から上多社比ん倍速が効く
PCI Express ver.3の仕様が固まったとのことす。ピンあたり8Gbit/sとか。
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=201302918
-----------------------
The PCI Special Interest Group has set 8 GigaTransfers/second as the bit rate for the next
generation of the PCI Express interconnect. The decision ends a lively debate that has
stretched over several months as to whether 8 or 10 GT/s was the right step for the 3.0
version of the interconnect introduced in 2003 and now broadly used in PCs.
[中略]
As a compromise, developers agreed PCI Express 3.0 will remove the 8bit/10bit encoding in
the existing technology. That will remove processing overhead of as much as 20 percent,
opening the door to real throughput of about twice the maximum that can be attained through
the 5GT/s version 2.0 announced in January.
-----------------------
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=201302918
-----------------------
The PCI Special Interest Group has set 8 GigaTransfers/second as the bit rate for the next
generation of the PCI Express interconnect. The decision ends a lively debate that has
stretched over several months as to whether 8 or 10 GT/s was the right step for the 3.0
version of the interconnect introduced in 2003 and now broadly used in PCs.
[中略]
As a compromise, developers agreed PCI Express 3.0 will remove the 8bit/10bit encoding in
the existing technology. That will remove processing overhead of as much as 20 percent,
opening the door to real throughput of about twice the maximum that can be attained through
the 5GT/s version 2.0 announced in January.
-----------------------
MACオタがPOWERオタと名乗らないところに，彼の狭量さがよく出ている。
自作できない時点でMACなんて板違い以外のなんでもない
958 ：MACオタ＞956 さん：2007/08/10(金) 03:39:48 ID:U34+h53m
>>956
思うに狭量というのわ、こういうヤツだと思うす(笑)
>>957
----------------------
自作できない時点でMACなんて板違い以外のなんでもない
----------------------
思うに狭量というのわ、こういうヤツだと思うす(笑)
>>957
----------------------
自作できない時点でMACなんて板違い以外のなんでもない
----------------------
自作ｗ
パーツ買ってきて繋いでいるだけだろ
パーツ買ってきて繋いでいるだけだろ
マクオタにレスするのは癪だが、Macは板違いだと思うぞ。
お前この板居るときはMacの話わざわざしないだろ？
お前この板居るときはMacの話わざわざしないだろ？
ま、言い出したらCPU自作してる奴なんかこのスレで一人でもいるのか？ってくらいだし
PC組む関係だけいうなら現状だとx86だけ語ってればいいんでスレ自体が板違い
それじゃつまらんよね？
PC組む関係だけいうなら現状だとx86だけ語ってればいいんでスレ自体が板違い
それじゃつまらんよね？
雑音と503とMACｦﾀと団子はまとめて最悪板池！
ウザくてかなわん。
ウザくてかなわん。
>>961
x86しか語れなくて、必死にコテを叩く姿も見られるなｗ
x86しか語れなくて、必死にコテを叩く姿も見られるなｗ
ただ単に団子はオバちゃんが好きなんだろ
965 ：Socket774：2007/08/10(金) 22:35:40 ID:wR80YBFC
今なら3,4万あれば中古でSparcやMIPSのワークステーション買えるんだから
誰か買ってみればいいのに。
UNIX本舗ならかつての高級EWS SparcStation20が20000￥台で買えるぞ。
でもなー買っても使い道がない、SolrisとかUNIXぐらいしか使えんな。
RISCは速い⇒いや、俺んとこのPEN4 3.2Ghzの方がMIPS/R10000やMicroSparc
よりウン倍も速い
メモリ⇒2GBですがなにか。
3Dグラフィック⇒十分今のPCでもできる。
インタ－ネット⇒わざわざ、UNIX使わなくてもwinでやれる。
高解像度画面⇒ワークステーションの特権だった時代はすでに終わった
そういえば、Naiagara2のCPUコアは基本的にUltraSparc2なんだっけ？
UltraSparcⅣはUltraSparcⅢのニコイチだと聞いたことある。
両方ともたいした性能じゃなさそうだな。
誰か買ってみればいいのに。
UNIX本舗ならかつての高級EWS SparcStation20が20000￥台で買えるぞ。
でもなー買っても使い道がない、SolrisとかUNIXぐらいしか使えんな。
RISCは速い⇒いや、俺んとこのPEN4 3.2Ghzの方がMIPS/R10000やMicroSparc
よりウン倍も速い
メモリ⇒2GBですがなにか。
3Dグラフィック⇒十分今のPCでもできる。
インタ－ネット⇒わざわざ、UNIX使わなくてもwinでやれる。
高解像度画面⇒ワークステーションの特権だった時代はすでに終わった
そういえば、Naiagara2のCPUコアは基本的にUltraSparc2なんだっけ？
UltraSparcⅣはUltraSparcⅢのニコイチだと聞いたことある。
両方ともたいした性能じゃなさそうだな。
評価専門調査会（第６７回）議事次第
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu67/haihu-si67.html
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu67/haihu-si67.html
>>964
ﾓﾂ煮姐さんを馬鹿にすんなｗｗｗｗ
ﾓﾂ煮姐さんを馬鹿にすんなｗｗｗｗ
というか、ハード的に普通のPCと大差なくなった時点でアーキテクチャ的に語るべきもんなんて
ないだろ。
Intelに移行してMacOSが動くハードの独占供給だけが残った。
最低。
ないだろ。
Intelに移行してMacOSが動くハードの独占供給だけが残った。
最低。
>>966
何でこんなところに張るねん
何でこんなところに張るねん
貧乏人でいいけど自作の趣旨に合わないからそうそうにお引き取り下さいね。
http://www.geocities.jp/andosprocinfo/wadai07/20070811.htm
> 個人的には，どちらか一方に統一して合計した費用をつぎ込めば，On the Flyの
> 最短実行時間はある程度長くなりますが，スケジューリングがずっと簡単になり，
> 使用効率が良くなると思うのですが，本当に両輪が良いのでしょうかね。
金を全部富士通によこせとｗ
> 個人的には，どちらか一方に統一して合計した費用をつぎ込めば，On the Flyの
> 最短実行時間はある程度長くなりますが，スケジューリングがずっと簡単になり，
> 使用効率が良くなると思うのですが，本当に両輪が良いのでしょうかね。
金を全部富士通によこせとｗ
974 ：Socket774：2007/08/11(土) 12:24:28 ID:8RXytZu3
CPUちがってりゃ、このスレ的には語るべきとこなんじゃないか？
その意味Amigaはネタとして最高。
977 ：MACオタ＞973 さん：2007/08/11(土) 14:35:26 ID:bCtF0+BO
>>973
-----------------
金を全部富士通によこせとｗ
-----------------
普通に誰もが抱く疑問だと思われるす。
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu67/siryo2.pdf
=================
(1) ベクトル型一本に絞り込めない理由を明確に。世界の主流であるスカラ
型では勝負できないということか。
(2) 消費電力あたりのテラFLOPS 値でスカラ部とベクトル部を比較した図に
は説得力があった。主要な7 つのアプリケーションで、ベクトル部が必要
となる妥当性に関する第1 回評価検討会の質疑応答は不明確で難解
であった。同じ図をつかって明確な理由を述べてほしい。
(3) 文部科学省の議論の中で、スカラ部だけでも十分という意見はなかった
のか。
(4) ベクトル部とスカラ部の消費電力性能比を考慮すると、7 つのアプリケー
ションのベンチマークによるベクトル部とスカラ部の優位性の比較に関す
る説明には、説得力が無い。
(5) スカラ部とベクトル部の開発コスト配分額の開示。ペタ FLOPS あたりの
開発コストが、ベクトル部がスカラ部より大きい場合は、問題になるであ
ろう。
(6) スカラ部とベクトル部を個別に切り離して開発してもよいのではないか。
(7) 性能評価結果は大差ないように見えたが、システムアーキテクチャ候補
の絞込みの結果、2 企業グループを採用することの妥当性。
=================
-----------------
金を全部富士通によこせとｗ
-----------------
普通に誰もが抱く疑問だと思われるす。
http://www8.cao.go.jp/cstp/tyousakai/hyouka/haihu67/siryo2.pdf
=================
(1) ベクトル型一本に絞り込めない理由を明確に。世界の主流であるスカラ
型では勝負できないということか。
(2) 消費電力あたりのテラFLOPS 値でスカラ部とベクトル部を比較した図に
は説得力があった。主要な7 つのアプリケーションで、ベクトル部が必要
となる妥当性に関する第1 回評価検討会の質疑応答は不明確で難解
であった。同じ図をつかって明確な理由を述べてほしい。
(3) 文部科学省の議論の中で、スカラ部だけでも十分という意見はなかった
のか。
(4) ベクトル部とスカラ部の消費電力性能比を考慮すると、7 つのアプリケー
ションのベンチマークによるベクトル部とスカラ部の優位性の比較に関す
る説明には、説得力が無い。
(5) スカラ部とベクトル部の開発コスト配分額の開示。ペタ FLOPS あたりの
開発コストが、ベクトル部がスカラ部より大きい場合は、問題になるであ
ろう。
(6) スカラ部とベクトル部を個別に切り離して開発してもよいのではないか。
(7) 性能評価結果は大差ないように見えたが、システムアーキテクチャ候補
の絞込みの結果、2 企業グループを採用することの妥当性。
=================
透明化したらスッキリ
>>937の話すけど、正式決定したと伝えられているす。
http://www.hpcwire.com/hpc/1715754.html
"Blue Waters"と呼ばれる新システムが2011稼動予定とか。
Blue Watersの詳細わ明らかにされていないすけど、POWER7/PERCSとの観測が多いす。
http://www.hpcwire.com/hpc/1717690.html
----------------------
To be begin with, the Track 1 supercomputer bid by UIUC appears to be an IBM PERCS
system -- the same system being developed for DARPA's High Productivity Computing
Systems (HPCS) program.
----------------------
http://www.hpcwire.com/hpc/1715754.html
"Blue Waters"と呼ばれる新システムが2011稼動予定とか。
Blue Watersの詳細わ明らかにされていないすけど、POWER7/PERCSとの観測が多いす。
http://www.hpcwire.com/hpc/1717690.html
----------------------
To be begin with, the Track 1 supercomputer bid by UIUC appears to be an IBM PERCS
system -- the same system being developed for DARPA's High Productivity Computing
Systems (HPCS) program.
----------------------
980 ：Socket774：2007/08/11(土) 14:57:04 ID:8RXytZu3
Pentiumの頃が良かったな。
Cisc vs Risc
Pentiumの前にPowerPCが立ちはだかり、Sparc Mips PA-RISCは健在
Alphaは世界最高速として君臨していた。
P6アーキテクチャが登場した辺りから、Risc陣営の旗色が悪く成りだした。
内部Risc化にout-of-order 若干Riscに劣るものの膨大な量産効果で
コストパフォーマンスはRiscより上だった。
Riscはクロック上げれなくなったのが痛手だな。Pentium4辺りまではIPCでは
Riscが上だったからSparcなんか3Ghzで回せればここまで落ちぶれることも
なかっただろう。
NorthWooD Pentium4と同世代のUltraSpracⅢはプロセス130nmと同じなのに
クロックは半分の1.5Ghzしかない。
ハード的な複雑さもPentium4とUltraSpracⅢで変わらないのに
（むしろPentium4の方が複雑）なぜ、Spracチップは3Ghzを達成できなかった？
Cisc vs Risc
Pentiumの前にPowerPCが立ちはだかり、Sparc Mips PA-RISCは健在
Alphaは世界最高速として君臨していた。
P6アーキテクチャが登場した辺りから、Risc陣営の旗色が悪く成りだした。
内部Risc化にout-of-order 若干Riscに劣るものの膨大な量産効果で
コストパフォーマンスはRiscより上だった。
Riscはクロック上げれなくなったのが痛手だな。Pentium4辺りまではIPCでは
Riscが上だったからSparcなんか3Ghzで回せればここまで落ちぶれることも
なかっただろう。
NorthWooD Pentium4と同世代のUltraSpracⅢはプロセス130nmと同じなのに
クロックは半分の1.5Ghzしかない。
ハード的な複雑さもPentium4とUltraSpracⅢで変わらないのに
（むしろPentium4の方が複雑）なぜ、Spracチップは3Ghzを達成できなかった？
Pentium III当時から「スループットコンピューティング」連呼してたでしょ
デスクトッププロセッサとサーバプロセッサの求めるものの違いが明確になっただけ。
そうは言ってもSunは性能的に大したことなくなってしまった。
デスクトッププロセッサとサーバプロセッサの求めるものの違いが明確になっただけ。
そうは言ってもSunは性能的に大したことなくなってしまった。
> NorthWooD Pentium4と同世代のUltraSpracⅢはプロセス130nmと同じなのに
> クロックは半分の1.5Ghzしかない。
Pen4のクロックと単純に比較しちゃ駄目だろ
> クロックは半分の1.5Ghzしかない。
Pen4のクロックと単純に比較しちゃ駄目だろ
SPARCのIPCも大したこと無いよ。SPARC2eで示されたとおり。
ベクトル＝アナログハイビジョン
スカラ＝デジタルHDTV
スカラ＝デジタルHDTV
986 ：Socket774：2007/08/11(土) 18:01:47 ID:8RXytZu3
SpracはレジスタウィンドウがネックでOut of Orderを導入しにくいとのこと
だが、それを強引に導入してるSprac64はOut of Ordr実行において他のCPU
より効率が悪いってこと？
だが、それを強引に導入してるSprac64はOut of Ordr実行において他のCPU
より効率が悪いってこと？
安藤氏の言う「1994年のPentium 4の割り算器のバグ」ってなんですか？
http://journal.mycom.co.jp/column/architecture/090/index.html
http://journal.mycom.co.jp/column/architecture/090/index.html
http://ja.wikipedia.org/wiki/Pentium_FDIV_%E3%83%90%E3%82%B0
もっと良い解説あるかもしれないが。
ちなみにPentium4ってなってるが、Pentiumの間違い。
そもそも1994年にPentium4があるはずないしw
もっと良い解説あるかもしれないが。
ちなみにPentium4ってなってるが、Pentiumの間違い。
そもそも1994年にPentium4があるはずないしw
Niagar IIかぁ。
これにSIMD拡張FPUつけたら凄いんじゃない？
とゆうかこの8スレッドラウンドロビンというのを
擬似的にSIMDで使えればある種の用途には有用そうだ。
GPU張りに使いにくいものになってマゾプログラマは
喜ぶんじゃ。
sunには作れてfujiには作れなかったりするの、こういうの？
これにSIMD拡張FPUつけたら凄いんじゃない？
とゆうかこの8スレッドラウンドロビンというのを
擬似的にSIMDで使えればある種の用途には有用そうだ。
GPU張りに使いにくいものになってマゾプログラマは
喜ぶんじゃ。
sunには作れてfujiには作れなかったりするの、こういうの？
991 ：MACオタ＞990 さん：2007/08/12(日) 00:30:15 ID:mkeSJonh
>>990
------------------
とゆうかこの8スレッドラウンドロビンというのを
擬似的にSIMDで使えればある種の用途には有用そうだ。
------------------
Niagaraのアーキテクチャわ、各スレッドが独立している場合に全てのスレッドが同時にメモリ
アクセスすることわ無い。。。という前提で初めて意味があるす。
スレッドをグループ化して、同期して演算やメモリアクセスを行うのわ無意味かと思われるす。
------------------
とゆうかこの8スレッドラウンドロビンというのを
擬似的にSIMDで使えればある種の用途には有用そうだ。
------------------
Niagaraのアーキテクチャわ、各スレッドが独立している場合に全てのスレッドが同時にメモリ
アクセスすることわ無い。。。という前提で初めて意味があるす。
スレッドをグループ化して、同期して演算やメモリアクセスを行うのわ無意味かと思われるす。
そんなのは1スレッドの性能が重要な市場での普及を諦めてるからこそやれるんであって、
まだまだエンドユーザーにはシングルスレッド性能は必要。
IntelもAMDもわかってるし、SONYはわかってない。
まだまだエンドユーザーにはシングルスレッド性能は必要。
IntelもAMDもわかってるし、SONYはわかってない。
993 ：Socket774：2007/08/12(日) 03:50:55 ID:4//2rAB2
>>987
Pentiumの2WAYスーパースカラ同様に、制約があるんでは？
Sparc64のOut of Order
しかし、Out of Order実装されてなくてもSpecCPU2000fpだと
そこそこの結果が出たりするUltraSparcⅢ
Pentiumの2WAYスーパースカラ同様に、制約があるんでは？
Sparc64のOut of Order
しかし、Out of Order実装されてなくてもSpecCPU2000fpだと
そこそこの結果が出たりするUltraSparcⅢ
>>992
そもそもゲーム機にCPU性能は必要ない。
おまえはそこがわかってない。
いちばん売れてるDSのスペックのしょぼさを見ろ。
据置機でも性能でははっきり見劣りするWiiが快進撃中だ。
古くはSFCの時代でもCPU性能はライバル機のMDやPCEの半分以下だった。
そもそもゲーム機にCPU性能は必要ない。
おまえはそこがわかってない。
いちばん売れてるDSのスペックのしょぼさを見ろ。
据置機でも性能でははっきり見劣りするWiiが快進撃中だ。
古くはSFCの時代でもCPU性能はライバル機のMDやPCEの半分以下だった。
まあ、そこがハード屋とおもちゃ屋の違いだな
つーてもSFCはサウンドとグラフィックが充実してたからなぁ…
音と映像ではMDはSFCに敵わなかった。
音と映像ではMDはSFCに敵わなかった。
>>995
おもちゃ屋と家電屋とソフト屋の戦いなんだよな
おもちゃ屋と家電屋とソフト屋の戦いなんだよな
SCEはは多くに必要とされてもないのにCPUカタログスペック重視ですが