Intelの次世代CPUについて語ろう 26

■前スレ
Intelの次世代CPUについて語ろう 25
http://pc7.2ch.net/test/read.cgi/jisaku/1147545560/

※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。
　返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。

11月にもＣＰＵ投入か！？

■過去スレ
24 http://pc7.2ch.net/test/read.cgi/jisaku/1144400151/
23 http://pc7.2ch.net/test/read.cgi/jisaku/1141882416/
22 情報求む。パート2
21 http://pc7.2ch.net/test/read.cgi/jisaku/1136822334/

　　　　　　　　　　　　　　　　　　　　　　　＿＿＿＿
　　　　　　　　　　　　　　　　　　　　__,,／　　_, ----｀ヽ　　：.
　　　　　　　　　　　　　　　：.　　／　_　　　　　___　　　､＼
　　　　　　　　　　　　　　　　　/ ／　　　i　　　 　 ＼ 　 ＼＼　：.
　　　　　　　　　　　　　　 ：.　,'./ 　 　 　 i　　ヽ:.　 　ヽ:.:..　ヽ.ヽ
　　　　　　　　　　　　　　　　,'/　　　 / .ハ ヽ　ヽ:.:.:.:.　ヽ::..　ヽヽ　：. な…
　　　　　　　　　　　　　 　：. |i .i　i　 .i /　 ヽ ﾄ ､ ＼､:.:.:. ',:.',:.:.lヽ} 　　 なんなんですか？
　　　　　　　　　　　　　 　 　|i .i　l 　:Ｎ＿, -弋　＼弌弋ナ:}:.:} 　　　　　なんであたし、男の体になってるんですか？
　　　　　　　　　　　　　　　：.|i∧ ',　:{　,ｨjモﾄ　＼　 ｲjミﾄｲｲＶ　：. 　　　なんでこのスレ
　　　　　　　　　　　　　　　　.|　 :ﾒヽ.', `ozＺ} 　 　　 izN｡ﾊ::{ 　　　　　　　あたしのこんな姿で終わるんですか？
　　　　　　＿＿ 　　　　　　 ：|　 :ヾ_! ゝ　"ﾞﾞ　　　 ' 　｀ﾞ ハ.:',　：.
　　/´￣ 　 　 　 `!　　　　　　|　 :.:_ｲ .:.ヽ. 　　(二ﾌ　, ｲ :.:.:!:.ヽ
　 ｜　 ｀にこ匸'_ﾉ　　　：.　 / rｨｲ |　:.:.ヽ:＼＿＿／..ノ .::.:.}ヽ､ヽ：.
　 ﾉ　u 　{　　　　 　 　 　 　/ ∧l;l　!　:.:.:.:/　　　,/ / ::...:..::ﾘヽ.:＼
. /　l 　　｜　＿＿ 　／￣￣｀>'´￣￣ .ノ' 　　　´ |.:.:.::.:.:./　 }: . ヽ.：.
/ |/　　 　 {'´　　　 ｀ヽ.　"￣＼ U　｀ヽ.　 　 __,,.　-!.:..::.:./u 　ヽ:.:.　i '
| /　ヾ､..　 }　 　 　 u'　〉､ 　　　}　　　　`ｰ''´　　／´￣ ｀ヽ '"￣＼
! :}　　)「` ﾉ、　　　　 ノ　l＼"´_,,ﾆ=-― <´　 ヽ{　 ノ（　　　`、　　｜
l　 　､_,／ｊ　`ー一''"　　 },　 ﾉ ,　 '''''""　 ＼ 　 ヽ ⌒ヾ　 　 　 v　 |
ヽ　　　＿ 　　　　　　　 / 　 } {. { l ┌ｎ‐く　 ヽ／　``＼ 　 　 　 　ﾉ
　 ｀¨´　 　 ｀¨¨¨¨´￣`{ 0 　｀'^┴'ｰ┘|ヾ　 　 }、　u' 　 `　 --‐r'′

20 ttp://pc7.2ch.net/test/read.cgi/jisaku/1134332250/
19 ttp://pc7.2ch.net/test/read.cgi/jisaku/1131783188/
18 ttp://pc7.2ch.net/test/read.cgi/jisaku/1128543843/
17 ttp://pc7.2ch.net/test/read.cgi/jisaku/1125251094/
16 ttp://pc7.2ch.net/test/read.cgi/jisaku/1115570909/
15 ttp://pc7.2ch.net/test/read.cgi/jisaku/1122463712/
14 ttp://pc7.2ch.net/test/read.cgi/jisaku/1108228581/
13 ttp://pc7.2ch.net/test/read.cgi/jisaku/1097947493/
12 ttp://pc5.2ch.net/test/read.cgi/jisaku/1089896048/
11 ttp://pc5.2ch.net/test/read.cgi/jisaku/1085287040/
10 ttp://pc5.2ch.net/test/read.cgi/jisaku/1079371291/
09 ttp://pc3.2ch.net/test/read.cgi/jisaku/1077935289/
08 ttp://pc3.2ch.net/test/read.cgi/jisaku/1076749130/
07 ttp://pc3.2ch.net/test/read.cgi/jisaku/1075729779/
06 ttp://pc3.2ch.net/test/read.cgi/jisaku/1074656386/
05 ttp://pc3.2ch.net/test/read.cgi/jisaku/1072672636/
04 ttp://pc3.2ch.net/test/read.cgi/jisaku/1069899330/
03 ttp://pc3.2ch.net/test/read.cgi/jisaku/1068220780/
02 ttp://pc3.2ch.net/test/read.cgi/jisaku/1064098746/
01 ttp://pc3.2ch.net/test/read.cgi/jisaku/1058361617/

■Intel Core Microarchitecture
Intel's Next Generation Microarchitecture Unveiled
http://www.realworldtech.com/page.cfm?ArticleID=RWT030906143144
Into the Core: Intel's next-generation microarchitecture
http://arstechnica.com/articles/paedia/cpu/core.ars
前スレより
明瞭になった「Core Microarchitecture」の全貌
http://pc.watch.impress.co.jp/docs/2006/0311/kaigai249.htm
IntelのCore Microarchitecture
http://pcweb.mycom.co.jp/articles/2006/03/21/intelcore/

思うに・・・・・・

100MHzで動作する超小型CPUを
10000個くらい並べたCPUが誕生する。

で、大きさは今のCPUと対して変わらない。

インテル次期CPUロードマップ
　デスク http://pc.watch.impress.co.jp/docs/2006/0209/kaigai241_02.pdf
　モバイル　　http://pc.watch.impress.co.jp/docs/2006/0209/kaigai241_03.pdf

すまん　見落とし
■過去スレ
22 http://pc7.2ch.net/test/read.cgi/jisaku/1139646138/

49 名前：Socket774 投稿日：2006/08/31(木) 16:29:23 ID:q/YfOvF8
>>46
よくCore2のエラッタって煽りよく聞くけど、そんなにクリティカルなものだったの？
むしろ近年出たものでは、エラッタのないCPUは見たい事がないんだが

53 名前：Socket774 投稿日：2006/09/01(金) 15:53:05 ID:8QfEqjED
>>49
発生タイミング：特定できず。
影響・結果：予測できず。
そのうえ発生しても検出も出来ない。
使っているといつのまにがデータが壊れてる。

Core2Duo糞過ぎてバロスｗｗｗｗ

タイミングが特定できないなんてどこにも書いてない。
大体に条件を特定できないなら直しようがない。
修整すれば直る問題だし、マイクロアーキの実装にかかわる部分だから
いちいち詳しく公開しないだけ。

修整しても直らないよ修正しないと、とおれのATOK様がおっしゃっています

AMDユーザは荒らしそのものだな

Core3を考えるのも情報が少ないので、Core2の新シリーズを妄想した

キャッシュ4MB
Core 2 Duo X6950 3.33GHz
Core 2 Duo E6850 3.0GHz
Core 2 Duo E6750 2.66GHz
Core 2 Duo E6550 2.33GHz
Core 2 Duo E6500 2.13GHz
キャッシュ2MB
Core 2 Duo E6450 2GHz
Core 2 Duo E6300 1.86GHz
Core 2 Duo E4200 1.6GHz
45nm
Core 2 Duo X8800 3.66GHz
Core 2 Duo E8700 3.33GHz
Core 2 Duo E8600 3.0GHz
Core 2 Duo E8500 2.66GHz
Core 2 Duo E8400 2.33GHz

Core2Duo糞過ぎてバロスｗｗｗｗ

Conroeはうんこｗｗｗ

あぼーん

あぼーん

あぼーん

↑でたらめ表

Intel's Core 2 Quadro Kentsfield: Four Cores on a Rampage
http://www.tomshardware.co.uk/2006/09/10/four_cores_on_the_rampage_uk/

　ｽｺﾞｽ

■後藤弘茂のWeekly海外ニュース■
2010年のIntelアーキテクチャが見えてきた
ttp://pc.watch.impress.co.jp/docs/2006/0912/kaigai300.htm

kentsfieldベンチの後だけにマルチコアに期待してしまいそうだ

Core2Duo糞過ぎてバロスｗｗｗｗ

AMD迷惑信者は対決スレで語れ

>>22
それ読んで確信した、Rattnerはペテン師

. .: : : : : : : : :: :::: :: :: : :::::::::::::::::::::::::::::::::::::::::::::::::::::::::::
　. . : : :コンローでバグ・・・:::::::::::::::::::::::::::::::::::::::::::::::::::::
: ::http://www.theinquirer.net/default.aspx?article=33916
　　　　　　　 .In＿�� . . . .: : : ::: : :: ::::::::: :::::::::::::::::::::::::::::
　　　　　 　/:彡ミ゛ヽ;）ー､　. . .: : : :::::: :::::::::::::::::::::::::::::::::
　　　　　 / :::/:: ヽ、ヽ、 ::i . .:: :.: ::: . :::::::::::::::::::::::::::::::::::::::
　　 　　 / :::/;;: 　 ヽ　ヽ ::ｌ　. :. :. .:: : :: :: :::::::: : ::::::::::::::::::
￣￣￣（_,ノ ￣￣￣ヽ､_ノ￣

翌日・・・・・


　";ヾヾ ;ヾ "　　" ; ; ; ;ヾ ;ヾ"; ::::::::::::::::::::::::::....　　　　　　　 |.::::::::::.......... . .
;ヾ ;ヾ ;;ヾ ;..／ ;ヾ 　;" ;ヾ ;;ヾ ;ヾ"::::::::::::::ヽ　　　　　　　　 /:::::::::............. . .
;;"ヾ ; ;"／／ 　;ヾヾ ;ヾ 　"　　.....::::..:...:::.....＼　　　　　 .／...::::...... .　.　.
; ;" 　; ヾ 〃";ヾ ;"　　　　　　　　　....　 　　..　ー −:::::::::::. . . .　.　.　.
i　 l ";ヾ ;;ヾ ;;"　||
l　i|/"/ﾞ.　　 "In||�� 　　　　　ﾊﾟﾊﾟ、ｲﾝﾃﾙﾏﾝｾｰで笑い者になったﾔｼが氏んでるよ。
　|゛l|/"　　　（　 ⌒ ヽ
|　|.; 　 　 　　 ∪　。ﾉ ﾉﾉ　　　 　　　　　　 AmD　　　　手を合わせてあげなさい。
　 | |　　　" ゝゝ∪∪. 　　　　　　　　　　（｀　　　）
゛ ::|,|　　　　　　　　　　　 　　　 　.AmD,⊂　　　 ）
┳━━┳━━┳━━┳━━(_ 　 _)　｜ ｜ ｜ ┳━━┳
┃ ;| |, .┃. , : i ┃　 　 ┃　 　　(＿＿） （＿_）__）.┃　 　 ┃
/;i;IMY i/'':;ii;.i.i.'/'　'' ' ' /　　　''::i;:iii:i:i''' ' ':IiIiI;;Ill;:;'' '/'' '　'　/
i IiIii ;,;:,iiii;;ii:i;;:;i:i;;::;　　,.,.. ,...... ,.... '',,''',,''.,..'' "ii:;i;i;;;,"' ,,,.,.. ,....

inqに翌日載ったこっちの記事は読んでないのか？
ttp://www.theinquirer.net/default.aspx?article=33942
> First off, this is not a reason to panic or not buy the chips,
> they are fine as is, the errata lists always get overblown by
> the fanboi set, and this one is no exception.

ttp://www.spec.org/jbb2005/results/res2006q3/jbb2005-20060815-00179.html
>BIOS
>Hardware Prefetcher : [Enabled] (Default)

ttp://www.spec.org/jbb2005/results/res2006q3/jbb2005-20060815-00180.html
>BIOS
>Hardware Prefetcher : [Disabled]

Disabledの方が高いじゃん何これ？

>>28
Tested by: Advanced Micro Devices

>>28について補足
JVM Command Line
-XXallocprefetch
-XXallocRedoPrefetch
これらはWoodcrestだけではなく、多くのHardware PrefetchとConflictするみたい
どうせならH/W Prefetch enableで上記のオプションを使用しなかった場合のデータも欲しかったかな
あと他社と比べると若干計測が甘いけどこれはAMDだから仕方が無いなｗ
つかTulsaがあり得ない位ツヨス
低クロックなNetburstの癖に生意気だぞ

What if Intel Penryn uses Rambus XDR, eh?
http://www.theinquirer.net/default.aspx?article=34383

http://news.com.com/Turning+a+corner+with+the+new+Itanium/2008-1010_3-6115388.html?tag=nefd.lede
>"For high-end Itanium severs, you've got the Arches chipset that's going to last through Montvale (Montecito's successor, due in 2007). What comes after that, with Tukwila systems?
>Marcello: We've got Windjammer (successor to the Arches chipset) coming down the road.
>
>How about on the low end?
>Marcello: Yeah, there'll be a follow-on as well. It's something called Corsair."

>"Is Poulson, the Itanium model three generations down the road, going to be a major jump after Tukwila, which is two generations away?
>Marcello: Yeah.
>
>Will that be another doubling of performance?
>Marcello: That would be good.
>
>That's what you're hoping for, or that's what you're betting on?
>Marcello: That's what I'm hoping for. You know, I think it's still four or five years out."

日本HP、デュアルコアXeon 7100番台の新型ハイエンドサーバやSAS対応テープ装置
http://japan.zdnet.com/news/hardware/story/0,2000056184,20233927,00.htm
>ProLiant ML570/DL580 G4の新モデルは、7100番台のXeonを4個搭載できる。
>ベンチマークテスト「SAP SD Standard Application Benchmark Results, Two-tier Internet Configuration」で計測したところ、最も高い記録を出したという。
>
>　具体的には、ベンチマークユーザー数は2127ユーザーで、

XDR･･･ｵﾜﾀ･･･

Itanium, the speedy encryptor
http://www.gcn.com/print/25_27/41891-1.html

あぼーん

あぼーん

あぼーん

あぼーん

なんでお前はこんなにみにくいあほらしい表を好んで貼り付けるの？

この表貼り始めたのって、あるアホがCore2の2をコア2個という意味だとか言って以来だよな。
もうそんなこと言うアホはいなくなったんだから、この表貼らなくていいと思うんだがな。

>>2

■過去スレ
22 http://pc7.2ch.net/test/read.cgi/jisaku/1139646138/

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

うざいしいい加減やめて欲しい

不快表明は気違いを悦ばせるだけだぞ

AAはAA板以外では削除対象だから運営に言ってくるのが確実だよ
2、3度削除依頼が通って消されてもしつこく貼ってくるようなのに対してはアク禁とかも通りやすくなる

削除依頼出しておいた

Intel makes hybrid silicon laser
ttp://www.theinquirer.net/default.aspx?article=34449

>>32
つか、少なくともDP以下にはFB-DIMMはいらんかったんじゃね？
今のところ、思ってたより、メモリ（帯域や量）が必要になるとも思えんし、
デメリットの方が勝ってるような・・・

Microbuffer がどうたらって、名前からして普通に FB-DIMM の後継の
FB-DIMM2 かなんかの bufferChip だと思うわけだけどさ。

FB-DIMMはピン数を抑えつつ容量と性能を稼げるから、いまのIntelCPUよか
メモリコントローラ内蔵をCPUに向いてる技術ではあるんだよね。
でもまあ、たかだか2コアやそこらじゃメモリ帯域はたいしてネックになりはしないという話もあるから、
現状ではあまりメリットの多くない技術ではあるのかもしれない。

Tom'sでKentsFieldのテストをやっているが、2.66GHzのFSB1333とFSB1066でせいぜい誤差程度にしか
ベンチの数字が変わらんのだよな。真のマルチコアがどうのというのはやっぱマーケティング上の戯れ言か。
少なくともデスクトップユーズでは。

やっぱ次世代CPUってーとKentsFieldになるのか？
SmithfieldからConroeは次世代CPUって感じがしたけど
なんかConroeとKentsFieldって同世代っぽい感じ。

Nehalemが次世代。

>>58
仕様的に同世代だろ。
Kentsの次だな。

>>58
KentsfieldはCore2 Quadroらしいし、
どうせ65nm版もCore2ブランドだろう

intel迷走中。
http://pc.watch.impress.co.jp/docs/2006/0921/ubiq166.htm
そもそも「Core」なんて一般人は誰も知らないからな。
もっとセンスいい名前付けて欲しい。

観測気球だろ

>>62
>>KentsfieldのTDPは130W前後になるとIntelから伝えられている

何の工夫もなく、conroeふたつですか……

Pentium5とかしときゃ良かったのに。
わけ分からん事は止めてくれよ。

>>64
時期的にそうなるだろ。魔法が使えるなら別として。

いや、100W以内に抑えることを意図して、クロック絞るかとオモタのよ。PenDみたいにね。
でも、intelにとっては一度広がったTDP枠ってのは、既得権なんだね。
今やPC向けCPUの性能を律速しているのは、冷却限界だからなあ。

メインンストリーム向けは、絞る必要あるだろうけど
端から売る方も買う方もコスト度外視なマニア向けのプレミアは、
パフォーマンス重視だから抑える必要ねーんじゃね

ちょっと前にkentsfieldのES品がクロック2.4GHzでTDP95Wだという記事があったはずだが、
路線変更したのかね。
QX6700は2.66GHzだというし。
Extreme対決ならFXも同じくらいだし、実測で下回ればオケ、的な。

まぁ、Extremeで出すんだったら、少なくとも、
メインストリームの最高グレードなE6700（2.66GHz）と同クロックが必須ラインなわけだ。
でないと、Extreme(2.4GHzとかの場合）がメインストリームなE6700（2.66GHz）を下回る場合（シングルスレッド）が
出てくる困った事態に陥る可能性があるわけよ。
しかし、同クロックなら、最悪でも同性能（シングルスレッド）で済み、マルチスレッドでは当然上回る事が出来る。

トップエンド品のTDPが130Wになったって別にガタガタ言うようなことじゃないが、
ミドル〜ハイエンドクラスだと少々問題にはなるかもね。

まぁしかしMCMに使うダイをMeromにしてしまえば容易に95W以下に収まるわけで
それほど心配をする必要もなさそう。

トップエンドとハイエンドってどう違うんだ？

>>64-70
http://pc7.2ch.net/test/read.cgi/jisaku/1155433720/544-545

>>70
オイオイ
クロスバなし、デュアルダイのkentsfield方式では、FSBに多大な負担がかかる。
FSB667のMeromコアでは、性能が出ない可能性が極めて高いぞ。

>>68
製品出荷直前にTDPを上げてくる、ってのは、嫌な感じだね。
ﾌﾟﾚｽｺを思い出す。

>>69
PenDやkentsfield式のデュアルは、FSBへの負荷が重くなるから同クロックでシングルコアと同性能は無理。
現実的には2.4Gに抑えても性能は変わらない可能性が高いのだけど、Extremeである以上、E6700を下回る
わけにゆかないから、2.66GHz 130Wとなった可能性が高い。営業上の理由でクロックが決められているん
じゃないのかな。

>>74
FSBの負荷なんぞ、C2Dと同じに決まってるだろ。C2Dと同じ処理してんならな。
C2Dが動作してんのとまったく変わらないわけだから。
そういう設計なんだから。PenD方式。

他社はコアが増やせるが自社は増やせない
去年のOpとXeonみたいだね
立場は逆だけど

Tom'sのベンチ見れば、同クロックのConroeとKentsfieldだとベンチの値は誤差範囲内でほぼ同じだがな。
4コアを活用できるベンチがほとんどないのか、ほぼ同じなのが多すぎるのだがw

>現実的には2.4Gに抑えても性能は変わらない可能性が高いのだけど

ﾊﾞｶｼﾞｬﾈｰﾉ

>>75
キャッシュコヒーレンシ制御について考えた方がいいぞ

>>78
こういう方がいらっしゃるので、130Wになっても2.66Gにしたの。

なぜ、炭は90Wのプが２個で130Wという計算になったんだ。　最初からバス共有で
パイプラインのスカスカ度が、あのプ以下だから発熱も少ないだろうということか？

>>81
http://pc7.2ch.net/test/read.cgi/jisaku/1158630658/263

>>73
FSBだけ変えればいい。FSBのクロック差で変わる消費電力はデスクトップユーズでは
ほとんど気にしなくていい代物だ。

ホント真のマルチコアとか、FSBがボトルネックになるとかそういうマーケティング用語に
踊らされてる奴って多いのな。

>>79
いや、シングルスレッドで同じかどうかって話だろ？

CPU2006にCoreとMontesitoのスコアが登録されている
凄まじいスコアだ

>>85
見て来たす。Intelが比較用にAthlon64 FX-62の結果を登録しているのが笑えるすね。
・SPECint2006_base (Windows XP 32-bit)
　　PentiumD XE/3.73GHz: 11.7
　　Athlon64 FX/2.8GHz: 11.4
　　Core2Duo/2.93GHz: 18.5
・SPECfp2006_base (Windows XP 64-bit)
　　PentiumD XE/3.73GHz: 12.7
　　Athlon64 FX/2.8GHz: 10.3
　　Core2Duo/2.93GHz: 16.8
・SPECint2006Rates_base (Windows XP 32-bit)
　　Athlon64 FX/2.8GHz: 21.8
　　Core2Duo/2.93GHz: 31.1
・SPECfp2006Rates_base (Windows XP 32-bit)
　　Athlon64 FX/2.8GHz: 18.8
　　Core2Duo/2.93GHz: 26.8

Dailytechの1/2ソケット版の4コアXeon価格情報す。
http://www.dailytech.com/article.aspx?newsid=4253
　・Kentsfield (1-socket版)
　　X3220　　2.40GHz, FSB:1066MHz, L2:8MB　　$851-
　　X3210　　2.13GHz, FSB:1066MHz, L2:8MB　　$690-
　・Clovertown (2-socket版)
　　X5355　　2.66GHz, FSB:1333MHz, L2:8MB　　$1172-
　　E5345　　2.33GHz, FSB:1333MHz, L2:8MB　　$851-
　　E5320　　1.86GHz, FSB:1066MHz, L2:8MB　　$690-
　　E5310　　1.60GHz, FSB:1066MHz, L2:8MB　　$455-

Dailytechのネタで，非常に興味深いのわ2個セットでプロセッサが売れる2-socket版の
Xeonの単価を下げに行っているという点す。業界の価格体系も健全化の方向に向かっている
すかね。。。
　　---------------------------
　　・Kentsfield (1-socket版)
　　　X3220　　2.40GHz, FSB:1066MHz, L2:8MB　　$851-
　　・Clovertown (2-socket版)
　　　E5345　　2.33GHz, FSB:1333MHz, L2:8MB　　$851-
　　---------------------------

またしょうもないことにケチつけてるな

>>89
またしょうもないことにケチつけてるな

そろそろ，IDF Fall 2006の一部のプレゼン資料が見られるようになっているす。
Kentsfieldの概要わ，こんな感じの様で。。。
■Intel Core2 Extreme Quad-Core Processor Features
　・2.66Ghz, 1066MHz front side bus, 8MB total L2 cache
　・Intel VT, Intel 64
　・Supports Viiv technology,
　・Intel Intelligent Power Capability
　　- Shuts off inactive parts of the core
　・Enhanced Halt State
　　- Independent idle state per core
　・Enhanced Intel SpeedStep Technology
　　- Reduces power in active work loads
　・Execute Disable Bit
　・Overspeed protection removed
　・975X chipset

将来技術の方わ，
　・OOoEの巨大コアによるマルチコア -> シンプルコアによるメニーコア
　・トランザクションメモリ
　・DRAMダイとプロセッサダイのスタック
　・データレベル並列性重視のベクトル演算器
　・シリコンフォトニクスによる光配線
という流れなんすけど，ブロック図だけ見てると妙にCELL BEに似てるような。。。

Intel's microcore future shown in pictures
http://uk.theinquirer.net/?article=34623

Intel's Otellini shows off November quads, benchmarks
http://www.theinquirer.net/default.aspx?article=34641


The first new core on 45 nanometres is Nehalem, basically a beefed up Woodcrest wih CSI.

ntel、クアッドコアの「Core 2」および「Xeon」シリーズの出荷計画を公開
http://journal.mycom.co.jp/news/2006/09/27/400.html

Rackable and Intel scratch each other behind AMD's back
http://www.theregister.co.uk/2006/09/26/intel_rackable_amd/

Intel on top of the server world again
http://www.theregister.co.uk/2006/09/26/intel_fourcore_server/

【IDF Fall 2006】「45nmプロセス，2007年の稼働に変更なし」，Intel社が15製品を開発中
http://itpro.nikkeibp.co.jp/article/COLUMN/20060927/249066/?ST=ep1

【IDF Fall 2006】米Intelの研究開発部門が最新の成果を披露
http://itpro.nikkeibp.co.jp/article/USNEWS/20060926/249014/

【IDF Fall 2006】「サーバー市場の勢いを再び」とOtellini社長
http://itpro.nikkeibp.co.jp/article/USNEWS/20060927/249057/

【IDF Fall 2006】Intelが4コア・プロセサを11月に出荷開始，80コアの1テラFLOPSプロセサを試作
http://itpro.nikkeibp.co.jp/article/USNEWS/20060927/249038/

FSB４本って・・・

>96
共有バスで4wayを実装したら、目も当てられん性能になる。
必然的にそうなる罠。

マルチFSBは以前からの規定路線だお

しかしまあA社のFXなんかはデュアルコアでも普通に120Wオーバーとかだし全然問題ないんじゃね？
A社のは負荷かかると上位版はTDPを楽々超えるみたいだし

> スヌープパケット量はノード数Nとすると (N-1)! に比例して大きくなる

まで読んだ

>64MBのスヌープフィルターキャッシュ

まで読んだ

シェア、いわゆるリーダーシップ。
Intel's Kicking Pat opens front side bus to pardners
http://www.theinquirer.net/default.aspx?article=34690

'Get on our bus' ？ Intel calls out to partners
http://www.theregister.co.uk/2006/09/27/intel_fsb_pciexpress/

SSE4命令(SSSE3ではありません)の説明文書です
ftp://download.intel.com/technology/architecture/new-instructions-paper.pdf

ラトナーの試作品はどうでもいい
本命はパールムッターの講演

http://www.hkepc.com/bbs/itnews.php?tid=675864&starttime=0&endtime=0
YorkField@2007/Q2
FSB1333MHz , 4coreで shared L2$
DDR3-1333/DDR2-800 and dual PCI-Express 2.0 interface
Bearlake X chipset

vs K8Lどっちが速いのかな。

>>92
>　・OOoEの巨大コアによるマルチコア -> シンプルコアによるメニーコア

これってNiagaraみたいな感じを目指してるってこと？

Nehalemは非対称マルチコアじゃねーのかね？

Nehalemは4コア以上(8コアから?)のマルチコアCPUにおける
基本的な1コアになるという話しだから、
非対称マルチコアにあたるものは、Nehalem以外のコア、として実装するじゃないですかね?

NehalemをCSIリンクで結ぶ中に、どこぞに特化したコアも足すよ、的な。

IntelとIBMがPCI Expressの後継仕様「Geneseo」を開発，Dell，HP，Sunなどが支持
http://itpro.nikkeibp.co.jp/article/USNEWS/20060928/249223/?ST=?ST=enterprise

【IDF Fall 2006】ハードとアプリケーションの融合へと進むIntel
http://itpro.nikkeibp.co.jp/article/USNEWS/20060928/249257/?ST=ep1

インテル、超低消費電力型チップ「Steeley」でUMPCの低価格化を目指す
http://headlines.yahoo.co.jp/hl?a=20060927-00000003-cnet-sci

↑要するにCPU＋ノース＋グラフィックの統合チップってことか？
何ならサウスもいっしょくたにしちゃえばいいのに。

出すって言ってたしね。ワンチップセントリーノ的なものを。
CPUコアはYonahシングルと同等かな。

IPFといいUMPCといいTransmetaっぽいな

ダイサイズが1/4とか言ってるからYonahと同レベルなんて話じゃないでしょ。

1コアにしてキャッシュも削ればそこそこ小さくはなると思うけど。。。


Mac mini後継機用の石決まったな。。。

2007年後半ってことは45nmプロセスの立ち上げ時期だから、ダイサイズは半分くらいになる。
シングルコアにするだろうからダイサイズはいちおう説明が付く。

全くの新設計のコアではなくPenM-Coreの延長線上のシングルコアと考えられ。

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2840&p=8
この記事を読む限り、比較対象はULV Core Soloあたり

現在の消費電力は5W
2007年には消費電力、ダイサイズ共に半分になる
2008年には消費電力は1/10でダイサイズも1/7

登場時期は1H'07と書いてあるから65nmプロセスだろう。
PenM直系でこのサイズに収まるかな。
以前TomのサイトでStealeyが出てきた時は512KBと書いてあったから
キャッシュを減らしただけじゃせいぜい1/2止まりじゃね。

1TSRAMにしてｷｬｯｼｭﾄﾗﾝｼﾞｽﾀ量を1/6に

現状のIntelにはDRAM混在プロセスに手を出す気はないだろう

■後藤弘茂のWeekly海外ニュース■
年内に投入され、45nmで普及を目指すIntelのクアッドコア
http://pc.watch.impress.co.jp/docs/2006/0929/kaigai305.htm

>>120
その中の4Coreの写真を見て、炭を思い出してしまった。

8コアってなんて読むの
オクテットコア、オクタプルコア？

ハチコア

Preslerのほうが似てるよ
http://pc.watch.impress.co.jp/docs/2005/1228/tawada_3.jpg
http://pc.watch.impress.co.jp/docs/2005/1228/tawada_4.jpg

インテル、他社製チップとの接続に道を拓く
http://japan.cnet.com/news/ent/story/0,2000056022,20252188,00.htm

【IDF Fall 2006 Vol.3】CPUのコア間“通信”はメッシュ型？リング型？ 銅線から光に？
http://headlines.yahoo.co.jp/hl?a=20060929-00000003-rbb-sci

【IDF Fall 2006 Vol.1】Quad-Coreプロセッサを今年11月に出荷へ
http://www.rbbtoday.com/news/20060927/34392.html
【IDF Fall 2006 Vol.2】「電力効率向上でリーダーシップを発揮していく」-インテル
http://www.rbbtoday.com/news/20060928/34413.html
【IDF Fall 2006 Vol.3】CPUのコア間“通信”はメッシュ型？リング型？ 銅線から光に？
http://www.rbbtoday.com/news/20060929/34453.html
【IDF Fall 2006 Vol.4】机の上で「Personal Supercomputer」
http://www.rbbtoday.com/news/20060929/34490.html
【IDF Fall 2006 Vol.5】初のクアッドコアCPUの性能はデュアルコアの70％向上にとどまる
http://www.rbbtoday.com/news/20060930/34497.html

http://japan.cnet.com/news/ent/story/0,2000056022,20254608,00.htm
サンフランシスコ発--Intelは、コンピュータメモリの販売事業を再開するのだろうか。
(中略)同チップの最大の特徴は、各コアが、TSV（Through Silicon Vias）と呼ばれる技術によって、
256Mバイトメモリチップに直接接続されている点だ。
(中略)TSVは80コアプロセッサだけでなく、さまざまなプロセッサにも使用可能だ。
(中略)メモリコントローラはプロセッサに比べ動作速度が極端に遅い。
その点が、コンピュータの性能向上を図る上で大きな障害の1つとなっていた。
しかし、メモリコントローラの代わりにTSVを使用すれば、データ転送速度が大幅に向上するだろう。
(中略)また、メモリから送られるデータは、過密状態のポート内を通り抜ける必要がある。
その点TSVは、数多くのポートを開くことができるという。
(中略)全般的に、80コアチップのプロトタイプにおける総メモリ帯域は1テラバイト／秒、
つまり毎秒1兆バイトのデータ転送が可能だ。
(中略)Rattner氏は、「まだ研究段階」としながらも、
「向こう数年間は、この技術の開発に積極的に取り組んでいく」と語った。

他社からDRAMベアチップを買ってきて付けるという手もあるけど、
Intelの製造能力があれば、（昔取った杵柄で）自社で作るかもしれない。
でも、Si貫通のDRAMだけだと、構成の冗長性が無くなるよな。外付け可にするか。
まあ当分は実用じゃないでしょう。Si貫通のコストの問題もある。

＞最初の基調講演で，Otellini社長は，性能が再び重要になるとぶち上げましたが，
＞要するに，AMDに性能で負けている時は，性能だけが評価尺度ではないと言い，
＞Core 2プロセサの登場で性能的に勝つと，性能が再び重要になったと言っているだけで，
＞ここ数年のIntelの言い方を思い起こすと，よく言うよという感じです。
＞性能が重要になったという理由は，YouTubeなどに代表されるビデオのデコードなどの
＞重い処理が増えていることによると述べていました。しかし，重い処理として具体化し始めて
＞いるのはビデオデコードと3Dグラフィックス程度であり，これらだけなら専用コアを内蔵する
＞方がベターで，汎用CPUを強化するより，ATIを買収したAMDの方が正解という気がします。

安藤より団子の方がマルチメディア処理に詳しいことがわかった

youtubeの如き処理をCPUでやらせるためにパワーが必要だと言い出すのは
IntelがCPU屋だからというだけであり、過去にモデムやサウンドカードまでPentiumに
やらせようとして頓挫したNSPと同じことを繰り返しているに過ぎない。
GPU内蔵CPUを作ったら今度はこれこそがyoutubeに最適、と言い出すだけのことだ。

ちゅーか、ただ単にパワー喰う例を挙げただけじゃないか
それを、なぁ。。。。

>>130
最近の話題 2006年9月30日
http://www.geocities.jp/andosprocinfo/wadai06/20060930.htm

安藤さんはWoodcrestがSPEC_int_2000で高スコアを叩き出したときもDDR2のおかげとか言ってた

http://www.geocities.jp/andosprocinfo/wadai06/20060603.htm

どこがだ？

youtubeとかCPU使用率10％なのにCPUパワーが必要ですとかいうのは無理あり過ぎだろｗ

youtubeの提供側じゃないか？

>>136
Coreを脳内情報で扱き下ろしてるのはSPECのときじゃなかった。
うろ覚えで書いてすまん。
で、3月の記事なのに間違いだらけでワロスｗと。

１．Intelが次世代プロセサのCore Microarchitectureを発表
http://www.geocities.jp/andosprocinfo/wadai06/20060311.htm
２．ゲームアプリでIntelのConroeがAMDのAthlonに圧勝
http://www.geocities.jp/andosprocinfo/wadai06/20060318.htm

>>138
デコードをサーバでやったら回線がパンクするような。

餡ドーナツって何者コレ？

youtubeがFullHDになった時のこと、でしょ、今回のintel発表。

どこにどの性能を使おうが、今より早くなるのは大歓迎です。

>>141
Ｉｎｔｅｌ発表なんかカンケー無いと思う



ああこれは香ばしい

>>139
CoreMAをこき下ろしてるというより、Intelの宣伝をこき下ろしてるような。
「どれも大層な名前を付けてるけどその実性能向上にはあまり寄与しそうにないよ」という考え。
そこで大原氏の「CoreMAの性能はキャッシュの高速化によるのが大きいのでは？」という推測と繋がってくるわけですが。

実際問題速くなってれば理屈なんてなんとでも後付してもらってかまわないわけで。

ユーザーサイドからすればね。

本来CPUの役割だった汎用的な処理の一部をGPUが肩代わりするのではないか、
しかもMSも推進側だし、Intelにはいい話じゃないのは確か。
だから、Intelも焦ってGPU関係を強化しようとしてる。
Nvidiaが手に入ればいいんだろうけど・・。
CPUもGPUも２強というのが、選択肢が少なくて良くないね。

>>143
>Intelの宣伝をこき下ろしてる
所詮共有L2だから、所詮投機ロードだから、所詮プリフェッチだから、
名前をつけるのはMarkitectureってことですか?

>そこで大原氏の「CoreMAの性能はキャッシュの高速化によるのが大きいのでは？」という推測
http://www.yusuke-ohara.com/weblog2/archive/2006/09/post_46.html
ついでに言うと例の全方位ベンチマークはIntel Smart Memory Accessの評価が含まれてないので全然全方位じゃありません
http://download.intel.com/technology/architecture/sma.pdf

>>120
>「45nmプロセスでは、少なくとも15の(CPU製品の)設計が現在進められている。
>そのうち、パフォーマンスオリエンテッドな設計のほとんどは、クアッドコアを念頭に置いている」とSmith氏は説明する。

>「モノリシックなクアッドコア設計は、45nm世代を予想している」とSmith氏は語る。

新コアのNehalemからではなく、Penrynですでにモノリシック・クアッドコア版を
投入するってことだよな？
Penrynは2008Q1投入予定。AMDのDeerhoundが2007Q3投入予定だから
モノリシック化でもAMDに半年遅れるだけか。

色々間違ってる

団子ってandoさんを知らんのか。ひょえー。いいけど。

> 所詮共有L2だから、所詮投機ロードだから、所詮プリフェッチだから、
> 名前をつけるのはMarkitectureってことですか?

そういうことでしょ。
新しい技術に新しい名前をつけるならそれは正しいことだけど、昔っから
ある技術に別の名前をつけて、Intel特有の技術のように宣伝するのは、
技術屋としては変な感じがするのは当たり前では？
もちろんマーケティング屋だったら、そんなの常識って言うだろうけどね。

あと、「所詮投機ロードだから」とは言ってない。「所詮 OoO ロードだから」
とは(暗に)言ってるけど。また「所詮プリフェッチだから」とも言ってない。
「所詮Constant Strideだから」とは言ってるけど。

>>128
> (中略)同チップの最大の特徴は、各コアが、TSV（Through Silicon Vias）と呼ばれる技術によって、
> 256Mバイトメモリチップに直接接続されている点だ。

正しくは256KB。

>>149
WindowsのCPU負荷を計ったことすらないのに憶測で駄文を書く人
だということはよくわかった。



もっとも、CPUはフル稼動させなきゃ電力効率が悪いなんてことは無いわけだから
動画のデコード云々も当たらずとも遠からずか。

電力効率を最重視するなら、CPUじゃなくて専用ハードにやらせた
方がいいのは当然でしょう。

>>150
>新しい技術に新しい名前をつけるならそれは正しいことだけど、昔っから
>ある技術に別の名前をつけて、Intel特有の技術のように宣伝するのは、
>技術屋としては変な感じがするのは当たり前では？
技術屋こそ実装の違いとそれによる性能改善の具合で批評すべきなんじゃないですか?
つか数年前の論文を基に開発されるプロセッサに新しい技術なんて無いですよ。
Intel64やItaniumのHTTは疑問に思ったが、安藤さんのこれはただIntel批判したいだけにしか見えません。
AMDのDirect Connect Architecture等に対する批判は一切無いみたいだし(藁

そうかなあ。
共有L2 って言えばいいだけの話を Advanced Smart Cache って呼ぶのって、
技術屋の正常な感性だとは思えない。
2ch でさえ、共有L2と言う奴はいても Advanced Smart Cache って呼んでる
奴なんていないでしょ？ 少なくとも自作板の CPU 系のスレでは。

マーキテクチャの何が悪いのかさっぱりわからん

いや別に ando さんも含めて、悪いとは誰も言ってないでしょ。
マーケティング的に見ればきっと正しい行為なんだろうし。

単に技術屋から見て、いったいそのマーケティング用語は既存の
技術の何を意味しているのか(あるいは、本当に新技術なのか)、
パっと見で分からないので面倒だったり、気持ち悪かったりするだけ。

>>155
>2ch でさえ、共有L2と言う奴はいても Advanced Smart Cache って呼んでる
?奴なんていないでしょ？ 少なくとも自作板の CPU 系のスレでは。
そっちの方が書きやすいからでしょ。俺も普段はShared〜やら共有〜やらでAdvanced Smart Cacheなんて書くことは滅多に無いな。
つかMarkitectureと断ずるに相応しいかどうかを論じてるのであって、スラングだらけの2chは評価の基準にはならないと思うぞ。

なんかよくわかってない奴が多いな。

『Advanced Smart Cache』というのはマーケチング用語。
別にIntelの開発者がつけた名称じゃないだろ。中身のわかっている技術屋であるならこそ気に止めずスルーすべきポイント。
Intelのアーキテクトだって技術論文で、shared L2 cacheのことを"Smart Cache"なんて恥ずかしい呼称で読んだりしません。
HyperThreadingすらつかわれておらん。

ちょっと変なたとえだけど例えばCRTで、ダイヤモンドトロンとかトリニトロンとか名称が技術的本質を反映しているか
なんて気にして批判とかしたりするか?
こんなんいちいち気にしてたら今の資本主義の世の中生きていけません。
安藤氏はIntelに噛みつていみたいだけだろうに。

>>159
SMTをHyper Threadingと呼んじゃうヒトわ，多いような気がするす(笑)

> 別にIntelの開発者がつけた名称じゃないだろ。

もちろんマーケの人間と相談して決めてるに決まってるでしょ。

> 安藤氏はIntelに噛みつていみたいだけだろうに。

あれがIntelの技術陣に噛みついているように見えるってのが、
なんか変だと思うけどなあ。
「これは例によってIntelのマーケティング用語ですよ」って
解説してるだけでしょ。
俺なんかは、本当に新技術なのか、それとも既存の技術に新しい
名前をつけたのか区別がつくので重宝してるんだけど。

ちょっと解説すると、安藤さんは Itanium サーバ製品を出してる部門の
偉い人なので、Intel に噛みつける立場じゃないです。Intel に対して
ボヤきたいことはあるかもしれないが。(w

というわけで、あれをIntel批判だと思う人は、自分でも気づいてないかも
しれないが信者入ってると思うな。

>>159
てか、元のandoさんの文書読んでる？

>>162
じゃあ最大の笑いどころを
1.3
>このようなやり直しが発生するケースは比較的少なく，無関係のロードを早く実行することによる性能向上の方が大きいので有用な方法であるが，エ〜〜，今まではやってなかったの〜〜という感じで，これが目玉の新機能と言われると違和感があります。
1.4
>これも改善なのですが，既に他社のプロセサでやられている技術で，それにAdvancedをつけるのはMarkitectureです。

OoO load なんて、サーバ系CPUでは昔っからやってる話だよねえ。
RISC 系ならローエンドのサーバにも入ってる機能だし。
でも別に ando さんは Intel を笑おうって意図はないと思うけどなあ。

何にでもAdvancedと付けるのはIntelの癖だと。むしろアメリカの会社ではどこでもそうかな。
もっともAdvancedとつくぐらいだから、たいていの場合は他社の同様の機能より改良が入ってはいる（その多少は別として）

ちょっと前まではIntelCPUのHyperThreadingはすなわちSMTだったけど、いまはそうじゃないよねえ。

Physical Experimentation with Prefetching Helper Threadson Intel’s Hyper-Threaded Processors
http://www.cgo.org/cgo2004/papers/02_80_Kim_D_REVISED.pdf#search=%22Simultaneous%20Multithreading%20intel%20.pdf%22
>With the advent of Intel PentiumR 4 processor with Hyper-Threading Technology [9, 13], a commercially available multithreaded
>processor supporting two logical processors simultaneously, it is possible to evaluate the helper threading idea on a physical
>SMT machine.

Pentium 4におけるHyperThreadingは、SMTであることをIntel自身みとめている。
MontecitoにおけるCGMTもマーケチング用語としては同一のHyperThreadingである。
本質的に両者は異なるものだが、中身のわかっている人間がわざわざ噛みつくほど神経質になる必要はない。
所詮は、マーケチング用語。無知なユーザの心をキャッチできればそれでOK。

安藤氏のサイトをずっと読んでれば、Intelに噛みつきたいだけだってのわかるでしょ。
本人も自覚症状あるんじゃないの?
Intel一人勝ちはやだとか、一人勝ちのIntelには他メーカーのやっかみが多いと安藤氏自身過去にいっているし。

Itanium は CGMT なのに HyperThreading って呼んでるからねえ。

ただ、Threading 技術については、他社もかなり紛らわしいような。
結局 Xbox360 CPU って、SMT なの？ FGMT なの？

>>167
だから日本語の読解力に問題が有ると思うが。

> 本質的に両者は異なるものだが、中身のわかっている人間がわざわざ噛みつ
> くほど神経質になる必要はない。

えー、それは俺は無神経だと思うな。(w
技術屋なら、当然、それぐらいは区別すべきでしょ。
マーケティング屋なら、もちろん、区別しなくてよろしい。
立場の違い。

> 安藤氏のサイトをずっと読んでれば、Intelに噛みつきたいだけだってのわ
> かるでしょ。

俺はその意見には賛成しないな。
ボヤいてるなあって思ったことはあるけど、噛みついてるなあと思ったことはない。
ひょっとして信者入ってない？

主観の差を論じても無意味

RISCだの信者だの日本語の読解力だの恒例の煽り文句が飛び出してきました。

>>170
神経質無神経の話としては
細かいことを気にする＝身内だけでウダウダ盛り上がる為のオタク的な感性
細かいことを気にしない＝顧客との対応と現場の作業の違いをわきまえてる

あのページは、顧客対応ページじゃなくて、ando さんの CPU に関する
オタク的関心(たまたま本業の一部でもあるが)を吐露したページだから
ねえ。細かいことを気にするのは当然だと思うよ。
顧客対応なら会社のページでやればいいわけで。

>>166
わかった。某社は「ＭＤ」と呼べば良いんだな

>>174
だからこそマーケティングの分野の話にケチを付ける事の無意味さを意識しないと

技術の話をしている場面でマーケティング用語の話をした時点で”立場をわきまえてない”

>>175
ワロタ

>>175
業界で優位にある間だけAが点灯するとか。
失速しだしたらagainstのAに挿し替わる。

IDFもIMFに改称すれば一件落着じゃね?
下手にデベロッパ向けを騙るから学術的側面に口出しされるんだよ。

> だからこそマーケティングの分野の話にケチを付ける事の無意味さを意識しないと

マーケティングにケチをつけてるんじゃなくて、Intel が使っている用語に
ついて、どれがマーケティング用語か解説してるんでしょ。
そうしないと、マーケティング用語じゃない新技術と別断つかないから。

解説しなくてもマーケティング用語だと分かる人間にはもちろん不要な話だけど、
俺には必要な解説だな。

> 別断つかないから。

「判断つかないから」
間違えた。

>>166
NECの液晶SA-SFTがすごいぞ。Super Advanced Super Fine TFTだ。
TFT以外何も言っていないに等しい。誰か止める奴はいなかったのか。

SSE3
SSSE3
SSSSE3
SSSSSE3

>>179
安藤氏は、ケチをつけたいがあまり、正確な情報を調べずに勝手な想像で誤った解説をすることがあるので注意が必要だ。

>このようなやり直しが発生するケースは比較的少なく，無関係のロードを早く実行することによる性能向上の方が大きいので有用な方法であるが，
>エ〜〜，今まではやってなかったの〜〜という感じで，これが目玉の新機能と言われると違和感があります。

>Constant Strideをやっていると思われます。これも改善なのですが，既に他社のプロセサでやられている技術で，
>それにAdvancedをつけるのはMarkitectureです。

>共通キャッシュ化により，これらの問題が解決すると述べていますが，元々が手抜きで，やって当然という感じで，
>これもMarkitecuteです。

ロードの先行実行は、Intelは以前からやって、Core 2では、予測を含めたもっと複雑な投機ロードをやっていることがその後発覚。
プリフェッチについても、Intelがアピールしているのは、2コアで合計8つのプリフェッチャがついていて、
例えば、L1へいきなりプリフェッチが可能になっていることなどで指摘のピントがずれている。
共有キャッシュについても、PPC970MP, Athlon64 X2/Opteron, UltraSPARC IV+の存在を無視してやって当然との評価。
これらはIntelのMarkitectureにも劣る手抜き作として比較の土台にも上がらないのか?POWER4/5とNiagara以外記憶が抹消されてるのか?

>しかし，IBMでは40年以上前のSystem 360当時からこのFusedされた命令を処理しているのですから，何を今更という気もします。
と、Micro Fusionについても何を今更と批判。

で、Intel Core MarkitectureのSPECベンチの結果公開されると、
http://www.aceshardware.com/SPECmine/index.jsp?b=0&s=1&v=1&if=0&ncf=1&nct=256&cpcf=1&cpct=4&mf=200&mt=3800&o=0&o=1
>特にSPECintで何故，このような高い性能が出るのか理解できませんが，驚異的であることは確かです。
と評価が一転。

いくらIntelがSPECベンチ最適化ｷﾃｨとはいえ、こんなに突出されるともうMarkitectureだとかなんとかいってたって説得力ない罠。
例え専門家といえども、最新のプロセッサの理解と予測は難しいんだね。

情報が一般人より多く入る立場なのにかなり具体的になってきた三月の時点でこれでは「難癖付けたいだけ」といわれても仕方が無い
お金がもらえないからプロのライターとして書く必要はないが、プロの技術者としての自覚とかプライド(ry

> ロードの先行実行は、Intelは以前からやって、Core 2では、予測を含めたもっ
> と複雑な投機ロードをやっていることがその後発覚。

その、もっと複雑なロード、すなわち OoO load は、別に Intel に特有な
技術じゃなくて、他のプロセッサでも昔からあった技術だっていう解説でしょ。
どこも間違ってないと思うけど、どこが違うの？

> 共有キャッシュについても、PPC970MP, Athlon64 X2/Opteron, UltraSPARC
> IV+の存在を無視してやって当然との評価。
> これらはIntelのMarkitectureにも劣る手抜き作として比較の土台にも上が
> らないのか?POWER4/5とNiagara以外記憶が抹消されてるのか?

Opteron, UltraSPARC, Itanium のようなサーバプロセッサでは、共有キャッ
シュと分離キャッシュのどちらが良いかは、サーバのワークロードによりけり
だよ。関係ないタスクにキャッシュを汚染される危険がないので、分離キャッ
シュの方が、トータルスループットとしては優れている場合もある。
(SPECrate では、単一のアプリをヨーイドンで同時に複数走らせるので、この
効果が出にくいが、実運用環境では出る。)

1スレッドしか動いてないことも多いユーザ向けプロセッサでは事情が違い、
1スレッドで全キャッシュ容量を使える共有キャッシュの方が、シングル
スレッド性能の点で有利。だから、個人ユースが基本の Merom や Conroe では
共有キャッシュは、やって当然という話でしょ。

それに、そのやって当然の共有 L1 にわざわざ別の名前をつけるから、
これはマーケティング用語だよって解説されるわけで。

> と、Micro Fusionについても何を今更と批判。

これについても、新しい用語をでっちあげてることについて言ってるんでしょ。
先達の仕事にちゃんと言及してれば (これは学術論文では、当然の習慣。もち
ろん、Intel にそういう習慣に従う義務はないけど)、ああは書いてないでしょ。

> 例え専門家といえども、最新のプロセッサの理解と予測は難しいんだね。

ここは同感。

>>185
>一致したものがあるとそのロード命令とそれ以降の命令の実行を中断し，ストア命令が実行されてからロード命令
>とそれ以降の命令の実行をやり直すという方法が用いられます。
>エ〜〜，今まではやってなかったの〜〜という感じで，これが目玉の新機能と言われると違和感があります。

今までもやっていたのをよく調べずに今まではやってなかったの〜と反応している点と
予測をして、やり直しが発生するケースを最小限にしようという努力をしているということも抜けている。
安藤氏の解説をよく読むと、後続のロードと依存がないことを前提にストアを無条件に先行実行するのを
=Memory Disambiguationと据えていることが読み取れるでしょ。あとからでたMYCOMの記事では改善されてるけど。

安藤氏の考えについて話をしているのに、キャッシュに関して、いきなり>>185個人の考えを語られても困る。
>しかし、IBMが2001年に発表したPOWER4プロセサでは既に2コア間で共有するキャッシュを搭載しており、
>2006年になって共有キャッシュが先進的で賢いというのは我田引水の宣伝文句としても言い過ぎであろうと思う。
ということをMYCOMの記事でかいていて、>>185の考えとは関係なしに安藤氏の比較の対象はサーバ向けも含まれている。
(もともとサーバ系の人なのでむしろそっちと比較していると考える方が普通だと思うが)

>その、もっと複雑なロード、すなわち OoO load は、別に Intel に特有な
>技術じゃなくて、他のプロセッサでも昔からあった技術だっていう解説でしょ。

同じ技術でも他社より優れているんだけどそれは重要ではないわけ？
Intelが以前から採用してた技術なのに「まだやってなかったの？」とか書いてる件は？

>Opteron, UltraSPARC, Itanium のようなサーバプロセッサでは、共有キャッ
>シュと分離キャッシュのどちらが良いかは、サーバのワークロードによりけり
>だよ。関係ないタスクにキャッシュを汚染される危険がないので、分離キャッ
>シュの方が、トータルスループットとしては優れている場合もある。

PowerPC970MPのアーキテクトが本当は共有キャッシュにしたかったけど開発期間の関係で…的な発言をしてる件
そもそもLast Level Cacheのみを共有にすれば食い合いによる被害は相当軽減できるし
局所性や負荷が均等で無いことの方が多いのに分離とかアフォ
>SPECrate では、単一のアプリをヨーイドンで同時に複数走らせるので、
非共有キャッシュの弱点が露呈しません

>それに、そのやって当然の共有 L1 にわざわざ別の名前をつけるから、
>これはマーケティング用語だよって解説されるわけで。

やって当然の技術でも実装の困難さからなかなかできないことが多い
SMTやCGMT関連もサーバープロセッサならやって当然の技術でしょ？
クリティカルサーバー向けならエラー訂正やロックステップも必要だし
Opteron8xxxはどれも無いor貧弱だよね
大体ね、競合他社より先んじてるんだから喧伝することにケチ付けられる謂れは無い

>これについても、新しい用語をでっちあげてることについて言ってるんでしょ。
>先達の仕事にちゃんと言及してれば (これは学術論文では、当然の習慣。もち
>ろん、Intel にそういう習慣に従う義務はないけど)、ああは書いてないでしょ。

http://www.geocities.jp/andosprocinfo/wadai06/20060701.htm

>後続のロードと依存がないことを前提にストアを無条件に先行実行するの
ロードとストアが逆…orz

長い

> 安藤氏の解説をよく読むと、後続のロードと依存がないことを前提にストアを
> 無条件に先行実行するのを=Memory Disambiguationと据えていることが読み取
> れるでしょ。あとからでたMYCOMの記事では改善されてるけど。

詳細については、マーケティング用語しか出てない段階で、何をやってるか
想像してるんだから、しょうがないんじゃないかなあ。
もしも Intel にマーケティング用語じゃなくて、既存のテクニカルタームを
使う習慣があれば、新しい言葉を使っている→本当に新しい技術を含んでいる
と想像できるわけだけど、現状の Intel の習慣じゃ、判断できなくてもしょうが
ないでしょ。

> そもそもLast Level Cacheのみを共有にすれば食い合いによる被害は相当軽
> 減できるし

食い合いによる被害が軽減できるのは、Last Level Cache が比較的巨大だから
でしょ。つまり、たまたま ワーキングセットが Last Level Cache に入って
いるからで。
競合するプロセスに、Last Level Cache に入らないワーキングセットを持つ
プロセスがいれば、なりたたない筈。

> >SPECrate では、単一のアプリをヨーイドンで同時に複数走らせるので、

> 非共有キャッシュの弱点が露呈しません

ボトルネックとなっている部分のコードとか、共有キャッシュの方が有利では？

> 大体ね、競合他社より先んじてるんだから喧伝することにケチ付けられる謂れは無い

宣伝することにはもちろん異論はないけど、共有L2 のために、新しい用語を発明
するのは技術的には変だと思うけどなあ。

> http://www.geocities.jp/andosprocinfo/wadai06/20060701.htm

これのどこを指して何が言いたいの？

Advanced Smart Cacheは・・・

Yonahの時点では単にSmart Cacheとの呼称だったように思うが、
アレは単に共有にしました、ってだけじゃなくていろいろと工夫が凝らされてるよね。
Smart Cacheなどと命名するほどの目新しいものかどうかは別として。
で、Meromになってまた改良が入ったから、Advanced Smart Cacheと。
これまたAdvancedとつけるほどの改良かどうかは別問題だ。

>>共有L2 のために、新しい用語を発明するのは技術的には変

まだグダグダ意味無いこと言ってんのか
マーケティング用語って事は要は商品名みたいなもんだ
物を売り出す時の手段であって技術とかと無縁のもの

「味の素」と名づけた化学調味料を売り出す時に
グルタミン酸ナトリウムって呼称があるのに「味の素」なんて
名前を発明するのは化学的には変って言ってるのと変わらん

マーケティング用語に対して技術的にどうこうって時点で頭がおかしい

http://pc.watch.impress.co.jp/docs/2006/0223/mobile326.htm

本田雅一の「週刊モバイル通信」　第326回 Viivはチッチキチー

キャタピラー

ホッチキス


さてさて。。。

商標＝マーケティング用語なのか？

マーケティング用語（≒株価対策）、マーケットに細かい技術的な話しても解らんて…

信者入ってるとか他人に言ってる場合じゃない気がする人がいるな。
自身なのかもしれんがw

http://journal.mycom.co.jp/articles/2006/10/02/idf1/002.html
の「TERAFLOP OF PERFORMANCE」の写真を見て思った。
写真右じゃコアの形が L を左に倒した感じになってるけど、
写真左を見るとダイの端じゃそのコアの真ん中部分でちょうど切れてるよねえ。

>>197
左の方は、「画像はイメージです」なのでないか。

機能的には同じものでも、実装方法が異なるなら特別な名前を付けたくなるものだ。
共有キャッシュとは言ってもソフトウェアごとに容量の配分を変えられるんじゃなかったけ。

>>197
切れてない。左側の40コアと右側コアで線対称になってるだけ。

>>200
ﾊｧ？

現状(http://pc.watch.impress.co.jp/docs/2006/1002/ati.htm)
1 倍精度遅い
2 PCI-Express x16がボトルネック
3 ローカルメモリ少ない

未来(GPUをCPUに統合?)
1 メモリ帯域が足りない
2 ダイサイズを大きく出来ない

私的見解
1 GPU統合は省電力位しか意味が無い
(蛇足:過去にIntelはULVのPentiumMとGMCHを一つにパッケージングした物を試作している)
2 ゲームなどの本来の用途では、拡張バスがネックにならないので現在の方式が性能の面で有利
3 汎用プロセッサの性能向上が行き詰ったわけではないのに安易にその利点を捨てるのは早計

Folding@Homeなんて40倍速だろうが1万倍速だろうがどうでもいい
H264エンコを10倍速にしろ

Intel uses Imagination for CPU graphics cores
Plunges millions into graphics firm
http://www.theinquirer.net/default.aspx?article=34822
IntelはCPU-GPUのために英ImaginationのGPUを使用する。
Intelは英Imagination社の2.9%分の株式を£5.2 million(約1,160-1,150億円)で取得。
英ImaginationはIntelと、グラフィクスやビデオ関連で協力することを約束。

ImaginationはPowerVR、PC向けでは過去Kyro1/2で知られるグラフィクスメーカー。

Intel Invests in PowerVR Graphics
http://www.extremetech.com/article2/0,1558,2022947,00.asp?kc=ETRSS02129TX1K0000532
AMD/ATi vs Intel + PowerVR

GPU統合の流れはもはや必然か。
ただ、PwoerVRなShaderが
どの程度のパフォーマンスを持つのか不明ですが
これから、共同開発か？

>>202
省電力には直接関係ない。
GPU統合しても外付けGPUが無くなる訳ではない。
安易に汎用コア増やすより特化コアを足した方がよい
（現在汎用コアで効果のある用途も、やはり”条件次第”であるゆえ・・・）
AMDの場合CPUを機能ブロックごとにモジュール化して
開発の困難さを軽減しようよとしている
GPUはそのモジュールの1つにすぎない。

そして、なぜ統合するのがGPUなのかを考えると良い。

あぼーん推奨

>GPU統合しても外付けGPUが無くなる訳ではない。
内臓GPUは盲腸ですか？

>安易に汎用コア増やすより特化コアを足した方がよい
異種混合を否定しているわけではない

>AMDの場合CPUを機能ブロックごとにモジュール化して
>開発の困難さを軽減しようよとしている
IntelにはAMDの10倍以上の開発リソースがあるから不要なだけ
(それでもある程度はやってるはず、いちいちやり直すのは非効率すぎ)

つか孟宗の大好きなRadeonX1950XTのメモリ帯域がGDDR4 1GHzで64GB/sだったと思うんだが
2008年にメインメモリがこれより高速化すると思ってるの？
単にDLPの高い(マルチメディア)処理特化ならCELLみたいな方向性もあるんだが
倍精度が遅いのも不満、でもGPUに本来必要の無い倍精度を強化するってアホらしくない？

>そして、なぜ統合するのがGPUなのかを考えると良い。
先生！わかりません！

統合されるのはミドルレンジクラス
Shaderは多くても32基程度
それは、貴方の言う通りメモリ帯域の限界ゆえ。

外付けGPUを接続しても内蔵GPUは無駄になる訳ではない。
2008年以降の登場と思われるこれらの統合CPUは
DirectX10.1世代と予測され、グラフィックスチップや
グラフィックスメモリの仮想化がなされる。

倍精度に関してATIは研究している模様。
ttp://pc.watch.impress.co.jp/docs/2006/0725/kaigai290.htm

簡単に言えば、GPUは最も一般的なベクタプロセッサであるから統合される。

>>211
　　------------------
　　それは、貴方の言う通りメモリ帯域の限界ゆえ。
　　------------------
つい先日，Intelわスタックド・ダイでTB/sのメモリ帯域を実現するデモをやっていたすけど。。。

>>212
それ作るのに、いくらかかるの？

PowerVR…
ドリキャスか！

>>211
>外付けGPUを接続しても内蔵GPUは無駄になる訳ではない。
>2008年以降の登場と思われるこれらの統合CPUは
>DirectX10.1世代と予測され、グラフィックスチップや
>グラフィックスメモリの仮想化がなされる。

成る程、GPUのリソースをSMP的に管理すれば(仮想化ってそういう意味だよね？)完全に無駄になるということは無いかもしれない
でも以下の点については何の反論にもなっていない

>2 ゲームなどの本来の用途では、拡張バスがネックにならないので現在の方式が性能の面で有利
>3 汎用プロセッサの性能向上が行き詰ったわけではないのに安易にその利点を捨てるのは早計

>単にDLPの高い(マルチメディア)処理特化ならCELLみたいな方向性もあるんだが
>倍精度が遅いのも不満、でもGPUに本来必要の無い倍精度を強化するってアホらしくない？

とどの詰まり、ベクトル演算強化するためにGPUを統合するという考え自体壮大な回り道

だからローエンドからつってんじゃんﾊﾞｶｼﾞｬﾈｰﾉ
ディスクリートに勝てないから意味無いとかアホ抜かすのは池沼の極み。
こいつもIntelがGPU統合出す頃にはマンセーしてるんだろうなぁ。

後藤スレでも朝もはよからGPU統合につかかってた香具師が居たなぁ…

そういう問題ではなく、思想的にGPU統合でベクトル演算性能を上げるってのは美しくないわな。
MMXやSSEのようにCPUに密な形での実装ではなぜいかんのだ？

それならCELLでいいから

>>219
プログラマの負担がぜんぜん違うんだが

>>216
>こいつもIntelがGPU統合出す頃にはマンセーしてるんだろうなぁ。
しないよ、Intelは好きだが信者ではないのでｗ
今もTraceCache, HTTの解雇やCSIの遅延に不満を抱いている

>>220
CELLがバカみたいに複雑なだけじゃん

PS3もなんかも

>>220
ID見てなかったorz
スルーしてくれ

>>215
私も、汎用コアの進歩は行詰ってはいないと思うが鈍化して来たとは思う。
GPUもDX10でゴールというわけではないし倍精度の問題も
ATIは既に研究中とのことだし（AMDのからみから当然だろうけど・・・）
いずれは、解決するだろうと楽観。

>>218
独自のベクタプロセッサを出して
それがソフトでサポートされるまでには時間がかかり過ぎるからでは？
最悪、どこもソフトを出してくれない可能性もある。
GPUの場合最悪でも描画に使われるし
統合CPUが登場するまでに出たDX10世代の
GPGPUなソフト（どれだけ出るんだ・・・？）は使える事になる。
全く新規のベクタプロセッサはリスクが大きい。

ただ、DirectXを介して使用する分にはDX10世代GPUで
機能的な差異はないはずだが（パフォーマンスの差はあれ・・・）
純粋にベクタプロセッサとして使おうとするとDirectXはオーバーヘッドに成りうるし
GPUごとにISA違うので問題がある。
ATI開発しているのDPVMのような仮想マシンを本来はMicrosoftが提供すべきだが。

7. SSE の限界(2005/12/23)
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note008.html

>7. SSE の限界(2005/12/23)
>http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note008.html
>このようなわけで、 SIMD 命令はハードウェアが極めて簡単ですむ、というメ リットはあるものの、
>実用的なプログラムで性能がでるようにしようとすると どんどん複雑になる、ということになります。
>実際、 SSE3 になってロード/ ストア命令のバリエーションが増えているのはそういうことです。
>
>結局、、 SIMD 命令を使いやすくするにはベクトル計算機並の強力なメモリア クセス機構をつけないといけない、ということになって、あまりありがたくな いわけです。
>SIMD なら演算器を無制限に増やせそうなのに、そうなってい ないのはその辺に理由があります。

10. 他の可能性は？ --- II. GPGPU (2005/12/29)
http://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note011.html
>ピーク性能だけを考えると、 GPGPU でそんなにいいことがあるか？というの は結構疑問です。
>(長すぎるので引用は省略)
>というわけで、個人的には GPGPU にあまり期待しないほうがいいのでは、、、 と思っています。

読んだ感想
キャッシュ増量とSSE&メモリ帯域の拡張マンセー(Intelが今まで継続してやってきたこと)
つかMemory Wall分厚すぎだなｗ

何度でも言うが、CELLはシステム全体で１つの仕事をするための
設計だ。PCみたいな汎用処理にはまったく不向き。
SPEを使うためにいちいちローカルメモリにコードとデータを転送
しなきゃならんのだぞ。

そのうち4バイトopcodeとか言い出すぞ。
命令セット拡張いい加減にしる。


つか、いいかげんPNAND/NANDPS/NANDPD命令実装してくれ
（PNOR/NORPS/NORPDも可）

IntelスレでIDF直後なのにAMDの話が多いのね

SSE4命令とアクセラレータから見えるIntel CPUの方向性
http://pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm

今までMNIがSSE3だったなんて知らんやったよ…

>>230
> 今までMNIがSSE3だったなんて知らんやったよ…

SSE3じゃなくてSSSE3。

今回IDFで「SSE4」を大々的に発表したのって、
Penryn New InstructionsだとPrescott〜と同じくPNIになるからだと思ったり

Cell系アーキテクチャのようなベクタプロセサ統合で演算性能を上げようというのは実効性能としては疑問が残ります。
http://homepage1.nifty.com/bee/diary/20068.html#d20060818

>>227
不向きであっても結局メニイコアで性能を上げていくにはそうやるしかメモリネックを
解消する方法はないわな。

>>230
>Penrynは、Core MAを45nmプロセスに微細化するだけでなく、命令セットの拡張と、
>モノリシックなクアッドコア版を含むことになる。

やはりモノリシック・クアッドコアはPenrynからか。AMDの売りのモノリシック・クアッドコアも
AMDからわずか半年遅れ、デスクトップ版にいたっては下手すり2008Q1にAMDと同時に
って可能性すらあるな。

Cellっていえば、ATIのシーケンサとShaderの関係は
それに近いらしい。

>>233
トップページ見て笑った・・・

>>235
Yorkfieldと同時期(07Q3?)のAM2+っていうのがデスクトップ版でしょ?
MP対応且つHyper Transport3.0なのが08Q1?で、
MP対応でHyper Transport2.0(SocketF)が07Q2。

>>237
http://pc.watch.impress.co.jp/docs/2006/0503/kaigai267_04l.gif

http://pc.watch.impress.co.jp/docs/2006/0503/kaigai267.htm
AMDは2段階でクアッドコアCPUの投入を計画している。第1陣は2007年中盤で、まず
サーバーCPU「Opteron」系でクアッドコア「Deerhound(ディアハウンド)」を投入、
2008年にはキャッシュ構成などをさらに改良したクアッドコアOpteron「Zamora(サモラ)」を導入する。
また、2008年にはデスクトップ向けのクアッドコア「Greyhound(グレイハウンド=Athlon 64 X4?)」も
投入する見込みだ。

Rev. GのOpteronは、MP(Multi-Processor)対応の800シリーズとDP(Dual-Processor)対応の
200シリーズが、まずクアッドコアに移行する。コードネームはDeerhoundで、
2007年第3四半期頃の登場だと言われる。

http://pc.watch.impress.co.jp/docs/2006/1004/config126.htm
聴衆から、一般のコンシューマユーザーにとって、デスクトップパソコンで使える
ペタスケールコンピューティングは、いったいどんな意味があるのかと聞かれて
答えに窮するなど笑いを誘う場面もあった。

>>238
http://www.hkepc.com/bbs/news.php?tid=678537
http://www.hkepc.com/bbs/news.php?tid=678534

>>237 >>240
ああすまん、K8Lは2008Q1から2007Q3に前倒しされたんだな。
ただでさえ遅れがちなAMDのロードマップが半年も前倒しか。
信じていいものか・・・

まとめるとこういうことか。

　　　　　　Intel　　　　　　　　　　　AMD
2006Q4　Kentsfield(65nm,x2x2)
2007Q1
2007Q2
2007Q3　Yorkfield(65nm,x4)　　　Altair(65nm,x4)
2007Q4　Penryn(45nm,x4)

2008Q4　Nehalem(45nm,x4)


Intelのクアッド化への執念はすさまじいな。この分だと
５年後にはモノリシックで１６コアまで行っちゃうな。

>>242
Intelの4コア以上限定のロードマップはこう。
45nm世代Core 2の総称 Penryn
45nm世代Core 3の総称 Nehalem
(現時点でのMeromにあたるコードネーム)

07Q3
45nmデスクトップ向け Yorkfield
45nm XeonDP Harpertown
65nm XeonMP Tigerton

08H1以降で非共通インターコネクト
45nm XeonMP Dunnington

ここまでがCore 2。

08H1以降で共通インターコネクト
65nm Itanium2 Tukwila
45nm デスクトップ向け Bloomfield
45nm XeonMP Whitefield

サーバ用は一段古いプロセス使うんだよなあ。
コスト的にもかえって有利になったりもするのだろうか。

それは昔の話

>>243
Penrynは2007年末なのにYorkfieldが45nmで2007Q3ってありえん

モバイルと勘違いしてますぅ

>>241
前倒ししてない
AMDのクアッドコア投入時期の「予想」は、07Q2から1年の幅があった
結局、全ての予想が正解だったわけ
つまりデスクトップ版だのHT3.0版だのが次々にリリースされるのを、
それが初のクアッドコア投入になると勝手に勘違いしていた

AMDの言うことを信じてなかったということやね
AMDは前からMid'07って言ってたし。

>>248-249
>>235は「AMDの売りのモノリシック・クアッドコアもAMDからわずか半年遅れ」と言ってますぅ
一番早いSocketFのK8Lが2007年の前半であることは誰も否定していないですぅ
論議の対象になっていたのはSocketAM3の時期ですぅ
当初2007年の第4四半期と言われたAM3が延期になってAM2+が取って代わったのですぅ
それが第3四半期になったので事実上の前倒しですぅ

　　　　　　　／ 　 　 ／　※　　　　　　　　　※ 　 ヽ. 　 　 ＼
.　　　　　　〈　 　 | / ,. 　-'ー‐'ー‐'ー‐'ー-　 __　　　＼　　 　＼
　　　　　　　＼　 |／　　　　　　　　　　 |　　　　＼　　　｀ヽ|　　 ｿ
　　　　 　 　 　 >'　　 　 　 　 　 　 　 川　　　　　　｀ヽ.※ }ｊ　イ
　　　　　　　　/ ,　　 /　 ／ 　 　 　 /ハ　　　　ヽ　　　ヽ ｌ｝　 |
　　　　　　　 ;' / 　 / ／　 　 ／　 //　 ＼　　　 l|　　　 | }ｌ　 ！
　 　 　 　 　 | | 　 / /―- ／/　／/　　　__＞＜亅　 　 | ｌ｝ 　 |
　 　 　 　 　 | |　 | ムr‐＜／)< //　ｰ '"　　 ＿_ |　　　/ }ｌ　　！　真似すんなですぅ！
　 　 　 　 　 ヽヽ |ﾍ｢ ＼＿＞ ／　　 ｘ　"´　 ／/　　 /　ｌ｝　　 |
　　　　　 　 　 /＼∧　　　　　　　　　　｀ー '　∠ ｲ　/※ }|　 ! ！
.　 　 　 　 　 /　ﾄ　八　　　　　　　　　 　 　 　 ／　ｲ　　 ｌ｝　 i　 ｌ
　　 　 　 　 /　 ハ 　| ＞　　ヽ ＝ ﾆ⌒)　　∠ ＜ |{　　　}l　　ｉ　！
　　　　　　/　 /　｛l　トy/ 　＞ 　 ＿,.　　＜ 　 　 ｛ｌ .※. ｌ｝ 　 ｉ　｜
. 　 　　　/　 / 　 ｌ{　 V/　　　　　　　　 　 　 　 　 ｌ{　　　}ﾄ　　 ｉ　！
　 　 　 /　 /　　｛ハ　|　　　　　　　　　　　　　　　｛ｌ 　 　ｌ｝ﾍ 　 !
　 　 ／　 /　 ／ｌ{　ヽｊ、　　　　　　　　　　　 　 　 ｌ{ .※　}ｌ ∧　 ｉ
　／　　 /　 ｜ ｛ｌ ※〉 ＼　　　　　　　　　 (⌒ヽ ｛ｌ 　 　ｌ｝　∧　ﾞ 、
　　　　/　/了　ｌ{　　〈＞　＼　　　　　　　　 ｀ｰ'　ｌ{ 　 　 }ｌ　　 ＼　＼

近い将来IntelのCPUはこんなんなってそうだな。

2010Q4 Purpletown　(MPサーバー向け)
32nm, 実クロック4GHz
1ダイ当たり4コアで4ダイを1チップにした16コアCPU
SSE5, 256bit SIMD(doublex4)
1コアあたりSIMD加算器x2+乗算器x2を持ちピーク性能で4演算/clock
※ただしピーク性能が出るのはrepプリフィックス付き積和命令・内積命令で
　メモリアクセスがL1に収まる場合のみw
トレースキャッシュあり
データL1：16KB(コア毎)
L2：4MB(コア毎)
※レイテンシは遅くなるが同一ダイの他コアのL2にもアクセス可能


これを１６個乗せたマシンを数十台でネットワークを組むとw

AMDの基本アーキテクチャなら、HTでダダつなぎするだけでなんぼでもコアは詰められるんだよね

Nvidia shares surge amid takeover speculation
http://today.reuters.com/news/articlenews.aspx?type=technologyNews&storyid=2006-10-04T192407Z_01_N04413247_RTRUKOC_0_US-NVIDIA-STOCKS.xml
Intelがこの水曜日(現地4日)突然nVidia株を全体の8%まで買い増しした。
このため市場にはIntelがnVidiaを買収を考えているのではないか
という憶測が飛んでいる。

マルチコアの能力を存分に引き出せるのはVISTAの次ですか？

>当初2007年の第4四半期と言われたAM3が延期になってAM2+が取って代わったのですぅ
>それが第3四半期になったので事実上の前倒しですぅ
すごい曲解だな
そこまでして前倒しって事にしたい理由でもあるのかね

Intel Compilerの自動並列化を強化するために命令拡張するって方針か
NUMAが主流だし通信のオーバーヘッド大きすぎだしでSMPでは性能引き出せないだろうけど多コアなら結構良い線いくんじゃないか
MPIの煩雑さを何とかしてくれないかなーと漫然と思ってたけどOpenMPの拡張もやってるようで…

>>254
変な意訳・・。
intelの買収憶測で、株価が8％上がった、という話。

Celeronは40ドルへ、100ドル以上はデュアルコアへ
〜IntelデスクトップCPUロードマップ考察
http://pc.watch.impress.co.jp/docs/2006/1006/kaigai308.htm


今後はクロックは据置でコア倍増へと進むわけだな。
２年毎にプロセスが１世代進んでコア数は２倍になるはずだから
こういう推移になる。

セグメント　　　　　2006中盤　2007中盤　2008中盤　2009中盤
パフォーマンス　　　 Dual　　　　Quad　　　Quad　　　　Octet
メインストリーム　　　Dual　　　　Dual　　　 Quad　　　　Quad
バリュー　　　　　　　Single　　　Single　　　Dual　　　　　Dual

物理的には据え置きかも試練が、性能を維持&向上するためのクロックは
アーキティクチャごとに異なるものだから、
Nehalemで更に下がるようならもっと面白くなるんじゃないですかね。

>>259
記事と全く関係ないアホ妄想一緒に貼るんじゃねぇよバカ

IDF Fall 2006：「80コア」の誤解と真実
http://plusd.itmedia.co.jp/pcuser/articles/0610/06/news034.html

> IDF Fall 2006：「80コア」の誤解と真実

はあ？何が誤解で何が真実なんだ？
散々他の記事で既出の事ばっかりで、
何も新しい事は書いてないんだけど。

>>259
案外早くCoreソロベースのCeleron来そうじゃない
いよいよAMDはDuron投売りの暗黒時代に逆戻りね
顧客的には商品選びが楽になって大歓迎なのだわ

>>264
意味不明。

>PentiumブランドConroe-LはL2キャッシュが1MBでFSB 800MHzで1.4〜1.8GHz、
>CeleronブランドConroe-Lは512KBでFSBは未定(533MHz?)だ。
いくらCoreMAでもここまで下げちゃ現行センプと64にすら勝てんよ。
毎度の事ながらIntelのバリューゾーンは制限し杉の糞。

Intelのバリューゾーンでおいしかったのは藁セレ位？

初代セレ　楽々450MHzうめぇｗｗｗ
メンセレ　デュアルCPUうめぇｗｗｗ
タラセレ　キャッシュ256kうめぇｗｗｗ



藁セレって鱈セレより性能低かったじゃん

そうだったか

>>265
>いくらCoreMAでもここまで下げちゃ現行センプと64にすら勝てんよ。
PentiumMはSempronより高性能だった気がｗ

絶対性能で2003年のPentium4並みの新Pentium

>>265
絶対性能どうこうよりネトバで無くなるって事が大きいんだと思う
ネトバでの風評でインテル嫌いになった層を呼び戻すには十分過ぎる要素

発熱や消費電力の面ではL2が少ない方が確実に有利なのだし
むしろGeode NXとかで構わないと割り切った絶対性能を気にしない層の方に
安価で入手性の良いCPUとして歓迎される可能性も十分に有り得る

80コアのやつって消費電力は何ワット？

Performance per watt is 10Gflpos

PentiumL→ちょっと消費電力高めのセロリンM

PentiumEだったか

>>265
Celeron Dの後継がPentiumブランドConroe-L(L2=1MB)。

CeleronブランドConroe-L(L2=512KB)の方はそのさらに下に新設される超安価格帯だから
現行Sempronに勝つ必要なんてない。張り合えれば十分。
SempronなんてL2は128KB/256KBだし。

しかし、GPUのように性能差が付きそうだな
GPUはローエンドもそれなりに上がっていくけど、
CeleronやPentiumは依然、数年前のローエンド性能のローエンドCPUになりそうだ

変な例えだが、「
今までGeForceFX 5200を売ってきましたが、NV30アーキテクチャはアレなので、後継製品としてG70アーキテクチャのローエンド品を追加します！」
みたいな感じ

GeForceFX 5200(ネトバCeleron D)
GeForce7050 GS(コアCeleron D) 1パイプ
価格は一緒

まあ、4パイプがセット（GF6100除く）だから、1パイプの製品は別に作らなくちゃならないがｗ　たとえ話なので

>>277
ローエンドはローエンドらしい相応な性能って
状況自体はいたって正常で健全な傾向で何の問題も無いけど？
今回の場合もライバルとの性能差の縮小にこそ意味があるわけで。

むしろローエンドが低性能なままの方がローエンド環境でのシェアを
無視できないメジャーなソフトウェアの必要スペックの抑制に繋がって
ミドルクラスCPUでの快適度の後押しになると逆に考えるんだ。

>>256
AM2+とAM3互換もたすって話ぽいから、大差ないかと。２年後の話だろうけど

>>259
Core 2 DuoとConroe-Lの間にPentium Dが生き残るのは不自然だな。
じっさいには$90〜$160の価格帯もCore 2 Duoが来て、Pentium Dと併売という
形になるんじゃないか。
2.13GHz,L2=4MBのE6500を投入して6400,6300を下にスライドさせるとか、
1.6GHzのE6200を投入するとか、Core 2 QuadとCore 2 Duoの価格差をもっとつけるとか、
やりようはいくらでもある。

在庫が積み上がってんじゃねーの。

それにしてもこれってある意味賭だよなあ。
下手すればシェアは取れてもASP大幅減少なんてことに。
2002年みたいにまた凄い価格になるんかな。

>>280
Q2でもネトバ4割なんだから全然不自然じゃないけど
というか同価格帯に同じデュアルがあったらD売れんだろ。
Conroe-Lのクロックがやたら低すぎるのもDを超えないためだろう。

高い高速キャッシュを大量に積んであの価格で出せるC2Dって
未だに信じられないんだけど相当薄利なんじゃないの？

勘違いしてる君がアホなだけ

Intel Coreまでは良かったけど、2 Duo E6x00と付いたらもうダメだな

Core 2 Duo E6x00
Pentium D 9xx
Pentium E1xxx
Celeron D 4xx

以前と変わらないというか、複雑になっただけｗ

店頭のインテルのプロモーションビデオや、テレビCMのイントネーションも覚えにくい

ナレーター「インテル↓コア↑デュオ↑プロセッサー↓」

書き忘れた。連カキスマン

ナレーター「インテル↓コア↑ツー↑デュオ↑プロセッサー↓」

Wading Into Stream Computing
http://www.hpcwire.com/hpc/960279.html

>>283
焜炉は炭よりダイサイズが小さい（＝低コスト）ですよ

>>283
全然薄利じゃないよ。

core2では大手需要家向け割引が撤廃され、メーカーから見れば調達価格が大幅に上がっている。
大手メーカー製のcore2採用機が非常に限定的なのは、これが原因。

このあたり、チャネル向けリテール価格だけ見ていると理解しにくいのだが。

そもそも高速キャッシュが高いというのが間違ってる

というかキャッシュを"積む"という表現自体が誤解の元。
実質的には限られたトランジスタの内どれだけキャッシュに割り当てるかってだけの話だしね。

>>292
正確には限られたダイ面積の中で、だね。
同じトランジスタ数でもロジック部分よりSRAM部分の方が面積は狭くて済むから。


SRAM部分はロジックに比べて消費電力も少ないから、>>271の

>発熱や消費電力の面ではL2が少ない方が確実に有利なのだし

これも間違い。
同性能ならL2キャッシュを増やしてクロックを落とした方が発熱や消費電力では有利。
だからノート向けCPUはデスクトップ向けよりL2が多めになってるだろ。

比率と絶対数を混同して議論されてもなぁ。

ダイサイズを固定して、キャッシュをどれだけ取るか、
って議論なら292は妥当だし、、
ある特定のロジック部に対し、キャッシュの絶対量を増やせば
消費電力が増す、っていうのも真。
また、ある一定の性能期待値に対し、ロジックとキャッシュの
比率をどう取るべきか、というなら293もある程度正しいのだろう。

ただ、一般論では、キャッシュは大容量になればなるほど
容量あたりの性能向上は減少するし、検索に時間がかかる
のだから、必ずしもキャッシュ比率の多い方が消費電力面で
有利とは言えないと思う。

まあ、各人の議論の前提と比較対象が違うから、
端から噛み合うはずのない議論なんだろうけど。

>>294
Conroe-LのL2=1MBが性能/消費電力比で不利なのは明らかだろう。
もともと4MBで設計されてるのを1/4では。
ましてわずか512KBのConroeセレは。

>>293の例に挙げられてる>>271の書き込みに関しては
Conroe-Lの取り柄になるのは絶対的な消費電力ぐらいって自虐ネタで
電力効率とか性能とのバランスとか深い意味は皆無な気がするｗｗ

intelっていつ64bit化すんの？

>>295
>Conroe-LのL2=1MBが性能/消費電力比で不利
L2のヒット率は平均して40%ほど低下するわけだけど、単純にシングルコアだからピーク時の消費電力は半分になるかもわからんし。
出てみないとなんとも言えない。
>もともと4MBで設計されてるのを1/4では。
ローエンドなんてもとよりそんなもんですよ。

必要以上に、性能を下に広げてる気がする
Core2 1.6/1.86GHzを無くすだけでだいぶ楽になる気はするが、上が上がるわけでもないのでアレだが。

たぶんL2キャッシュがオフダイだった時代のこと言ってるんでしょう>>292
東芝製SRAMとか使われてたね

>>299
下に広げないとOEMが採用できなくて上の高価なものも売れなくなる。
2G以下なら歩留まり変わらんだろうからIntelの事情だけ考えりゃ
そうなんだけど。

小さいコアに大きいキャッシュﾏﾝｾｰ
イスラエルのSpecial Sizing Techniquesﾏﾝｾｰ

常識を越えた大幅なCPUコアの縮小をしたTimnaｽｺﾞｽ
http://pc.watch.impress.co.jp/docs/article/20000825/kaigai03.htm
Dothanから機能拡張しながらトランジスタ数を減らせたYonahｽｺﾞｽ
http://pc.watch.impress.co.jp/docs/2005/0906/kaigai02l.gif

>>302
Yonahが151.6Mトランジスタでうち約120MがL2(2MB)の分。
Conroeは291MトランジスタでL2(4MB)だからL2・ロジック部ともに倍増してるわけだ。
それでも143平方mmで済んでるのは65nmのおかげ。
ロジック部はじつはそんなに小さくない。（netburstはこの際論外）

>>303
疑問なんだけど、「ぱふぉーまんすぱーわっと」を重視するなら、Yonah→Meromで
大幅に拡張するよりも、Yonah4コアのほうが良かったんじゃないの？

http://pc.watch.impress.co.jp/docs/2006/0822/kaigai04l.gif
http://pc.watch.impress.co.jp/docs/2006/0822/kaigai06l.gif

ノートPCをエンコ機やWeb鯖に使うような人にとっては良いかもしれんなｗｗ

>>304
Yonah→Meromでロジック部は２倍弱に増えてるけど消費電力がそのまま
増えてるわけじゃないからそうとも言えないのでは。
SIMD演算器の能力アップなんかはトランジスタ数をさほど食わずにピーク性能は
一気にあがる。（そのかわりアプリ側の対応が必要だが）

いずれにせよ現状で４コアをデスクトップの主力層やノートに持ってくるのは無茶。
アプリ側の対応がまったく追いついてない。理想はシンプルなメニイコアでも
現状ではシングルスレッド性能を重視せざるをえない。

>>305
逆にサーバ用としてはYonahベースで８コアという考え方もありだったかもな。
メインメモリの帯域不足が厳しそうだが。

メモリ帯域って言ったらBensleyはFB-DIMMなのに4chってケチりすぎだと思う。

>>307
YonahじゃIntel 64(旧EM64T)がないから鯖には売りにくいかと

そもそも高密度ブレードサーバ用途ではそんなにメモリ積まないから。
HDD上のデータにメモリマッピングするような使い方するなら40bitのアドレッシング空間は
役にはたつが

Core 2 Quad Q6xxx (Kentsfield/８MB) …… K8Lクアッドコア対抗
Core 2 Duo E6xxx/E4xxx (Conroe/2MB,4MB) …… Athlon64デュアルコア対抗
Pentium E1xxx(Conroe-L/1MB) …… Athlon64シングルコア対抗
新Celeron 4xx(Conroe-L/512kB) …… Sempron対抗


じっさいにK8Lが出る頃には対抗はYorkfieldになってそうだが。

http://pc.watch.impress.co.jp/docs/2006/1006/kaigai03l.gif
↓
http://pc.watch.impress.co.jp/docs/2006/1010/kaigai309_02l.gif

クアッド版Penrynが削除されてるな。スペックが読めないので消したか。
たぶんL2は12MBでダイサイズは200平方mm前後だろう。
その前に65nmで4core 1die（L2は8MB）が出ると見た。

Yorkfieldがあの予定通りなら2ダイPenrynクアッドの出る幕は無さそうだが。

>>313
Penrynのクアッドは1dieだよ。どっから2dieなんつー話が。
最近出た情報のYorkfieldはPenrynそのもの。俺はあの情報は信じてないけど。

>>314
　　------------------
　　Penrynのクアッドは1dieだよ。どっから2dieなんつー話が。
　　------------------
去年のTomsHardwareの記事をはじめとして，Penrynわデュアルコアという話の方が有力だと
思われるす。最近の記事でも，こんなんとか。。。
http://news.com.com/2100-1006_3-6071046.html
　　==================
　　But Penryn is a dual-core 45-nanometer chip specifically designed for notebooks,
　　sources said. Wolfdale is the name of the dual-core 45nm chip that will be slated for
　　desktops in that time frame. Penryn is essentially a smaller version of Merom, which
　　is due in August, while Wolfdale is a smaller version of Conroe, scheduled for a July launch.
　　==================

>>315
んな古い情報持ってこられても。

http://pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm
Penrynは、Core MAを45nmプロセスに微細化するだけでなく、命令セットの拡張と、
モノリシックなクアッドコア版を含むことになる。

明言してるし。

PenrynはMerom後継のモバイル用のコアだからそりゃクアッドはないだろ

>>317
揚げ足取るなよ。
Penrynと同コアのデスクトップ版の話だ。

>>316
後藤氏の情報って半年以上ズレてるすけど(笑)
http://pc7.2ch.net/test/read.cgi/jisaku/1160144940/25-27

>>316
あーあー
Kentsfieldを「Meromファミリ」って呼ぶようなもので
Penryn自体がクアッドコアじゃない。

>>320
Kentsfieldはモノリシックじゃないし。

ConroeとConroe-Lが同コアなのと同じで
Penrynクアッド(コードネームはデスクトップ用だから違うんだろうけど)と
Penrynデュアルと,Penrynシングルは同コアだ。

>>321
その命名法でいくなら，Merom, Conroe, Woodcrest, Kentsfieldわ全てMeromと呼ばねば
ならなくなるすけど。。。

>>322
揚げ足取りはいいから。
要はIntelの45nm世代の最初のデスクトップ向けCPUはモノリシックなクアッドコア
（むろんデュアルコア版もあるだろうがそれはConroe-Lのようにクアッド版のサブセットだ）
ってことだ。

キャッシュ容量は12MBだから推定ダイサイズは200mm^2前後だね。

シングル・デュアルコア用とクアッドコア用で別マスクになると予想。

>>324
クアッド12ＭＢ(約200平方mm??)
デュアル6MB/3MB(103平方mm?)
シングル2MB(58平方mm?)

の3マスクになる模様。

ID:HRpnwGgz

そのシングルコア専用マスクってULV主用途じゃね？

>>327
普通にMerom-Lの後継と思われる。

>シングルコアのPenryn-Lはさらに小さく、60平方mmを切ると見られる。
>また、TDPはMeromの34/35Wより下がり、30Wを切ると言われている。

Nehalemアーキはモバイルには降りてこないと予想

果たして本当にモノリシックなのかねえ。
Yorkfieldには色んな情報が流れてるけど。

ttp://www.hkepc.com/bbs/itnews.php?tid=675864
ttp://www.vr-zone.com/?i=4109

モノリシックの意味がわからないならそう言えばいいのに

物知りっくな方がいらっしゃいました

>>330
hkepcのYorkfieldは2007年後半で、モノリシック・クアッドコアだというだけなら
これがPenrynクアッド(デスクトップ版)だと素直に信じられるんだが。

vr-zoneのPenrynベースで投入時期が2007年Q3というのは到底信じられないし
L2が6MBx2というのも意味不明だ。

>>333
>second half of 2007
>such that it can increase the cache hit and lower the loading of FSB.
vr-zoneのネタを否定する根拠としては弱いと思われ…(むしろ二つ目なんか肯定する根拠たり得る)
ってゆーか、ポストKenstfieldは4コアでL2を共有ってネタ、vr-zoneでは5月頃に取り上げられてたんだよね
それがIDFの後にこうなった
意味深ですな

>>333
> 投入時期が2007年Q3というのは到底信じられないし
HKEPCでもQ3投入という情報はあるよ。
ttp://www.hkepc.com/bbs/itnews.php?tid=678736

> L2が6MBx2というのも意味不明だ。

Conroe x2 = Kentsfield
Penryn x2 = Yorkfield

という事を言いたいんでしょ。

>>335
http://www.hkepc.com/bbs/itnews.php?tid=675864
これを見る限りだと、４コアで同じL2キャッシュを共有しているのでは。

だからHKEPCは共有L2だし、vr-zoneはニコイチ。
同じYorkfieldでも言ってる事が違うってことよ。
>>330で色んな情報って言ったのはそれ。

>>337
> vr-zoneはニコイチ
Intelスレに居てPaxvilleも知らないの?

独立キャッシュかつコア間を高速インターコネクトで結合ってんなら別にPaxvilleじゃなくても64X2なんかでもいいかな

>>339
X2とCoreとPentiumDしか知らないから>>337みたいな恥ずかしいレスが出来るんですよｗ

PowerVR SGX supports unified Shaders
http://www.theinquirer.net/default.aspx?article=34966

GeForce 8800 launch details revealed
http://www.theinquirer.net/default.aspx?article=34963

>>338
モノリシックなのに2コアずつL2を持つって意味不明だろ。
1コア毎に専用L2ならわかるが。
vr-zoneの記事のYorkfieldはニコイチと考えるのが素直な読解だと思うが。

>>342
2コアでの共有キャッシュと同じコストとトレードオフで4コアでの共有キャッシュが実装できるというのはないので。

>>343
で、わざわざ歩留まりの下がるモノリシックにする意味は？

1コアで12MB

他のスレッドが休んでるときね

>>344
キャッシュコヒーレンスの緩和とFSBの高速化のため。

>>338,340
Paxvilleが元はMP向けだと知ってて言ってるなら大したもんだ

元はMP向けとはいえDP向けにも販売されたわけで、ねえ。

>>342
>モノリシックなのに2コアずつL2を持つって意味不明だろ。
開発に必要な諸々のコスト。
>>343がサラっと触れてるが動作周波数3.73GHzってのも大きなヒント。

>>348
L2非共有≠ニコイチ
理解していただけましたか？

MCMの一番のメリットは市場投入を早くできるということ。
逆に言えばモノリシックにするには時間がかかる。
Penrynすら登場出来るか怪しい時期に、それをくっつけたモノリシックなCPUが出てくるわけが無いのが自明。

そして、MP向けではFSBの関係からどうしても無理だったけど、DesktopではすでにMCMが確立している。
これを使わない手は無いよ。

個人的にはYorkfieldが実はTigertonのデスクトップ版だったという可能性ならアリかもとは思ってるけど。

Tigerton = Clovertown = Kentsfield
http://ascii24.com/news/i/topi/article/2006/04/06/images/images804633.jpg
つか前スレ>>915辺りで散々語られてるな…

そりゃすまんかった。
俺の把握してた情報が古かったな。

YorkfieldがPenrynベースというのは誤報だと予想。


2007/Q3
Yorkfield　　　Kentsfieldの後継でモノリシック・クアッド版
65nm
1die 4コア
共有L2=8MB
約250平方mm
対応チップセット：Intel 975X

2007/Q4
Penrynデスクトップ版
45nm
1die 4コア
共有L2=12MB
約200平方mm
SSE4あり
対応チップセット：Bearlake-X


じっさいはこうなると見た。
この予想だとYorkfieldはわずか1四半期でハイエンドCPUの座から
転げ落ちるが、パラノイアIntelならK8L Altair対抗のためだけに
そのぐらいはやるｗ

>>354
普通にK様のキャッシュ増大+FSB拡張+シュリンクバージョンじゃないの。
3.4〜3.73GHzならAltairに勝てるんじゃね。

>>355
性能的には勝てるだろうけど45nmはQ3には間に合わんでしょ

皆の衆
インテル様の定義するモノリシックヅアルコアに炭が含まれているのをお忘れか
Yorkfield＝Penrynのニコイチダイ版と予想

切り離してないだけのデュアルダイってことか
まあ純粋なMCMよりは配線が楽だしな

ttp://www.vr-zone.com/?i=4140

Yorkfieldのクロックが微妙に下がった表現になってるような。
あと、45nmのDualCore新情報。
Wolfdale(PenrynのDesktop版)は 3.5-4.0GHz だとさ。
しかもTDPは57W。

うーむ、このクロックとTDPの両立は俄には信じがたいが…。
しかしPOWER6もクロック2倍で消費電力そのままだという話だしなあ。
Penrynは単なるシュリンクだとは思うのだが…。
うむむむ…。

vr-zone以外から続報入らんかな。

>>359
１年間Conroe 1.86GHzが同価格で居座る以上、PentiumやCeleronのために、Core2の（特に下限）性能は上がって欲しいよな
Pentiumも1.8GHzで来年第二四半期登場らしいし…

POWER6はクロック2倍でTDP維持だが、しっかり内部も改良されてるぞ

>>359
それ以前に45nmがQ3というのが全く信じられん

ファーストシリコンはもうとれてんのかな？
57Wっていうキリが悪い且つ具体的な数字は気になる

>>362
http://pc.watch.impress.co.jp/docs/2006/1002/kaigai306.htm
>Gelsinger氏は、45nm世代CPUに実装される、50命令に及ぶ大幅な命令セット拡張“SSE4”の
>概要を発表。さらにスピーチの最後には「これはFabから出てきた次世代製品だが……」と
>思わせぶりにシリコンウェハを取り出した。

これがPenrynだろう。つか現時点でとれてなきゃQ3なんて無理。

45nm世代のテープアウトが今四半期という話だったからなあ。
完成品でないのは当然として、このクロックはラボで動かした結果が漏れたとか？
製品化のさいはもっと小さくなってるという可能性はありそうな気がする。

インテルはすさまじいな。
炭で核融合とか馬鹿にされていたころからイスラエルチームが頑張ってたんだろうな。

>>359
これはすごい、またクロック競争の再燃か！？
中華、TDPはむしろ下がってるしｗｗｗ
シングルスレッドの性能は5年で二倍くらいしか上がらないんじゃなかったのかｗ

>>359
これがホントなら焜炉はたった一年で陳腐化するわけか・・・

それにしてもSource: VR-Zoneてのは、
普通こういう所って台湾M/Bメーカーとか外部になるんじゃないのか。

http://pc.watch.impress.co.jp/docs/2006/0929/kaigai305.htm
駄菓子菓子、これを見る限りだと2007年中はKentsとconroeのままのような・・・。
何が本当なんだろうね。

SATA Port Multiplier in ICH9
http://www.hkepc.com/bbs/itnews.php?tid=682354&starttime=0&endtime=0

大原来ました
http://journal.mycom.co.jp/articles/2006/10/12/idf1/

さすが大原。
腰を壊してまで行った甲斐があるな。
続報も期待してます。

それにしても写真の量が凄い…。
弟子にも貰ったらしいが。

ぶ厚い記事だ、読み応えたっぷり

一番関心のあるSpeculative Multithreadingについては扱いが小さかったのですね。

Usage Model その2-6
このページが一番面白かった。
Photo66なんかすぐにでも実践して欲しい。

AMDもこれからはキャッシュの階層が大事って言ってるしな。
K8Lはその第一歩みたいだが。

第180回Core MicroArchitectureをもうすこし(4)
http://journal.mycom.co.jp/column/sopinion/180/

>>367

陳腐化　CVI4で覚えたろ　この単語
普通使わんな

>>377
Dog yearとかRat yearの業界にいると、何でもかんでも
すぐに「陳腐化」してしまうので、殊更に取り上げて敢えて
使うことは確かにないが、別に珍しい単語ではないだろう。

>>377
たしかに、頻繁に使うような単語でもないと思うが、使ったからと言って違和感を覚えるほどでもない

http://techreport.com/etc/2006q4/gpu-folding/index.x?pg=1
Q:GPUってこんなもん？
A:そんなもん

>>380
So point totals don't necessarily reflect the relative folding power of the Radeon X1900 XTX.
The GPU client may be doing between 20 and 40 times more work,
but the points Stanford awards don't reflect that.

次世代なんてまだいんないからCore2Duoのエラッタ修正版出してよ、インテルよ

まとめてみた。

process　core　　cache　　　　　　　　　　　die-size　　　　　　clock　　　SSE　　　loanch　　CPU
90nm　　　dual　. 2MB(1MBx2) 　　　　　199平方mm.　　〜2.80GHz.　　SSE3 . 　05'Q2.　　AMD Toredo
65nm　　..quad　. 4MB(512kBx4+2MB)　300平方mm??　〜2.90GHz.　　SSE3 . 　07'Q3.　　AMD Altair(Barcelona)
65nm　　　dual　. 3MB(512kBx2+2MB)　　??　　　　　.　　〜2.90GHz.　　SSE3 . 　07'Q3.　　AMD Antares
65nm　　　dual　. 1MB(512kBx2)　　　　 　??　　　　　.　　〜2.30GHz.　　SSE3 . 　07'Q4.　　AMD Arcturus
65nm　 . single　　??　　　　　　　　　　　 　??　　　　　　　　　　?? 　 　　　SSE3 . 　07'Q4.　　AMD Spica
65nm　　..quad　. 8MB(4MBx2) 　　　　　286平方mm.　　〜2.66GHz.　　S.SSE3　06'Q4.　　Intel Kentsfield
65nm　　　dual　. 4MB 　　　　　　　　　　143平方mm.　　〜2.93GHz.　　S.SSE3　06'Q3.　　Intel Conroe
65nm　 . single　. 1MB 　　　　　　　　　　. 77平方mm.　　〜1.80GHz.　　S.SSE3　07'Q2.　　Intel Conroe-L
45nm　　..quad　12MB(6MBx2) 　　　　　200平方mm??　〜3.73GHz??　SSE4 . 　07'Q3??　Intel Yorkfield
45nm　　　dual　. 6MB 　　　　　　　　　　103平方mm??　〜4.00GHz??　SSE4 . 　07'Q4.　　Intel Wolfdale
45nm　 . single　. 2MB 　　　　　　　　　　. 58平方mm??　　　?? 　　　　　SSE4 . 　　?? 　　　Intel Wolfdale-L

45nmでも新デュアルだすんだ

Yorkfieldで4GHzに達して
Wolfdaleではさらに上になるんじゃないの？

4Gいかない予感

4GHzとかってNehalemの情報とごっちゃになっているのではないかと個人的に思う・・・。

Nehalemは10GHzだろｗうぇｗｗｗ

NehalemはCoreMA＋ヘテロジニアスマルチコア

4Gはいくらなんでも無理ジャマイカ

ヘテロな場合、シングルスレッド性能が必要な処理と、マルチスレッド向きな
処理をOSに知らせて／あるいはOSが自動的に見分けて、それぞれの処理を適切な
コアにスケジューリングしてやる必要があるわけだけど、Vista には、そういう
機能のサポートはないよねえ。
ということは、Vista の次の Windows になるわけで、今のMicrosoftの開発ペース
だと、2010年〜2012年頃、ということは、Nehalem はありえなくて、Gesher か、
ひょっとするとその次くらいでは？

シンプルな専用コアと拡張命令

2030年まで待っとけ

Nehalemは、実行トレースキャッシュ、ハイパースレッディングと、ネットバーストの技術が復活するんだろうね。
＋メモコン内臓なんかも行われるだろう。

CoreMAが、そんなに柔軟なマイクロアーキテクチャとは思えないので、まったくの新規設計だと予想しているが。

394のアホさに脱帽

自作板ぽくていいんじゃないか

トレースキャッシュは偉い人が復活を明言してたはず。
Nehalemかどうかは知らんが、新アーキティクチャで行くなら搭載はありえるんじゃね?
電力効率を更に高めるには良い手段かと。
HyperThreadingについては、従来のintel的SMT実装自体の名称はとりあえずやめて、
投機的マルチスレッディング技術をそう呼称しそうな予感がする。
これも実装がNehalemになるかは知らんが、NetBurst宜しくコアには隠れて実装、
後にenableみたいな展開が面白そう。

NehalemはCoreMA+CSIという噂が主流じゃね？

Core MA小改良＋CSI
2008年という時期を考えるとリスクが大きすぎることはやらん

Core 3 Quad
更にCore 2 Octか

ああ、Intel語ではOctはDouble Quadだっけ

Core 3 Oct orz


まあ、どっちもあるかもしれんが

まぁ開発するのはイスラエルチーム

Gesherのこと？

Pentium5で良かったんじゃないかと思う

俺もそう思う

>>359
90nmプロセス技術に比べ、65nmプロセス技術はトランジスタ性能を20％アップしながら、
スイッチング電力を30％下げられる。2007年には45nmプロセス技術の実用化を目指している。これは65nmプロセス技術よりも、さらにトランジスタ性能を20％アップし、スイッチング電力を30％低減することができる。
http://enterprise.watch.impress.co.jp/cda/topic/2006/04/07/7574.html

同トランジスタ数の場合
C2E X6800 2.93Ghz TDP 75W
wolfdale x1.2= 3.5Ghz x0.7= 52W

C2E X6900 3.2Ghz TDP 80W 発売中止？
wolfdale x1.2= 3.84Ghz x0.7= 56W

こんな感じか

Next-Generation Intel DP Workstation Platform Unveiled
http://www.dailytech.com/article.aspx?newsid=4590

IDF : Intel Excited About Penryn
http://www.vr-zone.com/?i=4159

>Mooly Eden also drop hints about an integrated memory controller in the next processor architecture
>which is none other than Nehalem.

http://www.dailytech.com/article.aspx?newsid=4589
FSB1333MHz版Conroe@2007
3GHzのE6850、FSB1066MHzのままで2.93GHzのE6800、
2.66GHzのE6750、2.33GHzのE6650
Bearlakeチップセットファミリーと一緒に登場？

Inqにこんな記事が。
Intel QuickData laid bare
http://www.theinquirer.net/default.aspx?article=35154

I/OAT
http://www.intel.com/technology/ioacceleration/306484.pdf
http://www.intel.com/technology/ioacceleration/306517.pdf
http://www.intel.com/technology/ioacceleration/media/demo.html

VTとかEM64Tの影であまり話題にならないI/OATだけど現在の*Tsの中では最高傑作だと思う。
*Tsといえば来年のAMT2, TXT, VT-dあたりも魅力的。
vProはViivと違って第二のCentrinoになる悪寒。

Nehalemは、394のような感じ(+CSI)じゃあないの？でもパイプラインは短かく
するだろうな。とにかく省電力を前提に作る。
でも、もしCoreMA+CSIとかいう微妙に出てる話が万が一、本当だとすると・・、
またしてもNehalemは失敗して、しかたなくオレゴンはPenrynを借りてきて、
CSIをくっつける作業をしてる。コードネームだけ据え置き。という事にならないか？
Penryn出来がよさそうなので、ありえない話じゃあない。

旧Nehalemが残ってる訳ないだろ

初代Nehalemじゃあなくて、、２代目NehalemもHTT搭載だとかいう話は
前から出てるんだが。こないだ大原もそう書いてたが、まあInqあたり読んで
書いてるだけだろうけど。

Intel to Include 1GB NAND Chipset on New Notebooks
http://www.dailytech.com/article.aspx?newsid=4605

IDF Fall 2006 - PCI Express Update
http://journal.mycom.co.jp/articles/2006/10/18/idf1/

Two New Sockets For Nehalem in 2008
http://www.vr-zone.com/?i=4182

SocketBはメモコン内蔵のNehalem用で、SocketHはメモコン非内蔵のNehalem用？

なんでそんなことをするんだろう。
モバイル向けかな。
CPU側に搭載するとメモリアクセスがある度にCPUも動かさなきゃならんので消費電力の面では不利ではあるが。

モバイルだとしたら、逆に200pin以上増えてるわけだから、
その分がIMCの分、と考えたほうが自然だよな。

メモコン内蔵はDP以上で、UPはGMCHにメモリ繋ぐんじゃない?

IDF Taiwan: 45nm Penryn design project to be completed in 1Q, Robson to become pervasive in 2-3 years
http://www.digitimes.com/NewsShow/NewsSearch.asp?DocID=VL000000000000000000000000000282&query=PENRYN

Intel is on track to complete its first 45nm design in the first quarter of 2007, and the company aims to launch related
products in the second half of next year, Intel confirmed at the ongoing Intel Developer Forum (IDF) conference in Taipei.
The company also revealed it expects Robson cache technology to become pervasive in notebooks in 2-3 years.

Intelが台湾IDFでH2 2007に45nm製品のローンチを言っているご様子（・∀・）

Tigerton (4コア Xeon MP)とCSIの披露す。
http://news.com.com/2100-1006_3-6128125.html
諸々の写真わ，こちら。
http://news.com.com/2300-1006_3-6128108.html
　　-----------------------
　　In addition, servers based on Tigerton will use the Clarksboro chipset. Clarksboro eliminates
　　the dual-independent bus structure used on current Tulsa-class servers and replaces it with
　　a dedicated link between each quad-core chip and the chipset.
　　-----------------------
リリース時期わ，明らかにされなかったみたいすけど，この分でわ遠く無さそうす。

特に驚くような話でも無いすけど，TigertonもMCMす。
http://news.com.com/2300-1006_3-6128108-3.html
　　-------------------------
　　A Tigerton processor package up close. Each package contains two dual-core chips
　　for a total of four processing cores per package.
　　-------------------------
ノースブリッジのヒートシンクも印象的す。
http://news.com.com/2300-1006_3-6128108-6.html
　　-------------------------
　　The north bridge is part of the "Clarksboro" chipset used in the "Caneland" platform
　　for servers using Tigerton processors and their successors, "Dunnington."
　　-------------------------

CSIじゃない。High Speed Interconnect。
リリース時期は先日のIDFによるとQ3。

>>422
　　-----------------
　　CSIじゃない。High Speed Interconnect。
　　-----------------
訂正感謝するす。CSIじゃないとすると，"High Speed Interconnect"というのわ従来型FSBなんすか？
安藤氏のサイトでわ，そういう観測みたいすけど。。。

>>423
TheInquirer方面から4 x FSBという話が出ているす。
http://www.aceshardware.com/forums/read_post.jsp?id=120068917&forumid=1
　　------------------------
　　Yeah, it is 4x FSB, but they are trying like hell to make it seem otherwise. My concerns
　　here are pin count and power, which brings secondary effects into play like board cost
　　and layers, PSU size etc etc.
　　It is basically two Blackfords welded together, so I have high hopes for performance. :)
　　------------------------
two Blackfordsとか書かれているすけど，まさかノースブリッジもMCMすか？

MCMならFB-DIMMは6chではなく8chになると思う。
それにスヌープフィルタだけじゃなくてディレクトリも必要になる。
加えて言えばMCMではなく、分割して、個々のレイテンシにフォーカス(NUMA)したほうがピーク性能は高いはず。
1Chipだと思います。

ん？ CNET には Tigerton は third quarter of 2007 ってあるけど？
ttp://news.com.com/Intel+shows+off+sweet+16+server/2100-1006_3-6128125.html
AMD としては、ラッキーだねえ。

> 1Chipだと思います。
それは希望じゃなくて、なんか根拠があるの？ ポインタきぼん。

そんな事より>>426よ、ちょいと聞いてくれよ。スレとあんま関係ないけどさ。
このあいだ、近所の次世代スレ行ったんです。次世代スレ。
そしたらなんかMACオタの書き込みがめちゃくちゃいっぱいで読みきれないんです。
で、よく見たらなんか垂れ幕下がってて、Tigerton、とか書いてあるんです。
もうね、アホかと。馬鹿かと。
お前らな、Tigerton如きで普段来てない次世代スレに来てんじゃねーよ、ボケが。
Tigertonだよ、Tigerton。
なんか親子連れとかもいるし。一家４人で次世代スレか。おめでてーな。
よーしパパ後藤記事批判書き込んじゃうぞー、とか言ってるの。もう見てらんない。
お前らな、PaxvillMPやるから削除依頼出しとけと。
次世代スレってのはな、もっと殺伐としてるべきなんだよ。
自分にレスった奴といつ喧嘩が始まってもおかしくない、
刺すか刺されるか、そんな雰囲気がいいんじゃねーか。女子供は、すっこんでろ。
で、やっと座れたかと思ったら、隣の奴が、ポインタきぼん、とか言ってるんです。
そこでまたぶち切れですよ。
あのな、ポインタなんてきょうび流行んねーんだよ。ボケが。
得意げな顔して何が、ポインタきぼん、だ。
お前は本当にポインタ欲しいのかと問いたい。問い詰めたい。小１時間問い詰めたい。
お前、ポインタって言いたいだけちゃうんかと。
Intel通の俺から言わせてもらえば今、Intel通の間での最新流行はやっぱり、
Caneland、これだね。
大盛りFSB 妄想。これが通の書き込み。
CanelandってのはFSBが多めに入ってる。そん代わり儲けが少なめ。これ。
で、それに大盛り妄想。これ最強。
しかしこれを頼むと次から住民にマークされるという危険も伴う、諸刃の剣。
素人にはお薦め出来ない。
まあお前、>>426は、Clovertownでも買ってなさいってこった。

http://www.techpowerup.com/?18887
Intel Corp., the world's largest maker of x86 central processing units,
said that the first 45nm microprocessor's design will be
completed this quarter and the commercial shipments
of such chips will begin in the second half of next year.

はええええええええ！！！！！！

>>428
それ，三次情報なんすけど。。。
　Intelの四半期報告のリリース http://www.intel.com/intel/finance/earnings/IntelQ32006EarningsRelease.pdf
-> X-bit Labs http://www.xbitlabs.com/news/cpu/display/20061019222838.html
-> techPowerUp!

ちなみに一次情報わ，こんなモンす。
　　---------------------------
　　Intel announced that the first of 15 45nm processor designs is scheduled to be completed
　　by the end of the year, with Intel's next-genertion 45nm process technology on track for
　　production in the second half of 2007.
　　---------------------------

ちょっと聞きたいんですが。。

http://journal.mycom.co.jp/articles/2006/10/21/fpf2/
この記事にあるようにSPARC64VIはConroeの様に
2つのコアがL2を共有していて、SPARC64VIIは4つのコア
がL2を共有しています。

KentsFieldはConroeのダイを二つ並べた構造で、その次の
Nehalemもシングルダイにはなるものの、DualCoreを二つ
並べた物に近いですよね？

SPARCVIIの様に4コアで一つのL2を共有というのは難しい
のですかね？

>>430
>KentsFieldはConroeのダイを二つ並べた構造で、その次の
>Nehalemもシングルダイにはなるものの、DualCoreを二つ
>並べた物に近いですよね？

Kentsfieldの次はYorkfield（Penryn系デスクトップ版クアッド）。４コアなのは確かだが
どういう構造になるかはまだ不明。
NehalemはPenrynのさらに次。

>>431
4コアでの共有キャッシュは2コアよりずっと難しい。L2ならなおさら。

L2より比較して低速でいいL3なら難易度は比較して下がる

先生！こうでつか？

Core1 Core2 　Core3 Core 4
　　|　　　|　　　　　　|　　　|
共有L2(2MB)　共有L2(2MB)
　　　｜　　　　　　　 ｜
　共　有　L　3　(8〜16MB)

>>433
パラノイアなIntelがL1-L1とかL2-L2のdirect interventionを省くはずが無いと思うす。
こんな感じかと。。。

　　Core1 Core2 　Core3 Core 4
　　　　|　　　|　　　　 　　|　　　|
　　共有L2(2MB) <-> 共有L2(2MB)
　　 　　　｜　　　 　　　　 ｜
　　　 共　有　L　3　(8〜16MB)

　　　　　　　これはｱﾘｴﾅｽ

　　Core1　　Core2 　 Core3 　 Core 4
　 　／＼　　 ／＼　　　／＼　　 ／＼
　1M　　L2 1M　　L2 1M　　L2 1M　　L2
　　　　　　｜　 　 　 ｜　 　 　 ｜　 　 　 ｜
　　　　　　　L　3　(8〜16MB)

>>433-434
呼んだ？L2の容量が違うけど。

Intelのもう1つの次世代CPU「LPP」
http://pc.watch.impress.co.jp/docs/2006/1023/kaigai313.htm

>>431-432
メモリ階層がどうたらいってたような気がしたから変わるのかもな。
一つの巨大共有キャッシュよりある程度分割して抑えたほうが、
其々のキャッシュ能力（帯域やレイテンシとか）改善しやすいだろうから、結果的にとかあるかもな。まぁ、知らんけど。

http://plusd.itmedia.co.jp/pcuser/articles/0610/23/news011.html
コードネームヲタ必見

米IntelジョンソンCIOが来日、CIOが注力すべき領域と評価方法を紹介
http://enterprise.watch.impress.co.jp/cda/topic/2006/10/23/8896.html

http://www.youtube.com/watch?v=EvEpONK2zRM

話としてわ，>>420-424の続きすけど，TechReportがTigertonのデモの記事を掲載しているす。
http://www.techreport.com/onearticle.x/11099
こちらわ，バスわFSBじゃないという考えの様す
　　---------------------
　　Notice the four CPU coolers grouped together across the length of the case. Such a l
　　ayout would likely be impossible without Caneland's point-to-point connection between
　　the chipset and the CPU.
　　---------------------
プロセッサとチップセットの位置関係から，等長配線が必要なバスでわ無いということのようすけど。。。

http://sg.vr-zone.com/?i=4208
2007Q4

・Wolfdale-M
3MB L2$
FSB 1066MHz
3.4〜3.7GHz
dual core
TDP 57W

・Wolfdale-L
1MB L2$
FSB 800MHz
2.4〜3.0 GHz
single core
TDP 35W

何度見ても3.4〜3.7GHzってのが信じ難い
ほんとにそうなったら嬉しいんだけどさ

FSB 1333じゃないのかな

http://sg.vr-zone.com/?i=4184
Wolfdale
(45nm, 2C/2T, 1333FSB, 6MB L2)
3.5-4.0GHz

wolfdale-Mとwolfdaleがあって、wolfdale-MのほうがFSB1066
wolfdaleのほうがFSB1333らしい。
Mは低コスト版だろうね

WolfdaleとWolfdale-Mの関係はConroeとAllendaleの関係と同じ。

デュアルコアのベーシック版
↓
キャッシュ半分のデュアルコア廉価版
↓
さらにキャッシュを削ったシングルコアCeleron

2cpu.comのTigerton写真集す。
http://www.2cpu.com/gallery/tigerton_caneland_beta
Conroe/Woodcrestの時と同様に，実働機をメディアのヒトが自由に触れるような内覧会
を開いている模様す。
Core2/2.66GHz x 16-wayすか。。。

2Pでは足を引っ張る一方だったFB-DIMMがどれだけ実力を出せるのか興味あるところだ。

しかし登場は来年Q3だろ？
それとも前倒しされるのかね。

>>449
MP以上でUMAだとFB-DIMMしか選択肢が無いだけ。
メモリのバンド幅1.5倍でワーストケースの負荷は1.6倍だし、
Clovertownのスコアがそのまま倍になる程度じゃない。
それでもRASがあるし省電力だしでIntel的には十分なんだろうけど、
Tulsaみたいに華麗に逆転とはいかない気がする。
DunningtonでまたL3積んで逆転した後にCSIに突入すると予想。

>>442
Tukwilaの遅延について。

>>451
　　---------------
　　Tukwilaの遅延について。
　　---------------
CSIのために開発したインタコネクト技術の一部がFSBに取り込まれている可能性わ，有り得る
かと思うす。IBMもWave-Pipelined InterfaceをPOWER4からxbox360までさまざまなバスの物理層
として使用しているすから。

発表直前，Intel製クアッドコアCPUの概要が明らかに
ttp://www.4gamer.net/news/history/2006.10/20061027163151detail.html

インテル、クアッドコアやSanta Rosaの展開方針を解説
http://pc.watch.impress.co.jp/docs/2006/1027/intel.htm
ボリュームゾーンにはCore 2 Duoもこれまで同様に提供されるが、2007年の夏には
クアッドコアが大きく入ってくることになるという。その理由として、同社がロードマップと価格の
両面からメニイコアに向けて移行をアグレッシブに進めていることと、産業界とコンシューマの
両面からHDコンテンツへの要求が高まりがクアッドコアへのモチベーションとなっていることを挙げた。


http://pc.watch.impress.co.jp/docs/2006/1006/kaigai01l.gif

これまでのIntelオフィシャルのアナウンスでは2007Q1にQ6600、Q4にPenryn系クアッドCPU投入
となっていて夏には新製品投入どころか値下げの予定すらないのだが、なにかあるってことだね。
噂のYorkfieldが本当にQ3に登場か、それともQ6400投入か。
いずれにせよ来夏には４万円前後の価格帯にクアッドCPUが降りてくるわけだ。

TheInquirerもTigertonのお披露目に招かれた模様す。
http://www.theinquirer.net/default.aspx?article=35383
こちらわFSB x4との主張から，12層基板の超高価なマザーボードになると皮肉っているす。
　　---------------------
　　A visual inspection of the edge of the board showed it is pretty damn thick, I would say
　　easily 10 layers, maybe 12. Tigertown will sell into a very cost insensitive market, four ways
　　are not cheap, but if it performs as I think it will, this becomes much less of a problem.
　　---------------------
「俺の見たところ，実際マザボの基板はめちゃくちゃ厚かったんだ。。。」とか言ってるすから，
本当かもしれないす。

ところで，そんなに高価な多層基板を使う必要があるならプロセッサとノースブリッジ近辺だけに
使用して，サウスやI/O用は別基板にしないすかね？既にFB-DIMMわライザーカードだし。。。
せっかくのPCI-Expressがもったいないかと思うす。

>>454
USじゃHDコンテンツをPCで扱えるわけか。

日本じゃ、考えられないな。

日本でも既にアニメオタクはBSデジタル放映の
アプコン引き伸ばしHDコンテンツをPCで扱ってるよｗ

ていうかHDVとかあるじゃん。

カムコーダで撮ったもんを、普通はコンテンツと呼ばん。

Intel carries on crafting Tukwila
http://www.theinquirer.net/default.aspx?article=35440

テープアウトがearly 2008じゃないかって、遅れてるな・・。
いくらなんでも苦労しすぎ。「Tanglewood」というコードネームが悪かったか。
「tangled tale」とか皮肉られてるけど。

AnandtechのKentsfieldレビューすけど，ちゃんと4-core使うアプリでわPerformance per Wattわ
順調に向上していることが示されているす。
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2866&p=5
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2866&p=6

単純に「2倍の性能向上が無いからダメ」的な評価わ，視野が狭いんじゃ無いすかね。。。
http://journal.mycom.co.jp/articles/2006/11/02/qx6700/003.html
　　-------------------------
　　確かにMulti CPU Renderingではそれなりにスコアが上がっているからメリットが見えたと
　　言えなくも無いが、それでも性能は5割増程度。なによりその他のテスト(Cinema 4Dを使った
　　Shadingを含む)まで全滅しているあたり、やはり滅多な事では性能を引き出せないことが見て
　　取れる。
　　-------------------------

データレベルの並列性が高い分野では向上して当たり前。
もしそういうアプリがなかったら、そもそも市場に出せん。

デスクトップユースだと共有L2の方がシングルスレッドもブーストされる場合があるから良いのだろうけど。
4core共有L2にすると帯域倍必須なわけだよね
Yonah(2core化）でL2帯域倍→MeromでさらにL2帯域倍→4core化でさらにさらにL2帯域倍
まぁ、（モノシリック出すんだったら）流れ的に律儀にやりそうな気もするけど・・・

別に大原氏は、倍にならないからダメって言ってるんじゃなくて、Sandraで
ピーク性能で倍近くいくんだから、実際のアプリで性能出すのは難しい、
または、現状では性能を引き出せるアプリがあまりないってことを言いたいだけでしょ。
その後のベンチでのコメントも、性能を引き出せない、4コアを使い切れてないって
言ってるし。

噛み付きたいだけだろ。
それにPerformance per Wattは向上してると言うが、その消費電力ってシステム全体の値じゃん。
4-coreになったってシステム全体の消費電力が二倍になるわけ無いからあまり意味のある比較ではない。

単純なことだ。

通常用途のPCは
・スーバーコンピュータではない
・HPCクラスタではない
・メインフレームではない
・サーバーではない
・ワークステーションではない

ということを、改めて浮き彫りにしただけだ。

と言うかコンシューマ相手の最初に出すクアッドにソフトが対応してないのはある意味当然なわけで。

後出しでやっぱり真打は違うねなんて競合他社ユーザーが言うなんてことも。

ゲームソフト会社はクアッド対応に前向きのようだ
http://www.hothardware.com/viewarticle.aspx?page=14&articleid=897

ただ「対応」と「能力を引き出す」との間には大きな壁があるから、実際出てきたらアレってことに。

”超”汎用機になっていくんでしょう、これからのPC
だから鯖メーカーとかメインフレームメーカーとか必死こいて自分とこの優位性をアピールしてるんじゃん

>後出しでやっぱり真打は違うねなんて競合他社ユーザーが言うなんてことも。
それはいつもそうでしょ。
HyperThreadingでTLPを重視するコードも良いよ、って頑張ったのはintelだけど
その後の恩恵にFree Rideな某社は常に妨害されてるって叫ぶ能力だけは一人前。
そんな姿を見れば真摯なユーザーほどコロっと逝きかねない。
コアが真だとか偽だとかにこだわるあたり、
その筋にはエモイワレヌ優越感を与える術は認知してるのが逆に印象悪い。

SMTを偽コアと罵る阿呆あたりにはお似合いじゃなの?

別にどうでもいんじゃね
intelが真だとか主張してんだったら別だが

MCMで性能的に何の問題もないんだったら、IntelはMCM版しか出さんだろ。
その方が歩留まり的には有利なんだし。
Intelでも、統合版が予定にあるのは、そういう意味。

今回は2コア統合の時みたいに大幅にAMDに遅れをとることはないんだし。
AMDがK8Lで手間取れば、Intelの方が早く出る可能性だってある。

SingleDieにしてもそれ自体に性能的な利点は無い。+αが必要。
+α無し...Smithfield
+αほとんど無し...Paxvill
+α有り...Tulsa

PenrynはPrescottと同じかそれ以下の拡張しかしないっぽいしPlesler方式で十分だと思う。
L2-6MB*2ならDieSizeもPleslerの83mm^2*2と同程度になりそうだし、
そうなればDieSizeが300mm^2近いK8Lを尻目に価格攻勢に出られる。
Dempseyなんか2万円切ってるしね。
それともStoakleyでFSBの転送レートを1600MT/sに引き上げる予定があるとか？

SingleDieにするつー事は、当然4Coreに最適化するつー事になるな。

>>475
つ ［炭］（いちおうSingleDieだけどただ切ってないだけ）

あれはパッケージングに時間がなかったからな。
だから今回は、最初からMCMだろ。
炭方式は歩留まりが悪化するだけでデメリットしかないんだよね。

投入時期は最速というメリットがある
歩留まりも投入時期もベンダ側の益に過ぎないから
どちらが優れているかをユーザーが論じても不毛

L2キャッシュを4コアで共有なんてしたら帯域が・・・。
まあ常識的に2コアずつでデータ共有してクロスバーでスヌープすれば十分

>>479
　　----------------
　　まあ常識的に2コアずつでデータ共有してクロスバーでスヌープすれば十分
　　----------------
たった二つのノード間にスヌープ専用の配線を追加するだけなら，クロスバーなんて不要すけど。。。

　　　　　　　　　　　_,,..-‐--ー-- ､ _
　　　　　　　　, -'"　　　彡　　　ミ　 ｀ﾞヽ､
　　　　　　／　　 ／　　　　　　　　ヽ　　　＼
　　　　　/　 　 :/　　　　　　　　　　　}　 ヽ 　ヽ
　　　　/ :::/::// 　 / /　　　　ﾉ　/ i　ﾄ､ 　 ヽ　ﾞ ､ 　
　　　 / .:/:::::/: 　/../　　..::／,ｲ:ﾉ .ﾉ ,ｲﾊi::: i iヽヽヽ
　　　 i .::i:::::/　　i:::ノ ...::::::::／ .ｨイ :/_}___i:::.ｉ: ｉ ﾄ ､ｉﾞ､
　　　 | ::i:::::i::.　　ｲ, -'" ／ ／ /ﾉノ ,ﾉ　 }ｉ: }: } l::. }　}
　　　 ! ::i:::::i:: 　　ﾚｼﾝﾗミ<"／／　ｼﾃﾐ;ﾒﾘ::,ｲ l:: ﾉ ノ
　　　 | ::i ::ri:::..::..|'　l::;;ﾞ '}　 　 　 　 l:;;ﾞ;:} ｿ:/i:ﾚ::/
　　　｜::l:::{ﾊ::::::::ｉ ､ゞ:;;'ﾉ 　 　 　　 ゞ;ｼ /ｲｲ:ﾘ/
　　 　 Vﾉ:}::ヽゞ;::ﾊ ｀"::::::::.　＿_' 　:::: ノ,ｲ:} ﾚ' 　　　　／￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　 　//::ﾉ:/ｲ::l::ﾄゞ､　　 　ヽ__ノ　 　,.ｲ;}::ﾘ 　　　　＜　早く5GにOCしたwolfdaleでえっちぃゲームやりた〜い
　　 ノ/::/:/::ﾊ::kﾊ. . . ﾞヽ､　_＿_ , ィ/::ﾉﾉ:ﾊ 　　　　　 ＼＿＿＿＿＿＿＿＿＿＿＿＿＿＿_
　／/ｲ:/:／⌒ﾊ::::Ｖ￣ﾆヽ＼/　 rｰ'^ヽ､ﾘﾊ
　／ｲ:::::ﾉ, へ 　Ｙ<　　　 ､〉r ヽ {Ｙ/i　　｀}＼
　　/::r/'"　 　｀/:　＼ ノノ　!Ｏ }.＼ L{ _,ﾉ.　 ＼

http://www.illusion.jp/

>>469
HTとか2コアが出てしばらく経つけど最近のゲームって多少はマルチスレッドに対応してるの？

E6400とE6600ではどの程度性能の差が出るのでしょうか？

発売済の次世代ではないCPUについての話題は他の適切なスレッドへどうぞ。

Intel eyes nanotubes for future chip designs
http://news.com.com/Intel+eyes+nanotubes+for+future+chip+designs/2100-1008-6134437.html?part=dtx&tag=nl.e433

http://sg.vr-zone.com/?i=4295
We have previously reported on two new sockets for Nehalem CPUs in 2008 and
this time round we will take comparative look at both new sockets offerings
from Intel and AMD. Socket B will LGA1366 due to the integrated memory
controller and AM3 is most likely still be Socket 940. The first CPU offering
from Intel to be on Socket B will be Bloomfield from the Nehalem family while
the first 45nm processors from AMD will be based on Socket AM3 somewhere in mid 2008.
Both Socket B and AM3 will support DDR3 1066/1333/1600 memories and interconnection
technology will be CSI (Common Serial Interconnect) and Hypertransport 3.0 respectively.

http://news.com.com/Intel+eyes+nanotubes+for+future+chip+designs/2100-1008-6134437.html?part=dtx&tag=nl.e433
　チップメーカーにとっての大問題をある日取り除いてくれるであろうスイッチとして
インテルは半導体の内部の銅線のための大体素材としてカーボンナノチューブに注目しています
　巨人チップメーカー（インテル）はどうにかしてプロトタイプを作った。
そしてトランジスターに接続するチップの内部の微視的なメタリック・ワイヤーを
カーボンナノチューブの外表面で相互接続し、その相互接続のパフォーマンスを測定した。
実験は、カーボンナノチューブの特性についての推測が正確かどうかテストする方法です。
　MikeMayberry(インテルのオレゴンの研究所でのコンポーネント研究の管理者)は、
サンフランシスコで、米真空学会（？）の国際シンポジウムで来週研究について議論する。
インテルは、プロジェクト上のカリフォルニア工科大学、コロンビア大学、
イリノイ大学アーバナ・シャンペン校およびポートランド州立大学と協力しました。
　チップの相互連結はチップメーカーにぼんやりと現われる頭痛になりました。
ムーアの法則の下では、チップメーカーは、2年ごとに半導体の内部のコンポーネントを縮めます。
しかし相互接続チップの縮小（ダイサイズ縮小？）は電気抵抗を増加させパフォーマンスを悪化させる。
チップメーカーは、その問題の解決のため1990年代末にアルミニウムから銅配線まで変わりました。
不運にも、インテル及び他社は今後数年間に、より小さな銅配線の為に電気抵抗増加は
重要な問題になり始めるでしょう。
　「金属では、相互接続チップの直径を縮小するので、抵抗は上昇します」
デイブ・ラマース( VLSI研究 、半導体分析会社の管理者)は言いました。
「電子は金属原子からぶつかってはね返ります。それはスピードを遅くするでしょう。」
ラマースは、最初にチップ・インサイダー、VLSIのニュースレターの中で
相互接続チップの実験について書いた。

　カーボンナノチューブ( ナノテクノロジー界の王座にある名声)は金属より
はるかに効率良く電気を導きます。
実際、ナノチューブは、弾道の伝導性 (電子が障害によって
散在しないし妨害されないことを意味する)と呼ばれるものを示す。
ナノチューブ、10億分の1メーターの薄さでさらに金属の相互連結よりはるかに薄く作られている。
潜在的に、これは、縮小に関する問題を除去します。
IBMや他社はカーボンナノチューブでトランジスターを作りました。
　その実験では、インテルは、電場によるナノチューブのバンドルを整列させて、
適正な標準的設備で彼らの頻度を比較しました。
　カーボンナノチューブは他には無い有益な特性を示しますが、大量生産するのが難しい。
いくつかのナノチューブは、半導体である。つまり電子の伝達をコントロールできる。
しかしいくつかは原子配置に依存する純伝導体である。
あるものはは長くあるものは短い。同じバッチの中で生産されたナノチューブは、
特性のめまいがしそうな配列を含むだろう。
　それぞれのチップが何千ものナノチューブを要求するので、研究者は一定のものを大量生産するか
あるいは速く殻からよいものを（機械的に）分ける方法を考え出さなければならなくなるでしょう。
　そのため、カーボンナノチューブは早くても数年間は商用チップには現れないだろう
　カーボンナノチューブがチップになろうとならなかろうと、半導体の内部の基本構造および材料は
次の20年間に根本的に変わるだろう。
2010年あるいは2012年ごろ、研究者は、生じなければならない変更を絞り込み始めるだろう。
次に、より新しいナノ要素を備えた結合シリコン要素が恐らく始まるチップは、
その十年間の中頃の方に起ころうとしています。
2020年代に、シリコンチップを縮める能力は、非常に異なる材料への変更を必要とするだろう。

>>473
MCM自体にコストが掛かるから
歩留まりが高くなってくる製造プロセスが枯れた時期やダイサイズが小さい場合には
コスト的に１ダイにした方が有利

質問なのですが
デュアルコア インテル Xeon 2.80GHz　(Paxville)　BOX
\135,800 \143,687 Xeon(Socket604)　2.8GHz　2048KB　800MHz　

Xeon 5150　BOX
\87,800 \96,741 Xeon(LGA771)　2.66GHz　4096KB　1330MHz　

6万も価格差があるけどどっちの方が性能いいのでしょうか？かなり違うものでしょうか?

>>491
下の方が圧倒的にいい。上のは旧世代。

ClovertownはMCMでFSB 1333MT/sを達成したね。
HKEPCを見たときは半信半疑だった。
Intelの底力に驚嘆し、興奮している。
Stoakley&HarpertownでのFSBの強化は確定したと見て良いでしょう。

http://www.theinquirer.net/default.aspx?article=35723
>Woodcrest was supposed to come out on a 1066FSB but due to one engineering miracle or another, it pulled off 1333.
>This gave it a decent performance boost.
>The problem is that with Clovertown, it didn't raise the FSB, so it is probably leaving a bunch of performance on the table.
>If Intel could pull off a 1600 or 2132FSB you know it would, and the gains would be tangible.

インテルがテラスケール・コンピューティング、メニーコアなどを解説
http://journal.mycom.co.jp/articles/2006/11/17/intel/001.html

なんかもうクッタリみたいになってきた

>>494
別にクッタリ(ハッタリ)じゃないだろ
東大が同じように機能を絞って小型化したCPUを512コア搭載したGRAPE-DR

同じ90nmプロセスでダイサイズがGeForce8800GTXが500m�uに対してGRAPE-DRは289m�uで

GeForce8800GTXが1350MHｚで518GFLOPSなのにGRAPE-DRは500MHｚで512GFLOPSで

GeForce8800GTXが200W近く電力を消費するのにGRAPE-DRは最大60Wと低消費電力
http://pc.watch.impress.co.jp/docs/2006/1106/tokyou.htm

GeForce8800GTXは倍精度

これを書いていて思ったんだが
AMDみたいにGPUをCPUに入れるより
Intelみたいに機能を絞って小型化したCPUをたくさん入れる方が効率よさそうにみえる

http://pc.watch.impress.co.jp/docs/2004/1130/kaigai136.htm
＞ 5年後（2009年）には、多分、100コア以上が視野に入ってくるだろう
だったのが
http://journal.mycom.co.jp/articles/2006/11/17/intel/002.html
＞ 今後5年〜10年後には、数十〜数百のコアがダイに搭載されるようになる

湯水のように研究費を使い、ドイツにTera-Scale Computingの
研究所まで作ってもらったというのに。

ハッタリ度は2001年の時、2007年に20GHz、とか言ってたやつらと同じだ。

>>495
GK乙

>>496
"視野に入ってくるだろう"だから2009年の時点で100コア搭載する必要ないのでは？
Keiferなんか相当コアの面積が小さいけどそれでも32コア。
しかも推定ダイサイズは400mm^2程度。
32nmで100コアは無理がある。

>>496
ラトナー組はIntelのプロモーションチームみたいなもんか
ジサカー的にはイスラエルとオレゴンを追っかけてけばいいっぽいな

>>495
IntelとAMDが同じ路線で行くより別の路線の方が面白くなって良いよ。
出来ればシングルコア高速路線も残して欲しい。

>>496
すでに試作とはいえ８０コアの石が動いてるというのに

動いてねーよ

「80コアのプロトタイプを試作した」というニュースはあっても
何らかのソフトウェアが「動いた」という記事は見たことがないなあ

あれはこの手の発表と同レベルのもんでしょ
http://ascii24.com/news/i/tech/article/2001/06/12/626899-000.html

GRAPEの中の人もネタにしてる
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2006-11.html#7
＞ Intel のリリースをみても、これが動いてなんか役に立つ計算ができた、とは書いてない
＞ という以前に develops て現在形であるということはまだ動いてない、ってことなわけで、

>>503 さん
　　------------------------
　　あれはこの手の発表と同レベルのもんでしょ
　　http://ascii24.com/news/i/tech/article/2001/06/12/626899-000.html
　　------------------------
製造技術の話題と実際のチップの実装の話の区別がつかないのわ、イタいかと思うす。

>>504 さん
　　------------------------
　　develops て現在形であるということはまだ動いてない、ってことなわけで
　　------------------------
チップの実装まで進んでいるということわ、シミュレータやFPGAの上でアーキテクチャの
検討わ相当進んでいる可能性が高いす。
もっとも今回の試作わ、アーキテクチャの確認というよりもメモリチップとのスタッキング
技術のテストの要素が大きそうすけど。。。

>>505
言葉が足りなかった。
同レベルっつーのはホラ吹き具合のことね。

>動作周波数10GHzのプロセッサーを今後5〜10年以内に開発する
>予定としており、今回は時期がより具体的なものになっている。

動いてるか動いてないのかといえば動いてるんだろう。
じゃあすぐに市場に投入できるのかと言えばノー。

一つ目にして最大の理由はおそらくコアがIAじゃないから。
IAで80コアとなると22nmプロセスでもなかなか際どい気がする。
Niagaraみたいにアグレッシブにコアを減量すれば話は別だが。

二つ目の理由はコアのバリデーションが出来てないから。
IAを諦めて例えばGRAPE-DR対抗で出すとしても1年は時間がかかるのではないか。

三つ目の理由はシリコンフォトニクスとダイスタッキングが未成熟な技術であること。
熱の問題やコストの問題、解決することが多すぎて何年かかるのか見当もつかない。
Intelは5年でやるといってるし、このスレに居る以上期待してはいるが今すぐ市場に投入できる代物ではないことは確かだ。

>>506
そのあたりの記事はアム厨の心の支えだな
core2出る前もそのあたりの大昔の記事探し出してきて、というかお気に入りにでも入れてるのか
必死に「core2はどうせ失敗作」と喚いてたからな

ラトナーがやってるのは基礎研究、要素技術研究の段階。
ドイツに100人規模のラボ作って研究してるけどモノになるのは相当先の未来。

http://pc.watch.impress.co.jp/docs/2006/0721/hot438.htm
春夫ソースで信憑性はあれだが、今Intel内でプロセッサの
マイクロアーキテクチャ全般に関する決定権を持つと言われているのが
パールムッター。Timna、Pentium M、Core Duo、Core 2 Duoを開発した人だ。

この人と部下のムーリーイーデンの最近の発言からすると、
コアを増やすことより、キャッシュやメモリ周り、μops fusion、SSEなどの
改良に触れていて、どちらかというとILP重視の姿勢。

そしてパールムッターと、Centrinoを成功に導いたチャンドラシーカが
今本気で取り組んでいるのがUMPC向けのプロセッサ。

一方、ゲルシンガー率いるエンプラグループは、アーキテクチャの詳細は不明だが
Nehalemでいよいよ待ちに待ったCSIを実装すると言われている。

このスレ的には、短中期スパンで見通せるこっちのネタで盛り上がってほしい。

>>499
その認識はなかなか的を射てる。もちろん10年20年スパンで見ると
ラトナーの研究は大きな意味を持ってくると思うが。


参考：今年のパールムッターとイーデンの発言

http://news.com.com/2008-1006_3-6047173.html
「Yonahでは、利用される方のコアが、コアのキャッシュのすべてを利用でき
るからです。キャッシュが1MBから2MBになれば、プロセッサの処理性能は
10％から15％程度、簡単に向上します。 デュアルコア路線を決定した時に
不安だったのは、マルチタスクやマルチスレッド環境では高い処理性能を
実現できても、シングルスレッド環境では、多くのソフトウェア開発者が「前の
システムの方がよかった」と感じるのではないかということでした。キャッシュ
のすべてを利用できるようになれば、これは非常に大きな強みとなります。 」

http://www.tgdaily.com/2006/07/27/tgdaily_interviews_david_perlmutter/
「ユーザーの人達には周波数の世界からコア数の世界へと移行してほしい。
しかし、特にクライント空間では多数のコアを積み上げることに注意し、役に
立つものを見分けなければなりません。私は"2"がgoodなコア数であると
信じています。"4"はhigh-endでおもしろいコア数です。クライントユースに
おいて2年後に8コアが見えてくるか？ もし誰か選択するのなら、設計する
ことは可能です。しかし、そのmarket needsがどれほどあるのかは疑問です。」

http://pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm
「とはいえ、シングルスレッドアプリケーションの性能も継続して向上
させようとしている。そのために、あらゆる種類のテクニックを用いる。」

http://journal.mycom.co.jp/articles/2006/10/19/wpc1/003.html
すぐにモバイルでクアッドコアが投入されることはなく、「ここ数年はデュアルコア」と答えた。

4コア以上なんて今のところエンコードくらいにしか使い道無いからな。
他にもキラーアプリが何か出てこないと8コア以上には進みづらい。

エンコードくらいとは簡単に言うが、
性能を欲する部分で有効なのはいいことジャマイカ。
レンダリングにも有効なんだし、
リアルタイムレイトレーシングができるようになればなおのことすばらしい。

その方面でAMDがアタマとれば、
それこそ親の仇か、鬼の首でもとったかのように宣伝すると思うよ?

>>509-510
わかりやすくまとめてくれて乙
メニーコア妄想ヘテロ妄想な後藤記事にミスリードされたこともあったけど目が醒めたわ

IDFネタは大原が詳しく書いてた
http://journal.mycom.co.jp/articles/2006/10/12/idf1/
＞ 逆に言えば現時点でまだこの程度ということは、ここから実際の製品
＞ への道のりはまだ相当遠いものと思われる。そのあたりを理解せずに、
＞ 「既に80コアのMany Coreのプロトタイプが完成」などと誤解すると、
＞ このTrialの意義を見失いそうだ。

>>495
ちゅーか、GRAPE-DRって、科技演算のためのacceleratorだから、別じゃね？
まぁ、intelにしてもとりあえず有効そうな特定用途向けにacceleratorとして使うちゅー選択もあるのかも知れんが・・・。

サーバ用CPUとPC用CPUのコア同じだからね。まあIA64系は違うけど。
んで、サーバ用としては多スレッド実行への需要が高い。
マルチコアの開発は必然だよ。そのへん分かってない人いるけど。
クライアント用途に持ってくるのはその時々のニーズに任せればいいし、
買う人は買うんだろ。

Tick Tockだとその辺でバランスをとるのが難しい
ItaniumがXeonMPに代われる位安く高性能になればいいんだが…
とりあえずSam Naffizigerは死ねｗ

マルチコアなCPUが市場に広まらなきゃマルチコアを生かすアプリなんて出ない。
逆じゃない。常にハードが先、ソフトは後。
ニーズがなかろうがIntelはやるしかないの。

ちゃんと技術者支援もやってるしね。

しかしpthreadは気持ち悪いな。Win32 Threadのほうが分かりやすい。

TLP意識しなくても速いけど意識するともっと速いってのが理想。
非対称HTTとかどうなってるんだろう。
Nehalemで1S/4C/16T位になるんだろうか？

ただコアを増やす時代はおわった
AMDはコプロ戦略とGPU統合
IntelはSSE拡張

それもこれもCellとNiagaraという前例のおかげ

80コアのあれは20MBのSRAMをメモリと各CPUコアが1対1接続してるんだな。
ということは1コアあたり256KB。

……PentiumPROと同じか

モバイル向けに開発されたアーキテクチャをXeonにも使うのは
ネトバキャンセル後の空白を埋めるワンポイントリリーフ。

Nehalemアーキ完成以後は、実際はいろいろあるだろうが単純にわけて
エンタープライズ/オレゴン と モバイル/イスラエル
で明確にわかれるからサーバ屋さんは心配せんでいいでしょ。

>>523
Nehalemがモバイルに使われないって？
それはないだろ。

なんとなくPenrynベースでマイナーチェンジだけでしのぎそうな気がする。

NehalemはCoreコア引き継ぐってのが最有力なんじゃないの？

>>526
それはオレゴンとイスラエル２箇所で開発してる意味がなくなる。
他チームの設計の延長で開発してたら開発ペースがずっと遅くなる。
それだったらイスラエルで全部やった方がいい。

用途によっては（ゲームしか知らないけど）コアが増えても効果が少ないってことだけど
そうゆうのって今後は対応してコアが多いほど速くなるように出来るの？
それとも周波数の向上以外はどうやっても効果が無いの？

2007年以降はゲームも早くなるよ
http://www.driverheaven.net/articles/Valve_Editor's_Day_1106/
http://techreport.com/etc/2006q4/source-multicore/index.x?pg=2

>>497
「クッタリ」って言葉が書き込まれると自動反応するスクリプトか？
>>494-495はIntelの話なのに
どっちもどっちだな

【家電】PC販売の落ち込み深刻　「ビスタ販売前の買い控えだけが理由ではない。需要が携帯などにシフトしている」
http://news19.2ch.net/test/read.cgi/newsplus/1163956911/

パソコンｵﾜﾀ

http://www.vr-zone.com/?i=4322
Bloomfield Is Quad Core & Octo Threads

>>531
すでにPC持ってる一般の人は買い替えるほど性能に不満があるわけじゃないだろうしね

パソコンに限らず、車とか
ある程度高額な工業製品の落ち込みが日本全体で見られるしな
好調なのは薄型テレビぐらいだ

http://www.vr-zone.com/?i=4322
Nehalemアーキテクチャに基づくインテルの次世代プロセッサーは
VR-ZONEが調査した通りちゃんと存在する。
部分的に45nmのpenrynアーキテクチャに基づく4コアのyorkfieldに続いて
Bloomfieldは45nmのNehalemアーキテクチャのハイエンドとして2008年中盤に位置していることだろう。
Bloomfiledは4コアを持ち、HTTに似てるがより発展した技術により８スレッドも可能にする。
BloomfiledはsocketBと呼ばれるLGA1366の新しいソケットを必要とする
統合メモリコントローラーを含むだろう

[Intel Desktop CPU Roadmap Updated]
http://www.vr-zone.com/index.php?i=4309

VR-Zoneは相変わらずソース無しの妄想垂れ流しか

今のC2D対応のマザーで来年の秋に出るらしいクアッドコアのCPUって使えますか？
どなたか教えて下さいm(_ _)m

>>538
Nehalemはメモリコントローラ内蔵だからそれ以前のM/Bは一切使えないよ

>>539
わかりました、どうもありがとうございます。

ヨークじゃね？

どちらにしろチップセット変わるだろうね。

マルチコア化はもういいから、デュアルコアのクロックを上げてくれ。
どうせ4コアになっても使いこなせねえよ。

DLPを生かせるかどうか、つまり膨大なデータを処理するか否か。
PC用途WS用途でいえば、エンコード、DTP、DTV、DTM、DAW、レンダリング等をするか全くしないか。

で、そのニーズはまったく異なる。

だからIntelはUMPCとTera-Scaleという両極を開拓していく。
今はその狭間で中途半端な時代。

Intel and Nvidia in marriage of inconvenience
http://www.theinquirer.net/default.aspx?article=35862

帝国の新型は化け物か?!

Intel Xeon X5355
SPECint_rate_base2000 = 200
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20061030-07837.html

AMD Opteron 8220SE
SPECint_rate_base2000 = 160
http://www.spec.org/cpu2000/results/res2006q4/cpu2000-20060918-07377.html

>>545
ガンダム合金使ってますから
ガンダニウム合金だっけ？ｗ

まぁItaniumは一桁違うんだけどね(値段も違うが)

Intel、3月のサンフランシスコでのIDFを急遽キャンセル
〜4月に北京で開催
ttp://pc.watch.impress.co.jp/docs/2006/1122/intel.htm

Intel to take AMD approach to future chips
http://www.theinquirer.net/default.aspx?article=35892

Bloomfieldは、・・Neharem系じゃなかったのかな？
ちょっとよく分からない。
Bloomfield/Gilo/Gainestownで同系列ってことになってる。
＞A mobile variant of Bloomfield will be named Gilo,
＞while the server parts are codenamed Gainestown.

以前、後藤記事では、GiloはGesherの間違いだった、Gesherは
イスラエルチームが作ってると言ってたけど。
それは間違いで、Bloomfield/Gilo/GainestownがすなわちNeharem系列と
いうことで、Gesherは別にイスラエルで作ってる、ということかな。

>>549

あぁ！びっくりした。
>Bloomfield integrates memory controller, supports HT

なんてmemory controllerと同列に書いてあるから
HT=Hyper Transport
と読んでしまった。

メインストリームモデルは2Core+HTなのかな？
某氏の二年前の予想通り？

某氏って誰よ？

Power6と次期Itaniumってどっちが凄いの？

自作できるほうがすごい

Xeon MPと同じプラットフォームになると言う話もあるね。
ソケット統一もありかな？

http://www.theinquirer.net/default.aspx?article=35892
　インテルのCPUアーキテクチャの将来の方向性が今決まったようだ。
将来のCPUの基本設計の優位性がインテルに18ヶ月前まで
最終決定を遅らせることを許していたが、それも今やっと決定されたようだ
　約2年前我が社の記者EvaGlassがBloomfieldの記事を書いた、
もっともその当時はかなり不確かな情報だが
　それから去年の6月Charlie Demerjian がintel期待の星が決まったと最初の記事を書いた
Kentsfieldの次にモノリシックダイの４コアyorkfieldが来て、
BloomfieldはそのYorkfieldの次のCPUになる。
KentsfieldとはConroeを二つくっつけたにすぎないものであり、Conroeは、、ご存知の通り。
　このデスクトップCPUはAMDがQ3'07.に出す期待の製品に対抗する際に重要な役割を果たす
今のところ2008年後半登場予定のBloomfieldはAMDのFusionに対抗する重要製品である。
Bloomfieldのモバイル版はGlioとコードネームが名付けられ、サーバー用はGainestown。
　コードネームが分かったところで、次はこれらが実際どういうものか明らかにしよう
まずソケット775とモバイルで登場予定のソケットPは忘れてくれ、
新しいソケットはソケットBでLGAで1366本ある。
LGA775の2倍近くも要求されてるのはBloomfieldは４コアで800.1066.1333.1600MHｚ
（もちろん実際のクロックは400.533.667.800）のDDR3メモリーを
サポートする統合メモリコントローラーを内蔵するシングルダイの高性能な45nmCPUだからである。
Nehalemアーキテクチャにおいてメモリコントローラーは重要な役割を果たすのでインテルは
全く新しいハイパースレッディングテクノロジーを導入する。
新しいHTTは旧来のよりも遥かに進歩していて実際のスピードアップは
Cinema 4DやLightwave 3D等のソフトよりも多くのアプリで体験できるだろう
　新たな拡張はFPUユニットやSSE命令セットの内部刷新も含む、
しかしまだこれらの変更について伝えるのは早い。
　2008年にインテルのFSBがドードー鳥のごとく絶滅の道を辿るだろうって前に我々は言わなかったっけ？

DDR3-800,1066,1333,1600の実クロックって
100,133,166,200の間違いじゃないか

それを言うなら
200,266,333,400の間違いじゃないか

いや、俺が間違ってました…

ピン数爆発果てしなく

>>553
POWER6のスペックはどうも信じられないんだが

>>561
出てから考えようじゃないか。
ま、実際デュアルコアは2001年に出してるわけだし、POWER5ではSMT…と、
インテルの今後の製品はPOWERを辿っているようにもみえる。ここまで見ればな
POWER6を追いかけるとしたら、TDPそのままでCore3の7-8GHz+(POWER6は65nmで5GHzなので)化ってことになるか？

Core3はメモコンを統合するようだが、POWER系にはメモコン内蔵のものもすでにある（業界全体では珍しくない）から
その点でも似てるのかもな
他にもPCI-E統合、グラフィック統合などいろいろあるが、IA-32が特化コアを組み込んでいけばいくほど、それらに近くなっていく気がする

詐欺的な分散共有メモリのSMPはイラネ
Socket H(LGA715)がXeon用でありますように

>>557
正弦波か矩形波か知らんけどそういう意味の実クロックならそうだろうね。

>>564
やはりそうか。ﾄﾝｸｽ

715は2コア用な希ガス

そもそも電源供給は現状で追いつくはずだし、信号線はシリアル化で本数減らせるから
775→715は正統進化の筈なのでつ


1366は空冷限界超えるようなとてつもないデカイものでも載せるのかと思ってしまった

メモコン分はどこいった

シリアル化されたメモリインタフェイス含めても信号線足りるような・・・
そもそもメモリ標準化動向に影響を受けないために今まで
パラレルメモリインターフェイス搭載回避してきたんじゃなかったっけ。

ああそうか、1366はDDR3パラレルインターフェイスとのデュアル搭載か

ttp://journal.mycom.co.jp/column/sopinion/184/
>筆者の解釈で言えば、K8とCore Microarchitectureは
>大体同程度の実行ユニットの性能を持つと考えている。

ttp://journal.mycom.co.jp/column/sopinion/185/
>大雑把に言えばAthlon 64 X2が7290MIPS/GHz程度、
>Core 2が9270MIPS/GHzといったところである。性能差で言えば1.27倍

クロックあたりの性能も優れていて、実クロックも充分マージンがあり、
消費電力も圧倒的に低いのに、
終始”K8は素晴らしくてCoreは大した事ない”
という論調で話が進んでるのは何故かね。

なんとなく虫のにほひがする・・・

圧倒的は3倍以上の開きがないと使っちゃいけないんだよ

コンロみたいにちゃんとそのコア数用に一から設計した4コアCPUはいつごろ
でるんかの

3倍も差が出るベンチテストなんて見たことない

大原氏の考えだと、ALUの数やアーキの全体のバランスとして、CoreMAで目指しているのは3IPCで、
ALU3つとLoad/Storeがフルに動く4IPCはマーケティング上の数字だ、って言いたいだけじゃないの？

http://www.yusuke-ohara.com/weblog2/archive/2006/09/post_46.html

こっちの記述が前提にあることを考えると、むしろ、AMDはまじめに実装してるが無駄が多く、
intelは効率的な実装をしているって読める。
なんにしろ、K8の実行ユニットが3つあるからと言って、平均3IPCなわけないので、
CoreMAもピークの4IPCはそうでるような設計ではないって当たり前な結論になるだけな気がする。

いいからSSE性能をもっと上げろ
あと64bit性能ももっと上げろ

>>575 CPUってGPUに比べると進歩遅いし時代のニーズに対して性能/コストが悪すぎるよね。
10万円以上の最高グレードでやっと我慢できるかどうかっていう性能だし・・・

ロードマップ的には8Ghzとか出てるはずなんだがIntelはどうなっているんだろうか。
ムーアの法則破ったらまた1万人リストラですのよ。

さらに１万人マーケティング部門をリストラするのか
凄いな、営業マンなんか要らない最強の企業だな

>>576
単純に考えてGPUの場合、演算ユニット増やして
並列処理能力高めてやればそれに比例してパフォーマンスも上がっていく
だから、プロセスの進歩と共にパフォーマンスはあがることになる。
1280*1024の解像度なら1310720の並列処理すべき仕事があるのだから。

CPUとは、もともと並列性が段違いなんで単純には比べられない。
一般用途では並列性の乏しいCPUの場合
（上げられるなら）クロックあげた方がパフォーマンスはあがりやすい。
並列性を2倍にしても依存関係やらで素直に2倍にならない
クロック2倍なら依存性は関係ない。

それで、IntelもAMD同様にコプロを・・・

なんつーのかなぁ例えばPentium4(ﾌﾟﾚｽｺ)持ってたとして
普通のソフトで同クロック＝同性能だしC2Dに買い替えする積極的な理由が無いよね
しかも殆どのPrescottは4.5Ghz以上で動作してしまう。
単純に言って旧型に負けて(性能劣化して)ないか？

Intel社よ！即刻C2Dの6Ghz版のリリースを要請いたします。
Vistaでこれからハンパ無く動作が重くなる。これでも足りるかどうか解らんですよ実際

>>578
単純に考えてCPUの場合、現状最高レベルのCPUでも手に余る仕事っていうのは、
動画のエンコードとかデータマイニングとかトリップ検索とか、かなり限られてるんだ
よね。で、これらの仕事の大部分は、かなり並列性を抽出できる。
ソフトウェアとハードウェアが足並み揃えて進歩してくれればなあ、と思う。

OSレベルでマルチコアを生かす(難しいならスレッド毎にコアを割り当てるだけでもいい)
っていうのがVISTAの最低限度の使命だと思うんだが。

これがどうもやってないらしい･･･VISTAはMEみたいに消えるっていう見方が強いけど
それでも最低2年は進歩が遅れ、この期間はそのままマルチコアが生かせない期間となる。
この間を埋める高クロックで動くCPUを何とか出さないと大変なことになりそうな気がするんだが･･･
まぁIntelだけが悪いわけじゃないって事なんだけどな

トリップ検索（笑）

>>580　ゲームなんかの人も性能足りてないっぽいんだよね。

エンコとかの効率化のために処理を多少前後させたり出来るバッチ処理的なものは
並列化で何とか出来るとしても(OSがちゃんとするのが最低条件)
ゲームとかその瞬間瞬間で処理しないといけないジャンルね。
こればっかりはやはり実性能がモノをいうよ。

CPUが10万してもいいんだけどそれこそ今のクロックと性能比を保ったまま
8Ghzぐらい行ってて貰わないとっていうのはあるかな。

「OSレベルで生かす」とか「OSがちゃんとする」の意味がよくわからん

ゲームなんかの単体で重いアプリを速く動かすのにＯＳの対応は関係ないんだが
581はなにか勘違いしてるんじゃまいか

コア毎に効率的にスレッド割り当てやスケジューリング等を
OSがやってくれないとマルチコア新時代は来ないんじゃないだろうか。

それかOSから見ると1コアのCPUになってて内部的にnコアにハードウエア的な
スケジューリングしてくれるかどっちかだよ。

とにかく、この仕組みの仮想化手段を何処かが提供してくれないと
汎用性の無いプログラムばっかり生み出して大変無駄になっちゃう。
４コア用のプログラムが１６コアになったときにそれなりに速く動かないと
やっぱり嫌でしょう？今みたいに新CPUが売れないとかIntel的にもよくないと
思うし。商売考えたらこれは絶対搭載すべきだ。

ま、Intel様に期待しましょうや
http://www.hpc.co.jp/hit/support/multicore.html

>>586
OSだって一ソフトウェア
なんでも見通せる「神様」じゃないよ

＞４コア用のプログラムが１６コアになったときにそれなりに速く動かないと
＞やっぱり嫌でしょう？

なんかもう根本的に勘違いしてるとしか

つ　投機マルチスレッディング
Geisher（Core4?)・K11?あたりから実装予定らしい。

>>588　今のことしか考えて無いとその答えであってるよ。

パソコン購入される方こちら
http://search.goo.ne.jp/web.jsp?MT=do+%E3%83%88%E3%83%A9%E3%83%B3%E3%82%B5%E3%82%AF%E3%83%88&STYPE=web&IE=UTF-8&from=gootop

それもこれもゆとり教育の成果か、それとも

ILPにおいて、命令レベルの並列性を抽出するコスト（トランジスタ、消費電力）増大＝ポラックの法則
を問題にしつつ、TLPにおけるスレッドスケジューリングのコスト（主に人間）を過小評価する某ジャーナリストの影響か。

マルチタスクでも快適になりますよってだけで、ひとつのアプリケーションに対する性能はあんまり上がりそうにない

ｹﾞｲｼｬｰ！

だが求められているのは超圧倒的に後者だからなぁ。

だいたい複数のアプリを滞りなく実行したいなら十数万のCPUの
7分の1ぐらいの値段のCPUでPC2台組んだ方が安いし競合もコマ落ちも無い訳で
ユーザーにとってのメリットがわかりずらいかな。

仕事でよく使う言葉、
ワークフロー・タスクフロー・フローチャート。

フローとは流れ。つまり順序立てて行わないといけない。
これを早く処理するにはとにかく回転数を上げるしかない。

答えはそんな感じで出てると思うので
(高クロック化orDie)+新アーキティクチャで胡散臭いx％アップとか…
しかないんだろうねCPU製造業の本質は高速化なんだし。
来年当たりロードマップ無視してこういうのがどーんと出てくるとは思うよ。

VISTA(買う人居るのか?)で困った人がものすごい勢いで文句言い始めそうだからね
新しいの買ったのにスゲー遅いとかそういう感じで

会話が成立してねえｗ

>>597
日本語でおｋ

>>599 朝鮮人おｋ

今の自作板のCPU系のスレに集まる人は、
現行アーキテクチャの理解はそれなりに浸透しているから、
ID:SqM1Lulrのような間違いだらけの認識の垂れ流しをされても会話が成立しないね。

よしじゃぁお前の出番だ。

現状では全然足らないCPUの性能を上げるにはどうしたらいい？

漏れはID:SqM1Lulrと同じく過剰なマルチコアには懐疑派なんだけど、

(1) クロックを上げる
(2) 命令レベル並列性のUP
(3) マルチスレッディングやマルチコアによるTLP性能のUP
(4) 特殊用途HW、SIMD、ベクトルプロセッサ化

と大きくわけて4種類の高速化があって、(1)(2)が電力問題で難しくなってきているから、
(3)(4)の方向に向いてるんだろ。
で、(3)も(4)もこけたら、CPU=マイクロプロセッサっていう製品ジャンルが、
魅力をうしなって展開がまっているわけだ。

しかし、漏れが突っ込みたいのはそこではなく、ID:SqM1Lulrは、CPUの性能に対する考えが全体的におかしい。
PrescottとCore 2が同じクロックで同性能だと本気で思ってるの?

魅力をうしなって展開がまっているわけだ。
↓
魅力をうしなってPC市場全体が衰退するという寒い展開がまっているわけだ。

複合部材で構成されているPC自体は（主にケミカル部品の）寿命があって定期的買い替えが期待できる。
でもシリコンだけで食ってるやつらはきつい。

CMOS・銅配線の限界がプロセッサ屋の限界。
ってことにならないためには、次なる素材の開発やビジネスモデルの転換が必要。

現状で足りないのはCPUの性能ではない。
メニイコアや超並列SIMDを生かすためのプログラム技術と
メインメモリの帯域だよ

ソフトウェア的な問題も結構大きいんじゃないかな？
今PCで主流の言語（C/C++/Java/C#)系はどれも
スレッドの対応があまりにも煩雑過ぎるし、
サポート内容も、とても言語レベルで根っこから対応してるとは言えないんだよね・・・

>>607
本当に言語の問題なら
より適切な言語を使えば済む話だな

まさかLISPとか言わないよな

ID:SqM1Lulrのレスﾏﾀﾞｰ??? 飯にいかずに待ってやったのに…。

マルチスレッド/マルチコアの普及におけるソフト側の最大の問題は、
世の中の殆どのプログラムにおいて、下の3つの項目の中で、
優先されるのが圧倒的に(3)よりも(1)(2)であり、(3)を優先すると(1)(2)が犠牲になってしまうことである。

(1) バグらずに動作すること
(2) 程度の低いプログラマでも容易にコーディングでき、開発期間が短いこと
(3) より高速で動作すること

マルチスレッドプログラミングの世界では特にこれが顕著。

(1)(2)が優先される理由

いくらスムーズに動作してても頻繁にフリーズするアプリなんて誰も使いたがらないし売れない。
さんざん開発期間が長くかかったあげく、結果がこれならば、
まともなプロジェクトリーダーならわざわざ実行速度のためにマルチスレッドへ特攻しようなどと思わないのがそもそもの問題。

また、スクリプトプログラマみたいにプログラミングで一応飯は食えているようだが、
計算機の中身は到底理解できているとは思えない、なんちゃってコンピュータ屋のな人も増えてきているご時勢で、
マルチスレッドで高速化がガンガンできる人材はほんの一握りしかいないという人間の性能の問題も根底にある。

で、このあとの議論は自動並列化はどこまで可能かという問題になり、
そのあとには、並列化可能なPC系アプリは現実にどこまで需要があるのかという問題も控えている。
というわけで、マルチスレッド/マルチコアはハードウエアの問題だけじゃなく問題山積み。

うわ、よけいな編集してたらぐちゃぐちゃになったな文章が。

前後の演算に依存性さえなければいくらでも並列度上げられるよ。
問題は、そんな演算がどこまであるか？
分岐先を全部投機実行して正解パスだけコミットするとか？

>>610
Intel様はそんなことは百も承知。プログラマによる人力マルチスレッド化なんて
ハナから期待してない。そんなのができる分野はもうマルチスレッドに対応してる。

コンパイラや実行時に並列性をいかに抽出するか、その研究をいま必死こいてやってる。

>>612
そんな演算は部分的には一杯あるのだが、その部分が１００倍高速化されても
ボトルネックが１箇所あれば全体の速度は２倍にすらならんといふ

Intelが承知してても、ソフト側の問題はその辺の解説記事ではよくおきざりにされてるでしょ。
で、自動並列化されたアプリが、Nehalemのときまでにどれくらいでてくるんかと…。
Penrynで追加される、SSE4に自動並列化コンパイラ用の命令が色々追加されてるところなんかは面白い。
Penryn〜Nehalemで、並列化アプリを普及させて、その後のマルチコア路線を更に加速したいつもりなんだろうけど、
どこまでうまくいくかは…。

intelの研究としては、トランザクショナルメモリが面白そうなんだけど、
まあいつになるんだかは、どうなんだろう。言語側の支援も必要なんだろうなあ。
そういうハードウェア側の仕組みが無いと、マルチコアを生かしづらい。

>>615
>Intelが承知してても、ソフト側の問題はその辺の解説記事ではよくおきざりにされてるでしょ。

いや後藤タンが馬鹿なだけだと思うんだがそれは……

>>615
> SSE4に自動並列化コンパイラ用の命令が色々追加されてるところなんかは面白い。
そうじゃなくて、新命令が加わることで

たとえば
for_each( i in 0...1000 ) dest[i] = UINT_MAX(a[i], b[i])

符号無し整数の大きい方をとる命令はpmaxubしかなかったので
ベクトライズの阻害要因になってた（本当はできるんだけど）。
SSE4では符号有り・無し両方揃うから並列化しやすくなるわけ。

>>616
つーかもうメインメモリもIntelが自社開発しやがれ

一回捨てたメモリをまたやる展開か
それもまたよしだな

不揮発性メモリﾏﾀﾞｧ?(・∀・ )っﾉｼ凵⌒☆ﾁﾝﾁﾝ

>>618
とどのつまりIntelが並列化コンパイラを浸透させたい系の命令ってわけでしょ。
なにを否定したいのかわからん…。

UINT_MAXはCでただの最大値の定数のことだったな。。。。

>>622
そうじゃなくてこの手の拡張命令は並列化コンパイラで扱いが簡単だから
→わざわざ手でアセンブラ書かせたりする手間を煩わせずに高速化に貢献しますよ

的なもの。もちろん明示的に利用しても十分効果あると思う。

>>624
とどのつまりIntelが並列化コンパイラを浸透させたい系の命令ってわけでしょ。
なにを否定したいのかわからん…。
つまり団子は自分のコード話がしたいだけだろ。

BLENDPS, BLENDPD, BLENDVPS, BLENDVPD, PBLENDVB, PBLENDDW
について解説希望

あ、失礼、今団子のいっていることがよくわかった。
マルチスレッドは関係ないんだね。

SSE2で符号無しDWORD値の大きい方をとるにはどうする？
0x80000000を両側から引いてからPMAXSD、結果に0x80000000を加えることになると思うけど
それがPMAXUDを使えば1命令で、おそらく１μOPで実装できる。

命令がコンパイラの自動並列化に貢献するんじゃなくて、コンパイラが新命令をサポートする
程度の意味でしかないってこと。
その意味でいうと、SSE3, SSSE3の水平加算なんかは自動並列化の効きが悪いから
それに対して言ってるんでしょう。

>>626
アルファブレンドだとしたら、
blendps xmm0, xmm1. imm8みたいなフォーマットで、imm8でα値指定な気がする

BLENDPS, BLENDPD,
BLENDVPS, BLENDVPD,
PBLENDVB, PBLENDDW

Broadly useful for automated compiler vectorization
of data processing written in high level languages
(like C and Fortran), and applications such as image
processing, video processing, multimedia, and gaming.

これらもコンパイラ(C&Fortran)のベクトル化対策だってよ。

SSE4 adds several new compiler vectorization primitives (fundamental
operations from which more complex operations can be constructed)
that extend the capabilities of Intel architecture by enabling performanceoptimized
and lower power code generation. Compilers making use
of these improved compiler vectorization primitives will be able to
deliver these benefits to a broad range of applications, including
media and high performance computing (HPC) server applications.

exxite翻訳:
Intelは、SSE4で自動ベクトル化で、コンパイラがSIMD命令を楽に生成できるように、
プリミティブのバリエーションを増やしました。この拡張によってパフォーマンスオプティマイズド
で、ローパワーなコードが生成可能になります。(最適化もローパワーの時代かよ!)

結論:
FB-DIMM(XDR DRAM可)とIntelコンパイラさえあれば何も要らない

Dest = ( (A * alpha) + (B * (256-alpha)) ) / 256 ;

SSEを使うならマスクをあらかじめ生成しておいて

movaps xmm0, [A]
movaps xmm0, [B]
mulps xmm0, [psAlpha]
mulps xmm1, [psAlphaC]
addps xmm0, xmm1
psubd xmm0, [psDiv256]
movaps [Dest], xmm0

整数（パックドバイト）でやると、punpck{h,l}bwで引き延ばしてからα値をかけ、
256で割ってpacksswdでパックし直すことになるからかなり負担が大きい
そりゃコンパイラの負担も重ければ命令数も多くなるわな

しかし、本当にimm8で指定だとすれば、まともに活用しようと思ったら
自己書き換えコード書くのが大変だと思ったり。

Blending conditionally copies one field in the
source onto the same field in the destination.

exxite翻訳:
ブレンディング条件付コピーは、ソース内の1つのフィールドを
ディスティネーションの同じ領域にコピーします。

糞命令の予感

ブレンディングはソース内の1つのフィールドを
ディスティネーションの同じフィールドに条件付でコピーします。

こういう状況ってイメージング、ビデオ、3Dゲームでよくあるのか?
まあ、まだ駄翻訳だけじゃよくわからんけどな。

byte →　byte のαブレンドなんてテーブル演算でやるべきなのである。
そのほうが高度な処理が同負荷でできる。
αブレンドしながらコントラスト変えたりセピアエフェクト掛けたりとかね。
だから必要なのは>>633みたいな用途の限定された演算ではなく
テーブル引くのに便利な命令だ。

pinsrb命令。
なにげによく使うと思います私。
まあ、気軽に普段使いの命令ってことで。

ノースからメモコンだけ分離
ＡＭＤのハイパートランスポート相当の機能とメモコンと、内蔵ビデオチップの機能
をいれてチップセット３つめとして製品化したらどうだろうか？

インテル、プロセッサ間通信技術でAMDに対抗へ
http://japan.cnet.com/news/ent/story/0,2000056022,20229987,00.htm
2ヶ月前の古い記事だがNehalemで導入予定のCommon System Interface(CSI)について解説してる。

フツーの家庭から パソコンが消える日
http://news.livedoor.com/webapp/journal/cid__2422869/detail

パソコンｵﾜﾀ

携帯電話のほうが入力しやすいとかありえないだろ、常識的に考えて・・・。
携帯電話で300type/min以上打てるならいいけど。
ついでに元から日本のｲﾝﾀｰﾈｯﾂは携帯電話が主流らしい

ブラインドタッチができない子なら、携帯入力の方が早いかも

まあグラフィックとか、マシンパワーを必要な作業を除いては
携帯に喰われるのは、時間の問題だと思う

Intelは早く65nmプロセスのPXA(こんどは29Xシリーズかな)をだせ
できれば最低667MHz〜最大1GHzでお願いします

W-ZERO3に搭載されているPXA270については↓
http://www.intel.co.jp/jp/developer/design/pca/prodbref/253820.htm

携帯なんて通話しか使ってないからたまにﾒｰﾙで文字打つのも時間がかかるけど
最近の若いﾓﾝは超高速で打てるのか・・・すごいな('A`)

携帯で超高速で打てるのではなく
キーボードで超低速でしか打てないんだよ

そういえば、最近の携帯電話はアイモードというのでインターネットもできるんだったな。
便利な世の中になったものだ。

>>644
もうMarvellに売っぱらってなかったっけか

http://wince.goo.ne.jp/snap/cnBoard.asp?PID=2046
うわホントだ知らなかったよ

携帯からメール打つのが女子高生なみに速い変態が来ました

http://www.xbitlabs.com/news/cpu/display/20061127154338.html
Intel Samples 45nm “Penryn” Microprocessors.
Intel Creates Working 45nm Central Processors

速ぇえええええ

まだK8L買い控え作戦には早いと思うのだが、
これが最近のintelの余裕なんだろうか。

余裕とは逆のものじゃないの？

>>651
> Intelは45nmの時期Core:Penynのサンプル生産を行っている。
> 2007年の第二半期(夏か秋頃)にPenryn世代のCPUが顧客の元へ届く。
> PenynではSSE4命令が追加、更なるクロックアップ、搭載キャッシュの大幅な増加、消費電力減少
> 製造コスト削減が期待されている。
> Bloomfield, YorkfiedそしてWolfdaleが45nmプロセスを使用する15のプロセッサに含まれる。

予定通り来年半ばには45nmプロセスに移行した次世代Coreが登場する模様。

We are processing the first samples of the Penryn design.
These samples will go back to the design team to determine
if design is working as expected,

first sampleを製造中。予想と合っているか判断するため、design teamに送られる。

According to the
director of Intel, the company is on-track to produce
Penryn in volumes and ship them to customers in the second
half of 2007.

出荷は来年後半（７月から12月）の予定

45nmだとTDPはどれぐらいになりますか？
Kentsfieldも100ワット切りますか？

パソコン買われる予定の方こちら
http://search.goo.ne.jp/web.jsp?MT=do+%E3%83%88%E3%83%A9%E3%83%B3%E3%82%B5%E3%82%AF%E3%83%88&STYPE=web&IE=UTF-8&from=gootop

http://www.vr-zone.com/index.php?i=4309
wolfdale-M（2コア、FSB1066、L2キャッシュ3MB、3,4-3,7GHz）でTDP57W
ここから推測すると
wolfdale-H（2コア、FSB1333、L2キャッシュ6MB、3,5-4,0GHz）はTDP65Wくらい？
yorkfield（4コア、FSB1333、L2キャッシュ6MB×2、3,4-3,73GHz）はTDPは、、、、わかんね
4ｺｱもモノリシック化されるし結構効果はあると思うけど、、、。

そう言えば、45nmってHigh-k使うんだっけ？

コアによってまちまちだけど
あるクロックを境にTDPがえらい上昇するからなあ
yorkfieldのポテンシャルはどんなものだか気になるが、はたして

>>660
今のTDPは“TDP枠”だからあるクロックを境にドーンと上がるわけではなく
クロックにほぼ相関する形で上がっているのでは？

http://www.theinquirer.net/default.aspx?article=36010
に、
＞The Yorktown rumours that were flying around at IDF were and are wrong,
＞ there is no converged quad core parts until Nehalem.
とあるんだけど。これはYorkfieldだよね。

難易度的にはClovertownのFSB1333 = YorkfieldのFSB1600
やらない理由があるの？

http://www.theinquirer.net/default.aspx?article=36010
（　）内は俺の補足訳。
　ロイター通信によるとインテルはpenrynの設計の最終段階を終えて（サンプルまでの段階を終えて）
検証を開始し始めたと報道した。これら45nmのチップはmeromファミリーの縮小版である。
1年半前にも伝えたがその時とそう大して変わってない。
　微調整はされてるものの基本的には同じcore2duoのコアのままである。
大きな変更はキャッシュは4MB→6MBに増量されている、他の変更はクロック数である。
最大クロック数ではなく、クロック分割機能である。
（yorkfieldの）3,46-3,73GHzからクロック分割機能を見てみると
今までの333MHzごとのステップではなく166MHzごとのステップとなる。
（yorkfieldは3,46．3,60．3,73か？これだと166MHｚじゃなく133MHzごとの分割のようだが、、、）
　何でcore2duoの時は1,6-3,0GHｚまであったのか不思議かもしれないが、市場の要求により
5段階のクロック数が必要だったからだ。そしてクロック分割機能がなければ
また2,66か3,33ごとのクロックになってしまうが、もうこれは過去の話だ。
(conroeが1,86、2,12、2,40、2,66、2,90の5段階だったことを言ってる)
　チップも45nmプロセスになり順調に進んでる、インテルはメインストリームのCPUのTDPを
65wから50wに下げていく、しかしあと1年あることだし変更があるかもしれない
もっとも65nmの時よりは低くなるだろう

　このチップはcore2duoのときより少し良くなっており、少し効率的になって、エラッタをいくつか
修正している。ハイパースレッディングテクノロジーもいくつかのロードマップに出ているが
かつてほど魅力的ではないだろう。
　今回見れなかったのは真のクアッドコアと1600MHzのFSBだ。
IDF開催以前や開催中のyorkfieldに関する噂は間違っていた。集中した４コアはNehalemまで現れない
（「集中した4コア」が意味不明だが、モノリシック化が嘘なのか、
それともK8Lと比べれると真のクアッドコアと呼べないという意味なのか原文からは不明）
FSBの1600MHz化もNehalemのCSIに何か問題がおきるか、
それともAMDからのプレッシャーが強烈にならない限り行われないだろう
　チップは少し早く準備できてるようだが生産も早いとは考えない方が良い。
Q4/07を生産前の最終準備完了。Q1/08を実際の生産開始。と考えた方が良い。
インテルは多くのスケジュールを2006年中に持ってきたが
早期生産の期待をするには製造工程や部品が少し多すぎる（量が多くて大変）ようだ

Intel already sampling 45nm chips
http://techreport.com/onearticle.x/11328
clock speeds going up to 4.0GHz and cache sizes as large as 12MB

Penryn世代は1コア辺り4.0GHz, キャッシュ12MBへ

>>665
07年中にはむりぽか・・・(´・ω・`)
Penrynはスルーして、Nehalem待ち決定。

TechReportはInqと違ってPenrynのQ3/07デビューを伝えてるね
Inqの記事はInqの独自分析かな

http://techreport.com/onearticle.x/11328
　噂がAMDの切羽詰った65nmデスクトップCPUのリリースを予想すると
今度はロイター通信がインテルが既に45nmプロセスの準備が出来たと伝えた。
　ロイターはインテルが既に45nmのCPUの検証を始めたと伝えた
このチップはcoreアーキテクチャの縮小版である次世代CPUのPenrynコアである。
インテルのプロセスアーキテクチャの責任者MarkBohrは、2,3ヶ月前のIDFで伝えたとおり
Penrynチップは来年第二半期デビューに向けて着々と準備中であると言った。
　その後出てきた噂どおり、PenrynチップはQ3/07にデュアルコアとクアッドコアが
クロックは4GHz、キャッシュは最大12MBまで積んで登場するだろう

4月の台湾IDFでの公式情報
MCMだとFSBの速度がおよそ30%低下する
(Woodcrest FSB1333 → Dempsey FSB1066)
64bitのFSBは1600MHzが限界
(Itanium2の144bitの限界は不明だが800MHzまではMontecitoで予定されていた。Foxtonの絡みで流れたが。)

9月のIDFでの公式情報
45nmは電力据え置きで20%のクロックアップかクロック据え置きで80%のリーク削減
2007H2に45nm
45nmのQuadCoreはSingleDie
2006Q4に初期45nm製品がテープアウト

INQのYorktownは、おそらく、Yorkfield + Harpertown、つまり次期Core 2 QXと次期XeonDPのデザインが共通だと言っている。
まあこれは妥当だろう。
FSBとQuadCoreの行は正直意味がわかんない。
YorktownがMCMならFSBはClovertownと同じで1333が限界。
いくらAMDの圧力が強くてもFSB1600では出せないわけ。
IDF開催中のYorkfieldの噂が間違いという書き方をしているが、この噂というのはHKEPCのYorkfieldが4コアでL2を共有するというやつのことか？
K8LがL3を4つのコアで共有するからそれと比較するといくらSingleDieでもYorkfieldは駄目で、NehalemまでまともなQuadCoreはでない、という意味なら納得がいく。
#MCMでFSB1333よりはSingleDieの方が安く出来るし、45nmならダイサイズも小さくなるからIntel的には意味がある。
#XeonUPでもFSB1333が予定されてるし。
#L2が半端な増え方をしてるのは、SPECfp_2000_baseでコストとのトレードオフを考えるとL2-6MBが丁度良いという事か？
#ちなみにSPECint_2000_baseは4MBで十分。
4GHzは記者の妄想入ってるだろ。Woodcrestの時みたいにクロックが一段階上がったとしても3GHz後半がいいところ。

Mobo makers: CPU wars to enter new level with 45nm Penryn in 2007
http://www.digitimes.com/mobos/a20061129PD206.html
45nm Penryn世代からCPU戦争は新たなレベルへ。
マザーメーカはPenrynでは3GHz以上のCore2 Duoがラインナップされていると指摘。
65nmから45nmプロセスへの移行を2007年後半からPenrynにより急がせようとしている。

>>669
やっぱシングルダイにはなるよな
「4コアでL2共有」が間違いだった、ってなら分かるし。

4GHzはYorkfieldではなくWolfdaleのことだと思う

>>670
こっちの記事でもPenrynはQ3/07にデビュー予定って書いてあるね

>>668
テープアウトが事実でそれから3Q07の登場も妥当。
だがクロックだけはソースVR-Zoneなので意味なし。

Wolfdaleでも4Gは無理だと思う、3.73Gってとこじゃねえの
Yorkfieldは3.46Gと見る

FSB1333MHz・倍率0.5倍刻みにのようだから
Wolfdaleは3.66GHz・3.83GHz・4.0GHz、
Yorkfieldは3.33GHz・3.50GHzってとこじゃないかな。

どう考えてもそんなクロック無理だわな。
その直前に6x50とか微妙なラインナップ追加するし。

Wolfdaleは3.33GHz、
Yorkfieldは3.00GHzってとこか。

>>675
まあそのクロックは無理かもしれないが、6X50投入はあんま関係ないと思う
Woodcrest投入1ヶ月前くらいにもネットバースト系の新Xeonを投入したし
これからPentium4がD-0になってTDP65Wにするし
インテルはやらんでもいいような短命のCPUを改良したり投入したりするから

出てもWolfdaleで3.5GHzくらいじゃないか。
TDPを下げるのにクロックが1.3倍になるとか考えづらい。

それに、4.0GHzとか出して0.5倍刻みにしたら5ランク下の製品でも3.2GHzくらいになって完全に65nmの上に出てしまう。
今までの製品戦略からして、発売当初は既存製品＋2ランクくらいな気がする。

E6850が3GHzだからX6950?は3.33GHz

見えてきたSanta Rosaの全貌〜シングルコア動作時にクロックアップする機能を追加
ttp://pc.watch.impress.co.jp/docs/2006/1130/ubiq169.htm

> IDAの仕組みはこうだ。2つあるCPUコアのうち、1つがC3ステートかそれ以下のステートに移行し
> (つまりスリープ状態に入ったとき)、かつOSないしはアプリケーションがシングルスレッドの動作などの
> 1つのコアだけで実行するのに適した状態にある時に、プロセッサはIDAモードへ移行する。
> IDAモードが有効になると、もともとの最高周波数よりも1つ上の最高周波数で動作させられることになる。

4Ghz云々の噂と関係してるのかね。

>>681
お前天才じゃね？

＿AMD殲滅計画遂行中＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
l　　　　　　　　　　　　　　　　　　　）
l　 ∧　∧　　　　　　　　　　　　((
l　（ ・∀・）＜次センプロン　・　）　　・　　・ 　　・・　　　　　　：
l　（Core2 ）ゞ　　　　　　　　・・ ΛFX_Λ・ 　：　　　ΛX2Λ・　・　　　
l__｜ ｜　| ＼ _________________（。　。・）・_____　　__(　:ﾟ;Дo:)・_____________________________________
l　（_＿）＿）　　　　　　　　　　（・　；　*）つ 　　（・　；　*）　　　
　　　　　　　　　　　　　　　　 （⌒）（⌒）　　　　 （⌒）（⌒）　　 　　　　　　
　　　　＿＿_ 　　　　　　　 ＿＿_ 　　　　　　　＿＿_ 　　　　
　 　　/Intel⊥ 　　　　　　/Intel⊥ 　　　 　　/Intel⊥　　　　
　　 ∠=====ｌ　）))==)) ∠=====ｌ　）))==)) ∠=====ｌ　）))=)　　
　　　（Core　　ノ　 　　　（Pentiumノ　 　　　（Celeronノ
　　　｜ ｜　|　　　　　　　｜ ｜　|　　　　　　 ｜ ｜　|　
　　　（＿（＿_）＿__ 　　　 （＿（＿_）＿__ 　　 （＿（＿_）＿__

Conroeと比較しないことを条件にAM2レビューキットを貸し出すAMD
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2762&p=12
窮地に立たされたAMDの苦しい国内発表会
http://pc.watch.impress.co.jp/docs/2006/0524/amd.htm
Core2に完敗　Quad FX　Athlon 64 FX-74/3.0GHz
http://www.4gamer.net/review/quad_fx/quad_fx.shtml

Intel Core2を検証する
http://plusd.itmedia.co.jp/pcuser/articles/0607/14/news062.html
優れたパフォーマンス/電力を発揮するCore 2シリーズ
http://pc.watch.impress.co.jp/docs/2006/0714/tawada79.htm
X6800 VS FX-62
http://www.hkepc.com/hwdb/x6800vsfx62-10.htm
Half-Life2・Farcry・Doom3・Quake4・UT2004
http://journal.mycom.co.jp/special/2006/conroe/014.html
CoreDuo PenD PenM Pen4比較
http://journal.mycom.co.jp/articles/2006/02/22/coreduo/002.html
Conroeといろいろ比較できるベンチ
http://www23.tomshardware.com/cpu.html?modelx=33&model1=433&model2=465&chart=177

[Penryn Prototypes Out]
http://www.vr-zone.com/index.php?i=4344

3GHz以上になるだろうとの見通し、だとさ
4Gからだいぶ落ち着いた数字になったね

MCMでもFSB1333MHzを実現できるご時世にわざわざ3.73GHzなどと（FSB1066MHzだった）Netburstのトップエンドと数字を合わせていたからねえ。
クロックがそれなりに大きく伸びることは事実だろうが、今まで出てた数字自体はヨタ記事の類だろうと思う。

>>681が言ってるけど今後はIDA込みだと4GHz〜も余裕なんだよなと上方修正した。
→Xeon 5080 3.73GHz TDP130w
デスクトップへの実装はMeromじゃなくてNehalemになるかも知れんが。

情報が錯綜しすぎてどれが本当の次世代CPUの名前がわからないんだぜ

次世代と言うのなら完全にNehalemでしょう。
一番近い"次"というのならPenrynコア世代。

45nm Core Micro Architetcture：4コア→Yorkfield　2コア→Wolfdale　Mobile2コア→Penryn
45nm Nehalem：4コア（？）→Bloomfield

でNehalemは2008年中頃の予定だっけ？

予定ではね

http://www.xbitlabs.com/news/cpu/display/20061130230506.html
Intel Starts 45nm Transition, Crossover of 45nm and 65nm Shipments in mid-2008.

値張れむまでは65nm製品継続するのね

最近、もうCPUわかんなくなったｗ

アーキの変更が2年置きなら各プロセッサの生産終了も2年置きになる。
簡単な話。

http://northwood.blog60.fc2.com/blog-entry-386.html
Intelは2007年下半期に45nm CPUのローンチを予定しているが、その後、2008年に65nmから45nmへのクロスオーバー
（つまり45nmプロセスの出荷量が65nmを上回ること）を予定しているとIntelのTechnology Analystである
Rob Willoner氏は語った。Rob Willoner氏は45nmプロセスのチップはオレゴンのD1D Fabで製造を開始していると説明した。
そして、このオレゴンのD1D Fabが45nm CPUをIntelでは最初に大量生産することになるだろうと語った。

Rob Willoner氏によるとIntel通常、CPUのプロセスのクロスオーバーを2年おきに行う。
90nmから65nmへのクロスオーバーは今年早期に行われた。

Intelの最初の45nm Dual-CoreであるPenrynは既にシリコンのデバッグに入っており、
内部向けのサンプルが作られている。Penrynにはサーバー、デスクトップ、モバイルの
各バリエーションがあり、新しい電力制御機能とSSE4と呼ばれる48のSIMD命令を追加している。
このSSE4はマルチメディアや高性能を要求するアプリケーションで威力を発揮するとされている。
さらに、現在のCoreMicroArchitectureのDual-Core CPUと比較するとPenrynはより高い周波数となり、
そしてより多くのキャッシュを搭載する。Penrynの周波数はおそらく3GHzを超えると予想されている。

> 各バリエーションがあり、新しい電力制御機能とSSE4と呼ばれる48のSIMD命令を追加している。
SSE4は50命令のはずだが。Application Targeted Accelerators(CRC32とPOPCNT)を
サポートしないという意味なのだろうか？

その2命令はSIMD命令じゃないから

同様にPNIのfisttpはx87拡張命令であってSIMD命令ではない

IDFで発表されたのは50のSSE4命令と
2つのApplication Targeted Acceleratorsです

私が書いたのは
IDFで発表された命令は全部で50命令だと思っていた。
-> 二つの命令がサポートされないと知った
　-> 48命令と書いた
という推測です

50のSSE4命令のうちサポートされない命令が
二つあるとすれば、何だと予想されますか？

SSE4でググったら俺が昔書いた電波記事がヒットしたorz
あれGoogleキャッシュから削除要請だしとこうかな

http://en.wikipedia.org/wiki/SSE4


おそらくCRC32とPOPCNT入れて50命令だと思う。うちSIMD命令の追加は48命令。

http://www.intel.com/technology/architecture/new_instructions.htm
この資料を見て実際に数えたらSSE4は50だった(SSEのPEXTRWは除外)。
まあ、実際に存在しない命令が入っている可能性もありますが

まぁクロックを先に上げられたほうが勝ちって事ですね。

intelは方コアしか効率的に動作してない時は明示的にオーバークロックするらしいな。
TDP許容できる範囲で。
そんな余裕がある辺り、クロックに関してもintelに分がありそう。

>>703

それ「余裕」か？
「コロンブスの卵」的なアイディアだと思うが

普通に余裕じゃね？、消費電力がAMDより低いんだから。
同じ空冷限界TDPで勝負するなら、コア辺りの消費電力が低い方がクロックを引っ張れる道理。

アイディアのことを余裕といってるわけじゃない。
>TDP許容できる範囲
↑
これが余裕。

いや、Intelの消費電力が小さいことは関係ないだろ。
定格のTDPの範囲でオーバークロックするわけだから。

>>703の言う許容できるTDPとは空冷限界のことではなく
定格の65Wのことだろう。
AthlonX2でも同じことは技術的に可能なはず。
むしろ、L2キャッシュを共有していない分、
片肺動作の消費電力を大きく削れる可能性がある。

そう。俺が言いたかったの>706が言ってるようなこと。

デュアルコアのTDPは２コアがフルスピードで動作した時を考慮してるから
１コア休んでる時にTDPには余裕がある。そのマージンを利用したのが
１コア動作時のOCだろう。つまりアイディア的な技術であって
TDPが低いから可能になったというものではない。

TDPだけで考えるならIntel・AMD関係なく（デュアル以上のコアならどこの会社でも）出来る可能性がある。

coreやpenrynのクロック数（オーバークロック耐性も）がK8比で高いのは
ネットバーストの経験も生かされてるんかな？

TDP無視すればクロック上げられるというのが大前提だろ
どんだけ冷却したってたいしてクロック上がらんことだってある

＞ TDP無視すればクロック上げられるというのが大前提だろ

確かに。しかし
最上位チップのクロック見る限りどっちも上げられる度合いはさして変わらんだろ

703が書いてるのってMontecito(Itanium2)に載る予定だったFoxtonと
同じような技術ってことでおｋ？

最近クロックの伸びが鈍化してるのは
消費電力が下がらなくなってきたからだろ？
つまりTDP無視ならかなりクロックを上げる余裕が
あるんじゃないのかな。

ていうか>>703の言ってるのって>>680ね。

>>711
>Montecito(Itanium2)に載る予定だったFoxtonと同じような技術ってことでおｋ？
クロックが上がる点は似てるけど厳密には違う。
Foxtonはアプリによって電源ノイズの度合いが違うことに着目した技術。
Itanium2のintを強化しPowerを攻撃するための技術だった。

書き忘れ。当然、片方のコアを殺すとかもやってない。

もともと2コアでクロックアップする予定だったけど拡張TDP 42Wが非現実的すぎただけでしょ。
シングルスレッドでもデュアルスレッドでも性能を引き出せるいいとこ取りアーキテクチャということで
万事おｋ

>むしろ、L2キャッシュを共有していない分、
>片肺動作の消費電力を大きく削れる可能性がある。

共有してる場合は、片コア殺す事によって
キャッシュ倍増による処理能力アップが期待できますよ?
キャッシュ分電力削れないわけだからオーバークロックできる消費電力的なマージンは減るわけですが、
キャッシュが増えた効果と、キャッシュを殺したぶんの消費電力でオーバークロックした効果って
どちらが優位なんだろう?

>>716
それは片方のコアを止めなくても同じこと。
共有なら元から片方のコアで全部のキャッシュを使える。

そんなわきゃねぇーだろ。

>>680のIDAの効果について論じてるんだから、
当然シングルスレッド処理の場合の話だぜ？

> >むしろ、L2キャッシュを共有していない分、
> >片肺動作の消費電力を大きく削れる可能性がある。
>
>共有してる場合は、片コア殺す事によって
>キャッシュ倍増による処理能力アップが期待できますよ?

どっちも真だが
そもそも「消費電力が削れる」って話に
「処理能力アップが期待出来ますよ」って反論しても
話が噛み合ってねえっす。

>>720
片コア殺すことでの性能アップがどのくらいかの話だから、
>共有してる場合は、片コア殺す事によって
>キャッシュ倍増による処理能力アップが期待できますよ?
これは真ではない。
今でもキャッシュを全部使えるから殺してもアップしない。

また、消費電力が削れるというのは、その分クロックを上げられる
ということだから、処理能力がアップできるという意味。
あから処理能力の面での反論はちゃんと噛み合っている。

>>719
つまり片方のコアが停止しているんだな？

>>721　×あから　○だから

>>722
そうだけど、なぜそんな当たり前のことを聞く。

つーかキャッシュの消費電力なんかたいしたことねーだろ
15億トランジスタ超で27MB積んでるMontecitoですらたったの5.2wだし

よくよく調べたら現状でも自由に使うキャッシュサイズは決められる上、
使わないキャッシュの電力はオフできるようですね。

共有なら、キャッシュ倍増する効果もあるし、
消費電力を削る方向へもシフトできて2度旨いというだけで
非共有の場合キャッシュ分の電力削れる、というのは特に共有では無理というわけでもなさそう。
今までの議論意味ﾅｻｽ

いいこと思いついた、1コア動作ではキャッシュ全部オフにしてその分クロック上げればいいんじゃね？

>>724
そりゃコアより0.3Vも電圧落として非同期動作のMontecitoだからだよ。
SPARC64 VIだとL2キャッシュの消費電力が典型動作時でTDPの半分近く。

こう言えばよかったのか？
×つーかキャッシュの消費電力なんかたいしたことねーだろ
○つーかIntelのキャッシュの消費電力なんかたいしたことねーだろ
数watt削ったところで非共有$で妥協することとペイするほどクロックが上げられるのか疑問って意味で書いたんだが(以下>>725

>>728
俺もそう思う。
（Core2の共有に対して）大きく削れるってことはなかったな。

非同期キャッシュは久々にわくわくした技術だったがなかなかPC向けに下りてこないね。
大容量L3が普通につく世代にならないとダメか。

>>730
今のPC向けはかえってキャッシュ面積の比率が落ちてロジックが増えてるんじゃない？
急激なマルチコア化の副作用かな？

>>731
んな、あほな。２Ｍも４Ｍもキャッシュが載ってるのにか？
コアの複雑化＝熱/パフォーマンス効率の悪化 に苦しんで
コアを単純化しそのぶんコアを複数詰め込む流れになったのが
今のＰＣ用ＣＰＵ業界だろう。

実際には多少複雑化してるが、乗せられるトランジスタ数からすると
PentiumIII→Pentium4のころより圧倒的にロジックの拡張率は減ってる。

まーでもまたIntelはボチボチロジック増やそうとしてるみたいだけど。

そこはそれ、EM64Tを受け入れさせられた恨みを忘れてないからね。
本家の意地で命令セットも弄るさ。

Intel 64 = EM64T + LAHF/SAHF + SSSE3

恨みって言うか、普通にIntel64とか言い出す辺りから
性能でも本家を越す自信の表れではと思っている。

もう越してるじゃん

65nm・45nm・・・そしてその先〜32nmプロセスのお話
http://northwood.blog60.fc2.com/blog-entry-402.html

intelといえば、昔からパラノイアと評されている会社だよ。

受けた屈辱は忘れない。

Intelの32nmでEUVはねーよｗｗｗFB-DIMMの記事といい北森は知ったかだなｗ

22nmでギリギリどうなるかだな。

Intel，「高屈折率液浸は22nm世代にも間に合わない」
http://techon.nikkeibp.co.jp/article/NEWS/20061206/125094/
昨日の記事。
高屈折率液浸は期待してたんだけど、Intelの採用はなさそうと。実際難しそう。
32nmでもドライの延命の可能性を言ってたけど、それはさすがに消えてる。
Intel的には二重露光に傾いてるようだけど。
松下は「2009年の32nm世代は，液浸のダブル・パターニングを計画している」
と別記事だけど、Intelは32nmでそれはやらない。

でもEM64Tを使っているかぎりはその恨みはきえなさそう。

vistaの64bit版も最初の頃よりはMSも販促するつもりないみたいだし
64bitがメインになるのは次のOSからかねえ

いちいちオリジナルに拘るほどプライド高かったら
（売却はしたものの）ARM互換メーカーなんてやらないよ

AMD64の「テクニカル浮動小数」をSSE/SSE2にすり寄せたのも
MSの功績だろ。恨みっこなしだろ。

ttp://news.com.com/Ancient+calculator+was+1,000+years+ahead+of+its+time/2100-11397_3-6139636.html?tag=cd.top
何だかロマンを感じるな…

Electronic Newsから：
Intel社、45nmプロセス技術の開発は順調
http://www.ednjapan.com/content/l_news/2006/12/l_news061207_0301.html

>>746
なんか昔似たような事を言いながら遅れた商品ある気がする・・・

FSBの高速化とプロセスの微細化をごっちゃにされてもなー

３年前のIntel予定では来年１０GHz達成でしたなー
http://pc.watch.impress.co.jp/docs/2003/0227/kaigai01.htm


この頃は俺も素直にそうなるものだと信じていたがw

>>749
「Prescottで5GHz、CedarMillで8GHz、Nehalemで10GHz」
これはこれで面白かったんだけどな。

次のNehalemで再び高クロック路線に・・・ならないよな・・・。

ここでPentium4 10GHzが突然発売開始！

多コア、マルチスレッドが進むとデスクトップCPUでも
プレディケーション型の分岐になるのかな？
1個のプログラムでも並列処理がの可能性が増え
これまでよりも時間的には速くなる？

メモリコントローラも統合されるようだし・・・
帯域が心配？

Prescott
http://members.jcom.home.ne.jp/3233730401/67017s.jpg
CedarMill
http://img227.imageshack.us/img227/8282/pi661tt9.jpg

7GHzﾏﾝｾｰ

漢は黙って直線番長

＞ IDFでは、IntelのJustin Rattner氏が、2010年には15〜20GHzになると言う予測を示した。

今では ちと、さみしくなる予測だな・・

＞ 今後5年〜10年後には、数十〜数百のコアがダイに搭載されるようになるという。

この前のこれ思い出した。

とりあえず大きい目標を行っておけばOKみたいな

正気にては大業ならず
アーキテクト道は死狂いなり

コア数なんてユーザーからみたらどうだっていい。
むしろそんな戯言いわなくていい。

コア数なんてOSからみたらどうだっていい。
むしろ１コアとして隠蔽され、内部的に多コア化してくれればいい。

お酒はぬるめの燗がいい・・・
しみじみ飲めば　しみじみと・・・

Pentium5って出ないんでつか？

>>750　高クロック路線への復帰はどちらにしても急務・必須であって
今は高クロックで動かしても大丈夫な方式を模索してるんじゃないかな。
今でもC2Dを４Ghzで動かすとゲームなんかも結構まともに動く。
それこそゲーム機並みにね。
来年も実性能的に今年と大差なければまた今年の二の舞(１万人切り)。
クロックやL2小容量化なんてしてる場合じゃなくて"次"をどんどん出さないとね。
来年VISTAは誰も買わないだろうからいつもならOSに食われる分を
アプリで存分に使える年になりそうだしインテル復権の足がかりを作る絶好のチャンスだよね。

>>759
頭痛が痛い感じだな

>>759
【激速】Pentium5について語ろう【無敵】
http://pc.2ch.net/jisaku/kako/1021/10217/1021721319.html
「Pentium５」はＫ８アーキテクチャで出ます。
http://pc7.2ch.net/test/read.cgi/jisaku/1106063563/

名称がPentiumPentaなのは賛成だな。かわいい

>>748
プロセスの微細化も遅れたよね・・・

90nm時のリークみたいに予想外の事態が起こらない限り、
大幅に遅れるって事はないんじゃないか。

Penrynは消費電力がSmithfieldよりも大きくなるのでFMBが変更され、また、FSBも2132MHzに達する見込みだ

こうですか？わかりません！！

所で今はFSB(1333MHz以上とか)上げてもﾏﾏﾝの配線遅延とか大丈夫なの？
昔は6層ﾏﾏﾝでも無理だった様な…

>>767
PowerPC 970GX/970MPの3GHzはFSB1.5GHz達成してる
配線はどうかしらんが

PPC970のバスなんぞは32bit単方向x2だから64bit双方向のIntel FSBとは比較にならん。

きめーから市ね>>326




おいらは金を出せる奴の味方です

誤爆しマスタｗｗｗｗｗｗ

AMDがSOIベースのeDRAM技術であるZRAMをライセンスしたのわ周知の話すけど、
今年のIEDMでIntelが競合するeDRAM "Floating Body (Memory) Cell"について発表
を行うという話す。
http://www.theinquirer.net/default.aspx?article=36285

微細化は進むが周波数上がらないから
余った面積でマルチコア
なんだかなぁ、尻窄み

>>772
eDRAMじゃねぇだろ

リフレッシュ動作が必要ならDRAMでしょ？

RDRAMでRambus裏切ったおかげでメモリ周りの特許は苦労しそうだな。
AMDはZRAMだけじゃなくて未開発技術も優先的につかえるライセンス結んでたな。

IntelはWindowsが完全に仮想化に対応した後でx86を捨てて新しいアーキテクチャに移行したりするんだろうか？

IA-32から解き放たれたら
i432やIA-64の様なげてもの自由に作って
滅んじゃったりして

AMD64とかは笑いものになりそうだな

マルチコア化で増加する消費電力を抑制するために
単体の周波数を抑えたら、当然単体性能が下がる
嫌な世の中になったなぁ

>>779
旦那ぁ、釣れますかい？

【IEDM】Intel，プロセサ混載狙うフィンFET型SOIメモリーを開発
http://techon.nikkeibp.co.jp/article/NEWS/20061214/125404/
>完全空乏型SOI（silicon on insulator）による揮発性メモリーを開発した。

>>778
i432は「げてもの」扱いされてもしょうがないが
IA-64は絶対に違うぞ・・・　　　　　　きっと

>>770-771

またi860が忘れられてる…

>>785
まともな性能のfloatingになった最初の石だし
記念品だよ

i960もじゃん？

>>787
組み込み向けに主流から外れて消えていったじゃん

>>788
組み込み向けの方が売れるんだけど
x86はPOWERみたいに上から下までカバーできないんだよな

Intel Extends Embedded Offerings With Intel Core2 Duo Processors
Intel Core Microarchitecture Sets New Standard for Low Power, Scalability in the Embedded Market
http://www.intel.com/pressroom/archive/releases/20060926comp_b.htm

mac板のスレになかなか刺激的な記事が貼ってあった。
P.Gelsinger曰く、「AMDが45nmプロセスの開発でIntelとの差を縮めると信じてる香具師はfanboy」

fanboyって知らない単語なんだけど何?
信者か?

fanboy
【名】 マニアの少年｛しょうねん｝、おたく◆マニア世界内部では、この語はしばしば軽蔑的。
ゲーム、SF、アニメ、漫画、音楽、ファンタジーのような現実から離れた事柄のファンで、
マニアックな知識・興味を持つ者。何のマニアか明示するには対象の人・物・作品の名を前置 。
例、Tolkien fanboy, XBox fanboy, Gundam fanboy

>>791
それ貼ってくれ

Gelsingerﾀﾝはつりが上手いのか

http://pc7.2ch.net/test/read.cgi/mac/1159817811/288

>>796
ありがと、マカーはやたら詳しい奴ら多いんだな

>>792
　　アム厨 = AMD fanboy
と思っておけば間違い無いす。厨房の語源が中坊であることを考えると，日米同じ意味ということも
納得いただけるかと思うす。

AMD fanboy「AMDの45nmは2008年の第二四半期だけど90nmも主力製品として2009年まで作り続けます」
http://blog.livedoor.jp/amd646464/archives/50756163.html

まあGPUは90nmだろうな

ATI schedules 45nm production at TSMC for 2008
http://www.futura-sciences.com/newsrss-ati-schedules-45nm-production-at-tsmc-for-2008_321208.php

>>780　消費電力云々って逃げワードだよなぁ。
みんな性能はもっともっと欲しいし別に消費電力は下げなくてもいいって言ってるのに
消費電力を売りにしましたなんて言われても購買意欲が全然わかない。

ヒートスプレッダ部分がアルミダイキャストな巨大ヒートシンクになってるとか
まだまだ手はあると思うんだよね。ヒートスプレッダとヒートシンクが別になってる段階で
熱伝導率はかなり悪くなってると思う。どんなにいいグリス使ってもね。

クロック上限を引き上げる為のブレイクスルーが無いならL2キャッシュ1GBとかな。

一時Pentiumが10GHz行くなんて言われていたのはなんだったんだろうか。
昨年までCore数倍の性能向上が見込めるから一つあたりのCPUは遅くてもいい。
そう考えていた。

4GhzのCPUを4個載せれば16Ghz並みに性能が出る。
そう考えていた事がありました。
結果は4Ghzのスピードで4個のアプリが走るというお粗末なもの。

＞AMDの45nmは2008年の第二四半期だけど90nmも主力製品として2009年まで作り続けます

・・・？
元記事にそんなこと書いてあったか？

>>802
ヒートスプレッダがアルミじゃシリコンと熱膨張率が違い
すぎてダメでそ。この部分の機械的なトラブルは結構聞くよ。

>>803
＞4GhzのCPUを4個載せれば16Ghz並みに性能が出る。
＞そう考えていた事がありました。

おいおい冗談だろ
もし本当にそう考えていたなら、過去この種の妄想を繰り返してた？


パイプラインステージを倍にすれば（ｒｙ
フェッチ帯域を倍にすれば（ｒ
デコーダ並列性を倍に（ｒｙ
演算ユニットを倍乗せれば（ｒｙ
ロードストアユニットを（ｒ

いや、消費電力は下げて欲しいだろう。

coreを増やせば…てのはそいうのとは異質だな
しかし時代は繰り返す
営業にとうとうと説明の無限ループ
いい加減疲れたﾎﾟ

>結果は4Ghzのスピードで4個のアプリが走るというお粗末なもの。

いやこれが実現できるなら十分すごいだろ

>>809
それしかできないのが問題なんだよ

4GHzのスピードで4個のアプリを走らせる　のと
4GHzの4倍のスピードで１個のアプリを走らせる　選択肢がなく、前者のみ

あれだけ売れたAthlon64 X2 3800+でさえ、ほとんどの3Dゲームで3年前の性能じゃん
CPU売る側はマーケティングでセールスポイントをアピールするのは当たり前だけど、ちょっと寂しいな、って話なんだろ

きちがいにひにくはつうようしなかった！コマンド？

【775】PCの中にマルチスレッド非対応のアプリがいます
Q:私の愛用しているお絵かきソフトのことです。
もう7〜8年アップデートがありません。
以前から、最高性能のプロセッサであるQX6700に対して、ひとつのコアだけ虐めるという幼稚な嫌がらせをしたりしていましたが、
最近はそれがエスカレートしております。

Intel:　まさかとは思いますが、この「マルチスレッド非対応のアプリ」とは、あなたの想像上の存在にすぎないのでは
ないでしょうか。もしそうだとすれば、あなた自身が統合失調症であることに
ほぼ間違いないと思います。
　あるいは、「マルチスレッド非対応のアプリ」は実在して、しかしここに書かれているような異常な事態には
全く陥っておらず、すべてはあなたの妄想という可能性も読み取れます。
この場合も、あなた自身が統合失調症であることにほぼ間違いないということになります。

低性能な一コアオンリーにすれば省エネで安くてみんなうはうはなんじゃね。

OS含めた全てのアプリの負荷を100分の1にするアプリを作ればいい

>>802
これ以上消費電力無視で突っ走りまくると最終的には「それって珍走団とくらべてどうなんだ？」とか言われかねない悪寒

AMDのQuadFXがゲフォ4機を引き連れて珍走団の先頭を走っております

http://www.hkepc.com/bbs/news.php?tid=714527&starttime=0&endtime=0

YorkField 4core 6MB shared L2$ 1333MHzFSB?

L2 Shader Cacheですよ

>>807
性能を停滞させてまで消費電力を下げられるのも嫌だから程々に。
低電圧版、超低電圧版みたいに高電圧版、超高電圧版も作って欲しい。
>>810
個人用途でも同時に4アプリ程度は使うから速度低下が起きないのは良いよ。
でも、100コア以上まで増やされても使い道が無いので何とか対策して欲しい。
100コア以上が普通になる頃にはアプリが対応してコアが増えるほど速くなれば良いけど。

＞個人用途でも同時に4アプリ程度は使う
いわゆるメガタスキングってやつですね

>>819
CPU使用率が100%近いアプリが同時に4つもあるって
どういう状況だ？

録画＆動画エンコード用に専用PCを
何台も使ってたのを一台にまとめたりじゃね？
最近の地上波アニメ放映本数は異常

人間の手の本数とか頭が増えるとかいうロードマップって公開されてたっけ？

俺の頭にCore2Duoを組み込んでください

>>824
アメリカ人はそういうの本気でやろうとしてるからな。実験してくれと申し出て
みては？

人間の思考の方は時分割で擬似マルチタスクのまま頑張るしかないよ
極端に時間がかかる定型処理を同時にこなす分には騙し騙し結構いける

処理を回数こなすうちに自動的に最適化が進むから、若いうちは頑張れ
年取ったらだめじゃ〜回数こなす時間が無い

人間の脳は右と左に分かれたデュアルコアだろ

それはどうだろう？
正確には前頭葉、後頭葉、頭頂葉、側頭葉、小脳、脳幹
それぞれに特化された6コアじゃないかな

左右脳は脳梁をぶった切ると、完全に独立動作することが
昔のてんかん患者の手術で確認されてるが
前頭葉とか側頭葉はぶった切ったら思考中枢としては機能せんだろ。

記憶の中枢自体が海馬や側頭葉にあるからそこがなかったら
どもならんわな。小脳はタイミングを記憶する
モジュールが規則正しく並んでるだけなのでそれだけだと自律性はない。

まぁ、でも超複雑なヘテロジニアスコアといえなくもないか。

思い通りにならなくて勝手に勃起する俺のチソコは完全独立動作だぜ

ああ、それウイルスに乗っ取られてるからメインが感染する前に切除した方がいいぞ

手遅れだ

[！]魂を再インストールしてください。

Intelはそんな研究も始めたのか

Core2 Duoってどれくらい違うの？
と聞かれたんですが、他のCPUなども含めて目安になる
比較画像あるサイトのリンクをご存知の方教えてもらえませんか〜
いくつか見た記憶はあるんですがブックマークしていなかったので。

http://www23.tomshardware.com/cpu.html

>>837
レスありがとうございます。
おおまかな目安はこれくらいだよー　って教えておきます。
ありがとうございました。

↑お前多分iTuneの結果以外自分で確認してないだろ。ま、いいけどw

>>824
http://www.starwars.jp/databank/character/cloudcity.html#lobot

16S/32C/64TのWindowsと比較して64S/128C/256Tで5倍近いスコアを達成。
http://www.sap.com/solutions/benchmark/pdf/cert8906.pdf
http://www.sap.com/solutions/benchmark/pdf/cert9006.pdf

同じ構成(rx6600)で比較すると1.4倍の性能向上。
http://www.sap.com/solutions/benchmark/pdf/cert8306.pdf
http://www.sap.com/solutions/benchmark/pdf/cert7006.pdf
HP-UX 11iV3の威力恐るべし。。。

DBとチューニングの差に見えるが・・・

HP、HP-UXを改良中--セキュリティと仮想化で改善
http://japan.zdnet.com/news/os/story/0,2000056192,20337308,00.htm
>新コンパイラのおかげで、サーバソフトウェアはバージョン3の方が全般的に25〜35％高速に動作し、
>Javaプログラムではさらなる高速化が実現すると、van der Zweep氏は語っている。

「コピーワンス見直し論」に分け入るインテルの戦略
http://plusd.itmedia.co.jp/lifestyle/articles/0612/25/news012.html

>でも次のIntelクアッドは、pen4×2のようなpenDじゃなくって
>C2D×2のような形になると思うんだ。
>pen4とC2Dじゃあ、比べ物にならないわけで・・・
C2DデュアルダイのQuadならもう出てるでしょ。TDPは130W。
次のIntelのクワッドがデュアルダイかモノシリックかは不明。
>>954
Yorkfieldがモノシリックなのかデュアルダイなのか、L2が4コア共有なのか2コア共有なのか
情報錯綜してて把握できてないんじゃなかったっけ。

誤爆した（´・ω・｀)

>>843
いままで手抜きしてたｗ
と受け止められかねない宣伝乙とか言いようがないな
どこまでも性能がインフレーションするような幻想を与える宣伝
ホント馬鹿みたい

EPICは2001年から数えて年を追うごとに性能が上がってるわけだが…

http://iwatam-server.dyndns.org/software/devintro/deathmarch/deathmarch/x49.html
>「機能の多さ」というのは量の問題ですので、開発期間をかければいく らでも増やすことができますし、信頼性は十分に期間をかけてテストをするこ とで減らすことができます。
>
>つまり、ソフトというのは時間さえかければいくらでも良くなるということで す。

そりゃ年を追うごとに絶対性能が落ちたら大変だからなあ。

「新コンパイラのおかげで」
もしかしてこのスレ文盲の群れ？

旧コンパイラが全般的に25〜35％遅かっただけとしか読めない
って意味だったんだが
そんなに性能向上余地を残したコンパイラ
今まで売っていたのかよと
25〜35％はあまりにも大きすぎるんだよ

カルシウムが足りないのかな？>>850

その辺に転がっているベンチソフトのexecutable実行してみるだけ
ではなく自分でハードやソフトの性能分析できるヤシ
このスレに、いやこの板に何人くらい居るんだろう
多分本当に一握りなんだろうな…

EPICが
とかさ、素人がマスメディアの聞きかじりの分伝で
使ったこともないくせに

最適化の手法(アイディア)は一つじゃないし、ましてや、何か一つ実装すればコンパイラの開発はそこで終わりというわけでもない

>http://iwatam-server.dyndns.org/software/devintro/deathmarch/deathmarch/x49.html
>>「機能の多さ」というのは量の問題ですので、開発期間をかければいく らでも増やすことができますし、信頼性は十分に期間をかけてテストをするこ とで減らすことができます。
>>
>>つまり、ソフトというのは時間さえかければいくらでも良くなるということで す。

「機能の多さ」というのは量の問題ですので、開発期間をかければいく らでも増やすことができます

>http://japan.zdnet.com/news/os/story/0,2000056192,20337308,00.htm
>新コンパイラのおかげで、サーバソフトウェアはバージョン3の方が全般的に25〜35％高速に動作し、
>Javaプログラムではさらなる高速化が実現すると、van der Zweep氏は語っている。

Javaプログラムではさらなる高速化が実現する

>>855
マジレスすると昨今のコンパイラの最適化はすさまじくて
成熟している
特定のマイナーなアーキテクチャーはその限りではないのかね

俺が言ったのはＣ、C++,Fortranの話
Javaは性能的にまだ未熟って結論？
ＶＭの性能か…

>>856-857
zdnetの記事が抽象的過ぎて突っ込んだことは言えないのだが…
とりあえず、コンパイラに成熟とか、完成なんて言葉はないと思う
SXシリーズみたいにハードの仕様や顧客の性格をがちがちに固めてしまえば話は別かもしれないけど

今時25〜35％もポンポン性能が上がるコンパイラが存在したら
それは前のバージョンが余程ヘボだったか
あるいはレトリックだって言ってるの。
この手のレトリック常套手段なんだからさ

zdnetの記事が抽象的過ぎて突っ込んだことは言えないって言ってるじゃん
それにMontecitoとMadisonはかなり毛色が違っているし、そうやって決め付ける意味がわからんね

>>859
レトリックは修辞学という意味だぞ。
完全に間違いとは思わないが、あってるのか？

頭良さそうに見えるから使ってみたかっただけだろ。

きっとトリックの高等バージョンなんだよ

>>848
信頼性を減らしちゃだめだろｗ

信頼性を向上するか、バグを減らすでしょｗ

rhetoric
【名】レトリック、言葉遣い、言葉のあや、説明、弁論、修辞学、美辞麗句、誇張

>>859の文脈でいくと”誇張”だな。

>>それは前のバージョンが余程ヘボだったか
>>あるいは”誇張”だって言ってるの。
>>この手の”誇張”(は)常套手段なんだからさ

マンパワーやお金を湯水のように注ぎ込んで作ってきたコンパイラがヘボ呼ばわり
この世にまともなコンパイラなんて存在しないことになるなｗ

トリックとレトリックを間違う人がいるなんて。
インターネットの時代になってもまだまだ世界は広いんだ。
久しぶりに感動しましたよ。