cell 38
|
|
|
乙
こんどこそ >>1乙
スティーブ・ジョブス氏がCELLプロセッサに失望
http://news.teamxbox.com/xbox/8504/Steve-Jobs-Not-Impressed-with-the-Cell-Processor/
New York Timesによると、アップル CEOのスティーブ・ジョブズ氏がPS3に搭載されるCELLプロセッサに厳しい評価を下したそうです。
ジョブズ氏はSCEの久多良木氏からCELLプロセッサ採用の働きかけを受けたものの、そのデザインに落胆し、PowerPCより低効率だと判断したとか。
アップルは今後インテルのCPUへ転換することを明らかにしています。
http://news.teamxbox.com/xbox/8504/Steve-Jobs-Not-Impressed-with-the-Cell-Processor/
New York Timesによると、アップル CEOのスティーブ・ジョブズ氏がPS3に搭載されるCELLプロセッサに厳しい評価を下したそうです。
ジョブズ氏はSCEの久多良木氏からCELLプロセッサ採用の働きかけを受けたものの、そのデザインに落胆し、PowerPCより低効率だと判断したとか。
アップルは今後インテルのCPUへ転換することを明らかにしています。
>>5
それまでコピペすんなよｗ
-------------------------------------------------
たぶん、ジョブズが新Macに搭載するインテルCPUは
PS3には（というか、ゲーム機には） "低効率"で、”使いものにならない”と思われ・・
実際、MSもゲーム機では 盟友を切って、IBMに変更したし
PCにはPC向けのCPUが、ゲーム機にはゲーム機向けのCPUが、ってことだな。
>>1
おつー
それまでコピペすんなよｗ
-------------------------------------------------
たぶん、ジョブズが新Macに搭載するインテルCPUは
PS3には（というか、ゲーム機には） "低効率"で、”使いものにならない”と思われ・・
実際、MSもゲーム機では 盟友を切って、IBMに変更したし
PCにはPC向けのCPUが、ゲーム機にはゲーム機向けのCPUが、ってことだな。
>>1
おつー
＞MSもゲーム機では 盟友を切って、
整数演算がメインなら、インテルのほうがよい
整数演算がメインなら、インテルのほうがよい
>>9
基盤が溶けそうだ
基盤が溶けそうだ
ところでラムバスデベロッパフォーラムどうなったの？
■後藤弘茂のWeekly海外ニュース■
対照的なアーキテクチャでぶつかるNVIDIAとATI
http://pc.watch.impress.co.jp/docs/2005/0708/kaigai196.htm
対照的なアーキテクチャでぶつかるNVIDIAとATI
http://pc.watch.impress.co.jp/docs/2005/0708/kaigai196.htm
13 ：( ● ´ ー ｀ ● ) はスバラシイ：2005/07/08(金) 00:24:51 ID:evj/ChVJ BE:31466887-###
次世代の高速メモリ・インタフェース「XDR 2」が登場
http://techon.nikkeibp.co.jp/article/NEWS/20050707/106556/
http://techon.nikkeibp.co.jp/article/NEWS/20050707/106556/
>>12
正面決戦か。 面白いな
＞R520を含め、ATIの今後の新世代GPUは、Unified-Shader構成を継承すると見られている。
R520って 統合シェーダだったのか
>>13
誰か内容コピペおながい (*´ω｀)
正面決戦か。 面白いな
＞R520を含め、ATIの今後の新世代GPUは、Unified-Shader構成を継承すると見られている。
R520って 統合シェーダだったのか
>>13
誰か内容コピペおながい (*´ω｀)
米Rambus Inc.は，1端子当たりの転送速度を8Gビット/秒以上に高めたメモリ・インタフェース規格「XDR 2」を発表した。
現行の「XDR」は3.2Gビット/秒～6.4Gビット/秒だった。
XDR DRAMの最初の適用先であるプレイステーション 3では，3.2Gビット/秒の端子を64個並べることで，25.6Gバイト/秒の帯域を確保している。
XDR 2を使えば，主記憶の帯域をプレイステーション 3の2倍以上確保できることになる。
このほか，高速化に伴って一度にアクセスするメモリの情報量が増大している問題に対処するために，「Micro-threading」と呼ぶ技術を導入した。
現行のXDRでは32バイト単位でメモリにアクセスする必要があり，より細かな単位でメモリの読み書きをする場合に無駄が発生していた。
XDR 2では，一度に2箇所のアドレスを指定して，それぞれの場所から16バイトずつ同時にアクセスできる。
これにより，読み書きの無駄を抑えた。
現行の「XDR」は3.2Gビット/秒～6.4Gビット/秒だった。
XDR DRAMの最初の適用先であるプレイステーション 3では，3.2Gビット/秒の端子を64個並べることで，25.6Gバイト/秒の帯域を確保している。
XDR 2を使えば，主記憶の帯域をプレイステーション 3の2倍以上確保できることになる。
このほか，高速化に伴って一度にアクセスするメモリの情報量が増大している問題に対処するために，「Micro-threading」と呼ぶ技術を導入した。
現行のXDRでは32バイト単位でメモリにアクセスする必要があり，より細かな単位でメモリの読み書きをする場合に無駄が発生していた。
XDR 2では，一度に2箇所のアドレスを指定して，それぞれの場所から16バイトずつ同時にアクセスできる。
これにより，読み書きの無駄を抑えた。
R520はもしかして一から作り直したかもわからんね
>>14
どのへんが読みたいのかわからんが、適当にコピペ。
っていうか、別にクレカ登録いるわけでもないんだから登録しなさいよ。
>米Rambus Inc.は，1端子当たりの転送速度を8Gビット/秒以上に高めた
>メモリ・インタフェース規格「XDR 2」を発表した。
>現行の「XDR」は3.2Gビット/秒～6.4Gビット/秒だった。
>XDR DRAMの最初の適用先であるプレイステーション 3では，
>3.2Gビット/秒の端子を64個並べることで，25.6Gバイト/秒の帯域を確保している。
>XDR 2を使えば，主記憶の帯域をプレイステーション 3の2倍以上確保できることになる。
どのへんが読みたいのかわからんが、適当にコピペ。
っていうか、別にクレカ登録いるわけでもないんだから登録しなさいよ。
>米Rambus Inc.は，1端子当たりの転送速度を8Gビット/秒以上に高めた
>メモリ・インタフェース規格「XDR 2」を発表した。
>現行の「XDR」は3.2Gビット/秒～6.4Gビット/秒だった。
>XDR DRAMの最初の適用先であるプレイステーション 3では，
>3.2Gビット/秒の端子を64個並べることで，25.6Gバイト/秒の帯域を確保している。
>XDR 2を使えば，主記憶の帯域をプレイステーション 3の2倍以上確保できることになる。
PS4はXDR2搭載
>>19
それはない
それはない
>16
今こうゆう発表されちゃうと1年後に発売されるPS3は普通のXDRか・・って気分になっちゃうなぁ
今こうゆう発表されちゃうと1年後に発売されるPS3は普通のXDRか・・って気分になっちゃうなぁ
>>7
> PCにはPC向けのCPUが、ゲーム機にはゲーム機向けのCPUが、ってことだな。
でもクタはPS3をゲーム機じゃなくてPC（コンピュータ）だと言い張って、その証拠にLinuxを乗せるんだと息巻いてますよ。
http://pc.watch.impress.co.jp/docs/2005/0609/kaigai187.htm
> PCにはPC向けのCPUが、ゲーム機にはゲーム機向けのCPUが、ってことだな。
でもクタはPS3をゲーム機じゃなくてPC（コンピュータ）だと言い張って、その証拠にLinuxを乗せるんだと息巻いてますよ。
http://pc.watch.impress.co.jp/docs/2005/0609/kaigai187.htm
さんきゅう（ ・∀・）ノ
つまりXDR2は 8GHzで駆動するってこと？
絶句だね・・
しかもマイクロスレッディング。
速そうだな
つまりXDR2は 8GHzで駆動するってこと？
絶句だね・・
しかもマイクロスレッディング。
速そうだな
要素技術なんてそんなもんです。
メモリーの個数減らすときに使うんじゃないの？XDR2
将来的にXDR2にしてチップ数半分にできるってこと？
そんなん新しいの使ったらコストダウンにならん
>>22
PCだと言い張るのはクタの戦略であると同時に、特に欧州向けの関税対策でもある。
PCとゲーム機では前者の方が関税が低いため、現地での価格競争力が強くなるので
PS2の時も必死にPCだと言って食い下がったが認められなかった。そこで今回は完全な
LinuxPCとして出そうとしている。
PCだと言い張るのはクタの戦略であると同時に、特に欧州向けの関税対策でもある。
PCとゲーム機では前者の方が関税が低いため、現地での価格競争力が強くなるので
PS2の時も必死にPCだと言って食い下がったが認められなかった。そこで今回は完全な
LinuxPCとして出そうとしている。
>>27
数の暴力
数の暴力
>>26
そういうことだろうな。悔しいがクタにしてみれば想定の範囲内なんだろう。
そういうことだろうな。悔しいがクタにしてみれば想定の範囲内なんだろう。
RSXやらXDRやらアングロサクソンに舐められている
踏み台としか思われてない
下手したらcellも・・・
踏み台としか思われてない
下手したらcellも・・・
>>28
PS2の段階で既に関税無税だと認められてるんじゃなかったの？
ソニー：「ＰＳ２」、欧州で輸入関税無税に－欧州裁判所が認定
http://quote.bloomberg.com/apps/news?pid=80000006&sid=aY1BBl0H5pJ4&refer=top_kigyo
PS2の段階で既に関税無税だと認められてるんじゃなかったの？
ソニー：「ＰＳ２」、欧州で輸入関税無税に－欧州裁判所が認定
http://quote.bloomberg.com/apps/news?pid=80000006&sid=aY1BBl0H5pJ4&refer=top_kigyo
次世代ＤＶＤの記憶容量、100ギガに・シャープが開発
http://www.nikkei.co.jp/news/sangyo/20050707AT1D0707G07072005.html
http://www.nikkei.co.jp/news/sangyo/20050707AT1D0707G07072005.html
>>32
記事のタイムスタンプ見てみな。認められたのは去年の暮れ。
それまで高い関税を払わされ続けてきた。だから今回は最初から
文句を付けられないようにPCとして出荷する。
それに、エコシステムの確立にはPC並みの機能性が必要だし。
記事のタイムスタンプ見てみな。認められたのは去年の暮れ。
それまで高い関税を払わされ続けてきた。だから今回は最初から
文句を付けられないようにPCとして出荷する。
それに、エコシステムの確立にはPC並みの機能性が必要だし。
>>14
最近の後藤タムはあさっての方向向きすぎだなあ
以前のPS3情報みたいにどこにも他に情報が無いときは突っ込みが入れられないが
情報が他に溢れるようになると後藤タムの記事の甘いところが浮き彫りになって
くる
最近の後藤タムはあさっての方向向きすぎだなあ
以前のPS3情報みたいにどこにも他に情報が無いときは突っ込みが入れられないが
情報が他に溢れるようになると後藤タムの記事の甘いところが浮き彫りになって
くる
インタビュー記事くれくれ
>>35
ヨーロッパだけHDDバンドルモデルのみ発売とかになりそうだな
ヨーロッパだけHDDバンドルモデルのみ発売とかになりそうだな
>>35
関税って各地域での本体価格に反映されるモノなのかね、やっぱり
関税って各地域での本体価格に反映されるモノなのかね、やっぱり
40 ：名無しさん必死だな：2005/07/08(金) 01:08:10 ID:6rDmKiwg
ttp://techon.nikkeibp.co.jp/article/NEWS/20050707/106552/
CELLの応用例＞プリンタ（w
ショボイ、あまりにもショボ過ぎる。
プリンタに乗せる程度の低性能チップでゲーム機を作るなよ
CELLの応用例＞プリンタ（w
ショボイ、あまりにもショボ過ぎる。
プリンタに乗せる程度の低性能チップでゲーム機を作るなよ
>>40
爆速ﾌﾟﾘﾝﾀなら欲しいな
爆速ﾌﾟﾘﾝﾀなら欲しいな
>40
>42も言ってる通り、前スレで結論でてるんだからちゃんと読もうな。マルチコピペに言っても無駄みたいだが。
>42も言ってる通り、前スレで結論でてるんだからちゃんと読もうな。マルチコピペに言っても無駄みたいだが。
評判を下げるとかは関係なくて、とにかく「悪く言う」こと自体が快感なのだろう。
心のバランスというのは危ういものなのだ。
こまめに体を動かしたり、ストレスを溜めないようにして自衛するのが大切。
心のバランスというのは危ういものなのだ。
こまめに体を動かしたり、ストレスを溜めないようにして自衛するのが大切。
プレステミーティング2005までアト2週間
PSミーティングってテクノロジ関連の発表はあまりパッとしなくないか？
新機種出るときは違うのかなあ。
新機種出るときは違うのかなあ。
あれって基本的に去年売れたソフト表彰するだけだろ。
>>49
それはPSアワード。まあ、同じ日にセットでやるんだけどさｗ
それはPSアワード。まあ、同じ日にセットでやるんだけどさｗ
とりあえず開発者AとかBの本音インタビューとかでてくるんじゃね
いや、去年ではPS3のスケジュールを発表したじゃないか。
http://www.watch.impress.co.jp/game/docs/20040712/psm.htm
http://www.watch.impress.co.jp/game/docs/20040712/psm.htm
業界的にはロイヤリティ値下げとか出るとか聞いた事があるけど
>52
見直してみると、実機相当の開発機（と思われるＴｏｏｌ Ver.2）はＴＧＳの頃に出来る事になってるね。
その頃にならないと開発が遅れてるかどうかはわからないか。
見直してみると、実機相当の開発機（と思われるＴｏｏｌ Ver.2）はＴＧＳの頃に出来る事になってるね。
その頃にならないと開発が遅れてるかどうかはわからないか。
記事が出てこないってことは、
鈴置氏の基調講演は新ﾈﾀなかったのかな…
残念。
鈴置氏の基調講演は新ﾈﾀなかったのかな…
残念。
TGS2005は9/16～18か。
ttp://pc.watch.impress.co.jp/docs/2002/0905/kaigai01.htm
テープアウトからサンプル生産までは自社でマスクを作れるなら約6週かかるらしい。
Ver.2にサンプル品を乗せるなら、今月終わりくらいまでにはRSXがテープアウトしてる必要がありそうだな。
ttp://pc.watch.impress.co.jp/docs/2002/0905/kaigai01.htm
テープアウトからサンプル生産までは自社でマスクを作れるなら約6週かかるらしい。
Ver.2にサンプル品を乗せるなら、今月終わりくらいまでにはRSXがテープアウトしてる必要がありそうだな。
別スレでは、RSXのテープアウトは9月の予定とかいう情報も。360の4ヶ月遅れと考えれば、
5月のE3の360プレイアブル展示がαキットだったように、9月のTGSでG70による展示になる
のは、そういうものかも。
5月のE3の360プレイアブル展示がαキットだったように、9月のTGSでG70による展示になる
のは、そういうものかも。
超広帯域を武器に次世代XDRメモリで市場拡大を狙うRambus
http://www.itmedia.co.jp/news/articles/0507/08/news007.html
http://www.itmedia.co.jp/news/articles/0507/08/news007.html
ロイヤリティはハードウェアの値段(プレイヤーのイニシャルコスト)を下げて
ソフトウェアの市場を拡大するための仕組。
台数がはけなければサードの収入も減ってしまうのだから、
別にロイヤリティフリーをサードパーティは望んではいない。
サードが望むのは、ライブラリ・ミドルウェアの拡充による開発コストの低減であろう。
プログラミングが高度でかつ効果的なSPEを持つCellの場合、それがより要となる。
SPEのドライブをライブラリに任せられれば、高いパフォーマンスを容易に得られるからだ。
ソフトウェアの市場を拡大するための仕組。
台数がはけなければサードの収入も減ってしまうのだから、
別にロイヤリティフリーをサードパーティは望んではいない。
サードが望むのは、ライブラリ・ミドルウェアの拡充による開発コストの低減であろう。
プログラミングが高度でかつ効果的なSPEを持つCellの場合、それがより要となる。
SPEのドライブをライブラリに任せられれば、高いパフォーマンスを容易に得られるからだ。
ｻｰﾄﾞが望むのは、ｺｽﾄの安い開発ｷｯﾄですよ？
ﾗｲﾌﾞﾗﾘなんていらん、必要なのはｻﾝﾌﾟﾙｿｰｽとﾁｯﾌﾟのﾊﾞｸﾞ情報だけ。
後はどうにでもなる、駄目そうなら別の機種に変更するだけ。
ﾗｲﾌﾞﾗﾘなんていらん、必要なのはｻﾝﾌﾟﾙｿｰｽとﾁｯﾌﾟのﾊﾞｸﾞ情報だけ。
後はどうにでもなる、駄目そうなら別の機種に変更するだけ。
次世代機でも全部自前で開発できるのなら頼もしい限りだが、
> 駄目そうなら別の機種に変更するだけ。
なんじゃそりゃ
> 駄目そうなら別の機種に変更するだけ。
なんじゃそりゃ
>>59
たぶんそれのソースと思われる記事を持ってきたけどスケジュールから予想してるだけに見える。
ttp://www.bit-tech.net/news/2005/05/25/rsx_still_in_development/
＞If we look at Sony's schedule, we expect that RSX is being finalised right now,
＞and should be taped out before September, and the first silicon will be available nearer Christmas,
＞ in time for enough units to be made in the run up to the expected Spring 2006 launch.
RSXはテープアウトが9月前で、ファーストシリコンがクリスマス近く、
春までにはPS3用に潤沢に量産、と予想されてるけど、
ファーストシリコン→検証→量産用マスク作成→量産を3ヶ月でやるんだろうか。
それとも、量産する品がクリスマス付近にできるということなんだろうか。
たぶんそれのソースと思われる記事を持ってきたけどスケジュールから予想してるだけに見える。
ttp://www.bit-tech.net/news/2005/05/25/rsx_still_in_development/
＞If we look at Sony's schedule, we expect that RSX is being finalised right now,
＞and should be taped out before September, and the first silicon will be available nearer Christmas,
＞ in time for enough units to be made in the run up to the expected Spring 2006 launch.
RSXはテープアウトが9月前で、ファーストシリコンがクリスマス近く、
春までにはPS3用に潤沢に量産、と予想されてるけど、
ファーストシリコン→検証→量産用マスク作成→量産を3ヶ月でやるんだろうか。
それとも、量産する品がクリスマス付近にできるということなんだろうか。
>>62
PS2の時にはそれで失敗したような。結局、自前ライブラリでなんとか出来るのは
大手だけでそ。基礎開発にコストを割けない中小メーカーにとって、良く出来た
ライブラリに比べれば開発キットのコストなんて大したことないと思われ。
PS2の時にはそれで失敗したような。結局、自前ライブラリでなんとか出来るのは
大手だけでそ。基礎開発にコストを割けない中小メーカーにとって、良く出来た
ライブラリに比べれば開発キットのコストなんて大したことないと思われ。
Cellがプリンタに，日本IBMが明かす
http://techon.nikkeibp.co.jp/article/NEWS/20050707/106552/
搭載されるのは，プレイステーション3向けの「本家」Cellよりも，
「軽い」Cellになるもようである。
http://techon.nikkeibp.co.jp/article/NEWS/20050707/106552/
搭載されるのは，プレイステーション3向けの「本家」Cellよりも，
「軽い」Cellになるもようである。
なんだか意味が解らないが
>量産用マスク作成→量産を3ヶ月
研究セクションで手焼きの石作って検証ってのはあるが、
マスクで焼けるのなんか電源みたいな大きな配線だけだよ。
結局ステッパ使うんだから、量産用もへったくれもない。
ステッパ用のレチクルは、CELLとRSXの生産期間の、全期間中
生産し続けるものだ。
プラモデルの抜き型じゃないんだから、ステッパのレチクルに
量産用もテスト用も無いよ。
>量産用マスク作成→量産を3ヶ月
研究セクションで手焼きの石作って検証ってのはあるが、
マスクで焼けるのなんか電源みたいな大きな配線だけだよ。
結局ステッパ使うんだから、量産用もへったくれもない。
ステッパ用のレチクルは、CELLとRSXの生産期間の、全期間中
生産し続けるものだ。
プラモデルの抜き型じゃないんだから、ステッパのレチクルに
量産用もテスト用も無いよ。
そのへんの事情を詳しく知ってるなら、来年春の発売から逆算して、
RSXのテープアウトやサンプルの出荷はいつごろになる見通しなのか
教えてくれはすまいか。
RSXのテープアウトやサンプルの出荷はいつごろになる見通しなのか
教えてくれはすまいか。
RSXのサンプル出荷ってあるのか？
開発機に載せるような、限定された数の、量産品よりちょっと制限があるかもしれない奴
FlexI/Oを装備したRSXが載らない事には開発マシンも本来の性能出せないんだから
速く作って欲しいよな。ローンチからCell＋RSX活用する必要もない気もするが。
速く作って欲しいよな。ローンチからCell＋RSX活用する必要もない気もするが。
>>71
いや、ローンチこそ大事じゃないか。ローンチでPS3のイメージが大きく決まる。
あり得ないが、PS2と変わらないとか、あり得るがxbox360と変わらないという
イメージが最初につくと、後で払拭するのは苦労するし、売り上げにも大きく響くだろう。
いや、ローンチこそ大事じゃないか。ローンチでPS3のイメージが大きく決まる。
あり得ないが、PS2と変わらないとか、あり得るがxbox360と変わらないという
イメージが最初につくと、後で払拭するのは苦労するし、売り上げにも大きく響くだろう。
PS2のローンチをしらんのかと。
PS2のローンチのときはライバル不在だったからねえ。
PS3のアドバンテージはCellとBDだが、BDはまだメディアの量産態勢整わないし
活用するような大容量データもないだろう。
だからCellの性能をいかに表現するかにかかっている。
360との決着が早期につかないようだと、BD塔載で高コストな分だけ苦しくなると思うぞ。
PS3のアドバンテージはCellとBDだが、BDはまだメディアの量産態勢整わないし
活用するような大容量データもないだろう。
だからCellの性能をいかに表現するかにかかっている。
360との決着が早期につかないようだと、BD塔載で高コストな分だけ苦しくなると思うぞ。
PS2の時とでは、ライバルの存在という点が違うからな。
特にアメリカの場合は、360とあまり変わらんようだったら、ソフトの多い360に人は
流れるだろうな。後から挽回しようにも、一度ついたイメージを変えるのは、大変な苦労を要する
特にアメリカの場合は、360とあまり変わらんようだったら、ソフトの多い360に人は
流れるだろうな。後から挽回しようにも、一度ついたイメージを変えるのは、大変な苦労を要する
VSスレがおすすめ。
>>75-76
内容が被ってる。ボキャブラリーﾅｻｽ
内容が被ってる。ボキャブラリーﾅｻｽ
79 ：名無しさん必死だな：2005/07/08(金) 16:39:14 ID:YZU3prp2
別人だ。俺は360のがソフトが多いとは思っとらんぞ。
vsスレでどうぞ
まあ最強の敵であり味方であるのはPS2のソフトとカルチャーだと思うが。
まあ最強の敵であり味方であるのはPS2のソフトとカルチャーだと思うが。
>80
PS2発売当初もそう言われてたけど、なんだかんだですんなり移行したし
まあ気にするだけ損だとは思う。
PS2発売当初もそう言われてたけど、なんだかんだですんなり移行したし
まあ気にするだけ損だとは思う。
しかし、まあ反論するとVS行けとは難儀なものだな。
話題を選別するなら、きっちりとCELL関連に限った話をしてほしいものだ。
話題を選別するなら、きっちりとCELL関連に限った話をしてほしいものだ。
ﾃﾞｶﾙﾁｬ
ボクらじゃ反論不可能なのでVSスレに行ってくださいｗ
Cell以外の技術論は、テクノロジースレへ。
そもそも技術の絡まないのはVSスレへ。
って事だな。
そもそも技術の絡まないのはVSスレへ。
って事だな。
真面目に、、、までは言わないからまともにテクノロジー以外の総合的な部分も語れる
スレが欲しいな・・・
VSスレってもはやなんつか、日本語ってナニの世界だし。。。
スレが欲しいな・・・
VSスレってもはやなんつか、日本語ってナニの世界だし。。。
ここでえーやんか
どーせ技術の話なんてつづかないんだから
どーせ技術の話なんてつづかないんだから
良いわけ無いじゃん・・・
技術の話せなんだらvsスレ行けと言えるからここも技術スレも
一応日本語で話できるんだしな
一応日本語で話できるんだしな
>>89
なにいってんだおまえ
なにいってんだおまえ
Cellって本当に速いの？
Superπで104万桁のベンチマークとったらどれくらいで終わる？
Superπで104万桁のベンチマークとったらどれくらいで終わる？
ハードよりプログラミングのCellスレが欲しいな
特定プラットフォームにおけるプログラミングの話はム板かマ板かな
さすがにゲハ板じゃ板違いすぎるような気が
さすがにゲハ板じゃ板違いすぎるような気が
プログラミングを出来る環境も無いからなあ。
Cellエミュレータでも欲しいね。
コードを試しに書いてgccでコンパイルしてテスト。
そういうのでも登場したら、ム板に立てればok。
Cellエミュレータでも欲しいね。
コードを試しに書いてgccでコンパイルしてテスト。
そういうのでも登場したら、ム板に立てればok。
PowerPCみたいなリッチな命令セットは
浅いパイプラインの時ほど効率がいいんでしょうか？
浅いパイプラインの時ほど効率がいいんでしょうか？
立てるならプログラム板だな。
立てたところで話題もないが。
立てたところで話題もないが。
98 ：名無しさん必死だな：2005/07/08(金) 21:35:46 ID:rY8kNAU9
cellとかGPUとかまだ出てないの？
>>98
テクノロジスレいきなさい。
テクノロジスレいきなさい。
>>91
> Cellって本当に速いの？
> Superπで104万桁のベンチマークとったらどれくらいで終わる？
並列処理には優れているけど，逐次処理は従来とそう変わらないので
そういう計算は速くならないんじゃないか？
πの計算を高速にするために並列化が必要ならcellも有効だろうけど。
即ち、全てはアルゴリズム次第。
> Cellって本当に速いの？
> Superπで104万桁のベンチマークとったらどれくらいで終わる？
並列処理には優れているけど，逐次処理は従来とそう変わらないので
そういう計算は速くならないんじゃないか？
πの計算を高速にするために並列化が必要ならcellも有効だろうけど。
即ち、全てはアルゴリズム次第。
πの計算は重要だよな、マジ思う、プルプルでもたゆんたゆんでも肉感ある感じが大切。
しかもスーパーなパイだし。
そりゃもう、たっぷんたっぷん揺れまくりですヨ。
そりゃもう、たっぷんたっぷん揺れまくりですヨ。
なつかすぃ・・・兵どもが夢の後・・・
去年の今頃cell電波スレみたいなのがあって
cellコンピューティングが奇跡を起こすんだよとか
電波とばしまくってたやついたっけなぁ。。
cellコンピューティングが奇跡を起こすんだよとか
電波とばしまくってたやついたっけなぁ。。
イリュージョンってぱっと見凄いが
実際はかなりのローテク
実際はかなりのローテク
イリュージョンはねえ、PS3で色っぽいゲームを出すべき
http://www.kurims.kyoto-u.ac.jp/~ooura/pi_fft-j.html
円周率の計算はCellが得意とする分野であろう。
円周率の計算はCellが得意とする分野であろう。
ひとつの計算を複数のプロセスに割り振るとかできるの？
処理に並列性があれば複数のSPEで同期実行できる。
しかしLSにDMAでロードするアーキティクチャのおかげで
単体でも演算は普通のコアより速い。
しかしLSにDMAでロードするアーキティクチャのおかげで
単体でも演算は普通のコアより速い。
自然におっぱいが揺れるんだから
トランクスの場合は自然にちんちんも揺れるんだろうな！？
トランクスの場合は自然にちんちんも揺れるんだろうな！？
揺れよりどちらが収まりが良いかSimしたいな
女性の乳房が数kgあるのに比べて、ペニスは数百グラムもなく、慣性が小さい。
性的に興奮しないとサイズがいまひとつなうえ、
トランクスは生地がゆったりして運動を隠してしまうし、逆にパンツは固定してしまう。
絵的に自然なちんちん揺れを描写するのはかなり難しい。
Cellの計算力以前の問題。
性的に興奮しないとサイズがいまひとつなうえ、
トランクスは生地がゆったりして運動を隠してしまうし、逆にパンツは固定してしまう。
絵的に自然なちんちん揺れを描写するのはかなり難しい。
Cellの計算力以前の問題。
>114
数kgの乳房とはずいぶん巨乳ですな！
普通は両方で1kg程度じゃない？
まあ数kgあったほうがうれしいけど。
数kgの乳房とはずいぶん巨乳ですな！
普通は両方で1kg程度じゃない？
まあ数kgあったほうがうれしいけど。
トランクスがエイリアンのあのシーンのような状態になってるのを想像してワラタ
117 ：名無しさん必死だな：2005/07/09(土) 12:05:05 ID:5WDjTMII
illusionって雑誌でスタッフの近影写真見たことあるけど、
デブにのっぽに腐女子とキモ面ぞろいで禿ﾜﾛｽ
デブにのっぽに腐女子とキモ面ぞろいで禿ﾜﾛｽ
あれか
ゼノサーガep2の開発スタッフインタビューみたいな感じか
髪切れよってつっこみたくなった
ゼノサーガep2の開発スタッフインタビューみたいな感じか
髪切れよってつっこみたくなった
SCEの役員人事とか機構改革とか。
http://www.scei.co.jp//corporate/release/pdf/050701a.pdf
http://www.scei.co.jp//corporate/release/pdf/050701b.pdf
E3のカンファレンスでデモったフィルハリソンが偉くなりましたよ。
全世界のソフトウェア制作を統括、だって。
これでSCEJのソフト制作も少しは良くなればいいんだが。
http://www.scei.co.jp//corporate/release/pdf/050701a.pdf
http://www.scei.co.jp//corporate/release/pdf/050701b.pdf
E3のカンファレンスでデモったフィルハリソンが偉くなりましたよ。
全世界のソフトウェア制作を統括、だって。
これでSCEJのソフト制作も少しは良くなればいいんだが。
ttp://game10.2ch.net/test/read.cgi/ghard/1120708644/422-
この辺cellスレっぽい話になってる
この辺cellスレっぽい話になってる
121 ：Seisei_Yamaguchi：2005/07/09(土) 13:37:27 ID:/dwSeoAQ
>>114
ちんちんもサイズ選択 . 80cm , 110cm , 140cm .
ちんちんもサイズ選択 . 80cm , 110cm , 140cm .
数kgもあったら、まず形が悪いのでよろしくない。 輪っかがでかかったらそれこそ最悪だ
>>117-118
illusionスタッフはゼノEp2スタッフよりかはマシでしょ。人間的にも能力的にもさ。
ゼノサーガep2の開発スタッフってインタビューであからまさな嘘こきまくった屑だからな。
ハッタリかます開発者ならよくいるけど、完全な嘘を自慢げに語るやつ等がいるとは、さすがにビビッタよ。
illusionスタッフはゼノEp2スタッフよりかはマシでしょ。人間的にも能力的にもさ。
ゼノサーガep2の開発スタッフってインタビューであからまさな嘘こきまくった屑だからな。
ハッタリかます開発者ならよくいるけど、完全な嘘を自慢げに語るやつ等がいるとは、さすがにビビッタよ。
125 ：名無しさん必死だな：2005/07/09(土) 18:44:36 ID:Xadl8S+g
PS3の開発環境の評判が悪いなんて箱信者・MS社員の妄想カキコでしか見ないわけだが
プログでいくつかでてただろ
おまえらアホだろ
おまえらアホだろ
妄想カキコでしか見ないわけだが
ブログはすべて真実！
妊娠理論ｷﾀｰ
妊娠理論ｷﾀｰ
ブログって例の人のですかね
shi3z
それだ！
>>124
＞ＥＰⅡは... 「派手に！」、「解りやすく！」、「遊びやすく！」がコンセプト。
＞「前作より遥かにテンポアップされたバトル！」
個別の必殺技削除で攻撃方法は地味に、かわりにサクラ大戦ばりのキモイ合体技が追加された。
攻撃方法は前作と違って、解りにくくセオリーに当てはめて攻撃しないと、
ロクにダメージあたえることも困難な仕様に、しかもテンポが悪くロードも長くて遊びにくい。
＞画面クオリティは前作比２倍以上になっていると思います。
＞新たに創り起こされたポリゴンエンジンと、デザイナの手腕による所が大きいです。
＞トップクラスっていうのは言い過ぎですか？
相変わらずプレリンダ便りのシーンばかり。しかもローポリモデルの糞ムービー多し。キャラも猿顔にキモ化。
ローポリモデルは前作よりもポリ数減らされて体つきものっぺらに。
＞ユーザーの立場に立って、細かいストレスにツッコミ入れまくった成果をどうぞご期待ください！
ユーザーの立場に立って作ったとは到底思えない短い本編＋時間稼ぎの強制お使いイベント多数
＞ＥＰⅡは... 「派手に！」、「解りやすく！」、「遊びやすく！」がコンセプト。
＞「前作より遥かにテンポアップされたバトル！」
個別の必殺技削除で攻撃方法は地味に、かわりにサクラ大戦ばりのキモイ合体技が追加された。
攻撃方法は前作と違って、解りにくくセオリーに当てはめて攻撃しないと、
ロクにダメージあたえることも困難な仕様に、しかもテンポが悪くロードも長くて遊びにくい。
＞画面クオリティは前作比２倍以上になっていると思います。
＞新たに創り起こされたポリゴンエンジンと、デザイナの手腕による所が大きいです。
＞トップクラスっていうのは言い過ぎですか？
相変わらずプレリンダ便りのシーンばかり。しかもローポリモデルの糞ムービー多し。キャラも猿顔にキモ化。
ローポリモデルは前作よりもポリ数減らされて体つきものっぺらに。
＞ユーザーの立場に立って、細かいストレスにツッコミ入れまくった成果をどうぞご期待ください！
ユーザーの立場に立って作ったとは到底思えない短い本編＋時間稼ぎの強制お使いイベント多数
＞動画の臨場感を少しでも引き立てるように、でも邪魔はしないように……
ユーロビート調でシーンぶち壊し。その他シーンと合ってないBGM多数で邪魔しまくり。
＞前作では移動して止まって、攻撃して、止まって･･･と戦闘のテンポが遅めでしたが、
＞今回は「動き出したら戻ってくるまで止まらない！」と言うのを目標にサクサク動くようになっています。
攻撃の途中で、次の攻撃に入るまで止まります。キャラがジャンプして空中の状態でも止まります。
ユーロビート調でシーンぶち壊し。その他シーンと合ってないBGM多数で邪魔しまくり。
＞前作では移動して止まって、攻撃して、止まって･･･と戦闘のテンポが遅めでしたが、
＞今回は「動き出したら戻ってくるまで止まらない！」と言うのを目標にサクサク動くようになっています。
攻撃の途中で、次の攻撃に入るまで止まります。キャラがジャンプして空中の状態でも止まります。
＞特殊エフェクトで一番派手なのは、やはり KOS-MOS の X-BUSTER でしょうか
前作はプリレンダ映像＋攻撃エフェクト、今回はエフェクトのみで全体的に見ても地味に。
しかも、エフェクトだけで見ても、前作が滝の流れに例えると近作はションベンといった感じで派手さは皆無。
＞ロード時間の短縮の為に前作の２層DVDではなく１層DVD×２枚に～（略）前作よりも早くなりました。
ロードにかかる実時間は前作と大差なし。今回はバトルに入る途中で画面が硬直するので体感ではより遅く感じる。
さらに前作HDD対応、近作は非対応と悪化。
ゼノサーがEp2のスタッフ、つっこみどころ満載でキリがありません。
前作はプリレンダ映像＋攻撃エフェクト、今回はエフェクトのみで全体的に見ても地味に。
しかも、エフェクトだけで見ても、前作が滝の流れに例えると近作はションベンといった感じで派手さは皆無。
＞ロード時間の短縮の為に前作の２層DVDではなく１層DVD×２枚に～（略）前作よりも早くなりました。
ロードにかかる実時間は前作と大差なし。今回はバトルに入る途中で画面が硬直するので体感ではより遅く感じる。
さらに前作HDD対応、近作は非対応と悪化。
ゼノサーがEp2のスタッフ、つっこみどころ満載でキリがありません。
それは……嘘というより、大人の事情というやつではないのか。
どー見てもベタベタにオタク向けのゼノなんたらに注目してる時点で
メーカーにとってはすでに鴨というか何というか。
どー見てもベタベタにオタク向けのゼノなんたらに注目してる時点で
メーカーにとってはすでに鴨というか何というか。
スレ違い満載ですね
138 ：名無しさん必死だな：2005/07/09(土) 20:05:04 ID:wVyTtnsW
つまり仮に今後CellのSPEが５個に制限されても大人の事情で嘘ではないってことだな
おとなの事情って恐ろしいなー
http://www.clubic.com/photo/00101697.jpg
仮にレボがDVDケース３枚分の大きさでなくなっても大人の事情で嘘ではありません。
仮にレボがDVDケース３枚分の大きさでなくなっても大人の事情で嘘ではありません。
>>140
それただのATX電源だろ…ってマジレスは禁止ですか
それただのATX電源だろ…ってマジレスは禁止ですか
ATX電源だな。うん
レヴォが設計変更になったと勘違いしたのかな
レヴォが設計変更になったと勘違いしたのかな
VSスレが隔離スレだと気がついたアホが逆流入してきたなｗ
ATX電源の画像をレボだといったり恥ずかしいったらありゃしない。
ATX電源の画像をレボだといったり恥ずかしいったらありゃしない。
俺はCellスレと次世代技術スレだけだぜ。
ｖｓスレに行くとアフォが染るぞ。
ｖｓスレに行くとアフォが染るぞ。
>>144
電源は 見ての通り内蔵だけど、それ以外の本体機能が外付けになてしまたある・・
電源は 見ての通り内蔵だけど、それ以外の本体機能が外付けになてしまたある・・
このATX電源は、レボの未来像かもしれないな
まあ、DVDケース３枚分となると、
筐体での放熱も考えないとだめかもね。
あんないびつな形になるかどうかは別として。
筐体での放熱も考えないとだめかもね。
あんないびつな形になるかどうかは別として。
お前らごとき素人がレボについて語るな！
見るだけで虫唾が走る・・・
見るだけで虫唾が走る・・・
しょうもないスレ違いのネタはVSでどうぞ。
つーかCell以外は次世代テクノロジースレにいけよ。
vsの連中までそっちへ案内しないでクレ ヽ~ﾉ´Д`)
箱のVMXは32本から128本へレジスタ数が増えてるけど、
CELLのVMXは仕様が公開されてないから比べようもない。
ただ、スペック表から読み取れるVMXの演算性能自体は
どちらも同じ。
CELLのVMXは仕様が公開されてないから比べようもない。
ただ、スペック表から読み取れるVMXの演算性能自体は
どちらも同じ。
誤爆した
CELLは何故LSにデータ溜めないと
処理できないような設計にしたのか、
その理由を聞いていいかな？
処理できないような設計にしたのか、
その理由を聞いていいかな？
>>156
レジスタ数が十分なので、
シリーズパラレル型レジスタ生存グラフを用いた方法. 並列性を抽出・レジスタ数が多いても良い結果、
ベクトルプロセッサはレジスタ数が非常に多い上に、ベクトル演算であるが故に １
レジスタに必要なトランジスタ数がベクトル化倍だけ多いので楽です。
レジスタ数が十分なので、
シリーズパラレル型レジスタ生存グラフを用いた方法. 並列性を抽出・レジスタ数が多いても良い結果、
ベクトルプロセッサはレジスタ数が非常に多い上に、ベクトル演算であるが故に １
レジスタに必要なトランジスタ数がベクトル化倍だけ多いので楽です。
実はCELL版GPUの方がRSXより性能が良かった
とかいうことってありえるのかな？
次世代ディスクの企画で東芝と争ってるし
怒った東芝がCELLベースのGPUを渡さない
ってことになってたりして。
とかいうことってありえるのかな？
次世代ディスクの企画で東芝と争ってるし
怒った東芝がCELLベースのGPUを渡さない
ってことになってたりして。
遅延を完全に予測できるようにするためでは。
すごい素人の質問していい・・・
なんでGPUのクロックは低いの？
CPUなみにできないの・・
なんでGPUのクロックは低いの？
CPUなみにできないの・・
>>161
処理の並列度が違うから。
一人で走るのと、30人31脚で走るのと
同じ速さで走れないでしょ。
ただ、WGF20世代になると
シェーダー部分の独立性が高められるようになるから
シェーダーのみ2倍速・3倍速で駆動できれば
今のGPUから飛躍的に高速化出来るかも。
処理の並列度が違うから。
一人で走るのと、30人31脚で走るのと
同じ速さで走れないでしょ。
ただ、WGF20世代になると
シェーダー部分の独立性が高められるようになるから
シェーダーのみ2倍速・3倍速で駆動できれば
今のGPUから飛躍的に高速化出来るかも。
http://pc.watch.impress.co.jp/docs/2005/0502/kaigai176.htm
> 「カスタム設計でチューンすれば、(GPUが)もっと高速になるのは確かだ。問題は設計
> に時間がかかることだ。例えば、IntelなどのCPUでは、アーキテクチャデザイ
> ナが仕事を終えてから、約1～2年もトランジスタチューニングに時間をかけて
> いる。同じことをGPUでしたら、2002年に、2GHzの TNT2を出すことになる」
> 「カスタム設計でチューンすれば、(GPUが)もっと高速になるのは確かだ。問題は設計
> に時間がかかることだ。例えば、IntelなどのCPUでは、アーキテクチャデザイ
> ナが仕事を終えてから、約1～2年もトランジスタチューニングに時間をかけて
> いる。同じことをGPUでしたら、2002年に、2GHzの TNT2を出すことになる」
>>161
>>163に加えて、GPUロジックに多い、固定H/Wロジック部は高クロック化しにくいらしい。
一方でGPUのシェーダー化のメリットは高クロック化だという話。
ttp://pc.watch.impress.co.jp/docs/2005/0502/kaigai176.htm
シェーダー部分だけシェーダー版のCellとして別チップ化して
高クロックでぶん回して、ROPとかの固定ハードの部分は
低クロックの別チップにするって手もあったかも。
それに近いことをやってきたのがXenosだな。
Xonosのシェーダーたいして高クロックじゃないけど。
>>163に加えて、GPUロジックに多い、固定H/Wロジック部は高クロック化しにくいらしい。
一方でGPUのシェーダー化のメリットは高クロック化だという話。
ttp://pc.watch.impress.co.jp/docs/2005/0502/kaigai176.htm
シェーダー部分だけシェーダー版のCellとして別チップ化して
高クロックでぶん回して、ROPとかの固定ハードの部分は
低クロックの別チップにするって手もあったかも。
それに近いことをやってきたのがXenosだな。
Xonosのシェーダーたいして高クロックじゃないけど。
167 ：名無しさん必死だな：2005/07/10(日) 10:57:08 ID:8g5vXr2O
>>161
GPU開発メーカーのATiやNvidiaの技術がヘボいから
GPU開発メーカーのATiやNvidiaの技術がヘボいから
>>158
可能性としてはあるかもな。
ただ、去年の時点でKhronos Groupに参加、とかの流れから考えると、
nVIDIA採用自体は結構前から決まっていたようにも思える。
つか、OpenGLES2.0採用、OpenGLを推進するnVIDIA、しかも内容的には6800改のG70（メモリはGDDR3）の採用。
PS2の時の反省もあるのかもしれないが、グラフィック関係は恐ろしく安定志向に見える。
可能性としてはあるかもな。
ただ、去年の時点でKhronos Groupに参加、とかの流れから考えると、
nVIDIA採用自体は結構前から決まっていたようにも思える。
つか、OpenGLES2.0採用、OpenGLを推進するnVIDIA、しかも内容的には6800改のG70（メモリはGDDR3）の採用。
PS2の時の反省もあるのかもしれないが、グラフィック関係は恐ろしく安定志向に見える。
丸裸になってて延長線上をくり返してる、PCのGPUでさえ、UE3.0など一部のミドルウェアだけが突出してるような状況だから
ソフトによる最適化の度合いを上回るだけの、設計のアドバンテージは難しいだろな
ソフトによる最適化の度合いを上回るだけの、設計のアドバンテージは難しいだろな
>>169
http://pc.watch.impress.co.jp/docs/2003/0908/kaigai018.htm
これを見るとGPUも独自で行く気マンマンだったように思えます。
OpenGLES + Visualizer で考えてたけど、思ったよりPSPの開発に人が取られてVisualizerに見切りつけたと妄想。
http://pc.watch.impress.co.jp/docs/2003/0908/kaigai018.htm
これを見るとGPUも独自で行く気マンマンだったように思えます。
OpenGLES + Visualizer で考えてたけど、思ったよりPSPの開発に人が取られてVisualizerに見切りつけたと妄想。
>>165
RSXも部位毎に周波数違うんだけどな。
http://www.bit-tech.net/news/2005/07/07/g70_clock_speed/
しかも、Xenosのシェーダユニットは頂点とピクセル両対応でなければならない
以上、性能上は「単純」と形容できたとしても実装が単純だとはとても思えない。
後藤はその辺を混同しているようだ。
RSXも部位毎に周波数違うんだけどな。
http://www.bit-tech.net/news/2005/07/07/g70_clock_speed/
しかも、Xenosのシェーダユニットは頂点とピクセル両対応でなければならない
以上、性能上は「単純」と形容できたとしても実装が単純だとはとても思えない。
後藤はその辺を混同しているようだ。
CELLGPUをやめて暇になった東芝の技術班にPSPのGPUを作らせたような。
>>172
その記事オモすれー。
>The clock speeds within the chip are dynamic
>three visible clocks did (that's the ROP clock, pixel clock and geometry clock if you're still playing catchup).
これ読むと、ジオメトリー部、ピクセル部、ROP部の
クロックが負荷に応じてそれぞれ動的に変わるってことか。
これ以上のGPUネタはスレ違いだからテクノロジスレに移動してくるよ。
その記事オモすれー。
>The clock speeds within the chip are dynamic
>three visible clocks did (that's the ROP clock, pixel clock and geometry clock if you're still playing catchup).
これ読むと、ジオメトリー部、ピクセル部、ROP部の
クロックが負荷に応じてそれぞれ動的に変わるってことか。
これ以上のGPUネタはスレ違いだからテクノロジスレに移動してくるよ。
PSPのLSIはソニー純正だよ。適当なこと言うな、厨。
＞怒った東芝がCELLベースのGPUを渡さない
一面的すぎるよｗ
一面的すぎるよｗ
632 名前：名無しさん必死だな[sage] 投稿日：2005/07/10(日) 14:31:29 ID:yysRcZ4O
>>623
フーリエ変換なんかゲームじゃムービーぐらいにしか使わないからなぁ。
Cell信者唯一の心の拠り所が否定されてしまいました（ｗ
さあ、どうする？
結局Cellもムービー用途にしか使われないという。
全てが無駄に終わったな。ウン千億円も投資したのに。
>>623
フーリエ変換なんかゲームじゃムービーぐらいにしか使わないからなぁ。
Cell信者唯一の心の拠り所が否定されてしまいました（ｗ
さあ、どうする？
結局Cellもムービー用途にしか使われないという。
全てが無駄に終わったな。ウン千億円も投資したのに。
あー、うんうん。
終わり終わり。解散解散。
終わり終わり。解散解散。
652 ：名無しさん必死だな ：2005/07/10(日) 14:44:02 ID:fisSELOz
http://ascii24.com/news/i/topi/article/2004/09/06/651405-000.html
波の表現には、Gerstner(ガースナー)波形計算とFFT
(高速フーリエ変換)の統計モデルがあるが、ここではGerstner波形
を採用している。その理由として芦田氏は、FFTの統計モデルでは、
リアルな波を表現できる半面、計算(プリレンダリング)に時間が
かかること、同じ波が繰り返し出てきてしまうことなどを挙げた。
ただ、リアルタイムレンダリングの必要がない映画などではFFT
の統計モデルが使われており、同じ波の繰り返しはカメラ位置
を切り替えることなどでカバーしていることも説明した。
CELLであれば、リアルな水面波シミュレーションが実現できそう
ですね。まさにプリレンダと同じ手法が使えるんです。
http://ascii24.com/news/i/topi/article/2004/09/06/651405-000.html
波の表現には、Gerstner(ガースナー)波形計算とFFT
(高速フーリエ変換)の統計モデルがあるが、ここではGerstner波形
を採用している。その理由として芦田氏は、FFTの統計モデルでは、
リアルな波を表現できる半面、計算(プリレンダリング)に時間が
かかること、同じ波が繰り返し出てきてしまうことなどを挙げた。
ただ、リアルタイムレンダリングの必要がない映画などではFFT
の統計モデルが使われており、同じ波の繰り返しはカメラ位置
を切り替えることなどでカバーしていることも説明した。
CELLであれば、リアルな水面波シミュレーションが実現できそう
ですね。まさにプリレンダと同じ手法が使えるんです。
つかえないよりゃつかえたほうがイイな
＞同じ波が繰り返し出てきてしまうことなどを挙げた。
同じ波ｗ
同じ波ｗ
リアルタイムレンダリングでも一昔前のプリレンダムービー見せられてるみたいな
感じにならなければいいが
感じにならなければいいが
プリレンダの質にリアルタイムムービーが近づくんならいいことじゃね？
それが
最新SFX映画クラスのプリレンダムービーならいいけど
FFVII時代程度のプリレンダムービーなら(ﾟ⊿ﾟ)ｲﾔﾈ
最新SFX映画クラスのプリレンダムービーならいいけど
FFVII時代程度のプリレンダムービーなら(ﾟ⊿ﾟ)ｲﾔﾈ
だれとは言わんが必死だねー
そうまでせんと精神の安定がえられないのかねー
そうまでせんと精神の安定がえられないのかねー
188 ：名無しさん必死だな：2005/07/10(日) 16:37:06 ID:xCaBnqNc
波の表現がリアルになるとゲームはどれくらい面白くなるのかな。
別に波に限った話じゃないが、リアルを指向しないのなら、
いっそカートゥーンレンダリングとかに行かないと、
スクリーンショットを並べたときに見劣りすることになる。
メーカーにとってはしんどい時代。
いっそカートゥーンレンダリングとかに行かないと、
スクリーンショットを並べたときに見劣りすることになる。
メーカーにとってはしんどい時代。
次世代テクノロジースレが CELLスレと化してるぞ・・
ムービーに限ってはCGの質より演出だよ。
PSのメタルギアソリッドやベイグラントストーリー以上の
ムービーを作れてる所はいまだに殆ど無いし。
PSのメタルギアソリッドやベイグラントストーリー以上の
ムービーを作れてる所はいまだに殆ど無いし。
ベイグラントストーリーは
オープニングからそのままエンディングまで全てムービーで行って欲しかった。
ゲーム部分面倒くさくてｲﾗﾈ
オープニングからそのままエンディングまで全てムービーで行って欲しかった。
ゲーム部分面倒くさくてｲﾗﾈ
このスレでそう言うからには、48本同時に見る覚悟があるのだな？
ちょっと思いついたんだけど千人キャラだすようなゲームでSPEでキャラ単位の
レンダリングしてテクスチャ作ってGPUに渡して全体描画するってな処理は
SPEの使い方としてどんなもんすかね？
レンダリングしてテクスチャ作ってGPUに渡して全体描画するってな処理は
SPEの使い方としてどんなもんすかね？
>>195
？
SPEは他のSPEのLSは参照出来んよ、PPEで衝突判定してSPEで行動ルーチンに飛ばす
かXDRにキャラ座標ワークエリアをとって参照する事になるんじゃないかな。
テクスチャ貼るのとレンダリングはGPUの仕事。
？
SPEは他のSPEのLSは参照出来んよ、PPEで衝突判定してSPEで行動ルーチンに飛ばす
かXDRにキャラ座標ワークエリアをとって参照する事になるんじゃないかな。
テクスチャ貼るのとレンダリングはGPUの仕事。
>>195
遠方のキャラのビルボードをSPEでレンダリングしちゃうというのは面白いが
GPUの方が得意な作業だから、わざわざSPEにやらせる必要も無い気がする
まぁ、GPUを目一杯使った上で、さらにキャラ数を出したい場合なんかには有効かも
遠方のキャラのビルボードをSPEでレンダリングしちゃうというのは面白いが
GPUの方が得意な作業だから、わざわざSPEにやらせる必要も無い気がする
まぁ、GPUを目一杯使った上で、さらにキャラ数を出したい場合なんかには有効かも
>>197
SPE同士のDMAも可能だとは思うけどね。
SPE同士のDMAも可能だとは思うけどね。
200 ：名無しさん必死だな：2005/07/11(月) 00:41:17 ID:cOmDKekj
自動販売機採用きたー
>>199
LSのメモリアドレスってどーなってんの？
LSのメモリアドレスってどーなってんの？
>>200
ソース何処ー
ソース何処ー
プリンタ採用で、低性能だと勘違いしてた奴じゃない？
業務用のプリンタがどれ位の性能を求められてるかも知らないようなさ。
組み込み用途というと低性能って刷り込みでもあるんでしょ。
でもCellみたいな安くない石が、他のCPUを押しのけて採用されればそれは、
かなり大きな意味合いを持つニュースだという事に気付いてないんだろうね。
業務用のプリンタがどれ位の性能を求められてるかも知らないようなさ。
組み込み用途というと低性能って刷り込みでもあるんでしょ。
でもCellみたいな安くない石が、他のCPUを押しのけて採用されればそれは、
かなり大きな意味合いを持つニュースだという事に気付いてないんだろうね。
>>201
そこがよく分からないところなんだね。
SPEはそれぞれ別のアドレス空間を持つらしいが、
そうするとメインメモリや各LSの参照はどうするんだろう・・・
APIか何かでメインメモリやLSのデータを取ってくるにしても、
プログラムのある特定の変数を参照するといった場合
どうするのかわからん。
まさかアドレスを直接指定して取ってくるわけでもあるまいに・・・
そこがよく分からないところなんだね。
SPEはそれぞれ別のアドレス空間を持つらしいが、
そうするとメインメモリや各LSの参照はどうするんだろう・・・
APIか何かでメインメモリやLSのデータを取ってくるにしても、
プログラムのある特定の変数を参照するといった場合
どうするのかわからん。
まさかアドレスを直接指定して取ってくるわけでもあるまいに・・・
>>204
リニアアドレスじゃねえ？
リニアアドレスじゃねえ？
205は>>201へのレスね。
LS同士のアクセスできなかったらワロス。リングバスの意味ねぇｗ
スレッドというのはスタックなどの一部のデータのみ別個にもって、
それ以外のデータは各スレッド共有的に扱えるから使いやすいのだと思う。
それが、アドレス空間各スレッド別で、全部のデータが共有的に
扱えないとなったら、プログラマの負担はかなりのものになるのでは・・・
と思うが。
それ以外のデータは各スレッド共有的に扱えるから使いやすいのだと思う。
それが、アドレス空間各スレッド別で、全部のデータが共有的に
扱えないとなったら、プログラマの負担はかなりのものになるのでは・・・
と思うが。
CELLの場合、SPEで動くプログラムはスレッドというより
プロセスと呼んだほうがしっくりくる。
で、WinでもUnixでもそうだが、各プリセス間でデータのやり取りを行う場合、
大抵は面倒な手続きが必要となる。
ファイルやDBを介したり、TCPを使ったりとかね。
そういう仕組みをゲームでも実装しなければいけない？
とすると、プログラミング難度はかなり高そうな気が。
プロセスと呼んだほうがしっくりくる。
で、WinでもUnixでもそうだが、各プリセス間でデータのやり取りを行う場合、
大抵は面倒な手続きが必要となる。
ファイルやDBを介したり、TCPを使ったりとかね。
そういう仕組みをゲームでも実装しなければいけない？
とすると、プログラミング難度はかなり高そうな気が。
各LSはメインメモリにマップされ、その領域へのDMAは他のLSへのアクセスとなるのでは
LS内でもメモリアドレスはシステム全体で一貫した論理アドレスとして扱われ、
LS外へのアクセスはその論理アドレスでDMA要求を、LS内では、上位ビット切り捨てで
LS内へアクセスってのが妥当な気がする
LS内でもメモリアドレスはシステム全体で一貫した論理アドレスとして扱われ、
LS外へのアクセスはその論理アドレスでDMA要求を、LS内では、上位ビット切り捨てで
LS内へアクセスってのが妥当な気がする
>>212
CやJAVAなんかだと、マルチスレッドプログラムは「各スレッド個別に持つデータ」と
「全てのプロセス共有的に扱えるデータ」の２種類しかないのだが。
SPE１の変数AにSPE２がアクセス、という要求自体があり得ないのでは？
CやJAVAなんかだと、マルチスレッドプログラムは「各スレッド個別に持つデータ」と
「全てのプロセス共有的に扱えるデータ」の２種類しかないのだが。
SPE１の変数AにSPE２がアクセス、という要求自体があり得ないのでは？
×「全てのプロセス共有的に扱えるデータ」の２種類しかないのだが。
→○「全てのスレッド共有的に扱えるデータ」の２種類しかないのだが。
プログラマがDMA転送を明示的に指定せずとも、
メインメモリのデータが必要となった時に
暗黙的にメインメモリのデータを取ってくるという
仕組みになっているのかどうかが気になるところ。
それならプログラマの負担は結構軽いと思うが、
そうでないなら・・・
→○「全てのスレッド共有的に扱えるデータ」の２種類しかないのだが。
プログラマがDMA転送を明示的に指定せずとも、
メインメモリのデータが必要となった時に
暗黙的にメインメモリのデータを取ってくるという
仕組みになっているのかどうかが気になるところ。
それならプログラマの負担は結構軽いと思うが、
そうでないなら・・・
要はSPEプログラムってのは
スッドレローカルストレージしか扱えないスッドレ関数呼び出しと
思えばいいんじゃねーの？
スッドレローカルストレージしか扱えないスッドレ関数呼び出しと
思えばいいんじゃねーの？
>>215
コンパイラ次第だろうけど、パフォーマンスを求めるなら明示かな
IBMのプレゼンではDMAのレイテンシを隠蔽できるように、自動でコンパイラが
DMA発行命令を挿入するという物も発表されてたんで、パフォーマンス求めないなら
それで十分な気がするが
コンパイラ次第だろうけど、パフォーマンスを求めるなら明示かな
IBMのプレゼンではDMAのレイテンシを隠蔽できるように、自動でコンパイラが
DMA発行命令を挿入するという物も発表されてたんで、パフォーマンス求めないなら
それで十分な気がするが
>>217
どういう状況を想定しているのかわからんが、
予めSPEが使用するメモリ空間を指定しておくだけじゃないかい？
SPEを処理のパイプ的に繋げて使う場合は、一回の処理単位の
データサイズだけ指定すれば、SPE間の調停機能でデータを
受け渡すタイミングは取れるだろうし。
どういう状況を想定しているのかわからんが、
予めSPEが使用するメモリ空間を指定しておくだけじゃないかい？
SPEを処理のパイプ的に繋げて使う場合は、一回の処理単位の
データサイズだけ指定すれば、SPE間の調停機能でデータを
受け渡すタイミングは取れるだろうし。
今まで出た資料読む限りでは、LSの論理メモリ領域へのアクセスは
コヒーレンシの保証がない
保証がほしい場合はメールボックスで明示的に同期取ってね という感じかな
コヒーレンシの保証がない
保証がほしい場合はメールボックスで明示的に同期取ってね という感じかな
>>214
>>212
の、LSからLSへの転送は、SPE間でパイプライン的にデータを流して処理する場合を
想定しての物ね
変数単位のアクセス要求は無さそうだけど、パイプライン式にデータを繋げるのは
メインメモリを介さずに処理できるという利点があるから、多分できるのではないかと
>>212
の、LSからLSへの転送は、SPE間でパイプライン的にデータを流して処理する場合を
想定しての物ね
変数単位のアクセス要求は無さそうだけど、パイプライン式にデータを繋げるのは
メインメモリを介さずに処理できるという利点があるから、多分できるのではないかと
ところで前出たリングバスの１レーンには３個までしかパケットが存在できないってやつ
あれはどうやって制御されるんだろ？
あれはどうやって制御されるんだろ？
>>219
その「パイプ的に繋げて使う」という処理はゲームの中では
どの程度あるのかが疑問。
LSは256KBしか無いわけで、そんな狭いメモリの中で
どの程度の処理が行えるのか・・・
少なくともゲームに使われる処理では、それ程有効に
活用できるものではないと思う。
「メインメモリへのアクセスが発生した場合
暗黙的にデータを取ってくる」のなら、プログラマは
256KBの制限は（少なくともソース上は）気にしなくても
よくなるが、そうでないなら、かなり行える事が
限られてしまうのでは。
その「パイプ的に繋げて使う」という処理はゲームの中では
どの程度あるのかが疑問。
LSは256KBしか無いわけで、そんな狭いメモリの中で
どの程度の処理が行えるのか・・・
少なくともゲームに使われる処理では、それ程有効に
活用できるものではないと思う。
「メインメモリへのアクセスが発生した場合
暗黙的にデータを取ってくる」のなら、プログラマは
256KBの制限は（少なくともソース上は）気にしなくても
よくなるが、そうでないなら、かなり行える事が
限られてしまうのでは。
バスコントローラーのハードウェアだろうけど、詳しい方法はわからんなぁ・・・
>>219
＞予めSPEが使用するメモリ空間を指定しておくだけ
メインメモリは64bitのリニアなアドレスをもってる訳で
あらかじめ指定しておくというのは無理があるよ。
結局そのときにならないと欲しいアドレスはわからない。
もしくはプログラマま明示的に指定しないと。
＞予めSPEが使用するメモリ空間を指定しておくだけ
メインメモリは64bitのリニアなアドレスをもってる訳で
あらかじめ指定しておくというのは無理があるよ。
結局そのときにならないと欲しいアドレスはわからない。
もしくはプログラマま明示的に指定しないと。
論理32bitだけど。
>>223
パイプ的に繋ぐのは、例のMpegストリーム48本同時デコードみたいなストリーム処理で
生きてくるんじゃないかな
ゲームでも音声処理や動画テクスチャのデコードとかにも使えそうだし、使い道はいろいろ
あると思うよ
勝手に「メインメモリへのアクセスが発生」するわけじゃなく、あくまでコンパイラが
「メインメモリへのアクセス要求する命令を書き出す」事でアクセスが行われるので
コンパイラが事前に必要なデータをフェッチしてくるコードを埋める事は可能だよ
パフォーマンスを求めないなら、LSは高速なスクラッチパッドメモリとして明示的に使い
LS以外のメモリアクセスには、コンパイラがDMA要求するコードを吐き出すように
してやれば済む訳だし
この方法でもL1キャッシュ速度のスクラッチパッドが200KBぐらい使えると考えれば
結構な高速化が期待できると思わない？
パイプ的に繋ぐのは、例のMpegストリーム48本同時デコードみたいなストリーム処理で
生きてくるんじゃないかな
ゲームでも音声処理や動画テクスチャのデコードとかにも使えそうだし、使い道はいろいろ
あると思うよ
勝手に「メインメモリへのアクセスが発生」するわけじゃなく、あくまでコンパイラが
「メインメモリへのアクセス要求する命令を書き出す」事でアクセスが行われるので
コンパイラが事前に必要なデータをフェッチしてくるコードを埋める事は可能だよ
パフォーマンスを求めないなら、LSは高速なスクラッチパッドメモリとして明示的に使い
LS以外のメモリアクセスには、コンパイラがDMA要求するコードを吐き出すように
してやれば済む訳だし
この方法でもL1キャッシュ速度のスクラッチパッドが200KBぐらい使えると考えれば
結構な高速化が期待できると思わない？
256kってそんなに小さいかなぁ
２万頂点入るんだよ？
２万頂点入るんだよ？
>>228
です。
データアクセス時にスレッド間の調停しなきゃいけないのは、
どのタイプのCPUでも一緒だし、SPE群に任せる処理は完全に
ランダムに配置されたデータではなく、配列やハッシュの様な、
一定範囲内に配置されたデータになるでしょうし、そうでない
にせよ、リストみたいな構造でも、一回の処理単位をレコード
単位にするのもありだろうから。
です。
データアクセス時にスレッド間の調停しなきゃいけないのは、
どのタイプのCPUでも一緒だし、SPE群に任せる処理は完全に
ランダムに配置されたデータではなく、配列やハッシュの様な、
一定範囲内に配置されたデータになるでしょうし、そうでない
にせよ、リストみたいな構造でも、一回の処理単位をレコード
単位にするのもありだろうから。
>>228
Cellの実力の片鱗はいくつもの実演や論文で公開されてるけど
最終的なゲーム機用CPUとしての性能はまだ未知数だからね。
しかし、SPEの数を増減できたりリングバスを採用したりと、柔軟な
運用のための冗長性を想定して十分に吸収できるアーキテクチャに
なっているのなら、カリカリのチューニングをしなくても必要十分な
性能は普通に出せるはずなので、その方法もアリかもしれない。
Cellの実力の片鱗はいくつもの実演や論文で公開されてるけど
最終的なゲーム機用CPUとしての性能はまだ未知数だからね。
しかし、SPEの数を増減できたりリングバスを採用したりと、柔軟な
運用のための冗長性を想定して十分に吸収できるアーキテクチャに
なっているのなら、カリカリのチューニングをしなくても必要十分な
性能は普通に出せるはずなので、その方法もアリかもしれない。
マジカヨ
sizeof(unsigned long) != sizeof( void * )
ってことかよ。こりゃキツイなぁ。
sizeof(unsigned long) != sizeof( void * )
ってことかよ。こりゃキツイなぁ。
C言語では sizeof(unsigned long) == sizeof( void * ) は保証されてないような・・・
LS内アクセスは256KBしかないので、32bitでも問題無いのでは
64bit指定が必要なのは自LS外の場合のみですから
まぁ、あくまでも現時点のLinuxポーティングの話なので、Cellプロセッサの制限かどうかは
不明なんですが
64bit指定が必要なのは自LS外の場合のみですから
まぁ、あくまでも現時点のLinuxポーティングの話なので、Cellプロセッサの制限かどうかは
不明なんですが
SPEのmainの宣言は
extern int
main (unsigned int spu_id,
unsigned long long param,
unsigned long long env);
となっていて、paramとenvがメインメモリ上のパラメーターブロックへのポインタなので
確かに sizeof(unsigned long) == sizeof( void * ) == 4 のようですね
extern int
main (unsigned int spu_id,
unsigned long long param,
unsigned long long env);
となっていて、paramとenvがメインメモリ上のパラメーターブロックへのポインタなので
確かに sizeof(unsigned long) == sizeof( void * ) == 4 のようですね
Power.orgバルセロナ会議のCELLの大規模FFTベンチのプレゼンがダウンロードできるようになっているす。
http://www.power.org/news/events/barcelona/11_chow.pdf
http://www.power.org/news/events/barcelona/11_chow.pdf
>>239
ttp://www.gccsummit.org/2005/2005-GCC-Summit-Proceedings.pdf
P191からのPorting the GNU Tool Chain to the Cell Architectureに載ってます
ただ、この仮想ファイルシステムの実装は変わる可能性があると、IBMの開発者が
言っています
>>240
早急にCellへLinuxをポートするために、なるべくカーネルに手を加えずに済む方法を
取ったため、とりあえずコプロセッサ的な使い方ができるようにしたというレベルの物
と考えた方が良いかもしれません
ttp://www.gccsummit.org/2005/2005-GCC-Summit-Proceedings.pdf
P191からのPorting the GNU Tool Chain to the Cell Architectureに載ってます
ただ、この仮想ファイルシステムの実装は変わる可能性があると、IBMの開発者が
言っています
>>240
早急にCellへLinuxをポートするために、なるべくカーネルに手を加えずに済む方法を
取ったため、とりあえずコプロセッサ的な使い方ができるようにしたというレベルの物
と考えた方が良いかもしれません
いままでにないアーキティクチャだから、SPEに対応する抽象概念がOSに存在しない。
SPEスレッドを特殊なUNIXプロセスとみなせば、別個にmain()が存在するのは別におかしくはない。
POSIXスレッドとみなすこともできるだろうが、pthreadsのAPIの大部分は実装できないと思うので
かえって混乱するかなという気がする。
SPEスレッドを特殊なUNIXプロセスとみなせば、別個にmain()が存在するのは別におかしくはない。
POSIXスレッドとみなすこともできるだろうが、pthreadsのAPIの大部分は実装できないと思うので
かえって混乱するかなという気がする。
2005/07/11(月) 03:49:28 ID:p2ec8C9i
SPEのmainの宣言は
extern int
main (unsigned int spu_id,
unsigned long long param,
unsigned long long env);
となっていて、paramとenvがメインメモリ上のパラメーターブロックへのポインタなので
確かに sizeof(unsigned long) == sizeof( void * ) == 4 のようですね
ID:zxrJwC08
>>238
つーか、SPE毎にmainがあるのかよorz
最低でもpthreadで隠蔽してくれてると信じていたのに。
SPEのmainの宣言は
extern int
main (unsigned int spu_id,
unsigned long long param,
unsigned long long env);
となっていて、paramとenvがメインメモリ上のパラメーターブロックへのポインタなので
確かに sizeof(unsigned long) == sizeof( void * ) == 4 のようですね
ID:zxrJwC08
>>238
つーか、SPE毎にmainがあるのかよorz
最低でもpthreadで隠蔽してくれてると信じていたのに。
>>pthreadで隠蔽してくれてると信じていたのに
・・・・( ´・ω・` )
・・・・( ´・ω・` )
それがないとなんもできんらしい。
無能すぎるな。
無能すぎるな。
印象操作しようとしても現実は変わらないのに・・・
それが２chクォリティ
それが２chクォリティ
249 ：名無しさん必死だな：2005/07/11(月) 21:34:13 ID:wY4/aPPR
そう言えば、ＮＴＴ、ＫＤＤＩ、日本テレコムの3社は
元ＩＢＭの人間がトップ人事になった様だな。
強引にCellを採用させるのだろうか？
元ＩＢＭの人間がトップ人事になった様だな。
強引にCellを採用させるのだろうか？
>>249
こいつあほか
こいつあほか
>>250
こいつあほか
こいつあほか
252 ：名無しさん必死だな：2005/07/11(月) 22:06:24 ID:wY4/aPPR
＜通信＞３社の社長はＩＢＭ出身 「スピード感」で新風を
http://dailynews.yahoo.co.jp/fc/economy/telecommunication/
通信業界の３社で昨年来、相次いで日本ＩＢＭ出身者が社長に就いて実績を
上げつつある。旧電電公社のＮＴＴはもちろん、旧ＫＤＤがルーツのＫＤＤＩ、
旧国鉄や電力会社を母体に生まれた日本テレコム、パワードコムを含め、元来、
競争とあまり縁がないおっとりした雰囲気と評される通信業界。ＩＢＭのＤＮＡである
「スピード感」を身につけたトップが吹き込む新風でどこまで変わるのか――。（毎日新聞）
http://dailynews.yahoo.co.jp/fc/economy/telecommunication/
通信業界の３社で昨年来、相次いで日本ＩＢＭ出身者が社長に就いて実績を
上げつつある。旧電電公社のＮＴＴはもちろん、旧ＫＤＤがルーツのＫＤＤＩ、
旧国鉄や電力会社を母体に生まれた日本テレコム、パワードコムを含め、元来、
競争とあまり縁がないおっとりした雰囲気と評される通信業界。ＩＢＭのＤＮＡである
「スピード感」を身につけたトップが吹き込む新風でどこまで変わるのか――。（毎日新聞）
253 ：名無しさん必死だな：2005/07/11(月) 22:07:25 ID:Zw0zI4lF
>>251
こいつあほだ
こいつあほだ
>>249が元祖あほだよな？
255 ：名無しさん必死だな：2005/07/11(月) 22:09:42 ID:0haC6E8V
>>253
こいつもあほだ
こいつもあほだ
>>256
こいつも史上稀に見るあほ
こいつも史上稀に見るあほ
>>256
ﾜﾛﾀ
ﾜﾛﾀ
>256
ﾔﾚﾔﾚ
ﾔﾚﾔﾚ
すきにやってろ
最初にIBMが出したCELLの案って単なるマルチコアPOWER4だったんだよね。
これって何で没になったの?
これって何で没になったの?
SCEの要求スペックに満たなかったから
>>258
ヨレヨレ(マカロニ)
ヨレヨレ(マカロニ)
264 ：名無しさん必死だな：2005/07/12(火) 08:30:33 ID:aNQ5+MPB
MSの要求とSonyの要求の違いは？
SONY→TFLOPS級のCPU
MS→安くて速い奴
単なる対称型マルチコアではそれほどのジャンプにならないのはわかっていたので、
IBM案をクタタンが蹴った。
MS→安くて速い奴
単なる対称型マルチコアではそれほどのジャンプにならないのはわかっていたので、
IBM案をクタタンが蹴った。
MS 「オヤジ！ 安くて速いやつ、一丁！」
Intel 「あいよ！ セレロンの2.8GHzくらいでどうだい？お安くしまっせ！」
MS 「遅いよ！」
Intel 「じゃあ、Smithfieldとかは？ 2コアから3コアに増やしてもいいよ」
MS 「熱いよ！つか それ、3コアじゃなくて、3ダイ・・」
Intel 「じゃ、Dothanなら？ クロック多少上げても涼しいＹｏ」
MS 「だから遅いって！」
Intel 「・・Yonah（ﾎﾞｿｯ…）」
MS 「まだ設計中じゃん！」
Intel 「・・・・Montecito」
MS 「いくらするんだよ！？」
Intel 「・・・・・・・・・」
MS 「・・・・・・・・・・・・・・・」
Intel 「・・お前に提供できるコアは無い！」
MS 「逆切れかよ！？ オイ！」
-------------後日--------------
MS 「IBMさん、助けてー」
IBM 「 (^ω^;) おいでやす」
Intel 「あいよ！ セレロンの2.8GHzくらいでどうだい？お安くしまっせ！」
MS 「遅いよ！」
Intel 「じゃあ、Smithfieldとかは？ 2コアから3コアに増やしてもいいよ」
MS 「熱いよ！つか それ、3コアじゃなくて、3ダイ・・」
Intel 「じゃ、Dothanなら？ クロック多少上げても涼しいＹｏ」
MS 「だから遅いって！」
Intel 「・・Yonah（ﾎﾞｿｯ…）」
MS 「まだ設計中じゃん！」
Intel 「・・・・Montecito」
MS 「いくらするんだよ！？」
Intel 「・・・・・・・・・」
MS 「・・・・・・・・・・・・・・・」
Intel 「・・お前に提供できるコアは無い！」
MS 「逆切れかよ！？ オイ！」
-------------後日--------------
MS 「IBMさん、助けてー」
IBM 「 (^ω^;) おいでやす」
レガシーフリーなCPUにすれば
かなりダイサイズ小さくなりそうだけど
かなりダイサイズ小さくなりそうだけど
x86はアーキティクチャそのものが古いので、レガシーだけ切離すってわけにはいかないでしょ。
(ていうか切離して作ったのがIA-64のはずなんだけど、そのわりには性能がふるわない)
IntelはIBMみたくカスタムで商売して(くれ)ないってのも
不採用の大きな理由の一つだと思う。
(ていうか切離して作ったのがIA-64のはずなんだけど、そのわりには性能がふるわない)
IntelはIBMみたくカスタムで商売して(くれ)ないってのも
不採用の大きな理由の一つだと思う。
テクノロジスレから転載だけど、プレスコの写真。
ttp://rerere.sytes.net/up/source/up8267.jpg
分岐予測回路 + 命令デコーダ + スケジューラーが
実行ユニットの2倍以上も面積食ってる今時のx86の歪さ…
ttp://rerere.sytes.net/up/source/up8267.jpg
分岐予測回路 + 命令デコーダ + スケジューラーが
実行ユニットの2倍以上も面積食ってる今時のx86の歪さ…
膨大なバイナリ資産の重さで歪んでるわけだから、無駄ではない。
(組込みでは無駄だが)
(組込みでは無駄だが)
PowerPC G5でさえもバイナリ資産の重さのために
RISCの良さを捨てて歪んじゃったしね。
RISCの良さを捨てて歪んじゃったしね。
360はMontecitoを乗せたら神になれたのに。
>>272
RISCでの処理能力アップで相殺出来る筈が、思うようにパフォーマンス上がらなくてレガシーロジックを積まなくてはならなくなっただけ。
他のRISC系CPUも同じ道を辿っているんだよな。
ベンチ以外ではRISCってパッとしない印象が強い。
RISCでの処理能力アップで相殺出来る筈が、思うようにパフォーマンス上がらなくてレガシーロジックを積まなくてはならなくなっただけ。
他のRISC系CPUも同じ道を辿っているんだよな。
ベンチ以外ではRISCってパッとしない印象が強い。
RISCもVLIWも、それぞれの新規アーキテクチャの出発点では結構、理想的なんだよ。
ところが代を重ねて、バイナリ資産を抱えるうちに、
スケジューラーが追加、強化されたり、命令デコーダーがどんどん
肥大化していって結局はx86CPUの似たり寄ったりになってしまうw
ただ、ゲームコンソールは今のところバイナリ資産に
縛られる必要がないから、もうちっとは理想的な選択ができそうだけど。
ところが代を重ねて、バイナリ資産を抱えるうちに、
スケジューラーが追加、強化されたり、命令デコーダーがどんどん
肥大化していって結局はx86CPUの似たり寄ったりになってしまうw
ただ、ゲームコンソールは今のところバイナリ資産に
縛られる必要がないから、もうちっとは理想的な選択ができそうだけど。
>>270
結局、x86とCellの優劣評価はコインの裏表なんだよね。
テクノロジードライバのしての
ゲームコンソールまでPCアーキそっくりじゃつまらない。
「一番の差はビジネスモデル」となっちゃうとね。
結局、x86とCellの優劣評価はコインの裏表なんだよね。
テクノロジードライバのしての
ゲームコンソールまでPCアーキそっくりじゃつまらない。
「一番の差はビジネスモデル」となっちゃうとね。
Cellだっていずれ同じ道をたどる
それわその通りだろうな .
しかし タネとしての 256K LS を積んでもいる .
しかし タネとしての 256K LS を積んでもいる .
ヘテロジニアスマルチコアの次は、量子コンピューターだといいなー
量子コンピューターなんて仮に実用化できたとしても
波動関数の干渉を利用できるような極めて特殊なケース以外では
糞の役にも立たないから、まともなCPUとしては使い物にならんですよ。
波動関数の干渉を利用できるような極めて特殊なケース以外では
糞の役にも立たないから、まともなCPUとしては使い物にならんですよ。
>>量子コンピューター
論理演算としての枠組み自体は今のコンピューターと変わらない
（ような処理のできる可能性もいくつか提示されている）んだが、
今のところ論理システムのセッティングに恐ろしく時間がかかる。
だから既存のシステムで1億年とかかかる処理のためにシステムを組む
のでなければ割に合わない、というのがより正確かも。
論理演算としての枠組み自体は今のコンピューターと変わらない
（ような処理のできる可能性もいくつか提示されている）んだが、
今のところ論理システムのセッティングに恐ろしく時間がかかる。
だから既存のシステムで1億年とかかかる処理のためにシステムを組む
のでなければ割に合わない、というのがより正確かも。
GRAPEみたいなもんかね>>量子コンピューター
>>282
いや、上で書いた”論理システム”というのはもっとミクロなもの。
既存のコンピューターならそれこそトランジスタ1個2個というレベルの話。
要するにまだそういうところでうろうろしている段階なんだね。
いや、上で書いた”論理システム”というのはもっとミクロなもの。
既存のコンピューターならそれこそトランジスタ1個2個というレベルの話。
要するにまだそういうところでうろうろしている段階なんだね。
>>量子コン
たとえば32bitの数同士を演算すると
たったの一回の演算で2の64乗≒1800京個の演算が同時に走る(量子力学的には)
こりゃスゲーって思っちゃいそうだけど
実際に取り出せる演算結果は、その1800京個の中のランダムな『たった一個』だけ
つまり、素のままでは単純な演算すらろくにできない。
それを量子の重ね合わせの原理を使って、なんとか使い物になる
アルゴリズムが見つかったらいいな、ってな話だったような。
これ以上はスレ違いなので。
量子コンピュータ
http://science3.2ch.net/test/read.cgi/sci/1042199835/
たとえば32bitの数同士を演算すると
たったの一回の演算で2の64乗≒1800京個の演算が同時に走る(量子力学的には)
こりゃスゲーって思っちゃいそうだけど
実際に取り出せる演算結果は、その1800京個の中のランダムな『たった一個』だけ
つまり、素のままでは単純な演算すらろくにできない。
それを量子の重ね合わせの原理を使って、なんとか使い物になる
アルゴリズムが見つかったらいいな、ってな話だったような。
これ以上はスレ違いなので。
量子コンピュータ
http://science3.2ch.net/test/read.cgi/sci/1042199835/
>>284
お前頭良いな。勉強になった。
お前頭良いな。勉強になった。
>>284
大まかにはその通り。ただbit相互の干渉による論理回路の形成ができそうなので、
ランダムな結果ではなくある一定のアルゴリズムの結果としての一意の解を一発で
取りだすことができる。逆にいうとそうでなければコンピューターにならない。
大まかにはその通り。ただbit相互の干渉による論理回路の形成ができそうなので、
ランダムな結果ではなくある一定のアルゴリズムの結果としての一意の解を一発で
取りだすことができる。逆にいうとそうでなければコンピューターにならない。
287 ：名無しさん必死だな：2005/07/12(火) 21:30:58 ID:+7A1kbxm
ところでみんな読んだ？
キャッチローキャッチロー
量子コンピュータがでても、しばらくはノイマンCPUとのデュアルになるだろ。
量子アルゴリズムによって優位性がでるものを量子コンピュータに任せて、
そのたの処理はノイマンCPUが担当する。
今のPPE,SPEの関係に近くなるんじゃないかな。
量子アルゴリズムによって優位性がでるものを量子コンピュータに任せて、
そのたの処理はノイマンCPUが担当する。
今のPPE,SPEの関係に近くなるんじゃないかな。
量子コンピュータか…、
まだ夢の世界だな。
まだ夢の世界だな。
女の子だけが持ってる第六感コンピュータ
セックスセンスってやつだね
量子コンピュータの前に分子コンピュータあたりがでるだろ
俺の感ピューター最強。今日なんかカラスの糞を事前に察知して回避するアルゴリズムの生成に成功したし。
量子コンピュータと分子コンピュータって、地球とビー玉くらい違うべ。
分子コンピュータはしょせんノイマン型だからね。
超並列計算が可能だけど。
超並列計算が可能だけど。
■後藤弘茂のWeekly海外ニュース■
G70にR520、次世代GPUはマルチスレッディングが標準的に
http://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
G70にR520、次世代GPUはマルチスレッディングが標準的に
http://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
>>297
後藤さん、何時まで仕事してるんだ・・・
後藤さん、何時まで仕事してるんだ・・・
寧ろ昼仕事していないとか
フリーライターが午前2時、3時に仕事なんてあたりまえだろ…
E3から未だに日本に帰ってない説。
向こうじゃ深夜じゃないんだYO！
向こうじゃ深夜じゃないんだYO！
誤爆だ＿|￣|○
てか海外ニュースなんだから海外在住と考えるのが普通じゃないか
>>304
お前頭いいな
お前頭いいな
Weeklyなんだから締め切りは週１回と考えるのが普通じゃないか
ランバスのやつはレポートまだー？
上のほうでなかった？ ＞ラムバス
2010年？頃にはXDR2が。 8GHz駆動。
XDR2には マイクロスレッディング技術が。
あとは目新しいことも無かったのでは？
2010年？頃にはXDR2が。 8GHz駆動。
XDR2には マイクロスレッディング技術が。
あとは目新しいことも無かったのでは？
>>308
いや、SCEの講演の方の内容。
いや、SCEの講演の方の内容。
310 ：名無しさん必死だな：2005/07/13(水) 12:09:04 ID:VAk/vcys
463 名前： 名無しさん必死だな [sage] 投稿日： 2005/07/13(水) 10:34:15 ID:GFeIirjG
>>460
俺は契約社員何で良く分からないんですよ。
cellは歩留まり相当悪かったなぁ、一桁パーセントぐらいの歩留まりでした。
今はもう、IBMが工場うっぱらって京セラ工場になったんでcellなんて作ってないので知りません。
472 名前： 名無しさん必死だな [sage] 投稿日： 2005/07/13(水) 11:02:30 ID:GFeIirjG
>>470
ちなみに今は京セラの契約社員です。
http://www.itmedia.co.jp/news/articles/0507/01/news107.html
ちなみにここの工場
476 名前： 名無しさん必死だな [sage] 投稿日： 2005/07/13(水) 11:12:14 ID:GFeIirjG
>>475
http://pc.watch.impress.co.jp/docs/2005/0208/kaigai001.jpg
これ作ってた。
俺は設計とかはしてないよ、試作はしてたけど
CELLはIBMの工場でさえ数％の歩留まりか。
来年春発売なんて絶対無理だろ、よくて再来年末か？
>>460
俺は契約社員何で良く分からないんですよ。
cellは歩留まり相当悪かったなぁ、一桁パーセントぐらいの歩留まりでした。
今はもう、IBMが工場うっぱらって京セラ工場になったんでcellなんて作ってないので知りません。
472 名前： 名無しさん必死だな [sage] 投稿日： 2005/07/13(水) 11:02:30 ID:GFeIirjG
>>470
ちなみに今は京セラの契約社員です。
http://www.itmedia.co.jp/news/articles/0507/01/news107.html
ちなみにここの工場
476 名前： 名無しさん必死だな [sage] 投稿日： 2005/07/13(水) 11:12:14 ID:GFeIirjG
>>475
http://pc.watch.impress.co.jp/docs/2005/0208/kaigai001.jpg
これ作ってた。
俺は設計とかはしてないよ、試作はしてたけど
CELLはIBMの工場でさえ数％の歩留まりか。
来年春発売なんて絶対無理だろ、よくて再来年末か？
>>310
2003年末ってのが抜けてる。
2003年末ってのが抜けてる。
2003年末って、もう90nmプロセスでの量産に入ってたの？
野洲事業所でCellの試作してたのか
きっと秘密の半導体工場があったんだな
きっと秘密の半導体工場があったんだな
>>315
パッケージング用プリント基板ぐらいなら生産できるんじゃないんですか。
パッケージング用プリント基板ぐらいなら生産できるんじゃないんですか。
パッケージングで歩留まりはわからんよ
パッケージング用プリント基板の歩留まりが2003当時悪かったってだけの情報だしね
cell自体の歩留まりどうこうじゃない
cell自体の歩留まりどうこうじゃない
2003年末の設計検証段階の試作品の歩留まりとしては、
数％は逆にかなり優秀な部類。
インテルなんて、サンプル出荷段階で数％なんてざらだから。
数％は逆にかなり優秀な部類。
インテルなんて、サンプル出荷段階で数％なんてざらだから。
これが東芝が開発したCellのソフトウエア・プラットフォームだ
http://techon.nikkeibp.co.jp/NE/rep/050713.html
http://techon.nikkeibp.co.jp/NE/rep/050713.html
低脳痴漢必死だな・・・
そういえば、日経NE7月４日号に、SRAMが大容量化にすればするほどに対策なしではソフトエラー率が
高まるという記事があったな。CELLを開発した開発者も、CELLのSRAMにソフトエラー対策に力を入れたと書いてあった。
高まるという記事があったな。CELLを開発した開発者も、CELLのSRAMにソフトエラー対策に力を入れたと書いてあった。
そもそもパッケージ工場でどうしてダイの歩留まりが判るんだろう。
パッケージングしてからダイの検査すると思ったのか？
パッケージングしてからダイの検査すると思ったのか？
どこの文読んでの発言さ
関係者ですって書けば
関係者になれてしまうこのスレに驚きを隠せない。
関係者になれてしまうこのスレに驚きを隠せない。
324は310に向けての発言じゃないの？
＞325
とするとずいぶんレベルの低い工場だな。
歩留まり数％とはね。
とするとずいぶんレベルの低い工場だな。
歩留まり数％とはね。
>cellは歩留まり相当悪かったなぁ、一桁パーセントぐらいの歩留まりでした。
>今はもう、IBMが工場うっぱらって京セラ工場になったんでcellなんて作ってないので知りません
低脳ぶりにはあきれ果てるしかない
>>321
ユーティリティライブラリとソフトウェア部品はOS違っても共通っぽい
リアルタイムリソーススケジューラをOSごとにカスタマイズすればいいのかな
>今はもう、IBMが工場うっぱらって京セラ工場になったんでcellなんて作ってないので知りません
低脳ぶりにはあきれ果てるしかない
>>321
ユーティリティライブラリとソフトウェア部品はOS違っても共通っぽい
リアルタイムリソーススケジューラをOSごとにカスタマイズすればいいのかな
>>329
きっとP/W検査してないんだよ。ｗ
きっとP/W検査してないんだよ。ｗ
さすがにネットワーク系の機能強化するなら、
μITRONは辛いかと。リアルタイムLinux系だろ。
μITRONは辛いかと。リアルタイムLinux系だろ。
だからOSはダブルでのっけるでしょ
337 ：名無しさん必死だな：2005/07/13(水) 23:16:06 ID:wDSFlDMN
というかこの図一枚では何もわからん。
誰かNEを買ってUPすべし
誰かNEを買ってUPすべし
おことわりだ
>>338
こいつあほか
こいつあほか
aperiosはありえない？
>>341
SCE の OS 開発部の部長さんが Aperios の中の人みたいだけど、
これまでに採用されたのが AIBO と DST-MS9 という STB しかないみたいだから、
採用実績とか開発経験者の数を考えると ITRON や Linux になるんじゃないかな。
もし PS3 上で動く Aperios があったとしても趣味レベルで留まりそう。
SCE の OS 開発部の部長さんが Aperios の中の人みたいだけど、
これまでに採用されたのが AIBO と DST-MS9 という STB しかないみたいだから、
採用実績とか開発経験者の数を考えると ITRON や Linux になるんじゃないかな。
もし PS3 上で動く Aperios があったとしても趣味レベルで留まりそう。
343 ：名無しさん必死だな：2005/07/14(木) 03:25:09 ID:DIMGXu/Q
インテル、モバイル向けデュアルコア「Yonah」の概要を公開
http://pc.watch.impress.co.jp/docs/2005/0713/intel.htm
結局インテルに先を越されるのか
http://pc.watch.impress.co.jp/docs/2005/0713/intel.htm
結局インテルに先を越されるのか
お、IDがIDEハードディスクだ
# mount /dev/hda /mario
# mount /dev/hda /mario
プレイステーションミーティング 7月21日に開催
21日はCPUのクロックダウンが発表されると聞いています
理由は歩留まり向上の為で、3.2GHZから2.6GHZへの変更で２倍近くの向上が見込めるとの事
理由は歩留まり向上の為で、3.2GHZから2.6GHZへの変更で２倍近くの向上が見込めるとの事
最低2.8GHZはあると思うよｗｗｗ
あと1週間でバレル嘘とかついて、恥ずかしくないのｷｬﾊﾊ
あと1週間でバレル嘘とかついて、恥ずかしくないのｷｬﾊﾊ
クロックダウンするにしても発売直前にコソーリ公表するだけだと思われ
>>349
あると思うよｗｗｗ、じゃなくてさ。
憶測なら相手の意見に対してバレル嘘と決め付けるのはどうよ。
そんな感じで「2.8にクロックダウン」のソースよろ。
>>348 がそもそもガセでクロックダウンしない可能性もあるんだしな。
あると思うよｗｗｗ、じゃなくてさ。
憶測なら相手の意見に対してバレル嘘と決め付けるのはどうよ。
そんな感じで「2.8にクロックダウン」のソースよろ。
>>348 がそもそもガセでクロックダウンしない可能性もあるんだしな。
626 名前：名無しさん必死だな[sage] 投稿日：2005/07/13(水) 21:31:01 ID:ZDrT/kSR
この間IBMが公開したCellボードでは、2.8G動作してたのは無視ですか。
↑
あこれこれ。
これが理由かな。
この間IBMが公開したCellボードでは、2.8G動作してたのは無視ですか。
↑
あこれこれ。
これが理由かな。
ま、その文章も削ってあるからな
実験室ではもっと高速に動作させてるって書いてあっただろ
実験室ではもっと高速に動作させてるって書いてあっただろ
Decision Process of Cell - Bandwidth Dominates Architecture
Masakazu Suzuoki, Sony Computer Entertainment America
ttp://www.rambus.co.jp/events/Main1_2_SCE_Suzuoki.pdf
（PDF注意）
ラムバスデベロッパフォーラム鈴置氏の基調講演資料
Masakazu Suzuoki, Sony Computer Entertainment America
ttp://www.rambus.co.jp/events/Main1_2_SCE_Suzuoki.pdf
（PDF注意）
ラムバスデベロッパフォーラム鈴置氏の基調講演資料
ソース付きの情報で突っ込み入れてるだけやんｗ
一緒にされたらかわいそうだよ。
一緒にされたらかわいそうだよ。
ttp://nikkeibp.jp/wcs/leaf/CID/onair/jp/elec/372022
＞4GHz以上で動作する点や、SPEの単精度の浮動小数点演算性能が合計256GFLOPSである点も変わらない。
ま、研究所レベルならDD1同様に4GHzでは動く、と。
＞4GHz以上で動作する点や、SPEの単精度の浮動小数点演算性能が合計256GFLOPSである点も変わらない。
ま、研究所レベルならDD1同様に4GHzでは動く、と。
それならば、なぜ開発キットのクロックを3.2GHzにしないのか、配布台数があんなに少ないのかという流れだったと思うが誰も答えられなかったと記憶している。
妄想と言うか推測すれば…
LongRun2など組み込んでから3.2GHz版は造るつもりじゃないかな。
今は最終量産仕様を詰めている最中だと思う。
発熱・リーク電流対策で開発者チップを造るのも時間が惜しいのかもしれないが。
LongRun2など組み込んでから3.2GHz版は造るつもりじゃないかな。
今は最終量産仕様を詰めている最中だと思う。
発熱・リーク電流対策で開発者チップを造るのも時間が惜しいのかもしれないが。
ＳＯＩのcellにLR2？
乗らないでしょ
乗らないでしょ
忘れてた、cellはIBMのSOIプロセスで開発しているんだったな。_no
でも、トランスメタの従業員の半数を拉致って何さしてるんだろ？
でも、トランスメタの従業員の半数を拉致って何さしてるんだろ？
バルクCMOSと噂のGPUにLR2じゃないの
開発キットというか試作機を本チャンと同じクロックで動かせ、というのは
試作の意味がないと思うんだが。実機と配線違うんだし、PCI Expressのブリッジとか
実機と関係ないものまで高クロックで動作させなきゃならなくなる。
あと、もし実機でCellが3.2GHzで動かないならば、それはたぶんPPEの問題で、
つまりライバル機も一蓮托生。
試作の意味がないと思うんだが。実機と配線違うんだし、PCI Expressのブリッジとか
実機と関係ないものまで高クロックで動作させなきゃならなくなる。
あと、もし実機でCellが3.2GHzで動かないならば、それはたぶんPPEの問題で、
つまりライバル機も一蓮托生。
シフトウェアレベルでの互換性が保障されていれば、
実機より遅い分には大して困らないと思うんだけど。
実機では同等以上に動くわけですから。
実機より遅い分には大して困らないと思うんだけど。
実機では同等以上に動くわけですから。
板垣がスペック周波数どおりに動かないハードってPS3を非難してたのは
このスペック低下の事だったのか？
確かに開発機が実機よりクロックが低いなんてのはPS3に限らず日常茶飯事だし、
今更こんな事で叩くのも変だと思ったんだよな。
実際に同じ例として箱1の時のスペック低下も挙げてたし。
このスペック低下の事だったのか？
確かに開発機が実機よりクロックが低いなんてのはPS3に限らず日常茶飯事だし、
今更こんな事で叩くのも変だと思ったんだよな。
実際に同じ例として箱1の時のスペック低下も挙げてたし。
板垣が皮肉ったのはＰＳＰですよ。
>>368
わざとらしいマッチポンプ乙
わざとらしいマッチポンプ乙
ソニー、CellにTransmetaの省電力技術「LongRun2」搭載
http://pc.watch.impress.co.jp/docs/2005/0401/transmeta.htm
LR2まるごとは、PS３に間に合わない、技術的に難しい、などあるかもしれないけど
トランスメタの省電力技術の一部なりをつぎ込むのは間違いないのでは。
http://pc.watch.impress.co.jp/docs/2005/0401/transmeta.htm
LR2まるごとは、PS３に間に合わない、技術的に難しい、などあるかもしれないけど
トランスメタの省電力技術の一部なりをつぎ込むのは間違いないのでは。
電力消費抑えられれば発熱も少なくてすむ&冷却ラク&動作も安定でいいことづくめ。
Cellも更に色々な機器に採用される幅が広がるね。
Cellも更に色々な機器に採用される幅が広がるね。
つか、なんで今更 >>372 の話をしてるんだ。。。
>>370
いや元はファミ通XBOXだろ。
当然そのオリジナルインタビュー見たけど、
流れも何もPSPの話題なんて一つも出てないよ。
そもそも箱360とPS3の比較の話題だったんだし、
PS3と考えるのが自然な話の流れだった。
いや元はファミ通XBOXだろ。
当然そのオリジナルインタビュー見たけど、
流れも何もPSPの話題なんて一つも出てないよ。
そもそも箱360とPS3の比較の話題だったんだし、
PS3と考えるのが自然な話の流れだった。
>>377
ちょっと待て、俺はネット上で見たけど、明らかにPSPのことを指してたぞ
ちょっと待て、俺はネット上で見たけど、明らかにPSPのことを指してたぞ
>>375
LR２の主要技術自体は無理ぽ
LR２の主要技術自体は無理ぽ
この話題ってよくループしてるよね
>>372の記事って結構前からでてたのに
>>372の記事って結構前からでてたのに
>>360
なぜ開発キットが3.2GHｚにしないのかって？
答えられないのは厨だけだろ。
試作ウェハーから取れるCELLの中で
2.4GHz品が安定的に取れて一番多いからだろ。
メーカーに配る開発キットにクロックのバラツキが
あれば困る訳だし。一番取れるクロックに持ってくるのは
当たり前。
量産ともなれば、ターゲットクロックを3..2GHzに持ってくる
であろうし、試作は試作。
なぜ開発キットが3.2GHｚにしないのかって？
答えられないのは厨だけだろ。
試作ウェハーから取れるCELLの中で
2.4GHz品が安定的に取れて一番多いからだろ。
メーカーに配る開発キットにクロックのバラツキが
あれば困る訳だし。一番取れるクロックに持ってくるのは
当たり前。
量産ともなれば、ターゲットクロックを3..2GHzに持ってくる
であろうし、試作は試作。
PS2の開発キットも実機よりクロック低かったな
量産品より低いクロックから始めるのは当たり前なのに
捏造くんはなにを騒いでるのか
量産品より低いクロックから始めるのは当たり前なのに
捏造くんはなにを騒いでるのか
BodyBiasは無理だろうけど、電圧コントロールぐらいは出来そうだよな。
とにかく3.2GHzで動けばいい訳だから、
その周波数を動かせる限界の電圧を見極めでその電圧で動かす、とか。
半導体はある程度マージンを持って作るから、
なにもしないよりは低い電圧で動かすことが出来るはず。
そこら辺のノウハウはトランスメタには結構ありそう。
とにかく3.2GHzで動けばいい訳だから、
その周波数を動かせる限界の電圧を見極めでその電圧で動かす、とか。
半導体はある程度マージンを持って作るから、
なにもしないよりは低い電圧で動かすことが出来るはず。
そこら辺のノウハウはトランスメタには結構ありそう。
単に半導体技術者として雇ったのかも、とふと思った。
その2.4GHzとやらのPS3より
半年も早く発売されるゲーム機の開発機が
未だにMacG5なのは何故だ。
xenonCPUを積まないのは何故だ。
答えられないのは（ｒｙ
半年も早く発売されるゲーム機の開発機が
未だにMacG5なのは何故だ。
xenonCPUを積まないのは何故だ。
答えられないのは（ｒｙ
SCEI代表取締役社長兼グループCEOの久夛良木健氏は、
「Transmetaの省電力技術および才能あふれるエンジニアをとても尊敬している。
チップデザイン、ソフトウェア、電力管理における我々の能力を飛躍させる方法として、
Transmetaとの協業に興奮している」とコメント。
http://pc.watch.impress.co.jp/docs/2005/0401/transmeta.htm
(；´Д｀)ﾊｱﾊｱ
「Transmetaの省電力技術および才能あふれるエンジニアをとても尊敬している。
チップデザイン、ソフトウェア、電力管理における我々の能力を飛躍させる方法として、
Transmetaとの協業に興奮している」とコメント。
http://pc.watch.impress.co.jp/docs/2005/0401/transmeta.htm
(；´Д｀)ﾊｱﾊｱ
実はXBOX360って実はMacG5そのまんまだったりしてな。
同じ理由・・
・・・つまり、まだ完成してないってこと？ ＞xenonCPU
・・・つまり、まだ完成してないってこと？ ＞xenonCPU
完成！量産開始&生産順調！
という報はまだないな
という報はまだないな
>386
apuril POOL
apuril POOL
完成してないんだったら、載ってなくても仕方ないな
うん、仕方ない
で、発売は来年春だっけ？
うん、仕方ない
で、発売は来年春だっけ？
393 ：名無しさん必死だな：2005/07/14(木) 23:37:27 ID:tRQhIO1a
そんな事は言ってないクタ
>>383
vtは2段階ってpdfに書いてあったと思ったけど。
vtは2段階ってpdfに書いてあったと思ったけど。
VMX128があるから全然バイナリ互換じゃないけどね
>>387
ぼぼを再現できると聞いて飛んで来たですたい
ぼぼを再現できると聞いて飛んで来たですたい
>>396
VSスレにお帰りください。
「360CPUの情報が無い＝完成してない」って思いたい人が居るみたいだね。
外販する予定の無い360CPUの情報が、外販する予定のCELLの情報より少ないのは当然だと思うよ。
NDAあるんだから、公式発表以外の情報を疑うのが普通なんじゃない？
そういう意味では、CELLはいろいろ想像出来て楽しいね。
VSスレにお帰りください。
「360CPUの情報が無い＝完成してない」って思いたい人が居るみたいだね。
外販する予定の無い360CPUの情報が、外販する予定のCELLの情報より少ないのは当然だと思うよ。
NDAあるんだから、公式発表以外の情報を疑うのが普通なんじゃない？
そういう意味では、CELLはいろいろ想像出来て楽しいね。
R500の情報はいっぱいあるんだけどねえ
帯域面をカバーするために貴重なトランジスタを割いてeDRAMをくっつけたGPUだけに
メモリ周り等のコスト面でゲーム機ほど厳しい要求がないPC用に販売はないだろうなあ
帯域面をカバーするために貴重なトランジスタを割いてeDRAMをくっつけたGPUだけに
メモリ周り等のコスト面でゲーム機ほど厳しい要求がないPC用に販売はないだろうなあ
R520系統も相当歩留まりに苦労してるようですねニヤニヤ
>>387
なるほど。その同じ理由とやらで、あっちは問題なくてこっちは製品板がクロックダウンする訳ですか。ﾁｺﾞｲﾈ。
なるほど。その同じ理由とやらで、あっちは問題なくてこっちは製品板がクロックダウンする訳ですか。ﾁｺﾞｲﾈ。
少なくとも原本のファミ通XBOXの板垣インタビューには
PSPの話題なんてこれっぽっちもなかったな。
PSPの話題なんてこれっぽっちもなかったな。
>>400
R520は一応テープアウトしたんでなかったかい？
一応満足のいく歩留まりで確保出来てるみたいだけど。
んでも、RSXと同世代のGF7800はえらく歩留まりいいみたいだね。
SCEが生産合戦に持ち込んだらMS不利かもね。
R520は一応テープアウトしたんでなかったかい？
一応満足のいく歩留まりで確保出来てるみたいだけど。
んでも、RSXと同世代のGF7800はえらく歩留まりいいみたいだね。
SCEが生産合戦に持ち込んだらMS不利かもね。
ここはcellスレじゃないの？
R500とかRSXの話がしたいならvsかテクノロジースレに行けばいいじゃん。
R500とかRSXの話がしたいならvsかテクノロジースレに行けばいいじゃん。
CELLも量産の話が出て来そうな時期ではあるね。
３月にPS3を百万台用意するためには、そろそろ作り始めないと？
３月にPS3を百万台用意するためには、そろそろ作り始めないと？
きょうのID:jiRM2aS0
>>406
それはいくらなんでも気が早すぎ。そういうのは年末から。
それはいくらなんでも気が早すぎ。そういうのは年末から。
年明けから生産開始、月産50万台で3月頃100万初期出荷で日本発売。
4月か5月に100～150万出荷で北米発売、夏～秋に欧州、その頃は月産100万台弱。
みたいな感じか？
理想型だと。
4月か5月に100～150万出荷で北米発売、夏～秋に欧州、その頃は月産100万台弱。
みたいな感じか？
理想型だと。
「コンテキストスイッチの切り替えが激しくて爆熱」
どこから突っ込みを入れればいいのか悩ましい位凄い文章を書ける貴殿をちょっと孫 正ry。
どこから突っ込みを入れればいいのか悩ましい位凄い文章を書ける貴殿をちょっと孫 正ry。
>>412
このコピペって流行ってるの？
このコピペって流行ってるの？
ファミ通XBOXの板垣インタビュー見直してみた。
PS３はどう思いますか？
クリエイターとして志は尊敬するけど、ソフト屋として願う事は
公称スペックどおりに動くハードを作ってくれって事。
そうじゃないハードなんて論外。
公平な事を言えば箱1もGPUが1割クロックダウンしたが、あの時は大変だった。
この発言をどう捉えるかだね。
PS３はどう思いますか？
クリエイターとして志は尊敬するけど、ソフト屋として願う事は
公称スペックどおりに動くハードを作ってくれって事。
そうじゃないハードなんて論外。
公平な事を言えば箱1もGPUが1割クロックダウンしたが、あの時は大変だった。
この発言をどう捉えるかだね。
開発者としては、箱１の二の舞いは避けて欲しいと言っているように聞こえるな。
>>416
普通にお願いなんじゃね
この時点でPS3がSPECダウンのしようが無いんだし
もし、発表SPECと開発機の違いを言ってるんであれば
板垣がただの阿呆ってことでしょ
それこそ箱○のG5開発機はどうなるのよってことで
普通にお願いなんじゃね
この時点でPS3がSPECダウンのしようが無いんだし
もし、発表SPECと開発機の違いを言ってるんであれば
板垣がただの阿呆ってことでしょ
それこそ箱○のG5開発機はどうなるのよってことで
実機のクロックが落ちると開発中に動いてたものが処理落ちするのが困る、
と言ってるように読めるんだが。
開発機がはなから実機相当じゃないのとはまた意味が違う気がする。
と言ってるように読めるんだが。
開発機がはなから実機相当じゃないのとはまた意味が違う気がする。
開発機、けっこう順調に配布されてるみたいね。
よければソースを
>>416
これは別にＰＳ３がクロックダウンするって言ってる訳じゃないな
例を挙げるために、箱のクロックダウンの事を言ってるだけで
多分ＰＳ２のハッタリスペックの事言ってるんじゃないか？
もしくはＰＳＰのクロック制限問題
>>418の言うとおりＰＳ３では交渉スペック通りのハード作ってね、って事でしょ
これは別にＰＳ３がクロックダウンするって言ってる訳じゃないな
例を挙げるために、箱のクロックダウンの事を言ってるだけで
多分ＰＳ２のハッタリスペックの事言ってるんじゃないか？
もしくはＰＳＰのクロック制限問題
>>418の言うとおりＰＳ３では交渉スペック通りのハード作ってね、って事でしょ
美学に翻弄される -Cellを創ったエンジニアたち（5）-
http://techon.nikkeibp.co.jp/article/HONSHI_LEAF/20050714/106743/
http://techon.nikkeibp.co.jp/article/HONSHI_LEAF/20050714/106743/
美学に翻弄・・・
ヤツか。 ヤツが我侭を言うんだな？
ヤツか。 ヤツが我侭を言うんだな？
クタクタクタクタクタクタクタクタクタクタクタクタクタクタクタクタ
>>416
どうもこうもないじゃんね
どうもこうもないじゃんね
ワトソンもDNA２重螺旋にやまはったのは美学からだったよ。
うむ、クリックで救える命もある
座布団1枚
>多分ＰＳ２のハッタリスペックの事言ってるんじゃないか？
>もしくはＰＳＰのクロック制限問題
アンチ思想でしか解釈できませんね。
>もしくはＰＳＰのクロック制限問題
アンチ思想でしか解釈できませんね。
>>396
おまえさんのボケは九州人にしか理解されないようだ
おまえさんのボケは九州人にしか理解されないようだ
ぼぼって○んこのこと？
性行為自体の事だって聞いたんだがな
>>431
九州でもごく一部の地域でしか通用しないんだけど
九州でもごく一部の地域でしか通用しないんだけど
ぼぼ不動産か
>>436
＞ハードウェアトランスレートの速度を最大6倍速である旨をご案内しておりましたが、
＞製品開発上の都合により、当初の開発目標を達成できないこととなり
＞本速度を最大4倍速に変更させていただくこととなりました。
(・∀・) ｲｲ！
120秒の元データを
P4の3GHzで360秒でソフトエンコ、
これなら1/12の30秒でトランスコードですか。
120秒→30秒で 4倍速ね。
PSP用のファイル形式にもソフトエンコながら変換可能ですか。
唯一の弱点は、MPEG2のビットレートを下げる用途にしか使えない・・・
データ構成の変更も出来ないのか。
気軽に長時間DVDを作成するにはいいかもね。
…ｲﾗﾈ ヽ~ﾉ´Д`)
＞ハードウェアトランスレートの速度を最大6倍速である旨をご案内しておりましたが、
＞製品開発上の都合により、当初の開発目標を達成できないこととなり
＞本速度を最大4倍速に変更させていただくこととなりました。
(・∀・) ｲｲ！
120秒の元データを
P4の3GHzで360秒でソフトエンコ、
これなら1/12の30秒でトランスコードですか。
120秒→30秒で 4倍速ね。
PSP用のファイル形式にもソフトエンコながら変換可能ですか。
唯一の弱点は、MPEG2のビットレートを下げる用途にしか使えない・・・
データ構成の変更も出来ないのか。
気軽に長時間DVDを作成するにはいいかもね。
…ｲﾗﾈ ヽ~ﾉ´Д`)
日経NE最新号を読んだ。クタは鬼だと思った。
うｐ
いつものひと マダー （ﾁﾝﾁﾝ
ｱﾊﾊ、ﾓﾓﾚｰ
〃∩ .. ..
⊂⌒（ └v┘） ∬
｀ヽ_っ⌒/⌒ｃ 旦
〃∩ .. ..
⊂⌒（ └v┘） ∬
｀ヽ_っ⌒/⌒ｃ 旦
第5回美学に翻弄される
STI Design Centerの近くにあるﾚｽﾄﾗﾝ「Light House」には
毎週木曜夕方になると決まってCell開発者が集まる。
話題は各自の進捗状況。日本の技術者にとっては驚きだった。
ひとたびｵﾌｨｽを離れれば我が家へまっしぐらというのが米国流
だと思っていたからだ。中には休みに野球やスキーなどのｲﾍﾞﾝﾄ
を企画して、家族ぐるみでチームの連帯感を高めようとする米国人
技術者もいた。こうした公私に渡る交流を通じて、会社の違いを超えて、
最高のMPUを創るという目標の元、ｴﾝｼﾞﾆｱとして皆平等の立場で
あると感じていた。
01年秋になると、Cellの詳細が見え始めた。信号処理プロセサ「SPE」
と共に、集積するPowerCPUコアは1サイクルに１命令しか発行しない
単純なものにすることを決めた。一般的なｽｰﾊﾟｰｽｶﾗを採用すると、
回路構成が複雑になり設計と検証に手間掛かるほか、4GHzの周波数
の実現が難しくなると判断したからだ。
更に続く・・・
STI Design Centerの近くにあるﾚｽﾄﾗﾝ「Light House」には
毎週木曜夕方になると決まってCell開発者が集まる。
話題は各自の進捗状況。日本の技術者にとっては驚きだった。
ひとたびｵﾌｨｽを離れれば我が家へまっしぐらというのが米国流
だと思っていたからだ。中には休みに野球やスキーなどのｲﾍﾞﾝﾄ
を企画して、家族ぐるみでチームの連帯感を高めようとする米国人
技術者もいた。こうした公私に渡る交流を通じて、会社の違いを超えて、
最高のMPUを創るという目標の元、ｴﾝｼﾞﾆｱとして皆平等の立場で
あると感じていた。
01年秋になると、Cellの詳細が見え始めた。信号処理プロセサ「SPE」
と共に、集積するPowerCPUコアは1サイクルに１命令しか発行しない
単純なものにすることを決めた。一般的なｽｰﾊﾟｰｽｶﾗを採用すると、
回路構成が複雑になり設計と検証に手間掛かるほか、4GHzの周波数
の実現が難しくなると判断したからだ。
更に続く・・・
きたわぁ
ｷﾀｰ*･゜ﾟ･*:.｡..｡.:*･゜(ﾟ∀ﾟ)ﾟ･*:.｡. .｡.:*･゜ﾟ･* ｰ!!!!!
次に複数のｺｱを繋ぐﾁｯﾌﾟ内ｲﾝﾀｰﾌｪｰｽの設計に入る。各ｺｱとﾒﾓﾘの
間でいかに素早くﾃﾞｰﾀをやりとりするかが、演算性能向上のカギを握る。
ﾒｲﾝﾌﾚｰﾑの開発に携わっていた山崎にとっては身に染みて分かって
いた。
「ｽｹｰﾗﾋﾞﾘﾃｨを考慮して、ﾘﾝｸﾞ状ﾊﾞｽを採用しようと思います」
週一回のﾐｰﾃｨﾝｸﾞで山崎は以前から温めていた構想を満を持して
披露する。
「いや。絶対ｸﾛｽﾊﾞｽｲｯﾁにすべきだ。そうしないと性能が出ない」
これはひと悶着有りそうだと誰もが感じた。議論は平行線でその日
には到底結論は出なかった。
どちらも長所短所あり優劣付けがたい。ﾘﾝｸﾞ状ﾊﾞｽはｺｱ数を比較的
自由に変えられる反面、遠くのｺｱにﾃﾞｰﾀ転送する際に時間がかかる。
一方、ｸﾛｽﾊﾞはﾃﾞｰﾀ転送に要する時間は短いが、ｺｱの数を変えにくい。
更に続く・・・
間でいかに素早くﾃﾞｰﾀをやりとりするかが、演算性能向上のカギを握る。
ﾒｲﾝﾌﾚｰﾑの開発に携わっていた山崎にとっては身に染みて分かって
いた。
「ｽｹｰﾗﾋﾞﾘﾃｨを考慮して、ﾘﾝｸﾞ状ﾊﾞｽを採用しようと思います」
週一回のﾐｰﾃｨﾝｸﾞで山崎は以前から温めていた構想を満を持して
披露する。
「いや。絶対ｸﾛｽﾊﾞｽｲｯﾁにすべきだ。そうしないと性能が出ない」
これはひと悶着有りそうだと誰もが感じた。議論は平行線でその日
には到底結論は出なかった。
どちらも長所短所あり優劣付けがたい。ﾘﾝｸﾞ状ﾊﾞｽはｺｱ数を比較的
自由に変えられる反面、遠くのｺｱにﾃﾞｰﾀ転送する際に時間がかかる。
一方、ｸﾛｽﾊﾞはﾃﾞｰﾀ転送に要する時間は短いが、ｺｱの数を変えにくい。
更に続く・・・
447 ：名無しさん必死だな：2005/07/15(金) 20:27:21 ID:6T3kQ8I5
無断転載ってことで通報しときますね
http://news.braina.com/2005/0304/judge_20050304_001____.html
http://news.braina.com/2005/0304/judge_20050304_001____.html
>>447
通報の予告は脅迫罪ですよ
通報の予告は脅迫罪ですよ
全文引用でないなら、ＯＫだったと思う。今回は全文引用ではないので問題なし。
山崎もｸﾛｽﾊﾞの長所は十分認識していた。当時想定していた6個のSPE
という条件では、ｸﾛｽﾊﾞｽｲｯﾁに割くﾁｯﾌﾟ面積もﾘﾝｸﾞ状ﾊﾞｽとほとんど
変わらないと試算も出ていた。ただ、必要なる演算性能に応じてSPEを
増減する、こうしたCellの思想を具現化するには、大掛かりな設計変更
が必要になるｸﾛｽﾊﾞｽｲｯﾁは避けたかった。議論は数週間に渡り、
最終的にはｽｹｰﾗﾋﾞﾘﾃｨの高さが決め手になって、ﾘﾝｸﾞ状ﾊﾞｽに
決まった。ｴﾝｼﾞﾆｱ達はこの決定の重要性を意外な形で予想外に
早く実感することになるのだった。
更に続く・・・
という条件では、ｸﾛｽﾊﾞｽｲｯﾁに割くﾁｯﾌﾟ面積もﾘﾝｸﾞ状ﾊﾞｽとほとんど
変わらないと試算も出ていた。ただ、必要なる演算性能に応じてSPEを
増減する、こうしたCellの思想を具現化するには、大掛かりな設計変更
が必要になるｸﾛｽﾊﾞｽｲｯﾁは避けたかった。議論は数週間に渡り、
最終的にはｽｹｰﾗﾋﾞﾘﾃｨの高さが決め手になって、ﾘﾝｸﾞ状ﾊﾞｽに
決まった。ｴﾝｼﾞﾆｱ達はこの決定の重要性を意外な形で予想外に
早く実感することになるのだった。
更に続く・・・
>>448
なら110番でもかけたらどうですか？
なら110番でもかけたらどうですか？
(・∀・) ﾜｸﾜｸ…
クター登場か？
クター登場か？
+ +
∧＿∧ +
（0ﾟ・∀・） ﾜｸﾜｸ
（0ﾟ∪ ∪ + ﾃｶﾃｶ
と＿_）__） +
∧＿∧ +
（0ﾟ・∀・） ﾜｸﾜｸ
（0ﾟ∪ ∪ + ﾃｶﾃｶ
と＿_）__） +
>>449
そう。全文引用ではなく要約の場合だと、逆に要約を行った作業に
著作権が発生するくらいだから。
>>451
忠告は素直に聞くものですよ。
それに、犯罪ではないことを根拠無しに通報すると言って脅すのは
名誉毀損も追加されます。
そう。全文引用ではなく要約の場合だと、逆に要約を行った作業に
著作権が発生するくらいだから。
>>451
忠告は素直に聞くものですよ。
それに、犯罪ではないことを根拠無しに通報すると言って脅すのは
名誉毀損も追加されます。
02年初め、鈴置は社内向けプレゼン資料を作っていた。会長の
出井を始め、ソニー首脳陣に進捗状況を説明するためだ。
そこに久多良木が。
「鈴置君、その図のことなんだけど、SPEの横は点々にしておいて」
「点々？」
「6個じゃなくて、もっとあるようにしたいんだ。8個とか」
「へっ？」
長年の付き合いだけに、突拍子もない言葉を投げ掛けられても
大抵は動じない自信があったが、今度ばかりは心底驚いた。
チームは既に半年以上もの間、SPE6個で設計を進めていた。
それをこの期に及んで8個に戻すとは。
ﾘﾝｸﾞ状ﾊﾞｽにより8個にすることは造作ない。問題はﾁｯﾌﾟ面積。
6個で1回の露光でぎりぎり4ﾁｯﾌﾟ分のﾊﾟﾀｰﾝを焼き付けられる。
面積が増えると2個になり、2倍の露光装置になり設備投資に響く。
鈴置がいくら説得しても、意向は変わらない。
「8個にすることが美学」と言い張る。
更に続く・・・
出井を始め、ソニー首脳陣に進捗状況を説明するためだ。
そこに久多良木が。
「鈴置君、その図のことなんだけど、SPEの横は点々にしておいて」
「点々？」
「6個じゃなくて、もっとあるようにしたいんだ。8個とか」
「へっ？」
長年の付き合いだけに、突拍子もない言葉を投げ掛けられても
大抵は動じない自信があったが、今度ばかりは心底驚いた。
チームは既に半年以上もの間、SPE6個で設計を進めていた。
それをこの期に及んで8個に戻すとは。
ﾘﾝｸﾞ状ﾊﾞｽにより8個にすることは造作ない。問題はﾁｯﾌﾟ面積。
6個で1回の露光でぎりぎり4ﾁｯﾌﾟ分のﾊﾟﾀｰﾝを焼き付けられる。
面積が増えると2個になり、2倍の露光装置になり設備投資に響く。
鈴置がいくら説得しても、意向は変わらない。
「8個にすることが美学」と言い張る。
更に続く・・・
ｸﾀｸﾀｸﾀｸﾀｸﾀ( ´д)ｸﾀ(´д｀)ｸﾀ(д｀ )ｸﾀｸﾀｸﾀｸﾀｸﾀ
美学ｷﾀｰ*･゜ﾟ･*:.｡..｡.:*･゜(ﾟ∀ﾟ)ﾟ･*:.｡. .｡.:*･゜ﾟ･* ｰ!!!!!
>>455
それではどうぞ名誉毀損も加えて告訴してください。
それではどうぞ名誉毀損も加えて告訴してください。
>>456
美学ｷﾀ━━━━━━━━(ﾟ∀ﾟ)━━━━━━━━━━ !!!
美学ｷﾀ━━━━━━━━(ﾟ∀ﾟ)━━━━━━━━━━ !!!
.. ..
（ └e┘)y━･~~ そうだ美学だよ 鈴置くん
（ └e┘)y━･~~ そうだ美学だよ 鈴置くん
クタタン、やっぱおもしろすぎｗ
463 ：名無しさん必死だな：2005/07/15(金) 20:44:45 ID:qOY5iuJy
つづき、つづき、つづき、つづき、つづき、つづき、つづき、つづき、
通報するとか言ってるのは、Cellを良く思ってない某信者だろ
次に鬼だと思った部分が表現する予感。
半年の間は６個で悶々と我慢してたのかなぁ。
６個で進めてることを報告してない訳はないよね。
６個で進めてることを報告してない訳はないよね。
おらワクワクしてきたぞ
久多良木はすぐさまIBMとのﾐｰﾃｨﾝｸﾞの手配を命じた。
結論は露光範囲を4ﾁｯﾌﾟに留めたまま、8個に増やすというもの
だった。この寝耳に水の決定でチームは大騒ぎに。既にSPEﾁｯﾌﾟ
面積は当初よりも肥大化していた。演算性能を引き出すためにﾒﾓﾘ
容量を256KBに倍増していたからだ。ｴﾝｼﾞﾆｱ達は気を取り直して
設計変更に挑んだ。目標はSPEの横幅を増やさないよう細長くする
ことだった。そのためにはﾄﾗﾝｼﾞｽﾀを小さくすればよい。
ところが駆動能力低下で電源電圧を引き上げる必要がある。
消費電力が増大する。ｴﾝｼﾞﾆｱの奮闘は続く。
更に続く・・・
結論は露光範囲を4ﾁｯﾌﾟに留めたまま、8個に増やすというもの
だった。この寝耳に水の決定でチームは大騒ぎに。既にSPEﾁｯﾌﾟ
面積は当初よりも肥大化していた。演算性能を引き出すためにﾒﾓﾘ
容量を256KBに倍増していたからだ。ｴﾝｼﾞﾆｱ達は気を取り直して
設計変更に挑んだ。目標はSPEの横幅を増やさないよう細長くする
ことだった。そのためにはﾄﾗﾝｼﾞｽﾀを小さくすればよい。
ところが駆動能力低下で電源電圧を引き上げる必要がある。
消費電力が増大する。ｴﾝｼﾞﾆｱの奮闘は続く。
更に続く・・・
本田宗一郎のようだ。
くたたん鬼やー
イカれた社長だ・・
でも、、 イカス！！
素敵♥
惚れそうｗ
でも、、 イカス！！
素敵♥
惚れそうｗ
補足。
「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
「それなら俺が直接言う」
>久多良木はすぐさまIBMとのﾐｰﾃｨﾝｸﾞの手配を命じた。
「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
「それなら俺が直接言う」
>久多良木はすぐさまIBMとのﾐｰﾃｨﾝｸﾞの手配を命じた。
ﾜﾛﾀ
先取りイヤン
6より8の方が気持ちいいのはわかるが、普通そこでコキ使うのは躊躇するよなあ…
ﾁｰﾑは最初の試作ﾁｯﾌﾟ完成を03年末を目標にしていた。
たとえSPEの追加といった予期せぬ変更があっても、
ｽｹｼﾞｭｰﾙを変える訳にはいかない。
そこでｽｹｼﾞｭｰﾙを調整する役割を担うためMary Manyが
加わった。IBMのﾌﾟﾛｼﾞｪｸﾄ管理にｽﾍﾟｼｬﾘｽﾄである。
作業が遅れているｴﾝｼﾞﾆｱを捕まえるために、ﾄｲﾚの前で
待ち構えていたという逸話の持ち主。Martの働きぶりは
そんなウワサに違わぬもの。縁の下の力持ちとして、いつしか
Maryはなくてはならない存在いなっていた。
02年初頭、SPE騒動と時を同じくして、東芝田胡に変わって、
増渕美生が正式に加わった。同時多発テロの影響もあって、
渡米時期をすらしていた。MPUの研究開発に携わってきた
増渕にとってCellはぜひとも手掛けたいﾌﾟﾛｼﾞｪｸﾄだった。
EEの頃も開発に関わったｴﾝｼﾞﾆｱをうらやましく感じていた。
ｹﾞｰﾑの開発に合わせて5-6年周期でやって来る1大ﾌﾟﾛｼﾞｪｸﾄ
に胸は高鳴った。
試作ﾁｯﾌﾟの予定まで、既に2年を切っていた。
次号に続く・・・
たとえSPEの追加といった予期せぬ変更があっても、
ｽｹｼﾞｭｰﾙを変える訳にはいかない。
そこでｽｹｼﾞｭｰﾙを調整する役割を担うためMary Manyが
加わった。IBMのﾌﾟﾛｼﾞｪｸﾄ管理にｽﾍﾟｼｬﾘｽﾄである。
作業が遅れているｴﾝｼﾞﾆｱを捕まえるために、ﾄｲﾚの前で
待ち構えていたという逸話の持ち主。Martの働きぶりは
そんなウワサに違わぬもの。縁の下の力持ちとして、いつしか
Maryはなくてはならない存在いなっていた。
02年初頭、SPE騒動と時を同じくして、東芝田胡に変わって、
増渕美生が正式に加わった。同時多発テロの影響もあって、
渡米時期をすらしていた。MPUの研究開発に携わってきた
増渕にとってCellはぜひとも手掛けたいﾌﾟﾛｼﾞｪｸﾄだった。
EEの頃も開発に関わったｴﾝｼﾞﾆｱをうらやましく感じていた。
ｹﾞｰﾑの開発に合わせて5-6年周期でやって来る1大ﾌﾟﾛｼﾞｪｸﾄ
に胸は高鳴った。
試作ﾁｯﾌﾟの予定まで、既に2年を切っていた。
次号に続く・・・
乙でした。
乙かれー
・・・8個にする理由はマジに美学以外に無いのか？
つか、6個の場合とSPE単体の性能が違ってるのかな。
つか、6個の場合とSPE単体の性能が違ってるのかな。
＿＿__ r っ ＿＿＿＿＿＿＿＿ ＿ __ ＿ ＿ ＿＿__ ＿_
| .__ | ＿_| |＿_ |＿＿＿_ ,＿＿＿_| ,! / | l´ ,! /_| |＿ | | ,! /＿＿＿
| | | | | __ __ | r┐ ＿__| |＿__ r┐ / / | | ／＼ / ＿ ＿__| | □ | / ＿_ ＿|
| |_| | _| |_| |_| |_ | | | r┐ r┐ | | | / | | レ'´ ／ く__/＿_| |＿＿, ｜ |く_,へ.ヽ / /
| r┐| |＿__ ＿＿|. | | | 二 二 | | |く_/l | | , ‐'´ |＿＿ ＿＿| | □ | ヽ｀ /
| |_.| | / ヽ | | | |__| |__| | | | | | | | __ / ＼. |＿＿_| / ＼
| | ／ /＼ ＼. | |└------┘| | | | | |＿＿| | ／ ／＼ ｀- ､_ _ ＿ ／／＼ ｀ｰ､_
￣￣ く_／ ＼ ｀ﾌ | ￣￣￣￣￣ | | | |＿＿＿_丿 <´_／ ｀- ､_/ ／ ﾉ ＼_）l／ `-､_/
`´ ｀‐'￣￣￣￣￣｀‐' ￣
| .__ | ＿_| |＿_ |＿＿＿_ ,＿＿＿_| ,! / | l´ ,! /_| |＿ | | ,! /＿＿＿
| | | | | __ __ | r┐ ＿__| |＿__ r┐ / / | | ／＼ / ＿ ＿__| | □ | / ＿_ ＿|
| |_| | _| |_| |_| |_ | | | r┐ r┐ | | | / | | レ'´ ／ く__/＿_| |＿＿, ｜ |く_,へ.ヽ / /
| r┐| |＿__ ＿＿|. | | | 二 二 | | |く_/l | | , ‐'´ |＿＿ ＿＿| | □ | ヽ｀ /
| |_.| | / ヽ | | | |__| |__| | | | | | | | __ / ＼. |＿＿_| / ＼
| | ／ /＼ ＼. | |└------┘| | | | | |＿＿| | ／ ／＼ ｀- ､_ _ ＿ ／／＼ ｀ｰ､_
￣￣ く_／ ＼ ｀ﾌ | ￣￣￣￣￣ | | | |＿＿＿_丿 <´_／ ｀- ､_/ ／ ﾉ ＼_）l／ `-､_/
`´ ｀‐'￣￣￣￣￣｀‐' ￣
|∀・）ъ=ｂ 乙！！
やっぱエンジニアにとって一種のお祭りなんだねｗ
「一瞬でもいい、ゲーム機に世界最高のチップを・・！」ってな
やっぱエンジニアにとって一種のお祭りなんだねｗ
「一瞬でもいい、ゲーム機に世界最高のチップを・・！」ってな
＿＿__ r っ ＿＿＿＿＿＿＿＿ ＿ __
| .__ | ＿_| |＿_ |＿＿＿_ ,＿＿＿_| ,! / | l´ く｀ヽ ＿__|￣|＿＿ r‐――￣└‐――┐
| | | | | __ __ | r┐ ＿__| |＿__ r┐ / / | | ／＼ ヽ冫Ｌ＿ ＿ | | ┌─────┐ |
| |_| | _| |_| |_| |_ | | | r┐ r┐ | | | / | | レ'´ ／ く｀ヽ,＿＿| |＿| |＿ !┘|￣￣￣￣￣|‐┘
| r┐| |＿__ ＿＿|. | | | 二 二 | | |く_/l | | , ‐'´ ∨|＿＿ ＿＿＿| r‐､￣| |￣￣
| |_.| | / ヽ | | | |__| |__| | | | | | | | __ /｀〉 / ＼ │ | | ￣￣|
| | ／ /＼ ＼. | |└------┘| | | | | |＿＿| | / / ／ ／＼ ｀- ､_ 丿 ＼| |￣￣
￣￣ く_／ ＼ ｀ﾌ | ￣￣￣￣￣ | | | |＿＿＿_丿く / <´ ／ ｀- ､_/／ ﾉ＼ ｀ｰ―--┐
`´ ｀‐'￣￣￣￣￣｀‐' ￣ ` ｀´ ｀ｰ' ｀ｰ───-′
| .__ | ＿_| |＿_ |＿＿＿_ ,＿＿＿_| ,! / | l´ く｀ヽ ＿__|￣|＿＿ r‐――￣└‐――┐
| | | | | __ __ | r┐ ＿__| |＿__ r┐ / / | | ／＼ ヽ冫Ｌ＿ ＿ | | ┌─────┐ |
| |_| | _| |_| |_| |_ | | | r┐ r┐ | | | / | | レ'´ ／ く｀ヽ,＿＿| |＿| |＿ !┘|￣￣￣￣￣|‐┘
| r┐| |＿__ ＿＿|. | | | 二 二 | | |く_/l | | , ‐'´ ∨|＿＿ ＿＿＿| r‐､￣| |￣￣
| |_.| | / ヽ | | | |__| |__| | | | | | | | __ /｀〉 / ＼ │ | | ￣￣|
| | ／ /＼ ＼. | |└------┘| | | | | |＿＿| | / / ／ ／＼ ｀- ､_ 丿 ＼| |￣￣
￣￣ く_／ ＼ ｀ﾌ | ￣￣￣￣￣ | | | |＿＿＿_丿く / <´ ／ ｀- ､_/／ ﾉ＼ ｀ｰ―--┐
`´ ｀‐'￣￣￣￣￣｀‐' ￣ ` ｀´ ｀ｰ' ｀ｰ───-′
クタさんてっ馬鹿だろw
SCEが数百億円の利益出すのが不思議になってきたw
SCEが数百億円の利益出すのが不思議になってきたw
一個前の日経エレクロで最初８個の予定とか言ってなかった？
・・・・で？ 本当に理由は「美学」だけ？ (；=゜ω゜）
・・まぁそりゃ、プレイステーション構想自体がアンタの頭の中から出てきたもんだから、、
そりゃ勝手だけど・・
初めから8個で行くなら、そのへんの連絡をエンジニアとちゃんと取っとけＹｏ！
数ヶ月無駄になってるじゃないかｗ
・・まぁそりゃ、プレイステーション構想自体がアンタの頭の中から出てきたもんだから、、
そりゃ勝手だけど・・
初めから8個で行くなら、そのへんの連絡をエンジニアとちゃんと取っとけＹｏ！
数ヶ月無駄になってるじゃないかｗ
1命令発行では悲惨なまでに遅かったのでは。
トランジスタを小さくする＝駆動能力（機能＆実効性能）が低くなる
これとリングバス（実効性能最悪）採用を考慮すると
CELLがEEよりも実効性能／カタログ性能が悪化してると言う噂は事実のようだ
これとリングバス（実効性能最悪）採用を考慮すると
CELLがEEよりも実効性能／カタログ性能が悪化してると言う噂は事実のようだ
>>489
haihai
haihai
>>489
分かってないなら書き込まないほうがいいよ
分かってないなら書き込まないほうがいいよ
VSスレの使者にいちいち反応してると
テクノロジスレみたいに乗っ取られちゃうぞ。
テクノロジスレみたいに乗っ取られちゃうぞ。
>>ID:yXPlKdGb
有り難う、面白かった。
有り難う、面白かった。
前の日経の記事
>01年初めにCELLの概要は完成。
SIMDで1サイクルに8個の浮動小数点演算を実行するAPUを1チップに
8個。4チップとメモリを1つのパッケージに封止するマルチチップ
モジュールで4GHｚで1TFlops。
これが
>当初CellのAPUは8個だったが、6個に減らすことにした。
チップ面積を概算した所、8個では製造コストを目標値に
収めることが難しい。
コスト対策で削減される事に
しかしクタタンの鶴の一声で当初予定してた８個に
>01年初めにCELLの概要は完成。
SIMDで1サイクルに8個の浮動小数点演算を実行するAPUを1チップに
8個。4チップとメモリを1つのパッケージに封止するマルチチップ
モジュールで4GHｚで1TFlops。
これが
>当初CellのAPUは8個だったが、6個に減らすことにした。
チップ面積を概算した所、8個では製造コストを目標値に
収めることが難しい。
コスト対策で削減される事に
しかしクタタンの鶴の一声で当初予定してた８個に
>>473
＞「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
＞「それなら俺が直接言う」
こういうタイプだからこそ、これだけ大きなプロジェクトでも動かせるし無茶苦茶
やってても最終的にはモノにできるんだろうな。
戦場で自ら先陣を切って突撃する戦国武将タイプ。作戦会議室の中に篭って
報告を待つような参謀タイプではこうはいかないだろう。
＞「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
＞「それなら俺が直接言う」
こういうタイプだからこそ、これだけ大きなプロジェクトでも動かせるし無茶苦茶
やってても最終的にはモノにできるんだろうな。
戦場で自ら先陣を切って突撃する戦国武将タイプ。作戦会議室の中に篭って
報告を待つような参謀タイプではこうはいかないだろう。
ていうか出井の前で格好つけようとして増やしたんじゃないだろうねｗ
473 名前：439[sage] 投稿日：2005/07/15(金) 20:52:11 ID:IozIHB6d
補足。
「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
「それなら俺が直接言う」
>久多良木はすぐさまIBMとのﾐｰﾃｨﾝｸﾞの手配を命じた。
やっぱ面白いよ
最高だ
この手腕とビジネス面でのクールさで今のPSシリーズがあるんだな
補足。
「製造にかかわることなので、ＩＢＭの意向も聞かないといけませんし・・・」
「それなら俺が直接言う」
>久多良木はすぐさまIBMとのﾐｰﾃｨﾝｸﾞの手配を命じた。
やっぱ面白いよ
最高だ
この手腕とビジネス面でのクールさで今のPSシリーズがあるんだな
課長だったかの下っ端の分際で
ソニーの役員会議で 社員十数万のトップの眼前で
「任天堂にナメられたままなのですかッ！？ 社長、ゲーム事業参入の決断をッ！！！」
ってタンカ切った男だぞ。
「・・そんなに自信があるならやってみろッ！ Do it！！」
と 社長を釣った 稀代の釣り師。
IBM、何するものぞ、だ。
ソニーの役員会議で 社員十数万のトップの眼前で
「任天堂にナメられたままなのですかッ！？ 社長、ゲーム事業参入の決断をッ！！！」
ってタンカ切った男だぞ。
「・・そんなに自信があるならやってみろッ！ Do it！！」
と 社長を釣った 稀代の釣り師。
IBM、何するものぞ、だ。
（；´ω`） 社員は 2万ちょっとですた…
>>394
それはVtの違うトランジスタ(高速＆高リークTr.と低速＆低リークTr.)
を設計するときに使い分けてるってことで、トラメタじゃなくてもやってる。
>>383で言ってるのは実際にチップ動かす電圧。
それはVtの違うトランジスタ(高速＆高リークTr.と低速＆低リークTr.)
を設計するときに使い分けてるってことで、トラメタじゃなくてもやってる。
>>383で言ってるのは実際にチップ動かす電圧。
クタは天性の釣り師だよ。ヤツの何気ない一言が
今夜も痴漢・妊娠の僅かな理性を奪い去り、狂わせる。
今夜も痴漢・妊娠の僅かな理性を奪い去り、狂わせる。
・・・・・・・いつもの人とクタの釣り合戦。
皆さん感動していらっしゃるが、6個で設計していた期間の大半が無駄になってるのはスルー？
コンセンサスが取れていなかったのか、思いついちゃったのか分からないけど、
突然の仕様変更って決して褒められたものじゃないと思うんだけど。
コンセンサスが取れていなかったのか、思いついちゃったのか分からないけど、
突然の仕様変更って決して褒められたものじゃないと思うんだけど。
>>507
Cellの設計思想を実現するためにリングバスを採用する決定に至る
までの期間は有意義。SPEの増減をしやすいのがメリットだから。
LSが256KBになったことも成果だし、よりワンランク上の仕事を与える
のもトップの仕事。
Cellの設計思想を実現するためにリングバスを採用する決定に至る
までの期間は有意義。SPEの増減をしやすいのがメリットだから。
LSが256KBになったことも成果だし、よりワンランク上の仕事を与える
のもトップの仕事。
>>504
＞(高速＆高リークTr.と低速＆低リークTr.)
そちらの話ですか、失礼しました。
>>507
SPEが絶対に6個でなければ実現できない組み合わせでもないのに？
”無駄”と言うのはあなたの評価でしょう？
＞(高速＆高リークTr.と低速＆低リークTr.)
そちらの話ですか、失礼しました。
>>507
SPEが絶対に6個でなければ実現できない組み合わせでもないのに？
”無駄”と言うのはあなたの評価でしょう？
510 ：FLA1Aan002.fks.mesh.ad.jp：2005/07/15(金) 23:52:48 ID:arTAHaJ4 BE:19666875-###
さすがバッドリスナーと呼ばれただけはあるべ
>>508
大半、の残りの部分がリングパスなんかのつもりで言ったんですけど。
ほぼ設計が固まったときに、「変更して」ですますのはランク上の仕事とか
そんなレベルじゃない。
経過報告を聞いていたなら記事のようなタイミングでの変更指示とか
適切とは程遠いし、むしろ責任を問われてもおかしくないくらいだと思いますが。
大半、の残りの部分がリングパスなんかのつもりで言ったんですけど。
ほぼ設計が固まったときに、「変更して」ですますのはランク上の仕事とか
そんなレベルじゃない。
経過報告を聞いていたなら記事のようなタイミングでの変更指示とか
適切とは程遠いし、むしろ責任を問われてもおかしくないくらいだと思いますが。
アホか？クタはSCEの社長だぞｗ
>>507
褒められたものじゃないが、時としてそれが良し悪しの決定打になる場合もある。
刻々と変化するＬＳＩテクノロジ界で、物事の決定に躊躇してひとたび次代に乗り遅れてしまうと、
もはや取り返しのつかないことになってしまいかねない。
褒められたものじゃないが、時としてそれが良し悪しの決定打になる場合もある。
刻々と変化するＬＳＩテクノロジ界で、物事の決定に躊躇してひとたび次代に乗り遅れてしまうと、
もはや取り返しのつかないことになってしまいかねない。
変更の意味なんて6個の奴と8個の奴を比べて、8個のがどれ程優れてるか
考えられないとなんも言えないべ。
けど、6個の奴の仕様が公開される事は無いだろうから、それは永遠に無理。
考えられないとなんも言えないべ。
けど、6個の奴の仕様が公開される事は無いだろうから、それは永遠に無理。
社長なのに、
こんなに開発に関わって、
こんなに色々詳しい奴いねーｗ
こんなに開発に関わって、
こんなに色々詳しい奴いねーｗ
>>514
8個にするならもっと早くに決定するのが最善なわけで。
速ければ今出ているであろう問題に対する対処も時間的な余裕ができるわけだし。
まぁ、テクノロジーとは関係ない話なんですけど。
>>512
SCEの社長の首飛ばすくらい株主やSONYの偉い人にはできる。
CellはSCEだけの問題じゃない以上、設計変更によりCellの計画が大きく狂う事で
発生する損失を考えたら引責辞任とか十分ありえる。
なんとかなるみたいだから結果オーライぽいけどな。
8個にするならもっと早くに決定するのが最善なわけで。
速ければ今出ているであろう問題に対する対処も時間的な余裕ができるわけだし。
まぁ、テクノロジーとは関係ない話なんですけど。
>>512
SCEの社長の首飛ばすくらい株主やSONYの偉い人にはできる。
CellはSCEだけの問題じゃない以上、設計変更によりCellの計画が大きく狂う事で
発生する損失を考えたら引責辞任とか十分ありえる。
なんとかなるみたいだから結果オーライぽいけどな。
損失なんて2%の人と8%以外の人以外は思ってないし。
成功するのは間違いないもの。
成功するのは間違いないもの。
全体的な動作効率は 6 個の時の方が良いのかもしれんね。
メモリ帯域とかの関係で。
メモリ帯域とかの関係で。
もっと早くからクタが設計陣に指示を出してればよかったのに、って話なんだけど
なんでこんなに煽られんの？
つかここマンセースレだったのね。
失礼しました。
なんでこんなに煽られんの？
つかここマンセースレだったのね。
失礼しました。
>>515
結果を見る限りは悪い方の選択をしたような気がするが。
SPE6個の方が低電圧で安定動作出来たわけだし、リタンダシーで使えるのは7個
だから性能はほとんど変わらんだろ、歩留まりも良かったかもしれない。
目標の4GHz1TFlopsも実現出来ず、3.2GHzにも苦慮している状態。
現場から離れたトップの考えって知識はあっても現場のエンジニアからは
ズレてる場合が多いんだよな。
結果を見る限りは悪い方の選択をしたような気がするが。
SPE6個の方が低電圧で安定動作出来たわけだし、リタンダシーで使えるのは7個
だから性能はほとんど変わらんだろ、歩留まりも良かったかもしれない。
目標の4GHz1TFlopsも実現出来ず、3.2GHzにも苦慮している状態。
現場から離れたトップの考えって知識はあっても現場のエンジニアからは
ズレてる場合が多いんだよな。
歩留まり率について言及していますが。>6個と8個
>>517
結果オーライじゃなくて、8個で無理なら6個にしたってだけで、引責もなにもたいしたリスクはないだろう。
物理的に無謀なら、そりゃ無理ですよ、で終ってる話。物理的にキツイよ、にすぎないからゴリ押ししただけのエピソード。
結果オーライじゃなくて、8個で無理なら6個にしたってだけで、引責もなにもたいしたリスクはないだろう。
物理的に無謀なら、そりゃ無理ですよ、で終ってる話。物理的にキツイよ、にすぎないからゴリ押ししただけのエピソード。
現場の人間と比べたら、知識の量、頭の柔らかさは相当落ちる。
そんな奴に決定的な設計変更を命じられるとは・・・
そんな奴に決定的な設計変更を命じられるとは・・・
もっといいもの作れるなら、起業して作ってみたら？ｗ
SPE6個の方が歩留まりいいって根拠もちゃんと書いて欲しいもんだな。
SPE6個の方が歩留まりいいって根拠もちゃんと書いて欲しいもんだな。
出てもいない結果に関して如何こう発言するのは適切じゃないな
問題はこれから語られるであろう4セット1ダイが1セット1ダイにならざるを
得なかった事情に今回の6個＞8個が関わって来るかどうか？
また、4セットであった場合さらにメモリ帯域は深刻であった可能性も容易に
推測出来るが対策を考えていたか？
そして、その対策は現在も活用されているのか・・・結構続きが気になるな
問題はこれから語られるであろう4セット1ダイが1セット1ダイにならざるを
得なかった事情に今回の6個＞8個が関わって来るかどうか？
また、4セットであった場合さらにメモリ帯域は深刻であった可能性も容易に
推測出来るが対策を考えていたか？
そして、その対策は現在も活用されているのか・・・結構続きが気になるな
ものづくりしたことがない奴は、それ専門に従事しているだけの人のほうが
視野が狭くなっていることに気づかない場合が多いことを知らない。
視野が狭くなっていることに気づかない場合が多いことを知らない。
>SPE6個の方が歩留まりいいって根拠もちゃんと書いて欲しいもんだな。
ダイザイズと歩留まりって関係ないんですか？
ダイザイズと歩留まりって関係ないんですか？
ＰＳ２のＥＥといえば、東芝の人が250MHzが精一杯ですと訴えたら、クタは
「ヘルメットを被ってないのに、よく来たね」というような暴言？を吐いた伝説もあったな。
結局、東芝の開発者達は必死に300MHzに引き上げたとか。
「ヘルメットを被ってないのに、よく来たね」というような暴言？を吐いた伝説もあったな。
結局、東芝の開発者達は必死に300MHzに引き上げたとか。
>>527
コア数が減れば必要帯域も減りますがなにか？
コア数が減れば必要帯域も減りますがなにか？
へ～
で終わるエピソードを、
なぜ叩いたり、あら探ししたりする必要があるのだろうか？
アンチ必死だな（ｗ
としか。
で終わるエピソードを、
なぜ叩いたり、あら探ししたりする必要があるのだろうか？
アンチ必死だな（ｗ
としか。
>>533
突っ込みどころ満載でネタの宝庫だから。
突っ込みどころ満載でネタの宝庫だから。
完成品もみずに
突っ込みいれるちゃうの？
無駄な行為じゃないの？
突っ込みいれるちゃうの？
無駄な行為じゃないの？
同じ面積でSPE増やせるなら、そっちの方がいいね。
結局、SPE*6のチップって、今のCELLと面積変わらなかった訳でしょ？
上の記事カキコを見る限り。
ギリギリ入れ込んだみたいな内容だし。
上の記事カキコを見る限り。
ギリギリ入れ込んだみたいな内容だし。
>ﾘﾝｸﾞ状ﾊﾞｽにより8個にすることは造作ない。問題はﾁｯﾌﾟ面積。
造作ないって書いてるんだから、コスト以外の問題はないんじゃないの？
造作ないって書いてるんだから、コスト以外の問題はないんじゃないの？
>>538->>540
単純に数を増やせば性能が上がるというものではない。
動作クロックと内部バスの転送速度、消費電力のバランスが大事。
Cellをゲームのみに特化させるならSPE6個でクロスバー接続、動作クロックが
4GHzの方が断然速い。
単純に数を増やせば性能が上がるというものではない。
動作クロックと内部バスの転送速度、消費電力のバランスが大事。
Cellをゲームのみに特化させるならSPE6個でクロスバー接続、動作クロックが
4GHzの方が断然速い。
まあ、結局8個にしてダイ面積は目標通りには収まらなかったみたい
だからからな。以前のｸﾀのｲﾝﾀﾋﾞｭｰでは
＞6個で1回の露光でぎりぎり4ﾁｯﾌﾟ分のﾊﾟﾀｰﾝを焼き付けられる。
これを実現するには露光を185mm2に収めないと駄目らしく、結局は
＞面積が増えると2個になり、2倍の露光装置になり設備投資に響く。
こうなったと言ってる。
＞結論は露光範囲を4ﾁｯﾌﾟに留めたまま、8個に増やすというもの
＞だった。
だから、これは実現できなかったみたいだ。
だからからな。以前のｸﾀのｲﾝﾀﾋﾞｭｰでは
＞6個で1回の露光でぎりぎり4ﾁｯﾌﾟ分のﾊﾟﾀｰﾝを焼き付けられる。
これを実現するには露光を185mm2に収めないと駄目らしく、結局は
＞面積が増えると2個になり、2倍の露光装置になり設備投資に響く。
こうなったと言ってる。
＞結論は露光範囲を4ﾁｯﾌﾟに留めたまま、8個に増やすというもの
＞だった。
だから、これは実現できなかったみたいだ。
30点満点のテストで30点とるの大変だろーなー
547 ：名無しさん必死だな：2005/07/16(土) 05:00:54 ID:SaoiIgnv
>>546
で、結局高校入試で80点満点中70点しかとれなかったわけだ（ｗ
で、結局高校入試で80点満点中70点しかとれなかったわけだ（ｗ
>>541
少々の速度差のために歩留まりが非常に悪く、コスト高になってしまう。
クロスオーバーでは動作しないSPEを殺して下位製品として使うことが
できなくなってしまうから。Cellは先進的な設計と性能を追及しただけでなく
実際に製品として使われることも考えた、非常に現実的なチップ。
少々の速度差のために歩留まりが非常に悪く、コスト高になってしまう。
クロスオーバーでは動作しないSPEを殺して下位製品として使うことが
できなくなってしまうから。Cellは先進的な設計と性能を追及しただけでなく
実際に製品として使われることも考えた、非常に現実的なチップ。
ものづくりしたことのないやつはロケットをちゃんと設計通り
につくればちゃんと打ち上がるとかいう奴だろ
そんなにうまくいくなら国産ロケットはあんなに打ち上げ失敗
してないって
につくればちゃんと打ち上がるとかいう奴だろ
そんなにうまくいくなら国産ロケットはあんなに打ち上げ失敗
してないって
>>546
１ウェハ一発露光で、露光のチップ数がそのまま
ウェハから切り出せるチップに比例するなら
そうかしれんけど、そう言うわけじゃないから。
各種メモリ系とかだと最初から欠損を前提に
冗長な設計をしておくけど、ロジック系では
珍しいんじゃないかな。
SPE7個ってのは瓢箪から駒的な決定だったとは
思うのだけれども、結果的には８個突っ込んどい
て成功だったと思われ。
１ウェハ一発露光で、露光のチップ数がそのまま
ウェハから切り出せるチップに比例するなら
そうかしれんけど、そう言うわけじゃないから。
各種メモリ系とかだと最初から欠損を前提に
冗長な設計をしておくけど、ロジック系では
珍しいんじゃないかな。
SPE7個ってのは瓢箪から駒的な決定だったとは
思うのだけれども、結果的には８個突っ込んどい
て成功だったと思われ。
べつにSPE６個なら６個で歩留まりが確保できなかったら
でかい面積占めてるSRAM部に冗長性を持たせるだけだしさぁ
でかい面積占めてるSRAM部に冗長性を持たせるだけだしさぁ
IBMや東芝、ソニーの半導体技術者より優秀な頭脳の
持ち主がここに集まってるようですね。
持ち主がここに集まってるようですね。
>>552
そりゃあんた欠陥起こすのはSPEだけではないのだがとか返せばいいのか
考え方としては単位面積あたりに一定数の不良があるんだから
SPE１個ぶんの面積比だけSRAMに冗長性持たせたとすれば同じだけ不良率減りますやん
そしてそもそも始めから面積小さい方が不良部位が含まれる可能性が低い
そりゃあんた欠陥起こすのはSPEだけではないのだがとか返せばいいのか
考え方としては単位面積あたりに一定数の不良があるんだから
SPE１個ぶんの面積比だけSRAMに冗長性持たせたとすれば同じだけ不良率減りますやん
そしてそもそも始めから面積小さい方が不良部位が含まれる可能性が低い
>>554
同じ構成が繰り返されるメモリ素子の冗長化は
簡単だけど、ロジック部はメモリ程簡単ではないし、
ユニットとしての必要速度が出るとも限らない。
ゆえに、CPUもメモリも選別品ってのが価値が
出てくるわけだけど、PS3用として3.2GHzが約束
されているチップだとそうはいかんでしょう。
同じ構成が繰り返されるメモリ素子の冗長化は
簡単だけど、ロジック部はメモリ程簡単ではないし、
ユニットとしての必要速度が出るとも限らない。
ゆえに、CPUもメモリも選別品ってのが価値が
出てくるわけだけど、PS3用として3.2GHzが約束
されているチップだとそうはいかんでしょう。
そんな気もしてきた
いやいやそんな気がしてきたじゃない
> 80点満点のテストで70点とるのと、
> 60点満点のテストで60点とるのでは
そもそもこのたとえは良くないということが言いたかったんだった
> 80点満点のテストで70点とるのと、
> 60点満点のテストで60点とるのでは
そもそもこのたとえは良くないということが言いたかったんだった
「とりあえずあの時点で設計変更なんてありえん」
とか言う奴は、よほど恵まれた会社に在社しているんだな、羨ましいじゃねぇかｗ
とか言う奴は、よほど恵まれた会社に在社しているんだな、羨ましいじゃねぇかｗ
設計変更の命令したやつが素人ですよ。
しかも理由は美学のため。
しかも理由は美学のため。
>>560
まぁ、お前はその素人の鼻クソにも及ばないんだけどな（ﾌﾟｹﾞﾗ
まぁ、お前はその素人の鼻クソにも及ばないんだけどな（ﾌﾟｹﾞﾗ
お前らは本当にｸﾀﾏﾝｾｰだなｗ
設計変更自体は物つくりじゃ当たり前だけど、きちんと精査して変更するならの話だ。
美学ってだけで具体的な根拠もなく仕様変更を突然言ってくるんだから、現場はたまらんと思う。
SPE6個でいっておけば今年の年末にPS3を売り出せたかもしれないし、
正しい判断だったかどうかは、PS3が成功するかどうかだろうね。
設計変更自体は物つくりじゃ当たり前だけど、きちんと精査して変更するならの話だ。
美学ってだけで具体的な根拠もなく仕様変更を突然言ってくるんだから、現場はたまらんと思う。
SPE6個でいっておけば今年の年末にPS3を売り出せたかもしれないし、
正しい判断だったかどうかは、PS3が成功するかどうかだろうね。
我々には判断が付かないというのが正解かと。
そもそもこの話も実際にどれくらいの影響があった事かわからないし。
そもそもこの話も実際にどれくらいの影響があった事かわからないし。
564 ：名無しさん必死だな：2005/07/16(土) 07:47:09 ID:DOyrKkKG
ついでに言うと、>>515で書かれてる通り6個バージョンの仕様もわからないしね。
ただ、個人的な推測で言うなら恐らく問題にはなっていないはず。
問題になるような事柄ならべらべら雑誌に話さないだろうからね。
ただ、個人的な推測で言うなら恐らく問題にはなっていないはず。
問題になるような事柄ならべらべら雑誌に話さないだろうからね。
そっかBDがあるから年末はどっちにしろ無理か。
でも開発機材の出荷状況とかから考えて、裏目に出てるのでは？と思わなくも無いけど
この判断は数年後にならんと優劣はわからないなぁ。
俺はSPE*6でｃｅｌｌが発表されても、みんなﾏﾝｾｰしてたと思うけどｗ
でも開発機材の出荷状況とかから考えて、裏目に出てるのでは？と思わなくも無いけど
この判断は数年後にならんと優劣はわからないなぁ。
俺はSPE*6でｃｅｌｌが発表されても、みんなﾏﾝｾｰしてたと思うけどｗ
クタって素人なん？
元技術者・・・というか今でも現役バリバリじゃないの？
後藤とのインタビューとかやたら詳しいじゃん。
元技術者・・・というか今でも現役バリバリじゃないの？
後藤とのインタビューとかやたら詳しいじゃん。
クタ・・・ボケた開発者
開発者って自分の専門以外はパーのことが多いから
皆どこか必ずボケているものだが
完璧超人なら自分から起業してますぜ
皆どこか必ずボケているものだが
完璧超人なら自分から起業してますぜ
>>562
美学って言うかCELL作ることが目標ではなくCELLを使った製品が他社製品を凌ぐ
ことが目標の一つであるわけで。仕様通りに作って競争に負けました、では話に
ならない。
>>564
SPE1個の性能は32GFLOPSで固定でしょ。6個にしたのは単に予算上の制約だった
わけで。
美学って言うかCELL作ることが目標ではなくCELLを使った製品が他社製品を凌ぐ
ことが目標の一つであるわけで。仕様通りに作って競争に負けました、では話に
ならない。
>>564
SPE1個の性能は32GFLOPSで固定でしょ。6個にしたのは単に予算上の制約だった
わけで。
そうじゃなくて年でボケたんだよ
だいたい頭のキレのピークは40後半まで
それ以降はボケてくる
宮崎駿もまさにそう
自分が何やってるか客観的な判断に欠けてくる
だいたい頭のキレのピークは40後半まで
それ以降はボケてくる
宮崎駿もまさにそう
自分が何やってるか客観的な判断に欠けてくる
別にPS3のスケジュールは遅れていない。元々PSPと1年遅れだと
明言していた。そこからPSPが数ヶ月早まっただけ、じゃなかったっけ
明言していた。そこからPSPが数ヶ月早まっただけ、じゃなかったっけ
つか、どう見てもPS3の諸々のコンポーネントでCELLが一番先行してると思うんだが。。。
それがなんでぶっ飛んで、CELLの仕様変更が一度あったからと、PS3のスケジュールの
原因がCELLになってしまうんだ？
110nmのGF7800載せて、DVDドライブ組み合わせて今年中にPS3をでっち上げられたとでも言うのか？
それがなんでぶっ飛んで、CELLの仕様変更が一度あったからと、PS3のスケジュールの
原因がCELLになってしまうんだ？
110nmのGF7800載せて、DVDドライブ組み合わせて今年中にPS3をでっち上げられたとでも言うのか？
GF7800+DVD+メモリUMA256M+eDRAM32M
+HDD これで○と同じくらいの価格
これで十分だった
+HDD これで○と同じくらいの価格
これで十分だった
最終号では結局大成功って感じなまとめになるに決まってるだろ。
じゃなきゃ雑誌に載せない。
じゃなきゃ雑誌に載せない。
このスレで興味持って、大学の図書館で読んでみたが・・・・本気おもしれー
下手なプロジェクトXより、余程読み応えがある
下手なプロジェクトXより、余程読み応えがある
>>574
もちろん、脳内自説と辻褄合わせる為ですよ。
もちろん、脳内自説と辻褄合わせる為ですよ。
580 ：名無しさん必死だな：2005/07/16(土) 10:33:25 ID:OHBTaYxq
たしか先月号の日エレで「８個は無理です６個で・・・」クタ：「しょうがない、それでやれ」の
くだりでクタマンセーが「クタたんは重要なところでは現実的な判断をするのですよ」とか
言ってなかったっけ（ｗ
自分で言った事も忘れているクタは、やはりボケ老人。
くだりでクタマンセーが「クタたんは重要なところでは現実的な判断をするのですよ」とか
言ってなかったっけ（ｗ
自分で言った事も忘れているクタは、やはりボケ老人。
どっちボケ老人ｗ
8個x4PEのことだよｗ
8個x4PEのことだよｗ
543 名前：名無しさん必死だな 投稿日：2005/07/01(金) 21:15:30 ID:dNAOezyh
STIの立ち上げが一段落し、開発が本格化したのが01年盛夏。
これまで青写真が完成していたCellの構想を量産を考慮して
今一度検証する。程なくチームは大きな問題にぶち当たる。
当時の青写真では4チップのマルチチップモジュールの4GHz
で１TFlops。ところがこの構造に不安要素が露呈。
例えば、電源供給。4GHｚのチップを4個も封止するには外部から
それぞれのチップに大電源を供給する必要がある。それを安価に
実現する技術に目処が立たない。加えて、量産性の課題が。
開発チームはIBMのパッケージ部門の担当者に繰り返し確認したが、
納得のいく答えが得られない。
「久多良木さん、なんて言うかなぁ」
鈴置は不安にさいなまれながら、久多良木に報告。
「マルチチップ構造を諦めようと思うんですが・・・」
「分かった。仕方ない」
意外にあっさりと認めてくれた。久多良木も難しいことは
薄々と感じていたようだった。
STIの立ち上げが一段落し、開発が本格化したのが01年盛夏。
これまで青写真が完成していたCellの構想を量産を考慮して
今一度検証する。程なくチームは大きな問題にぶち当たる。
当時の青写真では4チップのマルチチップモジュールの4GHz
で１TFlops。ところがこの構造に不安要素が露呈。
例えば、電源供給。4GHｚのチップを4個も封止するには外部から
それぞれのチップに大電源を供給する必要がある。それを安価に
実現する技術に目処が立たない。加えて、量産性の課題が。
開発チームはIBMのパッケージ部門の担当者に繰り返し確認したが、
納得のいく答えが得られない。
「久多良木さん、なんて言うかなぁ」
鈴置は不安にさいなまれながら、久多良木に報告。
「マルチチップ構造を諦めようと思うんですが・・・」
「分かった。仕方ない」
意外にあっさりと認めてくれた。久多良木も難しいことは
薄々と感じていたようだった。
6より8の方が筋がいいのは技術者なら誰でも感じること。でも当初は6に妥協せざるを
得なかった。クタタンは進捗が順調なのを見たうえで、これなら行けると判断して
8に戻したんだろう。
じゃ6のつもりで設計した期間が無駄じゃん、最初から8でやれよ、というのは、
まだこの世に存在しない物を作る困難さ、不確定さをわかっていない。
まず6で設計の目処をつけてみて、どの程度困難かを評価したうえで、可能ならばさらに
難しい8に挑戦する、というのは堅実なやり方の一つ。それでもし8がやっぱり駄目なら
6に戻ればいいし、6の経験があるからこそ可能になることもある。
得なかった。クタタンは進捗が順調なのを見たうえで、これなら行けると判断して
8に戻したんだろう。
じゃ6のつもりで設計した期間が無駄じゃん、最初から8でやれよ、というのは、
まだこの世に存在しない物を作る困難さ、不確定さをわかっていない。
まず6で設計の目処をつけてみて、どの程度困難かを評価したうえで、可能ならばさらに
難しい8に挑戦する、というのは堅実なやり方の一つ。それでもし8がやっぱり駄目なら
6に戻ればいいし、6の経験があるからこそ可能になることもある。
まあ、クタの言う「とことんやる」の一貫なんだろ、現場なんてのは無茶しないギリギリのラインを提示するわけで、
少々無茶やらせて尻を叩くのが競争に勝ち抜くために上がやるべきことではある。
競争激しい業界の場合、工場側が納期はこれが精一杯ですといっても、何としても短縮しろって、あの手この手で
突っつかなきゃ勝負にならない
少々無茶やらせて尻を叩くのが競争に勝ち抜くために上がやるべきことではある。
競争激しい業界の場合、工場側が納期はこれが精一杯ですといっても、何としても短縮しろって、あの手この手で
突っつかなきゃ勝負にならない
585 ：名無しさん必死だな：2005/07/16(土) 11:23:48 ID:eKOt0Jki
所詮下っ端のグチww
リーダーっつーのは 市場を見て鶴の一声を言うもんだっつーの。本田総一郎物語でも読めバカチン。
リーダーっつーのは 市場を見て鶴の一声を言うもんだっつーの。本田総一郎物語でも読めバカチン。
>>583
まだ、8個の方が良かったと判断出来る時期ではないけどね。
8SPE3.2GHz版Cellが完成してからなら結果オーライと言えるが。
それと結果的には7SPEになっているので、普通なら経費との兼ね合いで6SPEの
まま設計を進めると思うなぁ。
8個にしたかったのはCell版GPUの名残じゃないかなと思う。
まだ、8個の方が良かったと判断出来る時期ではないけどね。
8SPE3.2GHz版Cellが完成してからなら結果オーライと言えるが。
それと結果的には7SPEになっているので、普通なら経費との兼ね合いで6SPEの
まま設計を進めると思うなぁ。
8個にしたかったのはCell版GPUの名残じゃないかなと思う。
6は完全数だから美しい
完全数は7ですよ
ああ >>588 は完全数か 6であってるスマソ
>>587
>>554も書いているとおり歩留まりは単位面積あたりの集積率に比例するので
SPE＋LSを2個足した分だけ欠陥率が上がる。
cellの場合は、
>ｎ個のものを100％欠品なしというのと
>ｎ+2個のものを88％歩留でいいのと
どちらも同じ程度の歩留まりなんじゃないかと、Cellの場合冗長系が少なくて
PPEが1個脂肪で廃棄、SPE+LSのどちらか片方が不良でもSPE1個使用不能とチップ
上の面積が小さいSPEのロジックを1個リタンダシーにしたぐらいでは歩留まりは
それほど向上しないと思う。
SCEの発表ではリタンダシー分で歩留まりが大幅に向上するとしているが、自分と
しては懐疑的。
>>554も書いているとおり歩留まりは単位面積あたりの集積率に比例するので
SPE＋LSを2個足した分だけ欠陥率が上がる。
cellの場合は、
>ｎ個のものを100％欠品なしというのと
>ｎ+2個のものを88％歩留でいいのと
どちらも同じ程度の歩留まりなんじゃないかと、Cellの場合冗長系が少なくて
PPEが1個脂肪で廃棄、SPE+LSのどちらか片方が不良でもSPE1個使用不能とチップ
上の面積が小さいSPEのロジックを1個リタンダシーにしたぐらいでは歩留まりは
それほど向上しないと思う。
SCEの発表ではリタンダシー分で歩留まりが大幅に向上するとしているが、自分と
しては懐疑的。
後藤ちゃん曰く。
http://pc.watch.impress.co.jp/docs/2005/0518/kaigai180.htm
SPEを7個にしたことにより、Cellの歩留まりは、
半分の約100平方mmクラスのダイサイズ(半導体本体の面積)のチップと同等になったことになる。
ダイが1/2になると歩留まりは2倍以上になる。
歩留まりは劇的に向上し、製造コストは大幅に下がる。
http://pc.watch.impress.co.jp/docs/2005/0518/kaigai180.htm
SPEを7個にしたことにより、Cellの歩留まりは、
半分の約100平方mmクラスのダイサイズ(半導体本体の面積)のチップと同等になったことになる。
ダイが1/2になると歩留まりは2倍以上になる。
歩留まりは劇的に向上し、製造コストは大幅に下がる。
富士通のプロセッサアーキテクト安藤氏の見解
http://www.geocities.jp/andosprocinfo/wadai05/20050522.htm
＞1個のSPEの不良を許容することでチップの歩留りを改善でき，SPE 1個の歩留りを90%と仮定すると，
＞8個全部が良品の確率は43%ですが，どれか1個が不良でも7個生きていれば良いとすると，これが
＞71%に跳ね上がり，（チップ全体の歩留りはこれにその他の部分の良品確率を掛けたものになります
＞が，）大幅にコストダウン出来ます。
http://www.geocities.jp/andosprocinfo/wadai05/20050522.htm
＞1個のSPEの不良を許容することでチップの歩留りを改善でき，SPE 1個の歩留りを90%と仮定すると，
＞8個全部が良品の確率は43%ですが，どれか1個が不良でも7個生きていれば良いとすると，これが
＞71%に跳ね上がり，（チップ全体の歩留りはこれにその他の部分の良品確率を掛けたものになります
＞が，）大幅にコストダウン出来ます。
日本の物造りってこうゆう無茶で一応世界のトップって所まで来たんだと思うんだけどな。
おそらく実際のゲームの場合6個と7個で有意な性能差はでないんだろうけど
8個つっこんだ事は後々いろんなところに効いてくるんだと思うよ
おそらく実際のゲームの場合6個と7個で有意な性能差はでないんだろうけど
8個つっこんだ事は後々いろんなところに効いてくるんだと思うよ
それは後藤氏の計算が間違いなんだ
冗長性による歩留まりの向上は
歩留まり率＝a
冗長性率＝（許容面積÷総面積）＝b
歩留まりの向上率＝a x（1 + √b）
冗長性による歩留まりの向上は
歩留まり率＝a
冗長性率＝（許容面積÷総面積）＝b
歩留まりの向上率＝a x（1 + √b）
つーか、8個→実はリダンダンシーのためでしたとか、
結果だけ見てくと久夛良木発言はすべて釣りじゃないのかと思えてくる。
結果だけ見てくと久夛良木発言はすべて釣りじゃないのかと思えてくる。
なるほど1%の歩留だったものが2%に向上した訳か、こりゃ大幅にコストダウン出来るな（ｗ
>>599の脳細胞も98%くらいは冗長性のために停止されていそうだな（ｗ
>>599
てか、コスト半分じゃん。すげー大幅。
てか、コスト半分じゃん。すげー大幅。
>>596
8個のうちどれか7個が生きてればいいのでその計算は間違い
8個のうちどれか7個が生きてればいいのでその計算は間違い
SPE一個の歩留まりを90%とすると
8個のSPEがすべて良品の確立は(0.9)^8=0.431
7個が良品の確立が(8*(0.9)^7*0.1)=0.383
8個のうち7個以上が良品の確立は81.4%
6個が全部良品の確立は(0.9)^6で53.1%
面積33.3%増しで良品率は53.3%向上
8個のSPEがすべて良品の確立は(0.9)^8=0.431
7個が良品の確立が(8*(0.9)^7*0.1)=0.383
8個のうち7個以上が良品の確立は81.4%
6個が全部良品の確立は(0.9)^6で53.1%
面積33.3%増しで良品率は53.3%向上
>>603
SPE8個の時とSPE6個の時の一個あたりの歩留まりが同じと考えている時点で却下。
SPE8個の時とSPE6個の時の一個あたりの歩留まりが同じと考えている時点で却下。
でもPPEが動かなきゃ・・・
>>604
まずどう違うのか説明すべきだな
まずどう違うのか説明すべきだな
>>606
集積率が違うというのを考えていない時点で却下。
集積率が違うというのを考えていない時点で却下。
SPE6個CELLx2のPS3ｷﾎﾞﾝﾇ
ちゃんと計算式出すとこんなのが出てくるんだよなあ
はっきり計算してどれぐらいなのかいってみ?
ついでに
PPEがSPEの倍の面積で歩留まりが単純に面積に比例するとして
SPE7個が有効なCellの良品率は(0.9)^2*0.814=65.9%
PPE3個なCPUの良品率は(0.9)^6=53.1%
箱はキャッシュが3倍より少ないのと3コア調停で増えるトランジスタで実際の歩留まりははっきりしないけどね
はっきり計算してどれぐらいなのかいってみ?
ついでに
PPEがSPEの倍の面積で歩留まりが単純に面積に比例するとして
SPE7個が有効なCellの良品率は(0.9)^2*0.814=65.9%
PPE3個なCPUの良品率は(0.9)^6=53.1%
箱はキャッシュが3倍より少ないのと3コア調停で増えるトランジスタで実際の歩留まりははっきりしないけどね
集積率というのが何か知らんけど、模式的に計算してるときに考慮する意味があるものなの？
リング状バス
環状線みたいに内回りと外回りがあればいいのにな
PS3はDD1か２のどちらが乗るわけ？
環状線みたいに内回りと外回りがあればいいのにな
PS3はDD1か２のどちらが乗るわけ？
>>611
両回りあるはず。
ttp://www.geocities.jp/andosprocinfo/wadai05/20050219.htm
＞16B幅のリングが4本あり，2本づつ逆方向に伝送し、距離が近い方向を優先して送ると思われます。
どんなCellが載るかはまだソースが無いはず。
両回りあるはず。
ttp://www.geocities.jp/andosprocinfo/wadai05/20050219.htm
＞16B幅のリングが4本あり，2本づつ逆方向に伝送し、距離が近い方向を優先して送ると思われます。
どんなCellが載るかはまだソースが無いはず。
リングバスの利点ってコアを単純に増やす事が容易くなるぐらいしか
ないのか？
配線数が減るので1配線あたりの転送速度を高められそうな気がするけど・・。
要は広帯域のUMAがリングバス、クロスバー配線は、広帯域ではないけど非UMA
ってな感じ？
ないのか？
配線数が減るので1配線あたりの転送速度を高められそうな気がするけど・・。
要は広帯域のUMAがリングバス、クロスバー配線は、広帯域ではないけど非UMA
ってな感じ？
DD2だろ。DD1改良したのがDD2なのに。
DD1とDD2の2つを量産していくような非効率的なこと
する訳ないだろ。
DD1とDD2の2つを量産していくような非効率的なこと
する訳ないだろ。
遅延 スループット(帯域) 回路規模 拡張性
共有バス △ × ○ △
クロスバ ○ ○ × ×
リング × ○ ○ ○
共有バス △ × ○ △
クロスバ ○ ○ × ×
リング × ○ ○ ○
>>615
ずれてる
ずれてる
リングで思い出したけど昔こんなLSIがあったねｗ
ttp://www.st.rim.or.jp/~nkomatsu/nec/uPD7281.html
当時結構すげーと思ったもんだけどCellにも影響与えてるんかな？
ttp://www.st.rim.or.jp/~nkomatsu/nec/uPD7281.html
当時結構すげーと思ったもんだけどCellにも影響与えてるんかな？
DD3ﾏﾀﾞｰ?
どっかでIBM側の強い要望でDD2にしたって見た気がする・・・
つまりWSなどに使う事を想定して？
つまりWSなどに使う事を想定して？
>>619
俺も確かここで見たけど、今はその記述が削除されてるな。
削除されたってことは、開発サイドからクレーム来たって
ことかな？ だから違うんじゃないの？
http://techon.nikkeibp.co.jp/article/NEWS/20050422/104072/
俺も確かここで見たけど、今はその記述が削除されてるな。
削除されたってことは、開発サイドからクレーム来たって
ことかな？ だから違うんじゃないの？
http://techon.nikkeibp.co.jp/article/NEWS/20050422/104072/
100kbの転送と書き戻し作業だけで数ミリかかるみたいだからな。
フレームは16ミリ秒。リングバスの遅延は0.3nsec。遅延のスケールが違う。
Cellほどの高クロック動作なら許容できる遅延という判断
高クロック、メイニーコア化というCPUの流れ上、リングバス採用が増えてくるだろうな
高クロック、メイニーコア化というCPUの流れ上、リングバス採用が増えてくるだろうな
>>623
まとめて転送すれば隠蔽出来そうだが、細切れに送るとすごいことになりそうだな。
まとめて転送すれば隠蔽出来そうだが、細切れに送るとすごいことになりそうだな。
箱○CPUはクロスバー接続だから理論値：実行性能比は遅延が少ない分Cellより
効率はいいわけだ。
効率はいいわけだ。
HOT CHIPS 17
Date: Monday, August 15, 2005
Location: Memorial Auditorium, Stanford University.
9:30-11:30am
Session One: Cell Processor
http://www.hotchips.org/hc17/program/conference_day_one.htm#session1
次はこれかな。
Date: Monday, August 15, 2005
Location: Memorial Auditorium, Stanford University.
9:30-11:30am
Session One: Cell Processor
http://www.hotchips.org/hc17/program/conference_day_one.htm#session1
次はこれかな。
>>626
PPEはともかく、SPEはDMAでのバースト転送しかしないから。
リアルタイム処理の権化である山崎ﾀﾝが、輻輳するとガタガタ
性能が落ちるクロスバよりも、遅延一定で予測可能なリングバスが
良いと判断したんだろうね。
PPEはともかく、SPEはDMAでのバースト転送しかしないから。
リアルタイム処理の権化である山崎ﾀﾝが、輻輳するとガタガタ
性能が落ちるクロスバよりも、遅延一定で予測可能なリングバスが
良いと判断したんだろうね。
>>627
XBOX360くらいのコア数なら、クロスバの方が良いと思うよ。
1PPE+8SPEをクロスバで繋いだら㌧でもない規模になるし、
輻輳しまくると思われ。
どちらの設計にも、ちゃんと合理的理由がある。
XBOX360くらいのコア数なら、クロスバの方が良いと思うよ。
1PPE+8SPEをクロスバで繋いだら㌧でもない規模になるし、
輻輳しまくると思われ。
どちらの設計にも、ちゃんと合理的理由がある。
輻輳ってなに？
国語辞典 [ 輻輳 ]の前方一致での検索結果 1件
ふくそう 0 【▼輻▼輳/▼輻▼湊】
（名）スル
〔車の輻(や)が轂(こしき)に集まる意〕方々からいろいろな物が一か所に集まること。こみあうこと。
「事務が―する」「船舸来て―する地/伊沢蘭軒（鴎外）」
三省堂提供「大辞林 第二版」より
ようはトラフィックがネットワークの限界を超えるってこと
それってリングバスも同じなんじゃにゃーの？
というか４リングあるのが優位点なんだろな
誰かが１リング占有してバースト転送しててもあと３リング空いてる
クロスバだって４系統用意できればそれは輻輳に強いだろう
誰かが１リング占有してバースト転送しててもあと３リング空いてる
クロスバだって４系統用意できればそれは輻輳に強いだろう
GSの写真てどっか無いの?
見てみたいバスに占有されたシリコンを
見てみたいバスに占有されたシリコンを
クロスバー接続の場合
バス配線に面積を取られてしまうので、
この面積をリングバスと同じに収めるためには
結局1本あたりのバス幅を狭くするしかない
っていう考え方あってる？
バス配線に面積を取られてしまうので、
この面積をリングバスと同じに収めるためには
結局1本あたりのバス幅を狭くするしかない
っていう考え方あってる？
>>639
つなぐコア数による、6個ぐらいまでならクロスバーもリングバスもそんなに
違いはない。PC用のデュアルコアぐらいならクロスバーのほうがパフォーマンスが
いいし、メニィコアになるとリングバスのほうが良い。
つなぐコア数による、6個ぐらいまでならクロスバーもリングバスもそんなに
違いはない。PC用のデュアルコアぐらいならクロスバーのほうがパフォーマンスが
いいし、メニィコアになるとリングバスのほうが良い。
Cellはバスで繋がる要素が11個だっけか
PS3って全体的にメモリをブチブチに分断しすぎ。
ライブラリやツールのサポートも最小限のものしかないし
開発者は死ぬね。
ライブラリやツールのサポートも最小限のものしかないし
開発者は死ぬね。
GSのダイ写真で大きくて区分も書き込まれてるやつ見つからんわ
EEとGSのでかいダイ写真
http://www.psillustrated.com/teamps2/psx2.html
http://www.psillustrated.com/teamps2/psx2.html
どーでもいいデータだが、一応。
Cellの 各ブロックの面積割合% （総面積235mm~2）
・PPE.........11% 程度
・SPE（1個）.........6% 程度
・（内、LS分.........SPEの面積の 30% 程度）
・PPEのL2キャッシュ.........10% 程度
・XDR.........10% 程度
・Flex-IO.........12% 程度
・EIB.........3% 程度
・（通信ブロック合計.........25% 程度）
・テスト&デバッグロジック.........2%程度
（誤差あり）
ほぼ同じ面積で LSが512KBのSPEを6個実装可能かな？
全体の 48%程度のブロック（SPE）がリダンダンシ対象。
Cellの 各ブロックの面積割合% （総面積235mm~2）
・PPE.........11% 程度
・SPE（1個）.........6% 程度
・（内、LS分.........SPEの面積の 30% 程度）
・PPEのL2キャッシュ.........10% 程度
・XDR.........10% 程度
・Flex-IO.........12% 程度
・EIB.........3% 程度
・（通信ブロック合計.........25% 程度）
・テスト&デバッグロジック.........2%程度
（誤差あり）
ほぼ同じ面積で LSが512KBのSPEを6個実装可能かな？
全体の 48%程度のブロック（SPE）がリダンダンシ対象。
６個に拘ってるアホはもうスルーでよかろう。
記事的にはリングバスのおかげで用意に６個を８個にできたとか
そんな話だろうし。
半年に１度はシュリンクする会社なんだし、90nmでもいい感じの
サイズになると思われ。
記事的にはリングバスのおかげで用意に６個を８個にできたとか
そんな話だろうし。
半年に１度はシュリンクする会社なんだし、90nmでもいい感じの
サイズになると思われ。
そうそう。
SCEIはマメに集積化を進めて基盤を小さくし、
ガワの中身をスカスカにしていくのだが、その過程が俺的にスゲー萌える。
SCEIはマメに集積化を進めて基盤を小さくし、
ガワの中身をスカスカにしていくのだが、その過程が俺的にスゲー萌える。
ああ・・・そういやFlexIOの残り35GBはどうなったんだろ？
何処にも繋がってなかったよね。
最初はもう一個RSXをくっつける気かなとか思ってたんだけど
何処にも繋がってなかったよね。
最初はもう一個RSXをくっつける気かなとか思ってたんだけど
FlexIOといえどもCellのリングバスにつながる機能ブロックのひとつなのだから、
1ノードあたり(16B(in) + 16B(out)) x (3.2GHz / 2)なので、25.6GB/s(in) + 25.6GB/s(out)になる。
そう考えれば、GPUへの15GB/s(in) + 20GB/s(out)というのはそれほど変でもない。
SBへの2.5GB/s(in) + 2.5GB/s(out)に1ノード使うのはもったいない気もするけど。
1ノードあたり(16B(in) + 16B(out)) x (3.2GHz / 2)なので、25.6GB/s(in) + 25.6GB/s(out)になる。
そう考えれば、GPUへの15GB/s(in) + 20GB/s(out)というのはそれほど変でもない。
SBへの2.5GB/s(in) + 2.5GB/s(out)に1ノード使うのはもったいない気もするけど。
>>651
5Ghz動いてると考えて、さらにtagの分＋するとぴったし
5Ghz動いてると考えて、さらにtagの分＋するとぴったし
627が煽りに失敗した件について。
いまいち意味不明気味なので補足
FlexIOのクロックを5Ghzとして考えると
FlexIOの帯域は 60GB/S
cellのEIBの1/3はtagデータなのでそれを帯域に加える
すると
Cell >> RSX 20GB/s x 1.5 = 30GB/s
RSX >> Cell 15GB/s x 1.5 = 22.5GB/s
SB << CELL 2.5GB/s x 1.5 = 3.75GB/s
Cell << SB 2.5GB/s x 1.5 = 3.75GB/s
で合計60GB/s でぴったり でどう？
FlexIOのクロックを5Ghzとして考えると
FlexIOの帯域は 60GB/S
cellのEIBの1/3はtagデータなのでそれを帯域に加える
すると
Cell >> RSX 20GB/s x 1.5 = 30GB/s
RSX >> Cell 15GB/s x 1.5 = 22.5GB/s
SB << CELL 2.5GB/s x 1.5 = 3.75GB/s
Cell << SB 2.5GB/s x 1.5 = 3.75GB/s
で合計60GB/s でぴったり でどう？
まえFlexIOに流すデータはパケットごとにタグを付ける必要はなくて
FlexIOコントローラで連続データのタグの付け外し管理を行うはずだって考察があった
FlexIOコントローラで連続データのタグの付け外し管理を行うはずだって考察があった
単にNVIDIAのGPUが60GB/s分のコマンドストリームを処理できないだけなんでは。
主記憶やVRAMの帯域と比較して
チップ間はそれだけあれば十分だ、と考えたのでは？
チップ間はそれだけあれば十分だ、と考えたのでは？
消費電力を下げるためにクロックを落としてるって、後藤さんか誰か
言ってなかったっけか？
チップ内ならともかく、基板上を走る信号は（電圧が高いので）電力消費も
激しいから。
言ってなかったっけか？
チップ内ならともかく、基板上を走る信号は（電圧が高いので）電力消費も
激しいから。
657は/sって書いてるから、1GB毎秒では？
それだと1フィールドあたり17MBかな。
それだと1フィールドあたり17MBかな。
>>661
1GB毎秒なら、1GB/s ですがな。
1GB毎秒なら、1GB/s ですがな。
warota
60GBって書いてあるね
純粋に読み間違えた。
純粋に読み間違えた。
665 ： ◆LiarANPF3I ：2005/07/17(日) 22:24:20 ID:GF9NSywE
しっかりしろよ
それに比べると3.8GHzで動作させてるNetBurstはすごいよな。役に立つかは別として。
いや、数量限定で同じ電力でぶんまわすならそれこそ5GHzいくって
>>668
それはDD1での話、DD2ではスーパースカラが入ったから高クロック化は出来なくなった。
それはDD1での話、DD2ではスーパースカラが入ったから高クロック化は出来なくなった。
>>669
それでも4GHz以上で動作するみたいだが？ｗ
それでも4GHz以上で動作するみたいだが？ｗ
>>670
量産品と量産試作の中で一番出来の良い奴を比較するのもどうかと思うが、
おまけにP4はレガシーロジックかかえてあの周波数を達成してるわけだし。
パトレイバーとグリフォンを比べるようなもんだ。
量産品と量産試作の中で一番出来の良い奴を比較するのもどうかと思うが、
おまけにP4はレガシーロジックかかえてあの周波数を達成してるわけだし。
パトレイバーとグリフォンを比べるようなもんだ。
P4がかかえてるレガシーロジックってなに?
563 ：名無しさん必死だな ：2005/07/18(月) 04:57:52 ID:yM7VNRyn
どうやら、21日のＰＳミーティングでＰＳ３のスペックダウンが発表されるのは
本当のようだよ。
先週14日(ＰＳミーティング一週間前)に各サード・雑誌社に通達があったそうだ。
どうやら、21日のＰＳミーティングでＰＳ３のスペックダウンが発表されるのは
本当のようだよ。
先週14日(ＰＳミーティング一週間前)に各サード・雑誌社に通達があったそうだ。
引用するときはスレのアドレスも併記しましょうよ
ヒント：全角英数字使う奴は、大概馬鹿
でも、今回は2ch以外でも>>675と同様な噂が流れてるんだよね
発売まで一年あるチップで、しかもたった二ヶ月前に大々的に発表したクロックを下げないとならない
って一体どんな理由だ。
って一体どんな理由だ。
なんだよ通達って・・・
ミーティングあわせで素材作ってるサードとかならともかく、
雑誌社に事前にそんな情報流すメリットはまったくないよ
どうせ当日取材して、発表されたことをギリギリのスケジュールで突っ込むんだから
みんな落ち着けよ
ミーティングあわせで素材作ってるサードとかならともかく、
雑誌社に事前にそんな情報流すメリットはまったくないよ
どうせ当日取材して、発表されたことをギリギリのスケジュールで突っ込むんだから
みんな落ち着けよ
>>678
普通の人はコピペ以外ソースも何もないものを信用したりしませんが
普通の人はコピペ以外ソースも何もないものを信用したりしませんが
釣られ杉
噂は
「何かしらのスペックダウンがあって、事前に雑誌に圧力をかけているらしい」
ってヤツ
スペックってのが、クロックダウンなのか、端子が減るのか、BDを止めるのかは不明だよ
「何かしらのスペックダウンがあって、事前に雑誌に圧力をかけているらしい」
ってヤツ
スペックってのが、クロックダウンなのか、端子が減るのか、BDを止めるのかは不明だよ
最近のSCE見てるとリアリティがありすぎてスルー出来ないんだよな。
むしろ端子はガンガン減らしてくれ
CFスロットなんぞいらん
CFスロットなんぞいらん
SPEがもう1個減るような予感。
端子ぐらいなら単なる仕様変更で済ますだろうし。
端子ぐらいなら単なる仕様変更で済ますだろうし。
あーそれならあるかも。
ハワード「MSだけに汁！」
クタ「了解・・・（どんな美学って言おうかな・・・）」
見たいな感じ？
ハワード「MSだけに汁！」
クタ「了解・・・（どんな美学って言おうかな・・・）」
見たいな感じ？
SDスロットは残して欲しい。CFのかわりにPSメモカスロット載せるのは妥当だと思う。
端子削除厨は工作員っぽい。
ｘ８６になる予感 ((((；ﾟДﾟ)))ｶﾞｸｶﾞｸｶﾞｸﾌﾞﾙﾌﾞﾙﾌﾞﾙ
全角厨はまだ生きていたかという感じ。
根っからのソニーファンとしては絶対にSDカードスロットだけは排除して欲しい。
メモステだけで良いよ。
だが、メモステPROハイスピードが発売から1ヶ月足らずで生産終了でお先真っ暗…orz
メモステだけで良いよ。
だが、メモステPROハイスピードが発売から1ヶ月足らずで生産終了でお先真っ暗…orz
MS/SD/MMC/SMの４種共用スロットでいいやん
>>だが、メモステPROハイスピードが発売から1ヶ月足らずで生産終了で
それは全世界的な基幹部品の供給不足が起こっているそうで、好転の目処が立たないこと、
ノーマルスピード・メモステへの生産シフトによる供給増を図るため、早期に生産を完了するとか。
それは全世界的な基幹部品の供給不足が起こっているそうで、好転の目処が立たないこと、
ノーマルスピード・メモステへの生産シフトによる供給増を図るため、早期に生産を完了するとか。
SM/xDは既に終わってる規格だからいらんだろ。
メモステいらね
高いだけだしね
高いだけだしね
698 ： ◆LiarANPF3I ：2005/07/18(月) 17:09:57 ID:XuJIUGJ9
高いの日本だけだろ
そうなのか すまんかった
少なくとも日本じゃ高くて、Sony製品と極一部の他社製品でしか使えず
転送速度の遅いメモステはやめてほしいな
SDスロットなくしたら、デジカメ等他の電化製品との連携は実質捨てる事になるし
いいかげんスレ違いなんで、この辺で
転送速度の遅いメモステはやめてほしいな
SDスロットなくしたら、デジカメ等他の電化製品との連携は実質捨てる事になるし
いいかげんスレ違いなんで、この辺で
USBカードリーダーつけたらいいじゃん
スレ違いだからこの辺で、とか言って自分が最後にレスするやつって最悪にキモイ
豚臭い
>>673
だからなにかと聞いてるんだが
だからなにかと聞いてるんだが
>>704
おおざっぱに言えば
＜過去のシリーズ品用ソフトウェアの互換性＞
ちょっとしらべりゃ出てくるんだが？
http://www.atmarkit.co.jp/fsys/pcencyclopedia/007procs_hist01/procs_hist02.html
何も調べないで
”だからなにかと聞いてるんだが”
と言い放つ輩には、教える義務も負わないし、教える気も無い。
おおざっぱに言えば
＜過去のシリーズ品用ソフトウェアの互換性＞
ちょっとしらべりゃ出てくるんだが？
http://www.atmarkit.co.jp/fsys/pcencyclopedia/007procs_hist01/procs_hist02.html
何も調べないで
”だからなにかと聞いてるんだが”
と言い放つ輩には、教える義務も負わないし、教える気も無い。
>>672がそんな高度なこと訊いてるようには見えないが
2chのほのめかし厨がまともに説明することは決してない法則
そうだねえ
P4は中身はRISCでX86命令をRISC命令に変換して実行してるわけで
レガシーロジックなんてどこにも使っていない
あえていうなら今は使われなくなった命令を実行するマイクロコードがあるけど
これもP4の実行ユニットを使っているわけで別段クロックに関係するわけでもない
P4のクロックが制限されてるのは複雑なパイプライン、OoOやレジスタリネーミング、
巨大な実行ユニットのせいでレガシーとは別段関係ないし
まあご自分でお調べなさいとかいうやつからまともな答えが返ってくるとは思わなかったけど
P4は中身はRISCでX86命令をRISC命令に変換して実行してるわけで
レガシーロジックなんてどこにも使っていない
あえていうなら今は使われなくなった命令を実行するマイクロコードがあるけど
これもP4の実行ユニットを使っているわけで別段クロックに関係するわけでもない
P4のクロックが制限されてるのは複雑なパイプライン、OoOやレジスタリネーミング、
巨大な実行ユニットのせいでレガシーとは別段関係ないし
まあご自分でお調べなさいとかいうやつからまともな答えが返ってくるとは思わなかったけど
アホな質問で悪いが、
Cellって何bitのCPUなの？
N64が64bit、PS2が128bitっていうじゃん。
Cellも128bitくらい？
Cellって何bitのCPUなの？
N64が64bit、PS2が128bitっていうじゃん。
Cellも128bitくらい？
64bit
PPE=64bit
SPE=128bit
SPE=128bit
PS2 EE MIPS core=64bit
PS2 EE VU=128bit
PS2 EE VU=128bit
PS2のEEを128bitと呼ぶ流儀に合わせると、
Cellも128bit
（SPEのSIMDも PPEのAltiVecも 128bit）
Cellも128bit
（SPEのSIMDも PPEのAltiVecも 128bit）
ふむ・・
xenonCPUは？
G5は32bit？
xenonCPUは？
G5は32bit？
EEは汎用レジスタが128bit化されてるので128bit
SPEも128bitでアドレス空間は32bitらしい
PPEは64bitでXenonとG5も64bit
蛇足だけどbit数が性能ではないよ
SPEも128bitでアドレス空間は32bitらしい
PPEは64bitでXenonとG5も64bit
蛇足だけどbit数が性能ではないよ
はいはい、「レガシーロジック」がクロックを制限してるんでしょ?
そのレガシーロジックがどれなのか教えてくれといってるんだが
そのレガシーロジックがどれなのか教えてくれといってるんだが
>>719
Cの無い時代からbit数というのはいわれてきたわけで
intはコンパイラによって違うしEM64でもコンパイラでintは32bitだったり64bitだったりする
INTEL式に汎用レジスタのbit数が一番納得できると思うが
Cの無い時代からbit数というのはいわれてきたわけで
intはコンパイラによって違うしEM64でもコンパイラでintは32bitだったり64bitだったりする
INTEL式に汎用レジスタのbit数が一番納得できると思うが
>>719
intのbit数はアテにならない物の代表例
intのbit数はアテにならない物の代表例
まぁ、普通はOSにならってメモリアドレスのbit数でないかね。
メモリアドレスとbit数が一致してるCPUって少ないと思うけど
8bitCPUがほとんど16bitになってしまうぞ
8bitCPUがほとんど16bitになってしまうぞ
>>720
128bitの汎用レジスタではあるけれど、int128やfp128の演算を1命令でこなせない
事考えると、1命令でこなせる64bitが妥当な気がする
64bitfpは一気にスループットが落ちるらしいので、実質32bitと言いたいが
128bitの汎用レジスタではあるけれど、int128やfp128の演算を1命令でこなせない
事考えると、1命令でこなせる64bitが妥当な気がする
64bitfpは一気にスループットが落ちるらしいので、実質32bitと言いたいが
i128bit整数演算命令は普通にあるので問題なし
FPがbit数に関係することはないしね
FP命令ないCPUでbit数が決められないなんてことはないっしょ?
FPがbit数に関係することはないしね
FP命令ないCPUでbit数が決められないなんてことはないっしょ?
>>717
小学生がよく使う「何時何分何秒に言った？」みたいだな。
小学生がよく使う「何時何分何秒に言った？」みたいだな。
命令表どっかで見た覚えがあるんだが見つからんかった
http://www.wdic.org/?word=Emotion%A1%A1Engine+%3ATECH;do=m
>MPUコアには64ビット整数演算器2機が搭載された. これは1機の128ビット整数演算器としても機能する
これでかんべんしといてくれ
http://www.wdic.org/?word=Emotion%A1%A1Engine+%3ATECH;do=m
>MPUコアには64ビット整数演算器2機が搭載された. これは1機の128ビット整数演算器としても機能する
これでかんべんしといてくれ
P4は一部倍速なんだからクロック信者が不満に思う必要もないだろ
業界の関心は効率に移ってるけどな
業界の関心は効率に移ってるけどな
つか、おおもとのPentium4の高クロックが凄いよね、という時点でまともな議論にならないと思うが。
高クロックが難しいMやathlonやPPCは駄目というより、よっぽど出来がいいわけだし。
CELLもクロックは上げやすい設計なわけだから、クロック比較自体がナニではあるけど。
高クロックが難しいMやathlonやPPCは駄目というより、よっぽど出来がいいわけだし。
CELLもクロックは上げやすい設計なわけだから、クロック比較自体がナニではあるけど。
そもそもアーキが違うし、今更クロック比較する人も居ないだろ・・・
Cellで評価したいのは、既存のCPUでボルトネックになっていた部分を極力改善したことだな
実効性能も高そうだし
Cellで評価したいのは、既存のCPUでボルトネックになっていた部分を極力改善したことだな
実効性能も高そうだし
クロックあげるために実効性能犠牲にしたPen４みたいにならなきゃいいけどなぁ。。
pen4が悪いのは実効性能じゃなくて、クロックあたりの性能では。
For PS3's creator, this isn't a game
http://www.eetasia.com/ARTICLES/2005JUN/C/2005JUN_INT_WK2.HTM
久夛良木氏へのインタビュー。
http://www.eetasia.com/ARTICLES/2005JUN/C/2005JUN_INT_WK2.HTM
久夛良木氏へのインタビュー。
>>737より
he PS2, for example, made full use of the semiconductor technology available at the time,
but only a software effort on the part of the game developers enabled high performance titles like Gran Turismo [a realistic car racing game that has sold more than 43 million copies worldwide].
The more closely they accessed the hardware, the higher the performance they achieved.
Cell is not like that. Application programs can no longer directly access the hardware; instead they will have to be written in high-level, object-oriented language.
That was done for security reasons: If processors of high performance and wide bandwidth like the Cell were linked together without sufficient security, a worldwide system crash could occur with one attack.
PS2みたいにハードを直接叩けないらしいね、セキュリティ上の問題で
he PS2, for example, made full use of the semiconductor technology available at the time,
but only a software effort on the part of the game developers enabled high performance titles like Gran Turismo [a realistic car racing game that has sold more than 43 million copies worldwide].
The more closely they accessed the hardware, the higher the performance they achieved.
Cell is not like that. Application programs can no longer directly access the hardware; instead they will have to be written in high-level, object-oriented language.
That was done for security reasons: If processors of high performance and wide bandwidth like the Cell were linked together without sufficient security, a worldwide system crash could occur with one attack.
PS2みたいにハードを直接叩けないらしいね、セキュリティ上の問題で
PS2の時は逆に最初から（望む、望まざるに関わらず）直接叩かなきゃいけなかったんだよね？
とすれば今回は初期の開発はPS2の頃よりも遥かに楽ってことになるのかな。
とすれば今回は初期の開発はPS2の頃よりも遥かに楽ってことになるのかな。
The big feature of the processor is that multiple operating systems run on it. From the beginning,
I wanted multiple operating systems to run on the processor simultaneously....................................
Cellの大きな特長は、複数のOSが同時に走ること。 最初からそういうふうにしたいと考えていた。
Cellは 最下層に「レベル0」と呼ばれるカーネルを持つ。 これは非公開で保護されている領域です。
「レベル1」は、複数OSのスケジューリングやリアルタイムカーネル、デバイスドライバなどの管理を。
「レベル2」は 「ゲストOS層」とも呼ばれ、Linuxやその他のPCのOS、そしてプレステ用のOSなど様々なOSが。
あらゆるOSやアプリケーションは「レベル2」かそれ以上の層で動作します。
プログラマは 他のOSのことは気にせず、目的のOS領域だけに集中できます。
I wanted multiple operating systems to run on the processor simultaneously....................................
Cellの大きな特長は、複数のOSが同時に走ること。 最初からそういうふうにしたいと考えていた。
Cellは 最下層に「レベル0」と呼ばれるカーネルを持つ。 これは非公開で保護されている領域です。
「レベル1」は、複数OSのスケジューリングやリアルタイムカーネル、デバイスドライバなどの管理を。
「レベル2」は 「ゲストOS層」とも呼ばれ、Linuxやその他のPCのOS、そしてプレステ用のOSなど様々なOSが。
あらゆるOSやアプリケーションは「レベル2」かそれ以上の層で動作します。
プログラマは 他のOSのことは気にせず、目的のOS領域だけに集中できます。
CELLはハード的に実効性能が出ない構造なのに、ソフト的にも実効性能をさげるのか
ソニーは本当にゲーム機を作るつもりが無いようだ
ソニーは本当にゲーム機を作るつもりが無いようだ
>741
>ソフト的にも実効性能をさげる
???
>ソフト的にも実効性能をさげる
???
あぁ、DirectXだと性能は発揮できないからって話か？
煽りもだいぶ元気がなくなってきたなあ
詳細出てきて煽る事がなくなったのか
理解できなくて煽れないのか
まあ人目で同一人物とわかるほどしょぼいから理解できないほうか
詳細出てきて煽る事がなくなったのか
理解できなくて煽れないのか
まあ人目で同一人物とわかるほどしょぼいから理解できないほうか
まぁ CPUを直接叩く時代じゃ無いってことだな。
そしてそれはxenonCPUも同じはず。
それにしても、未だにxenonCPUの詳細な情報が 完璧に隠匿されているな・・
何でだよ？
そしてそれはxenonCPUも同じはず。
それにしても、未だにxenonCPUの詳細な情報が 完璧に隠匿されているな・・
何でだよ？
汎用のCellと違って外販しないカスタムチップだから、というのが一応の理由。
GCのときもGeckoの詳細は発売直前まで明かされなかった、と記憶しているが
どうだったっけ。
GCのときもGeckoの詳細は発売直前まで明かされなかった、と記憶しているが
どうだったっけ。
EEは詳細発表されてたよ。ってEEも汎用CPUだっけ？
ＩＢＭが作ったわけではないでしょｗ＞＞ＥＥ
なんでIBMがそこで出てくるの？
360 CPUの正体がなぜ明かされないのだろうか、という話題だから。
ゲーム用CPUの話じゃなくて、IBM製ゲーム用CPUの話をしてたのか？
>747
クタはそのつもりだったのかもしれない。
でもあのオッサンの場合、自分の所の成果を見せびらかしたいだけなんじゃないか？
クタはそのつもりだったのかもしれない。
でもあのオッサンの場合、自分の所の成果を見せびらかしたいだけなんじゃないか？
CELL
xenonCPU
Gecko
の共通点はIBMしかないだろ。
xenonCPU
Gecko
の共通点はIBMしかないだろ。
そういうのって各メーカー（MS、任天、SEC）に権利があるんじゃないの？
IBMの動向窺って発表する物なんだ、知らなかった
IBMの動向窺って発表する物なんだ、知らなかった
基本的な権利は発注側にある、という認識でいいと思うけど、
Cellと比べられると苦しいからMSはCPUの詳細を発表しない、とズバリ言ってしまうと
360派の人達が寂しい思いをするので、
カスタムチップだから、ということにしておくのだよ。
Cellと比べられると苦しいからMSはCPUの詳細を発表しない、とズバリ言ってしまうと
360派の人達が寂しい思いをするので、
カスタムチップだから、ということにしておくのだよ。
スペックヲタとしては公表してくれた方が色々と考察できて面白いんだがなぁ
先行故に、PS3と比較されて買い控えが起こるのは怖いだろうね
雑紙にでも「PS3のCellの方が新しくて凄い！！」とでも書かれれば、一般ユーザーは信じるだろうし
先行故に、PS3と比較されて買い控えが起こるのは怖いだろうね
雑紙にでも「PS3のCellの方が新しくて凄い！！」とでも書かれれば、一般ユーザーは信じるだろうし
いや、PS3のCellの方が新しくて凄いのは確かだろ。
ゲームとしてどうなるかはともかく。
ゲームとしてどうなるかはともかく。
CELLが360CPUより優れてるのはムービー再生等のストリーム処理だけだろ
ゲームのようにランダム処理の多い場合は、実効性は確実に360に劣るはず
CELL発表の時のIBMの開発者のインタビューでそんな事を言っていた
ゲームのようにランダム処理の多い場合は、実効性は確実に360に劣るはず
CELL発表の時のIBMの開発者のインタビューでそんな事を言っていた
現在わかっているxenonCPUの構造を見てみろ。
G5に毛が生えた程度の性能しか出そうにないぞ。
G5に毛が生えた程度の性能しか出そうにないぞ。
ヤツらは勘だけで語るからなw ムービーゲーがどうのこうのとかw
つかcellもそういうほど強力かといえばまだ誰にも分からないわけで
765 ：MACオタ＞756 さん：2005/07/19(火) 17:06:51 ID:Oq+T3tSv
>>756
------------------------
Gekkoも発売直前に当時技術担当の岩田が、
PPCベースのコンセプト語った程度だよな。
------------------------
Hot ChipsやEmbedded Processor Forumで発表されているす。
http://cubemedia.ign.com/media/news/documents/embeddedforumkeynote.pdf
http://www.hotchips.org/archives/hc13/2_Mon/06ibm-gekko.pdf
------------------------
Gekkoも発売直前に当時技術担当の岩田が、
PPCベースのコンセプト語った程度だよな。
------------------------
Hot ChipsやEmbedded Processor Forumで発表されているす。
http://cubemedia.ign.com/media/news/documents/embeddedforumkeynote.pdf
http://www.hotchips.org/archives/hc13/2_Mon/06ibm-gekko.pdf
>>764
だがIBMを蹴飛ばしてIntelのCPUを選んだが、
一方 MSは そのIntelを蹴飛ばして IBMを選んだぞ。
MSはIntelのパートナーと言ってもいいくらいの関係なのに、
ゲーム用途ではIntelは使えないと判断したんだろう。
Appleは ノート用のチップが欲しかったんだから、
Cellを選ぶはずが無い。
要するに、PenMが欲しかったんだろう。
だがIBMを蹴飛ばしてIntelのCPUを選んだが、
一方 MSは そのIntelを蹴飛ばして IBMを選んだぞ。
MSはIntelのパートナーと言ってもいいくらいの関係なのに、
ゲーム用途ではIntelは使えないと判断したんだろう。
Appleは ノート用のチップが欲しかったんだから、
Cellを選ぶはずが無い。
要するに、PenMが欲しかったんだろう。
そもそも、性能に自身があるなら大々的に公表される。
cellがそうだろ。
なんでわざわざ、自分たちが作ったモノが
どれだけ凄いのかを、隠す必要があるというのか。
実績のない統合シェーダーは、あんだけプッシュしたのに。
cellがそうだろ。
なんでわざわざ、自分たちが作ったモノが
どれだけ凄いのかを、隠す必要があるというのか。
実績のない統合シェーダーは、あんだけプッシュしたのに。
>>763
ベンチマーク出てるじゃん。
ベンチマーク出てるじゃん。
だいたいCPUのベンチマークなんて話半分(ry
昔のスレ見返すとcellはワールドシュミレータだとか
ネットワークでcellコンピューティングとか吹いてたけど
出てきたものはまぁこんなものかみたいな。。
昔のスレ見返すとcellはワールドシュミレータだとか
ネットワークでcellコンピューティングとか吹いてたけど
出てきたものはまぁこんなものかみたいな。。
>>767
Appleは過去にバイナリ互換のないプロセッサ移行を行ったことがあります(68k→PPC)。
先日発表されたPPC→Intelもバイナリ互換はありませんので過去の資産は理由ではないでしょう。
個人的にはPenMの搭載されたノートか静穏デスクトップが出たらぜひ欲しいと思っていますが。
Appleは過去にバイナリ互換のないプロセッサ移行を行ったことがあります(68k→PPC)。
先日発表されたPPC→Intelもバイナリ互換はありませんので過去の資産は理由ではないでしょう。
個人的にはPenMの搭載されたノートか静穏デスクトップが出たらぜひ欲しいと思っていますが。
話ゼロのCPUよりまし
>>770
ああ言えばこう言うやつだなｗ とにかくCellを低性能にしたいみたいだが。
ああ言えばこう言うやつだなｗ とにかくCellを低性能にしたいみたいだが。
相手にするだけ無駄、最後にはゲームとしておもしろくなければどんなに高性能でも云々で必ず逃げるからw
>>766
ゲイツたんが 内心 ゲーム以外でも x86に見切りを付けた悪寒説
ゲイツたんが 内心 ゲーム以外でも x86に見切りを付けた悪寒説
定格電圧で3.8GHzで安定動作するものを選別してるのに量産品とかいいますか
Cellの選別とどう違うのかと
Cellの選別とどう違うのかと
もうちっとまじめに言うと、たとえば、
XenonCPUは6ｽﾚｯﾄﾞに対して、CellはSPEだけで7ｽﾚｯﾄﾞ実行可能なんて比較があるが全くのﾅﾝｾﾝｽ。
XenonCPUは6ｽﾚｯﾄﾞ同時実行可能だが、数10ｽﾚｯﾄﾞをﾀｲﾑｽﾗｲｽで実行するはず。
しかしCELLの場合ｽﾚｯﾄﾞを切り替えるには、LSに転送しなおさなければならず実質、
同時実行可能ｽﾚｯﾄﾞ数=動作可能ｽﾚｯﾄﾞ数でしかない。
これでOSがまともに動くと考えられるほうが非常識だ。
LinuxやWindowsでどのくらいのｽﾚｯﾄﾞが動いてるのか知ってる?
CELLは所詮組み込み用の簡易OSﾚﾍﾞﾙが関の山。
XenonCPUは6ｽﾚｯﾄﾞに対して、CellはSPEだけで7ｽﾚｯﾄﾞ実行可能なんて比較があるが全くのﾅﾝｾﾝｽ。
XenonCPUは6ｽﾚｯﾄﾞ同時実行可能だが、数10ｽﾚｯﾄﾞをﾀｲﾑｽﾗｲｽで実行するはず。
しかしCELLの場合ｽﾚｯﾄﾞを切り替えるには、LSに転送しなおさなければならず実質、
同時実行可能ｽﾚｯﾄﾞ数=動作可能ｽﾚｯﾄﾞ数でしかない。
これでOSがまともに動くと考えられるほうが非常識だ。
LinuxやWindowsでどのくらいのｽﾚｯﾄﾞが動いてるのか知ってる?
CELLは所詮組み込み用の簡易OSﾚﾍﾞﾙが関の山。
ベンチマークに使われたFFTはストリーム指向の処理なので、
一般的なゲームプログラミングをSPEがどの程度うまくこなすのかは、まだ不明。
>>777
> XenonCPUは6ｽﾚｯﾄﾞ同時実行可能だが、数10ｽﾚｯﾄﾞをﾀｲﾑｽﾗｲｽで実行するはず。
ゲームでは、そういう細かなスレッド分割は避けると思われる。
ネットワークやディスクのI/Oで待ちに入るスレッドを除けば、
ほとんどハードウェアスレッドと同じ数でこなすのではないか。
一般的なゲームプログラミングをSPEがどの程度うまくこなすのかは、まだ不明。
>>777
> XenonCPUは6ｽﾚｯﾄﾞ同時実行可能だが、数10ｽﾚｯﾄﾞをﾀｲﾑｽﾗｲｽで実行するはず。
ゲームでは、そういう細かなスレッド分割は避けると思われる。
ネットワークやディスクのI/Oで待ちに入るスレッドを除けば、
ほとんどハードウェアスレッドと同じ数でこなすのではないか。
だからこそのヘテロジニアスコアなんでそ。
スレッド切り替えが頻発するOSなどの実行はPPEで、
一方、SPEには 別な得意な処理がある、と。
IBMのCellアーキテクタJim Kahle氏も 「SPEでは、それほど
スレッド切り替えを必要としない処理を割り当てることを想定している」
みたいなことを言ってるし。
>>777がマルチスレッドを強調してるのは、逆に言えば
コンテクストスイッチングが頻発しない場合の処理能力は大したこと無い
と白状してるようなもの。
OSを動かすコアは 1個あれば十分。
他方で、例のFFTベンチ結果は SPEが得意な処理の性能を示すものに。
xenonCPUは ベクタ演算器はVMXが3基のみ。
Cellは VMXが1基と SPEが7基。
スレッド切り替えが頻発するOSなどの実行はPPEで、
一方、SPEには 別な得意な処理がある、と。
IBMのCellアーキテクタJim Kahle氏も 「SPEでは、それほど
スレッド切り替えを必要としない処理を割り当てることを想定している」
みたいなことを言ってるし。
>>777がマルチスレッドを強調してるのは、逆に言えば
コンテクストスイッチングが頻発しない場合の処理能力は大したこと無い
と白状してるようなもの。
OSを動かすコアは 1個あれば十分。
他方で、例のFFTベンチ結果は SPEが得意な処理の性能を示すものに。
xenonCPUは ベクタ演算器はVMXが3基のみ。
Cellは VMXが1基と SPEが7基。
キャッシュはメインメモリから転送しなくていいと思ってる人が絶えないのはなぜだろう
データはプロシージュアルシンセシスを使ってLS内で生成すればいいんだよ。
>>780
ヘテロジニアスと実行可能ｽﾚｯﾄﾞ数は関係ないわけだが。
あくまでもｽﾚｯﾄﾞ数制限があるのはCellのｱｰｷの問題。
ｽﾚｯﾄﾞ切り替えを必要としない処理を想定してるって
切り替えられないからに過ぎないじゃん。
> コンテクストスイッチングが頻発しない場合の処理能力は大したこと無い
> と白状してるようなもの。
> OSを動かすコアは 1個あれば十分。
ふーーん。縦読み乙。
ヘテロジニアスと実行可能ｽﾚｯﾄﾞ数は関係ないわけだが。
あくまでもｽﾚｯﾄﾞ数制限があるのはCellのｱｰｷの問題。
ｽﾚｯﾄﾞ切り替えを必要としない処理を想定してるって
切り替えられないからに過ぎないじゃん。
> コンテクストスイッチングが頻発しない場合の処理能力は大したこと無い
> と白状してるようなもの。
> OSを動かすコアは 1個あれば十分。
ふーーん。縦読み乙。
メインメモリからキャッシュに転送する時の遅延は給料天引きの税金のようなもので、
目に見えないからだな。対するSPEはいわば青色申告の自営業者か。節税がやりやすい。
しかしDMA転送の最小単位はたしか大きかったような。データ構造をSPE向けに最適化する
ノウハウは、最初のうちは試行錯誤が続くかもしれない。つーか楽しそう。
目に見えないからだな。対するSPEはいわば青色申告の自営業者か。節税がやりやすい。
しかしDMA転送の最小単位はたしか大きかったような。データ構造をSPE向けに最適化する
ノウハウは、最初のうちは試行錯誤が続くかもしれない。つーか楽しそう。
縦読み？
疑問なんだが、スレッド切り替えと言ったって、
L2まででキャッシュヒットしなきゃ結局メインメモリ読む必要出るからPPEと変わらないというか、
明示的にLSの内容変えられるSPEの方が有利なんじゃないのか…？
L2まででキャッシュヒットしなきゃ結局メインメモリ読む必要出るからPPEと変わらないというか、
明示的にLSの内容変えられるSPEの方が有利なんじゃないのか…？
SPEが１スレッドあたり256KBのLSがあるのに対して
XenonCPUは１次キャッシュ32KB+2次キャッシュ170KB
LSより数段遅い2次キャッシュまで含めても200KBでメインメモリからの
転送が頻繁に起こるのはXenonCPUのほう
さらにキャッシュミスはいつ起こるかわからず
1次キャッシュ自体もデータキャッシュはLSより遅い
XenonCPUは１次キャッシュ32KB+2次キャッシュ170KB
LSより数段遅い2次キャッシュまで含めても200KBでメインメモリからの
転送が頻繁に起こるのはXenonCPUのほう
さらにキャッシュミスはいつ起こるかわからず
1次キャッシュ自体もデータキャッシュはLSより遅い
>>783
スレッド切り替えが得意で、OSを動かすのに向いてるPPE、
スレッド切り替えは苦手だが、小さくてもメディアストリーム処理などが得意なSPE、
というヘテロ構成。
初めから そういう設計をしたんだから、「SPEはスレッド切り替えが苦手だ」と言うのは
無意味だ。 長大な汎用レジスタと、小さなLS、シンプルなコア。 そのための専用設計。
PPEだけではゲーム機には非効率、かと言って SPEだけでは制御は困難。
両者のいいとこ取りなヘテロ設計。 いいと思うぞ。
xenonCPUは、OSを動かすのは得意だが、メディアストリーム処理は苦手。
オフィスPCを作るには多少向いてるかもしれないが、ゲーム機には向かない設計。
3コア分の膨大なトランジスタを無駄に消費するだけの駄作CPUになる危険性もあるね。
スレッド切り替えが得意で、OSを動かすのに向いてるPPE、
スレッド切り替えは苦手だが、小さくてもメディアストリーム処理などが得意なSPE、
というヘテロ構成。
初めから そういう設計をしたんだから、「SPEはスレッド切り替えが苦手だ」と言うのは
無意味だ。 長大な汎用レジスタと、小さなLS、シンプルなコア。 そのための専用設計。
PPEだけではゲーム機には非効率、かと言って SPEだけでは制御は困難。
両者のいいとこ取りなヘテロ設計。 いいと思うぞ。
xenonCPUは、OSを動かすのは得意だが、メディアストリーム処理は苦手。
オフィスPCを作るには多少向いてるかもしれないが、ゲーム機には向かない設計。
3コア分の膨大なトランジスタを無駄に消費するだけの駄作CPUになる危険性もあるね。
今時、スレッド切り替えでキャッシュミスなんて起きない
万が一ミスが起きたとしてもSPE>LS>DMA>ﾒｲﾝﾒﾓﾘに比べたら、
遥かにリスクは小さい
万が一ミスが起きたとしてもSPE>LS>DMA>ﾒｲﾝﾒﾓﾘに比べたら、
遥かにリスクは小さい
このスレの推奨NGワード：xenon
792 ：名無しさん必死だな：2005/07/19(火) 19:31:51 ID:9v5vmsDh
ttp://www.rambus.co.jp/events/Main1_2_SCE_Suzuoki.pdf
一応cellのプレゼンはっとく。
一応cellのプレゼンはっとく。
「コーディングに手間暇かけて帯域幅めいっぱいの性能を絞り出そう」という発想が
すでにCell中心の世界観なので、その範疇で考えている限りはCellは最強だと思う。
しかし実プログラミングではもうちょっと別の世界もあるだろう。
たとえばC++で書かれた10万行のAIモジュールがあって、クラス群が継承や包含関係で
密接に絡みあっているときに、AI処理のホットスポットをSPEにオフロードして高速化
できるか、というとかなり難しいのではないか。たとえば「1万個のC++オブジェクトの
メソッドを呼びだして、その結果を演算する」なんて処理をSPEにくくりだそうとすると、
コードの保守性と実行効率のどちらかが犠牲になりそうだ。
すでにCell中心の世界観なので、その範疇で考えている限りはCellは最強だと思う。
しかし実プログラミングではもうちょっと別の世界もあるだろう。
たとえばC++で書かれた10万行のAIモジュールがあって、クラス群が継承や包含関係で
密接に絡みあっているときに、AI処理のホットスポットをSPEにオフロードして高速化
できるか、というとかなり難しいのではないか。たとえば「1万個のC++オブジェクトの
メソッドを呼びだして、その結果を演算する」なんて処理をSPEにくくりだそうとすると、
コードの保守性と実行効率のどちらかが犠牲になりそうだ。
>>794
だな
だな
>たとえば「1万個のC++オブジェクトのメソッドを呼びだして、その結果を
>演算する」なんて処理をSPEにくくりだそうとすると、コードの保守性と
>実行効率のどちらかが犠牲になりそうだ。
なに、MPIのscatter/gatherか? それとも依存性のある場合ならストリーム
プロセッシングも有効だな。今後のトレンドがマッシヴマルチコアでそれは
不可避だということになれば保守性も糞もないだろう。もちろんリソース
スケジューラに任すような場合に、無視できる程度の実効効率を犠牲にして
十分な性能が得られるんなら文句の付けようもない。
>演算する」なんて処理をSPEにくくりだそうとすると、コードの保守性と
>実行効率のどちらかが犠牲になりそうだ。
なに、MPIのscatter/gatherか? それとも依存性のある場合ならストリーム
プロセッシングも有効だな。今後のトレンドがマッシヴマルチコアでそれは
不可避だということになれば保守性も糞もないだろう。もちろんリソース
スケジューラに任すような場合に、無視できる程度の実効効率を犠牲にして
十分な性能が得られるんなら文句の付けようもない。
>>789
コンテクストスイッチング時のオーバーヘッドの問題でそ。
それに 6スレッド稼動で 1MBのL2キャッシュを分け合う。
1スレッドあたり 約170KB。
対して SPEは 1スレッドで256KBのLSを利用。
そもそも設計上 キャッシュミス自体が有り得ない。
キャッシュミスがxenonCPUで起こった場合は悲惨そのもの。
xenon > GPU内のメモリコントローラ > GDDRへ。
CPU内にメモリコントローラが無く、主記憶はGPUの彼方。
しかもUMAで常に混雑。
キャッシュミスのペナルティがあまりにも大きすぎる。
例のxenonブロック図によれば、キャッシュミス1回で 525サイクルを無駄に？
コンテクストスイッチング時のオーバーヘッドの問題でそ。
それに 6スレッド稼動で 1MBのL2キャッシュを分け合う。
1スレッドあたり 約170KB。
対して SPEは 1スレッドで256KBのLSを利用。
そもそも設計上 キャッシュミス自体が有り得ない。
キャッシュミスがxenonCPUで起こった場合は悲惨そのもの。
xenon > GPU内のメモリコントローラ > GDDRへ。
CPU内にメモリコントローラが無く、主記憶はGPUの彼方。
しかもUMAで常に混雑。
キャッシュミスのペナルティがあまりにも大きすぎる。
例のxenonブロック図によれば、キャッシュミス1回で 525サイクルを無駄に？
ついでにいうならXenonCPUのFSBは19.4GB/sしかなく
I/OもメモリもひっくるめてひとつのFSBしかもっていない
PS3版のCellは25.6GB/sのメモリバスと35GB/sのIOバスを持っている
つまりメインメモリからの転送自体もXenonのほうが時間がかかる
そしてCellにはSPEだけではなく512KBの2次キャッシュをそなえたPPEがある
I/OもメモリもひっくるめてひとつのFSBしかもっていない
PS3版のCellは25.6GB/sのメモリバスと35GB/sのIOバスを持っている
つまりメインメモリからの転送自体もXenonのほうが時間がかかる
そしてCellにはSPEだけではなく512KBの2次キャッシュをそなえたPPEがある
だって
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
だって
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
だって
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
そのリスクが凄く大きくないと
誰もボクを相手にしてくれないんだもん
ボクは凄いんだもん
ボクは最新なんだもん
ボクはあのMSがIBMに作らせたカスタムチップなんだもん
ねえもっとボクを見てよ
ボクをほめてよ
そんな革命的にストリーム処理に強いCELLが当初の予定通りGPU用途に使われなかったのは何故なんですか？
煽りとかじゃなく純粋な疑問です。
煽りとかじゃなく純粋な疑問です。
>>794
何度も言うが箱○CPUは分離型キャッシュではない。
1MB÷6＝170kbじゃなくて6スレッドの内、最も使用頻度の高いデータが1MBのキャッシュに入る、いいかげん覚えろ。
同じコードを複数のコアで並列処理する場合コードの重複を避けられるし共有データのコヒーレンシをとる必要がないという利点があるのでプログラムの並列化がし易い。
何度も言うが箱○CPUは分離型キャッシュではない。
1MB÷6＝170kbじゃなくて6スレッドの内、最も使用頻度の高いデータが1MBのキャッシュに入る、いいかげん覚えろ。
同じコードを複数のコアで並列処理する場合コードの重複を避けられるし共有データのコヒーレンシをとる必要がないという利点があるのでプログラムの並列化がし易い。
GPUの処理は256kbを超えた広範囲なメモリアクセスが必要だから。
CPUにも同様の処理はたくさんある。
だからSPEの用途はとても限定的なものになるだろう。
CPUにも同様の処理はたくさんある。
だからSPEの用途はとても限定的なものになるだろう。
>>804
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
CPUとGPUでは求められる設計が違うのでピクセルシェーダとしては美味くなかったんだろう。
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
CPUとGPUでは求められる設計が違うのでピクセルシェーダとしては美味くなかったんだろう。
頂点シェーダーとしての仕事あるよ。あらゆるGPUよりパワフルだろう。
810 ：名無しさん必死だな：2005/07/19(火) 20:45:55 ID:XIhOMox1
CELLがGPUには向かないことはあっさり認められるのに
どうしてゲームに不向きであることを認めるのは頑なに拒むんだろう・・・
どうしてゲームに不向きであることを認めるのは頑なに拒むんだろう・・・
>>810
上の行と下の行の関連性が分からない。
上の行と下の行の関連性が分からない。
812 ：名無しさん必死だな：2005/07/19(火) 20:48:59 ID:4qMLKt38
たぶんだけど基本的にGPUは膨大なテクスチャーデータを扱うためキャッシュに期待するとストールしてしまい性能が上がらないためメモリレイテンシ隠蔽が必要になる
このレイテンシ隠蔽は経験が必要な部分なので断念したんじゃないかと思う
だからRSXもXDRじゃなくってGDDR3だし
このレイテンシ隠蔽は経験が必要な部分なので断念したんじゃないかと思う
だからRSXもXDRじゃなくってGDDR3だし
>>804
グラフィック処理は その性質上、キャッシュヒット率が低く、
プリフェッチも困難で、どうしても大幅なVRAMアクセスが入らざるを得ない。
そのため、レイテンシも大きくなり、代わりにマルチスレッディングで性能を上げる方向性。
つまり、キャッシュに頼らず スレッド切り替えを最小限にして LS内で処理を逐次完結させよう
という SPEの手法が なかなか通用しない、
Cellは GPUの仕事、特にピクセル処理という特殊用途では それほど力を発揮できないので。
って理解でいいのかな？
グラフィック処理は その性質上、キャッシュヒット率が低く、
プリフェッチも困難で、どうしても大幅なVRAMアクセスが入らざるを得ない。
そのため、レイテンシも大きくなり、代わりにマルチスレッディングで性能を上げる方向性。
つまり、キャッシュに頼らず スレッド切り替えを最小限にして LS内で処理を逐次完結させよう
という SPEの手法が なかなか通用しない、
Cellは GPUの仕事、特にピクセル処理という特殊用途では それほど力を発揮できないので。
って理解でいいのかな？
1ハードウェアスレッドあたり170KBは、いわゆる目安の数値だな。とりあえず6で割ってみなきゃ
1MBなのか32KBなのかわからんだろう。誰も分離キャッシュとかそういう話はしていない。
>>810
ゲームに不向きであることの証明を任せた。
1MBなのか32KBなのかわからんだろう。誰も分離キャッシュとかそういう話はしていない。
>>810
ゲームに不向きであることの証明を任せた。
>>804
いくらストリーム処理が強いとはいえ、GPU専用チップと比べるとトランジスタあたりの
効率がかなり違う
それにCellでGPUを作ると新しいGPUアーキテクチャを作る事になり、プログラミング
ツールを0から作る必要がある
SCEもできれば自社が権利を持っているCellで作りたいはずだが、PCでのGPU競争で
練られて来たGPU専用チップと、汎用CPUと専用ロジックの組み合わせで新たに作る
GPUでは、性能や効率でかなりの差があることがわかり、方向転換したんだろうと予想
いくらストリーム処理が強いとはいえ、GPU専用チップと比べるとトランジスタあたりの
効率がかなり違う
それにCellでGPUを作ると新しいGPUアーキテクチャを作る事になり、プログラミング
ツールを0から作る必要がある
SCEもできれば自社が権利を持っているCellで作りたいはずだが、PCでのGPU競争で
練られて来たGPU専用チップと、汎用CPUと専用ロジックの組み合わせで新たに作る
GPUでは、性能や効率でかなりの差があることがわかり、方向転換したんだろうと予想
とみせかけてCELL－GPU復活ですよ。
共有１MBしかない2次ｷｬｯｼｭでここまで持ち上げられるMPUってのもな。
大量のﾃﾞｰﾀを扱う処理では1MBも256KBも差は殆どない、
差が出るのは1MB未満256KB以上のﾃﾞｰﾀを扱うときだけだ。
当然共有ｷｬｯｼｭなので1MB占有はほとんどなく実際には↑程の差もない。
正直大量のﾃﾞｰﾀを扱った時に厳しいのはX○MPUだと思うのだが。。
大量のﾃﾞｰﾀを扱う処理では1MBも256KBも差は殆どない、
差が出るのは1MB未満256KB以上のﾃﾞｰﾀを扱うときだけだ。
当然共有ｷｬｯｼｭなので1MB占有はほとんどなく実際には↑程の差もない。
正直大量のﾃﾞｰﾀを扱った時に厳しいのはX○MPUだと思うのだが。。
>>805
使用頻度の低いコードはキャッシュに入らないと思ってるのか
ただあきれるしかない
共有データのコヒーレンシを1次キャッシュ間でとらなければならないのはXenonのほうで
そのためにデータキャッシュが命令キャッシュより1クロック余分に遅くなってる
使用頻度の低いコードはキャッシュに入らないと思ってるのか
ただあきれるしかない
共有データのコヒーレンシを1次キャッシュ間でとらなければならないのはXenonのほうで
そのためにデータキャッシュが命令キャッシュより1クロック余分に遅くなってる
一回こっきりしか使わないと分かっているデータはキャッシュをバイパスとかできないの？
Ｘｅｎｏｎのキャッシュがどうなってるかわからないけど
最低でも1次キャッシュまで持ってくる必要がある
最低でも1次キャッシュまで持ってくる必要がある
なんでここの住人ってL2ｷｬｯｼｭとLSを同列で比べたがるの?
LSの中身をﾀｲﾑｽﾗｲｽでﾀｽｸｽｲｯﾁすることがL2ｷｬｯｼｭﾐｽより
本当に現実的だと思ってるの? アホ草。
LSの中身をﾀｲﾑｽﾗｲｽでﾀｽｸｽｲｯﾁすることがL2ｷｬｯｼｭﾐｽより
本当に現実的だと思ってるの? アホ草。
>>820
PowerPCにはメモリからレジスタに直にロードする命令はある
PowerPCにはメモリからレジスタに直にロードする命令はある
>>820
できるけど、本当に1回しか使わない場合だけだよ
普通のキャッシュなら64Byte単位でメモリを管理していて、その64Byte内のどれかを
読み込んだだけで、他の64Byteも自動でキャッシュに読み込まれるので
近辺のデータ読むときにはキャッシュヒットして効率上がるんだけど
バイパスしちゃうと毎回メインメモリまで読みにいくから当然遅いし、近辺のデータ
読む場合もいちいちメインメモリへアクセスしに行くはめになる
できるけど、本当に1回しか使わない場合だけだよ
普通のキャッシュなら64Byte単位でメモリを管理していて、その64Byte内のどれかを
読み込んだだけで、他の64Byteも自動でキャッシュに読み込まれるので
近辺のデータ読むときにはキャッシュヒットして効率上がるんだけど
バイパスしちゃうと毎回メインメモリまで読みにいくから当然遅いし、近辺のデータ
読む場合もいちいちメインメモリへアクセスしに行くはめになる
SPEは 例のFFTの結果を見る限り、
積和演算の化け物なので、 頂点処理には非常に強いのではないかと・・
しかし、テクスチャ処理などVRAMアクセスが頻発するピクセル処理では
スレッド切り替えで全体のスループットを上げる必要があるので、
それが苦手なSPEには 向いていない、と・・
あと、GPUは CPUと異なり、どんどん新しい技術を投入してアーキテクチャを進化させることができるし、
また それが望まれているが、Cellは CPUなので、そうも行かん、ってとこかな。
つまり、役割分担だ。 頂点処理やディスプレースメントマッピングなどには強いだろう。
積和演算の化け物なので、 頂点処理には非常に強いのではないかと・・
しかし、テクスチャ処理などVRAMアクセスが頻発するピクセル処理では
スレッド切り替えで全体のスループットを上げる必要があるので、
それが苦手なSPEには 向いていない、と・・
あと、GPUは CPUと異なり、どんどん新しい技術を投入してアーキテクチャを進化させることができるし、
また それが望まれているが、Cellは CPUなので、そうも行かん、ってとこかな。
つまり、役割分担だ。 頂点処理やディスプレースメントマッピングなどには強いだろう。
あんまし詳しくないから聞きたいんだがゲームでタイムスライスって必要なの？
ワークステーションやPCならまだ分かるんだけどゲームの場合逐次処理と割り込みで十分な気がするんだけど
ワークステーションやPCならまだ分かるんだけどゲームの場合逐次処理と割り込みで十分な気がするんだけど
L2キャッシュはLSに比べると数段遅いから確かに同等には語れないな
1次キャッシュは3コアあわせても192KBしかなくてLSひとつ分にも満たない
1次キャッシュは3コアあわせても192KBしかなくてLSひとつ分にも満たない
ってか、SPEでピクセルシェーダをやらせようなんて
誰が考えた妄想？
元々のCELL特許のVSだって、SPE4個と”ピクセルエンジン”を
載せたものだったはず。
SCEだってSPEでピクセル系処理をやらせようなんて、
はなから考えてなかったと思うぞ。非効率的過ぎる。
誰が考えた妄想？
元々のCELL特許のVSだって、SPE4個と”ピクセルエンジン”を
載せたものだったはず。
SCEだってSPEでピクセル系処理をやらせようなんて、
はなから考えてなかったと思うぞ。非効率的過ぎる。
なんだCELLって案外低性能なんだね。がっかり
( ´,_ゝ｀)ﾌﾟｯ
タイムスライス大好きチカンさん
>>822
>LSの中身をﾀｲﾑｽﾗｲｽでﾀｽｸｽｲｯﾁ
じゃなくて、DMAの裏読みさせるだけだから、演算コアはばりばり稼働。
対して、
>L2ｷｬｯｼｭﾐｽ
ではストールするだけ。
どっちが性能上がると思う？
>LSの中身をﾀｲﾑｽﾗｲｽでﾀｽｸｽｲｯﾁ
じゃなくて、DMAの裏読みさせるだけだから、演算コアはばりばり稼働。
対して、
>L2ｷｬｯｼｭﾐｽ
ではストールするだけ。
どっちが性能上がると思う？
あとはnVIDIAのノウハウや特許、開発環境とかが
自分たちより数段優れて見えたんだろう。
「こりゃ 勝てないな」 と。
自分たちより数段優れて見えたんだろう。
「こりゃ 勝てないな」 と。
nVIDIA、ATi両社の特許に阻まれて思うにまかせなかった可能性はあるね。
仮にVisualizerで行くことにしちゃうと、ゲーム開発者をATiに加えてnVidiaとも取り合う
ことになり、いくらコンソール機の現王者でもちょっとしんどかったのではないかと思う。
ことになり、いくらコンソール機の現王者でもちょっとしんどかったのではないかと思う。
開発環境からいってもCell＋RSXの選択はBestな判断。
と言っても>>793を見る限り、CELLでなんかのレンダリングデモを
したようだが、SPE1個で1024×1024のレンダリングで、
オブジェクトに対し
.Newton Equation
.Collision.Translation & Lighting
.Pseudo drop shadow (no self-shadowing)
.Bilinear texturing.
.Rasterization
これらの操作を行ったって書いてあるな。どんなデモかは知らんが、
頂点＆ピクセルシェーダーするパワーはあるんだろうけど。
したようだが、SPE1個で1024×1024のレンダリングで、
オブジェクトに対し
.Newton Equation
.Collision.Translation & Lighting
.Pseudo drop shadow (no self-shadowing)
.Bilinear texturing.
.Rasterization
これらの操作を行ったって書いてあるな。どんなデモかは知らんが、
頂点＆ピクセルシェーダーするパワーはあるんだろうけど。
>>827
その通りだと思うよ、特にCellの場合は同時に動作できるスレッドが9つもあるので
わざわざ性能の落ちるタイムスライス動作をさせる必要は無いだろう
もちろんSPEに割り当てるスレッドの機能入れ替えはするだろうけど、これは頻繁に
する物じゃないだろうし、次のスレッドのプログラムをLSにロードするだけですむ
その通りだと思うよ、特にCellの場合は同時に動作できるスレッドが9つもあるので
わざわざ性能の落ちるタイムスライス動作をさせる必要は無いだろう
もちろんSPEに割り当てるスレッドの機能入れ替えはするだろうけど、これは頻繁に
する物じゃないだろうし、次のスレッドのプログラムをLSにロードするだけですむ
技術だけの話に限れば、やってやれなくも無かっただろうけど、これは
以前から言われてる通りPS2立ち上げに苦労した反省を踏まえての方針。
ただ性能の高いチップを拵えるだけでなく、その性能を引き出すための
ソフトウェア資産が重要になる。その蓄積にはとても時間がかかるから
ハードの立ち上げと同時には行えないし、開発者が慣れるまでの時間も
大きな損失。それならnVIDIAと組んでGPUの総合的な環境を一括で
持ってきたほうが合理的。
以前から言われてる通りPS2立ち上げに苦労した反省を踏まえての方針。
ただ性能の高いチップを拵えるだけでなく、その性能を引き出すための
ソフトウェア資産が重要になる。その蓄積にはとても時間がかかるから
ハードの立ち上げと同時には行えないし、開発者が慣れるまでの時間も
大きな損失。それならnVIDIAと組んでGPUの総合的な環境を一括で
持ってきたほうが合理的。
841 ：名無しさん必死だな：2005/07/19(火) 21:19:57 ID:I0ddeMlL
つーか、個人的にはやくCellをビデオデッキに搭載して欲しい。
PSPエンコがしこたま早くなるなら欲しいぞ。
ストリーム処理が得意なCellのパワーも計れそうだ。
PSPエンコがしこたま早くなるなら欲しいぞ。
ストリーム処理が得意なCellのパワーも計れそうだ。
特許周りと開発環境、コストを鑑みた結果だろ
nVIDIAと組んだの正解だったと思うけどな
RSXのベースになる7800はすこぶる出来が良いし
nVIDIAと組んだの正解だったと思うけどな
RSXのベースになる7800はすこぶる出来が良いし
ゲームで最重要なのはグラフィック処理だろ・・
それが出来ないのにCellはゲームに向いてるっつーのはおかしい
それが出来ないのにCellはゲームに向いてるっつーのはおかしい
>>839
サンクス
サンクス
歴史にもしはないが、Xboxの支払いのこじれでnVidiaがMSと袂を分かっていなければどうなっていたんだろう。
物理演算というトレンドを知らない人いますね。
>>843
>>838のようにグラフィック処理できてるよ、ただ、もっと効率の良い物があるから
そっちを使いましょうって事で
それに、歴代家庭用ゲーム機のCPUでCPUが直接グラフィック処理をしていた物なんて
一つも無いはずだが
>>838のようにグラフィック処理できてるよ、ただ、もっと効率の良い物があるから
そっちを使いましょうって事で
それに、歴代家庭用ゲーム機のCPUでCPUが直接グラフィック処理をしていた物なんて
一つも無いはずだが
グラフィック処理のために、専用のGPU(グラフィックプロセッサ)を
載せるんだろ？バカじゃねーの。
載せるんだろ？バカじゃねーの。
＞ゲームで最重要なのはグラフィック処理だろ・・
＞それが出来ないのにCellはゲームに向いてるっつーのはおかしい
え、360CPUってGPUの変わりになるんだ、、、CELL以上に、そら凄い。
＞それが出来ないのにCellはゲームに向いてるっつーのはおかしい
え、360CPUってGPUの変わりになるんだ、、、CELL以上に、そら凄い。
851 ：MACオタ＞823 さん：2005/07/19(火) 21:28:52 ID:TiLrdd5S
凄いチカン理論だな、言い続けてるのはID変えてる一人と思いたいがw
いくら低脳チカンでもここまでヒドいのが何人もいるとは思えない、ヒドすぎてw
いくら低脳チカンでもここまでヒドいのが何人もいるとは思えない、ヒドすぎてw
909 ：名無しさん必死だな ：2005/07/19(火) 20:24:29 ID:Im7udO3u
>>901
恐らくSCEのあまりに露骨なやり方に反発したんだろう。
俺たちはSCEの犬じゃない。Xbox 360でビジネスをやって行こうとしているのに邪魔するなと。
要するに各社25日のジャパンサミットへ向けて準備してたのに
突然SCEから21日にPS3向けに何か発表しろと強制されたんだろうね。
>>901
恐らくSCEのあまりに露骨なやり方に反発したんだろう。
俺たちはSCEの犬じゃない。Xbox 360でビジネスをやって行こうとしているのに邪魔するなと。
要するに各社25日のジャパンサミットへ向けて準備してたのに
突然SCEから21日にPS3向けに何か発表しろと強制されたんだろうね。
ありていにいえば心の病気なので、あまり真面目に受け取ってもしょうがない。
>>855
それでいいんだよ。なにか主張したいなら「Cellは物理演算に向いてる」とだけ言っておけばいいんだよ。
「Cellは何でもかんでもできる最強プロセッサ！！！！」
とか馬鹿みたいなこと言ってるから突っ込まれるんだよ。
それでいいんだよ。なにか主張したいなら「Cellは物理演算に向いてる」とだけ言っておけばいいんだよ。
「Cellは何でもかんでもできる最強プロセッサ！！！！」
とか馬鹿みたいなこと言ってるから突っ込まれるんだよ。
9つのうち7つは固定だよ?
DMAの裏読みでばりばり稼動とか言ってる時点で何も分かってないよ。
タスク入れ替え = LS入れ替え = DMAだろうがSPE休止
1/60秒ごとに同じ処理を繰り返すゲームでは、
msオーダーが必要なSPEでタスク切り替えは不可能に近い。
つまり7つのスレッドは固定の演算器となんら変わらない使い方しかできない。
ゲームで複数スレッドイラネとかいってるのは、時代遅れのプログラマだけだろ。
ネットゲー対応もしないPS3だから許CELLのかも試練が。
DMAの裏読みでばりばり稼動とか言ってる時点で何も分かってないよ。
タスク入れ替え = LS入れ替え = DMAだろうがSPE休止
1/60秒ごとに同じ処理を繰り返すゲームでは、
msオーダーが必要なSPEでタスク切り替えは不可能に近い。
つまり7つのスレッドは固定の演算器となんら変わらない使い方しかできない。
ゲームで複数スレッドイラネとかいってるのは、時代遅れのプログラマだけだろ。
ネットゲー対応もしないPS3だから許CELLのかも試練が。
>>858がPS3スレで自爆&突っ込まれまくりな件について
http://game10.2ch.net/test/read.cgi/ghard/1121664993/133
133 ：名無しさん必死だな ：2005/07/19(火) 19:53:38 ID:Im7udO3u
前スレか前々スレでCellでサウンド処理させることにかなり心配している人がいたが、
どうやらその人の言うとおりになっているようだな。融通が利かないからどうしても無駄(無理)がでてくる模様。
893 ：名無しさん必死だな ：2005/07/19(火) 20:07:41 ID:Im7udO3u
>>891
これマジねただぞ・・
http://game10.2ch.net/test/read.cgi/ghard/1121664993/133
133 ：名無しさん必死だな ：2005/07/19(火) 19:53:38 ID:Im7udO3u
前スレか前々スレでCellでサウンド処理させることにかなり心配している人がいたが、
どうやらその人の言うとおりになっているようだな。融通が利かないからどうしても無駄(無理)がでてくる模様。
893 ：名無しさん必死だな ：2005/07/19(火) 20:07:41 ID:Im7udO3u
>>891
これマジねただぞ・・
>>859
大きな勘違いしてるようだ、SPEはDMAが稼動中も動作できるぞ
大きな勘違いしてるようだ、SPEはDMAが稼動中も動作できるぞ
>>859
PS2にも偽スレッドしかなかったからHDDやLive同様その重要性必要性を理解できていないんだろう。
PS2にも偽スレッドしかなかったからHDDやLive同様その重要性必要性を理解できていないんだろう。
>>859がCELLは9ハードウェアスレッドプロセッサであることを完全に失念している
件について
件について
議論の天才・山崎剛先生が登場してもらいたいですｗ
セガＢＢＳ時代のように。匿名でもいいですがｗ
セガＢＢＳ時代のように。匿名でもいいですがｗ
>861
すべて彼の脳内でのみ聞こえてる、誰かがそうささやいてくるそうですw
だから彼は世の中の人達が騙されないように善意でこーゆー活動をコツコツと行っているのですw
すべて彼の脳内でのみ聞こえてる、誰かがそうささやいてくるそうですw
だから彼は世の中の人達が騙されないように善意でこーゆー活動をコツコツと行っているのですw
サウンド処理はjuplaというOSに任せるのだ
GPUが ○テラフロップとか言ってるだろう
ちょっと前のGPUでも 自称数百ギガフロップスとか。
あれは GPUの全演算機能をCPU換算で合計したものらしい。
つまり、同じ機能をCPUだけで再現するには
専用回路を持つGPUに比べ、圧倒的な演算性能が無いとダメだ、と。
それだけ、GPUの専用回路は 画像処理に特化され、合理的な構造になってるのだ。
今後も その方向性は強化されるだろう。
それどころか、GPUが CPU的な回路を取り入れようとしている。
シェーダユニットなどがそれだ。 かつてのGPUの専用回路より
ずっと汎用的なSIMD演算器となっている。
Cellが ゲームが得意なのは、その構造がGPUのシェーダユニットに類似しているからだ。
（実際にはその逆で、シェーダユニットが CPU（のSIMD演算器）に類似してるんだが。）
物理演算も得意で、これは これからのゲームでは必要になる機能だ。
>>865
あの時と違って、今回は本人がCellの設計者じゃないですかｗ
ttp://techon.nikkeibp.co.jp/article/TOPCOL_LEAF/20050208/101530/?SS=imgview&FD=-1777825094
ちょっと前のGPUでも 自称数百ギガフロップスとか。
あれは GPUの全演算機能をCPU換算で合計したものらしい。
つまり、同じ機能をCPUだけで再現するには
専用回路を持つGPUに比べ、圧倒的な演算性能が無いとダメだ、と。
それだけ、GPUの専用回路は 画像処理に特化され、合理的な構造になってるのだ。
今後も その方向性は強化されるだろう。
それどころか、GPUが CPU的な回路を取り入れようとしている。
シェーダユニットなどがそれだ。 かつてのGPUの専用回路より
ずっと汎用的なSIMD演算器となっている。
Cellが ゲームが得意なのは、その構造がGPUのシェーダユニットに類似しているからだ。
（実際にはその逆で、シェーダユニットが CPU（のSIMD演算器）に類似してるんだが。）
物理演算も得意で、これは これからのゲームでは必要になる機能だ。
>>865
あの時と違って、今回は本人がCellの設計者じゃないですかｗ
ttp://techon.nikkeibp.co.jp/article/TOPCOL_LEAF/20050208/101530/?SS=imgview&FD=-1777825094
3.2GHzってことは1/60sec＝5300万サイクルあるわけだが、その間に切り替えられないのかな？
872 ：名無しさん必死だな：2005/07/19(火) 21:45:02 ID:SF0OdMIo
年々大規模化するゲーム開発で複雑怪奇なCELLを強いられたら当然バグが激増してしまうのに
スケジュール優先のSCEは杜撰なテストしかやらないだろうから
出荷時点ではPS3のゲームはバグバグだろうな。
しかもネット弱いし（おそらくパッチシステムやサーバも全部自前で用意することになるのだろう）
HDDもないしでPS3はハードと並んでソフトの信頼性も地に落ちるだろう。
マジヤバイな。
スケジュール優先のSCEは杜撰なテストしかやらないだろうから
出荷時点ではPS3のゲームはバグバグだろうな。
しかもネット弱いし（おそらくパッチシステムやサーバも全部自前で用意することになるのだろう）
HDDもないしでPS3はハードと並んでソフトの信頼性も地に落ちるだろう。
マジヤバイな。
http://pcweb.mycom.co.jp/articles/2005/04/28/coolchips1/001.html
> スケジューリングのオーバーヘッドは、現在の実験プログラムでは「1ms以下」だとのこと。
> スケジューリングのオーバーヘッドは、現在の実験プログラムでは「1ms以下」だとのこと。
VRRuQxApって、あの人でしょ？
MSにバイトで入ったとか言うのHPでプロフィールに書いてた人。
大学の人に聞いてみたウンヌンとかやってた。
トンデモ理論が似てる。
MSにバイトで入ったとか言うのHPでプロフィールに書いてた人。
大学の人に聞いてみたウンヌンとかやってた。
トンデモ理論が似てる。
>>874
そこで書いてあるスケジューリングは、ジョブ全体(AVCエンコード等)に
必要な処理を、どういう順番でどのSPEに割り振るかを計画計算するもので、
コンテクストスイッチとは違う。
一度ジョブのスケジューリングが終了すれば、そのジョブを繰り返すかぎり、
再スケジューリングは不要。
そしてこの仕組みは、デジタル家電向けの仕組みであり東芝の成果。
ゲーム用には使われないと思われ。
そこで書いてあるスケジューリングは、ジョブ全体(AVCエンコード等)に
必要な処理を、どういう順番でどのSPEに割り振るかを計画計算するもので、
コンテクストスイッチとは違う。
一度ジョブのスケジューリングが終了すれば、そのジョブを繰り返すかぎり、
再スケジューリングは不要。
そしてこの仕組みは、デジタル家電向けの仕組みであり東芝の成果。
ゲーム用には使われないと思われ。
>>875
shi3zかぁーーーｗ
shi3zかぁーーーｗ
久々に盛り上がってると思ったら原因は脳内ソースかYO!!!
普通の OS/Processor の "threads" と、"SPE threads" の間の、
コンテキストの大きさの違いを判っている人って何人いるの？
コンテキストの大きさの違いを判っている人って何人いるの？
dispatch に掛かる時間とコンテキストの大きさに相関性は無いの？
SPEのthreads(そもそもスレッドという概念が当てはまるか微妙)は頻繁な切り替えを
行うような使い方には使われない
基本的にスレッドは作業終了するまで特定のSPEを占有するので、コンテクストの
切り替えは起きない
SPEに割り当てられたスレッドを入れ替える時には、前のスレッドの実行は終了しているので
コンテクストを保存する必要は無い
次のスレッドのプログラムをLSにロードするだけのオーバーヘッドしか無いし、プログラムの
サイズはLSのサイズよりも小さいので大した事は無い
行うような使い方には使われない
基本的にスレッドは作業終了するまで特定のSPEを占有するので、コンテクストの
切り替えは起きない
SPEに割り当てられたスレッドを入れ替える時には、前のスレッドの実行は終了しているので
コンテクストを保存する必要は無い
次のスレッドのプログラムをLSにロードするだけのオーバーヘッドしか無いし、プログラムの
サイズはLSのサイズよりも小さいので大した事は無い
もし、複数フレーム間で特定のスレッドが継続した情報を必要とするならば、
スレッド自身が終了前にメインメモリに明示的に、必要なデータだけを保存すれば良い
使われていなくても全てのレジスタを保存しないとならない通常のスレッドより
むしろ効率が良いだろう
スレッド自身が終了前にメインメモリに明示的に、必要なデータだけを保存すれば良い
使われていなくても全てのレジスタを保存しないとならない通常のスレッドより
むしろ効率が良いだろう
論理レジスタは32本のまま、
物理レジスタを128本に増やしたと考えるのが
妥当かと。970でも80本あったんだし。
物理レジスタを128本に増やしたと考えるのが
妥当かと。970でも80本あったんだし。
888 ：MACオタ＞885 さん：2005/07/20(水) 00:54:09 ID:sZOslCDg
>>885
--------------------
とはいえ箱○にはいろいろとしょーもない命令が追加されているかもしれず。
--------------------
巷間伝えられる話でわ、その通りで、ほとんどCELLのLS並にキャッシュの使用／バイパスをソフトで
制御することになっているということす。
--------------------
とはいえ箱○にはいろいろとしょーもない命令が追加されているかもしれず。
--------------------
巷間伝えられる話でわ、その通りで、ほとんどCELLのLS並にキャッシュの使用／バイパスをソフトで
制御することになっているということす。
SPEはLSとともにDMAでの並行read/writeも重要なポイントだと思うが、
prefetch命令で代用できるかな?
prefetch命令で代用できるかな?
>>890
「レジスタを大きくするのはループアンローリング(ループの展開
)のためでもある。レジスタリネーミングなどの技法を使わずに、
パイプラインを埋めるには(ソフトウェアによる)ループの展開が
必要だ。他のプロセッサでの経験上、ループアンローリングを
行なうのに適切なレジスタ数は100程度だと判断した」(Kahle氏)
「レジスタを大きくするのはループアンローリング(ループの展開
)のためでもある。レジスタリネーミングなどの技法を使わずに、
パイプラインを埋めるには(ソフトウェアによる)ループの展開が
必要だ。他のプロセッサでの経験上、ループアンローリングを
行なうのに適切なレジスタ数は100程度だと判断した」(Kahle氏)
論理32本-物理128本はCellでなく360 CPUのVMX-128の話ね。でも後藤タンは論理レジスタを
拡張したと考えてるっぽいね。PPCの命令セットのフォーマットでレジスタ7bitって
収まるのかな。MACオタさんそのへんどーなのよ?
拡張したと考えてるっぽいね。PPCの命令セットのフォーマットでレジスタ7bitって
収まるのかな。MACオタさんそのへんどーなのよ?
ただ、増やすと当然デメリットもある訳で
「レジスタについて、われわれは経験を積んできた。(従来のPowerの)
32本のレジスタセットには利点がある。コンテクストスイッチの際の
(レジスタ内容のメモリへの)待避を軽減し、(スレッド切り替えを)小さな
スライスに保つことを容易にする。しかし、SPE(のソフトウェア)はもっと、
“始めたら完了まで(継続して実行する)モデル”を取るとわかっている。
そのため、コンテクストスイッチングはそれほど頻繁にはしないと考え
ている。だから、より大きなレジスタも備えられると考えた」
http://pc.watch.impress.co.jp/docs/2005/0212/kaigai156.htm
つまりはコンテクストスイッチのオーバヘッドがでかくなる。
増やせば良いと言う訳ではない。箱CPUも同じ。
「レジスタについて、われわれは経験を積んできた。(従来のPowerの)
32本のレジスタセットには利点がある。コンテクストスイッチの際の
(レジスタ内容のメモリへの)待避を軽減し、(スレッド切り替えを)小さな
スライスに保つことを容易にする。しかし、SPE(のソフトウェア)はもっと、
“始めたら完了まで(継続して実行する)モデル”を取るとわかっている。
そのため、コンテクストスイッチングはそれほど頻繁にはしないと考え
ている。だから、より大きなレジスタも備えられると考えた」
http://pc.watch.impress.co.jp/docs/2005/0212/kaigai156.htm
つまりはコンテクストスイッチのオーバヘッドがでかくなる。
増やせば良いと言う訳ではない。箱CPUも同じ。
>>889 その記事には
＞明記されていないが、これは物理レジスタだけでなく論理レジスタも128本になっていると見られる
と書いてあるよ
ループアンローリングするのなら、明示的に使える論理レジスタ数が多くないと意味無いし
論理レジスタを明示的に使えるようにするなら、レジスタ指定ビット数が変化するから
命令セット自体変える必要があるはず
＞明記されていないが、これは物理レジスタだけでなく論理レジスタも128本になっていると見られる
と書いてあるよ
ループアンローリングするのなら、明示的に使える論理レジスタ数が多くないと意味無いし
論理レジスタを明示的に使えるようにするなら、レジスタ指定ビット数が変化するから
命令セット自体変える必要があるはず
SPEと同様、360でもPPEのVMX使用スレッドは原則コンテキストスイッチしない(VMXレジスタ
を単一スレッドで独占する)方向でプログラムが書かれるのではないかと推測。
VMX使うようなCPU boundなスレッドは、待ちに入らないからスイッチしてもあんまり意味ないし。
を単一スレッドで独占する)方向でプログラムが書かれるのではないかと推測。
VMX使うようなCPU boundなスレッドは、待ちに入らないからスイッチしてもあんまり意味ないし。
SMTで切り替えの重さをカバーするんでしょ。VMXの128本レジスタは
１スレッドごとにあるらしいから。３コアSMTで128*6レジスタ。
MSのライブラリ部隊が全部吸収するんだろうけどなｗ
１スレッドごとにあるらしいから。３コアSMTで128*6レジスタ。
MSのライブラリ部隊が全部吸収するんだろうけどなｗ
SMTはストール隠蔽のためかと。
2倍の処理能力を期待しているわけでなく、0.7をできるだけ1.0に近づけるためというか。
2倍の処理能力を期待しているわけでなく、0.7をできるだけ1.0に近づけるためというか。
PPEはSMTではなく、交互に実行するFine-Grained multithreadingという話。
いままで見たことないが、どうなもんだろう?
いままで見たことないが、どうなもんだろう?
交互実行にする事でメモリアクセスのレイテンシや依存関係をクロック単位の
時間レベルで隠蔽する事ができ、Coarse-Grainedなmultithreadingよりも効率的に
実行できる方法らしい
クロック単位で切り替えなので、実質的に同時に2スレッドが動いているのと
同じ状態なんじゃないかな
一つのスレッド当たりの能力の理論値はCPUの理論値の半分になるけれども
それぞれのスレッドの実効性能が上がるから、結果的に実効性能が向上すると
時間レベルで隠蔽する事ができ、Coarse-Grainedなmultithreadingよりも効率的に
実行できる方法らしい
クロック単位で切り替えなので、実質的に同時に2スレッドが動いているのと
同じ状態なんじゃないかな
一つのスレッド当たりの能力の理論値はCPUの理論値の半分になるけれども
それぞれのスレッドの実効性能が上がるから、結果的に実効性能が向上すると
常に2threadをrunnableにするようなスレッド分割、できるかな。
片方にはひたすら計算させるか。
実質的に1.6GHzのCPUが二個、だと考えると半端な印象だ。
片方にはひたすら計算させるか。
実質的に1.6GHzのCPUが二個、だと考えると半端な印象だ。
Fine-Grainedの定義は詳しく知らないが、必ず毎クロック切り替えなければならないと
いう物では、低速2コアと同じ事になるので、
「クロック単位でスレッド切り替え可能な方式」という意味だろう
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
これによると、必ずしも毎クロック切り替える必要は無く、片方がストールした瞬間に
もう片方が動作するという動作が基本なんじゃないだろうか
レジスタ内だけで演算するのならストールも少ないだろうから、「1.6GHzのCPUが二個」
と言うほど融通が利かない物じゃ無いと思われる
いう物では、低速2コアと同じ事になるので、
「クロック単位でスレッド切り替え可能な方式」という意味だろう
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
これによると、必ずしも毎クロック切り替える必要は無く、片方がストールした瞬間に
もう片方が動作するという動作が基本なんじゃないだろうか
レジスタ内だけで演算するのならストールも少ないだろうから、「1.6GHzのCPUが二個」
と言うほど融通が利かない物じゃ無いと思われる
xenonのVMXユニットでは 論理レジスタも128本だと言うけど、
CellのPPEもVMXユニットはあるんでしょ？ こっちはどうなってるのかな？
完全にPowerアーキテクチャ互換の命令セットを備えるとされてるから変更無しかな。
CellのPPEもVMXユニットはあるんでしょ？ こっちはどうなってるのかな？
完全にPowerアーキテクチャ互換の命令セットを備えるとされてるから変更無しかな。
2wayスーパースケーラーのPPEだとCoarse-Grainedで必要充分だろうな。
HTT@intelみたいな方式のSMTは、実行パイプラインが
よっぽど余剰じゃないと意味無いしな。
しかもスケジューリングに相当のパワーを使わないと効率が上がらんし。
それでも効率改善はたいしたものにならんから。
HTT@intelみたいな方式のSMTは、実行パイプラインが
よっぽど余剰じゃないと意味無いしな。
しかもスケジューリングに相当のパワーを使わないと効率が上がらんし。
それでも効率改善はたいしたものにならんから。
> 片方がストールした瞬間にもう片方が動作するという動作が基本なんじゃないだろうか
それはCoarse-Grained Multithreading。
たぶん、実装が容易でかつ実行速度が予測できるというのがFine-Grained採用の理由だとは思う。
それはCoarse-Grained Multithreading。
たぶん、実装が容易でかつ実行速度が予測できるというのがFine-Grained採用の理由だとは思う。
>>907
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
これによると
Fine-Grained:クロック単位でのスレッド切り替えが可能
Coarse-Grained:クロック単位では切り替えが出来ない
ぐらいの意味じゃないかな、切り替えができるからと言って、必ず切り替えする必要が
あるわけじゃないだろうし
ttp://pc.watch.impress.co.jp/docs/2005/0713/kaigai198.htm
これによると
Fine-Grained:クロック単位でのスレッド切り替えが可能
Coarse-Grained:クロック単位では切り替えが出来ない
ぐらいの意味じゃないかな、切り替えができるからと言って、必ず切り替えする必要が
あるわけじゃないだろうし
狭義のSMT＞実行パイプラインが余りまくってないと割に合わない
スケジューラーの肥大化が洒落にならない。
Coarse-Grained＞スレッドの優先度が明確な場合に向いてる？
それぞれのスレッドがどれくらいCPU時間を占有できるか予想しにくい
こんな感じ？
スケジューラーの肥大化が洒落にならない。
Coarse-Grained＞スレッドの優先度が明確な場合に向いてる？
それぞれのスレッドがどれくらいCPU時間を占有できるか予想しにくい
こんな感じ？
Fine-Grained:切り替えにレイテンシが無いので、クロック単位でのスレッド切り替えが可能
Coarse-Grained:切り替えにレイテンシがあるので、クロック単位では切り替えが出来ない
の方が良いか
Coarse-Grained:切り替えにレイテンシがあるので、クロック単位では切り替えが出来ない
の方が良いか
Coarse-Grainedは別にコストがあるから切替を避けるわけではない。in-orderなプロセッサで
single thread性能も落としたくない場合に使うらしい。
http://www.research.ibm.com/journal/rd/446/borkenhagen.html
逆にout-of-orderであればSMTが自然らしい。
そろそろ詳しい人が出てくる事を期待。
single thread性能も落としたくない場合に使うらしい。
http://www.research.ibm.com/journal/rd/446/borkenhagen.html
逆にout-of-orderであればSMTが自然らしい。
そろそろ詳しい人が出てくる事を期待。
ttp://www-128.ibm.com/developerworks/power/library/pa-cell/
なんかこんなの見つけたんだけど…
PowerPC Processing Elementの部分で
>Moreover, the Cell processor can use simultaneous multithreading (SMT) like the
>IBM POWER5? processor or IntelR's Pentium 4 processors with Hyperthreading.
SMT使えるのか？
なんかこんなの見つけたんだけど…
PowerPC Processing Elementの部分で
>Moreover, the Cell processor can use simultaneous multithreading (SMT) like the
>IBM POWER5? processor or IntelR's Pentium 4 processors with Hyperthreading.
SMT使えるのか？
ホントだ・・
謎の文章だな。
誤解のしようの無い形で Power5のSMTとかP4のHTって書いてるし・・
どういうことだろ？
謎の文章だな。
誤解のしようの無い形で Power5のSMTとかP4のHTって書いてるし・・
どういうことだろ？
ibm.comだから、よくある伝聞or予測記事とは違うわけで…
An SPU uses vector operations itself and can thereby execute up to eight floating point instructions per clock cycle
1基のSPEは ベクタ演算を使用し、1クロックサイクルあたり 最高8つの浮動小数点演算を行えます
An SPU resembles a cross between a simple CPU design and a digital signal processor
SPUはシンプルなCPUとDSPの中間的なものに類似しています
It can use the same instructions to do either 32-bit scalar or 128-bit vector processing
32bitスカラ演算および128bitベクタ演算を行うため 同一の命令を使用できます
It has an 18-bit address space that accesses 256KB of local store that are part of the chip itself
256KBのLSにアクセスするための18bitのアドレス空間を持ちます
Neither a memory management unit nor an instruction or data cache are used
メモリ管理機構も命令/データキャッシュ機構もありません
Instead, the SPU can access any 128-bit word in the local store at L1 cache speed
代わりに LSの中の どの128bitワードへも L1と同じスピードでアクセスできます
1基のSPEは ベクタ演算を使用し、1クロックサイクルあたり 最高8つの浮動小数点演算を行えます
An SPU resembles a cross between a simple CPU design and a digital signal processor
SPUはシンプルなCPUとDSPの中間的なものに類似しています
It can use the same instructions to do either 32-bit scalar or 128-bit vector processing
32bitスカラ演算および128bitベクタ演算を行うため 同一の命令を使用できます
It has an 18-bit address space that accesses 256KB of local store that are part of the chip itself
256KBのLSにアクセスするための18bitのアドレス空間を持ちます
Neither a memory management unit nor an instruction or data cache are used
メモリ管理機構も命令/データキャッシュ機構もありません
Instead, the SPU can access any 128-bit word in the local store at L1 cache speed
代わりに LSの中の どの128bitワードへも L1と同じスピードでアクセスできます
>>914
>>913の言うとおり
それならわざわざPower5のSMTとかP4のHTの例を上げるのは誤解を招くような…
しかもIBM本家のしかもCellのLinuxカーネル移植責任者の記事だから、誤解によるもの
とは思えないし
in-orderでも複数スレッドの同時実行を考えればSMTは可能って事なのだろうか
>>913の言うとおり
それならわざわざPower5のSMTとかP4のHTの例を上げるのは誤解を招くような…
しかもIBM本家のしかもCellのLinuxカーネル移植責任者の記事だから、誤解によるもの
とは思えないし
in-orderでも複数スレッドの同時実行を考えればSMTは可能って事なのだろうか
長大な汎用レジスタと L1キャッシュと同じスピードの256KBのLS。
頼もしいじゃないか。
頼もしいじゃないか。
速く実行できるアプリケーションは限定されるけどな。まさにF1マシン。
F1マシンでラリーにでるようなもんだな。
あんたマシン間違えてるよと。
あんたマシン間違えてるよと。
また直線番長かｗ
帯域広い上にL2 512kB突っ込んだPPE積んでる訳だし。直線番長で悪路にも強い。
最近のF１マシンはかなり遅くなっているらしいねｗ
極端な話、SPEがあってもコンパイルは速くならんだろう。
しかしゲームはコンパイラよりずっとFFTベンチに近い。
ではどのくらい近いんだろう? SPEで出来るのは全体の8割か? それとも2割か?
というところでまだ確たる知見がない。
しかしゲームはコンパイラよりずっとFFTベンチに近い。
ではどのくらい近いんだろう? SPEで出来るのは全体の8割か? それとも2割か?
というところでまだ確たる知見がない。
ttp://pc.watch.impress.co.jp/docs/2004/1108/kaigai132.htm
＞「80/20ルール」とGelsinger氏が言っているのはパレートの法則として知られている一般的な経験則。
＞この場合は、プログラムのうち20%のコードセグメントがCPUの実行時間の80%を占め、
＞残りの80%のコードは実行時間の20%程度しか占めないという意味となる。
＞もちろん、プログラムの種類によってもこの比率は異なり、PARROTの論文では90%対10%とされている。
＞重要なことは、プログラムの中で頻繁に使われるコードはごく一部という点だ。
SPEですべきなのは、処理に全体の80%の時間がかかるコードの20%の部分だろうね。
＞「80/20ルール」とGelsinger氏が言っているのはパレートの法則として知られている一般的な経験則。
＞この場合は、プログラムのうち20%のコードセグメントがCPUの実行時間の80%を占め、
＞残りの80%のコードは実行時間の20%程度しか占めないという意味となる。
＞もちろん、プログラムの種類によってもこの比率は異なり、PARROTの論文では90%対10%とされている。
＞重要なことは、プログラムの中で頻繁に使われるコードはごく一部という点だ。
SPEですべきなのは、処理に全体の80%の時間がかかるコードの20%の部分だろうね。
ゲームプログラマーの得意分野じゃねえか。高速化すべき部分はアセンブリで書くとか。
実際いじってるEpic等が絶賛してるんだから十分じゃん
得意じゃないぞ。
できればやりたくないし。
できればやりたくないし。
無駄を承知で見通しの良いプログラム組んでもそこそこのスピードは出るのだが、それだとCellでなくてもいいということになるな、箱○との差別化も出来ないし。
ゲームプログラミングはハード開発者とソフト開発者の真剣バトル。
229 名前：名無しさん必死だな [] 投稿日：2005/07/20(水) 15:54:37 ID:WTX5/de2
EA副社長Glenn Entisインタビュー
http://www.gamespy.com/articles/634/634928p1.html
GameSpy: Is PlayStation 3 more powerful than 360?
Entis: Well, I don't think any of us are really ready to say
for sure. There's no final hardware specs on any of the systems
[at the time of this interview].
Sony will have more processing power. There's no question about
that. Then the arguments are about how easy it will be for people
to get to and use it. The extra processing power will help.
EA副社長Glenn Entisインタビュー
http://www.gamespy.com/articles/634/634928p1.html
GameSpy: Is PlayStation 3 more powerful than 360?
Entis: Well, I don't think any of us are really ready to say
for sure. There's no final hardware specs on any of the systems
[at the time of this interview].
Sony will have more processing power. There's no question about
that. Then the arguments are about how easy it will be for people
to get to and use it. The extra processing power will help.
> 重要なことは、プログラムの中で頻繁に使われるコードはごく一部という点だ。
ところが、頻繁に使われるコードの中から、ごく稀にしか呼出されないコードを
ごく稀に呼出したりするのだ。SPE-PPE間に、プロシージャコール並にコストの
低い同期通信機構はないから、「処理をSPEに移す」ためには、SPEでやりやすい処理も
やりにくい処理も全部ひっくるめてSPEに持っていく(あるいは、SPEだけで処理が
完結するように設計しなおす)ことになる。
まさに2-8の法則で、ホットスポットのコードの8割はSPEに簡単に移せても、
残りの2割をどうするかで頭を捻ることになる、というのは十分ありそうである。
一つの救いは、Cellはプログラマにとって「頑張ればそれだけの結果を出してくれる(出しやすい)」
チップに見えることだろう。対称型マルチコアで、マルチコア分の性能出せ、と言われるのは
かなり辛い。
ところが、頻繁に使われるコードの中から、ごく稀にしか呼出されないコードを
ごく稀に呼出したりするのだ。SPE-PPE間に、プロシージャコール並にコストの
低い同期通信機構はないから、「処理をSPEに移す」ためには、SPEでやりやすい処理も
やりにくい処理も全部ひっくるめてSPEに持っていく(あるいは、SPEだけで処理が
完結するように設計しなおす)ことになる。
まさに2-8の法則で、ホットスポットのコードの8割はSPEに簡単に移せても、
残りの2割をどうするかで頭を捻ることになる、というのは十分ありそうである。
一つの救いは、Cellはプログラマにとって「頑張ればそれだけの結果を出してくれる(出しやすい)」
チップに見えることだろう。対称型マルチコアで、マルチコア分の性能出せ、と言われるのは
かなり辛い。
ややこしい2割の部分はPPEにのんびりやらせとけばいいんでないの。
初期のソフトはそうなりそうだし。
初期のソフトはそうなりそうだし。
最初から無理に性能を引き出そうとするとコケる
SPEの性質にベストフィットした用途にだけ使わなきゃいけないってわけじゃないし。
不便で低性能なサブコアとして使ったところで何の問題もない。
不便で低性能なサブコアとして使ったところで何の問題もない。
>>935
東芝のソフトフレームワーク使うと気楽にいけるかもね。
東芝のソフトフレームワーク使うと気楽にいけるかもね。
>>935
ホットスポットのコードをSPEに割り振るとかそういった事ではないと思うなあ。
メインコードはPPE上で実行され、
演算能力が必要とされる処理はSPEで行い、PPEは結果だけを得る。
演算能力が必要とされる処理は物理演算やAI処理（物による）、
ディスプレースメントマッピングやあたり判定等がある。
これらの演算能力が必要とされる処理はマイフレーム必ず行われる
「定型的な」処理で、ストリーム処理の一種だ。
ホットスポットのコードをSPEに割り振るとかそういった事ではないと思うなあ。
メインコードはPPE上で実行され、
演算能力が必要とされる処理はSPEで行い、PPEは結果だけを得る。
演算能力が必要とされる処理は物理演算やAI処理（物による）、
ディスプレースメントマッピングやあたり判定等がある。
これらの演算能力が必要とされる処理はマイフレーム必ず行われる
「定型的な」処理で、ストリーム処理の一種だ。
プログラムが判らんやつは実例見るまで意見いっても意味ないと思われ。
Ｌ１キャッシュと同等性能のメモリがあるならＬ１キャッシュはむしろ邪魔だと
いうことも判らんのだろう？
Ｌ１キャッシュと同等性能のメモリがあるならＬ１キャッシュはむしろ邪魔だと
いうことも判らんのだろう？
>>943の言いたいことが分からん？
945 ： ◆LiarANPF3I ：2005/07/20(水) 20:55:43 ID:NvXzdWDc
ややこしいならPPE使うな
64KBもの広大なメモリ空間は個人では必要ないって東大の教授が言ってたから、SPEだけでも大丈夫だよ、きっと。
マジ走ってる━━━━(ﾟ∀ﾟ)?━━━━!!
まぁ、日付で気づくけどﾜﾗﾀ。
まぁ、日付で気づくけどﾜﾗﾀ。
>>947
ｸｿﾜﾛﾀ
ｸｿﾜﾛﾀ
950 ：名無しさん必死だな：2005/07/20(水) 22:04:30 ID:/rD17CpU
東芝はコンシューマ事業には向かない
8月からXbox360生産開始かぁ。
あんなに箱○の生産の遅れを捏造していたGKはどこへ行ってしまったんだろう。
あんなに箱○の生産の遅れを捏造していたGKはどこへ行ってしまったんだろう。
>>952
スレ違い
スレ違い
954 ： ◆LiarANPF3I ：2005/07/20(水) 22:51:42 ID:NvXzdWDc
新型TV採用キター
>>954
マジ！？ソース！ソース
マジ！？ソース！ソース
WRCのトヨタは強かった。
規定違反＞ブチキレでWRCから撤退
規定違反＞ブチキレでWRCから撤退
そして丸目カローラで復帰→勝利→F1集中のため撤退だっけ？
ＤＮＡ解析とかCELL得意そー・・・
ヒトゲノム計画って初めて聞いた時なんか燃えたなー
途中でどっかのベンチャーがすげー勢いで解析したような
途中でどっかのベンチャーがすげー勢いで解析したような
クタラギ＝ドクターゲロ
今日の発表会いつ？
ネット記事とか出るのは、夕方頃だと思われ。
CPUが2.8G、GPUが460Mに変更、LAN端子が3系統から2系統にHD用映像端子が2系統から1系統に変更。
らしい。
らしい。
痴漢乙
痴漢乙
968 ：名無しさん必死だな：2005/07/21(木) 16:43:49 ID:pEL/w4oT
新スレはNGIDの見本市のようになってるなぁ。
まともな人は、こっちを使い切ってから移動しておくれ。
まともな人は、こっちを使い切ってから移動しておくれ。
CELLなんていう糞CPU使うPS3の開発環境は糞だな。開発しやすいGCの後継機のレボは開発者にも易しい。
970 ：名無しさん必死だな：2005/07/21(木) 16:49:18 ID:GkJLJLxp
>>969
スレ違い。
スレ違い。
開発しやすいそのGCで世界最下位になったことは忘れたのか？
ソニ豚がPS3の開発環境 がショボいのを否定しないのが笑えるwレボにビビりすぎ。
973 ：名無しさん必死だな：2005/07/21(木) 16:58:21 ID:rCbYg/YT
痴漢たち
「360には、ブルドラとロスオデが出るんだぜ！いいだろ？ソニ豚」
ソニ豚
「そんなの凄くないよ。PS３はバスタブにアヒルちゃんがいっぱいいるもん」
ソニ豚哀れ.....
「360には、ブルドラとロスオデが出るんだぜ！いいだろ？ソニ豚」
ソニ豚
「そんなの凄くないよ。PS３はバスタブにアヒルちゃんがいっぱいいるもん」
ソニ豚哀れ.....
GCが最下位なのも否定しないのか
任豚が発狂中なので、迷惑をかけていますm(. )m
○荒らしは放置が一番キライ。荒らしは常に誰かの反応を待っています。
○放置された荒らしは煽りや自作自演であなたのレスを誘います。
ノセられてレスしたらその時点であなたの負け。
○反撃は荒らしの滋養にして栄養であり最も喜ぶことです。荒らしにエサを
与えないで下さい。
○放置された荒らしは煽りや自作自演であなたのレスを誘います。
ノセられてレスしたらその時点であなたの負け。
○反撃は荒らしの滋養にして栄養であり最も喜ぶことです。荒らしにエサを
与えないで下さい。
977 ：名無しさん必死だな：2005/07/21(木) 17:07:50 ID:rCbYg/YT
ソニー社員は百済ねーことやってないで天使大便でも見てろよ
バイオハザード５、PS3とbox360で発売決定！2
http://game10.2ch.net/test/read.cgi/ghard/1121863802/
震源地はここらしいです。バイオ５で某信者が発狂している模様。
http://game10.2ch.net/test/read.cgi/ghard/1121863802/
震源地はここらしいです。バイオ５で某信者が発狂している模様。
980 ：名無しさん必死だな：2005/07/21(木) 17:23:51 ID:pEL/w4oT
GCや箱丸はもちろん、PS3に依存したネタもスレ違い。
それぞれVSスレやPS3総合スレをご利用下さい。
それぞれVSスレやPS3総合スレをご利用下さい。
メタルギアソリッド4も箱○の販売台数次第では移植を検討しているとか言っていたな。
>>978
久しぶりに雑スレ以外の他スレ見たが相変わらずひでー有様だな。
久しぶりに雑スレ以外の他スレ見たが相変わらずひでー有様だな。
http://www.scei.co.jp/corporate/release/pdf/050721b.pdf
CELL的に興味ありかな。
CELL的に興味ありかな。
このスレ住人としては別にバイオがどれででようがどうでもいいわけで
セルフシャドウやHDRでまあ標準はクリアしてそうだとか
SSから見ておそらくPS3の開発機であるゲフォ6の画面だろうとか
その辺はスレ違いながら興味があるところだが
セルフシャドウやHDRでまあ標準はクリアしてそうだとか
SSから見ておそらくPS3の開発機であるゲフォ6の画面だろうとか
その辺はスレ違いながら興味があるところだが
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
|l |l l |l | |i
|i l |i l| li |
∩
_,,..,,n,r'ﾞ <⌒つ
./ ﾟ 3 ヽ ）´
） l ﾟ ll ∩ ノ そ
Σ `'ｰ---‐'' （
⌒ヽ/V⌒v､/⌒ ﾋﾞﾀﾞｧｧｧﾝ!!
_,,..,,,,,,_
./ ,' 3 `ヽｰっ
l ⊃ ⌒_つ
`''ｰ---‐'''''"
_,,,,,,,,..
∩ / , `ヽ,
∪.l ,3 ∪ ヽ
`'ｰ--､, ﾉ ﾌﾜｰﾘ
_,,..,,,,_ ヽﾉ
./ ｡ `ヽｰっ
l ｡3 ⊃ ⌒_つ
`'ｰ---‐'''''"
_,,..,,,,_
､, ,,, 、,, ./ ,' 3／⌒ヽ-、_ 、 ,, ＠
､, ／l. /＿＿＿＿／ n ヽ|ﾉ,,
＠ ,,, 、,, ￣,,￣￣￣￣,,￣ ,,, 、,,
ヽ|ﾉ ､､, ,, 、,, , " ,, ､､, ,,
ﾊﾟﾁｰﾘ
_,,..,,,,_
./ ﾟ 3 `ヽｰっ
l ﾟ ll ⊃ ⌒_つ
`'ｰ---‐'''''"
／⌒ヽ
(( / =ﾟωﾟ=) ？
| U / ))
（ ヽ ノ
ﾉ>ノ
しＵ ?
(( / =ﾟωﾟ=) ？
| U / ))
（ ヽ ノ
ﾉ>ノ
しＵ ?
／⌒ヽ
/ =ﾟωﾟ)=
| U /
（ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ
. しＵ
/ =ﾟωﾟ)=
| U /
（ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ
. しＵ
／⌒ヽ ／⌒ヽ
/ =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U /
（ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ
/ =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U /
（ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ
／⌒ヽ ／⌒ヽ ／⌒ヽ
/ =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U / | U /
（ ヽノ （ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ . しＵ
/ =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U / | U /
（ ヽノ （ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ . しＵ
／⌒ヽ ／⌒ヽ ／⌒ヽ ／⌒ヽ
/ =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U / | U / | U /
（ ヽノ （ ヽノ （ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ . しＵ しＵ
/ =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)= / =ﾟωﾟ)=
| U / | U / | U / | U /
（ ヽノ （ ヽノ （ ヽノ （ ヽノ
ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ ﾉ>ノ ﾋﾀﾋﾀ
. しＵ しＵ . しＵ しＵ
／⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ
/ =ﾟωﾟ) =ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)
| U / U / U / U / U /
（ ヽノ ヽノ ヽノ ヽノ ヽノ
ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ
. 三 しＵ しＵ しＵ しＵ しＵ
ﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀ
／⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ ⌒ヽ
/ =ﾟωﾟ)=ﾟωﾟ) =ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)=ﾟωﾟ)
| U / U / U / U / U / U / U / U /
（ ヽノ ヽノ ヽノ ヽノ ヽノ ヽノ ヽノ ヽノ ヽノ
ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ ﾉ>ノ
. 三 しＵ しＵ しＵ しＵ しＵ しＵ しＵ しＵ
ﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀﾋﾀ
ﾋﾀ ﾋﾀ r'ﾞ⌒＼ ﾋﾀ ﾋﾀ
ﾋﾀr'ﾞ⌒＼ (ﾟωﾟ= i r'ﾞ⌒＼ﾋﾀ ﾋﾀ
／⌒ヽ(ωﾟ= l i. U | (ωﾟ= l ／⌒ヽ
i =ﾟωﾟ)l U l l､/ ） l U .l (= i
U U ／⌒ヽ (､ <ヽ（ ／⌒ヽ.l lj
l Y j / =ﾟω ). ／⌒ヽ / =ﾟω.)l ） ）
ヽ 'l 〉 l U l / =ﾟωﾟ) l U l 〈 / ﾉ
Ｕ '､j （ ソ | U / (（ ﾉ し ∪
ﾋﾀ ﾋﾀﾉ､ } （ ヽノ ﾉ 〉 ﾉ ﾋﾀ ﾋﾀ
し Ｕ ﾉ>ノ し Ｕ ﾋﾀ ﾋﾀ
ﾋﾀ ﾋﾀ しＵ ﾋﾀ ﾋﾀ ﾋﾀ
ﾋﾀ ﾋﾀ
1000get
1001 ：１００１：
このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。
もう書けないので、新しいスレッドを立ててくださいです。。。