【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel　14

　　今をときめく半導体、FPGA、CPLDのスレです。

　　雑誌の付録にも付くようになり、その名を良く知られるようになりました。
　　20年も前からやっている超ベテランも、こないだから始めたビギナーも、
　　仲良く情報交換しましょう。

　　FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
　　ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。

　　その他、FPGA関係の話題なら、何〜んでもどうぞ。
　　雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。

　　さあ君も　レッツ F・P・G・A !!

　　　Xilinx　http://japan.xilinx.com/
　　　ALTERA　http://www.altera.co.jp/
　　　Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
　　　Actel　 http://www.actel.com/intl/japan/

　　前スレ
　　13 http://kamome.2ch.net/test/read.cgi/denki/1262623977/ 2010/01〜

　　前スレ
　　13 http://kamome.2ch.net/test/read.cgi/denki/1262623977/ 2010/01〜
　　12 http://science6.2ch.net/test/read.cgi/denki/1253127442/　2009/09〜
　　11 http://science6.2ch.net/test/read.cgi/denki/1246360585/　2009/06〜
　　10 http://science6.2ch.net/test/read.cgi/denki/1234640921/　2009/02〜
　　09 http://science6.2ch.net/test/read.cgi/denki/1221925121/　2008/09〜
　　08 http://science6.2ch.net/test/read.cgi/denki/1206114803/　2008/03〜
　　07 http://science6.2ch.net/test/read.cgi/denki/1187612023/　2007/08〜
　　06 http://science6.2ch.net/test/read.cgi/denki/1154900133/　2006/08〜
　　05 http://science4.2ch.net/test/read.cgi/denki/1139847266/　2006/02〜
　　04 http://science4.2ch.net/test/read.cgi/denki/1129771211/　2005/10〜
　　03 http://science4.2ch.net/test/read.cgi/denki/1119984464/　2005/06〜
　　02 http://science3.2ch.net/test/read.cgi/denki/1104330395/　2004/12〜
　　01 http://science3.2ch.net/test/read.cgi/denki/1081231226/　2004/04〜

◆関連リンク

ALTERAデータシート
ttp://www.altera.co.jp/literature/lit-ds.jsp
ALTERAナレッジ・データベース
ttp://www.altera.co.jp/support/kdb/kdb-index.jsp

Xilinx資料
ttp://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp
Xilinxアンサー データベース
ttp://www.xilinx.co.jp/support/searchtd.htm
LE数比較
ttp://www.origin.xilinx.com/products/silicon_solutions/fpgas/product_tables.htm

Lattice
ttp://www.latticesemi.co.jp/products/
Actel
ttp://www.actel.com/intl/japan/products/devices.html
QuickLogic
ttp://www.quicklogic.co.jp/cssp
ttp://www.quicklogic.com/home.asp?PageID=740&sMenuID=94&p1=94&p2=481

OpenSources
ttp://www.opencores.org/

某社の宣伝
ttp://www.synopsys.co.jp/today_tomorrow/60/tt60_datapath.html
ttp://www.infohobby.jp/
ttp://www.natrium42.com/projects/jtag.php
ttp://fpgapark.com/sp3/sp3stkit.htm
ttp://www.dallaslogic.com/ezfpga_cyclone_c3c6.htm
ttp://www.altera.co.jp/products/devkits/kit-dev_platforms_partner.jsp

SDCC / Nios
ttp://sdcc.sourceforge.net/
ttp://japanese.sugawara-systems.com/opencores.htm

DigitalDesignTechnology
ttp://digital-design.cqpub.co.jp/

>>1
おつかれ

XilinxのISE11で教えてください。
ISEが遅くて困っています。
シンセシスとか、PARとか、何を実行するにしても、
ウインドウ左下に「Generating Summary Page」と表示される時間が長いんです。
全体が5分くらいの短いソースを実行しても、そのうち1〜1.5分はGenerating Summary Pageです。
Generating Summary Pageは、一体何をしてるんでしょう。サマリ画面のhtmlソースを生成するのに
こんなに時間がかかるものでしょうか?
Generating Summary Pageが無くなれば、もっと速くなるのに。
ISEの処理が速くなる方法が何かあれば教えてください。

CPUが何かわからないけど、ISEを速くする方法は、次の通り。
1 効果てきめん
　　　新型のPCに変える。CPUが高速で、64bitのもの。
2 まずまず効く
　　　HDDをSSDにする
3 XPではあまり効かない
　　　メモリの増量
4 ほとんど効かない
　　　HDDの回転数 5400→7200

あれやこれやと部品を変えてみるよりも、PC丸ごと最新のものにするのがいい。

>>4
Quartus2にすれば速くなるよｗｗｗ

冗談はともかく、
勝手に想像でものいうけどHTML吐くんならセキュリティソフトが介入してるんじゃねーの？　とか。
セキュリティなに使ってるの？　OFFにしてみたら速くなったりしない？

> 3 XPではあまり効かない
> 　　　メモリの増量
こないだ1GBに増やしたばかりなのに。

動かないので半日悩んでデバッグ。Clean Up Projectをやったら直った。
勘弁してよ〜〜〜
Clean Up project って、何?　え〜かげんにしてくれよ。
よくこんなソフトでリリースしてるよな。
寺のツールにも、こんな素晴らしい機能、ありますか?

>>7
開発用PCには最低4Gが俺基準。
XPで認識するのは3Gとか寝言言ってるやつは徹夜でシミュ回してなさいってことです。

>>8
Clean Up Project
どう考えても接続しているのに、接続されてねぇぞという理不尽なエラー
の時にも、有効だね。

プルダウンメニューのあんな階層に「Clean Up Project 」と置くくらいなら、
Synthesysの度に、先頭で実行すればいいと思う。

>>4
ISE起動直後は、Generating Summary Pageはスグに終わるので気にならないけど
何度も合成しているうちに、ドンドン長くなる。
ムカツクので、ときどきISEを再起動するようにしている。Xilinxの作戦かもしれん。

個人的にはplanaheadに不満が多い。
ucf作成のIOピン定義で、デフォルトが2.5Vになってる。
毎回3.3LVCMOSに変更しているが、超めんどくさい。
まとめて変更する方法か、defailtで3.3Vにする設定が知りたい。

また、そのとき、Applyボタンを押したにもかかわらず
内容が変更されていないことがよくある。

>プルダウンメニューのあんな階層に「Clean Up Project 」と置くくらいなら、
>Synthesysの度に、先頭で実行すればいいと思う。
同意

ISEはますますスゴイことになっているようですね

>>13
大同小異で、寺も同じなんじゃないの?　安定してる?

Quartus は安定してるぞ。

Quartusで、Xilinxデバイスが開発できないですかね?

Tempフォルダがやたら大きいのに気づいて調べたらTemp\quartusが2.91GB
もあった。中を見るとRelease 7.2でそれ以降のバージョンはそんなゴミ
を残してないんだよな。
3年近くHDDを占領していたことになる。

大昔、XC2000とかの頃、財の講習に行くとまず手配線のやり方を習った。
ISE時代になっても手配線ツールは残ってるのかな？

ise webpack 10で、回路図で設計しているのに、テキストエディタで.vfファイルを開いて正常かどうかを確かめている。
ちゃんと繋いだはずなのに繋がれてないとか大杉。

vhdlで書けばいいと自分でも思うが、直感的にわかりにくいので回路図で・・
私は古い人間なんだろうか？？

直感でわかるように、機能別にまとめるように書けば？

回路図に勝る「直感的な表現」はないと思う。
HDLで書くと、ソースかコメントを「読まないと」わからない。
しかし回路図だと、書き方にも依るが、雰囲気でわかる。

本当は、top階層を回路図(ブロック図)で書いて、
各ブロックをHDLで書きたい。
1年後に見たとき、わかんない。

Quartus IIはTools→Netlist Viewers→RTL Viewerでブロック図みたいな
のを出力できるので便利に使ってる。

俺もセザンヌの絵は雰囲気で分かる

>>22
もちろん財のISEにも、RTL Schematicの表示はある。

http://kamome.2ch.net/test/read.cgi/denki/1254717035/553-
と、いうことですわ。

オイラはSynplifyのHDL-AnalystのRTLビュワーが好き
他人が書いたのを追っかけるのに便利

MAX-�UのEPM240ZってEPM240Gよりも動作中の消費電力小さいのかな？

QuartusIIって、SignalProbeで引き出した信号を
変更できないときがあるんだけど、ウチの環境だけ？

8.1からバージョンあげてないからそのせい？

頻繁にバックアップ取ってるから
信号引き出す前のプロジェクトに戻れば
違う信号に変更できるんだけど。

Xilinxのチップスコップって、1ヶ月(3ヶ月)経つと使えなくなるんでしょうか?

>>28
お金出して買えば期限はないよ

いくらぐらいでしょうか?
趣味で買える金額ではないんでしょうね。

あと、チップスコープとISEのバージョンを合わせて使うべきだ、
と聞いたことがありますが、
いったんチップスコープを買ってしまうと、
ISEのバージョンが上がったときに使えなくなる = いつまでもISE11を使ってろ
ということにはならないのでしょうか?

そだね。高いね。
普通に代理店で買ったら\70,000-くらいだろうなー
http://www.marutsu.co.jp/user/shohin.php?p=18855

QuartusならWebEditionでとーくばっく有効にするだけで
Signal Tapが使えるのになー

QuartusII10.0ってTools>Optionsで日本語フォント選択しても無効になるんだな。
しかもなぜか日本語フォントの見本が「ぐだグダ」だし。
これは「日本語に対応させる気は無い」っていう気持ちの表れなのかな。

>>32
どうでも良いな。
Niosがフリーライセンスで、SOPCビルダーで非常に簡単に実装できる。
このメリットからするとゴミみたいな問題だ。
X派の俺はイジケそう。

初心者です。
周りの人の話を聞いていると、
Aを良く言う人はいても、Xを良く言う人がいないのは、なぜなんでしょうか。
理由がわかりません。

・ツールが使いにくいとかでしょうか
・ツールのライセンスが細かくてうるさいとか?
・ツールのダウンロードとインストールに膨大な時間がかかる←4時間はかかる
・ツールの動作にキビキビ感がないのでしょうか?
・ツールのplanaheadが使いにくいのかな。
・ツールのCoerGenの、MIGのGUIが使いにくいとか、わかりにくいのでしょうか?
・ツールのClean-up Projectって何?
・ツールののView RTL Schematicsで線が切れて表示されるとか?
・ツール、デバイス、どれをとってもドキュメントがわかりにくいんでしょうか

一番の理由はバグだらけなのに改善されないからじゃないだろうか

>>35
ツールのバグだと決めつけて３日ぐらい填っていたら、自分のインプリメントが悪かった。
もっとまともならツールは疑わないんだけどな。

>>36
合成中に途中で落ちたりするんだが・・・
記述が悪いなら、どこが悪いかメッセージ出すのが普通だと思うのだが

そのISEの優秀さは、Foundation(1年の有料もの)でも、同じなんだよね?
使えるデバイスが違うだけで。

寺はエラー表示を出して落ちるな。とはいえ内部エラー表示じゃ直しようが無いぞ。
罪の嫌なところはレスポンス悪いところ。

][製品情報][Spartan-6 FPGA評価ボード][無償回収・修理のお知らせ]

Spartan-6評価ボード 電源投入時にオーバーシュート
http://www.tokudenkairo.co.jp/sp6/recall.html

弊社のSpartan-6評価ボードにおきましては、電源を投入してからの数10μ秒の間、FPGA
のコア電源である1.2Vに過大なオーバーシュートが発生するという現象が生じていること
が判明いたしました。このため、FPGAの電源に瞬間的に過大な電圧が加わっていることに
なり、危険な状態となっております

>>34
それらは全部当てはまりますがXにはもっと根本的な問題があります。
発言力のある上の方の人たちと、その腰巾着と、その直属の兵隊さんたちが
大体頭のネジが緩んでいるとしか思えない人ばかりです。
Xの開発環境がどこかまともではないのは、それが正比例して滲み出しているにすぎません。
>>40の問題もまたしかりです。この報告は、はっきり言ってよくわかりません。
結果オーライな対処法が書かれているだけで、
現象とその原因について納得のいくメカニズムがまったく示されていません。
例：数10μ秒の間の過大なオーバーシュート
　　　↑ これじゃなんもわからんだろうが！ボケッ!
Xのやることは、一事が万事この調子なんです。

オーバーシュートはザイリンクスじゃないじゃん。

代理店の人も良くしてくれるし、T○Dの人も頑張っていると思うから
今はXを使ってるけど、ツールがあーゆう状態だと、
Xに比べてデバイスに魅力が少ないけど、Aに変わろうかなと思うことがよくある。

Xが良くないというより、Aが良くなり過ぎちゃった。

このごろXにむしゃくしゃしてて、そんな時にここを読んでたら
さらに怒りが湧いてきてボロクソ書きました。
>>40はXのSpartan6ボードの事かと思ってさらにボロクソ書いて、
後でよく見てみたら特電さんのSpartan6ボードの事だった。。。
ISEやXへの怒りにとらわれたあまりダークサイドに堕ちて
なひさんを誤射してしまった。・゜・(/Д`)・゜・。

なんつーか
Aユーザーで良かった

おれはAだが、Pにしておけば良かったと思うこともたまにある

>>47
P ?

ISE12でSystemVerilog合成できなかったっけ？
QuartusII10で普通にできてたんで、できて当たり前と思い込んでた・・・orz

見よ!今日これまでにISEがもたらした
目も当てられぬこの世の不幸の数々を！(シェイクスピア)

>>49
>QuartusII10で普通にできてたんで
できてた　ということは、今はできないという意味?

>>49
具体的に何の記述？
多次元配列とか？

>>52
typedef structとか。

拡張子を.sにしてるからかな？けど、.svだとソースとして認識しないんだが・・・
何かオプションで通るなら教えてください〜

>>51
そんな妙な意味に取れるような文章かな？