【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice

電気・電子版に無いので立ててみた

ALTERAデータシート
http://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
http://www.altera.co.jp/support/kdb/spt-search_kdb_j.html

XILINXデーターシート
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?iLanguageID=2
XILINXアンサーサーチ
http://www.xilinx.co.jp/support/searchtd.htm

Lattice
http://www.latticesemi.co.jp/

2ｹﾞｯﾄ

　乙です>>1
　そういや、HDL？スレで内容を兼ねていたので無いことに気付きませんでした。

この板が無い頃からこっちが存在。
ttp://science2.2ch.net/test/read.cgi/kikai/1048943368/l50

ま、そろそろこっちに移行しても全く問題ないと思うけど。

GDF＋AHDL　ある意味最強！！

ある意味重複スレだな。

　　　　　　　　∧∧　　ミ　＿　ドスッ
　　　　　　　 (　 　,,)┌─┴┴─┐
　　　　　　　/　　　つ..　　終了　│
　　　　　〜′　/´　└─┬┬─┘
　　　　　　∪ ∪　　　 　 ││　_ε３
　　　　　　　　　　　　　　 ゛゛'゛'゛

落ちないようにがんがれ

￣￣￣￣￣￣￣○￣￣￣￣￣￣￣￣￣￣￣￣￣
　　　　　　　　　　　O 。
　　　　　　　　　　　　　　　　 , ─ヽ
＿＿＿＿＿＿＿＿　　　　/,/＼ヾ＼ 　　／￣￣￣￣￣￣￣￣￣
|＿＿|＿＿|＿＿|＿　　 __（（´∀｀＼　）＜　というお話だったのサ
|＿|＿＿|＿＿|＿＿　／ノへゝ/''' 　)ヽ　　＼＿＿＿＿＿＿＿＿＿
||＿＿|　　　　　　　 | | ＼´-｀）　/　丿/
|＿|＿|　从.从从　　| ＼__￣￣⊂|丿/
|＿＿|| 从人人从.　|　/＼＿＿/::::::|||
|＿|＿|／//ヽヾ＼　 /　　　::::::::::::ゝ/||
────────(~〜ヽ::::::::::::|／　　　　　　　　＝ 完 ＝

あげ

糞スレたてんなよな。

包括的JTAGサポートソフトウェア
http://www.nahitech.com/jtag/

このスレを荒らしてる奴は一人だな。
この板にはFPGAスレが無いから、重複でもなんでもない。

全然荒れているようには見えない。

熱がー
熱がー

>>14
風邪か？はやく寝れ

あぼーん

USBプリンターポートつかってFPGAをプログラムしようと思ったけど
認識しないじゃん。Quartus 2なんだけど・・。
素直にプリンタポートのあるＰＣ買えってこと?(涙)

>>17
　ヒューマンの掲示板に以下のようなコメントがありましたので参考までに。

> 　ttp://www.ibsjapan.com/SPP-100.htm
>
> SPP-100を使用して、パラレルポートのないマシンでISPしています。
> Altera社のByteBlasterでしか使用したことはありませんが、
> 問題なく使えています。

あぼーん

>>18
うーん。ちょっと高いね。でもありがとー参考にしますですよ。

>>18
これとかラトックのLPTカードは標準ではダウンロードケーブルぐらいしか
つかえないよ。
セキュリティキーとかドングルは認識できない。

俺の知る限り、セキュリティキーまでも認識できるこの手の拡張カードは
アル○ィマが出している奴しかないと思う。
それでModelSIMのキー認識とXILINXのISPしてる。

あぼーん

あぼーん

あぼーん

あぼーん

Xilinx ＣＰＬＤ ライター の製作記事がこちらに載ってますね。
http://www.hobby-elec.org/cpld3_3.htm

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

あぼーん

Xilinx ＣＰＬＤ ライター の製作記事がこちらに載ってますね。
http://www.hobby-elec.org/cpld3_3.htm

ID:77MJUc3bアク禁

　酷いAA貼りだな。
　何に対する怨念だろう？

こんな古いAAよくストックしておくよな

熱がー
熱がー





ﾋｰﾄｼﾝｸつけてもｱｰﾁｰﾁｰｱｰﾁｰです。

何の石？　
昔バスブリッジにアルテラ使ってて、ラッチアップさせて燃やしちまった覚えがあるよ（汗

だれかThinkpadでCPLDやらFPGAやってる人いますか？うほー。

>>41
どの位のクロックでどんな回路で組んでるか
言わんとアドバイスのしようもないが。

重たい負荷を沢山ドライブしてないか？

>>42>>44
あ、ども。ﾚｽ付くとはおもわんかった。
石は或寺は20ke1000×７個。単純なんだけど重い回路入ってます。クロックは64M。
電流が全然足りないから電源部改造したんだけど、
基板を２ヶ月ﾋﾄﾗﾝしてたら電源部の改造線材が変色してた…(　ﾟдﾟ)ﾎﾟｶｰﾝ
現地実験では火傷被害者が続出ｗ 筐体モノでファンも付いてたんだけどな。

次の基板はXILINXのvPRO×4個で作ったのね。クロックは150M。部品選定の際、
俺「熱、どれくらい出る(ﾟДﾟ)ｺﾞﾙｧ!?」
代理店「ＨＡＨＡＨＡ！ ﾋｰﾄｼﾝｸなんていりませんＹＯ」

やっぱ熱ﾁーじゃねぇか、ｺﾝﾁｸｼｮｳ。

>俺「熱、どれくらい出る(ﾟДﾟ)ｺﾞﾙｧ!?」
>代理店「ＨＡＨＡＨＡ！ ﾋｰﾄｼﾝｸなんていりませんＹＯ」
ちょっとワラタ。

一応、パワーカリキュレータで計算してみれば。
うちでは、実測値より高めにでてくるので、放熱の参考にしています。

Xilinx Vertex2 1000 ＦＧ４５６使ってるが、
そんなに熱でないぞ。ヒートシンクなど考えたこと無い。
クロックは１００M　１００万ゲート中、６０％使ってる。
PowerPC　G4　ＭＰＣ７４５７のチップセット相当で、目いっぱい
動いてる。ＤＭＡあり、ＳＤＲＡＭあり、ＰＣＩブリッジありだ。
ちなみに、Ｇ４は１．２７Ｇで、１．３Ｖで１２Ａ流れる。
電源のステップダウン用ＦＥＴの選定にだいぶ苦労した。
こちらの放熱板は銅製で、ファン付けて、周囲温度＋２０度に押さえた

>俺「熱、どれくらい出る(ﾟДﾟ)ｺﾞﾙｧ!?」
>代理店「ＨＡＨＡＨＡ！ ﾋｰﾄｼﾝｸなんていりませんＹＯ」

漏れもワラタ

発熱はクロックだけでなくて信号のトグル率も関わるから、
使用ゲート数とクロックだけでは単純比較出来ないけどね。

ある状態では動いていないブロックがあるなら、
クロックイネーブル使って殺すとか、入力をゲートすれば
少しはましになるかも。
あとLVDSみたいな振幅が小さい信号とオンチップ終端は
思わぬ発熱源なので気をつけられたし。

FFの使用量減らせば消費電力下がると思うけど
そんなことお構いなしにハイビジョン用（７４．２５MHｚ動作）の
画像処理回路作って約99パーセントの使用効率で47氏と同じ
VertexII1000をつかったけど、アルテラの石ほど発熱しなかった。
これでもう少し回路入ってくれるとありがたいんだけどね。
回路を集積できる容量からいくとアルテラの方があるみたい。
私見ですけど。

あと言えることはおおむねXilinxの石の出力波形は
アルテラより綺麗で好感が持てる。
アナログ混在アプリにはもってこいかも。

>>43
以前やってました
ノートPCで携帯したかったので。
しかし、回路規模が大きくなって、論理合成に時間がかかるようになってから、
デスクトップがメインに。
持ち運べる便利さは魅力なのですが。

Xilinxの例の問題で久しぶりにAlteraに乗り換えたんだが
同じRTLソースなのにQualtusIIはISEよりコンパイルが非常に遅い
ものによっては2倍以上コンパイル時間が違ったりする

どっかに秘密のオプションか何かあるのかな？

>>51
所感。

罪はコンパイル早いがメモリめっちゃ喰う。フィットのとき、結果が揺れやすい。

在は遅いがそれ以外ではさほど不満はない。


Quartus II 4 WebEdition にしたら、合成効率よくなったが
コンパイルがさらに遅くなった…EP1S10目一杯の論理を
フィッティングまで終わらせると40分かかる…

>>52
在って…すまんアルテラのことだ orz


あまりにの遅さにAthlon64ﾏﾏﾝ買いに逝こうとして
先立つもののなさに思いとどまったというのはよくあるケース。

>>52-53
動作がおかしいのでちょっとソース直してテスト。というのを繰り返してみるときに
コンパイルが遅いと辛いので、最初Qualtus II使ったとき「何じゃこりゃ？」
と思った。

ただISEの結果が揺れるというのは以前のバージョンで経験している。
最新のISEではどうか知らないが。

「FPGAの中の人（メモリのこと）がｺｹるんです」

と主任の前で言ってしまった＿|￣|○

>>54
浅い面と設定かえろ！
ファストフィットにするとフィッティング半分以下になるぞ。
ただしパフォ落ちるケースもあるみたいだが・・・。

>>56
ということで試しにやってみた。時間はフルのコンパイル時間の合計
(フィットの時間だけを記録するの忘れたので)

Standard Fit
total 1:11.34
clock1 max 54.99MHz
clock2 max 77.86MHz

Fast Fit
total 0:47.54
clock1 max 47.50MHz
clock2 max 79.60MHz

アナライズにも結構時間がかかっているので、半分にはならなかった。
それでも20分以上は早くなっているんだけどね。
クロックはなんか微妙だな。早くなるのと遅くなるのがある。
どっちも制約条件は超えてはいないけど。

結論としては「問題が起きなきゃ使ってみたら？」つーことかな。

コア電圧定格1.5VのFPGAに、1.2Vを入れたらどうなるの！

誰も保障してくれないがクロックを落とせば動く。
実験やお遊びなら問題なし。

>>58

自分で試せよ
ヴォケ

アルテラのEPCS1をByteBlasterII等の使わないで、ボード上のCPUで書き換えをすることは
出来ますか？
メンテモードでEPCS1を書き換えて、通常モードではCycloneをEPSC1でコンフィギュレーション
させたいのですが。

>>61
できますっつーか、してます。JTAGプロトコルでふつうに書き込めます。
CPUがFPGAとコンフィグROMの両方面倒みてます。

>>62
良く嫁、EPCS1にはJTAGは無かった筈。

>>62。
落ち着け。そしてもう一度ちゃんとしたことを書いてやれ。。。

最近は罪ばっかなので或から離れているのですが
シリーズ増えてるみたいですね…

>>65
といっても、サイクロンとMAX２、それにStratixしかないが。
あ、あとはNIOS2とQuartus-4かな。

なんちゃら２なんていうのは、夢のまた夢。代理店は必死にトーク
してくるけれど、さきにStratix-GXを出してほしいよ。
材も寺も、代理店はまず足元を見た営業をしてほしいね。

>>66
Serial ATA実装するためにはStratixじゃなくてStratix GXがﾋﾂﾖｳﾃﾞﾂｶ?

>>66
足元を見た営業って、客の弱みにつけ込む営業かよｗ

ともあれ寺はIOが弱いからGXはお蔵入りと思われ。
この前代理店からStratixのタイミングモデルが実物より
良く出てしまうって話聞いた時は笑うしかなかったさ・・・。
実物の方が1ns以上遅い場合があるって・・・orz

・・・次からIOスピード最優先な部分は罪にしよう。

財はパッケージに放射線を出す材料を使って
SONYタイマー見たいな出っ歯椅子だしてたよね？
あれはどうなった？？

あとさ、酸っぱ３は内部の敗戦理想巣がめっちゃすくないやん。
Fittingで問題にならんのかね？

ってか、出っ歯椅子はやくだせよ！財！！ESすら出てこん・・・。

その、6年ぐらい前を思い出すようなセンスの当て字はどうにかならんのか？

財はパッケージに放射線を出す材料を使って
SONYタイマー見たいな出刃慰素だしてたよね？
あれはどうなった？？

あとさ、須派３は内部の廃船利層州がめっちゃすくないやん。
Fittingで問題にならんのかね？

>>71　財・・・もうだめぽ・・・。
　　 ,.、　　 .,r.、
　　　,!　ヽ　,:'　 ﾞ;.
.　　　!　　ﾞ, |　　 }
　　　 ﾞ;　　i_i　 ,/.
　　　 ,r'　　　　 `ヽ、..
　　 ,i"　　　　　　　 ﾞ;　　ミッフィーちゃん
　　 !.　・　　　　 ・　 ,! .
　　(ゝ_　　　ｘ　　_,r'').
　　 ヽ,:`''''''''''''''" ヽﾉ
　　　　〉　　　　 r'⌒;:　））
　　　 ﾞ'-::r--;-‐'｀ﾞﾞ｀
　　　　　 ﾞｰ-'ﾞ

ロームは何をやっているのでつか？

製品概要 QPRO TM QML認定放射線耐性強化型製品 パッケージ特性および熱特性 品質保証および信頼性 ...

ぐぐってもこんなんしか出てこない
英語で検索しても同じ

10数年来ALTERAオンリーでXLINXって使ったことないんだけど、
何か乗り換えたくなるようなアドバンテージってある？

ウチは、値段で乗り換えますた

Cycloneでかなり安くなったように思うけど、もっと安い？

>>75
出力波形みるとXilinxが以前からいい。
IBISモデルレベルでもうALTERA＿|￣|○な感じ（ｗ
ま、1長１短というとこですか

話し変わるけどXC18V04で数百個に1個
位の割合で２〜３ヶ月後に
突然内容が消える石があったんだけど
みんなはどうよ？

あぁありますね消失現象。
８００台ぐらい作って４台程度半年弱ぐらいで消えてた。
でもメーカーにも問い合わせたけどＰＣの環境とかボードの電源とか
ケーブル以外のいろんな要素があるのでよくわからんということで
うやむやになってます。
客先はカンカンですが。。。。。
代理店は安くて安全？？なＸＣＦシリーズを使ってねとのことです。
アルテラとザイリンクス両方使ってますが
どうもザイリンクスのほうが価格も安いし代理店ががんばるんですよね。
ここ最近比較してアルテラのほうがよかったのは納期ぐらいかな？？？

>代理店は安くて安全？？なＸＣＦシリーズを使ってねとのことです。

そう言うならピン互換にしてほしかったす。ＩＣを替えると基板作り直しなんですが。(T_T)

>>79,80
情報THX
うちもメーカーに問い合わせてるけど
なにが原因かわからないといってます。
今度消えたらメーカーに消えたサンプル提出して
故障解析やってもらおうと考えてます。
どっかの会社みたいに闇に消されなきゃいいけど。

当面はXC17シリーズにしなきゃだめかなぁ・・・

>>77
スパ３が驚きの安さでした、はい。

消失問題、話は伝わってきてるどうちでは起きてないな。

藻前らaltera.com開きますか？
昨日から全然ダメでweb editionで遊べないんですけど （泣

なんかおいらだけみたい。orz

ウチもおかしいです。
とりあえずＬＡＮケーブル抜いて起動してます。

>>83
おいらも急にダメになったけど、altera.comのcookieを常にOKにしたら開けたよ。
どうやらそのへんの設定を変えたみたい。

アルテラのサイトに行けませーん。
なんでょ？
ttp://www.altera.co.jp/

>>87
うちからだと、普通に行けるです。

確かに、会社からなら、普通に行けた気がする…。
なんで、家からだと、行けないのでしょう？
ザイで、なんとかしときなさい…ってことでしょうか？orz

やっぱりアルテラのサイトに行けません…。
他のサイトは、問題なく見れるのに、アルテラだけ行けない…。
おうちの無線ＬＡＮが原因かと思って、
携帯で接続したら、行けたけど、９．６ｋだし…。
何が悪いのでしょう？ 何が違うのでしょう？？
最近、アルテラのサイトって、何か変わった？？？
ちなみに、cookieを常にOKにしても、ダメでした…。

ttp://www.altera.co.jp/
ttp://www.altera.com/

串をいれてみな。

ほんとだ、ＪＰもＣＯＭも両方だめだよ
串は知らんから刺してない

漏れはcomはOKだけどjpがダメだな

会社からもだめ
アルティマサイトでは何もアナウンスしてないよね？

俺はjpはいけるけど、comダメだ・・・

うちの会社からもだめみたい・・・
でも、「資料」のページとかを直接アドレスで開くと見られます。

ttp://www.altera.co.jp/literature/lit-index.html

トップページだけがＮＧっぽい？ですね。
代理店の人とか、誰か気付いてないんだろうか・・・

Ｐ系の代理店さんの話では
アルテラのＨＰは現在調子悪いらしく（そのまんまな回答）
あと２〜３日は復旧しないかもよとのことですよ。

Akamai DNS 攻撃受けてるのと関係あるかのう?

よく知らんのだけど、
comとjpは同じ鯖使ってたりするわけ？
それとも同時に攻撃受けてるのかねぇ

これどう？66.35.227.20
電話したら使えって・・

>>100
見れたー

http://altera.com/index.jsp

COM見れるけどJP駄目だね
どの道Ｘ派だから関係ないけど

>>102 Ｘ派の理由は何故ですか？私はＡ派です。理由はxで不具合多発して
もうこりごりだからね。また、プレスリリースと実際の差が激しすぎて
いつも騙された気分になってしまわない？

Xの不具合ってたとえばどんな？
漏れは経験したことないぞ。幸運なのか、シビアな使い方が
できてないせいか．．．．．

>>103

目玉焼きにソースか醤油か程度の違い

XもAも同じくらい不具合ある気がする。

Xは不具合があると、そのデバイスが手に入らなくなるけど、
Aはそのまま出荷して、「ごめんなさい、てへっ」って感じがする。

中小企業なので、デバイスの優先順位が高い大手さんだと、
もっと違う印象があると思う。

Virtex2も、特定のロットだけまれにビットが化けるってのあったけど、
うちは関係なかった。

うちもＸ派。>>105が真理だろうけど（俺はマヨ派だ）、
そのときの入手性と価格が決めてだろう。不具合にも遭ってない。
ツールは慣れだし、TELはそれなりに対応良いし（アルティマも親切だけどさ）
って、必要以上に擁護してどうする。

代理店のサポートを考えたら、Xは使えない。

代理店のサポートなんて A も X もだめぽ。

余程場末の設計屋なんだろうな。

10数年前のＸが酷すぎたのがトラウマになってるんだよなぁ。
今のは遜色ないのはわかってるんだけどさ。

Virtex4ってどうよ？

>>111
あぁ、その気持ちはわかる。

ModelSim-AE版でWave窓に表示されるグリッドの間隔を
clkのエッジにあわせて表示したいのですがどうすれば良いのでしょうか？

グリッドの間隔を設定する項目がありますがns単位でないと指定できないです。

>>114

俺も知りたい

マーカーで良いだろ？

昔、ゲートアレイの開発していた頃にちょっとXILINX検討してみたことがあった。
その頃は全然所定の性能が出せないことがわかって、ダメという結論が出てしまったせいで
すっかり時代にのりおくれたなぁ．．．
スパ３の性能でも正直びっくらこぎました．．．心を入れ替えて勉強しまつ．．
つか、PICなんか使わなくなるかも．．．

だれかLATTICEを語ってあげろよ。
語る価値もないのか？

私はORCAで論理設計を覚えました
当時のサポートの方々にはお世話になりました。
ありがとうございます

>>118
俺のなれそめはLattice ispLSI2032ﾀﾞﾀﾖ
しかもStarter Kit
しかも秋月で買った

>>120

え？
秋月で売ってたの？

私は隣のT ZOONだったけど…。
あそこにはispLSIが各種それなりに在庫されていて助かった。

>>121
のわっ
今はなき亜土電子ﾀﾞﾀﾖｰﾅ
1995年の記憶なので許せ

>>116

よくねーよ

cycloneIIが発表された。すごいよALTERA。

発売は来年

Cyclone II デバイスの出荷時期はいつ頃ですか？

Cyclone II デバイス・ファミリの最初の製品となるEP2C35のエンジニアリング･サンプルは、2005年2月から出荷が開始される予定です。その他のデバイス･ファミリ製品は、その後6ヶ月以内に出荷される予定です。

最高！と思ったがCyclone�U　2005　Q1か．．．orz

久しぶりにFPGAを使わない少々アナログちっくな基板を設計してたら…
論理反転に04使ったり、アドレスデコードしたり、拡張IOしたり…orz

FPGA使いたいよー

これから始めようとしている初心者です(低レベルな質問で御免なさい)
すでに言い尽くされて居ると思うのですが （なんか、宗教論議になりそうな予感がするのですが...
デバイスとしてＡとＸどちらの方が取っ付きやすいですか？(価格とか、環境)
CPLDとFPGAとの住み分け(回路規模とか、電源ON直後の動作とか)
言語(VHDLとVerilog）も

まあ用途としては、
メチャ貧弱なマイコンもどきとか、デコード/エンコードに成るのですが

秋葉とかで自作なら、イロンナ面で、Ｘの方が楽だぞ。

とりあえず、慣れてから回路規模とか考えれば？

でも仕事面でやるならＡ社だと思う。だってAの方がシェアが高い。特に大手
会社はどこもＡ社だよ。

そりゃそうだ、あぷりがいいし、try&errが楽。俺も本業じゃA

材って相変わらず開発環境がださださなの？
寺しか知らんがあれと同等の環境って難しそう。

>>131
>>132
>>133
開発環境は、どっちもどっちですよ。

今はアルテラ調子がいいみたいだけど、基本的に高速シリアルは
ビックユーザーしか対応しないようですね。PCI Expressでは
ザイリンクス一人勝ちになるのかな。

そこにある基板で、V2PRO 2.5G × 4ch 動いてる記念カキコ。

>>134
実は、PCI-Eの基板をやってて材導入が必須になってしまった。
ある意味嫌々導入が決定的なのだが使えるようになってるならまー安心か。

とか言いつつ、客からシンプリファイを借りるから統合環境の意味が薄れてしまう気もする。

>>129
>デバイスとしてＡとＸどちらの方が取っ付きやすいですか？(価格とか、環境)

価格は個人で購入するならＸが安いし入手も容易、環境はどちらも煮たようなものだな。煮込めば（慣れれば）同じ。

>CPLDとFPGAとの住み分け(回路規模とか、電源ON直後の動作とか)

普通は回路規模でしょう。
電源ＯＮ直後の動作はＣＰＵを待たせておけば特に問題はないです。

>言語(VHDLとVerilog）も

どちらをやってもかまわないのでこの当たりはなんともいえない。
私はVHDL派。

>まあ用途としては、
>メチャ貧弱なマイコンもどきとか、デコード/エンコードに成るのですが

これくらいだったらCPLD。Ｘの方が入手はしやすいのでＸがお勧め。

>>129
自作で規模が小さいのなら、単一電源とか、5Vトレラントとかもチェックしる！
最初の一歩なら、MAX7Kとかcoolrunnerがいいと思う。

QuartusII 4.1 WebEditionﾀﾞｳｿﾛｰﾄﾞ記念age

マイナーバージョンアップにしてはけっこう改良されてるよーな希ガス
またもや合成効率が上昇

Spartan-3のスターターkit$99だって買おうかな

日本で買えるの？>Ｓｐａｒｔａｎ−３　スタータキット　US$99

メメックに聞いてみようかしらん。
くれっつたら、くれるかなぁ…
営業マン　最近Ａに負け続けなので、くれるかも(ｗ

ちゃんと日本語版を用意しているところが気に入った。
漏れも商社に個人的に買えないか聞いてみよう。

個人で普通にOnlineで頼んじゃったけど送ったよってメール来た。
送料が30$近く掛かるのけど安いからいいかな。

http://jp.y42.edit.photos.yahoo.co.jp/bc/sp3skit/lst?.dir=/Spartan3StarterKit
届くまで８日掛かった。
運送屋のおやじさんがいきなり代引き１万とか言い出して殺伐とした雰囲気に。
結局、関税＋消費税の１０００円を見間違えていた模様。。。

>>運送屋のおやじさんがいきなり代引き１万とか言い出して殺伐とした雰囲気に。

本体の支払いはクレカ引き落としで、１０００円が自己負担の関税とかって訳でつか？

>>144
だよ、関税は別腹でした。

なんか学校関連ではALTERAのが多いようなきがして。
気がしてるだけかな

いろいろと画策してどっちも使っておけ。
勉強になるぞ。

うちの会社も前はＸが強かったが、最近は全てＡ社のデバイスが採用されてるな。
>>134　なんでPCI ExpressだとＸになるの？教えて？？
私がPCI ExpressのＩＰを探した時はどのＩＰベンダの開発基板も
Stratix-GXだったよ。

>>１４８
ごく一部のユーザー以外に出回ってないからと思われ
その元凶は寺はIOが弱いからという気がしないでもない。

以前GXの見積もり要求したら流通してないって言われた。
尤もPMCを売りたかったからかも痴れんが

>>148
今のところ入手可能で正式に対応してると謳ってるデバイスはXだけだからじゃないの？

どうせすぐに追いつかれていつものパターンになると思うが。

VHDLでスマソ
Q2て、（MAX+2もそうだったけど）なんか、シフトレジスタやろうとすると
プロセス文１個にFF１個な感じでやんないと上手くいかないです

A2<=A1;
A3<=A2;
A4<=A3;

とかやっても、一気に代入されてしまって、ロジックせる１個になってしまうです。
そういうもんなんでしょうか？

代入方向が悪いから、A1がA4に入って終わりだろ？
VHDLの仕様をもう一回確認してみ。

>>152
すみません。横から質問ですが、「代入方向が悪いから」というのは
次のようになっていればOKってことでしょうか。
A4<=A3;
A3<=A2;
A2<=A1;

俺、Xしか使ってないんだけど>>151みたいな書き方は普通にやっているよう
な気がする。無意識に避けていたりするかもしれないけれど。

バスからバスへの代入なら問題ない。
信号代入と変数代入の違いもあるな。

しかしアーキテクチャ内で signal宣言されていて更にプロセス文内で
代入しているなら、

A2<=A1;
A3<=A2;
A4<=A3;

これで問題ないはずだが。

>>151
プロセス文の中身ちゃんと書いてみな。
ちゃんとクロックでシフトするようになっているか？
それしか書いていないんだったら駄目じゃん。

Ｑ２だったらmega wizardでシフトレジスタを作るという手もあるぞ。

そう言えば、modelSimではエラーになる記述を許していたりするな。＞Q2

センシティビティリストが間違ってるとか、最適化で
A3以降がごっそり削除されてしまってF/F一個でいいじゃん！と
解釈されてしまったとかいうパターンがありがちな気がする。

>>154

VHDLにもブロッキング・ノンブロッキングってあんの？

<日経エレ記事より＞
世界でも日本でも競合するXlinxとAlteraだが，日本市場における両社の
売上高をプレス・リリースで公表されている数字で比べて見よう。Xilinxの
世界売上高に占める日本のシェアは14％で，4億2400万米ドル×0.14＝
約5940万米ドル。日本市場の4月〜6月期売上高の対前年同期比伸び率は19％
増になっている。一方，Alteraの世界売上高に占める日本のシェアは26％で，
2億6900万米ドル×0.26＝約6990万米ドルとなる。日本市場の4月〜6月期売上
高の対前年同期比伸び率は41％増になっている。

以前日本でも一時期はXilinxの方がシェアが高かったような気がしますが、
やっぱりここ最近の勢いどおりALTERAが優勢なんですね。
なんでＵＳはXILINXが圧倒的に強いんですか？代理店がＮＧなんでしょうか？

今はどうか知らないけど、数年前に、ALTERAは代理店のパル○o○が結構頑張ってて、日本語の技術資料やマニュアルを充実させ、無料セミナー開いたりして普及に貢献したとか聞いたことある。

>>1【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice

Actelが抜けてるよ〜
http://www.actel.com/intl/japan/

>151
ｼﾌﾄﾚｼﾞｽﾀ

process(CLK)begin
if ( CLK'event and CLK = '1' ) then
A4 & A3 & A2 <= A3 & A2 & A1 ;
end if ;
end process ;

んでいいんでないの？

>>162
同じ要領で、番号をずらしたベクターを使うことも可能だね

LatticeのispGALってあったよねーどうなったんかなー

代理店曰く、値段の関係で余りお勧めしませんとのことです。

ALTERAは未だにVerilog-HDLかVHDLかどちらかのライセンスしか貰えないんすか？

>>166
Q2はどちらも使えるよ。
もちろん海路図もAHDLも使える。

>>167
Q2のWeb版でもということで補足しておきます。

ザイリンクスの代理店に開発ツールの見積もり頼んでから３ヶ月、音沙汰無し。
やっぱアルテラにしよう・・。

>>169
なにかんちがいしているんだろう。
普通止めるのは代理店だろう。

代理店の馬鹿な営業が忘れただけだと思うけど、途中問い合わせした？
電話で見積もりだと証拠が残らないから見積もりや注文はＦＡＸが基本だね。

以前マイナーなツールを頼んだおかげで確認に時間が掛かったが2週間くらいで見積もりは来たぞ。
ＷＥＢ価格で＄９９だったので１５ｋくらいかなと思っていたら２０Ｋとふざけた値段だったので止めた事はあるけれど

Spartan３のスタータキットが＄９９で発売されて、国内価格も15Kだったので少しはまじめになったみたいだぞ。

たしかザイリンクスの代理店は絞込み作業中だから、頼んだ代理店が契約解除されたんじゃない？
（一応別経由で入ってくるけど価格はアップするよ）

サポートするのは代理店だから、ほったらかしにされるようなら止めた方がいい
スペック的にXILINXじゃなきゃダメというなら別だが

とりあえずアルテラにしておいてVHDLが身になってきたら両刀使いでいくのがよろしいかと。

>>169
電話したらやたらと丁寧に対応されて即日見積もりが来たぞ。
その代理店相当尊大だな。

ちなみに値段の方は安くならず、15Kって所だった。

>>172,173
依頼元にアルテラでやらしてくれと頼んだらなんとかＯＫでたので、アルテラで進めることにしました。

Quartus2とISE　両刀使ってます。
現在のPCが非力なので夏休みに中古で一台ＰＣを組もうかとおもってるんだけど、
QuartusとかISEってDUAL CPUにすると速くなるかな？
速くなるなら、DUAL SocketAのマザーをヤフオクで落として　Athlon XP2500 Dualで
ならないなら、 Athlon 64 3400+ぐらいに行こうかと思ってます。

>>175
俺が試した限りでは、少なくともFree版では
SMPの恩恵はほぼ受けられない。逆に言えばCPUの片肺は
遊んでるので、待ち時間に別の重い処理を起動するのもオツ。

プロ仕様はSMPの恩恵受けられるのかな、教えてエロい人。

Athlon64はマジオススメ。ISEである規模以上の論理を喰わせる際には
メモリをバカスカ喰うので、メモリを重点的に強化するとよろしかと。
ウチのはシングルチャネルのSocket754なのだけど、デュアルチャネルの
Socket939にすると効果あるのかな、誰か試してpls

おまけ。Windows XP 64Bit BetaにQuartusIIをｲﾝｽｺしたら、
アプリはWin32のハズなのに、コンパイルが10%速くなったぞ!
LPTポートが使えるかどーかは試してないが。

>>176
ｱﾘｶﾞﾄﾝ。
貧乏会社なので、どっちもFree版なんです
DUALでｳﾏｰにはならないみたいですね。
Athlon64買いにいこ。

Quartus�Uの2.xでデュアルプロセッサで使った事がある。
同じクロックのＰＣで使った事は無いけれど劇的に早くなったような気がしない。
>>176
でも書いているけど、同時に他の事をやってもさくさく動くのは感じた。

ＣＰＵ２個にするつもりだったらその分メモリを積むのが良いと思う。

一時間以上もかかるような、基本クロック100MHｚ程度で100ｍSec以上のシュミレーションを実行する事が多い場合、DUALにするが良いか、それとも専用パソにして２台でやるが良いか、メモリ増設が良いか、どれが良いですか？

タスクマネージャで見て、メモリが足りないようなら増設すればいいし、
走ってるプロセスが2個以上いそうならDualにすればいいんじゃない？
隣でシミュレーションさせておいて、脇で別のことをしたいなら2台ね。

もう少し具体的にしてくり。
コストパフォーマンスからすると２台が一番だな。
ＤＵＡＬにしてもシミュレーション速度は倍にはならない。
単純に２台にすれば片方でシミュレーション中にもう一台で検証が出来る。

メモリ増設はコストアップが一番少ないが５００ＭＢ−＞１ＧＢにしても速度は２倍にはならん。

シミュレーションうんぬんというからQuartus�Uのフリー版かな？
Quartus�Uのライセンス版だとロジックロック機能とかあるから部分シミュレーションでやる方法もある。

単なるスイッチだと思います。裏がスイッチやコンセントと同じですので。そのボタンの線をはずしてテスターではかると１００Ｖかかってますね。ちなみにドアホンはまだ買ってません。恥ずかしい話１００Ｖを取り除くのはどうしたらいいのですか？

>>175
DualCPUにしても、速くならない　by　アルティマ担当者
だった。

Quartus2のV2.Xの頃に聞いたと思うが、今も変わってないとも
聞いた気がする。

同じ基板上に複数のFPGAを積んで、同時にデバッグする時に、
1ライセンスで複数のデザインをコンパイルしても、速度低下が
小さくて済むかな？

フリー版で済むならば、適当なPCを買った方が、良いのだろうけど。

dualで使ってるけどやっぱり速くならない。
でもコンパイル中に別の作業をしたり、
２プロジェクト並行してコンパイルしても重くならないので
そういうのが便利。

>>184
早くなってるじゃん。
別件が。（ｗ

７セグLEDで「0」から「9」までを順次点灯させる方法って？

７セグLEDで「0」から「9」までを順次点灯させるようなコードを書いて
コンパイルして、デバイスに書き込めばいい。

オプテロン248デュアルでQuartus2使ってるけど
タスクマネージャー見ても片方のCPU遊んでる。

昔のQuartus(2000.09とか)はデｭアルプロセッサに
対応してた時期があったけど
今はそうでなくなってしまったのか･･･
Athlon64−FX-53で組めばよかった。

デュアルにする
　　↓
UD入れる
　　↓
これで片方は常時100%
　　↓
もう片方が使用率100%になっても重くならない
　　↓
(ﾟдﾟ)ｳﾏｰ

サイクロオ２のＥＳが出る頃にスパルタノ３の量産が出て来るお母さん

xilinx Project NavigatorのHDLエディタって、何で
カーソルが改行位置で折り返してくれないんだろ。
普通のエディタと動作が違うから微妙にイライラする・・・

何か設定で変えられるのかなぁ？

外部エディタで編集、でいいんでネーノ?
IDE内蔵エディタは、ちょっとしたtypoを修正する程度に考えとく、と。

Q2を使い始めてまだ２ヶ月に満たないですが、これって遅延シミュレーションのみ？なのか？なんで論理シミュレーションできないの？
と思ってたけど、、、（すいません、まだ使いこなしてないだけかも。しかし、MAX+2は論理シミュレーションが出来たようだったけど）

というか、論理シミュレーションて、論理的に動作が正しいか検証するのみで、実際に動作させたらボロボロとかなんじゃない？という気がしてきた

実際、動作速度を上げるチューニングって、遅延シミュレーションの結果を何度もフィードバックする作業が殆どなんではないかと思います。

なんていいながら、遅めの安い低〜中集積度デバイス（ACEXとかの安いデバイスの最も遅いグレード）をターゲットにして色々やっているんですが、最初は最高動作周波数が30MHｚ以下だったものが、色々いじってるうちに50MHｚを越えたときには感激してしまったです。
殆ど自己流でやってるので、これだけでもなんか物凄く感激したです〜（W

もっとも、動作速度改善のその殆どが、勝手に作って使ってたラッチパルスをデータ共々にシステムクロックでたたき直しするだけだったですか、、、
やっぱ、まだ駆け出し者ですね（W

>>193
Quartus2は、フィッターとしてしか使ってないが、Maxplusでは論理シミュレーションの設定が
あって、使った覚えがある。
だから、Q2にも無いはずが無い。
と思うけど…

初歩的な質問でスマソ
Q2のようなロジックロック機能を使った動作速度の改善て、レオナルドとかで配置配線しても出来るもんなの？
というか、配置配線時における動作速度の改善はレオナルドではなくてQ2でやるものなんですか？

>>193
Q2にもありますよう。ファンクションシミュレーション。
確かシミュレーションのセッティングで選択できたような。

でもmax+2より使いにくくない？？

>>192
やっぱりそれが一番ですかね。
色分けをちゃんとやってくれて見やすいので使ってたんですが。

Quartus2のView RTL Schematicで出て来る回路図って
物凄くいい加減な気がするんだけど、これはこういう物なのかな。
つながってる筈の物がつながってなかったりするし。

普通はこんなの使わないから適当なのかな・・・

AlteraのNiosのデバッグ環境はどうですか？
JTAGデバッガーも出てるようですが、使い勝手はどんなものでしょうか？

>>198

漏れのＱちゃんは見れないぞ！

>>200

Web版だろ。

>>200
ごめん、書き間違えた。
いい加減なのはxilinxのISE webpack6.2iの出力でした。

ラティスのEC/ECPってもう出回ってるの？

Q2　ver4.1は結構いいよ！

>>204
どんなところがよくなった？

論理合成は毎回かなり賢くなってるね。

Spa3スタータキットをゲト！

10nアクセスのSRAMが載ってるので早速スピードを試してみますた。

なんと100MHzで連続Write可能、でもReadは1クロックWaitが必要。
アドレス変更がSRAMに伝わってからデータ出力に反映されるまでに
10nsec以上かかってしまっている。SRAM単体では5nsで反応できる
はずなのに残念。一応IN,OUTポートはFASTにしているんだけどね。

やっぱり、ハード回路で生の100MHz振りまわすのは大変みたいだ。
Writeの方ではアドレスもデータも同じ様に遅延しているので100MHz
に追従できている。ポートがSLOW(デフォルト)でも、100MHz可能だ。
まるでパイプライン処理みたいで感激してしまった。

>>207
アドレス変化のみでストローブ信号類を下げっぱなしってのは余り
感心な使い方とは思わないけどね。
アドレスの変化時間にばらつきがあるはずだし。

spa3スタータキット、注文しようと思ったら日本語版だけout of stockかよ・・・
また生産されるかなぁ。

Spa3 スターターキット 本日届きました。
今使ってるノートPCにはパラレルポートが無いんだけど、
外付けの増設パラレルでは使用できないですかね？

>>210
出来るものとそうでない物があるが安物は基本的に駄目。

>>209
日本語版っていっても、結局「Introduntion of Programing logic」
とかいうXILINXの拡販ツールみたいなのが日本語っていうだけで
他は全部英語だから、特に日本語版にこだわる必要ないと思う。

>>211
Win98なもんでImpactが使えないから、なひたふのMitouJTAGで
コンフィグROMにプログラム転送して使用しています。パラレル
以外でも、USBやTCP/IP経由他、色々つなげますよ。

>>212
コンフィグ程度なら問題ないと思う。
安物のアダプターはドングルを認識しない等の不具合が有名かな。

ネットで調べてみましたが
↓この辺が使えそうですね。

http://www.grid.co.jp/prod/pc-pa.htm
http://www.ibsjapan.com/SPP-100.htm

確かに、ちょっと高いので、
書き込みは（パラレル付きの）別パソコンでやることにします。

初めてFPGAに触れてみようと思いスパ３のスターターキット99ドルをXilinxのサイトからかいました。
何かできたら報告します。

Xilinxのダウンロードケーブル作ったがちゃんと動かない。
HC125じゃやっぱだめなんだろうか。
ttp://members.jcom.home.ne.jp/tomyu/NP1003B/page1.htm

波形を見ないと何とも言えんがダンピング抵抗の値とか動作電圧によるディレーが
原因じゃないの？

但し、このHPの人あんまりデバイスのことを解ってない感じだね。

>>209
どうやら日本語版は全部日本に送られたみたいです。

メメックジャパンで販売されています。11500円（為替レートそのまま）
国内配送なのでＵＳから買うより安いです。

同じ目メックからかったがもっと高かった・・・
なんか納得いかん、クレームを付けよう。

>216
ttp://www.xilinx.com/support/programr/files/0380507.pdf
この通り作って絶好調だけど？

GND等の配線が悪くて波形がおかしくなってる可能性もある。
工作のテクも効いてるんじゃないのかな？
あとケーブルをやたらと長くして反射が問題になってるとか。

>>216
漏れは74HC367で作って、CPLDには書けたが、FPGAには書けなかった。
その後、TCKだけ74HC14を２段入れたら書けるようになった。

いろいろ教えていただきありがとうございます。
ためしに明日74HC14挟んでみます。夜遅くすいませんでした。

自作自演乙

>>212
>>218
情報ありがとう。
とりあえずメメックジャパンに問い合わせてみます。

>>218
XILINXからさいきん買って送料税金合わせて１万５千円ほど・・・orz

>>216
217のひとも書いているけれど、このページを書いている人はICのことをあまりわかってないね。
ドライブ能力が高い＝スルーレートが大きいとか、HCはつかってだめとか。

その他痛いのはJTAGのTCKを150Kでプルアップ･･･意味あるのか？と問いたい。

成功したのは大きいけれど、あんまりアテにしないほうがいいよ。

＞【教訓】
＞XilinxのJTAGプローブを作るときには、
＞７４HCシリーズは使ってはいけない！
アイタタタ

でも、ページ立ち上げている努力はすばらしいな。
CQ誌や技評の記事として投稿してあったら、袋叩きのないようだけれどね。

>>223
TCKとTDIのtHOLDタイム確保で3nSec程度持ってみたらうまくいけるとおもうよ。

>>216
俺も>>220同様、まったく普通に動いているよ。
むしろなんでHC125じゃダメなのか、理由を知りたい。

使ってるＰＣのプリンタポートの信号に問題があるような気がする。

でも、>>216のページの人は3台位のマシンで試してるよね。

>>230
チップセットが同じなら考えられる。
うちの会社でVAI●の４種類ぐらいが全滅な時期もあった（2年前）。
いまは問題ないらしいが、FPGA自作系掲示板でVAI●ではダメだった
というのを見た覚えがある。

xilinx純正品のparallel cable IIIでも同じ事が起こるのかな？
純正品ではあまりそういう話は聞かない気がするんだが・・・

>>232
分解してみ。
多分驚くだろう。

>>232
どっかのWEBであるようなHC125程度が入っているなんて思わんほうがいいよ。

Parallel-Cable-4なんてもっとすごいことになってるぜ。

アクテルのFPGAってどうなの？
結構面白そうなんだけど、使ってる人いますか？

検討はしたことがあるんだけど、アルテラ、ザイリンクスに比べてなんのメリットも無いんで
導入されずに終わりました。

そこそこに作ってるなら、むしろ、ケーブルが問題なんじゃ？
バラバラケーブルじゃダメポ
クロックやデータはGNDとツイストするか、フラットケーブル使ってGNDと隣り合うようにするとか？

アクテルのFPGAて、ノイズが少ないと聞いた事あるけど、、、

コア電源の電圧が1.8Vぐらいまで電源電圧が下がってきた今の現状だと、その話もどれだけ信憑性があるかわからん？
MAX2は供給電圧3.3Vらしいけど、内部は1.8Vらしいから、ノイズでも逝けてるのかな？

>>235
以前、ンニーが使っているとかの噂聞いた事あるけど、、、、
アクテルは、放射線対策品があるから、どちらかといえば、軍事・防衛、宇宙開発、原子力発電所等の用途向けだと思われ。
SRAMベースのFPGAやCPLDは放射線には弱いらしいからね。

ソニーは今、材で製品を大量に流してなかったか？

アクテルは周辺回路があまりいらないとか。

自作者がalteraのEPM3032A、EPM3064A(QFP100)が欲しい場合、どこで買えばい
いでしょうか？　とりあえずアメリカ通販 http://www.arrow.com 発見だが、
デバイス安くても送料が高くて困る。もっといいルート知らないでしょうか。
日本Alteraのホームページに示されている代理店は個人相手にする？

>>235
Actelは無料ソフトないからダメ、と思って確認したら存在するみたい。
どの程度使えるものか不明だが興味あり。

>>242
Nios Kit だけどアルティマは個人対応してくれたよ。
っていっても、直接は無理だから、2次か3次の代理店の人連れてきてくれた。
銀行振り込みで問題なかった。

たまたま、担当の人が頑張ってくれただけかもしれないけど・・
とりあえず、連絡入れてみるぐらいはいいんじゃないのかな。

>>242
RSコンポーネンツで、
Altera　EPM3032ALC44-10　単価520円

RSコンポーネンツは、個人相手にしてくれるか微妙なので、
住所を勤め先の会社にするか、
自宅の住所の前に「ほにゃらか電子商会」とか、つけておけばOK.
送料１０００円なので、まとめ買いすべし。

個人では、パルテックやアルティマのような代理店との直接取引きは難しいだろうけど、中間業者を入れれば殆どの製品が購入可能かも？
ハローページで近くのそういう業者を当たってみるのも良いかも？

>>244
随分安くなったなと少々感動してる。

>>246
MAX2とかなら、LE1800クラスで3k程度で手に入るかも？
てか、ACEXのLE1800クラスが3k程度だったからそれよりも安い？
しかしQFPのはんだ付けは、リフロー設備がないとかなり難しい
あるいは数万〜10万円以上する実体双眼顕微鏡が必須
BGAだと、リフローができなければ無理

>>247
プロと自作の違いでしょうか。自作なら\1200程度の拡大レンズ＋
サンハヤト変換基板で安定して動かせてます。

試作時は肉眼で手半田でしょ。
0.5mm？全然余裕。

そうそう、ディスクリートでLE500相当を越えるようなロジックをユニバーサル基板で組んで動作させるのは、１MHｚ程度のクロックでもかなり難しそうだけど、サンハヤト変換基板使ってCPLDやFPGA使ってやれば、LE1000相当で10MHｚ程度なら全然余裕
と、はんだ付けの問題とはズレてしまいましたですが

釣りだと言って欲しい。

240>>
ソニーの外注だけど財の使用はほとんどないだろうね。設計依頼の
多くがある寺もん。一部の部門では財の使用を控えているところ
もあるようだけど

こないだサンハヤトの両面感光基板でEPM3000AシリーズのQFP(0.5mmピッチ)をのっけて工作したよ。
全く問題なく動作。内層がないから電源の引き回しには苦労したけどね。次はブルガリアか？
EPM3128はchip1stopで1個\1700くらいだったかな。高いけど個人購入じゃしゃーないか。

ise6.2を使っている初心者です。
論理合成のレポートを見ると、
「cell usage」の中の記述にFDCというのが出てきますが、
これは何をするためにあるものだか分かりますか？
またそのような用語の定義が集まっているページを知っている方が
いらっしゃいましたら教えて下さい。

>>252
　某ポケットの開発ツールは材しか無かった。
　事業部によって違うんだろうな。

　で、材を大量に家電に乗っけたのは何処だ？その所為で納期逼迫らしいが。

>>254

http://toolbox.xilinx.com/docsan/xilinx6/books/data/docs/xst/xst0037_6.html

自分でググレ
ヴォケ

>>255
逆だろう。それはある寺しか乗ってないよ。
最近は厚木も大崎もStratixとCycloneしかないぞ。
財はＳ○○Ｙでは採用禁止じゃないのかな。

財を大量に乗っけたのは目の付け所がいい会社液晶ＴＶ会社だったかと
思うが、今でも乗っているかはしらん。

>>257
いや某ポケットの開発基板は材と言い切れる。
今手元にある図面と基板には乗ってるから。

あと、厚木のビデオ関連の部隊は寺だな。

>>某ポケットって年末に発売されるＳ○○Ｙ版ゲームボーイだろう。
俺は絶対財じゃないと言い切れる。
だって俺の手元はALTERAいっぱいの基板だよ。財は一部のLSI開発基板で
使用個数は20個以下。
ゲーム開発のTOOLの量産はある寺だけだった。

>>260
じゃあ、俺の手元にあるこの基板は一体なんだ？

ポケットの中にはﾋﾞｽｹﾄが二つ♪

261＞＞はっきり言える。君の基板は昔の基板だ。
　　　それもかなり前の開発TOOLの基板だよ。

>>263
そうなのか。
一個十万超えるFPGAが乗りまくってる基板を何種類も起こすとは
金あるな、ソニーは。

うちは、金もらえたからそれで良いのだが。

>>260
事業部、厚木だろ？
品川来てみ。材ばっかだから。

それかおまえ，PALT●Kの社員か関係者か？

品川、派遣大杉(w

俺は品川TECの派遣だけど確かに数年前は剤が多かったが最近は寺が多い気がするな〜。ま〜量産はどうなのかしらんが・・・

264＞＞ゲーム開発TOOLの基板ってうちみたいなゲームやさんが
買う開発ツールだろ。そんなツールに数十万円のデバイスをごろごろ
使われてたら買えないジャン。そして普及しないジャン。考えてみろよ。
また外注だと名乗る264さんよ。こんな情報漏らして大丈夫？委託会社
なんて何社もないと思うんだけど。。

>>268
たったあれだけの情報で調べる位ソニーが暇とは思えない。
てか、すっかりクソスレになってるね。

リストラ社員乙

>>268 ＜俺の気のせいかも知れないがこいつの一連のレスってもの凄く
頭悪そうに見える。

>>271
そういうお前も同じようなもんだよ（ﾌﾟ

荒らすなよ

>>268
> そんなツールに数十万円のデバイスをごろごろ

試作基板だし.....
ホンチャンでは石起こすし......

だからアホっぽいと指摘されてるのだと思うが。

失敗してマスクからおこすより、ずっと安上がりなのだがな

夏だな。。。

夏だよ。

>>274
今からそんな巨大な石を起こして年末発売の商品に間に合わないだろ。
そしてゲーム開発用の装置なんて当然もうゲーム会社に配られていないと
年末発売の本体にゲームソフトが間に合わないだろうと予測するのだが・・
よって財のまま量産するか、それは別装置のLSI評価用途と考えるのが妥当。
また260の情報が正しければ既に寺で開発され、ゲーム会社に配布されていると考えるのが妥当ではないのか。

また、日本市場では寺の方が優位である記事と最近のＳ社のWEGAに寺が搭載
されているといった日経エレの記事情報から考えると寺の方が今の段階では優位だと考えるのだが、これ以上話しても俺はＳ社に関係ないので個人的には
ニオスとマイクロブレイズを語りたいのだが、マイクロブレイズ使用した人はいるかな？使い勝手はどうよ。

ゲームの開発が実機で行われてるとは限らない罠。

280>>PS1、PS2の時も必ず本体の半年前に開発TOOLが配られていたな〜。また
PS3も既に開発TOOLの状況が久多良木社長からプレスリリースされてるけど
やっぱり本体より早いスケジュールだったよ。
本体の画像処理の能力を含めて分からんからソニーから販売される開発TOOLが
ないと作れないんだよ。

ゲーム機器本体に乗るならまだしも開発TOOLで盛り上がるなよ。
盛り上がるならソニー板でやってくれ。

>>281
ハードウエアが無いとゲームが作れないとでも？

>>282　= >>280 = >>281
自分も話に加わっておいて何言ってんの？

間違い。
>>282　= >>279 = >>281

最近ＨＬＤ関連の仕事についたんですが。

最近事務所の整理でディスコンの石を廃棄するってんでもらったのです。
Xの石なんですが、現行のＩＳＥだとデバイスが選択出来ない･･･

この大量の石は最早ゴミでしかないんでしょうか？
実験や練習で遊びたいなと思ったのですが・・・

>>285
もし捨てるのなら漏れが欲しいよ。
てか、ヤフオク辺りで一円からスタートしておけば買う人は居るんじゃないかな？

ただ、色々と調べて勉強用に自分で使うのが一番だけどね。

>>285
ザイリンクスのサイトから、古いweb packを落としてくるんじゃダメなのかな。

そだな。古いバージョンも落とせるようになっているからな。

>>287
をを！ ISE Classics　というやつですね。早速ＤＬしてみます。
ちなみに大量に貰ったのは
XC3030
XCS30
と書いてあります。

>>286
売るのも勿体無いので、勉強に使ってみます。
どれくらいのモノが作れるんだろう・・・

ジャンクノートの液晶を解析してドライブするようなものを作ってみようと思います。
できるかなぁ。

>>289
そうやって勉強するのが一番よろしい。

財はパッケージに放射線を出す材料を使って
SONYタイマー見たいな出っ歯椅子だしてたよね？
あれはどうなった？？

あとさ、酸っぱ３は内部の敗戦理想巣がめっちゃすくないやん。
Fittingで問題にならんのかね？

ってか、出っ歯椅子はやくだせよ！財！！ESすら出てこん・・・。

>>291
製造はIBMとUMCで90nmだったか。
低価格を売りにするならメインは後者だろうな。
順調じゃないのかUMCの90nmは。

製造の問題の他に考えられるとすればバグかな。
フィールド障害多発してるなど。

>>279
SUZAKUのキャンペーンでEDK価格で基板ごと入手、microBlazeを試しました。

Niosの倍速だそうだが速いとは感じない。クロックを70MHzにアップしたら多少
は快適になった。EDKはWebPackで動かないと知ってはいたが、ISE評価版を
上書きしてもCoreGenがインストールされない。で、結局WebPackを全削除して
最初からISEをインストールし直して、ようやく動いた。たかがLinux走らせるだけ
なのに、EDKは色々と面倒過ぎて閉口したよ。他のソフトマクロでも大差ないと
は思うが・・

microBlazeは、スパ3S400の６割もスライス消費するので、とてもFPGAの隙間
にCPUを埋め込んだって気分じゃない。でも8051のIPコアに毛が生えた程度の
スライス数で、りっぱに32bitCPUなんだから凄いと言えば凄いな。 組み込み
マイコンとしては、ARMやSHとかAVRなんかの方が遥かに使いやすいと思う。

スライス数を極限まで小さくしたpicoBlazeは、C言語も使えず何かと不便だし
ハードプロセッサ組み込みのFPGAが一番バランスよさげな気がします。

まああの手の代物は内蔵I/Oを自由にカスタマイズできるCPUだと思った方がいいんではないかと。
おまけが必要ですが。

SUZAKUか…おねだりしたらもらえるかなあ…
MicroBlazeのコードは全然いじってないから無理か。

SP3 量産中のメールちょっとうざいな・・・

量産しても手にはいんの１２月じゃ意味無いね
メールは５通北

>>196
>Q2にもありますよう。ファンクションシミュレーション。
>確かシミュレーションのセッティングで選択できたような。
>でもmax+2より使いにくくない？？

ありました。やっと使い方わかりました(^^;)
でも、いちいちファンクションシミュレーション用にネットリスト生成しなきゃならんので面倒ですね。
それに遅延シミュレーションより大幅に処理に要する時間が短縮(1/10くらい)されるのかと期待してたけど、1/2弱程度だったﾄﾎﾎ。
一般的に論理シミュレーションと遅延シミュレーションの処理時間の差って、この程度のものなの？

>>298
お願いします。やり方教えてください。
1/2の時間でも３分が１分ちょっとだったら使える。

セッティング画面で選べ

Ｘ社の不具合で書き込んだはずのROMのデーターが経年変化で消えるとの
情報あり。半年前に不具合が多発し解析をお願いしたら全て良品だったことがある。
もし、それでも問題なら市場回収しなくてはならないのだが・・・情報を求む。

>>301
その話なら知っている。
Ｘ社純正ROMは100〜300個に１個くらいの確率で、不具合が出ているらしい。
他メーカーのシリアルＲＯＭに替えて対応しろ！

それってラティスのGALでもあったけど信頼性って意味では仕方ないと諦める
しかないみたいなことを言われた気がする。
ま、十年以上前の話ではあるが。

300個に1個ですか。私の開発案件だと500個以上の不具合が出ることに
なるけど・・・既に出荷してしまっているのだが基板変更が必要に
なるじゃないか。

>>301
代理店に聞けば詳しい話は聞けると思うけどＸ１８の話だったと思う
XCFは消える問題はないはず（こいつは別のバグがあって、特定の条件で問題になるらしい）
対策品はこれからリリースされるはずなのでそのあたりもきちんと聞いた方が良い。

>>301
その問題はXC18Vxxだね。
2年前からのデバイスはOKになったけれどそれ以前のはデータリテンション
の問題がありえる．100%起きるわけではなく,10ppmぐらいだとのことだけれど．

>>305
XCFの問題ってある？さっそく明日聞いてみる．

うちではいまEPCS1が大問題．だめだこりゃ・・・
（あくまでうちの評価結果では）EPC2のほうがいいよ
温度ストレスに弱すぎ．

>>306
うちでは1000ppm以上の確率で発生しているようだ。
2000台程度のものだったので、偶々はずれだっただけかもしれんが・・・。

>うちではいまEPCS1が大問題．だめだこりゃ・・・
何それ？！　当方 EPCS1 を使った機器の試作が終わったところで、
量産準備に入ってます。　聞き捨てならない話なので詳細希望。

材でも在るでもconfiguration用のflash ROMが消える問題は昔からあった。
configuration ROMは試作か小ロット製品でしか使いたくないな。後が怖いから。

>>307
1000ppm!!つまり100台に1台ってこと？それはロット依存でしょうね。

＞聞き捨てならない話なので詳細希望。
だからさ，温度ストレス掛けた状態でFPGA再起動チェックかけても
再起動しない場合がある。周辺ハードの問題は全てクリア。代理店
FAEも確認済み。
温度のプロファイルはさすがに企業秘密で公開できないけれど、決して
劣悪な環境ではない温度ということで。

多分内部のある信号線のプルアップ抵抗素子の抵抗値が高すぎて温度が
上がると効かないんだとおもう。

どうせXC18V01と同じでPORスレッショルドがずれていくんだと思う。

>>307
ちなみに>>308さんが書いているように，この問題はAもXも出る可能性が大。
XはNGだけれどAが安心というのは幻想。というのは今のブートロムは中身が
某ｘｘ社のFLASHであり製造プロセスは同一のはず。
だからうちはAで起きたからXのROMも相当疑っている。
とはいえ２年前のXC18V問題に比べればやさしいと思っているしまだ問題は無い。

詳しいことは両メーカ発行のPCN見ろ。PCNはある程度の大手ユーザならもらえる。
購買か資材がファイルしていると思う。

･･････この手の情報はほんと現場にはこねーんだよな。

>>308-309
ひぇeee〜〜〜！　それは知らんかった。　在るの方も危ないんだ。

>>309
詳細情報ありがとうございます。　温度試験も一通りかけたが気付けなかった。　＿|￣|○
代理店に問合せてみよ。でも教えてくれるかな〜？　どうせXC18Vと同じで認めないような気がする。
「そういう話は聞いた事がないんですが・・・」　←　嘘つけ！って感じ。

1,000,000ppmで全数ですよね。1000台に１個以上のつもりだったんですが、俺なんか間違ってる？
100+1000+1000 で流して２lot目に集中して発生していたように思える。不良になったのは10個程度。
不良率約 0.5% ってとこかな。

>>310
またまた貴重な情報感謝。　俺まさしく今の今までその幻想持ってたよ。　　開眼！
某xx社のxxの所が気になる、よかったらｺｯｿﾘ晒して！

ttp://page9.auctions.yahoo.co.jp/jp/auction/k7111577

これってＯＳナニよ？

ザイリンクスのPROM関係の不具合はココで見る事ができる。
見たことがない代理店に教えるといいかも。

http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=-1210259&iLanguageID=2

>>313
出品しているジャンルを見れば想像できるとおもう。
買いたかったら質問すればいい。

>>310
うそつけ。ＡとＸのROMの製造工場は違うぞ。昔は同じだったが今は違うだよ。最近ＡとXからも正確な情報を得たばかりだから断言できるよ。
ちなみに温度ストレスの情報も嘘です。EPC2の方が弱いよ。データーシートからも断言できるしうちの会社での無鉛がらみのテストでEPCSシリーズの方が強いという結果が出たよ。

>>315
まいったなぁ．．．
FABはS○Mじゃねーかよ。PCNみてるか？
FPGAのシリコンじゃないぞ？ROMのFABだぞ？
ひょっとしてまだSH○RPとEPS○Nだとおもってるのか？バカか？おまいさんは。

それとおまいさんの会社の温度プロファイルとうちが同じという保証がどこにある？
公開もしていないし，「データシートからも断言できる」って何だよ。
どこかのページに「EPC2よりも優れています」って書いてあるのか？

ほんとALT信者は狂信的なやつが昔から多いよな。
おまいさんみたいなやつの言うことを信じて>>312にトラブル起きたらどう保証する？え？
ALTのイメージが悪くなるだけだってーのに。
ま，PLDワールドに近づくと毎年おまいさんみたいなガキが登場するね。
がんばっていってこいや。うちは社内会議室でやってもらえるからいいけれどな。

もう書くのやめたよ。315，あとフォロー頼むぜ。

ヤバイっす
航空機、自動車、医療機器、工場のロボット機器や放送局や中継基地とかの機器には使えないんですね
将来的にはそういった高信頼性が要求される用途向けにコンフィグメモリが三重冗長になってしかも自己修復機能を持つ時代がくるかもしれんかな？

この間Xilinxの連中がうちの会社に来て
XC18Vシリーズの不具合説明してたよ。
デートコードが0209だったかそれ以前のやつは
150ppmの割合で数ヶ月後に内容が消えるそうな。
それとパラレルケーブルIIIで書いたやつは
チャージ不良が起きるのでパラレルケーブル４で書いてくださいとの事。
某大手メーカーではこの件で全品タダ交換させたみたいだけど
うちの会社には交換させてくれなかった。
（しかも数千個以上使ってる）

不良云々よりも対応が人の足元見た三菱自工みたいなので
もうXilinxは会社で使用禁止にしようと思う。

後､今造られてるXC18VシリーズはSTマイクロが製造しているよ。

>>315

>データーシートからも断言できるし
>うちの会社での無鉛がらみのテストで
>EPCSシリーズの方が強いという結果が出たよ。
釣りじゃないのか？さもなければ真性厨かな？
無鉛がらみのテストってリフロの話しだろうよ...

前スレの後半の奴みたいに、絶対レビューに呼ばれない
タイプとみた。

> >うちの会社での無鉛がらみのテストで
> 無鉛がらみのテストってリフロの話しだろうよ...

ハァ？正に温度プロファイルの事なんだが？アフォか？

>>320
製造時不良の話をしてるんじゃないんだが.......






やっぱり釣り?

>>320
316は312に対して加速度試験の話しをしているんだろう。

製造不良、それもPbフリーの聞きかじった話しを書いている
お前はどうみてもアフォのようにしか見えないけれど。

>>318
パラレルケーブル３でチャージ不良だと？
JTAG-IF使って書くならライタの回路は関係ないように思える。
制御プログラム更新じゃ済まないのか、財さん。

ところで交換されない不良在庫品は廃棄なんでしょうか。
それとも巡り巡ってどこぞのジャンク屋かな。
現品なんとかとか。自作なら�dでも自分で焼き直しで済む。

>現品なんとかとか。自作なら�dでも自分で焼き直しで済む。

現品は消滅します多

VHDLスレの方にも同じ事を質問しているので
申し訳ありませんが、よろしくお願い致します。

12BITのdataを5.5という数値で
割った答えを16BITで出力する回路を
考えています。

答えに少数点以下の数値がある場合は、
整数に繰り上げます。

例えば、
(簡単のため10進数で考えると)
答えが1.1なら　　 →　2とする
答えが1.000023なら →　2とする

といった具合です。


関係演算子「 >= 」と　加算演算子「 - 」を使って
解を求めようとしているのですが、

[ 000000111111 >= 5.5 ]
のような評価や
また、[ 000000111111 - 5.5 ]
のような計算が出来ません。


データタイプの異なるものに対して
どのようにしたら評価できるのでしょうか？

どうか教えて下さい。

答は10bitで足りるんじゃないの？


で、ここは言語のスレじゃないんで・・・・

なんとなく、定数で割るんなら、data／5.5 → data×（Ｘ／２＾ｎ）の形にして
最後にｎだけシフトしたら、ちょっと速くなって切り捨ても簡単な気がする。
ただ、なんとなく。

>>325は、マルチポスト
スルー推奨。

>>318

うちは１０年近く前に回収になるような問題起こされてから使用禁止だ。
XilinxとMaximは量産で使っちゃならねぇ、とされている。

＃日本法人の質が低いだけなんだろうけど。

xilinx避けてもalteraがあるてら。
maxim、ビデオアンプならlinear-tevかな。
swキャパシタやコイル使いのオンボード電源は結構重宝だったりする。

×　linear-tev
○　linear-tec

>>329

alteraがあるてら。
alteraがあるてら。
alteraがあるてら。

おーい山田君！座布団以下ry

リニテクの納期もほめられた物じゃないけど、Maximよりはまし。

　ところでおまいら、QuartusのVer4.1ってどうよ。
　漏れは怖くてまだVer3 + SP2　なんだが。

4.1良い感じ

>>334 レスThanx。
　じゃ、入れてみようかな〜。
　合成・配置速度とかはどうでしょう??

なんで、ageるの？

生成結果はかなり良くなってるけど、処理速度はむしろ遅くなったよーな希ガス

>>337　レスありが�d。
　そうですか。うーん、1S80でとかいうレベルの時以外、V3ベースかなー。
　とりあえず、私もV4.1試してみます。

fa-developer MLの「わんこ」をどうにかしてくれ！！

FPGAで浮動小数点計算ってできるものなの？
できる場合は何桁位まで可能？

こんなのとか。

ttp://www.opencores.org/projects.cgi/web/fpu/

>>341
読んだけどよく分かりません。
浮動小数点計算の実例があったら教えて下さい。

>>340
おまいは立派な馬鹿だ。
計算は足し算か掛け算が除算かどれなの位は書けよ。

回答は簡単で仕様とロジックの許せる範囲で可能。
速度制限もあるとするとコンパイラーやＩＣの速度が影響してくる。

つまり答えは出せないという事だ・・・・。

>>340
学生だと思うが、まず図書館へ行って文献を漁れ。
もしも違うのであれば近くにある大きな本屋の工学系の本棚を漁れ。
浮動小数点の計算は自分がやっている処理をハードウェアにやらせるだけで何とかなる。
教えて欲しいならおまいの脳味噌で理解した事と判らない所（とりあえず１件でええぞ）を書きな
猿でもわかるように教えてあげよう。

すまん間違えた。後で書いた
>>340は>>342だった。おれも馬鹿の一人だった。(>o<)

>>342

そういう理解の悪い奴に金取って教えるのが漏れの仕事だ

「答えを見たけど答えに何が書いてあるかわかりません」

こう言われたらもうどうしようのないだろ。（ｗ

>>343〜346　うっせーな専門baka！

ISP不可の旧MAX7000シリーズの書き込みアルゴリズムまたはライタの参考回路とか
どっかにないですかね？ 手持ちに古いデバイスが数十個あって、もったいないので
遊びで使ってあげようと思っています。

>>347
おまいもおんなじ仲間なんだから照れるなよ(^o^)

FPGAで浮動小数点ができるか？
設計能力のない人間が聞いても意味ないです。

「答えを見たけど答えに何が書いてあるかわかりません」

>>340
FPGAにCPUぶち込んで、ソフトで計算させろ！　数億桁でもできんだろうが！
それでも桁数が足りんなら、SDRAMコントローラ付けて好きなだけメモリー乗せろ。
　　　　↑
ｵﾏｲの質問の仕方だと、こういう回答もあるわけだ。

↑自己レス　訂正ｯｽ。　FPGA単体で数億桁は、ちょっと無理っぽいね。
メモリー10Mbitクラスが最大のようなので、数百万桁(bit)に訂正。

343, 350, 351, 352, 353 さん回答有難うございます。
しかし、まー、皆さんイライラしていますけど、生理不順なんですか？

それと、漏れより知識があるなら348さんの
「ISP不可の旧MAX7000シリーズの書き込みアルゴリズム...」
の件に回答しろよ！お前にだって知らないことがあるんだろうが！
（あんたら生理用品の知識は別格だろうけどね）

↑質問したら必ず回答してもらえると思い込んでいるﾊﾞｶ

>>354
たぶんみんな逝きたくて（レスしたくて）うずうずしているんだろう。
中途半端な質問するから往けそうで逝けなくて医らついているだけだ。
だからみんな立派な漢だと思うよ。

>>348
はネタが古くて建たないんだろうな・・・・。(^^;

焦らして貢がせる雰囲気があるからおまえこそ知識ありそう。
今一番安心できるのを教えてくれ、俺使ったことないから判らない。

とりあえずおまいの判断結果を教えてくれ。
質問してありがとうだけじゃ逝けないだろう。
１．方法はわかったから自分やってみる。
２．ＸＸＸＸの方法で試してみる。
３．馬鹿で理解できない。

漢は最後まで行かないと納得できない悲しい生き物だからよろしく。

念のために書いときますが、348さんは漏れには無関係です。
「ISP不可の旧MAX7000シリーズ」なんて見たことありません。

>>357
おまいが知識不足なのは知っているからMAXシリーズの事を無理に答えなくてもいい。

みんなが聞きたいのはおまいがどんな結論に達したかだな。（自分がした質問のね）
ちょっと判りにくかったけど、よくよめばおまい自信の質問に対してだと判るはずだ。
（ま、判らんところが340&347&354だな。）

>>357
そりゃお前に知識が足りないだけだよ。
能力も足りない感じだが。

分かったこと
１）聞く相手を間違えていた、ということ。
２）FPGA-CPLDスレの人には、自分より理解が足りない人間を見つけると、しつこく
　イジリ続ける「イヤラシイ」人が一部にいること
３）「FPGAで浮動小数点計算ってできるものなの？できる場合は何桁位まで可能？」
　という大雑把な質問に、大雑把に答える能力がない人がいること（343, 352さんは別）
４）FPGA-CPLDスレの人は、他人こき下ろすにも、表現力や語彙が不足していること
　（生物板や化学板の人のこき下ろしを参考にしましょう）
５）結局、FPGAで浮動小数点計算は可能であり、回路の組合せでは理論上何百万桁でも
　可能ということ。

以上です。

>>360
笑われるような質問の仕方を何時までも続け、更には逆切れする馬鹿も
居ましたよ。

ふ〜ん。良かったねイジる相手が見つかって。

>>362
どうして、自分の馬鹿さ加減というパラメータを用意しないのだ？
もしかして、どの程度馬鹿な応答をしたか気付いてないのかな？

質問の仕方で対応が決まる。
それだけのこと。

答えを教えて貰ったのにそれを理解する能力がないのに逆切れなど論外。
果ては、悔しさのあまりつまらない書き込みをして煽りまでしてる。

まともに対応して貰えないのは自分の正格のせいでは無いかと考えた
事はないのだろうか、この厨房は。

７,８年前はMAX7000無印はゴロゴロしていたね。
その前は紫外線消去式のもあった記憶が。

質問の仕方で対応が決まる。
それだけのこと。

答えを教えて貰ったのにそれを理解する能力がないのに逆切れなど論外。
果ては、悔しさのあまりつまらない書き込みをして煽りまでしてる。

まともに対応して貰えないのは自分の正格のせいでは無いかと考えた
事はないのだろうか、この厨房は。

分かったこと
１）聞く相手を間違えていた、ということ。
２）FPGA-CPLDスレの人には、自分より理解が足りない人間を見つけると、しつこく
　イジリ続ける「イヤラシイ」人が一部にいること
３）「FPGAで浮動小数点計算ってできるものなの？できる場合は何桁位まで可能？」
　という大雑把な質問に、大雑把に答える能力がない人がいること（343, 352さんは別）
４）FPGA-CPLDスレの人は、他人こき下ろすにも、表現力や語彙が不足していること
　（生物板や化学板の人のこき下ろしを参考にしましょう）
５）結局、FPGAで浮動小数点計算は可能であり、回路の組合せでは理論上何百万桁でも
　可能ということ。

以上です。

>>360,367
それがわかったのなら、もう二度とここには来ないことだな。

つーか、お前、身近にそういうこと質問できるような
友達とか先生、同僚、上司が居ないんか？　哀れよのう。

2chで煽られて、頭に来て荒らしてるようではどうしようもない厨房確定。
早く自殺しろ。

>>368
周りに知っている人がいたとしても、ここでの態度見ればどう扱われているか
（どう思われているか)わかるってもんですよ。

なお、煽られたのは理解が足りないからじゃない。
理由は既に何度も他の人が書いている。

理解の度合が全然違うね

CPLD学習ボード
http://www.hdl.co.jp/XSP-019/index.html
価格未定。

そんなことより
http://www.hdl.co.jp/DLC-008/index.html
はどうなったんだか誰か教えてください。

なひたふとかぶったのでやめ。
とか。

こっちも遅れてるなあ。

>>373
一応商売でやってるところは採算度返しの所とは
違うけど、元々それ程売れてないらしいからなひたふは
非常に大きな脅威らしい。

この程度のことは、USBかネットワークを載せた組み込みでは普通にやるんだが
（2日もあればPCとMPU側両方コーディングとデバグまでできるでしょう）、
商売になるんだろか。。

>>367
童貞が「チンチンはどう使うのですか？」と質問しているようなものだな。
知らないので答えないでなく、答える気持ちにならない。
大雑把のレベルから論理設計能力やプログラミング能力がないことがありあ
りと分かるんよ。

>>375
もし二日で可能ならマジでやって欲しい。
十日かかってもやってくれるのなら賞賛するし材料費くらいは持つよ。

>>372
USB−JTAGとかCPLD学習ボードは知りませんが（ｗ

LAN−JTAGなら
http://www.atmark-inc.com/product/jtagblazer.html
\37,800
っていうのがあるらしいです。

機能大盛りのおかげで価格急上昇のUSB-JTAGライター（アナライザーの方が正しいかも？）
http://www.computex.co.jp/news/old_news/200406.htm#20040628_1

アプリ無しで、WEBPACK用のライターとして使える形にして１万円位で販売してくれるとありがたいですね。
売る気がないのか、宣伝が下手なのかわかりませんが、「USB」 「JTAG」をキーワードにしても上位に上がってこない。
下のモデルで\10,2900也

＞宣伝が下手なのかわかりませんが、

大手サーチエンジンは、金で動いている。
金さえ払えば、クソサイトも上位にでるし、有用サイトが出るのを押さえることもできる。
金払わなければ、有用サイトであろうと、全く出てこなくなる。

大手サーチエンジンの結果が全てはないと知るべき。
サーチエンジンの良いイメージはモハヤ崩れてます。

んなことを下記人ｋたのではなかったんだよ。

どっかの湾タイムFPGAのオタ飯規格みたいなのまだやてるのかな？
つうか、実施亜にサンプルパーツもらった奴っていりうの？

>376
プ。多分、こいつは、逆に浮動小数点を使うなと言われたら、できないだろう。
なぜなら、ALU自体、ゲートレベルでどうなってるか知らないから。
日本にカスタムのCPUを作ってる香具師はそうは居ない。
HDLで書ける物は、チップが許す限り何桁でもウドー小数点計算できるが、
ヴァカな>376は、それ以前にフドウ小数点と読むかもしれない･･･｡

>>382
ボビン巻職人ﾊｯｹｿ（ﾌﾟ

>>382
荒らすなよ。

>>382
アホ臭いけどレスつけるか。
carry-look-ahead, carry-save-adder, booth, barrel-shifter等の技を使っ
てゲートレベルで演算器を設計して製品に乗せたことあるわな。
結論を導く論理がでたらめだよ。

ブースなんて、、、
漢ならtp://www.andraka.com/multipli.htm#Wallace%20Trees　非同期一発！

>>386
非同期一発と書くとこ見るとboothはシーケンサでないと使えないと誤解
してるように思う。あれの計算ステージをゲートに展開して使う。
単純なワラceよりゲート少ないはず。

４）FPGA-CPLDスレの人は、他人こき下ろすにも、表現力や語彙が不足していること
　（生物板や化学板の人のこき下ろしを参考にしましょう）

ストレートに馬鹿と言われるのが嫌なら2chを覗かない方が良い。

367はたぶん社会一般でも周囲の空気を読めない行動をして浮いてるはず。
それでもってあっちのスレの扱われ方がどうこうと比較。
バカだな。

>>387
386が掲げたURLでは、FPGAのリプルキャリー加算器は最適化されているから
利用者が組んだツリーよりも速い！って書いてあったよ。

色々考えたけどやっぱTIのDSPだね。5420なんてワンパッケージに２コ入ってるだね。
メモリが全部RAMだから、CPUとコンビで使うなら、その時々の処理プログラム、
データをブッコメルし、２コ入ってるから途切れずにデータを処理することも可能だし。
値段が12000円くらい？たってFPGAでマネしたってチップの外観サイズ、コスト、性能
どれをとっても敵わない計算。

>>389
思いっきり罵りながらでもいいから、ちゃんと答なりヒントなりを書いてくれ。

>>392
2chを覗いてるなら質問の仕方くらいは解るだろう。
空飢餓よ寝ない奴には使いこなせない。

まだやってたのか。　頭痛てー香具師だのー。
いいかげんウザイからマジレスしておいてやる。浮動小数点演算は可能。
ソフトウェアで可能な事はリソースの制限さえクリアすれば殆どの事は可能なんだよ！
罪や在がこの世に誕生する前に、ＰＡＬと74ｼﾘｰｽﾞを駆使して浮動小数点の除算
回路（有効bitは少なかったと思うが）を作った香具師も知っている。

しかしFPGAに浮動小数点演算回路を入れないといけないｱﾌﾟﾘってなんだ？
普通は固定小数点でどうにかならないか考えるだろう。
浮動小数点でないと出来ないなんて、何か勘違いしていそうな予感。
その辺りからして何か　厨ッぽい　んだよ。

どうだ。これで満足か？　ウザイからもう荒らすな！

>>393
２ちゃんねるでの質問の書き方

（１）名無しで書く。
（２）上げること。
（３）書き出しは「オイ！オマエラ　教えろ！」

コレさえ守れば、返事は貰える。それが質問者の助けになるかどうかは判らんけどね。

tms320久々にちょっと真剣に調べてみたら、まるっきりのワンチップマイコンだね。
ROMに書けないからどうにかしないといけないけど、シリアルバスとかポートとかもついてる。
200MIPSでも3000円強。

DSPのスレ立てたって維持できそうもないから、当面このスレを使わせてもらうぞ。

FPGAって、出番あるのか？
時代の流れは恐ろしいな。
昔はCPUは資金力の点で個人では作れなかった。マイクロプロセッサで小躍りしてたものだ。
FPGAが急速に伸びて、昔のマイコンがソックリ収まるに至って、CPU作りは完全に個人の趣味になっちまった。
実用面では独自のCPUを作る意味は全くない時代だね。

つまり、FPGAで得られるギリギリの能力のDSPなら、FPGAよりも小さいパッケージで、少ない消費電力
FPGAと同じ大きさ、電力？なら、一桁上の処理能力のDSP

しかもDSPって今3000円位なんだよ。1っ個買いで。DSP作れるFPGAは一個で１万円越えちゃう事を
考えると、、、
しかもDSPの周辺インターフェースの構成はそこそこの自由度で選択できる。

>>397
君が狭い世界しか知らず、設計の実経験も少ないであろう事を物語る内容だ。

市販されているものを置き換えるっていう発想しかないのかねー。
まあどうせ学生かなんかだろうけど。

FPGAに入れるCPUは、隙間が空いていて勿体無いからついでに入れちゃえって
ものであって、ＣＰＵを入れるつもりで使うものでは無いと思うのだが。
CPUや周辺しか入っていないFPGAを作る香具師なんて、それは単なるおバカ。

>>397
そもそもDSPとFPGAは用途が異なるのに、DSPの機能をFPGAに単純に入れる事を想定し、
結果DSPはFPGAより優れていると結論づけるとは、まったくおめでたいですね。
TIのセミナーにでも行って洗脳されてきたのかい？

DSPがFPGAより絶対的に優れてるならぐれーぷやマキーノは評価されないわけだが。（ｗ

DSPはアナログ・デジタルMIXな訳だが

>>400
現実はさ、FPGAが高すぎるのが最大の問題店だと思うんだよ。
個人で何かつくる時の主賓になっちまうわけで、CPUかDSPしか思いつかないでしょ。
DSPやマイコンが決まった手足しか持たないってのが過去の話題でしかない今、
FPGAの出番が大変厳しいと思うよ。
シコシコFPGAに突っ込んだロジックと同等の動作はDSPでソフトで実現できてしまうだろう。

いやぁ、己に行動力がなくてよかったと思っているところだよ。
昨年のDWMの付録みたいなFPGAのボードを作ろうとか考えてたからね。
国内の半導体メーカーがFPGAをやらないことを疑問に思っていたけど今は納得だよ。

＞そもそもDSPとFPGAは用途が異なるのに、

この発想って無意味だと思うの洩れだけ？
目的を達成するのに、もっともコストの低い手段を使えば良いじゃん。

いや、だから、DSPはアナログ・デジタルMIXだろうと・・・。
アナログのない部分にDSP使ってもしょうがない。
逆にDSPだとアナログに喰われてる分、デジタルのセルが足らないこともありうる(現在の集積度でどうかは分からないが)。
ただ、CPUで、それだけで周辺チップとのやり取りをまかなえると思ったらそれは誤り。
バスコントローラ(チップセット)が往々にして要ることがある。
また、デバイスコントローラ自体ASICで組まれていることも多々ある。
まぁ、最近の組み込み用CPUの高集積化で、周辺チップの取り込み様といったら、凄いものがあるが。

つまりFPGAが必要な用途は全てDSPに置き換えられるということですか。
本当におめでたいですね。せいぜいがんばってください。

>>403
例えば、データーレートが200Mbyte/sec位のレートで流れているとして、１データー
に対して100回位の乗算が必要だとする。要するに１秒間に
200,000,000×100＝20,000,000,000回の乗算を行えって事なんだが。
これDSPで可能か？　　こういうｱﾌﾟﾘは実在する。

>>DSPﾏﾝｾｲな方へ

もう一件質問。生成多項式（X^9 + Ｘ^4 + １）（Ｘ + 1） のｽｸﾗﾝﾌﾞﾙNRZI　の計算は
可能ですか？　但し入出力データーレートは 1.5Gbps で無限連続データーね。
電源入っている間は、絶対に途切れさすなよ！
　↑現在実動中の装置です。

例えば407のアプリなら、3000円のDSPを２ダースも使えばできる。
408のアプリでも適当な個数を使えばできるだろうことはわかるだろ。

洩れが言いたいのは、２ダースつかっても１０万円に届かないってこと。
デジタルハイビジョンの編集とかCG制作に、個人で手が届く可能性！

＞つまりFPGAが必要な用途は全てDSPに置き換えられるということですか。

そーゆー極論は言っていない。
DSPは高い！使いにくい！と思っていたら、いつのまにか超高速なマイコンになってたって
驚き。
こないだまではFPGAで100MPISクラスのDSPがすっぽり入っちまう！アプリケーションに特化した
DSPつくれば、性能不足は補えるかも！とか思ってたわけだよ。
1200MFLPSが3000円だなんて知らなかったんだよ。

>>409
407 の回路が数チャンネル乗ったシステムを150mm角だとか、200mm角の基板
サイズで要求されているわけだが・・・。ＤＳＰ×２ダース？　どんなサイズのシステムだ？
デバイス価格落せても、ケース・基板代・実装費・検査費　いくらアップするだろうなー。

今どきのＤＳＰはＩＣのピンから 1.5Mbps の信号が出せるんですか？
これは嫌味じゃなくてマジな質問。

>>410
DSPが高性能で安価になったのは認める。それは俺も手放しで喜んでいる。
だがそれでFPGAが不要というのが理解できん。DSPで済ませられるなら、それに越した
事は無い。それでは現実的では無い事が多く、トータル的なバランスから
FPGAを選択してるんじゃねーの。
だいたいFPGAに高性能なCPUを入れようという発想が　はぁ〜　って気になる。

あ、ｺﾞﾒﾝ　単位間違えた。
>今どきのＤＳＰはＩＣのピンから 1.5Mbps の信号が出せるんですか？
　　　×　1.5Mbps　　　　　◎　1.5Gbps

(￣。￣)yーﾟ~~~
まぁ、CPUはカスタムだからな。
ASICやDSPは、セルを並べた構造だ。セルを既に回路として焼いてある。
まぁ、DSPのアナログIFは特殊で、そこから内部をデジタル信号処理にする訳だが･･･｡
単位セルはNAND、これ一番単純なC-MOS構造。
NANDを組み合わせれば、NOTもANDもORも作れる。
NANDを2個並べるとFF(ﾌﾘｯﾌﾟﾌﾛｯﾌﾟ)。当然、値キープのラッチも作れる。
昔のCPUはNANDが基本だし、ASICでCPUを作っても同様の性能が出ただろう。
今は、更に小型化、高集積化、高速化、省電力化が図られている。
その為には、カスタムが必要。
カスタムってのは、言語(ストアド)で回路記述するなり、ゲートレベルで記述するなりして、
それを論理合成して、回路にし、(ここまではASIC、DSPと一緒)、自動レイアウトする。
それから、レイアウト上でシュミレーションし、焼く層分マスク分割し、作るマスクの各層に対し、微調整をする。
それを、マスク製造装置に掛けて、マスクを焼く層分、マスクを作る。
マスクをして、ウェハーに露光をかけて、マスク枚分、焼く。
こうやって、作られたCPUは正にアナログICのごとく(まぁ、アナログICの行程もこの様な感じだが)、半導体としての構造上、オリジナルで、これがカスタム。
セルを並べて用意されたものに、電圧掛けて回路を構成させる構造に比べて、カスタムは無駄がない。

(￣。￣)yーﾟ~~~
ウェハー上にマスクをして、露光を掛ける装置がステッパー。
マスク製造装置もステッパーも、縮小プリント。
写真は、ネガポジより、やや大きめな拡大プリントだが、半導体は、レンズで縮小プリント。
フォトマスクで1/100にし、フォトマスクに露光を掛けてウェハに焼きこむ時にまた1/100にすりゃ、それだけで1/1饅頭だ。

マスクを作る時にマスク製造装置に投入するファイル形式は、装置メーカによって幾つかあるが、メジャーなのはMEBES。
コンピュータ上でレイアウトしたファイル(マスク枚数分。メジャーなファイル形式はGDS）をMEBESに変換して投入する。
GDSもMEBESもマスクごと(半導体層)ごとに色分けして、レイヤーとして分けられて、重ねて見れる。

>>409
>408のアプリでも適当な個数を使えばできるだろうことはわかるだろ。

おォォ！　もう１個重大な突込み所が抜けていた。
上の１行のｶｷｺでｵﾏｲが理解出来ていない事が良く判った。
前回の計算結果を次の計算に使うような場合、DSPを大量に導入してもダメだろう。
例えば、ﾊﾟｿｺﾝをdual_CPUにすれば、処理速度が倍になるのかい？

さてと、何だか俺がスレ荒らしをしている風になってきたので、この辺で引っ込むとするか。
他の皆さんｺﾞﾒﾝﾖ〜。　チョット自己嫌悪に陥ってます。　（鬱々、もう寝よ。）

マイコンをｎ個使うと処理能力はｎ倍に少し足りない辺りまで得られる。

ところで、DSP数個でも追いつかないような用途につかうFPGAってのは
何者なの？そんな処理能力のFPGAは知らないので是非おしえてちょ

あと　３０００円のDSPだとシリアルはせいぜい150MBpsくらいみたい。

必要な演算に応じた演算器をその都度専用に用意可能であり、並列かも可能と言うFPGAの
大きなメリットを忘れてる。
例えば大きくハードに依存するリアルタイム演算・・・画像処理、及び図形処理などはDSPでは
絶対に間に合わない。

パフォーマンスも重要だが、同じ基板で機能を入れ替えられる、という
利点もあるが、この辺どうよ？
零細なんかで新規基板起こしてられるか！共通基板でＧＯ！な人いる？

>>417
補足だが、DSPどうしをどうやって接続して並列化するのか？　I/Fの仕様によってはメモリ、I/F
専用にCPLD又はFPGAが更に必要になってコストは飛躍的に上昇する訳だが。
当然DSPをむち打つような使い方して性能を絞り出すと消費電力は個数分のかけ算になる。
当然、回路が複雑になり基板の面積、枚数が増えてその分平均故障率は上がる。
回路、基板への実装を考えたらとてもこの状況を有利と思えない。

>420
まさか　RAM式のFPGAなんか使うんですか？　放射線でコケルじゃん。
有用なのつくったって、ピーコされちゃうじゃん。

いや、きっと誤解しているのかも。

でも同じ基板って、ピンアサインを変えないのですか？今やチップと基板は密接に
からんで製品性能を支えているわけで、、、

>421
DSPはワンチップマイコンよろしくメモリ含めて自立してます。
例えば、計算にしても、逐次使うということは絶対有限個のデータ処理であるわけで
其の個数分用意すれば、いかに高速データであろうと処理できまつ

消費電力は1．6Vとかで200mAとかだから8080よりも低いでつ

>>422
反論になっていない。

> DSPはワンチップマイコンよろしくメモリ含めて自立してます。

当然並列動作をさせるのであればデータ私のI/Fは必要だしそこがボトルネックになる点である。
これは基本中の基本だが。

> 消費電力は1．6Vとかで200mAとかだから8080よりも低いでつ

想定動作周波数をかきたまえ。

ついでだから聞くが、どんなDSPを想定しているのか具体的な型番を書け。

TMS320VC5509 これは144ピンQFPがある。　288MIPS　これがフル回転で1.6V 200mA

TMS320C6713 こっちは208ピンQFPがある。1200MFLOPS

BGAが主になっちまったからね。

>>424
で、並列動作時肝心のデータ渡しはどうするのか具体的に示してくれ。

TMS320VC5509は固定小数、で演算器がしょぼい。FPGAなら同様の演算器を大量に
搭載することが可能だね。
過去の実績で言うと、同等の演算器を30個以上入れて並列動作させた事がある。
当然だが、このDSPで可能かどうか検討したあげく、10個基板に搭載して回路設計、
並列動作させるためのプログラムの手間を天秤にかけた結果なわけだが。

TMS320VC5509は、三千円なのか？
こいつの実力は認めるし使いたいDSPではあるが、これも専用演算器の並列動作には
かなわない。

やっぱり全然解ってないな、DSPと全く同じ事をさせるためにFPGAがある訳じゃない。

>>DSPと全く同じ事をさせるためにFPGAがある訳じゃない。

結局これだよな・・・

FPGAとDSPを共存させるという考えは思い浮かばないのかな？
XC2V8000とTMS320C6711-200でデジタル通信基地局用のリアルタイム暗号処理機を
会社で作ってたけど、適材適所ってあるじゃん。

思いつかないんだろうな。
上の書き込みを見ると。

乗算器が１６８個？
何それ？
幾らするの？

>>429
五六万のFPGAでも、80個以上入ってたはずだが。

427氏と同様の例ですが、私が関わったことのある事例として。。。
某３Ｇ携帯基地局の開発案件で次のような構成（ザックリ　とか結構多かったですヨ
まぁ浮動ではないけど、色々組み合わせて設計する場合もあるのよ　とね。
呼制御・基本制御系−＞PowerPCコア内蔵のプロセッサ
　　　　　　　　　　　　　　　　たとえばフリースケール社（旧Mot　のPowerQUICCとか
プロトコル処理　　　−＞TIの320C62/64をパラレル配置してプロトコルサブレイヤで負荷分割
重いプロトコル処理−＞Virtex2とかAPEX/Stratixとか大容量FPGA　
　　　　　　　　　　　　　　　またはIntel/旧MotorolaのNetworkProcesorとかね
PHYデバイスと各種プロセッサとの接続
　　　　　　　　　　　　　　　（こういうのグリューロジックっていうのかな？
　　　　　　　　　　　　−＞CPLDか、またはCyclonのような低価格FPGA

その時々で最適な「切り札」を使うのさ
とは言っても携帯基地局は特殊すぎるかな？

単細胞馬鹿が生息してる

>>422
＞まさか　RAM式のFPGAなんか使うんですか？　放射線でコケルじゃん。
素朴な疑問ですが、　コンシューマ向けSRAM方式FPGAは放射線耐性が無いとして、　ならばDSP内蔵のキャッシュメモリなりSRAMテーブルは耐性あるのですか？
仮に、耐性欲しければDSPだろうがFPGAだろうが耐性のある品種選ぶのは一緒だと思うのですが。

どもども。　いや〜昨日自分がｶｷｺしたの今日読み返して、恥ずかしくなったよ。
俺って燃えてるねー（苦笑）。　厨相手に年甲斐も無くエキサイトしてしまったよ。
やっぱアルコール呑みながらはダメだな　orz

ところで >>408 で質問した生成多項式の計算、これってDSPでマジ計算できます？
前回の結果を次の計算に使用してっていうような場合、DSPを複数もってきても
分割して計算出来ないような気がするんですけど。切れ目も無いし。
可能なら実現方法が知りたいんだが、偉い人教えて下さい。

参考、この例題の出典は、>>409でDSPﾏﾝｾｰくんが言ってる ﾃﾞｼﾞﾀﾙﾊｲﾋﾞｼﾞｮﾝ の
デジタル伝送のところで出てくる規格です。DSP複数使って実現可能なら、マジで
試してみたいと思っておるので、よろしくお願いします。
しつこいようだがデーターレートは 1.5Gbps（ｼﾘｱﾙ） です。

結局、DSPをタンデムで使うと豪語していた厨がその接続法やノードに関しては絶対触れられない
と言う時点でまったくもって要領を得ないのだが・・・。

>>433
じつは耐放射線デバイスはどの分野でも相当に入手しづらくなってるぞ。

>>434
競輪方式でいけると思いまつ

>>433
プロセッサのデータやプログラムならエラーが起こってもそれを認知、修復可能でつ
FPGAの構成データがアボーンしたらどうにもなりませんし、アボーンした事実を
自動的に誰かが知ることも困難でつ。

>>437
そろそろ具体的な実装について語って欲しいのだが。
現在君は全く反論すら出来ていない状態だが。

DSPの人のレスを見て、コンフィギュアブルプロセッサの発想がわかった気が
する…。ここの人より、もうちょっと考えて作ってると思いたいけど。

ここか、厨がいるところは。

>437
DSPの中の無数のFFやレジスタファイルは全てソフトエラー検出機能付きか？目出てえな。

DSPの演算器が誤計算をしたことはだれが検出するんだ？

もしかしたら釣りのつもりかも知れない。（ｗ

>440
奇数個つかって多数決とれば、済む話。
昔、軍用とか宇宙船とかでつかうマイコンが話題になったときの事忘れた？

もういいよ・・・

Electronic Newsから：ザイリンクス社がDSP部門と組み込み部門を新設
http://www.ebjapan.com/content/l_news/2004/09/07semi_EN_XilinxDSP.html

>>439
其の手の発想はコンピュータが実用化される前からあったよ。

FPGA勉強してみようかと思っておるんですが、20k以下で手に入るような7セグLEDとかスイッチ
とか実装済みのボード、キットはザイリンクスのSpartanIIIスタータキットぐらいしか無いのでしょうか。
雑誌とかヒューマンデータとか代理店見ても値段書いてなかったり50k60kとかするのばかりで。
そもそも個人で扱うようなものではないのか…。
ちなみにJTAGケーブルとか持ってません。マイコンすら扱ったことがありません。

>442
馬鹿か？話の流れ分かってるのか？

446がバカ！

>447
別にFPGAを援護する気はないけど、ここでの議論で442みたいなこというなら
FPGAでもそういうシステム組めばいいだけの話ってこと。
理解できた？

448はFPGAでそーゆーシステム（意味のある多数決による宇宙線影響回避）ができない事を
理解していない。
ここでいうFPGAとはRAM使うタイプです。

>449
マジで書いてるとしたら重症だ。

流れを整理すると、SRAMベースは放射線でデータがおかしくなるから使えないと主張。
ま、これも随分的外れなのだが。
で、放射線によるデータ反転は、DSPを使っていてもあるだろうがと突っ込まれたら
今度は、回路に冗長性を持たせるから問題ないと更に傷口を深める。

DSPをタンデムにしたらFPGA等不要と、数を使うことを主張しながらますます回路規模が
大きくなる方向にしかならない冗長性を持たせろだなんて。（ｗ

その方法がありなら、デバイスのが数が少なく出来る分冗長性を持たせてもFPGA有利
と言う結論に達し増すな。

知ったかして馬鹿を宣伝する必要も無かろう。

＞今度は、回路に冗長性を持たせるから問題ないと更に傷口を深める。

そんなこと誰が書いた？　捏造はよせ。

ＤＳＰの場合奇数個のシステムを同時に使い結果を多数決で判断することで
エラーは回避できると書いただろ。

ＤＳＰを沢山使うことで、ＤＳＰ単体で追いつかない用途を乗り切れる事を指摘したが
その話と放射線の話がなんで合体するのだ？
合体したところで何も矛盾しないけどさ。

＞その方法がありなら、デバイスのが数が少なく出来る分冗長性を持たせてもFPGA有利
＞と言う結論に達し増すな。

どこをどうすればそーなるのかサパリワカラナイよ。
バカの考えることは難しいものだな。（Ｗ

>>452
冗長性の意味を理解してるか？

で、結局DSP並列＞FPGAという主張は止めたのか？
まともに反論をしていないようだが。

>>452
横槍でスマヌが、多数決判定はだれがするんだい？
例えば３個のDSPで同じ計算を実行したとして、結果の多数決判定は３個中の１個が
行うのか？　それとも判定用のDSPが別にいるのか？

それとＤＳＰ間のデーターの受け渡しはどうやってするの。例えばFPGAで行っている
処理を DSP×４個 で置き換えれた場合、冗長回路と組み合わせて最低でも計１２個の
DSPが必要になるが、それぞれのDSPに与える入力データーの振り分けや、それぞれの
DSPが算出した結果データーのとりまとめがかなり大変な気がする。
ＤＳＰだけで行おうとすると、１２個のDSPが算出したデーターを一旦１つのＤＳＰに集める
必要があると思うのだが、その部分のバス幅がかなりきつくないか？

>>455
その質問＞データ渡し　については、私も含め何人もしてるが未だにまともな
回答所か手も付けられない様子。

Xilinxのダウンロードケーブルが、USB-プリンタ変換器じゃ動かない理屈を誰か教えてください

パラレルポートを直接叩いて制御してるからじゃない？

>452
やっぱり本物の電波くんだったか。乙。

>452

>ＤＳＰの場合奇数個のシステムを同時に使い結果を多数決で判断することで
>エラーは回避できると書いただろ。

これをお前以外の世間では冗長システムなどと呼ぶんだよ。
いまどきこういう無駄なシステムはあまり使われないがな。

>ＤＳＰを沢山使うことで、ＤＳＰ単体で追いつかない用途を乗り切れる事を指摘したが
>その話と放射線の話がなんで合体するのだ？

ソフトエラーの話はFPGAを貶めるためにお前が出してきたんじゃないか。
使用数が多いほどエラー発生の確率が上がり、それを対策するためにまた
DSPの数を増やすのか。頑張ってくれ。

>>445

http://www.solitonwave.co.jp/product/hdl/index.html
「HDLトレーナー」+「拡張キット｣セット価格：11,000円(税込み/送料別)

これと
http://www.solitonwave.co.jp/h8base/index.html
が同じ値段っていうのが未だに信じがたいんだが（ｗ

信ずる者は巣食われる　ｗ

>462
なんで？
どっちも同じくらいのボッタ栗度じゃん

＞ソフトエラーの話はFPGAを貶めるためにお前が出してきたんじゃないか。
＞使用数が多いほどエラー発生の確率が上がり、それを対策するためにまた
＞DSPの数を増やすのか。頑張ってくれ。

なんの話だ？

>>464
おまいは幾らが妥当だと思う。

人件費はタダという想定でしょうね。

>>464
XilinXのは、少なくとも単品で動く（出荷段階で、アラームクロックが書かれている
H8のは、CPUボードがついていないから、単品じゃ何も出来ない。

>468
おまえ、資本主義における価格決定要因を何も知らないな。

HDLトレーナーの方、256マクロセルじゃ、大したこと出来そうにないね。
でも、もしデザインウエーブに付いてたCycloneボードくらいの容量(約10倍)のPLDが乗ってるんだったら、かなりの事が出来ると思う。

Cyclone2が出荷される来年になれば、1万円そこそこで4000LE〜8000LEぐらいのFPGA搭載したHDLトレーナーができるかな？

>>468
バス組めばよいじゃん。
バス組むっていっても配線をバス配線するだけだ。
データバスはバス配にして、アドレスバスは、ゲートを数個設ける必要もあるかもしれないが、基本的にバス配で済む。
ただし、アドレスバスをアドレスピンフルに使わないと、2重3重・・・にRAM、ROMのイメージがでる。
コントロールピンは数個ゲートを設ける必要があるかもしれない。メモリ/IOがあるし。

スレの流れを読まずにカキコ

QuartusII(WebEdition含)ユーザさんの手元に送られてると思うけど

Subject: Quartus II Software Critical Issue Advisory

An issue has been discovered in Quartus(R) II software
versions 4.1 and 4.1 service pack 1 that can cause a
small percentage of designs that use counters to generate
incorrect logic within Stratix(R), Stratix GX, Cyclone(TM),
MAX(R) II, and HardCopy(R) Stratix device families. When
this issue occurs, designs that target these devices will
function differently in the device than what the user
intended. This issue occurs in these versions of Quartus
II software across all platforms and in the free Quartus
II Web Edition software for PCs; Quartus II software
versions 4.0 and earlier are not affected.

4.1, 4.1sp1 では、間違った論理が生成される可能性があるとのこと。
以上の問題に対処した 4.1sp2 がﾀﾞｳｿﾛｰﾄﾞ可能になってます。

おいらは大した問題にブチ当たってないなぁ

超初心者なんですが、教えてください。　シンプリファイプロ＋ISEでザイリンクスの
FPGAを使用しようとしてます。トライしてみたのですが、シンプリファイプロの吐き出す
端子名がISEで使用とする端子名と異なってしまいます。シンプリファイプロに何らかの
操作をすればいいはずなのですが、それがまだ理解できていません。どうすれば
よろしいのでしょうか？

よろしくお願いします。

>超初心者なんですが、教えてください。シンプリファイプロ＋ISEでザイ
初心者がシンプリファイプロを使うのかい？
こんなとこで聞かずに上司か先生に教えてもらえよ。

>>461
おーありがとうございます。有る所には有るのですね。探し方が甘かったか。

しかし部品実装済みの物は値が張るなぁ･･･。
本来ならピン引き出しただけのボード買って自分で別に実装しろということなのだろうか。

>>475
>本来ならピン引き出しただけのボード買って自分で別に実装しろということなのだろうか。

その方が、コンフィグレーション回路の組み方とか電源周りとかの処理の勉強になる思う。
それにその方が、動いた時の楽しさは格別。

でも手間とか考えるとそれほど安くはあがらないかな。

FPGAのはんだ付けから自分でやるにしても、変換基板とスルーホールタイプのユニバーサル基板と接続用ソケットだけで数千円かかるし。

>>472
あいやまぁ…

日本語ページは以下のとおりだが、トップページにも書けや…
めっちゃ重大な問題ではないかよ。

Quartus2V4.1SP1のバグ
http://www.altera.co.jp/support/software/quartus2/sof-q41-critical-issue.html

とは言え、起きる必須条件の一つは　
「カウンタが同期クリア、非同期セット信号の両方を使用する場合」
か。

非同期セットは、あまり使ってないはずだから、まあ大丈夫？

JTAGサーバーがらみの不具合って無い？
最新版をインスコしたらFPGAを認識しなくなった。

>>475
http://www.netten.co.jp/eleshop/cgi/search.cgi?maker=シリコンハウス&cyu=評価ボード&so=3
こんなのもあるけどね。


>>476
http://www.memec.co.jp/html/xilinx/campaign/cpld-start/index.htm

5500円。もってけドロボー（ｗ

>>475
貧乏人はココで買うのが良いかも。

http://strawberry-linux.com/shop/

>>477
＞非同期セットは、あまり使ってないはずだから、まあ大丈夫？
いや，普通多用するだろう(汗

if ( nRST = '0' ) then
nAS <= '1' ; -- これが非同期セット
nDS <= '1' ; -- これが非同期セット

Counter := x"0000" ; -- ここは非同期リセット
elsif ....


ていうように，負論理信号の出力ポート設定の初期値代入部で，非同期のセット/リセットは
多用される。

貧乏人･･･　尤もその通りで御座います。　
しかし安いボードはちゃんと探せば見つかるものですね。全然探せてなかったのか。
１万円でボード付きの書籍もあるようだし。
>>476,>>479,>>480　教えていただいてありがとうございました。

>>479
512マクロセルもあれば、DACとかADC組み合わせて簡単な制御機器は出来てしまうな。
5500円なら結構いいかも。
PICとかでやろうとすると、プログラム作るのが結構大変な気がする。

>>481
その使い方なら問題無いのでは？
カウンタに対して、　非同期セットと同期クリアを同時に使用　だから、

Counter <= "0000" ;
ではなく

if ( nRST = '0' ) then
Counter <= "１111" ;
elsif （ clk'event and clk = '1')then
　　　　if( up_edge = '1')　then
Counter <= "0000" ;
……
とならないと、あの条件にはかからない。
とは言え、この形ならチョコチョコとは使ってるな…

良かったV4.0SP1で。

単なるTypoだろうけど、　:=　だとダメよね。　<=　じゃないと　

非同期クリア非同期セットはokてことね？

つまり
if (RESET='0') then
COUNT_TMP <= (others => '0' );
elsif (LOAD = '1' ) then
COUNT_TMP <= D ;--Dは定数でも良い
elsif (CLK'event and CLK='0') then
･･･････････
は良いけど、

if (LOAD = '1' ) then
COUNT_TMP <= D ;--Dは定数でも良い
elsif (CLK'event and CLK='0') then
　　　　if (RESET='0') then
　　　　COUNT_TMP <= (others => '0' );
　　　　･･･････････
はダメってことね？

Ｑ２で非同期のセットって使えたっけ？？

> if ( nRST = '0' ) then
> Counter <= "１111" ;
> elsif （ clk'event and clk = '1')then
> 　　　　if( up_edge = '1')　then
> Counter <= "0000" ;
> ……

って書いてＱ２で通すとｎＲＳＴでＣｏｕｎｔｅｒは”0000”になっちゃうんだけど．．なぜか
だから儂は非同期セットは絶対使わない。（使えない？）

>>486
ひょっとしたら、nRSTをclkよりも短くしていない？
たとえば、

entity Counter_4 is
port (
clk : in std_logic;
nRST : in std_logic;
up_edge : in std_logic;
Count_Out : out std_logic_vector( 3 downto 0)
);
END Counter_4;

architecture RTL of Counter_4 is
signal Counter : std_logic_vector( 3 downto 0);
begin

process ( nRST, clk, up_edge ) begin
if ( nRST = '0' ) then
Counter <= "1111" ;
elsif ( clk'event and clk = '1')then
if( up_edge = '1') then
Counter <= "0000" ;
else
Counter <= Counter + 1;
end if;
end if;
end process;
Count_Out <=Counter;

end RTL;

の場合、Count_Out は、nRSTでセットするデータが"1111"だと次のclkの立ち上がりで"0000"になるよ
nRSTを'0'にするのを4〜5clkの長さにしてシミュレーションしてみたらよいかも？
あるいは、nRSTでセットするデータを"1111"以外にしてみるとか？

2個のXilinx Spartan-II(2S200)と2個のPROM(18V02)、計4個のデバイスが
シリアルに接続されたボードを製作し、ISE WebPackでConfigしようと
しているのですが、このような複数デバイスからなる回路を
コンフィギュレーションするメニューがWebPackに見当たらず困っています。

WebPackは複数デバイスのConfigはサポートしていないのでしょうか。

何か良い方法はありませんか。

>>488
JTAG用のピンを入り切りして、２個のFPGA切り替えるジャンパもしくはスイッチ付けてはいないと？

JTAGは一番目のデバイスに直結でつ...(T.T)

時間がなかったのでよく考えず、データシートにあったMaster/Slave回路を見て、
えいやと基板作ってしまいますた。

せめて、個別のbitファイルを指定したPROMに流し込めると良いのですが、
ダウンロードケーブル接続時iMPACTに表示されるデバイスチェーン上でデバイスを
選択すれば、指定したPROMにデータが書き込まれるのでしょうか?

(回路が正常動作していないのでそれさえ確認できない)

>>490
iMPACTでちゃんとチェーンが表示されているなら、
デバイス上で右クリックで個別にプログラミングできます。

チェーンは繋いでおくのが常識ではあるが、個別にプログラム出来るよう
切り離しが出来るように回路設計しておくのがもしもの場合の保険だろ。。

一つ経験値が上がったな。

>>491
ありがとうございます。個別にプログラミングできるのであれば、あとは
DONE信号でROMが次に切り替わるようにすれば対処できそうです。
>>492
結局リメイクになってしまいましたので、次こそ抜かりがないようにします!!

AlteraのQuartus �Uライセンス取得について教えてください

AlteraのHPでライセンス取得を進めていたらNICを要求されたんですけど
この場合ルータのNIC書いたらLAN内のパソコン全てでできるようになりますか？

タダなんだから試せば？
ちなみにフレッツADSLの仮想NICはダメだった。

最近は試してないがVMwareの仮想(ｹﾞﾌﾝｹﾞﾌﾝ

>>495
レスどうもです
おいらもフレッツなので辞めときます

>>494
ﾏｼﾞﾚｽすると、WebEditionのライセンスだったら
別に一人が数個申請するくらいだったら全然問題ないっす。
アルテラいわく「利用状況をつかむため」なのだそーで。

VMwareでやったときは、ライセンスをピーコするのが目的ではなく、
当時のライセンスマネージャが、NICをハブに繋いでいないときに
NICを認識してくれなくて、苦肉の策でやったよーな覚え。
ある時点から、NICがうpしてなくても認識してくれるようになった。

有償商品の方だったら、代理店に問い合わせてみるべし。

>>498
なるほど、ソフトウェアのライセンス取得でNIC聞かれたのが今回初めてだったので
ちょっとどうなのかと軽い気持ちで質問してしまいました
それなのにﾏｼﾞﾚｽしてもらい有難うございます

＞ﾏｼﾞﾚｽすると、WebEditionのライセンスだったら
＞別に一人が数個申請するくらいだったら全然問題ないっす。

いまソフと立ち上げたらライセンス期間３０日（参考書には１５０日とか書いてあったけど）
と言われた（Free版）
でも上のアドバイスしてくれたようにライセンス期間終了して再取得しても
Alteraさんから警告されたりしませんか？

>>499
30日ってのは、ライセンスキー未取得のときの話ではないかな?
うろ覚えだけど、30日モードのときは、*.pof *.sof が生成されなかった
よーな希ガス

何遍取得してもいいし、期限が切れたらその都度申請してもいいと
おもう。アルテラの鯖が落ちていないかぎり、度重なるライセンス申請が
蹴られたという話は聞いたことないです。

ていうか本職の人でも、WebEditionで済む案件はそれでやってる
という話もたびたび聞く。フローティングライセンスは割高なものでねー。

俺も、半年ぶりの申請のとき、ｺﾞﾙｧ言われるんじゃないかとﾋﾞｸﾋﾞｸしてた

>>500
英語流し読みしたからそうだったかもしれない…
とりあえずできたらできたで行こうと思います
ゴルァ、それなら質問するなって思う方どうもすいません
わたくし尻の穴が小さいものですから

それでは早速勉強に入ります
解らない事があったらまた来るかもしれませんがその時はよろしくお願いします

最近HDLを初めて、Verilogで遊んでるんですが。

現在EP1K10を使っているのですが、この中にはEABが3個あるということで
512x8bitのRAMを使おうと思い、以下のような記述をしてコンパイルしてみたところ
LEのほうを使ってしまうようなのです。
明示的にEABを使わせることって、どうやればいいのか何方か教えていただけませんか？

module RAM (addr,data,ce,we,oe);
input [8:0] addr;
input [7:0] data;
input ce,we,oe;

reg [7:0] mem [0:511];
wire W,R;

always @(W or R) begin
if(W)
mem[addr]<=data;
end

assign R=oe & ce;
assign W=we & ce;
assign data = (R) ? mem[addr] : 8'hzz ;
endmodule

>>502
QuartusIIなら、メニューのTools->MegaWizardなんたらでRAMを作るのが確実。

Altimaでくれる、黒いノートがあるだろ。
あれにテスター当ててみな

>503
ありがとうございます。無事ＲＡＭが作成できました！

xilinxのspartanで内部F/Fのパワーオンリセットをするいい方法は
ないでしょうか?

DONE信号を遅らせてI/Oに入力するしかないでしょうか。

FPGAは"コンフィギュアブルデバイス”なので電源投入時にはデバイスのコンフィギュレーション
が行われて、初期値が代入されている。

ASIC作ったときに、FPGA屋に教わった。リセット信号いれなくともdoneが出たときに
イニシャライズ済んでますと。その代わり初期値を必ずかいとけよとも。
（或寺系の話）

>>507
おおー調べたら制約ファイルにINIT属性なるもので
初期値を書きなさいとxilinxのサイトに書いてありますた。

>>506
制約ファイルに書かなくても、verilogだったら
reg q = 0;
とか
reg q = 1;
とか書くだけで初期値が設定できる。

区折るタスはデフォルトでオンだが、オプションでその機能を殺すと少しフィットが楽になる。
Don't Care PowerUp だっけ。

>>510
情報サンクス。しらんかった

IDが5VOkｶｺｲｲ！

えっ？
FFの初期値って指定できたの？
知らなかった

>>510
マニュアルリセットとパワーオンリセットが兼用できるなら、パワーオンリセットは不要だもんな

Qちゃん4.0になってから
インターフェイスが変わってしまって、わからん
Niosどうしたらええねん

>>515
統合開発環境になったからね
eclipseを知らないと、かえって戸惑うよ

Niosユーザーはけっこういるのですか？
FPGAの片隅にＣＰＵを載せるくらいから始めたいのですが、
バージョンアップが頻繁で、枯れた印象がないので、
その辺が心配です。

>>517

Nios大好きです。
不具合や仕様変更は多いけどそれ以上に魅力があるので使ってます。
「枯れた〜」なんて考える人は手を出さない方が懸命です。

USB-JTAGだそうな。
http://www.nahitech.com/ujstamp.html

>>510
頃すっちうのは
Don't care power-up=OFF にすること?
ウチのプロジェクトじゃこれがONになってたっす。

>517
Nios最近使ったんだけど、自分のロジックが簡単にNiosバスに埋め込めて本当に簡単。
今までFPGA+SH or H8など汎用のCPUと組み合わせていたのが完全に１コに入るイメージだ。
SOPC-Builderが良く出来ていると思う。
しかし漏れのNiosKitのTCP/IP、他のパケットとコリジョンするとスタックがハングしてしまふ
なぜ？

NiosのライセンスだけではNiosIIは使えないのね。
QuartusIIの正規ライセンスも必要となると、けっこうな出費だ。

>>522

そんな人はNios2の開発キットを購入するのがお勧め。
キットの種類によるけど10万以下で買えるのもあるよ。

>>521

ほんとSOPC_BUILDERが優れ物だと思う。
Nios1がでて暫くは単なるNiosを生成するだけのツールだったけど、
今はSOPC_BUILDERが主役の感がある。
SOPC_BUILDERから見たらNiosも単なる周辺デバイスだからね。

最近DWMやInterfaceで、アルテラやNiosの特集やらないね。
前は、アルテラの広報誌か？みたいな勢いでやっていたのに。

>>523
これか？
http://altimanet.com/altera/nios/nios2_kit.htm

Ｘ社のマイクロブレイズはどうだ。プレスリリースで
使用者がめちゃくちゃ多いというのがあったけど俺は見た事がないよ。
使っている人を・・お得意のプロパガンダかな。
うちの会社はＸ社好きが多いのにCPU使用者はNios＋ALTERAだ。

アメリカでは、と言う限定句付きでは？
材ならあり得る話だと。

>>527
正解。
前に上司が「ここは日本じゃ」と呟いていたｗ

FPGAって個人レベルでもLSIが作れる物なんですよね？
自分、高2でまだ大した知識もないのですが、将来は
ビデオカメラとかで使われるLSIの設計者になりたいと思っています。
MPEGのリアルタイムエンコーダーとか作れちゃったりするんでしょうか？？
もし可能なら今から勉強してみようと思います。

将来は、MPEGエンコーダIP拾ってくれば完成、になってたりして（ｗ

俺の知ってるLSI設計者は、どう表現したらいいのか判らんがいわゆる頭のいいやつだ。
物事の飲み込みが物凄く早いし、どうでもいことでも細かく憶えてたり。
努力してそうしてるようには見えないんだが、なんか脳の利用率が俺とは全然違う。
やたら多趣味で、今の仕事止めてもそっちやあっちで十分食ってけるんじゃないかってなレベル。

>>530
MPEGエンコーダIPって何ですか？
IPアドレスとは違うのですか？

>>532
IPコアで検索してみましょう。

>>529
高校生だったら、FPGAは金がかかるから、まずはチップ＆ライターが２千円くらいで入手できるワンチップマイコンからやったほうがいいかと。

見当違いの物を勧めても仕方あるまい。
金がかかるんなら、バイトでもして社会勉強をしたらいいじゃないか。
それが電気関係の町工場とかなら更に良い感じかも。

>>535
俺、学生の時にそれやった。　もの凄い勉強になったぞ。
プロになって10年以上経過するが、アルバイトした時の経験が俺の泥臭い部分での基礎
になってる。　（理論的な基礎は、大学でしっかり学びましょう。　藁）

設計や開発をやってる町工場、或いは零細企業が御奨め。

>>533
ありがとうございます

自分はまだまだ勉強不足ですががんばってみようと
思います。
とりあえずCQ出版のFPGAを買って、いじくってみるつもりです。
電気関係のバイトもいろいろと探してみようと思います
みなさん、ありがとうございます

>>537
実物は見てないが、これなんてどう？

http://www.hdl.co.jp/EDA-002/index.html
ALTERA対応FPGAトレーナ EDA-002は、USBインタフェースをもつＰＣに接続し、
ALTERA社の開発ソフト（QuartusII Web Edition）により設計した回路を、USB経由でコンフィグレーションできる学習用ボードです。
　USBへのコンフィグレーションは、弊社の専用コンフィグレーションソフト（ソース公開）によりスピーディに行うことができます。
　パラレルポートの無いノートＰＣなどで便利にお使いになれます。
　学校などの教育機関や個人の皆さまの学習用として低コストを追求いたしました。

予定価格15,540円

それ、ACEXの一番ちいさいやつでしょ？　せっかくだから、無理しても
なるべく大きい容量の買った方が良くない？
教科書どおり書いてみたけどフィットしなくて・・・・じゃ、ボード買った意味ないし。

漠然とPLDいじっても面白くないかもしれないから
まず、何をしようか考えてみるのはいかが？

>>539
高校生の身だと15000円だってかなり苦しいんでは？

>>540
そこでナイトライダーLEDですよ
　（って高校生にナイトライダーって言っても通じないかｗ。　これなｗ　→　　http://www.lcv.ne.jp/~aiaki/kitt/kitt.html

V+ZQYeObは高卒DQN。
相手にしてはいけませんよ。

お、否定しないね。
事実だもんね。

あぼーん

昨日の工作質問スレより

＞377 名前：774ワット発電中さん 投稿日：04/10/10 22:10:08 ID:KAuTM1EQ
＞ GrQpEHKuは高卒なのでデータシート読めません。
＞
＞378 名前：774ワット発電中さん ﾒｪﾙ：sage 投稿日：04/10/10 22:12:30 ID:9dhyDaza
＞ KAuTM1EQ
＞ 隔離スレから出てくるなら言葉遣いを勉強しましょうね。

あぼーん

何かもう必死でしょ、
高卒と書かれる度に律儀に反応してくるリアルDQNって。

動物観察の感覚だよね。

あぼーん

あぼーん

ラプラス変換の意味すら知らないんだね高卒って。
生きてて恥ずかしくないの？

ラプラス変換の意味すら知らずに電気電子板に居る
＝九九知らないで数学板に居る

>>550
じゃ、おまえ、ｓにｊωを代入すると周波数応答が得られる理由を言ってみろ



ん？わからない？じゃ、ヒント：ラプラス変換∈フーリエ変換

>>551
所詮高卒だなぁ。
ラプラス変換⊂一般化フーリエ変換
だよ。
「ラプラス変換∈フーリエ変換」だなんて言ったらお里が知れる。

>>551
隔離スレから出てきた一寸アレな人なので無視しましょう。

しかし余程の馬鹿でない限り
普通は
フーリエ変換がラプラス変換の特殊ケースと
言うものだけどね。
s=δ+jωといってもわからないか。

ラプラスって何食い物？
おいら高校中退で無職だけど
若い女にモテモテの勝ち組

申し訳ないけどここで続けてないで下さい。

高卒論議はスレ違いなので　http://science3.2ch.net/test/read.cgi/denki/1096041959/　こっちへどうぞ。

>>555
高卒猿基準からすると、大腸菌とか
すごい勝ち組だよね。

>>558

ふーん

>>558

あげあげ

こっちでやらないでくれ。

ちゃんと隔離スレがあるんだから。

8080=マイコンとか言ってる高卒は屠殺してよし
http://science3.2ch.net/test/read.cgi/denki/1096041959/

いやなんかこのスレの奴が
こっち呼び出してきたし。

IDつきで人様のスレ荒らしに来た以上
ただで済むと思うなよ高卒。

高卒名言集

8080=マイコン
Z変換のZはインピーダンスのZ
ベクトルは普通に微分出来る


ぷひゃひゃひゃひゃひゃひゃ

なんすかこれ〜〜〜〜〜

>>564

ごくろう

>>541
15000円が苦しいなんて言ってたら、なんにもできないよ〜。

本当に苦しかったら、とりあえずHDLでシコシコ書いて、
来る大容量デバイスを手にする日を夢見るのもいいかも。

>529
身銭を切ってこそ身につくのだとおもうよ。
CQの1万のFPGAでもいろいろできるし。カスも出ない程しぼりつくせばいいじゃん。
そうすれば自ずと石やメーカーの特徴も覚えると思う。

MPEGリアルタイムエンコーダもFPGAで作れるよ。
勿論、個人でそこに辿りつくには相当の知識と労力がいると思うけど。

mp3プレイヤーぐらいなら作れたりしないかな？＞CQのボード＋αで

>>538
ありがとうございます。USBが使えるのはすごく魅力的なので
買おうかどうか考えてみます。
クロックが6MHzとなっていますがこれで充分なのでしょうか・・・

>>541
ナイトライダーは知らなかったです。そのページ開いたときに
RX-7サバンナ？と思いました(汗
父はナイトライダーを知っていました！！

予算的には2万円ぐらいまでだったら投資してもいいかなって思ってます。
まずは入門としてFPGAで何を作るか考えてます！
みなさんは初めにどんな物を作りましたか？

>>567
アドバイスありがとうございます。
mp3プレイヤーですか！それいいですね。
それかIDEのCD-ROMをくってつけてCD再生させる
なんてのもできたら楽しいかも。
mpegエンコーダはものすごく高い目標ではありますが、
努力してみるつもりです

>>568
最初に作った物・・・ナイトライダーだった。（ｗ

>>568
ただ、一個のLEDが点滅するだけ。
次にナイトライダー・・

回路らしい回路は、MAX232C使ってシリアル
2400bpsでパソコンにaを送り続けた。

>>571
LED9個を、順番に左右に点灯させてゆくっていうのは簡単だけど
PWMにして、
X○◎●●◎○XXX
（Xは消灯、○は25%Duty◎は50%Duty●は90%Duty）
という感じで左右に動かす　っていうのは結構高度と思うのですが、どうでしょうか？
（ワンチップマイコンでも、ちょっと面倒）

あ、ワンチップマイコンといえば、PICとかでは
例えば、あるピンがHになったら、別の、それまで出力だった、あるピンを入力にして、その入力値を読む
という風に、動作時に出力と入力を切り替えることが出来るのですが、
CPLDとかFPGAって、そういう事が出来るのでしょうか？

dutyのデータを用意して送り出すaddressを規則的に変えるだけ。
dutyのデータは単にカウント値。簡単だよ。

>>572
>CPLDとかFPGAって、そういう事が出来るのでしょうか？
ピンはバイディレクショナルで出力はスリーステートにしておけばできると思う。

>>574
あ、出来るのですか。何か安いキット（１万円以下）買ってやってみます。ども。

>>573
あ、そうか。テーブル作って流せばいいだけか。ども。

>>575
今ならここが安いぞ！

http://ppg.teldevice.co.jp/home/main/top/cpld_dk.html

>>577
PLCCならいいんだけどなぁ。取り外せるし。

BmFA/IBt=高卒=ベクトル場と多変数関数の区別ついてない

殺。

>>578

そんなあなたにはこれ
http://strawberry-linux.com/pld/index.php?c=xc95xx

ただしＯＳＣとか入っていないし、書き込みケーブルも別途になるから結果としてはそれほどお得ではない。

所で取り外してどうするつもりなの？
多分取り外して変な所擦って遊ぶなよ。（笑）

>>580
壊したときに、取り替えられるって事じゃないすか？

XC2C256 を個別入手するくらいなら >>577 のをもう一つ買うのが早くて安い。
つか CoolrunnerII 安いとこ教えてくれ。

FPGAで言う、ゲートって何を指すの？この数が多いといいって事はわかるんだが、イマイチ意味がわからない

トランジスタ数だったような記憶があるけどおれもよくわからない。(^^;

ＡＮＤロジック１つに２ゲートとか３ゲートとか使うはずだ。
１ロジック２ゲートとすると、１００ゲートだとロジックが５０個入るとなる。

設計したロジックを計算しようとする問題山済みで、ＦＦの場合は４ゲートとか５ゲート（１０ゲートだったかな？）使ったりする。
さらにＦＰＧＡの場合はＦＦとロジックがセットになっているので無駄が多い。

ＦＰＧＡの場合は使えるマクロセル（又はレジスタなど）の数で計算すると良かったりします。
XC9536などの場合８００ゲートだが、マクロセル（レジスタ）の数が３６個なので
１６ビットレジスタを２つ入れたら３つ目は入らない。という風に計算して
必要なデバイスを見積もります。

ちなみにロジックの使用率は速度重視だと６０−７０％くらいで抑えるように設計しないと

設計に必要なのはマクロセル（レジスタ数）とＲＡＭサイズ(最近ＲＡＭエリアがあるのがあるんだよな）で
だいたいの検討をつけます。

ピン指定すると入るロジック数が減ったりします。

>>584
なるほど。なんとなくｲﾒｰｼﾞわいた。さんくす

>ゲート数
これ、結構人（分野）によってまちまちかも。
フルカスタム、マニュアル（≒アナログ）レイアウト、ASIC,PLD、、、、。

物理素子で数える→
インバータは２ゲート（基本的に）。
ファンアウトでかいと実際はPMOS,NMOSを並列（ゲート分割）するんで、
インバータでも１２ゲートになることも。
あんまり一般的じゃないかも

機能で数える→
インバータ、NAND、バッファ、FFなど１セルを１ゲート。
わりと一般的
FFもバラすとインバータやクロックドインバータ、トランスファーゲートで構成されてるわけで、
状況によってはFFを８ゲートというコトもあるだろう・・・
バッファもインバータ２個とみれば２ゲート。

FPGAは、"ブロック数"と"ゲート数"になってるようで、１ブロックは幕の内弁当のように
いろんな機能素子が詰まってます。石によるけど、乱暴かつ適当にいうと

１ブロック＝FFｘ１、NANDx10,NORx10,MUX(8to1)x1,8bitルックアップテーブルx2
で、石の中には256ブロックあります、とか。

これだと例えばFFは256個、NANDは2560個使える。

584ｻｿがいうようにSRAM内臓のものや、CPU、PLL内臓のものもある。

>569
IDEつけて再生も楽しいと思うよ。まずはIDEに詳しくならなきゃねｗ
でもいきなりは無理だから、まずはナイトライダーでいいんじゃないかな
こないだ仕事でやったんだけど、
8x8のマトリクスLEDに好きな絵を表示する、とか。PWM制御で明るさも他段階、
ダイナミック点灯で。動作クロックは１MHｚもあれば充分だから負担もへる。
256ブロックにおさまったよ。
LEDなら周辺回路の設計負担も軽いから、いいとおもうなぁ

つい，勢いでナイトライダーのナイトフラッシャを作ってしまいました．（ｗ
max7000 CPLDの EPM7128AEです．

http://www.geocities.jp/urannene/

>>587
がぞー

「がってんでい、まいこー」としゃべってほしいな

DWM2005年1月号にまたおまけ基板が付いてくるみたいだね。
Spartan3と予想してみる。

サイクロ２でしょ？今までずっと或寺寄りだったし

最黒２キボン。NiosIIで遊びたいよ。

予想の斜め上を行ってLatticeだったりしてｗ

Cyclone2ってもう出回ってるの？
出版社に流すほど数万個も？
無いと思うけどなぁ〜
ほらCQ出版は「自称公正な記事」だから、
ALTERAに寄りすぎたので今度はXILINXで無いかと。

>>593

さらに斜めでFPAAだったりして。

ちなみにByteBlaster用のコネクタが無いので、
ALTERAではないと断言する。
写真右上にある6ピンのコネクタの形状からして、
XILINXの可能性が高いと思うけどなぁ。

>>587

デジカメ持って無いのか？
画像くらい貼れよ

てす

そっかぁ。最黒２はムリか。NiosII用にUSB Blaster revBも付けてくれたらいいのに（ｗ

100ピンQFPなのでXC3S50とみた。

>>600
一票追加。
みえる範囲の GND の配線は XC3S50 か XC3S200 の 100-QFP と合っている。

寺じゃないの？

最近日本国内はCycloneにやられてあまり気味だと言っていたXC3S50に一票。
採用できない理由は3.3VのI/Oに弱いし、不具合が多いから・・。

不具合が多いようなものをオマケでつけてもらってもなあ

ところで、寺はこれからはUSBブラスターで行くのか？
今までのデバイスにも使えるの？

>>604
コンフィグレーション用I/FさえI/O電圧であれば良いって設計になってれば
問題ないと思う。

>>603
Xilinxの弱いとこ
電源の印加の順番と許容時間差が厳しかった。
あと、電源の立ち上がり時間も厳しかったような…

Alteraは、その辺りが非常に寛容なので、気が楽。

>>606
どっちもどっちだった気がする。

APEXの頃は、APEXとROMの組み合わせで、プルアップの抵抗値
換えたり、ダイオードつけたり面倒だった。
そのあたりのアプリケーションノートもちょくちょく変わったし。
実際、上手く電源立ち上げないとコンフィグレーション始まらなかった。

VitexEとかは、先にコアを立ち上げないと、I/Oで大電流が流れて
大変だった。

というわけで、部署内では複数系統の電源は、全てCPLDで制御する
事、がデザインルールになってる。

アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!
アルテラ最強!!

MAX2順調？

FPGAにマッピング後にRAMにデータを入れたいのですが、
DATA2MEM　を使うようですが、COEファイルからの
変換は出来ないんでしょうか？

うち（ＳＯＮ○の厚木）ではＸ社が不具合多すぎで採用禁止。Ｘ社よ。早く改善して使えるようにしろ。
Ａ社よ。背の小さい部長をどうにかしろよ。評判悪すぎ。（なぜ評判が悪いか
しらないが・・）。こうなったら最近営業が盛んなＬ社を採用するかなんて
部署のみんなで話しているのだが・・・

うちの家庭内ではＳ●Ｎ●社は不具合多すぎで採用禁止だけどな。

>>611
ところが、品川では一寸前までXを使っていたという不思議。
多分今頃は変わってるんだろうけど。

>>612
ま、厚木で作ってるようなもん、おまえン家に置くわけも
ないけどな。

>>611
Ｘ社の不具合ってどんなものなのかぜひ教えて欲しい。
不具合の出るチップはどのシリーズかも教えてもらえるとすごくうれしいっす。
私の使い方がへぼいのか判らないけど、特に大きな問題は発生していない。
良く起きる不具合ははんだ不良くらいですね。(^^;

厚木と言えば漏れが過去に仕事した部門は業務用のビデオ編集関係だったわ。
印象としてはやっぱりXは嫌ってるみたいで手配可能部品リストに無かった。（ｗ

品川と厚木を一緒にするなよ。品川なんて売れない民生かLSIの評価、
つまり試作でしか使わないだろ。ＦＰＧＡの売り上げなんてほとんどが
厚木でそれ以外は1割くらいじゃない。
つまりｘ社が厚木で採用禁止ってメチャクチャダメージでかいということだよ。

ソニータイマーって業務用でもやっぱり入ってんの？

>>615
タイマーに苦しむ庶民からすると、
X社の不具合とか言ってるのはS社の中の人の頭の中が
不具合なのではないかと。
具体的に明示できない訳でしょ。
作るものの品質が他社と違うのは、S社の中の人の頭の中のせいだろ。

>>615
PLLかな。
クロックの系統が多い場合根本的に数が足りない等の問題があるよ。
漏れ自体は大きなトラブルに見舞われたことがないが、一寸前まで
開発ツールが統合環境でないとかって面倒くささもあったかな。

他社で問題なく使えてるんだったら
S社の中の人が無能なだけじゃねーの。

〜荒らし君出現中！〜
ID：a5tRFY6xは以下のスレを立てた荒らし君です。
関数電卓、買うならどれが良い？＠電気・電子 Part2
http://science3.2ch.net/test/read.cgi/denki/1093867922/l50
8080=マイコンとか言ってる高卒は屠殺してよし
http://science3.2ch.net/test/read.cgi/denki/1096041959/l50
ﾎﾟﾃﾝｼｮﾝﾒｰﾀｰとか言ってる高卒は屠殺してよし 2
http://science3.2ch.net/test/read.cgi/denki/1097692986/l50
真面目に相手をすると粘着されるので荒らし君には相手にならず出来るだけ放置しましょう。
これまでの経緯はこちらに纏めています。
mobile：モバイル［削除議論］
http://qb5.2ch.net/test/read.cgi/sakud/1094559910/5-6
荒らし君について詳しく知りたい人、一言物申したい人はこちらへﾄﾞｳｿﾞ( ･∀･)っ旦
【電卓関連スレ】宇宙電波観測所　７
http://tmp4.2ch.net/test/read.cgi/tubo/1097759355/l50

にしても、
ソニー製品で欲しいものホントに皆無になったな。
VTR/トリニトロン
所詮は機械屋だったんだよな。

>>618
タイマーの代わりにアワーメータ入れて短い時間でサービスを義務付けてます。

>>619
確かにＰＬＬを使うとなると材は弱いかもしれない。（有寺のＰＬＬは魅力だね）
でもロジックが増えると有寺の方が先に悲鳴をあげるので小さいデバイスだと材の方が使いやすい。

量産でのトラブルだとすると数を使っていないからおいらは経験がない。
FROMが突然消える現象が量産で現れたら確かにしゃれにならないね。

>>623
全くだな。今思えば80年代半ばまでだったな、SONYがそれなりにマトモだったのは。
ホンと今は欲しいものが皆無だよ。最後に残ってたのはヘッドフォンだったけど（ｗ

井深氏の時代でソニーは終わってる。
そう言うことでしょう。

入らない
入らない
入らない
60%はないだろ。。。

＞＞621
あんたの会社で何も起きていないの？
うちはS○NYじゃないけどおそらくS○NY以上に購入しているはず。
世界でも何本の指に入るFPGA購入会社だと・・。
うちもＸ社の品質面は前から非常に問題になっている。
ROMの件を含めて年に数回は大きな問題を起こしたからな。
採用禁止ではないけど控えるように事業部長のメッセージが出ているくらい

>>626
俺はプロフィールとDVデッキまではソニーに投資したよ。
プロフィールやデッキはともかく、DVムービーの故障頻度の多さ、
再修理の頻度の多さ(再^15回修理した)に閉口した。
他のメーカーなら再修理が重なったりすると交換を申し出るのにそれもなし。
結局完璧に治らんうちフォーマット自体終わろうとしてる。
すぐに汚れるDVテープでもひどい目にあった。数十本がパー
製造物責任が厳しく問われ、すぐに不具合情報がインターネットで流れる今なら
三菱自工なみにたたかれてもおかしくないよ。
もう二度とソニーに投資することは無い罠。

マックス２って、コンフィギュレーションいらないの？

>>631
読め！

貼り付け忘れた(^^;

http://www.altera.co.jp/products/devices/cpld/max2/mx2-index.jsp

LUT使ったCPLD・・・・CPLDってPLDの寄せ集めじゃないの？
教えて！　エロいしと！

>>> LUT使ったCPLD・・・・CPLDってPLDの寄せ集めじゃないの？

そう言っても差し支え無いけど、原理とか構造とかで言えば全然違う。
アドレスデコーダー作ってるだけの奴なら区別付か無いだろうね。
漏れは相手の知識や理解度を見極めて説明をあえて歪曲する事もアナルＹＯ。

XILINXってどうしてうちと組むことにしたんだろう・・・
CMOS4のみならずCMOS5世代でも。
身内の設計課からすると迷惑この上ないｗ

>>631
もはやそれをCPLDと呼ぶのか？

>>636
内部告発ですが、
（１）90nmの歩留まりが現状のUMCだと悪すぎる。
（２）皆さんのご指摘どおり不具合が多すぎて顧客から違う前工程の
　　会社を探すよう言われた。
です。

>>636
大分はXで埋まってますな。ほかの製品は追いやられて・・・

>>638
TSBより悪いUMCって・・・TSBの歩留まりって他社よりかなり低いはずなんだけど。
歩留まり対策してやっと他社並なのに・・・

この前Verilogやったんですよ。初めてね。
で、生まれて初めて論理を合成したわけですわ。正直最初はVHDLってVerilog-HDLの略
思ってたのよ。両方、本屋に並べて置いてあるからさ。
あのね、俺が間違ってた。あれは人が書くもんじゃない。神だね、神が書くものだよ。
最初に発振回路書く時さ、めちゃめちゃびびってアサインぞろ〜って並べてラッチぞろ〜っと並べたのよ
１０行くらいかけてさ。でなんか怖くなって両方functionの中に書いちゃったのさ。
そしたらSynthesisReportがさ「もっとreg使って！」とか言うの。
同じ過ちは２度繰り返さないのが俺よ。
だからアサインから出したのさ。えぇ、そりゃもう使いましたとも。全てを忘れて使ったよ。
後方参照とかラッチとか色々忘れてね。
だってSynthesisReportが駄目って言ったからね。
そしてらエライ事になった。
もうすごいResource Summary。すごいRegister Used。２００個くらい。74HC4020なら10個入る。
それで横見たらNavigator-Processesの×マークすごい勢いで増殖してんの。ホントごめんなさい。
正直「CプログラマーならVerilogだぜ！」なんて見栄張らないで素直に回路図入力にすりゃよかったと思ったよ。
心の底からHDLにした事を後悔したね。
でも講習会出て友達と「前のState Diagramしょぼかったな！これだからStateは。」とか言っちゃてんの。
ホント俺ってダメ人間。
誰か助けて下さい

ﾂﾏﾝﾈ

記述言語で論理設計っていうスレがあるんだけどね。
ダメ人間だから言っても無駄か。

>VHDLってVerilog-HDLの略

すまん。今まで隠してチーフエンジニアやっていたが、オレも最初、そう思った。

同じようなコンセプトでしかもVerilogが出たあとすぐにVHDLなんて名前つけてる方が悪い。
マジでVHDLなんて必要なかった。なんのために世に出てきたんだよVHDL

戦争のため

もうVHDLは息の根がとまったと思ってたんだが今月号のDW誌でわけのわかってない大学のせんせぇが
くそ記事をVHDLで書いてたね。いくら研究者でも世の中の流れをちょっとは知っておけ！

>>646
くだ欄揚げ足より無いようだね。
言語が変わっても変わらない部分が重要。

物事の本質を見誤る奴が一番馬鹿って事だわ。
君はどうかしらんが。

両方覚えちまったらどっちでもよくなるよ。

それよかFPGAの自由度が増えた分、高度な数学センスを要求される
ようになって設計者としての限界を感じつつある。
FIR作って喜んでいた時代は幸せだったな。

XもAも
VHDLもVerilogも

客の要求ならつかわざるをえんのだよ。
子供と妻に飯を食わす為にね。

「I/FはRocketIOで」なんて言われたら。
「このツールはVHDL対応のみです」とか。

四の五の言わずに、仕事片付けろや。

趣味で使ってる奴は幸せだよ。

客がXの18使わんでくれっつーんで17で間に合わせたんだが
サイズが違ったり
プログラムが面倒だったりで
そーか、消えるっツーのはほんとだったんだ。
というのがこのスレみて分かったよ。

初期からHDLを弄ってる人は両方使えるんじゃないかな？
漏れは両方使ってるが、アルテラのFPGAを使ってる客が多い都合で未だに
VHDLがメインです。

>>649
ロケットI/Oどうよ？

オーロラ使うとちょっとましになるけど、それでも制御面倒だ。
面倒って言うか、こんなんでいいの？っていうくらい処理を
はしょって何とかI繋がる感じ。

>>648
激しく同意。　俺も自分の頭の悪さに限界を感じつつある。
回路記述にしても言語記述にしても、回路を考えてた頃が一番幸せだったと思う。
今は、回路設計なんて出来て当たり前。　入社２〜３年目の子だってそこそこの規模の
FPGA使ってるしね。
それ以前に仕様にかかわる部分の、数学的な方が出来なきゃ話になんなくなってきた。
俺ももうダメかも・・・

>>653
数学的な事がわからないといけないというのは、
アルゴリズムの開発までやらなきゃいけないんですか？

言語記述の抽象度が上がると同時に、仕様書の愁傷度も上がるわけで。
私も引退....かな。

>>654
要求された回路を要求通りに作るだけだったら、オペレーターと同じでしょ。
入社数年くらいだったらそれでも技術者と言ってられるかもしれないが、それ以降も
それでは通用しないのでは、と感じてるんだよ。

現実的には >>655 さんが言ってるように、要求仕様の抽象度が上がってきてる。
設計者が記述の抽象度を上げたいと思っているのと同様に、企画側も要求仕様の
抽象度を上げたいって事だと思います。　つまり企画者・設計者・ツールが全体的に
上にシフトしたって事。　だから技術者は設計が楽になったと喜ぶんじゃなくて、
１ランク上の事が出来ないと生き残っていけないのでは？　という不安を抱えてる。

>>656
なんかそれは実感するな
回路規模の削減も今は回路設計の工夫というより
アルゴリズムの工夫で行う感じがしてる。

基礎がない高卒・学卒は大変そうでつね。

>>656
現代日本では１ランク下でも死ぬることはないから安心汁

>>647
高卒荒らし死ね。

>>647
>くだ欄揚げ足より無いようだね。
君は何を言いたいんだ？
わかるように日本語書けば？

>>くだ欄揚げ足より無いようだね。
>君は何を言いたいんだ？

電磁波の浴びすぎで馬鹿になったらしいよね

>>662
少なくとも、この宇宙空間に存在している以上は電磁波を浴びますが？

もっとも、電磁波を浴びずにいることができる世界とは、絶対零度の密室だけですがね。

まぁ、放射熱＝赤外線自体、電磁波だからな〜。
というか絶対零度の密室だとしても、鉛や鉄やアルミの密室でないと電磁波浴びるだろう。
まぁ、電磁波っつても、人体に悪いのと、影響ないのがあるからな。

とりあえず>>647は池沼って事だな。

cool-runner2の小規模の品種が欲しくなったがdigi-keyで扱ってない。
なんと若松の通販のページに載ってる。
もしやと思い秋葉原駅前の店に行ったらXC2C64を売ってた。
感謝。灯台下暗し。

期間限定xilinxISEのお試し晩は、フルセットでcoregenもつかえる。
クレカで送料のみだ。急げ。
ごにょごにょすると無期限でつかえるど。
XSTも以前よりマシになった?

667>>送料取られるなら要らない。デバイスが駄目ならTOOLも糞。
もう使わないとここをここで宣言します。

無料でModelsim（超ー限定版だが）を配っている点は評価してあげようじゃないか。

cyclone、cyclone2の評価ボードの安いの知らないですか？
雑誌の付録に付いたようなのでいいんですけど。
というか、あれでいいので商品化してケロ。

Quartus�Uコンパイル途中でPC死ぬんですけど・・・＿|￣|○
何度やっても同じようなところで・・・＿|￣|○

>>671
メモリー少なくてそんな目にあった事あるけどね。　ｵﾏｲのPC　SWAP作り倒してない？

670です。自レスになりますがこんなの見つけました。
http://www.dallaslogic.com/ezfpga_cyclone_c3c6.htm
本体のみ$99、書き込みケーブル付$179。
ヒューマンデータさんのは高いです。

消費者は賢くあるべきだとはよく言った物。

>>672
メモリ１G積んでるしスワップ領域も十分確保してるんですけどねぇ。

強制再起動のたびに ”深刻なエラーから回復しました” って。
PCメーカーに問い合わせたほうがいいんですかね？

PLD WORLD 2004行った？

逝った．それがどうした．

http://ascii24.com/news/i/topi/article/2004/10/29/652296-000.html

とりあえずMSX

>>678
今時、8ビットパソコンをFPGAで再現したくらいで
何か画期的なことをやったつもりになってるようですな、
アスキーの方々は。

アスキーとMSXの関係は？
知っていたら有頂天になる理由がわかるはず。

MSX愛好者ってオッサン多数かな。骨董趣味の若者もいるの？
関係者の思い入れは分かるけど商品化は儲からないでしょ。
CQ出版の何とか評価基板のような商品形態ならいいかもしれないけど。
FPGAのままでソース公開の研究用。
固定論理のLSI起こしても採算とれないでしょ。
グラフィックチップのスプライトとかよくインプリメントしたなあ。
サウンドはどこまで再現できているんだろう。

>>681
だからアスキーのオナニープロジェクトだよ。

一瞬【ココだけ20年時間が遅れているスレ】 だと思ったぞ（w

＞MSX

たまたまビデオ出力がついてて、なんとなく外付けRAMがいて、
偶然あまった端子がカードスロット端子とジョイスティック端子に
なってるだけの評価基盤だ！ｗ
値段いくらかしらないけど、どうせまともに儲けようなんておもってないと思うなぁ。
（実際ちょっとむりだとおもう・・）

>681
ASIC起こしても売れないでしょ^^;　100万台うれるなら兎も角。
・・・携帯のOSとしてMSXを採用というのはどうか？ITRONやUNIXなんて
もう古い（嘘）

ASCIIが出すのはしょうがないけど、CQやDWの付録で"協力：ASCII"のほうが
やっぱウケただろうなぁ。

MSX自体もってなかったから音とかの再現度はわからんけど、画面表示は
本物より早いと（PLDワールドで実物を見ていた）オサーンがいってた。

素人趣味な人が簡単に使えるVideo出力付き基板って意味ではいいなと思う。
でもこれって使える言語はBASIC+Z80アセンブラだけになるの？
Cその他のコンパイラ言語が使えるようなOS乗っかってないと結局おもちゃになりそう。

Video出力つきはいいよねー　大した回路じゃないにせよあるのは嬉しい。
Video出力あたりのHDLがついてるのもアマチュア的には嬉しいのでは。

>685
商品としては"MSX"だから、OSは"MSX"なんじゃ？
だから細かいことをいうとコMSX-BASICインタプリンタ付属かｗ
Cコンパイラあったとしてもそれを実行するOSがないような・・・
（MSX-BASICなテキストでマシン語吐き出すとか？）

遊び方としては・・・
・MSXじゃないOSを作る
・ハード仕様をいぢくる
・高速化しる
・中身ごっそり書きかえてファミコンとかにするｗ

>>686
BASICインタプリタのエディタを使ってソース編集して、
それをコンパイルしちゃうようなコンパイラはMSXにはあったのかな？
FM-7に対するK-コンパイラ（うろ覚え）みたいな奴。
すんません、私の8bitマシン歴にはMSX入っていないのでよくわからないの。

SDスロットがあるから、MSX-DOS(MS-DOSファイルシステム互換な
CP/M)は動くんじゃねーの？
BASICコンパイラなら「べーしっ君」てのがあったと思た。

なんか妙にヘッダが付いてるから…
・液晶つけてノートPC風にしてみる。
・やっぱりCPUはNIOSにしてみる。
・LVTTL出力を使ってそーっとDVI出力化にチャレンジ？
・SDR-DRAM剥がしてDDR-SDRAM張って見る。

…まぁ20万ゲートCycloneの評価基板として使えって事だな…。

> ・LVTTL出力

LVDSだね(^^;

学習教材としてならいい感じかも。
売るつもりらしいけど、一ﾏｿ台なら買ってもいいかな？

> とりあえずMSX
こんなのがだいぶ前からあるんですけど、その流れかと思ったら違うのね。
http://www.hat.hi-ho.ne.jp/tujikawa/esepld/esemsx2/index.html

> ・・・携帯のOSとしてMSXを採用というのはどうか？
そんなものは、西和彦大明神が、とっくに唱えています。

ところでライターは「アルテア」だと思ってるのかな？

>>691
それをパクったんだろ。
MSXはどうでもいいが安いEP1C12ボードとして売ってくれ〜

いずれにせよ改めて日本国内はAlteraが強いんだなと思うイベントだったかな
。

自分的にはFPGAは寺、CPLDは財だな。
CPLDはxc9500xlが安くて書き込み回数が多いのでいい。２桁の違い。
9572,95144とかいい具合に3064,3128(7064,7128)を抑えている。
FPGAはPLL,IO,使用率で上のように思われる。

> CPLDはxc9500xlが安くて書き込み回数が多いのでいい。２桁の違い。
実測？
> 9572,95144とかいい具合に3064,3128(7064,7128)を抑えている。
得手不得手があったりしない？

CPLDの書き込み回数なんて結局信頼性のスタンスの違いだけだよ。
ｘもａも同じ回数の書き込みは出来るけど、慎重なＡとなんとかなるさの
ｘの違い。ちなみにｘ社のCPLDの世界シェアなんてほんのわずかしか
ないはずだよ。
ちなみにうちの会社では価格と信頼性で選考からｘ社がすぐに落ちて、最後は
ａとＬ社が争うのが普通なので面白い見解だな〜と思うわけで・・

>>695-696
694です。9572で単純にギリギリ収まった経験が１回あっただけ。
だから64より72がいいと思った。書き込み回数は仕様書に書いてる回数のみが根拠。
自作だと財が値段・入手性がいいですが会社相手だと違うんですね。

会場でクーポン配ったMAX IIの開発ボード\12，500ってのを個人で買って遊んでみっかな。

>>698
漏れも、個人用に買いたいので、つきましては、藻前のクーポンの番号を教えてください、ヨロシコ

http://www.altera.co.jp/products/devkits/altera/kit-maxii-1270.html
これだよね　うん、これ欲しい。

12,500はお得だよなぁ。でも、個人に売ってくれるのかな？

と、考えてもしょうがないんで今アルティマで見積もり取ってみた。
どうなるかな？

>>700
前回のNIOSキットは個人でクーポン使えたよ。
（アルティマ経由）

普通に買うと$150のようです。
http://www.futureelectronics.com/promos/altera/MAXII.asp
誰でも買える。

むむぅ。USB Blasterは付いてないのか・・・

>>675
PC落ちるってどうなるんでそか？
Internal　Error？それともWinのAppErr？

水晶発振子を直結できるFPGAってないですか？

このスレでいいのか、しかも質問なんかしちゃっていいのか？
なんて思いましたが、まあFPGAでやってるんだからいいや、
ちゅうことで聞いちゃいます。

DDR SDRAMとかに使ってるSSTL_2インタフェースで、
ドライバがハイインピーダンスの時は、レシーバの動作としては
どうなるのかな？と。

たとえばDDR SDRAMのDQとかDQSで、メモリ側も
コントローラ(例えばFPGA)側も入力状態だと、
VTTでプルアップしてるんで電圧は1.25Vになると
思うんですが、それでもメモリやコントローラの
入力回路は問題ないですよね？
論理的にはどっちにころぶかわかんないのだろうけど、
コロコロ変わることはないのかな？
ヒステリシス特性なんぞがあるんでしょうか？
データシートには記述がないんで…。

質問だけ投げちゃいましたが、
誰かわかる方、教えて下さい。

>>706
漏れが知る限りない。
目的は何かな？それによって良い回答が出るかもしれない。

>>707
I/Oの等価回路をよく調べたら解ると思う。
面白いから「自分で」調べること。
そうしないと身に付かない。

>>708
CPUのスリープモードのように用のないときに発振を完全停止させて、割り込みでWakeupしたあと、発振回路に電流を流して、
クロックを発生させたいんです。

>>708
I/Oの等価回路ですか。う〜ん、手元にあるのは出力側がプッシュプル？の回路で、
入力側がコンパレータ？になってる、ぐらいしかわからないんですが。
入力時は、出力ドライバは、どっちのFETもOFFになるから当然ハイインピなわけで
それにプルアップ抵抗を介してVTTに接続されているだけなんで、
入力コンパレータ？の片方はVTT(=1.25V)になってると思います。
で、もう片方はVREF(=1.25V)に接続されてるんで、結局同じ1.25Vの微妙な電圧差で、
HighにもLowにも転びそうな気がするんですが。
この考え方で合ってます？
っていうか、もっと「自分で」調べろって事なんでしょうが。

>>709
イネーブル付きのオシレータ使うのはダメなのかな？
ttp://www.kyocera.co.jp/prdct/electro/popup/p_quartz.html

ttp://www.kyocera.co.jp/prdct/electro/pdf/crystal/kc2520_j.pdf

>>710
自分で調べろと書いてる連中なんてまともに回答できんよ。

おたくと同じことは前々から気になっていて、この部分を社内にあるIBIS
シミュレータモデルをつかって確認したことがある。
コンパレータにシュミット特性を持たせているようなので中間電位で論理
がひっくりかえるようなことはナサゲでした。

>>712
おぉ〜、ありがとうございます。

やっぱりシュミット特性を持たせてるんですね。そういった事は
各々のデータシートにもJEDECの規格にも、何も書いてないみたい
なんで…。いいなぁIBISモデルで確認できて。

まあ、HighかLowどっちに転ぶかは不定だけれど、コロコロ変わったり
それで電流食ったりしないみたいなんで、ひとまず安心？しました。

と書いたあとで、じゃあそのシュミット特性ってどれくらい？
って思っちゃいました。

規格で決まってるのは、Highレベルの最低電圧がVREF+0.15(V)で、
Lowレベルの最高電圧がVREF-0.15(V)だから、その間の不定部分の
一部分なんだろうなぁ。±0.15Vぎりぎりまでシュミット特性を
持たせて、そこを越えるといきなり変わる！、なんて事はない
だろうから、せいぜい±0.05Vとか±0.1Vとかすごい狭い範囲
しかなさそう。やっぱり結構微妙ですね。
どっからシミュレータ持ってきて、自分で確認してみます。

とは言っても、データシートに書いてない範囲は、DDRの
メーカの各デバイスによって違うだろうし、同じデバイス
でもバラツキあるだろうし。
とりあえず、今使おうとしてるStratixのSSTL_2入力の
確認だけはしたいな、と。モデルってあるのかな？

と思って今見たら、StratixのデータシートのSSTL_2入力の所に、
VIH = VREF+0.18、VIL =VREF-0.18、ってなってる。
これって、JEDEC規格からはずれてねぇ？

訂正
>どっから
→ どっかから

失礼！

>714

ttp://www.altera.co.jp/support/software/download/ibis/ibs-ibis_index.html
中確認してないけど、これとか使えそうな予感。

材は
http://support.xilinx.co.jp/support/sw_ibis.htm
にIBISモデルがあった。

>714

たしかQIIはツールにIBISシミュレータ名を設定しておいて
コンパイルするとフォルダにIBISのモデル自動生成できたはず。
違ってたら、スマソ

>>712
自分で調べることの大切さを知るべきだろう。
答えだけ聞いて何になる？

>>718
質問に質問で返す非礼をまず詫びるが

＞I/Oの等価回路をよく調べたら解ると思う。
＞面白いから「自分で」調べること。
＞そうしないと身に付かない。
AとXのSSTL2-I/IIの等価回路が書いてある資料のどこを見たら答えが出るんですか？
おばかさんなわたくしめにお教えくださいな。

NDA結んでSpiceネットもらうところまで考えた弊社の回路技部門の人間におまいさん
の回答を伝えて「詩ね」とでも言うから。

絶対教えてね。

尊大なバカが湧くのは２ｃｈの仕様だからスルーしとけ。
釣られたおまいさんにもバカが移るぞ？

>>717
最近のIBISデータはAのWEBからDLするようになって
ますですよ？
ttp://www.altera.co.jp/support/software/download/ibis/ibs-ibis_index.html

IBISなぁ。
ボロモデルが多いから信用出来ない・・・

>>722
オマエほどボロボロじゃないだろ。

まあ、役に立たないとはいわないですが過信はしないほうが・・・。
所詮理想モデルなんで。特に今回のようなケースの検証には不向きかも。
spiceの結果をibisのフォーマットに書き出すんだろうけど、
ノイズとかバラツキとかそこらへんはちゃんとしたモデルつくるの
大変だよねぇ・・・。

これいってもしょうがないんだけど、やっぱり実機評価に勝るものはないかな（苦笑）。

>719
spice入手できたら、過渡解析すればひょっとすると光明が・・・
でもバラツキ評価がなぁ・・・。
電源電圧やら温度やら拡散水準、1.25Vに乗るACノイズ特性、etc,etc...

１人で100%１ヶ月かければある程度信頼性のあるシミュレーション結果が得られるかも？？

とりあえず等価回路じゃ今回の動作をきちんと解析するのは無理ってのに１票です。

Lattice使ったこと無いけど何ていうディバイスフィッタがあるの？

DW１月号のXilinxのXC3S50の基板に関してですが
1.2V/2.5Vレギュレータ実装となってるんだけど、つまりこれは外部IOは2.5Vですよてこと？

>>726
外部入力 3.3V でそれがそのまま Vcco に入るだけじゃない?
つーか、XC3S50 確定? ソースどこっすか?

>>727
確定、トラ技１２月号　p101
外部IOが3.3Vならうれしいんですけど、2.5Vなら個人用途では遊びにくいなと思って...

有る寺ちゃうんか・・・意外。

>>726
気になるならこれに行ってみるとか
http://www.kumikomi.net/info/et2004.html
Design Wave Magazine 2005年1月号付属基板でここまでできる！
［井倉将実／来栖川電工(有)］

>>726
PicoBlazeくらいなら入るかなあ…
MicroBlazeはさすがに無理か。

>>731
７０％くらいの使用率で入らないかな
ttp://direct.xilinx.com/bvdocs/appnotes/j_xapp477.pdf

>>726
ありがトン。行きたいがその週は出張だ。orz

>>731
ソフトマクロCPUの実装例を雑誌に載せると書いてあるが、それが何かは書いてない。
あと、このSpartan３基板と組み合わせえ使う、AD/DA、シリアル、LCD、Ether付き評価ボードの記事も載るみたいだ。
おそらく、この評価基板が>>730 の来栖川電工が設計のものではないか思われ。

>>724

用途が限定された数ピンのAC特性なら実物で簡単に測れるじゃん。
ましてやシグナルタップorプローブというものもあるから超極楽。

と、デジ穴混載を起こしてる身からは思うんだが。。

へぇ、材なのか。んじゃ10年ぶりくらいに材もイジってみるかな。当時のヤな思い出しかないんだが（ｗ

いや、アルテラマンセーなら、無理して買わないでも良いのでは？

XCF01のパターンだけあるが、XCF01は自分で買えってことかね？

>>730
本人すか

CPU使うと必ずグルーロジックが必要になるし、IPマクロでFPGAに取り込むのは実にスマートな実装方法だと思うんだけど、
俺のスキルがも一つなもんで躊躇してる。
例えばSHなんかと比較して実使用で困ったことなんかあったら教えて欲しいんだけど。
メーカが用意するbinutilやgccのバージョンアップとかどうなってるの？

大抵の場合CPUよりFPGAの方が高い訳で、CPUを取り込むぐらいなら
より小さい規模のFPGAが使えないか考えるだろうなきっと。
物理的な実装スペースはどうだとかまぁ他にも要因は沢山あるから〜。

>>730
ここまで出来るってのが、じつはこの程度が限界って独白になってるのが痛い

>>741
前回のEP1C3と今回のを比べたら、ゲート規模も激減しているし実現できることは
おのずと限られてしまうからね。

サイクロンに比べてスパルタンが優れている点はどこなんだろう。
うちには剤の営業マンが来ないから、情報ないし。弱小は相手にならんってことか。。。

XCF01なんてどうやって手に入れるんだよ。
まったくよ。
輸入して1個3000円で売るかな。

良く見たら発振器付いてないの！？
いくら何でもフットプリント位は用意してないと・・・

>>743
以前ＥＬＩＳShopで５０個では見積もりＯＫだった
１個単位で買えるかは不明

XCF01 なら avnet で 3.0USD 位で個売りしてるが、
国内の商社にあたっても分けてくれるんでないかい。
こないだ 550円/個くらいで売ってくれたし。

XCF01は入手できるかもしれない．．．
しかしながら、どうやって半田付けをすればイイのだろうか。半田付けした後の基板頒布
サービスでもやってくれないものだろうか。40過ぎたら0.65mmピッチなんて見えないよ。

どこぞの業者に頼むとか
けど0.65mmなら余裕だと思うけどな20pinだし

シリアルROMなんだから寺みたいに８ピンでいいのにと思う。
寺のは付けやすい。

週ｱｽ11/23号 33頁 左下記事

”アルテア製「Ｃｙｃｌｏｎｅ〜”

（ ´,_ゝ｀）ﾌﾟｯ

XCF01がDIGI-KEYで入手できないのは、どういう陰謀(圧力？）なのか教えてください。

おいらも40過ぎたけどまだ0．5mmまではダイジョブだな。
でも0．4mm(TIのDGV)ってのはちょっとヤな感じだった（ｗ

MicroBlaze+内部BRAMインターフェース+UART程度なら、
XC3S50に収まったよ。

>>750
何の記事？？？
どこかのPCにCycloeが乗っていたの？

>>754
1chipMSXを試作したという記事でcycloneチップのメーカーをアルテラではなくアルテアと誤植していた
という話。おそらくローマ字入力でのRのタイプミスかと。

>>750
ascii24にも同じ間違いがあったらしいな。
ツッコミ入る前に印刷してしまったのか。

>>751
入荷と同時に即完売なんでしょう。
ちょっと前に見積もり取ったらXCF01は３ケ月待ちだった。XCF02は即納だった。

>>757
某ＢＢＳによると、某所で、１個800〜1000円程度で、こっそり小売して小遣いしている人がいるらしいです。

>750
来週の訂正お詫び文には是非、orzと入れてください。
>ｱｽｷｰ関係者殿

DWMで特集記念あげ

当て字漢字変換馬鹿？

2chでする指摘じゃねーな。
馬鹿はどちらなのだろうか。

一生２ｃｈに引き篭ってれば馬鹿でも安心だね

ああ、空気読めない馬鹿だったか。
痛すぎ。

Niosで開発したソフトは早くもディスコンですか？
いい加減にしてください！＞ある寺

Design Wave１月号は５冊くらい買います。

>>766
ヤフオク転売厨乙。
トラ技は、最高いくらまで上がったんだっけか？

>>767
ははは。単なるフェチです。全部自分で使います。

>>768
Spartan3が五つもあると何が出来るだろう・・・。とりあえず、ひとつづつ使うんですよね？

XilinxのSpartan-IIを、PROMからブートするのではなく、

JTAGモードにしてiMPACTで直接コンフィグしようとしているのですが

bitファイルを書き込もうとしても書き込めません。

どのような操作をすればよいですか。

>796
チェインして使うというのはどうだろう？

>>770
デバイスのM0 M1 M2ピンを適切に設定してますか?
JTAGモードは HLL(初期化前IO HiZ) または HLH(初期化前IO pullup)

>>770
まず、IMPACTで認識しているか報告しろ！
認識してかけないならログさらせ！

あとは、>>772に加えて、FPGA startup clkがJTAG Clockに
なってないかもね。

なんかデザインウェーブのおまけのせいか
罪の話題ばかりだな

XilinxのWebPackISEって、ネットに繋がっていないと、登録作業（アクティベーションというか、なんというか）
が出来ないんだっけ？他の、ネットに繋がっているPCを使って、登録できる？
　

>>775
やってから、報告しろ！

寺に慣れてて安い基本波の低いクロックモジュレータ揃えてたんだけど
Spartan2ってPLL内蔵してないの？
3も調べてるんだけど見当たらない・・・
X使ってる人クロックどうしてんの？
オーバートーンの高いの買ったり、自分でPLL組んでるの？
自分でPLL作るとなると・・・無理ボ

>>777
ザイリンクスではDLLとかDCMがいわゆるPLLにあたるモジュールだ
DLL=Delay Lock Loop, DCM=Digital Clock Manager

スキュー除去にDLLを使うのはわかるけど、
DCMで、てい倍/分周できるの？

DCMで奇数分周できることはわかった。ありがと。
使おうとおもってたスパ2には載ってないような・・・？

>>780
DCMはDLLの上位互換みたいなもの
DLL/DCMは整数比のてい倍/分周が可能
DCMはさらに分数比のてい倍/分周が可能

まずはデータシート読め

>まずはデータシート読め

スパ2に載ってるなら読む意味あるけど、
使う予定のない石のスペック読んでも意味ないし。。
つーかXiのスパ2が一つだけ転がってたので捨てる前に使おうかなーと
思ってただけだから。スパ2に載ってたら俺の調べ方が悪かったって
ことになるけど、スパ2のスペックには何度探してみてもDCMなんてみあたらねぇし・・

>>782
目的がはっきりしてないからわからんけど
ＤＬＬじゃだめなん？

>>782は DLLがスキュー調整にしか使えないと誤解したままなのか?
乱暴な言い方をすれば PLLが出来ることはDLLでもすべて出来る

データシートすら読もうとしない人間には無駄かもしれないが
とりあえずぐーぐって見つけたDLLの使用例
http://www.nahitech.com/nahitafu/fpgavhdl/clkdll/clkdll.html

なるほど俺が理解してなかった。
DLLでも偶数倍はいけるのね。
スキュー除去だけだと思ってたYo
ここ親切な人多いな。
また教えてね mOm

空気読めない馬鹿が２４時間常駐　藁

自己紹介乙

スパ３が50枚中2枚の基板で動かず。今検証中だが不具合かな。このデバイス
って何か問題ある。情報きぼん

>>789
その設計
って何か問題ある。情報きぼん

オレはスパ３で１０枚つくって、１枚動かず。（JTAGから認識せず）
現在、原因不明。。。ってか、まだ、あんま追っかけてない。。。。

それは、コンフィグレーションROMのバグの問題かも。
新しいROMがもうすぐ入手可能となる。
ROMがXCFシリーズなら交換してみて。

JTAGを認識できない場合には多くがはんだ不良じゃないかな？
下手な実装屋へ出すとものすごい確立で不具合品が発生します。
（最初のロットは慣れていないからおきやすいよ。）

>>789
まず目視ではんだ不良を確認しな。次に電源を疑え、その次にJTAGの認識だな。

JTAGを認識しているならダウンロード回りの確認を行って、それらしい動きをしているのに
駄目だだったら、デバイスが怪しいかも？

デバイスの不具合よりも実装の不具合の方がはるかに高い確率で起きる。

この手の質問する香具師は自分の情報をぎりぎりまで減らす悪い癖があるね。
広い情報が欲しいのか、書くのがめんどくさいのか判らないけど逆効果だと思う。

もれ学生だからよくわかんないんだけど、みんなくそ高い純正ＲＯＭ使ってんの？
それだけですごいコスト増な気がするんだけど。

そこでMAXII

>>794
近くにCPUが載ってたら、ソフトと一緒にFPGAのデーターも書き込んで、
ソフトでダウンロードって手もあるよ。

うちの会社では既にスパ３が問題になっているよ。
内容はうまくコンフュグされないみたいだね。悪名高いロムの問題ではなく
今回は本体の問題だって・・。

>>795
コンフィグ内蔵ってか？
寺のデバイスはみんなそうなるのか？
その方がコンフィグのトラブルはなくなるし、実装面積も小さくなるし、
みんな幸せになれると思うんだけど、どうよ？

MAXIIってCPLDじゃなかったっけ？
不揮発タイプのFPGAと言えばLatticeのispXPGA

>>794
もれ学生さんおい等は痴呆が進んですぐ忘れちゃうのでくそ他界純正ＲＯＭ以外の方法が判らないので
ぜひくそ高いと思ったソースを教えてくれ。

めちゃ安いと思われる方法だと幾らでできるのかな・・・・？

>>779
中味の構造はFPGAだったハズ。コンフィグ＆ユーザープログラマブルなフラッシュを積んでる。

コンフィグでトラブル位ならコンフィグしなけりゃ伊井じゃん
名付けて両手ぶらり戦法

このところレスの参照先とか滅茶苦茶なカキコ多いね。
こういうの見てると、FPGAとかでトラブってるとかいうのも
不注意とかチェックミスが原因なんじゃないかと思えてくる。

明らかに、寺のロビー活動してる奴いるし。
ダッセーよな。
材は材、寺は寺で割り切れっての。

>>804
そうだよな。
あまりにも露骨でウザすぎ。

> 不揮発タイプのFPGAと言えばLatticeのispXPGA
Actelとかいうところでも出してなかった？

Actel フラッシュ構造のFPGA出してたね。
２年ぐらい前に検討したことある。。。最近どうなの？

>>804

なにかあったの？

>>807
そもそもCPLDとFPGAって、明確にはどこが違うんでしょか？
FPGAがフラッシュ積んでるのなら、それこそCPLDとの違いが、、、
蝶と蛾みたいなもの？（ｗ

プロダクトタームとロジックセルの違いでしょ
でもアルテラは全部CPLDと自社製品を呼ぶからややこしい

FLASHを積んだFPGAは、電源投入から機能開始までに時間がかかるから
CPLDを100%置き換えるまでにはいたらない

ISEのプロジェクトナビゲーターで、Verilogプロジェクトの下に
EDIFモジュールを読み込むときはどうすればよいですか。

>>812
.xnfを用意して、あとはHDLからmodule/port-mapでつなげ。

http://ip-sol.jp/shop/index.php?c=&s=date&p=1&r=1&page=#20010
買いに行こう

＄1.05だろ。送料込み400円くらいできぼんぬ

↑学生や原価厨はきっとこのように考えているに違いない。
しかし、実際、800円じゃ商売にならん。
1000個売っても利益は40万くらい？
価格設定って難しいよね。

The 1 Mbit XCF01S, available in May 2003, is priced at $1.05 for 100K units in 2005.

これのことか？>815が100K個買ってくれるなら
一個あたり$1.05でも出せるんじゃね？

とりあえずサンプル価格で買えれば御の字といったところかな。

>>815
＞＄1.05だろ。送料込み400円くらいできぼんぬ
まともな商社経由ならありえない。なぜならDistyCostは$2.5以上だから。それも1000pcs

250K個プライスでもその価格は出ない。
いったいどこからその価格が出てきたんだ？

というか、ひょっとして材の代理店が書き込んでいるのか？

サンプル価格＋受発注にかかる人件費＋梱包送料

おい、オマエラ、Parellel Cable IV の中身教えろよ。
内部画像のうｐとか、ケーブル認識のカラクリとか（PE BUSY D6でなんか小細工してる？）

回路図が公開されていると思われ。

え゛？！

>>821
BB2もそうだが、非公開。

BB2はまともに買うと日本じゃOver 3万円だよね。ここで買うと$80。
1$=300円で舶来品をありがたがらせる作戦か？

http://www.dallaslogic.com/ezfpga_cyclone_c3c6.htm

寺ってUSBに変わったんじゃないの？
まだパラレル？

変わったってのはQuartusがサポートを辞めることだよね？
そうはなってない。

どっちも行けるってことね
最近のパソコンはパラレルないのも多いから、USBが使えるのは助かります

俺ASUSかGigaのマザボから選ぶんでメーカ製PCはよく知らないんだけど、
ノート以外のデスクトップでもパラレルポートはなくなってるの？

ttp://www.hdl.co.jp/tp2/index.html

俺はこっちので作った。オリジナルはヒューマンデータみたいだけどね。
http://www.axas.org/pld/altera/byteblaster/Works/byteblaster2.pdf
全部表面実装品使ったらえらく小さくできた。もちろんユニバ基板

寺のMVなら公開されているんだが、これじゃ駄目か？
ttp://www.amelek.gda.pl/avr/uisp/dsbytemv.pdf

寺サイトの方だとここか
ttp://www.altera.co.jp/literature/ds/dsbytemv.pdf

すまん、一部足りなかったんだな・・・

Quartus使いの人教えてくだされmOm
Quartus(製品版の4.1)ってISEのようにVerilogテストベンチを作って(ISEは雛形まで作ってくれるけど)、
これをModelSimに引き渡して、run -all までシームレスに持っていくことってできないんでしょうか？
昼からドキュメント見ながらやってたんだけど、シームレスな連携の仕方がどうしてもよくわからない・・・
つーか機能として可能なんすか？

恥かきついでにも一つきいちゃお mOm
Synplify 7.7.1 でNativeLinkちゃんと動いてる人居ますか？
Precision 2003 は何の問題も無く動くんだけど、

Error: Synplify Pro Error: @E|No component with name xxx to synthesize

トップモジュールはxxxになってるのにこういうエラーが出る。
もっともSynplifyを別途起動してvqm作って・・・という作業では問題なく
フィッティングまでできます。
でもSynplify は Pro.はNativeLinkの対象じゃないんだよね〜

ModelSimの件はわかりました。スレ汚してスマソ
Synplify の方は未解決です。

質問しておいて、解決法かかねーようなヤツの質問はスルー

嫌まだちゃんと解決したわけじゃないけど目処だけはついたので聞くのをやめただけ。
testbenchモードでmodelsimを起動したときtestbenchのモジュール行方不明のエラーが出るけど、
vsim modelsim_work.testbanchname
add wave *
run -all
とでも書いたdoファイルを走らせれば一応シミュレーションはできる。
場当たり的な対処法だけどとりあえず何とかなるから答えてくれる人の手間避けるために書いただけ。
俺なりの解決法書いたからSynplifyの件はよろしく頼むよ。

下らん情報なので申し訳ないがPCの場合のテストベンチ名は大文字にしとけばいいみたいね。
>>839
よろしくね。

Synplifyも解決した。お騒がせしました。
Synplify Pro. も何故か動く。
解決法は、あっちこっちクリックしたから残念ながらわけわかめ！
もいっかい別のプロジェクト立ち上げてみたけど問題なく動いた。
テストベンチもデザインファイル(Verilog)も一切いじってないので何で動いたのか謎？？？
いっぱいチェックボックスいじり倒したからどこをどういじったのか覚えてない・・・めちゃ欝

Synplifyも解決した。お騒がせしました。

約20kで安いけど、これどうよ？
ttp://www.altium.com/jp/livedesign/
Altera Cyclone (EP1C12F324C8) デバイスか、
Xilinx Spartan-3 (XC3S400-4FG456C) が選べると
プリンタポート直結できるから専用ケーブルもいらないみたい

２ちゃんで宣伝するとは、良い度胸だ。

見に行ったけど、ローディングを繰り返すだけで漏れのところでは何も具体的な事は
見えないよ。
説明文見る限りは、その会社の製品の評価キットの位置付けで、ソフトが３０日しか
使えないというものだろ？
FPGAをつかったブレッドボードつうかリアルタイムシミュレーターつうか
２０年前からある物だし。
漏れ的にはどーでもいい

工作員認定ありがとよw

あれからUSのサイト見て回って$99で売っていたので寺版を申し込んだ。
俺的には財からの乗り換え検討だから、専用ケーブルがいらなくて
VGAが付いて苦有足すで動きそうなやつを探していた。
ETで見かけたけど、P-MANもどきのゲームもあれで動かしていたよ。

ソフトはなにが利点かよく分からん。教授がP持ってるから借りて試してみるつもり。
無事に動いたら報告するよ

>846
Flashがインストールされていないのでは？
漏れの所では見れた。
＄９９なら財のスパ３と同じ値段だね。

日本で買うのより安そうだな
送料・税金など判ったら教えてくれ　>847

寺のftpサイトanonymousアクセス禁止したな。ダウソし放題だったのに。

DWM買って来た。
LEDいらねーからレギュレータ付けて欲しかったなあ。

買い出しにいかねば。

２ちゃんねら〜敵には、ボードにつけるのはピン？ソケット？

寿命を考えるとピンだな。しかし静電気＆汚れが気になるなぁ。うーむ悩むところだ。

CPLDとFPGAの違いってよくわからんちんこ
TTLとCMOSの違いみたいに差はほとんどないの？

CPLDとFPGAの違いか？
CPLDってのは、要ってみればプレハブ住宅だよ。
FPGAってのは、安普請の建売住宅。

ROMとRAMの違い。
ただしMAXIIには気をつけろ

ALTERA的には、Xilinxが先にさんざんFPGAと宣伝しまくったので
近年まで意地を張ってCPLDと言っていたのもある。
Flex10KなんてFPGAと名乗っても構わなかったんだがなぁ。

ありがとうございまつ
じゃFPGAがRAMで、CPLDがROMか…、ちなみに寺のFPGAにVHDLで論理記述してんだけど
clkの周波数を分周して下げた時、自分の計算して出そうと考えた周波数と、
実際にオシロで測定した周波数がモノ凄い合わないんだけどなんでかな？
計算はあってるし、記述した16進数もあってるし…んー

年末という事でアワードを決めようじゃないか。
xilinx、もしくはALTERAが搭載された商品で一番すげーと思えるのは何か？
貴方の知っている商品を挙げよ。

ちなみに俺が知っているのはシャープのアクオスにXixlinが乗っていたと言う
事実。

雑誌のオマケに一喜一憂悲喜交々のこの板住人

>>853
LEの粒度と接続構成の違い。

>>856
FLEX10Kシリーズは誰がどう見てもFPGAっすね。

なに！ 10KってCPLD扱いだったのか？ 誰もがFPGAって言ってたけど、、、

>>857
ｱﾙﾃﾗの方じゃなくて、クロック発生側に問題がないかな？

>>857
記述間違いの可能性が一番高いと思うが・・・。シミュした？
配線ミス（特に電源周り）は無いか？　GND数本浮いてて妙な現象に嵌った事あるぞ。
電源ピンたくさんあるから、１,2本繋がって無くてもパッと見正常ってな事もある。
クロック波形の品位、反射とかで汚くて誤動作ってパターンに嵌った事あり。

ザクツーがデバイス販売やってるみたいだけど、今度は真面目な商売やってるの？

アルテラのＵＳＢ−ＢｌａｓｔｅｒのＲｅｖ．Ｂって何さ？
ぜんぜんケーブルの質が違うように見える。
代理店からはこんなの聞いてないぞ。

http://page12.auctions.yahoo.co.jp/jp/auction/p9425997

すいません！
俺のオシロが古古三菱製のアナログ回路用で、デジタルの読み込みは狂いやすかったみたいです ゴメンポ！
あー初心者

>>864

ALTERAの気持ちは分からないでもないけど、
最高でも20MHzの信号にマイクロストリップの
ケーブルは大げさでしょ。

>>864

http://science3.2ch.net/test/read.cgi/denki/1094181663/148

＞858
ALTERAのCycloneがSO○Y製のWEGAとVideo walkmanは確実搭載されている。
あと、PSXも乗っているらしい。

っていうか、最近じゃFPGAやCPLDの載ってない製品の方が
珍しいような・・・。制約条件さえ満たせば、ASICだった
所は(エラッタ対策の為も含めて)FPGAにしない？普通

俺はスパ３のリリース前から某家電屋が工場ごと押さえちゃって、
スパ３のリリースが遅れたことの方がおもしろかった。

この前12000円セールやってたエプソンのBSデジタルチューナには
スパルタン2がのってたよ。XC2S30かな？

SonyはやっぱりXilinxを嫌ってCycloneなのか？
それにしても自分のところの不良品率には棚上げして、
他社にはえらく厳しいとは笑っちゃうな

>>857
まずは、分周回路が間違えているか、クロック自体が正常かどうか切り分けるために、
分周してないクロックをFPGAをスルー出力して、周波数を測ってみては？

ところで、自分で分周したクロックをベースクロックとして、
各モジュールに供給するのは、今は簡単にできるのですか？
以前は、アルテラのデバイスだと、一度FPGAの外に出して、
それをクロック入力専用のピンから入れなおしてやらないと聞いたんだけど。。。

StratixやCyclone（これはDWM付録）で普通にPLL使ってます。
わざわざ外を回すようなことはやってませんです。

>872
面白い。そりゃ棚に上げるよ。でもより不具合を多くしないように
するにはスパ３を採用しない方が良いという結論じゃないの。
だって採用したら最後、噂のタイマーをもう一つつんだことに
なるんじゃない。

他社では使いこなせているものを無能だから使いこなせないってのが
クソニーらしさ何だろ。

でもさ〜。以前話題になったＲＯＭが消えるとかいろいろな事が
あってのＸ社採用中止じゃないの。それでＳ社をせめても仕方ないん
じゃないかな。直ぐに改善しろと言っても問題が積み重なっていると
Ｘ社も大変だけど頑張って信頼を戻すしかないんじゃない。

まぁ、X採用以前に問題山積みだからな>S

ケータイゲーム機でも早速数々の不具合が（w

もうずいぶん昔の話だけど、XiのPLCCパッケージ品がパカっと割れてる
(足の接合部分からふたがはがれる)のをよく見かけたんだけど最近は
そんなことないの？

>>873
一世代前のアルテラのデバイスの話だな、たぶん
Cycloneはそんなことをしなくても、
分周クロックも勝手にグローバルに配置配線してくれる
どこまでが外出ししないといけなくて、
どこから中出しOKになったのかは知らない

S社ってほんといい加減な仕事するよね
最初に不具合が出るのが、当たり前って開き直って開発してるのが、日本人として許せない。
いつになったら、アメリカの軍事産業に勝てる開発が出来るのかなぁ？
いつも最初の元を造るのはアメリカ。
それをパクるのが日本人。
いい加減 勝ちたいよ。

エラッタ対策というより、開発期間じゃないか？
ASICだと仕様fixから6ヶ月ぐらい必要じゃない。

ASICは複数機種（もしくは数世代）対応のものをしっかり作りこみ、
機種ごとの仕様はFPGAで吸収すると。

>>881
そういえばクソニは防衛関係にノータッチだな。
余程信頼されてないのか。

>>880
> どこから中出しOKになったのかは知らない

エロいな。

それでいて防衛にタッチしている三BCとフジがあんなんじゃ…
日本人はMIL記号に代わる物から造り直した方がいいよね
寺と罪にはお手上げよん

政商がらみはおつきあいの仕方があって、ソニーはそれを知らない。
NTTのトラックメーカとしても参入できてないでしょ。
まぁ、彼らの感覚としては、へこへこ頭下げてそんな付き合い方してられるか！
ってとこかな。
これといったデバイスがあるわけでもなく、お得意の映像関係も民生品では見る影もなし。
慶応出身者ばっかりが幅を利かせるナンパで嫌味な会社に成り下がった。
ゲーム機でもつくってにゃシャーない罠。
あとは金融と保険ででもがんばってくれ！なんや？この会社

>最初に不具合が出るのが、当たり前って開き直って開発してるのが、
>日本人として許せない。

Ｓ社は良くも悪くも日本に本社がある米国の会社みたいなもんですから

>>883
むかしトンボの目レーダーの記録に放送用VTRくずれの記録機作ってたりしてたような気が。
航空管制用の正方形のブラウン管とかもあったな。民間でも使ってるけど。

>>864
>>866
Nios II IDEのデバッガでJTAGの通信量が多くなったんで
こうしないと落ちる場合があるんだと
IDEのデバッグが不安定な場合はJTAG側のケーブルを
短くすると効果があるらしい

あんた、いろんなインタフェース載せる前に自分とこの
ダウンロードケーブルまともに設計しなさいよ。残念！

XilinxのISE webpackとModelSim XE starterを使っているのですが、
テストベンチを実行すると

Launching Application for process

"Generate Expected Simulation Results".

Reading d:/Modeltech_xe_starter/tcl/vsim/pref.tcl

# 5.8c

# do adder_test.ado
listening on address 127.0.0.1 port 1200
# ** Error: couldn't duplicate input handle: bad file number
# Error in macro ./adder_test.ado line 6
# couldn't duplicate input handle: bad file number
# while executing
# "vlib work
# "
ModelSim> Error: error reading "stdin": bad file number
error reading "stdin": bad file number
while executing
"error $message"
(procedure "invoke" line 10)
invoked from within
"invoke"
("while" body line 2)
invoked from within
"while {$vsimQuit == 0} {
invoke
if {[fblocked stdin]} {
set vsimPriv(stdinReady) 0
fileevent stdin readable {set vsimPriv(stdinReady..."
ERROR: VSim failed to simulate annotated testbench

というエラーが出てしまい、テストベンチが動きません。
IP 127.0.0 port 1200とか書いてありますが、原因がいまいちよくわかりません。
どなたか解決策をご存知の方は御教授ください。

LANポート とかMACアドレス確認してみた？

>>891
喪前
web版じゃなくて製品版
割っただろ？

>892
あひゃ〜ぁ　　ゲラゲラ

◆YMO/ALTERAって鳥屋の人だったのか・・・

>>891
CD-ROMからちゃんとXE-Starter、再度インスコしてみなよ。
レジストリ存在しないエラーぽいぞ？まさに割れ物ぽいエラー。

>>895
鳥屋の師匠はALTERA嫌いなはずなんだが、弟子と師匠で別デバイスを使っている。

いやぁ〜　罪のWEB見てたら洗脳されちまったさ。