【半導体】スパコン向けMPU開発　米インテル(Intel)、1秒で数兆回の演算［10/06/01］

米インテルは５月３１日、スーパーコンピューター向けの超小型演算処理装置（ＭＰＵ）
「ナイツ・コーナー」の開発を進めていると発表した。１秒間に数兆回に達する演算処理が
可能という。

世界の最先端のスパコンは現在、パソコン向けのＭＰＵなどを数千個組み合わせることで、
超高速の演算処理を可能としているが、インテルは専用ＭＰＵで飛躍的な性能向上を目指す。

これまでのＭＰＵは演算を行う「コア」を１個から複数個持っていたが、インテルはこれを
５０個以上とする。
回路線幅を２２ナノメートルとした次世代の半導体製造技術を活用し、集積度を向上させた。

ソースは
http://sankei.jp.msn.com/economy/finance/100601/fnc1006011011003-n1.htm
関連スレは
【スパコン】中国産スーパーコンピュータ、IBM抜き世界2位に［10/06/01］
http://anchorage.2ch.net/test/read.cgi/bizplus/1275350344/l50
【IT】インテル(Intel)、新しい超薄型ノートPC向けチップを発表 [10/05/25]
http://anchorage.2ch.net/test/read.cgi/bizplus/1274957917/l50
など。

１秒間に数兆回？　１兆と２兆じゃ倍違うが　何兆？

もうすぐサイバーダインが生まれる。

もう小学生の意地の張り合いみたいな値になってきたな・・・
「オレ一兆回演算出来るんだぜ！」
「じゃ、オレ二兆ー！」
「それじゃオレ三兆！

NECとの共同開発のスパコンはこれを使うのかもな

５０個はいいけど
何が計算できるのだ
浮動小数点？

IntelがHPC用のチップを22nmのプロセス使って50コア超で作るって言ってるだけで、
具体的な数字出してないから、何兆回かなんてわからない。
この発表で一部開発者向けにLarrabeeをHPC限定に回したやつが1.2兆回くらいなので、
2兆回くらいじゃないだろうか。50コア超で最大何コアか次第でもっと上がるかもしれないけど。

ＴＦＬＯＰＳじゃいけないの？
整数演算？ベクトル演算？

ビジコンからのしあがったインテルがとうとうコンピューターの最高峰に
迫ろうとしているｗｗｗ

なんかGPUもCPUもかわらなくなって来たな。
みんなコアだらけになるのか？

コアを５０個にした分、メモリもデータ転送速度を上げないと意味がないんじゃない？

CPUの本体は計算するコアだろうが
CPUの写真みるとL1キャッシュとかが膨大な面積しめてるよな

これを全部計算するチップだけで敷き詰めるわけか。

あれースパコンスレのお約束では
汎用CPUがあればHPC用CPUなんていらないんじゃなかったのー？

>>11
どうせ同じところをグルグル回るので
キャッシュでいけるはず

こ、これは…幻の東芝版CELL？

>>11
ゲーム機みたいにメモリもチップ内に全部取り込んで、
バカみたいなバス幅で内部接続するようになるんじゃね？

MPUってモトローラかよ

世界第２位じゃダメなんでしょうか？

>>14
それだと用途がすごく限定される。　XeonやOpetronはまだまだスパコンに使われそうだね。

アクセラレーターカードでの提供になるんじゃないの？
GPUみたいにGDDRを基板直付けで、大量に載せて帯域稼ぐことになるかと。
一部開発者に提供するKnigths Ferryはそうだし。

Larrabee、GPU、Cell
演算コアが安い時代になっちまった。

キャッシュが効くうちはそれでいいが
データ転送性能は、光でもメタルでも、通信線という
資源が必要。ここで金がかかる。

結局ここで頭打ちになる。

むしろメモリスロットに刺すメモリモジュールに演算機能を持たせろよ

1プロセッサに収めるとコストや熱がかさむからクラスタ作ってるんじゃないのか
リベート出すんで高いMPU買ってください？

>>14-23
何を言っているのか理解できない文系の俺

>>21
線だけならいいけど、実際は熱でるから冷却が大変っしょ

２２ナノか、そろそろ技術の限界だな

スパコン向け MPU よりも、サーバー向け専用MPU の方が個数的に売れるんじゃあねか ?
・・・現行のMPUはパソコン向け専用だから、パソコン向けってレスは無しでw

スパコンの学会で発表したから、HPC向けの話が前面にでているだけで、
LarrabeeのようにGPUとしても売るつもりがあるのかもしれない。
そのLarrabeeはGPUとしては失敗して、HPC用にKnights Ferryって
名前付けられて開発キット扱いになったけど。

コア数だけだと12コアOpteronが4個分
採算あわないんじゃないかなぁ

インテルとNEC、将来に向けたスーパーコンピューター技術の共同開発に合意
http://www.nec.co.jp/press/ja/0911/1701.html

HPC向けの（基本的には）スカラー型のプロセッサで世界最大のシェアを誇る巨大企業と
世界最強のベクトル型プロセッサを作る日本企業がタッグを組んだわけだが
>>1の新プロセッサを使うスパコンにはNECの高速な共有メモリ、高速なインターコネクト、
高速なベクタープロセッサ、の技術も加わるんだろうかね

京速どころじゃなくなっちゃうわけ？（　・ω・）ｙ─┛〜〜

GPUはデータ転送のオーバーヘッドがあるから
CPUだけで計算した方がいいんじゃまいか
例えばCore i系コア(つまり1クロックで4個の倍精度演算が出来る)なら
4GHz*4演算＝16GFLOPS
が理論コア演算速度
64コアなら1024GDLOPS＝1TFLOPS
だな
それが8枚ささるM/B作れば8TFLOPSになる

>>29
HPCに向いたデータ演算特化の小型コアをいっぱい載せる。
仮にWindowsを動かせるとしても、多分大抵のベンチマークではしょぼい結果しかでないプロセッサになる。

>>32
http://pc.watch.impress.co.jp/docs/column/kaigai/20091202_332618.html
IntelはSVMでデータ転送のコストやプログラミングの難度を下げるつもりみたい。
そもそも、CPUだけで計算した方が速い用途にはGPUは使わないし。

>>23
ノード間の通信速度を上げるために極限まで短距離で接続するのです。

世の中の速度が上がっても　忙しくなるだけで給料は上がらんからな〜

富士通に対するNECの怒り爆発！！

ＧＰＵの内部は結構速いのだが
それを、X16で繋ぐなら、4GB/Sしかない。
全部台無し。

NECとの共同開発してるやつ？

バスやインターコネクトが量子通信になるのが
次のブレークスルーですか？

CPUやベクトル演算器そのものはintelが得意だろうが、
メモリインターリーブやインターコネクトは、
NECのパテント使わないとむりだろ。

パテントかいくぐると、ものすごくいびつなものになる。

PCIeの1.1ならx16は片方向4GB/sだけど、今GPUで使われている2.0なら倍の8GB/s。
次世代の3.0だとさらに倍の16GB/s。
CPU間接続の帯域は、IntelのQPIやAMDの16bitHTは片方向12.8GB/s。
PCIe3.0世代なら理論値だと上回る。

PCIe、ＳＡＴＡ，ＵＳＢなんかの
電波領域に入ってくるような
高速通信はＮＥＣの独壇場だからな。

ＮＥＣとintelはそこを狙っているんだろう

NECはうまく国のプロジェクトを抜けたな（　・ω・）ｙ─┛〜〜

すでに開発向けに配られているキットでは、GDDR5のメモリを搭載しているとのこと

日本企業はすっかり落ち目ですね

ここはひとつ、NOPの実行だけは世界で一番早いCPUをサンヨーあたりに作ってもらいたい。

>>46
それと　wait が定クロック値で何百年もつか、とか．．．

x86アーキテクチャでおねがいしますねｗ

理研富士通連合 vs NECインテル連合

なぜ１位じゃなきゃいけないんですか？２位じゃ駄目なんですか？