SPICE
73 ：名無しさん＠５周年：2007/04/23(月) 04:33:06
このスレは2000年から続いているのか。すげえな
74 ：名無しさん＠５周年：2007/04/23(月) 05:04:54
擦れぬしの自演だけだよ。
75 ：名無しさん＠５周年：2007/04/24(火) 19:24:39
ＨＳＰＩＣＥは500万円くらいかなあ。色々着けるとね。
76 ：名無しさん＠５周年：2007/05/19(土) 23:15:56
マシンインストラクション生成時代のSPICEが最強
>>69
超亀レスだけどreltolかabstolを緩める、gminを粗くするとか。
超亀レスだけどreltolかabstolを緩める、gminを粗くするとか。
>76
いまどきのcpuだとかえって遅い
メモリ沢山つかうから
いまどきのcpuだとかえって遅い
メモリ沢山つかうから
79 ：名無しさん＠５周年：2007/06/15(金) 23:15:02
おっぱい
80 ：名無しさん＠５周年：2007/07/04(水) 04:54:33
74HC123のモデルがあるとこ教えてください
探し回ったけどわかんねー
探し回ったけどわかんねー
81 ：名無しさん＠５周年：2007/07/11(水) 05:02:01
HSPICEで基板のSI解析ってやったことある方います？
>>81
あると言えばありますが、SI解析時にPKGやボードの
電源の揺れとかクロストークとかを考慮した解析はやった事ないです。
あくまでシグナルライン1対の解析で損失とか共振が問題ないか、
Sパラとアイパターン見たくらいですね。
あると言えばありますが、SI解析時にPKGやボードの
電源の揺れとかクロストークとかを考慮した解析はやった事ないです。
あくまでシグナルライン1対の解析で損失とか共振が問題ないか、
Sパラとアイパターン見たくらいですね。
83 ：81：2007/07/12(木) 03:26:11
>>82
ちょうど、その辺りを考慮した解析が出来るツールでどういったのがあるのか探しているんです。
学生時代にLSI設計でHSPICEを使用したことがあるので、基板のシミュレーションでも使えるものなのかなあと。。。
HSPICEを使うにしても、PCBをHSPICEで扱えるモデルに解析してくれる(エクストラクタ？ソルバ？)ツールで
どんなものがあるのかって現状です。そこで、ざっと調べてみたところansoftとかなのかなあと。
MentorのHyperLynxとかICXみたいなソフトだとボードのモデリングもやってくれるんですよね？一体どっちがいいんだろう…。
(といっても、HSPICEでもIBISモデルを使うことになるんだろと思うのですが。。。)
ちょうど、その辺りを考慮した解析が出来るツールでどういったのがあるのか探しているんです。
学生時代にLSI設計でHSPICEを使用したことがあるので、基板のシミュレーションでも使えるものなのかなあと。。。
HSPICEを使うにしても、PCBをHSPICEで扱えるモデルに解析してくれる(エクストラクタ？ソルバ？)ツールで
どんなものがあるのかって現状です。そこで、ざっと調べてみたところansoftとかなのかなあと。
MentorのHyperLynxとかICXみたいなソフトだとボードのモデリングもやってくれるんですよね？一体どっちがいいんだろう…。
(といっても、HSPICEでもIBISモデルを使うことになるんだろと思うのですが。。。)
自分が担当しているのはPKGですが、HSpiceでPKGとかPCBの解析をする場合、
配線部はRLGCのWエレメント、スルーホールやコネクタ部はRLCの
集中定数モデルという具合になります。モデル化は配線部なら
HSpiceにフィールドソルバが内蔵されているので、
配線の断面構造を入力すればモデルを作成してくれます。
全体としてシンプルな感じですね。
AC解析で数分もかからない程度です。
自分の会社(事業部)はボード設計のためのツールが整備されてないので、
モデル化は実測のTDR波形やSパラとの合わせ込みでやってます。
シミュレーションツール欲しいな･･･
配線部はRLGCのWエレメント、スルーホールやコネクタ部はRLCの
集中定数モデルという具合になります。モデル化は配線部なら
HSpiceにフィールドソルバが内蔵されているので、
配線の断面構造を入力すればモデルを作成してくれます。
全体としてシンプルな感じですね。
AC解析で数分もかからない程度です。
自分の会社(事業部)はボード設計のためのツールが整備されてないので、
モデル化は実測のTDR波形やSパラとの合わせ込みでやってます。
シミュレーションツール欲しいな･･･
85 ：名無しさん＠５周年：2007/07/16(月) 13:22:26
>モデル化は実測のTDR波形やSパラとの合わせ込みでやってます。
どうやってやるの？
どうやってやるの？
86 ：81：2007/07/19(木) 03:02:32
HSPICEにフィールドソルバがあるのって知らなかったです。(お恥ずかしい。。。）
配線の断面構造っていうのは、こんな感じの情報を指されているんでしょうか。
http://images.google.com/images?svnum=10&um=1&hl=ja&lr=&safe=off&q=stackup+solver
(レイアウトツールとのインターフェースがあるとかって意味じゃないですよね？)
何か、お話しを伺ってたらHSPICEもありなのかなあって思えてきました。
ネットワークアナライザも買わないといけないのかあ。。。
何となく、
LSI(PKG)設計者は慣れ親しんだHSPICEに
PCB設計者はとっつきやすい解析ツールへ手を出していくってイメージを勝手に妄想してます。
配線の断面構造っていうのは、こんな感じの情報を指されているんでしょうか。
http://images.google.com/images?svnum=10&um=1&hl=ja&lr=&safe=off&q=stackup+solver
(レイアウトツールとのインターフェースがあるとかって意味じゃないですよね？)
何か、お話しを伺ってたらHSPICEもありなのかなあって思えてきました。
ネットワークアナライザも買わないといけないのかあ。。。
何となく、
LSI(PKG)設計者は慣れ親しんだHSPICEに
PCB設計者はとっつきやすい解析ツールへ手を出していくってイメージを勝手に妄想してます。
>>86
レイアウトツールがあるわけではないです。
通常の入力ファイルの中で絶縁層の構造と導体の形状や座標を記述します。
（だから入力を桁で間違えても気付きにくい場合があります）
リンク先で配線断面図を示しているのがいくつかありますが、
解析モデルはまさにそんな感じです。
モデルを単純化して組み合わせると電源ループインダクタンス
の大雑把な見積もりもできるので割と便利です。
>ネットワークアナライザも買わないといけないのかあ。。。
求める精度次第ですが、カタログの誘電率(tanδ)を入れても
なかなか一致しないと思います。自分がやったPKGの場合、
実測とSimで5Ω以上ずれてました。VNAかTDRのどちらか一方があると
検証が出来ていいと思います。
>>85
いやぁ、なんと言うか結構泥縄な感じなんで恥ずかしいんですが、
いくつかTEGパターンを作ってCやLを求めるとかそんな事やってます。
終端開放のTDRでCを求めて、短絡させてLを求めて、とか、
反射の遅延から誘電率求めてSパラの損失にあわせるとか。
全部の辻褄がぴったり合うかといえば、それは･･･
だからアレグロのCADから一度電磁界解析してモデルを導出して、
その精度を検証してみたいんですけどねぇ・・・
上司はいろいろ言うけど、結局品証みたいな仕事しかないので泣けてきます。
レイアウトツールがあるわけではないです。
通常の入力ファイルの中で絶縁層の構造と導体の形状や座標を記述します。
（だから入力を桁で間違えても気付きにくい場合があります）
リンク先で配線断面図を示しているのがいくつかありますが、
解析モデルはまさにそんな感じです。
モデルを単純化して組み合わせると電源ループインダクタンス
の大雑把な見積もりもできるので割と便利です。
>ネットワークアナライザも買わないといけないのかあ。。。
求める精度次第ですが、カタログの誘電率(tanδ)を入れても
なかなか一致しないと思います。自分がやったPKGの場合、
実測とSimで5Ω以上ずれてました。VNAかTDRのどちらか一方があると
検証が出来ていいと思います。
>>85
いやぁ、なんと言うか結構泥縄な感じなんで恥ずかしいんですが、
いくつかTEGパターンを作ってCやLを求めるとかそんな事やってます。
終端開放のTDRでCを求めて、短絡させてLを求めて、とか、
反射の遅延から誘電率求めてSパラの損失にあわせるとか。
全部の辻褄がぴったり合うかといえば、それは･･･
だからアレグロのCADから一度電磁界解析してモデルを導出して、
その精度を検証してみたいんですけどねぇ・・・
上司はいろいろ言うけど、結局品証みたいな仕事しかないので泣けてきます。
PSpiceのモデリングに関する質問です。
とあるHPにてフォトカプラのモデル例を見つけたのですが、
セミコロンの意味が分かりません。単なるセパレータと見なしてよろしいのでしょうか。
*A = diode anode
* K = diode cathode
* C = BJT collector
* B = BJT base
* E = BJT emitter
.SUBCKT PS2621 A K C B E PARAMS: REL_CTR=1
* PS2621 from NEC * RAP 7/97
D1 A D Demit ;Gallium arsenide infrared emitting diode
Vsense D K 0 ;Diode Current sense -> IF
Hd R 0 Vsense 1
Rd R T 10K
Cd T 0 14.7389p
* Gpcg models CTR
Gpcg C B TABLE ;Photodetector {(IC vs IF) / Q1 BF}
+ {If(V(T)<10m,
+ (V(T)^1.61722627*exp(4.36489543-81.9441523*V(T))*REL_CTR/700),
+ (V(T)^0.465832*exp(-1.70391-4.509543*V(T))*REL_CTR/700))}
+ (0,0) (10,10)
Q1 C B E E Qdtect ;phototransistor detector
Rdummy B 0 5G
.model Demit D IS=1.09E-13 N=1.693609 RS=1.431383 BV=6 IBV=10U
+ CJO=70P EG=1.424 TT=500N
.model Qdtect NPN IS=2.857P BF=700 NF=1.1786653 BR=20 TF=1.15564N TR=4.56886n
+ CJE=16.315P CJC=21.1189P VAF=100 ISS=0 CJS=44.5657p ISC=120p
.ends
とあるHPにてフォトカプラのモデル例を見つけたのですが、
セミコロンの意味が分かりません。単なるセパレータと見なしてよろしいのでしょうか。
*A = diode anode
* K = diode cathode
* C = BJT collector
* B = BJT base
* E = BJT emitter
.SUBCKT PS2621 A K C B E PARAMS: REL_CTR=1
* PS2621 from NEC * RAP 7/97
D1 A D Demit ;Gallium arsenide infrared emitting diode
Vsense D K 0 ;Diode Current sense -> IF
Hd R 0 Vsense 1
Rd R T 10K
Cd T 0 14.7389p
* Gpcg models CTR
Gpcg C B TABLE ;Photodetector {(IC vs IF) / Q1 BF}
+ {If(V(T)<10m,
+ (V(T)^1.61722627*exp(4.36489543-81.9441523*V(T))*REL_CTR/700),
+ (V(T)^0.465832*exp(-1.70391-4.509543*V(T))*REL_CTR/700))}
+ (0,0) (10,10)
Q1 C B E E Qdtect ;phototransistor detector
Rdummy B 0 5G
.model Demit D IS=1.09E-13 N=1.693609 RS=1.431383 BV=6 IBV=10U
+ CJO=70P EG=1.424 TT=500N
.model Qdtect NPN IS=2.857P BF=700 NF=1.1786653 BR=20 TF=1.15564N TR=4.56886n
+ CJE=16.315P CJC=21.1189P VAF=100 ISS=0 CJS=44.5657p ISC=120p
.ends
>>88
明示的にセパレータだと書いてある箇所は見つけられませんでしたが
ttp://www.electronics-lab.com/downloads/schematic/013/tutorial/PSPICE.pdf
のp342なんかにも似たような使い方があるので、セパレータでしょうね。
行中の使用で、HSPICEで言うところの * とか $ と同じ役割みたいですね。
>>87
結構使いこなしてらっしゃいますね。本業ではないですが興味しんしんです。
PKGは詳しくないのですが、TEGパターンを作成されてというのは、
デバイス系だと実際にプロセス流すと思うんですけど、PKGだと手元で出来たりするんですか?
TDRからCを求める場合にはスペクトル解析とか行うんでしょうか…。単純にSRから？
明示的にセパレータだと書いてある箇所は見つけられませんでしたが
ttp://www.electronics-lab.com/downloads/schematic/013/tutorial/PSPICE.pdf
のp342なんかにも似たような使い方があるので、セパレータでしょうね。
行中の使用で、HSPICEで言うところの * とか $ と同じ役割みたいですね。
>>87
結構使いこなしてらっしゃいますね。本業ではないですが興味しんしんです。
PKGは詳しくないのですが、TEGパターンを作成されてというのは、
デバイス系だと実際にプロセス流すと思うんですけど、PKGだと手元で出来たりするんですか?
TDRからCを求める場合にはスペクトル解析とか行うんでしょうか…。単純にSRから？
アドバイスありがとうございます。
SPICEはCQ出版から入門書が出てますが、突っ込んだ使い方をしようとすると
色々調べねばなりません。
MOUGのようなサイトがあればいいんですが・・・
SPICEはCQ出版から入門書が出てますが、突っ込んだ使い方をしようとすると
色々調べねばなりません。
MOUGのようなサイトがあればいいんですが・・・
>>89
自己解決しました。
SIMPLISの取説に in-line commentsを見つけました。
1行に対し、セミコロン以降を無視するようです。
In-line Comments
An in-line comment is a comment that starts in the middle of a line. The in-line
comment is identified by the semicolon character, (`;'), placed at the beginning of the
comment section. The portion of the line to the right of the in-line comment symbol is
ignored by SIMPLIS. For example, in SIMPLIS, the following two lines are
equivalent:
RC 1 0 1K ;esr of c1
RC 1 0 1K
自己解決しました。
SIMPLISの取説に in-line commentsを見つけました。
1行に対し、セミコロン以降を無視するようです。
In-line Comments
An in-line comment is a comment that starts in the middle of a line. The in-line
comment is identified by the semicolon character, (`;'), placed at the beginning of the
comment section. The portion of the line to the right of the in-line comment symbol is
ignored by SIMPLIS. For example, in SIMPLIS, the following two lines are
equivalent:
RC 1 0 1K ;esr of c1
RC 1 0 1K
自分でSPICE作ってみたことある人いますか？
>>89
単純に面積からですねぇ。
PKGのTEGはそれだけのために作れるわけではないので、
チップのTEG評価用や信頼性評価用に起こすときに空いてる
パターンに相乗りさせる形でやってます。
ちなみにWエレメントのRLGCモデルでSパラ解析して、
その結果からRLGC定数を逆算するとなぜかL0の値が
周波数依存(低周波で高くなる)を持ってたりします。
バグなのか仕様なのかは判りませんが。
単純に面積からですねぇ。
PKGのTEGはそれだけのために作れるわけではないので、
チップのTEG評価用や信頼性評価用に起こすときに空いてる
パターンに相乗りさせる形でやってます。
ちなみにWエレメントのRLGCモデルでSパラ解析して、
その結果からRLGC定数を逆算するとなぜかL0の値が
周波数依存(低周波で高くなる)を持ってたりします。
バグなのか仕様なのかは判りませんが。
95 ：名無しさん＠５周年：2007/08/15(水) 16:14:28
MOSFETのMbreakN4を呼び出し、回路図に配置しました。そして、このシンボルを
ダブルクリックすると、Property Editorが開きました。
そこで、それぞれの属性が何を示しているのかわかりません。
cval、Ie、rval、STJ_2、ival、AD、AS、L、M、NRB、NRD、NRG、NRS、PD、PS、Wが表示されています。
Lはゲート長、Wはゲート幅だと思うのですが、他は何を示しているのでしょうか？
ダブルクリックすると、Property Editorが開きました。
そこで、それぞれの属性が何を示しているのかわかりません。
cval、Ie、rval、STJ_2、ival、AD、AS、L、M、NRB、NRD、NRG、NRS、PD、PS、Wが表示されています。
Lはゲート長、Wはゲート幅だと思うのですが、他は何を示しているのでしょうか？
96 ：初心者：2007/12/19(水) 18:38:06
最近、日本のデバイスメーカーもＷＥＢのお問い合わせでSPICEモデルを要求すると
くれるようになりましたね。
助かります。
くれるようになりましたね。
助かります。
97 ：名無しさん＠５周年：2008/01/07(月) 14:03:10
９６さん
本当ですか？
どこのメーカーがくれますか？今、会社の仕事で、電子部品のＳＰＩＣＥ
モデルの整備をしていて、頭が痛いところです。
モデルを整備し、ライブラリー化を行う計画です。
膨大だああああああ・。
本当ですか？
どこのメーカーがくれますか？今、会社の仕事で、電子部品のＳＰＩＣＥ
モデルの整備をしていて、頭が痛いところです。
モデルを整備し、ライブラリー化を行う計画です。
膨大だああああああ・。
98 ：名無しさん＠５周年：2008/02/01(金) 07:42:33
おまえら、スパイスモデルは、どうしてますか？
99 ：名無しさん＠５周年：2008/04/18(金) 00:29:16
私は半導体メーカーに要求しています。大体、提供してくれます。昔は、
なかなか、提供してくれませんでしたが、今はOKです。
本当に助かります。
なかなか、提供してくれませんでしたが、今はOKです。
本当に助かります。
SPICEパラメータを公開するスレ
みたいなの立てて
みたいなの立てて
101 ：名無しさん＠５周年：2008/07/29(火) 14:53:51
半導体のSPICEパラメータはHPからダウンロードできます。NDAは不要。
以前は海外メーカーばかりでしたが、最近は国内のメーカーでも増えてきました。
ただし最新の製品は公開されていない場合もあるので、営業経由で取り寄せになります。
この場合、顧客によっては拒否られる可能性もあり。
パラメータ作成って、自前でやれば手間かかるしかといって外注すると結構高いんよね…。
以前は海外メーカーばかりでしたが、最近は国内のメーカーでも増えてきました。
ただし最新の製品は公開されていない場合もあるので、営業経由で取り寄せになります。
この場合、顧客によっては拒否られる可能性もあり。
パラメータ作成って、自前でやれば手間かかるしかといって外注すると結構高いんよね…。
103 ：名無しさん＠５周年：2008/07/30(水) 13:10:55
104 ：名無しさん＠５周年：2008/08/31(日) 18:13:13
105 ：名無しさん＠５周年：2008/09/21(日) 07:25:29
メーカーはSPICEmodelにtestloadの実測波形も付けるべきだと思いませんか？
ユーザーの立場から見ればSimulationと実際に動作させた場合とで同じ(もしくは似た)特性があるのかを確認したいと思いますし。
ユーザーの立場から見ればSimulationと実際に動作させた場合とで同じ(もしくは似た)特性があるのかを確認したいと思いますし。
106 ：名無しさん＠５周年：2008/10/27(月) 22:18:50
フィールドソルバって？
初めて書き込みます。皆さんよろしくお願いいたします。
私は現在Protel98を使用していますがシュミレーションを行う為に勉強を
始めましたPSPICEの事柄でお伺いしたいのです。
１：トランスIN側（Ｌ１）100ｖ (L２)OUT10ｖで結合定数をK L1 L2 0.9とし
てこの定数(K)の使い方を教えてください、どうしたら２次側に波形が
シュミレーションできますか。
馬鹿みたいな質問ですが非常に悩んでいます。
私は現在Protel98を使用していますがシュミレーションを行う為に勉強を
始めましたPSPICEの事柄でお伺いしたいのです。
１：トランスIN側（Ｌ１）100ｖ (L２)OUT10ｖで結合定数をK L1 L2 0.9とし
てこの定数(K)の使い方を教えてください、どうしたら２次側に波形が
シュミレーションできますか。
馬鹿みたいな質問ですが非常に悩んでいます。
108 ：名無しさん＠５周年：2009/04/18(土) 12:05:33
Protel98は知らないが、Pspiceなどではトランスのモデルが用意されている。
質問に一次、二次の巻線のインダクタンスが示されていないのは、なぜ？
Kはインダクタンス同志の結合係数だから、何ボルトなんていう設定はない。
SPICEいじる前に、トランスとその等価回路を勉強しなさい。
理屈が分かってないとシミュレータは使えないよ。
質問に一次、二次の巻線のインダクタンスが示されていないのは、なぜ？
Kはインダクタンス同志の結合係数だから、何ボルトなんていう設定はない。
SPICEいじる前に、トランスとその等価回路を勉強しなさい。
理屈が分かってないとシミュレータは使えないよ。
109 ：名無しさん＠５周年：2009/04/29(水) 13:26:11
110 ：名無しさん＠５周年：2009/05/03(日) 17:05:27
まあソフト屋が要求満たせる仕様の製品持ってくることは稀だけどな
111 ：名無しさん＠５周年：2009/05/04(月) 00:44:44
PSpice入門編って本買って勉強始めたんですが、PSpice A/D（シミュレーション結果表示するやつ）のツールバー
などを消してしまい戻せなくなりました。グラフしか表示できていない状態です。
ツールバーなどを戻す方法分かる方いませんか？一度、インストールしなおしても戻りませんでした。
バージョンはOrCAD Family Release 9.2Lite Editionです。
などを消してしまい戻せなくなりました。グラフしか表示できていない状態です。
ツールバーなどを戻す方法分かる方いませんか？一度、インストールしなおしても戻りませんでした。
バージョンはOrCAD Family Release 9.2Lite Editionです。
112 ：名無しさん＠５周年：2009/06/02(火) 08:51:58
>>99
>>102
これってIBISモデルのこと言ってる？そんならSPICEモデルとは別。
IBISを使えるSPICE系シミュレータがあるってだけの話。
SPICEモデルとして提供している会社もたまにあることはあるけど、そんなに多くは無い。
しかも電圧源モデルや電流源モデルを駆使してIOポートの出力特性を近似させたもので、
デバイスモデルとは別もの。
精度さえ出てれば使う側はどうでもいいんだろうけど本当のとこどうなんだろ？
IBISから生成させてるような感じもするので、結局はIBIS並みな気がしてる。
>>102
これってIBISモデルのこと言ってる？そんならSPICEモデルとは別。
IBISを使えるSPICE系シミュレータがあるってだけの話。
SPICEモデルとして提供している会社もたまにあることはあるけど、そんなに多くは無い。
しかも電圧源モデルや電流源モデルを駆使してIOポートの出力特性を近似させたもので、
デバイスモデルとは別もの。
精度さえ出てれば使う側はどうでもいいんだろうけど本当のとこどうなんだろ？
IBISから生成させてるような感じもするので、結局はIBIS並みな気がしてる。
113 ：^^：2009/06/02(火) 19:32:59
ノイズくん
114 ：名無しさん＠５周年：2009/07/11(土) 16:30:55
ゴーストちゃん＊＾＾
トランジスタ構造のわからないIBISモデルって伝送シミュレートにしか使えないんじゃないの？
回路設計レベルで使えるシロモノなん？
最近のCADはSPICE、｀IBIS混在モデルとか使える魔法でも身につけるようになったりしてな。
回路設計レベルで使えるシロモノなん？
最近のCADはSPICE、｀IBIS混在モデルとか使える魔法でも身につけるようになったりしてな。
hoshu
すれ違いすみません
知ってたら教えてください。
star-rcxtのフリンジ容量計算って
どうやってるの？
上のメタルとのフリンジ容量は計算されているの？
知ってたら教えてください。
star-rcxtのフリンジ容量計算って
どうやってるの？
上のメタルとのフリンジ容量は計算されているの？
118 ：名無しさん＠５周年：2009/12/18(金) 18:11:12
ノードと素子数制限のない無料のLTspiceを使っている人は少ないのかな？
>>118
たくさんいるよ。
実際のところSPICEに関する話題は、電気電子板のスレのほうが活発だよ。
回路シミュレーション
http://science6.2ch.net/test/read.cgi/sim/1019407526/
たくさんいるよ。
実際のところSPICEに関する話題は、電気電子板のスレのほうが活発だよ。
回路シミュレーション
http://science6.2ch.net/test/read.cgi/sim/1019407526/
121 ：名無しさん＠５周年：
PSpiceでアイパターンのシミュレーションできますか？