JK-フリッププロップって

D-FF : Data ラッチ
RS-FF : Reset/Set FF
T-FF : Toggle FF
ここまでは分かりますが、、、
JK-FFのJKって一体なんの略????????

JackとKing
で、Queenをとりあうと

>>2
な、なるほど(信じていいのかな)

DってDelayじゃないの？
J,Kは単に端子記号に由来してるって記憶が。。。

>>4
>DってDelayじゃないの？
ですね。

でもJKは私も疑問に思ってました。
数あるアルファベットから
なにゆえにJ,Kを使う必要があったのでしょうか
(MNでも VKでもよかったということ)
他のフリップフロップはそれなりに意味のあるアルファ
ベットついているのに。。。。

2さんの方法で習いました。
JもKも手を挙げないとQはそのまま。
JかKが手を挙げるとQはそちらになびく。
両方から御声がかかると、公平を期すために反対側に遷移するって。

ＳＮ７４時代の遺物だから忘れていいでしょう。
ＡＳＩＣでＪＫなんて使っている奴いんのか？

同感ですな〜。
JKで非同期なんて最悪。

ジョンソンカウンタって使う？

嫌いです。

>>9
あんなの状態遷移が複雑になったらちっとも使えないじゃん。ワンホットでOK。

>>9
CQ出版の本でやたらジョンソンカウンタを持ち上げる
著者がいるが、、、あんなの意味なし。もっと別なところに
労力をそそぐべし。

Ｄだけありゃいいだろ？ふつー

>>12
そうそう、今でもDesign Waveとかに良く書いてるみたいだ。編集の奴らが
良くわかっとらんか、ないしはよっぽど著者を探す努力をしとらんのだな。

ＴＴＬの頃じゃあるまいし、いまどきステートマシンをロジックで組むやつ
なんているの？ そんなことしたらメンテできなくて顰蹙だぞ。

小林芳直さんでしょ？

ＩＢＭだったっけ？ ＩＢＭでは今でもあんなことやってんのかな。

ＨＤＬでジョンソンカウンタは使えないのですか？

　　　　　＿＿＿＿＿
　　　 ／＿　　　　　　|
　 　 /.　＼￣￣￣￣|
　　/　　／　 ―　― |
　　|　 /　　 　-　　- |
　 ||| (6　　　　　　>　|
　| | |　　　　 ┏━┓|　　 ／￣￣￣￣￣￣￣￣￣￣￣￣
| | | | 　　　　┃─┃|　 ＜　正直、状態定義はコンパイラまかせ
|| | | | 　＼　┃　 ┃/　 　 ＼＿＿＿＿＿＿＿＿＿＿＿＿
| || |　|　　　￣　￣|

>>16
当然スケマ。
これ常識。

>>17
やりたきゃ使えるよ、ジョンソンカウンタの論理式をそのまま書けばいい。
でも、ほとんど意味ないから止めたほうがいい。

数千ゲートとか数万ゲートとかの設計が当たり前の中で、ステートマシン
なんてたかが数十ゲート位しかない。そんなところを手間暇かけてごちゃごちゃ
いじるのは労力の無駄。趣味で設計してるなら別にいいけどね。仕事であんな
道楽やってると顰蹙買うぞ。

>>19
ＩＢＭではＨＤＬ使ってないのか？ 信じられんなあ。。。

>>20
言ってることはほとんど同意だけど、
「数千ゲートとか数万ゲートとかの設計が当たり前の中で」
は桁がちがうんじゃないか？　数十万〜数百万ゲートがあたりまえ。
数千ゲートじゃゲートアレーにもならなくてPALとかになっちゃうんじゃないか？

>>21
旧DECのアルファCPUはHDLも論理合成も使わず、がちがちに人手最適化した
回路設計だと昔聞いた。まあ他社と同じツールを使ってたら、他社と同じ
レベルの石しか出来ないので、これはまあ、ひとつの見識だろう。

>>22
＞旧DECのアルファCPUはHDLも論理合成も使わず、がちがちに人手最適化した
＞回路設計だと昔聞いた。
それって何万ゲートくらいなの？

>>22
ああ、失礼。「設計」というのを「チップの設計」というよりは「ＩＰコア１つぶんの設計」と
いう意味で書いたのであの文になった。うちでは一つのコアの目安はだいたい数十Ｋ〜数百Ｋセル
くらい。コアだけでミリオン・セルのオーダに行くこともあるけど、感覚としてはまだ大きいほうかな。

カスタム設計したり人手でロジック書いたりするのは、データパス系では良くあると思うけど、
ステートマシンを手設計というのはやはりメリットを感じられない。よっぽどタイミングクリティカル
なところか、インターフェース周りでハザードやセットアップがやばいか、それくらいしか手設計の
モチベーションはないと思うな。メイン処理のシーケンサを手設計するなんてナンセンス。

>>23
ちょっと昔のデータだけど、21164は930万トランジスタ、2nand換算で
230万ゲートだね。　まあ、キャッシュメモリとかがあるから全部ランダムゲート
ではないが。

>>22
> 数十万〜数百万ゲートがあたりまえ。

それはマスコミに踊らされすぎ。その数字は技術的にやろうと思えばできる、ということであって、
けっして当たり前に行われているわけではない。そこまで大きければ大企業であってもかなり大きな
プロジェクトで、世界でも年に数十〜数百のオーダーでしかやってないと思うね。
そのオーダーではまだまだ「当たり前にやられている」と言えるレベルじゃないね。本当に当たり前だと
言っていいのは、１桁か２桁小さなデザインだね。


> 数千ゲートじゃゲートアレーにもならなくてPALとかになっちゃうんじゃないか？

数千ゲートならＰＡＬなんかじゃ全然だめでしょ。そのクラスのデザインなら、ＰＡＬでラッチが足りる
わけない。ＦＰＧＡやＣＰＬＤの公称「○○ゲート相当」は１桁から下手すりゃ２桁くらい差っ引かないと
いけないのは、常識だからご存知だよな？

数十万〜数百万って、幅が広すぎだろ。

数十万は実際にいくつか設計して量産まで
行ってるから当たり前と思うが、数百万は最近ぽつぽつだな。

>>20
HDLでジョンソン書いたよ。手でシーケンサ書いた訳ではなく、状態割り当てだけ
手動でやった。これだと、そんなに手間はかからない。ワンホットを自動で出す
より状態割り当て分の記述が増えるだけだ。
結果は小林氏の言うとおり、非同期の信号受けるのに便利だったよ。なんでもかん
でも2段同期だと間に合わない時があるのでね。
ただHDLで書いた時、妙な最適化で違うものにならないか不安だね。割り当て以外
はHDL任せにしたから、状態割り当てを最適化しないかと(いまのコンパイラでは
無理かな?)心配だった。

> 状態割り当てだけ手動でやった。

それでハマッタことがあるので老婆心ながら。

マイナーループまでちゃんと自分で定義した？ メジャーループの状態割り当て
だけ書いてマイナーループを未定義（ないしオール０とか適当な値）にして
しまったんじゃ、論理合成でジョンソンにはならないよ。しかも、本当の
ジョンソンでないと、非同期を受けるのに都合のよい回路にはならない。
だから論理式で書く必要があるんだ。論理式で書くというのは、マイナーループ
の動作まで陽に指定するという意味がある。

ジョンソンを使うときは、そこがややこしいんだ。氏の本にも、マイナー
ループの話が延々と書いてあるだろ。

>>29
マイナーループも全部書きましたよ。なので、極めて安定した回路に
なりましたね。だから、コンパイラが最適化しようがないとは思うの
ですが、やっていることが見えないので心配。

>>30

それなら全然ＯＫですな。

２ビットジョンソンとか３ビットジョンソンなら全部状態割り当てできる
けど、５ビットとか６ビットになってくると論理式を書いたほうが手っ取り
早くなる。状態デコードも、適当に書くとジョンソンにも関わらずハザードが
出てくる。

そういうこともあるので、不安なときは論理式、できれば手でテクノロジマッ
ピングというのが一番かもね（笑

＞JK-FFのJKって一体なんの略????????

ＩＣの発明者Ｊａｃｋ　ＫｉｌｂｙのＪＫじゃないかな。
ttp://www.atmarkit.co.jp/news/200009/29/kilby.html
ttp://www.mainichi.co.jp/digital/computing/archive/200010/11/1.html

VHDLでJK-FFを書きたいのですが、うまく動作しません。
書いたことのある方、教えていただきませんか？

>>33
どんな状況下でJK-FFをその通りに再現しなければいけないんだろう。
回路図をそのままHDLに置き換えるようなやりかたでHDL書こうとしてないか？

>>34
３３です。学校の課題でJK-FFをVHDLで再現しなければならないのです。
JK-FFをVHDLで再現するのに何かよいアイディアはありませんか。

>>35
学校の課題を自分で考えてやらんのは厨房だということを自覚はしてくれ。
それはさておき一番安直なのはこれ。良い回路がでるとは限らんけど動く。

label: process (clk) begin
if (clk'event and clk = '1') then
if (j = '1' and k = '1') then
jk_ff <= not jk_ff;
elsif (j = '1') then
jk_ff <= '1';
elsif (k = '1') then
jk_ff <= '0';
end if;
end if;
end process;

http://www.computer.org/books/digitalsystems/chang/webvhdl/ch02/jkff.txt

37でもいいけど process にはセンシティビティ・リストをちゃんとつけようね。
36よりはほんの少しいい回路になる可能性があるけど（case使ってるから）、現在の
ツールなら36でも37でもほぼ同じになると思われ

>>36 >>37 >>38
ありがとうございました。

ジョンソンカウンタのマイナーループの件だけど、俺いつも
Verilogで↓みたいに書いてるんだけど、これってまずいのかな？
マイナーループに入ったらdefaultのところで脱出してくれる事を期待してるのだが。

parameter ST0 =3'b000;
parameter ST1 =3'b001;
parameter ST2 =3'b011;
parameter ST3 =3'b111;
parameter ST4 =3'b110;
parameter ST5 =3'b100;

reg [2:0] state;

always @(posedge ck) begin
if(rst) state<=ST0;
else case(state) begin
ST0:if(a) state<=ST1;
else state<=ST0;
ST1:if(b) state<=ST2;
else state<=ST1;
ST2:if(c) state<=ST3;
else state<=ST2;
ST3:if(d) state<=ST4;
else state<=ST3;
ST4:if(e) state<=ST5;
else state<=ST4;
ST5:if(f) state<=ST0;
else state<=ST5;
default:state<=ST0;
endcase
end

ジョンソンカウンタをステートマシンに使わなかったら、
やっぱりワンホット？

おまえ、化石のような職場に居ないか？

ジョンソンだのワンホットだのバイナリだの、今じゃはっきり逝ってどーでもいい。議論自体が無駄。

Ｋばやし本が日本の業界に与えた害毒、相当甚大だな。。。

>>43
ステートマシンの話はお嫌いですか？

>>44
嫌いじゃないよ、逆に好きで昔は相当やりこんだ。
けど、Ｋばやし本でくどくど書いてあるほどの意味・重要性はじつは無いんだと分かったんでね

なるほど。確かに、Kばやし本はジョンソンステートマシンの話がくどい程書いてありますね。
多分、>>45さんがステートマシンについてそれ程拘らなくなったのは大規模な回路を設計するように
なったからじゃないでしょうか？
私の仕事の場合、殆どが１０万ゲート以下の回路で、いかに回路を小さくするか、いかに消費電流を
下げるか、が課題になっています。
そういう場合、ステートマシンのタイプにも拘る必要が出てくるんですよね。
例えば、クロックを下げる為には、入力ラッチが必要なワンホットだとスループットが低くて駄目、とか。
大手の会社だと、もうそんな事を言ってられない程大規模な回路を設計してるのかもしれないけど、
私みたいな仕事をしてる人もまだいるって事も、ちょこっとだけ、憶えておいて欲しいです。

>>殆どが１０万ゲート以下
「化石のような職場」ビンゴだったなお！
何年昔のラインなんだ…
Ｋ囃子はあの回路で役職に登ったのが唯一の出世。新人に昔の
話を事細かに聞かせたがる管理職ＧＧィの年頃なんだろうよ。

>>47
生きた化石ですよ〜。
因みに47さんだったら回路の消費電力落とすにはどうします？
良かったら教えて下さいませ。

>>47
補足です。ロジックだけじゃチップにはしていません。
さすがにそれじゃ、今は商売できそうにないですよね。

>>46
>大手の会社だと、もうそんな事を言ってられない程大規模な回路を設計してるのかもしれないけど、

うちは大手じゃないし１０万ゲート以下の回路だってまだまだ残ってるけど、それでもステートマシンを
いじくる必要はほとんどないね。１００ゲート以下とかなら、ステートマシンの選択がダイレクトに効いて
くると思うけどね。しょせんはＴＴＬやＰＡＬの技術だよ。

電力を下げたかったら、まずやるのはデータパスやスケジューリングの最適化。次がクロックまわり。ステート
アサインなんかほとんど効かないから放っておく、というのが一般的なところだと思うね。回路にも
よるだろうけど。

>例えば、クロックを下げる為には、入力ラッチが必要なワンホットだとスループットが低くて駄目、とか。

そういう場合があることは否定しないが、それは１０万ゲートでも１００万ゲートでもある話で、べつに回路
規模が問題なわけじゃない。

別の言い方をすれば、そういったI/Fまわりの回路でしか必要ない議論だね、ワンホットかジョンソンかなんて。


>>47
Ｋばやしってあれで出世したのか？ （藁
DWM見たら、最近はTo大でも非常勤講師やってるみたいだが、学生にあれ教えるのは勘弁してほしい。
To大もよく考えて講師呼べよな。

>別の言い方をすれば、そういったI/Fまわりの回路でしか必要ない議論だね、ワンホットかジョンソンかなんて。
確かにその通りですね。後は回路規模・・・といっても、ワンホットとジョンソン、変わるって言ってもたいした事
無いような気もするするし。

でも皆さん、かなりKばやし氏を嫌ってますね（藁
私はKばやし本は一冊ざっと読んだだけだけど、もう少しジョンソンステートマシン以外の事を書いて欲しいですね。
ていうか、CQ出版のデジタルの本ってKばやし本以外は1冊しかない（HDLの解説本は除く）のがかなり残念です。
ジョンソンステートマシンだけがデジタル回路じゃないのに。
デジタル回路の良本ってどんなのがありますかね？

書店レベルでは、ＣＱものしか無い、目に付かない、この日本の現状が悲しいっす。

ただ、この業種って、将棋とかチェスみたく、個人の素養というか適性
みたいなのが支配しますよね、決して資格認定や学歴やどの教授に付いたと
か蓄積がモノを言う（定石は別として）もんでもないので、仕方がないのか
なあとは部分的には納得してますが。
とっても刹那的だと自覚しつつ励む日々。

>>51
> でも皆さん、かなりKばやし氏を嫌ってますね（藁

昔から嫌いだったわけじゃなくて、氏の著書は全部読み込んだもんだけどね。（ｗ
氏の本が最初に出たのは確か12〜3年前だと思うが、その当時はそれなりに役に立ったと思う。
ただし、彼がやったのはジョンソンや同期設計の日本への紹介で、彼オリジナルの仕事は一つもないが、
まあそれはそれで決して価値がないわけじゃない。

彼が一番問題なのは、著書執筆の時点で進歩が止まったことだと思う。未だに、DWMなどに当時と同じ
ことを書きつづけているし、大学で若手に教えようとさえしている。それは日本にとって有害なことだ。
年を取ったのかもしれないが、漏れも年を取っても別についていってるし、やはり彼の怠慢と慢心かも
しれないね。

http://www.cqpub.co.jp/seminar/semi_1130.htm

>>55
話の内容が昔とまったく一緒やんけ。。。この先一生ジョンソンで飯食うつもりかな（苦藁
ちょっと酷すぎるね。ＣＱも編集員を世代交代せな。

それにしても、ＩＢＭでは本当に今でもこんなことやってんのかな？ 奴さんだけじゃないの？（藁

英語の本には詳しく書いて有るが。。。。。

読むのに時間が掛かりすぎる。。。。。。。

ＡＳＩＣなどデジタル回路設計でまともな本
何かない？
小林芳直以外で。

ないな。
早いとこ出してほしいな、ＨＤＬ文法書でもなくＫばやし本でもないやつ。どっちも設計センスがＴＴＬ時代のままだからな。
上のほうであったけど、ＨＤＬ使ってＪＫ−ＦＦなんか作って一体どうするよ（藁

age

>>59
と言うことは、小林本がデジタル回路設計の入門書では最新のものということですね（笑）
憂うべきは、５年〜１０年くらい遅れてついてくるのが精一杯という日本の電子工学（教育）界の寒い現状なのかも・・・

>>55
秘かにABEL文法を、、、まさか（ｗ

ABELとはまたレトロな（藁
でもKばやし本じゃVHDLでもVerirogでもなくABELなんですよね。
なんとかしちくり。

でもほんとに、デジタル回路にしてもCMOSアナログにしても、
日本に良書って無いんですよね。アメリカじゃ沢山出てるのに。
英語力磨いて読むしか無いのかな。

>>61
技術者自体はそう遅れてるわけじゃないけどね。。。
ほんとに現役最先端にいる技術者はＫばやし本なんか相手にしてないしな。（藁

まあＣ級出版が危機意識不足なんだろうな。それ以外の出版社に至っては論外だし。

>ほんとに現役最先端にいる技術者はＫばやし本なんか相手にしてないしな。
でもまあ、修行中に一度は読んでるだろ？。
もう一つのスレでも同じような話だったけど、入出力部にはジョンソン
有効な場合もあることは確かだ。だから知っていた方がいいことは確か。
ただ、ストップモーションはもう必要ないな。

>>64
マグロウヒルとかね。

現役世代が本を書く暇がないというのもあるし、論理回路だけだと
ソフトウェアと変わらんようになったので、「最先端」のことは書き
にくいのではないだろうか。ソフトウェア、特に言語系の本は入門書
ばかり。これはそれ以上突っ込むと特定のものにしか応用できなくな
るので、商用の本として存在できなくなるためと思われ。つまり論文
にしかならない。これと同じような気がする。
一方、IPで機能ブロックの部品化が進んだ場合でもSTL(Standard
Template Library)の解説のような本しかできんのではないだろうか。

ここに居る皆さんはどんな本を望んでいるのだろう？

>>66
極限的設計はできなくてもいいから、とりあえず「まともなHDL｣が書けるレベルに到達
してもらうための本が欲しいな。まあ、｢まとも｣にもいろいろあるけど、少なくとも、
HDLと回路の対応が理解できていて大きな無駄は自分でとれるくらいはね。

ソフト屋やハード初心者がHDL書くと、データタイプとかそんなところばっかり凝って、
合成可能じゃなくなったり、とんでもない激遅巨大回路になったりするのが往々にして
あるものでね。

HDLを言語としてしか見ていなくて、回路が見えてないからそうなるんだろうけど、
いったいどうしたものか、はっきり言っていつも頭が痛い。

>>66
ＨＤＬ実用回路例集

http://www.cqpub.co.jp/seminar/seminar.htm
他のセミナーも、同じような昔のおっさんばかりだな… ＣＱもたいしてやる気はないのかもな。
真面目に勉強するつもりなら、Ｋばやしなんかじゃなくて、シノプシスのセミナーでも行くほうがずっとまし。

>>67
それだったら、「ＶＨＤＬによるハードウェア設計入門」なんて
どうでしょうか。完全とは言いませんけどね。それなりに行ける
と思います。以前、後輩にK林本のエッセンス部分を実験させ、
この本の内容をやらせたらすぐに使いものになりました。
まあ、個人の能力にもよりますけど。

>ソフト屋やハード初心者がHDL書くと、(略)
RADと言うのでしょうか、HDLを生成するようなツールで書かれて
激遅回路になったこともあります。HDLで直書した方が楽で速い
のに...。

>HDLを言語としてしか見ていなくて、回路が見えてないから
これは少なくとも一度は手で状態割り当てして論理式を書いてみ
なければならないでしょうね。ただ、学生の間は時間があるけど
仕事になってからは無理かもしれない。なので、学生さんは古い
とか言わずにとりあえず昔の本の内容はやっておきましょう。

>>68
ソフトで言うアルゴリズム辞典みたいなものですね。論理合成の
能力も上がってきたことですし、そろそろ出現してもいい頃かも
しれません。が、これで>>67さんなどの抱える問題は解決しそう
にないです。

>>69
「ＶＨＤＬによるハードウェア設計入門」の著者のセミナーは割
と良いらしいです。私は受けてないのですが、受けた人はそう言
ってました。

>>70
シーケンサやアダーのゲートレベル回路図や論理式は書けなくてもいいけど（最終的には書ける
ほうがいいけど）、それ以前の問題として、
・回路アーキテクチャを決めるというか、パイプラインや組み合わせ回路コンポーネントをうまくアレンジして
良いデータパスを構成することと、
・クロック同期で動かす
という２つの概念を最低持ってくれないとね…

「ＶＨＤＬによる〜」は、細かい部品のコーディングの仕方は載ってるけど、
回路そのものの構成法というのは書いてないんだよね。それが書いてあるのが
Ｋばやしだったんだけど、なにしろ全部ゲートレベルだから今じゃ粒度が
細かすぎるのと、今じゃ通用しない技術＆妙な説教が多くて使い物にならない。

Ｋばやし本は根性論というか精神論というか、「プロ・職人なら〜しなければなりません」という文句が多すぎてうざい。
技術だけ淡々と説明するならまだしも、精神論については、ほっといてくれって感じ。

>>71
同意。
>Ｋばやしだったんだけど、なにしろ全部ゲートレベルだから今じゃ粒度が
>細かすぎるのと、今じゃ通用しない技術＆妙な説教が多くて使い物にならない。

この部分を翻訳してエッセンスだけを伝えないといけないよね。

>>72
データブックを酒の肴にとか...。
でも実際は近いことやってしまってるな。

なんだかＫばやしがえらい叩かれてるけどさ、
初版の発行年月日を見てみろよ。
最先端とは言わないけど、当時の学生にとっては有り難い入門書だったはずじゃないのか？
さすがに最近は完璧に取り残されているけど、入門者の通過点としての価値は今でもあるだろ。
まさかこれが通過点としてでなく、実際の設計でも通用する技術と思って読む奴はいないよな？

共立出版から
「ＨＤＬによるＶＬＳＩ設計
-VerilogHDLとVHDLによるＣＰＵ設計」
ISBN: 4-320-02934-8
これもなかなかいいよ。

＞最先端とは言わないけど、当時の学生にとっては有り難い入門書だったはずじゃないのか？
それはまったく違うぞ。９５年頃発行の本だろう、集積規模から言えば
せいぜい８０年代の頭、PLAとかＰPALのような「なんじゃこれは」と
言いたくなる小さな集積規模の時代に見合ったコワザなんだよ。
本の題名にASICなんて言葉を使ってあるから時代を錯覚してる。
その本が初版された時すでにアナクロ。登竜門の題材としても失格、
えぐすぎる。

>>74
日本語のわからないやつだな。
過去ログ読めないのかよ。。。

＞さすがに最近は完璧に取り残されているけど、
http://www.cqpub.co.jp/seminar/semi_1130.htm
今でも同じことやってるっての。

＞まさかこれが通過点としてでなく、実際の設計でも通用する技術と思って読む奴はいないよな？
>>41>>44を見ろ。

老害を撒き散らすだけの小林は逝ってよし！
ついでに信者も逝ってくれ。

>>74よ。>>41>>42のような妄信者はある意味で被災者なのだ。彼らばかりではない、
　　↓過去板にあった被災者達の阿鼻叫喚を見ても両親は痛まんのか？

｜　50 名前： 名無しさん＠１周年 投稿日： 2001/03/30(金) 02:36
｜　　　某フォーラムで薦められてＣＱ出版の｀ＡＳＩＣの論理設計’｀ＡＳＩＣのシステム設計’
｜　　　を買ったけど読んでも何を言いたいのか分からないんですが。デジタル入門の定本って
｜　　　これしか無いですか？書店で取り寄せたら５０００円以上したしすげー損した気分。
｜
｜　51 名前： 名無しさん＠１周年 投稿日： 2001/04/01(日) 03:44
｜　　　あれはあんまり笑えないけどお笑いの本です。
｜
｜　52 名前： 名無しさん＠１周年 投稿日： 2001/04/02(月) 03:41
｜　　　ＣＱ出版の「定本シリーズ」やムック風な分冊は止めとけ。ゼニの無駄。
｜　　　世間を知らないオタッキーばっかりで著者に良い人材が居ないのだ。
｜　　　「最新オペアンプ制作記事」なんてのがよくあるが、使われてる素子は
｜　　　同業者でもないかぎり手に入らないものを「触ってみました」だけの記事。
｜
｜　53 名前： 名無しさん＠１周年 投稿日： 2001/04/03(火) 00:15
｜　　　確かに。肩書きで持ってるような内容ではあるな
｜　　　うっかり読んだ若い世代の工学離れを促進してなければいいんだが
｜
｜　54 名前： 44 投稿日： 2001/04/03(火) 01:02
｜　　　初心者脱出奮闘中です。結局わからないままやってる
｜　　　状態なのでなんとかしたいのですが・・・。モノはできても
｜　　　気持ち悪いです。
｜　　　お奨めはどこらへんの本でしょうか？
｜　　　言語は特に指定なしで。
｜
｜　55 名前： 名無しさん＠最高裁 投稿日： 2001/04/04(水) 01:47
｜　　　機械屋が読んでも眠くならない良い本おせえてくり
｜
｜　56 名前： 名無しさん＠１周年 投稿日： 2001/04/04(水) 03:24
｜　　　>>51
｜　　　たしかに。あの本な〜。
｜　　　買ってしまった人、あなたばかりでない、実は以前私も取り寄せで買ったんよ、
｜　　　「論理設計」の方を。翌日すぐ古本屋行き。とても笑えねっつうのは確かに本当だ。
｜

>>76,>>77
激しく同意

>>74
> 最先端とは言わないけど、当時の学生にとっては有り難い入門書だったはずじゃないのか？
> さすがに最近は完璧に取り残されているけど、入門者の通過点としての価値は今でもあるだろ。

その論理はまったく変だと思うね．

入門者だからこそ最新の技術に触れるところから始めるべき．
入門者は昔の技術から勉強を始めるべきだというのなら，それこそトランジスタ回路とか真空管とかから始めないとね．
ソフトでいうなら，Ｊａｖａを勉強したいという人間に，パンチカードから勉強しろと言ってるみたいなもんだ．

ちなみにＫばやしの初版は８８年だよ．
９５年のはそのリメイク版，といっても，その間７年もたってるのに中身はまったく同じようなもんだが．

>９５年のはそのリメイク版，といっても，その間７年もたってるの
>に中身はまったく同じようなもんだが．
これが問題なんでしょう。
テイクオフ指南でも90年だよ。装丁変わってるけど。

通過点としてジョンソンカウンタは価値あると思う。
ただ、JK-FFでストップモーションはもう要らない。
少なくとも、セミナーとかでしゃべっている状態分岐
の話を本に加えるべきだと思う。

>入門者だからこそ最新の技術に触れるところから始めるべき．
といってもいきなりHDLはやめてほしい。せめてテイクオフ指南
レベルはクリアする必要あるな。

「回り道」は不要だと思う(藁。

尺貫法好きな高齢者みたいなものか。な？

自分が実際読んで、その本の著者を叩く人→全部読む前に内容に気付けよな。
気付かん人は己の愚かな頭脳を呪うべし。

読まないでギャーギャー喚く奴→論外。

両者共に愚かだね。最先端があ〜こ〜言うより、書籍の取捨選択の能力を磨けよ。

>>81
いや、新人に７４シリーズの良さから講義してるようなものだな。

>>82
ここで煮えてるメンツってもう一家言居士の中高年なんだろ
ある意味目■鼻■。笑って見てようよ。

で、論理回路設計の真の良書は？
出てくるまでは「定本　ASICの論理回路設計 」を
２ｃｈ推薦暫定良書とさせて頂きます。

７４シリーズという言葉は日本を出るとずえーんぜん通用しなかった
どうなってんの＞自信に満ち満ちてるコテハン

>>85
誰からも相手にされてないなり。

>>82
> 自分が実際読んで、その本の著者を叩く人→全部読む前に内容に気付けよな。
> 最先端があ〜こ〜言うより、書籍の取捨選択の能力を磨けよ。

わかっとらんねえ．入門者に何を読んでもらったらいいか，Ｋばやし本でだめならどんな
本が望ましいか，という議論をしてるんだろう？
煽りのつもりでないんなら，文脈をちゃんと読んでコメントしろよ．

新人に良書か否かの区別を自分でつけろというほうが不条理だろう？
Ｋばやしを間にうけて妄信する人や>>78のように挫折する人もたくさんいるわけだし，
そういう人達をまとめて｢愚か｣と呼んで笑うのはおかしいんじゃないかね．

７４シリーズでＲＳＦＦや７４１６５でパラシリ変換してましたが、もう完全に
時代遅れですか？　今でも当事の７４ＴＴＬは在庫してますがチョットした回路を
組むには便利だと思うんですが。もうアキバでは入手も困難と聞いてます。ＰＬＣが
高速化されたので普通の制御には出番がなくなり、７４シリーズとそれしか理解できない
おじさんは消え去るのみですか（涙）現役の皆さん解析して下さい。

>７４シリーズとそれしか理解できないおじさんは消え去るのみですか（涙）
>現役の皆さん解析して下さい。

解析って、いったい何をしろってーの？ 別に使いたきゃ使えばいいじゃん。
若いもんに教えるのだけは止めてね、Ｋばやしと同じ、社会の迷惑だから。

>今でも当事の７４ＴＴＬは在庫してますがチョットした回路を
>組むには便利だと思うんですが。

んなこと言っても、今のチョットした回路はＴＴＬで言うところの大規模回路だからなあ…
おもちゃならともかく。

> 通過点としてジョンソンカウンタは価値あると思う。

それほど価値があるとは思わない。完全に不要だとは言わないが、ごく限られた用途しかないし
優先順位は低い。
あれをやる暇があるなら、>>71,>>73みたいな、もっと回路の全体的な構成法を先に勉強して
もらいたい。

>ただ、JK-FFでストップモーションはもう要らない。
>少なくとも、セミナーとかでしゃべっている状態分岐
>の話を本に加えるべきだと思う。

なぜストップが要らないと言い切る？ ごく限られたアプリではそうかもしれんが。
ジョンソンをベースにしてシーケンサを組もうとするなら、ストップもジャンプも一般には必要だぞ。

ま、どっちにしても、そんなのは入門書に入れるような内容じゃないと思うけどね。
だいたいジョンソン使うのは極力避けるようにしてるしな。

541とかのバッファ，３ステート系は現役だと思うが．
TTLじゃなくて，LVCMOSだけど．

最近は，WorkStation上でHDLできる若者は多いけど，
基板全体，装置全体のシステム設計できるやつが少ない．
そのためには，古い知識から電源まで知ってなきゃ．
過去の図面のコピーペーストじゃダメだね．

>>92
> 基板全体，装置全体のシステム設計できるやつが少ない．

別に貴方のことを言うわけでは全然ないが、
「昔はチップから基板からシステムから全部一人ででもやったもんだ」とゆー
中高年管理職GGyには、現在のチップ・基板・システムのどれも満足にできない
人間も大変多いと思われ。

それぞれのエリアが、昔とは比べものにならんくらい深くなってるからな。

ＡＳＩＣ、ＰＬＤの中なら任せろ
でも、外はダメという若手はたしかにいそうな感じ。
回路設計はソフトウエアみたいな感覚というか。

>>94
>回路設計はソフトウエアみたいな感覚というか。

新人よりも、いわゆる「老練ベテラン技術者」にそういうこと言うのが案外多いんだよね。
要は、言語ベースの設計についていけないんだな。

で、ＨＤＬ＝言語＝ソフト＝簡単、という短絡思考の結果「今の若い奴らは回路を知らん」という
わけのわからん結論になるようだから始末に負えん。ついていけないコンプレックスの裏返しかも
しれんが（藁

一度でも自分で取り組めば、ＨＤＬはソフトとは程遠いものでハードの知識がなければまともな回路は
組めないし、そこに要求されるハードの知識はゲートレベル設計のことではない、というのが
即座に分かるはずだと思うけどね。

でも自分でやりもせずに横から見ただけで分かったような気になって物を言う奴とか記事を書く
奴が多いんだな。ＫばやしとかＡ津とかね。

しかしながら，VHDL，Verilogなんてのは本来色んなことが
できる言語ではあるが，社内ルールとかで縛られてくると，
記述もみんな同じになる．HDL自体は簡単なのは間違いない．

技術者として差が付くのは，検証までの仕事の進め方，
IPとしての有効性，アルゴリズムを考える数学的才能，
あと外部インターフェースとの交渉能力？　とかか．

同じ外部仕様でも，この人のソースだと面積半分，スピード２倍とか
いう天才HDL屋は見たことないな．
FPGAのフィッティングがめちゃうまい人はいたけど．

>>96
制御主体の回路だと誰がどうやっても基本的には似たようなもんになるが、
演算主体の回路だと人によって驚くほど差がつくことが多いぞ。
面積半分かつ速度２倍、なんてことはざら。

>>97
制御回路はステートの数が決まってるんだからそう差は付かないですよね。
演算回路で差がつくのはキャリルックアヘッドがどうとか、そういうレベルの話？

>>98
そのレベルもあるけど、それより先にまず、演算アルゴリズムと回路アーキテクチャの
違いがかなり決定的な違いを生むね。

>>99
演算アルゴリズムと回路アーキテクチャですか。
そこらへん、今悩んでるんですよね。良い方法を思いつくまで凄い時間がかかる。
代数とか勉強したら良いんですかね？

>>100

上で偉そうなこと書きながら，俺も常に限界感じまくり．
凡才な俺には，たくさん色んな人の書いたのを見て勉強
するしかないなぁ・・　その上のレベルは秀才君に任すと．

計算機工学とか，CPUの設計関係はヒントが多いよ．

>>101
まさにおっしゃるとおりで、そこに時間がかかるからIPにIPとしての価値が出てくるんだな。
数学はやったほうがいいと思う。
あと、演算アルゴリズムといってもソフトとはまったく違った世界だね。ソフトで効率の良い
（時間計算量の少ない）アルゴリズムとハードで効率の良いアルゴリズムは違うし、ハードは
ソフトとちがって再帰のような制御構造は作れないとか、いろいろ大きな違いがあるからね。

アルゴリズムを考えるのは時間がかかると思うけど、一度アルゴリズムを決めたらいろいろな
回路アーキテクチャをどんどん試してチューンアップをかけていけるのがHDLの真髄だね。

>>100
>計算機工学とか，CPUの設計関係はヒントが多いよ．
ありがとうございます。色々あさってみます。
なんか嬉しいですね、このスレ、ちょっと殺伐としてたんで(^^;
良いチップができるように頑張りましょう！

おっと、上の>>102で、>>101は>>100の間違い。スマソ。

ＨＤＬは簡単な回路はあっという間に作れるから簡単だと思いがちだけど、
そもそも複雑な回路を効率的に作るための方法論なんだから、簡単なものを
誰でもすぐ作れるのは当たり前だね。
複雑なものを作り出したとき、やはり違いが出てくると思う。

>>104
>演算アルゴリズムといってもソフトとはまったく違った世界だね。
そうなんですよね。プログラムは基本的に、同時には一つの事しかできないけど、回路はパラに
いくらでも処理できるとこが違うんですよね。もちろん、ソフトはソフトで難しいと思うんだけど、
ソフトのアルゴリズムの本は、そのままハードの設計には通用しないのが辛いです(^^;
ソフトのアルゴリズムの本は沢山売られてるんだけど。

>複雑なものを作り出したとき、やはり違いが出てくると思う。
やっぱり違いを出したいですよね。それで商品価値が決まってくるっていうのもあるけど、
なんか技術屋としては少しでも小さい物を、速い物をって思います。

×→98=100=102
○→98=100=103
です。すいません〜

ちょっとチャットはもうええ。
赤提灯オヤジの説教訓話聞かされてる気分するぞ

>>107
まあまあ，ちょうどツボんとこやし面白いからええやんか．
>89みたいなオヤジの泣き言聞かされるよりはええで．

ほ。このスレも一夜にして業界現状愚痴リ合いスレに変貌したか。

http://www.amazon.co.jp/exec/obidos/ASIN/4789833542/ref=sr_aps_d_1_1/250-1131519-0311437
この本ってどうですか？

>>110
いわゆる典型的なHDL教科書だよ、悪くない本だけど。

>>110
こっちもなかなかです
http://www.amazon.co.jp/exec/obidos/ASIN/4320029348/qid=1004882965/sr=1-1/ref=sr_1_0_1/249-5760064-9329903

>>111 >>112

どうもすいません。　112さんの本は、昔、立ち読みしたこと
あります。正月に帰省したときにでも、もう一度立ち読みして
みます。
（もっとも、当方はあまりHDLは使わないので、あまり必要ないの
ですが…）
ところで、半導体メーカーって、殿様商売だと思いませんか？
LSI単体での動作は保証するけど、基盤に組みこんだときの保証
は知ったこっちゃないって感じで仕事してます。
客先から、電気的特性に関する資料を求められても「その件に
関する規格値は存在しておりません」ってな感じです。
かなり反感を買っているような気がします。

たぶん >>112 よりはＣＱの「ＶＨＤＬによるハードウェア設計入門」のほうが内容も
筆者も優れているかな。Verilogでないと駄目なんだったら、>>110のほうがいいね。

>>ところで、半導体メーカーって、殿様商売だと思いませんか？

商売としては、どんな組み込まれ方するか分からないのにそこまで責任とれない、って
ことで妥当といえば妥当だけど、確かに誉められたことじゃあないよね。

なんでえ？こんどはＣ級失犯の工作員が潜入してセールスプロモーションか？

小囃子はいったいどないなったんや？
あれが一押しっちゅうことで決まったんちゃうん？ （笑

>>113
>LSI単体での動作は保証するけど、基盤に組みこんだときの保証
>は知ったこっちゃないって感じで仕事してます。

凄いなぁ。うちのIC、買い叩かれますよ。お客さんにはできるだけの事をしてるんだけど
なかなか買ってもらえないという(ToT)。
不可価値の違いなんだろうな。頑張らなくては。

連休で旅行逝ってた。遅レススマソ。
>>91
>なぜストップが要らないと言い切る？ ごく限られたアプリではそうかもしれんが。
>ジョンソンをベースにしてシーケンサを組もうとするなら、ストップもジャンプも一般には必要だぞ。
申し訳ない。説明不足だった。主にKばやし本のヒューリスティックなやり方はHDL
向けでないということだ。ジョンソンが必要な局面でもできるだけ手間を掛けたく
ない。ただし、これにはジョンソンの特徴を理解している必要はある。
とはいうものの、ご指摘の通り、ジョンソンの出番は少ない。

一方、全体の見通しと言う話しは、もはや論理回路の設計という話ではないよ
うに思う。HDLが進歩して、C記述とかが進むと回路専門の人間の出番は少なく
なるだろう。特に、お金の取れる(≒付加価値の高い)回路になればなるほど。

>>113
>>117
>LSI単体での動作は保証するけど、基盤に組みこんだときの保証
>は知ったこっちゃないって感じで仕事してます。

たくさん買わないと相手にしてもらえない。100万個/月を2年ぐ
らい続ければ上得意でないのかな。

>>118
ジョンソンについてはまったく同意．

> HDLが進歩して、C記述とかが進むと回路専門の人間の出番は少なく
> なるだろう。特に、お金の取れる(≒付加価値の高い)回路になればなるほど。

うーん，判断は難しいね．俺は，付加価値を高くするためには回路屋がますます
必要になるんじゃないかと思うがどう？　誰でもそこそこの回路を合成で作って
しまえるようになれば，あとは良いものをとにかく早く作るか，ないしは飛びぬけた
ブレークスルーをたたき出すしかないけど，それこそが回路屋にしかできない仕事では？

ＨＤＬの普及しはじめにも同じこと言ってた気はするな．ソフト屋でも誰でも作れるように
なるってね（藁

>>119
>ＨＤＬの普及しはじめにも同じこと言ってた気はするな．ソフト屋でも誰でも作れる

こういう意味でなく、理論(回路理論以外の)も分かる回路屋でないと
お金が取れないという意味で書きました。当然、アルゴリズム屋だけ
というのも極端に高度なものでないと生活できなくなっています。
つまり、個々の作業(回路設計とか)が楽になってきたから、全てが
こなせる人間でないとお金が取れないということでしょうか。

>>120
同意．
回路技術に加えて，なにかのアプリケーションの専門知識がいるね．回路はアプリの実装手段にすぎないし．

または，よっぽど回路設計スキルがずばぬけてればいいのかもしれないけど，
どっちにしてもアプリを理解するのーみそは要るよね．まあ，回路がずばぬけてる人はソフトとか他の技術に
ついても一定のスキルはあるもんだけど．

http://mentai.2ch.net/test/read.cgi/kikai/1000129333/238
くれぐれも誤解してもらっちゃ困るんだが。
ま、歳喰ってから息子に聞かれてたとき、それまで今の職業残ってるか
ふと考えたことないか？

くれぐれも誤解してもらっちゃ困るんだが。
歳喰ってから息子に聞かれてたとき、それまでＫばやしジョンソンカウンタ残ってるか
ふと考えたことないか？

ﾜﾛﾀ>>123

>>123
ええなぁ〜（藁

今でも真空管で超再生のラジオ作って喜んでいる爺さんが居るので、多分
無くなりはしないだろう。
80歳ぐらいのじじいが、ジョンソンカウンタでシーケンサ作って変なもの
を作っている。不気味だが多分こういう奴出るだろうな。

>>126
はっはっは、確かにそうかも。７４ＴＴＬ工作じじい、ってのも沢山湧いてきそうだね。
既にいるか（藁

真空管には真空管のよさがあるからいまだにファンが多い。
全てがデジタル化できるわけではないんだし。
Ｍ社の熱交換器には和紙が使われてるのを知ってるかい？
優れた技術者というのは、「これ以外使うつもりないから知る必要が無い」
とは言わないと思う。
最新技術も枯れた技術にも精通してる技術者が優れた技術者だと思う。
産業機器など最近は２４時間稼動で１５年も動かすなんてザラだし
１５年前の技術を理解しないと最新の技術に置き換えられない場合も
多々あるのではなかろうか。

まぁ、最新の技術を駆使する職場や、それを目指すエリート野郎からみれば、
こんな古いものなど鼻に掛けないんだろうけど。

それにしては、お粗末な品物が多くないか？

それはやはり温故知新というのを忘れてるからなんだろうね。

大学の1年で真空管習った時、初めて自分の入った学科ｰ電子
工学科ｰというのが何なのか理解できた。3年で友人らとKばや
し本に取り組んでSPLDで回路組んだのも懐かしい思い出。
球もKばやし本も通過点の一種かな。

>>128,130
古い技術じたいを否定しているのではないぞ、そこを勘違いされては困る。

俺が否定するのは、技術者が、古い技術に閉じこもって新技術を学ぼうとしなくなったり
新技術を頭ごなしに貶したりするようになることなのだ。温故知新と言いながら，
実際には自分がマスターした古い技術に固執しているだけの技術者がいかに多いことか。

新技術を取得するには、自分の知識を一度全部忘れてみなければならない場合があることも
確かなのだ。とくに、その技術がブレークスルーである場合にはな。

古い技術や新技術という言い方で伝わらないなら、非同期回路と同期回路とか、
Ｋばやしジョンソンシーケンサ設計とＨＤＬ設計とか、いろいろあるだろう？
非同期には非同期の良さがあるから通過すべきだなんて言って固執した奴らの
おかげで、どれだけ同期設計の普及が遅れたことか。
非同期の良さがあることは否定しないが、それを思い切って捨ててみることもまた
時には必要なのだ。Ｋばやしにしても同じだ。

>>130
貴方にとって真空管やSPLDがノスタルジーを伴う通過点であるのはよく分かりますが，
それなら若い人が貴方と同じ通過点を同じ順番で通って修行していくべきなのかというと，
それは違うのではないでしょうか．

>>131
少々激しい意見だと思いますが，知識を捨てることで新たに得ることもあるという点では賛成です．
私自身，ＴＴＬの非同期シーケンサ設計に習熟していたので，そこから小林芳直さんが紹介された
同期設計やジョンソンカウンタ設計へ移行するのは，かなりの苦痛でした．自分のそれまでのノウ
ハウの多くをあえて捨てるのは，大変な勇気が必要でした．
最近では，ＨＤＬへ移行するために，同期設計はいいとしてもジョンソンカウンタのノウハウは
かなり切り捨てざるを得ませんでした．でもまあ，技術の最先端についていくというのは
そんなものかな，と思います．

ジョンソンカウンタの利点欠点とか良く知ってるつもりですけど，小林さんの本が書かれた当時
とは時代が変遷して，また別の利点欠点も生まれてるわけです．それで，今は使う欠点のほうが
大きい局面のほうが多いから使わないことにしている．
自分の知ってる技術は使い続けたいし若手に伝えたくなるのが人間ですが，あえてそうしない
ことも社会にとっては大事かと．

>>130
>それなら若い人が貴方と同じ通過点を同じ順番で通って修行していく
>べきなのかというと，それは違うのではないでしょうか
ごめんなさい。説明が足りなかった。これはその通り。SPLDは学習
に使わない方がいいと思う。真空管の動作理論を学ぶように、なぜ
ジョンソンが良かった(良い)のかを理解しておくのが必要というこ
と。

一応このスレでは「ななし」のコテハンになってるのでよく読んで
ください。

>それで，今は使う欠点のほうが大きい局面のほうが多いから使わ
>ないことにしている．
同じ事言ってるでしょ。

>自分の知ってる技術は使い続けたいし
こんなことは思ってないよ。
ただ、なんでジョンソンだと非同期入力でもこけないのか、ある
いはジョンソンでもどうなったらこけるのかを知っておかないと
いけないだけのことだと思う。非同期の入力を受けるとき、2段
同期で受けるのが定石だ。ところが、その昔はこれが言い切れな
いデバイスがあった。私はよく先輩にこれを言われた。が、今そ
んなこと考えて設計するかというとほとんどしない。でも、なん
でそうだったのかはたまに考えて見る必要がある。これが温故知
新ということだと思う。

>>131
>非同期には非同期の良さがあるから通過すべきだなんて言って
>固執した奴らのおかげで、どれだけ同期設計の普及が遅れたことか。
概ね同意だ。ただ、非同期って何で問題あるのというのを知ってお
く必要があるし、新世代の非同期回路が出回るかもしれないという
ことを常に考えておかなければならない。同期に固執して新世代の
非同期設計をないがしろにしてはいけないと思う。

>>133
> 一応このスレでは「ななし」のコテハンになってるのでよく読んでください

すみませんでした．私はさきほど友人から教えられてこのスレに来たので，
全部は良く読んでませんでした．

それで読んでみて分かったのですが，私はななしさんとほとんど同じ思想の
持ち主です．技術経験も同じようなものかもしれませんね．
（それにしても，誰がどの発言をしてるのかよく分からないので混乱しますね．
ID見ればいいんでしょうけど）

>> 新世代の非同期回路が出回るかもしれないという

おっしゃるとおりだと思います．
東大･南谷先生のTITACとか，wave pipelineとか，アドホックな素人非同期では
ないシステマチックな非同期回路の可能性は確かにありますね．現在の同期設計と
融合するような感じで発展していくかもしれないですね．

ところでこのスレの本来の目的であるＪＫフリップフロップの
「ＪＫ」の意味ってなんなの？
同期・非同期やらの話題にすりかわってるみたいだけど。

ついでにSPLDもね。

老人たちの会話て死語出まくり

別に君たち死後の事まで心配しなくていい。僕らの好きにするから。

>>138
じゃ一体どーすんの？ 煽る？（藁

うん！？
自作自演みっけ！

俺は131=139のID:ZD7priZQだが，何か？

>>137
どれが死語だ？。
ちなみに、SPLDは比較的最近の言葉だぞ。昔はいちいちSつける必要
なかったからな。

>>139
と煽ってみたが、どうなるだろう。

>>135
上の方で決着ついてんでないの？

>>142
まあまあ。137,138,140あたりはただ煽ることしかできなくて、具体的な技術上の
議論になったら全く参加できないし建設的なことも言えないんだから、ほっとこうよ。
CPLDって言葉すら知らないんだろうな、きっと（藁

アマゾン。ＣＯＭ
レビュー書くと何か貰えるか？

CPLDすら知らないんだろうなあ、と強がってみせる　秋の年寄り　　　ボノボ

それよりKばやし早く何とかしろよ

>>146
ところで、なんで皆でＫばやしたたきやってるの？。
１.会社でうざい
２.大学の授業がつまらん
３.Ｋばやし教の上司の指導がうざい
４.その他
のどれなんだろうか？

漏れは３と４。
たいして役に立たんのに有難がって盲信する奴が多すぎ。人に押し付けるなっつーの

全く”わたくし”の考えで申し訳ないが、
今後、デジタル回路設計屋は２種類に役割が分かれていくと思う。
１、動作速度、リソース効率は重視しない。
　大規模な回路を、短期間で、とにかくばきばきつくる人。
２、ある回路ブロックの速度アップ、
　リソース効率アップを徹底的にやる、性能改善を追及する人。
　チューニング屋。コア屋。

　デバイス屋等は、「１が大事。」と力説するんだけど、
１だけでやろとするところよりも、２の人も抱えているところの方が、
何事においても、有利。
　で、２の人の役割を担いたい人は、JK-FFも、ジョンソンカウンタも、
ワンホットも、きっちり知っておくべき。
　折れは、そう思う。

>>149
リソース効率アップを徹底的にやる場合でもASICではJKは
いらないと思うぞ。リソースが一番少ない状態素子はDラッチ
なのだから、これをどれだけ使いこなすかが重要。

>２の人も抱えているところの方が、
何事においても、有利。

うちはコア屋ですが､一番大事なのは演算器を含めたデータパスの構成。
シーケンサなんかどうでもいいです､速度にも規模にもたいして効かないから。
上のほうであったけど､ジョンソンなんかインターフェースでしか使うべきでないよ､
設計資産の再利用できなくなるから

概ね>>149に同意するが、１の人でもHDLさわる段階の人だったら、
基礎知識として知っておくべきだろう。

それはそれとして、この職業の分化には収入面で大きな問題が出て
くるように思う。一般的に２の人の方が労働時間当たりの給料が
低いのではないだろうか。額面が多くても、労働時間が異常に長い
あるいは労働時間だけが長いという最悪な自体もある。
これは会社を経営している側から見ると当たり前かもしれない。
部分しか設計していないなら、部分だけの貢献しか見えない。

こんなこと言い出したら、i-mode発案者のように、本人が技術が
分からないと言うような状態なのに人的評価が高くなるというこ
とになってしまうのだろう。しかし、収入面を考えると悩んでし
まう。本来、２の活動をやりたかったのに、それではあまりに生
活が苦しい。
>>151 会社は有利でも、個人はどうだろう？
もう数年前のことだが、何かの本で未来の雇用体系の予測という
のを読んだことがある。あるビルを建てるとした場合、有名な建
築家の下に建具の専門家や配管の専門家が集まって作ることがあ
る。未来の雇用体系は別の業界でもこのようになるのではないか
と。つまり、
１．i-modeのようなサービスを考える
２．それを実現するシステムを考える
３．システムのモデル化とプロトタイプの作成
４．そのシステムを作るためのシステムLSIを設計する
５．システムLSIの中の部品(ブロックのIP等)を作る
６．ダイシュリンクする
さて、これからどの部分に所属するのがいいのだろうか。また、
自分はどこに所属したいのだろうか。両者は一致するのだろうか。
皆さんの意見はどうでしょう。

知っとくべきって書いてある事に使うだ使わんだって反論してもねえ・・・

回路の設計をするなら、回路の知識は沢山有った方が良い。有り過ぎて困る事は無い。
同期回路が設計のメインでも、非同期回路の知識も持っていた方が良い場合もある。
Kばやしジョンソンカウンタも知っておくべき。その長所と短所を知って使い分ければ何の問題も無い。
>>152みたいに使いたくないんだったら使わなければ良い。
>>148みたいに、上司に正論言えなくていじけてるか、言ってもわかってもらえなくて
２ｃｈで愚痴ぶちまけてるのはどうなんだろうね(^^;

Kばやしを批判する奴はKばやしに飲まれてると思う。世の中には色んな技術があるんだから
Kばやしに拘る事は無い。色んな技術の中で自分が良いと思う回路を使うのが一番。
新人がKばやし本を読んでKばやしにはまったら困ると言うんだったら自分で指導してあげれば良いだけのこと。
他社の新人まで心配するんだったら、己の技術で業界を引っ張れば良いじゃない。
そしたらその新人さんも最新の技術を身に付けるようになるでしょう。

我流のオンパレードだなあ。我田引水とも言うが。辻講釈は空疎でいかん。

>>155
全く使わないなんて書いてないでしょ？
｢長所と短所を知って使い分ければ何の問題も無い。｣っていうまさにそれを書いてるんですけど､
もう少し慎重に文をお読みになってから批評していただきたいですねぇ。
まぁ一家言お持ちの方なんでしょうけど､そんな当たり前のことくらい説教されなくても
分かってますから。

長所と短所を知るべきだと言いながら､Ｋばやしを批判するのはＫばやしに飲まれてるってのも
なんか飛躍してるんですよねぇ。Ｋばやしに飲まれるってのは､訳もわからずＫばやしを盲信することでしょ。
己の技術で引っ張ればいいとか､飲まれてるとか､なんか精神論っぽい感じでちょっとねぇ。

ロジック少し出来るようになると得てしてこんな教祖が出来上がるのよ。
本質はＫばやしと同類なんだ。だから批判されると感に障っていきり立つ。

なぜすぐ喧嘩するんだろう．．．仲良く技術情報交換すればいいのに．人によっていろいろあるのが面白いのに．．．

>>158
Ｋばやしのエッセイ文体ですか（ｗ

>>160
喧嘩しようとは思ってないですので、>>153の回答を！！。荒らしのつもり
はありませんので。
>>120で書いたように、
>こういう意味でなく、理論(回路理論以外の)も分かる回路屋でないと
>お金が取れないという意味で書きました。
ということなので、EDAツールに関してどういう姿勢であるべきかという
ことも問いたいと。

>>158
原理主義が出ないことを願ってます(藁。
ジョンソンカウンタ原理主義...あったら恐い。

要は，Kばやし流だろうが，何だろうが，片っ端から試して
くれる兵隊がいっぱいおりゃいいのだよ．
自分はコーヒー飲みながら外部要求仕様と納期を決めると．

ところが、事件費が高すぎて人数が雇えないんです。これは1人に
長時間頑張ってもらうしかないですね。氏んだら弔いますのでよ
よろしく。
♪会社のために戦った、兵隊さんのおかげです。

日本人は高いので、台湾、中国、インドの人に任せたいと思います。
高コストな職人芸しかできないDQNは工業製品の世界から逝って由
です。

↑こんなん許せますか？
また、
>自分はコーヒー飲みながら外部要求仕様と納期を決めると．
この段階だとさらに納入先から苛められることでしょう。

煽りになってしまったかな。
まあ、技術的な結論は>>152だと思いますよ。なので宗教論争
よりもモデリングとか仕様記述だとか考えた方が良いかと思い
ます。

まあ、昨日のあれからケンケンガクガクあったみたいだけど、
折れが言いたかったことは、ＪＫ−ＦＦも、ジョンソンカウンタも、
ワンホットも、そういう先人の知恵は、
今は使えないからといって馬鹿にしてはいかんということだ。

ノイズで行き詰まって生きているのが嫌になったときは、首をくくる前に、
真空管の本でも読んでみないかと･･･。
きっと目からウンコが落ちるようなことが書いてあるかもしれんと･･･。
（これは極端なたとえ話で、折れは真空管のことは何もわからんが。)

技術屋、特に先端を行く電子技術屋は、自分に出来る分野については、
人を小馬鹿にしたり、排他的になりがちなきらいがある。
これは努めて、意識して、そうならないようにしなきゃな･･･。
「折れのクライアント、アホばっっかり！」などと嘆いているのは、
まだまだ半人前なんだぜ・・・。(自戒)

>>165
まったくそのとおり
このスレ一回沈んだはずなのにわざわざ掘り返す物好きもいるし

結局ＪＫってジャックとキングで女王様でいいのだろうか？

>>167
女王様が居らんじゃん・・・
あ、まてよ・・
ＭＳ−ＦＦ（マスター・スレーブフリップフロップ）ってあったよな。
そうか、女王様はここに居たんだ･･･(意味深）

＞女王様が居らんじゃん・・・
Qね。

このスレも落ち着いてとうとう下がったな。一応、私見のまとめを書いてみるか。

Kばやし氏の講演会で、Kばやし氏が「ジョンソンカウンタの欠点を知ってます
か」と尋ねた。阪大の学生が「状態数に比べFFが多くなる」と教科書通りの
回答をした。するとKばやし氏は違うという。「ジョンソンカウンタは複雑な
動きの回路を作ってもトラブルを起こし難い。しかし、設計に時間がかかる。
このため、簡単な回路を時間かけて作ったと思われ、査定が悪くなる」これ
が欠点だと。
まあ、この発言の前半部分は今となっては怪しいのは上の議論の通りだが、
後半部分は今でも意味があると思う。これからはますます開発速度とその
成果の量を問われる時代になるだろう。このため、回路屋さんは新技術を
積極的に取り入れ、開発効率を向上させることにより収入の向上に努めま
しょう。というのが私の後半で言いたかったことでした。

いっとき中年管理職爺軍団が､
昔の技術も全部知る｢べき｣だ全部大事に｢すべき｣だ馬鹿にしてはいけないと
うるさかったからな（ｗ

＞ジョンソンカウンタは複雑な動きの回路を作ってもトラブルを起こし難い。

それはちょっと論理が飛躍しすぎだね。動きとトラブルとは直接は関係ない。

＞簡単な回路を時間かけて作ったと思われ、査定が悪くなる

Ｋばやしご本人とほんの少しだけだが講演会で話したこともあるが､
ちょっとトンデモというか首をかしげることを時々言う人であるのも､また事実。
研究所にいるみたいだが､いわゆる研究者ってタイプでもないんだな。独特な人。

このヲジサンたち寒さで逝っちゃったのかなあ。祈冥福（ー人ー）ナムー

>>172
sageといたら？

保全age

>>172
年末年始で引越ししたので、忘れてたよ。
しかし、もうこの話飽きたし、結論出てるので下げとこう。

　確かに、K林氏は未だに昔本に書いた事を未だに引っ張ってるね。

　HDL全盛の時代に今更って感じだけど数年前、回路でASICの
設計していた頃は随分役にたってました。

　今では、シーケンサは速度重視でワンホットを使ってますが
シーケンサのエラー検出問題を考えるたびにK林氏の本を思い出して
しまいます。

>>176
Kは､昔のままで完全にストップしてしまって､今や時代の
足を引っ張る方向の主張しか書けない。しかも､記事を読
めば､今の設計手法はほとんど知らず､自分で手を動かして
いないことが見え見え。

彼の技術の中身ではなく､その態度については､批判されて
も仕方がない。

15〜10年前に役に立ったのは確かだし､当時は時代をリード
していたからこそ広く受け入れられたと思うんだが…
若い頃はいい事を書いていて､鋭い読みもしていたんだが､
なぜ進歩が止まったんだろう。情熱を失ってしまったとしか。