AMDの次世代CPUについて語ろう 第25世代

■前スレ
AMDの次世代CPUについて語ろう 第24世代
http://pc11.2ch.net/test/read.cgi/jisaku/1226628399/

自作板AMD系スレッド過去ログ保存サイト様
http://amd.jisakuita.net/

■関連スレ
Intelの次世代CPUについて語ろう 36
http://pc11.2ch.net/test/read.cgi/jisaku/1228400588/

CPUアーキテクチャについて語れ Part.13
http://pc11.2ch.net/test/read.cgi/jisaku/1223189876/
＿＿＿_
＼.＿　 | 荒らし・煽り・厨房は放置が一番。
／|＿|　| 釣られずにスルーしましょう。
|＿／＼! sage進行でマターリいきましょう。

■過去スレ一覧
23 ttp://pc11.2ch.net/test/read.cgi/jisaku/1219751351/
22 ttp://pc11.2ch.net/test/read.cgi/jisaku/1214276833/
21 ttp://pc11.2ch.net/test/read.cgi/jisaku/1209908499/
20 ttp://pc11.2ch.net/test/read.cgi/jisaku/1203947286/
19 ttp://pc11.2ch.net/test/read.cgi/jisaku/1199338832/
18 ttp://pc11.2ch.net/test/read.cgi/jisaku/1197562571/
17 ttp://pc11.2ch.net/test/read.cgi/jisaku/1195270082/
16 ttp://pc11.2ch.net/test/read.cgi/jisaku/1192923006/
15 ttp://pc11.2ch.net/test/read.cgi/jisaku/1190954072/
14 ttp://pc11.2ch.net/test/read.cgi/jisaku/1189440665/
13 ttp://pc11.2ch.net/test/read.cgi/jisaku/1187934610/
12 ttp://pc11.2ch.net/test/read.cgi/jisaku/1183558273/
11 ttp://pc11.2ch.net/test/read.cgi/jisaku/1181563841/
10 ttp://pc11.2ch.net/test/read.cgi/jisaku/1177368830/
09 ttp://pc11.2ch.net/test/read.cgi/jisaku/1172183431/
08 ttp://pc9.2ch.net/test/read.cgi/jisaku/1167003467/
07 ttp://pc7.2ch.net/test/read.cgi/jisaku/1161618220/
06 ttp://pc7.2ch.net/test/read.cgi/jisaku/1157327883/
05 ttp://pc7.2ch.net/test/read.cgi/jisaku/1150393478/
04 ttp://pc7.2ch.net/test/read.cgi/jisaku/1145187468/
03 ttp://pc7.2ch.net/test/read.cgi/jisaku/1138983969/
02 ttp://pc7.2ch.net/test/read.cgi/jisaku/1133374045/
01 ttp://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

┏━━━━━┓
｜　／　　＼　..｜　サカ豚ちゃんは
｜／ｵｰﾚｰ..＼｜　生まれつき脳みそが弱く
｜　 ／￣＼ 　｜　年内に脳内手術が必要です
｜　|　＾o＾　|.　｜
｜　 ＼＿／..　｜　しかし手術には平均視聴率5%必要です
｜　 ＿|　|＿　｜　サカ豚ちゃんを救うためにお願いいたします
┗━━━━━┛
↑サカ豚ちゃん

残念！！！！3.40でしたｗｗｗｗｗｗｗｗｗｗｗｗｗ

俺たちのじぇいりーぐが熱いジェイ！（笑）-2008
*4.6% 03/08 14:00-16:00 TBS 開幕戦｢横浜FM×浦和｣　　　 ←サカ豚自慢の世界３位の開幕
*2.2% 03/09 13:55-16:00 NHK 開幕戦｢川崎F×東京V｣　　　 ←深夜番組と錯覚
*4.4% 03/15 13:55-16:00 NHK ｢浦和×名古屋｣ 　　　　　　　　←高くそびえる消費税率の壁
*2.3% 04/19 16:00-18:00 NHK ｢鹿島×G大阪｣ 　　　　　　　　　←良い視力ですね
*4.9% 04/20 14:00-16:00 TBS ｢浦和×大宮｣　　　　　　 　　　　←消費税率に後一歩届かず!!残念!!
*3.1% 05/03 15:00-17:00 NTV ｢東京V×横浜F｣ 　　　　　　　　←前回の東京Ｖの放送より140%も上昇!!野球ピンチ!!(汗)
*5.6% 05/10 14:00-16:00 TBS ｢川崎F×浦和｣ 　　　　　　　　　←消費税率に勝利!!サカ豚歓喜!!!
*3.1% 05/20 14:00-16:00 NHK ｢浦和×G大阪｣　　　　 　　　　　←旧消費税率に勝利!!おめ!!
*2.4% 09/23 13:55-16:00 NHK ｢横浜FM×川崎｣ 　　　　　　　　←消費税にダブルスコア!!(笑)
*3.4% 10/05 14:00-16:00 TBS ｢千葉×浦和｣ 　　　　　　　　　　
*3.1% 10/26 14:00-16:00 TBS ｢FC東京×鹿島｣
*3.4% 11/08 14:00-16:00 NHK ｢柏×名古屋｣　　　　　　　　　　 ←同日'再放送'の野球アニメに惨敗。
*2.5% 11/23 13:10-15:00 NHK ｢大分×鹿島｣ 　　　　　　　　　　←Ｊリーグ優勝争い同士の戦い
*3.2% 11/30 14:00-16:00 NHK 「磐田×鹿島」　　　　　　　　　　←熾烈な優勝争いで3%超え!!オフシーズンの野球ピンチ(涙；；)
*2.9% 12/06　　　　　　　　NHK 「鹿島×札幌」※優勝決定試合←優勝決定試合なのに前回より視聴率ダウン



リーグ戦平均視聴率：3.40%
5％超え：1回

皆様のご声援(笑)ありがとうございました

>>1　乙

亡念のアムド

ある日、弘茂はアムドと呼ばれるバケモノに変身してしまう。
爆熱で暴走するアムドの前に現れたのは、赤い髪をした異国の少女C3だった……

>>1乙

>> http://pc11.2ch.net/test/read.cgi/jisaku/1226628399/999

どっこい、AMDの発表によればSSE5はSSSE3までを内包してます。
http://tuvantinhoc1088.com/my_documents/my_pictures/Giainghia/SSE5/hinh2.png

AMDの命令セットマニュアルにおいてもSSE4.1のFeature Flagビットも定義済みで、
どこかのタイミングでフルサポートされることは確実（ちなみにSSE5はSSE4.1の一部命令を内包してる）

もともとBulldozerは45nmで登場予定だったので、32nmのOrochiでSSE4.1がフルサポートされる可能性も
出てくるし、それ以前に対応する可能性も。

あと、少なくともAMDがSSE4.2までは対応の意志があることは間違いないです。
でなきゃこんなライブラリ作らないでしょ。
http://sseplus.sourceforge.net/


AVXはSSE〜SSE4.xのOpcodeテーブル使い回してるから、デコーダの改良には実はそんなにコストかからないらしい。
AVXオリジナルの新命令も0F, 0F38, 0F3Aのいずれかに収まってる。（ぶっちゃけ0F38, 0F3Aだけでかなり余裕がある）
フロントエンドはとりあえず、VEXプリフィクス部分のデコードロジックを加えるだけでおｋ

バックエンドは、ALUのデータバスの3-4Way化するだけでおｋ。
ちなみにSandy Bridgeではデータバスの256bitは先送りされると見込まれる（ユニットそのものの256ビット化は行われない為）
AVX移行がある程度完了すればプリデコードアルゴリズムがかなり単純化できるため
長期的には省電力化にもつながるというおまけ付き。その意味ではAtom系列のアーキにとっても恩恵はかなり大きい。
IntelとAMDのパワーゲーム抜きにしてもAVXのほうが有利。
元々デコーダの負担減の目的で新設計された命令セットなのでAMDにとっても絶対的にはメリットはあると思われます。

＞AMD的には自分の言うことをちゃんと聞くファブを持たないと

儲かるLSIならファブの方からうちで作ってくれという話になるだろうし
ファブから袖にされるようなチップならファブ確保に必至にならなければ
ならないほど売れないんじゃないかな

必至　必死

むしろどっからか受注をとってきてファウンダリも兼業するとか出来なかったんだろうか。
nVidiaのintel向けチップセットとか作るハメになったら笑うけど。

10nmくらいの施設を今投資してあげればインテルに勝てるよ！
誰かAMDに逆転のチャンスを！

>>10
それをやるための"分社"なんだが…。

>>11
本当にそんな量産施設が突然あったら、
10-20年単位で技術先行する事になるなぁ。
逆転処の騒ぎじゃないぜ。

スキップして先行するためには順番にやるよりも時間も才能も多く必要になり
結局順番にステップアップするのと変わらない時期までかかる

PC98時代に今のCPU持っていったらスゴイだろなー　　ぐらいのアホらしさがある

>>13
しかも出来上がるまではIntelにやられっぱなしだから、リスクもかなりすごいよ

で、完成したらインテルのセカンドソースを作らされるんだぜ、きっと

SOIで自社CPU専業だったAMDのファブが、分社化したぐらいでTSMCに対抗できる
気はせんのだけれど。少なくとも移行中のGPUビジネスはガタガタになる。
ファウンドリ業もやりますなんて、アブダビから金引き出すためのリップサービス、
絵に描いた餅じゃないの。

でも実際のところ、バルクシリコンのGPUとSOIのCPUってどうやって統合するつもりなんだろう。

オイルマネーの未来は安泰ですか？
http://www.dojima.ecnet.jp/Es-NYOIL.htm

アブダビはまだ余裕があるだろう
ヤバいのは原価の高いイランとか

SOIを使うことを前提とした設計にするんじゃないか？>GPU

FUSION自体はまだ先だし、FUSIONが出る頃には6x00か7x00まで進むだろうから
まだやってないとしても、SOIを使うこと前提でチップ設計する時間はあるんじゃないか？

死ぬほどヤバイ状況なのにシェア50％なんて夢を語るAMD経営陣は、強がりなのか、
マジで螺旋飛んじゃったのか。

Nehalem-Westmereが猛威を振るうであろう2009-2010年代に45nm Shanghai系コアと
そのマイナーチェンジで食い繋ぐだけでも、かなり厳しいのに。
Bulldozerアーキがよっぽど出来が良くて、Intelが32nmで大コケすることを願うしかないところだろうが。


どっちかというとAtom対抗のBobcatのほうがIntelにとっては脅威になるかもしれない。
ハイエンドとは直接性能比較しなくていいからねこの市場は。
Atomはデスクトップ市場におけるCeleron、UMPCにおけるCore 2 DuoのULVを食わないように
古い熱い低機能のチップセットを採用し自ら足枷をかけ「安かろう悪かろう」に抑え込んでる。
本気出しちゃうと自分の市場を破壊しちゃうことになるからね。
逆に、このレンジで守る市場が無いAMDは性能・価格面で積極的に攻めていくことができる。

でも、足枷が外れたIntelはやっぱり強いんだよな。
NetBurstを窮地に追いやり、イスラエルのモバイルCPUをデスクトップ以上に持ってこさせた
結果が今のAMDだよ。

http://pc.watch.impress.co.jp/docs/2008/1114/kaigai476.htm
Bulldozer, Bobcat, そして Fusion...
最新32nmプロセス・アーキティクチャ一新で2011年一気登場!!!

絶　対　無　理　で　す

http://www.pcgameshardware.com/aid,669910/News/AMD_Phenom_II_X4_940-_First_game_benchmarks/
ゲームによってはi7以上(当たり前だが)
AM3でもっと伸びるか？

アナリストの予想によると、AMDの今四半期わ$350M-400Mの営業赤字とか。。。
http://biz.yahoo.com/ap/081210/advanced_micro_devices_rating_downgrade.html?.v=1
　　---------------------
　　In a statement, the agency said that AMD's revenue shortfall in the fourth quarter will
　　likely result "an operating loss of approximately $350 million to $400 million ... excluding
　　any potential restructuring charges." Moody's said it expects a similar loss at AMD in
　　the first quarter of next year.
　　---------------------

>>21-22
新チップ郡が遅れたのは、今のキャパじゃラインナップを増やせなかったってのも背景に有るかもね

今の製造能力じゃ利益率の低いものでラインを埋める訳には行かないから利益出るものしかつくれない
つまりOpteronと、Opteronの単価を引き下げるためのPhenomを中心に作らなきゃいけない
加えてSOI前提で設計された現行のCPU群では外注することも出来ない

ファブレス化が良いほうに出てくれるといいね

おいおいAMDの製造キャパが足りないっていつの話をしてるんだ。
Fab36建造によって2008年中には世界シェア50%をまかなえる予定だったんだよ。
そんなにシェアを取れてないからラインの一部を止めているが。

敵の大成功と自分の大失敗が重なったのが今の結果

お金がないんだよ！

Intelが本気にさえならなげれば、C2Dを開発せずプレスコット路線を続けて居てくれたら
資金は潤沢だったであろうとAMD幹部も悔やんでいることだろう

>>23
特盛りキャッシュと整数演算の強化がそのまま結びついたんじゃないか
L3無し版はゲームでの性能は大幅に落ちそうで不安だ

K7の地道な改良とモジュール化、メモリコントローラの内蔵による
レイテンシ削減、そのあたりは現実路線で良かったのに
いつから出来もしない夢を語る企業になってしまったのだろう。

開発チームの層でいえば、Intel一社を相手に戦うだけでも2社を相手に
戦うようなもの。2社分離していればどちらかに勝てるケースでも
Intelはタッグを組んでいるかのように強い方が出てくる。
独立した2社よりもたちが悪い。

Intelの開発力はItaniumにも取られてるからな。AMDの３倍はある。

i7ってゲームは大したこと無いだろ
同クロックQ9xxxをちょっと上回る程度
AMDはマルチスレッドアプリでどの位追いつくんだろうね

>AMDはマルチスレッドアプリでどの位追いつくんだろうね
Corei7にはﾏﾙﾁｽﾚｯﾄﾞのベンチでは負けると思うぜ
その為だけにﾊｲﾊﾟｰｽﾚｯﾃﾞｨﾝｸﾞいれたみたいなもんだから

まぁ、鯖だと前回のHTT騒ぎで殆どの鯖管がHTT-ONにしないだろうから
どっこいどっこいじゃないかな

>>26
説明が足りなかったね

AMDでもメインのPhnomeやAthlonのほかにもいくつか計画はある
でいざそれを製造に移そうとした場合
�@現在稼動中のFabの空きで少量だけ生産となると製造単価が上がって元が取れない（製品に転化すれば価格が上がって売れない）
�A凍結中のFabを稼動させて新製品をそこで作ろうとすると、大量に需要が出るかあるいは利益率の高い製品で無いと工場を稼動させた費用を回収できない

・・・となる
これじゃ製品のラインナップを増やせないって事

>>36
�A凍結中のFabを稼動させて新製品をそこで作ろうとすると、大量に需要が出るかあるいは利益率の高い製品で無いと工場を稼動させた費用を回収できない

なら新規にFabが出来ても何も状況は変わらない。

ファブレス企業ってのは、そのときに一番ベストなファブを選べる会社。
AMDはThe Foundry Companyに強く結び付けられていて、前みたくChartered
にCPU製造を委託するわけにいかない、むしろわざわざバルクシリコン
始めてまでTSMCからGPU製造引き上げないといけないんだから、真逆。

もちろん、The Foundry Companyがベストなファブになれば良い方に回るけど、
願望・妄想をもとに会社の戦略を立てて上手くいくかどうか。

>>31
夢を語らないと先には進めないんだぜ
20GHzとか…

>>30
IPCは落ちるけどL3無し版はクロック帯同じで落ちないし
価格は下なので価格順に並ぶだけだろう。

>>40
ゲーム用途なら最低でもX3 710買っとけという話だな。
Propusなんてゲーム用途ではBrisbaneと大差ないと思っておけばよし。

>>39
CoreMAなければ即死だった

AMDもブルドーザーの裏でこそこそK7改良してれば大丈夫

ベストというか、TFC以外AMDが要求する性能を持ったチップを作れるところが
そもそもほとんどないんじゃないの？
IBMなら作れるだろうけど、製造コストが割高になるだろうし。
むしろ、AMDがファブレスになったというより、AMD以外から製造を受託できるようにしたのが
メインだと思うんだけど。
そう簡単に契約取れるとは思わないが。

>>38
ファブ分社後もGPUはTSMCにある程度委託するらしい。
個人的にはGPUはそのままTSMC委託のままに思える。
"チップセット製造を自社工場に移せること"がメインかと。

てか、「ベストなファブ」に持っていくようにするんだろ。
願望・妄想とかではなくて、企業努力のレベル。
最初から頭ごなしに否定だけしても意味がない。
12/9と10の後藤の記事を読めば分かるが、
AMDだけでは完全に行き詰まることは確定している。
また12/9の記事にある協力開発元からも、生産委託を受けることが出来れば、
"The Foundry Company"はそれなりの利益を受けられるだろうしね。
自社工場を持つ会社もあるし、「受けられれば」の話にはなるが。

このスレにも書いとくか
cata8.12でラデの2Dもっさりが解消されたようだぜ

>>43
IBMがありならIntelだって作れるよ

>>46の世界ではIntelは自社の最先端Fabで他社のチップの生産委託受けてるんだｗ

>>39
だな。

GPU統合のFUSION構想なんて、AMDが言い始めた頃は戯言扱いだったよなあ。

>42
何年K7使いまわす気？

http://pc.watch.impress.co.jp/docs/2008/1008/hot574.htm
> SOIプロセスのままでは、ファウンダリ事業を展開することが難しいため、
> 今回、32nmルールからSOIと並行して、バルクシリコンプロセスの開発も行
> なうことが表明された。

ATI買収から2年経ってることを考えれば、AMDがいままでGPUやチップセットの
製造に興味を持っていなかったのは間違いない。あらためてバルクシリコンに
投資して自社工場で作るより、TSMCに委託する方が安いからだ。ファブのキャ
パシティが余っていて、後にはCPU・GPU統合も控えているにも関わらず、であ
る。

自社ブランドのチップ製造まで他社に委託していたAMDが、分社化した途端に
ファウンドリ事業への参入を宣言する180度の変心ぶり。潤沢なオイルマネー
を得て投資が可能になったからとも言えるが、工場を売るための口実作り(CPU
製造限定工場じゃ売れない) にも見える。ファウンドリ事業が成否を握るなら、
TSMCにどう対抗するのかのビジョンをまず示すべきではなかったか。

>>49
Core MAもP6マイクロアーキティクチャ由来だから、Pentium ProからNehalem
まで15年使い回してる。ILPも電力性能比も劇的な改善は期待出来ない(のがわ
かった) ので、コアは使い回しでいいのだよ。地道な改良と周辺の統合を積み
重ねるのが重要。

逆に、今更作りなおしてるBulldozerって何? という話なのだが。なにかゲー
ムをひっくり返すネタを見つけての大博打なら感服だが、会社に余裕ないのに
進捗が遅れ情報も出し惜しみしているのは、悪い徴候だ。

Pentium ProとNehalemを一緒にするなら
BulldozerだってもちろんAthlon系だろうよ。
いまさら根本的に違うアーキテクチャの開発なんてするとでも？

>>50
ATi買収からわずか2年しか経っていませんが？　内部統合などの数々の問題から、
指揮系統が混乱したという推測は、色々な場所でいわれていた話。
それに「興味はあるが金が無かった」もあるだろうね。

GPUはわからないが、チップセットは自社でやった方が有利。
IntelもCPUとチップセットを自社で安定供給できるから、OEM向けに有利であって、
「CPUとチップセットを自社で安定供給できます」というメリットは、
OEM向けや手メーカーには安心して購入できるメリットになりうる。

それに"The Foundry Company"で本当に"ファウンドリ事業"をしたいのかが謎。
またも後藤の記事で申し訳ないが「12/10」の記事にある「x86市場シェア50%の戦略」が
本当にやりたいのであれば、"ファウンドリ事業"をやる話は、さらに先。
現在の"Fab36"が最新プロセスから外れて以降の話何じゃないかと思えてくる。
ぶっちゃけ、"The Foundry Company"の"ファウンドリ事業"とは、
AMDからの委託製造のことを言っているんじゃないかという気さえもしてくる…。

後藤の12/10の記事ってコレね。

>>52
仮にK7の改良だとすると、ロードマップから一時期消えたり2011年の32nmまで
持ち越された理由がわからない。

http://pc.watch.impress.co.jp/docs/2008/1114/kaigai476.htm
によれば、DEC Alpha AXP由来のチームが作ったK7から、Power4のチーフエン
ジニアを迎えてIBM色の強いものに一新されているようだ。
ちなみにPower4=PowerPC 970なので、あまり変態的なものではないと推測する。
(じゃあなんでK7から一新するの? ってな疑問はある)

ttp://pc.watch.impress.co.jp/docs/2008/1210/kaigai480.htm


最悪！　途中送信とかマジであり得ない…orz

>55
ある糞コテ曰く、
実際はIBM色を排除しているす

TFCの株式の7割近くはアブダビが持ってるんだから、TFCがTFCの為の成長戦略を立てるのは当たり前
アブダビはAMDに“ほどこし”をした訳じゃない

TFCでFab事業をやるのはいいけど、TFCとしては大株主であるところのAMDからの受注を最優先しなけりゃならんだろうから、
そうすると場合によっては供給が不安定になりうるFabを利用したがる顧客はどれだけいるの？っていう感じもする。
小規模な生産ならいいんだろうけど、最新プロセスで小規模な生産って言うのは割に合わないだろうし。

PowerPC 970はPOWER4を元に作られたってだけで、パイプラインの図探してみればわかるが、
＝とは到底結べないぞ。

>>59
>TFCとしては大株主であるところのAMDからの受注を最優先しなけりゃならんだろうから

普通逆。生産力がショートする場合は他社分を優先して自社分をショートさせる。
自社優先なんてやってたら二度と受注来ないよ。

拡張命令についてももっとしっかりやってほしいわ。
インテルの命令群を採用しないなら自社拡張充実させて
ソフトハウスへの採用も積極的に進めないと。

>>58
株式は約56：44なんだが･･･。

>>62
ソフト開発は急務ですよね。
今はその周辺があまりに弱すぎる。

>>63
http://www.nikkei.co.jp/news/kaigai/media/djCNR3808.html
合弁会社へのAMDの出資比率も34％に低下することになった。
2カ月前に合弁会社を設立すると発表した時点では44％の予定だった。

>>64
あら。ホントだ。こりゃすまん。AMDマジで金がないな！
本気で潰れないことを祈るぜ･･･。

しかしCPUコードネームが雄呂血とは。
日本国内のCMキャラクターは田村正和に確定だな。

>>63
ソフト開発はやるだけ無意味、金とリソースの無駄遣いだと思うが
やったところで3DNow!の二の舞にしかならないし、AMDが開発用ソフトウェアを出したところで現状と変わらない

仮にAMD版x86コンパイラが出たとしても、ソフトベンダがIntel用バイナリと殆ど変わらないAMD用バイナリを別途入れてくれるとでも？
バレたら違法行為だが、intelなら｢AMDコンパイラを使うならソフトウェア開発の支援を打ち切る｣とか言い出すかもしれんし
ソフトベンダにしてみると、intelの補助が無くなる方がキツイだろうから、喜んでAMD環境を放置するだろうよ

なので、AMDがいくら頑張ってソフトウェア環境を整備しても、誰もメインに使わないし、下手するとそれを理由にintelに付けいる隙を与える事になる
出たところで使うとしたら、それこそ大勢には影響力が殆ど無いフリーソフトぐらいだよ(Linux系で使うところがあるかも、程度)
商用ソフトで使うところは｢無い｣と言ってもいいんじゃないかな


SSE5はintelにAVXを出させたことで使命を終えたと言って良いだろうね(あとでAVXに対応すればそれでおｋ)

>>67
拡張命令は常に大幅に後手をひくだろうね。
ただそっちの分野は不確定要素が多いなあ…。
インテルも512bitまで拡張予定あるし、その後にLarrabee統合な話もあるし。

>>67
表立っての排除行為は普通にバレるだろ
人間の口なんて軽いんだから

>>67
元々の売りがAMD系のCPUは遅くなり難い無難な設計だろ
だから最適化してもそれ程速くなるわけでもない

>>69
マスゴミさえ押さえておけばへっちゃらです
裁判官も弁護士も検事も金でなんとかなります

いやその理屈はおかしい

>>60
http://www.research.ibm.com/journal/rd/461/tendl3.gif
これにAltiVecを足したのが970なわけだが?

intelの違法行為は前科と｢intelと言う会社は、そういうことも平気でやる会社だから｣って事で想像の域を出ないけど
どちらにしてもAMDが開発環境を整えるのは、金と時間と労力の無駄遣い以外の何者でもないよ

結局ソフトベンダはintelの用意した開発環境を使うだけで、AMDの開発環境は物好き以外には見向きもされないよ

物好きがLinuxを最適化するかもw

最適化されているIntelに素で挑まなきゃいけないのかAMDは

>>76
だから｢intelへの最適化≒AMDへの最適化｣の現状がベスト

>>77
IntelとAMD拡張命令の扱いが別れていく可能性があるのに、
「ソフト開発が無意味」と電波を飛ばす意味がわかりません！

IntelにしろAMDにしろGPU統合に向かっているが、
そのGPUの扱いも違ってくるだろうに…。

>>31
前スレ980にも述べたが、現状、Opteronに関しては、仮想環境を用いたサーバに
必要であろう多様な命令を効率よく実行する、汎用CPUコアとしては、それなりに
地道な改良がなされ、良いものとなっているのではないか。

VMmark Resultsを見ると、Shanghaiを用いたサーバによるスコアが、16coresと
8coresにおいて、現時点ではトップであり、Shanghai 2.7GHz/16cores(4x4)と、
XeonMP 2.66GHz/24cores(6x4)とが同等である。
ttp://www.vmware.com/products/vmmark/results.html

今後発表されるであろう、サーバ向けのNehalemによるスコアと、Shanghai
(Opteron SE)によるスコアがどうなるか、それら次第では、今後、仮想化が
多用されていくであろうサーバ分野では、AMDのシェアが拡大するかもしれない。

>>78
> IntelとAMD拡張命令の扱いが別れていく可能性があるのに
いやその方向だとAMDは滅ぶ、独自に存在出来るほどの技術も体力も持ち合わせてはいない

>>80
そうならないためのソフト開発。IntelはAVXをライセンスするのか謎だし。
だけど、なぜかソフト開発は無意味という奴がいる。不思議！

>>81
いや無意味だろ、はした金でソフト開発したってIntelのソフト開発に追従できる筈もない
それよりムダ金は使わず、仕様をIntelに合わせたハードを開発するほうがメリットは大きい

>>82
だからそれが出来るのか？　Intel AVXがライセンスされるのか？
GPU統合もIntelとAMDでは全く独自の路線を歩んでいる。
Intelは"Larrabee"をAMDは"ATi-GPU"というように全く違う物を統合する。
すでに少しずつ道は分かれつつあるんだよ。AMDはこのままではヤバイの。マジで。

CPU開発に関しては…まぁ。何とかなる可能性もあるが、
それにプロセス開発でも、超巨大企業Intelには単独では勝てない。
数社で連合しているのも生き残り戦略の一環。
もしかしたらIBMとも今後ソフトウェア開発で共闘するかもしれない。
もう、"後追い戦略"だけでは何とかなる状況ではないんですよ。

>>60
　　------------------
　　PowerPC 970はPOWER4を元に作られたってだけで、パイプラインの図探してみればわかるが、
　　＝とは到底結べないぞ。
　　------------------
知ったかぶってよい気分のところ申し訳ないすけど、PPC970コアわPOWER4と同じす。
http://www.ibm.com/developerworks/power/library/pa-powerppl/
　　==================
　　The 64-bit PowerPC 970, a single-core version of the POWER4
　　==================

>>83
　　-----------------
　　Intel AVXがライセンスされるのか？
　　-----------------
クロスライセンス契約があるすから、正当な代価を払えばライセンスされるすけど？

VTの現状はこの辺(↓)に詳しく載ってるんだが、AMD-Vの方は軽くググっても出てこない。誰かいいページ知ってたら教えてくれ。

IDF 2008で見たIntelの仮想化対応策
ttp://enterprise.watch.impress.co.jp/cda/topic/2008/09/05/13785.html

Power4にしろPPC970にしろ、大成功した特徴あるプロセッサという訳じゃ無いから
違おうが同じだろうがどっちでも「K7から作り直す意味なくね？」感は変わらんな。
「SSE5に最適化→既存コードで性能劣化→あむ厨ｼｮﾎﾞｰﾝ」なパターンに1スゥ

>>63
それなりにやっており、弱いというほどではないと思うのが、どうだろうか？
ttp://developer.amd.com/zones/shanghai/Pages/default.aspx

最近は、オープンソースによる開発が増えているかと思うが、その場合の
コンパイラとして用いられることが多いであろうgccに
Barcelona以降のCPU用の最適化機能を加える、ということを行っており、
ttp://developer.amd.com/assets/AMDGCCQuickRef.pdf
AMD CodeAnalyst Performance Analyzerなどというものも出していたりする。
また、AMD Core Math Library (ACML)やPGIコンパイラについては、企業や大学などの、
開発者や研究者には、比較的、知られているのではないか。

AMD独自命令なんぞはじめから作らないのがソフトウェア開発者への最大のサポート。
シェアの大小考えたら、いくらツールが充実してても対応作業の優先度は低い。

とはいえAMD64のようにMSの圧力でIntelに逆採用されるケースもあるから
独自の試みが一概に駄目とも言えなくて困る。

つまりSSE5での狙いはMS採用、MSからIntelへの圧力でIntel採用の流れ?
2匹目のどじょう・・・・を狙うAMDって・・・・

無くても困らないSIMD命令なんて圧力かける理由が無いだろ。

>>90
それはない。同じコードの実行性能で差別化できればベストなのだが無理なので
やむを得ず独自命令セットを用意しただけ。
(SSE5で書けば)BulldozerはFMAで速いですよ、とアピールできるようにするための処置。

SSE的な命令は使用箇所が局所化されるので一つのバイナリで
複数の命令体系をサポートできる。開発が面倒とはいえ。
64bit命令はプログラム全域の話なので複数のバイナリを用意するしかなく
やってられんのでMSがIntelに待ったをかけた。

windows7でも32bitが提供されるんだって？もうｇｄｇｄ
やっぱね、64bit本気でやるんならIA-64に行くべきだと思うんだ

>>51
Pentium Proは「OoOなx86プロセッサ」の基本形としては無駄が無い。
量産を重視する都合上、性能向上に必要なところだけ惜しみなく費やし、
あまり重要でないところは端折る。
必要以上にダイサイズを増やさないケチな設計思想が、電力効率を重視する
モバイルやその後のマルチコアにもマッチした。

「Pentium ProはIntel史上最大の革新」って自ら言ってる。
Core MAでパイプラインが3issueから4issueに拡張された時点で既にFamily刷新級の改良
であることも付け加えておく。少なくともi486がPentiumになったくらい以上の。

K7はトランジスタ効率・電力効率無視で当時のIntelアーキ対抗の性能を高めることに
固執した大鑑巨砲主義の産物だよ。
浮動小数命令のx87と64ビット拡張のTFPを実行するために効率のいいように贅沢に
トランジスタをつぎ込んで整数・浮動小数分離型パイプライン、9Wayの実行ユニットからなる
巨大なコアを作り上げた。
コアあたりのトランジスタ数が初代K7の時点で2000万トランジスタを超え、Pen3の約2.5倍、
信じられないことに現行CoreMAより多い。

しかしx87は保守されてない古いプログラムでかろうじて見る程度、TFPは64ビット拡張の
Intelの命令セットとのすり合わせの過程で、そのものがキャンセルされた。
K7から引き継いだパイプライン構造は、はっきり言ってそのものが盲腸になった。
PenMやCoreMAに比べて無駄にロジック部のトランジスタが多いK7を引きずってる以上
電力効率で勝るのは難しい。
Intelが主導するSSE*の命令セット自体が分離型のパイプラインには不利。

Intelも5年くらいはPentium 4という名の大鑑巨砲に頼っていたがラインナップそのものを廃止したろ？
AMDにもK6-IIIベースでモダンな改良を加えていくくらいの方針転換は必要だった。

>>60
とりあえず、SSE5で追加された命令はAltiVecのそれには似てる。
それこそIBMからの影響だと思うが。

>>89
MSは一方で浮動小数はIntelのSSE*を支持。
AMD独自のTFPをキャンセルしSSE*互換にしろと圧力かけられ、TFPを前提に
設計してきたAMDは大損失を被る事になったわけだが（理由は前述）

Corei7もっさりの原因を昔ホームステイ先で知り合ったドイツ人(在イスラエル)技術者に
昔話で盛り上がったついでにダメ元で聞いてみたら、あっさり教えてくれた。

Corei7は、L1〜L2(XEONではL3も含む)とパイプライン中の命令全てをキャンセルする仕組み
が有って、ハード的に non maskable interrupt つまり、ソフト的な拒否が不可能な
割り込み信号線が用意されているらしい。

本来は、サーバ機用にデッドロック発生時の最終回避手段として用意されているらしい
のだけれども、普通のパソコンでも安価なマザーの場合、複雑な配線やBIOS構造を簡略化
する手段として、HDDアクセスの直後などに、この割り込み信号を使ってメモリとキャッシュ
が一致するように一旦L1〜L2とパイプラインの全てをクリアしてしまう物が多いらしい。
つまり、手抜きだ。

そうすると、その割り込み処理をしてる間は、他の割り込みが禁止されるので、プチフリや
もっさりが発生してしまうと言う事なんだって。

８層以上の基板を使ったマザーなら大丈夫な可能性が高いらしいけど、＄１５０以下で
安価に出回っているマザーの場合は、まず、これが原因で引っ掛る感触を受ける(つまり
プチフリやもっさりの事)になるんだそうな。
こんな事、公表できないだろうし、ソースは友人からの口伝えだから、
信じなくても当然だよね。
４月１日じゃないんで、嘘は言ってないと思うけど、都市伝説レベルで
考えてもらってもいいよ。
漏れは８層以上の３万〜の母板で組み直してみるか、それともX2に乗り換え
るかで迷ってる。

×大鑑
○大艦

>>33
3倍あっても1つは死に体だから、実質2倍だなw

Atom部隊もあるだろ？
地味に今期のIntelの売り上げ支えてる

最近のIntelで確認されてるのは
Dunningtonを作ったIndiaチーム
Silverthorneを作ったTexusチーム
Tukwilaを作ったColorado(Hudson + Fort Collins)チーム
Nehalem作ったOregonチーム
Larrabeeを担当しているOregon?の別働チーム
Penrynを作ったIsraelチーム

位か？

Itaniumのデザインチームは昔はHudson(DEC) + Fort Collins(HP)の2チームで強力だったけど今は人を減らされてColoradoの300人だけだと思う。
NehalemのIntel Turbo Boost TechnologyはIDAの発展というよりFoxtonっぽいし。
QPIの開発もWhitefield(India)でこけた後、旧HP(Fort Collins)の方から人が回されたらしい。
あと昔のSanta Claraで先端研究を行っていたチームがOregonのRP1(D1Dの隣)に移っていると考えられるがこれはプロセッサのデザインチームではない。

TexusじゃなくてTexasだった；

>>99 = >>100ね
一旦ログオフしてしまったからID変わっているが

どうでもいいだろ
Intelのチームもお前のIDも

SSE5と比較してAVXが優れている理由

【その1：ソースとデスティネーションの完全独立によるmov*命令の削減】
・2ソースオペランド演算命令　dest=op(src1,src2)について
SSE1〜4：
destとsrc1は同一。src1の値を保持するには待避が必要

SSE5：
DREX.destフィールドを新設し、src1(ModRM.reg)から独立することで待避不要に。
既存SSE命令は3オペランド化されない。
AVX：
VEX.vvvvフィールドにsrc1を割り当てdest(ModRM.reg)と分離。
全ての128bit SSE命令は3オペランド版にアップグレード可能

・3項演算命令　dest=op(src1,src2,src3)

SSE1〜4：
フィールドが足りないので基本的に存在しない。SSE4.1のpblendvb等はxmm0を決めうちでsrc1兼destと見なすことで擬似的に3ソースに対応している。必要に応じてxmm0の待避が必要。

SSE5：
DREX.destを入れても3オペランド分のフィールドしかないので
src1かsrc3のどちらかをdestと同一とみなすことで疑似的に4オペランド化。
destと同一にされたソースレジスタは必要に応じて待避が必要。
積和算なとがこれ。
またpblendvb等も使えるがSSE4.1と同一仕様。

AVX：
VEX.vvvvに加えimm8の一部を第4のレジスタフィールドと解釈する。
これにより完全な4オペランド命令を実現する。
新命令の浮動小数積和算のほかpblendvbも4オペランド版に置き代わる。

>>99
AMDとは開発力が違いすぎる。
なのにサーバ・デスクトップ・ノートさらに別設計のBobcatでMIDまで
全域で戦いますとかもうね

MS「Xbox720のGPUに、この命令セット追加しろ」
AMD「はい」
MS「PCでも使えるようにしろ」
AMD「はい」

MSのいいなりになってれば開発環境はMSが作ってくれる気がする。

>>103
SSE5は単にCPUとVGAの架け橋であって、AVXとは全く違う物だろ。
ドライバや何やらでサポートしてなんぼのレベルの気がする。

>>105
最終的な手段は本当にそれだよね。

情けないけどインテルすらも逆らえないMSの言いなりなら安心だなw

IntelはWindows非対応の軽量級CPU開発始めたぞ
納入先はMACの新カテゴリー向けか携帯ゲーム機市場じゃね？

IntelはMS離れをしたいと考えている節がある。
だからこそ、Linuxを推進していたりするのだけど、
OSやハードを占有できる超巨大企業の誕生する危険に、
他の企業から反発され、総スカンくらう可能性もある。
実際にはIntelも綱渡りの状態で動いていると思われ。
PC業界は4-5年以内に大激動と大再編を迎えそうな予感。

久しぶりに来たら
なんでこんなにキモいスレになってんの？

少なくとも2011年までは次世代が来ないんだからしょうがない。

2011年になったら来るのかというと、やっぱり無理であろうけど。
貧すれば鈍す、というが、正にその通りである。

そんなことよりｵﾁﾝﾎﾟﾐﾙｸくだしあ＞＜

>>106
反論がそのまんま「その2」なんだが。
まあいいや。

結論から言うと「GPUの架け橋」こそAVXが妥当なんだよな。
128ビットのSIMDを並列実行するのに3Wayのデコーダをフルに使ってもせいぜい3命令しかデコードできない。
実際はレジスタ待避やロードストアにとられて実効2命令ってところかな。
それならCPU内蔵のSIMD演算機でやった方が速いよ。
128bitベクトルじゃ1命令で4SPにオペレーション発行できる程度でしかないからな。

低クロックのFPUを大量搭載したGPUをフルに活用するには、もっとSIMD命令のベクトル幅を広げないといけない。
あるいは1命令で超越関数を処理するとか、演算の密度を高くしないといけない。
現在発行されてるSSE5の仕様ではどちらも不適。
128bitのSIMD命令をCPUを経由してGPUで実行なんて、机上論でも否定できる子供騙しだよ。
これをハッタリでなくて本気で言ってるならいよいよAMDヤバい。


解決策として、たとえばベクトルをワイド化するとしよう。たとえば512bitに拡張すれば1命令で16SPにオペレーションを発行できる。
しかし、例としてaddps(単精度の並列加算)を512ビットに対応させようと思ったら、すでに命令拡張の余裕がない。

それを可能にするのが、命令セットを整理し拡張ビットを潤沢に用意したAVXなのよ。
（で、LarrabeeのVPU用命令がまさに、AVXの512bit拡張と言われてるわけだ）。
仮にもしAMD独自にAVXと互換性のないワイドベクトル命令を定義しようとしてるならそれはそれで無謀だ。
SSE5はIntelにAVXの仕様を公開させるためのブラフとしては役に立ったとみる方がいいかもしれない。

架け橋って？
GPUの性能を最大限引き出すの？

>>108-109
これの事だな。

なぜCentrino Atomブランドは誕生からたった半年で消滅したのか
http://pc.watch.impress.co.jp/docs/2008/1212/ubiq234.htm

情報筋によれば、IntelはすでにMoorestownではWindowsをサポートしないとOEMメーカーに通知しているという。
つまり、MoorestownではMoblin Linuxのみをサポートすることに決定したというのだ。なぜそうなったのかは、
前々回の記事でも触れたとことなので、繰り返さないが要するにWindows 7がWindows Vistaのブラッシュアップ
版となり、IntelがMoorestownでターゲットにしているようなスマートフォンなどにはマッチしないOSのままで
あることが決定的だからだろう。

やっと何か出る模様。

低価格パソコン向けＭＰＵ、米ＡＭＤが出荷へ
http://it.nikkei.co.jp/business/news/index.aspx?n=AS1D1105M%2011122008

ただのAthlon64の低クロック版だろ

>>107-109
IntelがMSを手玉に取った結果がAtom向けのXP Home特別価格提供だよ。

IntelがLinuxコミュニティ向けに支援してるのは交渉材料としての意味合いも強い。

FirefoxやOpenOfficeがエンドユーザーに十分認知された今となっては、
ネット＆軽作業用PCとしてはWindowsは価格に見合う「部品」ではなくなった。

Atomブームで儲けてるのは値下げ圧力に晒されないIntelと
ネットブック市場に先鞭をつけたASUSくらいで、MSも各大手ベンダーも痛し痒しの状態。

Windows非対応の軽量級CPU開発ねぇ
ARMに返り討ちにされなければいいが。

>>114
むしろ、よくわかってない情報弱者を騙すためのハッタリ
「数百GFLOPS級のGPUをCPUから操作できる」っていっておけばバカは釣れるからな。

128bitじゃ、GPUをフル活用どころかCPUにとって足しにすらもならない。

IntelはSandyBridgeでFPUを最大2倍の性能が出せるよう増強するが、
128ビットSIMD命令じゃ使いきれないから256ビット命令追加するくらいだ。
これ以上FPU増やしても命令が128ビット単位じゃ使いきれないってよ


逆に、Bu(ryは、GPU支援でSSE5の性能上がるとしたら、CPU側のFPUが相当しょぼいか、むしろ【載ってない】んじゃないのか？

ちなみにSandyBridgeのFPUはFADD＋FMUL＋FMACの3機構成。
ｶﾞﾁ

>SSE5はIntelにAVXの仕様を公開させるためのブラフとしては役に立ったとみる方がいいかもしれない。
ブラフも何もSSE5の目的って最初からそれじゃないのか？
要はATi買収以来、AMDはなんとかしてintelをGPGPUの世界へ引き擦り込みたいがために必死だった気がするし

そう考えるとintelはAMDの思惑に乗ったことになるから、その意味ではAVXリリースはAMDにとって大勝利といってもいいかも

>>122
まーFMAなんかは機能的にSSE5のまんま上位互換だもんな。
まぁAVXをIntelがライセンスしなかったらなんて考える必要はないことだな。

MMXの裁判は、MMXという商標の権利はIntelにあるが、命令セット互換技術は公共性の観点から問題ないとのことだった。
つか、Intelがライセンスするしない以前にIntel非公認の拡張をSSE5とか名付けてるわけだが。


AVXフォーマットのAMDの採用は中期的にはIntelにもメリットがある。
GPUを活用って話が本当なら512ビット以上のベクトル幅は欲しい。
となればAMDがLarrabeeのネイティブISAの普及に協力してくれるようなもんだぜ？
それでなくとも一度普及させてしまったSSEを整理して新しい命令セットに乗り換えてもらうには
AMDの協力も欲しい。

>>106
　　--------------------
　　SSE5は単にCPUとVGAの架け橋であって、AVXとは全く違う物だろ。
　　--------------------
前スレに書いたすけど、AMDわ違った方面にも手を出しているす。
http://pc11.2ch.net/test/read.cgi/jisaku/1226628399/443
　　====================
　　443 名前：MACオタ 投稿日：2008/11/19(水) 23:41:05 ID:5QkxaR/H
　　　　AMD向けコンパイラとして高名なPGIコンパイラを開発してるThe Portland Groupが、
　　　　CやFortranで記述されたコードを、自動的にGPUに割り当てる技術をAMDと共同
　　　　開発するとのことす。
　　　　http://www.hpcwire.com/offthewire/PGI_AMD_to_Develop_Accelerator_Compiler_Technology.html
　　====================

これがAMDの工場にも導入される訳ですね。

IEDM 2008プレビュー：「32nm以降」が焦点に（後編）
http://eetimes.jp/article/22645/
｜IBM社はファウンドリ・サービス向け32nm技術を発表

>>122
その後にAVXをライセンス出来れば万々歳だな。

>>113
あ。よく読んでないし別に反論もしていないんだが…。
AVXが優れているかどうかは知らんけど、
SSE5って架け橋以外に何か使い道があるのか？

宣伝文句

AVXもある意味ではGPU（Larrabee）との架け橋なんだぜ



http://journal.mycom.co.jp/articles/2007/09/15/barcelona/004.html
これだろ？
「第一歩」とは言ってるけどSSE5そのものをGPUで発行するなんて言ってないんだぜ。
どっちかというと積和算のサポートとか、オペランド数の増加とかで
x86命令の拡張の方向性を切り開いたことの意味が大きい。

SSE5の発想の延長線上にAVXがあり、更にその先にLarrabeeがある。
いまだにこんな計画があるとすれば、
AMDはLarrabeeクローンを作ろうとしてるわけだぜ？



> A: 一般にレジスタを節約するためにはSRCとDSTに同じものを指定すれば良いが、
> この場合元(SRC)の値は当然破棄されることになる。
> ただ、一般的にレジスタの内容を可能な限り保持したい場合は、SRCとDSTを分離する事になる。
> 制約となるのはOpcodeの制約とDecoder(の複雑化)であり、 x86ではこれが問題だった(ので
> SRCとDSTを同一とした)が、この制約が常に掛かる訳ではない。
> SSE5は(プログラム)再利用の観点から、x86 のみならず(GPGPUなどの)Data Flow Machineなどの上で
> EncodeやDecodeを行う事を考慮している(ために、SRCとDSTを分離した)。

※SSE5の積和算はソースレジスタを破壊します。
つまり中の人みずから自分でsrcレジスタを破壊するSSE5の積和算がデータフローマシンに不向きだと白状してます

VR-Zoneの入手したプレゼンによるPhenom IIの性能向上分の内訳す。
http://vr-zone.com/articles/amd-phenom-ii-performance-uplift/6273.html?doc=6273
65-nm Phenom 9950からおよそ24%程の性能向上があるとのことすけど、見たところ
内訳わ下記の通りす。
　- IPC向上: +3%
　- 動作速度向上 (〜3GHz): +11.5%
　- L3キャッシュ増量 (+4MB): +5.5%
　- メモリ高速化 (DDR3-1333): +4%
コアのダイ面積わ+3%, L3のダイ面積で+5%、それぞれ単純縮小より増加しているということす
けど、上のような書き方をしてしまうとAM3まで買い控えられてしまうような気もするす。

IPC向上あるんだ。
何か改良有ったっけ
ダイは確かに大きくなってるみたいだな
シャンハイだけど285mm2と公式
http://www.amd.com/jp-ja/Processors/TechnicalResources/0,,30_182_861_8806~129019,00.html

苦労してIPCちまちま稼ぐよりクロックどかんと一割上げた方がナンボか楽……
じゃないから大変なのか。

IPC上げたって、スケジューラーの性能を上げたのか？

>>132
IPCを1割上げるのには2割のトランジスタ増量が必要だし、
それでいて必ずしも全てのソフトで速度が向上するわけじゃないのに比べ、
クロックを1割上げれば多くの場合1割近く速度が向上する（メモリインテンシブなソフトをのぞく）から。

http://journal.mycom.co.jp/column/architecture/122/index.html
このコラムの指摘だと、いまだとIPC1割上げるのにトランジスタ2割増で済むかもあやしくなってるんだろうしね。

そこで256ビットのAVX=命令セット追加による性能向上となるわけだな。
ISAを普及させる力を持たないAMDがパフォーマンス市場で生き残るのは難しくなっていく。

パフォーマンスに振れないなら互換メーカーらしくそこそこの性能のものを
安く大量に売ればいいじゃない……と思うと、実は「安く大量に作る」ことこそ
Intelの本領で、AMDは全く太刀打ちできない。
ならばアドバンテージのあるGPUを統合、というのも製造プロセスが違うので難しい。
これ逆境だよな。

命令セットでインテル完全互換でいればオンボVGA含むチップセットとのトータル性能で訴求できる。
独自拡張はそうやってシェア上げてからでいいんじゃないかね。

TSMCとTFCがそろった事で他のメーカーは自前でファブを作らなきゃいけない理由は無くなった
今後は雪崩を打ってファブレスになる
そのほうが安く付くし、またそうしなければファブレスになったライバルに対し不利になる

TFCが回り始めれば、AMDは今後は自社のファブを稼動させ続ける為に無理をしなくても良くなる
まあ無謀な買収とかをやらずに無難にやっていけば、いつかは風が吹く事も有るだろｗ

AMDは、チップ単価がIntelより高コストなのに
(Intelが失策しない限り)性能で勝てない、というビミョーな立場なのだよ。
数量を出そうとして価格を下げるとIntelより打撃が大きいから
ファブが余っててもシェアを取りにいけない。

http://pc.watch.impress.co.jp/docs/2008/1008/hot574.htm
> Fab38は、200mmウェハの工場だった旧Fab30を300mmウェハの工場に転換した
> ものだが、実際には稼働しておらず、塩漬け状態となっていた。

> 現時点で、2カ所の工場(Fab36とCharteredのFab7)でさえフル稼働には遠い
> 状態だと言われている

だから、AMDが市場シェア50%(笑)を目指すなら、価格競争力のある製品、
すなわち高コストに見合う高性能か、ほどほどの性能でも利益が出る低コスト化か……
が必須。どっちもロードマップからは見えてこないけど。

２〜３年すればアブダビは夢から醒めるだろ
その時がＡＭＤの終焉

世代が古くても注文取れれば儲けられるんだが、TFCだと古いのはSOIだけだから、
しばらくきついんだよね。

>>140
それは卵が先か鶏が先かの話になるな
後藤記事によると、今まで大手に採用されなかったのは生産力に疑問符が付いていたからで
フルに回しても30%しかシェアを取れない生産力しかないのを理由にDellなんかはAMD採用を見送っていた(少なくとも表向きは)
で、競争力のある商品があったとしても生産力がネックで採用されなかったのがAMDの課題の一つだった
今回の話は生産面での不安を取り除きシェア50%の為の生産力を強化って話で、競争力のある製品とは別個の話だろ
今現在Phenomは売るほどに赤字でも、その分K8でシェア確保が出来れば御の字なんだし

それに売れているのって殆どがSempronとかの低価格向けで、PhenomはAMD全体の出荷数で10%程度あればいい方
同業他社のintelは50%近くがCeleronやPentiumDCのような廉価版だったはずで、その辺の事情はAMDも同じじゃないか？
AMDが売れたチップの内訳を公表しているかは不明だが……

>>143
PenDCやCeleronで半分近くってのはデスクトップだけで
http://pc.watch.impress.co.jp/docs/2007/1026/kaigai397.htm
これによると古いけど、ノート向けは2割程度がCeleron。後はCore2になっている。
鯖向けもあるし、Atomも数量増えてるからなんともいえないが、半分近く安売り用ってことは
Intelのx86CPU全体ではありえない。

>>143
「AMDは生産力が課題」とずっと言われていたが、
ファブを2つに増やしても、片方塩漬けにして余らせている状態。
いまは「ファブのキャパを埋められるような競争力のある製品がないのが課題」だ。

ここでAMDがファブを売るとどうなるか。
AMDは儲からないファブ負担がなくなり、浮いた金でよく売れるスゴいチップを設計できるようになる。
TFCの方も、スゴくなったAMD製品や他社製品を作りまくってファブフル稼働でウハウハと、
双方一両得……ホントに?

>>131
> IPC向上あるんだ。
> 何か改良有ったっけ
L3を2GBから6GBに拡張、これによりキャッシュ容量に敏感なソフトの性能が向上しているので平均値からみると3%程度のIPC向上となる

>>146
とりあえず>>130読めよ

後藤氏の50%シェアとれるかもって概算は全部CPUだったらってことなので、
バルクにも対応するんだから、実際はGPUやチップセット、出来れば他社から注文とって
Fabの稼働率上げて、うまいことCPUのシェア増えてFabのキャパ超えそうなら、
GPUやチップセットなんかをTSMCに注文して生産量を調整するってところじゃないの？

次世代ゲーム機の受注取れればウハウハ

GPUはともかく、CPUで受注が取れるわけない

>>146
とんでもない容量のL3に増量ですね

6GBってi7のメインメモリかよ

>>144
スマソ、その辺はうろ覚えだったから適当ブッこいた
ただ、atomはモロに低価格向けだし、Core2にしても実質PentiumDCの後継と言えるEシリーズの比率が書いてないし
モバイル向けにしてもCore2で纏められていて廉価版の本当の比率は見えてこないんだけど
特にモバイル向けはCore2でほぼ一纏めなので、廉価版に当たるT5000、8000系がどの程度のシェアがどの程度なのかが判らないと
安売り向けの比率は出てこないんじゃないか？

>>145
それは今はそうだって事で分社化前は(特にCore2登場後)
・需要に対して対応可能な生産力
・同業他社に対して競争力のある製品
の二つが課題だった訳で、後者の課題解決はこれからって事だろ

>>148
AMD「新会社作りました。32nmからはライバルになります。
工場できたら全量引き上げますけど、それまで引き続きGPUの生産ヨロ。
あ、売れ過ぎてキャパ足りなくなったときはヘルプお願いしますネ」

CPUから見ればファブレス化だが、GPUから見ればAMDによる自社系列工場持ちます宣言。
nVidiaとのGPU戦争の真最中で、あと2年はTSMCに依存しなきゃならないのに、
そしてTSMCはnVidiaからも請け負っているのに、
TSMCと一悶着なしに移行できるものなのかなあと思うのである。

ぶっちゃけAMDとTFCはいつか立場が逆転するだろうね

>>141
アブダビが欲しかったのはTFCで、夢から覚めるも何もAMDは鼻っからどうでもいいんじゃない？

>>155
アブダビはTFCだけじゃなくAMD本体にも恐ろしい額を投資してるんだぜ

>>154
そうかなぁ？　単体GPUに関してはTSMCに委託のままの気がする。

>>157
CPUにGPU統合したら単体GPUの生産量なんてカスみたいなもんだろ

>>158
(ﾟДﾟ)ﾊｧ?

やれやれだぜ

>>157
先端プロセスを要求する半導体分野は少なくなってきているので
TFCの32nmを埋めるのにGPUは必須。

>>158
性能が必要なユーザのために、そしてゲフォ厨のために:-)、
依然としてディスクリートは生き残る。
チップセット内蔵とは喰い合うが、コストメリットがなければ
GPU統合CPUはそもそも立ち上がらないかもしれない。

よく考えるとSOI使ってるチップって結構あった気がするし
元からSOIを使っているところにはTFCは魅力的なFabに映る可能性があるね

確かルネサスとか沖電気なんかはSOI使ったチップをリリースしていたはずだし
東芝もTFCを使うメリットはありそうだけど
個人的にはTFCでCellを作るようになったら面白いと思うけど、そういうのは当分無理だろうな

>>162
> 元からSOIを使っているところにはTFCは魅力的なFabに映る可能性があるね
生産力過剰供給による価格暴落でウハウハになるかもな

IBM連合のメインファウンドリとしての立場を確立できればTFCにも未来はある。

年単位で遅れている新コア開発を現実堅実路線に戻せば、
AMDは再生を果たせると思うが、今のところその兆候はない。
というか、資金を得たせいで「BulldozerとBobcatとFusion量産の暁には！」
とか言い出して、むしろgdgdに拍車がかかる始末。

現実堅実路線って具体的になにをやるんだ？
PhenomやPhenomIIの開発は堅実路線そのものだと思うが。
それですら遅れるわけだが。

ちなみにSOIで数量でてるのは、AMDのCPUを除けばPowerPC(およびその派生品)だけ。
ソニーが半導体生産から撤退した「最新ファブのキャパ大き過ぎ」という理由を考えれば、
東芝とCharteredとIBMが手を引いてTFCにPowerPC生産が集約される、というのも
有り得ない話ではない。

>>166
Bulldozer/Bobcat/Fusionをキャンセルして、その分の人員を振り向ければ
遅れまい。TLBエラッタみたいな致命的な不始末も防げるだろう。
あと、x86コアそのものより、周辺のメモリコントローラやHTにもっと
強化改善の余地があるのではないかと思う。

>>167
　　-----------------
　　東芝とCharteredとIBMが手を引いてTFCにPowerPC生産が集約される
　　-----------------
そのCharteredも業績予測を下方修正しているのが市場の現実すけど。。。
http://www.mellanox.com/related-docs/prod_hca/IH3LX_X4.pdf
　　=================
　　Under the revised guidance, Chartered said its revenue would be down 24 to 26 percent
　　sequentially. Chartered said now expects a capacity utilization rate of 58 to 62 percent
　　for the fourth quarter, down from 85 percent in the third quarter. The company said
　　previously it expected utilization to be 60 to 66 percent.
　　=================
操業率も6割前後とか。。。

>>168
>Bulldozer/Bobcat/Fusionをキャンセルして

で、何を作るんだ？　PhenomIIの足周りの改良だけでIntelに対抗するのか。

IstanbulとNehalemってダイサイズも同じくらいでいい勝負のような鬼がするんだけど、
その頃はIntelは32nmなんだよな

鬼→気

>>169
うん。だからCharteredは撤退するだろう。そして東芝も自社でのCell生産を止め、
IBMも含めて、SOIというSOIがみなTFC製になるという予測(願望)。

>>170
足周りの改良「だけ」というが、HPCでもデスクトップでも
性能向上の主戦場はバスではないだろうか。
AMD自身がメモコン内蔵で火蓋を切っている。
コア数が増えれば増えるほど、メモリコヒーレンシ維持のために帯域を
食われるので、手間暇をかける余地がある、筈。

CharteredのSOI製造法はSOIの中でも主流から外れた作り方だから
コストが高いのかもね

>>173
デスクトップだと足回りの改良で性能向上の方が余地小さいだろう。
たとえばNehalemは2chと3chで性能差数%レベルの方が多いし。
それに、多コア化もデスクトップだと恩恵受けにくい。
HPCに特化するならありかもしれないが。

あと、メモリコヒーレンシってなに？

>>175
デスクトップなんて今後薄利多売に成らざるを得ないしそもそもノートに奪われて市場がどんどん縮小する

チップセット込みならＡＭＤは十分ノートで戦える訳だし

>>168
誰がそんな非現実路線をとると思う？

>>176
これからの主役はIntelとMSが特別に値引きして売ってくれる薄利多売の代名詞、Netbookですね、わかります。

>>173
突っ込んでいい？

通常デスクトップは1ソケットだよな？
シングルダイ構成なら普通はキャッシュコヒーレントはクロスバースイッチや
リングネットワークなどのチップ内バスで解決するから外部バス周りの性能は関係ない。

まあMCM構成で、FSB−チップセットを経由して調停するアホなCPUも存在するけど
その典型のCore 2 Quadですら一般のワークロードではネイティブクアッドと遜色ない
性能発揮してるわけで、まあ笑うしかないわな。

>>171
ちなみにダイサイズは　Shanghai(4コア) ＞ Gainestown (4コア)な。
6コアだともっと差が開くだろーよ。

Istanbul(6コア) 2009年H2
Beckton(8コア; XeonMP) 2009年内

XeonMPに限ればPenrynベースのシングルダイの6コアプロセッサ出てるよ。
L2 3MB×3, L3 16MBのデカ物だけど。

>>179
Intelがやらない(Itaniumの領分なのでやれない)4ソケット超の領域に
触手を伸ばしてみるのはどうなんだろう

Nehalem-EXは8Pまで対応だし、従来のXeonMPも、システムベンダーが
やろうと思えば4P超にもできる。
Intel純正だとそもそもItaniumですら4Pまでしかた対応してない。

>>181
OpteronのRAS機能じゃItanium以上に痛い目にあうと思うよ。
Tukwila = SPARC64 IIV = POWER6 ＞ Montvale ＞＞＞＞ XeonMP ＞ Opteron だから。
それにItaniumはHPみたいなノウハウのあるところが主力で売ってるけどOpteronはSunですらそういう風にやってくれるか怪しい。
自社開発しているRockと富士通のSPARC64があるから。

>>181
ちなみにBecktonはキューブネットワークで8ソケット以上対応するってさ。

HT2スレッド×8コア×8ソケット＝128論理プロセッサの構成例：
http://pc.watch.impress.co.jp/docs/2007/1022/kaigai04l.gif

こいつは一応32ソケットまで対応してるとか。
（32ソケットの場合の場合Boxboroが16基必要になるのかな？）

Windows Server 2008だと最大256論理CPUまでしか対応しないので不足は無い。


面白いことに、次のコンシューマ向けOSであるWindows 7でも（1〜2ソケットまでの縛りだが）
256論理CPUまで対応するらしい。
これはつまり、Larrabeeみたいなメニーコアx86 CPUをメインCPUとして使える
プラットフォームを出しても有効活用出来る余地はあるってことになる。

まさかこんなに早くゲーム性能で追いつくないしは逆転できるとは夢にも思わなかった

胸が踊りまくりんぐ

http://northwood.blog60.fc2.com/blog-entry-2495.html

オーバークロック性能に関してはＤＦＩが資料をはっぴょうしていてＭＢメーカーとしては大変珍しいことだ
ｗｋｔｋ

http://blog.livedoor.jp/amd646464/archives/51295879.html

ＬＮ２で6.2Gまでの公式？スクリーンショット出たしトータルコスト考えると日本以外はトップシェア取るかもね

今更

センプロン×4出ないの？



出ても買わないけど出してＹＯ…。

信じればきっと

＞センプ
大方1600MHz×4みたいなのが欲しいんだろうけど
そんなもん買うぐらいなら3.2GHzデュアルのが良いわ

つか買う気ないなら出せ言うな
欲しいモノを出せと言え

>>184
何度見ても魔法陣か何かにしか見えない

魔法陣クソワロタｗｗｗｗｗｗ

コア数CPU数が増えていくとコンシューマ向けでも最短ネットワーク問題考えて設計せにゃならんよな
コストが上がる要因になるからトレードオフを探っていかないとまずいんじゃねーの

AMDは次がどうなるかいまのところよくわからんな。
IntelはSandyBridgeからコア間接続はリングバスになるらしいが。

ひとつ聞きたいのだが
最近のCPUで大量の３次キャッシュがのってるのは
メモリと通信できるのは１コアだけで後は待ってる状態だから
その間通信してないコアは３次キャッシュ内で計算してるってことなんでしょうか？

リングバスってATiのHD1xxx/HD2xxx系列に採用されて消えた奴だっけ？
GPUみたいにデータ局在性ある処理やらされるには向いてないっぽかったけど、CPUだとどうなんだろう
さっぱりわからんわ、誰か詳しい人おらんかね

メモリとコアの間にメモリコントローラーがあって、コアとメモリは直結されて無いので関係ない

キャッシュメモリは大きくなればなるほど、コア⇔キャッシュのデータのやり取りに時間が掛かる
あるいは高い電圧が必要になる
それらのペナルティーが大きくなりすぎると性能が上がるどころか悪化しかねないので
L1やL2は適度な大きさに抑えて、代わりにL3を追加

L3はサイズが大きい分コアとのやり取りには時間が掛かるが、それもMB上にあるメインメモリーまで行くよりは早い

Fabが余ってるから2コア後回し4コア安売りのロードマップなんだろ

>>197
Fabが余っていようが製造コストがかかれば意味がない。
ただ単に4コアに注力を注いでいるだけだろうよ。

注力を注ぐて

危険が危ない的な

x86しか作らないからPC系から大きく外れたデバイス向けのチップはないんだな

>>201
昔はあったけどどんどん切っていったから

旧ArtXって今どこの会社よ？
Wii向けのGPU供給してるはずなんだけど

AMD

ARMとかMIPSの小型の自作キットでも出してくれればおもしろいのに

>>198
4コアは製造コスト以上に売り上げのでかいAMDの中でも特に高利商品なので
そんな突っ込みはアホなだけ。

>>206
歩留まり考えると単純にはわからない。

http://pc.watch.impress.co.jp/docs/2008/1215/tawada159.htm
> ようやく登場したK10デュアルコア「Athlon X2 7750 Black Edition」

ネイティブクアッドの欠点である歩留まりの悪さは
不良コア殺してX2, X3として売ることで回避した。

しかし、デュアルとクアッドの製造比率を調整しやすいIntelのMCMに比べてAMDは
クアッドの出荷量を増やそうと思えば思うほど
X2, X3も積み上がってしまうような気がしないでもない。

>>208
Nehalem世代になればIntelも同じこと。
つーかKumaはあくまで例外であって、２コア殺してまでのデュアル品が
主戦力になることはないよ。AMDの45nmではデュアルコア専用ダイであるRegorが予定されてる。

今までX2が出なかったってことは歩留まりはいいんじゃないのか？

現状のX4の値段を見れば歩留まりが良いのは分かるだろ。
利益が出てるかは怪しいけど。

>>209
同じ？
インテルに死にコア製品何てあったっけw

http://techon.nikkeibp.co.jp/article/NEWS/20080912/157935/
この記事によると、CoreMAのシングルコアCeleronは1コア殺しらしい。
あとTigertonの2コア製品は2コアのうち片方を潰したのをMCMで使って
L2量をふやすということをしてたりする。

>>208
動かないコアが２つも載ってるのが気に入らんが、アイドル時の消費電力が
既存のx2より低いからモーマンタイってところか。

特に780G搭載なMicroATXなMBだと、K10アーキでメインメモリアクセスがCPU
コアと独立動作するから、メリットが大きいし。

>>214
> アイドル時の消費電力が既存のx2より低いからモーマンタイってところか
提灯記事に踊らされてどうする、アイドル時も負荷時もリーク電流垂れ流しだよ
http://www.xbitlabs.com/articles/cpu/display/athlon-x2-7750_9.html#sect0

AMD、リン(P)をドープしたSi:C埋め込み歪みシリコン技術による高性能nMOSトランジスタ技術を発表する
http://dubai.2ch.net/test/read.cgi/news/1229336663/

>>216
SOI技術だったら神。

http://www.4gamer.net/games/040/G004032/20081214003/

こっちも7750BEはPen4再来爆電力っぽいな
ESと量産で違うとか BIOS対応してるか否かとか

ヒマ人検証よろしく

熊さんは脂肪を溜めこんで冬眠中なのれす

いきなり25

【世界最小】 AMD、25nmプロセスの完全動作に成功！
http://dubai.2ch.net/test/read.cgi/news/1229337008/

これ、プロセスが進んで数字が小さくなればなるほどインパクト薄くなるな。
逆数で表示しないと。

32nmのハーフノードだし。
逆に、ハーフノードですらIntelに負けてたらIBM連合の面目丸潰れですよ

それでもSRAM製作成功から製品化までのサイクル考えれば微妙だよ。


Intelは最初の45nm SRAM試作から、メインストリーム製品のCore 2 Duo(Wolfdale)が
立ち上がるまでに大体2年を要してる。微量に出るだけにとどまったCore 2 Extremeで1年と10ヶ月程度。
http://journal.mycom.co.jp/news/2006/01/26/300.html

でも、IBM連合が22nmでSRAM開発成功は8月には既に発表があるのに、
Intelは22nmについては沈黙したままってのはEUV絡みなのかもしれないが苦戦してるんだろうな。

25nmはゲート長でプロセスルールは22nmらしい。すまん。

Intelは量産の2年くらい前に、実用一歩手前レベルのサンプルを発表するのが通例だよ
http://www.intel.co.jp/jp/technology/architecture-silicon/32nm/index.htm
http://www.intel.com/pressroom/archive/releases/20070918corp_a.htm

来年Q4くらいにはWestmereを出すらしい。



今回のは単にIBM連合が気が早いだけかと。
量産向けじゃない希ガス

ν速のスレに書いてあったけど今回のSRAMは電子ビーム露光なので量産プロセスじゃないらしい。

IBMは液浸露光を22nmまで延命するって言ってるからね。

電子なのに露光とはこれいかに。　　　　　　　　つまらんな、スマン

>>218
おまえ。Pen4馬鹿にするなよ！

>>224
32nmのSRAMはIBM連合もIntelと同時期にすでに作ってる。
今回の発表はFinFETじゃなくてプレーナ型でも22nmまでいけそうだ
ということが重要。
FinFET使うと大改革になるから。

　　　　　　　　Intel　　　AMD
130nm　　　2002/01　 2002/04
90nm　　　 2004/02　 2004/08
65nm　　　 2006/01　 2006/12
45nm　　　 2007/10　 2008/12　　
32nm　　　 2009/Q3?　2011?

>>230
細かいところでおかしいぞ。QX9650発表/発売は2007/11、Shanghai発表は2008/11。

130nm　 3ヶ月遅れ
90nm　 6ヶ月遅れ
65nm　11ヶ月遅れ
45nm　14ヶ月遅れ
32nm　19ヶ月遅れ

こんな感じになるんだろうか。

Intelの32nmも2010年って話があるな。
量産開始が2009年第4四半期で。
Intelが使うニコンの露光装置の出荷が第4四半期だしなあ。

ま、先端プロセスだけが半導体じゃないから！
利益さえあげればいいんだから！大丈夫だいじょーぶ！

新しいプロセスで作るには新しい工場が必要
で新しい工場作るには工場一個につき何百億とかかる

インテルは死ぬほど金があるから工場作るのも税金対策になってむしろ楽。
AMDは工場作りまくるだけの金がないからなかなか量産にこぎつけれない。

研究室レベルではそれほど遅れてないのに
生産で溝をあけられるのはこういった理由がある

売れないのが嫌ならx86ビジネスやめれば? というのも酷か。
AMDさんにはお世話になってますｗｗｗサーセンｗｗｗｗ

AMDが投資する
↓
競争原理でIntelのCPUが安く良くなる
↓
PCが安くなる
↓
消費者ウマー

しかし本当に、次世代技術はIntelの方(だけ)から来るようになっちゃったねえ。
Intelのポジションでは出来ない事もきっとあるはずなんだけど。

http://www.eetimes.jp/article/22586/
>　このほかISSCC 2009では、高性能デジタル・チップを扱うセッション
> 「Microprocessor Technologies」において、米Intel社が23億個ものトラ
> ンジスタを集積した8コアのサーバー向けx86チップを発表する（講演番号
> 3.1）。今回、このセッションで採択された8本の論文のうち4本はIntel社
> からのもので、競合企業である米Advanced Micro Devices（AMD）社や米
> IBM社、SPARCプロセッサを共同開発した富士通と米Sun Microsystems社な
> どからの論文は1本もない。

>>237
特許や次世代製品に絡む物があるから、おいそれと発表しない場合も多い。
逆を言えばIntelには例え追随者がでても、対抗できる手段があるとも考えられる。

情報や通信みたいな群雄割拠な分野はともかく
半導体関連は最高機密級の技術のぶつけ合いだから
おいそれと発表出来ないってのもあるかも。
中国に高性能半導体の輸出制限してるくらいだし

インテル内部でもイスラエルは論文発表に消極的だろ。
アイデアを盗まれる可能性があるから自分たちだけで黙々やってた方がいいって理由で。

プログラム見ればわかるがISSCCの中でMicroprocessorTechnologiesは
29セッションのうち1セッションにすぎない。
CPUの技術についてならば注目すべき会議はISSCCではない。

>>237
paperセッションじゃないけどMulti-Domain Processors Forumsでは
IBM、ARM、AMD、ルネサスも話するみたいだよ

>>230
>>232
AMDが32nmになるころにはIntelは22nmになりそうだな。

どこまで小さくしていくんだ？
ナノメートルよりさらに小さくしていくのか？

32nmから22nmまでは見えてきているね。すでに原子数個の厚さしかない層を
扱っているらしい。

http://ascii24.com/news/i/tech/article/2001/06/12/626899-000.html
2007年に45nmプロセスで20GHzのCPU、と言っていたのが2001年の130nmプロセスの時の
Intelだから、3世代先のことはよくわからないようだ。

ムーアの法則が原子の壁の前に敗れて、22nmで微細化が打ち止めになったとしても、
別におかしくはない。そうしたら、そこでまたゲームのルールがリセットされ、
微細化でIntelに追従できなかったメーカにもチャンスが与えられる。

頑張れば10nmまで行くってなかったか？　でもそれ以下はムリだろうね。
「原子の大きさが問題に」とかわけわからん世界だから。
それ以下は何か別の手段が必要になってくる。量子トランジスタとか。
光でなんちゃらとか色々やっていたはず。

微細化がストップしても材料の変更という手が残っている
SiCやGaN、果てはダイアモンドまで

限界まで達した密度のLSIに関しては材料を変える手は望み薄だよ。
単体から化合物になると単結晶の欠陥密度を下げる難易度が別次元。
性能向上幅が難易度上昇コストには全然見合わない。

ダイヤモンドは単体で、原子間隔もSiの0.66倍と、魅力的だが
CVDでしか作れないから溶かして冷やせば作れるSiとは別世界。

何れの材料も（限界線幅のLSIではない）他の分野では活躍するが。

(*ﾟдﾟ)y-┛~~材料にダイヤモンドとか使うようになると
セレロン1個20万円とかの世界かそれはそれで愉しそうだ。

ブリリアンカットなCPUダイが売られる様になるんですね。分かります。

CNTがある！

>>240
イスラエル発のアイデアでもアメリカのサブマリンにできるのかな？

>>250
それブルーウォーター？

>>245
それはプロセスの問題というよりマーケットの問題だった気が

>>230
おめーはプロセスの知識ねーんだから黙ってろ

>>246
「金属は抵抗があるから光にするしかない」
らしい。10nmとかの世界だと配線の流さも命取りになるから
それを光化して短縮するとかなんとか

>>245
原子数個とかコンコン叩いたら即死しそうな密度だな
てか冷却用FANの振動だけで死にそう

>>256
波長多重やらで演算器やレジスタの共有なんかもできるってこと？

>>258
出来るならやるだろうね。

http://www.anandtech.com/weblog/showpost.aspx?i=532

SAPって何？
Nehalem-2WayでBarcelona-4Wayをぶっちぎってるが。

IBMを退社したエンジニアの作った超大手ソフトウェア企業

その数字はビジネスソリューション用の統合ベンチみたいなもんだと思えばいい。

商品の在庫管理か何かだった気がする
代表的なサーバーベンチの一つ

>260

Dunnington-4WayとNehalem-2Wayがほぼ同スコアって
Dunningtonはなんのためにわざわざ開発したんだかわからんな

>260
http://www.sap.com/japan/index.epx

のERPシステムのことだと思う。

よく考えたら
原子なんて0.1nmなのに
40nmやら32nmなんて
人類が扱っちゃっていい領域なのかね

ググった
ttp://primeserver.fujitsu.com/sparcenterprise/news/article/08/0822/
>各ベンチマークテストについて
>2階層SAP SD
>
>SD (Sales & Distribution）は、SAP R/3に含まれるオンライントランザクション系の販売管理アプリケーションです。
>ベンチマークでは、平均2秒以内のレスポンスが維持/継続される「同時アクセスユーザ数」をカウントします。
>SAP SDベンチマークはビジネスアプリケーションの性能を計測するのに最適なベンチマークです。
>2階層SAP SDベンチマークテストに関する詳細は、SAP Standard Application Benchmarksをご覧ください。

ttp://www.sap.com/solutions/benchmark/sd.epx
>The Sales and Distribution (SD) Benchmark covers a sell-from-stock scenario,
> which includes the creation of a customer order with five line items and the corresponding delivery with subsequent goods movement and invoicing.
>It consists of the following transactions:
>　・Create an order with five line items. (VA01)
>　・Create a delivery for this order. (VL01N)
>　・Display the customer order. (VA03)
>　・Change the delivery (VL02N) and post goods issue.
>　・List 40 orders for one sold-to party. (VA05)
>　・Create an invoice. (VF01)
>
>Note: Each benchmark user has his or her own master data, such as material, vendor, or customer master data to avoid data-locking situations.

>>260
「早すぎてなんかあやしくね？」でしめられていてワロタｗ
でも、Nehalemに丁度"はまる"プログラムっぽいって推測だねぇ。

AceshardwareでストレージにSSD使ってるんじゃねぇ？とか言われてるな。
SPECjbbまだー？(ﾁｿﾁｿ

>>266
その疑問はタイミングが20年くらい遅いんじゃないかな。
1980年代終わりにSTM（走査トンネル顕微鏡）の探針を使って
原子が並べられた頃ならタイムリー

>>260
Core i7の足回り良さとIntelのSSDが強力なんだろうと推測

>>260のグラフ、富士通ジーメンスのスコアがHTT OFに訂正されてる。
HTTで5.7%しか性能うpしないのはちょっと意外。

このままどんどんちっこくなって10^-10mまでいっちゃったらどうなんの？

材質変えてカーボンとかにしたとしたって
原子一個の単位までそう遠くなく到達する

その後どうなんの？って感じなのだが
まぁ、とりあえずはカーボンでＣＰＵ作れないと次ないわな

Phenom II X4 940(3.0GHz)のベンチが取られています
Zalman CNPS9700 NTとBiostar TA790GX A2+との組み合わせで@4.2GHzで安定したと書かれていますが、実際にベンチを取ったのはASUS M3A32-MVP Deluxeを使っての@3.8GHzとなっています
定格の@3.0GHzの他、比較対象としてPhenom X4 9950(2.6GHz)のスコアも掲載されています

パフォーマンスを見ると、X4 940はX4 9950から20〜25%程度のパフォーマンスアップが見られますね
@3.8GHzでは順当にスコアが伸びており、X4 9950より30〜50%程度は向上していますね

Zalman 9700NTを使っての発熱測定では、アイドル時で5℃程度、ロード時は@3.0GHzで7℃程度、@3.8GHzで17℃程度高くなっていますね
9700NTの冷却能力が高いこともあってか、@3.8GHzでも十分抑えられていますね

http://blog.livedoor.jp/amd646464/



売れそう

http://slashdot.jp/developers/comments.pl?sid=430428&threshold=1&commentsort=0&mode=nested&cid=1473471
トリップ検索ツール「まあ、待て屋。」(Radeon対応）

どっかの糞団子とはレベルが違う？

>>274
今度は原子の表面削って回路作るんだよ。

素粒子何個分って世界ですね？

どっかの糞団子はJohn the Ripper本家にコードをコミットしましたよ

あとCUDAしか触れない事情があります。NVIDIAの広報さんに聞いてください。

心配するな、他の人が団子を糞扱いしても俺はちゃんと団子の技量は認めてるぜ

Turion×4出せや

>>274
量子コンピュータや光コンピュータがアップを…いや。マジで。

>>281
煽り能力？

技量と人柄はあまり関係ないからな

>>283
>煽り能力？
煽られ能力じゃね？

おい、何とかんぺ
パン買ってこい

パンが無いなら、ケー・・・・・・団子を食べればいいじゃないの。

CUDAは・・・もうあかん。
NVIDIAが肝心なところの仕様公開してくれないんだ。

「AMDに負けても良いんですか？」とか煽りメールでも打ってみるか？

CUDA ZoneのForumの該当スレへのポインタきぼんぬ

>>289
CUDA Zoneなんかに投稿してないよ。日本事業部に直にメール。
だんごやさんの人脈なめんな。

>>266
32nmでも原子320個もあるからまだ平気じゃないか？
10個分位までは行けそう。

携帯

自分の勘違いや知識不足が原因で「仕様がおかしい! これではコードが書けな
い!」と火病るプログラマは実在する。てか結構多い。CUDA ZoneのForumは数千
のtopic があってアクティブに見えるから、ここで問題意識がデベロッパ間で
共有されてないとしたら、それはわりと枝葉末節な話ではないのかな? と。
まあ興味本位の野次馬の話なんで聞き流してつかーさい。

うーん的外れ。

別に機能的に不満はないんだが性能面で問題があってだな。
最適化の手がかりに必要だから内部ISAの資料渡せって要求してるわけよ。
各命令のレイテンシ・スループット一覧みたいなの。

IntelやAMDは当たり前に公開してる資料よ。
できないって言うの。

何のためのVIP待遇だよ。

セツコ、それVIPやない、VIPPER待遇や

東芝/IBM/AMD、世界最小の立体構造トランジスタSRAMセルを開発
http://pc.watch.impress.co.jp/docs/2008/1217/sram.htm

プレーナ型だけじゃなくFinFETもｷﾀｰ
ちゃんと開発してたようで安心。
HKMGでSRAMセルまで作れてるのは凄いな。

さすがIBM

>>297
予想通りのレスがあって、飲んでたジュース噴いたｗ

だんごやさんだよ。

なんだかんだでSSE5のpcmovだけは期待してる。
ぶっちゃけIntelに採用させたいくらいの良い命令だ。






まあIntelのことだからどうせケチな実装するんだろうけど

>>281＝テヘ＝雑音
http://hissi.org/read.php/jisaku/20081217/WUlkQngvRGs.html
必死に団子に迎合しなくていいよ、テヘ♪
団子には森喜朗レベルって言われてるんだしさw
>299 名前：,,・´∀｀・,,）っ[sage] 投稿日：2008/08/19(火) 21:44:42 ID:wyv3H8Wc
>負け犬の遠吠えやってる自覚は一応あるんだな。感心した。
>まあ知識はSIMD＝SIMMの人と同レベル
>森嘉朗がITについて語るくらいに聞く価値がない。
「SIMD＝SIMMの人」＝雑音＝テヘ

　　　　　　　　　　　　 　 ∩＿
　　　　　　　　　　　　　　〈〈〈　ヽ
　　　　　　＿＿＿_　　　〈⊃　　}
　　　　 ／⌒　　⌒＼　　 |　　 |
　　　／（ ●） 　（●）＼　 !　　 !
　 ／ :::::⌒（__人__）⌒:::::＼|　　 l
　 |　　　　　|r┬-| 　 　 　 | 　／　＜こいつ脱糞
　 ＼ 　 　　｀ ー'´ 　 　 ／／
　　/　＿＿　 　　　　　　/
　　(＿＿＿）　　　　　　/

http://oshiete1.goo.ne.jp/qa4563925.html

もう少し待ってPhenom IIという選択はないのでしょうか。
Core i7の環境より明らかに安く、Core2の環境より確実に性能の上限が高くなる選択肢です。
現行のSocketAM2+対応M/BでSocketAM3対応CPUに対応できます。
SocketAM3の次のSocketは2011年予定です。
将来性とコストパフォーマンスを両立させる最良の選択です。
Intelは来年後半にもう一種類Socketが増えます。
LGA775も2011年まで延命されるという情報も流れています。
Intelを選択すると最悪上中下でSocketが異なるという状況になる可能性があります。
AMDのPhenom IIの上位クラスを選択し、2年後の2011年にSocketが変わる前にその時点でCPUを交換し、後1年程度引っ張るという方向で3年程度M/Bを持たせることも可能でしょう。

TDP35WでTurion×4おながいしまつ

今みたいに単体で動作するコアを複数集積するんじゃなくて
複数の演算器を複数のハードウェアスレッドで共有すれば
その時のロードに応じてシングルスレッドのパフォーマンスにも
マルチスレッドのスループットにも振れる
完全CMTなアーキテクチャにならんかねえ。
Bulldozerが「スレッドを融合させる」なんて話があって
ちょっとそんな事を妄想した。

今アムド買うなら何がいいのですか？年末に組やつです。マザボも教えてください。

>>304
でかいコアでSMTってこと？
電力制御の難易度が跳ね上がりそうじゃないか。

コア同士はSOAPで通信するのか

>>304
まずスケジューリングユニットが大変だな。
実行ユニットが10機もあったとして、依存関係を判定して割り振る機構が実現しにくい。
てか出来るならAthlonは整数ユニットが4機以上に増えていただろう・・・

そそ
だからこそ「SSE5をGPUで実行」って言ったとき
こいつ馬鹿だろって思ったんだよ


AMDもCoreMAと同じく3ALU＋L/Sの4issueくらいには増やしていいと思う

そんなベンチ番長はいりません

■AMD Shanghai系
. $989　2.7GHz　Opteron 2384
. $873　2.6GHz　Opteron 2382
. $698　2.5GHz　Opteron 2380

約$300 3.0GHz　PhenomII X4 940BE
約$250 2.8GHz　PhenomII X4 920

■AMD Barcelona系
$1165　2.5GHz　Opteron 2360SE
. $873　2.4GHz　Opteron 2358SE
. $690　2.3GHz　Opteron 2356

. $174　2.6GHz　Phenom X4 9950BE
. $154　2.4GHz　Phenom X4 9750

■Intel Nehalem系
$1600　3.20GHz　Xeon EP W5580
$1386　2.93GHz　Xeon EP X5570
. $958　2.66GHz　Xeon EP X5550

. $999　3.20GHz　Core i7 965
. $562　2.93GHz　Core i7 940
. $284　2.66GHz　Core i7 920

■Intel Harpertown系
$1493　3.40GHz　Xeon X5492
$1279　3.20GHz　Xeon X5482
. $915　3.00GHz　Xeon E5450
. $690　2.83GHz　Xeon E5440

$1399　3.20GHz　Core2 Quad QX9770
. $530　3.00GHz　Core2 Quad Q9650
. $316　2.83GHz　Core2 Quad Q9550

>>311
Opteronの価格設定はぼったくりすぎ。
Intelが同スペックの1WAY用→2WAY用で価格プレミアを２．５倍前後に設定して
いるのに対し、AMDは４〜５倍で設定している。
Shanghai 3.0Gを$500ぐらいで出せばNehalem-EPにも十分対抗できるだろう。

>>312
売れなければ下がる。それだけのこと。

価格競争仕掛けて死ぬのはAMDの方だからな
シェア拡大以上に利益確保が重要

おわったなAMD　高くちゃ売れんぜ

>>315
>>312
「自分が買えない」と「売れない」をイコールで結んでも意味がないぜ？

世界的不況のせいだね
トヨタでさえ赤字になりそうだし

高く売れない、安売りもできない、Intelは失策してくれないし、
次世代コアは早くて2年先。オイルマネーで延命はしたけれど、
希望はどこから来るんだろう。

まあIntelが32nmで大失敗してくれるしかないわな。
もっとも2011年までは上海ベースで続投する現在のロードマップだと
仮にWestmereがキャンセルになっても2年間は勝ち目ないんだが。

再来年終わりにはOp完全駆逐(Op採用マシンがラインナップから消える)は完了しそうな勢いだな
と言うよりもIstanbulが出た頃には消滅寸前な気がする

>>319
TSMCの28nmプロセスの電特みてがっかり。
なんか徐々にプロセス面ではインテルに届かなくなってる。
インテルが回路面でこけて、ファブ会社にならないと独禁もやむなし。
正直、フェノム2とi7の違いの由来ってトランジスタ一個一個の差が億個で蓄積して
生まれているようにしか見えない。

TSMCはむしろIntelにキャッチアップしつつあるように見えるのだが。

PCベンダはOpteronの塔載を止めないと思う。
Intelに主導権を取られないために。
価格を下げて利益は出ず、シェアも増えず、鳴かず飛ばずで2年間耐えると
ポッと良い新コアが湧いて出て……来ないか。

>>322
対NehalemでShanghaiが殆どの方面で対抗できない、となると流石に手を打ってくると思う(希望的観測だが)
それに、トップがHector RuizからDirk Meyerへ変わったからIstanbulの投入時期でのサプライズを期待したい
個人的な予想としては、Istanbulはメモリチャネルの3or4ch化とG34の一年前倒しorニコイチShanghaiことMontreal投入だと思う

bulldozerは団子がK7以来非合理的と指摘している部分への改善、それと排他キャッシュを止めてL1にトレースキャッシュの投入
いつかMACオタがTurionを指して発言した｢CoreMA化｣がbulldozerCPU部の姿って予想するけど

Istanbulをメモリチャネル増やすためにG34とセットで前倒しにしたら、それはIstanbulじゃなくて
むしろSao Paoloの前倒しじゃないか？

１年前倒しとかありえない夢見るよりShanghaiを適正価格に下げて売るのが
妥当だと思うが

ありえない事をやってのけるくらいじゃないと

プロセスが1年遅れている状況を何とかせんとな。

プロセス世代の違いは、CPUパフォーマンスの決定的な差ではない。

ダイサイズが小さい方が潜在的にはコスト的優位があるけど、無理して
歩留まりが悪化するくらいなら旧世代プロセスで安定した生産が出来る
方が実際のコストが安上がりにもなりうる。

OpenCL対応で来年後半以降はGpgpuが一気に普及するんじゃないかな
次世代ラデ、ゲフォやセルが市場を席巻してネハレムすら低性能の烙印を押されるかも
というか、x86の存在価値がなくなる気がする。
Cpuの演算性能は大して必要じゃなくなり、重量ソフト程gpgpuに早急に対応していくだろうな。

そういえば、AMDがAMD64専用cpuを出した場合、インテルとのx86ライセンスはどうなるんだろうか？

>>329
＞次世代ラデ、ゲフォやセルが市場を席巻してネハレムすら低性能の烙印を押されるかも
＞というか、x86の存在価値がなくなる気がする
それは無い
GPGPUが得意なのは計算だけでロジックは得意じゃない
Pentium4やとかCellとかがどうだったか思い出してみよう

得意じゃないだけでそれなりの性能は出せるだろ
それが不満なら鰤程度の性能のCpuで補えばいいし、将来は分岐予測性能とかも考慮したものがでてくるだろうからあまり気にすることもないかと

相変わらず夢見がちなのが多いいなぁ。

>>328
コア数重視の現在のサーバ市場では決定的な差だよ。
45nmで４コアを32nmにシュリンクするだけで６コアでL3容量も１．５倍でダイサイズは
むしろ小さくできる。45nmで６コアを作る方がよほど「無理して歩留まりが悪化」だよ。

>>329
自作erにとかの限定条件なしで「普及」と言うには
ネットブックくらいの数が売れないと。
まだ不在のキラーアプリの登場を楽観視しすぎじゃないかな。

>>333
仮に歩留まり率が同じでもウェハから取れる個数が違ってくるしねー。

衝撃の事実！！


屁→屁�Uの性能向上率は、なんとたった「３％」だった


> 3% 〜 IPCの向上によるもの
> 3% 〜 IPCの向上によるもの
> 3% 〜 IPCの向上によるもの

http://nueda.main.jp/blog/archives/004028.html

AMDの中の人らってホントに働いてるんだろうか
経営陣も設計陣も無能としか思えん

>>336
恐ろしいまでの馬鹿が沸いて出たな


性能向上の要因なんてユーザーにとってはなんでもいい
トータルで２割くらい自分が使うアプリが向上すれば万々歳

ｐからｐ�Uのｉｐｃが３%も向上したのは予想外の向上

淫中ががかなりｐ�Uのゲーム性能に危機感もってるのかな　コストパフォーマンスもいいし

http://northwood.blog60.fc2.com/blog-entry-2518.html

ゲーム性能　値段を考慮しなくても十分な競争力　　すれば更に競争力で優位に

こんなに早く追いつくとは思わなかった

>>337
「無能のAMD」と戦って、何故か追い出せないIntelですね。わかります。
何故AMDが現在の状況に追い込まれているかを考えないで、
基本的にその手の"他社叩き"をしてもブーメランなんだよね。
AMDの場合は130nmでのSOI投入遅延が全ての元凶だし。

>>329
うーん、価値は無いな。何のための命令セット上位互換だ。
Vista x64使ってるけどほとんど32bitアプリだし。

DOSのツールがWin上で動かせないだけでもまいったなーと思った。

core i7スレの過去ログよりテンプレ抜粋

2 名前：Socket774 投稿日：2008/11/11(火) 08:57:40 ID:GpO0oId3
・Kentsfield→Yorkfield 平均3%の上昇、ゲームは1％の上昇。
http://en.expreview.com/2007/11/30/reviewintel-45nm-wolfdale-processor-core-2-duo-e8400.html?page=5

Intelだって初の45nmでの性能向上はこんなもんだったのにね

Intelは元々L2が大きかったから、45nm化してもSSE関連以外は性能の伸びは小さかったね。

というかCPUの設計でIPCの向上はもはやメインターゲットではないだろ
ぶっちゃけ過去のしがらみが無いならIPCを削ってでもコアを軽量化したいところ

Nehalemでもコアをドラスティックに拡張したわけじゃないよね。沢山弄ってはいるんだけど。
それらよりもクライアント向けのCPUとして重要だったのはPower GateとTurbo Boostじゃないかな。
この二つでマルチコア路線の寿命はかなり伸びた気がする。

>>339
グラフィックがボトルネックになっているだけでは？

CrossFire環境でのPhenom II X4 940@3GHz ベンチマーク
http://northwood.blog60.fc2.com/blog-entry-2520.html

>>338
実際は上海のベンチで15%以上UPしたからビビッたんだろうよw

高解像度、高画質にするとCPU差なくなるからね。

>>348
> 高解像度、高画質にするとCPU差なくなるからね
その常識を覆した存在がCore i7だろ?

>>339
> こんなに早く追いつくとは思わなかった
Phenom�UはまともなCPUに仕上がっているからね、C2Qと良い勝負になるよ
というかAMDの65nm品が糞過ぎた訳でね、Phenom�Uが発売されたらゴミ箱に捨てて早いとこ乗り換えなよ

本日のテヘID:Nesla8J6

>>349
うん。何かのゲームベンチで高解像度で数値が下がっていたね。ビックリ。
インプレスのベンチだから信用度は「？」だけど。

ttp://pc.watch.impress.co.jp/docs/2008/1103/graph16.htm
ttp://pc.watch.impress.co.jp/docs/2008/1103/graph17.htm

高解像度でQX9770/QX9650より劣るCPU。それがCore i7！
1600×1200でこれだから、1920×1200だとどうなっちゃうんだろうな。

>>346
てか一部のゲームベンチでは逆転してるんだけど

それにボトルネックあろうとなかろうと値段考えればｃｐ圧勝だろう

>>352
> 高解像度でQX9770/QX9650より劣るCPU。それがCore i7！
> 1600×1200でこれだから、1920×1200だとどうなっちゃうんだろうな。

こうなるんじゃないかな?
http://www.tomshardware.com/reviews/core-i7-gaming,2061-11.html

>>327
AMDの最上位CPU投入と、その１年前のIntel最上位CPUの比較

2007/08　6400+　　　X6800(06/07)
2007/11　P9600　　　QX6700(06/11)
2008/03　P9850BE　 QX6800(07/04)
2008/07　P9950BE　 QX6850(07/07)
2009/01　II 940BE　　QX9650(07/11)

１年前のIntel最上位の１つ下のランクといい勝負ぐらいか。
プロセスが１年遅れというだけでなく同プロセスでも分が悪い。

>>355
鯖向けx86の同様の比較もおながいします

>>356
CPUラインナップはAKIBA PC Hotline!で確認してるのでサーバ向けは載ってないので無理ぽ
サーバ向けのラインナップは過去のCPUプライスリストでも確認しないと。
Barcelonaなんていつ発売として扱っていいものやら。

>>355
そうか。06年6月のCore2登場からすでに2年以上経つんだな。
なんか感慨深いのぅ。

互換チップビジネスなんだから1年遅れなのはいいんじゃね。
ボリュームゾーンに安くドカンと出す、
あるいはニッチでぼったくる、
どっちか出来ればいいんだよ。

>>359
１年遅れなのに性能重視のサーバに注力するのは無謀だと思うんだがなあ。

>>360
何を持って性能重視といっているのかわからんし、
上位鯖市場ではAMDのが強みがあったぞ。

>>361
そうだね、だけどそれもNehalemが出たら完全に終わる・・・
終わるどころの騒ぎではなく、全く太刀打ち出来ぬほど引き離されてしまう

XeonMPは8ソケットで64コア128スレッドのNUMAシステムが構築できるからな

>>362
場合によってはな
ただし、後からぶち抜き返す、最悪追いつくことが出来ればチャンスはまだある
が、一番の問題は追いつくことだが

正直IstanbulでNehalemに対抗可能かというと、ちょっと下ぐらい(Phenom�UとCore2Qの関係)になると思う
なので、Opの安売りが本当になるかもしれないね(実際はOpのシェアは5%以下になりそうだが)

>>359
頭悪すぎ。

>>364
SAPではShanghaiとNehalem-EPには80%ほど差があるようだが。
80%差を20％差にして追いついたといえるのか？
それにコア数1.5倍で50%性能が上がるわけじゃないよね。
コア増えたらクロックは下がるだろうし。

>>365
AMDがどっちも出来ないのを承知で>>359書いた。

数年単位の時間をかけて、元いた「鳴かず飛ばずの互換メーカー」の位置、
つまりVIAと同じところに戻ってゆくのだろう。

ShanghaiシステムでHT3.0ならまた違う結果が得られるのかな

>>368
もちろん違う性能になるが焼け石に水だろ

DDR2とDDR3の性能差、コスト差を無視してどっちが有利とか
言えないんじゃないか。DDR3が安くなってDDR2にコストメリットが
なくなる頃にはAMDのDDR3版もでてるんじゃないの

性能を競うHPC分野で前世代規格のメモリがコストメリット云々とか。。。

デュアルコアCeleron最高！になっちまうよ？

今のDDR3は去年のDDR2より相場が安くなったし
サーバー市場でコストメリット（笑）なんて言葉が出るわけないだろ

HTTって上位だと性能計算に邪魔になるからと止める鯖もあったような気もする
スパコンだと確実にOFFだけど

>>355
ｐ�Uの登場で状況は少し変わるな　特にゲームでは

>371
HPCで重要なのはコスト（初期費用、維持費）あたりの
性能であってソケットあたりの性能じゃない

わかるよ。ノードあたりの性能が半分になれば性能あたりの台数を減らすことが出来、Infinibandの配線も少なくて済むね。
メモリ価格がどうこうなんてそもそも全体のコストに影響するもんじゃなし
どうせ使うのは価格変動の少ないECCだし。

×ノードあたりの性能が半分になれば
○ノードあたりの性能が2倍になれば

メモリの価格が安いからDDR2選ぶなんて馬鹿らしいと思わないかね
http://www.hpc-technologies.co.jp/option/infini-7000p-price.html

ソケットあたりの性能でDualCore Opteron よりも劣る
PowerPC4x0 のシステムがTop500に20システム以上入っているし、
ソケットあたりの性能でXeonを上回るPower6のシェアはXeonよりも低い

POWER6はソケット削減する意味がないほど高いだけ
同様にTukwilaが出ても売れない
PowerPCは過去の遺物

ソケットが増えればコストも増える
コスト重視とソケット当たりの性能重視は別にあい反する概念ではない

まあ、HPCは4ソケット以上は稀でデュアルソケットのクラスタが多いね。

どのみちプロセッサコアに比例した分は積まないといけないからソケット数云々は
メモリのコストの問題とは直接関係ないわけだが。
要は、DDR2のほうが有利とかどんだけってことだけど。
ECC無しの安物価格基準で考えても意味ねーじゃん

どっちかというと問題は、Nehalemは1ソケットでの性能ですら2ソケットのクアッドコア
Opteronに勝ってるじゃないですかってことじゃね。

SAP以外でも勝ってるの？

SPEC

DRAM価格が上がったらしいからDDR2も一昔前の価格に戻るかも

パフォーマンスのNehalem
省電力のShanghai

>380
ランクインしているPPC450システムは半数以上が2008年稼動開始

POWER6の価格
1コアたったの300万円(プロセッサモジュール除く)
http://www.tpc.org/results/individual_results/IBM/IBM_595_20080610_ES.pdf

>>386
どうせ用途はQCD計算でしょ
最早立ち位置はベクトルスパコンとかわらねーわけだが

>>385
まあ、それはそれで、電力あたり性能はどうなの？って話になるわけだが。

OpteronのDP以上は1000ドル以上の価格を保ってきたのに、Shanghaiになってから
Nehalem DPのローエンドクラス程度の価格に抑えてるよね。
稼ぎ頭のOpteronが安売りに出たら収益構造どうなんのよ？

POWERアーキの話題で思い出したが
AppleがIntel移行してからPPC970ワークステーションがますます遠い存在になった
Appleの存在ってスケールメリット上重要だったんだな

未だにAMDに最先端の技術が存在すると思い込んでいる信仰深いアム虫もイタいすけど、
旗色が明白になってから元気が出てきた煽りのヒト達もイタさ倍増すか。。。
さて、少し前のEETimesの記事すけどAMDの45nmプロセスわ、識者には好評す。
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=212300482
(引用わ3ページ目より)
　　---------------------
　　The transistor drive current for AMD's 45-nm devices is much lower than the Intel HKMG
　　transistors. But power consumption is quickly becoming a high priority for server chips. Our
　　transistor benchmarking indicates that leakage current is less than one-third of AMD's
　　65-nm process. It's also significantly lower than the Intel 45-nm HKMG process. In fact, the
　　Ion/Ioff ratio for AMD's pFET is nearly 10 times better than the Intel pFET.
　　---------------------
製品レベルでの電力効率にも反映されることを期待するす。

1GHzに満たないクロックで駆動するPowerPC 440の電力性能比はハンパないぜ。
しかも、130nmプロセス製造なのかな?
ぶっちゃけ「プロセス技術が遅れてるから……」なんてのは言い訳に過ぎん。
手持ちの駒で出来ることをやれ、と。

>>391
PPC440は、いまやCPU性能云々で語るもんじゃなくて、どっちかというとアクセラレータの「コントローラ」として使われてる気がする。
こんなの
http://www.kumikomi.net/article/news/2008/04/01_01.html

>プロセス技術が

これはマジで言い訳でしかない。
AMD自体が対Pen4/PenD世代で示している。
逆にIntelはその世代ではプロセス的に有利でも、
残念な結果で終わっていた。

プレスコの失敗で最も深刻だったのは90nmでのリーク電流制御に失敗し長期間垂れ流しが続いたということ・・・
このような失敗があるとロジックだけではどうしようもなく急速に競争力を失う結果に終わった。
これと同様にAMDでは65nmでリーク電流制御に失敗、Phenomを筆頭にリーク電流垂れ流しに終始・・・
それの結果、動作クロックを上げることも出来ず赤字覚悟の安値販売するも業績は好転せずFabを塩漬けし生産量を抑え
工場長や多くの役員が遁走し社員を大量解雇しても追い付かず、資金繰り行き詰まりアラブの王様にFabを売却する迄に至る
幸い45nmは順調でまともな製品が出せるようにはなったようだが・・・
これ等を総合するとやはりCPU性能はプロセス技術の成果の依存が大きいと言える
先んじても、リーク電流垂れ流し状態でコントロール不能に陥ると結果は悲惨なものになる
しかし、先んじつつ良好な結果を得れる程度の品質ならばそれは大きな武器にもなる

>>389
Intelに移行する直前のAppleは年間およそ300万台のPowerPC搭載Macを出荷
していたから、この分のスケールメリットを失ってるね。

でもPowerPCがAppleから切られた要因は「ゲーム機への開発リソースの傾倒」
で、PowerPCはMac市場を失った代わりに、Xbox360の発売以来累積2000万台
程度の市場を開拓している。

どっちの道が良かったのか？

なぜappleがAMDを採用しなかったのか理解に苦しむ
intel+nVidiaって・・・

>>396
悪つながり

>>395
デスクトップPCで使えるx86対抗のパフォーマンスCPUはとてつもない開発費がかかるので、
Mac需要だけでは支えられない。性能向上の約束が守れず、
といってIBMもモトローラもAppleも無い袖は振れず、別れるしかなかった。

ゲーム機用のCPUは組込みなので互換性が要らず、継続的な進化も不要で、
ずっと楽になる。

>>396
AMDの取り柄はコストパフォーマンス。高付加価値ブランドのMacに安さは必要無い。

NVIDIAチップセットは安定性が・・・
Macに採用されたNVIDIA製IGPも案の定トラブルが続いてるようで。
i945GCは消費電力的には糞だが枯れてる分安定性だけは幾分かマシだからな。
今度出るAtom＋9400Mプラットフォームってどういう用途向けなのかね。
安いゲームプラットフォームとして売るならまだデュアルコアCeleronと組み合わせたほうがマシじゃないかと思うんだが。

Atomをノンストップのサーバとして使うにはD945GCLF2のほうがまだ【マシ】だし
（間違ってもベストと言う気は無い）

脱線失礼。

>>388
>OpteronのDP以上は1000ドル以上の価格を保ってきたのに、Shanghaiになってから
>Nehalem DPのローエンドクラス程度の価格に抑えてるよね。
>稼ぎ頭のOpteronが安売りに出たら収益構造どうなんのよ？

こうなる
http://www.mercurynews.com/chris_obrien/ci_11200791

>>396
INTELはAppleにほとんどタダ同然でチップを供給してる可能性がある
ただのベンダとちがい宣伝効果が大きいからな

>>396
提示された価格だろうね。後は供給に対する不安とか？
Intel+NVIDIAはまだいいが、Intelオンボード時代はマジでわからんかった。

>>401
「タダ同然」はないが同じ製品なら特別待遇で提供してるのは間違いないな。
高価格なCPUばっかし採用してくれるメーカーって他にないし。

Apple並みの出荷台数でPowerPC搭載PCを販売するメーカーが他に２，３社あればPC向けPowerPCも存続してたのかな？

PWRficientは期待してたんだけどね。
Amigaが音沙汰無い。

>>398
ブランドという点では大いに謎だぞ
よくMACってrade採用してなかったっけ？というのと

PCにはintel入ってるなんて大々的に宣伝してるintelを採用するということは
MACはPCじゃないMACはMACという宣伝してるのと真っ向から対立してるような

もうおまえらあきらめろ。アムドはオワタ。

iMacってradeonじゃなかったっけ？
年明けに新しいのが出るそうだけど脱Radeonしてたら笑うが

GeForceは落ち目だな今･･･
来年もGeForceの年になるといいね

来年はOpenCLが出るのにGeForceがiMacで採用されなかったらGPGPU市場で終わりだぞｗ
何としてでも載せてもらうようにAppleに頼むだろう

>>388
最上位$989のどこがNehalem DPのローエンドクラスだって？
Nehalem DPの最下位は$188だが。

http://www.xbitlabs.com/news/cpu/display/20081118082708_Intel_to_Initiate_Shipments_of_Nehalem_Processors_Early_Next_Year.html

>>411
それ2コアでなおかつHT無効なんですけど。まあいいや

Xシリーズ以外は無視してた。

>>412
XってTDP95Wの意味だぞ。上位って意味と勘違いしてるだろ。
上位と同スペックの中で最下位のE5520でも$373だ。

メモリとQPIの帯域が違うやんけ

>>408
iMacなんか出るんだ？　アレはNVIDAだったり、RADEONだったり色々。
Mac miniも出るって話だが、これは確実にNVIDIA搭載。
G5世代のMac miniはRADEONが乗っていたけど、
Intel MacになってからはIntelオンボードだからねぇ…。
確実にIntelのチップセットは捨ててくると思う。

予想の遙か斜め上をぶっ飛んで、Athlonとか搭載しない限りはｗ

そもそもStreamからしてMac非対応なんだから、RadeonはAppleの眼中にない
よってNVがGeforce売り込むまでもない

OpenCL言語処理系をCUDAに似せてきた関係上、当分はNVIDIAにすり寄るんかなーと思ってるんだが。

>>414
で？　Nehalem DPのローエンドがなんだって？
素直に自分の勘違いを認めりゃいいのにこいついつもこんなだよな。

わかった。i7の中のローエンド相当のデュアル版に訂正する。

まあそれはそれで、Xeon EP EシリーズとShanghaiOpteronは価格帯もクロックも競合するわけだよな。

>>417
今年のノート市場でのリコールと合わせて
安く卸させるのかも知れないなｗ

それもあるだろうし既にOpenGLもNVIDIAの方が出来がいいらしい
そしてOpenCL1.0の開発ハードはNVIDIAだったなら余程の事が無ければ揺らぐまいて

nvには失敗ハードが良く似合う

Appleは、ちょっと順調に行ってると思うとすぐコケるからなw

Intelに移行してから近年は順調だったが、ここに来てOpenCLで
nVidiaに寄り過ぎたのが、また「Appleの負けフラグ」って悪寒w

いいじゃんどうせ見た目で売ってんだから。

>>425
　見た目とGUIがアップル風だったらハードがどうだろうがOSのカーネルがどうだろうが
とにかくMacになるというのには同意

　実際使ってて悪くないとは思うんだが、ｼﾞｮﾌﾞｽﾞ縛りがあまりにひどくて金もかかるし、
結局Linuxに逃避した。
　自作erからすればMacProは性能云々はともかく維持費が高すぎ。あの修理費異常。

>>426
>維持費が高すぎ。あの修理費異常。

XeonをOCしすぎて壊したとか？

そういう使い方を「維持費」とは言わないと思うぞ。

メーカー製パソコン買って長期保証つけない奴ってアホだろ

>>424
いやいや
ATiもOpenCL対応表明したし、今回は大丈夫だろ。
普通にグッジョブだよ

9400Mですでに欠陥つかまされてるけどな
good job nv !

ぶっちゃけOpenGLだったらATIは話にならなかった
OpenCLだとどうかな

http://www.techpowerup.com/index.php?79451

久しぶりに凄いニュースだ　４５ｎPhenomは3種類のコアがあってRigorはなんと80mmsq以下だそうだ

これはひょとするとひょっとするかな　ｗｋｔｋ

>>432
K10.5系ダイは3種類、そんなのPhenomスレのテンプレに書いてあるよ・・・
その記事のPropusとRegorのダイサイズはただの予想だし。

>>394
ドタン

AMDのネットブック向けソリューション・・・CPU+ノース+サウスで20ドル以下だって
IntelのAtomのコンポーネントは特価で50ドル（※）
※Intelが定めるネットブックの仕様に収まらない用途に使おうとすると100ドル

この価格設定は・・・
今後このクラスでは“性能の向上により買い替えを促す”というビジネスモデルは終わって
製品寿命がかなり延びる（ひとつの製品が売れる期間が長期化する）→と予測したのかもね

CPU単体ならともかく、チップセットまで含めて20ドルってAMDの利益どれくらいなんだろう？
シェアとれたら、ASP、粗利益率ともに大幅に下がりそう。

>>435
ソースを読んでみたい　いいニュースだ

>>436
それでも利益出るんだろう　少しは
コモデティ化、電卓化一直線だな　ソフトの軽量化が進んでいいかもしれん

>>435じゃないが
http://pc.watch.impress.co.jp/docs/2008/1222/ubiq238.htm

ハードは別に作りつづければいいが、強制的な更新で儲けてきたMSとかは
大変になってくるのかな

>>439
ありがとう

>>432
L3キャッシュなしだから当たり前。

>>435
不良在庫処分だから当たりm(ry

もっと胸のときめく次世代話はまだかね

>>442
Ｌ３による性能向上は3%くらいだろ　だったらこれはでかいニュースだ

L3は5%、3%はコア改良。
キャッシュだから実際の物の比較がないとわからないが、
あまり差がないのと、がっつり差がつくのに分かれるんじゃないだろうか。

>>442
その記事を「不良在庫処分」としか読めないのは悲しすぎるぞ。

>>443
でっかいっていうか…その。半年以上も前の情報に…いえ。何でもない。

Propusが別ダイだってのは以前から散々言われてたな。
あとL3の増量による性能向上が5%なんだから
L3の有無による性能差は5%以上あるでしょ。

>>446
その分L2倍増で頑張るんじゃない　クロックも上げやすいだろうし熱量も少ないだろうね

面積は3分の1以下か　コストも3分の1をかなり下回るかな

>>447
RegorはL2が1MB*2だけど、PropusはL2は512KB*4だからL3の有無の性能差はもろでるぞ。
L3の性能増の数字間違えてたり、勘違い多くないか？

>>445
価格$20で利益出すための製造コスト削減の技術革新は何もないのだから
オイルマネーを原資にしたシェア確保のためのダンピング、と読んで
差し支えないのではないか？

Phenom�Tとの比較だと、コア改良の+3%と2MBのL3カットで±ゼロくらいだったりして>Propus

L3の効果が高いのはゲーム
低いのはエンコ

>>450
±ゼロどころか同クロックならPropusはAgenaより遅くなるよ。
Agenaよりクロック上げやすいし製造コストが安いのがメリット。
同消費電力での性能でもおそらくAgenaを上回る。
WindsorとBrisbaneの関係だな。

>>452
なんでコテ外してるの？

>>453
コテなんてここ５年ぐらい付けてないが

メモリコントローラ内蔵に続いて、
メモリアクセスのレイテンシをさらに削減するような魔法の一手があればいいんだけどねえ。
キャッシュ容量勝負になっちゃうと、どうしたってAMDは不利だ。

>>455
L1キャッシュ容量勝負ならAMDが勝ってるよw

さて、後はPhenom�Uがいくらになるのかと、AM3のマザーの値段がいくらぐらいに
なるかが、見ものかな？AM3の最上級のマザーでも2万後半だろうから、新しく組みなおしても
Intelよりは確実に1万ぐらいは安いはずだよね？CPU、マザー、メモリー(DDR3 2GBx2)ぐらいで。

>>447
3000円台で買えるかな。

>>455

そこで1T-SRAMの出番ですよ！

i7より速い次世代型が出ないようならAMDｵﾜﾙだろマジで

シェアがダラダラ下がっていくだけで、別に終わりはしない。始まりもしないけど。

>>457
発売週最安値

http://www.watch.impress.co.jp/akiba/hotline/20071110/newitem.html
32,523円　GIGABYTE GA-MA790FX-DQ6
http://www.watch.impress.co.jp/akiba/hotline/20080119/newitem.html
30,980円　ASUS M3A32-MVP DELUXE/WIFI

http://www.watch.impress.co.jp/akiba/hotline/20081115/newitem.html
44,770円　ASUS Rampage II Extreme
39,800円　GIGABYTE GA-EX58-EXTREME

Phenom発売時とi7発売時でハイエンドマザーはAMDの方が1万円ほど安いな。
メモリはDDR3で組むなら同じだし、CPUもPhenomII 940BEとi7 920で価格は
大差ないだろう。

>>462
AMDの方のマザーは上位ではあるが。
一番上のマザーではないな。
そもそもマザボメーカーにも出してもらえないのかもしれないが。

>>462 自レス
>CPUもPhenomII 940BEとi7 920で価格は大差ないだろう。

AM3マザー前提だから945BEだね。2月に買うなら最上位は925。これだと
i7 920よりだいぶ安いだろう。

>>464
どうせならAM3まで待とうかと。そういえば、AM3の3GHzは4月まで待たないとだめだっけ？
でも定格派なので、TDP95Wの925買うと思う。

>>448
俺の本命Regorだから　ごめん　ゲームには最適な気がするんだ　コストも含め

>>449
大量生産の半導体メーカーにとって原価削減技術は死活的な技術だぞ

>>466
Regorは安いだろうな。今のBrisbaneのそのまま後継ポジションだろう。
最高クロックの2.8G/65Wの奴で性能は6400+と同等ぐらい、価格は7000円って
とこじゃないか。

>>468
そこまで性能低く無いだろう　ｐ�Uマイナス５パーセントとするとかなり性能がいい

多分、2で割るのを忘れている

>>470
ゲームだからシングルスレッドが多いと思うんだ

>>469
PhenomIIの性能が同クロックのPhenomの8%上で、内訳が
L3 : 2MB→6MBアップ分による5%と、それ以外の要因での3%。
RegorはL3がないかわりにL2がKumaの２倍なので相殺と考えて
同クロックのKumaの3%上とすると、Kuma-2.7Gは6000+と同程度なので
Regor-2.8Gは6400+と同程度。

>>472
サバーメーカーかなんかが24%アップのベンチ出してたろ

ゲームは今やｐ�Uでｉｎｔｅｌを逆転してるのもあるしほぼ追いついたといっていい

俺はＲｅｇｏｒオバークロックして使うつもりだからゲーム用途なら満足できそう

>>472
コテ外すなよ。

　

>>474
コテなんてここ５年ぐらい付けてないが

>>476
よう俺の分身

トリップならたまに使うがね。呼びたいならこのトリップで呼んでくれ。

pIIよりもphII と略したいな
6文字程度の短さを略す必要はないかもしれないが

>>472
＞ RegorはL3がないかわりにL2がKumaの２倍なので相殺と考えて
そうはいかんざき

ｐｈ２もそのうちベンチ出るでしょう

余り性能良すぎても(ゲームの)Ｄｅｎｅｂが売れなくなるし痛し痒しだな

その時は余り安くならないかもね

1T-SRAMってあのゲームキューブに乗ってた魔法のチップか

>>480
L2が512KB→1MBでの性能upは、K8を参考にすると+200MHz(大体10%)分じゃないか？
L3が2→6MBになることでのup分が5%ってことは、クロック換算で大体130〜150MHz程度
L3の2MB分の向上率を考慮すると、L3が無いことでのdown分を相殺できるかどうか、のライン上だと思うけど

個人的にL3はL2の3倍の容量を確保して同等と見ているけど、どうだろう(容量あたりの性能がL2の3分の1)

>>459
1T-SRAM の RAMストレージが出来るといいのになぁ…。
無理？

消費電力がでかいしコストも高いから大容量化は難しい

1T-SRAMって所詮DRAMだろ？

DRAM並なトランジスタ数で、アクセスを工夫してSRAM並に速くしましたよ、って感じで。

L2＝1MB×４、L3＝6MB
の究極CPUは作らないのかなあ

究極っていうと、ダイスタックか何かで4GB超えメインメモリをL3並みの速度、
くらいを想像するのだが

>>483
> 個人的にL3はL2の3倍の容量を確保して同等と見ているけど、どうだろう(容量あたりの性能がL2の3分の1)
そんな単純なものじゃないだろ
キャッシュの必要容量はソフトによって変わる、クロック換算と言っても稼動ソフトによってマチマチなのが実情だし
実際キャッシュ不足で大幅に速度低下しているものをクロックで補うのはかなり難しい
だって超低速なメモリ速度がネックとなるからね

かなりの上流から平均の話になってるのが判らんのだろうか

その平均に意味は無いだろ
PhenomやX2が糞だったのは搭載キャッシュ容量不足も原因の１つ
キャッシュ不足の為ゲーム系で全く歯が立たず・・・
これもまぁ、AMD社の広報が「低価格化による赤字拡大圧縮の策であるキャッシュ減らす」事実を、
「X2は超優秀だからキャッシュを1Mから512Kに減らしても大丈夫、ちゃんと実クロックを100MHz上げますからね」
という偽り広報で誤魔化したことが問題だ・・・

ああ知的障害者か

テヘなのはすぐに気づかないと。

>>489
そのためのメモコンだしなあ

ベンチ出るまで分からんね　ただＡＭＤもＲｅｇｏｒを買うのはゲーマーだと認識してるはず

期待は出来ると思う　L３でゲーム性能上がるとはあまり思えないから

11月にオースチンで行われたAMDのイベントでのPhenom IIの液体窒素冷却で6GHz超えか？の話以降、Phenom IIのオーバークロック耐性に期待が集まっていますが、CPU-ZのValidation databaseやOCWRDBにも6Gオーバーの記録が登録され始めました。

CPU-Z - Hall of Fameのトップ3はいずれもPhenom II X4 940(3.0G)で6Gオーバーを実現、4と5位も6Gに近いクロックが登録されています。
1) Phenom II X4 940： 6221.19MHz (200.68x31)、ASUS M3A79-T DELUXE
2) Phenom II X4 940： 6168.93MHz (212.72x29)、ASUS M4A79 Deluxe？
3) Phenom II X4 940： 6020.16MHz (200.67x30)、ASUS M3A79-T DELUXE

ひどい大本営発表

>>496
的外れ　

ｐｈ２以前はこんな発表自体できなかった

Intelの45nmよりトランジスタ特性が良いという>>390の話が
オーバークロック耐性にも現れてるんじゃないかね。
リーク電流抑えて発熱防げば45nmのまま6GHzまで行けるという事で、
微細化方向以外での性能向上の期待にもwktkです。

IEDMでの発表を見る限りはIntelの方がトランジスタの性能は高いけどね。
とは言え製品とは電圧が違うので製品版ではAMDの方が有利なのかも。
HKMGが無くても十分だわな。

個々の性能が良くてもバランスが悪いというのが一貫してあると思う
あの会社のには

>>500
それピーク性能重視のｉｎｔｅｌ



パイプライン３４段とかあったなｗ

昔から、首の皮一枚でなんとか持ちこたえるね

全角英数を混ぜる気持ち悪い奴がいるな。

>>355
PhenomII 940BEでQX9650に追いつけたかどうかだね。
追いつけるならIntelとの差はプロセス投入時期の約１年分のみとなる。
事前情報だとQ9550といい勝負ぐらいの感じだが。

AMDプロセスの酸化膜厚の変移

90nm　1.05nm
65nm　1.05nm
45nm　1.2nm

45nmで膜厚上がってるのにトランジスタの性能が上がってるのが凄いな。
材料変えたんだろうか。

ちなみにIntelの65nmは酸化膜厚が1.2nmなのでこれまでは
AMDの方がゲートリークは多かった可能性が高いな。
65nmの出来が悪いと言われてるのは、90nmと比べてゲートリークこそ
同じだけど、サブスレッショルドリークが増大しすぎたからかも。

まぁ、微細化したのに薄くしたらもれやすくなるよねぇ。

微細化で回路の長さが短くなれば抵抗は減る
一方で回路の横幅が狭くなって断面積が減ると抵抗は逆に増える
だから回路の幅が狭くなるほど高さは逆に増やしてやって断面積を確保しなければならない
でも深い回路を作る製造技術の開発は簡単じゃないから技術力の差が出る

ちなみに、HKMGが無くてもそれに匹敵する代替技術があれば同性能、或いは上回るチップは作れるだろうが・・・
製造コストが高すぎれば体力負けする

AMDのCPUの製造コストはIntelの7〜8割り増しという話もあるから、AMDの45nm世代も手放しでは喜べない

> AMDのCPUの製造コストはIntelの7〜8割り増し

まずそこをなんとかしないと、シェア増やせば増やすほど赤字が嵩みそうだ。

アメリカのアナリストがインテルの8割増しのコストがかかってて
その増えた分のコストはほとんどSOIに費やされてるって記事書いてたような・・・
実際どのくらいかはわからんが、SOIがコストにおいて
大きな比重をもってるのは確か

> まずそこをなんとかしないと、シェア増やせば増やすほど赤字が嵩みそうだ
それは当面気にしなくてよいのでは?
シェアは今後減少すると予想されるよ

デスクトップ市場はPhenomIIやRegorで十分戦えそうだが
サーバ市場がNehalemに根こそぎ持って行かれそうだな。

削られるだろうけど、根こそぎって事はないだろう。
HTTもベンチ結果で凄い差が出ていても、
実際ではどの程度の差が出るかわからないし、
そもそもサーバー向けではOffにされる可能性もある。

苦しくなることには変わりがないが。

SOIでは利益出ない
SOIでなければ性能でぶっち切られる
ここはAMDシェア50%なんて夢のまた夢の世界なインターネッツですね

>>512
20%が10%になったら十分「根こそぎ」じゃないかな。

>>514
っ辞書

>>504
cp良ければ十分勝負になるな　実際ddr2で十分だろ　バカ高いマザーもいらないし

でもSOIってプロセスが細かくなるほど効果が大きくなるんじゃなかったっけ

>>517
IBMが前に、プロセスが進むほどSOIによるコスト増は相対的に小さくなると発表してたな。

130nm 90nm 65nm 45nm・・・
もうそろそろPD-SOIは高い割に性能が微妙ということで結論していいだろう。
IntelがずっとBulkプロセスで頑張ってるんだから。

>>517
それは多分FD-SOI。
そっちはIntelも研究してる。
http://techon.nikkeibp.co.jp/article/NEWS/20061214/125404/

>>495
ぶっかけはいいから空冷常用耐性をi7並みにしてくれよ…

勿論くそへぼいクーラーじゃなく金掛けての空冷だよな
そこ手抜くと何使っても微妙だぞ

空冷って4.2GHzくらいいったんじゃなかった？

>>522
だとしたらHP冷却で5G弱位かな

Turion×4出せや

対Nehalemで負けているのって単純にメモリ帯域の差じゃないか？
2chDDR2-800or667と3chDDR3-1066なら帯域が後者の方が倍あるし、それがそのままベンチの数字となって出てきたのが
2WayNehalemが4wayOPに勝ってしまう原因と個人的に見ているんだけどな(そしてHTはあんまり関係ない)

だからIstanbulが4chなら逆転可能、3chなら互角でシェアじり貧、2chならOp終了と思う

>>525
IstanbulはWestmereと同時期だろ。
Istanbul出るまでの１年はどうすんだ。

mid09 Istanbul (Socket F) → 2H09 Beckton → 4Q09 Westmere → 1H10 Sao Paolo (Socket G34)

記憶が割とアバウト

Nehalemが半端な3chなのは、4chが電力とか基盤コストとかトータルでみて
ビミョーだからなのではないかねえ。
それとも32bit版Windowsが3GBまでだから?

メーカーのBTO見てみれば、ほとんど6GBでVista x64だよ。
ハイエンドゲームはどのみちビデオカードのメモリ空間の制約で64ビットOS必須になりつつあるから
こっち方面の移行は加速すると思われる。

あとは周辺機器メーカーか。
いつまでも32bit用のドライバしか作れないIODATAとかバッファローとか潰れないと駄目だね。

>>525
のメモリ帯域の話が仮に正しかったとしても、
8コアのNehalem-EXはFB-DIMM2インターフェイス使って4chだから、
単に4ch化するだけでは上位製品では負けちゃうけど。

＞ビデオカードのメモリ空間の制約で64ビットOS必須

これってどんな制限があるの？

64bit版Windows Vistaでしか動かないハイエンドゲームが先に死ぬと思う。

>>531
物理メモリ空間が4GBしかないじゃん。
VRAM大容量のメモリカード刺すとさ、メインメモリ空間どうなるかわかる？

メモリ帯域だけ上げても演算能力が追いつかないと性能は出ないわけでな。
まあ6コアのIstanbulならNehalemとはいい勝負できるっしょ。

>>533
なんでメインメモリとVGA内VRAMを同じセグメントに置く必要があるんだ？

>>535
まぁPSEが有効ならそれも可能だろうけど

GPUに接続されたVRAMは、CPUのアドレス空間にもマップされるが、全てではない。
たとえばVRAM2GBのビデオカードを接続したからといって、
32bit OSでメインメモリが2GB未満に制約されたりはしない。
おそらく256MB程度占有するだけであろう。

ま、そうだけどさ。64bitだとリニアにアドレッシングできるってパフォーマンス上の利点があるし、
32bitアプリでも1プロセスあたりの論理アドレスが4GBまで使えるようになるんだぜ。

今日はこっちを荒らすか

ちなみに64bit処理への最適化というのも、Nehalem世代への移行で
AMDが失うセールスポイントの1つだから、合掌である。

とはいってもNehalemの64bitでの性能改善ってActive Registerの本数が少なかったから増やしたくらいなんだけど。
イスラエルチーム的には消費電力を増やしたくなかったからケチってきたのが真相。

サーバ・ハイエンドデスクトップ向けにはいいけどモバイル向けとしては微妙なプロセッサになるね。

>>537
やっぱそうだよね。
ビデオカードのメモリは別枠だって聞いてたから
64bitじゃないと制限されるって聞いてなんか変だと思ったんだよ。

メインとVideoをリニアアドレスで管理できたらPCI-Eインターフェイスを
またいでいてもパフォーマンス上の利点があるの？
プログラミングが楽になるだけのような気がするが

3000+からE8500に変えたんだけど、
アプリ起動などの動作毎に一瞬間をおくような感覚を感じるようになった。

ゲーム・エンコ等は比較にならんが、その他の点ではAthlonスムーズってのはほんとだと思う。
メモリコントローラー内蔵の差だろうし、Nehalemまでもっさり？は治らないと思われる。

サクサク感が違うってのはわからんでもない。E8400から6000+に
変えたら反応が速いから驚いた。でもOS入れたてで速かった
だけかもしれない。 でもE8500→Q8300でOS入れ替えたときは
は変わったようには思えなかったな。

でもQ8300ウッパラって[email protected]に変えたが、体感でトロくて
困るってこともないがなｗ

C2Dは総合の処理時間は早いけどプチプチ引っかかるからメインに使おうとは思わん
処理させる物動かしたらPC放置で使ってる。
動作させてる間PC触らないような重い処理とか以外で、普通にPC使うならX2をメインで使ってる。

ベンチでもっさりの有無をはかろうとしてる馬鹿がいるけど、
数値上では誤差としか言いようのない数値だから意味無いよな。
体感ではコンマ何秒とかでも感じる人は感じるし。

インテルのCＰＵは
１個１個の作業の早さはやっぱすごいけど、ちょこちょこ引っかかる感じが早さ以上にストレスだわ・・・

Phenom愛用してるけど、ゲームでCore2より快適とは使って
ても全く感じないな。トップスピードはCore2のほうが
OCマージン込みで遥かに上でしょ。

ただマルチスレッドというか多数のスレッドが同時に走る状況で、
コアそれぞれがOS全体の速度低下を起こさずに出来る作業量
って意味ではCore2より優秀。

CoreMAと比較するとF1マシンとラリーカーを比べてるようなﾌｲﾝｷ。
性質が違いすぎ。

Windowsみたいな、元から応答性が悪い上にバックグラウンドで大量に余計な
サービスが動くシステムで、CPUの挙動を「体感」するのは無茶かと。
まあブラセボも立派な効果なのでいいですけど。

Windowsも要らないサービス切れば結構軽くなるよ。
メモリも食わなくなるし。

そういやアム房は「体感」だけが売りだったよなw
主観的で無根拠な「体感」だけが

体感なんて信者補正っていうか「願望」の具現化しやすいものだから当てにならないわな

ブラインドテストでプラシーボ効果排除したらこの結果だもんよ
http://www.dosv.jp/feature/0606/index.htm

> どのマシンがもっとも速いと感じましたか？
> Core Duoマシン　　　　　　　　　　11人
> Athlon 64 X2マシン　　　　　　　　6人
> Pentium 4マシン　　　　　　　　　　3人

591 名前：Socket774 [sage]： 2008/06/06(金) 20:57:46 ID:+e+B88mm
今更だけど、つい勢いでポチってしまったけど忙しくて放置してあったE7200を
ようやく開封した。開けるだけ開けて眺めてた4850eと合わせてとりあえず計測
2350は稼動中なので、他は余り物で比較
以下共通　(同じ個体を繋ぎ変えてインストール)

【HDD】 HITACHI HDT725050VLA360 500G 3.5
【光学】 なし
【メモリ】 UMAXPulsar DDR800 2Gx1
【電源】 玄人500W
【FAN】 なし　まな板
【VGA、Sound、LAN】 オンボード　LANは未接続
【OS】 Windows XP SP3

どちらもインストール後、パッチ等当てて定格でCnQEISTあり
電圧はVID通りのデフォ状態の素

【CPU】 Athlon X2 4850e（TDP45Wと宣伝）
【M/B】 JW-RS780UVD-AM2+ 64M orz
アイドル　35W
負荷時(ORTHOS) 82W

【CPU】 C2D E7200（TDP65W)
【M/B】 Gigabyte GA-G33M-DS2R
アイドル　40W
負荷時(ORTHOS) 62W

性能はE7200>>>>>>>>>ゴミ4850e

なんでAMDは消費電力で嘘ついてまで売ろうとするん？

ブラインドテストだと下手するとi7 965とセロリDすら区別つかないかもな
淫厨はどいつもベンチマークに踊らされ過ぎて馬鹿みたいだ
あらゆる道具は体感こそ重要だろう。だれしも使いやすいマウスやキーボードとかのお気に入りの一つや二つはあるもんだ。
CPUの瞬間的で微妙なレスポンスもそう。

ベンチマークなんかの所詮極一部のコードやデータをひたすら繰り返すだけのものでCPUの全てが決まるなんて考えるほうがどうかしてる。
そもそも、インテル石のコアやキャッシュの構造は正にベンチマーク対策に命掛けてますだからな、馬鹿な淫厨が勘違いするのは仕方無いか。

J.P. MorganのDellとHPの調査によると、今四半期のIntelのシェアが2%伸びているとのことす。
http://www.xbitlabs.com/news/cpu/display/20081223103209_Intel_Gains_Market_Share_as_a_Result_of_Design_Wins_with_Dell_and_HP.html
　　-------------------
　　Intel’s share at Dell increased from 95% in August 2008 to 97% in December 2008, while
　　its share at Hewlett Packard increased from 65% in August 2008 to 67% in December 2008,
　　according to a note by J.P. Morgan for clients.
　　[中略]
　　In servers, Intel’s share of Dell and HP offerings was roughly flat at 72% from August 2008
　　to December 2008,
　　-------------------

>>549
E5200とならさらにアイドル差が縮まるな
もうオンボ能力の差でしかｲﾝﾃﾙに勝てないか

なんで淫厨は次世代スレでシェアや旧世代の比較とかの頭ワルい話題しかしないんだろ。
淫照は独禁法違反を平気でする悪の企業だから、石の性能良くても買うに値しない。

ベンチマークが全ての頭ワルい馬鹿だけが買えばいいよ。

「現行世代では体感速度は勝ってるに違いない」ですね。わかります。



それ病気だよ
マカーと同じ病気

いや、速いのはいいんだけど

それが？なに？
ホームユースで必要？
4コア？要るの？何に？
8スレッド？どうすんのそれ？

celeron430とRadeon HD4550で十分だべ

>>554
　　-----------------
　　なんで淫厨は次世代スレでシェアや旧世代の比較とかの頭ワルい話題しかしないんだろ。
　　-----------------
これを「頭が悪い話題」と考えるのわ、あなたがゆとりのヒトだからす。
プロセッサ開発にわ数年の歳月が必要なため、今日の技術的課題や会社の経営状態(研究開発
投資額)が4-5年後に効いてくるす。

逆に言えば、来年登場のプロセッサの新機能わ4年前に問題視された点を改良したモノに過ぎないす。

流石にそこまで論理飛躍するのはどうかと思うんだぜ

安価忘れた>>555にね

8スレッド
何と
何と
何と
何と
何と
何と
何と
何を
しますか？

Appleのx86移行表明後の新MAC板は面白かったな
「x86はCISCだから遅い！RISCのXScaleを採用しろ！」

とか。ｳﾞｧｶじゃねーのｗｗ

まずIA32はクソという主観ありき。結論ありき。

>>560
プチHPCやるかな。
全部自作プログラム1プロセスに割り当てる

次世代が不要な人が居てもいいけど、このスレで言うことじゃないな。

MacがPPCからIntelになったときにわざわざIBMのOSのスレまできて
なんだか気持ち悪い事を言っていたMacヲタのスレはここでつか？

>>561
　　---------------
　　Appleのx86移行表明後の新MAC板は面白かったな
　　---------------
新・mac板でイジメられて良い感情を持っていないのわ理解してあげるすけど、当時の空気わ
こちらの方が良く表現していると思うす。
http://pc7.2ch.net/test/read.cgi/mac/1118140482/870
　　===============
　　870 名前：名称未設定 投稿日：2005/06/11(土) 18:37:42 ID:5e1jhuGp
　　　　なにしろあれだけintelを悪の枢軸のように評していた
　　　　Macオタ以下マカ軍団が、intel-Macに前向きなのが面白い。

　　　　Jobsが「これまでのカレーはウンコだった。これからはウンコこそカレーだ!」
　　　　と言えば本気でカレーをバカにしてウンコを食いそうだな
　　===============

いいや。
x86じゃなきゃItanium2でもいいやみたいなことも言ってた。
俺は当時WWDCの実況スレをリアルタイムでROMってたしわかるよ。

うわあ池沼コテが猛暴れ

>>566
正に「詭弁の特徴のガイドライン」通りの書き込みすね(笑)

諦めが付かない奴は一人や二人じゃなかったぞ。

あと東大院生の某氏は「PowerPCと心中してやる」みたいなこと言ってた

>>548
それCD DDR2でX2 DDRじゃん。その当時はその比較でよくても
いつまでも引用できる結果じゃないわな

>>566
Itanium2だったら面白かったのにな。端から見て面白いってだけだけど。

>568
お前のも正に「詭弁の特徴のガイドライン」通りの書き込みすね(笑)

>>571
「体感はあてにならない」の意

教訓その１：体感はあてにならない
教訓その２：個人的体験談はあてにならない
教訓その３：マスゴミはあてにならない
教訓その４：ブログはあてにならない
教訓その５：メーカーの宣伝はあてにならない
教訓その６〜８：省略
教訓その９：2chはあてにならない

>>575
じゃあこのレスもアテにならないということですね

MACオタ VS 団子

勝者はどちらか、敗走はどちらか？ｗ

>>561
しかし、Apple信者がPowerPC G3時代にPentiumIIの発熱を散々こき下ろした事が
その後のPentiumMや現在のCoreに繋がった事、またG4時代に「ギガヘルツ神話」
という負け惜しみを発明しAMDがクロック競争から脱落した際の路線変更を結果的
に強く後押しした事などは、x86をよりよく進化させるための外圧として役に立ったと
思われ。

バカとハサミは使い様か、怪我の功名というべきかw、馬鹿でもマカーでも一定の
アンチx86が存在した方が、x86の将来にとってはプラスに作用する。

いまでは強力に「アンチx86」の立場を取るのはSPARC信者くらい。

>>552
あれだけの物量差、販売能力の差、敵失あって2%しか増えなかったのかよｗ

cpuに性能改善なんていらないなｗ

>>577
共倒れすれば自作板に福音がｗ

>>574
ならツッコミが入るような根拠に頼らないで意を現さなきゃ

>>580
Intel以外≒AMDのシェアでみると、Dellでは5%→3%で半減に見えるんだが。
でもHPの方は25%→23%でほとんど変動ないな。

シェアが20%前後のAMDからしたら2%落ちたら、かなり売上に影響するんじゃないか？

売上的に見たときは、平均単価の下落が2%どころではないと思う。

>>578
apple信者の人って自意識過剰だよね。
IntelとAMDの競争の結果、もしくはIntel自身の開発能力の高さがあってこそなのに、
なんでもアップルのおかげにしちゃうところが凄いｗ
つうか過去にあれだけIntelをこき下ろしていながら
Macに採用が決まったら急に態度がかわるのも笑ったが。

団子はドライバとかかけないのかな。
intelﾏﾝｾｰしてるんだったらICHのドライバを作って欲しいんだが。

>>571
fanboyはその頃もDDR1のほうがDDR2よりレイテンシが少ないので速いと主張してたし、ある意味それで正しいんじゃね？

GMCHの(ry
あのドライバは拷問っぽいんでw

Intel移行の流れに迎合できないマカーは旧MAC板に移動しただけだとオモ

>>543
っ32bit版Oracleの悲惨な性能

>>591
ビデオのパフォーマンスの検討にDBの話を持ち出しても仕方ないのでは

Vista x64で8GB積んでるけどGPU用にメインメモリ2GB割り当てられてる
メモリ空間に余裕あれば流石にパフォーマンスに影響出るんでね？

>538　に対する>543　の疑問は（片方がPCI-Eの向こう側みたいに
離れている場合に）メインとVのアドレス空間が分離していたら
パフォーマンスが目に見えて下がるのかって話で、
どちらの方法でも同じ容量の確保を想定した場合の差が知りたいんだよ

とりあえずVista x64からディスクリートVGAを使うと、ビデオカード側のVRAM実装容量（専用ビデオメモリ）
＋メインメモリ上のビデオ用領域（共有システムメモリ）が「利用可能な全グラフィックメモリ」の総容量になる。
まあメインメモリ側のほうはスワップメモリみたいな感じで使ってると思われるが

32ビットじゃVGA専用にメインメモリを2GBも割り当てること自体不可能だろ？
1GB程度しか使えなくなるからな。

>>584
http://albany.bizjournals.com/albany/stories/2008/12/01/daily47.html?ana=yfcpc

AMDの予想は、Q4の売り上げ前期比25%減（前年同時期比33%減）だそうです。

9四半期連続赤字か

しおっしおの・・・・ぱぁ〜・・・・

競合に劣るものを競合より高いコストで作ってるんだからしょうがない。

>>596
>438のパフォーマンス上の利点というのは
メモリの量的ゆとりから得られる恩恵のことしか指していなかったのか

アンカ間違えた　>538

Turion×4出せや

Bulldozerが魅力的な次世代コアとして登場する日は
果たしてくるのだろうか

AMDノートを安くしようとしてるし、今こそマジで応援したい。
買わないけど。

intelしか使ったことのない淫厨ですが、
x86系ＣＰＵ全体のためにも、もっとＡＭＤには頑張ってほしいと思います。

今TL-50ノート使ってるが普通に良いぞ・・・？

AMDが撤退したらIntelは高機能CPUの価格を高留まりさせて相当な利益を貪るだろうな。
OS同様にCPUの進歩もねじまがってPC市場が衰退する確率はかなり高い。

>>607
チップセットも含めて考えると、薄型B5ノート以外はAMDがベストだと思うけどねぇ。
薄型B5ノートにAMDのCPUとチップセット入れたら、一時間程度で電池切れしそうだがｗ

http://h50146.www5.hp.com/products/portables/personal/tx2505/specs/amd_athlon_64x2_ql62.html
これなんかだと3時間強あるわけで。

>>610
B5で薄型ノートだと重量が1kg前後なわけだが・・・。
しかもサイズがA4ノートのサイズじゃないか。
そのクラスだとAMDの方が美味しいと思うよ。

ttp://pc.watch.impress.co.jp/docs/2008/1226/kaigai483.htm
> そしてCPUはDRAMダイも統合する

同じドイツに工場を置くよしみで、いまのうちキモンダでも買ってみてはどうかね。
正直、効果の程は疑問なのだが……

DRAM混載みたいなのは面白そうだから是非やってほしいなあ
へたにDDR4とかじゃなんか味気ないし

今のコンピュータ、コアが増えればメモリ帯域も問題だけど、
シングルスレッド性能の向上を阻害しているのはメモリのレイテンシ。
キャッシュ階層が積み重なれば、メインメモリは遠くなりレイテンシは逆に増える。

サーバとデスクトップの進化の枝は、ここらで明確に分岐するしかないのかねえ。

DRAM混載は、PS2にはあったがPS3ではやめてしまった。
WiiはGCを引き継いで1T-SRAMをGPUに混載しているが、24MBしかない。
別に64MBのGDDR3を載せている。
広帯域のメリットを容量・コストの制約と一緒に秤にかけると、
なかなかハマる使い道は見出せないのではなかろうか。

>>612
昔の外付けキャッシュの復活ですね。分かります。

>>614
レイテンシ気にするようなコード部でメインメモリに直でアクセスしてどうする。

>>614
知恵遅れか？

メモリにアクセスしないアプリばっかり使ってどうする

データの参照の局所性は大抵あるが、常にあるわけではないよ。極端な例はストリームだけど。
結果としてCPUは、速くなればなるほど、メモリからのデータの到着を待って
過ごす時間が長くなる。
汎用DRAMをCPUダイに直結して広帯域を実現しても、レイテンシはかわらない。
あと、キャッシュラインの粒度の問題も残る。ランダムアクセスには弱いままだろう。

AMDがデスクトップ向けのPropusではL3キャッシュを省略してコストダウンしていることから
察せられるように、複数スレッドが常に走るサーバでは有効な大キャッシュも、
デスクトップでは効果が小さい。欠けているピースは、たとえばRambusのXDRの
ようなアプローチなのかもしれない。

> AMDがデスクトップ向けのPropusではL3キャッシュを省略してコストダウンしていることから
> 察せられるように、複数スレッドが常に走るサーバでは有効な大キャッシュも、デスクトップでは効果が小さい。
ゲーム用途だとL3キャッシュ省略はかなり性能に影響するよ

やっぱ知恵遅れだった

ゲーム、とくにアクションゲームは、キャッシュを強く意識して最適化するプログラムで、
いわゆるブラウザやメールといったデスクトップアプリケーション(OS本体も含むけど)とは
毛色がちょっと違う、と思う。

みんなの用途がゲーム(およびゲーム的に書かれたアプリケーション)なら、
デスクトップ向けCPUだからといって、L3キャッシュが省略されたりはしないはず。

省略されたのは単にコストと消費電力の問題だろ
インテルのCore系みたいなのが無いんだからしょうがない
今みたいな採算度外視の状況をまたやれってか？

>>622
ポチった
ttp://www.amazon.co.jp/%E3%81%8F%E3%81%86%E3%81%AD%E3%82%8B%E3%81%AE%E3%81%90%E3%81%9D-%E8%87%AA%E7%84%B6%E3%81%AB%E6%84%9B%E3%81%AE%E3%81%8A%E8%BF%94%E3%81%97%E3%82%92-%E4%BC%8A%E6%B2%A2-%E6%AD%A3%E5%90%8D/dp/4635310280

>>624
L1やL2を省略したら商品として成立しないが
L3キャッシュには「コストと消費電力をかける価値がなかった」ということ。
階層が下になるにつれて、レイテンシは増えてメインメモリに近くなり
かつ効果を発揮するのに必要なダイサイズが大きくなるから
「損益分岐点」を越えやすくなってしまう。

DRAMをCPUの下や隣に載せてキャッシュ階層を増やしても、劇的な改善は望めない。
やはりメインメモリアクセスそのものに手をつけなきゃ、と思うが
Intelは独自のRDRAMで失敗して、この領域には保守的になってしまった。

Intel程には大きくなく(メモリメーカーが警戒する覇権成分が少なく)、
メインメモリに先行して帯域が必要なGPUメーカーでもあるAMDは、
ひょっとしたら一歩先を行けるポジションにあるのかもしれないよ。

逆にゲームやらない（＝ディスクリートGPU買ってくれない）層に高価な機能付けても無駄だろ？
製造キャパの問題だからしかたあるめ






# MACヲタあたりは諦め早かったようだけど、Intel嫌いの痛いマカーは未だに頑張ってる
# http://www.musin.co.jp/Computer/PowerPC.html
# 頑張れゲイツ君（外崎のサイト）は最近見てないな。

>>627
工場増やして一個塩漬けにしてるんだから、無いのはキャパじゃなくて
価格競争力でしょう。45nm世代で巻き返せるかどうか。

無理じゃね？

無理だと言われると、反論材料もないし。

リスクを取って新しい試みに挑戦しなければ、大きなリターンは望めない。
でも資金も開発力も規模小さいんだから、出来る量は限られている。
GPU統合とか、コア刷新みたいな夢物語に向かって邁進して
結果が出せなかったから、沈むのもやむなしだけど、寂しいねえ。

で、ヒュージョンていつでるの？

AMDは2011年に本気出す。
FusionもBulldozerもBobcatも、新アーキティクチャは全部まとめて2011年に、
まっさらな32nmプロセスで。
http://pc.watch.impress.co.jp/docs/2008/1114/kaigai476.htm

こういうロードマップをアナリスト向けカンファレンスで発表しても、
誰もおいおいって突っ込まないのかな。

>>632
当初の計画で時期を揃えておけば
いずれ計画に遅延が生じていい感じにバラけてくれるんだ

32nmはいきなり新コアで32nmのK10は出ないのかなぁ
45nmの時を考えると、32nmが2010年頭からProductionならQ3には出せそうだけど
Bulldozerに集中するんかのう

K11=K10.5+0.5分じゃないの

2009年に45nmプロセスで登場とか言ってた当初は、
Power4のチーフアーキテクトを迎えた完全新規設計だったはず。
それがいったんロードマップから消えて、2011年に大きく遅れて復活したから、
ひょっとしたらK10.5+0.5で設計し直してるのかもなあと思う。

>>635
"Bulldozer"は根本的に変わるらしいから、
K8の拡張をK10と苦し紛れに呼んだ、現K10世代とは大きく違うと思う。
ただ、それだけに性能的にどう転ぶかがまるっきりわからない。

良い方に考えれば、確かに開発期間はK9キャンセルがあったが、
その期間の全てが無駄ではないので、
合計で10年程度の前段階を含む開発期間があったって事。
悪く考えれば、10年近くもアーキティクチャの更新もなく、
ようやく出すK11が転んだら…そこで本当に試合終了って事。

どちらにせよ、中身がある程度出てこないことには白紙のままでしかないからな・・・
今のままじゃ興味すらない

>>636
Power色の強いCPUって…いまのK11の計画じゃん。

K11はK9同様、実質的にキャンセルされたのではないかと疑っている。
なにもソースはないので妄想乙と言われても仕方ないが、
もともとは2009年登場予定のもの。遅れたにしても2010年に枯れた45nmプロセスで
デビューさせ、32nmに移行するのが常道だろう。
開発が進んでいるにしては、なにしろ情報が無さすぎる。
いまのAMDに、自社の次世代技術の優位を秘匿するような余裕はないはず。
情報が出てこないということは、まだモノがないのではなかろうか。

>>640
最初から32nmを見越した設計ならば問題がない。
途中で出た予想では8-16コアを統合という話もあるので、
「45nmは無理だから、32nmにしようぜ」というオチかと。

あと、枯れたプロセスから新プロセスなんてのは、
Intelみたいに余裕がある企業がやることかと。

そんでさ、ＧＰＵ内臓したとして
それってララビー程の汎用性があるわけ？

なんか単にＧＰＵ内臓しますたってだけで今のＧＰＧＰＵと出来ることって同じでしかないの？

だとしたらＣＰＵコアの性能はまぁ順当なもんだけど
内臓したぶんだけ、電力とコスト下がりますってのが当面の利点？

対してララビーは〜、まぁ、最初は単なる遅いＧＰＵか

まぁ、どっちかっていえば最初はヒュージョンのがまだ使えるか

ららびー（笑）

でもララビーって速攻でエンコ対応しそうよね
しょっぱなからエンコさえ対応すればしょっぱなからある程度の需要は見込めるなー

あとはインテルがどこまで空気読めるんだか

逆の方向から考えて、元DECのAlphaチームが作ったK7を捨て、
Power的思想を取り入れてスクラッチからK11を作ったら、
K7を超える基本性能のコアになるのか? というと、これも疑問符がつく。
IntelはPentiumProで、AMDはK7でRISCを取り入れた時点で基本アーキティクチャ
は定まっていて、あとは漸進的な進化に過ぎない。(SunのNiagaraやLarrabeeのような
Pentium世代まで遡ってスループットを追求する方向性もあるが)

仮に、RISC導入に匹敵する大胆な変革でILPの壁を打ち破ることを指向し、
成功しつつあるのなら……これはもう、双手を挙げてAMDを応援しBulldozerをwktkするしかない。
そういうスゴイ情報は、まだないけれど。

BobcatはK6改じゃないかと思ってる

>>637
なんか一から変わるみたいに言われていたNehalemですらCore2の改良型なんだし、
K7→K8も基本的な部分は殆ど同じだったから、K8 Rev.H=K10(バル)に続く上海がK8 Rev.I=K10.5で、
K8 Rev.J=K11とか、そんな感じになるんじゃないかと予想しているんだが。

>>647
それだったら絶対買う

>>645
内蔵されるのがいまのRADEONの形とは限らないが、
発展系だから、エンコ程度ならばすでに対応ソフトはあるな。

>>648
Core2→Nehalem程度の改良ならばいいけど、
K8=K10なんて言っているだけで、差なんてほとんどないぞ。
ほとんどが営業目的で変えられた程度だろ。
もし、次回がそうならば、AMDは終わりだよ。

台湾Digitimesよりローエンドの45-nm K8Lリリース情報す。
http://www.digitimes.com/news/a20081226PD204.html
　　------------------
　　AMD desktop CPU schedule updated
　　Monica Chen, Taipei; Joseph Tsai, DIGITIMES [Friday 26 December 2008]

　　　AMD plans to launch six 45nm CPUs under its Athlon line including the quad-core
　　Athlon X4 615 and 605 and triple-core Athlon X3 420 and 410 in April next year and
　　dual-core Athlon X2 240 and 235 in June, according to sources at motherboard makers.
　　　Last order notice for the company's upcoming 45nm AM2+ Phenom II X4 920 and 940
　　Black Edition CPUs, will be issued in May next year, while AMD has already stopped
　　taking orders for its quad-core Phenom X4 9650 this month. AMD's Phenom X4 9950
　　(140W) and 9850 (125W) will have their last order notice issued in March next year,
　　and Phenom X4 9750, 9850 (95W) and 9950 (125W) will be in June.
　　　AMD's triple-core Phenom X3 8450 and 8550 CPUs have started phasing out of the
　　market, while the Phenom X3 8650 is scheduled to have its last order notice issued in
　　March next year followed by the Phenom X3 8850 and 8750 in June.
　　　AMD's low-power Athlon X2 4450e CPU will have its last order notice issued in March
　　next year.
　　　AMD declined the opportunity to respond to this report saying it cannot comment on
　　unannounced products.
　　------------------

かんたんにまとめるとこうなるす。
　　■ 2008年12月
　　　- Phenom X4 9650 Discon.
　　■ 2009年3月
　　　- Phenom X4 9950(140W), 9850(125W) Discon.
　　　- Phenom X3 8650 Discon.
　　　- Athlon X2 4450e Discon.
　　■ 2009年4月
　　　- Athlon X4 615, 605 Launch
　　　- Athlon X3 420, 410 Launch
　　■ 2009年5月
　　　- Phenom II 920, 940BE Discon.
　　■ 2009年6月
　　　- Athlon X2 240, 235 Launch
　　　- Phenom X4 9750, 9850(95W), 0050(125W) Discon.
　　　- Phenom X3 8850, 8750 Discon.
45-nm版AM3製品へのシフトわ、急激に進む模様す。

PhenomやめてAthlonに戻せば良いのに

PhenomX3って結構種類が多いな
ほとんど日本に来てないんだね

ちょｗｗｗｗｗｗｗｗｗ
8850は日本に来てないのにDisconかよｗｗｗｗ

まぁ45nmの方が製造コスト安いみたいだし
仕方ないのか(ﾟ∀ﾟ)

半年でローエンドまで入れ替わるというのは早い方なんだけど
2コアはそれでも遅いよなぁ

>>646
K6

間違えた
RISCはK5からか

個人的にK11と言うかbulldozerのCPUコア部は、団子が以前に言っていた
K7以来の構造で、今となっては盲腸のごとく不合理的な作りになっている部分の解消が中心になると思うけどな

Z-RAMで128M-L3な未来はまだですか？

SRAMより小さくてSRAM並かそれ以上に高速とくれば聞こえはいいが
ライセンスしといて使わないのは、やっぱり難しい所があるんじゃないかね

FD-SOIでしか使えないから

Core2は4並列デコードという触れ込みだが実際はそれほどでもなく
キャッシュのチューニングで稼いでいるという話があるわね。
http://journal.mycom.co.jp/special/2006/conroe/006.html とか、
http://pc.watch.impress.co.jp/docs/2008/0428/kaigai438.htm とか。
とすると、コアを再設計するより、キャッシュ回りを見直したほうがいいんではないかと。
AMDは優等生すぎるんだよ。
筋が悪くムラがあったほうが、良い結果が出ることもある。

>>659
ひょっとして馬鹿の発言真に受けちゃってる？

じゃあ君が俺様よりまっとうな技術論をしてみたまえ

何度でも主張してやるぜ

【分離型パイプラインのメリット】
・x87 FPスタックに特化した強力なスケジューラを備えるためクロック当たりではx87性能が（相対的に）得意
→SSEの普及＆x64でのSSE採用でx87そのものがレガシーコード化

【分離型パイプラインのデメリット】
・FPパイプ側はタグインデックス方式を採用しているためSIMD整数命令間のレイテンシが大きい
　（単純な加減論理演算でもIntelはレイテンシ1、AMDは2）

・整数・SIMD整数のデータ交換が遅い
　（IntelはActive Registerを共有しているためダイレクトに値交換可能）

・整数側のスケジューラが貧弱
　36エントリの強力なスケジューラを持つFPに対し、3Wayの整数ALU毎に6〜8Wayの
　パイプを跨った再配置が不可能なRSを持つ貧弱な構造。意外とスカスカになりやすい。
　浮動小数側のスケジューラにトランジスタ割いた弊害？

・トランジスタ数（もちろんダイサイズも電力も）を食う
　　Intel Core 2(65nm) 1900万トランジスタ/Core
　　AMD K7（初代）　2200万トランジスタ

んで、K11ではK7パイプラインを【捨てます】。

優等生と言えば聞こえはいいが要領が悪いんだよな
Tr喰いすぎ

>>666
ちと根拠が強引かと思うす。
　　-----------------
　　・トランジスタ数（もちろんダイサイズも電力も）を食う
　　Intel Core 2(65nm) 1900万トランジスタ/Core
　　AMD K7（初代）　2200万トランジスタ
　　-----------------
数値自体、それぞれ信頼できるソースわ下記の通りで間違って無いす。
　CMAのトランジスタ数: http://www.hotchips.org/archives/hc18/3_Tues/HC18.S9/HC18.S9T4.pdf (p.5)
　K7のトランジスタ数: http://studies.ac.upc.edu/ETSETB/SEGPAR/microprocessors/amdk7%20(mpr).pdf (p.7 Table 2)
しかしながら、K7〜K8Lわコアに含まれるL1キャッシュもCore Microarchitectureの2倍の128KBす。
トランジスタ数に占めるL1の割合の資料わ見つけられなかったすけど、上記Microprocessor
Report記事のダイ写真を見ると、L1D + L1Iでダイ全体の約18%、コア部分の約21%を占めているす。

マルチポートなのでL2程で無いとわ言え、SRAMのトランジスタ密度わ他のロジック部より大きい
ことを考慮すると、K7の22Mトランジスタの10%以上わ単純にL1サイズが大きいことでで説明できるす。

何もかもパイプライン構造のせいにするのわ、間違っているということで。

・トランジスタ数（もちろんダイサイズも電力も）を食う
　　Intel Core 2(65nm) 1900万トランジスタ/Core
　　AMD K7（初代）　2200万トランジスタ


嘘つくなｗ
Core2はコアK8の1.5倍位のダイサイズだぞ

>>668
団子のふだんからの主張を知ってればその突っ込みは逆効果

>>669
　　--------------
　　Core2はコアK8の1.5倍位のダイサイズだぞ
　　--------------
ダイの上にわ、二つのコアと巨大共有L2、クロスバースイッチ、バスインターフェースユニット等が
含まれるす。

マカーが自作板に書き込んでんじゃねーよw

http://www.chip-architect.com/news/DC_65nm_compare_2007_01_27.jpg
コアロジック部の話してるんだろ

>>672
　　------------------
　　マカーが自作板に書き込んでんじゃねーよw
　　------------------
私わ自作板で最古参のひとりなんすけど。。。
http://piza.2ch.net/log2/jisaku/kako/945/945651630.html

>>674
そりゃ悪かった。いつも団子とセットで見かけるし区別がついてなかったわw
団子ってﾃﾍと一緒にAMDスレ荒らす屑だからウザくてね

>>673
　　-----------------
　　コアロジック部の話してるんだろ
　　-----------------
chip-architectの記事を読んでいるなら、AMDのコアの方がダイ面積におけるL1の比率が大きい
ことも、キャッシュの方がプロセス縮小に伴うスケーリングが良好なこともご存知かと思うす。

L1のコア全体に対する比率が大きいK8わ、面積の割にトランジスタ数わ多いすよ。

書き込みが後ろになってるが>>669は>>666向けで
>>668が正しいと思ってるよ。

>>673
元ページに数値化したもんがあるからそっちのほうが良くね
ttp://www.chip-architect.com/news/2007_02_19_Various_Images.html
Die, Core and Cache Sram areas.

トランジスタ数の話とは逸れるが
別に馬鹿の発した話題続ける必要もあるまいし

ま、K7と比較するならPentium IIIやPentium Mでいいと思うけどね。
128bit SIMDユニット×3を抱える4issueワイドパイプラインをK8と比較するのも、ぶっちゃけ失礼な話になるし。

Baniasのトランジスタ数はL2抜いてもK7よりはるかに多いぞなもし

それはそれとして、L1キャッシュも「ロジック部」の一部ですので。
x86パイプラインはL1ヒット前提でスケジューリングがなされる。
本数の少ないレジスタを補う存在でもあるからね。

1900万トランジスタの出所は後藤だけどまあどうでもいいか
ttp://pc.watch.impress.co.jp/docs/2007/0426/kaigai356.htm


同じ45nmでダイサイズはShanghai(L3 6MB) ＞Core i7 (L3 8MB)だけど果たしてロジック部はコンパクトと言えるの？
まあそういうことだ。

>>680
ヒント：クロックゲーティング

ちなみにL2キャッシュが4T SRAMだと思って計算したどっかの馬鹿の計算式だと2200万とかになるっていうアレだよね？
その馬鹿はミスに気づいて計算し直したらL2と外部バス除いても1700万トランジスタ程度だったと記事書いてたよ

http://pc.watch.impress.co.jp/docs/2005/0906/kaigai209.htm
> Yonahのトランジスタ数は1億5,160万(151.6M)で、Dothanは1億4,000万(140M)。
> CPUコア数が2倍に増えたのに、トランジスタ数がわずか1,160万しか増えていない。
・Yonah　151.6M
・Dothan　140M
・Banias　77M

>>680
　　------------------
　　Baniasのトランジスタ数はL2抜いてもK7よりはるかに多いぞなもし
　　------------------
間違いす。
http://www.intel.com/pressroom/kits/quickreffam.htm
　- Banias: 77M transistors, 1024KB L2
　- Dothan: 140M transistors, 2048KB L2
従って1MB分のL2のトランジスタ数わ、およそ63Mす。従ってコアトランジスタ数わ、およそ14M。

>>682-683
サンクス。よくわかった。俺の読んだ記事が間違ってたわ。

DothanがBaniasの光学シュリンクだとでも思ってるのか？
リーク電流対策としてクロックゲーティング周りでてこ入れしてるし、除算機もBaniasよりリッチになってるぞ

>>681
　　----------------
　　x86パイプラインはL1ヒット前提でスケジューリングがなされる。
　　----------------
それってNetBurst限定だった筈すけど？
http://www.xbitlabs.com/articles/cpu/display/replay.html

>>685
　　----------------
　　リーク電流対策としてクロックゲーティング周りでてこ入れしてるし、除算機もBaniasより
　　リッチになってるぞ
　　----------------
『概算』というモノが理解できればそういう妄言わ出てこないと思うす。
20Mトランジスタのコアが10%拡張されたとしてもトランジスタの増加数わ2M。L2倍増による増加量とわ
桁が違うす。

>>686
は？
どこのCPUでもL1ヒットを前提にするのは一緒だよ。

NetBurstが特殊なのはキャッシュミスすると分岐ミス同様にパイプラインをフラッシュして
スケジューリングからやり直すことくらいだよ。
L2レイテンシとパイプライン段数がほぼ一致してたのはこのせい。

それ以外は待機（ストール）するだけ。

>>687
「概算」するならネイティブで512KBのDothanベースのA100を持ってきたら？
同一製造プロセスなんだし。

>>688
　　---------------
　　それ以外は待機（ストール）するだけ。
　　---------------
待機するのわ、現実社会同様にスケジューリングされていないからすけど。。。

ttp://chip-architect.com/news/Shanghai_Nehalem.jpg
ﾏｼﾞﾃﾞｶｽｷﾞ
1.5倍くらいか？
65nmバルログのコアサイズは25.5�uだけど
涅槃も65nm換算にしたらどのくらいになるだろうか

＞待機するのわ、現実社会同様にスケジューリングされていないからすけど。。。

はぁ？ほざけカス
ロードユニットに命令を発行して○○クロック後にレジスタにロードされて後続命令が云々
っていうスケジュールを動的に組んで実行するのがアウトオブオーダ実行って言うんだよ

ストールするのは舞台劇で主演女優の到着が遅れて開演時間を遅らせるのと同じ。

NetBurstは
たとえるなら舞台のセッティングからやり直すような感じ。

add eax, [esi+16]

って命令を実行するとして
L1のレイテンシが3クロックならaddを発行する予定の3クロック前に先行してロードオペレーションを
発行する必要がある。それをスケジューリングって言うの。

「L1ヒットを前提にしたスケジューリング」ってそう言う意味であってNetBurstだろうがなんだろうが同じこと

それともL2ヒットが前提だとでも思ったか？
ディレイスロットが馬鹿でかくなるが？


MACヲタの珍論によれば[esi+16]はL1にヒットしない場合スケジュールが組まれてないことになるらしいが。
スケジュールが組まれなければ永久に動きません。ハングアップです。
馬鹿なの死ぬの？

ttp://www.pcper.com/images/reviews/486/penryn_vs_nehalem_die.jpg
こっちは何だろ
ペンギン比でダイサイズは2.5倍でコアサイズが1.4〜1.5倍ってことか？
ペンギンのコアは22�uで計算すると
45nm涅槃は65nmバルの1.2倍くらいのコアサイズってことになる（計算合ってる？ｗ）
ループ特化の仕様変更のせいかHTTのせいか（Core2でもフラグは立ってるそうだからこの線は薄いか）
何にしてもスゲーわ

>>693 団子 さん
　　-------------
　　addを発行する予定の3クロック前に先行してロードオペレーションを発行する
　　-------------
リソースが空き次第3クロック「以上」前の段階でロード命令を発行するすけど(笑)

>>691 さん
　　--------------
　　ﾏｼﾞﾃﾞｶｽｷﾞ
　　1.5倍くらいか？
　　--------------
きちんと数字を見れば、Nehalem: 246mm^2, Shanghai: 243mm^2ということで、ダイサイズも
内蔵キャッシュ容量もあまり変わっていないことに気付く筈す。

>>695
それは発想が逆だな
add [mem]を例にすれば、ロードが完了する見込みのサイクル数後（3クロック）以降に加算オペレーションを発行するんだよ。

起点が曖昧なまま「前」とか「後」とかで揉めても意味なくね？
デコードする・ロードする・データが届いたら演算する
データが届く前にも、次の命令を可能なら実行する
まあ、普通だ。

NetBurstはL1からロード出来ないと、待たずにデコードからやり直す？
あまり意味ない気がするが、なんのためだろう。

>>695
ズバリ
「コアサイズ」という言葉の意味が理解出来ないんだろ
いつものことだが

>>697 さん
NetBurstの"Replay"機能についてわ、>>686のリンク先に書いてあるすけど、要するに
L1 hit/missを確認するレイテンシも惜しいということす。
http://software.intel.com/en-us/articles/differences-in-optimizing-for-the-pentiumr-4-processor-vs-the-pentiumr-iii-processor
　　-------------------
　　In addition, because the NetBurst architecture schedules µops that are dependent on
　　loads as if the load will hit the L1 cache, it needs to replay (discard the results and
　　reschedule) them if an L1 cache miss actually occurs.
　　-------------------

>>698 さん
コア・アーキテクチャもコア/アンコアの切り分けも異なるプロセッサすから、他人が線を
引いた「コア」の面積に惑わされずに、ダイ全体で評価すべきということす。

>>651-652
Athlonx4 x3 ってPhenomのL3無しバージョンって話なのかな？

>>699に書いたNetBurstのL1ヒットを仮定した投機実行の話、読み直してみると引用も含めて
我ながらよろしくない内容す。で、訂正。
http://download.intel.com/jp/developer/jpdoc/2001q1_art02_j.pdf (p. 11)
　　-------------------
　　Pentium 4 プロセッサは動作周波数が高く、パイプラインの段数も深いため、ロード・
　　スケジューラから実行に至るまでのクロック数はロードを実行するレイテンシそのもの
　　よりも長くなります。そこでμop スケジューラは、ロード実行が完了する前に、その
　　ロードに依存した命令をディスパッチします。ほとんどの場合、μop スケジューラは
　　ロードが L1 データ・キャッシュにヒットするものと仮定します。
　　-------------------
つまりNetBurstのHyper Pipelineだとロード命令をスケジュールしてから、実際にロード
命令が実行されるまでのレイテンシが馬鹿にならないため、この分をケチるために依存
命令を投機的にスケジュールしておくということす。

馬鹿大暴れ

>>701
L1ミスヒットぐらいでパイプラインの途中まで来たμopsをキャンセルしちゃうのは
勿体無い気がするけれど、ロードに依存した命令だけ不整合なくストールさせるのは
難しかったということなんですかね。

「トレース」キャッシュだから。
フラッシュを繰り返しながらμOPｓ列の最適化をするんだよ。

>>704
"trace"わジャンプやループを実行順に並べ替えて格納する程度で、妄想しているような
ダイナミックな最適化機能わ無いす。
http://download.intel.com/jp/developer/jpdoc/2001q1_art02_j.pdf (p. 6)
　　----------------------
　　実行トレース・キャッシュは、IA-32 命令デコーダによって変換されたμop を、トレースと
　　呼ばれるプログラム実行順序に組み立てます。ここでは、1トレース・ラインごとに6つのμop
　　 にグループ化します。1つのトレースは数多くのトレース・ラインで構成されます。各トレース
　　には、予測されるIA-32 プログラムの実行パスに沿ってμop が格納されていきます。この
　　ため、分岐とその分岐先の命令がプログラム内で数千バイト離れた場所にあっても、同じ
　　トレース・キャッシュ・ラインに格納できることになります。
　　----------------------

＞妄想しているような
お前が俺の言ったことを好き勝手脳内解釈してるだけだろ

俺はわざわざ「トレース」って強調してるわけだがな。

MACヲタはトレースの意味を知らないんだろうな。

>>707
　　-----------------
　　MACヲタはトレースの意味を知らないんだろうな。
　　-----------------
それでわ、その『トレース』なる脳内用語でパイプラインがフラッシュを繰り返すと最適化が可能という
珍説を披露して欲しいす。
後々のコピペ用に、とっても楽しみにしているのでよろしくお願いするす(笑)

いえいえ、PowerPCの浮動小数加算命令のレイテンシが1だと思ってる方の崇高な思考には及びませんので
解説を遠慮させていただきます

というかMACオタ君も子供っぽ過ぎ
今回のダンゴ君の発言「フラッシュを繰り返しながらμOPｓ列の最適化をするんだよ」は皮肉以外のなにものでもないしょ?
それを>705で返してどうする・・・・、ダンゴも呆れ顔ですよ
ということで今回はダンゴ君の勝ちっス♪

実は>>710がほぼ正解。俺は大のNetBurst嫌いだし

３馬鹿が揃った

自作板が誇るトリオがついに・・・・・･･･ｺﾞｸﾘ。

心外だな・・・
集まって面白いのは「MACオタ」「ダンゴ」「法曹」君だよ
とにかく彼等は犬猿の仲というか・・・相性が悪いというか・・・衝突すると大暴走っス
まぁ、俺なんかは暴走を止めるべく仲裁している側だし・・・

3馬鹿にこれの解説をお願いしたい。特にズラノ。
ttp://media.arstechnica.com/reviews/hardware/atom-nano-review.media/PCM2K5-2.jpg

母さん、酒を持ってきなさい・・
・・今夜は、お祝いだ・・

>>715
説明するまでもなく、PCMarkは…って事だろ。
元々拡張命令セット一つの有無で、結果の数値が
爆上げされるベンチに何を求めているのかと…。

ｻﾝﾊﾞｶﾙﾝ

>>715
馬鹿扱いわ心外すけど、アム虫のコピペネタの反論用に書いておくす。

まずVIA nanoのPCMark2005の結果わ、CPUIDを"AMD"指定にしても同様に上昇することがわ
画像の通りす。つまり仮にIntelが汚いという非難に使いたいのならば、AMDも同様に汚い手を
使っているということす。

次に何故アム虫が元記事を貼らずに画像だけをリンクするかに気付くべきす。元記事にわ、ちゃんと
結果が特に非難されるようなモノで無いことが書いてあるす。
http://arstechnica.com/reviews/hardware/atom-nano-review.ars/6
　　---------------------
　　None of this constitutes proof of wrongdoing, but it flies in the face of Futuremark's neutrality
　　claims. Bad code is a fact of life, but companies that write benchmarks for a living and sell
　　those benchmarks as evaluation tools have a responsibility to ensure that their software
　　delivers the neutral framework that it promises. Based on the information I've gathered thus
　　far, it seems Futuremark may have created three paths―one for Intel, one for AMD, and one
　　generic "other" path. There's nothing wrong with optimized code paths, but our results would
　　seem to indicate that some paths are decidedly more optimized than others.
　　---------------------
Futuremarkの中立性や「最適化」自体に文句を言う輩わアホウということで。

最後に、ArstechnicaわIntelから資本提供を受けて専用チャンネルを設けているサイトということも
知っていて損わ無いと思うす。
http://blogs.intel.com/technology/2008/03/intel_on_ars_technica_intel_ta.php

Futuremark(笑）ということですね

確かVIAのシェアは1%なかったよな
実装が適当でも仕方がないと思うぞｗ

> 馬鹿扱いわ心外すけど
心配は無用だよ、「MACオタ」「ダンゴ」「法曹」君達が優秀なことは投稿内容が証明してるっスから・・・
君達が優秀なのでそれを妬み、僻んで君達を貶すレスがあるのは仕方の無いことっスから無視で宜しく

>>722
逃げるなハゲ

>>722
　　------------------
　　「MACオタ」「ダンゴ」「法曹」君達が優秀
　　------------------
ドサクサに紛れて、明らかに技術論議に関係ないヒトが混じっているような気がするす(笑)

団子、MACｦﾀ、ゴミは書き込みが不快でしかないからアボーンしてるが雑音は
アボーンしてないな

キ○ガイ度が雑音はまだ3人に比べ足りてないって事だなｗｗ
ついでに言うと朝鮮人じゃないんだから普通の日本人はいちいち妬んだりしない

>>724
> ドサクサに紛れて、明らかに技術論議に関係ないヒトが混じっているような気がするす(笑)
うんその通り、法曹君はその分野では素人だし知識も非常に少ないから技術論議は無理っス
だけど彼は優秀だよ、頭の良さだけならMACオタ君よりだぶん上だよ、その意味で含めたっス

ｸｿコテ三人衆揃ったか
このスレはもうおしまいだ！

低脳発言の少なさで知能を決めるとすると
アム厨（コテ名）が一番頭が良かったことになる
何しろ中身の無い煽りしかしなかったから

ダントツの馬鹿が何か申しております。これﾃﾍ、翻訳せよ

MACオタは性格が悪い。
ダンゴも性格が悪い。
テヘは頭が悪い。

ヅラノの解説まだ？>>715

>>731
>>719 >>721

これを読んでもわからないならどこがわからないのかきちんと書きましょう
聞くは一時の恥です

中学程度の英語さえ読めればなぜこうなってるのか理屈わかるのに
読めないって時点で相当恥ずかしいと思うけど。

>>732-733
ごめんね。雑魚の解説に興味ないんだ。

Hiｰstandard Lagwagon no use for a name hide

ヅラノの解説を聞きたいんであって他の人の解説が聞きたいんじゃない

っていう風に見えるんだが>>732-733は馬鹿なのか？

聞くこと自体恥ずかしいよ。要するに英語が読めないんだね

>737
頭悪いなぁ(´д｀)
『森永のミルクチョコレートが欲しい』と言ってる人に
『明治のミルクチョコレート』をあげても意味がないと言ってるのだよ。

よーしパパ、Exciteテキスト翻訳に投げちゃうぞぉ


このなにも悪行の証拠を構成しませんが、それはFuturemarkの中立クレームに反します。
悪いコードは現実ですが、生活でベンチマークを書いて、評価ツールとしてそれらのベンチマークを販売する会社がそれらのソフトウェアがそれが約束する中立枠組みを送るのを保証する責任を持っています。
情報に基づいて、私は、これまでのところFuturemarkが3つの経路を作成したかもしれないように思えると推測しました--インテルのためのもの、AMDのためのもの、および「他」の1つの一般的な経路。
私たちの結果以外の最適化コード経路に具合が悪いものは何もありません。

>>738
事実にも技術的正当性にも興味が無いアム虫さん達わ、もっさりスレに引き篭もって
幻想に浸っていて欲しいモノす。。。

AMDをIntelにしたら下がるんだろうな・・・

>>740
悪いが俺はC2D使いで別にアム虫でもなんでもないんだがｗ
つかMACオタはなんで俺に絡んでくるんだ？

>>739
その辺じゃないな。
ベンダーストリングで判定云々のところを訳してみ？
チートでもなんでもなくプログラムの設計ミスと解説されてる。

>>742
身に覚えが無いならば、それわ結構なことす。
>>731さんのことが書いてあると思えば良いだけかと。。。

ID:UFiERAy+が英語の読めない可愛そうな奴だということはわかったｗ

英語は読めても日本語がわからない人がいるときいて

つかMACオタも団子も頭が悪いとしか思えない。
>>731が知りたいのは『ヅラノの脳内で>>715がどう解釈されているか』が問題なんであって
>>715の真相なんてとっくにわかりきってるのに。

別スレで俺が産業で解説ずみだもんな

悪いのは全部ヅラノだ！

MCS Website
Core i7 2.66GHz(HT) 54
Core i7 2.66GHz(HT-off) 49.3
Opteron 8384 2.7GHz 42.9

MySQL OLAP
Core i7 2.66GHz(HT) 2800
Core i7 2.66GHz(HT-off) 2950
Opteron 8384 2.7GHz 2170

Oracle Charbench
Core i7 2.66GHz(HT) 910
Core i7 2.66GHz(HT-off) 808.5
Opteron 8384 2.7GHz 745.4

1CPUのみで計測

http://it.anandtech.com/IT/showdoc.aspx?i=3484&p=11

一応もっさりスレを確認してみたら、本当にIntelの悪行の証拠ということになっていたす(笑)
http://pc11.2ch.net/test/read.cgi/jisaku/1226323629/457
半年前の記事をネタで盛り上がってる情弱っぷりだけでも恥ずかしいのに、記事の内容も
正しく理解できないアム虫って。。。

>>726
八百長ベンチがバレてこんな所に避難かよPIO捏造w
CPU語る前にまともに自作出来るようになれよ基地外ｵｻｰﾝw

>>751
それはもっさりスレで言えよ。
ここで悪行の証拠となってるわけじゃないんだから。

よーし
だんごやさんは
VenderStringが「AuthenticAMD」のとき以外最適化されてないパスを通るプログラムを作って
AMDの悪行を増産します。

>>753
　　---------------
　　それはもっさりスレで言えよ。
　　---------------
結局のところ、世の中にわバッチイから触れずに放置しておいたほうが良いモノもあるってことかと。。。

>>755
話の通じない馬鹿だなぁ。
他のスレの話を、ここで同じ状態になってないにも関わらず
持ってくるなよ。スレ違いだﾎﾞｹ

って言ってるんだよ。

>>746-747
うんこのかわりにカレーを出して文句言われた気分
そいえば世の中にはうんこ喰うのが好きなHENTAIもいるんだったな

団子はHybridPowerがまともに動くようになるドライバ書くとか
ICH10Rがまともになるようなドライバ書くとかすればいいのに。

鯖向けも苦しくなるか

>>752
> 八百長ベンチがバレてこんな所に避難かよPIO捏造w
だからPIOじゃないよと何度言えば分かるのか?

PIOだとこんなに速くOSは起動しませんってば
http://www9.uploader.jp/dl/ledline/ledline_uljp00032.rar.html

追伸
君がアップしたledline_uljp00069.wmvは削除致します
理由
1)ledline_uljp00032.rarと重複している
2)動画はrar等で圧縮してアップしてください

結局のところ「SSE3が使えるVIAプロセッサ」を想定してないんだよ。
なぜなら2005年時点ではそんなCPUが存在しなかったから。

if (vender == "GenuineIntel") {
　if (SSE3が使える) {
　　//SSE3用ルーチンを使用
　}else if (SSE2が使える) {（ｒｙ
　　//SSE2用ルーチンを使用
　}else
　・
　・
　・
} elseif (vender == "AuthenticAMD") {
　if (SSE2が使える) {
　　//SSE2用ルーチンを使用
　}else
　・
　・
　・
} else if (vender == "CentaurHauls"){
　if(3DNowが使える) {
　　//3DNow用ルーチンを使用
　}else(ｒｙ

}

VenderStringを無視してFeatureFlagで判定するようにしてればこういう間違いは起きない。
Intelプロセッサに見せかけることでSSE3を使ったルーチンが使えますよってこと
もちろん本来的にNanoがAtomよりスコアが出るのも真実。

>>759
こう言っちゃ悪いすけど、Crayが国家プロジェクトの納期を延ばしてもらってまでIntelに乗り換える
ことを決断した段階で気付くべき話す。
http://www.eetasia.com/ART_8800520031_1034362_NT_bfb60721.HTM
　　--------------------
　　Cray is seeking approval from Darpa for its plans to shift the Cascade design to Intel
　　processors using QPI that provides links at up to 6.4GTransfers/s.
　　--------------------

>>761
　　----------------
　　VenderStringを無視してFeatureFlagで判定するようにしてればこういう間違いは起きない。
　　----------------
Phenomスレッドにも書いたすけど、互換性のために命令わサポートするが性能わ出ないという
状況も存在するので、Feature Flagで判断すればOKというのも短慮かと思うす。

結局のところ、プログラム開発時点で存在しないプロセッサに最適化するなんて不可能す。

ま、Pentium MのMMX＞SSE2整数とか初期K7/K8のSSEとか酷かったんでその辺は把握してるよ。
Feature Flag全部拾い上げた上でベンダーストリング判定して振り分け
簡単なベンチでSIMD演算ユニットの構成を判定する

未知のプロセッサの場合はとりあえず上位機能使っておくてな方針で良いと思うけどな。
オプションで機能選択できるようにするとか。午後のこーだのフロントエンドでもやってるような。





ちなみにPentium MでのSSE2が遅くなる理屈って
AVXにおいて整数関連のSIMD命令が128bit止まりのも同じ理由だね。
整数演算で２倍幅の演算をサポートすると1命令だけでFuture Fileを2エントリ食ってしまうから却って性能低下する。
Sandy Bridgeはデータバス128ビットだし。Pentium M/Coreまでは64ビットだった。

あぼーんだらけだが、また頭のかわいそうな方々がファビョって粘着してるの？

>>765
760から764まで全部糞コテ3人によるレス

>>715のは、CPUIDを変更するだけで、誤作動を起こすにしろ、
機能ではなく、CPUIDだけでCPUとその機能を判断しているっぽいベンチは、
判断する基準として微妙って事でいいんじゃねーの？

AMDに変えても数値は上がるだろうけど、
「それはAMDも不正を」とかいいだすバカもいそうだけど、
そういうバカは頭の中にウジがわいていると思うので放置でいいな。

intelの不正とか言ってる連中には何が沸いてるのかね。

>>765
あぼーんされてるということを書き込んじゃってるあたり
気になってしょうがないんだね

まぁアム厨の頭のイカれっぷりは今に始まったことじゃないけどさw
平気で下のような嘘を吹聴できる

http://pc11.2ch.net/test/read.cgi/jisaku/1226755074/574
574 名前：Socket774[sage] 投稿日：2008/12/29(月) 02:25:57 ID:ODqGZJZY
もっさりストーブな上に八百長ベンチで優位に見せかけて
いたわけだから、そりゃ工作員も必死になるよな。

ヘノム�Uの新情報でも着てるかと思ったら
相変わらずPIO野郎と捏造大好きキチガイ糞コテが暴れてるだけかよ

のぐそさんせん

>>767
ベンダーストリング変えてスコアが改善されること自体は誤作動じゃねー


VIAには「SSE3が動いてなおかつネイティブ128ビットのSIMDユニートによりMMX/3DNow!より効率のいいVIAのプロセッサ」が
ベンチが作られた時点で存在しなかった。
IntelだとPrescottが存在してて、SSE3が使える場合はそっちを使ったほうが速かった。
AMDだとAthlon 64ではSSE2がそれなりに効率よく動いた。
VIAはC3はMMX/3DNow!ほぼ一択しかないかったし、C7ではSIMDユニットがSSEに最適化されてなくて
128ビットSIMDを使うとかえって遅くなるケースがあった。
だからベンダーストリングがVIAだったらSSE2/3が使えようが無条件に3DNow!用ルーチンを使うようにしたんだろ。

しかしNanoではSIMDユニットが128ビット化されてSSE2/SSE3を効率よく実行できるようになった。
んで、ベンダーストリング変えてAMDだと誤認識させればSSE2用のパスが有効になり、IntelにすればSSE3用パスが使える。
それで性能が上がったわけさ。

っていうか、潜在的には性能はNano＞Atomだ。流石に3issue＞2issueは覆せない。
ただ消費電力では微妙だね。

atom（笑）
だまされて330買ったら
ネット越しの操作が激おそで
2日でもとのvb8001戻しましたw

ちなみに突っ込んでおくと、C5XL nehemiah以降SSEが搭載されてからは
3DNow!は使えなくなっておりますので

3DNow!が使えるのは C5N Ezra-Tまでです

C5J esther(C7)以降はSSE3まで、CNA isaiah (nano)でSSSE3に対応します

CNBでSSE4に対応する予定

>>769
そりゃ自分の部屋のベッドの下にゴキブリが大繁殖してるみたいなもんだからな。
気になるというか薄気味悪くなるだろ普通。

NanoはAtomより性能いい代わりにコストも高いんだろ?
せっかくHPでの採用実績を作ったのに一代限り。
VIAはAMD以上に苦しい互換ビジネスをしているはずだが、
果たしてついていけるんだろうか。

[H]ard|OCP掲示板に投稿されたPhenom II 940BEのベンチ画像す。
SuperPIやら3DMark06やら。。。
http://www.hardforum.com/showpost.php?p=1033481302&postcount=1
http://www.hardforum.com/showpost.php?p=1033482191&postcount=10
3.86GHzにOCしているすけど、投稿者によるとOCわ楽々とのこと。
でも1.49Vというのわ、随分電圧高いような気もするす。

小規模の会社を支えるには十分ですが
centuarなんて100人いねぇし

海外じゃ大学の研究室の費用ってのは大学側は出さない
教授の器量で、論文や研究に対して企業から投資してもらう
また、大学院生に対しては教授が給料を払う
当然学費も必要無い

そんな訳で教授は有望な研究を行い多額の資金を集め、多数の有能な研究員や院生
を雇わなきゃいけない
でもってこの分野ではIntelの出資額が圧倒的
設計でも製造でも技術革新ってのは大抵大学の研究室から生まれるのだから、Intelが強いの頷ける

>>780
　　-------------------
　　設計でも製造でも技術革新ってのは大抵大学の研究室から生まれる
　　-------------------
ちと買い被り過ぎかと。
Intelわ、ノーベル賞を取るような学者が作った会社であるために、研究に対する方針わ米国企業
としても特殊す。
http://www.nli-research.co.jp/report/report/2007/08/repo0708-3.pdf
　　===================
　　まず第一に中央研究所を持たない
　　事業部からのサポートが得られない研究は行わない。
　　第三に事業化までに５年以上（５〜10年）かかる学術的リサーチは大学を中心に
　　外部資源を活用する
　　===================

>>781
まず君は「てにをは」を小学校あたりでやり直せ。

>>780
単に会社が大きく、大きい割に手を広げていないから
特定分野に注目しているとIntelが目立つだけだと思うが。
分野を全く制限せずに論文とか見たときに、
企業規模相応よりも目だって多いか？

>>782
それは単なる「コテの過剰な自意識」だろ
っつーか根元が馬鹿なんだからそんな表面直させても意味無い

妖精さんが見えてきた

SSE5をまじめに評価しようとしてる奴が実は俺だけしか居なくて全米が泣いた

なんだってぇ！！

とりあえずcudaでがんばってよ

ここ3日間の自由研究（笑）の成果
http://tripper2.kousaku.in/?SSE5+and+Bitslice+DES

SSE5かAVXかどっちかを選べと言われたらAVXの方が優位だな。
あらゆる用途において、3オペランド化によるmovdqaの削減のほうが性能向上をもたらす可能性が高い。

まあAVX発表されてからのSSE5に関するAMDの黙りっぷりを見ればな

SSE5なんて、CPUとGPUを繋ぐだけの命令セットなのに、
いまだにSSE5に過度な期待を抱く奴がいるのか…。

>>790
何度も言ってるがSSE5そのものはGPUのための命令セットではないよ。
あくまで過渡期のSSE拡張。

128ビットのデータ単位じゃ全然並列度が稼げない。
Larrabeeでサポートする512bitとかそれ以上の幅ワイドベクトルが必要。

自称「スカラ化」のNVIDIAですら内部的に1024ビット幅のSIMD演算（演算ユニット自体は256bit）を
何十も並列にこなす構成になってるんだぜ？

スパコンでベクトル演算器によりスペック上のパフォーマンスを極限まで上げておいて、
実際の演算では処理のマスキングなどで対応して使わないベクトル部分が発生してもおｋ。

そんな感じでも、実際のアプリケーション処理ではベクトル演算を活用できるシチュエーションは
比較的多くてそこそこ高いパフォーマンスを得ることが出来た。(プログラム・アルゴリズムもベクトル向けに色々改変していたけどね)

並列化ってのはそれに近いというかほとんど等価のようだが、昔のスパコンに近い機構が
シングルチップに入るって事か。　集積度の向上とは恐ろしいものだ。

似非とはいえ3レジスタオペランド命令が発行出来るだけで鼻血ブーですよ

BUCK-TICK 誘惑 stay gold

経営危機の続くAMDすけど、今四半期は更に600名をレイオフしたとのことす。
http://www.tgdaily.com/content/view/40755/118/
　　---------------------
　　In an SEC filing, the company said that it cut 600 people from its staff during the current
　　quarter, about 100 more than previously announced.
　　---------------------

AMDそういうの多いね。INTELはそういうの無いの？無縁か？

>>796
Intelはもっと非情だよ
AMDの場合、赤字に喘いで仕方なくレイオフ
Intelの場合、利益が出ても体質改善の必要があると判断するとあっさりレイオフ
超大企業なのに体質はベンチャー企業そのまま、凄いというしかない

>>790
Roadrunnerのミニマム版が出来上がるんだぜ？

統計上、会社の中で社にとって有益な人材の比率は一般的な企業で10％
優良企業でも20％
逆に言えば、20％まで引き上げることが出来れば優良企業に近づけると言う事

経営者にとってはレイオフ（再雇用が前提の一時的解雇）どころか定期的に要らん従業員の首を切りたいのが本音だろう

AVX対応のGCCブランチ出てたね。
AVXのエミュレータもあることだし地雷でも踏んでみるかな。

SSE5用エミュレータまだー？

この泥沼具合をどうにかしてほしいのだが
思えばプロセス半減でクロック倍増なんて

いい時代だったんだなぁ・・・・・
次はＧＰＧＰＵで本当にあがるんかなぁ
製品がでてソフトが対応が標準になって
って考えると最低５年はこんなグダグダで
多分１０年はこんな感じなんだろうな

その後はなんだ、量子コンピューターっていつでるんだ

量子コンピュータはアインシュタインやノイマン級の天才が基礎理論完成させないと、
そもそもロジックができてないから無理とか聞いたけどどうなのかね

量子コンピュータはGRAPEみたいな専用計算機（微妙に違うけど）としての実現は数十年後には来るかもしれないけど、
それを今のCPUみたいにいろいろな計算が出来る形にするのはさらに大変だとか聞いた。
現時点では論理の一部しか出来上がってないらしいね

なんか近い将来ＧＰＧＰＵになったら帯域が足りないからメモリも一体化するとか読んだけど
もうコンピューターが一枚になってイメージとしてはマザボ一枚で
メモリとかＧＰＵとかの増設不可能って感じなんだろうか

その代わり性能に対しては価格もワンチップ化とかで安くなんのかね
その全部詰め込みましたって状態になるまでは
まー要するに当分グダグダですってことだな

グダグダが終わると自作も終わってしまうよ。

理論か・・・
フェッチ＝プリフェッチ辺りでどうだ？

>>804
増設の自由度を無くしたら、異なる用途向けに色々なラインアップを
揃えなければならなくなって、それはコスト上がるんじゃないかな

自由度を捨てないとしたら可変な部分は必要。
一体化するメモリはモジュールスロット形式よりも速いけど容量は
少ないから、それだけではカバーできる用途は限られる。
NANDか何かで我慢してDRAMモジュールを
無くす場合もあるかもしれないが。

自由度を捨てるとすればMIni-ITXみたいな形だろうな。
10GBちょいのストレージ、2GB程度のメモリを実装済みで超小型みたいな。

　そういえば、Z-RAMってどうなったんだろ？
　32nm以降SOIを使うかどうかがまずはっきりしないけど……。

IBMがSOIのeDRAM開発してるから使うならそれじゃね。
それから32nm以降もSOIを使うかどうかは散々語られてる。

>>801
つーか１０年たったらプロセスも限界だろうに
まぁ、ＧＰＧＰＵの次の段階なんか今から予想してもしょうがないんだろうけど

なんかあんのかなぁ・・・・
１０年後以降プロセスが細分化し切って、ＧＰＧＰＵが標準になったら
細分化しないで高速化って、単に物量ふえてでかくなるだけなんだろうか

それともその頃にはネットが超絶高速化してグリッドが一般的に・・・・なんてないよな

>>806
馬鹿にしてるつもりで自分が馬鹿な論理展開してることに
いいかげん気づけよカス

何で池沼火病ってんの？

いつも笑ってるよ

http://www.thestreet.com/story/10455447/1/amd-gets-kicked-while-its-still-down.html

悪いニュースだ

AMD潰れたらINTELで自作すればいいだけだぉ(^ω^)

AMDが無くなったら実質的に自作PCは終了するだろ

ビデオカードやHDDはスロットごと消滅して、全ての機能はIntel製チップのエミュレート
で達成する事を求められる世界になる
市場から競争が消えるってのはそういうこと

ダンゴは早くIntelでHybridPowerが快適に切り替え可能なツール＆ドライバの開発に戻るんだ。
GTX260とかを使っても性能低下しないように頼む。

>>817
AMDが消えるけどVIAがギリギリnanoだしたから競争消えなくてよかったね
安心して消えてもらえるね

VIAが対抗できると思えない

近い将来にメインメモリはCPUとオンダイか、最低でもMCM接続になるだろうな。
メモリ-CPU間の高帯域データをソケット通すなんて愚の骨頂。

そうでもない
nano第一弾の現行CNAはキャッシュ、メモリ速度が遅いため
演算器の足を引っ張っているが、その状態でもクロックあたりはK8にならんだ
ALU,AGU3つセットで搭載するリッチなK8に、ALU2個のIsaiahが

で、来年のCNBではキャッシュの改善と、演算器の改良が施され
さらにSSE4をサポートする

>>821
後藤記事乙

>>823
後藤が記事にするずっと前から俺は同じこと書いてるが

しらねぇよ
誰だよお前

>>825
おれおれ

自作PCが終了したら多分マカーになるな。
どうしても必要ならWindows入れればいいし。

Macオンリーで困るのはミニノートか。

仮になくなっても、メーカーPCでは満足しない人がいる限り自作はなくならない
と思う。MSみたいに一社独占になっても別に不便ではなさそうだけど、OSは一社独占
でもほとんど不満な人はいないし。

>>822
それ単にK8が無駄が多いだけでは？同クロックのPentium Mにさえタメはられてたじゃん。
キャッシュ容量だけのせいじゃないよ。

LSUが2基しかないのに、ALU+AGUが3セットという事実の意味するところわかる？
逆にいうと整数演算パイプのリザベーション機構がプアなんだよ。
ディスパッチされた順番で3Wayのデコーダに割り振られてALU+AGUまでズドーン。
並列実行される3命令間の依存関係でしょっちゅうストールするけど、RSがALUごとに独立してて、
またがることができない。
ガードレールがあって車線変更のできない3車線道路
それぞれの車線の各所に追越車線（アウトオブオーダ機構）があるけど、空いてる別のラインに入ることはできないんだ。

逆に、まともに依存関係解決をまじめにやってるならAGUはLSUの個数だけあればいいし
2Way ALU程度でもK8と同等の整数演算性能は出せるというわけ。

メモリディスアンビグエーションの意味するところわかる？
逆にいうと技術が体制で体制が技術なんだよ。

LSUを増やした場合は改善されるのかな？
もっともK8ベースはもう辞めるらしいけど

へたすりゃ新規コアが出るまで
クロックあたりでAMDがCentauarに抜かれちゃうけど
マルチメディア系統はすでに・・
まぁ、シングルあたりの話だけどね

前の命令・別のパイプラインが何の要因でストールするか不確定要素が多いのに、早い段階でディスパッチしちゃってるのが問題。
8エントリ×3Wayじゃなくて、24エントリ全体で依存関係を解決してアウトオブオーダ実行すれば良いのよ。
要するに実行直前までALUを振り分けせずに空いたラインから投入するようにすればいい。
そうすれば冗長構成にする必要が無くなる

Efficeonは10基の演算ユニットを搭載し最大8並列実行できるけど性能は低かったね。


FP側ではIntelなみかそれ以上のリオーダリング機構を持ってるんだよ。
でも整数側で同等の構成にやっちゃうとトランジスタ数がアホみたいに増える。

そもそもFPと整数でパイプライン分離しなきゃいいんだよ。
どのみち入り口が3命令しかデコードできないんだから。

>>831
…"Centaur"の事？

何だよ
フェッチに関してすら訂正しないのか
やはりフェッチ＝プリフェッチでFA・・・ｺﾞｸﾘ

>>833そう
aが多かったね

conroeはALU,SSEが同じポートだっけか

たとえばこんな命令列があるとする

xchg eax, ecx・・・(1)
add ecx, 1・・・(2)
and eax, edx・・・(3)

(2)も(3)も(1)の結果に対して依存関係を持つ。
K7/K8パイプラインは(1)がALU0に、(2)がALU1に、(3)がALU2に割り振られた場合(1)が完了するまで(2)も(3)も発行できない。
後続命令で(1)にも(2)にも(3)にも依存関係の無い命令があれば、(2)や(3)より先に発行して間を埋めることができるんだけど
無い場合は・・・ストールする。

また、(2)や(3)に依存関係の無い命令が(1)の後ろにキューイングされても、ALU1やALU2には供給してやることができない。
あくまで(2)や(3)と同じパイプに割り振られた命令間でしか並べ替えができない。
これがK7/K8パイプラインがスカスカになる理由。

基本設計が、数パーセントの性能向上のために数割のトランジスタ増加が許された時代の産物だからね。
IntelのNetBurstはPentium MがあったからあっさりキャンセルできたがAMDにはバックアッププランがなかった。

取り込み先の技術をつかいまわすだけだからね、基本的に
ほんとに今まで何してたのって感じ

ATIの足引っ張んないでくれよ

>>836
言いたいことはわかるけど、そのコード例だとxchgはレジスタリネーミングで
対処されて、パイプラインをストールさせないような気が。
そうは問屋がおろさないのかな？

x87のfxchはともかく、xchgをレジスタリネーミングで解決するCPUは未だ存在しないです。
メモリ間の操作にlockプリフィックスをつけてアトミックなメモリ操作をするとか
特殊な機能が有る命令なのでなかなかうまくいかないのでは。

ただ、厳密に言うとxchgはK7でもK8でもVector Pathでデコードされて3マイクロオペレーションかかります。

依存関係チェインが複数パイプにまたがると容易にストールするケースがあるって点では
弱点と認識すべきかと。

ALUがリッチなのに実効性能が低いのはスケジューラが弱いって結論以外にありませんので。

>>839
メモリ-レジスタのxchgとレジスタ-レジスタのxchgは別の命令に
デコードされるのでは？(μops的に考えて)
もしそうなっていないとしたら、確かに演算器以前の段に改善の余地がある
という話になりますが。
AMDはともかくIntelもやってないのかな。

演算部分を増やすのは簡単だし、トランジスタも演算器の個数分増えるだけだが
その前段階の部分の効率を上げようとするとトランジスタ数（＆消費電力）が余りに増えすぎる

弱点と判っていても今更そこを強化したりはしないだろ
電力効率的に利点がありそうな部分にだけ気持ち手を入れるぐらいだな

低脳コテは放置の方向で

>>832
24エントリ全体で依存関係を解決してたら消費電力的には大丈夫なの？
3wayに分かれていてもコンパイラ次第で有効に使える可能性はない？
仮にもAMDをここまで引っ張ってきたアーキテクチャなのに明らかにダメダメな
事なんてするのかなあ。
まあ素人なんでとんちんかんだったらごめん。

>>843
前提が違うだろ?
Athlon64だって昔は効率の良い優秀なCPUだったさ・・・
しかしそれはC2Dが発売されるまでの話、更に優秀なCPUが発売されれば
それまで優秀と称されたCPUも相対比較されダメダメなCPUになるのは仕方ないことだし
それこそ時代の流れだろ、AMDだってその後も改良を加え続けているが・・・・
根本的に追い付けない状況なのも確かだろう
全面的に回路構成を変えないとダメな状況と言えるだろう

>>843
世のx86コードの大半はIntel CPUに最適化されるんだぜ？
つうか、Bulldozer（Orochiなど）でK7ベースのアーキテクチャを捨てるって言ってるんだから事実そうなるんだろうよ。
32nmでネイティブ8コア、MCMで16コアまで対応できるそうだが、コアそのものを相当コンパクトにしないといけない。

逆に、最適化されていないコードでもそれなりにタメ張れていたのだとしたら
この設計が実は結構良かったとか？
もし自前のコンパイラとシェアがあればCPUの設計自体も変わるかな。

それにしてもダンゴへテ（ロ）ってなんの意味だろ？

ダンゴヘテ→テヘゴンダ→ﾃﾍ権田

>>846
嵐に洗脳されているのかしらんが、設計は決して悪くはないよ…。

ヘテロの逆はホモだろ

あえてシングルスレッド性能を犠牲にして
コアのダイサイズや電力性能比を改善する方法もあるんだから
(ある視点でみて)悪くならないという保証なんて何もないんでないかな。
何かを犠牲にすることなしに、Intelとの差別化なんてできない。

Intelがシングルスレッド性能捨ててマルチコアに走ってるから
AMDはデュアルコアで高クロック路線で行くべきだったのに、
真逆でサーバ重視路線になっちゃったからな。
SMTがなくMCMも弱いAMDがサーバでIntelに勝てるわけないのに。

別路線を狙っても仕方がないだろ
むしろ好都合なんだ
今まで通りインテルよりちょっと安い
を続けていくしかないんだ

権田はホモ？

>>851
その方向性に動いたのもHammer系の成功と、ネトバ系の失敗からだろう。
そして、動くも何も動きたくても2011年まで新コアはありません。

>>852
Intelより安いで商売になるのはデスクトップやモバイルだけ。
サーバでは安いけど遅いでは商売にならない。

Bulldozerって最初は2009年中だったんだけどな
45nmプロセス自体は悪くないのに投入を遅らせたのは
Sandy Bridgeを意識した再設計でもやってるのかな？

そういえばMCMによる16コア云々のプランは45nmの時からあったから
いずれにせよ相当小さいコアになりそうだ。

いったんロードマップから消えて無かったことにされて、
オイルマネーパワーで2年延長して復活、
本来の出荷予定時期も近いのに具体的な情報は何もなし、というのは、
「開発失敗で実質的なキャンセル」だと思えるけど。
今は同じチーム・同じコードネームのままK10改良案で仕切り直してるんじゃないの。

>嵐に洗脳されているのかしらんが、設計は決して悪くはないよ…。
トランジスタレベルのクオリティで比べようって言うの?
それこそ勝ちようがないと思うんだが。
設計で勝ってないと、どうしようもないというか。

http://northwood.blog60.fc2.com/blog-entry-1919.html
Fab分社化が決まる前にBulldozerは「別物」って発言しちゃってるからね。

気になるのはこれですね。
> 「（次世代アーキテクチャは）現在、ハードウェアが扱えないと思われている問題を解決したものになる」

このハードウェアってのがどこまでを指すのか？
AMDローカルの話なのか、Intelを含めたx86での話なのか、コンピュータ全般の話なのか

セコイア？

>>857
開発失敗というか、具体的な設計は始まってすらいなかったから。
いずれにせよあと１年は詳しい情報はなんも出てこないでしょ。
Barcelonaだって情報出たのは正式発表のちょうど１年前だったし。

何言ってんだ？
アーキテクチャの定義なんか3年前には終わってるだろ

ハードウェアが扱えない問題ねぇ・・・個人的には流行の仮想化関連かと思ったけど

バイナリを解析して並列性を抽出、とかだと大金星なんだけど。
…まぁ無理やな。AMDには

>>864
コンパイラですらできないことをCPUができるわけないだろ

セコイアってメモリ階層問題がどうたらってやつか

>>853
===============================================================================
録音ショタ疑惑

570 名前： ◆Rb.XJ8VXow [sage] 投稿日： 04/02/28 17:36 ID:3+LxDO83
559
UPしたぞ。

571 名前： Socket774 [sage] 投稿日： 04/02/28 17:37 ID:9RFnYVfw
570
さんくす。タスクトレイがすごいことになってるな　ｗ

573 名前： Socket774 [sage] 投稿日： 04/02/28 17:41 ID:MltrmMzF
EnaSoft?ねぇ…

574 名前： Socket774 [sage] 投稿日： 04/02/28 17:42 ID:s+AjKmJv?
ENASOFT勤務？

575 名前： Socket774 [sage] 投稿日： 04/02/28 17:44 ID:W9m+7Cjk
また自爆・・・？ｗ

577 名前： ◆Rb.XJ8VXow [sage] 投稿日： 04/02/28 17:46 ID:3+LxDO83
573-574
そこは私の友人の会社だ。
又に外注として使ってる。

578 名前： Socket774 投稿日： 04/02/28 17:47 ID:zacDar2L
ttp://orumaki.cool.ne.jp/enatop.html
ｴﾅ━━━━━━（ﾟ∀ﾟ）━━━━━━ !!

579 名前： Socket774 [sage] 投稿日： 04/02/28 17:47 ID:+eqkXS/n
Enasoftで検索検索っと・・・なんじゃこりゃ（禿藁

===============================================================================

もうGoogleのキャッシュにも残ってないがPukiwikiのページより

>>865
静的には出来ないが実行時なら出来る最適化はいっぱいある。
Transmetaのコードモルフィングも、コア性能が頭打ちになった
今のタイミングで設計すれば、なにがしかのメリットが出るかも知れず。
CPUのパラダイムシフトの可能性はゼロじゃないと思う。
AMDが出来るかは別にして。

>>868
　　------------------
　　コア性能が頭打ちになった
　　------------------
同じことを書いている方が上の方にもいますが、ちょっと現状認識が古いようです。

Core2の登場以来、世間的には「タダ飯が帰ってきた」という評判になっているわけですが、依然と
して問題なのは「熱(消費電力)の壁」というやつです。
こちらの方は性能を上げようとして、複雑な機能を投入するほど状態が悪化することになりますから
新しいアイデアは、いくら性能向上があっても消費電力を下げられないと採用される見込みは
ありません。

そういう意味で、あなたの求めている実行時最適化やらも、回路規模と消費電力が増大する方向性
ではないでしょうか？

相変わらずMACオタの日本語は気持ち悪いなｗ

MACオタがまともな語尾で書いてると
気持ち悪くなる
いつもの調子で書いてくれ

日本語は変わったが脳味噌が相変わらずってことなんじゃないか

>>868
つ[SSE5]
もうGCCには実装されてるらしいね

>>869
さあどうだろう。Core2からNehalemでタダ飯にありつけた気はしないのだが。
PhenomIIでも良いが、クロックは順調に上がるのかね？
やはりコードをMT-Safeに書き換える作業に戻らないとダメなのではないかね。

>>873
SSE5でググっても俺の電波サイトが3番目くらいにヒットするんですが

実際にそのGCC 4.3を使ってみたけど、結構命令最適化へぼいよ。無駄にレジスタ間移動増やしやがる。
で、アセンブラで手動チューン込みで見ても、SSE5の効果は、有効そうな処理ですら1〜2割命令数が減ったくらい？
実際のスループット見ないことにはなんともいえないが、大した性能向上にはならない感じ。

その点、Sandy BridgeでのAVXは従来SSEを置き換えるだけで20％くらいは性能改善できそう。
命令数だけを見るとね。

>>SSE5でググっても俺の電波サイトが3番目くらいにヒットするんですが

相変わらず東京kittyみたいなこと言ってるなwww

Crusoeのマルチコアで、
1コアをひたすらコードモーフィング担当にさせたら
いい線行くんじゃないかと思ったりした事もあった

トランスメタのEfficeonはベンチは振るわないが、実際の使用感は同クロックのPentium-M（だったかな？）
よりはっきりと体感できるほど早いって言われてたな

>>878
ないない。ギアがかかるまでもっさり。良くも悪くもCrusoeのワイド版。
比較対象がC3の間違いじゃないの？

最初にSSE5の発表見たときは期待したけどその後の残念さや音沙汰なしっぷりを見るに、
もうなかったことにしてブルドーザでは別の新命令持ってきてそっちに注力しそうな気がする。
それがAMD独自かAVXかは別にして。