CPUアーキテクチャについて語れ 6

語れ。

前スレ
CPUアーキテクチャについて語れ 5
http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/

お前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。

x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、

フリップフロップ回路が小さいPentium Mマンセー、
CISCなのに内部はRISCなPentium 4マンセー、
x86なのに32/64bitコンパチなOpteronマンセー、
昔々8086の時代は(以下略・・・等もよし。

さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！
ただし、Cellに関する話題、Cellとの比較は、スレがまともに進行しなくなるので厳禁。
Cellも絡めて話をしたければ、自作PC板ではない場所でやっておくんなまし。

Part 1　http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2　http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3　http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/
Part 4　http://pc7.2ch.net/test/read.cgi/jisaku/1151732227/
Part 5　http://pc9.2ch.net/test/read.cgi/jisaku/1159238563/

う、せっかく>>1のsimpleなスレたてで気に入ってたのに。
これで十分じゃん。
http://cpu.jisakuita.net/

そこはhtml保存サイトであって元スレurlがない

とりあえず乙

Bio100%

前スレの終わりのほうの話題

977 名前：Socket774[sage] 投稿日：2007/01/22(月) 04:26:10 ID:7+pOYwG+
>>976
設計コストとイニシャルコストが跳ね上がっているからね。
だからこそ、
その2つを劇的に安くするための研究開発をすべきなんですよ。


978 名前：Socket774[sage] 投稿日：2007/01/22(月) 05:28:34 ID:qW7XCDFl
Intelが最先端プロセスを利用して数千円でプロセッサを売られるのはx86だから。
研究開発とか、そういう理想ですらない妄想を語られてもな。

あ、もしかして、奴隷が沢山居るアカデミーで云々とかそういう話？(ｗ
それともホワイt(ry

> Intelが最先端プロセスを利用して数千円でプロセッサを売られるのはx86だから。

・特定の演算専用のカスタムLSIを作るのであれば、最先端プロセスである必要はない。
・大量に量産しないと単価が下げられない現状を打破するための研究開発をすべきという話をしているのに、
大量に量産しないと単価が下げられないと言って否定をするのは、ナンセンス。

>大量に量産しないと単価が下げられない現状を打破するための研究開発

例えば？

>>11
2chのこのスレで有効なアイデアが出るくらいなら、
予算を注ぎ込んで研究開発なんてするまでもないのですが。

Cellを活用したコンテンツ創造に向けた新合弁会社
−SCEとバンダイナムコゲームスが「セリウス」を設立
http://www.watch.impress.co.jp/av/docs/20070124/cellius.htm
http://www.watch.impress.co.jp/game/docs/20070124/cell.htm

「スパコンでPCサーバーをリプレースする」---，米CrayのUngaro最高経営責任者
http://itpro.nikkeibp.co.jp/article/NEWS/20070124/259481/

専用機が突出するのと汎用機が追いつき追い越すのを繰り返してるけど、
今度は専用機突出の番か。

何か見るだけでワクワクする新技術plz。

>単一のきょう体内にCPU/メモリー・モジュールのブレードを混在させる。

この文でEfficeonブレード96台まとめたOrionを思い出した。つд`)
XMTはSunのNiagaraやRockみたいなやつかね。

＊＊＊＊＊＊恋のおまもり＊＊＊＊＊＊

　　これを見た人は，超超超超幸せもの☆☆

　　�@週間以内に好きな人に告白されるか、
■■■■■■■■■■■■■■■■■■
■■■■□□□■■■■□□□■■■■
■■■□□□□□■■□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■□□□□□□□□□□□□■■■
■■■■□□□□□□□□□□■■■■
■■■■□□□□□□□□□□■■■■
■■■■■□□□□□□□□■■■■■
■■■■■■□□□□□□■■■■■■
■■■■■■■□□□□■■■■■■■
■■■■■■■■□□■■■■■■■■
■■■■■■■■■■■■■■■■■■

　　好きな人とイイ事があるよ・・・・☆★

　 コレを読んだら、1時間以内にどこかに貼る★★

数ゎあなたが好きな人への思いを込めて

さあ張ったぞ、イイ事wktk

>>16
何で、そんなけったいな代物使こうたんや…
mobileじゃないんだし、
消費電力が少なくて実装密度が高ければいい
ってもんじゃなかろ
カタログピーク性能に騙されるな
いや騙されてもモレには関係ない

静かだから書き込んでやるか。

http://www.geocities.jp/andosprocinfo/wadai07/20070120.htm
>また，平均的にはWriteは5命令に1回程度の頻度ですから，
調べてみると一般にwrite系の命令は5%、load系の命令は20-30%といわれている。
writeが20%のプログラムって入力と出力結果の量が変わらないじゃん。あり得ん

それってリードに対してのライトの量なんじゃね？

5% × 5 ＝ 25%　か

続き

>1Writeしかなくて4コアだと，80%の使用率になり，ビジーによる待ちが心配です。
件のスライド絵には、L1D$について 2 read + 1write / clock / bankと書いてあり、
bankは4個のL1D$でそれぞれ16bankあるので、アクセスが重複しなければ、
安藤氏の考えているより16倍の能力がある。

>Neptune（冥王星）ということで，元のJupiter（木星）に比べるとずいぶん遠くに行ってしまいました。
Neptuneは海王星。

> 今回はNeptune（冥王星）ということで，元のJupiter（木星）に比べるとずいぶん遠くに行ってしまいました。

海王です、ぼけ

ttp://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2007-01.html#26
> 午前中は Cray CTO が「表敬訪問」
> まあ、その、私はベクトルプロセッサとか MTA とか FPGA とかいうものに
> お金を掛けるのはどうかと思うけど。

またまた問題発言キター！

商売できない人だってことだけはわかったな。

FPGAにはそのうちお世話になると思うんだけどｗ

>>24
ベクトル機って、とりあえず作れば米軍とかCIAとかが買ってくれるんだから
作るしかないよな
末期のSGIのポジションだよな、crayって

マキノ氏のサイトって、最初は非常に前向きな内容だったんだけど
最近だと、「intelチップに勝てるものはどこも作れない」的感覚が
漂う後ろ向きな感じだよな

格安（数千万）で石をデザインできた時代は
とっくの昔に終わったということです

発想を変えてPCクラスタ(Intelチップ)を使えるようにしようって考えは無いのか。
実際に使う側からすればアレでもPCクラスタが競争力ではピカイチなんだからさ。
方向性としてはCrayやSGIと同じなんだが。
もっと少ないノード数でも使えて性能が良いインターコネクトが欲しい。

なんでもかんでもインテルチップってのは、独占の弊害が出るだろ

ベクトルチップにFB DRAM I/Fを16ch統合、
チップ間トポロジは
2Dトーラスで
プロセッサソケット数64程度のマシンを作れば
PCクラスタと競合できなくね？
1ソケット当たり200Glops、200万くらいで

50層ぐらいの基板にしないと無理

>>31
ついでにそのベクトル（というよりSIMD!?）チップをとっぱらって
FB-DIMMのAMBチップにFPUいれてみるとか。

>>32
そ、そなの?
ショック

>>33
DIMM上にプロセッサのっけるって、ようはBlueGene/Lだな

>>30
intelの独占が、アーキティクチャに進化に何か影響を
それも悪い影響を与えてるんじゃないか?とおれは思う
MSとintelが独占する世界でなければ、今とは違った
デスクトップコンピューティングのあり方があったはず
世の中、携帯でMP3を落としてメールを読んで
エロ動画まで見る人いるんだし

半導体は 2D から3D構造へって肉桂エレに特集が組まれてた

安藤さんとこにRockが45nmって書いてあって「あれ、Rockって65nmじゃ…」
って思って「Sun Rock 65nm」でググってみたら
↓こんなん出てきて「やっぱそうだよなぁ」と思った
http://www8.cao.go.jp/cstp/project/super2006/haihu1/siryo2-10-2.pdf

と、ここまでならなんてことないんだけど、アドレス見ておや？って思って
ディレクトリ上がってったら↓こんなページを発見
http://www8.cao.go.jp/cstp/project/super2006/

↓これなんか、なかなか生々しくて興味深い
http://www8.cao.go.jp/cstp/project/super2006/giji2.pdf

まあ肝心なところはさすがに非公表なんだけどね
最初に言ってたベクトルで0.5P、スカラで1P、アクセラレータで20Pってのは
とっくに没になってたのか

でも、簡素な8コアのNiagara2が65nmで340mm^2ぐらいなわけで
重装備な16コアのRockだととんでもないサイズになりそうな予感が
45nmといわれたらまだ納得できるけど

>>37
niagaraのダイの半分以上が、メモリインターフェイス、
メモリコントローラ、クロスバースイッチだ
メモリインターフェイスもたずに、さらに8コアから4コア(4コアで
1セットのため)でクロスバースイッチを削減すれば、
強化されたコアでも400mm2くらいには収まるんじゃないかな?

>>38
http://pc.watch.impress.co.jp/docs/2006/1012/fmpf03_3.jpg

>>38
なるほど、MCMという手があるか

チップ間の配線不要な直接間通信の実現。

"直接間通信"ねえ　何処を参照したか分かり易くっていいよw

莫大な予算をかけて日本一のスパコンを1システム作るのもいいけど、
日本中で行う計算処理が、従来通りのトレンドよりも10倍速くなるような、そういう投資をしたほうがいいと思う。

ただ計算するだけの、同じ回路を敷き詰めただけのLSIの開発費が数千万円もかかるなんて、おかしいよ。
今や紙の印刷はオンデマンドで1冊ずつ内容の違う本を、極めて低いコストで作れるようになっているわけで、
同じ発想で、計算したい内容をCADに入力してデータを工場に入れると、一週間くらいするとチップに
なって出てくる、しかも、ウエハは他のユーザと相乗りで、ダイ1個10万円で最低5個から可能とか、
そういう話をやったほうがいい。

STARCでやってるじゃん。ウエハ相乗りシャトル
価格は知らんけど

>>39
ごめん
I/Oとかクロスバーの面積はたいしたことないね
L2タグがなんか無駄にでかいな

>>43
チューニングしないと、まともなクロックで動かないよ

どうでもいいんだけどさ、
microvax�T→microvax�U
4004→8008→8080とか見ると、やっぱトランジスタ増加以上に
IPCがあがってるんだよね
いい時代だったんだぁと思う

そりゃ１命令実行するのに何クロックも（下手すりゃ何十クロックも）掛かってた時代なら
IPCは上がるだろ

>>43
んじゃその目的達成のために半導体特性をシミュレートする
「シリコンシミュレータ」システム構築しようぜ。NECの次世代
ベクトルコンピュータで。

なにその鶏と卵。

オールジャパン？

>>45
> チューニングしないと、まともなクロックで動かないよ

チューニングしなくても、そこそこのクロックで動くようにする技術を開発すればいい。
10チームくらいに予算を突っ込めば、そのうち1チームくらいは成功するんじゃないか?

ウェハの余った部分への相乗りは日本のどこかで行われてた気がしないでもないが。
問題はマスクのコストだな。
90nmだと1枚で1億円らしいし。しかも製造時には何枚も必要。
当然製品が違えばマスクも違うのが必要なわけで。

ナノインプリントの研究を進めるべきだな。

相乗りはスターシャトルの話だった。
でもこれは試作限定なのかな。サイズも小さいし。

試作専用だろうけれど、ウェハー上のレジストに直接電子線で描画できる機械がある。
それを使えばマスクなしで回路を作れる。
東京大学でそれを持っていて、90nmクラスまでは作れるらしい。

それ、富士通が次世代装置に投資してるって記事をeetimesで見たな

http://ascii24.com/news/i/mrkt/article/2006/09/15/664621-000.html
これかな

TSMCはArF液浸の二重露光のあとはEUVじゃなくてEBリソグラフィを目指してるらしいな。
マスクのいらないEBリソグラフィは多品種生産のTSMCにとってはうってつけ。
でもTSMCじゃ開発出来ないけど。

>>51
チューニングって言葉に引きずられてるだろ。
VLSIの設計法について書かれた本を一冊でいいから読んでみ。

http://www.atmarkit.co.jp/ad/itanium/DDJ0512.html
1四半期で1兆3000億円が正解かな。

>>57
人間がいじらずとも、自動設計のままでも性能が出るようにする
つまり、もっと高性能な自動設計の技術を開発するってことだね。

日本で？無理じゃね？

従来の延長線上では無理だからこそ、
政府が資金を出してテコ入れする必要があるのですよ。

>>521
面白いけど、無難に

毎日杯→青葉賞→ダービー 　じゃね？

何もないところにテコ入れしても無意味

>>61
第六世代コンピュータですか。

ハードやソフトの研究開発に年間一兆円ぐらい国費を注ぎ込んでもいいと思うんだけど。

やるなら教育に注ぎ込むべき

少子化対策に次ぎ込むべき

小中高校ではITは役立たず!?
http://www.itmedia.co.jp/enterprise/articles/0702/02/news018.html

Intel Science Talent Search Finalists Announced
http://www.intel.com/pressroom/archive/releases/20070131corp.htm

鼻糞ほじってるだけで最強のCPUができる技術の研究に金を出すべきじゃね？

>>65
政府主導の開発プロジェクトは
失敗するという運命が
第5世代とかシグマとか

でも次世代シリコンコンパイラ開発プロジェクトとかいいよね
AIシリコンコンパイラとか
マシンは、NECスパコンと富士通のSPARCサーバーで決まりだな

>>70
>政府主導の開発プロジェクトは
>失敗するという運命が
数値風洞とかESも失敗？

>>71
ESは失敗でしょう
SX-6以降の超大型受注ってあれしかないから
数値風洞は、政府受注ではあるけど
航空技研っていうちゃんとした
ユーザーが選んだシステムで
政府のどこが管轄して
何のために始めたかわかんない
妖しいプロジェクトとは違う

そういや、航空技研のNS3って失敗だよな
前作のNS2がバイボーラスパコンだったのを
かんがえると、性能あがってなさすぎ

官主導のは、

書類上は大成功したことにする必要がある
予算いくらあたり書類何センチというノルマ

というアホなものだから。

とくに前者は害悪がありすぎて、
早めのリカバリや方向転換ということすらなく、
誰が見ても氷山に向かって突き進んでいるのに、
氷山に衝突するまで誰も止められないという。

そういうこともあって、
既に成功が見えている安牌な研究プロジェクトにお金を出す
という、なんだかもう、成功した研究にごほうびとして予算を付けるような代物。

PA Semi releases its chip
http://www.theinquirer.net/default.aspx?article=37426

PWRficient出ましたよ

Powerベースの新型省電力プロセッサが登場――5〜13ワット、2GHzで動作
2万5,000以上のクロック・ゲートで電力効率を300〜400％アップ
http://www.computerworld.jp/news/plf/57469.html

林檎畑から落ち武者のわめき声が聞こえてきそうだな

これがもう少し早く出てればIntel移行もなかったかもしれんな

そして、凡百の記事などより遥かにわかりやすく詳細なオフィシャル資料たち…。
http://www.pasemi.com/processors/downloads.html

Intel Tolapai = P.A. Semi PWRficientをみて急遽用意した、とりあえずのIntel SoC chip
かも。PenM使いまわしだし、短期間で開発したものだろう。leakのタイミングもアレだし…。
最近のこういうの多いなIntelは。

えーと、Intelのはまだ用意も出来てないぞ。
今年出すと言ってるようだが、バリデーション期間を考えると相当に厳しい。

そんなんわかっとるがな。急遽用意したって今時すぐに新chipができるわけないからな。
確か、Q2から評価用には配れるらしいが。

リークのタイミングはアレだが、販売ターゲットは被らないからあんまり意識するもんでもないな。

>Intel is planning to launch an attack on VIA C7 and AMD Geode in the small form factor designs segment this year.
まあ、ルーマーサイトのこの文面を読んで間に受けちゃう人は何もわかってないよね。あえて解説しないけど。

すげーちゃんとAltiVecも載ってるじゃん

　　　よしこれWii後継機に載っけろ

PA6T-1682M PWRficient
>販売先は、通信や軍事、航空宇宙などの分野で使用されるネットワーク機器用の

>>83
Tolapaiはこんなミッションクリティカルで使うような代物とはとても思えないのだが・・・

下品な半角コテハンの相手はしない方が吉
団子や孟宗よりも電波飛ばしてる

なんかここの人すぐに食い下がってくるんだけど、
コテハンみるととりあえず叩かないとプライドが許さないんだろうか。
とりあえずこのスレにはもう書かないから名無しで安心して議論してくれればいいけどね。

http://www.hkepc.com/bbs/attachment.php?aid=492035
とりあえずここの絵でも見て考えてみてよ。
P.A. Semi別にミッションクリティカルなんて目指してないって。

４．1月20日のRock話題の訂正
http://www.geocities.jp/andosprocinfo/wadai07/20070203.htm
この前指摘した部分は訂正されてる。

>>76
これみるとほんとに、x86はインテルに生んでもらえて良かったなと思うよ
インテルじゃなかったら死んでるわ

絵見て考えたから、ターゲットが違うと書いたわけで。
CPU性能（シングル⇔デュアル）、I/O性能（GbE⇔10GbE）、全然違う。
キャッシュ量の違い（256K⇔2M）、ダイサイズの違いからいっても価格は倍以上違うものだろう。

Tolapaiはどーみてもこの手の組み込み機器向けっしょ

エンベデッドコンピュータMLシリーズ
http://www.ipros.jp/products/106874021/
産業用組込み型コンピュータ CP10
http://www3.toshiba.co.jp/sic/seigyo/sancon/prod/cp10/cp10.htm
Fanless Digital Signage Platform
http://www.kumikomi.com/boxer/AEC-6850.html

>>90
I/OにCANあるしね。SSPもある。
というかスライドにControl Processorってふつうに書いてあるな。

intelやAMDが言うには
IAの命令セットのせいでの性能低下は
2割程度
実際のペナルティーは
もっと大きいだろう
それでも、Intelはハイエンド組み込みでも
近い将来けっこうなシェアをとると思う
モトローラやMIPSはもう駄目だよね

ところで、1992年、DECからalphaとNVAX
っていう二つのプロセッサがでた
続く

まったく同じ製造プロセス、おなじ設計ツール
ほぼ同じダイサイズ、同じ会社で同じ年
なのにSPEC92では、整数で5倍、実数演算では5倍
alphaが速かったんだよね
alphaはRISC、VAXはコテコテのCISCだ

Itaniumは？って言われると困るけど

ハイエンド組み込みでもIA-32のほうが
性能、消費電力とも上だろ
軍用でもIAが割合を増やし続けてるし

IAとARM以外は、メインフレームクラスでしか
いきのこらないよ
PPCがどうこう言うやつは馬鹿(バカでなくマカと読む

>92
>intelやAMDが言うには
>IAの命令セットのせいでの性能低下は
>2割程度

そんなことどこかで言ってました?

AMD が ia32/amd64 を内部 risc 用に変換する回路としての
追加部分は数%(低い方だったような? 2とか3とか)という
ことをプレゼンで言っていたのは覚えているけど

>>95
パソコン用プロセッサと組込み向けではダイサイズが違う。
変換回路の占める割合も性能上のペナルティも変る。

MacがPowerPCに戻る、に1vista。

VIA のコアなんかは x86 系だけど小さいコアだよね?

あれは ARM や Power とは競えないの?

>>97
（MacハードはWindowsもインスコできますよって言いたいのがメインだとすれば）
それはないな

PC互換ボード(486/PentiumのPC一式搭載した板)を思い出した俺。

AltiVecとSSEってどっちが強いの？

>>98
Geodeを例にあげると、同性能ならARM/POWERより消費電力が大きく、同消費電力ならパワーが弱い
VIAもそんな感じ
x86は絶対性能は高いんだけどね。
x86新規採用も積極的じゃないし

VIAが戦える材料はx86ってだけ
x86が必須でない場面では弱い

16bitコード捨てたらいくらかでもマシになんねーかな。

http://pc.watch.impress.co.jp/docs/2004/1130/kaigai136.htm
とりあえずこれでも読むべし。

>　ただし、パフォーマンス面を見ると、面白い逆転がある。
>なぜなら、CISCは、RISCよりもより多くの命令を実行できるからだ。
>これは、CISCの方がコード密度(プログラムサイズ当たりの命令数)が
>高くなるからだ。この問題を解決するために、ARMアーキテクチャは
>Thumb命令セット(16bitのサブセット命令セット)を開発しているが、一般的に
>CISCの方が有利となる。

この辺ですか。
使わないトランジスタ載っけるくらいなら廃棄したら、と思った次第。
無知ですまぬ。

>>102
そりゃVIAだからじゃないの？
Intelの製造能力で本気になってこの分野に参入したら
価格はともかく性能＆消費電力でARM/POWERのちょい落ち程度の
ものは出してくると思うけど。

>>106
そうかもな
いずれは。

VIAだから、というがAMDもな

ARMやPPCは石がメインの商品じゃないのが大きいと思う

価格はともかく消費電力は無理でしょ。

>>109
Intelが本気なら他社より一世代先のプロセスを使えるわけだが、
そこまでARMとx86で差があるかね。

http://www.atmarkit.co.jp/fsys/zunouhoudan/074zunou/xscale.html
本気じゃないのでしんどい戦いだというお話

だから「本気になれば」「価格はともかく」と言ってるわけで

>>110
いずれはどうなるかわからないけど、Core2 Duo 2GHz+の性能で10W未満くらいじゃないと新規採用されないレベルじゃないかね

>>112
それを言ったら
「インテルがPOWER互換メーカーに」
「マイクロソフト、Windowsを段階的にPOWERへ移行、x86は打ち切り」
で終わること

>>113
それ価格度外視ならいますぐ出せるレベル

>>115
価格度外視しないで出荷できてるのがARM/POWER

子供のケンカになってきたｗ

PowerPCでTDP10W程度で、C2D並の性能って無理だろ
PPC G4の性能って、よくて同クロックのPentitm3程度だよ
Ynahシングルコアとかなら
余裕でfreescaleのPPCと戦えるはず

>>117
>>113は変な例だったな、スマン
上で言ってるが、x86は絶対性能が高い
いずれ下の方に本気で挑戦してくるかもしれないが、現時点ではPC向けじゃないモノではx86の領域じゃないだろ、って話

G4系コアの弱さってFSB帯域の極端な狭さにあると思っているんだが
もっともPAのは64bitだからG4とは別もんだね。G5とも違うだろうが。

PA6T-1682M搭載Linuxマシンが3万くらいで出たら10台は買う希ガスｗ

これでBG/Lみたいなシステム作るのは有効？

>>71
失敗だ。第五世代も、Σもｗ
糞の役にもたたねぇ

その流れを汲む京速も(ry
税金払いたくなくなるわ

AMD Geode の Athlon そのままのやつとか
要するに投資を回収済の設計図をそのまま放り込んで
適当に喰える分だけ喰おうって作戦でしょ

市場完全制覇は無理でもそれなりには使えてるんじゃないの?

ESは事業としては失敗、スパコンとしては成功だと思う。
京速も同じだといいなぁ……

>>124
結局分割運転してんだよ
どでかいもの作っても殆ど意味無いのでは？

超並列計算とオーダーN法による大規模電子状態計算、非平衡グリーン関数法、
さらに、マルチスケール法の開発、採用により、次世代スーパーコンピュータ
の性能をフルに活用するアプリケーションが検討されているようです

もっと普通の役に立つ分野は速く解けないの？
今まで行ってきたFMO等の研究の延長としてマルチスケール
マルチphysicsに展開して研究費を得るために、
ハードのためにソフト作りますという位置付けで
スパコン開発PJにすり寄ったように見えてしょうがないけど
なんだかな…

粒度を小さくして並列度を高めれば
有効な応用がどんどん減っていく。
scaleさせるために極端な近似してみたり
規模を大きくします大きくしますってさ、
研究ってちょっと違うんじゃないかな。
ゼネコンが無駄な箱物作る予算のぶんどり合戦に似てるし。
国プロが失敗続きでも全て成功な仕組。

じゃあ、どういうの作ればいいのさ
あるいは日本製スパコンはあきらめる？

>>125
それまではESの半分の性能のスパコンも国内にはなかったので、
分割したから意味無いとは言えないと思う。
それにIBMも高性能機作ってるわけだし。
事業としては費用対効果低い。

事業として自立したら？
その意味でIntelやIBMの足元にも及ばない。
企業が見栄と勘違いで使いもしない数十億のvectoru機
大したBMTもなしに買ってくれた嘘のような時代は
20年前に終わったんだぞ。
それで行き場を失って税金にたかって
性能に癖、いや欠陥があって
不安定で、いやbugだらけで
成熟する前に、大して役に立つ前に製品寿命を終える。
開発費、いや血税をドブに捨てる。
そんな作り捨てのどこが研究なんだ。
自分たちのやり方の不味さに目を背けやがって

>>130 何個に分割してると思ってるんだよ

>>132
いや、よくしらんけどさ。

コンピューティングパワーが余ってるというなら、
IBMだってジーンやロードランナーをつくらんだろうに。
ESがスパコンとしても失敗作ならIBMの超高性能機は全部失敗作。
……考えてみればIBMならスパコンを事業として成功させられるから、
NECがIBMに買収されてベクトル復権したりして。

駄作だよ。
国の予算で買った手前、言えないだけさ。

>>133
アホやな、IBMは金にならん事業
というか金を稼いでこない事業バサッと切って
金になる方面に集中することで強さを維持してきたんだぞ
その上アメリカ自体がscalar+並列マンせーに染まってるのに
vector事業なんぞいらんて言うわ

POWER使って擬似ベクトルとかいう話もあるしね

>>136
疑似ベクって何だと思ってんのよ…
遺憾、今日は機嫌が悪いのかかみついてばかりや…

>>135
つまり、IBMは金になる駄作を作り続けてきたということか。
悪徳企業だな。ESだって酷い事業だが、IBMに比べりゃ……

>>137
いや、IBMがベクトルチップ採用するはずがないって話なんだけど…

うわーん、おこられちゃったよー

>>138
いや本命はpower4,5,6　ＳＭＰserverのように
顧客企業に大量に納入する高い高いhost.後継機だろ
それで散々稼いで…
ジーン、何で作ったんだろうな
あれだけ巨大な組織だと一枚岩ではなくて
辺境の地ではthin towerの残党がやはり公共費にたかる構図が
残ってたのかもな
不思議な組織だよ

PPCじゃないpowerは、cache　machieそしては速いよ。
具体的な比率は書かないでおくけど数年前に
実アプリで評価したらIntelの北森とか使う気なくした記憶がある。

ESもBGも駄作なんだ
じゃあ、駄作じゃないのって例えば何？

>>140
むしろそれらはコストが低いんじゃない？
スパコンは大量生産されないから開発費分でCP悪いけど、
Server機は頭割りできそうだし。
>>142
今このスレではHPC否定論が主流になっているようなので……

スパコンで駄作じゃないってなんかあったかな
Cray 1は使ったこと無いけど新しい地平を切り開いた記念碑だし
CMOS化されたSX−4はlatencyが小さい分V起動が速くていいって
知人が褒めちぎってたけど、これも使ったことがない
モレが使ってきたスパコンはどれもこれも問題があった。
特にここ数年はひどかった。
こんなもの使うくらいなら、cache missしたときのストールが大きくても
なによりちゃんと動く単なるserverのp690の方がはるかに役に立つと
つくずく思ったよ。
ちゃんと動くか…
万が一身元がばれたらまずいので寝る

結局どういうアーキテクチャがいいって話はしてくれないのね
薀蓄語ってくれるかと思って期待してたのに
つまんない

あ、そうだDEC Alphaの21264 ES40 clusterは
Compilerに若干の不具合があることをのぞけば、
いい印象だった。いまとなってはcore2の方が速いけどね
残念ながら
ﾉｼ

>>145
一言いうとそれは極めて難問
いまの技術の延長上にはない思ってる

>>147
おまいさんの社会的地位はしらないが、一応主張は理解した。
でもその難問を語るのがこのスレの本来の意義だと思うぞ。

つか、今晩今までの議論読み返す限りでは
結局ESやBGからバグ取りしたのが最強、って結論になりそうだが。
パワーが余って困ることなんかないんだからさ。
あくまで今までの議論では、ね。

>>147
ほんと、つまんない

日記更新される前に言っとこう。






メタルラッカー コピペ乙ｗ

どうでもいいがBGは納入先の評判はどこでも散々だぞ

>>140
BG作ったのは、アメリカ政府が
そういうマシンを発注したから

おれ、スパコンなんて見たことも
触ったこともないんだけどさ
CRAY-1は名機だろ
当時速いマシンっていうと事実上あれしかなかったわけで

>>152
スパコンがある日突然生まれたと思っているのか

>>153
スパコンってある時期突然、クレイっていう
天才が作り出したジャンルっていって
間違いないだろ
彼の最初のヒット作はcrayじゃなくCDC6600だけど

>>145
opteronとかintel coreが今の
いいアーキテクチャだろ
安い、速い、うまいと3拍子揃ってる
R3000とかalphaみたいな昔のRISCと違って
夢がないのが欠点だけど

>>154
最初のスパコンというと普通はIBM 7030(1961)とUNIVAC LARC(1960)
IBM 704(1954)をスパコンと見なす人もいる

話しを変えて、素子の話しをしてみる
最近知ったんだけど、ガリウムヒソみたいな
化合物半導体がなんで駄目かっていうとさ
CMOSにできないからなんだよね
納得

周期表見て炭素でもいいじゃないか、とは思った事があるな。
硬度10のCPU！

>>154
たしかに7030あたりだね
ところでIBMがPowerの前に作ったRISC、804の名前は
704に敬意を払ってつけられたものだそうだ

ttp://www.abit-usa.com/products/mb/products.php?categories=1&model=333

100% Japanese Made Solid State Capacitors

が、もっともうれしいかな。どれにするかな。
現状販売されてるカードのインターフェースと、今後の事を考えると
これで十分な気が、個人的にはしている。

>>158
コストの問題じゃないの？
シリコン･オン･サファイアが流行らなくて
SOIが普及したのと同じ理由

誤爆すまん

ちなみにCRAY-1は無茶苦茶高くて、出た当時でも決してコストパフォーマンスがいいとは言えず

>>161
俺、以前TVで人工ダイヤが際限なく作れる未来技術番組見たから多分その影響。

ヒ素だと環境キチガイがまた何か言いだすからとか

まどろっこしい…
もうさっさと単一磁束量子回路作っちゃえよ。

aistのBG地獄がこんなところまで！？

砒素ガリウムっていうとガイガーカウンターが思い浮かぶ俺。

>>164
どっかでダイヤモンドの半導体の研究してる所あったよ。

>>158
つ カーボンナノチューブ

何にせよ米国には財閥（財団）とDARPAって強〜いスポンサーがいるけど
日本には全然いなからねぇ．．．税金で養って貰うしかないのよ

スパコン事業は国家のお遊び

>>159
801のことか？
ありゃ建物の名前だ

やおい

> 砒素ガリウム

ガリウム砒素 or 砒化ガリウム

> 2007/2/6
> まあ、 DDR2 載せるより値段を半分にするほうがいいと思う。

何に対してだかわからん

>>170
乞食ﾊｹｰﾝ

>>175
他の日記との文通。
匿名掲示板でいちいち噛みつかない。

http://www.nsc.riken.jp/kids/index-kids.html

博士のモデルはあの人？

つかオールジャパンのはずなのにIBM と打ち合わせか？
それとも別件なのか？

どうみてもあの人です

理研からの受諾研究？
理研→東大への研究依頼ってこと？
んで、なぜIBMが？

何だ、この脳味噌が解けたように
下らないweb pageは…
金の流れをつかんだ者勝ちってか。
いいけど2010にまともなcomputer
きちんと稼働開始しろよ
そうじゃなければ、公に責任追及してやろうか

あの人の髪型はお茶の水博士だよ

お茶の水博士なんてメじゃないと思うけど

研究機関同士で受託ってありなのか？
IBMは機材提供とか？

GRAPEの実装をIBMがやるとかそういう話じゃね？

しつもん、
x86系ＣＰＵの内部のコード（マイクロコードだっけ？）
みたいなのを標準に採用するわけにはいかないの？

互換性はチープなx86のＣＰＵをチップセットとかに乗せて任せて、
これからのは新規格に全部移行しよう、みたいなの。
命令のデコードって結構コストいるんでしょ？

よくわからんのに思いつきで言ってすんません。
単に市場とか需要の問題で移行できないだけかな

>標準に採用するわけにはいかないの？

だが断る

μOPsの仕様は非公開情報だろｗｗｗｗｗｗｗｗｗｗ
NetBurstでもNorthwoodまでとPrescott以降じゃ全然違うらしいし


ヒント：Itaniumはチープなx86ハードウェアと革新的な64ビットマイクロアーキテクチャを
搭載したプロセッサでした。

>標準に採用するわけにはいかないの？

x86 以外のプロセッサなんて星の数ほど、とはいわないけど
両手の指よりは沢山あるだろ

>Itaniumはチープなx86ハードウェアと革新的な64ビットマイクロアーキテクチャ
つまり、前にやろうとしたけど市場とか需要の問題で失敗したってこと？

>>190
意味がわからない、ごめん。

>>184
そうではなくて、お茶の水博士の髪型を目指した結果がアレ

>>187
・マイクロ命令やuOPsはCPUの実装にべったり依存しているので将来的に性能向上ができない
・そもそもマイクロ命令を直接実行しても速くはならない

RISCがなんで失敗したのか考えてみよう

>>187
一番重要なのことをあげると、
＞＞命令のデコードって結構コストいるんでしょ？
これが間違ってる
CISC命令→マイクロ命令の変換にはコストがかかるが、
そのコストが、全体のコストに占める割合は
半導体の集積度とともに低下する
1970年代〜1980年代にはCISC命令のデコードのコストは大きく、
普通に数クロックのレイテインシがかかり、
半導体面積もかなりを消費した
1977年の登場のVAXでは、キャッシュが9KBしかないのに、
キャッシュと同等の速度が要求されるマイクロコードROMが48KB、
RAMが12KBもあった(あきらかに間違ってる)

＞＞単に市場とか需要の問題で移行できないだけかな
これも大きいが、基本的には↑の理由

>>172
ごめん
801だったね

>RISCがなんで失敗したのか考えてみよう
なるほど

>これが間違ってる
ありがとう！
つまり、共通インターフェース的にx86の命令セットは残しておいて、
その都度で最適と思われるコード体系を内部で採用するってのが
デコードのコストなんかよりメリットがあるってことだね。
よくわかった。

ここ、レスがはやくてたのしいね。

http://www.geocities.jp/andosprocinfo/wadai07/20070210.htm
Transmetaが従業員の半分以上をレイオフ

>>196
おいおい、普通こっちで貼るだろ・・・

D-Wave社の商用量子コンピュータ　Orion

SpecCPU2000では、Pentium4/3.2Ghz/HTとUltraSparc�V1.5GhzのFPUが
ほぼ同じだが体感速度も同じぐらいか？
何気にSparcマシンが欲しくなってきた。

FPUは体感速度には関係ないんじゃあ・・・
Solarisでも入れて比べますか？

何気にこの板の体感速度って言葉って
得体の知れない（でも実在はする）魔物のような言葉。
ディスクアクセスとメモリアクセスとOSの出来で左右されるんだろうが。

440BXでデュアルできた頃には
「ベンチではわからない快適さがある」といわれたもんだ。
でもデュアルコアになって普通に窓使ってて快適とは
いわれないような気がする。

マウスが重くならないだけで十分快適です。

悪いことはイワン、Sparcはやめとけ
あの会社、architecture設計に関しては
センス欠いてる

ワコムのマウス使え，超軽いぜ

え，そういう話じゃないって？

http://www.spec.org/osg/cpu2000/results/res2005q1/cpu2000-20050107-03681.htm

Spracチップ　SpecFPの179.art(ニューラルネットワーク）の値が他に比べ
妙に高いんだがこれは一体なぜ？？
SparcのSIMDであるVISにその手の命令セットが入ってるとか？

source codeとcompilerの生成code見た？
んでSpecFPってどんな物か多少なりとも調べた？
あんま特定のベンチの数値だけに振り回されぬよう
いや、振り回されてもかまへん
ｵﾚには関係ないから

http://www.spec.org/cpu/papers/COMPUTER_200007.JLH.pdf
これを見ると、179.artはワーキングセットが小さいから、キャッシュサイズが
効いているというのはあるかも。

富士通のSPARC64も179.artが異様に高い
sparc用コンパイラが魔法を使ってるのか?

http://www.spec.org/cpu2006/results/cpu2006.html

SpecCPU2006で、x86とIA64以外はSUNが少し掲載されてるだけの件について
MIPS PA-RSIC DECはダメにしてもPowerはどうした？あれはまだ十分現役だぞ。
それともIBM自身SpecなんぞにPowerのベンチ載せても意味がないと思ってる
のか？

商売上、コンペでブチ当たる時まで性能を隠しておくって戦略もあるのかもしらん。
SPECの性能鵜呑みにしてserver選ぶ顧客はいないし、
金持ってる客のcomputerの用途は数値演算ではないし。
Iは儲けに繋がらないSPECそのものを鼻にもかけてないのかもしれない。
醒めたもんよ。

IBMはTPC-Cバカだから

>>207
Power6出したら、また出すだろ
>>208の指摘どおり、ハイエンドはデータベースくらいにしか
使われないから、SPECは今更どうでもいいってのもあるかも

>>210
ハイエンドはスーパーコンピューターや科学技術サーバにも使われてる。
どっかのベンダーがIBM のサーバでSpecCPU2006やればいいだけだがな。

HPCだってSPECなんて気にしないでしょ？

>>211
スーパーコンピュータ分野には廉価なＰＣクラスターが
大きく進出した。ああいうのはハイエンドとは言えないよ。
HPC分野は性能／値段の単純な値だけで優劣決め付けられ勝ちだから
すぐたたき売り状態になりデフレ起こすしハイエンドって印象は持てない。

ちょっと話逸らしちゃったかな…
すぐたたき売りされ、市場規模も小さい数値計の分野では、
数値計算に特化してコストを下げたクラスター等と競合しても
儲からないから、ハイエンドを売りたくない(その分野を相手にしたくない)
っていう販売戦略があるよ

あと、ベンダーが勝手に性能測定して
serverの性能を公表するのはよろしくないのよ。
他社の製品の性能を勝手に公にだしたらまずいでしょ。

いずれアーキテクチャはintelとIBMだけになるのかな？？
すでにMIPSハイエンド　 PA-Risc 　Alphaは消えたし
残るSparcもRockがこけたら、最終的にはIの付く2大企業のアーキテクチャ
だけになっていくと思う。
今更、新しいアーキテクチャも生まれそうもないな。
仮に生まれてもintel IBMに対してかなりの差をつけないとすぐにつぶれる
だろう。
それに、ソフト開発する方もアーキは多くないほうが楽なのかも。

>>216
他の会社であれだけのもの作れる体力（＝金と設備と人材）の
ある所、もう殆どないからな。それだけCPU作りは大規模な物になっちまった。
ただ…ｺﾞﾆｮｺﾞﾆｮｺﾞﾆｮ…

そのうちIntelだけで４つぐらいになると思う

今後のアーキテクチャ
x86(intel AMD) Power(IBM モトローラー）組み込み用MIPS ARM
かろうじて　IA-64は残るかも。
ところで登場には性能でx86を上回っていたRISC勢が追い込まれたのは
windowsが移植されなかったから？

>>219
他に使い道のないx86ががんばったのもあるんじゃないかね

>>219
性能の面で言うと印象に残っているのは数年前の周波数向上かな。
pen4 で急激に周波数で性能が向上した時期があったじゃない。
あのときまでPC のCPUはalphaとかの足元にも及ばなかったのに
Intelの石の急激な高速化が進み性能面でぬいちまった。
俺は思ったね。速いCPUを作るには莫大な金がかかるようになった。
儲かるCPUを売って稼げば次の高速なCPUを作れる。
そういうfeed backが働くようになったのだと。
だから儲かるCPUを作ってない会社には速いCPUを作る
体力が付かないんだと。そう言う意味では、どういうCPUが速いか
以前にどのようなCPU事業が儲かるかが、先にあるんだと。

ttp://www.theinquirer.net/default.aspx?article=37579
X86 chips are all Alpha processors now

>Terry Shannon will be turning in his grave. All X86 processors are really Alpha
> chips now. Pity it took AMD and Intel 10 years to catch up. And it seems DEC
> was quite right when it introduced the Alpha processor and said it would be good until the year 2025.

そういえばrisc勢がプロセス技術なくてクロック上げれなかったのもあるな。
個人的にもっともx86を追い込もうとしたのはPowerPCリファレンスプラット
ホーム（略称PreP)なんではと。
世界標準であるPC/ATに組み込める形態にしてさらにはPowerPC615という
x86コード実行モデルまで計画されていたが結局こけてしまった。

FX!32とAMD-751でAlpha来るなって思っていた時代がありました。

>>223
PowerPCはまだx86より汎用性が高いというか、色々使えるからな
いずれどうなるか知らないが

Mageeさんの記事
ここ最近のCPUアーキスレ、Intel次世代スレ、AMD次世代スレを読んでいるかのような内容だ

>>221
SpecCPU95での比較だとAlpha以外のriscはPen�U/�Vの時点でかなり追い込まれて
いたよ。現にこのころからSGIやHPは自社のWSにインテル採用するようになって
くるしAlphaも経営の雲行きが怪しくなっていた。

>>227
そういや、Alpha 1GHzの達成は1998年だったけか？

PentiumIIIでL2をオンダイにしたあたりが決定的だった気がす

>>224
IrongateなAlphaは遅くてしょうがなかったですけどね。

最近のISAで大流行ある？
漏れはVLIW以降ちょっと思いつかない

>>230
UP1000が本気でほしかったなぁ・・・

基本的には命令セットの数が増えるとトランジスタ数が増え論理回路の構造が
複雑になるという考えで良いの？
RISC登場時に当時のRISC支持者は、プロセス技術が進歩すれば多数のトランジス
タを詰め込んで構造が複雑化してもそれによって起こる問題（発熱　クロック向
上の低下など）を解決できるという予測ができなかったんだろうな。

intelがPentium以降スーパースカラやアウト・オブ・オーダーといった高速化
技術を取り込んだり　x86をRISC命令に変換する方式を採用したりできたのは
それらを実現できる（それらの機能を詰め込み可能な）プロセス技術があった
からだろう。
少し前のIDFでintelの重役がRISCの概念を否定したらしいが、intelのプロセス
技術があれば命令セットが複雑化しても大丈夫という自信があるんだろうな。

>>233
Intelの製造技術とスケールメリットが常識をくつがえしてるだけ。
基本的にはRISCだCISCだ言う以前にx86コードはきわめてコード効率の悪い代物。

なあなあ、CPUってとてつもなく進化すると
高品位のルーターやハブの機能もエミュレート出来る様になるのか？
他にもサウンドデバイスをエミュレートしたり
クアッドやその先、50個ものコアがあるCPUのパワーを使う先に
PCのほかのデバイスを食うと言う共食い現象が起きたら業界はどうするのよ？

>高品位のルーターやハブの機能もエミュレート出来る様になるのか？
>他にもサウンドデバイスをエミュレートしたり
全部今でも出来るじゃん。

>>234
メール書いたり、ネット見たり、動画見たり、絵描いたり、3Dゲームやったり
その他様々な事やる今のPC環境だとx86の方がコードの効率よくない？

例えばサウンドデバイスも同様に進化を求められるだろうから
結局の所完全エミュは出来ないだろ。

訂正。
多くの人間にとって有意な完全エミュは成立しないだろ。

>>237
それはそれらのアプリがx86向けに最適化されてるからに過ぎない。
当然ながらそうなったのも、世界標準であるPC/ATがx86を採用してるため、
もしこれがSparcが世界標準ならそっちに最適化されるだけ。

SUNやMIPSが自社でファブを所有しプロセス技術でintelに対抗できたならば
今でも3GhzのSpracやRシリーズが存在してワークステーション市場をx86に
食われることもなかっただろう。
（その代わりx86のソフト資産がないのでPCへの進出はだめだろうが）

いや、それともファブとプロセス技術があっても最終的にintel（x86)に歩み寄っ
たのかな？
（命令セットアーキテクチャが複数あってもしょうがない、業界で最も普及して
るx86に烏合すべき(効率悪くても）という考えがあったのならそれもありうる）

>>240
いあ、x86が生き残ったのは他のCPUみたく過去の遺産捨てたりしなかったから
だろ？どんなに性能高いCPUでもソフトがなければタダの石だしな。

それと複雑でつぎはぎだらけだからこそ｢それらのアプリ｣が最適化出来るんじゃ
ねーの？VLIWでメール送ったり2ch見たりとかめっさ非効率だと思うんだが。

>>241
なんか少し違うような、、
今のアプリがx86に最適化されてるのはx86CPUが一番普及してる
からだろ？
PCだけでなくゲーム機の世界も最も普及してる機種に最適化
されるのは当然。

>>241
>どんなに性能高いCPUでもソフトがなければタダの石だしな。

既存品に比べ何百倍という性能差があればエミュレーションで
既存のソフトが実行可能になる。現実はそんな凄い性能のCPUは
ないがな

x86のIPCの向上は命令の切り出し（並列化できない）がネックになってる
POWERの様なRISCにはまだ上げ代がある分有利かも
トレースキャッシュ（電力喰い）でどれだけカバーできるか

＞トレースキャッシュ（電力喰い）

勘違いしてない？
トレースキャッシュ自体は省電力技術なんだが。。。
少なくとも都度デコードより負担は軽い。
ネトバが消費電力高いのは製造プロセスに見合わない高クロックとさらに倍速動作なALUのせい

>>244
kwsk
x86も中はRISCだったと思うけど、POWERとどう違うの？

>>246
中がRISCだが、既存のx86コードと互換性を保つためにx86を一度RISC命令に
変換しないといけない。よってここら辺が普通のRISCより効率悪い。

ISSCC 2007前日レポート
http://pc.watch.impress.co.jp/docs/2007/0213/isscc01.htm

徹底解説 - POWERアーキテクチャ2.03
http://journal.mycom.co.jp/articles/2007/02/12/powerisa/

>>246
構造じゃなくて、もはやx86であること自体が足を引っ張る

>>249
よくわからない
246と244をあわせると、x86→RISC変換が並列化できなくて
IPC向上のネックになっていると読めた
けど変換以降なら、同じ条件にあると思うわけだけど

↑246は247の間違い

>>250
変換以降なら？
x86→RISCとRISC→RISCってことか？
後者のは何だよｗ

>>232
うっかりするとPixes+164Aとスピードかわんないっすよ。

>>252
x86プロセッサも、x86→RISC変換した後の処理を見るなら、
他のRISCプロセッサと同じようなものと思うわけだけど、
と言いたかったんだけど、舌足らずでした

POWER4で、一部複雑な命令を単純な命令に分解している。
命令セットを維持して性能上げて行くとなると、RISCでも内部命令に変換する必要が出てくるんだろう。
とはいえ、x86→RISCの方がコストが大きいだろうが。

なんか1〜2年前くらい前にimpressやらmycomやらで見た話題が続いてるなー
次はコード密度あたりか？

それにしてもMACオタどこいった…

Powerって命令セット結構複雑だよ
586の方が簡単だと思う。汚いけど。

>>245
容量据え置きでx86命令→uOPsキャッシュに差し替えると
L1のミスヒットが増えて効率は良くないが、そのことが
トレースキャッシュの(デコード面の)省電力性をどの程度
台無しにしてるかが微妙。

適切な変換してしまえばそれ以降についてはRISCでもx86でも同じ。
変換のための負荷は相対的に減少傾向にあるがそれでもけっこう大きい。
x86の生コードは非常にコード効率が悪い代物で変換しないとお話にならない。
以上。

スマソ寝てしまったｗ
代わりに>259が書いてくれてるので詳細ry
>>256
キーワードは共通だが状況が若干違うと思う
Intel/AMDともにpeakIPCのネックが命令の切り出し(notデコード)なのがはっきりしてきた
だからトレースキャッシュの再登板が話題になるわけで
>>259 は微妙と書いてるが本当に微妙なのかを議論したいのだが
っつーか何か他にないのか！
ってなことが言いたかった　長文スマソ

x86を駆逐したい人はPC買うのやめてPDAとかスマートフォンを
使うようにしたらいいんじゃない？

君ら何もわかっていないようだが
IPCが頭打ちになってるのは分岐予測が足引っ張っているせいだよ
トレースキャッシュは命令フェッチバンド幅は増やせるがな

スカウトスレッドの前フリ？