CPUアーキテクチャについて語れ 4

お前らいい加減、無能なAMD房・Intel房・GKに振りまわされず、
エンコ時間がどうとかPIがどうとかPS3がどうとかじゃなく、
CPUコアのアーキテクチャについて語りましょう。

x86/RISC/CISC/スーパースカラ/VLIW/MIMD/SIMD
等について語ってもよし、

フリップフラップ回路が小さいPentium Mマンセー、
CISCなのに内部はRISCなPentium 4マンセー、
x86なのに32/64bitコンパチなOpteronマンセー、
昔々8086の時代は(以下略・・・等もよし。

さあ、不毛な争いを止めてCPUアーキテクチャについて語ろう！

前スレ
Part 1　http://pc5.2ch.net/test/read.cgi/jisaku/1082357989/
Part 2　http://pc7.2ch.net/test/read.cgi/jisaku/1101041110/
Part 3　http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/

Core Microarchitectureマンセー

CELLネタは基本的に禁止。
ゲハ板の専用スレでやるように。

Intel dual-core Itanium due in July
ttp://www.eetimes.com/news/latest/showArticle.jhtml?articleID=189601970
改良され続けてきたコンパイラ
L1やレジスタの拡張 ハーバードアーキでリッチなロジックを備えるL2
パイプラインは8段,動作クロック1.6Ghz DualCore-4TLP
12MB*2のL3Cache 高い耐障害性 独立したCacheを備えるアービタ
仮想化技術との相性の良さ
等々間違いなく年内最強のCPU

>>3
お前に命令する権限はないよ。

>>3
了見が狭い人よ。

ｘ86でCellみたいなのはないの？

さっそくGKが涌いてきました

>>1乙

cellの話題飽きた…。

まともにスレが機能していたPart1 Part2のころが懐かしい

前スレからGKとCell房が来て無茶苦茶にされちまった

最近のCPUはピンが多くていかんな
GNDピンを減らすような技術はないの？

気がついたらGKとか脂肪とか、その手の厨房が占拠するクソスレになってましたとさ

前スレでダニーﾊｹｰﾝwww

ダニ・ペドロサ？

もしくは、ケーシー・ストーナー

>>11
結局1箇所に落としてるんだから板ピンみたいのGNDにすればいいんじゃね？

>>10
そうだな。
荒れ防止の意味でもcellネタ禁止でおｋ。
話題にしたいならゲハ板誘導推奨。

>>5-17
>>1
CPUアーキテクチャについて語れ

>>5-17
>>1
CPUアーキテクチャについて語れ

結局NetBurstってどうなの？

驢馬

前スレ999,1000にﾜﾛﾀ

みっぷすみっぷす

前スレ998のでたらめもひどすぎる。
スレを読んでないのが明白。

すぱ〜くすぱ〜く

ﾀﾞﾆｰ ●◎○-ヽ(,,ﾟ∀ﾟ)ノ-○◎● ﾀﾞﾆｰ

MIPS64R 20Kc? コア

プロセス 0.13 μm
動作周波数 最適:600 MHz
定格：533 MHz

性能 整数演算：1020 DMIPS (インライニング無し)
浮動小数点演算（ピーク時）：2.4 GFLOPS

ジオメトリ：30M ポリゴン/秒

http://www.mips.jp/02products/Cores/64_20Kc_core.html

みっぷすみっぷす

>>16
そういうCPUもある。

インテルだと、Itanium2がそう。
ttp://commons.wikimedia.org/wiki/Image:Itanium2.JPG
この写真の右端の端子が電源。

Itanium2とPOWER5ってどっちが強いの？

AthlonXPとCore2 Duoくらいの差があるな。
もちろん、Itanium2がAthlonXPなのは言うまでもない

アハハハハ

>>28
itaniumはCPUモジュールにも電源回路が載ってる
ダイにはピンで電源引いてる

　また、PCI-Xバス対応の浮動小数点演算アクセラレータ
「Dual CSX600 PCI-X Board」を360枚装着している。
このアクセラレータ1枚で、96GFLOPSの演算性能を持ち、
360枚で約35TFLOPS。CPUの50TFLOPSと合計すると、
論理ピーク性能は85TFLOPSとなる。
アクセラレータは1ノードあたり1枚装着されているため今後も増設が可能で、
すべてのノードにアクセラレータを装着した場合には100TFLOPSを超える計算になる。

http://pc.watch.impress.co.jp/docs/2006/0704/titech.htm

CELL＼(^o^)／ｵﾜﾀ
＼(^o^)／ｵﾜﾀ＼(^o^)／ｵﾜﾀﾖｰ

Itaniumの失敗から学び取れる事ってなんだろう。x86マンセーの巣窟でネタ振っても無駄かもしれんが

CPUの中にデコーダーが当たり前のように実装されてる現在
デコーダに食わすOPを機械に分りやすく整備して、ワンOPでアクセラレータに仕事を廻したりする実装出来ないかね

>>29
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2598&p=4

IA-64は（日本では）大成功！！

EPICの素晴らしさを理解できる日本のシステム屋の先見性は素晴らしい！

開発の遅れを取り戻すには100億ドルの投資が必要だ>>34
既に3年以上遅れてるIA-64は完全に時間との勝負になるね
とりあえずMontecito(2006/7/18)がスリップしたら(まずあり得んけど)IA-64死亡
Tukwilla(2008)が2009年前半にスリップしても厳しいな
逆に2007年のMontvaleや2009年のWhitefield(CSI実装版Xeon)が遅れることなく世に出たら先は明るい

×Tukwilla
○Tukwila

IA-64は（日本以外では）大失敗！！

AltiVecすら無いPowerPC440のクラスタに負けてる東工大なわけだが、x86しか使えないことをウリにしている技術者しかいないのか？

ｘ86は普及しているから出来る人が多い＝人件費や開発コストが安い
となるわけだが・・・

もっと効率がいいやつないかなーとは思う

IA-64は戦略的には大成功だろ?
戦わずしてRISC勢を自滅に追い込んだのだから。
IBMやSUNはしぶとく残ってるけど。

性能的には未だ???かも知れないが(w

>>41
>ｘ86は普及しているから出来る人が多い
x86しか使えない人間が集まってるからx86のシステムしか作れない。

>>42
IA-64はインテルが切ったらそれで終わりだから、RISCが１つ２つ消えるより危ないがなｗ

>>40
学生に開放するんだからx86が妥当だろ。
「スーパーコンピュータをPCのように使いこなす計算科学者を育成したい」というのも目的みたいだしな。

>>42
>戦わずしてRISC勢を自滅に追い込んだのだから。

つ[POWER5]
つ[PowerPC]

>>40
人を馬鹿にした態度で言うと、何を言っても、まともに相手されない。

Itanium2は絶対的な性能は高いよ

RASではItanium2はかなり優位に立っていたりして
各社各様の理由があって採用しとるわけだが

SPARC64もよくできてるよ

どうせ実機を見たこともさわったこともないんだろうがな

RISCというよりRISKといわれたPowerPC。

動いているマシンの、いくつかのCPUのうちの1つのCPUのクーラーを外した場合、
Itanium2やSPARC64なら、
まともなOSを積んでさえいれば、自動的に縮退してノーダメージで動き続けるだろうね。

現状のXeonやOpteronの鯖では、そういうのは、ムリなんじゃないかと。

それってCPUがというより、システム次第では!?

そっか。誤動作するまえに過熱を検出しちゃうか。

じゃぁ、何らかの方法で、CPUのダイの回路がある側に対して、
誤動作するほどの強力なα線を打ち込んだ場合、ってことにしよう。

あらゆるＣＰＵ命令（x86,PowerPC,ARM,MIPS,SuperHなど）を
変換してマイクロフュージョンして実行するようなＣＰＵ作ればいいんじゃね？
もうマンドクセｗｗｗｗｗｗｗ

>>42
なくなったのPAくらいだと思うんだど…

非現実的な仮定は無意味だな。

AlphaとハイエンドMIPSも

>>53
ItaniumはPA-RISCの互換性持ってなかったか。

触れてやるなよ

>>52
それなんてEfficeon?

>>58細かすぎるﾂｯｺﾐ入れてみるﾃｽﾄ

確かEfficeonは割り込みがﾊｰﾄﾞｳｪｱでx86仕様だから
その例えCrusoe（ｿﾌﾄ割り込み）のほうが(・∀・)ｲｲ!!かも

うぬぅ、そこまでは気付かなかったぜ。

非x86としてはほとんど使われなかったんだっけ。
非x86の技術者の数は以下略なのか。

面接時のアピール「私はx86しか使えないのが自慢です！是非採用してください」

>>60
組み込みに使うには消費電力が大きすぎだし
用途がなかった

>>63
組み込みに使うには消費電力が大きすぎ、PCに使うにはパワーが無いGeodeシリーズが、Efficeonの跡を継ぐ！

intelが非最新コアを無料でライセンスしてれば
今頃組み込みもARM以外はIAだったと思う

68020のころに、286を32bitで出して、8086を公開してれば今頃IA一色だったろうに

でもアーキテクチャのライセンスだけの会社だと、儲からないんじゃない？
ＡＲＭでもＭＩＰＳでも、インテルと同じぐらいの高性能プロセッサはないわけだし・・・

486出たてのころはMIPSやSPARCの方が倍くらい速くなかったか。
そして他のCPUが3桁目指してた頃、いきなり200で登場した
AlphaAXPの化け物っぷりに俺は惚れ込んだわけだが…。

すげぇ大雑把に言えば、ネトバの先祖みたいなもんだよな

すげえ大雑把に言えば、K8の先祖でもあるな
すげえ大雑把に言えば

21164まではそういうクロック重視の形ですっ飛ばしてるけど、21264では
高CPI路線に変更しているあたりも踏襲しているのか？＜ネトバ→コア

クロスバーも Alpha の自慢だよ。
これは AMD の方に受け継がれたけど。

受け継がれたつーか、AlphaのEV6バスのライセンス供与受けてたな。

>>72
汎用機やミニコンから降りてきてメーカーは大抵大好き＜クロスバー
Intelのようなマイコン上がりのメーカーはそうでもないが。

Alphaの設計チームが分裂してAMDとインテルに

引き裂かれたともいえるな。

つかCompaqが原因で崩壊。

タンデムだけのためにDEC潰しやがって…。

DEC最強伝説

P.A. SemiもDECのOBだなあ

もったいない話と思うか、PCにも恩恵がまわってきたと思うか

もうすぐ、Sparcチップも消える？
で、x86が生き残りハイエンドRISCがIBM以外、縮小したのはwindowsのソフト資産
がx86にあった＆x86自体の高性能化が原因

この流れで読むとSunもSparcやめてP.A.semi採用した方が良いような気もしてきた。

っていうか、今RISCの利点って何かあるのか？

Niagaraみたいな特殊品に流れるのかね、非x86は。

>>82
お前の言ってるRISCって、どういう意味？

>>81
SPARCはSPARCバイナリが動くというただ一点においてその価値が存在するので
P.A.semiがSPARCアーキのチップを作らない限りそれはない。

ＡＭＤの製造技術でＡＰＣとかあるようだが、ああいうのインテルから発表がないな。
ＡＭＤはデスクトップで35Ｗ版とか、いろいろ出してくるみたいだから
インテルも省電力版出して欲しい。というか夏は暑いので涼しいＣＰＵきぼんぬ

また、モジュラー形式で設計できるのは強みではないかと。
ＳＳＥ関連ユニットてんこもりで、エンコ用ＣＰＵとか出ないかな？ｗ
逆に実行ユニットを前世代に戻して面積節約したヘテロでもいいと思うんだよね。

インテルは２コアくっつけた４コアとかピキピキ

TLBエントリを増やすことで、どれくらい性能がupするのか、教えてくれ。

Pentium4のBステップとCステップで、どれくらい性能差あったんだ?

AMDはAPMな。

IntelにはCopyExactlyというキャッチフレーズがあるじゃない。

>>87
TLBの数じゃないが、
ページサイズを1000倍(linuxのラージページ)にすると数値計算で数割速くなることもあるらしい

linuxのページサイズ、実は知らないが4KBだろう
この4KBってのは小さすぎる
70年代のマシンのページサイズが1KBだからな
メモりがGB〜TBのシステムでは4MBページが適正だろう

TLB増大の具体的効果はしらんが、TLBミスでメモリアクセス
しかもページテーブルは2段〜4段の階層構造ってのをかんがえると
TLB増大の効果は絶大だよな
ちなみにPPC440はアドレス変換をオンにすると
数割性能が落ちた

>>83
今は、CPUがメモリーに比べて高性能になりすぎてるから、少ない命令信号でたくさんの処理を行えるCISC型CPUの方が、
高性能なんじゃないか？って話。

>>90
Windowsも4KBだったと思う。
すくなくともWin32APIでは4KBに見える。

>>80
富士通の SPARC64V が Java 系のベンチマークを荒らしまわった時期があるんだけど。
デュアルコア化が遅れてて今はトップは取れないけど、今年の4Qごろには完了してまたトップに返り咲くような。

>>80
句読点の位置が恐ろしく間違ってるんだが
何者？

>>89,90
IA32が4KBだから（初代Pentium以降は4MB拡張もあるけど）
x86linuxのページサイズが4KBだったり4MBだったりするだけ

windowsも、でかいページを使えるエディションはある

>>86
最近の潮流知ってる？
Core2Duoｽｹﾞｰ
Athlon64なんて目じゃない、より省電力でより高性能

らしいぞ。悔しいことに。

>>96
サーバー版(以上)だけだろ?

また魚竿

日経(土曜)では、DDRのスポット(だったか?)横這いらしい
デジタル放送器機(レコやテレビ)での需要が大きいので、なかなか下がらない。
ってか、非常に緩やかな傾きで徐々に下がってたのが底打ちしたんだと。

スマン、誤爆。魚竿スレの話題だった。

「方舟」沈没
http://plusd.itmedia.co.jp/pcuser/articles/0607/10/news025.html

中国製CPUって実際にはどれくらいの性能なの？

>>102
リマーク品です

コプロセッサというのは面白いと思うけど、

http://pc.watch.impress.co.jp/docs/2006/0713/kaigai287.htm

コプロセッサ用に新しくアプリケーションのコードを書き直さないといけないわけ？
それは手間だなあ。

逆だ馬鹿

>>104
用途にも拠るだろうケド
ライブラリのAPIや、それぞれのプロセッサに内部特化したラッパクラス呼ぶだけで済むんじゃね？
何年前の方ですか？

流行ればライブラリも山ほど出て活用もラクチンでさらに流行るし
流行らなければ誰もライブラリの対応せずさらに廃れる。
開発が楽になる保証なんてどこにもないわけだが。

きつくなる保証もないがな。

バルマー氏、久夛良木氏、「重要でない10人」に選ばれる
http://www.itmedia.co.jp/news/articles/0606/26/news019.html

104もこんなプログラミングド素人板にレスつけなきゃ罵倒されることもなかったのにな。

2,3年前に発表してれば良かったのにね>>Torrenza
今からじゃPCI-Eベースの次世代バスには勝てないよ

最新バスといえば、Rapid I/0は？

INTELは先を越されたな
INTELもそっちを向いてると書いてあるけどね

>>111
お前自作erか？

>>111
PCI Expressはそもそも「バス」か？

>>111
だいたいお前はPCに興味あんの？

>>114-116
わざわざID変えて何やってんの

>>117
バスとコプロセッサなんて違う概念の話をごっちゃにしてるから突っ込まれてるんだろ…

>>115は変なこと言ってるな。

>>119
細かい事言えば、P2Pだからバスじゃないと強行に主張する一派がいる。

1対1ならポート。

　AMDが想定するコプロセッサの統合形態は次のようなステップとなっている。

(1)PCI Expressなど業界標準バスのスロットにアドイン
(2)HTX(HyperTransportの拡張スロット仕様)にアドインしてCPUとHyperTransportで直結
(3)HyperTransportで接続するチップセットに統合
(4)AMD CPU用ソケットに装着してCPUとCoherent HyperTransportで直結
(5)CPUパッケージに同封してCPUとCoherent HyperTransportで直結
(6)CPUと同じダイ(半導体本体)に統合してインターナルCoherent HyperTransportで直結

単純に(1)と(2)の間に低からざる垣根がありそうだという話だったんだけど
まあ勝てないと言ったのは取り消すよ
「現状明確なアドバンテージが失われつつあり1〜2年後に逆転されるもの」
を如何に売り込むかはAMDの政治力次第なんで先行きは不透明ですが

ccHT接続のほうが、はるかに低レイテンシなわけで
性能的アドバンテージはなくならないだろう
でもコプロセッサの普及は難しいよな

ところで最近の携帯のCPUって、IntelXscaleクラスなんだよな
つまり昔のMMXpentiumくらいの速度はあるわけだ
FROMカードもすごい容量だし、おれも歳をとるわけだな

シェーダ搭載の3Dエンジンも載ってたりするらしいしねえ。

>>122
コプロ拡張ってのが新しい拡張バス策定と等価だと見る事は出来るし
Intel自体にHTを呑ませる事の困難さは解る。

当初想定してるコプロ用途ってのがビデオかゲーム用途だとするなら
HTを既に実装してるIntel製チップセットを作ってるATIに協力してもらって
チップセット側にコプロを付けて貰おうってのが
AMDの採る道だろうし、それなら今提案ってのは少し遅いタイミングってのも確かだろう。

でも、コプロが普及するなんて、ぶっちゃけ思ってないんじゃ?>AMD

こんなん見っけた
PCI Express x1接続で利用できるH.264のハードウェアデコードボード「MicRacer 1D-X」
ttp://pc.watch.impress.co.jp/docs/2006/0313/cebit09.htm

コプロって、現在の拡張カードの延長だろうけど、そもそも敷居の低い拡張カードでさえ
それほど豊富にあるわけでもないし、包含されていってるし（CPUやチプセトとかGPGPUとか）、
拡張カード的じゃダメでコプロじゃないといけないような処理って、あんまないと思う。
それにあんまり汎用化から離れて進んでいくと、
ある処理ごとにコプロが必要とかになって煩雑になるんじゃないか。

AMDがまず狙ってるのはXMLアクセラレータとかの分野だろ。
Opteronサーバのソケットに指すだけってのはコスト的にも楽なもんだ。
今は専用機みたいな感じのをわざわざ用意してるしな。
それに高さ的に拡張カードを指せないサーバもあるし。

IBMの半導体部門の副社長、「CELLチップの歩留まりは良くて１０〜２０％」と発言
ttp://blog.japan.cnet.com/nakajima/archives/002988.html

>>129
PS3に使用可能なSPEx7のCELL？
それともSPEx8の完全版CELL？

コプロとしてJavaアクセラレータを想定してるなら
.Netアクセラレータだって十分考えられるわけだ
そしたら.Netアプリ全般が高速化されるわけで、
それなりに意味はありそう。

>>131
Javaは基本がインタープリターだから専用アクセラレータ積めば高速化が見込めるし
事実Javaのバイトコードをネイティブ実行するチップなんてのもあったが
.Netは実行時点で各CPUのネイティブコードに変換済みだから、あまり高速化できるとも
思えんが…

x86アクセラレータとかSSEアクセラレータとか積めばいいんじゃね？

積んでるぢゃん。RISCコードに対するx86アクセラレータを。

核となる汎用プロセッサコアが高性能化していくと
コプロでやってた仕事を飲み込んでしまう。

確かに特定用途に特化したコプロを必要に応じて選択できる
という構想自体は良いモンだろうが、実際は普及しないだろう。

物理的に有効なコプロはFPGAだと思うな
プロセッサで少量多品種をを製造するのはつらいでしょ

FPGAじゃ速度が遅いんじゃないの？

トリップ検索用コプロセッサおながいします。

>>137
最近はそうとばかりも限らない。
FPGA作ってる会社も馬鹿じゃない。

わざわざコプロでハードアシストがほしいなんて場合に使えるほどは
速くないけど。

トリップ検索ならFPGAが速いだろうな。

HTの先につながるFPGAもすでにあるか計画されているかなわけだが
RedStormに載（って）る

SunのNiagara2搭載マシンが、8スレッド × 8コア × 2CPU で、128スレッドなんだって。
Niagara1に比べて、一気に4倍ですよ。

http://pc.watch.impress.co.jp/docs/2006/0720/ibm.htm

各社のチップセット性能も気になるところ
http://enterprise.watch.impress.co.jp/cda/hardware/2006/07/19/8279.html
http://journal.mycom.co.jp/news/2006/07/19/346.html
http://enterprise.watch.impress.co.jp/cda/hardware/2006/07/19/8278.html

そういや↓この連載読んでる人おるん？
http://journal.mycom.co.jp/column/architecture/040/

>>42
確かに、ずっと止める止めるといわれてるがホント終わらないよなｗｗｗｗ
そうこうしてるうちにSunのスパークが先じゃないか

>>145
4004の話なら、設計者本人の本のほうが、面白いと思う。

80年代にIntelが打ち出したMicro2000って、
どことなくCELLに似た感じしない？

P6コア1または数個に、SPEみたいなコプロつけた複合プロセッサだったろ？

スーパースカラのお化けだと思ってたが、マルチコアか？　あれは。

>>148
特に似ていないと思うけど。
異なる種類のプロセッサを集積するってのは最近のトレンドだし。

もしそれが似ているとなると…
CPU+DSPを集積している携帯向けチップはCELLに似ていると言う事になるが、
それで構わないのか?

CPUx1+DSPx1では似てないのでは？

ならEEに似てるって事で決着だな。

奇形児ネタ禁止

>>152
EmotionEngineをマルチプロセッサと言い張る人って始めてみた。
あれがマルチプロセッサなら486だってマルチプロセッサだね。

いきなり沸いて出て何を・・静かに染んで下さい

逆ギレみっともない！

80年代に出た方の、「古い方のMicro2000」は、
Pen4やCoreDuo、Core2Duoとは似ても似つかない、まったく別物だったんだよ。

どちらかと言えば、あえて似ているのを探すならば、
CELLが近いかなー、大きく違うけど。

という程度。

Intel発表のMicro2000は、内容がまったく違う二種類があったでしょ。

>>147
まあ、そうなんだろうけど

ほんと記事が出ないと考えることもできないクズばかりだな
俺はずっと前からいってたのに
もちろんメーカーや記者が匂わせる発言をしてるからだし前例があったから思ったけど　こういう方向にすすむって

骨髄反射しかできない低脳にも困るね
どうでもいい物に金払うことに躍起になってるんだからｗ

アーキテクスチャってなんぞや？

骨髄反射

そんなことより旬なネタ、Montecitoについて語ろうぜ。

Montecitoの旬は一年前に過ぎてます…

FSBがMadisonより遅くなっているからな。

最近のFSBは俺のCPUのクロックより速いから困る。

XBox360のCPU帯域と、ベースとなったPowerPC970を考えると、FSB1.6GHzだよな

PowerPC970のFSBの実効帯域は8/9になるけどね。

>>165
533MHzまでのチップセットしかないんだから、しかたない。

まぁ533MHzといっても、x86なCPUの倍の幅があるので、1066MHz相当だわな。

>>169
Madison FSB 667対応のチップセットがある事をしらんのか？

>>170
知ってるけど、あえて無視した。

サードパーティで勝手に作ってください、インテルのチップセットはサポートしません
っていうのでは、どうもね。

>>171
出任せ言うなよ。
Intel製のMontecito用 FSB 533チップセットって型名言えるのか？

ごめん、インテルがサポートしないのは667MHzだけでなく533MHzもだった。
ということで、>>169は、ちゃい。

GPU内臓CPUの発売が決定的になったというのに、その話題出てないのに驚いたsage

AMDは、インテルに対して互換CPUを排除するのはケシカランとクレームつけておきながら自社も同じ戦略をやっている

K8の命令セットを早くから公開せず、公開しても文書にミスがあるなど、インテルが互換CPUを作るのを邪魔してみたり、
今度はコプロセッサという方法で、インテルのSSE2による囲い込みと同じようなことをしようとしている。

ビジネスで勝つためには正しい方法なのだけれども、ユーザからしたら一社独占の危機だ。
それなのに、AMD厨は、いまだにAMDを応援している。もうね、アホかと。

ソフトウェアの互換性を低下させることは、よくないことですよ。

>>175
妄想はチラシの裏にでもどうぞ

>>175
＞インテルが互換CPUを作る

時代も変われば変わるもんだ（しみじみ）

そういえばStrongARMなんてのもあったなー
けどあれは裁判和解のおまけみたいなもんだしなー

もうね、現在のIA-32系命令セットは全部オープンソースにすればいいんじゃね？
もちろん、それを利用して作られたものにもオープンソースを義務づける形で。

>>177
そうだったんだ。
むしろARM欲しさにDECの半導体部門買ったのかと思ってたが。

>>176
あなたは妄想だと思いたいAMD厨か。
すっかり洗脳されていて、かわいそうに。

>>175
> K8の命令セットを早くから公開せず、
してた。
> 公開しても文書にミスがあるなど、
仕様書が古かっただけ。
> インテルが互換CPUを作るのを邪魔してみたり、
古い仕様書を元に実装をしたインテルが間抜けなだけ。
> 今度はコプロセッサという方法で、
HTの仕様は公開されている。
> インテルのSSE2による囲い込みと同じようなことをしようとしている。
ぜんぜん違う。

>>180
やっぱり妄想でね？

>>175
>>180

君がそう思いこみたいのは伝わったけど、
AMDは2000年に既に公開していた。

http://www.itmedia.co.jp/news/0008/10/amd.html
http://www.amd.com/jp-ja/Weblets/0,,7832_8366_7595~56355,00.html

Intelがx86の64bit化に遅れたのは自社技術(Yamhill, IA-64)に固執していて、
それをマイクロソフトに拒否されたのが原因。

ただ、ここ最近の１年ぐらい、AMDがIntelの様にせこくなってきたので
ファンも心配している。

>>179
裁判の和解でその半導体部門(Digital Semiconductor)を買収することになり、
そこに付いてきたのがStrongARM。

今のARM系で最速はP3位はあるのか？

>>182
2000年8月が早いだって?
Opteronの発表(出荷)が2003年4月だぞ。

たった3年で何ができる?
AMDは、たった3年でK8を開発したのか? 違うだろ。

これだからAMD厨は困る。
インテル厨と同じように盲目的だ。

×AMDは2000年に既に公開していた。
○AMDは2000年にようやく公開した。しかも、正式版よりも古い仕様書を。

> ただ、ここ最近の１年ぐらい、AMDがIntelの様にせこくなってきたのでファンも心配している。

AMDは正義の勇者でもなんでもなく、インテル同様に、冷徹にビジネスをする会社だ。
インテルを蹴落とすために、インテルの不正を叩いたりもしているが、それは目的達成のための手段にすぎない。
AMDが8割のシェアを握ったときには、インテルと同じことをするのは目に見えている。


>>181
>> K8の命令セットを早くから公開せず、
> してた。

すでに書いたように、早くからは公開していない。
AMDは、十分な性能の互換CPUを作れるだけの時間を、インテルを含め、誰にも与えなかった。

>> 公開しても文書にミスがあるなど、
> 仕様書が古かっただけ。

間違って古い仕様書を出してしまいましたなんて、そんなのはバレバレの言い訳だよ。

もしくは、チップのバグを、これは仕様です、というために、後から仕様書を変更したのだろう。
そういうのは、どこの会社でも、よくあることだよ。

いずれにしても、本当に正しい仕様書が出てきたのは、もっと後だったわけだ。

>> 今度はコプロセッサという方法で、
> HTの仕様は公開されている。

公開すればいいってものではないよ。

>> インテルのSSE2による囲い込みと同じようなことをしようとしている。
>ぜんぜん違う。

ならば、AMDなPCとインテルなPCで、同日対応になるように、
AMDが発表を見合わるなどすべきだが、そうではないだろ。

明らかに、インテル潰しのための、非互換性を産み出す仕組みですよ。
それだけが目的ではないにしろ、そういう働きをするのですよ。

宗教戦争はよそでやれ

よっぽど辛い目に遭ったんだねえ
こいつは焜炉買うんだろうか？

宗教があるから戦争がなくならないんだと認識させるね。

で、AMDとATIがくっついたからにはどんなんが出るんだろ〜か

>>185への論理的な反論は現時点では出ていないようです。

そらそもそも>>185が論理的じゃないからなｗ

気の早い人はさっさとNG指定してるだろうし。
釣りを楽しみたいのなら余所でやって欲しいなぁ。

>>190
まあ、根拠を示さずにそう断言するのは非常に楽だよね。
で、具体的に>>185のどこが論理的じゃないの？

>>192
全部。

なんつーか…必死だな

アーキテクチャを語るor雑談目的での脇の話は"ある程度は"良いんだが、
特定企業の糾弾を目的とした話を始めたり、ここをディベートの場だと
勘違いしてるのは論理性以前に知性が破綻してると思うわけで、
AMDの不当を告発するページでも立ち上げるか、アム厨のブログでも
荒らす旅にでも出ては頂けまいか。

だからあれだろ、
アーキテクチャの善し悪しは、目先の性能よりも、長期的なソフトウェアの互換性のほうが重要である
という話だろ。

>>196
x86の力の源だな。

>>196
今時フルスクラッチで新ソフト作るなんて現実的じゃ無いからなぁ。

ソニーの広報担当、後藤弘茂は

x86と違いCELLは過去のソフト資産に縛られない革新的プロセッサ！！

と寝言ぶっこくのに大忙しだが
現在システムが稼働出来るのはその過去のソフト資産のお陰だと
いう事が分からないらしい。

>>198
>現在システムが稼働出来るのはその過去のソフト資産のお陰だと
>いう事が分からないらしい。

え？
たとえばどの文章を読んでそう思ったの？
引用してみて。

>>196の2行目だろ

AlphaAXPWinもPowerWinも消えてx86Winが生きてる
最大の理由が互換性だし。

>たった3年で何ができる?
>AMDは、たった3年でK8を開発したのか? 違うだろ。
開発自体は3年、1999から始まって2002年にSledgeHammerのロジックはほぼ出来上がって
いた。1年遅れたのはSOIやらの製造面の問題。1999前だとAthlonUltraて案があった位だ
からそれ以前から開発してたとは考えにくい。

>○AMDは2000年にようやく公開した。しかも、正式版よりも古い仕様書を。
その当時は最新版な資料だった筈。Intelがﾔﾙﾋﾑ作るどー！とか言っててAMD64互換命令
セットの開発に遅れたのが原因と思った方が妥当だと思う。

>>> 今度はコプロセッサという方法で、
>> HTの仕様は公開されている。

>公開すればいいってものではないよ。
公開してるだけじゃなくて他の会社に技術面の提供なんかしている。IBMやらHPやらSunやらnVidia
なんかに。巨大半導体メーカでハイパートランスポート使ってない所ってIntel位じゃね？

>ならば、AMDなPCとインテルなPCで、同日対応になるように、
>AMDが発表を見合わるなどすべきだが、そうではないだろ。


　　そ　　の　　り　　く　　つ　　は　　お　　か　　し　　い





ほい、論破完了w

>>200
後藤氏がそれを理解してないという根拠を聞いたんじゃないの？

＞巨大半導体メーカでハイパートランスポート使ってない所ってIntel位じゃね？

ここが問題
いままでは新しい技術だして牽引してたインテルが
いまじゃ逆にブレーキ掛けてる

CSIを採用したあかつきにはこれでもかというくらい大々的にアピールしてくるので問題ありません。

>>201
> 開発自体は3年、1999から始まって2002年にSledgeHammerのロジックはほぼ出来上がって
> いた。1年遅れたのはSOIやらの製造面の問題。1999前だとAthlonUltraて案があった位だ
> からそれ以前から開発してたとは考えにくい。

ttp://pc.watch.impress.co.jp/docs/2006/0119/kaigai233.htm
によると、K8の開発スタートは1997年だよ。

>>○AMDは2000年にようやく公開した。しかも、正式版よりも古い仕様書を。
>その当時は最新版な資料だった筈。Intelがﾔﾙﾋﾑ作るどー！とか言っててAMD64互換命令
>セットの開発に遅れたのが原因と思った方が妥当だと思う。

その当時は最新版であったとしても、
その資料をもとに作ればバグ有りCPUになってしまうことには変わりはない。

>>>> 今度はコプロセッサという方法で、
>>> HTの仕様は公開されている。
>>公開すればいいってものではないよ。
>公開してるだけじゃなくて他の会社に技術面の提供なんかしている。IBMやらHPやらSunやらnVidia
>なんかに。巨大半導体メーカでハイパートランスポート使ってない所ってIntel位じゃね？

コプロセッサで使うのは、コヒーレント・ハイパートランスポートであり、ライセンスする相手はコプロセッサ屋さんだけ。
インテルに対してライセンスしないと、インテルのCPUでは、そのコプロセッサは使えないでしょ?
使えたとしても、AMDのアーキテクチャにベッタリのものだから、パフォーマンスが出るのか怪しい。

>>ならば、AMDなPCとインテルなPCで、同日対応になるように、
>>AMDが発表を見合わるなどすべきだが、そうではないだろ。
>　　そ　　の　　り　　く　　つ　　は　　お　　か　　し　　い

反論になってないぞ。

インテルもAMDも、同じスタートラインで競争するのを避けて、
相手が追い付けないくらい前に進んでから公開しているのですよ。

今回のATiの買収で心配なのは、
現状では大半のゲームがnVidiaとATiどちらのチップでも動くことに対し、
今後ATiのチップでしか動かないゲームがたくさん出てくるのではないかということ。
DirectX経由ではなく、直接GPU上で動くコードをゲームが持つようになるのが心配だ。

なんで
ハイパートランスポートを採用しない選択＝新しい技術の牽引に対するブレーキ
になるんだ。

厨房のロジックはさっぱり理解できん。

陰謀論は脳が冒される不治の病だからな…。

>その当時は最新版であったとしても、
>その資料をもとに作ればバグ有りCPUになってしまうことには変わりはない。

資料更新くらい確認しろと。


>インテルに対してライセンスしないと〜

P2以降インテルはバスを特許で固めて互換チップを排除した。
インテルがハイパートランスポートをCPUに使えない(インテルに限らんが)のは、
これと同じ理由だろ。


3番目は、おまえらが何を言いたいのかの段階でわからんw


>今回のATiの買収で心配なのは、
>現状では大半のゲームがnVidiaとATiどちらのチップでも動くことに対し、
>今後ATiのチップでしか動かないゲームがたくさん出てくるのではないかということ。
>DirectX経由ではなく、直接GPU上で動くコードをゲームが持つようになるのが心配だ。

べつに良いだろ。採用するもしないもゲームメーカの胸一つ。
ATIが圧倒的な表現力と簡便なプログラミング環境を両立するなら
そりゃ飛びつく。

そうなったらnVidiaの怠慢だろ。

暑さで頭がやられた人なのかな。
論理的会話ががが。

>>205
> によると、K8の開発スタートは1997年だよ。

開発開始時に仕様が全部固まってるはずが無いでは？
仕様作成も当然「開発」の一部なんですけどね。
開発チームが直前の仕事を終えたばかりの1997年時点では、
AMD64拡張仕様についてはまったく検討されて無かった可能性が高い。

そんな状態で「公開」なんぞできるわけがない。

> インテルもAMDも、同じスタートラインで競争するのを避けて、
> 相手が追い付けないくらい前に進んでから公開しているのですよ。

仕様がある程度固まってからでないと公開する意味が無いでしょ。
YamhillがEM64Tになるまでかかった時間はどれだけだった？
モノが市場に出る前なら仕様を変えるのはある意味簡単だからねぇ。

ほかのプロセッサだけど物が出てくる前にISAがころころ変えられたって
経験はしたことがあるよｗ

>>208
> 資料更新くらい確認しろと。

アップデートされた仕様書に合わせて設計変更するのには、それなりに時間がかかる。
また、仕様変更に気がついても、それが軽微な違いであれば、そのまま進めるしかない。

>>インテルに対してライセンスしないと〜
> P2以降インテルはバスを特許で固めて互換チップを排除した。
> インテルがハイパートランスポートをCPUに使えない(インテルに限らんが)のは、
> これと同じ理由だろ。

そうだよ。
ソケット互換のCPUを封じるようにしている、インテルとAMDの両方ともが悪いのです。

> べつに良いだろ。採用するもしないもゲームメーカの胸一つ。
> ATIが圧倒的な表現力と簡便なプログラミング環境を両立するなら
> そりゃ飛びつく。
> そうなったらnVidiaの怠慢だろ。

メインストリームのビデオチップベンダがATi一社になったら困る。
価格は上昇するし、性能upも鈍くなる。
そして何よりも、互換性がないというのは非常に困る。

>>210
> 開発開始時に仕様が全部固まってるはずが無いでは？
> 仕様作成も当然「開発」の一部なんですけどね。
> 開発チームが直前の仕事を終えたばかりの1997年時点では、
> AMD64拡張仕様についてはまったく検討されて無かった可能性が高い。
> そんな状態で「公開」なんぞできるわけがない。

もちろん、そうだ。

かなり設計を進めないと、命令セットの仕様をfixして公開するなんて、できない。
逆のいい方をすれば、命令セットの仕様をfixして公開した時点でかなり設計が進んでいたわけだ。

命令セットを先に決めたけれども、いざ作ってみたらパフォーマンスが出ず、そのネックが命令セットにありました。
すみませんが、命令セットは大幅に変更します。すでにコンパイラを作っていた人たち、ごめんなさい。
なんてことは許されないでしょ。

> 仕様がある程度固まってからでないと公開する意味が無いでしょ。

そう。
しかしそれは同時に、互換CPUへの牽制にもなる。

インテルがYamhillの仕様を公開せずに、量産出荷しているチップに実装までしていたのも、
AMDにYamhill互換のCPUを作らせないための牽制でもあったわけだ。

個人的に後藤の論調に違和感を感じるのは
今まで蓄積してきた膨大なソフト資産を（後藤はレガシーと呼んでるが）
CPU性能向上の足枷（デメリット）と書いてるところ。

10数年以上前に書かれたFortranライブラリが無ければ
天気予報一つまともにできないのが現実。
ソフトの継続性を断ち切った自称新機軸プロセッサなんて
数年で淘汰されて終わり。

計算機において重要なのはソフトであってCPUのカタログスペックでは無い。

>>ID:EWD0IMzC
こいつって何が言いたいの？キチガイ？

さっぱりわからん

>コプロセッサで使うのは、コヒーレント・ハイパートランスポートであり、ライセンスする相手はコプロセッサ屋さんだけ。
>インテルに対してライセンスしないと、インテルのCPUでは、そのコプロセッサは使えないでしょ?
>使えたとしても、AMDのアーキテクチャにベッタリのものだから、パフォーマンスが出るのか怪しい。
はいはい、くまくま、HyperTransportはHyperTransport Technology Consortiumが
ライセンス保持してますが何か？それにAMDアーキテクチャにべったりって言ってるが
XBoXなんかだとCPUはPennIIIなのにHyperTransportを内部バスとして使ってますが？





ボク、もうちょい勉強しようね(pgr

http://www.hypertransport.org/consortium/cons_members.cfm
ついでに張っておくね。コレ見ると唯我独尊な某社以外は有名半導体メーカー
殆ど名前挙がってるのがよく判る。一生懸命陰謀説唱えるのもいいが、もう
ちょい現実に沿った話しようや。嘘ばっかついてないで。




ID:EWD0IMzCに言ってるんだぞ

HyperTransportとCoherent HyperTransportは違うものだ　とだけ言っておく…

535 名前：MACオタ[sage] 投稿日：2006/01/07(土) 13:18:06 ID:1uxKXCR0
虫すら「AMDの次世代」って妄想わ諦めちゃったすか？ここじゃネタになっていない模様すけど、AMDの
新CTO, Phil Hesterの新年インタビューを米zdnetが掲載しているす。
http://news.zdnet.com/2100-9584_22-6018135.html
・coherent-HTのライセンシングについて
　[MACオタ注: HTに関してタダでライセンスするってのわ実わ半分嘘で、Opteronに使用されているFSB用途の
　　"coherent-HT"わ今まで「一切」他社にライセンスしていなかった]
　"So the example I'd give you is in the high-performance tactical computing area, where people like Cray
　　and others would like to do vector floating-point units."
　Intelの非対称メニイコア路線に対抗するため、Hyper-Transportでベクトル演算や、XML、Java用のアクセラ
　レータチップを接続する道を開くということす。Intelのように専用コアを自社開発する余力も無く、IBMのように
　IPとしてHammerコアを公開するという訳にもいかないAMDとしてわ、ぎりぎりの選択かと思われるす。

あら、その点は俺勘違いしてたっぽ。

>>201
AMDのSOIはIBM、銅配線はモトローラのものだが

俺が言いたいのは、

インテルだろうがAMDだろうが、どこの会社かなんてのは関係なくて、
シェア争いの競争のために、
ソフトウェアの互換性を損なうようなことをしてズタズタにするのは勘弁してくれ
ってことさ。

コプロセッサで特定用途のパフォーマンスを劇的に向上させるのは大いに結構だが、
ちゃんと標準化 & 業界で統一して、インテルとAMDの両方で同じコードは走るようにしろ、と。

IBMやモトローラが作ってたわけじゃなかろ。
技術のライセンス受けて導入したが、しばらく上手くいかなかった、
つーことで内科医。

>>213
つエミュレータ


横レス>>221
AMDは最初SOI自社開発しようとしてつまずいてそれからIBMに逝ったはず

>>212

そもそもだな。
IntelがYamhil捨ててAMD64互換にしたのは、
AMDが仕様を公開してから何年後の話なんだよ。

たぶん、大急ぎでEM64Tを出せた理由は、
命令デコーダを差し替えるだけで作れる範囲に限ったからじゃないか?

Yamhil用のコアにEM64T用の新しい命令デコーダを組み合わせたせいで、
内部の最適化を行う余裕が無くて性能が落ちただけじゃないか？

>>211
208の文章を誤読してるだろ
>>>インテルに対してライセンスしないと〜
>> P2以降インテルはバスを特許で固めて互換チップを排除した。
>> インテルがハイパートランスポートをCPUに使えない(インテルに限らんが)のは、
>> これと同じ理由だろ。

>そうだよ。
>ソケット互換のCPUを封じるようにしている、インテルとAMDの両方ともが悪いのです。

Intelの事情により、Intellが特許を持たないバスを採用したくない(できない)からハイパートランスポートを使えないんだろ。AMDの囲い込みのせいじゃなく、Intel自信の都合だと思うんだが。
「自分で囲い込めない他社特許は採用したくない」のと区別できてないだろ？

>>216
しらなんだ！
てっきりハイパートランスポートはノース、サウス間のみだとばかり思ってたよw

何度見ても>198に違和感を感じるので、何と書いてるか調べてみた。
海外ニュースを「資産」で検索すると

次期ゲーム機のカギを握るのはOSとネットワーク
http://pc.watch.impress.co.jp/docs/2004/0323/kaigai076.htm
（次世代Xbox(=Xbox360)のOSに対し）
「ソフトウェア資産やハードウェア資産に縛られることなく、
　決め打ちのハードと新しいソフトのためだけに作られたOSだ。」
「ゲーム機の場合、過去の資産の継承性が失われても、
　致命的な問題ではない。」
「ゲーム機のイノベーションが速いのは、PCのように
　レガシー(旧来の)なソフトウェア資産に縛られないからだ。」

なぜIntelはマルチコア化を急ぐのか
http://pc.watch.impress.co.jp/docs/2004/0812/kaigai110.htm
「ゲーム機がマルチコアへ向かうのもリーズナブルな動きだ。
　それは、ゲーム機にはレガシーソフトウェア資産の足かせがなく、
　コンピューティングの多くがマルチメディア系処理だからだ。」
「それに対して、ゲーム機では世代毎に従来の
　ソフトウェア資産をご破算にして、新しく作り直す。」
「ソフトウェア資産の縛りがゆるいゲーム機は、
　ハードウェア面で革新的なジャンプがしやすい。」
「特に、一から作られたCPUと異なり、多くの資産を引きずる
　IA-32の場合はパフォーマンスチューニングが難しいという。
　この問題は、IntelでPentium III/4などのアーキテクトだった
　Bob Colwell(ボブ・コールウエル)氏が、2004年2月、
　米スタンフォード大学で行なった講演
　「Things CPU Architects Need To Think About」などで指摘されている。」

見えてきたIntelの5〜10年後のCPUアーキテクチャ
〜ホモジニアス命令セット&ヘテロジニアスマイクロアーキテクチャへ
http://pc.watch.impress.co.jp/docs/2005/1110/kaigai222.htm
「シングルスレッド性能が重要となる、既存のソフトウェア資産を
　抱えるIntelにとっては選択できない道だ。」
「IA-32に依存する膨大なソフトウェア資産が、Intelの立場を
　堅固なものにして来た。」

えーと、ゲーム機は一世代使い捨てで構わんから
ソフト資産無視しても良い、と言いたいのか?

PS2は1のソフト動くが、こういう互換性はどうすんだ。

PS2はPS1のチップも乗ってるんじゃなかったっけ
過去の資産を動かなくした例だとGBAミクロやDSだね
初代GBAはGBのゲームも動くけどミクロやDSだと
GB用の5V系のラインをなくしちゃったからGBのゲームは動かない
その代わり無駄が省けて小さくできた。

>>227
後藤の主張は、強引にまとめると

1.ゲーム機の場合は過去の資産の縛りが緩いので、イノベーティブなことができる。
2.PCの場合は過去の資産が足枷となるが、同時に、Intelの立場を堅固にする武器にもなる。

ということだな。
つまり>>198は完全に的外れ。

今時は、ちゃんとしたSDKが揃ってればの話

もうめんどくせーからガラガラポンしようぜ

うむ

ガラガラポンでIA-64に統一すべし

Intel64

64bit拡張はIntelがやりました！　とか言ってきそうだな
っていうか*Tじゃなかったのか？EM64Tは

いよいよEPICの時代

インテル　世界で最も優れたプロセッサーを発表
http://www.intel.co.jp/jp/intel/pr/press2006/060727a.htm

>>221

銅配線もIBMオリジン。Cu ダマシンはIBMが基礎特許抑えてるぽ。

何故x86には、静的分岐予測が無いかについて

コンパイルの時点でやるやつか?
20年以上前にはその技術が無かったからだろ。
IA64が採用しとるが。

CISCのISAにそんな余計なビットを突っ込む余裕は無いだろう。

でもさ、x64は
昔で言えば裏レジスタ指定をするためにプリフィクスのために1バイトも使うんだよ?

x86-64で、入れても良かったんじゃね？　＞　静的分岐予測

入れる意味が全く無いとは思わないし、
動的分岐予測と静的分岐予測の両方をサポートすれば良い感じなると思うのだが。

どうよ？

>>243
> x86-64で、入れても良かったんじゃね？　＞　静的分岐予測
だからその余裕がどこにあるのかと。

>>244
新たにプリフィクスを付けるとか？だめ？

>>245
あまってるの？

分岐使わなきゃいいんだよ。それだけ

あまってないなら、
例のごとく使用頻度が最も低い奴を使ってしまうとか。

>>247
おまえ頭いいな。

>>246

>>242

分岐の無い実用的アプリがこの世にあれば見てみたい。

>>250
そのプリフィックスも>248のような感じで無理やり捻出したわけだが。

x64はIntelじゃなくて立場の弱いAMDが提案したインストラクションセット、というか拡張なんだから、
あんまりぶっ飛んだことやるわけにはいかなかったんじゃない？
コンパイラのがんばり前提で拡張しても、
AMDを強力にサポートしてくれるコンパイラベンダがあるかどうか疑わしい。
MSの後押しがあったといえ、IntelをAMDと(ほぼ)バイナリ互換な64bit拡張で
落ち着かせることができたのは、x86への素直な拡張だったからこそ。

そういえば、FPUが3オペランドの独自命令からSSE互換に変更されたな

>>253
>AMDを強力にサポートしてくれるコンパイラベンダがあるかどうか疑わしい。
gccがあるじゃない。

>>255
あんなクソコンパイラじゃ性能は出ない。

どうせ64ビットのモードでは32ビットのバイナリは動かないのだから、
もう少し将来を見据えて命令を割り当てを見直すべきだったろう。

とりあえずは命令セットに盛り込んでおき、
実装としてはヒントを無視するようにしておき、
状況が整ってからヒントを活用するようにしても、
良かったのではないかと。

命令割り当てを見直せば、
それによって命令長が長くなってしまうこともないだろうしさ。

>>257
まあ、デコーダを32bitと64bitで共用するには
仕方なかったんじゃね？

>>256
MSに泣き付くよりgccの方が1024倍ましだ。さらにその方が人類にもやさしい。
性能の方は、AMD自身が協力すればいいだけ。

>>257
> どうせ64ビットのモードでは32ビットのバイナリは動かないのだから、
動くよ。

64bitXPで32bit用ゲーム動くしな。

つか16bitはそろそろ切り捨てても良いんじゃなかろーか。
シリコンと場所の無駄だと思ふ。
16bitが要るなら旧来の32bitチップで足りるだろうし。

>>239
静的分岐予測ってP4で追加された分岐ヒントのことじゃなくって？

> Branch hint prefixes (2EH, 3EH) allow a program to give a hint to the processor about the most
> likely code path for a branch. Use these prefixes only with conditional branch instructions (Jcc).
> Other use of branch hint prefixes and/or other undefined opcodes with IA-32 instructions is
> reserved; such use may cause unpredictable behavior.

>>260
64ビットのモードでは、1バイト命令のINC r32が使えないだろ。

>>261
64ビット版のWindowsで32ビットのアプリを動かすときは、
64ビットモードではなく、互換モードに切り替えている。

いちおう念の為に書いておくと、
64ビットのモードといっているのはLongモードのことではなく、
Longモードのサブモードの64ビットモードのことだからね。

http://gcc.gnu.org/ml/gcc/2004-07/msg01104.html

> Branch hints were put in P4 based on simulation result. But after P4
> was made, Intel compiler people couldn't measure any performance
> befenit with branch hints. It also increases the code size. As the
> result, icc never generates branch hints. This patch disables it for
> P4.

http://www.geocities.jp/andosprocinfo/wadai06/20060729.htm
> ３．Coreアーキチップは64ビットが苦手か？

>>263
> 64ビット版のWindowsで32ビットのアプリを動かすときは、
> 64ビットモードではなく、互換モードに切り替えている。

ちゃんと32ビットバイナリが動いてるじゃないか。

>>266
もっかいスレを読み直せ。

>>267
？？？

>>266
AMD64には、純粋な64bitモードと、32bitモード、あと32bitと64bitの混在モードの3種類があるんだよ。

まぁ確かにx86の32bitコードを仮想86モード的に動かせるのなら
64bitモードはもっと思いきってコード割り当てを変更しても良かったんじゃないかとは思うが。

>>268
とりあえず
ttp://hp.vector.co.jp/authors/VA003988/asm2.htm
あたりを読んでみようよ。

>>269
> AMD64には、純粋な64bitモードと、32bitモード、あと32bitと64bitの混在モードの3種類があるんだよ。

「純粋な64bitモード」ってなに？
32bitモードがレガシーモード、32bitと64bitの混在モードはロングモードのことだと思うのだが。

>272
ロングモードの中にも、32ビット命令だけのルーチンを実行するためのモードと
混在命令実行用のモードがあっただろ。
意外と複雑だよな。

>>273
その言い方だとロングモードに64ビット命令実行モード(64ビットモード)と
32ビット命令実行モード(互換モード)があるだけだから、「混在命令実行用モード」
なんてないってことになるわけだが。

>>272
ごめん、間違えた…。
確かに混在モードなんて無い。
32bitコードを64bit環境に混在させる為のモードだった…

このスレも、随分とレベルが下がったな。

ID:vr2LzIdC
ID:8L0FmsY+
ID:qoftElg+

こいつら、アホすぎ。

便所の頃よりは随分と上がっとるだろ。
煽りたいだけなら他で頼む。

>>276
ID:J+zoVu19 乙

また誰か便所ネタやらんかな

>>279
うほっ

　　　;ヾ､,.､,､.､rﾂ　ｯッｼ、:':' r':' _,､-'ﾞ_,　 や　公　帰　そ
　,､,､,ﾐｯﾝ､,._　　　　　　　 _,､-'ﾞ_,､-'ﾞ.　　 っ　園.　り　ん
　､ｨｯ　,:､　ﾞ''ゞ=ﾐ､~.: _,､-'ﾞ_,､-'ﾞ　　__,　　て　の　道　な
　}; ヾ　ﾞ'　{!li;:,. _,､-'ﾞ_,､-'ﾞ _,､-'ﾞ,::|＿|　　来　 ト　に　わ
　ゞｧ''ﾞぐ _,､-'ﾞ_,､-'ﾞ _,､-'ﾞ,､-''"　.|＿ 　　た　イ　 あ　け
　,ﾍ:'_,､-'ﾞ_,､-'ﾞ..::｢┴_,ｴ ┴　 ''"_|＿|　　の.　レ　る　で
　　└i'ﾞ-ﾆ,ﾆエ,.:|ﾆ｢ _ｴ ┴　 ''"_|＿ 　　だ　に
　　　 |エ | ﾆエ, |ﾆ｢ _ｴ ┴　　__.|＿|_
　　　 |エ | ﾆエ, |ﾆ｢ _ｴ ┴　「fj.||＿＿|＿＿| ＿|
　　　 |エ | ﾆエ, |[8] _ｴ ┴ └‐_|＿|＿＿l__,|⊥ |＿＿
　　　 |エ | ﾆエ, |二 _.ｴ 二..＿　|＿＿|＿＿| ＿|＿|＿
　　　 |エ | ﾆエ, |┴ _.ｴ 二..＿　|＿|＿＿l__,|⊥ |＿＿|
　　　 |エ | ﾆエ, |工 _.ｴ 二..＿　|＿＿|＿＿| ＿|＿|＿
　　　 |エ | ﾆエ, |工 _.ｴ 二..＿　|＿|＿＿l__,|⊥ |＿＿
　　-,-=''┷━━|┬ﾆｴ ┬--　 .|＿＿|＿＿| ＿|＿|＿
　　　''ｰﾆ_''ｰ::､_ ﾞ┷ 工_二'‐-､,_|＿|＿＿l__,|⊥ |＿＿
　　二二二｀''ｰﾆ｀_''ｰ-､_¨''━､L|＿＿|＿＿| ＿|＿|＿
　　二二二二二二二｀''ｰﾆ_''ｰ ､_　　　　 　 |⊥ |＿＿

便所が違う罠

普通は銀行の窓口で説明するんだけどなぁ・・・。

intelのCPUのFSBが1333MHzになるのはいつ位からなんですか？
やっぱり最初は10万越えモデルからなんでしょうか？

AMDに追いつめられた時
KentsfieldがXEラインで出るならFSBを1333→1066にするわけにもいかんし

つwoodcrest
いつの時代もﾒﾓﾘが問題なのよ…

RAMBUSの時は期待したが、ボッタだったからな。
帯域2倍で価格10倍って何よ。
あれがSDRAMと戦える価格だったら歴史変わってただろな。

RAMBUSがなくなればいいのにorインテル買収すればいいのに
RAMBUSが業界の発展を阻害してる

http://pc.watch.impress.co.jp/docs/2006/0802/mercury.htm

基本的には分岐予測テーブルのコリジョンが激しくなければ、動的分岐予測だけで十分だよ
静的分岐予測ビットは盲腸

>基本的には分岐予測テーブルのコリジョンが激しくなければ
>基本的には分岐予測テーブルのコリジョンが激しくなければ
>基本的には分岐予測テーブルのコリジョンが激しくなければ
>基本的には分岐予測テーブルのコリジョンが激しくなければ
>基本的には分岐予測テーブルのコリジョンが激しくなければ
>基本的には分岐予測テーブルのコリジョンが激しくなければ

>>287
440BX+PC100対i820+PC800の時、
理論上の帯域が2倍で価格が5倍で実効性能が同等かむしろ若干劣勢だったよな。
440BXをオーバークロックすると、あっさり負けるというヘタレ。
まあオーバークロック状態と比較するのはフェアでは無いが、
5%でも性能が上がるなら10倍の金を払ってもよいという、ディープな層にソッポをむかれたのが痛かった。

>>292
ヒューレットパッカードが、
PC800よりもPC133のデュアルチャネルのほうが、こんなにも速いんだ
という技術解説を出していたなぁ。

>>291
何が言いたい？
わかんないなら説明するよ

>>293
ランバスはFSBを越えるメモリ帯域があっても、クロックがマッチしておらず
レイテンシがでかけりゃ意味が無いどころかマイナスというわかりやすい実例だった。

>>290が孤高の天才だということはわかった

ttp://www.geocities.jp/andosprocinfo/wadai06/20060805.htm

ConroeにはALUは三つしかないのでCMPやNOPのスループットが3命令毎秒なのは当然だとおもうんだが。。。

安藤さんらしくないなあ。純粋にデコーダのみのスループットを計測したと思ったんだろうか。

ていうか、大原の記事を真に受けちゃダメだぞ。

彼はXeonを実質的にファンレスで動かして、
熱暴走した、冷却ファンを強化したら音がうるさすぎる
なんてレビューを書いてるのだから。

熱暴走したのも、冷却ファンの使い方が悪くて轟音になったのも、
ケースの設計をした大原本人の責任なんだが、彼はそれがわかってない。

まあまあ
それはそれ、これはこれ、で評価しないと

スーパーコンピューティングの将来
26. マイクロプロセッサの歴史
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note027.html

>>300
> そういったことを考えると、コンパイラはあまり複雑で多機能な命令はどうせ使えないんだから、
> マイクロコード自身みたいな基礎的な命令だけあればいいんじゃないか？ということになります。
> RISC の基本的な考え方はそういうものでした。

そもそもヘネシーのやつは学生プロジェクトだったので、設計コストからRISCにならざるを得なかったわけだが、
作ってみたら速かった。
これはヘネシーにも予想外のことで、論文にも何でこんなに速いのかわからんと書いたりしたのでなかなか信じて
もらえなかったのよ。
（論文も一回落とされたとかなんとか）

> これにより、コンパイラは結局より効率が良いコードを出せるようになり、

これも最初はCISC向けと大差ないコンパイラだったりする。

> 歴史的には、最初にこの方式を導入したのは Nexgen 586 だったようで、

仕組みはちょっと違うがSwordfishが先。

> 難航した一つの理由は、3命令では並列度が足りなくて、スーパースカラな実行方式もとりいれることになった、
> ということでしょう。それではなんのために VLIW にしたのかわからないわけです。

複数バンドル同時発行は、将来の互換性を考えると避けられないのだ。
3命令1バンドルにすることで、多少なりとも複雑度が下がるなら十分意味がある。

開発が難航した理由になるのかどうかは知らない。

ADENARTという言葉をふと思い出すメランコリックなおれ

EPICのバイナリ互換性を保ちつつ性能向上の余地を残すというのは、
シングルスレッド性能を追求するという前提があったわけで、
それが崩れつつある今となっては、
1クロック1バンドル(=3命令)のコアを複数並べたほうがよかったりしてね。

ちなみに、>>300のリンク先の人は、よくわかってないよ。
> 難航した一つの理由は、3命令では並列度が足りなくて、スーパースカラな実行方式もとりいれることになった
なんて書いてるし。

Tukwilaではロードストア増やせ。
過去のバイナリの速度は落ちてもいいからSharedL3にしろ。
以上。

>>303
>シングルスレッド性能を追求するという前提があったわけで、
>それが崩れつつある今となっては、

シングルスレッド性能を追求できなくなったが、必要だ

Efficeon方式で見かけ上のシングルスレッド性能伸ばせるんじゃないか？
スーパースカラもハードウェアで固定切り分けのコードモーフィングしてる様なものだし

メモされてる。
http://grape.astron.s.u-tokyo.ac.jp/pub/people/makino/journal/journal-2006-08.html#7

牧野先生、このスレにまでアンテナを張ってるのね。

日本語の文章下手だよね。社会人として

>>306
それが可能だと思われているからIntelやAMDがマルチプロセッサを一つにまとめてって発表をしている訳だが…だが…
まぁアプリケーションによって向き不向きは出るだろうなと。

>>307
うはｗ

http://www.spec.org/cpu2000/results/res2006q3/cpu2000-20060705-06410.html
http://www.spec.org/cpu2000/results/res2006q3/cpu2000-20060705-06408.html

Core2DUO 6400のSPEC2000 int fp共に2000を超えてるこの値は2コア動作させての
結果かな？
UNIX-RISCじゃもう追いつけそうもないな。

>>311
　　-----------------------
　　超えてるこの値は2コア動作させての結果かな？
　　-----------------------
Parallelの項目を読めば，不要な恥をかかないかと思うす(笑)

おいMACオタ、テープアウトの意味を説明してみろ

>>313
イヤです＾＾

コプロについてもうちょっと間抜け発言を繰り返して欲しいｗ

コアの拡大写真見てるとなぜかグーグルマップを見てる気分になる。

あるあるｗ

�@http://hotwired.goo.ne.jp/news/technology/story/19990222305.html
�Ahttp://pc.watch.impress.co.jp/docs/article/991119/kaigai01.htm
�Bhttp://www.ournet.md/~hi-tech/elbrus_e2k.html
上記3つの記事に載ってるロシア製ハイエンドCPU　E2Kってどうなった？
�Aの記事から転用
>もうひとつある。ロシアのMPUアーキテクトBoris Babaian氏の会社Elbrus
>Internationalでは、Itaniumを上回るパフォーマンスの「E2K」プロセッサを
>開発しているが、これもトランスレーションソフトを使ってx86のコードを
>変換して実行する。このMPUも、VLIWライクな長命令語アプローチを取るようだ。同社の「E2K」のページに概要がある。

アメリカ製ハイエンドCPUと互角以上の性能でおまけにx86コードが実行可能。

製品化させたら面白そうだな。

>トランスレーションソフトを使ってx86のコードを変換して実行する。
Alpha?

俺はむしろCrusoeが思い浮かんだが。
つか懐かしいな。金集められなくて頓挫したんだよな。
消費電力Itaniumの6割で性能倍以上だっけか。

Efficeonって鯖用CPUで売り出せば生き残れたかもしれない
Itaは既に死に掛けてたしAMDもx64のバリテーション初めても無かった頃だから

x64のインストラクションをコードモーフィングしたらどんな性能になるかも興味有るな

Effiは剣鯖出てたぞー。

鯖に関して言うと、Linkstationが売れてる状況がおかしい。
NASと言われてるけど、中小企業のファイルサーバとして使ってる場合もある。
グループウェアなりSQLサーバなりがどうせ必要になるんだから
Linkstationの1.5〜2倍くらいのサイズのEfficeonサーバがあればそれなりに需要はある。

>>323
何がおかしいのかさっぱりわからん。

> Linkstation の 1.5〜2倍くらいのサイズの Efficeon
> サーバがあればそれなりに需要はある。

普通にキューブサイズの PC で十分だと思う。

>>320
ロシアのコンピューター技術が進歩するのをアメリカのハイテク産業界が
恐れて、意図的に頓挫させたのかもな。
ハイエンドクラスに匹敵する高性能でしかもX86コードが実行可能、こんな
CPUが同盟関係では無いロシアから登場し、さらにこれを用いてロシアが自国製
スーパーコンピューターなんか開発したらアメリカの国家安全保障も脅かされる
可能性があるからな。
（核実験シミュにアメリカはスーパーコンピューターを用いている。）

>>324
いや、消費電力やメモリがECCに対応していなかったりとかいろいろあるんだよ。
……ECCあきらめて754の省電力マザーとか使えばほとんど仕様は満たせるけどな。
>>325
ロシアでも同様の研究があったのは知っているがTransmetaってロシア系か？

>>325
陰謀論には気をつけろよ。頭が悪くなるから。
もし本当に優れてるならプロジェクトごとアメリカに
引っこ抜いて研究させると思うぞ。

ロシア人の言うことは話半分なことが多い。
タイムマシンを発明したとか超能力を解析したとか。
疑似科学というか詐欺みたいなのがいっぱいある。
もちろん、物理や数学等優れてる分野はあるが
金がかかる研究は基本的に遅れてる傾向がある。
逆に金がかからず金になるハッキングとかは進んでる。

アーキテクチャ以上にプロセス技術の要素が強いから
ファブレスでIntel/AMDに対抗するのは難しい。

特定用途に特化したニッチを狙わざるを得なくなるし
そこもインテルが物量投入してきたら商売にならなくなる。

TransmetaとElbrusは技術提携してなかったけ？
その後、ElbrusにはIntelが金出したんじゃなかったっけ？

>>328
elbrusってsunの下請けやってなかったか？

i860(サーバチップセットじゃない方）は3D関連の命令セットを持っていたが
このチップの3D性能はどのくらい？

SGIがジオメトリエンジンとして採用したくらい

>>331
ってことはPS1ぐらいの性能は持っていたってことか？i860は
これがこけなかったら、PCゲームはプレステより数年早く3Dゲーム
時代を迎えていたかも。

初代プレステが150万ポリゴン/秒
SGIのOnyxのReality Engine2が100万ポリゴン/秒

ただし、SGIのRE2はi960XPを12個も積んでいた。
ttp://hardware.majix.org/computers/sgi.onyx/onyx.shtml

>>333
PS1の150万Poly/secはジオメトリー演算（PCで言うT&L)での性能。
レンダリング性能は30万Poly/secでこれはテクスチャーなしでの
描画性能。テクスチャー貼り付け時には実質7〜9万Poly/secの
レンダリング性能になる。
当然SGIマシンのPolygon性能はテクスチャー付での性能だろう。
ただしi960を12個積んでこの性能だから、、、、推測するにi860
の3D性能はテクスチャー無しで10万Poly/sec以下かな？ってことは
ゲーム用にテクスチャーを貼り付けたら2万poly/secぐらいが
実効性能なのかも？
ゲーム用に2万poly/sec カクカクポリゴンでアローン1みたいなゲーム
しか作れないかも知れない。

ごめん、>>333で間違えてi960XPと書いてしまったけど、正しくはi860XPです。
※i860とi960は字面が似ているだけで全く違うCPUです。

RE2のi860は、>>333のリンク先の写真を見てもらえばわかると思うのですが、ジオメトリ計算しかやりません。

つか、PS1ってZバッファすらないんだよな

そうえいばバーチャファイター1のアーケード基板がi860を使ってなかったかな？

PS1はテクスチャの同次座標もないし、カリングもない
テクスチャフォーマットもすんげぇ色数が少なかったよな16色中4色みたいな

ないない尽くしでSGIよりカタログスペックが上で喜んでるやつって・・・ｗ

GKの工作活動の賜物だな。

>>338
PS2も7500万poly/secなんて実効性能と凄いかけ離れた数値だしね。
（PS2実効性能は300万poly/secぐらい）

しかしps2のEEはほんとクソなCPUだな。
アウトオブオーダーはないし、プログラム組みにくいし、実効性能は低い
しでPS2にまともなストラテジーないのは整数演算が低いせいらしいからな。

ストラテジー的な所は日本のゲーム開発者の頭が悪いだけだろう

それなら素敵な海外物が作られるはずだが。

メモリ2KBのVUにアウトオブオーダーもクソもいらんだろｗ

>>330-335
i860は40MHzで動作して一つのIntegerのほか、一つの加算と一つの乗算を同時にできた。
つまり秒間4千万回の積和算ができたので、4x4ジオメトリ変換なら秒間250万座標の変換が可能。
ただしi860XRの場合は演算結果のStoreに2clock要してたので実演算性能はその半分。

とはいえ、まぁ100万ポリゴンに対してi860XPを12個は十分な変換能力だけどね。
実際にはラスタライジングとマッピング、Z-buffer処理が足かせだったんじゃない？
5x4の FootPrintに分けて分散処理しててもやぱり重い。

一般に言われる3D命令はこの積和算のほか、メモリ比較ストア命令をもっていた。
つまりZ-Bufferの深度テストが一命令でこなせるため、高価なアキュムレータバッファが
不要になったけど、所詮40MHz駆動、たいした性能ではない。

>>345
登場時期を考えたら凄い性能だと思うが。
まだこの頃は3D機能といったら高価なEWSぐらいにしか搭載されてなかったし。

発表は1989年だけど、実際製品として使われ始めたのは1990年後半から1991年で、
生粋のVILWアーキテクチャであるi860は最適化コンパイラに恵まれず、結局
論理性能を出せることはなかった。

特にi860単体で座標変換からライティング、ラスタライジング、テクスチャ置換、
そして Z-buffer テスト・書き込みまで行おうとすると、キャッシュのヒット率は
期待できるものではなくなってくるし、複雑なコードをコンパイラが最適化して
120MOPSを埋めるのは不可能だった。

SGIのように単なるマトリックス演算機として複雑なコンテキストスイッチを排して
使うのが結局は関の山で、そうこうしているうちに1992年にはDEC Alpha-AXPが
登場、i860の商業的敗北は決定的になった。

さらに重ねると、マトリックス演算機としての性能としてもインストラクションバスと
データバスを完全に分離した AMD29kシリーズ、特にAM29050と比較して実性能で
及ばず、同時期100万ポリゴンを到達していたKubota G4 Engine は 7個の Am29050で
実現している。

>>347
2issueでVLIWというのは限りなく詐欺に近いのでは？
EPICの3issueでさえ詐欺だと思えるのに。

>>348
でもNOPの頻度から言えば短い方が無駄がなくね？
Itanium2はVLIWじゃなくてあくまでEPICですから。

>>347
クボタもi860を3個つかったマシン出してたらしいぞ。

>>348
http://pc.watch.impress.co.jp/docs/article/20000302/kaigai01.htm

>VPUの命令セットアーキテクチャはVLIW（very long instruction word）を取る。
>ただし、Crusoeのような4イシュー128bit長の長い命令語ではなく、32bit長の
>命令2つを納めた2イシュー64bit長の命令語となっている。1つの命令語に納め
>られた2つの命令のうち、アッパーインストラクションがFMAC群に対して発行
>され、ローワーインストラクションがFDIVやEFU、ロードストアユニットなど
>FMAC以外のユニット群に対して発行される。図2のような構造となっている。


emotion-engineも2イシューでVLIWを名乗ってる。

>>350
PortableCで 7〜8Mflops、専用Fortranでも12Mflopsしか出なかったことから
その性能はお察しください。

グラフィックパイプラインはコンパイラ出力を人力で手直ししたアセンブラ、
それでもテクスチャ貼って数万〜十数万ポリゴン毎秒しか性能は出なかった。
>>334の推論は当たらずとも遠からず。>>350

ただし、Steller伝統の球をポリゴン分割せずに描画する機能があったため、
分子設計屋方面にはそれなりの性能を提供できていた（とおもう）。

世間の注目はcore2duoに集まっているというのにお前らときたら・・・

今んとこ単発専用なんで眼中に無い。
いつになるか分からんがむしろ65nmOp。

>>351
それは詐欺だね。

ちなみにIntelはi860はLIWだといっていたかと。VLIWといったら詐欺になるなぁ
という自覚があったからだね。

>>337
バーチャファイター1はNEC製32ビット（外部16ビット）CISCプロセッサのV60ですぜ。
i960使ってるのはバーチャファイター2の方。

core2duoの性能はすごいな、
これもintelがRISCの手法をパクッテきたからできた結果なんだけどな
RISC陣営からx86はクソ扱いされながらもintelはいいとこだけパクッテ
x86の性能をあげてきた。

conroe最高！

>>357
■後藤弘茂のWeekly海外ニュース■
「Core Microarchitecture」の速さの秘密は“CISCの美”
ttp://pc.watch.impress.co.jp/docs/2006/0626/kaigai285.htm

“CISCの美” >>357

SparcやハイエンドMIPS PA-RISC ALPHAが3Ghzクラスで動作してれば
サーバWSまでx86に侵食されることもなかったのに。

PA-RISCはItaniumに吸収されたから以下略として、
AlphaAXPはコンパックに喰われなけりゃなぁ。
SPARCはULTRA64Vがとてつもない不動小数点数性能だった記憶。
アーキテクチャが面白いNiagaraくらいか、期待は。

そうすると敵はOracleとかのライセンス体系になってくるような

見掛け倒しに終わったNiagara。
T2000/T1000はHPの♪鯖とかに対抗できるシステム価格にしないと売れん。

インテルはRDRAMで懲りたからメモコン内蔵しないのだろうけど
1.CPUにDDR/DDR2/DDR3のメモコンを内蔵する。
2.もしメモリの規格が変わったりしたら、チップセットにメモコン内蔵する。
っていう手法で実現できないだろうか。ＦＳＢ足りてないし、それやれば性能もうｐ！
問題点は
a.半導体面積の無駄遣い
b.2の方法になった場合、レイテンシー隠蔽のためにCPUのキャッシュが大量に必要になる

ダイ2つ？げて1パック設計するIntelがメモリーコントローラ内蔵
なんかしたら・・・
楽しいことになりそうですね

キャッシュ山盛り＆投機フェッチでレイテンシ隠蔽が基本路線なので
無いかと。。。
CPUコアとメモコン専用ダイのMCM化とかできるようになれば変わるんだろうけど。


メモコン内蔵するのはXeon＆Itaniumでそ。
シリアル化するからメモリの標準化動向に左右されないと。

>>360-363あたり

5GHzを視野に入れているらしいPOWER6はどうよ？

>>367
POWER6はPOWER5の高クロック版だと言われてる
まあ、速いんじゃね？

3GHzのAlpha EV8にはそそられるものはあるが、結局はx86よりちょっと速いかも
というところに落ち着いたんじゃないか
昔からAlphaの性能もメモリで決まったようなもんだし

>>364
FB-DIMM + CSI をセットにしてサーバで動いている以上、よっぽどのことがない限り
この路線を堅持でしょ.

FB-DIMM 化によるレイテンシの増大をメモリコントローラ内蔵のレイテンシ低減で相殺して終わりかしら...
まあ、そっちが主流になったら AMD もやって来ざる得ないからそしたら同じ土俵だからいいんだろうけど.

Intelがひたすらメモリ帯域の拡大にこだわる理由
ttp://pc.watch.impress.co.jp/docs/2002/0624/kaigai01.htm

ちょっと古い記事だがこれからはマルチコア・マルチスレッドの時代だしFB-DIMMで桶

>>369
レイテンシもあるがそれより帯域だろ
せっかくの多チャンネル広帯域構成が可能なFBDIMMのメリットもFSBを介す現状だと活かせない
それにCPUと連動して帯域も増えていくつーメリットもあるっしょ

デュアルコアって□□←こういう風に並列だけど、
積み重ねて、日←こういう風にできないものなのかな。

メモリの2階建てみたいなことを言ってるなら、焦げシリコンができるだろうな。

製造技術的な問題はともかく、
縦方向に数層、横方向には数千くらいトランジスタをならべられるわけだから、
配線の無駄が非常に大きいと思う。二つのコアはそこまで密結合じゃないと思うし。

完全三次元構造のCPUって無理なのかな？　（二次元を数層重ねたというのではなく、立方体みたいな感じ）

>>375
半導体製造プロセスを学べｗ
NHKの電子立国とかいいんだけどなぁ。
とりあえず立方体半導体は無理

そろそろ２進数コンピュータじゃなくて
８進数コンピュータを作れ

１ビットで今の１オクテットの情報を扱える

そろそろ２進数コンピュータじゃなくて
アナロ（ｒｙ

もしあるとしたら、2進数の次は3進数だろ
常識

マジレスるとアナログコンピュータはとっくの昔にある。

3進コンピュータもとっくの昔にある。

×もしあるとしたら
○もし遷移があるとしたら
存在の「ある」ではなく実現の「ある」ね

そういや8087はマイクロプログラムのメモリが4進(1セルで4値記憶)
だったような・・・

>>382
ttp://www.computer-museum.ru/english/setun.htm
黎明期に実際3値論理コンピュータは作られてそれなりに量産されたわけ。

もし優れているならそっちが広まったと思うんだけど？

>ttp://www.computer-museum.ru/english/setun.htm
日本語でおｋ

>>384
ごめん、3進がコストと性能の面で最もバランスが良いとかいう内容の本がどっかに有ったはずなんだけど見当たらないわ。
あとリンク先にはその計算機は政治的な理由で流行らなかった側面が有るみたいな行りがあるような?
>Unfortunately the officials of the computer production in the USSR had negative position about non-planned and unusual "fruit of university fantasy".

3進ではないが、10年くらい前の日経に、ゼロ、プラス1、マイナス1を認識する半導体を
どっかの大学で作って、これが従来の01の半導体より4割ほど高速という記事を
見た記憶がある。

>>383
いまどきのフラッシュメモリもメモリセルを多値化してるよ。

自然対数の底に最も近い整数は3だから3進数がいい、ってな話を聞いたことがある。

>>375-376
球体素子は1998年に発表されている。
Ball Semiconductorでぐぐるよろし。

>>390
それは球の表面だけど2次元じゃないの？

>>375-376
論理回路では結局シンプルなSi２値がムーアの法則（経験則）パワーで今までは圧倒的勝利
微細化は全てを癒す　ってことじゃね？

>>375
貫通電極を使ってチップを積み重ねる事はできる。
でも冷却が問題になりそうだって事は理解できる?
溝彫って中に液体流して水冷するなんて事を考えてる人達もいるけど。

>シリコン内部で液冷
あーインテルが研究中とかいう記事があったな。

おまえら
>>377の、
> ８進数なら１ビットで１オクテット
とかいうボケにまずつっこんでから3進数云々しろや
って思いながら1オクッテットオール1の>>377に嫉妬

1バイトが8ビット＝1オクテットじゃないアーキテクチャとかなんかの規格とかってあったっけ？

>１ビットで１オクテット
多値技術の歯無しだね。

>>395
36bit word を 9bit byte × 4 と見なしてたマシンは結構沢山あったし
(Honeywell とか PDP-10 とか)、BBN C-machine なんかは 20bit word を
10bit byte × 2 と見なしてたらしい。

PDP-10 はかなり人気があったので、もし DEC が PDP-11 や VAX-11 に
流れてなかったら、36bit word の世界が来てたかもしれんぞ。

http://acapulco.dyndns.org/doc/CodeAnalyst/simulation.htm

正式には1バイトは何ビットと決まってなかったんだっけ?
1Byte = 8bitsはいわゆるデファクトスタンダードで。

決まってない。
だからこそ
#define CHAR_BIT 8
みたいな定義が <limits.h> に必要となるわけで。

オクテットの方は決まってるが。

>>359
Core2に至るまでの過程(P6 NetBurst)では高速化のためにRISC技術の取り入れが
不可欠だったし、Core2でもRISC技術であるスーパースカラ&パイプライン　
投機実行　ハードワイアードロジック（486で採用）を採用している。

もし、intel(x86全体）がRISC技術を一切採用していなかったら今日でもその
性能はSparc Mipsなどの後塵を拝していただろう。

>>361
Sprac Ultra64Vの浮動少数点演算性能はSpecCpu2000で2200ぐらいでIA-64 Power5
Core2とあまり大差がない。

明確にRISC、あるいは明確にCISCっていうCPUなんて、現在あるのか？
RISCとCISCのいいとこ取りしたCPUばっかりじゃないの？

純CISCはCyrix3が最後かね。
名ばかりのCentaur版でなく、Cyrixの。

>>403
明確なCISCはx86ではPentium時代に消滅したが、明確なRISCは今でもPower Sprac
が残ってるし、ハイエンドMIPS PA-RISC ALPHAもCISC技術を採用しなかった。
（わざわざ採用する必要がない）

まあそれでもx86が動く時点でCore2は効率が悪い

>>405
現行Powerを「明確なRISC」というあんたのRISCの定義を知りたいね。

商用RISCであるSparc　Mipsが登場した頃は既にx86はDOS&PC-ATで土台を固めて
いたからな。

>>407
PowerPCは68系とPowerアーキテクチャのごちゃまぜだが、単なるPowerの
方は普通にRISCじゃないの？

G4だったかから内部でPenPro式の内部変換してることを突っ込んでるのか。
まぁ、この手の話は宗教戦争になるわけだが。

どこだかの大学教授が、SuperHITACHIは32bitと16bitが混在しているから
RISCではないとか言ってたな。

ところで、この中に実際にPowrMAC以外でRISC-CPUのハードウェアを取り扱ったこ
とがある人いるの？（ゲーム機のPS(R3000カスタム）とかは無しね。

俺は無いな。RISCを知ったのは10年以上前に読んだFM-TOWNS関連の書籍(sparcの
紹介記事があった）で当時はRISC=高性能先進的=いつかはRISCハード(EWS)を購入
って感じだったな。
そして、過去に何度かSparcWSやSgiWSを購入できるチャンスがあったにも関わら
ず購入してない。なんというかな、Winが動くPCがあれば十分だなと感じで現在
に至る。そしてSPECのウェブサイトで、x86マシンのスコアを見て
「俺の所有PC（現在PEN4/3.2Ghz)もかつての憧れだったRISC系EWSと互角以上の
　性能になったか、、、、」
としみじみ思ったりする。
もし、タイムマシンで商用RISCが登場した時代に行き、
「21世紀に高クロックを達成してるのはx86でRISCの一部はx86に性能負けしてる」
などと言ったら、ハア?!みたいな態度をされるだろうね。あの当時はRISCはCISC
に比べIPC(CPI)が高く、アーキテクチャの単純さから高クロックも達成しやすい
とされていたからな。

Intel POWERが一番良い

VT-Alphaのユーザは居るかもしれぬ。
俺には最後まで高嶺の花だったが。（つД｀）

>>411
しかし、当時のRISCの設計者の前で現在のRISC-WSとx86PC&WS(PEN4など）
でSPECCPUを実行させその結果を見せたら事実を受け入れざるおえなくなる
だろう。
そして、intelがプロセスに投資したから高クロックが達成されたことと
RISC技術の取入れでx86が高性能化したことを話せば。
RISC陣営が自社アーキテクチャを公開しなくなるかもしれない。

そういや、副社長が「他社が我々のために技術を開発するのを待ってはいられない」とか
言ったせいで当時係争中の裁判で負けたことがあったな。

>>411
この板のほかのスレはともかく、
このスレでは君はかなり低年齢に属するほうだと思うよ。

ユーザどころか、メーカ・ベンダーエンジニアだったおっさん多いだろｗ

>>416
UNIX板の住人なら今でも使ってるユーザーがたくさんいるだろう。

>>411
> ゲーム機のPS(R3000カスタム）とかは無しね。

除外したい理由は?

>>418
ゲーム機は機械としての分類はコンピューター（CPU メモリがあり）だが
普通はコンピューターといったらPCやEWSなんかじゃないのか？この板的には
但し、R3000やR4000搭載のEWSはここで語ってもかまわないと思うけど。

>>418
それにゲーム機CPUを話題に含めるとCell房みたいなのが暴れそうでいやだしな。

技術を語るだけなら良いが、あれは確かに果てしなくうざい。

>>409
ぶははは。
あんまり笑わせないでくれ。腹イタイヨ。

z80はゲーム以外でも幅広くry

>>422
9.自分の見解を述べずに人格批判をする

他人の意見がおかしいと思ったら、理由を述べましょうね(^^)

>>424
クマー

はあ？

PowerMacの68Kコード実行はエミュじゃなかったか。

初期の思想で言う完全なRISCなんて即効で消えたんじゃないの？

惑星みたいに定義次第でどうにでもなっちゃうし

>>424
人格批判？どの辺が？

PowerPC = POWER + 68k
と思えるセンスはどうにも理解できん。笑える。それだけの話だよ。
＃普通はPowerPC=POWERのサブセット。だろう

>>430
>＃普通はPowerPC=POWERのサブセット。だろう

そうでもない

>>431
少なくとも最初はそう。

>>430
「単なるPowerの方は普通にRISCじゃないの？」
にツッコんでるんだと思った。

>>401
> RISC技術であるスーパースカラ&パイプライン　投機実行　ハードワイアードロジック

どれもRISCが起源じゃないから

ロシアは真空管でスーパースケーラやってたとかいう記憶があるな。

>>435
VLIWなんかもロシアで似たようなアイデアがあったらしいな。
なんとういかコンピューターに限らずロシアは技術的に目のつけどころは
良いんだが、肝心の製品化となるといまいちになってしまう。

この辺か。
>>318-328

CodeAnalyst ってどう？
http://acapulco.dyndns.org/doc/CodeAnalyst/simulation.htm

他にもロードストアアーキテクチャとか、比較的大きくて
癖のないレジスタセットとか、固定長命令とか、1クロックで
実行できなような命令はどんどん削るとか、いろいろあり
ましたな。
ここら辺の特徴は、今のRISCでも比較的保たれてるんでないかい。
POWERはちょっとというか、かなりアレだが。

まあ、どの特徴も、RISCで初めて実現されたわけじゃなくて、
むしろ先祖返りに近いし、垂直型マイクロコードをユーザが
直接使えるようにしただけだとかいう悪口も、ある意味当たって
るわけだが。

つまりMPUもコンパイラもスバラシく馬鹿だけど
単純作業は鬼のように早いモノを目指したのがRISCって事ですね。
パイプを入れ易くなり副次的にスーパスカラが適用し易くなり
マネッ子したPen4がニーズに合わず死亡。

> つまりMPUもコンパイラもスバラシく馬鹿だけど

MPU が単純バカなのは当たってるけど、コンパイラは気合い入れて
作るってのが RISC 的やり方。MIPS とか、実行時のプロファイルを
とってその結果をもとに最適化をかけるなんてことを、20年近く
前からやってるし。

>>439
そりゃその辺の特徴は全部ISAがらみだから変更されるわけはないと思うけど。

>>442
ビットパターンを使いきれば追加命令を入れるときに可変長命令に〜
固定長命令ってのも定義は曖昧だけどさ…

>>438
タダで提供されているものだから、まずは、使ってみるといいよ。

もはや、個人用途でハイエンドRISCハードを使う意味は無くなったな。
従来はUNIX向けだったアプリケーションもwin板が入手できる時代。

>>445
釣り乙

>>446
どうしても商用UNIX板しかないアプリを使う以外、ハイエンドRISCを
使うメリットってあるの？
事実、かつてと違い性能面でハイエンドRISC-CPUの優位性は無くなった。

そうか、自分で必要なプログラム組んでる人の中にはハイエンドRISC
マシン（WS)を使ってるユーザーもいるかも。しかしそういう人達の
大半もx86マシンに移行してるんじゃないのか。

SPARCソラリスアプリがダイナミックトランスレーションでLinux/x86で動く時代だからな

Application Laouncherと Workbench Environmentの違いも理解できないやつが
果たしてCPUアーキテクチャを語れるもんなのか興味は尽きない。

長らくsun ccのSPARC版の最適化は68k版と大差なかったわけだが

ラオウんちゃー？
Youはショック？

つうか今時、〜RISC／RISC〜って言葉をセールストークにしてる奴なんかいるの？
どんだけ時代が止まっているんだよ。

やはり、スーパースケーラか(V)LIWか、ですな。

> どうしても商用UNIX板しかないアプリを使う以外、ハイエンドRISCを
> 使うメリットってあるの？

信頼性が非常に要求されるサービス (高度な RAS 機能) と、あとは
超高負荷を1台でサバかなければいけないサービス (64CPU以上の
大規模な SMP とか、1TB 以上の RAM 搭載とか) に関しては、まだ
メリットはあると思うよ。

まあ Web のフロント系とかは1台でサバかなくても台数を増やせば済むから
この限りではない。ただし、その分野でも、Niagaraなら、性能電力比に
限れば、x86 よりいいかもね。

あとは、大規模 SMP にバイナリコンパチで移行できるという保険の意味かな。
RISCマシンが高いといっても、ちょっとした規模の受注ソフトウェア開発に
かかるトータルコストからすると、実は全然たいしたことがないことが多い
からね。

>>447
POWERなんかデュアルコアになって5年、今年クアッドコアがすでに出ているから性能ではいいんだよね

ID:KKV5c4cZだけど、
>>454
大規模サーバの分野でUNIX-RISCが必要なのは知ってるよ。それに俺は>>445で
個人用途では必要なくなったと述べてる。(447の文章に個人用途と付け加えて
なかったのが良くなかったかな？）

>>455
IBMは頑張ってるが他はねえ、、

ItaniumはIntel MKLを使った一部の演算が高速…
どんだけニッチ市場なんだって感じだが

ツインテールアーキテクチャ。。。

それにしちゃCPUを知らない人が多すぎだな。
知っててもintelぐらいか。なんというか少しこの手の技術的な
物に無関心過ぎのような気もするね。

面白そうな技術は大体 x86 が取り込んじゃってるから、
語るネタは少なそうだ。

後は、VLIWがトランスメタ次第か。

Fault Tolerantな機能を始めて実装したのは実はソ連。
当時、まだトランジスタが1チップに数個しか入ってなかった頃、
その品質はお世辞にも良いとは言えず不良チップがよく出来た。
そこで政府は科学者に不良の起きないプロセサマシンを作れと命令し、
失敗すれば銃殺刑だと脅した。

机サイズの機械の中にいくつものチップを入れてプロセサとしていたのだが、
何度も計算させていると不良チップは一時的に間違った動作をしてしまい、
それがまた不良チップの特定を困難にさせていた。
で、困り果てた科学者の取った解決方法が３つのプロセサマシンを作ること。
３つのマシンに同じ計算をさせて２つ以上の答えが一致すればそれが結果となる。
同じ結果がでなかった場合はもう一度やりなおし。
こうすれば、２つのマシンが同じ箇所で同じ不良を起こさなければいいわけで、
マシンの精度を飛躍的に上げることができた。

しかし、結局はたまに不良が起きてしまい、その科学者はアメリカに亡命しちゃいましたとさ。

>>459
オーバークロッキングの話はこのスレじゃないよ

鉛筆使ったんじゃないのか。

そろそろ次スレ立てを投機実行しないか。

分岐予測ビットはスレ「語れ 4」に立っていますので
このまま4を実行します。

パイプラインストールのペナルティ計測を試したい気持ちは分りますが
次の分岐のチャンスまでお待ちください。

そこでマルチスレッドですよ

時間的に因果関係が有る物は並列化出来ない〜
それがマルチコアCPUの限界(w

out of orderでもその辺は一緒だけどな＜時間的因果関係

「物事には順序立てて行わないといけないことがある」

【HOT CHIPS速報】米Ambric社，「FPGAでもマイクロプロセサでもない」プログラマブルLSIを初公開
ttp://techon.nikkeibp.co.jp/article/NEWS/20060823/120366/

「しかし、正しい順序が予めわかっていることはそれほど多くはない」

アウトオブスレッドとコアリネーミング技術ﾏﾀﾞｰ？？

タイムマシンの技術が完成するのを待つんだな。

>>471
多いよ。　ありすぎだよ。
だいたい、Super Scalerしようが、OoOしようが、マルチスレッドだろうが、
どうせキャッシュミスで止まってる時間が一番長いんだから、
もうｱｷﾗﾒﾛ。

すいません、>>471を読み間違えました。
>>474の上2行は無視してください。
恥ずかしいので吊ってきます

マルチスレッドプログラムは一つの手法にしかすぎず、
然るべき処理状況下においてのみ効果を発揮する。
http://www.coins.tsukuba.ac.jp/~yas/coins/os2-2003/2004-01-13/
http://www.ncad.co.jp/~komata/c-kouza28.htm
http://blog.so-net.ne.jp/pcgame/2005-03-28

当然ながら効果のある分野では、以前からマルチ
スレッドを活かしたのシステムが稼動しており、
効果のない分野ではほとんど使われてこなかった。

（WSアプリPCアプリではここ最近、データレベルの並列性がある
　画像音声映像系でマルチスレッド化が若干進みはしたものの）
結局のところ、使えるアプリでは使える
使えないアプリでは使えない、それだけの話。


できないプログラマは無能とかトップガンならできるとか、
フリーランチに甘えすぎとかタダ飯なんて元々存在しないとか、
２ちゃんでよくあるこの種の低レベル議論はまったく無意味。



プロセッサアーキテクトは魔法使いではない
同じく
ソフトウェアエンジニアも魔法使いではない

命令レベルの並列性は無限大に引き出せない
同じく
スレッドレベルの並列性も無限大に引き出せない

http://www.spec.org/osg/cpu2000/results/res2005q1/cpu2000-20050107-03681.html]

UltraSparcIIIiのSpecFP2000で、179.artの結果だけが妙に高いのは何故？

http://www.spec.org/osg/cpu2000/results/res2004q1/cpu2000-20040126-02768.html
こっちのPen4/3.2の方はsparcよりバランスが取れてるような気がする。

Errata list shows for Core 2 Duo
ttp://www.theinquirer.net/default.aspx?article=33916

ここのシンクタンクの皆様
これなんでおきるのかの考察と
対応と対策を予想してくんしゃい

http://pc.watch.impress.co.jp/docs/2006/0825/spec.htm
SpecCPU2006がリリース
http://www.spec.org/cpu2006/results/cpu2006.html
ベンチ結果
http://www.internetclub.ne.jp/CAE/mriinfo/mrisolv/DualBench4-MRA.pdf
Core2DuoでのFEM(有限要素法）解析のベンチマーク

◆緊急会議◆Core2Duo◆エラッタ◆
http://pc7.2ch.net/test/read.cgi/jisaku/1156456621/l50

>>476
初歩的な内容しか記述してないページをひっぱてきて、なんでそんなに偉そう
にしてるの？

>２ちゃんでよくあるこの種の低レベル議論はまったく無意味。
君の書き込みもこの中に含まれるの分かってる？
今後は情報量がほとんど無い書き込みを偉そうにしないでね。

>>481
小学生は糞して寝ろ

情報量（笑）

前から不思議に思っていたんだが、糞って朝するもんじゃなかったっけ？
なぜ寝る前に糞するんだろう？

別に決まってない

糞をするという行為と寝るという行為の間に依存関係が見られないため、
アウトオブオーダーで先に排便を実行したんだろ。

>>484
健康的な人間は朝と夜の二回ウンコをする。

http://www.geocities.co.jp/SiliconValley-Bay/9439/negoto/ngt036.htm
今は当たり前になっているアウトオブオーダー＋レジスタリネーミング
を最初に編み出した人ってすごいなあ･･･と素人の私は思ってしまいます

>>484
おまえは朝まで起きてた人間が朝から寝る可能性に気づいていないようだ。

>482→>484という文脈が読めてないバカ乙

お前頭いいな

ウンコのタイミングを随意にコントロールする方法を確立したら
ノーベル賞取れるかな

イグノーベル賞ぐらいなら

つまりイチジクなアレはノーベル賞候補な訳だな!(w

あー誰か
幸せな>>494にイグノーベル説明してあげて
と漏れが言う。

面倒なときのWikipedia。
ttp://ja.wikipedia.org/wiki/%E3%82%A4%E3%82%B0%E3%83%8E%E3%83%BC%E3%83%99%E3%83%AB%E8%B3%9E

今、マーケティング的にもテクノロジー的にも、方向はマルチスレッドとか
ヘテロとか言っているが、省電力追求するなら確実に次に来るのは非同期だ
わな。まだデザインやベリフィケーションのツールが確立していないだけで
出てこないが次はもうこれしかない。ARMでトライアル的なものは出たようだ
けどIntelもAMDも内部でしこしこやってんだろうなぁ。

ホモジーニアスで８コアぐらいがいいんだけどなぁ〜
ヘテロはＯＳなりアプリなりでの負荷の制御が難しいだろうし。
古いソフトのほうが多いわけだから、シングルスレッドの速度もはやくないとだめぽだし。

とりあえず真のホモジーニアス４コアが出たら買うことにする。

>>497
つ[Montecito]
Powerのアーキテクトが正にお前さんと同じ理由で非同期式に懐疑的なコメント出してたのが印象的。

>>498
同じコア数だったら大きいほうのコアのダイ面積が取れるはずだからヘテロのほうがシングルスレッド向きな*はず*
まー大きいコア再設計するかわりにその面積にもさらに小さいコアつめこみそうだけど


OSがヘテロの足ひっぱりそうな悪寒はちょっとある
とくに窓は作り分けとサポートうぜーで（マルチコアじゃないけど）Intelにx86-64のませた実績があるからなー

マイクロソフトは、NTでMIPS、PowerPC、Alpha、x86の4つに対応して失敗した経験があるからなぁ。

PowerPC対応を残していたら、もっと世界を牛耳れたかもな

PowerPCで動くからといってMacで動くとは限らないからね。

PowerPC版WinNTはMACではなく、PowerPC Reference Platformを対象としたもの。
そしてMIPS版NTは当時、MSが参加していたACE連合(MIPSプロセッサーを用いた
新しいコンピューター規格）のために製作したもの。

そういえば、あの当時PowerPC Reference Platform向けにPowerPC615と言う
X86コードが実行できるPowerPCが開発されていたが今にして思えばX86コード
の実行速度は同世代のPetiumより遅かった可能性があるな。
（確かIA-64でのx86エミュレーションような仕組みだったと思った。）

>>503
PowerPCの出荷数ってさ、x86の数桁上なのよ。
使われているものすべてがWindowsを採用することはないだろうけど、端末なんかには使われてたかもな、って話

>>505
組み込み系のCPUってMIPS系が一番シェア大きいんではないの？
個人的にPowerPCってPowerMACと一部のセットトップboXぐらいしか
使われてない印象なんだが。
それにXBOX360(POWERカスタムcpu)を入れてもX86より出荷数多いとは
思えないんだが。

x86は年2億くらいは出荷されてるわけだけど数桁上って事は100億とか？

インテル、x86 CPUの出荷数が10億個を突破
http://journal.mycom.co.jp/news/2003/06/10/51.html

＞Mercury Researchの調査によると、今年4月にIntelのx86 CPUの出荷数が10億個を超えた。
＞1978年6月8日に「8086」をリリースして以来、およそ25年をかけての大台突破だ。


フリースケール、車載半導体への取り組みと車内ネットワークシステム“FlexRay”の概要を説明
http://ascii24.com/news/i/tech/article/2005/12/02/659368-000.html?geta

＞1997年以来45億個以上の車載半導体を出荷している


>>506
いいか、フリースケールというのはx86でいうAMDみたいなもんなんだ。
PowerPCの分家の、それも「車載のみ」の分野で、この出荷量

>>506
言い忘れ。
アップルのノートに採用されていたPowerPCが、フリースケールのPowerPC出荷量の2%ほどだったそうだ。
アップルは米国シェア第4位だが、それでも2%

>個人的にPowerPCってPowerMACと一部のセットトップboXぐらいしか
>使われてない印象なんだが。

AMDの2%ですよ（笑）

と思ったら、508のはPPCじゃないな。
すまねぇ

>504
>（確かIA-64でのx86エミュレーションような仕組みだったと思った。）

おまいさん Alpha の FX32! 辺りのイメージとごっちゃにしてるだろ

IA64でx86実行は、初期型のエミュと後期型のx86コア混載があるが、どっちのつもりなんだ。

>>505
もし組み込みのPowerPCでWindowsNTを走らせるなら、
x86を積んでWindowsNTを走らせるほうが賢明でしょう。
事実、x86 + WindowsNTという組み込みは、銀行のATMなどでメジャーだしさ。

>>512
詳しく。

x86コア混載は、いつから?

http://www.atmarkit.co.jp/fsys/zunouhoudan/027zunou/end_of_risc.html

>一方、RISC陣営は、ワークステーション市場の成長がそれほどでもなか
>ったために、つぎ込むリソースの割に見返りが少なく、それなりの進歩
>は続けたもののx86系プロセッサに比べた開発ペースが遅く、速度面で
>の優位を保てなくなってきてしまった。

RISCワークステーションって格メーカー同士でなんら互換性ない時点で
市場の成長が限られてしまうんだが。

MIPS Sparcの後からRISCチップをリリースした IBM＆モトローラー DEC HPが
独自アーキテクチャではなくMIPSかSparcの互換路線をやって、なおかつ30万
前後EWSをリリースしていればハイエンドRISCも生き残れただろう

>>504
PowerPC615はペンティアムとバイナリ互換かつピン互換で、
ペンティアムを引っこ抜いて、そのソケットにそのまま刺してWindowsが動くとか、
実行速度はペンティアム75MHz以上って触込みだった。

今となってはそのCPUが本当にPowerPCなのかさえ不明だ、
名前だけPowerPCな気がする、そのまえに本当に開発していたのだろうか？

>>506
組み込み向けだと今はARM系じゃね？

なんかEKjl90xKは適当なことばっかり言ってないか？

>>519
つーか，ここいつの間にか知ったかさんが妄想を書き並べる場所と化してるすね。。。
PPC615の腐れルーマーやら，PowerPC連合の創設メンバーであるFreescaleをAMD扱いする
輩やら，>>512のようなトンデモさんまで(笑)
　　---------------------------
　　IA64でx86実行は、初期型のエミュと後期型のx86コア混載があるが、どっちのつもりなんだ。
　　---------------------------
初代IA64プロセッサであるMercedのダイ写真
http://www-vlsi.stanford.edu/group/images/upro/intel_itanium.jpg

さーて初代POWER、というのは何個のチップで構成されてたのかなー
どこがつくったのかナー

連合もリンゴがなければよかったのにねぇ。PowerPC ISAのマージ、今年までかかったのは
どこの所為だろうナー。

あとコア数でいけばARMが一番多いな。そらもちろん。

おいMACオタ、テープアウトの意味は？

お、非常に珍しいことにMACオタと意見が合った。>>512 はたしかにひどい。
だが、もっとちゃんとツッコンで欲しいなー。

だいたいIA64は命令セットアーキテクチャの名前であって実装の名前は
Itaniumだから、「IA64でx86実行」って意味不明だ。
「ItaniumでIA32実行」と書いてくれ。

初代からつい最近までの Itaniumは、IA32を、IA64用と同一のコアで
実行していた。
ソフトウェア (IA-32 EL) で IA32 をエミュレーションするようになった
のは数年前 (2004年だっけか?)。
で、ソフトの方がハードより速かったこともあり、Montecito から、ハード
ウェアによる実行機能は削除された。

つまり、初期と後期の記述がまったく逆。
それに、IA32専用のコアを混載していたことはない。
実行コアはIA32とIA64で共用。

IA32実行用コアとIA64実行用コアと複数搭載すればいいんじゃね？
古いソフトはIA32用で動かす。

そうして生まれたのががIA-32e Death

>>522
　　-------------------------
　　おいMACオタ、テープアウトの意味は？
　　-------------------------
前スレに書いた通りすけど。。。
http://pc7.2ch.net/test/read.cgi/jisaku/1139046363/484
　　=========================
　　484 名前：MACオタ＞477-481 さん 投稿日：2006/04/15(土) 15:41:05 ID:JAuAcVpr
　　　　>>477-481
　　　　元記事読まずに失礼したす。しかし通常設計完了ってのわ、この位の段階だと思うす。
　　　　http://www.designchain.com/coverstory.asp?issue=spring03
　　　　テープアウトってのわ、これ(MACオタ注: 論理設計のこと)を製造用のマスクデータにして、
　　　　工場に送れるようになった段階す。
　　=========================
ソースわ，これなんで文句がある方わ「マイクロプロセッサの発明者」嶋正利氏に文句を言って
欲しいす(笑) http://v-t.jp/premier/index.php?mode=show&UID=1117037100
　　=========================
　　論理設計を1972年12月に始め、レイアウト設計を終了し、マスク製作用のデータベース作成
　　であるテープアウトを終了したのが、８ヵ月後の、1973年８月９日であった。
　　=========================

嶋にはロートルは引っ込めと言っておく

実装という単語を見ると、実装石を思い出してしょうがないのだがね。

http://banaga.axisz.jp/cgi-bin/hakagi/img-box/img20060901235630.jpg

>>527
嶋は別に間違ってないぞ。日本語はおかしいかもしれんが。

経緯知らないけど、製品素材がどこまで出来上がったら金の卵状態と見なせるのか、
どの部署にとっての作業完了&送り出しが焦点なのかってあたりの見解の相違の話?

とりあえず気違いのいうことは常に間違いだからMACﾖﾀの逆に張っておくのが吉と思う。

マイクロアーキテクトが泣いて喜びそうだな

つ http://en.wikipedia.org/wiki/GDSII

HotChipsのNiagara 2の講演資料す。
http://www.opensparc.net/pubs/preszo/06/HotChips06_09_ppt_master.pdf

IBM Roadrunner
http://pc.watch.impress.co.jp/docs/2006/0907/ibm.htm

IBM、任天堂の新ゲームマシン「Wii」のCPUを出荷開始
http://pc.watch.impress.co.jp/docs/2006/0908/ibm.htm

>>534
PowerPCのカスタム版。とか言われても、かなり適当だよなぁ。
「x86のカスタム版」みたいなレベルの話だ。

GCのゲッコーがPowerPC750CXのカスタム版だったが、今回はその延長上なんだっけ？
750の（低電圧版除く）新型が最近あまり出てなかったので興味がある

Wiiのソフトは純粋にGameCubeのスペックアップ版として開発出来るらしい。
多少命令の拡張があるかもしれないけど、基本的には「高クロック版」
じゃなかろうかと。
コプロ搭載じゃなくあくまでCPUをアップグレードした真の意味での互換機

ゲームキューブの不振ぶり見てると、コード資産の引継ぎで得をする
サードパーティはろくにない気もするんだが
どうせコントローラ周りのために作り直すだろうし。

前回売れなかったなら装いを新たにして再発売するのは悪いことじゃない

開発費を抑えるという意味ではそう悪いことでも無い。
っていうかそんな性能いらんっしょ？

http://www.nintendo.co.jp/wii/topics/interview/vol1/index.html
塩田　ハイブリッドカーが環境性能という新たな軸を生み出したように
　　　　Ｗｉｉは新しい価値を見出したと思っています。
　　　　といっても、「技術競争から降りた」というわけではありません。
　　　　むしろ、技術的に高度なことは、山ほど詰め込んでいます。

>>536
同じコアでデュアルコア・４こあ・８コアにするとかすればいいのに。
あと任天堂も過去互換性きぼんぬ。

FC,SFC,N64あたりはネット経由で配れ。
GCとWiiは互換で。

そうじゃないともうやってられんよ

省電力が売りなのに４コア８コアなんてしたら意味なっしんぐ

>>540
> FC,SFC,N64あたりはネット経由で配れ。
その予定だったはずだけど。

Wiiは他機種発売に便乗した値上げだと思う

>>534
http://www-03.ibm.com/press/us/en/attachment/20213.wss?fileId=ATTACH_FILE1
これがそれだと吹聴する外人がいるんだが(真偽不明)
BGAの様子が292pinの750GXにそっくり。まあGX拡張で妥当だけど

>>544
その動画は、
IBM ships microprocessor for Nintendo Wii game system
ってウィンドウの下に表示されているから、そうなんでしょ。

>>545
だとすると、やっぱ相当にダイサイズ小さくなってるなあ

885: 2006/09/10 02:19:40 DFiVehcI [sage]
>>868
円盤の直径が300mmなので
5.5mm×6.0mm＝33平方mmぐらいに見える。

970系は90nmプロセスで60平方mmは必要なので
970FXという線は消えた。

ゲーム機だから、キャッシュ容量を削っているかもしれないぞ。

>>548
でも970は無いだろ

750GXだっけ？あれは何処に行ったの？

GekkoはFPUレジスタセットを使った単精度×2のSIMD演算をサポートしてる。
BroadwayはGekko上位互換のはずなのでこのへんは踏襲してくると思う。

64bitはアリかもしれないけど、SIMDのほうはAltiVec対応すら危ういね。

http://pc.watch.impress.co.jp/docs/2006/0914/freescale.htm

>>552
例の身売りが決まったというニュースかと思って，少しビビッたす(笑)

PowerPC難民はいっそIntelに買って欲しいとか本気で言ってるからな

IBMがいいな

IBMの方が高性能だから欲しくもないだろ

新型国産CPU「竜芯2E」、年内にも販売開始へ

国のハイテク計画「863計画」の一環として中国科学院計算技術研究所が進めてきた、国産汎用型中央演算処理装置（CPU）「竜芯2号」の強化計画は13日、新たに開発したCPU「竜芯2E号」が、
　情報技術分野の専門家チームの審査に合格し、販売へ向けて一歩前進した。
同計画の責任者を務める李国傑院士（アカデミー会員）は「竜芯2E号は米国と日本の製品に次ぐ、世界最高水準のCPUだ。中国がすべての知的財産権を所有しており、特許関係の問題は一切ない」と話す。
同研究所は2002年に「竜芯1号」の開発に成功、03年に「竜芯2B号」、04年に「竜芯2C号」、そして05年に「竜芯2E」と、3年連続で「竜芯2号」シリーズの新製品を開発。開発のたびに性能は一代前の3倍に向上し、
　CPU開発の飛躍的発展を実現させた。現在、竜芯課題チームが「竜芯3号」の研究開発を進めている。
同研究所は他の機関と協力して、竜芯シリーズCPUを利用したさまざまな応用システムを開発している。政務、デジタルテレビ、農村の情報化、工場コントロールなどさまざまな分野で試験応用が始まっている。
　海外企業と生産販売のライセンス契約も交わした。「竜芯2E」は年内に販売を開始する予定。（編集KS）
「人民網日本語版」2006年9月14日

http://j.people.com.cn/2006/09/14/jp20060914_63045.html

http://j.people.com.cn/2005/04/19/jp20050419_49380.html

何このドリカス級の石は

スマートなCPUを追求したいのにここはメーカーのマーケティングに
乗せられてる人ばかりなんですか？
今ゲーム機といえばIBMのPowerPCアーキなんだけど、例えばCELLは、
革新的だからSONYが採用したかといえばさにあらず。SONYの要求仕
様に応えてできたアーキかといえばとんでもない。IBM、東芝のセー
ルス・トークが極上だったのでのっただけ。PS3なんか彼らにはコケ
てもいいから数を生産したかっただけ。PS3は宣伝のインパクトが美
味しいというだけでPS3に採用されればそれだけでOK。くたらぎなん
ちゃらは道化ですね。とにかくこれを立ち上げて名前が業界に承知さ
れてHPCの分野のコアになろうというのが第一段階でしょう。
よく考えてみてください。PPCってそれほど先進的ですか。なんだか
半端でメモリアクセスが速いだけの8コもあるあの周辺プロセッサが
生きてくるソフト環境が本当にできるのは何年後ですか。
企業として生き残る技は大した物かもしれませんが、CPUの極みを目指
す観点からは完全に逸脱。噴飯もの。きっとあれらメーカーの設計担当
も馬鹿馬鹿しい、と思っているのではないでしょうか。単なるサラリー
・エンジニアでなければ、ですが。

131 名前： It's＠名無しさん [sage] 投稿日： 2006/09/14(木) 04:09:04
x86はコードネームで言えても、他の世界に出たこと無い井の中の蛙は多いからな
2001年にデュアルコアが出ていたのも知らず、2005年はついにデュアルコアか〜と思っていたところ、偶然Cellのニュースを目にしてしまった。
ずっと自分の井戸に閉じこもっていればいいのに、「8コア」の部分にだけ反応し、ファビョった。
8コア部分以外はわからない。なぜなら井の中の蛙だから。
132 名前： It's＠名無しさん 投稿日： 2006/09/14(木) 04:14:56
>>131
そんなもんでしょｗ
Cellはちょうど、Athlon64 X2が出る直前に仕様が発表されたんだよな。
半導体シェアでもAMDが第二位だと思いこんでたり、SOIがAMDの技術だと思ってたりする連中だから、
８コア！？ｚｑあｗｘせｃｒｖｔｙふじこも；：＠
マルチコアはCPUでも組み込みでも珍しいもんじゃないしな
ついでに言うと、CellはIBMの流れの１つにすぎない。
PowerPCも何種類もある。
133 名前： It's＠名無しさん [sage] 投稿日： 2006/09/14(木) 04:59:25
「なぜかソニーがお小遣いまでくれて好きにやれっていうから
我がIBMがだんだん優位性を失ってきたHPC分野（の一部）に特化したCPUを
作ってみたYO、PS3とやらにフィットするかどうかは知らないけど
ウチはこれでベンチ上はXeon/Itanium2系に勝てるから満足満足」という理解でOK？

IBMもまさかIntelが各コア毎に128bit SIMDユニット3基の化け物積んでくるとは思ってなかっただろうに

PS3が「安すぎる」ってのも確かでしょうな。
ワークステーションに使われるのはCellプロセッサ1ダイだけでも10万越えそう。

ソニーに対する投資判断が一気に奈落の底へ
http://japan.cnet.com/column/market/story/0,2000055915,20230427,00.htm

>>561
PS3に使われてるCellは単精度特化の出来損ないCellだから

ん？倍精度の性能出るCellなんてあるなら見てみたいぞ
Cellカードは酷いよな。XDR 256MB搭載だろうとあの価格はありえん。

XDRは1GBだった・・・

>>564
http://www.geocities.jp/andosprocinfo/wadai06/20060909.htm
の4の記事に書かれている。

http://techon.nikkeibp.co.jp/article/NEWS/20060913/121130/?ST=device
IBMがCell搭載サーバー機を出荷，ドイツ研究所などに納品

「倍精度も相当速い」

　「Cellに関して，間違った定説が一つある」（Mercury社の日本法人である
日本マーキュリーコンピュータシステムズ）。それは「Cellは倍精度の演算機能がない」と
いうもの。同社によれば，Cellは実際には倍精度の演算が可能で，しかも従来の
マイクロプロセサに比べて相当速いという。ただし，レジスタが単精度用のものしかないため，
倍精度は理想的な場合で単精度の50％，現実には単精度の場合の35％ほどの性能になる。
「それでもCell1個の単精度の演算性能は200GFLOPS以上になるので，倍精度も70GFLOPS以上
になる。現時点の86系マイクロプロセサよりずっと速い」（同社）。

ここにも沸いてたか。Z80じゃ倍精度演算できるけど
ソフト処理だからホンモノじゃないとか言い張る池沼がｗ

ソフトだろうとマイクロコードだろうとワイヤードロジックだろうと便利なら問題ないｗ
パイプラインが貧弱だろうと、ソフトが頑張れば高い性能出せるアーキテクチャも
決して否定しない。

Cellが本当に痛いのは、まともなSDKすら提供されてないこと。

あとGKは嫌いｗｗｗ

マルチコア世代の（単調なベンチマークで性能を稼ぐための）プロセッサ

>>567　日本国内で上場もしてないきな臭い代理店の人間が出てきても説得力無すｗｗ

IBMって上場してなかたｔんだ。

マーキュリーの日本法人

3月ローンチが年末に延び、そのぶんソフトは充実するかと思いきや、
実動デモすらまともに動いてないようなレベルだぜ？
EAにすら逃げられるようなゲーム機は終わってるとしか。

まぁ、IBMはどれが売れても儲かるからいいんだろうけどさ。

>568
えっと...
Z80には浮動小数点演算機能はないから、
倍精度どころか単精度でもソフトウェアエミュレーションじゃ。
4MHz動作時でも100ｋFLOPSに届くことはないと思うんだが(たぶん、もう一桁近く低いはず)

単精度演算のシステムで倍精度演算しようと思ったら、
必要なだけの精度を得るためには、何倍もの回数の演算が必要なハズなんだが...
2〜3倍程度の回数で満足できるとは思えん。たぶん、1桁は下がると思う。

そういや小数演算コプロ載せたら一週間かかった計算が一晩で終わって
感動したという話に聞き覚えがあるな。

エミュはどうしてもオーバーヘッドが出る。
それでも無意味ベンチでなく必要な計算がずっと速いなら良いが。

>>571
きな臭いの意味間違ってないか？

熱い！○○○！間違いない！　の意味で使ってるけど
いまどきWebサイトもないような会社信用できる？

日本語ではそれをうさんくさいという。きなくさいとは言わない。

http://www.geocities.jp/andosprocinfo/wadai06/20060909.htm

倍精度度浮動小数点演算は17.5GFlopsで100GFlopsには大きく届きません。
IBMは65nm版のCellでは倍精度浮動小数点演算を強化しているという噂があり，
今年の納入はともかく，完成時にはこのチップを使うことが考えられます。
現在のSPEは，倍精度演算パイプを1本持っているのですが，制御が手抜きで，7サイクルに2つの積和演算しか出来ません。
しかし，倍精度浮動小数点演算器の面積は0.19mm2でSPE全体の1/10程度なので，もう一本倍精度演算パイプを追加し，
毎サイクル２つの積和演算が出来るように制御するのは，それほど大きなチップ面積の増加なしに可能です。
これなら現在の128ビット幅のレジスタやデータパスを拡張する必要もありません。
こうすると，3.2GHzクロックで約100GFlopsになり，ドンピシャです。

>>575
いやいや、その池沼はハード演算じゃないから誤差がでるとか
ハード演算じゃないからピーク性能はゼロであるとか言ってるからｗ

どう計算しようと倍精度は精度の話であってハードウェア機能のことを
言うわけじゃないのにねｗ

>>576
17GFlopsじゃ遅いですかねｗｗｗ

どう考えても遅いです。
Core 2の倍精度は単一コアでも最大11GFlops出せる。
1コアあたり2GFlopsチョイはどう考えてもトロい。
複数スレッドに分割する手間はかかるし、同期（これも手作業でやる必要がある）なんかも
必要だし、実利用で半分の性能も出せるかね？


あー、ゲーム機の石でしたっけ？
ブルーレイが再生できるの除けば360以下じゃん。

http://homepage1.nifty.com/bee/diary/20068.html#d20060818

Freescale社，176億米ドルで投資ファンドに身売り
ttp://techon.nikkeibp.co.jp/article/NEWS/20060916/121218/?ST=observer

>581
「ハード演算じゃないから誤差」ってﾃﾗﾜﾛｽ
581が池沼呼ばわりすんのも納得する。
ピーク性能ゼロってのも。

>580
単精度演算で充分なゲーム用途では強いけど、
倍精度演算を多用するシステムじゃあ使い物にならないハードだな。

どう考えても、Core2DuoやらOpteronのマルチCPU使用の方が有用っぽい。
というより、用途的にはItanium2やらPAやらSPARCやら使う方が無難な気もする。

ま、用途に応じて割り切った設計・仕様なんだから、科学演算用とか演算ボード用とか無茶なことしなかったら問題にはならんのじゃないか。
所詮ゲーム機用CPU、と割り切ったら、それなりの性能ではある。

>563-564
すると、Cellカードの値段は、XDRメモリの値段が価格の大半を占めるわけだな。CPUは(価格的には)オマケ、誤差って感じか。

>>585
おまえもその池沼と五十歩百歩ｗ

「生産出荷台数」なんて見掛け倒しの数字を強調する
ハッタリ企業には相応しいよねCellは


PSPの在庫量すごいらしいぜｗｗｗ

そういやアレ任天堂のDSに1桁差つけられてるらしいな。

見た目のために操作性犠牲にしたり、黙って性能カタログスペックの
2/3に落としたり、ネタには困らないシロモノだ。

WiiのCPUってどれぐらいのスペックなの？

>>589
Gekkoの延長、つまり750ベースであるのは確定的にあきらか。
>>536,>>544-551あたり参照

『出荷台数』は
メーカー →　メーカー在庫 → ＜ここを数える＞ → 卸売 → 小売
※メーカーから卸などに出荷されたものをさす。


『生産出荷台数』は
メーカー → ＜ここを数える＞ → メーカー在庫 → 卸売 → 小売
※工場から自社倉庫に出荷した台数をさす。


参考：SONYの棚卸資産

ゲーム部門棚卸資産（注：PSP在庫）
2002年 6月末 1497億円
2003年 6月末 1450億円
2004年 6月末 1115億円
2004年 9月末　534億円
2005年 6月末　840億円
2006年 6月末 1220億円

エレクトロニクス部門棚卸資産（注：含むPS3部品）
2002年 6月末 5761億円
2003年 6月末 5261億円
2004年 6月末 6032億円
2004年 9月末 6885億円
2005年 6月末 5736億円
2006年 6月末 8076億円


大本営発表のためだけにろくに捌けもしないハードを量産するの辞めればいいのに。

>591
その大本営発表を見て、
売れてる・人気商品と勘違いして買う客がいるから、
まるっきり無駄ってわけではない。
読売新聞と同じでな。

ま、業績圧迫要因であることは間違いない。止めた方が業績は上がるんだろうとは思う。

会社とかどうでもよくね？買収とかライセンス供与とかでいつどこが
何を作っても不思議はないんだし。

Cell搭載サーバのベンチって無いの？
70GFLOPS出てるってやつ

>>591
Cellネタならある程度は許容できたが
それ以上はゲハでやれ。てか消えろ。

このスレではダンゴとMACヲタをあぼーんするのは基本だろ

17GFlopsじゃ遅すぎるということですが
代替となるCPUはなんでしょうかｗ

だからその17GFlops(ショボｗｗすら全コアのピーク性能の合算値でしかないことに気づけよ。
PS2の最大7000万ポリゴンなみに無意味。

全ての処理がマルチスレッド化できるという前提で考えるのが愚か。
1コアで2Gチョイじゃ、同期オーバーヘッドなどで現実的には8Gでも出せれば御の字だろ。

代替は無論、「Wii60」で十分です。
PS3自体が要らない子。現にサードパーティが引き上げてるじゃん。

ちなみに
　　Xenon　： 19.6GFlops(6.4GFlops×3)
　　Cell　　 ： 約17GFlops(8コア；PPE1個+SPE7個)

ピークでも同じゲーム機(360)の石に負けるなんて問題外じゃん
やたら面倒な同期制御や256kのローカルメモリの制限を克服してこれだろ。
Cellが得意の単精度も1スレッドあたりではやはり冴えないし、前述の理由により
性能引き出すのは難しい。

あー、HPC分野なら無論、POWER6やItanium2かな。倍精度が遅いのは話にならない。
PC市場は考えるまでもないよな。

計算間違ってた。つか、数値出てた。

　　Xenon　： 38.4GFlops(12.8GFlops(4DP/clk×3.2GHz)×3)

※Xenonは倍精度は1クロック2命令かつ1命令で積＋和の2オペレーション相当
参考：http://pc.watch.impress.co.jp/docs/2005/0514/kaigai178.htm

NECの技術は世界一ぃぃぃ!!!

>>600
他社部品のアッセンブリ技術だろｗ

で、叫べたかと思ったら、隣の奴が、他社部品のアッセンブリ技術だろｗ、とか言ってるんです。
そこでまたぶち切れですよ。
あのな、"他社部品のアッセンブリ技術だろｗ"なんてきょうび流行んねーんだよ。ボケが。
得意げな顔して何が、他社部品のアッセンブリ技術だろｗ、だ。
お前は本当に他社部品のアッセンブリ技術だろｗと煽りたいのかと問いたい。問い詰めたい。小１時間問い詰めたい。
お前、他社部品のアッセンブリ技術だろｗって言って現実逃避したアメ公ちゃうんかと。
NEC通の俺から言わせてもらえば今、NEC通の間での最新流行はやっぱり、
光イ(以下略、これだね。
大盛り光イ(以下略。これが通の頼み方。
大盛り光イ(以下略ってのは光が多めに入ってる。そん代わり銅が少なめ。これ。
で、それに大盛り主記憶(メモリ)。これ最強。
しかしこれを頼むと次から社員にセールスされるという危険も伴う、諸刃の剣。
一般人にはお薦め出来ない。
まあお前、>>601は、Cellボードでも弄ってなさいってこった。

で、「お、レスがついてる」と思ったら、隣の奴が、吉野家コピペしてるんです。
そこでまたぶち切れですよ。
あのな、流行したのずいぶん前だし、吉野家コピペなんてきょうび流行んねーんだよ。ボケが。
得意げな顔して何が、米国産牛肉の輸入を再開しました、だ。
お前は本当にアメリカ産牛肉が安全って煽りたいのかと問いたい。問い詰めたい。小１時間問い詰めたい。
お前、狂牛病の牛は存在しませんって言って現実逃避したアメ公ちゃうんかと。
富士通の俺から言わせてもらえば今、富士通の間での最新流行はやっぱり、
キムタクと岸部(以下略、これだね。これが通の頼み方。
岸部(以下略ってのは岸部一徳が入ってる。そん代わり岸部四郎が少なめ。これ。
で、それにネトバ時代のCeleron大盛り。これ最強。
しかしこれを頼むと次から電力会社に漏電を問い詰められるという危険も伴う、諸刃の剣。
パソコンを今すぐ買う人にはお薦め出来ない。
まあお前、パソコンを買う予定の人は、WindowsVistaまで待ってなさいってこった。

正直、スマンカッタ

にほんきぎょうｗ

>>599
　　-------------------------
　　Xenon　： 38.4GFlops(12.8GFlops(4DP/clk×3.2GHz)×3)
　　-------------------------
引用するネタに事欠いて，よりにもよって後藤弘茂の妄想すか(笑)
スカラFPUバイプラインが一本しかないのに，何故に4DP/clkすか？
http://journal.mycom.co.jp/photo/articles/2005/09/09/cedec1/images/008l.jpg

じゃあ19.2GFlopsか
んで、FPUで単精度×2のSIMDとすれば計算合うか


しかし、積算＋加算で2オペレーション分ってずいぶんとセコいカウント法だと思うが
SSE3のaddsubpsなんかは何オペレーションなんだろうなｗ

Freescaleの身売りの件，解体されてバラ売りされることを心配していたすけど，こういう見方も
あるようで。。。
http://journal.mycom.co.jp/articles/2006/09/17/freescale/013.html
　　---------------------------
　　引き続き半導体ビジネスに強くAddressしてゆくために非上場化を図った、というあたりが
　　正確なところなのだろう。
　　---------------------------
ちなみに，この大原氏のFreescale 高橋社長のインタビューってPC分野にわ関係ないすけど，
それなりに面白いす。
http://journal.mycom.co.jp/articles/2006/09/17/freescale/

>>605
単精度SIMDのことじゃねｗ
倍精度演算の対抗馬に単精度持ち出されるとは思わなかったはｗｗｗ

>>608
どんな馬鹿でも単精度SIMDを"DP/clk"とわ書かないと思うす。
VMX128わ，[4並列の単精度演算] x [積和で2ops] で 8FLOPS/clkだし。。。

ちょっと昔の記事だけど。

IBM、1万6千個のCellと8,000個のOpteronを搭載したスパコン
〜ピーク性能は1.6PFLOPS
http://pc.watch.impress.co.jp/docs/2006/0907/ibm.htm

>主用途である複雑な計算にはCellシステムを用いる。

って書かれてあるけど、性能どれだけ出るのかねえ…。

理論値ならコピペした内容に書いてあるかと。
実測はやってみなきゃわからん。

まぁ、実効スループットは10GFlopsは確実に割るから
Core 2のシングルスレッド性能以下だな

>>564
製造原価＋マージンに開発費がソックリのっかってるから
あんなもんでしょ　>値段。
あの色物ボードが10万枚とか100万枚とか掃けるなら
もっと安く出来るんだろうけど。

>>609
自分にレスですかオイ
修正したじゃん。


最大スループットが同じならコア数が多い方が実効スループットは下って理屈は
わかるようなー？
DPで3コア計19.2GFlops、方や7だか8コアだか。
Xenonは1コア2スレッドのSMTだから、より実効スループットは差がつくと思うけど。

>>597
ClearSpeedのSIMDアクセラレータボード。
1枚で96Gflops出る。

>>606
> しかし、積算＋加算で2オペレーション分ってずいぶんとセコいカウント法だと思うが

積算と加算を別々に行うCPUがある以上、積和演算を2つとカウントするのは妥当でしょ。

>>616
PS2のEEの6.2GFLOPSもその計算方法だったと思うし、まあ基本ですね。
DCのSH4の1.4GFLOPSだとちょっと計算方式違うみたいだけど。

a[0]*b[0] + a[1]*b[1] + a[2]*b[2] + a[3]*b[3]　

1命令で7SP分だな。

整数にはFLOPSに相当する性能ないよな。
整数ならIA32にはpsadbwやpmaddwd, pmaddbwなんてのもあるから恐ろしい性能になるぜ。

http://www.cs.berkeley.edu/~samw/projects/cell/CF06.pdf

cellの実性能思ってたよりスゴいみたいだな

>>613
いちおう海外じゃ大学や研究機関に試供品的に配って
生産数稼ぐセコい努力はしてる。
それでもいいとこ１００もいかないから焼け石に水。

http://www.ne.jp/asahi/comp/tarusan/main148.htm

化け物でねぇか................。＿|￣|○

>>621
構成もクロック数も書いてないから、比較対象が
どの程度のレベルなのか分からんね。
例えばx86はPen�V500のSSE単精度が2GFLOPS/Sを考えると
AMD64は低すぎだしな。シングルコアか？

理論ピーク値から逆算すると2.2GHzのシングルコアだな

[倍精度]
2.2GHz x 2FLOPS = 4.4GFLOPS

[単精度]
2.2GHz x 4FLOPS = 8.8GFLOPS

Itanium2 1.4G/L3-3M (Madison)
Opteron 2.2G/L2-1M (SledgeHammer)

そいつは、メモリ性能に合わせたベクトルスパコンマンセーだからｗ

>>620
去年セルを学術目的に活用しよう的な学会を立ち上げたが
期待したほど人が集まらなくて頓挫したのを教訓に
まずブツをねじ込んで使ってもらおうと攻め方変えたのかもしらん。

物があってもそれにどれだけ人割いてもらえるか怪しいが。
一級の研究機関ほど”常に”人員不足だし。

>>621
それって、単にコア載せたもん勝ちっていってるのと同じでね？
そもそも、それなりにスケールしなければ、大規模SMPシステムなんてあり得んわけだし・・・

つかメモリのスピード速くてもノード間となるとどうかね？

なんでItanium→Itanium2で、
単精度SIMD命令を2命令/clockから1命令/clockに落したのかなぁ。

他のCPUは、単精度SIMDで倍精度の2倍の速度になるようになってるのに。

>>629
メモリ演算強化したほうが良かったから

>>629
DSPのようなどこかのSIMD特化CPUと違って
Itaniumはシステム中核のプロセッサだから。
システム全体のパフォーマンスが上がる方向で設計するのは当然。

みんなも、IBMみたいにCELLでスパコン作ってみたいのかな、
なんか絶対に性能上がらない雰囲気と思うが解決策はあるのかな。
各SPUを繋いでいるリングバスにメモリを直結してレイテンシ０で
R/Wできればネックは解消されるのだろうか？

>>630-631
単精度SIMD命令の実装の何が他を邪魔していたの?

クロックの向上

単精度小数SIMDあんま使わないから他の命令にトランジスタ使ったっつー事で内科医。

「うまく使えば」cellはダントツに速いわけで
やっぱり何かでうまく使ってみたいってのはあるんじゃないですかねえ

PCなど汎用コアは、どんな処理もはやくないと意味がないよｗ
これが問題なんだけどねｗ

理想はその通りで俺も同意なんだけど、なんでも速いってのが無理になって
きてるから例えばx86や他のCPUもマルチコアに走ってるわけで
一般人が入手できる価格の8コアとしてはcellが一番最初となると
やっぱり期待はしたいとこかな

米Freescale、176億ドルで投資グループに身売り
http://enterprise.watch.impress.co.jp/cda/foreign/2006/09/19/8663.html

PC用のCell搭載のビデオカードって出ないのかな。

かつてhpが、
OpenGL向けのビデオカードのVisualize fx10に、
PA-RISCなCPUコアを6つ積んでいたことがあったよね。

DirectX向けではなく、OpenGL向けなら、
ワイヤーフレームが異様に特異なビデオカードとして、
ジオメトリ計算にCellを使うというのは、いけてない?

>>639
かつての半導体企業トップが…

ビデオカードは無理でしょ。
Nvidia や ATI の GPU の方がよっぽど高性能。
もうちょっと汎用な物理演算カードなら可能性があるけど、市場が狭いのが難点。

ローパワーでハイパフォーマンスを目指すWiiのプロセッサ
http://pc.watch.impress.co.jp/docs/2006/0920/kaigai301.htm

GAMECUBE　486MHz(243MHz×2)
Wii　　　　　　　729MHz(243MHz×3)

どうみても可変クロックです。本当にありがとうございました。

>>643-644
どう見ても「ローパワーでハイパフォーマンス」じゃなくて「ローパワーでローパフォーマンス」です。
ありがとうございました。

まあWiiは買いますが。

いろんな意味で「GAMECUBE 1.5」だな。

EE＋GSに飼いならされた日本人なら
ハイパフォーマンスだと勘違いするだろうな

しかしどれだけ消費電力抑えてるんだろ？興味ある

まあ750系列として適当に引っ張ってくると、750FL@733MHz(LowPower)でTyp5.1Wなわけだが、
90nmの10S+（10S2だっけ？）のLowPowerは1.0-1.3Vで大体出来てるわけで。

…んー、なんかGekkoより下がりそうな気が。

>>644
なるほど…

GCは162MHz×3なんだけど.....

せめてAltivec強化とかしてくれればなぁ

>>598

あ　れ　れ　？

PS3よりWiiのほうが性能がいいなんて誰も言ってないし
大まかなスペックも既出情報
ただPS3は

デカい
重い
高い
熱い
やばい
間違いない

だから売れない。終わり。

俺としては性能以前にやりたいゲームが無くて買う理由が無い。

フランス気象庁にベクトル型コンピュータ「SX-8」を納入、合計28T FLOPS
http://www.nec.co.jp/press/ja/0609/2004.html

アメリカは日本の牛肉やスパコンを輸入禁止にしているから
世界一旨い牛肉と世界一早いSX-8が買えないのだ。
フランスの天気予報も少しは改善されるのかな？

スカラ派のやつはいねーの？ｗ

Itanium2マンセー

地球シミュレータのプロセサやメモリを最先端の技術で作り直せば、かなりクロック上げられるんじゃね？
そしたら性能もリニアに伸びるんじゃね？

メモリ周り(ESの命)が開発に振り分けねばならないリソースとペイするほど進歩してるかは疑問
光系間接続完成させてからでいいじゃん
ただでさえ体力では米国と差があるんだから

>>657
残念ながら三次元電磁界シミュレーションをベクトルで流して以来、ベクコンの虜です。

「Wii60」って北米のゲーム業界でいわれてる360(Three Sixty)とWiiの掛詞なんだが。
Wiiと360さえあればPS3は要らないって。
実際、PS3は360の2倍の価格するけど性能は出ないしGPUに至っては360以下だから。

ちなみにBDドライブについては高い理由にならないです
・DVDより転送レート低い
・ムービーゲーならDVD枚数組めばまだまだいける
・I/O dataの「書き込み対応」のBDドライブでもたかだか4万程度
・そもそも500Wクラスの巨大爆熱マシンでBD Videoを再生する必要性がない。

PS3は開発環境はPS2より圧倒的に良くなるってのも大嘘。
デスマ必至ですわ。

苦多良木さんは、なんでああも出来もしないことを言えたものか不思議でなりません。

各プロセッサにおけるGEMMの性能

プロセッサ(Ghz) ＣＥＬＬ(3.2) CrayX1E(1.13) AMD64(2.2) Itanium2(1.4)
倍精度 Gflos/s　　14.6 　　　　　　　16.9　　　　　　　4.0　　　　 5.4
単精度 Gflos/s　　204.7　　　　　　 29.5　　　　　　 7.8　　　　 3.0

CELLは非常に強力な密行列積演算能力を持ち、科学技術計算で重要な
倍精度演算ではAMD64、Itaium2に圧勝し、ベクトル機であるCrayX1Eに迫る結果を示した。
またゲーム用途で重要な単精度においては、比較にならない圧倒的高性能を示している。
設計思想の面目躍如といった所だ。

単なるゲーム用プロセッサが科学技術計算専用に設計されたマシンを
上回る高性能を出すというのは画期的なことであり、すばらしいことである。

http://www.ne.jp/asahi/comp/tarusan/main148.htm

↓まるでPS3の値段のようなグラフ
http://www.ne.jp/asahi/comp/tarusan/CELL6.jpg



CELL＼(^o^)／ﾊｼﾞﾏﾀ
＼(^o^)／ﾊｼﾞﾏﾀ＼(^o^)／ﾊｼﾞﾏﾀﾖｰ

　GEMM厨ｷﾀ━!

GEMM以外では倍精度でもCELLがCrayX1Eに勝利

CELL＼(^o^)／ﾊｼﾞﾏﾀ
＼(^o^)／ﾊｼﾞﾏﾀ＼(^o^)／ﾊｼﾞﾏﾀﾖｰ

ttp://grape.astron.s.u-tokyo.ac.jp/~makino/journal/journal-2006-09.html#16
> 明らかにアーキテクチャとしては死んでる XXXXX をまだ作ろうとしている
> 某社とはえらい違いだ。

XXXXX は既に死んでいるらしい

RDRAM？

SPARCかｗｗｗ

ALPHA？
ppc64？
AMD64？

>662
久sonyってことでFA?

POWERか？

「ベクトル機」なんじゃないすか？

IA-64
だろ

某社って書いた意味ないじゃん

>>673
> まあ、ある意味、そういうことがちゃんとできる会社だからコケないんだな。
これはIntelのこと

　明らかにアーキテクチャとしては死んでる IA-64 をまだ作ろうとしているIntelとはえらい違いだ。

全然ちゃうやんけ



　明らかにアーキテクチャとしては死んでる SPARC をまだ作ろうとしているSunとはえらい違いだ。

>>671
POWERはべつに死んでない。

>明らかにアーキテクチャとしては死んでる XXXXX をまだ作ろうとしている
> 某社とはえらい違いだ。
五文字か……６５Ｃ８１６は6文字だから違うな。
R8000とか？
Alphaも五文字だ。でも誰も作ろうとしないけど。

ストレージでは勝ち目なしなのに馬鹿な船頭が居てヤバス
Niagara2はSMP非対応でヤバス
Opteronを4Chip以上でも主力にするかと思ってたけどFB-DIMMキャンセルでお先真っ暗
富士通のSPARC64だけが最後の希望

これなんて会社?

>>656
天気予報はスパコンの能力あがってもメッシュが小さくなるだけ。

日本で狂牛病発生したとき、日本から米国への牛肉輸出が
止められたというニュース見た記憶があるんだが。

>>680
まだ解除になってなくね？

AMD、TorrenzaでIBM/HP/Dell/Sunらと協業
http://pc.watch.impress.co.jp/docs/2006/0921/amd.htm

>>640
ttp://journal.mycom.co.jp/articles/2006/09/14/cedec3/010.html

8基のSPEフル回転させてXGAで3.5fpsという
次世代を感じさせる素晴らしい結果を出してるから
Cell搭載のビデオカードに、性能面での期待はしない方がいいな。

AMDでもIntelでもいいんだけど、フルプログラマブルなGPUをコアに統合したCPUが実際に
出てくるのはいつごろになるのかねえ。かなり期待してるんだけど。

そういうのこそx86 ISA(SSE含む）＋トレースキャッシュでいいじゃん。

はあ？

統合以前にもっと低レベル（DirectX,OpenGLを介さない）でGPUにアクセスできる
仮想マシーンが登場するのかな？

ATIが発表したDPVMとか
ttp://www.ati.com/developer/siggraph06/dpvm_sketch_siggraph.pdf

ISAの違うコアを統合する気は無い
ってIntelが

>>683
レイトレやんけ

HDVをH.264にリアルタイムでトランスコードできるようになってくれれば、どんな実装でも構わんよ。

ハードウェアエンコーダ買うのが一番早いな。

H.264のDCTは整数演算だからCore 2 Duoでソフトエンコしてもそこそこ性能出そう

>>690
それこそ、汎用化が進んで巨大SIMDお化けになったGPUを活用できる。
何年後になるかは分からんが。

浮動小数演算主体のGPUじゃ整数性能はたかが知れてるよ

ぶっちゃげ、GPGPUの利点ってVRAMの性能だけだよな
イラネ

>>693
もし統合してもモンスター級は載らんだろう。熱いから。

モンスター級は載らないだろうが、それでも、浮動小数点演算がクソ速いGPUが載ることはメリットじゃないかな。
もちろん現行のGPUは倍精度演算は考慮してないけど、将来的にCPUに統合するとなったら、倍精度も視野に入れてくるだろう。

H.264エンコーダにはそもそも浮動小数演算回路そのものが必要ない

>>698
それマジ？
そして、GPUって、動画エンコードのように高い並列性を抽出できる作業であっても、
整数演算はCPUより遅いの？

ああ、>>699の「GPU」ってのは、「フルプログラマブルになった、将来のGPU」って意味で。

現状Vertexシェーダもピクセルシェーダも浮動小数用向けですな
つーか、目的上整数演算をサポートする必要自体ない。


浮動小数だとハードやソフトの実装によってエンコード・デコードされるデータが食い違うことが
あるが、整数だと同一性が保障される。
H.264は確実にMPEG2に取って代わる。だからこそCore 2 DuoのSSEは整数を重視したと思う。

浮動小数主体のGPUじゃ、というがコプロセッサは数種類出るようなので、
H264エンコードに強いコプロセッサだって出るだろう。
どういうカテゴリ分けになるか知らないが。

ttp://www.theinquirer.net/default.aspx?article=34543
Intel integrates graphics core into memory controller as well as CPU

Intelも？

SM4.0では整数演算命令もサポートされるそうです。
パフォーマンスはモノが出ないとなんとも言えませんが・・・

動画のコーデックこそ、汎用CPUでやると効率が悪いものだよね。

DCTなんて、入口から出口まで一本道なんだから、CPUの柔軟性は必要ないし、
オプティカルフロー検出のように、1つのものと複数のものを比較するのは、CPUの苦手とするものだし。

とは言えもう一個別にデバイスをのっけてペイする状況がどのぐらいあるかという話になるな

AMDのCPUがGPU載せる理由って、
単に、ローカルフレームバッファの扱いに困り果てている現状からだろ。

統合チップセット使ってローカルフレームバッファ載せる場合に、
1. CPUのメモリコントローラにメモリをつないで、GPUはHT経由でメモリアクセス
GPUによるメモリアクセスが遅くなる欠点有り
2. 統合チップセットにメモリをつないでCPUはHT経由でメモリアクセス
CPUによるメモリアクセスが遅くなり、CPUの実性能が大きく低下する危険がある
3. CPUとGPU(統合チップセット)に個別にメモリを付ける方式
わざわざ統合チップセットを使う意味が無くなるほどのコストが必要に

という、どの方式でも難がある現状を打破するには、CPUとGPUを統合するしかなかったんだろ。

上記HTは、ハイパースレディングのことではなく、ハイパートランスポートのことだから、間違えないように。

1. は実はそんなに問題じゃない。GPU が行なうのはストリーム処理だから、
必要なのはバンド幅であってレイテンシは問題にならないので。
これに対し CPU の場合にはレイテンシが重要。だから 2. はありえない。

Intel も数年後には CSI に移行して、AMD の構成を後追いすることになるしね。

しっかしここ最近は、INTELがAMD後追いしてる技術多いな
プロセスとかトランジスタは別にして

巨人に勝つには先手を打たないといけないからな。
あと低クロック動作時のメインメモリにGPうがアクセスするときどうするか、という問題もあったようだ。
これも大した問題じゃないといえばそれまでだが。

Conroe+netburstのマルチコア作ればいいんじゃね？
フィルタや何やらをConroeでやって、純粋にエンコードだけnetburst

Core2のIDCTは相当速いらしい。同クロックのK8の倍速以上。
http://www.marumo.ne.jp/db2006_8.htm#26

ttp://www.theregister.co.uk/2006/09/22/ibm_power7_opteron/
POWER7 が、Opteron のマザー (にちと手を加えたもの) に載るって、
ﾏﾁﾞﾃﾞｽｶ.
HyperTransport を I/O および CPU 間接続に使うんだよね、たぶん。

Dell、IBM、HP、Sun、Fujitsu Siemens と、主要サーバメーカ全てが
Torrenza に手を出してるみたいだし
ttp://www.theinquirer.net/default.aspx?article=34531
Intel が CSI 導入にグズグズしているうちに、Intel 以外のサーバ系
プラットフォームは HyperTransport 一色になるかもね。
Intel は例によって社外には CSI のライセンスを出し渋るだろうし。

> HyperTransport を I/O

サウスブリッジ相当との接続に使うって意味ね。

不勉強な点
>Intel が CSI 導入にグズグズしているうちに
>Intel は例によって社外には CSI のライセンスを出し渋るだろうし。

>>683
その記事にもちゃんと書いているが
LSの容量（256K)よりデカい物を扱う
メインメモリに対してのアクセスが絡む時は
もうてんやわんやの大騒ぎになる。

定期的にCELLはx86より高性能な結果とやらが貼られるが
グラフ脇の注記を見れば分かるが
LSに収まりきるブロックサイズのベンチしかやってない。

>某社で思い出した。
>(上の某社と某F社が同じとはいってませんので念のため)

ならなんで思い出したんだよ :-P

>>716
某I社のベンチみたいなもんですね。712とかみたいな。

>>718
はい？

最大256KB内でなるべくメインメモリにデータ取りに行かない処理って
ストリーミング処理以外なかなか思いつかんな。

相互依存関係がある処理は駄目だし。
データサイズが大きいシムも駄目だし。
（ゲノム屋定番のタンパク質構造解析でやるMDシミュレーションに
Cellは使い物にならんという事）

ttp://www.theregister.co.uk/2006/09/21/intel_open_chips/
>Intel will open server chips to partners next week
>Just like AMD

方向は結局同じになるのか。
IDFで何か発表予定？
GPUの統合も恐らく同じくして来るだろうし・・・

そう考えると
Intel -> 自社製GPU
AMD -> ATI GPU
VIA -> S3 GPU
x86 CPU3社はそれぞれGPU持ってることになって
あぶれたnVIDIAはどうなるのか・・・

ミドルレンジ〜ハイエンドGPUメーカーとしての地盤が磐石となる

>>703
Timna復活だな。。。

>>716
　　-------------------------------
　　LSに収まりきるブロックサイズのベンチしかやってない。
　　-------------------------------
判りやすいように日本語の資料リンクしておくすけど，Fig.3やらFIg.4の解説に
あるような2^21個やら2^24個の浮動小数点が256KBに収まる。。。と思ってる
訳じゃ無いすよね(笑)
http://www-cr.scphys.kyoto-u.ac.jp/member/nakamori/ppt/tenmon_2006spring.pdf

> SPEのメモリサイズの制限により、Z-testでもデータを細かく分けて、
> 並列処理する必要がある。SPEへのデータ送受信にはいくつかの
> 手段があるが、今回は大規模データの転送に最適なDMA転送により、
> 観測データを各SPEに転送。そして、検定する周波数f を使って
> ループを作るために、word 単位のデータ転送に最適なMailBoxを使用
（以下略

おもっきし糞じゃん

>>724
FFTは巨大配列をランダムルックアップするようなアルゴリズムじゃない
SPEの得意とする浮動小数積和算やシーケンシャル処理主体のFFTみたいな
アルゴリズム持ち出すなんて、詭弁もいいところ。

自動的に溜め込み、被ったら利用するだけのキャッシュとは基本的に違うのだよ！
http://www.ne.jp/asahi/comp/tarusan/main148.htm

>>725
　　----------------------
　　浮動小数積和算やシーケンシャル処理主体のFFTみたいなアルゴリズム
　　----------------------
それ「LSに収まるデータサイズ」という難癖と何の関係も無い弁護のような気がするす(笑)

全然違うだろ。
Trieを探索するたびにメインメモリに読みに行かなきゃいけないのと
断片だけでも必要な配列の一部が納まってるのとでは。

参考までに、FFTはこんなコードです
http://www5.airnet.ne.jp/tomy/cpro/sslib8.htm#source

一部の頭のおかしい人でなければ

　　LSに収まりきるブロックサイズ

に分割し並列処理可能なことはおわかりでしょう。

>>712
これこれ
SSE4・・・じゃなくてSupplemental-SSE3でミスリードしてしまったのは申し訳なかったな。



H.264エンコーダの処理の大半がIDCTなんだが。>>718
こういう実用的なサンプルコードを無償提供してる姿勢は評価すべきだよ。

SPEのローカルメモリって256KBでしょ？
MS-DOSの640KBより少ないメモリで作れるプログラムなんて、高が知れてるよ。

>>729
　　----------------
　　分割し並列処理可能なことはおわかりでしょう。
　　----------------
この手の処理が特例。。。という主張わキャッシュやMPの有効性全体に対する否定なんすけど(笑)

ヲタがたる同様ソフトウェアの知識がない事を認識。

それでも>>731みたいな知恵遅れよりははるかにマシだけどね。
プログラムなんぞはHDDに追い出しても実行できることは十年も
前にマイクロソフトが証明してます。

>>734
釣り・・・だよな？

512 ：大将 [] ：2006/09/22(金) 02:34:16 ID:5BcAUztB0
んー
cellはスパコン業界じゃ流行らないんじゃないかね。
結局数字の上でのspecと実際のspecの乖離が激しそうだからね。

linpackで鬼のようなスコアを出すBlueGeneが国内でどれだけ入ってるか知ってるか?
僕の知る限り、茨城辺りに1件だけだよ。
ところが、>>1のサイト（tarusan）で散々叩かれてるItanium2ベースのスパコンなんて
国内で死ぬほど納入実績がある。

帯域だのピーク性能なぞで実際の計算が出来るワケじゃなくて
科学者が組んだ解析プログラムがいかに速く計算出来るかが問題なんだよ。
その点でItaniumは非常に優秀であって、cellがどうなのかは未知数。
少なくともウチ等近辺ではcellは話題にもならない。
価格対性能比ではまだしも、単体性能の比較では比べるまでも無いと思う。

>>736
何故，イタい知ったかさんの書き込みを貼るすかね。。。
　　------------------------
　　linpackで鬼のようなスコアを出すBlueGeneが国内でどれだけ入ってるか知ってるか?
　　僕の知る限り、茨城辺りに1件だけだよ。
　　------------------------
KEK: http://www.itmedia.co.jp/news/articles/0509/28/news091.html
ニイウス: http://japan.cnet.com/news/ent/story/0,2000056022,20075938,00.htm
産総研: http://www.ibm.com/jp/press/2004/09072.html

下位のMadison相手に勝ち誇ってもみっともないだけです

まあCellを使わなくても、Powerは何系統もあるわけで
Itaniumは一つ失敗したら死亡

なんかどっちもどっちって気がするなあ。

FFT って非常に応用範囲が広い演算なのに、FFT が速いってベンチを
詭弁扱いするなんて、それこそ詭弁な気がする。
もちろん locality がまったくないような演算では LS のメリットは
ないだろうという指摘自体は正しいけど、locality のあるアプリの
方がむしろ世の中には多いわけで。

でも、Cell が既存の HPC マーケットでバカ売れするかっていうと、
まあ売れないだろうとは思うけど。
既存のアプリは全く動かないだろうからねえ。
Cell 向けの演算パッケージが多く出回れば話は変わるかもしれんが。

BlueGene は MPI 使って書いたアプリならそのまま動くわけで、
そこら辺が Cell とは大きく違う。

TV＆周辺機搭載でﾘｱﾙﾀｲﾑうｐこんが低価格機でできるようになると思うね
将来は

>>740
　　--------------------
　　BlueGene は MPI 使って書いたアプリならそのまま動くわけで、
　　そこら辺が Cell とは大きく違う。
　　--------------------
その通りす。Blue GeneとCELLベースのHPCシステムとの違いわ，IBM自身がこう述べているす。
http://www.hpcwire.com/hpc/893353.html
　　====================
　　HPCwire: With that in mind, what kinds of application differentiation do you see between
　　　　Roadrunner and Blue Gene?

　　Turek: Clearly, the Roadrunner represents a bigger memory model than Blue Gene. But it
　　　　also has a different kind of programming model. Today for example, MPI applications,
　　　　in almost 100 percent of the cases, are capable of being ported to Blue Gene, usually
　　　　within a day, with reasonably good performance. Tuning, we've discovered, takes maybe
　　　　another two to five days to get really outstanding performance. With respect to the
　　　　Roadrunner model, that's going to be a bit different because of the way that system is
　　　　architected. We'll reveal more details about the Roadrunner APIs down the road; it's a
　　　　little premature to do that now. We'll go public with that sometime this fall, for sure.
　　====================

>>740
まー、おいらとしては、ループの内側が数万回でもまわれば十分局所性はあるし
データ全体の容量を持ち出して「LSに納まらない」っていうのは詭弁といいたかっただけで

いくらピーク性能が優れてても、ピーキーな設計ゆえにソフト開発に
金がかかったら元も子もないわけで。
今回のTGSでPS3ソフトがろくに性能出せずに醜態さらしてる現状考えれば
やっぱりCellは扱いづらい代物だと思う。

扱いづらいってのは、誰も否定しないところでしょ。(MACヲタは知らんが)

でもキャッシュの振舞いを必死に想定して頑張るよりは、LS を使って明示的に
指定した方がむしろ楽だと感じる変な人(褒め言葉)は一定の割合で存在すると
思うし、Cell が想定しているのはそういうピーキーな性格のマシンが大好きな
人なわけで。

ダンゴはむしろ、そういうタイプの人間のような気がするんだが、そうまでして
Cell を嫌うのは、任天堂ヲタなのか？(w

>>743
>>744さん同様，私も何故団子さんがCELL BEを嫌うのか不思議に思っているす。
AltiVecも正当に評価してるみたいだし，トリップ解析コードに入れ込んでるヒトだし，
CELL用のコードが書けるようになるのを楽しみにしてそうなモノすけどね。。。

まあ評判より現物見てから評価するつもりなのかと，好意的に受け取っておくす。

そもそも現状のプロセッサアーキテクチャの進歩の方向性で，プログラミングの設計として
　・SIMD (or データレベルの並列性)に対応しましょう
　・処理わ，複数のプロセッサに分割できるようにしましょう
　・プロセス間通信とメインメモリへのアクセスわ，メイン処理の裏に回すようにしましょう
ってのわ，CELL BEに限らないと思うす。

ヒント：正規表現オートマトンがLSに納まらない

倍精度演算性能を強化したCELL+が出るっていうのはマジすか？

>>748 さん
本当す。>>742のリンク先をどうぞ。

>>747 団子さん
正規表現すか？たとえばここを見ると http://katsu.watanabe.name/grep/p7.html
対象パターンが「長文」の場合，
　単純パターンマッチ: SIMD化
　遷移: マルチスレッド化
に対応しているように見えるす。
対象パターンが短い場合にわ，単純に探索領域を分割してマルチプロセス化すれば良い
ように見えるすけど。。。

PS3が安価なCellワークステーションとして使えるならともかく
BDプレイヤ付きゲーム機じゃん

ユーザープログラミング出来ないデバイスには萌えない

CELLわ，CELLで非常に面白いすけど，もう一つの現実的な"alternative"である
Itaniumのてこ入れが始まったようす。
Intelが自ら日立チップセット搭載のMontecito搭載ラックマウントサーバーをベアボーンキット
で販売するんだそうす。
http://news.com.com/2100-1006_3-6118469.html
公開されているロードマップでわ，XeonとItaniumの「システム価格」(プロセッサの価格でわ無い
ことに注意)が同程度になるようにする。。。とのことだったすけど，本気で手を打ってきた模様す。

こういう条件下では速い石より
どういう条件下でもそこそこ速い石の方が
使い勝手がいいと思うが。

石が人間様に運用の仕方を強制してくるのは
主従関係が狂ってる。

>>752
　　------------------------
　　石が人間様に運用の仕方を強制してくるのは
　　主従関係が狂ってる。
　　------------------------
それが正しいことなのかどうかわ、ともかくとして、戦車のサイズに合わせて乗務員
を選抜していた国もあるということで。。。

>>752
汎用でないプロセッサなんて世の中にごまんとあるけど、
それらすべてが汎用プロセッサに置き換わるべきだとでも？

>>747
コード書いて飯食ってる人間なら皆、大まかな向き不向きはわかるだろ。
引き合いに出すなら、「使えそうだが使えない」例を出せよ。

>>598のスペック比較は正しいのかい？よく分からんのだけど。

>>744
アンチの妄想もひどいなｗ　ずっとCell関連のスレみてたらMACオタへのそんな感想でねーよ。
>>752
コンピュータ自体が人間選んでるけどｗ
あんたプログラム１つもできないでしょ？
地球上にはあんたが言うような理想的なCPUは存在しないということだよ。

>>756
256KBのメモリじゃなんにもできないといってるアホはスルーでｗ

>>750
Linux搭載は中止になったの?