Intelの次世代CPUについて語ろう Part15

■前スレ
Intelの次世代CPUについて語ろう Part14
http://pc7.2ch.net/test/read.cgi/jisaku/1108228581/

■過去スレ
13 http://pc7.2ch.net/test/read.cgi/jisaku/1097947493/
12 http://pc5.2ch.net/test/read.cgi/jisaku/1089896048/
11 http://pc5.2ch.net/test/read.cgi/jisaku/1085287040/
10 http://pc5.2ch.net/test/read.cgi/jisaku/1079371291/
9 http://pc3.2ch.net/test/read.cgi/jisaku/1077935289/
8 http://pc3.2ch.net/test/read.cgi/jisaku/1076749130/
7 http://pc3.2ch.net/test/read.cgi/jisaku/1075729779/
6 http://pc3.2ch.net/test/read.cgi/jisaku/1074656386/
5 http://pc3.2ch.net/test/read.cgi/jisaku/1072672636/
4 http://pc3.2ch.net/test/read.cgi/jisaku/1069899330/
3 http://pc3.2ch.net/test/read.cgi/jisaku/1068220780/
2 http://pc3.2ch.net/test/read.cgi/jisaku/1064098746/
1 http://pc3.2ch.net/test/read.cgi/jisaku/1058361617/

※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。

アムド虫が2GET

録音除けのおまじない

　１：事実に対して仮定を持ち出す
　　　　 「プレスコの消費電力がAMD64以下だったらどうする？」
　２：ごくまれな反例をとりあげる
　　　　 「IntelのPen-Mは消費電力が少ない優れたCPUだが」
　３：自分に有利な将来像を予想する
　　　　 「次世代プロセスではリーク問題が解決され、Intelが有利になる」
　４：主観で決め付ける
　　　　 「AMDのシステムは不安定だ」
　５：資料を示さず自論が支持されていると思わせる
　　　　 「メーカーマシンのシェアを見れば、Intelが優れている事は自明」
　６：一見関係ありそうで関係ない話を始める
　　　　 「ムーアの法則ぐらい知ってるだろ？」
　７：陰謀であると力説する
　　　　 「自作板にはAMDの社員が常駐してるんだよ」
　８：知能障害を起こす
　　　　 「論破するまでもない屑どもの巣窟だな」
　９：自分の見解を述べずに人格批判をする
　　　　 「自作板のヲタだけがありがたがってるAMD」
　10：ありえない解決策を図る
　　　　 「プレスコの排熱ぐらい簡単に対処出来るだろ」
　11：レッテル貼りをする
　　　　　「マニアックな構成でトラブルを楽しむマゾヲタなワケね」
　12：決着した話を経緯を無視して蒸し返す
　　　　 「実際にプレスコとAMD64の発熱を比べてみたのかい？」
　13：勝利宣言をする
　　　　　「ネットバーストの先進性が分からないような厨房ども」
　14：細かい部分のミスを指摘し相手を無知と認識させる
　　　　　「DDR2はより消費電力が少ないデバイスなんだよ」
　15：新しい概念が全て正しいのだとミスリードする
　　　　　「デュアルコアの定義が一つである必要はないよ」

ぺ4様改めぺＤ様。

Godzilla

ここIntelのスレですよね？

うん、intel

淫照

Intelが復権するのは、2007年以降だろう
それまで、お休み

ヨナとかメロンには期待しとるよ

ヨメは､来ないようなきがする
アーキテクチャとしては期待できるが
インテルが2007年に製造することは不可能じゃないか？
製造技術でAMDとここまで差がつくと､同等レベルのCPUを
量産できるとは思えない
逆にいえば、1年遅れでよければできるがその間にAMDが躍進する
MSならば､ライバルがいない関係上スケジュールを
後ろにずらしても、さほど影響はないが
インテルだと経営に影響してきたらいよいよやばい
端っから性能で劣る設計では､製造は出来ても勝負にならないし
勝負に勝とうとすると、製造できない
さて､どうなる？

>>11
アキレスと亀

とりあえず、薄利多売でシェアを維持すると思う。

AMDは2007年まで生産量が増やせないのは痛い。

うんこバースト早く氏ね
PenM系最強

Intelも売れ筋はケロリンだからねえ
ミドル〜ハイエンドはAMDに完全に持ってかれたね

AMDの小規模施設で高付加価値なミドルレンジ・ハイエンドを確保
intelの大規模施設で薄利多売のローエンド向けを大量生産

をを。なんか理にかなってる気がしてきたぞ。

>>16
薄利なのはAMDでは？

http://www.amd.com/us-en/assets/content_type/DownloadableAssets/kbdmm.pdf
2005-Q1 AMDのCPU売り上げは7億5千万ドル

http://www.intel.com/pressroom/archive/releases/20050419corp.htm
IntelのCPU売り上げは69億ドル（チップセット込まず）

Mercuryリサーチによる2社の個数シェアはAMD16.9% Intel81.7%
http://www.eweek.com/article2/0,1759,1814303,00.asp

売れたプロセッサの1個あたりの値段はIntelのほうが高いと思われる（AMDの1.9倍）
利益についてはわからないけど。

Intelの次世代CPUについて語るスレなんで、よろしく。

>>17 >>18
今までの話をしてるんじゃない
これからの話をしとるんだ、その点よろしく

＞ミドル〜ハイエンドはAMDに完全に持ってかれたね

過去形だし

データ出されて、反論できなくなった奴ほど
悲惨なものはない・・・

>>18
利益はＡＭＤより高くて当然だろう。ブランド料金で割り増ししてるんだから。

＞発売から２年近くたった今、市場調査会社ガートナーによるとオプテロンは４０億ドル
＞規模のサーバ向けチップ市場で、販売個数で５％の市場シェアを得ている。
増えたといっても、まだそんなでもないわけだし。
両者の生産体制を知ってれば分かるだろうけど。

Intel、プロセッサ設計を一本化へ？
http://www.itmedia.co.jp/news/articles/0505/10/news043.html

Intelは最新のプロセッサロードマップで
新プロセッサ設計の存在を正式に認めた。
新プロセッサはPentium Mをベースとし、
同一アーキテクチャの特徴の多くを
共有することになるという。（IDG）

>>20
ItaniumもPenMも既に現世代だし、次世代CPUって何？
これらのマイナーチェンジ版の事？

>>11
Yonahは2005後半から2006.Q1だよ。

>＞ミドル〜ハイエンドはAMDに完全に持ってかれたね
>
>過去形だし

うわ、バカだ！
バカがいます！

>>26
そりゃ、一種のCPUのブランド名だろ？
中身は当然変わっていくだろ。
それだと、Athlon(Opteron）がずっと（この先も）同じといってるのと同じ意味だろ。

ぶっちゃけIntelは次世代CPUを出せないので競争のしようが無い
よってデスクトップPC市場ではローエンド向けの低価格CPUを売る以外手が無い訳だ

まーモバイルやらサーバ向けCPUに関しては別の話だがー

KK+98jjR
必死沙羅仕上げ

おやおや

21 Name： Socket774 [sage] Date： 2005/05/12(木) 17:06:47 ID: lH6rsusU
＞ミドル〜ハイエンドはAMDに完全に持ってかれたね

過去形だし

これを書き込んだ可哀想な方ですか？ｗｗｗ

専用スレでどうぞ。

インテルの衰退とAMDの繁栄 Part4
http://pc7.2ch.net/test/read.cgi/jisaku/1115817862/

>>29
まさにそれが問題。
製品名やブランド名がちょこっと変わっても
中身は殆ど変わらない。ただニコイチだったり
モバイル用をデスクトップに持ってくるだけだったり。

Intelの次世代CPUについて何を語れば良いのかって事。
新製品についてじゃなくて、次世代に値する何かって何？
他社の製品の事は関係ない。ここは対決スレじゃないのだから。

はぁ？
恥ずかしい奴

>>32

まあ
語るべきCPUが存在しないのだから、このスレに存在意義が存在しない訳だなあ

＞ミドル〜ハイエンドはAMDに完全に持ってかれたね

これを過去形と言っちゃう可哀想な奴も沸いてるしｗ

>>37
＞存在意義がない
お前がな。

＞ミドル〜ハイエンドはAMDに完全に持ってかれたね

これ過去形じゃないの？
そうとしかとれないけど。

サメ（Intelの次世代CPU）の話しようよ。

>>30
AMD　Roadmap
http://www.c627627.com/AMD/Athlon64/

Q3.2006のConroeまでの繋ぎのPreslarで十分間に合いますが、何か？
どうせX2の量産はQ3かQ4だって話しだし。

やれやれ、冗談で言ってるのかと思ったら・・

「　受　動　態　」　を　知　ら　な　い　バ　カ　が　い　ら　っ　し　ゃ　る　よ　う　で

さて。
それじゃ「Preslar」とやらについて存分に語って頂きましょうかねえｗ

>>42
「られ」と「た」は分解できるのでは？

ところで

>Q3.2006のConroeまでの繋ぎのPresl「e」rで十分間に合いますが、何か？
>どうせX2の量産はQ3かQ4だって話しだし。

これは本気で言ってるのかい？
だとしたらインテル教信者ってのは本当、救いようがないな

この先のことを言うなら、「もっていかれるね」だと思うが。
って板違いか。

ああ、もちろん文法的にはそうするのが正しい

・・・しかし

前年ながら、勝負は既に決着しておるのだよ
製品の出荷を待つまでもなくな

なぁ、国語の勉強はそれくらいにしとこーぜ。見ててツマラン

英語でいうところの現在完了形みたいな表現に読み取れたが。
過去から現在、そしてニュアンスとしては
近い未来も含まれてると感じたぞ。

雑音並みだな
どうでもいいよ

助動詞「た」には過去や完了以外にも存続の意味がある。
だがそんなことはどうでもいい。

>>18
そりゃ今の主力製品は高いPentiumMだからね。

これまでの流れてintelは自信を深めたと思う
クソなCPU、どうしようもないゴミCPUを出したとしても別に問題ないと
マーケティングの力で誤魔化せば別にどーとでもなると

…20年後、30年後から見れば多分ここ数年はPC業界における最悪の暗黒期って事になると思うぜ

>>990
Familyは7使ってないからじゃないかなー（　´∀｀）
NetBurstがFだから大小関係が無茶苦茶だけど。

Meromは命令の実行帯域が4issue増えるので普通に考えて、
演算ユニットの類は増強されると思われ。

漏れも日本語が怪しいなー（　´∀｀）ｹﾗｹﾗ

7使ってないからじゃないかなー　→　7使ってないから7じゃないかなー
4issue増える　→　4issueに増える

>>50
助動詞「た」の存続とは、過去から最近、もしくは現在までの継続を意味し
未来は含みません。

>>53
すいません素人なんで4issueって、μOps換算ですか？
あと、前スレでMeromはFamily8って聞いたモノだけど、Family7ってIA-64じゃなかったけ？

マイクロ・オペレーション(μOP)の最大発行数
P6 　　 　 5μOP
NetBurst 6μOP

>>54
そりゃそうだけど、何か問題が？

>>51
ブランドの上に胡坐かいてるだけで自信もへったくれもなさそうだ。
これから1年の間は特にサーバ分野でこれまでよりはAMDに押されそうだから、
その間に目を覚ましてくれればいいんだけど。

見違い認められないのｶｺﾜﾙｲ

どうでもいいのだったら書かなきゃいいんだよ。

「意外に売れるかも」(05/12)
・・・・・ 某ショップ店員談
Pentium Dの発売が5月26日に決定している。発売されるのは820/830/840と、それぞれのBTXクーラ付属モデル計6種類。

ttp://www.gdm.or.jp/voices.html

945/955のBTXマザーなんか出てたっけ？

ああ、やっと気付いたが直近を読み飛ばしていた俺のミスだ。
>>54すまんな。

CPUの話したくて来てるのに恥ずかしいな。
ID変わるまでは引っ込んでおこう。

まず「意外に」と来るあたり基本的にダメだと思ってんのか。

>>51
ひょっとしてIntelが変な方向に進むきっかけにはなるかもしれないけど
＞PC業界における最悪の暗黒期
ってことはないと思われ

それに熱湯も比べるものがあるから際立ってるだけで今言われてるほど糞じゃないような希ガス

Intel Confirms New CPU Architecture to Launch in Late 2006.
Intel Says Conroe, Merom, Woodcrest are Not NetBurst-Based
ttp://www.xbitlabs.com/news/cpu/display/20050512111032.html

>“With our products, which are developed under the code names Conroe, Woodcrest and Merom
>[we will say goodbye to NetBurst],” said Patrick Gelsinger in an interview with Golem.de web-site answering
>the question whether Intel will cease to use NetBurst architecture with certain future processors.

[we will say goodbye to NetBurst],” said Patrick Gelsinger ｗｗｗｗｗ

>“The Pentium 4 has a very deep pipeline. That was among other things necessary for the high clock-speeds,
>however, it caused lower efficiency in terms of high power consumption and performance.

NetBurstが糞な事、一応認識してたんだな wwww

>We decided for a number of reasons to employ an architecture less deep pipeline.
>In this regard that resembles rather the Pentium III. But some of the functions we introduced with the NetBurst,
>will also be found in the new architecture,” Mr. Gelsinger added referring to technologies like Hyper-Threading and Virtualization.

>Intel Merom processor itself reportedly is not a yet another Banias-like architecture, like Dothan and Yonah,
>but, as some sources proclaimed, “completely revamped” dual-core product
>also intended for mobile computers with relatively low power consumption

>>51
停滞なんて過去に何度もある。
MCAとか。

P4買うやつも使ってるやつもチンパンっしょ
ペニバンクラスっしょ

個人情報の扱いが微妙なこの時期に決定的で重大なセキュリティ上の欠陥持ちCPU
今後流出してCPUがP4やXEONだったと言うだけで突っ込まれかねないなw
セキュリティに対する意識が低すぎるとか言われてなwwwwwwwww
性能的にもHTT切ったネトバ=ゴミwwwwwwwwwwwwwwwwwww

頭おかしいやつが最近よくくるなぁ

しょうがないよ。
２ちゃんねるだもん。

Intel CPU及びﾁｯﾌﾟｾｯﾄって

1 HTTに重要な脆弱性があり個人情報が盗まれる
2 暗号化していても解除した状態の内容は勿論ｷｰ情報まで盗まれる
3 USBｵｰﾃﾞｨｵが使えない(ｵﾝｷｮｰからｸﾚｰﾑ)
4 USBの不具合により16倍書き込み可能なDVDﾄﾞﾗｲﾌﾞでも12倍止まりで性能が出ない.この為ﾊﾞｯﾌｧﾛｰは発売を中止した
5 ﾁｯﾌﾟｾｯﾄの不具合が頻繁に発覚し発売直後のi915/i925も速攻で回収された
6 EM64TはAMD64互換機能だがAMD64の方が互換だと提灯記事を書かせる詐欺会社
7 IntelCPUのNE Bitも又AMDのNX Bitのﾊﾟｸﾘでしかも不完全
8 実際には市場に流せない偽DualｺｱのSmithをAMDより先に発表したいが為に見せ掛けのﾌﾟﾚｾﾞﾝを開く糞会社.一般の認識は発表の為の発表に過ぎなかったとの見解
9 IntelはAMDの攻勢に怯えﾘﾍﾞｰﾄを渡し各PCﾒｰｶｰにAMDのCPUを採用しないように圧力をかけた反社会的糞会社.その後も全くその事実を認めずそれが普通の行為のように肯定
10 ﾌﾟﾚｽｺｯﾄが余りにも熱い為TDPを偽り誤魔化す詐欺会社.実際の電力は遥かに高くPCﾒｰｶｰもそれを信用して設計できないのが現状
11 Intelはﾈﾄﾊﾞ環境なら10GHzの速度を達成できると売り込んだが実際には4GHzも達成できなかった技術の低い詐欺会社
12 AMDは混乱を回避する為に採用したMNをｱﾚだけ批判していたにも関わらずｸﾛｯｸ向上が限界だと分かると即MNを採用するﾎﾟﾘｼｰの無い会社
13 初のDualｺｱを発表はしたが爆熱爆音で不評なﾌﾟﾚｽｺｯﾄｺｱを採用.しかもただｺｱを2つくっつけただけの紛い物.その電力や発熱は筆舌に尽くし難くｱｲﾄﾞﾙ時で100w以上!温度もｱｲﾄﾞﾙで60℃以上!ﾋﾟｰｸ時は244w!!!!!信じられない爆熱爆音CPU
自慢のｴﾝｺ速度も数十秒でCPU保護の為にｸﾛｯｸﾀﾞｳﾝしｼﾝｸﾞﾙｺｱと変わらない性能しか出せないただの暖房器具
14 これらの不具合や低技術の為取り巻きの提灯ﾗｲﾀｰもﾌｫﾛｰしきれず愛想を尽かし始めている
15 EM64Tなどと言うﾊﾟｸﾘ機能を前触れ無く発表した為発売直前だったXP x64 Editionを1年以上発売延期し先頃ようやく発売まで漕ぎ着けた.それに伴い次期OSであるLonghornもその煽りをﾓﾛに喰らい発売を延ばした上に搭載予定だった主な機能を削除せざるを得なくなった


等々書ききれない程の暗黒面を持つCPUをそれでも買い続けますか?
そうですか
頭良いですね

歪んだ歴史解釈を広めてしまう人種ってほんとうにいるんだね…

※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。
※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。
※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。
※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。
※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。
※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
　放置できない人も荒らしです。マターリしましょう。

煽り抜きにしてHTTの脆弱性はソフトウェア側で解決できるもんなの？

マイクロコード変更で何とかなる?

つーか、HTTの脆弱性ってより、共有キャッシュの脆弱性の間違いではないのか…。

理論的には共有キャッシュのSMTはヤバイヤバイと言われて来たけど
実際にできちゃったのはHTTだけだから今のところは

つPower4

ゲルシン君の発言からするとMeromもHT実装するっぽいじゃないか…(;´Д`)

そう言えば、ｹﾞｲｼのNGSCBとかってLonghornからだっけ？

>>76
HTなしのDualコアにすれば問題ないわけだが‥
PentiumD8xxはアレだから、なぁ‥

>>77
BIOSでHTをOffにする。

>>78
1年前までは張り切っていたが、もはやLonghornへの足枷というか邪魔な存在扱いされてる。
変わりにNXの対応を早めたりしてたし。

AMD信者の俺としてはそろそろ淫輝に息を吹き返してもらいたいんだが。

XEONがへぼいせいでOpteornの値段が下がらない。
謝罪と賠償（ｒｙ

I結局、rwindaleからDempseyに替わってもスレッド数は（ｒｙ

>>79
HTTありのXE、どうするんだろうか？

HTT OFFで実質10%は遅くなるんだから
1000万のシステムなら100万返金しろ!!!糞イソテル

Intelも見栄を張らんで、糞なら糞らしく観念して金払え。

>>85
他に悪影響無い？たとえばチップ温度。

まぁ、CPUの稼働率下がってスカスカになるから
温度や消費電力は基本的に下がるだろうけどね＞HToff

　HTT_onでOSインストールして、後からHTT_offにすると
むちゃくちゃ温度上がるという話をしていた香具師もいたが。

もうだめだぁぁぁぁぁああぁぁぁぁぁあぁ

ああ、Power5もSMTだっけか。Power4のCPUコア間のキャッシュも共有だよね、たしか。

それよりもYonahの方が気になるなぁ。共有キャッシュだし。

HTTってキャッシュが振りチンなの？

振りチンだがどうかしたか？

マサイ族の筒ぐらいかぶせろよ。

コテカって、マサイか？

Yonahもチ○ポ丸出し？

いつから次世代？

ネトバが黒歴史になって
PenMベースではない、全く新しいアーキテクチャが発明された時

このスレはｼｮﾎﾞｰﾝ達に監視されています

　　　|　 |　　　　　　　　　　　　　　　　|　 |
　　　|　 |∧_∧　　　　　　　　　　∧_/|　 | 　＿＿
　　　|＿|´･ω･`).　　　 　　　 　...(´･ω|＿| [.lШШl]
　　　|　 | ｏ【◎】　　 　　 　　 　 .(　 o|　 | (´･ω･`)
　　　|￣|―ｕ'　　　　　　　　　　　 ｀ｕ.|￣|｜| | | | |

intelが存続する限り、次世代のCPUは常にスタンバイしているはずだが。

スタンバイはしてないと思うけど、1年後に負の遺産がいくらかでも清算できれば良いね。

トコロテン方式ですからなー
netburstを出し切るには、まだ時間がかかるでしょう。

ｼｮﾎﾞｰﾝ軍団うざい。
淡々と次世代CPUについて語れよ。

SSE系のスループットってYonahはどんくらいだろうね。いまのDothanと同じかな・・・

改善される予定ですがなにか？

次世代か。聞き飽きた。

宿便みたいにプレスコの糞は溜まってるんだ。

PenIV ＋ I　＝　PenＭ

>>109
ごめん　Pen5の誕生かと思った。

>>55
4issueがx86換算かuOps換算かってのがはっきりしないんだよなぁ（　´∀｀）

何issueかってのはパイプラインのどこを数えるかによってかわってくるだろうけど、
>>56に書いてあるのは実行コアに同時供給可能なuOpsの数だね。
P6もNetBurstも完了できるのはサイクルあたり3uOpsなので。

>あと、前スレでMeromはFamily8って聞いたモノだけど、Family7ってIA-64じゃなかったけ？
ttp://www.mcrn.jp/cgi-bin/pukiwiki/index.php?CPUID%2FFMS
調べたら、Itaniumが7でItanium2とNetBurstがFみたい。でも、
>F以降のModelはExtended Modelの値を16倍したものと加算されます
らしいね。しらんかった。MeromアーキはFamilyがFでExtended ModelはMontecitoも挟むから、
3とかかなぁ。CPUIDはよくわかんねぇなぁ（　´∀｀）ｹﾗｹﾗ

109は思わずうまい、とおもたｗ

PenIV − I　＝　PenV

Intelの次世代を話す人がいなくなった。愛想が尽きたのかなあ

HTTの不具合の騒ぎに嫌気が差してるだけでしょ。

アーキテクチャが刷新される世代の情報はまだ全然見えてこないし、その手前の世代についてはたいていのことは分かってるからねえ。
語るネタはあまりない。

X2ぶっちぎり
超有名Intelお抱え提灯ライターの多和田も誉め始めた
と言うか’俺は別にIntelなんか関係無いぜ 性能が良ければきちんと評価するぜ’みたいな
俺たちからすれば掌返したかのような記事を書き始めた

唯一の文句の付け所が発売が遅いってだけ
来月にバリュークラスのX2は発売されるのに苦しいよな
まあ文句の付け所が無いってこった

2007年に逆襲のintelがくるよ

「IA32は、人間のエゴ全部を飲みこめやしない！」
「人間の知恵はそんなもんだって乗り越えられる！」
「ならば今すぐ愚民ども全てに速度を授けてみせろ！」
「貴様をやってからそうさせてもらう！」

「HTTは私のデュアルコアになってくれるかもしれなかったテクノロジーだ」
「HTTでデュアルコア？（　´,_ゝ`）ﾌﾟｯ 」

やめろー!
こんな事に付き合う必要は無い!!
炎上してるCPUだってあるじゃないか!

>>117
自作板で提灯記事言われてるのはほとんどが提灯厨の幻想だぞ。目さませや。

>>122

なんか、A64の性能が悪いと叩くが、良いと歓迎むーど・・・

アンフェアだな。　とチラシに書いてみました！

元々がアンフェアだったんで当然の報いだろ
今までどれだけ騙し隠し圧力をかけ悪事を働いてきたか考えてみ

PenDは5/26日発表だって。ただし、米国時間で。

ねぇ、雑誌のレビューっていつからフェアになったの?

PenD840バーゲン1万円期待。待ってるよ！！！

>>122
じゃあとりあえず今回のITMediaの件について妥当な見解を求む。

公取に睨まれて以来、派手に動けなくてな。

まだ記者様たちはおとなしいね。昔の締め付けがトラウマになってるのかな。

そろそろ沸いて出そうな雰囲気。果たして今までどおりIntelマンセイだろうか？

今のインテルはセレDの安価なエントリーモデルぐらいしか、
魅力ないですね、5〜6万ぐらいの…

Dellから珍PC出るのに期待。

ＤＥＬＬから中小企業宛にＦＡＸきた。
Ｘｅｏｎ鯖半額だって。
サーバーケース１０００円でつけるって。
イラネ。

在庫処分か

ケースだけ売ってくれ
\1000で

DellもHTTの件で売上落ちてるんだろうか
にしても半額って・・・あの会社は叩き売りすぎ！

Intelがタダ同然でXEON供給してるんで内科医

DELLは安かろう、悪かろうだよ。まじでDELLのノートは遅い。

俺もDellの水冷ケースくれ。中身はいらん。

つかDELLとHPはデザインでパス
あんな恥ずかしいの使ってられない

>>142
超同意。自作ケースで売っている安物ケース以下のデザインセンスだぜ。
特に色使い。最悪だ。

>>141
「DELLの水冷ケース」

詳細よろ。

車と同じで万人受けを狙ったらああいうデザインになるんだろう
汚れも目立たないし

Dellのケース、変な細工してあるから使いにくいかも。

DELLは独自規格品が多いから使いまわしできないしなぁ。
イーマのほうがまだいい。

もはや使いまわしなんて考える値段じゃなくなっているんで
正直どーでもいいっす。

Dellのケース、廃品回収頼んだらいくらで引き取るかな？

1,000円から10,000円というところのようだが。

ttp://www.aucfan.com/search1?q=dell+%a5%b1%a1%bc%a5%b9&t=-1

HTTの脆弱性、公取排除勧告、次は何かな？

DELLの離反かな

DELLはIntelといつまでも仲良くやって欲しい。

Intelは良いからMS、早くHTT脆弱対策パッチ出してよ。

そして最後まで一緒に撃沈して欲しい
もっと早く採用されてればAMDも力入れたんだろうが
大人気になって生産が追いつかない今
買い叩くDELLに付くメリットは無いからな

昔のDELLはかなり良かったけど今のは全然ダメ
LatitudeXPのキーボードはデスクトップ並にストローク深いし
ステップスカルプチャだったし凄く良かった
トラックボール好きだしね
HDDもカートリッジ方式で簡単に変えられるんで
別のOS入れたりサブシステム入れたりして検証にも使えたし
今はただ安いだけ

DELLもIntelも要らない。

次世代を考える前にHTT脆弱性の対策を打ってくれ

Intel、次世代といってる割にはいつもウンコばっかり道端に放置、踏んづけた俺、大迷惑。

対策まだ？

相変わらずここ虫に占領されてるみたいすけど，IDF-Springのプレゼンが一般にも
読めるようになっているす。
http://www28.cplan.com/cv82/sessions_catalog.jsp
見たい分類を選んで，ID:idf, パス:spring05でダウンロードできるす。

最近ロードマップが微妙に変更されることが多いね。

イスラエルチームのロードマップはほぼ予定通りだろ
オレゴンチーム（ｒｙ

来年まではパフォーマンスではAMDの後塵を拝するのか。

>>157
OSのスケジューラを改良するのはどうだろうね？
「同時に一つの物理CPUに投入できるのは、スレッドのユーザIDがおなじの場合のみ」のような
条件をいれれば、キャッシュ監視による処理内容の推測には対応できるのじゃなかろうか。

ただこれをやると、スケジューリング処理によるロスが増えるし、HTTのうま味も減るかも。
あとスケジューラはOSの根幹に関わる部分だけに、大変かもだ。

でもIntel自身が対策するのが筋

ゴメン　ここ何のスレか分からない･････

>>157
ほとんどどうでもいい話

人によりけり

プレスコより電気食わなければ何でもおｋ
なAthlonを何とかしてくれインテルよ

http://www.express.nec.co.jp/systemguide/blade/0505/110Ba.pdf
消費電力600W未満 （20 CPU Blade [ULV版] / 10 CPU Blade）


http://www.express.nec.co.jp/systemguide/blade/0505/120Ba-4.pdf
消費電力2772W〜3132W （6 CPU Blade）

Pentium D対応チップセットの種類が増えないわけ
http://arena.nikkeibp.co.jp/winpc/col/02/map_intel.shtml

その背景には、第2世代デュアルコアCPUの不透明な仕様が関係している。
Intelは、65nmプロセスを採用する“Presler”（プレスラー：開発コード名）コアの次期Pentium Dで、Hyper-Threadingを有効にする予定だ。
OEM関係者によれば、その時期はIntel 945シリーズ後継チップセット“Broadwater”（ブロードウォーター：同）リリースと同じ、来年第2四半期以降になる。
　4スレッド処理可能なPreslerは、4スレッドに対応していないIntel 945シリーズはでは動作しない。
つまり、次世代のデュアルコアCPUを視野に入れた場合、4スレッド処理にも対応するIntel 955Xがアップグレード性でも安心できるプラットフォームとなる。

ｗｗうぇｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗっうぇっうぇおｋｗｗｗｗっうはっｗｗｗｗうぇｗｗｗｗおｋｗｗｗ
うはっｗｗｗっｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗっｗおｋっｗっおｋｗｗｗｗｗｗっうはっうぇうはっｗｗｗ
ｗｗｗうぇｗｗｗｗｗｗｗｗｗｗうはっｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗうはっｗｗｗっｗっｗｗｗっうぇっうぇ

HTT脆弱性のエラッタ、Pleslerコアで直して欲しいね

つーか、脆弱性ネタ騒ぎすぎだろw

Pleslerなんて本当に出るのかよ
今さらHTT売りにできんだろ

HTTの脆弱性ネタで騒いでるやつは、今までWindowsのセキュリティホールとかでいちいち
馬鹿騒ぎしてたのかね…。セキュリティ音痴はおとなしくしてろよ。

>>175
久しぶりだな
バイトは終わったかい

PreslerはいいからCedarmillセレDを865対応/3.2G/1M/FSB533/TDP60W/1万円で出してくれ
4.8G/1M/FSB800/TDP90Wで使うから

CedarmillはそんなにTDP下がらないんじゃないの？
下げられるならシングルコアで4GHz超を出すはず。

Intel to Enable 64-bit Support for Low-Priced Pentium 4.
Intel to Launch Intel Pentium 506 with EM64T
ttp://www.xbitlabs.com/news/cpu/display/20050520064747.html

506が$163で5/27リリース。
PenDは5/26。

>>175
こういうやつってソフトとハードの区別も付かないんだろうね

厨宇材な。ソフトとハードの見分けがつかないようなやつが自作するわけないだろ。

アム虫の少ない他板ではたいして騒がれてもない。

IntelのHTTに深刻な脆弱性@UNIX板
http://pc8.2ch.net/test/read.cgi/unix/1116045147/

◆Intelのハイパースレッディングに深刻な脆弱性
http://pc8.2ch.net/test/read.cgi/sec/1116050046/

もともと書込みの少ない板を引き合いに出されてもなー
自作板の1/10程度。

353位/701板 セキュリティ(435ｶｷｺ/day)
499位/701板 UNIX(166ｶｷｺ/day)

まさかIntelは放置？２ｃｈと変わらんね

自作PC板の淫厨＆SiS厨＆ゲフォ厨
http://tmp5.2ch.net/test/read.cgi/tubo/1116697919/

今のままだとPleslerも脆弱性を持ったままだね。いっそのことウィルスでないかなあ。

ageかきこで粘着しつづけてるアム房ｷﾓｲ…

>>179
何か色々微妙なPen4だな、ナンバーが微妙だし
TDPが低そうだからコンパクト会社PC用か？

まあ今は良いとして今後の対応が見物だな
MSがパッチを出してくるのか
Intelが設計変更もしくはHTTをDisableにしてくるのか
まあツインコアでHTT無しはあっても
シングルでHTT無しだとドツボだから
MSに泣きつくしか無いな

もしMSの対策パッチ前に今後出荷するCPUにHTTが載ってたり
切って無かったりすると企業倫理を疑われるな

雑談スレ行けば?

次世代コンロ、脆弱キャッシュは積んでないんだよね？

Intelはいつの次世代CPUからHTT切ってくれるんかな

Xeonの安売り見かけた。

しかし、MSにとってHTTはうんざりだろうね。せっかくXPで対応してやったのに
不具合の尻拭いを、さも当然の様に迫ってくる。いっそのこと放置しちゃえ。

どうやらMacに活路を見出そうとしている模様。
http://www.sankei.co.jp/news/050523/kei095.htm

Appleもそこまでバカじゃないと思いたい

へぇ、今まで散々コケにしておきながら採用か。
今ならAMDの方がいい気もするが、Meromあたりから採用するのかな。

MontecitoかTukwilaからじゃないか
どうせプロプライエタリ(パチモン)UNIXが走ればいいのだから
x86とのバイナリ互換は余り重要でないと思われ

APIはどーすんのよ。

パチモンっていうのはOpengroupから訴えられている件

>>199
過去のアプリ、って意味？
全部切捨てかQuickTransitを載せる

Darwinは今のところx86版しかないのでIA64はちょっと考えにくい
逆転の発想でIntelがPowerPCプロセッサを作るって妄想もアリ
でもこういう話題って一年に一回くらいは絶対流れるよね、産経がそれを載せるのは珍しいけど

まだ、ペニスが意見を出してこないな・・・。

>>202
簡単にIA64は自作できないから最大のハードウェアプロテクトになりますよね
キャッシュ縮小版を出しても良い

MacはPowerPCのままだと思うけどな。
IA64で行けるならIA32より有力だけどIA64版Darwinは存在しないし、
MacOSXでユーザーに強制的な環境移行させてまだ4年程度で次行きますじゃ
流石の世界最強宗教団体も倒れるだろうしなｗ

ただAppleがタブレットPCみたいなの出すって噂もあるし、
もしかするとそれにXscaleって可能性は無いとは言い切れない

>>202
産経の経済面は通信社に丸投げ。

>>205
Xscaleの分野じゃ、PowerPCの方が強い

この手のニュースが流れるのはいつものことだが、むしろWindowsがPPCに移行してもらいたい

ttp://h50146.www5.hp.com/products/workstations/outlet/
妄想書いてたら
zx2000 1.4GHz,4GBメモリ,RADEON7000グラフィックス,Linux
\441,000逝きそうになった
漏れはX2で十分X2で十分X2で十分X2で十分X2で十（ｒｙ

　そこでトランスメタが起死回生の復活劇ですよ。

アップルがIntel使うってよ。

NEW YORK (AP) -- Stocks moved higher Monday as investors extended last week's rally
and pushed Apple Computer Inc. higher on a report that it was in talks about using
Intel Corp. microprocessors in the Macintosh computer line.

http://biz.yahoo.com/ap/050523/wall_street.html?.v=10

>>205
俺もｹﾞｲｼのPMCみたいなのかな、と思ってる
確かアレのCPUはXscaleだったはず

>>198
流石にPentium4は載せられないだろうしね。
大本営ベンチの整合性どうすんだってこともあるし。

>>212
SgiのPrismが似たような路線の製品だと思う
アソコはMIPSのロードマップ死んで立ち行かなくなったし
PowerPCのロードマップはどうなっているんだろうと調べてみたが
やはりこちらも怪しい感じ
採用しているのが腐れリンゴ一社だけなので秘密主義も仕方ないかと
パーティショニングを採用した970FXの新版も出るらしいが

>>213
パソコンのCPUとしてしか使えないのは、970シリーズくらいでしょ。
マックに使われてる量なんて、たかがしれてる
IBMも採用しているがね

PentiumやAthlonがパソコンしか使い道がないからといって、それが当たり前だと思わない方がいいぞ

>>213
>採用しているのが腐れリンゴ一社だけなので秘密主義も仕方ないかと

970のことを指していたなら生意気なこと言ってスマソ

PowerPCはハイエンドPCとサーバーは強いが、ノートPC用が弱いからね。
Appleが欲しいのはPenM系なんだろうな。

あるいは、IBMが構造改革の一環で、Apple向けの新製品開発中止を
通告したのかもしれない。

CedarmillはTDP下がらないのかね。
やっぱみんなPreslerに行くの？

>>215
気に寸ナ
エンベデッドプロセッサの話題はこの板向きではないよNE

しかしアムダーで本当に良かったと思う
アポがPowerPC切られてもItaniumともども地獄に落ちても
笑って見てられるからナ（ｗ

まあ10年後ヒイヒイ言ってるのはx86everywhereなAMDだと思うけどね

>>220
鬼が10回笑うなｗ

そういう話は他所でやってくれよ。

ソフトウェアエミュレーションでも、その時代に存在するx86より早ければ何も問題なし。

x86より早ければ

>>220
今がよければ良い
8coreまではAMD安泰

そもそもマイクロOpsだから、中身は如何にでも成る

マルチコア時代に突入する今後は1コアあたりの大きさが今まで以上に性能に直結する
デコーダが肥大化せざるを得ないx86には今後辛い戦いが待っている

結局の所、MSがいつx86を切り捨てて、というかWindowsの資産継承を諦めるか
にかかってくるんじゃないかと思うけど
そんなに遠い未来じゃないような気もする

でも、ゼロからのスタートになるからそんなバクチは打てないか

.NET CLI

どうせ過去の資産はエミュレートすればいいから無問題

ハード、ソフトどちらにせよ、過去を切り捨ててもなお実現したい何かが
なーんも存在していない。

それがパフォーマンスなんだけど痛はこけたからね
Xeonとsocket互換になってさぁどーなるか

パフォーマンスなんてのは、放っておいても上がるのがLSI。
問題は勝手に上がってゆくパフォーマンスを何に使うか。
ハイパフォーマンスが欲しくなるソフトがいくらもないのが、現状。

サーバはともかく、デスクトップでは停滞感が強い。

>>233
一行目で爆笑した。
放っておいてもパフォーマンスが上がるなら楽で良いやね。

爆笑はしないな

ハードウェアメーカが
作業負荷の向上を渇望してるのは事実でしょ。

どんな根拠をもって事実と言い張っているかは分からないが、
棚からぼた餅が落ちるまで悠長に待っていられるほど世の中甘くはないでしょ。

少しでも速く、沢山落とそうと、キャップの穴を大きくした
とかいう○の元の有名な逸話があるな。

まだまだ足りない、大衆の頭にもっとっもっと情報を詰め込む
べきだと熱弁を奮っているビルさんもいるな。

ムキになるほど余りまくっているのだろうな．．．

>>234
おまいの努力の結果、CPUが進歩しているわけでもあるまい。

>>234
＞パフォーマンスなんてのは、放っておいても上がるのがLSI
ソフト屋はマジで↑思ってそう





まぁあっちはあっちで「おれらだって別な苦労あるんだよ、おまいら完全な理解なんてできないだろうけど」とかｗ

>>217
CedarMillはTDP90W説有力。65W説もあるけどな。
ま、65nmプロセスのでき次第だが。

Intel、デュアルコアCPU「Pentium D」シリーズ
〜対応チップセットIntel 945とPentium 4 670も同時発表
http://pc.watch.impress.co.jp/docs/2005/0527/intel.htm

>>239
ハード屋にしたところで、微細化の限界にぶつかったのはごく最近だからな。

ムーアの法則なんてのも、市場原理に任せてプロセスチェンジをすることにより
集積可能なトランジスタ数が増加し、それに従ってパフォーマンスが向上して
ゆくことへの経験則だから。

同じく。 この1年半ほとんどパフォーマンス上がってないし。
シュリンクするだけでパフォーマンスが上がった時代はとっくに終焉しました。

そりゃちょっとおかしい。
シュリンクだけでクロックを上げられるという時代は終わったが、微細化は未だパフォーマンス向上
に有効な手法。

微細化自体不可能になったということではなく、シュリンクによって副次的に消費電力が削減され
更なるクロック向上が可能、というサイクルが崩れただけ。
未だ微細化によるトランジスタ数の増大というムーアの法則は有効。経済的に実装できるトランジスタ数
が増えるからこそ、デュアルコアという選択肢が出てきたわけで。

LSIは勝手に性能が向上するとか
シュリンクするだけでとか

半導体屋やハード屋の苦労をいったいなんだとおもってるんですかね、最近のソフト屋は。
ソフト屋さんなんて三流大の文系でもなれる底辺技術者ですよね。

日本にゃPC向けプロセッサのハード屋さんなんて居ないからね。

netburst炎上も、対岸の火事でしかないというのが、正直なところ。

某Fのfabの立場は...w

>>244
言いたいことはわかるが、
トランジスタ数増やしたら「シュリンクするだけ」ではなくなるし。
それに無闇にキャッシュを増やしたり、マルチコアにしただけではパフォーマンスは
ほとんど上がらないというのはPen4-6xxやPenDのベンチマークでも明らか。

さらに微細化についても、intelは最近楽観的な見通しを盛んに宣伝してるが、
これはかなり追い込まれてる証拠。
（奴らは追い込まれてる技術ほど盛んに宣伝する。 RDRAM、NetBurst然り）
プロセス屋の話を聞く限り、45nmまではなんとか行けるがその後はおそらく
無理だろうとのこと。（技術的な壁ではなく、CMOSという原理の限界）

最近「プラットフォーム戦略」なるものに突っ走ってるが、これは将来的にCPUで儲かる
見込みをintelが持ってないから。 intelのLabからの情報を聞いてる経営陣がそう判断
してるのだろう。

>>248

> 最近「プラットフォーム戦略」なるものに突っ走ってるが、これは将来的にCPUで儲かる
> 見込みをintelが持ってないから。 intelのLabからの情報を聞いてる経営陣がそう判断
> してるのだろう。

まったく同感。

そもそもこれまでみたくCPU単体の市場の伸びなど期待できん。

更なる高集積化も高速化も特定の市場しか求めてなく
PCのPower Userだって省電力・静音の動きだから、本来企業として
そこだけに注力するというのはありえん。悲しいが今までのような
スピードでの進化については期待薄。Intelといえど潰れる時は
潰れるからね。考えるでしょ。

ChipSetやFlash MemoryやWireless Chipに続く商売ネタが必要だけど
NetworkProcessorはちょっときつい感じに見える。Intelのロードマップ
以上に高速化・低価格化・飽和が進んじまった。
ゲームは今回はIBMに取られたし、そこがホームネットワーク
に入るチャンスだったんだがねぇ。困ったねぇ。

また顕微鏡でも作るのかね?

マザーボードまで喰いにきたからね
酷いヤツラだまったく

>>250

それくらいこの先きの現実はびしーということだわさ。
でも最終的には現金持ってるMS, Intel, Ciscoの3社が
他を食いながら細々とでも生き残っていき、次のイノ
ベーションがあるまではその構造は変わらんと思う。

>>248
露光光源の波長の関係で、確かに現行の193nm ArFでは45nmが限界だが、
CMOSの原理上の限界って、何だ？

>>252
32nm世代に行くと、ゲート長は15nmで、ゲート絶縁膜も原子10層分くらいの薄さ。
これくらいになってくると各種リーク電流がひどい上にトンネル電流までがんがん
流れはじめて、ひどい発熱になる。（材料をどんなに変えても、1世代くらいしか延命
効果ない）
実験室レベルではゲート長5〜6nmまでなんとか動作しているがこれはあくまで
単体トランジスタであり、数億個のトランジスタが乗るCPUでは45nm〜32nmが限界、
という話。

ムーア氏もこれからは微細化は止まって、チップサイズを大きくする方向に進むと
予想しているが、これはどんどんコストが上がって儲からない方向に進んで
いくということだ。

spintronicsはﾏﾀﾞﾃﾞｨｽｶｰ?

Intel PowerPCはﾏﾀﾞﾃﾞｨｽｶｰ?

Intelには当分次世代は無い

おまいら墨のベンチ見て思わないのか。
低クロックでもデュアルが効果のあるアプリがある。
シングルでも高クロックなら負けないアプリもある。
ネトバもあればPenMもある。
ネトバとPenMをくっつけることだってできるし、
クロックと動作コア数の動的な切り替えだってやってくる。
手持ちの武器の熟成だけでも十分渡り合えるんじゃないの。
AMDが次の手をどうするかのほうが心配。

>>255
ﾋﾞｯｸﾞ･ﾃﾞｨｰﾙ ｸﾙ━━━━━━(ﾟ∀ﾟ)━━━━━━ !?




Freescaleぐらいなら買っても（IBMも別に損しないだろ!?）全然おかしくないと思えるのがﾊﾟﾗﾉｲｱの偉大なところだなｗ

PPCデコーダ付きのｽﾐｽな罠

>>257
どうせくっつけただけのコアならいっそPenMとﾌﾟﾚｽｺのデュアルダイに
すればよかったのかもな。普段はPenMメインでﾌﾟﾚｽｺを寝かせておいて
エンコなんかの時にだけ活躍してもらうと。
どの道熱くなりそうだけど炭よかずっとマシだろうし。



…でもそれならPenMデュアルダイのほうがもっといいかモナー

.>>260

プレスコの発熱でＰｅｎＭコアの寿命を削ってそうですが…

ほんと、PenDにプレスコ2個くっつけたのは最悪、PenMくっつけてくれ。

プレスコ2個くっつけて価格は2倍

PenM2個くっつけて、価格は3倍（たぶん

>>263
Yonahは65nmで造るから、そんなに高く無いだろ

X2に対抗できるプレスコは存在しないのか？

>>257
クロック命なタスクがPenMコアに割り振られて
効率悪い処理がネトバコアに割り振られて
という惨状が容易に浮かぶんだが

燃え尽きてもいい、今すぐ3.8Gでデュアルコア作ってくれ。Intelよ

>>253
ゲート絶縁膜を厚くするが為に高誘電体ゲート絶縁膜が採用されているのだが…

>>268
ゲートリークだけじゃなくて、オフステートリーク電流についても問題だと思うが…

まず対処の方法が確立されているgate leskを処理。
しかる後、Trigate Transistorの採用に進みsub-threshold leakを退治するのだろう。

こうした要素技術で22nmまではCMOSで行ける見通しが立っていると、intelは主張しているな。

セレロンは64bitになるの？

なるよ。

量子コンピューターとか生物コンピューターは何時実用化されるの？

夢物語

こんな事が言われていますが…

ttp://www.geocities.jp/andosprocinfo/wadai05/20050528.htm
> Intelの仮想化はゲストOSからは他のゲストOSのメモリは触れない
> 構造にはなっているのですが，PCI上のDMAデバイスに他のゲスト
> OSのメモリ領域のアドレスを指定して動作させると さわれてしまうので，
> いわば，玄関側はちゃんと鍵がかかるが，裏口は開けっ放しという欠陥住宅です。

今でこそ発熱のためにクロック向上は停滞しているが、
改善されてまた一気にアップする悪寒。
否定されればされるだけ意固地になってネトバを捨てられないと思う。

つまり2010年まで待てと？

ttp://www.geocities.jp/andosprocinfo/wadai05/20050528.htm

> Intelの仮想化と大きく違うのは，IOデバイスからのメモリアクセスが保護
> されている点です。Intelの仮想化はゲストOSからは他のゲストOSのメモリ
> は触れない構造にはなっているのですが，PCI上のDMAデバイスに他のゲスト
> OSのメモリ領域のアドレスを指定して動作させるとさわれてしまうので，い
> わば，玄関側はちゃんと鍵がかかるが，裏口は開けっ放しという欠陥住宅で
> す。これに対して，AMDのPacificaでは Device Exclusion Vectorという構
> 造体を持ち，各ビットが4KBの物理メモリに対応してIOデバイスからのアク
> セスの許可，禁止をコントロールできます。物理的には DEVはメモリに格納
> されるアレイですが，AMDプロセサの場合はCPUに内蔵されたNorthbridgeが
> DEVのキャッシュを持ち，各IOデバイスからのアクセスをチェックします。
> そして，禁止されたアクセスの場合はMaster Abortをデバイスに返すという
> 方法で，IOデバイスからの不法なアクセスからメモリを保護しています。ま
> た，不法アクセスのログはVMMから見られるようになっています。

セキュリティぼろぼろワラタ(w
もうIntelはまともな規格はAMDに全部まかせて
後はAMDの価格を単に下げるだけの互換CPUメーカーでいいよ

>>278
>>275

>>275
ttp://pc.watch.impress.co.jp/docs/2004/0409/ubiq56.htm
>我々はVTを複数の段階を経て導入していくつもりです。現在、仮想化は
>ソフトウェアレベルで行なわれており、処理能力や信頼性は満足いく
>ものではありません。
>第一段階の2年間では、ハードウェアレベルでの仮想化実現で、これらの
>信頼性、処理能力を引き上げます。

だがAMDがかなりがんばってるのに、最初から出遅れているというのは如何なものか。

おっと、この部分を引用するのを忘れてた。

>【Q】VTには2つの段階があるとおっしゃいましたが、セカンドバージョンのVTが
>存在すると言うことでしょうか。
>
>【スー】我々は現在将来のバージョンのVTに関して詳細をご説明する段階には
>ありませんが、将来のバージョンでは性能や機能が増えることになるでしょう。
>どうなるかを予想するのは、皆さんプレスの方々への新しい宿題ですね(笑)。

それよりこっちだろ

＞【スー】そうです。新しい世代に移行する際には、例えば130nmから 90nm、90nmから65nmへと移行する場合、
＞同じような処理能力レベルで比較すると、消費電力は上がってしまいます。

＞今日、我々の製品ラインでは、HTテクノロジが同じような消費電力で性能を上げるよい方法の1つです。
＞あるいは、Northwoodから Prescottへとコアに改良を加えるのもその1つと言えます。

このへんが今のintelの駄目っぷりを象徴してる。
前者に関しては、AMDはプロセス微細化で消費電力低減を達成してるし、
後者に関しては、言うまでもない。

Don’t expect strong Intel Pentium D shipments this year
http://www.digitimes.com/bits_chips/a20050527A1001.html

欠陥住宅か。パイプラインも丸見えだし。

90nmプロセスは大失敗だった。65nmに行く前に基本デバイスの
建て直しをしないとハイエンドはAMDに持っていかれる。
いまさらSOIでAMDを追いかけれまい。
AMDがFlashで赤字こいてるうちに手を打てばいいが。

>>284
領収書がチラシの裏

Dothanは超低電圧版が思うように取れずに5W→5.5Wに変更になったが、特に激しく失敗という気はしないな
90nmプロセス全体の問題というよりやはりPrescottの設計の問題のような気がする

CPUにしか目の行っていない人には気にならないようですが、Alvisoが盛大に喰っとります。

>>288
IntelのチップセットはCPUと比べて一世代前のを用いてるからAlvisoは130nmプロセスでしょ

>>288
間違ってるかもしれないけど、
Alvisoをはじめとする915系の高消費電力はPCI-Expも原因の1つじゃなかった？

PCI expressやserial ATAコントローラ機能を使っていなくても、south bridgeが馬鹿食い
するそうで。

ここ数年のintelの設計方針が、発熱に対して意識が低下していたのではないだろうか。
そのツケが去年から今年にかけて、様々なプロダクトに現れているように見える。

VTの穴に関しては、次バージョンですぐ改善されるなこりゃ。
AMDの後追いだろうと、より堅牢なものがあるのならどんどん取り込め取り込め。
それがユーザーのためだ。

>>288
Alviso、素で知らんのでググってみた。
http://www.google.co.jp/search?q=Alviso&start=0&start=0&hl=ja&lr=lang_ja&ie=utf-8&oe=utf-8&client=firefox-a&rls=org.mozilla:ja-JP:official
http://japan.cnet.com/news/ent/story/0,2000047623,20069909,00.htm

ろくなもんではないってことがわかった

Alvisoなんて現役選手じゃん。それ知らん奴がここ来るのか・・・

知らなくても自作には影響ない

っつっても次世代を語るスレなんだから現世代くらい知っていて欲しいぞ

>>287
PentiumMでできてんだから、そっちに舵切ればできるだろう。
トランジスタを、クロックゲーティング/スリープトランジスタ/スタック
フォーシングとかで省電力化に使う設計に。単にプロセスいじるより大変
そう。プロセスも調整するだろうけど。

>>297
ALUが２倍速で動かせなくなる危険が。
もしそうなると文字通りのゴミになるぞ。

Intel May Combine Silicon with Carbon Nanotubes
ttp://www.eweek.com/article2/0,1759,1821744,00.asp

dubbed tri-gate transistors, could be moved into production anywhere between 2007 and 2009,
depending on the company's needs, Willoner said.Thus they'd hit the market well before any potential Intel nanotube transistor.

>>298
確かにスタックフォーシングは、ﾈﾄﾊﾞの倍速ALUには使えなさそうだな

>>298
藁と違ってトランジスタ余ってんだから
ALUを32bit(またはついでに64bit)幅に拡張して等速で回しても問題なくない？

>>301
倍速で処理するのは並列で処理するのと比べて
命令間の依存関係の解決しなくていい分速い

ってたるさんが言ってた

2倍のクロックのCPUとデュアルCPUでどっちが速いか
といえば2倍のクロックというのと同じようなもんか？

A→B、C→Dという命令が来た場合（矢印は依存関係ね。）

ALU1:A→B
ALU2:C→D

で倍速処理はできるけど、ALUが等速×４だとすると

ALU1:A→B
ALU2:C→D
ALU3:
ALU4:

って状態になっちゃう。
まあ今より命令解析がんがってアウトオブオーダーって手はあるけど。

netburstのALUは16bit幅で32bit演算してる
http://www.intel.co.jp/jp/developer/technology/itj/2001/q12001/articles/p05_microarchitecture.htm
＞低レイテンシの整数 ALU

メリット：依存関係解決が0.5クロック速くなる
デメリット：ダイに倍速部分できちゃうから電力対策がやりにくい（ｒｙ

まぁかっこいいアーキではあるけど
なんか漏れはこれもアイディア倒れだと思うんだよなぁ
素直に32bit幅ALUを多めに積んだ方が(・∀・)ｲｲ!!

↓みたいなのもあるけどｗ
http://pc8.2ch.net/test/read.cgi/tech/1103609337/73

いやはや、酷評ですな。
>>もうこの価格が全てを物語っていると言える。要するに価格なりの性能ということだ。
http://pcweb.mycom.co.jp/articles/2005/05/31/pentiumd/005.html

アレですか。
Dualcoreを貶める為の商品ですか？

>>305
NetBurstは32bitALUだよ。
16bitに分けて演算しているというのは回路設計レベルでみた話で、
外側からは32bitALUにしかみえないので意味無し。

>>307
>>305は回路設計レベルの事を話していると思うぞ。

米インテル、吉本興業と提携

ﾌﾟの炭の成功をバネに、お笑い事業へ本格的に進出するようです。

米インテル、吉本興業と提携・お笑いコンテンツに狙い
http://www.nikkei.co.jp/news/main/20050601AT1D0100F01062005.html
これか（　´∀｀）

これでCPUの熱問題も解決か

デジタルホーム部門ってYonahも扱えるんだよな
Yonah搭載の吉本パソコン（お笑い一月見放題アカウント付き）とか売るんだろか

Intel announces 64-bit Celerons
ttp://www.theregister.co.uk/2005/05/31/intel_64-bit_celeron/

>>310
やることなすことなんかズレテルと思ってたんだが
これほどとは＿|￣|○

Intel狂ってるｗ

”さあ次は新進気鋭のお笑いコンビ、　ぺんてぃあむＤ　の登場です！　”

スミスでぇ〜す！フィールドでぇ〜す！

次世代のCPUは吉本が設計するのか？

ＮＳＣから若手技術者を引っ張ってくるらしい。

吉本の坂田が開発主任かな？

坂田は文系とはいえ、京都大学卒、大阪大学大学院博士課程満期退学。
IntelのMBA出のヘナチョコ営業出身重役より格が上だ。

現在イラクやアフガニスタンで活躍中の「アホアホミサイル」も氏の考案による物だ。

>>321

坂田の最終学歴は此花商業高等学校卒だったと思うがw

真面目な話ｲﾝﾃﾙヴァカじゃねえのｗｗｗ
もうAMDに乗り換えるか

Intel、“East Fork”を2006年第1四半期に延期
ttp://pc.watch.impress.co.jp/docs/2005/0602/ubiq115.htm

East Forkプログラムの目玉が吉本かよ…orz

Intel's Yonah may be delayed until 2006
ttp://www.theinquirer.net/?article=23677
Yonah延期の可能性？
まあ、もとから今年のQ4にでるとは思ってなかったけど（　´∀｀）

インテルと吉本、インパルス主演のショートムービー「代打ONO」を配信
ttp://bb.watch.impress.co.jp/cda/news/9788.html

>>327
声だけ・・・絵が出ないな（'A`）

Intelはマルチメディアに弱い。絵も出んだろ

>>328
一度ウィンドウを最小化してから元に戻すといけるかも

無論、PenD役は痩せてるボケの人の方だよな。

もっさりのIntelは、やっぱりボケ役

しかし一人で勝手に熱くなる。

キレ芸人。


鬱陶しいな。

CPUファン・ヒートシンク
水冷
BTX
どれも上手くいかないから、
むしゃくしゃして芸人の寒さに冷却能力を求めようとしたんだろう

爆熱CPUも吉本芸人の寒いギャクでクールダウン

デュアルコアPentium Mは「キャッシュ共有型」
http://www.itmedia.co.jp/news/articles/0506/03/news062.html

AMD Expects 33% Processor Market Share in 2-3 Years.
AMD’s Ruiz Hopes for One Third of CPU Market Share by 2007 ? 2008
ttp://www.xbitlabs.com/news/cpu/display/20050602023614.html

向こう2,3年でAMDはシェア1/3狙ってるのみたいね。

Intel's Yonah dual-core processor to get 'Smart Cache', Hyper-Threading
http://www.tomshardware.com/hardnews/20050602_143758.html

PenDはPentium DualじゃなくてPentium Donkeyだったのか・・・

いいこと言うな…

>>339
>Intel uses data pre-fetchers to improve cache performance and employs a bandwidth
>adaption buffer that enables twice the average bandwidth when both cores are active,
今一解りません、バンド幅を可変にするって事？誰か教えて

>>340
イスラエルチームのメンバーはPenDを、汗っかきのドンキー
とか言って馬鹿にしてるんだろうね（ｗ

>342
データﾌﾟﾘフェッチを使ってキャッシュのパフォーマンスをアップさせる
とバス用のバッファーを導入して２つのコアが動いているときでも平均帯域２倍のバスパフォーマンス
を実現する？

平均２倍のだなバスパフォーマンス実現するかな

単純に、
PenDの中の人、Ａさんがバスを占有してデータを独立キャッシュに読み込みました。
PenDの中の人、Bさんがバスを占有してデータを独立キャッシュに読み込みました。

Yonahの中の人、Ａさんがバスを占有してデータを共用キャッシュに読み込みました。
Yonahの中の人、Bさんはバスを占有せず共用キャッシュのデータを読みました。

で、バスの占有が半分だから、効率２倍．．．でだめかな？

インテル往生際悪すぎ。
もう観念しろ。

「ペンティアム」じゃなくて「セクシアム」になったら無条件で買う

脆弱性が．．．．．．．．Yonah君

元はギリシア語だからヘキシアムじゃないのかと言ってみる

>>348
HTTの脆弱性問題は、キャッシュ共有とは無関係だぞ。

物理的に１個の実行ユニットを２個に見せている（敢えて言えばCPU共有）
なので、一方のスレッドの負荷が他方のスレッドから観測できることから
処理内容が推測できる可能性がある、がHTTの脆弱性問題。

>>340
Pentium MのMはMonkeyのMだったりして。
もしﾖﾅがコケたら、
　「マイクロプロセッサとサルの違いは何かと尋ねるようなものだ」

>>350
論文をもう一度、いや、百回は読み直してこい

>>352
おまえがな

>>353
お前、"Covert Communication"が何なのか全然わかってないだろ(w

ttp://www.daemonology.net/papers/htt.pdf
こいつの第2章をよ〜く読んで
まずは基本原理を理解してみろよ。
HyperThreadingの脆弱性はこいつの応用だから
まず話はそれからだ。

>>354
キャッシュヒットミスの有無を利用する、だけでは意味がないだろうが。
テーブルを直接監視できるわけではないのだから。

ミスをどうやって検出するか、それは応用ではなくて、核心だぞ。
現にL2キャッシャのミスは検出が難しいと書いてあるぞ。

まぁ、TLBミスとか命令のプリフェッチに邪魔されるので
L1キャッシュのようにはいかないだろう、とは書いてるが
キャッシュカードの暗証番号位だと如何なんだろね？

>>355
だから、ちゃんと読んでないだろ(w
キャッシュヒットミスの有無を利用する、のが今回の論文発表なんだから
テーブルは直接監視なんかしてないでしょ

ミスをどうやって検出するかはちゃんと書いてあるだろ
コードまでついてるわけだしな

だ　か　ら　百　回　読　め　っ　て

読んでないじゃなくて読めない（読んでも理解できない）んだよ、きっと

>>355

503ですの口調ですなw

コアが変わってもキャッシュ共有する限り、既知のモデルを検証すれば共有の仕組みがわかり、結果
別の既知のアルゴリズムによる暗号化の解読が可能、というのが自然の流れでしょう。

HTのようにL1 Dataキャッシュを共有しない限り
そうそう問題とならないように愚考するが

New Details on Intel's Dual-Core Mobile Chip
（インテル、デュアルコア・モバイル・プロセッサについての新しい詳細）
ttp://www.pcworld.com/news/article/0,aid,121126,00.asp

（中略）
The difference between the dual-core Pentium D processor and Yonah is also quite stark,
Eden said in response to a reporter's question.
"You are asking me what is the difference between a microprocessor and a donkey," he said.

記者の質問に答えて、インテルのイーデン氏は「Pentium DとYonahの間の違いも同じように
際だって大きい」と語り、「その質問は、マイクロプロセッサとロバの違いを尋ねているのに等しい」と
付け加えた。

>>361
L1にストアされるデータはL2にもそれ以下の階層にもストアされるわけだが。

Appleがintel採用を発表するみたいだね。

Appleに気遣ってもらえるって、Intelしあわせ。Appleはここ４，５年同じことを言ってるね。

ずっと昔から提灯記者顔負けのグラフ使ってPentium4は糞って言い続けてるのもAppleだしね
Appleはやっぱ凄いね先見の明があるね

Itanium2を採用するならPowermac買います

ローエンドから順に変更するってのに痛2はないだろ
AppleはPenD捨て場にされたんじゃないのw

Itanium2はダイの9割以上がキッシュなので、キャッシュを減らせば、
Pen4以上に安くなると思うけど。

L3を無くすと1億ちょいトランジスタでPrescottと同じくらいのトランジスタ数か
でも性能はガタ落ちだろうな

>>369
Apple相手の鼻クソみたいな商売の為にそんな手間かけると思うか？w

PC用途ではL3が6MBや9MBあってもたいして性能向上に貢献しないし、減らしてもよいかと。

>>371
Intelとしてはx86よりも膨大な投資をしても思うように売れていないIA-64の普及のきっかけを
すこしでもつかみたいところかと。どうせAppleのように元から非x86でやってるメーカーならIA-64を売り込みたい
ところだろう。

http://www.geocities.jp/andosprocinfo/wadai05/20050604.htm
と、敢えてIPF説を書いてみたが、漏れはこの噂自体は信じてないけどね。
安藤氏も取り上げているようだけどさ（　´∀｀）

会場で見かけた気になるPCパーツ
〜YonahのソケットやAthlon64用BTXマザーなど
http://pc.watch.impress.co.jp/docs/2005/0604/comp11.htm

Celeronじゃあるまいし
キャッシュ殺せばコストダウンになると思ってるのはアイタタだなw

なあ録音先生よ

XeonとItaniumは将来ソケット互換になることがアナウンスされているから
IntelはそれまでItaniumのインストールベースを広げておきたいのでは
HPもデスク機でItaniumはディスコンだしSgiのPrismくらいかな>Itanium W/S

>>375
よく読めよ。キャッシュ減らすと書いてるのであって殺すなんて一言も書いてないだろ。
録音先生の弟子の漏れの相手にもならないかわいそうなアム虫さんですね。

編む厨ですがItaniumは欲しいです
安価に頼む>Apple

わぁっ先生だ〜♪みんな先生が来たよ〜☆ﾁﾘﾝﾁﾘﾝ

CeleronてPentiumのキャッシュ殺して量産効果で安くしてるだけだろ？
数の出てないItaniumでキャッシュ減らしたバージョン作ろうと思ったら
再設計して製造ライン新規に作らないとダメなんじゃないの？

>>380
誤解してはいけない。
Celeronが安いのは、除却費用を少しか乗せないからであって、
決して量産効果による材料費の削減なんかではない。

ダイごとに任意のバンクを殺せる。
celeとPen4は同じダイだが、celeならcacheのバンク半分が不良でも出荷できる。

>>382
基本的にCeleronであっても、Pentium4として出せる程度の試験はクリアしているとの事。
そもそもL2キャッシュブロックのディフェクトが、Pen4のダイに用意されたマージンの10%を超えたとしたら、
そんな危なっかしいもの出せないって。

>>381
じゃあItaniumのキャッシュ削ってもそんな安くならないな

Intelには必殺技のダンピングがあるから

>>363
ああ、思い違いしてた
L1だけでなく、コアも共有してないと苦しいわ
あいてコアの速度の変化が読み取れないもん

Itanium2のキャッシュが性能にどれぐらい寄与しているかは、どうなんだろうね。24MBキャッシュだっけ・・・・

x86より上にならなきゃいけないという事で最後の悪足掻きにしか見えないけど＞24MBキャッシュ
痛のコア部分もネトバと同じで消費電力とトランジスタ数多過ぎなんで
マルチコア化が始まった今では敗北が決まってるし。

マルチコアItanium、出てこないかなあ。

24MBキャッシュはヅアルコア+TMTの予定のMontecitoだあねえ。TDPは100Wに削減されるそうだ・・・
いまのItanium2のキャッシュは6Mと9Mか。

アップル、IBMを見限る--Macにインテル製プロセッサを採用へ
http://www.japan.cnet.com/news/tech/story/0,2000047674,20084156,00.htm

で、結局新たにダイを起こしてL3減らすのか
既存のダイでL3殺すのかどっちなの？

常識的に考えれば前者だけど、最低限の製造ラインを維持する為の生産量からみて
既存のダイを使った方が安く付く、って可能性も無いわけじゃないからよくわからん。

Pentium ｗ プレスコ4コア、まだですか

普通に考えてIBMじゃ物足りなくて
Intelの持ってるもので欲しいものというと
Pentium Mしかないっしょ。
mac miniやノートに搭載する
CPUの台所事情が相当苦しいわけだし、
IBMがモバイル専用プロセッサでも開発すると約束してくれないと。

2006年にローエンドから切替えて
2007年にハイエンドという順番からも
欲しいのは絶対性能ではないというのがわかるし。

Dothanならば、性能も発熱もMCP7448とどっこいだが。

yonahは未だ来らざるもんだし。

それだとFreescaleに見切りをつけるって騒がれないのが疑問だな。。
AppleにとってFreescaleっつーかMotorolaは創業以来の付き合いなわけで、
今でもIBM並みかそれ以上の存在だと思うんだけどなぁ。

まあマカーの間でも今だにMPC7448も出せずに130nmのMPC7447Aでお茶濁してるFreescaleは
既に切られているという噂もあるけれども。

ところでItaniumはちょっと特殊なOut-of-Orderだからキャッシュの量が性能に直結すると聞いたことあるから
Pen4EEみたいな感覚でL3考えると道外す事になるんじゃない？

しかし・・・Mac miniからIntelに移行するという話もあるが、
Pentium Mじゃ発熱増えちゃうな

DOS/V Magazineあたりだったか、雑誌の特集で、Mac miniとPenMの比較が出ていたが
iTunesエンコでPenM 1.5GHzが差を付けられて負けていた。


発熱増えるわ価格は上がるわで・・・

「AppleがIBMを見限った」という報道が多いようだが、逆でしょ。
最近のIBMは選択と集中を進めてるからねぇ。

>>397
PenMはMac OSX（UNIXのLP64）動かないよ
Montecitoはダイの見た目でL3キャッシュだけ取るのは難しそうだな
マスク新規に成りそう…

と成ると、Mac用CPUはプレス子系？

ソースが正しければ2006年中はiBookやMac miniのローエンド、2007年からPowerMac等のハイエンドが移行となっているので
別に今の64bit対応してないPenMでも全く問題ない、というかプレスコ載せられねぇ
2007年にはMerom出てるはずだし

>398

単一仕様で年間１千万以上のCPU買ってくれる顧客が三社もいるんじゃ
古い付き合いとはいえ、バリエーション含んだ上で年間数百万個の顧客の
要望は後回しだよな。

>>399
IntelがAppleに対してやる気ならマスクを作り直すくらいはやるだろ。
今のIntelは開発リソースありあまってるのに。

>>399
アップルは世界シェア第五位だしな
６位以下の弱小メーカーに安く売るよりは良い

PentiumQまだですか？あのプレスココアが4つ乗ってる奴。

>>404
永遠にでないよ。

>>392
ダイ減らすに決まってるっしょ。Itanium2のダイ写真みたことあります？
XeonMPですら別のダイつかってるのに。

http://www.amdzone.com/modules.php?op=modload&name=News&file=article&sid=2981&mode=thread&order=0&thold=0

appleは焼き林檎と化す。

AMDZoneの記事の書き方ってｷﾓｲね。昔のApple信者サイトみてるみたいだｗ

DDR2 to Scale to 1066MHz, Says JEDEC Executive.
JEDEC Expects DDR2 to Continue Scaling
http://www.xbitlabs.com/news/memory/display/20050531044159.html
DDR21066MHzまでのびるらしい。

【レポート】COMPUTEX TAIPEI 2005 - Embedded編
ttp://pcweb.mycom.co.jp/articles/2005/06/03/computex6/

> E7320/E7520チップセットがPentium M/Celeron Mでの動作を正式にサポートした事だ

> Intel Embedded Compact Form Factor
> Intelが今回全く新しく制定した規格である。サイズは125×95mmもしくは155×110mmと、
> 丁度Mini-ITXとNano-ITXの中間に位置するサイズ。狙いとしては、3.5inchベイに収まる
> サイズという事で、従来よりも幅広いジャンルのEmbedded機器にIA-32アーキテクチャ
> を使ってもらおうというのがその趣旨である

Intel, Apple coupling could woo Hollywood
ttp://news.zdnet.com/2100-9584_22-5732238.html

MacOSXてカーネルは64bit化済のはずだから
64bit未対応のPenMじゃまずいんじゃないの
今さら32bitカーネルには戻れないだろう
技術的にはともかくマーケティング的に

>>411
だからハイエンドは2007年半ばなんじゃないの
Meromは2006年中だから遅れても余裕でしょ

>>411
顧客には2006年中に64bit提供すると説明してるみたいだけど・・・
ttp://pc.watch.impress.co.jp/docs/2005/0421/kaigai172.htm
例えば、Intelは、2006年のモバイルプラットフォームでEM64Tを提供すると顧客には説明している。
これは、2006年第3四半期頃に登場するMeromがEM64Tを実装しているためと見られる。

http://pcweb.mycom.co.jp/articles/2005/06/03/computex6/001.html
>最初に発表されたのは、E7320/E7520チップセットがPentium M/Celeron Mでの動作を正式にサポートした事だ

いよいよXeonもフェードアウトですか？

ブレードではしばらくPMが主流になるかもね。

>>409
ｹｺｰﾝ、つーかそういえばpico-BTXってあったよね。あれって・・・
なかったことにされてる？

IntelのMSへの発言力強化か？

Apple will switch to X86 processors
http://www.theinquirer.net/?article=23714

ついにINQにもきたか。
AMDの採用もありってことでx86乗り換えってことらしい。AMDZoneの諸君ご愁傷さま。
最初はYonahとMeromから。

米アップル、インテル製品採用発表へ
http://www.nikkei.co.jp/news/kaigai/20050605STXKA008605062005.html
しつこいようだが日経も（　´∀｀）

ハイエンド・・・IBM
ローエンド・・・Intel

こうなるみたいだな。
結局、安売りしないとIntelは生きていけないのは確定というわけか。

intelのロードマップみたいな絵に描いた餅を当てにして皮算用か
危なっかしくてますますMacに手を出す奴が減るな

x86にMacOSが載ったところで結局ﾏｶｰ以外誰も買わないのは見えてるし

マカーの俺からするとFreescaleとかIBMのPowerPCロードマップの方がよっぽど絵に描いた餅だった

安価なMacとか、パーツを自由に交換できるMacがでるなら、漏れは買ってもよいけどな。
しかし、MPUオタにとっては寂しい時代になってしまったものだ。

モトローラやIBMは単にアップル相手にやる気出すのが面倒だっただけなんじゃないのw
もっと大規模な市場があったら絵に描いた通りに進んだと思うが

>>424
少なくともモトローラはアップルに対して、既にやる気無かったな

>>374
BTXってAthlon64でもできるんだね

CPUの角度とかを調整して、メモリバスの配線を工夫すればいけるみたいだけど、
リファレンス通りじゃないから、はたしてちゃんと動くかどうかはまだわからない。

XeonやOpteronの様なマルチCPUな環境の
BTXは考えられているのかと疑問が・・・

ロバの次は何？

ロハ

淫様のコアはロバのコア〜

ロバのパン屋、Applebred

「はじめ人間ギャートルズ」
昭和４９年１０月５日


園山俊二　作詞
かまやつひろし　作曲
ザ・ギャートルズ　唄


ギャー　オー
ゴンゴンゴンゴンゴンゴンゴンゴン
ゴンゴンーゴーン
はじめ人間　ゴンゴンゴン
(ウニャハニャハニャハ)
石斧かついだ　ゴンゴンゴン
(ウニャハニャハニャハ)
地平線だよ　ゴンゴンゴン
(ウニャハニャハニャハ)
雲が流れる　ゴンゴンゴン
風が渡るよ　ゴンゴンゴン
マンモスだァ

ロバ、ロバいい加減ウザいよ、君たち。

アフリカに速いロバもいるじゃないか

ラバ

PhysXの物理演算能力ってペンティアム4で言ったら100Ghzくらい？

２００５年５月１２日
お詫びとお知らせ

　平素は、弊社の携帯電話サービスをご利用いただき誠にありがとうございます。

　2005年3月9日にお知らせいたしました弊社の業務委託会社において契約申込書等が紛失した事態を重く受け止め、
紛失が発生した同時期に委託会社で受領した契約申込書以外の全ての申込書についての総点検を実施した結果、
口座振替依頼書の一部についても紛失していることが判明いたしました。この度の一連の申込書等の紛失に
つきましては、お客様をはじめ皆様にご迷惑とご心配をお掛けいたしましたことは誠に遺憾であり、
深くお詫び申しあげます。
　なお、対象のお客様に対しましては、個別にご連絡のうえ、お詫びと事情説明をさせていただいております。

　弊社といたしましては、本件を厳粛に受け止め、再度このような事態が発生しないよう管理責任体制の明確化と
チェック体制の強化を実施するとともに、更なるお客様情報管理の徹底を図り、お客様の信頼回復に全力を挙げて
いく所存であります。

自分でロバといってるのに、ロバといって何がいけないのだろう。

［WSJ］ Apple、パートナーにIntel移行を説明
ttp://www.itmedia.co.jp/news/articles/0506/06/news045.html

取り合えず、燃料投下

デモマシンがP4ねえ・・・

http://www.intel.com/pressroom/archive/releases/20050606corp.htm

おっとこっちにも来たな

2006年だとYonah、か・・・

なんか絵に描いたような負け組同盟だな

601 名前： 名称未設定 投稿日： 2005/06/07(火) 03:42:57 ID:Ma90D8as
３GHzの約束を忘れていなかった禿が…
約束を守るために…
(つд∩) ｳｴｰﾝ

intelに法則が発動します。

Yonah : Frequences et Prix
http://www.x86-secret.com/index.php?option=newsd&nid=884

TDP : 31 Watts
Yonah Dual Core x50 / 2.16 GHz / FSB667 / Cache L2 2M => $637
Yonah Dual Core x40 / 2.00 GHz / FSB667 / Cache L2 2M => $423
Yonah Dual Core x30 / 1.83 GHz / FSB667 / Cache L2 2M => $294
Yonah Dual Core x20 / 1.66 GHz / FSB667 / Cache L2 2M => $241
Yonah Single Core / 1.66 GHz / FSB667 / Cache L2 2M => $209

TDP : 16 Watts
Yonah LV Dual Core x48 / 1.66 GHz / FSB667 / Cache L2 2M => $316
Yonah LV Dual Core x38 / 1.50 GHz / FSB667 / Cache L2 2M => $284


Intel Merom : Taped-in !
http://www.x86-secret.com/index.php?option=newsd&nid=885

朗報ですな。
これでXXXオタのくだらんウンチクを聞かなくてに済むようになる。

>>447
やはり65nmになってもクロックは上がらずか。
シングルスレッドの性能は完全にサチッたようですね。

消費電力15WのMPC8641Dの独走のようだな！


だが、、、もう、、、、、prz

>>448
MACヲタって未だにPPC970ﾏﾝｾｰしてるの？

>>449
どうかな。SSE*とfpのスループットは大きく向上するようだから、その意味ではシングルスレッドの性能もアップじゃないだろうか。

>>451
彼はintelオタに改名致しました。

>>453
そっかｗ　関係無いが
>>399
で予想当った

ジョブズの講演内容から見るとさ
3GHzを超える〜
1W当たりの効率のよいノートブック

とあるから、デスクトップ・・・炭 or Presler
　　　　　　　 モバイル　　・・・Yonah

こうなるんじゃね？

自分は、登場時期と64bit対応を考慮すると
デスクトップはPreslerから、モバイルはMeromからだと予想。

最初のバージョンは32bitなんだよね。YonahでもOkなのよ。
FSB1066MHzのYonahとGreencreekあたりを注文するとかだと面白いが。Paxvilleでもいいけどさ。

Intel readies 64-bit Celerons, updates software roadmap
http://www.theinquirer.net/?article=23770

Xbox 360のシステムバスって、PowerMacと同じくCPUの半分の速度なのかな？
バス幅見ると1.6GHz程度だったような

現状で1.35GHz×２だからなぁ・・・1.06GHzじゃ見劣りする
がんばれインテル

>>457
GreencreekはFB-DIMMのサポートだから、デスクトップPCには無理でしょ

Paxvilleは炭火と同じ90nmプロセスでしかもFSB共有型、
あとFSB667MHzだから、そんな地雷を態々付けるとは思えないな

>>460
FB-DIMMはともかく、Paxvilleはバスコントローラ自体は共有だからね。Preslerよりはパフォーマンス面では有利だよ。
FSBぐらいなら特注品で作ってくれるだろうし。

>>461
バスコントローラの共有の目的がﾁﾌﾟｾﾄだから、パフォーマンスを目的にして無いと思う
Paxville用に新規にマスク作ってるかもぁゃιぃ…（ダイもデカく成るし）
何となくPresler(Dempsey)みたいにコントローラーを別チップでパッケージする希ガス

サーバ用のコアをAppleのみにコンシューマレベルの価格帯で提供するなんてありえないだろ。
藻前ら妄想しすぎ。Apple信者が紛れてきたのか？

>>460
PaxvilleはデュアルFSBだから、667MHzでも今のPen4プラットフォームより広帯域。

YonahはFSB/CPU側も共有なんだよな。
だとしたら667スタート、800、1066の段階UPは当然有るよな、for Desktopが有るなら。
コア辺り333Mhzしか使えないんじゃ（勿論占有も出来るんだろうが）、
かなり最初の方からFSBがネックになるだろうしね。

なんせ、一応YonahまではFor mobileな訳で・・・。
上げる気が有るか無いかだけっしょ。

加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速さ　,, -‐''"￣￣｀ﾞ ヽ、 　させろ加速させろ加速させろ
加速させろ加速させろ加速　／　　　　　　　　　　＼させろ加速させろ加速させろ
加速させろ加速させろ加　 /　　　　　　　　　　　　　iさせろ加速させろ加速させろ
加速させろ加速させろ 　ノ　　　　　　　　　＿＿＿ﾉ.させろ加速させろ加速させろ
加速させろ加速させろ （＿＿＿_,,--‐‐'''''"''':::::l.川　させろ加速させろ加速させろ
加速させろ加速させろ加速|（●）,　　　､（●）､.:|川 .させろ加速させろ加速させろ
加速させろ加速させろ加速|　　 ,,ﾉ(､_, )ヽ､,,　.::::|ﾘﾘ させろ加速させろ加速させろ
加速させろ加速させろ加速|　　 ｀-=ﾆ=- '　.:::::::|(((　させろ加速させろ加速させろ
加速させろ加速させろ加 彡＼　　｀ﾆﾆ´　 .:::::／ミミ.させろ加速させろ加速させろ
加速させろ加速させろ加速さ／｀ー‐--‐‐―´＼ 速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ
加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ加速させろ

>>464
MeromもFSB667MHzでクロックが2.5GHzからスタートなだけ。

>>466
それもやっぱり、（Conroeではなくて）Meromでしょ？
Mobileに入れるにはやっぱり限界って事で。

やはりデスクトップ版のConroeはデュアルFSBになるのかな？

>>467
http://pc.watch.impress.co.jp/docs/2005/0408/ubiq109.htm

>>463
ああ、値段の面で少々無理があるってのはそうだね。

>>468
そもそもデュアルFSBはマルチプロセッサ時に性能低下を防ぐための技術なんで、ユニプロセッサ前提のConroeには
あんまり関係ない。

>>463
だからPaxvilleはシングルFSBだよ

>>468
ConroeはFSB800MHzで十分でしょ

デュアルFSBだっての。

>>471
いや、さすがにFSB800MHzじゃ十分ではないと思うが。
共有キャッシュで緩和されるとはいえ、
Dualcoreでコアも4issueに拡張され、ますますFSB負荷が高まると思われ。

まぁ、Preslerは少なくともFSB1066MHzにはなるとは思われ。
（DempseyがFSB1066MHzで動作してた事と、メインストリームの945が
標準でFSB1066MHzをサポートしてる事を鑑みれば）

Paxvilleはデュアルコア。CPUコアは、一つのバス・コントローラを共有する。
SmithFieldやDempsyは各コアがそれぞれ独自のバスコントローラを持ち、同じバスの配線上にぶら下がる。
Yonahは2CPUで一つのバス・コントローラを共有する。
Paxvilleと組み合わされるであろうBlackfordは、プロセッサソケットに接続するためのバスを二系統持ってる。
これがいわゆるデュアルFSBと呼ばれてる。
Paxvilleがバスコントローラを統合するのは一本のFSBに2wayや4wayをぶら下げるためらすぃ

>>473
FSB上げる時にintel系で問題に成るのは
FSB1066MHzに上げると今は6層ﾏﾏﾝが必要に成る事
Dempseyは鯖用なので6層ﾏﾏﾝで問題無いけど、
Preslerは一般用だから、ﾏﾏﾝメーカーが4層ﾏﾏﾝから6層ﾏﾏﾝの
コスト上昇を吸収してくれるのか心配

>>472
>>474

ｾｶｰｸ>>474たんが丁寧に補足してくれたのに、>>475は未だにDualFSBが理解できていないご様子。
既に現行XeonMPのPotomacすら、E8500でDualFSBになってるんだけど。

Intel debuts 64-bit 'Truland' chips, tips 'Paxville'
http://www.eetimes.com/news/semi/rss/showArticle.jhtml?articleID=159907916
The platform is available with up to 8-MB of Level 3 (L3) cache. The E8500 chipset has
a 667-MHz dual front-side-bus and is designed with 10.6-GBit of system bandwidth.

>>475
いや、PenD用のメインストリームチップセットのi945が
既にFSB1066Mhzサポートされてるから。

>>476
>>475はCPUパッケージ内のFSB数の事言ってると思われ。

>Paxvilleは炭火と同じ90nmプロセスでしかもFSB共有型
こんな細かいことでしつこくてすまんが>>460は、デュアルコア化した際に設計の手抜き加減からFSB
が2つ残ってしまっているのを、1つに集約したPaxvilleをFSBが一つになって低速化したと勘違いしているようだよ。

>>476
だからPaxville単体ではシングルFSBでしょ、ﾁﾌﾟｾﾄの話だったの？

>>477
そうでした

■後藤弘茂のWeekly海外ニュース■
Intelの次々世代CPU「Merom」の姿
http://pc.watch.impress.co.jp/docs/2004/0315/kaigai074.htm

この次の次世代では、こんなにならないようにね。
ttp://www.tomshardware.com/stresstest/intel.html

Intel Dempsey cores to clock at 3.80GHz
http://www.theinquirer.net/?article=23780

チップセットがシュリンクされれば、
FSB配線難易度が緩和されんでない？
だったら、マルチドロップ型バスでも
もうちょいFSB帯域上げられるんでない。

或いは、INQのDualFSBを云々で
なるべくCSIまでバスアーキを変える事無く
2本束ねて帯域2倍とか双方向構成に転用するとか。

>>485
Intel chip codename alert
ttp://www.theinquirer.net/?article=23744
CSI wielding, x86 Xeon will be called Dunnington

>>486
>THE SUCESSOR CHIP to Intel's Whitefield, the 4-core, CSI wielding, x86 Xeon will be called Dunnington.
引用の切り方がおかしい。4コア、CSIはWhitefieldからでDunningtonはその後継。

>>484
どうだろ。しばらくデスクトップ向けは945/955でおなかいっぱいって感じだけどね。
128bitbusは現実的じゃないな。またソケット変えるとか冗談キツすぎる。

TOMさーん。また落ちとるよ
http://www.tomshardware.com/stresstest/intel.html

AppleのIntelプラットフォーム採用が与える“刺激”
ttp://pc.watch.impress.co.jp/docs/2005/0608/mobile294.htm

Intel Nehalem : Premieres Informations
http://www.x86-secret.com/index.php?option=newsd&nid=887
CSI(serial Bus） + on die memory controllerは
Whitefield（Nehalem世代）からっぽいな。

Tomさんまた再稼動、生き返った。青息吐息。

リテールクーラーは使い物にならないことはわかったから、はやくとっかえてくれー

AMDが先に使っちゃった伝家の宝刀メモリコントローラ内蔵だけど、
intelも採用するんですなぁ。
素人考えなんだけど、Netburstみたく、
パイプラインが長めでストールの影響が大きなアーキティクチャの方が
コントローラ内蔵の効果はでかいんじゃ?
ちょっと遅かったかな。

FB-DIMMがコンシュマーに降りてくるかどうかはわからないけど
これのメモリコントローラーならメモリチップの動向をあまり気にせず
搭載出来そう?

本当に売り物になるのかこれ(;´Д｀)

>>492
どれどれ、と思ったらまた落ちとる
メンテ中のスクリーンショットが映っております

平均2.3GHz×2相当か。Xeonのが安そうだな

院輝は光素子とか量子のトンネル効果とか研究してたよね
あと何年ぐらいしたら実用化されるのかな？

Pentium XE 840のリテールファンの音
http://akid.s17.xrea.com/p2ime.php?enc=1&url=http%3A%2F%2Fkoti.welho.com%2Fpnystro2%2FHauskat_videot%2FPXE840_Cooling.avi

Intel tips high-speed 3D imaging for SEMs
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=OGGKV5F3OUXCKQSNDBCCKH0CJUMEKJVN?articleID=164301599

PCI Express train rolls across multiple tracks
http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=164300950

Tom本当に「事実は小説より奇なり」そのものだね。２個目のXE840と４枚目のマザーで
かろうじてストレス試験継続してるけど、すでにリブート３回目。自慢のIntelフラグシップが
これじゃどうしようもない。次世代も似たり寄ったりだろう。

インテル、“テクノロジ・ショーケース”にて、日本初の次世代デュアルコアCPUのデモなどを披露
http://ascii24.com/news/i/tech/article/2005/06/08/656297-000.html

Multi-Core Chips, Platforms, WiMAX ? Key Topics of Upcoming IDF.
Intel to Focus on Multi-Core Processors, Platforms and WiMAX at IDF Fall
http://www.xbitlabs.com/news/

次世代もいいけど、最近品質、悲惨だ。

ｉｎｔｅｌは本当の次世代開発はやってんの？
全く聞こえてこないんだけど。
ネトバ以降ＰｅｎＭの手直しじゃ持たないと思うんだが。

NetBurstが(消えたTejas含めて)もう少し持つと思ったんだろうなぁ…。
フィーチャーてんこ盛りにしていくはずが、熱で引っかかったもんな。

こんなんでDELLの品質テスト通ってるのかな？

>>497
IDF2005での講演、10年先のプラットフォーム、ラマン効果等
ttp://pc.watch.impress.co.jp/docs/2005/0305/idf09.htm
同じくIDF、カーボンナノチューブ＆スピンFET
ttp://pc.watch.impress.co.jp/docs/2005/0302/idf03.htm

>>505
Tomさんの所、ファンの回転数低かったらしいな

リテール付属のファンじゃ冷えなかった（89℃）んで回転数上がったマザーボード付属の
ファンに変えたということですね。マザボ付属は目下平均4440RPMで運転中。

8cmで4400pmって、タケコプター並じゃないlか？

未来の道具を馬鹿にしすぎ
もっと回るように計算されてる、角度とか

いわゆる「超高速ファン」の領域ではないかと。

Deltaの自称「超高速/大風量」ファンが5700rpmとか8000rpmの領域だから、たかが4400rpmに超の称号は与えられない

www.37vote.net/2ch/
でも逝ってくださいねー

轟音大砲とリテール？ファンが競るのか・・・

MIIOIn10021-14ts1P
12cmで27700pm
超伝導マグネットと超臨海流体物質のコラボ

Intel to reunite notebook, desktop chip architectures
http://news.com.com/2100-1006_3-5181256.html

Conroeは2007年からかなぁ。

>>515
記事の日付くらい確認してから貼った方が良いかと思うす。

あらやだなぁ。漏れがほとんど中読んでないのにはってるのバレバレじゃん（　´∀｀）

でもまあ一年半以内に出てくるかどうかってところじゃないの。

とりあえず65nmへの移行挟んでるから、今のスケジュール通りMerom/Conroeでるかはかなり怪しいからな。
Montvaleも65nm→90nmに予定変更されてるし…。

メロンはどうかプレスコの二の舞にならないことを願うばかりだ

prescott、65nmにシュリンクしたらそれなりになる説。

90nmにシュリンクされたのにリーク電流で消費電力が上がってしまったのがPrescottなわけだが。

>>522
20→32段
VT・LT・EM64Tロジック実装
SSE3

ただのシュリンクじゃないじゃんｗ

北森→プレスコでコアもキャッシュも倍増させたのがな。
北森のシュリンク版かキャッシュ増量版も作ってりゃ
少なくとも北森以上にはウマーな石になってたのに。

・クロックを上げるためにはパイプラインを増やす必要があった
（単なるシュリンクでクロックをあげられる見込みがなかった）
・パイプライン延長によるスペナルティを隠蔽し、パフォーマンスを維持するためには
　キャッシュの増量は必要だった(実際、キャッシュが増えたことによる
　同クロック北森に対するパフォーマンスアップは皆無)
・単純にシュリンクすると熱電力密度が高くなりすぎる

なんだかんだで最善の設計だったんじゃないすかね。

>>521
そう言えば、炭火からPreslerに成っても
200MHzしか上がらないんだっけ？

というか今の炭火がクロック高く設定しすぎてる罠
Preslerでようやく3.2GHzが常時3.2GHzで回せるようになる程度だろう

>>525
パイプラインそのままでも4GHzは楽勝と思われ
将来もっとクロックを上げるヘッドルーム作ったはずが熱の壁で無意味ｗ
コアいじる必要はあっただろうけどパイプライン段数増やさなくても・・・

Prescottはやはりコアを拡張しすぎたのが失敗だったと思うよ。
同じ90nmでもDothanやMontecitoはクロックをあげている。
Tejasではさらにパイプラインを拡張する予定みたいだったらしいから、
そりゃキャンセルになるわけだよなぁ。

>>526
Preslerは3.6GHzだから、400MHzアップ。

>>529
Preslerが3.4GHzでなく3.6GHzというソースは？

後藤氏の記事では3.4GHzが最高クロックとなると書かれてなかったか？

http://pc.watch.impress.co.jp/docs/2005/0421/kaigai172.htm

Preslerの呼び名ってどうするの？
ﾌﾟだとPrescottと区別出来ないから、
ペヤング超大盛にちなんで
「ﾍﾟ」 なんていいと思うけど。

ﾌﾟﾚｽﾘｰ

すまん、Preslerは3.4だった。

CPU to have power consumption of 65W
http://www.digitimes.com/news/a20050314A7040.html
ちょっと古い記事だが、CedarMill 65W説。

Charles Chou, Taipei; Steve Shen, DigiTimes.com [Tuesday 15 March 2005]

The power consumption of Intel’s 65nm single-core Cedar Mill processors is likely to be around 65W,
down from the around 115W of the current Prescott CPUs, according to sources at Taiwan motherboard
makers who have seen Intel’s CPU roadmap. The Cedar Mill is scheduled to be launched in early next year.

However, the power consumption of Intel’s 65nm, dual-core Presler CPU, also to be launched in the first quarter
of 2006, will still be at the same level as the dual-core Smithfield CPU, at around 130W, the sources said.
The Smithfield CPU is slated for launch in the second quarter of this year.

The actual power consumption of the Presler will be known when Intel begins to deliver the samples of
the dual-core CPU to its clients in the third quarter of this year, the sources said.

65nmにシュリンクするんだからその程度当然じゃね？
シングルコア3.4GHz 65Wって現行の90nmな64と比較するとたいした事無いんだが。

CederMillは915系チップセットで動くのだろか・・・。
動けば買いなんだけどな。

前にも書いたけど、Presler版XeonのDempseyは、3.8GHz動作でPreslerより高速（の予定らしい）。
では、なぜその差が生まれるか？というと、
http://www.atmarkit.co.jp/fsys/kaisetsu/059server2005/server2005.html
にも昨日あたり書いてるけど、Oracleのライセンス料の問題があって、
これはコア数でライセンス料を取ってるから、安易にコアあたりの性能を下げられない。
多少TDPに問題があっても、最高クロックを維持したいという意図があるんじゃないか。
（上記事ではDempseyの動作クロックが下がると想定してるのだけど・・）
Oracleなんぞ使うのヤメレ、と言いたいけど、まあそういうえわけにはいかんし。

サーバやHPC用途のシステムでも将来は特殊用途のコアを集積した非対称マルチコアプロセッサが
はいってきそうな感じだが、Oracleのライセンスのカウント法はどうなるんだろなぁ？

AMDのcluster based multithreadingとやらがでたら困りそうだな。

>>539
このままだと「基本料金×コアの総数」だが、少し譲歩しても、
「基本料金×Oracleのコードが実行されるコアの数」になりそう‥

http://pc.watch.impress.co.jp/docs/2005/0128/kaigai151.htm
> シングルコアのCedarmillもNetBurstアーキテクチャで、2MBのL2キャッシュを
> 搭載する。フィーチャ的には、ほぼPentium 4 6xxと同等で、Hyper-Threadingが
> イネーブルにされる。パッケージはLGA775で、対応チップセットがLakeportという
> ところまではPreslerと同じだが、FSBは異なる。

これを見る限り、動かないっぽい。

アム虫にわ内容が理解できなかったらしく、さっぱり話題になってないみたいすけど、やっとAMDも
次世代のコンセプトを発表した模様す。
http://epscontest.com/presentations/05q2_analyst-day.htm?slide=66&a
　・スループットコンピューティング
　・実行ユニット共有のマルチコア
等々、要するに今度わSUNの技術に寄生することに決めた模様す。
果たしてSUMも吸い尽くされて捨てられる羽目になるのか、SUNの製品計画の遅れにまきこまれるのか、
はたまた両者がうまく欠点を補い合うことができるのか、それなりに楽しみな展開になってきたす。

このスレと何の関係が？

AMDの話題はスレ違いだし、厨対決スレ化の恐れがあるからやらないようにしてほしいんだが…(;´Д｀)

彼は日本語の読み書きが苦手なんだから仕方がない。

>>544
虫どもの突撃にわ、私も辟易しているすから需要が無いならこの手の書き込みわ、差し控えるす。
しかし、「読みたい話だけを見る」という姿勢そのものがアム虫と同じ道に通じることを覚えておいて欲しいす。

自分で火種巻いといてよく言うわ。

厨はスルーが一番

>>542
SUMって何？
ところで信奉していたPowerPCが消えることになって
気分はどう？

PowerPCは消えんだろ

サンマイクロシステムズは"Sun Microsystems"であってSUNではない。
UNIXだから大文字小文字は区別される。(w

確かにintel的にはすれ違いだが、
次世代の話はどこだろうと関係なくワクワクする。

言葉足らずだった
Apple製品からPowerPCが消えることについて、だね
今後ゲームコンソールで生き残ることはとりあえず置いといて

>>542
AMDもSMT積むのか…例のL1キャッシュのクラック大丈夫なのかな？

MACオタってやっぱり頭おかしいね。

ttp://www.geocities.jp/andosprocinfo/wadai04/20040925.htm

>「読みたい話だけを見る」という姿勢そのものがアム虫と同じ道に通じることを覚えておいて欲しいす。
なんか勝手な想像をしているようだが、読みたい話だけ読むのはオタクの道楽としてやっていることだから当たり前。
AMDの情報は、AMDの情報で読みたいものは読む。

それと、このスレでAMDの話題をやろうとすることは全く別の問題なわけだが。
AMDの話題は専用スレか統合スレを立ててやってくれよ。

HPまでItanium使わなくなる方向か。
死亡確定かな。

>>558
こんど出たPA-RISCが最後のPA-RISCになるらしいよ。日付比較よろ。
http://www.idg.co.jp/ghl/hw/17066.html

直リンスマソ。

>>558
http://www.theinquirer.net/?article=23725

65nの予定だったMontvaleが90nになるらしい。
ItaniumはIntelにとってお荷物になりつつあるみたい。

つってもメインフレームの置き換えはItanium2が多いけどな。

>>541
CederMillがFSB1066だったら915系列死亡確定だな・・・orz
ただ、どこかで、CederMillもFSB800止まりという記事を見た記憶がある。

Cedarmillは3.2G/1M/FSB533のセレが8000円ぐらいで出て、
FSB800で回るのを期待。
512Kなら7000円。

ペニス最後のあがきｗ

>>555
中の人が雑○だから。

市場的にはもう死んでるのでは915系。
いはゆる早い店ではもう置き換わってる。
鈍い店ではまだまだ・・・・処分大変そう。
純正945がいきなり安いとね。

915系+LGA775の組み合わせを買ったやつは悲惨だな。
えーえー、その悲惨なやつとは俺のことですよorz

865+478な俺は勝ち組

855+479の俺はチキン

PenD840も手の届く価格になったね。

確かに915系は処分するの、大変そうだなあ。

915＋μPGA478
915＋LGA775
ヽ(ﾟ∀ﾟ)ﾉ

IEDM 2004のintelの65nmプロセスとの比較有り

VLSIシンポジウム - IBM/AMD他、65ナノ開発状況--デュアルコアのダイフォトも
ttp://pcweb.mycom.co.jp/articles/2005/06/16/vlsi1/

Intel's Xeon, Itanium Processors to Integrate Memory Controllers.
http://www.xbitlabs.com/news/cpu/display/20050615232538.html

'In 2007 Intel will standardize interface of the IA32 and IA64 processors
and will integrate the memory controller into the CPU,'
Eng Lim Goh, Senior Vice President and Chief Technology Officer of SGI told journalists
at a press conference in Munich, Germany, reports Golem.de web-site.

2007年中にIA32(Xeon?)とIA64(Itanium)のインタフェースを標準化(同じに？)してメモリコントローラを
内蔵する(`･ω･´) ｼｬｷｰﾝ SGI技術幹部より

http://www.theinquirer.net/?article=23892
CedarMillのプロセッサナンバは、6x3らしいよ。

6x3 → VT/EM64T CedarMillコア
6x2 → VT/EM64T Prescott 2Mコア
6x1 → EM64T Prescott 2Mコア

Intel may invest in India testing plant Ｉｎｔｅｌ、インドのテストFabに投資?
http://news.zdnet.com/2100-9584_22-5746557.html

>>576
Cedar Millでも3.6GHzかぁ…Preslerは3.2GHzだし
…しかし解り辛いな

673は出ないのか・・・

IntelR C++ and Fortran Compilers Version 9.0 now available
http://www.intel.com/software/products/

ICC9.0登場す。

ttp://www.gdm.or.jp/voices.html
「久しぶりの改定」
・・・・・ 某ショップ店員談
Intelは、Pentium 4、Pentium Mを対象に7月24日価格改定を行う。
この改定により、Pentium 4の600番代が、500番代程度の価格になるとのこと。

インテル コンパイラ バージョン 9.0発表 - マルチコアサポートを強化
http://pcweb.mycom.co.jp/news/2005/06/16/007.html

インテルによれば、バージョン 9.0ではスレッディングサポートの拡張が行われており、
マルチスレッド・アプリケーションの構築を行う場合、そのプラットフォームの性能を最大限に引き出すことが
可能になっているとのこと。新たに自動並列化のオプションが備えられ、アプリケーション内で複数のスレッド
や拡張機能の自動作成が可能になった。

インテル コンパイラ バージョン 9.0に関して「このコンパイラとライブラリ、マルチコアのプロセッサを使用して、
アプリケーションのスレッド化をすることで、スレッド化しないアプリケーションに比べ70%以上のパフォーマンス
向上が実現するだろう」と解説した。

またベンダコード見て処理分けるのかな

VLSIシンポジウム - Intel、1.5GHz動作の組込プロセッサを発表
http://pcweb.mycom.co.jp/articles/2005/06/17/vlsi1/

Intel Tukwila to sport integrated memory controller?
http://www.theinquirer.net/?article=24001

なんかどのサイトもメモリコントローラ統合と報じているようだが、
FSBからメモリバスが独立したことの方が重要というか本題なわけで、
メモリコントローラがCPUに統合されるのはその結果なんだけど…。

>>584
すげえええ

メモリーコントローラー統合って言っておけばOpteronのパクりって騒げるから楽しい

元はDECのAlphaっしょ

>585
統合するとレイテンシが減るんじゃないの？
外付けチップで分けても減るの？

統合というかメモリバスを分けるとレイテンシが減るのはノースブリッジの低速な回路を通らずにすむから。
FB-DIMMはレイテンシが大きいが。

だから統合以外に他チップ通さない方法なんて無いだろボケ

>>585
結局、アーキテクチャ設計もAMDの後追いですな。。。

ティムナで統合は先行してる

なんかレイテンシオタが多いようだが、Intelの場合、特にサーバ向けのプロセッサで
スループットとスケーラビリティを確保するのが優先課題で、レイテンシ削減にはどうあがいても不利な
シリアルバスに積極的だったりと、レイテンシ削減にははっきりいってやる気ないので誤解しないように。

現在のアーキテクチャ・・・IA32
そもそもAMDのアーキテクチャではないよな。

x86-64あったらIA64は庶民には永遠に無縁なのかな？
そうだとするとAMDはうまいところを突いたと思うが。

IntelにしてもAMDにしても本当はMSの手の平の上。

IntelはAppleに、AMDはLinuxコミュニティーに比較的寄ってると思うけど。
一番手のひらにいるのはユーザーじゃないの。

実はLinuxコミニティーに一番近いのはインテル。
gccの設計者をコンサルに迎えたり
GNUの主要なメンバーがintel.comだったり。

確かにIA64をMSが採用すれば86-64は終わってたし。
あとIntelは昔から内心MS支配から逃れようとあの手この手してたな。
まあappleごときじゃ役不足、いや力不足だが。

>598
そうらしいね。個人的にはそういう意味ではIntel応援してはいるが。

AMDは思いっきりMS寄りだな。
世の中うまくできてる。

intelはMSに支配されてる現状に不満を持ってるからLinuxに肩入れする。
AMDはMSにすりよらないと生き残れない。

>>602
じゃあ、なんでYamhillをそのまま突き通さなかったのかな。

マルチコア隆盛の時代になった暁には、どう考えてもレイテンシより帯域だと思う。

.>>599
> 確かにIA64をMSが採用すれば86-64は終わってたし。

またまた御冗談を。

>602
MSが採用したアーキテクチャでないと生き残れないから仕方ないね。
MSにとっちゃ自社の都合のいいメーカーが良いメーカーで、別にIntelだろうが
AMDだろうが関係ないだろうし。

>>604
元々intelが帯域に拘ったのは、latencyの隠蔽が目的だったから。
まぁ、別に統合によるレイテンシ短縮と
広帯域によるレイテンシ隠蔽は矛盾するもんでもないし。
却って相互作用で良い効果になると思われ。

ただ、intelがメモリコントローラ統合して困るのはメモリベンダだろうな。
これまでのように積極的なメモリ展開が出来なくなるだろうし。

>>607
炭火で問題に成ってるのはスヌーピングじゃ無かったっけ？
X2はコア同士をクロスバー接続するからその辺の影響は少ない
ってパワレポに書いてあった様な希ガス
メモコン統合はNorth bridge経由じゃないから、ﾏﾏﾝの配線とか楽そうだから
intelのバリテーションを取りやすい様な希ガス

その辺のデュアルコアに最適化された設計は
コアが切り替わるConroe（Merom)まで如何しようもないと思われ。
今秋のIDFには少し位は情報が出そうな気がするんだけどね・・・
メモコン統合すると、対応メモリはCPUと一体だから、
今までみたいな新メモリが出る度に早期対応とか難しいんでない。

>>609
　　------------------
　　対応メモリはCPUと一体だから、
　　------------------
そのころの世代わ、メモリがFB-DIMMになるすからDRAMチップ自体のインターフェースの変化わ
もはや意味を持たない筈す。

610 名前： [ ] 投稿日：

>>610
FB-DIMMってAMBの発熱問題で鯖用じゃ無かったか、MACヲタ？

>>612
その前にメモリコントローラ統合はServerでの話しかない
つまりFB-DIMMを採用するItaniumとXeon
したがってその指摘が的外れなのはわかるよね

>>613
ん？Conroe（Merom)って鯖か？

Conroe（Merom)でメモコン統合の話出てたっけ？

サバではなくメロンです

>>612
FB-DIMMはDDR2やDDR3等のDIMM枚数の制限を回避するためのモノ。
メモリ容量やメモリ帯域が重要な鯖では大問題だから。
それでなくともマルチコア化でさらにメモリ容量がシビアになる。
PCはその点全く関係ないから普通のDDR2やDDR3等で問題ない。
IntelもPCでFB-DIMM採用するつもりはない。

AMBの発熱考えるとものにならないんじゃない?　FB-DRAMって
もっと簡単なバッファにしてお茶を濁すほうがいいと思う

>>615
Conroe（Merom)世代でSocketCって言われてるのに変更されるからそう思っただけ
どちらにせよ次のIDFまで解らないが…

>>619
IDFまで解らないというのはまあ一応そうだけど
socketが変わるからメモリコントローラ統合っていう妄想を
あたかも当然のような発想で書かれても...

>>617
何時の話してんだよ

シリアルバスメモリはどこ行ったんだ。

そこでブリッジチップですよ

>>620
あと鯖のメモコン統合って話も、IA-64ではDimonaが統合で確定してるのか解らんし
DempseとPaxvilleの次の世代で確定してるか解らんからな

なんだかんだいって、結局
技術的にはRambusのXDRが有望なのか？

技術的に有望でも政治的にはねえ・・・

>>624
どの世代かなんてなんて別に重要でないでしょ
Intelが2007年頃に鯖でメモコン統合を計画していることを
SGIに語る程度にIntelは計画遂行中ってのが重要なわけで

PCでメモコンが統合されるかどうかに関しては
全く不透明ってのとは全然レベルが違う

対費用(ダイサイズ)効果が高いのならすぐにでもPC用に降りてくる予感。
あとtcp/ipだったかなんだったかををハードで支援するとか言うのはどうなったん?
アレもサーバー用だった希ガス。

>>627
その07の時期が、NetBurstアーキがキャンセルされてXeonはMerom世代に成るんだが？
態々Xeon用とPC用で別設計＆マスク造り変えするとは思えんが…

インテルらしくディゼーブルで出しそう

どのみちIPFと統合されるXeonMPのラインはPentium系とは別物だろうしなァ。Paxivilleあたりから。

>>629
その理屈だとPC用とItaniumは同じプラットフォームになるわけだが
Meromはモバイルでも使用されるから
全プラットフォームが共通化されるとでも？
普通に考えれば別設計マスク造りかえでしょ
サーバーで必要とされるプラットフォームと
消費電力重視なモバイルプラットフォームを共通化すれば
お互いに足をひっぱりまくりなのは目に見えてる
大体L3キャッシュのありなしでも別設計マスク造りかえだよ

CPUのコアになる部分がMeromはPCもXeonも共通で
バスインタフェースとメモリインタフェースが
ItaniumとXeonが共通
PCではデスクトップとモバイルが基本的に共通
ってのが妥当だと思うが？

親切な漏れが忙しいのに特別に教えてあげよう。

FB-DIMMは、来年、DempseyのBensleyプラットフォームからサポートされる。
Merom/Conroeは、NetBurst相当のバスで、CSIやメモリーコントローラなどの機能はない。
Merom世代のXeonMPチップは、WoodcrestでこれもCSIやメモリーコントローラなどの機能はない。

CSIと統合型メモリコントローラがサポートされるのは、2007年で、Woodcrest後継のWhitefieldと
Montecito/Montvale後継のTukwilaから。
CSIは元々Tukwila向けに開発されたものだから、Tukwilaがサポートしているのは当たり前。

Whitefieldは、Merom世代のコアではなくて、Meromの次の世代のコアに属する製品。
Meromアーキをベースに拡張した総称してNehalemと呼ばれる世代で、デスクトップ製品の計画もある。
漏れはあまり信用してないけど、Nehalemのデスクトップ版でも4コアで3GHz以上という噂も出ている。
既にお気づきの通りNehalemというコードネームは使い回し。

ここでの疑問点は、Tukwila/Whitefield相当のサーバ仕様のCSI、FB-DIMMが、
果たしてNehalem世代のデスクトップ、モバイル製品でもそのままサポートされるかどうかだよね。
というわけで議論の続きをどうぞ↓

Nehalemがデスクトップに降りてくるのは45nm予定なはず。
元々、ダイサイズや実装コスト度外視な
ItaniumやXeonMP（Whitefieldは65nm）ラインは別として
Serial BusやOn Die Memory Controllerの現実的な実装コストが見合うのが45nm以下。
つか、其の頃のメモリはDDR4やDDR5か知らんが、別の規格になってるっしょ。

ttp://www.hp.fi/bladeroadshow/documents/PowerandCoolingPresentationFinal.pdf
の19pageに鯖向けCPUではあるがTDPの情報が載ってる。
WoodcrestってConroeと同じ世代だろうからデスクトップのTDPはAMDより下がりそうだな。
ただその前のTulsaのTDP175Wってのはびびる。

新型電気ストーブの話題ですか？

>>635
これどこまで当てになるロードマップなんだろ。
Paxvilleが載ってないのは使う予定がないからなのかもしれないが、Tulsaが90nmになってるし。
そもそもキャッシュがそんなに電力を食うとは思えんしなあ。

>>637
確かに怪しいけどね。
登場時期も無茶苦茶だし。
でもhpだしなぁ。

>>634
確かにintelのロードマップでDDR3 1066までは出てるな

>>635
Whitefieldって'06で90nm 16Mキャッシュ？ますます混乱する…

DDR3なのに1066って全く意味なし。

>>640
何が意味無いの？詳しく

>>640
DDR2のターゲットとしてるクロックスケールが400〜1066MHzだからかな？
わからん・・・詳しく。

一応DDR3は帯域以外にもレイテンシとか改良されてるらしいがな。

解らないっておい・・・

>>644
あ、俺は640じゃないよ。
俺も>>640に詳しく聞きたい人

DDR3は駆動電圧がまた下がるので消費電力の軽減につながるね。

>>641
640じゃないが
Dual Channelの場合倍の転送レートがないと速度的に無意味

DDR3なら800MHz以上となるはずなので
DIMM<->チップセット間を
800MHz x 2 = 1600MHzのレートでデータ転送しても
チップセット<->CPU間が1066MHzの転送レートなら
無駄にチップセット内にデータをバッファするだけ

結局533MHzで低速にメモリをチップセットから読み込もうが
800MHzで高速にデータを読み込もうが
データ転送にかかる時間はほぼ同じ

レイテンシが変わるならその分速くなるが
レイテンシはDDRもDDR2もDDR3も
チップ内のDRAMセルのレイテンシが変わらなければ
どれもほぼ同じだと思うんだが
>>643の話って本当？
ソース希望

>647
具体的にはよく知らん。以前から聞きかじったのを覚えてただけ。
一応、これとか。最初にきいたのもこれ。(4)だけど(1)から読んだ方がいいかも

他にももっと良いソースがあったと思うが見つけられんかった。
http://pc.watch.impress.co.jp/docs/2002/0225/kaigai01.htm

>>647
メモリ側が133MHzだから、200MHzまで上げられる筈と言う事？
でも転送レートはﾁﾌﾟｾﾄが対応してれば、DDR2-800の6,4GB/sから、
DDR3-1066の8.6GB/sに上がるのでは？

>>648
今までを見る限り難しい気が…
ttp://pcweb.mycom.co.jp/photo/articles/2004/09/12/idf5/images/Photo05l.jpg

あ、DDR3のDual Channel前提は無理なのか

>>640
結局良く解らんのだけど…教えてエロイ人

Intel Says Photonics Light the Way to Faster Chips
http://www.eweek.com/article2/0,1759,1831091,00.asp
'The potential here is for silicon photonics to be used as the technology to underpin future optical busses' for multicore PC processors, said Manny Vara, a technology strategist at Intel Corp.'s research and development labs.

It's working now to create prototype silicon photonics interconnects that can link racks of servers. Intel believes these rack-to-rack interconnects could appear first, within about three to five years.

Circuit board-to-circuit board connections would arrive next. Chip-to-chip connection would arrive last, likely in five years or more, somewhere in the 2010 or later time frame, according to documents published by Intel.

http://www.digitimes.com/news/a20050620AB056.html
In addition, Intel’s processor architecture will further undergo a historical change in the second half of 2006.
The separation of desktop and notebook processors under the P4’s NetBurst microarchitecture will end in the second half when both types again share the same architecture.

According to Intel’s planning, the attempt to increase the speed of complex single-core processors has reached a bottleneck as far as heat problems are concerned.
Instead of wasting lots of energy in revising the aging P6 architecture,
Intel has chosen to build a simple single-core Merom processor that,
with advanced technology, can be structured into a dual-core, or even quadruple-core architecture.

According to motherboard makers,
since last year there have been reports about Intel P4 chipset problems:
static electricity, compatibility of the USB port, burnt-out southbridges or system crashes.
Rumors have said that millions of southbridge chips were recalled, but Intel has never
confirmed the rumors.
Motherboard makers could only blame bad luck and swallow the losses.
The irony is that it seems that Intel’s own-brand motherboards have never had similar problems.

>>652-654
よくわかんないけど
ネットバースト技術が行き詰まったんで、２０１０年以降はフォトニクス方式で回路と回路をを接続するけど
USB静電気のせいでサウスブリッジチップが燃えたり、システムがクラッシュするってこと？

はぃ〜ぃ？

￣|＼ 　 　 _　　　　　＿＿＿＿＿＿_
: : |　 |:::::／||.＿＿.／|＿＿＿／|＿＿
: : |ミ |:: |／|| 　 　||　:|::::::::::::::::|　|::::::::::
: : | 　|:: ||..::||ﾌ∧ .|| . ／￣￣￣￣￣￣
: : | 　|:: ||.:::||∀・）||＜　　ぬるぽ・・・
: : | . l|:: |＼||) ⊂..||　.＼＿＿＿＿＿＿
: : | 　|:: |丶||　/ . ||　:|＿＿＿＿|＿＿
: : | 　|:: | 　||∪　 ||　:|　　.＿.. 　|
: : | 　|::::.＼||￣￣ ＼|＿＿＿＿|＿＿
＿|／.::::::::::.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:.:

>>3を見ると録音という人はいろんな策を使う頭の良い人に思える。

>>658
おうちにしらないひとがきてもはなしてはいけませんよ

日本語が不自由ダからねえw

少なくとも、厨スレ以外で奴に反応してる奴は同じ穴の狢。

オーレー　オーレー♪クリケンサンバ♪オーレー　オーレー♪クリケンサンバ♪」
　 　∧＿∧　　 ∧＿∧
　　（　・∀・）　（　´∀｀）
　⊂　　　　つ⊂　　　　つ
　　.人　 Ｙ　　　人　 Ｙ
　　し'（＿）　　 し'（＿）

　「あぁ　恋せよ　アミーゴ♪孕ませよう　セニョリータ♪」
　　 ∧＿∧　　∧＿∧
　　（・∀・　）　（´∀｀　）
　⊂、　　　つ⊂、　　 つ
　 　 Ｙ　人　　　 Ｙ　人
　　 （＿）'Ｊ　　　（＿）'Ｊ

　「眠りさえ忘れて　交わり明かそう♪サーンバ　ビバ　サーンバ♪」
　 ∧＿∧　　∧＿∧
　（ ・∀・ ）　（ ´∀｀ ）
　（ つ⊂ ）　（　つ⊂ ）
　 ヽ （　ノ　　ヽ （　ノ
　（＿）し'　　（＿）し'

　「ク・リ・ケ・ン　サーンバー♪オレ♪」
　　　∧＿∧　　　∧＿∧　　　　　　　　　　　　　　　
　　∩　・∀・）∩∩ ´∀｀）∩　　　　　　　　　　　　　
　　 〉　　　　 _ノ 〉　　　　 _ノ　　　　　　　　　　　　　
　　ﾉ　ノ　 ノ　　ﾉ　ノ　 ノ　　　　　　　　　　　　　　　
　　し´（＿）　　 し´（＿）　　　　　　　　　　　　　　　　

ネタがないのでこれでも。
AMD、独禁法違反でIntelを提訴
http://pc.watch.impress.co.jp/docs/2005/0628/amd.htm

スレ違い

ヨナーが64bitに対応しない理由としてバッテリー云々言ってるけどそんなに消費電力増えるものなの？

>>665
全てのALUやFPUを64bit幅にすると、それだけトランジスタが増えるから

VT/LTも実装しなきゃならんしな

>>665
使わんTrが喰う電力が問題になっているわけで。

>>666
FPUは80ビット

64ビット世代ではMSの意向で64ビット精度に逆戻りだが

>>665
増えることは増えるけどそんなには増えない。
64bitに対応しないのは、設計しなおすのに時間がかかるから無理なだけ。
Sossamanはブレードサーバ用でTDPにはもっと余裕あるはずだけど、それでも対応しないからね。

SMT+CGMT=BalancedMTだって↓(Intelとは直接関係ないよ)
ttp://www-cse.ucsd.edu/users/rakumar/balancedmt_micro04.pdf

ConroeはTDP60-65W説でました。

Intel Changes Logotype of Unknown VIIV Technology.
http://www.xbitlabs.com/news/other/display/20050630080956.html

Intel Steps Closer to PC Modders.
Intel to Supply Blue Mainboards
http://www.xbitlabs.com/news/mainboards/display/20050630222135.html

来年はVIIVロゴがショップに並ぶか…。

Intel's Dual-Core Servers Prepare for Their Close-Up
ttp://www.eweek.com/article2/0,1759,1833924,00.asp

>>672
青い基板のﾏﾏﾝ出すの？うーん必死

レス間違えた>>671ね
所でVIIVってIBMのVirtual Vector Architectureに似てるって話を何処かで見たな…

また間違えた…orz

>>674
　　-----------------------
　　IBMのVirtual Vector Architecture
　　-----------------------
あれ、5年以上前に日立がSR-8000で実装したた技術をプロセッサ供給先のIBMがクロスライセンスを盾に
パクったモノす。
ViVA1 -> COMPAS
ViVA2 -> Pseudo Vector Processing
それぞれで検索して見ると、全く同じ概念説明図が見つかるという。。。

へー、intelのPARROTがメニイコアのSIMD疑似ベクトルとかだったら面白そう

ttp://japan.cnet.com/special/story/0,2000050158,20075599,00.htm
これか…

擬似ベクトルもいいが、スパコンと違ってそれに適したものがデスクトップには少なさそうだ。
レンダリングやエンコードにはいいかも知れんが。

.NETとかJavaとかランタイムを使用するようなソフトがPCにも増えればあるいは。でもどうだろうな。

そもそもベクトルの利点を生かせるほどのスループットが出せるのか疑問。
次世代のメモリ帯域はどうなるのかね。

PentiumM2GHzがデュアルコアで4GHz級！！とかやりそうな予感

それやるつもりだったら、PenDでとっくにやってるだろ
つか、わざわざプロセッサナンバ導入した意味ねーよｗ

つか、Yonah-NV x40が出るじゃん

Pentium M 840
Pentium MD 840
Pentium M2 840
Pentium M X2 840
Pentium Y 840

もう、既に使えるナンバーが枯渇してるな。
Preslerが900系リザーブしてるから、
残るは4桁に繰り上がるしかないなｗ

>残るは4桁に繰り上がるしかないなｗ

というか先の短い3桁モデルナンバ付けたのって最初からこの為じゃね？
PenM系デュアルコアをデスクトップに持ってくるときは
6000とか8000とか付けてAMDのナンバより上だよと思わせるため。

Prescott系は無駄に種類多すぎ・・。微妙にenable状態違ってたり。

ほんともうなんのこっちゃ意味わからん。
2種類くらいに統合せえよ。

P4に関しては意外とわかりやすいんだけどね。PMはぐちゃぐちゃだな。

YonahはP6系最後だろ。プロセッサIDは0x6Fとみた。
Meromはパイプラインの短くIPC重視型のトレースキャッシュアーキテクチャ。
思うに最初のMeromアーキテクチャにConroeというコードネームが付けられてるのだろう。

>>691
Meromのパイプラインは4段？
10以上だったらﾜﾛｽ

>>692
普通に10段以上だと思われ
今時のPC用x86CPUでﾊﾟｲﾌﾟﾗｲﾝ短い長いの基準って20段超えるか超えないかぐらいの感じだよ


＞ＡＬＬ
ﾊﾞﾆｱｽ11段,ﾄﾞｻﾝ14段だっけ？

>>693
DothanのコアはBaniasの単純シュリンク。
L2大容量化でレイテンシ増大したのも、改良やらなかったから

しかし、P6アーキテクチャってデコード関連のステージが省かれると4段程度なんだよね。
まあ、ハイパースレッディングが生かせる程度には長くなるんじゃないの。

トレースキャッシュの容量で制約を食らわないように、あんまり細かくはμOPを分解しないと思う。
μOPsフュージョンはデフォかと。

>>694
DothanってL2レイテンシ増えてないんじゃなかったか？
P4と違って$を高速クロックで駆動させる必要ないし。

>>696
ウェイ数もアラインメイントも変更せずに容量増だから、最低1クロックはL2のレイテンシ増加してるよ。
レビュー記事でもベンチマークで示されてた。

どちらかというと、Meromはパイプラインの段数より
本数増やす方向の方がいいんでない（SMTにとっても）？

Meromは「4IPC」とのことだが、これはコアあたりを言ったものなのか2コアで４なのか
どうだかわからんね。
BaniasがIntel公称「2IPC程度と割り切り〜」だから、後者の可能性もなきにしもあらず

AMDもAthlon、NetBurstも真っ青なほど多くの演算ユニットを搭載してるが
3IPC以上は実現しにくいからと、パイプを3本に抑えてる。
これが十分に生かせるのはごく限られたケースだしね。論理レジスタ数が少ないから。
なお、x64は論理レジスタ増えるから並列化のチャンスは多くなる。

（つかIPCって言葉、ほとんど意味がない気がする）

IA-32のP6やK7で3-wayだったからなー
x64は論理レジスタ増えるから4-wayはありだろう
Merom/Conroe世代なら64bit環境で充分な性能をたたき出す必要もあるだろうし

K8が3-wayのままだったのはソフトが出てこないとの判断からかもね

Merom 12-13 stage、 4way pipelineってPart13くらいあたりから既に書いてますよ。
4way=4IPCとか言う解釈は無しよ。IPCは平均値だからな。

ついでだから書いてしまおう。

P6パイプラインのステージ数が10段ってのは今じゃ定説になってるみたいだが、
実はMiss-Predictionパイプのステージ数なんだよな。
Intelのサイトにはっきり書いてあるのになぁ…(;´Д`) 素人の漏れよりアフォなメディアが多いことに驚き。
実際には、2段らいのコミット系のステージがあるので12段くらいが正解。FPは14段かなぁ。

これに関してはNetBurstも同様というかNetBurstはさらにややこしい。
20段というのはMiss-Predictionパイプだから、フロントエンドとバックエンドのステージをカウントしていないんだな。
フロントエンドは以前から8段という情報があって、最近やっとAMD幹部の指摘により、ルーマーサイトでも
20+8=28段という記述が入り始めた。でも、これでもバックエンドがぬけてるんだよな…(;´Д`)
バックエンドはMPR誌の資料などから2段だと漏れは解釈しています。それからNetBurstのメインFPパイプは+2段。

さらにPrescott系のNetBurstに関しては、Miss-Predictionが31段説が有力ってこと以外ははっきりした情報はない。
適当に8段のフロントエンドで解釈しているサイトが多いみたいだが、これじゃオリジナルのNetBurstと釣り合いとれないじゃん。

だから、単純に12-13段とか噂流れてても比較が難しいんだがな。どっからどこまでかわからんし。

>>702
　　--------------------
　　素人の漏れよりアフォなメディアが多いことに驚き。
　　--------------------
倍速ALUをはじめとして、Intelわ回路設計で頑張って1cycleで次段に結果をフォワーディングできるように
しているすから、ある意味そこしかケチのつけようが無いとも言えるす。

IBMのPowerPCなんかわ、パイプラインを伸ばした分ALUの実行レイテンシまで増えてるんで分岐ミスの
レイテンシだけじゃなくて、スーパーパイプラインの影響がモロに現れているす。。。

"IBMの"と付けるところがヲタのMoto信者っぽさが見事に表れててイイ感じだなｗ

うーん。
炭以降のネタスレを脱してきましたね。
なんのこっちゃ意味わからん。

>>705
これが正しい姿だと思うがｗ

>>702
よく解らんけど、P6は命令のフェッチ・デコードユニット込みで10段じゃないの？
NetBurstはトレースキャッシュだから、パイプライン段数としては北森までは20段で良いんじゃない？

Intel strikes EUV litho mask blank deal
http://www.eetimes.com/news/semi/showArticle.jhtml;jsessionid=BQYJW1H1R4W3UQSNDBCCKHSCJUMEKJVN?articleID=165600112

A Field Guide to Intel's Nehalem revealed
http://www.theinquirer.net/?article=24439
I know there is no more bus, so JAB (joined at bus) is technically not right.
Until I hear a name for the inter-CPU links, I will stick with JAB because JAX looks stupid

訳きぼんぬ

Net Burstの終焉：Intel、統合アーキテクチャCPUロードマップを公開
ttp://www.expertspc.com/index.asp?Language=JP&DataId=193&Status=Reports
IntelはOEM関係者に対し、2006年後半に新アーキテクチャのCPUを
サーバー・ワークステーションやデスクトップ、モバイル市場に投入することを明らかにした。
これは、開発コード名“Merom”と呼ばれるモバイルコアをベースに、
各プラットフォームに最適したものとなる。
業界関係者によれば、IntelはこれらのCPUを“収束されたコア（Converged Core）”と称し、
これまでのCPUと区別しているようだ。
同時に、このことは、Net Burstアーキテクチャがついに終焉を迎えることを意味している。
Intelが最新のOEM向けロードマップに追加したのは、モバイルCPUの“Merom”、
デスクトップCPUの“Conroe”、サーバー・ワークステーション向けの2way CPU“Woodcrest”の三つ。

Meromは現行Pentium-Mのアーキテクチャを拡張し、EM64TやHyper-Threadingといった技術を盛り込みつつ、
デュアルコア、マルチコアCPUへの最適化を行なったものと言われている。
その製造プロセスは、次期モバイルCPUの“Yonah”と同じ65nmプロセスを採用し、
二つのコアで大容量のL2キャッシュを共有するアーキテクチャもYonahと変わらない。

しかし、OEM関係者によれば、Merom世代ではCPUコア同士を結ぶインターフェースを内蔵し、
デュアルコア処理の効率を引き上げるとともに、低消費電力化も実現すると言う。
このMeromコアをベースとするデスクトップCPUのConroeには、
2MBと4MBのL2キャッシュを搭載した2製品が用意される見通しだ。

>>710
おそらくこれがIntelがJobsに示したロードマップすね。
Appleが2007年までにデスクトップまで含めた全ての製品ラインを「電力効率でPowerPCに勝る」Intel
プロセッサに入れ替えるという根拠が理解できたす。

またペニスが出てきたｗｗｗ

IntelにSwitchしたからって最近こちらにも再びやってきたようだけど
Mac板でしっかりひきとっておいてね、この気違い。

米Intel、次世代Itaniumのベンチマークでこれまでの最高記録を60％上回ったと発表
http://headlines.yahoo.co.jp/hl?a=20050708-00000034-rbb-sci

米Intelと米Corning、EUVフォトマスク基板の共同開発で合意
http://pcweb.mycom.co.jp/news/2005/07/08/100.html

>>714
ちとこの記事わ提灯が過ぎるんじゃないかと思うす。
http://headlines.yahoo.co.jp/hl?a=20050708-00000034-rbb-sci
　　---------------------
　　米Intelは、「Itanium」のベンチマークにおいて、4つのコアを搭載した独自仕様のRISCプロセッサとしては、
　　これまでの最高記録を60％上回ったと発表した。
　　---------------------
実際のプレスリリースわ、http://www.intel.co.jp/jp/intel/pr/press2005/050708.htm
　　---------------------
　　4 個のデュアルコア インテル Itanium プロセッサを搭載したシステムにおいて達成されたもので、
　　---------------------
従って、これ8-wayの結果す(笑)

ちなみに、引き合いに出されてる
　　-----------------
　　これまでの最高記録は27.5GFLOPS。
　　-----------------
これPOWER5の2プロセッサ/4-wayの結果で、POWER5/1.9GHz, 4プロセッサ/8-wayでわ53.8GFlosになるす。
http://www-1.ibm.com/servers/eserver/pseries/hardware/system_perf.pdf
(P.5, p5-570 8-wayの行参照)

>Model Processor/#CPUs MHz 　　　　　　　　　　　　　　　　　HPC
>p5-570 　P5/4 　1900 　64/32 3.8/72　-- -- -- -- -- -- 27,520
>p5-570 　P5/8 　1900　 64/32 7.6/144 -- -- -- -- -- -- 53,800
これか？
CPUsと表記されてるがCore数の事なのか？
紛らわしいな。。。

>Montecito はデュアルコア技術に加えて、
>ハイパー・スレッディング・テクノロジの採用により、従来製品の 4 倍のスレッド処理を可能にします。
CGMTもSMTもHyperThreadingって呼ぶみたいだね。

>>705
ようやく希望の光が見え始めたということ。

>>715
EUVLって阪大と組んでたやつだっけ？

>>721
EUVA（技術研究組合 極端紫外線露光システム技術開発機構）じゃない？

VIIV=ベクトル
ネタはよしてね（　´∀｀）

Top Intel architect flees coop for AMD
http://www.theinquirer.net/?article=24500
IntelでTukwilaバス=ＣＳＩの開発に携わったトップアーキテクトのScott Breach氏が
AMDにいっちゃったらしいぞ…(;´Д｀)

Intel to Launch Dual-Core CPU-based Server Platforms in Days.
http://www.xbitlabs.com/news/cpu/display/20050708233041.html

Alphaチームマジ邪魔モノ扱いされてるんだな

Intelのやりたいのはマーケティング主導のモノ作りだからな

Intel経営陣と営業うぜー
技術、研究陣を大事にしろよ

それはどこの会社も一緒だ
国策からして...

Intel to add discrete 945 chipset for mainstream P4 segment
http://www.digitimes.com/news/a20050712A4013.html
Samples of the integrated 945GZ chipset
for the dual-core Celeron D platform will also be sent out about the same time,
though mass production of the 945GZ is not expected until the end of the year,
or early next year, the sources indicated.

来年にはセロリンもdual-coreか・・・

Intel to drop high-end Napa chipset, beef up mainstream parts
http://www.digitimes.com/news/a20050712A4014.html
the chip giant has removed the 955XM from its Napa chipset lineup,
and increased the amount of memory supported by the 945PM and 945GM to 4GB, the sources stated.
まぁ、ノートチップでわざわざ分ける意味あるとも思えんしな。

In related news, Intel server-use dual-core Itanium 2 and Xeon processors,
including the Montecito Itanium 2, Xeon MP and Xeon DP, are expected to begin hitting the market
in the third quarter of this year, the sources indicated.
The Montecito chip will be unveiled as the Intel Itanium 2 9000 series,
and the Xeon chips will include the Xeon MP7000 series based on the MP Paxville,
and the Xeon DP5000 based on the DP Dempsey, the sources hinted.

ついに鯖CPUにもプロセサナンバーが導入されるのか・・・？

>>726-728
マーケティングしか考えてない会社がi960やItaniumを開発したりすよ。
むしろ自社の技術に絶大な自信を持つ会社ほどNIH (Not Invented Here)と言って、業界標準や
買収して入手したりした他社技術に冷たいモノす。

マーケティングだけで、技術に興味が無い会社ってのわ、自社開発のRISCチップをある日突然
止めて"x86 everywhere"とか調子こいてる所のことす(笑)

書き込むスレ間違ってるぞ

>>731は最近あちこち出没していやがられているな。
>書き込むスレ間違ってるぞ
といわれたからってもう↓にはこないでね。
http://pc7.2ch.net/test/read.cgi/jisaku/1097330852/l50

>マーケティングしか考えてない会社がi960やItaniumを開発したりすよ。

雑　音　病　で　す　か　ｗｗ

うむ。
構いまくりの現状は、雑音病の初期症状だな。

下二行が余計。
ここはIntelのスレだけどアンチAMDのスレではないだろう。

まあ、どちらも重要なのは明白だが、
経営や営業「も」確りしてないと、潰れるよｗ
製品の売上を莫大な開発や研究費に還元出来なくなるからね。
結局、このサイクルが成り立たなくなって、
じり貧で消えていく会社がどれだけ多い事か・・・

Xeon 7000 et Itanium 9000
ttp://www.x86-secret.com/index.php?option=newsd&nid=898
PaxvilleがFSB800Mhzって事は
E8500が元からFSB800Mhzに対応してたって事なんだろうね。

Intelはなーなんにおいても真剣勝負の全力なんだよ。そしてハード業界トップの
くせに偏執的といわれるほど全てに必死。技術はもちろん、営業もね。
だから、技術も意外と革新的なことするし、営業もライバルを蹴落とし、
勝つためにはなんでもする。そこに卑怯であるとか、企業倫理としてどうか
などと言うのは存在しない。
そう思えばIntelの行動は全て理解できる。

インテル、GPSに代わる位置測位システムを実験中
http://japan.zdnet.com/news/nw/story/0,2000052526,20085337,00.htm

イー・アクセスとインテル、携帯電話端末を共同開発へ
http://japan.cnet.com/news/tech/story/0,2000047674,20085282,00.htm

インテル、モバイル向けデュアルコア「Yonah」の概要を公開
〜2007年に6WのノートPCを目指す
ttp://pc.watch.impress.co.jp/docs/2005/0713/intel.htm

Intel's desktop Conroes will have 4MB of cache
ttp://www.theinquirer.net/?article=24586
The Conroe family is slated to enter the desktop fray in the second half of 2006
and these chips will use the 950, 940, 930 and 920 numbers,
taking over from other 9XX chips in the Presler range.
Presler is slated for introduction in the first quarter of next year,
and are built using 65 nanometre process technology.

ConroeもOEM向け正規ロードマップに追加されたか…。
キャッシュは2MBと4MBバージョンがあるみたいだな。Prescottみたいにすぐ2MB版きえたりして（　´∀｀）

9000 Sequence: Itanium2
Itanium2 9055: Montecino 1.8(2.0) Ghz/24M L3
Itanium2 9040: Montecino 1.6(1.8) Ghz/18M L3 *
Itanium2 9030: Montecino 1.7(1.8) Ghz/8M L3 *
Itanium2 9020: Montecino 1.4(1.6) Ghz/12M L3 *
Itanium2 9018: Montecino LV 1.2(1.4) Ghz/12M L3
Itanium2 9010: Montecino 1.6(1.8) Ghz/6M L3 *
* Proc Number +1 for FSB667 instead of 400/533

7000 Sequence: Xeon MP
Xeon MP 7041: Paxville 3.00 GHz/2*2MB L2/FSB800
Xeon MP 7040: Paxville 3.00 GHz/2*2MB L2/FSB667
Xeon MP 7030: Paxville 2.80 GHz/2*1MB L2/FSB800
Xeon MP 7020: Paxville 2.67 GHz/2*1MB L2/FSB667

5000 Sequence: Xeon DP
Xeon DP 5xxx: Dempsey TBD/2*2MB L2/FSB667/1066
Xeon DP 5xxx: Dempsey MV TBD/2*2MB L2/FSB667/1066
Xeon DP 5xxx: Sossaman TBD/2MB L2/FSB667

ここまで来るとプロセッサナンバーというより単なる型番だな。

Merom/Conroeファミリ　……　新アーキ(12-13ステージ 3wayパイプ, デュアルコア)
Merom　…モバイル TDP45W
Conroe　…デスクトップ TDP60W-65W
Kentsfield …　ConroeXE
Ridgefield …　45nm Conroe FSB1333MHz
Allendale … Conroe機能削減版
Wolfdale … 45nm Allendale
Millville …　Conroe Celeron
Woodcrest …　XeonDP TDP70W

Nehalemファミリ …… (Meromコア+CSI+α)*4
Whitefield … Xeon
Dunnington … Whitefield後継
Bloomfield … デスクトップ

確度の悪そうな情報もあわせるとこんな感じですか？
漏れもそろそろ把握しきれなくなってきたよ（　´∀｀）

>>743
> 9000 Sequence: Itanium2
> Itanium2 9055: Montecino 1.8(2.0) Ghz/24M L3

このItanium2の括弧内のクロック周波数って何でしょ？
例のFoxton Technology とやらで，前の速度が継続して出せる速度で，
括弧の中が冷却がきちんとされれば出せるトップスピードとかかな？

Foxtonに冷却は関係ないんじゃない？
電力を消費した結果発生した熱を指標にするんじゃなくって、消費電力を直接指標にする技術だから

括弧内のクロック周波数は片方のコアをSleep状態にしたりクロック下げた際に
にもう片方が出せるトップスピードだったりしたら面白いなぁ

>>747
なるほど．サンクス．
だとすると，CPU内リソースの利用率の低い状態では2.0GHｚで動いて，
利用率が最高の状態で 1.8GHｚ まで落ちるという感じかな．

>>748

そんな、暇な時にブン回して、忙しい時にクロック落としてどうするのよ？

>>745
Merom/Conroeファミリだけど、パイプ１２〜１３段って本当ですか？
漏れが知っているパイプ２０段程度の情報は古いのか
それも３wayなのか
最新の情報を知っている人がいたら教えてほしいんですが
Merom/ConroeファミリってYonah改なのかな、それともｎetburst改なんだろうか
L1キャッシュじゃなくて、トレースキャッシュだった場合がｎetburst改という事で間違いないのかな

>>750
NetBurst改でもありP6+改でもある。
トレースキャッシュの弱点をμOPsフュージョンで補うような形かと思われ
パイプは4wayじゃないの。Merom=4IPCというプレゼン資料がある


つか、Nehalemは10GHzオーバーのアレだろ。NetBurstが消えた時点でなくなったと思っていた。

MeromがPentiumMの流れを組むコアになるだろうってことはほぼ確かだと思うよ。
とはいえSMTとか、Netburstでのノウハウもかなり投入されるようだね。

トレースキャッシュ自体は悪い手法じゃないから、採用される可能性もないこたない。でもVIIV以降だろうなあ。

Meromは今年の6月にテープインしたばっかで開発期間かなり短い事考えると
YonahベースにALUやFPUを64bit幅に拡張した程度のものだと思ってたんだけど
4wayとかトレースキャッシュとかそこまで頑張れるものなんだろか。

今度は他人任せですか。
http://www.itmedia.co.jp/pcupdate/articles/0507/13/news124.html

とりあえずWebサイト開くだけでグリグリ動いてCPU使用率持って行って電力食うFlashは規制な
あとPDFはアプリケーション起動する際に電力物凄く食うからこれも規制な
あとRealMediaはウザいから規制な
頑張れIntel、こいつら潰してくれたら明日から俺はお前の信者だ

Yonah : Recapitulatif & news
http://www.x86-secret.com/index.php?option=newsd&nid=899
-- Dual Core --
* Yonah *
Pentium M x60 : 2.33 GHz / FSB667 / 2MB L2 / Q3'06
Pentium M x50 : 2.16 GHz / FSB667 / 2MB L2 / Q1'06 ($637)
Pentium M x40 : 2.00 GHz / FSB667 / 2MB L2 / Q1'06 ($423)
Pentium M x30 : 1.83 GHz / FSB667 / 2MB L2 / Q1'06 ($294)
Pentium M x20 : 1.66 GHz / FSB667 / 2MB L2 / Q1'06 ($241)

* Yonah LV *
Pentium M LV x58 : 1.83 GHz / FSB667 / 2MB L2 / Q3'06
Pentium M LV x48 : 1.66 GHz / FSB667 / 2MB L2 / Q1'06 ($316)
Pentium M LV x38 : 1.50 GHz / FSB667 / 2MB L2 / Q1'06 ($284)

-- Single Core --
* Yonah *
Pentium M 766 : 1.83 GHz / FSB667 / 2MB L2 / Q3'06
Pentium M 756 : 1.66 GHz / FSB667 / 2MB L2 / Q2'06 ($209)

* Yonah ULV *
Pentium M ULV xxx : 1.20 GHz / FSB533 / 2MB L2 / Q3'06
Pentium M ULV xxx : 1.06 GHz / FSB533 / 2MB L2 / Q2'06

* Celeron Yonah *
Celeron M 430 : x.xx GHz / FSB533 / 1MB L2 / Q3'06
Celeron M 420 : x.xx GHz / FSB533 / 1MB L2 / Q2'06
Celeron M 410 : x.xx GHz / FSB533 / 1MB L2 / Q3'06

* Celeron Yonah ULV *
Celeron M ULV 423 : x.xx GHz / FSB533 / 1MB L2 / Q2'06

ムーリー氏って・・・

ﾃﾗﾜﾛｽｗｗｗ

>>746，>>747，>>748
逆。
Foxtonは負荷が掛かり処理能力要求される状態になったら、
規定内の消費電力までOCして処理能力を稼ぐ。
電圧とクロックは可変でOCしながら、コア電圧上げ下げ等マイコン制御される。

負荷が少ない時は、当然、
省電力のためDBS（SpeedStep）で逆にクロックとコア電圧が下がる。

そんなのﾑｰﾘｰ

http://www.itmedia.co.jp/news/articles/0507/14/news031.html

流石Intel、コンパイラにも細工が施してあったとは。
って、結構皆知ってたカモね。

特に「懲りてる」連中が、Intelのコンパイラは優秀とか
流説してた頃からバリバリ怪しかった。
だって、Intel入ってないと性能が出ないコンパイラなんだから(笑)

>また，AMDの訴状では，Intelはプロセサだけでなく，チップセットやマザーボードを込みにして安く売っているとか，
>DRAMメーカーとコンソーシアムを作って仕様を検討し，AMDが頼んでも入れてくれないとか，
>IntelのコンパイラはCPUIDを見て，Intel CPUだと最適化を頑張ったコードを実行するが，
>AMD CPUだと効率の悪いコードを実行するなどを不公正なケースとして挙げていますが，
>これらはAMDが独自にやれば出来る話で，意地悪かも知れませんが，
>Intelがライバルメーカーにそこまでサービスする義理も無いように思います。

>Intelはプロセサだけでなく，チップセットやマザーボードを込みにして安く売っているとか，
どこに問題が？
>DRAMメーカーとコンソーシアムを作って仕様を検討し，AMDが頼んでも入れてくれないとか，
断ったのはメーカ側だし、それにシェアの多い方(儲け)を優先するでしょ
>IntelのコンパイラはCPUIDを見て，Intel CPUだと最適化を頑張ったコードを実行するが，
>AMD CPUだと効率の悪いコードを実行するなどを不公正なケースとして挙げていますが，
だってintelが作ってるわけだし

ここだけで判断するとアムドが勝てる理由がない

もうアップルかサンあたりにコンパイラ作ってもらうしかないな

＞プログラムがIntelプラットフォームで動作する場合と、プログラムがAMDマイクロプロセッサを
＞搭載するコンピュータで動作する場合とでは、異なるパスが実行されるようになっている

異なるCPU(例えばP5/P6/P7用)の最適化コードを混在で吐き出して、
実行時にどれかを選択的に実行するのは、VisualCのコンパイラも同じだが・・・。

>>764
CPUのベンダー文字列をチェックして、"GenuineIntel"以外の文字列が返ってきたら
MMXとかSSEとか非対応扱いにするらしい。

別にIntelにはわざわざ他の会社のCPU向けに最適化されたコードを吐くようなコンパイラを作る義理は全くないよね。
自社のCPUでより高速なコードを吐かせるためにコンパイラを作ってるんだし。

コンパイラをVerUpしたらAMD CPUでは遅くなったとか、そういう事例なら嫌がらせなんだろうけど。

>>766
×他の会社のCPU向けに最適化されたコードを吐くようなコンパイラ
○他の会社のCPU向けに、非効率化したコードへの分岐処理を吐くようなコンパイラ

SSEをちゃんとライセンス（？）して使ってるのにそれが有効にされないのはけしからんって事かのう。

>>768
ちょっと違う
intel社製のCPUでないとMMXとかSSEを「動かさない」コードを吐いてるわけよ。

実装されてるってCPUIDに書いてあるから動かした結果変な動作するんだったら
それはコンパイラの責任でなくCPU製造会社がクソで済む話だから
わざわざintel製かどうかチェックする必要はないでしょ？
しかもこの仕様は特定のバージョンから実装された。初期からの仕様て訳じゃない。

てか、そもそもIntelコンパイラは他社CPUをサポートしてるのか、否か

intelがCPUじゃなくてコンパイラにバグをしこんだってこと？
ttp://www.xlsoft.com/jp/products/intel/compilers/icppwin_system.html

Intel、Yonahプロセッサの詳細を公開
ttp://pcweb.mycom.co.jp/articles/2005/07/14/yonah/

PenMのSRAMは6T構成らしいぞ。
Eden氏へのインタビューもあり。

>>751
>>745は4wayのミスね。
4IPCのソースきぼん。

Foxtonはこの辺みてよ。
http://pcweb.mycom.co.jp/articles/2005/02/11/isscc2/

>>750
>最新の情報を知っている人がいたら教えてほしいんですが
このスレに書いてある情報の大半は海外のルーマーサイトに基づいている。
情報のスピードは国内最速かと…。
信じる信じないは君自身の判断に委ねられているのだ（　´∀｀）

>>753
テープインというのは設計が完了してマスク作成に入ったことをいってるんだよ。

>>774
> テープインというのは設計が完了してマスク作成に入ったことをいってるんだよ。

じゃ、テープアウトはどういう意味？

ファーストシリコンが出たときだろ。

http://www.nifty.com/webapp/digitalword/word/010/01068.htm

http://www.cadence.co.jp/news/h15-11-11.html

じゃ、このへんに修正依頼しといてくれ

>>777
やべ、しばらく逝ってきますわ。Bye-（　´∀｀）

>>772
Yonah ＝ Banias改 × 2
みたいですね。

ということは
Merom ＝ Yonah改 × 2
になるのかな。

ミスった。。
Merom ＝ Dothan改 × 2

NANDゲートの省電力解説きぼんぬ

>>760
オートディスパッチが有効になるのは全部ICCでビルドしたときだけ。
STL周りの展開が糞っぽいからSIMD使わないコードはVC++で済ませてる。
main/WinMainをVC++でビルドする限りディスパッチも自前でやるしかない。

究極的には最適化のツボ（命令のレイテンシ・スループット、その他）が違うから相対的にAMD不利にはなる罠。

>>764
おいおいオートディスパッチはVC++には実装されてないぞ
/GBオプションなら、単なる命令スケジューリングのオプションVC7なら/G6と同じだったと思うが
インラインアセンブラやSIMD組み込み関数、SSE1/2の使用を明示しない限り
すべてのx86アーキで動くコードを吐くはずだが？
VC++にアセンブリコード吐かせて見たことないだろ？

同一プロジェクトでファイル毎に最適化のかけ方を指定できるから、殆ど同じ構成で最適化オプションを変えた
関数を複数用意して、それをCPU毎に自前で切り替えるコードを用意すればいい。

ちなみに言うと、WindowsならobjファイルはCOFF形式だから、ICCでもGCCでもVCでも相互にリンク可能だ。

交互にリンクは可能であっても浮動小数点フォーマットやら
ランタイムの整合性やら、小さなプログラムだけならともかく、ちと地雷な要素も。
mingwの3.xは善戦はしているがアレだな。

>>783
浮動小数点フォーマットは single/double だと
endian 以外はいっしょだろう。
ランタイム整合性はあるが。。。

90nmプロセス、1億4千トランジスタのDothanの平均消費電力が1.1Wほどなのに対し
65nmプロセス、1億5千トランジスタのYonahの平均消費電力が1.4Wほど
65nmでもやはりリーク電流は大問題だな

>>785
コアとキャッシュのトランジスタの稼働率の差を考慮してください。

>>786
定量的にいって、どのぐらい違うの？

どんな処理してるかによってそれぞれの稼働率はぜんぜん違うからなぁ。
平均消費電力ってどんな条件だっけ。 低負荷時にはそんなに差がないかも。

まあ、アイドル時のスタティック電流だとSRAMが
占める割合は結構大きいだろうが、
ロード時はロジック回路に比べれば、微々たるもん。

製品として前より使用時間が伸びればいいんじゃねーの?
バッテリも含めて。
まぁ値段の絡みもあるけど。

>>760
これってAMD製CPUを使ってコンパイルするとだめになるの？
それともコンパイル時はインテル製CPUでもコンパイル後のexeの使用がAMD製CPUだとだめになるの？

だから言いがかり

法廷に提出してるぐらいだから、信頼できる証拠があるんだろ。

単なるバグだったりしてな
そうでなくても、牽制にはなる

アセンブリコードを見るにどこにもSSE3を使ってないのに/QxPを使った時点で
PenMやNorthwoodで起動できないバイナリができたことがあった。
確かに行き過ぎてる感はあるが、単にICCのスタートアップルーチンを使わなきゃいいだけ。

サブ関数だけSSExを使うオプションでビルドして、
明示的にディスパッチすれば平気。俺がそうやってるし。

慣れてくればMMX/SSEの組み込み型でサブルーチンだけコンパイルしてVCでリンクする使い方やるといいよ。

>>795
横からお礼。

知らなかったよ、職人さんありがとう。

マニュアルに説明がされてないなら製造者責任法に抵触するだろな

しかし、自社製のコンパイラに顧客でもないの会社から文句つけられるんだから面白いよな…。
そろそろAMDさんも自社ISAでIntel影響下からなるべく逃れるようにした方がいいんでないの？
それができないのが所詮ノンオリジナルのAMDなんだけどね。

x86 ISAはIntelが作った。
x86は市場が大きく、AMDはx86 ISAの互換品を提供しはじめた。
Intelは自社製CPUの性能を引き出すため、純正コンパイラを開発した。
AMDはIntel純正コンパイラを利用してSPECベンチなどを公式計測。
IntelはAMD排除のため、自社製CPU以外ではまともにコンパイルできないようにした。
AMDぶち切れ、訴える。

やっぱコンパイラ開発した時点で、他社排除しておくべきだったのかIntel的には。

>>789
本当かなぁ〜。
ちょっとデータが古いけど、プロセッサ全体に占めるキャッシュの割合はDEC 21164 で 25%、StrongARM SA-100 で 43% と言われている。

Montecito は L3 に非同期を持ってきて動作時消費電力は5%以下を達成したといっている。
http://pcweb.mycom.co.jp/articles/2005/02/11/isscc3/
普通の同期式のキャッシュはもっと消費電力が高いし、L1・L2 もある。

そこら辺の省電力設計の元はPenM。
キャッシュに低リークの素材使用たり、
細々とゲーティングしたり等。

Yonahは65nmだから、さらに＄に
Sleep Transistorも使ってんじゃないかな。

More clock speed for Pentium D with arrival of 900-series
http://www.tomshardware.com/hardnews/20050714_135731.html
>Intel will add a 64-bit version of Yonah, code-named "Merom",
>in the second half of 2006 and increase the clock speed to 2.33 GHz, sources said.

>>803
　　---------------
　　increase the clock speed to 2.33 GHz,
　　---------------
デスクトップ向けにわ、も少しクロックを上げてくると思ったすけどね。。。

うーん、>>803が本当だとするとちょっとがっかりだな。
Meromはもうちょい革新的なものを期待していたのだが。
大原氏のレポートによるとYonahのロジック部はBanias*2の可能性もありそうだから、Meromではせめてもうちょい拡張して欲しいな。
つーか拡張しないとAMDを引き離せない予感。Clockでカバーするんか？

MeromやConroeの詳しい詳細は
IDFまでお預けっしょ。
後、1ヶ月程だし。

よく読んだらMobileプロセッサのMeromが64-bit化されるって話すね。Conroeと勘違いしたす。
失礼しました。

ソース見るとモバイル向けMeromが2.33GHzっていう風にも読み取れるしな
ここら辺のコードネームはNetburst終焉の煽りで混乱しまくり

「1コア＝4分の3プロセサで計算」米Oracleがデュアルコアのライセンス体系を変更
http://itpro.nikkeibp.co.jp/free/NC/NEWS/20050715/164752/

中途半端なことしてくれるなぁ…。

>>795
自分も横から、蛾�d

>MMX/SSEの組み込み型でサブルーチンだけコンパイルしてVCでリンクする使い方
今度から、その流れがデフォになるよう努力してみる

142 ：デフォルトの名無しさん ：2005/07/15(金) 14:27:27
>>141
先にIntelチェックをしてから、CPUの機能をチェックしているので
北森だろうがなんだろうが関係ないです。

うちはAthlon64だけど、全体的にVC8よりICCの方が速いですね。
もちろんIntelチェックを行わないよう細工しています。

145 ：デフォルトの名無しさん ：2005/07/15(金) 17:25:12
>>143
↓をmain()のあるソースに加えて、linkｵﾌﾟｼｮﾝに/FORCEを付ける。

extern int __intel_cpu_indicator;
void __intel_cpu_indicator_init(void)
{
拡張命令使うなら
__intel_cpu_indicator = -512;
使わないなら
__intel_cpu_indicator = -1;
}

>>809
さすがOracle。意地になってもソケット単位でのライセンスはやらないつもりだな。

デュアルコアで1.5が切り上がり2コア分の金
シングルコアデュアルCPUでも従来通り2コア分
デュアルコアデュアルCPUだと3コア分

事実上の値上げ？

つーか、
いい加減pentiumって名前やめれよ。
もともとスロット時代のあの筆箱みたいな形から来た名前なんだろ？
ならもう次の名前にしてもいいと思う。
アスロンのように速さをあらわしているようななまえが良いね。

つ、釣られないぞ〜

>>814
8086 → 80186 → 80286 → i386 → i486 ときて 586 と名前をつけるべきだったが、
数字だと商標を取りにくいので 5 をあらわす penta- をもじった名前になった。

初めてこのスレにカキコ。
流れを無視してすまんが
intelのロードマップをテンプレに加えたらどうかな？

686になってからもずっとだというのに、
名前が同じというつまらなさもあるかな。

AMDもX2はちょっとなんだかなぁ、という気はするが、
SempronやTurionなど、いろいろあるのはいい感じ。

AMDは命名のダサさが一種の味になってるからなあ。
それはともかく、素人の扱いを熟知しているintelが、数兆ドルもの広告費を掛けて、
ようやく浸透させたPentiumの名前を手放すわけがないと思う。

Pentium D�U　
Pentium D2
Pentium �X
Pentium 5
Hexium

数兆ドルってあんた、、、アメリカの国家予算かよｗ

　Ｉｎｔｅｌの命名センスがAMDより格段に優れているとは……。

AMDはAthlon4が最高にダサかった

Pentium Pro/II/IIIは俗にi686といわれてる
CPUIDもそうだし

Hexiumは無いと思う。


ところでNetBurstはCPU番号を一気にすっ飛ばして15までいっちゃったけど
あれは実は15じゃなくて-1だったんだな。退化ってやつだ。

i786でいいんじゃないかね。シンプルで。

その手の数字の羅列だと、記憶に残らないから、
消費者にアピール出来ないと思われ

>>824
わかった！
Pentium 786だ
次世代がPentium 886

プロセッサナンバーと見分けがつかないじゃん。


Pentium 786 760 とか

Hexagonでいいんじゃないの

解ってると思うけどそれ6角形って意味な。

6角形のダイ？ありえねー


（すぐさま3WayのSmithfieldを思いついた）

正六角形は丸いウェハから切り出すのに一番無駄のない最適な形ではあるんだけどな。
確かソニーが特許持ってたはず。

どうやってダイシングするの？
高圧水カッター？

>>830
配線も今の正方形のマスではなく、六角マスでやろうと主張する人はいるね。

45度斜め配線なら最近ちらほら聞く。Intelは興味ないんだろうか。

台湾の掲示板にYonah登場す。
http://www.hkepc.com/bbs/viewthread.php?tid=428812
SSE3サポートなんすね。

SSE3サポートは前から言われてたよ。
http://pc.watch.impress.co.jp/docs/2005/0121/kaigai149.htm

後藤は何だかんだいって早くから共有キャッシュ構成を指摘してたね。
良いintelソース持ってんだろうな。

そういやgoto氏といえば海外の記者からソースにされてたな。

>>836
全く技術的素養があるように見えない後藤氏の記事があれほど良質なのわ、良いソースをつかんでいる
のと、素直な取材姿勢ゆえだと思われるす。
本田雅一氏なんて、インタビューに尊大としか思えないコメントを勝手につけて記事にするすから、読んでる
こっちの方が不愉快になるす。

もっとも最近、後藤氏も妙なコメントをくっつけたインタビュー記事を書くようになってきたのがちと心配す。

行き場を失ってこんなところにまで出張するようになったお前のほうが心配だｗ

あぼーんに話し掛けないでください。

知識もないのに出張してきて、反論されると「信者乙」しか言わなる連中で溢れかえった、一時期のマク板よりはいいと思うす・・・

>言わなる連中

ってどんな意味　ひょっとして雑音病？

言わなくなる、だった。ツッコミ感謝

笠原きますたよ

＞DothanをベースとされるYonah
と書いてるけど、大原はこう書いてた。
＞YonahがDothanのDual CoreではなくBaniasのDual Coreだと考えれば、
＞トランジスタ数的にはわりと辻褄が合う
はたして？

Dothan＝Baniasの単純シュリンク
ただしDothanは途中数ヶ月で回路設計の見直しをやってて、当初計画よりもトランジスタ数は増えてしまった。

>>844
普通にYonahの場合は、64bit幅の実行ユニットを使うとトランジスタ数が増えて
ノートに乗らないだけの様な希ガス、マーケティングの不利は色々有るだろうケド

>>846
それは単純シュリンクとは言わない。
トランジスタ数だけで6000万以上増えてるんだし。

64ビット対応に必要なトランジスタはコアの5%くらいで、
キャッシュも含めてしまえば誤差の範囲内だと思うけど。

>>847
そう考えるとMeromも大変そうだ(;´Д｀)

YonahにEM64Tが載らない理由？
そんなの簡単だろ。


低発熱&低消費電力&高速なCPUを出したら、主力商品のPen4が見向きもされなくなるから

Intelのことだから多少コストが上がっても、工場の規模で強引に押せると思う。
PenD見ればね・・・

ただ問題はMeromがﾌﾟ化しないかということだ。ﾁﾌﾟｾﾄも集積進んでどんどん熱くなる
今、Meromでコケたら今度こそシェアをAMDにごっそり持って行かれるぞ。

AMDの新Fabの本格稼働も同時期だろうから、Meromの出来が久しぶりの決戦場に
なりそげ。

YonahにEM64Tが載らない理由は開発期間にあると思うんだがどうかな

ムーリのTrがどうのこうのなんて言い訳ｗ
てか、ぶっちゃけ、
単なる開発時（設計見れば解るが墨と違って、かなり以前から開発してた）から
64bitの展開（普及）を予想してなかっただけｗ

>>848
そうだけど、結局現行Dothanがイリーガルなトランジスタの増え方してるわけで
開発期間に余裕のあったYonahがDothanよりトランジスタ数が減らせていても不思議じゃない罠。
Banias→Dothanの6000万増加って、それは大半がL2キャッシュの増分じゃん。

YonahのSSE3とSSEμOPsフュージョンに関してはそんなに回路の増加要因は無いと思っている。
デコードステージの時点で２つのμOPsに分解させる必要がなくなる分デコーダの負担はむしろ減る。


>>853
俺が考えるに、急激にTDP45Wにしろというのも無理があるので、緩やかに筐体設計を移行させるための
繋ぎが必要だったのでわ？
SonomaとNapaはプラットフォーム同士ではほとんど消費電力同じくらいに収まるらしいし。

妄想だが、MeromのALUは32bit×4な気がする。正確には2つのALUで1つの64ビットALUとして機能するものが2組。
トレースキャッシュとμOPｓフュージョンの合わせ味噌で32ビットと64ビットの演算の混在を可能にする。
ALUが4つなら4IPCの説明もつく。LLP64モデルだと一番合理的だわな。

あと、トレースキャッシュは省電力化のためにも有効な技術なんだ罠。デコーダを常に動かしておく必要が無いから。
デコーダはなにげに最も消費電力の大きいユニットの一つ。
トレースキャッシュにヒットしているうちはクロックゲーティングで休ませておけばいい。
「プログラムの最適化で消費電力が落ちる」というのは要するにキャッシュにうまくヒットさせるってことじゃないかと。

>Merom系のコアは、内部帯域が4命令/クロックに拡張され、クロック当たりの効率が、
>現在のCPUより向上すると推測される。

まぁ、Banias使おうがDothan使おうが、コア性能は
全く同じだからどっち使おうがどうでもいいと思われ。

>>857
そうでもないぞ。
CPU-メモリ間でデータを転送する際、まとめて転送する機能が
Dothanは強化されている。
（「ある程度」連続なデータを扱うときにBaniasは遅くなる）

あと、プリフェッチの強化、レジスタのパーシャルライトができるようになった。

保険じゃないの？YonahとMeromを両方開発させて。
Meromが遅れる可能性はあるし。
ノートの場合特に64bitにこだわる必要は無いわけで。

単純にYonahが遅れて、Meromとの差が詰まってしまった
ということかと。

NetBurst系との差別化もあって消費電力とダイサイズに拘るあまり、DualCoreや64bit化への
余裕をも切り捨てていたので何か追加しようとすると大工事になるのかな？。

俺も>>860と同様にYonahが遅れに遅れた結果
x64搭載しててもおかしくない時期に"たまたま"Yonahが出ることになっただけだと思うなぁ

ttp://pc.watch.impress.co.jp/docs/2004/0509/kaigai088.htm

TejasキャンセルでNetburst終焉が確定したのは2004年の5月。
Intelもロードマップ変更はホイホイ情報流すから
社内で決定したのははやく見積もっても2月か3月あたりだろう。

ttp://pc.watch.impress.co.jp/docs/2004/1022/kaigai128.htm
＞モバイルのデュアルコアCPU「Yonah(ヨナ)」はテープアウトを終え、いよいよサンプルに向かう。

2004年の10月にテープアウトということは、普段のIntelのスケジュールから予測すると
2004年の1月あたりには既に32bitプロセッサとしてデザインの最終段階に入っている。
ここから64bitに変更するのは激しく無駄なコストがかかるし、無理だったってことじゃないかな。

http://pc.watch.impress.co.jp/docs/2003/0428/kaigai01.htm
　まず、Jonahについて整理すると、確実な情報は以下の2点となる。
・Dothanの後継となるモバイル専用CPU
・登場は遅くても2005年前半
　BaniasはクオリティサンプルがOEM顧客に提供されたのが昨秋、エンジニアリングサンプルは
昨夏前だった言われている。その前にIntel社内のバリデーションを行っているはずなので、
Baniasのテープアウトは2002年前半ということになる。すると、Baniasの設計スタッフのうち一部は、
2001年中にはもう手が空いていたと考えられる。アーキテクチャ定義を行うアーキテクト達は
もっと前から空いていたはずだ。そのため、IntelはBanias/Dothanと平行してもう1ラインの設計を
並行して走らせることができたと考えられる。

http://pc.watch.impress.co.jp/docs/2004/0226/kaigai068.htm
　ノートPC向けCPUでは、トランスポータブル系はデスクトップCPUそのままなのでIA-32e移行に
疑問はない。問題はPentium M(Banias:バニアス)後継のモバイル系CPUだ。モバイルCPUでは、
2005年に「Jonah(ヨナ)」、その後に「Merom(メロム)」が続くと見られている。しかし、Jonahはどうやら
IA-32eを実装していない可能性が高い。Jonahには、それよりもずっと驚くべき機能が実装されているが、
それは次のレポートで説明したい。モバイルCPU側は、IA-32eの実装はやや遅れそうだ。

>>855
>MeromのALUは32bit×4な気がする。正確には2つのALUで1つの64ビットALUとして機能するものが2組。
等速クロックだと、Net-Burstの2倍速ALUより性能が低下する
って話を何処かで読んだな

例えばA→Bって依存関係の命令が来た時に
等速ALU×２だと２クロックだけど倍速ALU×１だと１クロックで済む、とかだっけ

>>865
そんな感じ、ALUを並列で用意しても命令によってはストールするって話

整数SIMD兼用、とか逝ってみる

>>864
むしろ逆の発想。2個の64ビットALUを上下位32ビットで独立しても動かせるようにする。
32bitモードでは4ユニットとして使え、IA32eモードでは基本32ビットで動きながら、longlong型とポインタの演算時に64ビットとして使う。
掛け算はFPと共用、ってのはやりそう。


64bit整数演算時だけMMX利用ってのもアリかもね。SSE2で使えてるし。
というか、倍長整数で掛け算割り算やるくらいなら最初から実数で扱ったほうが便利なんだ罠。


しかしホント、汎用レジスタセットでMMX同等のパックド演算が使えると便利なのにな。

>>855
> そうだけど、結局現行Dothanが イリーガル なトランジスタの増え方してるわけで

いんちき？

回路設計にきちんと時間を割いていればトランジスタは増えなかったという意味ではね。
L2部分以外で（大して機能拡張してないのに）あれだけトランジスタ増えてるんだから。

Meromだが、これから64bitが主流になっていく時代、
32bitの方が性能が出るアーキテクチャにするだろうか。
ベンチでも64bitだと32bitより性能が出ると主張したいはずだし。

4wayというのはデコーダが4つ（現状は3つ）のx86命令を食える
ということじゃないの（全くの推測だが）？
もちろん、それに合わせて実行ユニットも強化されて。

>> 868
> しかしホント、汎用レジスタセットでMMX同等のパックド演算が使えると便利なのにな。
それを言い出すと整数演算も浮動小数点演算も、全部汎用レジスタでやれると便利という話になる。

MMXが使えなくなって、ちょうど同じ64bit幅のレジスタが
そこにあるんだぞ？

>>871
> 32bitの方が性能が出るアーキテクチャにするだろうか。
> ベンチでも64bitだと32bitより性能が出ると主張したいはずだし。

MSもLLP64モデルを採用してる。intは32bitのまんまで、longlongとポインタだけ64ビット。
AMD64の現在の実装でも、intをlonglongに書き換えて性能は下がりこそすれ上がりはしないはず。
汎用整数型に64ビットの精度が必要な演算は、それこそItaniumの領域だ罠。
現状、x64にコンパイルしなおして性能が上がってるアプリの大半はほとんどレジスタ増加によるところが
大きい。


で、４IPCってのは、パイプラインのWay数だけでなく基本的に汎用ALUを４つは搭載するということ。
しかしYonahより平均消費電力を下げようとしてるのに、64bitALUを4個も搭載するのは得策じゃない。
先述のとおりLLP64モデルでは上位32ビットの利用頻度はそんなに高くないんですよ。
あのインタビューの発言から、上位32ビットも有効利用するアーキテクチャを採用してくる可能性が高い。

>>874
なるほど。それなら納得できる。
ALU4個は32bit用としちゃオーバースペックだが、
64bit*2の副産物なわけね。SSE2整数とかでも生かせるか。
スケジューラが大変そうだ。

EM64T+とか言って64bitコンピューティング時におけるパフォーマンス改善を目指す予定はないのかな。
AMD64の完全な後追いじゃ常に後手後手で64bit環境ではヤヴァそうな予感。

まあEM64Tとか、たかが数百万トランジスタの追加で済むおまけ機能だし、
大勢に影響ないでしょ。
本当に必要なところではIA64を使うだろうし。

Intel's new instructions to Rockton round the clock
http://www.theinquirer.net/?article=24781

遂に来たのか？？JVM,.NETアクセラレーション。
いずれはやると思っていたが。
JITやHotspotよりパフォーマンスがかなり良くなると目算
があるんだろうけど・・・かなり期待。

>>875
Meromがトレースキャッシュに成るとすると
何となくNet-Burstの12KμOPｓより増えそうな希ガス、あとBTBも

Meromのテープアウトが遅れているらしいジャマイカ。

>879
x86デコーダ4並列とか、ありえないから。

ん？デコーダは1個か多くて2個でいいじゃん。NetBurstは1個だぞ。
だってトレースキャッシュだもん。

低クロックならある程度は低レイテンシを保ちつつ容量を増やすことは可能だし、
トレースをさほど細かく砕く必要もないし、μOPsフュージョンを使えるならさらに効率があがる。
さらにL2が大容量で比較的低レイテンシのためリフィルも比較的高速。

L2トレースキャッシュを作ってコア間で共有するのもおもしろいかもね。4MBのうち1MBくらいがトレース用とか。

>>883
突っ込みどころ満載すぎて笑える
・・・って釣りだったりして(w

17 名前：u[age] 投稿日：2005/07/21(木) 20:45:20 ID:I4dYyUH4
Intel's Merom misses tape out by a month
http://www.theinquirer.net/?article=24788

Meromが予定より1ヶ月早いテープアウトしたみたいですよ。。
あと数週間でファーストシリコンがとれるらしい。
あとは65nmプロセスが順調に立ち上がってくれれば来年Q3には拝めますかね…。


Intel's new instructions to Rockton round the clock
http://www.theinquirer.net/?article=24781

Intelの新*Tsの一つ、"RT"について。
.NETやJavaのようなJITなソフト環境を高速化するための、ソフト&ハードぐるみの新技術らしい。
uP側には命令追加の形で実現されるようだ。
果たしてMeromには部分的に実装されるんですかね？かなり怪しいと思うけど…。

そういや、昔、IA-64関連の研究で仮想関数テーブルをCPU内にもつとかいうのがあったような。

ﾄﾞﾀﾝ並の遅れは想定したほうが

Yonahのチップセットは945M/GMになるのかな。結構熱そうだがどうするんだろ。

OOコードのVTABLE専用の分岐予測器ならBaniasで実装されてた。
JVMはスタックフレーム生成しまくりなので、これまたBaniasで初採用された専用スタックエンジンが効果を発揮する。
別にMeromで全て真新しいことをやろうってんじゃないかと。
既存の技術の焼き直しはあってもね。

Meromはトレースキャッシュだからパイプラインが短くできるんだよな。
で、フュージョンしたμopが１クロックに４つ取り出せるってくらいかな？

>>885
　　------------------
　　Meromが予定より1ヶ月早いテープアウトしたみたいですよ
　　------------------
その記事、予定より一ヶ月送れて最近やっとテープアウトしたらしい。。。って話なんすけど(笑)

TheINQお得意のジョークな出だし記事すけど。

>>891
タイトルに釣られたす。。。失礼しました。

>>888
記事読めば、全然そんなのじゃないけどね。まあMeromかどうかは不明だが。

>>887
どうにもならんような。

CPUのお古の製造プロセスをチップセット等に転用してゆくのがintelの常だが
90nmプロセスはあの体たらくなんで。

ま、まだ出てないMontecitoや例のGHzクラスXScaleも90nmだが・・・

なんだかんだで一番消費電力に厳しいはずのノートセグメント用のDothanは予定のTDP内で予定のクロック数は到達したわけで
やっぱりPrescottとかPrescottとかPrescottとかPrescottとか

なんにせよ、熱や消費電力の制約の多いノート用となると、インテルはある程度対策に頑張ってくれるみたいで。

DothenのFSB533MHzモデルは、当初のアナウンスの25W以下に抑え込むのに失敗したのでは？

>>895
つ〔オレゴンチーム〕

そろそろノートPCを買い換えたいのだが、早くYonahが出ないかな。

MACオタｳｻﾞｲ

Longhornリリースの06年に、EM64非対応のyonah搭載機を買うのもなあ

Vistaです。ビスタ。
え、なんだか某社の車名みたいで嫌だって？

出てすぐのOSに飛びつくのは自作PCヲタくらいなものですよ。

・・・って、自作PCじゃん、ここ。

市販PCにはたいがい最新のOSがプリインストールされているもんだ。

来年になって、突如ベアボーンノートPCが普及するなんてこともあるまいし。

>>902

でも周りの反応見てると、自作ヲタでない人でも
Vista待ってる人多いみたいよ

明確な理由はないが
「なんとか待ち」
ということにしおいて、物欲を鎮める人はけっこう多い。

それはともかく、vistaに話をもどすと、リテラシの低いコンシュマさんは、一定の信頼性があると信じて疑わないし、自作ヲタはそもそおも信頼性を求めていない。
ベクトルはぜんぜん違う方向を向いているが、購買行動は同じというのは興味深いな。

Vista自体には全く期待していないがx64ドライバの充実には期待している

ようするにPC界に新OSくらいしか話題がないってことよ。

重いOSが登場すれば、
パーツも一新するしオーバークロックもするしで、
自作熱が再燃するわけですよ。

おれにとって新OSとは、プリインストールPCを買ったら勝手に入っているもんになったなあ。

XPに対する態度はまさにそれ。

http://japan.cnet.com/news/ent/story/0,2000047623,20066483,00.htm

PentiumDはFSB800がボトルネックになっているみたいですが
調停回路がCPU側にあるYonahは2個分のFSBなくてもボトルネックにはならないんですか？

＞ボトルネックにはならないんですか？
もちろんなる。でも調停回路がCPU内に有る分、ボトルネックは極めて小さく
抑えられると考えてもいいと思う。全ての使用条件でそうなるとは限らないが
少なくともﾌﾟD程足を引張る事は無いと思われ。

Athlon64x2だと真の性能を出すにはHT1600にDDR2 800x2くらいないとだめなんですか？

どうでもいいが、Xbox360のシステムバスは1.6GHzだな
HT使ってるんだとしたらHT1600か

ただ思い出しただけだ

>>911
元々、PenM自体、
NetBurstと違って、FSB帯域の依存度が低いからね。

とゆーか、PenDの性能が芳しくない理由は、
FSBや調停回路がどうこう以前に
クロックがPen4シングルコア（3.8Ghz)からPenD（3.2Ghz）で
600Mhzも墜ちた事が大きいと思われ。

同じクロック同士で比較した結果はどうなん?

シングルスレッドアプリ（Dual非対応）なら、性能は変わらないよ。
原理的にP4がシングル動作してるのと変わらないから。

Rockton Technologyって、
よくゲルシンガーCTOが言ってる、
ランタイム環境に移行することで
ISA（OS)やAPPSに依存することなく
CPU性能を向上させることが出来るっていう、あれ？
要するにSpMTやらViVAやら何やらへの布石かな？

>>916-918
ヒント：HTT

preslerはHTTがenableにされるって話だよね。
ちょっと期待。
安売りも含めて。

945/955で使えるのか？

intelの事だから無理だろ。

>>922
945は4スレッドに対応してないから955でないとPreslerは使用できないと思われ。

ふと思うのだけど・・・

なんでインテルはXeonをPentium4ベースにしてるの?
マルチメディアサーバならともかく、普通のサーバでは、
PentiumMベースにしたほうが、スループット出るんじゃない?

>>915
レイテンシの影響はあるかもしれんが、
L2キャッシュ量同じだし帯域依存度は変わらないって。
プログラムのほうで決まるでしょ。

>>925
インテルはNetburstアーキテクチャーを前面に押し出している



という時期が数年前にあって、そう簡単には曲げられないから。
「来月からXeonを全面Pentium Mベースにしますよ」なんて言ったら、インテルのパートナー企業は暴動を起こす

あの炭でさえ、方針転換から量産まで１年かかったんだからな
いろいろ準備が必要なことを考えると、次世代までNetburstでがんばってもらうしかない

そうなのか・・・

Pentium3-S 1.4GHzデュアルの旧モデルより、
XeonMP 1.5GHzデュアル(クアッドready)の新モデルのほうが、
値段が激しく高いのに遅いっていうので、
担当者の人が頭を抱えてたことがあるのよ。

処理能力がダウンしているものを、
どうやって値上げして売ればいいんだよ〜
と泣いてた。

・デスクトップロードマップ
Willamette-478 0.18μm版Pentium 4 2000年11月発売
　　↓0.13μ化
Northwood 0.13μm版Pentium 4 2001年12月発売
　　↓90nm化、64bit実装、SSE3その他大幅な変更
Prescott 90nm版Pentium 4 2004年2月発売
　　↓キャッシュ2M化
Prescott 2M Pentium 4 6xx 2005年2月発売

Smithfield デュアルコア Pentium D 2005年5月発売

・モバイルロードマップ
Banias　0.13μm版Pentium M/Celeron M 2003年1月発売
　　↓キャッシュ2M化、多少の改良
Dothan　90nm版Pentium M/Celeron M 2004年5月発売


・今後発売予定？のCPU

CedarMill 65nmプロセスCPU NetBurst系
Presler　65nm版デュアルコアCPU NetBurst系

Yonah　65nm版デュアルコアCPU SSE3
Merom 65nm版のデスクトップ&モバイル共通CPUコア EM64T
Conroe　65nm版デュアルコアCPU?

Intel、イスラエルに新工場建設へ――シャロン首相声明
http://www.itmedia.co.jp/news/articles/0507/25/news055.html

Meromは確かに65nm版のデスクトップ&モバイル共通CPUコアなんだけど、
それのモバイル版に対して使われる事が多い呼称のような気がする。

>>925
更なるクロックアップができるはずだったからね。
サーバ向けはキャッシュの増量でメモリのレイテンシ隠蔽ができるから
まだまだ行けるはずだった。

来年までのintelは梯子を外された状態。

>>925
いいこと言った。

サーバルーム入るたびに思うよ。
とんでもない電気の無駄だなあって。

CPU換装したら、ここで試せや↓
http://www5e.biglobe.ne.jp/~liquor/raytrace/
http://www5e.biglobe.ne.jp/~liquor/prime/

>>925
今まであくまでモバイル向けだったPentiumMを
サーバサイドヘの展開まで考慮して開発したのが
Merom系コアなわけで。

小さいことはいいことだ
http://www.nec.co.jp/press/ja/0507/2501.html

>>926
変わるよ。
NetBurstはライトスルーキャッシュだからキャッシュに書き込めばメモリにも遅延書き込みされる

ライトバックキャッシュはコア間の調停時（SMPが出来ないので事実上無関係）やキャッシュの入れ替え時にだけ
メモリに書き込めばいい。

>>926
変わるよ。
NetBurstはライトスルーキャッシュだからキャッシュに書き込めばメモリにも遅延書き込みされる

ライトバックキャッシュはコア間の調停時（SMPが出来ないので事実上無関係）やキャッシュの入れ替え時にだけ
メモリに書き込めばいい。
あと実クロックが低いというのも一点。

Intel to build new 300-mm fab in Arizona
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=X1J3WQ1R0ETRGQSNDBESKHA?articleID=166402168

The new factory, dubbed Fab 32,
will begin production of leading-edge microprocessors based on 45-nm process technology.
Production will start at the second half of 2007.

>>919
ゲルシンガー、というか以前からIntelの見方として、Javaや.NETの重要性が増してくると
考えてる。
で、後藤記事インタビューは、いわゆるRocktonとは意味合いが違ったことを主に言っていて、
VMがCPUの差異部分を吸収できるから、CPUの革新の助けとなる、と。
しかし、次の発言はRocktonにかかってくる部分だと思う。
＞我々は、ランタイムがより良く動作できるシリコンの研究を行なっている。
＞ガベージコレクション、コードトランスレーション、セーフデータタイプなどへのよりよいサポート、
＞それからもちろんスレッディングのサポート。

コードトランスレーションというのは、バイトコード->μOpへの変換かもしれないし、
バイトコード->x86かもしれない。

INQの記事内容が正しいとすれば、RocktonはARMのJazelle拡張と性格が似てるもの。実現技術は
いくつか方法はあるのだけど。（ただ、組み込みとPCでは、かなり事情が異なる）

新たな別のVMを用意させるとなると、CPU的にも思い切った拡張になるはず。

いや、思い切った拡張というのは、あくまで888のような小改良じゃないという意味だけどね・・。

>>938
それL1。

そう。NetBurstはL1がライトスルーで、必ずL2にも書き込むが、
L2はライトバックなのでメモリには書かない。

>>939
来年頭に65n製品出荷してその一年後に
次世代の45nラインが立ち上がるのか
世代交代が早いな〜

2003年下半期に90nmプロセス予定　→　2004年にずれ込む
2005年下半期に65nmプロセス予定　→　2006年にずれ込むことはほぼ決定
2007年下半期に45nmプロセス予定　→　？？？

以前「2年ごとに新プロセスを投入する」とか言ってたから律儀に守ってんのかね。

キャッシュラインの大きさの違いはあるね。
メモリから1バイトのデータを読む場合でも、
NetBurstではメモリからキャッシュに128バイト取り込むが、
PenMでは64バイトだけ取り込む。
あちこちに点在するデータにアクセスする場合、
NetBurstの方がFSB帯域を消費するはず。

>>945
そりゃそれこそがIntelが破ることのできない絶対の掟たるムーアの法則だからねえ。

ところでTejas新命令や改良版HTTはこれからどうなるん?
新命令はRTだったのかな…

317 ：Socket774 ：2005/07/25(月) 13:17:46 ID:eA6cd8Fg
http://pc.watch.impress.co.jp/docs/2003/0325/k0103.jpg
http://pc.watch.impress.co.jp/docs/2004/0509/kaigai03l.gif

有する拡張機能的にはNetBurst最高峰となるはずだったTejas、
の65nmシュリンク版になるのがCedermill、
の予定が実際には・・・・・↓

http://pc.watch.impress.co.jp/docs/2005/0128/kaigai151.htm
●仕様が大きく変わったPreslerとCedarmill
　PreslerとCedarmillというコードネームは、1年以上前から知られていた。
しかし、Intelのオリジナルプランと、現在の仕様は大きく異なっている。
　まず、元のプランではPreslerとCedarmillは、キャンセルになった2005年の
デスクトップCPU「Tejas(テハス)」の後継とされていた。そのため、アーキテ
クチャ的には、Prescottを拡張するTejas系だったと見られる。だが、現在の
PreslerとCedarmillのアーキテクチャは、ほぼPrescott同等で、異なっている。

>890

MACオタさん、INQの記事のこれをどう読んだらMeromが
スケジュールより遅れたという読み方なのでしょうか？

Luckily for Intel, it taped out about a month ago,
well ahead of schedule.

>>950
>>892

>>39
過去形なら、「持っていかれていた」じゃないか？

>>948
利用出来るものは当然再利用するっしょ。
HTTはMeromにも実装されるとGelsingerが既に明言してる。
ttp://www.xbitlabs.com/news/cpu/display/20050512111032.html
>some of the functions we introduced with the NetBurst,
>will also be found in the new architecture,” Mr. Gelsinger added referring to technologies
>like Hyper-Threading and Virtualization.

>>929
そう言えば、WhitefieldってどんなCPUに成るのかね？
後藤ﾀｿはMeromのマルチコアって予想だが

Intel、間もなくデュアルコアの新製品を発表へ
http://www.itmedia.co.jp/enterprise/articles/0507/26/news075.html
Intelは米国時間の7月25日、生産体制の強化に関する発表を行う予定だ。
さらに、そう遠くない時期にデュアルコアプロセッサに関する発表も行う見込みという。

>>954
Whitefield（Nehalem）＝Merom(4core) + CSI（SerialBus) + Integrate Memory Controller

それにPCI-EコントローラのCPU統合も含まれるとどこぞで読んだ希ガス。

これからのCPUで積む新命令で、市場のサポートを得られれば
弱点とされるx86-64関係も克服できるかな?(´・ω・`)

>>956
メモコンはFB-DIMMだけ対応？

インテル、BIOSに代わる新技術の標準化作業をUnited EFI Forumに移管
http://japan.cnet.com/news/ent/story/0,2000047623,20085823,00.htm
United EFI Forumは、同仕様のバージョン1.10を2005年末までに策定すると述べる。
同団体には、Dell、Hewlett-Packard、IBM、Microsoftのほかに、
BIOS専門メーカーのInsyde SoftwareやPhoenix Technologiesなどが加盟している。

>>958
でしょうな。
WhitefieldはXeonだから。
デスクトップもFB-DIMMになるかは知らん。

次スレ立ててくる。

次スレ

Intelの次世代CPUについて語ろう 16プラン
http://pc7.2ch.net/test/read.cgi/jisaku/1122463712/

早くて来年末？　＞Merom

Vista出荷後になるのはほぼ確実。

通例からするとVista出荷も1年くらいは遅れるんじゃないの？

XPのライセンス提供終了日が近いので、待ったなしです。
新機能をバッサリ切り捨ててでも、リリースを優先する方針とのこと。


なんだ、いつも通りじゃん。

TheInquirerのMerom記事す。
http://www.theinquirer.net/?article=24932
　　----------------------
　　Compared with previous Banias marchitecture CPUs it’s expected that Merom will end up twenty
　　to thirty per cent faster per clock.
　　----------------------
演算器の増強くらいわ、やってるってことすかね。。。

SSE絡みな気がス。

YonahでμOPsフュージョン採用されるけど

やっぱりトレースキャッシュ＋4Wayパイプライン化の効果じゃないの。
いっそL2にトレースを格納してコア間で共有すればいい
（これMeromでやるかはともかくこの先のアーキテクチャで主流になりそうな希ガス）



まぁ、Win2000もカーネル統合をXPに先送りしたしねぇ


どーやらYonahは今年中に出るみたいだけど。
Meromも順調っぽいし。。。

Yonah来年でしょ？

Yonahが遅れたように、Meromも再来年にずれ込む、
と予想してみる。

>>968
>>969
YonahもBanias marchitectureっすよ。

漏れの予想だとYonahは、今年中に少なくとも
OEMには出荷すると予想。

>>947
法則っていうかムーアのノルマだよな。

結局何も実現できなかった、LonghornとNetBurst。
自分は期待してた側なんだけどねw