【IA-64】Itanium2専用スレ・その4【アイテニアム】
2 :
不明なデバイスさん:2005/09/15(木) 01:35:17 ID:tItvCTw+
2げとずさー
このまま即死
4 :
不明なデバイスさん:2005/09/15(木) 12:07:08 ID:hHhzG07O
ヘ o , ── / __, / _, /_/_/ __, /
/ \ ´ ── / / ─' / _ /
_/ \ __ / ___/ ___/ / ___/
 ̄ ̄ ̄
_ , ― 、
,−' `  ̄ヽ_
,' ヽ
( `ー'ー'ヽ`ー'ー'ヽ )
( ノ '''''' '''''':::::::ヽ )
( . )(●), 、(●)、.:( ) +
( ) ,,ノ(、_, )ヽ、,, .::::( ) <ヨン様が華麗に4get!
. ヽ ) `-=ニ=- ' .:::::::|ノ +
\ `ニニ´ .:::::/ +
,,.....イ.ヽヽ、ニ__ ーーノ゙-、.
: | '; \_____ ノ.| ヽ i
5 :
不明なデバイスさん:2005/09/19(月) 00:19:59 ID:vaZzlh1U
Itanium早くPCに乗ると良いのにね。邪教AMDと悪の帝国M$が邪魔しているからね。。
うーん、AMD64がなかったら長い目で見れば普及していた可能性大なんだからこわい…。
実際Ita2は1CPUだとPower5と同程度の性能出るけど、
共有バスの悪評が一気に広がって下層部をOpteronに
もっていかれた感がある。
でもXeonはそこそこ維持してるかな。
intel自体はItaniumに関しては、結構長い目で見てるよ。
もう早期にTop to Bottomで普及させようとは考えてないからね。
一旦、路線を明確に収斂してしまえば、楽だからね。
IA-64は、x86よりも、コンパイラからプロセッサへ伝えられる情報量が多いと思う。
でも、C言語でプログラムを書いている限り、それはあまり生かせないと思う。
たとえば、
if (pFoo) pFoo->Bar() ;
は、偽になることはほとんどないとわかっていても、それをヒントとして与えられない。
え? nullチェックなんかせずに、いきなりpFoo->Bar()して例外をcatchしろって?
>>9 お前はそのソースがどんなアセンブラコードになるのか知っていて書いているのか?
>>12 分岐予測は何回も同じことを繰り返えす場合には有効だけどさ。
>>13 コンパイラがbr.callに.sptkを付けてくれる、ということ?
15 :
不明なデバイスさん:2005/09/21(水) 21:38:17 ID:MTMU/cBP
>9
つプレディケーション
>>15 プレディケーションを使っても分岐することには変わりがないよ。
もうちょっと説明するか。
プレディケーションで分岐をなくせるのは、
if (0 == a) b++ ;
など。
pFoo->Bar()が関数呼び出しだからCだろうとアセンブラだろうと分岐はなくせない。
性能を気にするようなケースなら頻繁に実行される場合なんだからdptkでも分岐予測は
成功するだろう。どうしてもsptkにしたいならprofile機能を使えばいい。
何が問題なんだ?
>>9 偽になることはほとんどない
そりゃ、あんたが1人で全てコーディングしてりゃそうだけどさ。
大きなアプリは、ワーキングセットが大きく、分岐予測ではカバーできないと思う。
>>20 まさかワーキングセット=コードサイズと思っていないよね?
いんや。
エンタープライズアプリは、
コードサイズが大きいこともさることながら、
ワーキングセットも大きいのです。
てか、分岐がどうのってのは皆同じでないの?
IA64固有の話なのけ?
さぁ。
PPCのブランチ命令にヒントはつけれるけど、
Cから情報渡すなんてできるんかなぁ
>>22 お前、年収500万未満の糞SEか糞プログラマだな。
コードサイズが大きい事とワーキングセットが大きい事は別事象。
コードサイズが大きくてもワーキングセットが小さい場合や、その逆もある。
>>24 profileを使う。
>>26 エンタープライズアプリなんて曖昧なカテゴリで一纏めにしちゃう時点で
厨房臭い事が理解できないのですか?
そんなどーでもいいところにツッコミ入れなくたって。
Itanium2を使うようなアプリってことでいいんじゃない?
具体例ぐらい出してくれんのかねぇ。
30 :
不明なデバイスさん:2005/09/24(土) 21:22:39 ID:tf4/icb7
要は、Itaniumはこれから尻すぼみということでFA?
開いてないんだから、すぼまないよ
自作PC板から、ハードウェア板に引っ越した記念!
とりあえず藻前らの使っているIA-64マシンを紹介しる!
zx2000
36 :
不明なデバイスさん:2005/09/27(火) 18:00:35 ID:wLPfyvfO
某電気会社社員だが、うちで出してるサーバー(スパコン?)のカタログ見たら
Itanium 2 1.5GHzの1個追加料金が200万くらいだった。
メーカーって恐ろしい商売するなあ
>>36 沖電気かな。会社再生は進んでますか?
Itanium2の1.5GHzといっても、いくつかモデルがあったと思う。
マルチプロセッサ用でL3キャッシュが6MBのものだと、
CPUだけ買うにしても、市価でも70万円くらいするようですよ。
それは部品代に過ぎないわけで、商品となるころには、雪だるま式に値段が高くなる、と。
モンテシートまだー?
AsAmA+11iv2最凶
うはあ、半年遅れでつか
記事読むとお先真っ暗っぽいね・・・
itaniumの記事って何時もピンチだよね
本当なら、なかなか厳しいね。Ita2 ファンとしては少し悲しい。
薔薇色だったのは発売前のロードマップだけだからな。
Mercedの度重なる遅延は、MorphyOne事件を髣髴とさせると思う。インテルに失礼かな。
53 :
不明なデバイスさん:2005/10/03(月) 03:03:49 ID:hmMSNWkI
正直、intelがhpに騙されたって言う感じ
intelが騙されたの?
元はHPの事業だったからな>Itanium
PA-RISKの後継に開発してたが、
開発負担に耐えられなくなってIntelに共同開発を持ちかけた。
Intel自身の製造能力の低さが問題なんでないの。 現行製品のクロックが
伸びないのも次世代が行き詰まってるのも電力、発熱問題なわけだし。
北森Pen4の成功で慢心して省電力への取り組みを怠ってきたツケが
プレスコやPenDにとどまらずItaniumにも波及してるだけって気がするけどな。
Itaniumが電気食う理由はリッチな分岐機構にあると思うんだよね。
分岐の同時実行とか、余分に実行させる分、電気2倍食う事になるんだから、
電気効率的にはどう考えても悪いに決まってる。
ほんとはそういった、ハード的な煩わしさを解消する試みが、
EPICの骨子だったと思うが。リッチな分岐機構を持った時点で、
Itaniumはその存在価値をなくすような気がするんだが・・・
まあいいじゃん
速いんだし
LINPACK以外も?
今のMadisonが速い理由は、FSBが16Bであることと、L3がでかいことが理由で、全然EPICの効果じゃないでしょ。
同じFSBで同じL3のXeonが出て来れば、性能は似たり寄ったり。
わざわざ新しいアーキテクチャを導入する必要は全然無い、ということになるだろ。
省電力機能が弱いだけじゃないか?
初代なんて省電力機能なかったんだし。
>>61 バス幅が128bitなのは、1命令語が128bitであるのと、
並列実行系アーキテクチャーだと間口もワイドでないと効率でないからでしょう。
x86のような逐次実行系アーキテクチャーだと
狭バスで高クロックの方が効率が良いかも知れんが。
帯域に依存するという意味では、EPICの方が大きいと思う。
64 :
不明なデバイスさん:2005/10/06(木) 10:10:27 ID:ZI2Ku+tB
Itaniumの方が逐次実行しすぎるくらい逐次実行だと思うが。。。
65 :
不明なデバイスさん:2005/10/06(木) 13:27:12 ID:m8g999jX
どの辺が?
>>64は、OOOがない、ということが言いたいのだろう、たぶん。
>>63は、x86は命令のフェッチが64ビット単位だが、IA-64は128ビット単位だということを言いたいのだろう、たぶん。
初代のMercedはデータバスが64ビットの、133MHzのDDRの266MT/secで、2.1GB/secだったと思う。
これが全然足りてなくて激しくネックとなり、ろくな性能が出なかったのは、周知のとおり。
次のMcKinleyでは、大幅に改善され、128ビットの400MT/secになり、6.4GB/secになった。
バスのビット数は、命令フェッチの単位ではなく、帯域幅を稼ぐためだったと思うよ。
もしMcKinleyが64ビットのままなら、400MT/secでは3.2GB/secしか出ないわけでネックが解消できない。
かといって、当時の技術では、FSBの周波数を上げることもできなかったわけで。
てか、どっちも正しいよ。
EPICの要旨は、如何に高並列性を抽出維持しながら
滞りなく逐次実行するかにかかってるのだから。
68 :
66:2005/10/06(木) 19:30:24 ID:lB83awkK
ごめん。間違ってた。
命令のフェッチは、2バンドルずつだから、128ビットではなく、256ビット単位。
このCPUって、Cで書くところの、
foo[p++] = x ;
をたった1命令でやってのけるんだね。
CISCなx86命令セットにも、そんな命令ないよね。
どうりで、クロックを上げにくいわけだ。
最後にみそをつけたな。
>>68 1バンドルなら可能だが1命令では無理だな。
>>70 fooのサイズ次第。
x86でできるのは1、2、4バイト。
IA-64でできるのは、256バイトくらいまでだっけ?
Powerもなんだかんだ言って性能向上止まってる?
パイプラインがストールしまくるのを、
クロックやキャッシュ容量増大でカバーするのは、
もはや非効率的すぎるんですよ。
じゃあ、どうすればいいの?
ストールしないプログラムを作る
if文使わなきゃいいのかな?
外部バスが飽和するまで、同時実行できるスレッドの数を増やす。
マルチコアとかマルチスレッドとかの、
シングルスレッド性能を維持したまま性能を上げようとするのはやめて、
シングルスレッド性能は諦め、1コアで32スレッドを実行できるようにすべし。
サーバアプリでは、32スレッドくらいは実行可能状態になっているだろうからね。
※排他制御のコストが爆発する、という話もあるが・・・
演算機がバッティングしまくって性能ガタ堕ちの悪寒。
結局、スレッド増やすのと一緒にアーキ自体の
並列実行性能も上げないと不高率になる悪寒。
>>81 まんまNiagaraじゃん。Web鯖ぐらいしか使い道ねーよ。
あっ、1コアでか。スマソ。
どうせなら256スレッド並列くらいにしたら
パラダイムシフトが起こるかも
SMTは2〜4thread程度で止めて、
他はメモリレイテンシ隠蔽に絞って
Fine-GrainedMTとCoarse-GrainedMTを
鬼のように走らせれば良いよ。
そういうのって同期がとれないと一番遅いスレッドが全体の…
って話になんじゃ
キャッシュの設計はどうなるんだろう?
専用キャッシュを持つ
専用?
256スレッド並列で、
キャッシュミスしてもどーってことないとなれば、
キャッシュの容量が減らせるかもな。
問題は256個に分割したキャッシュのコヒーレンシのコスト・・・
もし分割しなければ、キャッシュの奪い合い・・・
じゃあ、キャッシュやめてレジスタにしちゃえばいいよ
なんか、どっかで聞いたことあるなあ…
そういやCellはローカルキャッシュだったな
いくらレイテンシが無視できるようになっても、帯域幅は変らないわけで、
キャッシュをなくしてしまうと、メインメモリに対して莫大な帯域幅が必要になってしまう。
L3キャッシュでさえ、32Gバイト/secを越えてたと思う。
で、気がついてしまったのだけど、IA-64はレジスタが豊富で、レジスタ一式で3Kバイトを越えてたような。
3Kバイト x 256スレッド = 768Kバイト。
1stキャッシュよりも高速にアクセスできるメモリが768Kバイト・・・無理です、ごめんなさい。
>>86 それ、次世代スレで見たことあるような気がする・・・
99 :
不明なデバイスさん:2005/10/21(金) 12:45:25 ID:vtcqu87A
OPを松 Xeonを竹としたら
Itaniumは松茸梅のどれですかね?
茸だろう。
スーパーマリオに出てくるキノコだな
_,,...,_
/_~,,..::: ~"'ヽ
(,,"ヾ ii /^',)
:i i"
|(,,゚Д゚) < この先Itaniumが生きのこるには…
|(ノ |)
| |
ヽ _ノ
U"U
今夜は松茸ご飯だ。
ワクワクテカテカ
ウニイクラ丼に敗けたのは納得いかね。
で、実際に使っている人いるの?
「Intelがサポートする」ってわざわざ言わなくちゃいけないんだね
それってどうなんだろ
108 :
不明なデバイスさん:2005/10/24(月) 22:30:50 ID:CzQZvp8i
茸
なんか「ベータってなくなるの?」って広告思い出しちゃった
Intel pushes back Itanium chips, revamps Xeon
ttp://news.com.com/Intel+pushes+back+Itanium+chips%2C+revamps+Xeon/2100-1006_3-5911316.html?tag=nefd.lede Intel scrapped one Xeon design, "Whitefield," and replaced it with another,
"Tigerton." The major difference is that Tigerton chips are joined to the rest of the system
with a technology Intel is calling the "dedicated high-speed interconnect.
" With it, each processor will have its own connection to a computer's chipset rather than today's design,
in which the chips share a data pathway called a front-side bus.
That change has another consequence:
The delay of an Intel plan called the Common Platform Architecture
that would mean Itanium and Xeon processors would share the same interconnect and chipsets.
That plan would have simplified system design and been instrumental in eliminating cost differences.
量子計算機の実用化とItaniumの一般化。どちらが早いのかな、と。
117 :
不明なデバイスさん:2005/10/25(火) 17:25:17 ID:sUcYLvbq
正直いってインテルも止めたいだろ
IA64の性格上、止めたいとしても
そう簡単に止める事もできず。。。。
hpが痺れを切らしてmx2を出してだいぶ経つけど、
いまだにインテルはmx2をリプレースできるものを出してこない。
リリース延期よりwhitefieldのキャンセルの方が痛いね
統合チップセットは夢まぼろし
とことん、NECは北米で自前で商売させてもらえないのな。
スパコンはCrayへOEMで、北米での販売権もたず
IA-64サーバはUnisysへOEMで、北米での販売権もたず?
>>123のリンク先
> ハイエンドエンタープライズサーバ世界市場におけるシェアは
> Unisys、HP、IBMの順に続く。それぞれ33%、25%、18%ほど。
いったいどういう製品のシェアを抜き出したらこういう数字に
なるんだ?www
>>124 今回のNECとUnisysが協業してやる製品のクラスでのシェアでしょ。
ハイエンドIAサーバ市場らしいよ
何way以上をハイエンドと言うのかは不明
まぁ、自作PCとかのハイエンドとはまるで世界が違うわけで。
>>125 要はUnisysがNECのチップセットを使うってことじゃないかな。
これまで、Intelのチップセット使ってたけど、Intelはあんまりやる気ないみたいだしね。
DELLはそれで、Itaniumから撤退してしまった。
130 :
不明なデバイスさん:2005/10/28(金) 10:18:40 ID:j5OO56yH
初代ItaniumのMercedも、
各種メーカーへのES品提供や動作デモから、量産出荷までえらく時間がかかったよね。
3年くらいかかっていたような希ガス。
132 :
不明なデバイスさん:2005/10/28(金) 22:10:53 ID:aBgqkhzw
>131 コンパイラも不完全だったYO
>>130 > はっきり言うと筆者は、そう遠くない将来、Itaniumの開発グループは、
> Intelから切り離され、別会社になるのではないかと思っている
> (あくまでも筆者の勝手な思い込みである)。
冴えないジョーク、キター!
>>130 > 当初2005年後半と言われたMontecitoのリリースから
2002年頃には2004年リリースと言ってたんですけど…
http://www.watch.impress.co.jp/pc/docs/2002/0226/idf02.htm どこが当初だよ。
> メインフレーム用の少量生産の高価なプロセッサで、多少の歩留まりの良し悪
> しはあまり関係ないような気がするし、どうもピンとこない。あるいは長期使
> 用時の信頼性不足、とかいった事情があるのかもしれない。
critical な errata が残ってるからに決まってるのに、どうしてこの人は
いちいちボケて見せますかね。
でも
>>133 の引用のところ(Intel的には分社化したい)はいいとこついてる
気がしてるんだが… これを書きたいために、前半でわざとボケてみせたって
わけじゃないよな…
そういや最近は、エラッタによりCPU無償交換という話がないね。
ちなみにMcKinleyを出した後も、
インテルはMercedの新リビジョン(Cステップ)を製造してて、
保守で交換したBステップのCPUがジャンク屋にゴロゴロしてた。
HP-UXをx86やx86-64に移植したほうが、いいんでないの?
x86/x86-64 は、little endian 固定ってのが、バイナリデータの
互換性の面で問題。(HP-UX は big endian)
つまり、x86版のHP-UXを使いたい客は、とっくにSolarisやLinuxのx86版を使っている、ということ?
う、日本語が変だった。
x86版のHP-UXを今さら出しても、
その需要は、他のx86版のUNIX系OSによって満たされているから、
出しても、たいした需要がない、ということかな。
>>141 HP-UXはある意味もう死んでるよ
ただ、いきなりなくすと既存のユーザが困るからね
要はメンテナンスフェーズかと
とっとと分社化してNECに売っちゃえばいいのにね
NECがIA-64の巨大なマシン作ってるけど、
他のメーカーだってIA-64から引くに引けないわけで・・・。
富士通は自社で SPARC64 を作ってるから、いざとなったらそっちで
OK なんじゃないの? 性能的にも整数演算なら既に Itanium より速い
みたいだし。HP とか NEC、日立はちょっと困るでしょうね。
Itaniumは癖がありすぎ。
コンパイラが吸収できるものは構わないけど、
パフォーマンスを出すために考慮すべきことが大杉。
こんなはずじゃなかったのに。
なげーな
で、結局なんだっての?
IA-64のおさらい
>>157 結論は、
コアが小さくてXeonの2倍のコアが積めるのに、
インテルがIA-64に投資しないからダメポ
まあ、いくら良い技術でも、売れないんじゃしょうがないよね
VLIWって良い技術なの?
まぁ、トランスメタみても、応用も利きそうだけどな。
CMSのTr含んでも、まだ、Coreは小さい方だし。
コアが小さくて性能が出るんだから良い技術なんじゃない?
まあ、VLIWやRISCが小さいというより、
CISCなx86が相対的に大きいだけな気がする・・・
いまだにRISC対CISC引きずってる人発見!
珍しい。
IA-64だって、Out of Orderや、命令セットと内部アーキテクチャが違うようになったら、巨大になるでしょ。
つまり、IA-64のコアが小さいというのは、暴論すれば、486やP5のコアが小さいというのと同じ。
コンパイラ等と内部アーキテクチャの橋渡し役としての命令セット、
という見方をすると、どうなんだろう。
IPC は市販CPUでトップなんだし、たった8段のパイプラインしか
なくて1.6GHz も出るんだから、ちょっとパイプラインを増やして
せめて Opteron くらいのクロックにすれば、それだけで確実に
競争力が出るのに…
foxton なんてバクチ技術で熱対策しようとしたのが敗因?
競争力の無さは、クロックが原因というわけでも無かろう。
MercedからMcKinleyでパイプラインの段数を減らして性能を上げたのに?
同じクロックならパイプライン段数が短い方がいいけど、
クロックが上がるなら、多少パイプラインが増えてもペイできるでしょ。
もちろん、パイプライン段数を変えずにクロックが上がるのがベストだけど。
パイプラインの短さが売りなのに?
OOOなしでパイプライン段数を増やすのは自殺行為だな。
いまだに周波数神話ひきずってる人発見!
って書いてほしかったんじゃないか?
で、実際のところどうなのよ。
XeonやOpteronでパイプラインがストールしまくるようなものでも、
Itaniumなら、あまり遅くならずに処理してくれるの?
ttp://enterprise.watch.impress.co.jp/cda/foreign/2005/11/15/6605.html Sunのナイアガラがリリースされました。
8コアで4つのメモリコントローラを持つのなら、
2コアを4つ並べるのと同じだと思うのですが・・・。
ダイ間の接続よりもレイテンシもバンド幅も優れてるのかな。
> 最大の特徴は、特許取得済みの「CoolThreads」技術。
> 5年越しで開発した省電力技術で、電力、冷却、性能の3つをバランスよく実現するという。
インテルがFoxtonと言ってるのと同じ目的・効果だけど、どう実装が違うのだろう。
インテルはクロックのスピード自体を変更してるようだけど、
パイプラインにnopを挿入するほうがいいんじゃないかな。
電源回路から見たら、省電力機能は、まったくないか、
このような消費電力を一定に保つようなものが良い。
アイドル時に消費電力をカットするだけのものだと、
CPUの消費電流が目まぐるしく変化するので、
電源回路の応答特性に、かなりのことが要求されてしまう。
> 8コアで4つのメモリコントローラを持つのなら、
> 2コアを4つ並べるのと同じだと思うのですが・・・。
L2キャッシュとの通信オーバーヘッドが全然違う。
> インテルがFoxtonと言ってるのと同じ目的・効果だけど、どう実装が違うのだろう。
Niagara は Foxton みたいな、温度に応じたクロック制御機構は
積んでないと思う。
Niagara が省電力で済むのは、ポラックの法則 (SuperScaler や
OoO のような高速化の機構を追加しても、トランジスタ数2倍に対し
性能は1.4倍程度しか向上しない) の効果を逆用してマイクロアーキ
テクチャを簡素にしてトランジスタ数を節約したことと、クロックが
低いことの結果。当然、1コアあたりの性能は低くなるが、その分
コア数を増やして、性能を稼いでいるので、同性能なら省電力になる。
あと、メモリコントローラ内蔵で、かつコアあたり4スレッドある
ので、メモリレイテンシの隠蔽の点では、かなり優れていると思われる。
SMTってうまくスケジューリングされればかなりよく見えるけど、
実際問題、各スレッドは均等に処理されるもんなのだろうか。
処理スループットは上がるけど、ある1つのスレッドの処理だけが
なかなか終わらないということだとまずい。
Webサービスにはそれでも困らないだろうけど。
Niagara の場合、FGMT だから、全スレッド均等に処理される。
SMT じゃないので、同時に動くスレッドはなくて、クロックごと
にラウンドロビンで各スレッドが動く。
4スレッドあるので、見かけ上、メモリレイテンシが1/4になる
という効果がある。
>>179 それは、シングルスレッド性能が1/4になるという効果もあるのでは?
もちろん、シングルスレッド性能は落ちるよ。
でも、メモリ待ちで浪費している時間の割り合いが減るので、
シングルスレッド性能の低下は1/4ほどはひどくない。
結果としてシステム全体のスループットは上がる。
だからスループットコンピューティングなんでしょ。
なんにせよ、マルチスレッドやマルチプロセスが十分有効な種類の
サーバアプリに特化したCPUで、現状のクライアントアプリケーション
には向かない。
完全に同期しちゃうと、loadが4命令続いた後、FPUが4命令続くとか
いうことになりそうで、結局は、ソフトウェアパイプラインをやらないと
各ユニットの使用率はNiagaraでも埋められないような。
まあ、ベクトル機とスカラ機の間を埋めてくれそうだから少し期待。
> まあ、ベクトル機とスカラ機の間を埋めてくれそうだから少し期待。
うーん、それは無理。
少なくとも今回の版は 8core あるのに FPU は全体で 1つしかないらしい
から、浮動小数点演算性能は全く期待できないとか。
用途を考えて、FPU の分は cache に回すとかしたんじゃないかな。
まあ、プロセッサメーカにとって見ればプライオリティは、
マルチスレッドバリバリのサーバ用途>>シングルスレッド重視の数値計算用途
なんだろうな。Opteronなんかモロそれを狙った設計だし。
32スレッドをスケジューリングする人も大変だね。
NiagaraとItanium2を比較する意味あるの?
NiagaraはWebサーバーなどのマルチスレッドが有効に働くローエンドサーバー向けで
単一スレッドの性能が下がってもマルチスレッドでの性能向上を狙ったCPU
Itanium2はハイエンドサーバー向けCPUでIPCを上げるために設計されたCPU
応用分野がちがうよな
Itanium2も、たくさんのコアを積む方向に進んでますよ。
Niagaraはローエンド向け
SUNはRockというハイエンド向けを開発中
>>188 方向は同じでも目的(目標)が違うだろ。w
>>190 一緒だよ。
どちらも並列化しやすい処理のサーバ向け。
そのサーバーにも色々あるだろw
Niagaraをメインフレームに使うわけにもいかんし。
195 :
190:2005/11/25(金) 21:54:38 ID:/h1+dEE6
>>192 がはははっ、すげーアバウトだな。
てか、ネタだろ。
>>197 Burton Smith氏にItaniumサーバを売り込みましょう。
>>197 Microsoftは自社社員がGoogle行くには激怒するくせに他社から人材を引き抜くのは好きだよな
>>204 >IntelにとってItanium 2はビジネスとしてのメリットが少ないのではないかとの質問を受けると、
>「ItaniumをIntelから切り離すメリットはない」と明言、
>3世代先までロードマップも決まっているとし、今後もこれまでと同様に取り組んでいく姿勢を示した。
別会社化しないのか・・・
ttp://enterprise.watch.impress.co.jp/cda/topic/2005/12/16/6853.html 米Intel VP、「知られていないがItaniumは売れてます」
| ―Itaniumが好調とのことですが、具体的な数字を教えてください。
| スカウゲン氏
| あまり知られていないことですが、Itaniumベースのシステムの売り上げは、
| サンやIBMを上回っているのです。特に日本市場はメインフレームからの
| リプレースやRISCからのマイグレーションでリードしています。Itaniumベース
| のシステムの売り上げは、SPARCベースのシステムの1.6倍に、POWERベー
| スのシステムの1.17倍という数字が出ています。
……具体的な数字は教えてくれないようです。
IA-32ELがサポートするのはx86命令だけだよね?
x64命令をサポートする、AMD64ELキボンヌ
Opteron買えよ
バリデーションしない理由は、何らかの技術的な問題なのではないのか?
仮にfoxton自体には問題がなくても、
何か別のところに技術的な問題があってスケジュールが遅れてバリデーションする時間がないとか・・・。
IDにIA出たー。
Foxtonが無くてもMontecitoの性能はMadison-9Mの2倍に達するって言うけど
つまりはFoxton使ってもあんま性能上がらないから無効にしたんじゃないの?
2GHzでFoxtonサポートしても電力食いまくりでしょっちゅうクロック落ちるんじゃ
ないかと疑ってみたり。
IA-64のCPUは省電力設計は最近になってやってるわけで、
あんまり消費電力が減らないのかもね。
電源制御機能に期待してキャパシタ減らしちゃったから
電源にノイズがのって動かないって話じゃなかったっけ?
それにしても、なんで技術的な問題があるからバリデーションできない
ってロジックにならないんだろうね?謎な文章
技術的に問題はないって書けってIntelに言われたのかな?
技術的な問題ならいいけど、
政治的な問題だったら嫌だな。
IA-64を早期に畳んで終了させるために、意図的に期待させといて裏切るのを繰り返すとか。
Itaniumはなくなるの?
Xeonなら売れるだろうしね
ttp://www.atmarkit.co.jp/ad/itanium/DDJ0512.html > 2007年にはすべてのサーバ向け製品がマルチコア化される。
> ItaniumではMontecitoというコード名で開発を進めているが、
> 「今後すべてのサーバ用プロセッサで、マルチコアによる
> 並列化が基本になることは間違いない」と徳永氏は断言した。
>
> つまり、Itanium は、「サーバ用プロセッサの未来をいち
> 早く現実のものにしたプロセッサ」ということになる。
POWER も SPARC も Opteron も、とっくにデュアルコア製品が
出ていて、Xeon でさえも 11月にデュアルコア品の出荷が開始
されているのに、まだシングルコアしかない Itanium が、
「サーバ用プロセッサの未来をいち早く現実のものにしたプロ
セッサ」?
233 :
不明なデバイスさん:2006/01/03(火) 11:13:18 ID:4V7pCq+n
HPがKDDIだかどこだかの大型案件受けた瞬間風速って話を聞いたけど
国内外で十数件しか売れてないのか・・・。
メインフレームクラスだから、十分売れてると思う
一台一億円以上のシステムでしょ?
十数件ではなく数十件。
いずれにしても、数が売れないことには、
設計コストがもろに単価に乗っかるので、
なんだかなぁ。
唯一のベクトルマシンに、本文では何も触れてないな。ヒドイ・・
ベクトルマシンは、需要ないわけじゃないけどほとんど終わりだろ
SX-8が1CPUで1200万円
PC買って、MPIでプログラミングに苦労するのを選ぶでしょ
開発費が嵩むなら、ハードを買ったほうが安いかもな。
>>245 アカデミアでは奴隷が居るので開発費という発想が無い…
今年からCadence社は自社製メインストリームソフトのIntel版の新規供給を、IA-64を止めて
AMD64のみに変更してしまった。
CEOが元IntelのEPG副社長だけにItaniumはもうダメなんだろうか。
>>249 LSI設計CADは処理速度がモノをいうからなあ。残念なことだ。
もっとも、顧客の要望次第では個別対応してくれそうな気はするけどな。
そんな要望だす顧客はいないだろ
そもそもWS用途で使用してる奴なんていないだろ
WS って言葉が既に死語だからな
AMD64が出るまでは、
背に腹はかえられないので、
使うしかなかったわけだけど、
AMD64が軌道に乗った今となっては・・・orz
>>254-255 うちの会社はPCをX端末にして、サーバー(IA64機ではないが)でLSI CADの
JOBを実行しているぞ。
DRACULAなんか大容量キャッシュが効いているのかやっぱりWSより速い速い。
CADのライセンスが超高価なだけにこの速さは重要。
NECや富士通などItanuium2のサーバー出してるわけでIA64バイナリ版は需要があると
思うけどな。
260 :
249:2006/01/14(土) 09:25:13 ID:tZIJXWY7
SOCEとかIC5.xがIA-64サポートし始めたのでやっとItanium2マシン導入できるかと思っていたら
これですよ。
Cadenceは他社に比べるとSunびいきなところがあるのと、
サッパリ物が出て来ないIA-64に業を煮やした結果なんですかね。
261 :
254:2006/01/14(土) 12:01:15 ID:1fg7C7zE
俺は別にWSに限った話をしたわけではない
確かに要望はあるみたいだな
でも8CPUまでならOpteronで十分だし
それ以上必要ならグリッド化して
ボリュームライセンスって感じじゃないのか?
IA64をサーバに使いたい理由がわからん
>>258 Calibreじゃないんだ
IntelはEDA環境をRISC-UNIX(HP?)からEM64T-Linuxに移行するらしい。
作ってるところが使わない用途じゃ、売れないでしょ。
まあ。IA64自体は企業統制なんちゃらで追い風が吹いてるから、
何年か後には状況が変わってるかもしれないね。
確かにグリッド化してしまえばユニットの性能はあまり気にならないけど、
価格を無視すればIA-64の方が優れてる訳だし、予算が許すならItanium2使いたいな。
>>263 >価格を無視すればIA-64の方が優れてる訳だし
65nmのx86 CPU(WoodcrestやOpteron)が出て来れば、130nmのMontecitoは絶対性能でも
勝ちめがないのでは? (いはんやcost/performanceをや)
65nmのItaniumが出て来るのは2008まで待つ必要があるし
266 :
訂正:2006/01/14(土) 17:06:49 ID:Z/7jz7cD
>>265 130nmのMontecito → 90nmのMontecito
65nmのMontvaleは2007だな
Montvaleは90nmでMontecitoのマイナーチェンジでしょう。
http://www.theinquirer.net/?article=23725 it will be a 90 nanometre chip with the most minor of upgrades,
a little more cache, and some other enhancements.
ソースがThe Inquirerだけど、Itaniumネタは今までだいたい合っているから
これも信じていいのでは。
マイナーチェンジで正解じゃないか?
プロセスとアーキメジャーチェンジの同時移行はリスクが有りすきる。
ハイエンドでは尚更。
違う違う、Montvaleはプロセスも90nmのままだってThe Inquirerは言ってる。
ほんと、しがらみ無いならIntelはもうItanium止めたいんだろうね
全くやる気が感じられない
>>265 つまるところ64bitメモリ拡張のEM64Tとは構造的にハナシにならんと思う。
汎用レジスタでは64bit長16個のXeonに対して、Itanium2は128bit長128個だし、
EPICはよーいドンの位置をCPUに入るカナーり前へ持っていった様なものなので
排気量の違うフライング野郎には勝てないと思う。
まぁ、別にintelはIA-64だけ作ってるわけじゃないから
x86使えたきゃx86使えで終わる話じゃないか。
てか、x86の方がメインなんだし。
x86の立て直しにリソースが取られてIA-64にまで手が回らないのかもね。
ItaniumからItanium2になるときに、
単精度のSIMDの演算能力が半分に減らされたのは、
どうしてなのでしょう?
>>273 でも「x86とIPFの両方をやるのは大Intelを持ってしても大変だ」という問題があるのでしょう。
それでXeonの開発が遅れてOpteronにだいぶシェアを取られているのでは?
それと上でCadence社の話が出てたけど、ソフト屋さんは(MSみたいな超大企業はともかく)
両方やるのは大変だから、どっちかにしたいんじゃないかな。
複数のアーキテクチャに対応するのは良くない
というのは、Alpha + WindowsNT が証明したよね
少しくらいCPUの性能が良くても、互換性のほうが重要だってことを。
>少しくらいCPUの性能が良くても、
今のIPFは(そして少なくとも後2年くらいは)、性能も良くないんですが・・・
>>276 今切る方がベンダとしては大変無責任で問題だと思うが。
少なくともIA-64を支持し投資してるベンダがいる限り、
Intelは彼らに継続してIA-64を発展させ、庇護する義務と責任がある。
>>278 そうそう。Alpha + WindowsNTと違ってそこが問題なんだよね。
Alpha潰してまでやることだったのかと・・・
>>279 将来性が無いアーキテクチャをずるずる引っ張る方が無責任では?
さっさとIPFのフェードアウトとx64への移行計画を示すべき。
AlphaにしろPA-RISCにしろ、そうやって来たのだし、例が無い訳じゃない。
早くIA64-EL on x64のリリースをキボン。
20年くらい使い続ける日本のメインフレーム代替機で採用されてしまった以上、
IA-64は20年は使われ続ける運命にあります・・・orz
>>281 そのための統合プラットフォーム構想だったわけで。
順調に2009までスリップしたけど・・・
現状、Itanium2を搭載したハイエンドサーバをx64で
置き換えられるかというと、あと4、5年は無理じゃないの?
C言語をコンパイルした結果を表現するものとして、IA-64はどうなの?
どうせそのうち、OOO導入とか、内部命令に変換とか、やるんでしょ?
いくらEPICだといっても、いつまでも命令とハードを一致させていられないだろうし。
286 :
不明なデバイスさん:2006/01/15(日) 12:47:24 ID:t1oNTkFV
x64なんてハイエンドじゃ使い物にならんぞ。
性能でしか評価できない厨房には言っても無駄かもしれんが…
昨年のPOWERコンファレンスでIBMのエンジニアが、
・(コンパイラには)複雑すぎるアーキテクチャ
・メモリ階層バンド幅の非効率な使用
・命令セットアーキテクチャに固執するよりもっとフォーカスすべき重要な技術条件があるのでは
以下略。。。
とItanium2をぼろくそに言ってたけど、Opteronのオの字も出なかったな。
288 :
不明なデバイスさん:2006/01/15(日) 13:24:00 ID:mvuNerzh
>・(コンパイラには)複雑すぎるアーキテクチャ
正しい。
>・メモリ階層バンド幅の非効率な使用
帯域よりレイテンシにフォーカスしている。
>・命令セットアーキテクチャに固執するよりもっとフォーカスすべき重要な技術条件があるのでは
かといってx86にこだわり続けるのもどうかと思われ。
>とItanium2をぼろくそに言ってたけど、Opteronのオの字も出なかったな。
POWERにしてみればItaniumはライバルだからねぇ。
> ・(コンパイラには)複雑すぎるアーキテクチャ
そのコンパイラというのは、暗にGCCを指しているような気がしないでもない。
Linus氏がIA-64をボロクソに言うのも、GCCがVLIWに向かないコンパイラだというのが大きな理由だと思う。
LinusはUnix互換を重視してLinuxで成功したから互換性の無いIA-64は嫌いなんだよ。
> そのコンパイラというのは、暗にGCCを指しているような気がしないでもない。
動的で輻輳したプロセッサ制御を静的なコンパイラ技術でやるのはよろしくない
と言っていたので、ICCやGCCを問わずという感じでしたよ。
個人的には優等生のPOWERより、大胆なItaniumの方が好きだな。
>>286 ハイエンドだけのためにIntelがIPFを維持できるとは思えないが。
POWERとかPA-RISCとかAlphaとか維持できたのはシステムベンダーが
「システムから得られる利益をプロセッサに廻す」というメカニズムが
あったから。(POWERは今でもそうやっている)
でもIPFはシステムから上がる利益が、それ程Intelに回らないので、
IntelはIPFを支えるだけのキャッシュフローを得ることができない。
資金が流出し続けるだけの製品ラインを維持することは不可能でしょう。
>>288 >・メモリ階層バンド幅の非効率な使用
帯域よりレイテンシにフォーカスしている。
でも、FSBという今となっては旧式のアーキテクチャのため、OpteronやPOWERに
レイテンシでも負けている。
>>292 IntelはIPFだけでビジネスしているのではないので難しい判断があるのでしょうね。
>>293 何か勘違いしているようですがレイテンシに期待できないから非効率に帯域を使う事で
解決しよういったアプローチ・・・という意味です。
それに他社にchipsetを作らせているので色々と気を使う必要もあると・・・
IA-64が失敗とみなされてるのはX86-64の成功でデスクトップ向けでの普及が絶望的になったこと
億単位の価格のハイエンドサーバーで成功したとしても数が出ないので
技術力をアピールできるだけでビジネスとしてはおいしくない
パソコンが世界で年間2億台近い数のx86が搭載されたパソコンが出荷されることを考えるとパイが小さすぎる
296 :
不明なデバイスさん:2006/01/15(日) 16:52:03 ID:GI7UzIO9
>X86-64の成功で
出荷数だけなら成功だが、ほとんど64bit modeで使われていないのに真の成功と言えるのか?
64bitはVistaがくるまで待ちでしょ
Vistaになってもデスクトップで64bitアプリはブレークしないと思う。
まさにそれがIPFの問題でしょう。
32bitで良いニーズがたくさんあるのに、強制的に新64bitアーキテクチャに
移行させようとしたのが問題。
ユーザは段階的な移行を望んでいるのは明らか。
ItaniumはRISCの置き換えが目標だったから、とりあえずは問題ないんじゃないの。
>>298 アプリが32bitのままでも、OSを64bit化する意味はある
また、64bitOS上で32bitアプリと64bitアプリをシームレスで動かせるのは
ソフト屋としては嬉しい
302 :
不明なデバイスさん:2006/01/16(月) 01:27:09 ID:sradgfT8
>>301 >ソフト屋としては嬉しい
あなたダンプからのデバッグしたことないでしょ?
x64は嬉しくない。つーか最低。
303 :
289:2006/01/16(月) 01:48:27 ID:6YLTQ/Cq
>>291 そうでしたか。
私の間違った思い込みを書いてしまって、すみません。
漏れ的PowerPC系の駄目なとこ。
1.キャッシュラインが128byteとか長すぎ
2.FPUのレイテンシが大きいくせに論理レジスタが少ない
3.拡張倍精度が無い
4.短精度が遅い
5.浮動小数点レジスタで論理演算ができない。
漏れ的Itanium2の駄目なとこ。
1.アセンブリめんどいのに
ろくな組み込み関数が用意されていない
2.短精度が遅い
3.クロック低い
漏れ的Opteronの駄目なとこ。
1.レジスタ少ない
2.積和命令が無い
3.AMDがコンパイラ作っていない
305 :
302:2006/01/16(月) 20:41:53 ID:+AmB5pGG
>>301 そうでしたか。
私の間違った思い込みを書いてしまって、すみません。
>>304 POWER5と比べないと。。。
OpteronはRASが無い時点で同じ土俵じゃないのでわ。
SPARC IV+の評価もおながい
>>304 > 3.クロック低い
素子数が多いからクロックを上げにくいんですよ。
ハイエンド向けで2G超えようかというのはPOWER5+くらいじゃないですかね。
EPICはin orderで制御が簡単だからクロックを上げ易い、という宣伝文句が昔あったような...
>>309 コアの素子数はPentium4系の半分くらい。
ほとんどキャッシュです。
>>310 そりは「2010年までにシングルコアで30GHzの製品を作る」と言ってた頃の話じゃないかい?
>>313 NetBurstとは一緒にならんかと。
>>313 回路を低レイテンシにチューニングしてるから。
SRAMにしてもあれだけの大容量L3をon-dieで積んで
低レイテンシ高クロックで動作させるのは至難。
他にも大容量のL3積んでるプロセサ(PA-RISKやPOWER等)もあるんだが、
of-die(高レイテンシ低速)だし。
Intelが必死になってPRするときは撤退前夜なんだよな
たとえば何?
InfiniBand
ああ、なるほど
>>317 L3キャッシュのレイテンシを増やして、コアの速度を
あげることはできるはず
まぁパイプラインが短いから、妥当なクロックだとは思うけど
>>323 Prescott!Prescott!
IPCが劣化してしまうぜよ。
誰だよ、「エコシステム」なんてハズカシイ名前を付けたのは。
Itanium2のパイプラインの短さや、ストールしにくさは、
具体的にアプリケーションのスループットの高さに繋がってるのかな。
ベンチマーク見るかぎり、クロックの割には善戦しているとは思うけど、
XeonやOpteronと大差が付くような例を見てみたいものです。
MKLの超越関数はIA64が圧勝してるな
>>321 TukwilaからシリアルFSBとして復活するんじゃなかったっけ?
>>328 Montecitoでもうx86回路なくなってたのね
いずれ切られるとは思ってたけど早かったな
意外とダイ面積食ってたのかも
>>329 IA-32 ELより性能低いハード互換機能だからな
積んでる意味ないっしょ。
>>328 昨年末のItanium Solutions Alliance Developer DaysでIntelのエンジニアは、
32bitと64bitの切替えの度に割り込みが発生して、
パイプラインを行ったり来たりして性能が出ないからIA-32H/Wを止めると言ってた。
IA-32ELはJIT相当なんだと。
SPARC64Vメチャ速いっすよ
IA-32ELはマルチプロセッサに対応してなかったりする?
マルチスレッドのプログラムを動かした時、
IA-32ELなし → 2スレッドが同時に動く
IA-32ELあり → 1スレッドしか同時には動かない
という挙動をするんだけど・・・。
342 :
不明なデバイスさん:2006/01/21(土) 23:04:15 ID:JtOGkO2t
イタ公のイタ太郎〜♪
>>343 圧倒的なパワーがある訳でなしRASもなし、当面SPARC系CPUをおびやかす心配がない様にと
Sunが選んだものですから。
ふーん
まあケイデンスもOpteronを選んだみたいだけどね
>>309 >ハイエンド向けで2G超えようかというのはPOWER5+くらいじゃないですかね。
ハイエンド向けで2Gを超えてるのはSPARC64 Vくらいじゃないですかね。
>>347 Sun様優先なので結果としてそうなってる(とおもふ)。
MentorはIA-64出してるけどPOWER版は出してないし、ベンダーによってひいきは違うのかなぁ。
SynopsysもIA64はいまだにRHELv2.1だね
ひょっとしてEOL?
>>143に
●揺れるコモンプラットフォーム構想
理由がどこにあるにせよ、IA-64 CPUのスリップは、おそらくIA-64 OEMベンダーに
とってはかなりの不安材料だ。今回のコモンプラットフォーム化計画の変更が、IA-64
自体のフェードアウトにつながるのではないかという疑いがあるからだ。
とあるけど、そのうちメインフレーマ以外関係ない石になっちゃうのかな?
だとすると、浮動小数点演算が速くてもほとんど無意味だよね。
コモンプラットフォーム構想と浮動小数点性能になんの関係が?
コモンプラットフォーム構想でメリットがあるとしたら、
>>345のような鯖用途だろう。
統合プラットフォーム、ItaniumをXeonと同プラットフォームに落とせばいいのに。
533MHz/128bitのバスと1066MHz/64bitのバスだったら後者がきっと安いぞ。
ベンダーのチプセト再開発負担が増えるだけで、あんまりメリットないんじゃないの。
この手のハイエンドチプセトって、かなりの開発費が掛かってるわけで。
さらにCSIでまた変更しなきゃならんし。
1066MHz/64bitのバスで、4wayができればいいんだけど、ダメっぽいでしょ。
2wayならできるかもしれないけど、
2wayと4wayで、
バスの周波数を変えることはできても、
ビット数まで変えるのはどうかと思うのよ。
211 :不明なデバイスさん :2005/12/16(金) 15:11:13 ID:0mtfxu7u
米Intel VP、「知られていないがItaniumは売れてます」
| あまり知られていないことですが、Itaniumベースのシステムの売り上げは、
| サンやIBMを上回っているのです。特に日本市場はメインフレームからの
| リプレースやRISCからのマイグレーションでリードしています。Itaniumベース
| のシステムの売り上げは、SPARCベースのシステムの1.6倍に、POWERベー
| スのシステムの1.17倍という数字が出ています。
361 :不明なデバイスさん :2006/01/27(金) 20:43:39 ID:pkZP/N1K
http://itpro.nikkeibp.co.jp/article/USNEWS/20060127/228032/ | Itaniumシステムの総売り上げはSunのSPARCシステムの総売り上げの55%、
| IBMのPowerアーキテクチャベースシステムの33%に相当すると主張している。
>>211の書き方だと、全世界の売り上げでSunやIBMを上回っているように
読めるが、
>>361を見る限り、全世界ではSunの半分、IBMの1/3程度みたいね。
HP、NEC、日立、富士通、Unisys その他全部集まってこれじゃ儲からないわけだ。
あと、これってホント?
> Itaniumの出荷台数は完全に横ばい状態にあり、仮に売り上げが伸
> びているとしたら、台数は減っているがかなり大型のシステムが売
> れているという意味になる(Itaniumはハイエンド向けに引き上げ
> られ、2ウェイ、4ウェイ分野ではOpteronがItaniumをリプレースし
> ている)。つまり、重要なのは売上金額ではなく、販売台数である。
> 販売台数が伸びなければ、ISVはソフトウェア開発のROI(投資収益
> 率)を上げることができない。販売台数が伸びなければ、チップ価
> 格は上昇こそすれ下がることはないし、ニッチプレイヤーのままだ。
引用は ITmedia の同じ記事から
> 台数は減っているがかなり大型のシステムが売れている
つう部分です。
てか、Itaniumの趣旨上大型のシステムしかないからね。
SPARCやPowerだって、同じようなモンだと思うが・・・
アナリスト連中がItaniumの時代が来ると昔考えていたのは、
Itaniumが出荷数でリードして、その結果、開発投資において、
他のCPUを圧倒できるという予測があったからじゃないの?
ハイエンドだけでCPU出荷数が限られると、CPUメーカーで
あるIntelは、当然それに応じた投資しか行なうことができない。
とすると、IBMやSunから見れば、CPU出荷総量で勝る上に、CPU以外の
部分でも利益をあげられるウチの方が有利だってことになりかねない。
あと、Sun はまだローエンドサーバ市場でSPARCを諦めてないと思うよ。
Niagaraなんて完全にフロントエンドサーバ向けに特化した設計だし。
まぁ、半導体の規模とかいろいろある。
取り敢えず、Sunはまず自社の経営を立て直す事が先決だと思われ。
まあ確かにIntelは半導体では最大手で、他で大儲けしてるから、
そっちの儲けをItaniumにつぎこむことが可能な筈だけどね。
ただ実際には、開発遅延やプロジェクトのお取り潰しが多いので、
Intelに本当にやる気があるのかと…
CPU出荷数が増えれば、Itaniumプロジェクト内で金を回せるように
なるから、Intel全体でのやる気の度合まで気にすることもなくなる
わけだが。
XeonとItaniumでCPUの価格を同じにする
なんていうやる気を出していた頃が懐かしいな。
Itaniumから巨大キャッシュを取り除いてもちゃんと性能出るのかな。
>>368 IBM全体から見れば赤字の小さな事業部にそんなに開発資金を注ぎ込まないですよ。
Sunは無償のJavaくらいしか資産価値がなくて、
富士通とAMDの力を借りてなんとか製品出してる状態ですから
プロセッサの開発に一番潤沢な資金投入できるのはIntelですよ。
Itanium2に関しては迷走してるので、やる気の程は計りかねますけど。
374 :
不明なデバイスさん:2006/01/29(日) 02:09:51 ID:Z1WYIwz9
> Sunは無償のJavaくらいしか資産価値がなくて、
> 富士通とAMDの力を借りてなんとか製品出してる状態ですから
まあ金融系アナリストあたりはこう言いそうだけど、俺はそうは
思わんね。今度のISSCC 2006のトップ発表だって、Sunだろ。
Javaが無償っていうのも、勘違いが入ってるぜ。エンドユーザから
見たら確かにそう見えるだろうけど。
それに富士通の力を借りた製品は、まだ出てない(もうちょい先)の話か、
あるいは、かなり昔(SS5)の話。
まぁ、Naiagaraに関しては、市場や顧客が
受け入れてくれるかに掛かってると思われ。
遠くから暖かく推移を見守ってるよ。
ショック療法というか、ビジネス的には当然の判断だと思うけど
hpにとっては、
IA-64は、
PA-RISCの代替としての役割だけで十分
ということなのだろう。
>>377 2006/01/24
>情報筋は語った
>情報筋は語った
>情報筋は語った
>>355 2006年01月25日
>>361 2006年01月27日
>>380=組織・集団の意志決定を個人の意志決定と勘違いしている池沼
Itaniumがハイエンドサーバーで成功したとしてもHPだけが得をするような気がする
388 :
不明なデバイスさん:2006/01/31(火) 18:30:05 ID:BGU7Q4y7
こと半導体製品において「大は小を兼ねる」をヤると必ず失敗するね
IA-32を兼ねているAMD64は失敗か?
2chのPC等カテゴリに、
エンタープライズ板
が欲しいと思わないか?
客が居なさそう
Intel Corp. receives rare tax incentive from county
http://www.northfortynews.com/News/200602IntelCorp.htm >Intel's Fort Collins design center has grown from 67 to some 350 full-time employees,
>according to the NCEDC.
>In the next five years the company expects to add a 'significant number' of design engineers
>to work on its Itanium microprocessors.
>They will earn about $90,000 a year, well more than double the $35,516 average annual salary in Larimer County.
唐突ですが、質問させて下さい。
最近たまたまジャンク屋でMercedコアのItaniumを入手しました。
対応するマザーボードを手に入れたいのですが、どういう経路で
購入できそうでしょうか。もちろん中古でOKです。
ヤフオクで中古のItanium積んだマシンを手に入れるしかない。
たぶんItaniumのマザーボードだけ作って一般に売っている会社はない。
どーしてもマザーボードだけが欲しければ、HPに保守部品と言うことで売ってくれるか
電話してみれば?
>最近たまたまジャンク屋でMercedコアのItaniumを入手しました。
かざっとけば?
もう一つ。
万が一新品のマザーボードを売ってくれる会社が見つかったとしても
たぶん中古のItaniumマシン買った方が安くつくと思う。
404 :
不明なデバイスさん:2006/02/05(日) 22:15:23 ID:6uH60Lw0
OSはどうするんだ?
Suseはどうかしらんが,RHELはItanium2しか対応してないぞ。
そもそもMercedじゃ使用に耐える性能ではないだろう。
OS入手で手間取るからUltraSPARCとx86以外の中古って面倒なんだよなぁ
あらかじめ持ってるヤシはいいんだろうけど
406 :
401:2006/02/05(日) 23:16:22 ID:qlxGXjN/
レス有り難うございます。
やっぱり遊びでItaniumマシンというのは厳しそうですね。
>>402、
>>403 >ヤフオクで中古のItanium積んだマシンを手に入れるしかない。
>たぶん中古のItaniumマシン買った方が安くつくと思う。
それが一番早くて安いでしょうね。アラーム登録して気長に探します。
>かざっとけば?
9割くらいそれを覚悟して買ったので全然構わないんですが…
>>404 MSDN持ってるんでIA-64版Windowsならあります。
XPの64bit版(IA-64版)ならスペック的に何とかなると思います。
Itanium2マシンの中古のほうが手に入りやすいし、しかも安いし、速いぞ。
うちにもCPUだけのMercedが2個転がってる・・・orz
あ、俺のIDがZ80000だ。
ちなみにIA-64版のWindowsだけあってもアプリがない。
MSDNのレベルによってはSQL Serverがゲットできるかな。
409 :
不明なデバイスさん:2006/02/06(月) 22:10:44 ID:6ruNjPCK
うちにも,もう使われないItanium2のCPUがころがっている。
(1.0GHz 3MB L3 *3, 900MHz 1.5MB L3 *2)
稼動中なのは,(1.5GHz 6MB L3 *2)が2台と(1.3GHz 3MB L3 *2)が1台
プログラムをSMPに対応させて,Itanium2用にチューニング(書換え)すればかなり速いぞ
金持ちうらやましす
>>409 浮動小数点演算中心ですか?
Opteronよりも速いですか?
>>410 ゲームのために高価なCPUとビデオカードを積んだPCよりは、zx2000の中古のほうが安いと思う。
> 2007年にはRISCサーバの半分がItaniumに--Itanium推進団体
達成できなれれば、Itaniumはアボーンされるのかな・・・
415 :
不明なデバイスさん:2006/02/08(水) 01:40:08 ID:e72jThkM
富士通とか日立もいるのね なんだかんだ言ってiA64好調だな
Intelがやめたinfinibandも
CISCO様も買収始めたりしで
そこそこ将来性でてきたしな。
IA64も案外、悲観せんでもいいかも(願望)
417 :
不明なデバイスさん:2006/02/08(水) 09:58:13 ID:e72jThkM
結局通常数が大量に売れるインテルの製品と比較すると少ないので叩き安いのだが気が付くと奴らの思い通りに下はXEON上はIA64になるな
POWER6が発表通りの性能だったらItaniumじゃかなわないと思う
安心しる。実質OSの選択肢がAIXしかないんだから新規開拓はないよ。
HPC方面はBlueGeneだし、ミッドレンジ以下ではOpenPower買ってまでLinux使う香具師いないだろ。
>>418 Itaniumを使う人は、性能を気にする必要はないよ。
今は POWER5+ > Opteron > Madison > Xeon だけど、
今年の後半になれば Opteron > POWER5+ > Xeon > Montecito だろうし、
来年になれば POWER6 >= Opteron ≒ Xeon > Montvale になって、
主要CPUの中ではず〜っと性能はビリだろうから。
性能を真剣に気にする人はItaniumは使わないでしょう。
RISCサーバを買う客の多くは性能を気にしていないということですか
Itanium入れるところはSuperdome(128Way)みたくデカいの入れるから
チップ単体の性能は気にならないんじゃないの。
CPU数でライセンス料が決まるソフトもあるから
目的によっては完全に単体性能無視というわけにもいかないと思うよ
64way以上のブツ入れるところは、 ソフトの料金を気にする様なところじゃないと思うよ。
430 :
不明なデバイスさん:2006/02/09(木) 08:20:00 ID:SJBWACIt
>>428 Superdomeは64way以上だと大体オクだよ。
H/Wにオク以上かけるところで、S/WのCPUライセンスが・・・
なんて聞いた事ないです。
それと{POWER5、Itanium2}と{Opteron、Xeon}は違う括りですよ。
一緒にされると困るんですが。
どうして違うの?
433 :
不明なデバイスさん:2006/02/09(木) 23:39:45 ID:SJBWACIt
売るほうは違うと思っているが、
買うほうはそうではないという歴史が繰り返される。
そういうことね
売る側が違うように見せかけて高い金をふっかけようとしている訳ですか
>>431の香具師は売る側の人なのね
イノベーションのジレンマ
>>431 >なんて聞いた事ないです。
DB とかのミドルでは、CPU 数ライセンスという体系が多いですよね?
Montovale 以降の Many Core (16over?)や Many Thread 対応になると
64 x core x thread 分のライセンスになり、馬鹿にならないですよ。
Oracle とかは、1.7 掛けとかライセンス料体系を見直してますけど。
>>432 走る OS だって違うのだし、それぞれ向き不向きがありますよね?
極論をすると、一日数千アクセスの web サーバを使いたい。
というのに、64way で1オクの SuperDome 売らないですよね?
玄箱でも買いなさいよ。(w
用途次第なので、
>>433 の「買うほうはそうではないという歴史が繰り返される。」
が起きてますよね。
買う方が何をしたいのか?はっきりしない。
どれでも何でも出来ると思っていて、安くて早く手に入れれるヤツ。
売る方は的確に、どれを提案したら良いのかも明確に判っていないし、
提示するメニューが揃っていない。
買ってもらいたい一心で、各方面に問い合わせし、その時のベストで、
買ってもらう。
買ったあとに、こんなハズでは無いだろ(言わなかっただろ)?
こんなのが繰り返されてます。
>>436 >64 x core x thread 分のライセンス
SMTのthreadをCPU数のライセンスに数えるソフト会社は無いと思います。
本当にそんなライセンス体系を持っている会社があるなら教えてください。
それにMicrosoftはソケット数ライセンスですよね。
対抗上、他社もcore数ベースからソケット数ベースに移る方向ではないですか?
439 :
不明なデバイスさん:2006/02/10(金) 09:35:45 ID:dakPDimb
ORACLE,BEA,MSもソケットベースへの以降を発表済みだよ
ソケットベースということはPOWERみたいにMCMっぽくダイをたくさん
のせてくれるハードウェアベンダが勝ちじゃん・・・
そもそもハイエンドで巨大なコアになればなるほどMCMにしたくなるのが半導体屋ではないのかね
まぁまぁ皆さん、一部の単体性能でしか優位性を語れない自作オプ厨の戯れ言ですから
スルーしてあげましょう。
>>441 POWER5は巨大なコアになったからMCMなのではなく、単なるマルチプロセッサを
MCMにしているわけだろ?
初代POWERは確かにシングルプロセッサをMCMで構成するほどの巨大なプロセッサ
だったわけだが。
444 :
不明なデバイスさん:2006/02/10(金) 23:29:26 ID:dakPDimb
POWERはコア単位の課金だな
>>442 >一部の単体性能でしか優位性を語れない
ちゃんと公開されているベンチマーク(TPCとかSPECとかSAPとか)で、Itanium2が
POWER5に勝っているのなんて無いと思います。また、Itanium2がXeonやOpteronに
勝っていても僅差なので、65nmのXeonやOpteronが出てきたらItanium2の勝ち目は
無いでしょう。
Itanium2の優位性がどこにあるのか教えてもらえますか?
漠然と「RAS」とか言わないで、ちゃんと「〜という機能がXeonには無いけどItanium2にはある」
という風に、ソースを調べられるように言ってくださいね。
RAS
FSB667のhitachiのBladeSymphony(itanium2)は、SPECfpならちょっとだけPOWERに
勝って、最速だった希ガス
なるほど、確かに1個ありました。 こんなデータあったんですね。
SPECfp_base2000
HITACHI BladeSymphony (1.66GHz/9MB Itanium 2) 2851
IBM System p5 520 (1900 MHz, 1 CPU) 2839
Itanium2が0.4%勝っているのね。
これでItanium2の優位性が示されている感じはしませんけど。
451 :
不明なデバイスさん:2006/02/11(土) 04:12:19 ID:ArjepRDc
>>445=仕様書眺めて違いを比べようともしないクレクレ君www
>>445 > Itanium2の優位性がどこにあるのか教えてもらえますか?
> 漠然と「RAS」とか言わないで、ちゃんと「〜という機能がXeonには無いけどItanium2にはある」
> という風に、ソースを調べられるように言ってくださいね。
それが人に教えを乞う態度か?
そんなだから、RASの一言しか言ってもらえないわけだ。
XeonやOpteronにはないがItanium2にある機能で、わかりやすいのは、
・64ビットの仮想メモリアドレス空間(XeonのEM64Tは48ビット)
・50ビットの物理メモリアドレス空間(XeonのEM64Tは40ビット)
・バイ・エンディアン
などかな。
RASについては、RAS対応のOSの開発者でもなければ、
インテルから具体的な詳細の情報を得ることは難しいと思うよ。
実際にそれを使ったOSでは、他のCPUに命令を再実行させたりできるようですよ。
>XeonやOpteronにはないがItanium2にある機能で、わかりやすいのは、
>・64ビットの仮想メモリアドレス空間(XeonのEM64Tは48ビット)
>・50ビットの物理メモリアドレス空間(XeonのEM64Tは40ビット)
>・バイ・エンディアン
>などかな。
私は
>>445じゃないんだがそんな機能が具体的にユーザに利益をもたらすとは
思えないですな。 1TBを超える物理メモリを搭載したシステムがそうそうある
はずないので。
バイエンディアンが有効な場面はちょっと想像できなかったのでwikipediaを
参照してみたがやはりそんな場面はあまりなさそうだった。
----------------------------------------------------------------------------------------------------
ネットワークを通してバイト単位でデータをやりとりする場合
異なるシステム間でバイナリファイル等を交換する場合
異なるシステムにプログラムを移植する場合
構成するプロセッサが異なるマルチプロセッサ環境で共有メモリを使用する場合
----------------------------------------------------------------------------------------------------
すまんよく読んでなかった。
TCP/IPではビッグエンディアン統一と書いてあった。
リトルエンディアンのx86などに対してのメリットは確かにございますな。
>>452 メモリアドレスのビット幅は命令セットアーキテクチャと各チップのインプリを分けて
考えないといけないですよね。XeonやOpteronの幅が制限されているのは、現状の
インプリがそうなっているだけで、命令セットアーキテクチャ上の制限ではないでしょう。
だから、数年経ってもっとメモリが積めるようになってきたらこのビット数を
増やしたチップを開発すれば良いだけだと思います。
現状では
>>453の言うように
>>452の差が意味のあるユーザはごくわずかだと思います。
Itanium2のビット数が多いのは、同一コアを長期間使いまわすから、あらかじめ
ビット数を多くしてあるのではないでしょうか。
>>454 Itanium2のバイエンディアンは最初にどっちのモードで動くかを決めることができる、
という機能だと思います。「Networkから来たデータをアクセスする場合だけ
ビッグエンディアン」みたいに器用に使い分けることはできなかったんじゃないですか。
Windowsを動かす時はリトルエンディアン、HP-UXを動かす時はビッグエンディアン、
という風に使い分けるためのバイエンディアン機能でしょう。
Networkから来たデータをアクセスする場合はビッグエンディアン、みたいに使うのは
CELLにある命令みたいの方が使い易いと思います。
http://pc.watch.impress.co.jp/docs/2005/0615/kaigai190.htm > その代わり、Cellには特殊なロード/ストア命令が実装されているという。
>エンディアン変換付きのロード命令とストア命令だ。データをメモリからレジスタにロードしたり、
>逆にレジスタからメモリに書き戻す際に、エンディアンをハードウェアで変換するという。
>Cellは、従来的な意味でのバイエンディアンCPUではないが、これらの命令によって、
>実質的に両エンディアンのデータフォーマットをサポートできる。
>>445 マイクロソフトのSQL Serverを使っていると、
Itanium2が存在する、というだけで嬉しい。
夢見がちなユーザは、
会社が急成長した時、ハードウェアの強化だけで対応できるか?
ということを気にする。
もしItanium2がなければ、
Windows Server + SQL Serverの組み合わせは多くの場合4way止まりで、
最初からOracleにしておきましょうね、ということになってしまう。
>>458 会社が急成長する頃にはハード部品がEOLしていて
鯖丸ごと入れ替えになる罠。
>>443 いやさ、Power5もMCMじゃなくて超巨大な単一ダイでマルチコアをやるって選択肢もあったわけでしょ?
そのほうが(MCM時と同一周波数とキャッシュを達成できる前提で)性能的には有利だろうし。
そんな巨大なダイはやってられないし、コア数の少ない製品と共通化したほうがいいというのが
MCMの理由なのだろうねえ。ItaniumもMCMにすりゃいいのにな。
>>460 > Power5もMCMじゃなくて超巨大な単一ダイでマルチコアをやるって選択肢もあったわけでしょ?
あり得ないな。
歩留まりを考えれば、ペイ出来るダイサイズって物が有る。
現状の389mm^2が妥当な線で、Montecitoの600mm^2弱が
量産チップの上限付近じゃないか。
Montecitoの600mm2は既に限界を超えている、というのはIntelの生産能力を過小評価しているのでしょうか?
いくら300mmウェファーとしても600mm2のチップはでか過ぎるような気がする。
>>460 初代ItaniumでL3キャッシュのSRAMを別ダイにしていたのを、
二代目以降でオンダイにして性能を上げた
という経緯があるんですが。
hpのmx2という、
Itanium2のダイ2つと、DRAMによるL4キャッシュと、バスインタフェース&キャッシュコントローラを
1つのパッケージに入れたものもあったね。
浮動小数点での特徴。
Powerは拡張倍精度なしで、64bitのみ。
Itanium2は、標準80bitの拡張倍精度。
Xeon/Opteronは短精度FPUが4つで倍。
ってとこだな。
466 :
不明なデバイスさん:2006/02/16(木) 22:18:51 ID:LiiA9f1z
>>466 問題はその調査会社が果たして当てになるかどうかだな。
知名度が高いだけでは。
遅くてダメなCPUとして有名だったりしても、同じような結果になるアンケート調査だぞ。
個人的にはSQL Server専用CPUだと思う。
>>466 >同社のレポートによると、2005年のItaniumサーバに対する顧客の支出は約24億ドルに上り、
>2009年には66億ドルまで伸びることが予測されるという。
これ、80%くらいはHPのPA-RISC置き換えでしょう。
今後ソフトウェアの供給に問題が無く、1〜128CPUまでスケーラビリティのある実用的なCPUとなると
Itanium2しかないだろう。
32CPU以上のシステムとしてはSGIのAltixが
最高峰だと思うけど、スケーラビリティに関しては
プロセッサより結合方式の方が重要でしょ。
BlueGeneみたいに個々のプロセッサが遅ければ
スケーラビリティがよくなるってこともあるけど。
キャッシュのコヒーレンシ維持のプロトコルも重要だと思う。
>>471 基幹や勘定系にそんなシステム提案してどうするんだよ。
市販ソフトが3D Torusみたく専用接続のカスタムマシンで動く訳ないだろ。
昔どっかの会社が基幹系にIRIXを採用したという話を聞いたんだが
どうなったんだろう…
想像つくだろ
HPC向けでは、仮想化などの不要な機能を切り捨てられる
SGI Altixは使いやすいです。
何故かHammer-In○oに取り上げられてるんだよねw
ああいうサイトって良くネタが続くなぁって感心する
チェック大変だけど、海外のサイト見ればネタは結構転がってる。
>>478 Intelは今プラットホームに拘ってるらしいから買収するんじゃないの?
>>478 だと安心なんだけど
Intelってそこまでぶっちゃけられるかなぁ
可能ならItaniumにIRIXを移植してホスイ
http://www.geocities.jp/andosprocinfo/wadai06/20060225.htm より
> 1.2 IntelのTulsa
>
> また,IntelのStefan Rusu氏が次世代のXeonを発表しました。Rusu
> 氏は2004年,2005年のISSCCでItanium 2を発表しているのですが今
> 回はXeonの発表なので,Itaniumを止めてXeonに変わったのかと聞
> いたら,Itaniumは全部Coloradoに行ってしまい,Santa Claraのチー
> ムはXeonに移ったと言っていました。また,ColoradoのSam
> Naffzigerに聞いたら,Hudon(旧DECアルファ)と分担して交互に
> 開発する2チーム体制を作った,また,Itaniumのエンジニアを新規
> に50人採用したと言っており,IntelがItaniumに力を入れているの
> は間違いないようです。
日本企業の上納金のおかげか
>>484 要するに親藩大名(Santa Clara)や譜代大名(Oregon)でなく
外様大名(旧PA-RISC,旧Alpha)がItaniumを担当しているということね。
必ずしも悪いことだけではないと思うけど…
PenMなんてイスラエルじゃん
IDがAMDっぽいw
>>488 惜しい。
思うにItaniumを更に進化させるにはもうx86系から手を引いて開発リソースを
Itaniumに集中させるしかないんじゃないだろうか?早く自作市場に降ろしてきて欲しいものだ。
myspecで売ってるよ。
マザーボードもCPUも。
>>490 いろんなところで売って欲しいな。ついでに今のOpteron並の値段になったら触手も伸びるんだけど。
思い切って、DP専用でL3キャッシュ1MBぐらいの廉価版を出せば面白い存在になる・・・わけないか。
> 触手も伸びるんだけど
それなんてエロ(ry
494 :
不明なデバイスさん:2006/03/04(土) 15:37:43 ID:EoarjQG7
>>493 いやいやあなたほどではw
食指が動く、だろ?
CPUのお勉強より日本語のお勉強をしたほうがいいんじゃないの?w
触手を伸ばす
ある物を得ようとして、それに向かって働きかける。
食指を動かす
ほしいという気を起こす。
いずれも、新明解国語辞典(第三版)より
主語が一人称で、「触手を伸ばす」に違和感を感じる
まだ主語が触手を持つ生物や非生物(国や会社等の組織)なら分かる
まぁ語感なんて人それぞれだし
新明解は娯楽書であって日本語の規範としてはいけない。
CPU clock SPECfp SPECfp/clock
---- ----- ------- -------------
POWER5+ 1900 3030 1.595
Itanium2 1666 2851 1.711
POWER5 1900 2796 1.472
Opteron 2800 2518 0.899
Athlon 2800 2261 0.808
SPARC64V 2160 2236 1.035
Pentium4 3733 2016 0.540
Xeon 3800 1946 0.512
Woodcrest 2500? 2500? 1.000
CPU clock SPECint SPECint/clock
---- ----- -------- -------------
Athlon 2800 1970 0.704
Opteron 2800 1956 0.699
Pentium4 3800 1852 0.487
PentiumM 2260 1839 0.814
Xeon 3800 1821 0.479
Core Duo 2167 1754 0.809
SPERC64V 2160 1620 0.750
Itanium2 1600 1590 0.994
POWER5+ 1900 1513 0.796
POWER5 1900 1456 0.766
Woodcrest 2500? 2800? 1.120
SPECfpは2520あたりにして、Opteronより上にして来そうです。
SPECintの2800というのは、ちょっと信じられません。
SPECint/clockがItanium2より10%以上も良いなんて、あり得ないでしょう。
The Inquirerの誤報じゃないでしょうかね。
Motecitoの性能がどのくらいになるか、どっかにリークされていたら、教えて欲しい。
でもMadisonからMotecitoへの変更点は、
@Dual core ACGMT Bキャッシュ容量増加
だけだから、SPEC intやSPEC fpの性能はほとんど変わらないのかな。
どっかで「Montecitoの性能はMadisonの2倍以上」とかいう話を見たことが
あるけど、マイクロアーキテクチャをほとんど変えず、クロックも同じだったら、
性能は同じくらいと思うのが普通でしょう。それを"2倍"って宣伝するのは
明らかに「Dual Coreだから2倍」って言っているということで藁ってしまった。
そりゃ、Dual CoreとCGMTの効果で、SPECint rate性能は2倍以上になるかもしれないけど、
SPECint rate的なアプリ(スレッド間の相互作用がゼロでほとんどキャッシュヒット)なんて、
わざわざItanium2でなんかでやらないで、x86サーバを複数並べれば充分でしょう。
(こういうのがブレードサーバの出番なのかな)
Woodcrestのclockは最初から3000まで出る予定らしいから、この記事はそのつもりじゃないの。
Opteronももう時期256(3GHz)が出るようだからどうなるか分からんね。
>>497 それなら広辞苑だ
○触手を伸ばす
野心をいだいて徐々に行動にうつす。
○食指が動く
[左伝宣公四年](鄭の子公が食指の動いたのを見て、御馳走になる前兆と言った故事から)
食欲が起る。転じて、物事を求める心が起る。
>>506 tukwilaは4coreに見えますね
>>507 すぐ上に「クアッドコアのTukwila」って書いてあるよ
>>508 これでOpのクワッドコアの大きさが今と大して変わらなかったらマジやばいな。
Itaの敵はPOWER、Opの敵はXeon
ItaがOpに敵わないからと言って、すぐにやばくなるわけではない
いまだにメインフレームがなくなってないことからも分かるように
ハイエンド市場がいきなり消えてなくなることはない
Itaが気にするべきなのは、むしろPOWER6+あたりかと
Tukwilaでかいな… 写真だと、面積比で4コア:L3:I/O=2:2:1ぐらいかな。
90nm Montecitoの1コア(+L1/L2)が100mm^2として、コアの規模があまり変わらないとすると
65nmだと1コア70mm^2ぐらい?そうするとTukwila 700mm^2ぐらいか。
するとL3は280mm^2ぐらいで、Tulsaが約400mm^2で半分弱が16MB L3だから、24MB程度?
L3はMontecitoからあまり変わらない?
>>510 違うよ。Itaの敵はXeonなんだよ。
>>512 禿同。
実態は、XeonがOpteronに追い上げられて、Opteron対抗上性能や機能を向上させると、
XeonがItaniumに近づいてしまう、というのがシナリオ。
IntelはItaniumとXeonを機能や性能で差別化したかったんだろうけど、Opteronが
予想以上に機能性能を向上させてXeonのシェアが喰われたので、差別化なんて
言ってられなくなったと思われ。
itaniumがダメなのはxeonの家庭内暴力のため
門手使徒キタ━━━━━━(゚∀゚)━━━━━━ッ!!!
Madison-9MとMontecitoはソケット互換でTDPも130W枠内だから、
近いうちに、
>>518のマシンのCPUを差し替えて検証されるかもなぁ。
ちなみにCPUの性能が3倍、コアあたりの性能は1.5倍か。
520 :
不明なデバイスさん:2006/03/11(土) 14:36:41 ID:sXjl0lTQ
521 :
520:2006/03/11(土) 21:12:58 ID:sXjl0lTQ
ちなみに密行列の三角分解(size=8192*8192)では
Opteron 254はItanium2 1.3GHzよりも50%以上遅かったです。
Opteronは
・それほどスーパースカラー計算機用に(アルゴリズムレベルから)チューニングしていなくてもそこそこ性能が出しやすい。
・徹底的にスーパースカラー計算機用に(アルゴリズムレベルから)チューニングしたプログラムではItanium2には遠くおよばない。
ということなのだろうか?
それとも倍精度浮動小数点演算の処理能力は貧弱ということか?
>>521 Opt 積和演算無しFP x1
Ita 積和演算FP x2
コンパイラや数学ライブラリの違いも気になるところだが。
>>520-521 Opteronの時使ったCompilerは何ですか?
ICC or GCC?
L3が効くアプリなんですかね?
>>522,523
Itanium2は倍精度浮動小数点演算は4命令/clockですよね。
Opteronはいくつですか? 1命令/clockでは結果が合わない。1.5命令/clock程度か?
>コンパイラや数学ライブラリの違いも気になるところだが。
>Opteronの時使ったCompilerは何ですか?
コンパイラはicc9.0(em64t)です。
コンパイラオプションを十分に検討していないので,これから更に検討してみるつもりです。
プログラムは全て自前ですが,商用アプリよりも高速なものです。(長年高速計算技法で仕事をしている)
> L3が効くアプリなんですかね?
キャッシュメモリの大きさを考慮したアプリです。
もれも、Opteron,Xeonの浮動小数点演算のスループットは気になるところ。
fp計算にもx87とSSE2があって性能違うし、
x87は精度によっても性能が違う。
しかも加算器と乗算器の性能も違うっぽい。
まとめてあるサイトないん?
コアごとに違うっぽいのが余計ややこしい。
>>525 Itanium2は2命令/clockですが、1命令で乗算と加算を同時に行うので、4演算/clockです。
Opteronは3命令/clockで、1命令で乗算と加算を同時に行えないので、3演算/clockです。
>>528 せめてOpteronのブロック図くらい見てから書いたら?
超越関数ではIA32に勝ち目ないんじゃないか?
除算のスループットとかかなりちゃうし。
>>531 新しいCore Microarchitectureの除算スループットってどっかに出てた?
>>528 >これはOptもItaもPowerもSparcも一緒でしょ。(x86は知らん)
Opteronはx86じゃなかったのか・・・・
535 :
528:2006/03/14(火) 23:58:48 ID:T9yiS5Fs
>>529 俺、目が悪いから何か見落としてるかもしれん。
目の良い貴殿に。ぜひとも見落としている部分を教えて
もらいたいものだ。www
>>533 ま〜一般にx86-64とかx64とかAMD64とか言って明に区別するね。
>AMDの安物CPUは、Multiの結果をAdderに直接入れられ ないからaxb+cの行列演算では性能が劣る。
これ、何のこと指してんの?
OpとAth64って、挙動が違うの?
537 :
536:2006/03/15(水) 01:56:05 ID:YisPpg++
あぁーすまんせん。
勘違いした。
>>535 >>529が何を言いたいのかは意味不明だが、
>>528がItaniumのアーキテクチャを知らないことは明らかだな。
> いまどきのCPUって、独立したFmultiとFaddのパイプを1本づつ
> 持っているから、浮動小数点ユニットたり2flop/clock。
> これはOptもItaもPowerもSparcも一緒でしょ。(x86は知らん)
Itaniumは違う。
乗算器と加減算器は独立ではなく、一体化していて分離不能の積和演算器。
そのため、乗算のみの命令や加減算のみの命令は存在しない。
乗算だけやりたい場合には、0.0を加算し、
加減算だけやりたい場合には、1.0を乗算するのよ。
IBMのPowerプロセッサの売り文句のみいうと、fused-multiply-addとは、
ただ積和がくっついてるだけでなく、途中の積の精度はフルで計算するから
得られる精度も全然ちゃうとな。
540 :
528:2006/03/16(木) 00:40:40 ID:uI+pGcKS
>>538 ぅぐわぁ、素で知らんかった。
浮動小数点乗算(IEEE) fmpy.pc.sf fma、FR 0 を加数として使用する
浮動小数点加算(IEEE) fadd.pc.sf fma、FR 1 を被乗数として使用する
勉強になりますた。
>>539 Itanium2の積和演算もそうだよ
中間結果(積)と加算はまるめ無しで演算されることになっている
fma 1命令でa*b+cを1命令で計算するのと、fmul-faddの2命令でa*b+cを計算するのでは
結果が違う可能性があるということだね
積和算命令もってないのって、IA-32だけだよな
>>534の 'アーキテクチャ' って、命令セットアーキテクチャなのかな
それともマイクロアーキテクチャなのかな
命令セットアーキテクチャなら大決断なのだが
マイクロアーキテクチャと書いてあるように思えるが・・・
マイクロアーキテクチャを変えてもバイナリ互換を保てるのがEPICのVLIWと違うところだよね。
Merced→McKinleyで変ったけど、相互に同じバイナリが動くし。
>>545 普通はマイクロアーキテクチャを変えてもバイナリ互換を
保つようにするだろ。
バイナリ互換を失うなんて一大事だし。
でも演算器のレイテンシや個数とかが変わると、再コンパイルしないと性能低下が
激しいんじゃないか。動的スケジューリング(Out Of Order)だとその辺はある程度
ハードウェアがカバーしてくれるはずだけど、Itanium2のように静的スケジューリング
だと、コンパイラが想定した演算レイテンシと実行するプロセッサの演算レイテンシが
違うと性能低下が激しいと思う。
>>547 バイナリ互換と性能互換はイコールでは無いんでないの?
そもそもマイクロアーキが変われば性能も変わるだろうし。
4Core以上になるみたいだから、ダイの中でCore同士がクロスバーで接続されるとか、
メモリアクセスコントローラを内蔵するとか、ダイとチップセット(I/O)がPoint-to-Point 接続になるとか、
そういうCoreの周辺を大きく変更するって話じゃないかなあ?
で、Coreの中身はあんまり変わらないとか。
バンドル内の3命令をセットで必ず同時に実行するわけではなく、
複数のバンドルをバラして実行できるものから順に実行していくし、
もとからOOOが必要ないように考慮されているし、さほど性能低下しないのではないかと。
でもほんとに贅沢な作りだよね。
レジスタもトランジスタもキャッシュも
たくさんあってさ。
パワーPCよりスパークより材料費高そう。
最近ポリシリコン不足だからそのうちウェハの値段も上がるかも。
要はこれ、i860のパチモンだろ?
もう演算はレジスタだけなんでしょ?
アセンブラすっきりしそう。
>>553 なんで、チップセットのパチモンなんだ?
>>550 > もとからOOOが必要ないように考慮されているし、さほど性能低下しないのではないかと。
だね。演算機が増えても再コンパイル無しである程度性能が出るようになっているのが
VLIW に無いEPICの利点なわけだし。
>>546 普通の考えではそうなんだけどねー。
>>554 そのうちRAIDカードにItanium搭載!とか書かれるのかしら。
>>550 ここがEPICの無意味なところダイナミックに命令実行順序を変えるならRISCと変わらない
逆に命令セットがシンプルな分RISCの方がメリットが多いかと思われる
ItaniumはIPFが高いというがそれだけたくさんの演算回路を用意しないと
高いIPFを維持することはできないわけだしエニーコアの時代にミスマッチのアーキテクチャ
釣りじゃないと信じて書きます、、
>>560 別に実行の順番は入れ替えないよ。
同時に実行しても良い命令郡 (バンドルの中のスロットの意) の中から、
その時に実行できるものだけを端から実行してくってだけ。
IPFってIPCと書きたかったんだろうけど、そこには触れないでおきます。
メモリレイテンシ隠蔽で、コアをビジーにするのが目的なら
MultiThreading(CGMTやSoMT等)じゃないの。
そう、昔は「コアを遊ばせたら性能が悪くなる」という考えで桶だった。
でも90nmプロセスの時代になって、CPUのクロックが消費電力で制約されるのが
普通になったから、必ずしも「遊ばせたらダメ」ということではなくなって、
性能と消費電力の絶妙なトレードオフが必要になったと思うよ。
だから、IntelはCore MicroarchitectureでSMTをやめたし、SunのCPUはコア当たりの
性能は無理して高くしていない、ということになっているのはないかな。
もっとも、POWER6は高クロックでSMTもあるみたいだから、設計アプローチは
いろいろあるのだろうけど。
ItaniumでSoMT採用したのは、EPICがIn-orderだから。
(Madisonに既に仕込まれてたらしいけど)
で、Intelの主眼は、メモリレイテンシ隠蔽であり、投機ロードであり、CPIの削減であって、
その世代にあった最適な方法を選択してるだけで、実は指向は変わってない。
で、Core MicroarchitectureでSMT採用しなかったのは、
他の方法で投機ロード(Prefetche)強化してるから。
この根底は、マルチコアになろうがメニーコアになろうが、
(論理スレッドが物理スレッド(コア単位)になっただけで)、まぁ、変わらないだろう。
未だに活発に研究してるしね。>SpMT
× SoMT
○ SoEMT=Switch on Event MultiThreading
>で、Core MicroarchitectureでSMT採用しなかったのは、
>他の方法で投機ロード(Prefetche)強化してるから。
SoeMTはメモリレイテンシ隠蔽くらいにしか効果が無いと思われ
SMTは演算器レイテンシやブランチオーバーヘッドの隠蔽にも効くと思われ
PrefetchだけではSMTの代わりとはほど遠いと思われ
Interger/Transaction系のワークロードではPrefetchなんてほとんど効かないと思われ
PrefetchはTechnical/Stream系ワークロードの性能強化手段と捉えるのが良いと思われ
SpMTって私の知らない新技術のことなのだろうか?
それともただのtypoなだろうか?
SpMTは投機的マルチスレッディングであろうよ
インオーダでコンパイラの静的並列化が肝のIA64にSMTなんて有りえんだろ
>>565 TPCベンチマークのMontecitoのあれ、4CPU用のマシンでやったのか。
2CPU用のマシンでは、メモリのバンド幅が足りず、
4CPU用のマシンに4CPU積むと、やはりメモリのバンド幅が足りない、と。
いや、意味合い的にはMCMのmx2と変わらんし。
いやいやいや、甘いな。
About performance, we still have to test a lot of scenario's (jsp, databases).
The impression of the T2000 might still change.
わざわざ、Niagaraが得意そうな処理残してる所がミソだ。
次で大どんでん返しがある・・・・・・はず。
元麻布シナリオのフラグが立ちました
困ったね
>>576 ごみを押し付けられる展開。
待てば待つほど安くなるな。
>>568 アドレス生成のときに多次元配列参照とかで
効果ありそうな
わたし、プログラミングはしないのではっきりわかんないのですが
ストリーミング以外でも、規則的なロードするところって
けっこうあるだろう
むかしむかし、Nextのハードだけを買うという、すばらしく先見の明のある日本企業もありましたから、あり得ないと否定できないのが悲しい。まあ、当該日本企業の現経営陣には何か役に立つのかもしれません。
それどこのキヤノン?
予想通りのいつものあれ。
>>584 16CPUが300近辺だから、そんなもんじゃないか。
4コアでも290000ってすごいな
SUNのE15K,64wayが30000程度じゃなかったかな?
いや、4P(8core)っしょ。
意味合い的には、Madisonと比べて、
DualCoreで1Processor辺り性能約2倍、価格据置で価格性能比2倍ってところでしょ。
4ソケット構成でのTPC-C性能の比較
IBM p5 570 8P POWER5/1.9GHz 429,900
HP rx4640-8 4p Montecito/1.6GHz 290,644
IBM xSeries 660 Xeon/3GHz 273,520
HP DL585-G1 Opteron/2.4GHz 236,054
HP rx4640 Madison9M/1.6GHz 161,217
最新CPU(Montecito)で敵の旧機種(POWER5)の2/3の性能しか出ない、
というのも悲しいけど、Xeonに勝っているとは言え、たった6.3%だけなので
新しいアーキテクチャのCPUが出てきたら抜かれちゃうに違いない、
というのも悲しいな。
確かにItanium2同士で比較すれば、Madison9M→Montecitoで
1.8倍になっているけど...
上を行くPOWERには全然届かず、下からはXeonに追い上げられる、というItanium2の悩みがよく現れてるね。
>>589 HP rx4640-8 4p Montecito/1.6GHz 290,644
HP rx4640 Madison9M/1.6GHz 161,217
と dual core で Madison9M の2倍に達していないのね。
スケールダウンした帯域が一番響いてそうだな。
>>591 2倍に達していたら、それはそれで、驚異的なことだよ。
>>593 MontecitoはMadisonと同じcoreをdual coreにした訳じゃなくて、新設計で
core自体の性能も向上させたcoreをdual coreにしている訳で、2倍以上に
なったとしても驚異なんかじゃなく普通でしょ。
(Intelもどっかで2倍って言ってたと思う)
TPC-Cで1.8倍なんだから、SPECwebとかなら2倍以上になるんじゃない。
>>594 Madison9MはPOWER5以外には負けていなかったので、"悪過ぎる"というのは
言い過ぎかと。
596 :
不明なデバイスさん:2006/03/30(木) 13:48:45 ID:I9cHYvU4
TPC-CでCPUの性能を語るなよ・・・
itaの身売りは確定ってことか。しかもHPにはその気はない。
となると日本の汎用機メーカー連合か。
>>599 この「Sam NaffzigerさんがAMDに移った」って
>>597に書いてあるよ。
>Advanced Micro Devices(AMD)は、Intelの「Itanium」プロセッサを手がけた
>優秀な設計者Samuel Naffziger氏と、コロラド州フォートコリンズの研究所に
>勤めていたNaffziger氏の同僚8名を雇用した。
>>601 知ってるよ
HPの人がいなくなってもDECの人がいるんじゃね?ってこと
RattnerとHudon相性良さそうだよね
つか、この際だからHudonのTukwila復活しれよ
>>589の結果をいろいろ見てたけど、Montecitoもまだ性能アップの
余地はあるから、HPのArchesとか出るのを待つか。
- Oracleの代わりにDB2(DB2の方が性能良さそう)
- 400MHz 1FSBの旧機種から533MHz 2FSBの新機種に
- メモリもDDR2にして、周りに合わせて256GBに倍増
>>600 本気でTPC-CでCPU性能を語っていたのか。
救いようがないな。
おさるにえさをあたえないでください
TPCでの標準的な構成って、実際の業務で使用されるような
ディスク構成になってるの見たことないんですけど。
TPCって、IOPS競争なのかと思ってる私はやっぱ素人?
実際の業務の構成ってのが、RAID0+1とかRAID5とかの冗長構成をいうなら、
単にTPCのベンチマーク仕様がそういうデータの冗長性を求めていないだけ。
冗長性は業務の要件で大きく変わるから、一般化しづらい部分は簡略にして
仕様を作ってる。所詮はベンチマークだし。
IBMのp5 595 3,200,000tpmCは、36GB 15,000rpm 6400本をテーブルに使って
いるから、ディスク1本あたりでみると毎秒8.3トランザクション。裏で複数種類の
トランザクションが動いているので、実際には毎秒18トランザクションぐらい。
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=104111801 1トランザクションでどれだけI/Oが出るかは知らないけど、I/O数が3とか4なら、
性能の割りに山ほどディスクを使っている、という風には見えない。個数の桁が
違うけど、それはベンチマークだし、普通こんな構成使わないしw
やっぱり普通は使わないんじゃん
15kRPM なら 250RPS だから 18 transaction/sec なら 15I/O per transaction
だと最悪HDDのスピンドルでネックになるのね(seek time は無視した場合)。
まぁ write cache 無しの場合だけど、無さそうな話じゃないなぁ。
614 :
不明なデバイスさん:2006/04/16(日) 17:19:59 ID:cQ7aqhSS
もう、ネタ切れか・・・こりゃ駄目かもネ。
>>624 Flash Memory 部門ジャマイカ
今年後半
RASもSecurityもVTも新アーキも無いOpteronはひたすらマルチコア化するしかないんだよな。
securityとvtはAM2では対応してるよ
SGIご臨終
640 :
続き:2006/05/09(火) 00:17:44 ID:8aVLHYEF
>今年1月に同社の会長兼CEOに就任したデニス・マッケンナ(Dennis P. McKenna)氏は、従来
>通り事業を継続し、顧客に対してミッションクリティカルな製品やサービス、サポートなどを提供
>したいと述べているという。
>今後、同社では、1億ドル(約111億6000万円)のコスト削減や生産の効率化などにより企業再
>生を進める予定。
OpteronのロードマップにRasの文字があった
http://pc.watch.impress.co.jp/docs/2006/0519/spf03.htm それと細かい話であるが、Memory MirroringやData poisoning、HyperTransport LinkのRetry Protocolなど、明らかに1レベル上のRAS機能を搭載することを明確にしたのは興味深い。
Intelではこうした機能を持つのは今のところItanium系に限られており、対抗上Xeonにこれらの機能を搭載したら、いよいよItaniumとXeonの差別化が難しくなってしまう。
このあたりをIntelがどう考えるかは興味あるところだ。
またFPU/SSEユニットをおそらく倍増させているようで、今までよりも浮動小数点演算性能を上げる方向性を見せているが、そもそも今のOpteronでもXeon系とはかなり良い勝負をしている(動作周波数の違いもあって、圧勝には至っていないが)。
従って理由の1つはSSE系命令でXeonを圧倒することだろうが、それよりもこの強化の目線はItaniumを向いているように思われる。
HPCの分野などではまだまだItaniumの高い浮動小数点演算能力が重用されており、この分野で肩を並べるには、FPU/SSEユニットの強化が必要ということだろう。
Opteron で MF 作ってみろと、小一時間 (ry
>このあたりをIntelがどう考えるかは興味あるところだ。
なんか、[Reported by 大原雄介] ってかなり勉強不足。
Memory Mirroring
-> Xeon というより、chipset の方だね。既に Lindenhurst で対応済。
Data poisoning、
-> Multibits ECC error 時は、OS responsibility でしょ。
CPU に限って言っても FSB や cache の Multibits ECC だって、
dirty じゃなきゃ、腐ったデータ捨てれば良いのだから。
HyperTransport LinkのRetry Protocol
-> PCIe では、そういう仕様なのだが。
そういやMontecitoっていつ出てくるんだろう。
HP Expects to Ship 'Montecito' Arches Servers by Late Summer
http://www.itjungle.com/tlb/tlb050206-story03.html Marcello said that Intel is saying Montecito will be ready in the summer,
which probably means late June, July, or maybe mid-August. The timing
has to do with bugs and chip yields.
NECと米Microsoftが関係を強化、クロスライセンスやHPCなどで
http://journal.mycom.co.jp/news/2006/05/24/010.html ハイエンドサーバ分野では、NECとユニシスの協業によるEM64Tサーバ(64スレッド)をさらに拡張し、
さらにIntel、Microsoftとともに128スレッドのIPF(Itanium Processor Family)サーバを開発する。
現在のところ、Windowsは「128スレッドでの稼働が実現していない」(小林専務)が、
これを実運用に耐えるレベルまで開発を進める。
またNECは、障害発生時にも止まらずに運用が続けられる「フォルトトレラント(FT)サーバー」について、
米Stratus Technologiesと提携しているが、これについてもMicrosoftの技術協力を受け、さらに販売活動も協力する。
もう、なんでもありだな
>678
そりゃもうこの時期engineering版がIxVにばら撒かれているから、仕事で使ってる人はいるだろ
680 :
677訂正:2006/06/03(土) 12:33:23 ID:IvsyKw3g
結局HP以外の企業はIntelに騙されたってことでいいのかな?
いや
HPにIntelが騙された
いや
AlphaがIntelに頃された
どっちやねん
もうコアアーキテクチャでいいじゃん
ほら、コアアーキテクチャでいいじゃない
日本の基幹システムがItanium頼りになるって状況は、なんかやばくね?
そういうムキは富士通からSPARC64Vを買えばいいだけ
>>703 やばいと思うけど、偉いさんはわかってくれない。
>>710 それもそうか
高信頼性のハードウェアとかなんとか言ってて、その上で動かすのはLinux
とか聞くと、馬鹿じゃないの?って思う
でも、Sunってそろそろ駄目じゃね?
>>712 現行のマシンは値段の割に速いのがそろっててそれなり安定してるんだけど
2世代位より前が酷すぎたから悪い評判立ちすぎちゃったよね
714 :
不明なデバイスさん:2006/06/15(木) 02:08:23 ID:ry26gitK
潰れかけの会社から買うなんて
ということにしたいのですね:)
修行が足りません
> 2006年05月09日 08時01分 更新
もっとぐぐってみ
新規の資金のお手当てがついた段階で
借金棒引きの為の政策だということが分かるから
>>716 日本SGIはNECの連結子会社で、米国SGIとは別会社だったと思うが。
まあ、ハード作ってるのは米SGIだからなぁ
そりゃそーだろ
Dempseyの在庫処分
>>734 理論性能: 4TGFLOPS
TGFLOPSにワロタ。地上最速w
TraceCache自体は元々は高IPCのための技術なんだけどな
フェッチ帯域3では張り子の(ry
ヒット率(ry
http://pc.watch.impress.co.jp/docs/2006/0626/intel.htm モデルナンバー/動作周波数/1,000個ロット時の価格は、5160/3GHz/97,000円、5150/2.66GHz/79,000円、5140/2.33GHz/52,000円、5130/2GHz/36,000円、5120/1.86GHz/29,000円、5110/1.60GHz/24,000円。
いずれの製品も4MBの共有型L2キャッシュメモリを搭載。FSBは上位4モデルが1,333MHz、下位2モデルが1,066MHz。TDPは最上位の5160のみが80W、そのほかの製品が65W。
>>743 そら単にNetburstでの実装がそうだったというだけの話だ
746 :
743:2006/06/26(月) 21:37:28 ID:jNR5cI0P
だから張り子の虎と言ってるではないか
Trace CacheスキーはNehalemに期待しましょ
これで安心してItaniumは捨てられるね
>>751 x64版のHP-UXなんて出したら、PA-RISCの移行先がIA-64とx64の2つになってしまうし、
x64なCPUは簡単には既存のPA-RISCとIA-64の両用機に乗らないだろうしね。
http://pc7.2ch.net/test/read.cgi/jisaku/1151377155/422-424 422 :Socket774 :2006/06/28(水) 21:05:18 ID:rWrZZRwF
>>419 Itaniumは構想自体がうんこ
パイプラインを深くとって、分岐条件お構いなしにがんがんつっこんで、だめになった命令は廃棄する
効率悪過ぎなんだよw
本当に良い者ならちゃんと残ってるんだよ
424 :Socket774 :2006/06/28(水) 21:11:34 ID:iMrh5uNZ
Itaniumはトランジスタ効率悪すぎ。
マルチコアなど全く想定していなかったとしか思えない巨大コア
今後はXeon、Opにコア数で引き離されピーク性能でも劣る事に。
>>753 どっちもHPの都合だよね
HPって顧客志向じゃないんだ
>>756 そうでもない。
IA-64とx64の両方に対応することで、hp側のコストが2倍になる。
当然それは、価格に転嫁されてくる。誰もハッピーにならない。
そもそも、x64版のHP-UXを必要としている顧客なんているの?
そういう顧客はとっくにLinuxなんじゃないの?
>>x64
pu
>>757 「コストパーフォーマンスの悪いItaniumを使わせられる」という問題は?
Itaniumのハードをx86のより高く値付けすれば顧客が高い物を買わされることになるし、
x86と同じくらいに値付けすればHPの利益率が下がる。
HP-UXを1回だけx64(これはx86_64のMicrosoft用語だね)に移植すれば、後はコストは下がる。
>そもそも、x64版のHP-UXを必要としている顧客なんているの?
>そういう顧客はとっくにLinuxなんじゃないの?
顧客はHP-UXというOSを使いたいんでしょ。だからLinuxへは移行したくない。
それがどんな命令セットアーキテクチャのCPUで動いているかは、関係ないと思うよ。
> 顧客はHP-UXというOSを使いたいんでしょ。
Itaniumを買ってでもHP-UXを使うってことは、そういうことだよねぇ
PA-RISC/IPFからx64に移行したらバイトオーダーが変わらないか?
それなりのインパクトがあるぞ。
だいたい、IPFのRASですら不十分と言われてるのに、
現状でx64でナンセンスだろ。
HP内部では、将来を見越して、x64対応の準備をしてるかもしれんけど・・・
>HP-UXを1回だけx64(これはx86_64のMicrosoft用語だね)に移植すれば、後はコストは下がる。
お(ry
>>763 バイトオーダーなんてほとんど気にしないと思うけど。
それにIPFはlittle endianで使うんでは。
IDが万死。
ところで、ここでIA64をヨイショしている人は使ったことあるのかと。
hpにとっちゃ、Alpha亡き後のItaniumはもうどうでも良いのかと・・・
俺に周りはbig endianに依存したソフトが沢山あるけどなぁ
世間じゃ、バイトオーダーなぞ気にしないものなのか?
IPFそのものはbi endianになっていて、
HP-UXではbig endianで動いてると思ってたんだけど
・・・違ってる?
HP-UX - big endian
Linux - little endian
のようで。
よくよく考えてみたら、LinuxではRASどころの話ではないかも。
どちらのendianでも動くコードを書くのが正解でしょう。
「big endianに依存したソフトが沢山ある」と
「どちらのendianでも動くコードを書くのが正解」には
わかりあえない溝がある予感。
>>759 HP-UXのユーザが真に望むのは、PA-RISC存続で性能upして価格downすることだと思う。
hp側の都合で、PA-RISCをやめてIA-64に移行しろというだけでも('A`)マンドクセなんだ。
それでいて、今度はIA-64からx64に移行しろだなんて言われたら、もうねアホかと状態になる。
いずれはユーザを怒らせてでも、IA-64をやめてx64に切り替える時が来るだろうけどね。
> HP-UXを1回だけx64(これはx86_64のMicrosoft用語だね)に移植すれば、後はコストは下がる。
移植自体のコストよりも、その後のコストのほうが圧倒的に大きいと思う。
しかも移植自体のコストも馬鹿にならない。エンディアン違うだけでなく、
PA-RISCバイナリを実行するためのエミュレータと、
IA-64バイナリを実行するためのエミュレータを作らないといけない。
そもそもIA-64は、PA-RISCバイナリを高速にエミュレーションすることを想定して設計されているらしい。
となると、AppleがPowerPCからx64に乗り換えた時のように、性能差がもっと開かないと難しいと思う。
> 顧客はHP-UXというOSを使いたいんでしょ。
ちがう。
PA-RISC + HP-UX という環境用に作られたシステムを使いたいの。
>>772 > いずれはユーザを怒らせてでも、IA-64をやめてx64に切り替える時が来るだろうけどね。
HP-UXユーザだけなら兎も角、NonStopユーザとVMSユーザも同時に怒らせるであろう
x64移行は無理ではなかろうか。早くても2020年移行開始位でないと許されんだろう。
その頃にx64かといわれると、それはもう未知の世界。
> そもそもIA-64は、PA-RISCバイナリを高速にエミュレーションすることを想定して設計されているらしい。
基本的にPA-RISCの一般命令セットはIA64の命令セットに包含されてるので
1:1に変換できるし、レジスタの数もアホみたいにあるので1:1対応させても
余裕で足りる、エンディアンもあわせられる。しかしながら性能を最大限
発揮させるためにはエミュが並列性抽出してバンドルに詰め込まんとだめで、
その辺りTransmetaのCMSと同様の工夫が必要な所ではあるね。
Opteron厨はスルースルー
779 :
778続き:2006/06/30(金) 23:52:31 ID:2sEKSE8o
> It's unclear whether Intel's previously disclosed plan to move Xeon and Itanium
> to a common socket is still operative. In 2004, the chip giant indicated it
> intended to bring the two lines together by creating a unified 64-bit motherboard
> with a new, one-size-fits-all socket. Intel's current roadmaps show separate
> Xeon and Itanium 2 families far into the future, with no mention of the
> single-socket issue.
そういやCSIってなんの略なの?
>>780 Common System Infrastructure
某大で使っているよ。
>>780 ttp://pc.watch.impress.co.jp/docs/2005/1031/kaigai221.htm | ちなみに、Intelは、CSIについて、プラン当初は「Coherent Scalable
| Interface」の略称としていたが、その後変更した。CSIという3レターア
| クロニム(acronym)は変えずに、展開した名前だけを変えているらしい。
| Cはコモンプラットフォーム(Common Platform)のCでもあり、今はそう呼ん
| でいるようだ。実は、CSIの正式名称は情報によって異なり、確証が取れ
| ず記事にできなかった。それは、Intel自体が変更していたたためらしい。
794 :
不明なデバイスさん:2006/07/10(月) 21:37:58 ID:CL7cXOMN
特別ゲストって?
デビット・ユーゼ
mjd?
いや、Intelお得意いつものフカシw
そういう意味でも、Itaとの棲み分けだね
>>793 誰だったかが、NehalemのFBD8本/Socketに対して、
Niagara steroidとか逝ってたのを思いだした
CSI(FSB)8ch/Socketだろ
ごめんなさい。情報が非常に古かったようです。逝ってきますw
807 :
不明なデバイスさん:2006/07/15(土) 14:22:19 ID:JG47prCe
ついに対応した64bitモードに弱点あり
http://akiba.ascii24.com/akiba/column/latestparts/2006/07/14/663447-002.html? とくに、ほぼ同機能のアプリが提供されている「Panorama Factory」(複数の画像をつなげて360度の写真を作るソフト)や
「sakura editor」(テキストエディタ)、「7-Zip」(高性能圧縮ソフト)の結果を見ると事態がよく把握できる(グラフ15〜17)。
Athlon 64はいずれも64bitネイティブ版のほうが性能がアップしているのに対し、Core 2 Duoはよくて横ばい、
場合によっては40%も、ネイティブアプリのほうが低速になっている。その結果、「7-Zip」では32bitだと
Core 2-2.4GHz程度の速度だったFX-62が、64bitだとCore 2-2.93GHzに迫る数値になり、「Panorama Factory」でも、
Core 2-2.4GHzはFX-62に抜かれ、「sakura editor」に至っては、32bitではラスだったFX-62が一気に逆転トップを飾っている。
>MacとSGIで信頼性は証明済み
これは怖いなw
817 :
不明なデバイスさん:2006/07/19(水) 22:51:27 ID:WwXYi+zv
>>818 Itaniumは今後3世代先まで開発を表明している
Intelにはもう騙されないぞ!
Intel pulls quad cores Cloverton, Kentsfield into 2006
http://www.theinquirer.net/default.aspx?article=33151 > Meanwhile, sources tell the INQ that senior Tukwila architect
> Mike Pachos is leaving Intel to take an MBA at The Wharton School.
> Pachos worked on the influential but ultimately doomed Alpha EV7.
> Pachos was a protege of another senior Alpha designer, Scott Breach.
Heterogeneous Processing Needs Software Revolutions
http://www.hpcwire.com/hpc/700783.html In Japan, where the proposed hardware architecture for the Keisoku Keisanki is very clean, the Japanese inability to handle the software revolution
will---in all likelihood---simply stop the Keisoku Keisanki dead in its tracks. But the U.S. has recognized expertise in sophisticated system software,
programming languages, language processing, runtime systems, program-development tools, models of parallel computation, and all that, does it not?
833 :
不明なデバイスさん:2006/07/24(月) 10:53:20 ID:Du4SzH3t
>>833 リンク先の記事を引用しただけ
むしろこっちが聞きたいぐらいやわ
>Itanium Solutions Alliance がキャッチフレーズを募集
聞いて極楽見て地獄
>>837 > キャッチフレーズに「Itanium」または「Itanium ソリューション」
> を含むこと。
だってさ
>>839 レスあり
なるほど
変な駄洒落にするしかないねw
Itaniumはなくなるの?
が良いと思う
>>839 Itanium2ではなくてItaniumなのか・・・
>>841 Itanium(ラバの名前)、死に筋ってどういう意味?教えて!(ハイジ風に)
IBMのPOWER5+/2.3GHzのTPC-Cが登録されているね。
http://www.tpc.org/tpcc/results/tpcc_perf_results.asp?resulttype=all IBM System p5 595 4,016,222 2.98 $/tpmC 32p/64core
hp Integrity Superdome 1,231,433 4,82 $/tpmC 64p/64core
このSuperdomeはMadison版なので、Montecito版にして64p/128coreにすれば
性能は2倍くらいになるだろうけど、それでも2.5〜3M tpmCくらいだろうから、
core数を2倍かけてもItaniumはPOWERに全然負けているね。
昔はIBMとHPで"抜きつ抜かれつ"をやっていたのに、最近はずっとIBMの圧勝だから、
もうhpは最大構成のTPC-C性能の登録を止めちゃうかな。
>>850 MadisonとMontecitoの性能差は2倍じゃないだろ。
何倍なの?
Itanium2でπ焼したら何秒?
>>857だとItanium2の方がPOWER5+より速いように見えるな。
>>850だと逆なんだが。
CORE2DUO X6800の方がItanium2より速かったりして。
SPECfp_rateがPOWER5よりMontecitoが勝っているのは、単にSGIのAltixが
大規模構成にできるからでしょ。
core数が4倍で性能が2.9倍じゃ、MontecitoがPOWER5より速いなんて言えないよね。
単純計算で2.15Ghz相当か。
POWER5+ 2.3GHzに勝つのはMontvale待ちか。
>>Montvale
07Q1-2位に出ればTukwilaの投入時期にも期待できようと言うものだが
でも、その頃にはPOWER6 4GHzに
とどめをさされてるような気もするが。
871 :
741:2006/08/05(土) 15:29:21 ID:CACU+L21
(・∀・)ムフフ 俺は最初からそう言ってましたよ
ttp://www.geocities.jp/andosprocinfo/wadai06/20060805.htm どうも,各種ベンチマークでCore 2 DuoがOpteronに勝っている主因は,キャッシュを含め
たデータアクセス性能が高い点で,命令デコートバンド幅ではOpteronと大差が無く,メモリ
レーテンシでは内蔵メモリコントローラのOpteronにまだ,歩があるということであるらしい。
ウ〜〜ム,これが正しければ,Intelがコアアーキの性能向上として述べているポイントは
全部はずれということになります。
ほんとだ すげー
L2についてあまり理解してないんだけど、L2のバス幅ってCoppermine時代から256bitだよな?
記事のベンチだとL2 hitの部分で8byte/cycleになってるのがよくわからんけど。
レイテンシとの関係かな。
Yonahのときにも2倍の帯域幅って言ってたけど、正しくは半分のレイテンシという説明があった。
CoreMAはこのYonahよりもさらに性能が上がってんのかね?
是非Yonahも同時に計測して欲しかったなあ。
せめて前半だけでも。
整数演算で3倍とか出てたのはバンド幅じゃ説明できなくない?
整数はSSEのスループット2倍の影響が大きいでしょ。
>>848 IBMはメインフレームも作ってたと思うけど性能差ってまだあるのかな?
CPUって何を使っているのだろうか?
ttp://grape.astron.s.u-tokyo.ac.jp/~makino/articles/future_sc/note027.html > Itanium は 1994 年頃からインテルと HP が共同開発してきた、
> 64ビット VLIW プロセッサです。 VLIW (Very Long Instruction Word) は、
> RISC をもっとも力任せに並列動作させようというもので、複数の実行
> ユニットに対する命令を1つの「長い命令語」としてまとめて、それが
> クロック毎に投入される、というものです。80年代終わりに Multiflow
> といった会社で開発されていました。一見よさそうにみえますが細かい
> 技術的な問題が一杯あります。レジスタファイルをどうするか、条件分岐
> 命令をどうするか、機械語プログラムがやたら長くなるのをどうするか、
> といったものです。
(中略)
> しかし、その開発は難航し、製品がでるころには自社の x86 プロセッサに
> 価格性能比で全く対抗できない、という状態が最初の製品の出荷を始めた
> 2001 年(当初は 1999年に出荷開始予定)からずっと続いています。難航した
> 一つの理由は、3命令では並列度が足りなくて、スーパースカラな実行方式も
> とりいれることになった、ということでしょう。それではなんのために
> VLIW にしたのかわからないわけです。
意味不明
POWER6は4GHzなの?
>>876 専用のCISCチップだって話だよ
汎用的な性能では、もうPOWERの方が上かも知れないけど
いわゆるバッチ処理では、いまだに最強なんじゃないかな
>>880 そうらしいね
Pen3→Pen4みたいなことはなくて、クロックにほぼ比例した性能が出る
(POWER5の約2倍)ってことだけど、本当かねぇ
>>Power6
Tukwilaは2.5〜3Ghzらしいぞ
つまり、信憑性はその程度だw
クロックも大事だが、それよりItaちゃんは
way数に対するスケーラビリティを気にすべきでは?
30wayを超えるとTPCが見事に頭打ちになってる。
そんなんIntelが作ってるんだから仕方がないじゃん
>>883 でも、ItaniumみたいなVLIW系のCPUは回路をできるだけ簡素化して、
できるだけクロック向上を図るのが本旨だからねぇ・・・。
>>888 ?
それが何故 way数(core数?)のスケーラビリティの話に繋がるの?
891 :
884:2006/08/09(水) 00:01:17 ID:vSm/2rYJ
俺は888じゃねーよ(怒
900 :
不明なデバイスさん:2006/08/12(土) 19:40:06 ID:0KVluSA3
>>876 ユニシス、富士通、日立も作ってるよ。
富士通以外は止める予定みたいだけど。
日電はNOAHを止めてItanium 2にした。
SXを継続しているスパコンと逆になってる。
903 :
不明なデバイスさん:2006/08/14(月) 15:10:44 ID:ZQ8OmF+1
Sossaman採用した大手はIBM位だった
相変わらず商売上手だよな
>大きなデータセットやストリーミングを扱うような、主記憶アクセスが主体になる用途
>Opteron と同プロセッサに統合したメモリコントローラが有利になる
ベンチマークの結果キボン
Itaniumもシンプルコアなんだが。なぜかアの字も出てこないなw
ItaniumはILPを高くするためにVLIWを採用しているわけで、
コアをたくさん並べられるならILPは低くても構わないっていう考えとはちょっと違うから。
トランジスタが必要な部位をコンパイラに投げてるし、シンプルコアでないとは言えないのでは。
実行ユニットとかレジスタとか数が多すぎ。
WinChipC6のようなアプローチがいいと思う。
CellもPC用じゃねぇよw
>>932 Itanium2をPCで使ったらダメですか、そうですか。
キャッシュ少なくして性能出るの?
PC向けのCPUでも、キャッシュを4MB積む時代ですから。
MontvaleのキャンセルとTukwilaの前倒しまだ?
そりゃ困る
Microbufferとは何ぞや
何だろね
HP-UX 11iが入ってくるのか
Madison在庫処分?
>>960 courseが一瞬curseに見えて、どきっとした。
965 :
不明なデバイスさん:2006/09/08(金) 05:25:24 ID:dWkkS/zY
microbuffersに関する情報はどこにも無いね
POWERやSPARCはそのうち駆逐できそうだけど
最大のライバルであるXeonに勝てない気がする、この子。
あるよ
[rhelv5-announce] Red Hat Enterprise Linux 5 Beta 1 Availability Announcement
https://www.redhat.com/archives/rhelv5-announce/2006-September/msg00000.html This beta release supports a wide range of hardware platforms including:
- 32-bit x86-compatible (i386/i686)
- 64-bit AMD64 and Intel EM64T (x86_64)
- 64-bit Intel Itanium2 (ia64)
- 64-bit IBM eServer iSeries and pSeries and POWER (ppc64)
- 64-bit IBM eServer zSeries (s390x)
HPCだけじゃなくて大規模DB案件での導入事例も増えてるみたいだね。
UNIXerはご立腹です
977 :
不明なデバイスさん:2006/09/14(木) 01:47:40 ID:NnlfBaLd
>>976 2wayのCellブレード1枚がその価格!?
>>974 HP-UX + Oracleの案件だったりしないか?
それだったら、HPのマシンがPA-RISCからIA-64にシフトしただけで、何ら面白みもない。
結局linuxは糞のままで,HP-UX一本槍なのですか?
日本連合死んじゃうかもねw
100億$の投資はほとんどLinuxじゃなかったか
現状のLinuxを弄り回すよりも、
作り直したほうがいいんじゃないか?
理想論
理想を実現するだけの実力のない人間の常套句だな「理想論」というのは。
というよりそもそも
>現状のLinuxを弄り回すよりも、
>作り直したほうがいいんじゃないか?
の「弄り廻す」「作り直す」の意味がわからない。
Linuxの駄目な所
GCC Compiler
ファイルシステム
耐障害性
Linuxの良いところ
ネームバリュー
価格
オープン〜という売り文句
ミドルウェアでウハウハ?
互換性?
もとい
弄り回す = 基本設計を変えない
作り直す = 基本設計をやり直す
>GCC Compiler
>ファイルシステム
どちらもLinuxと関係ないだろ。
GCCが悪いとしたらそれはGNUが悪いのだし、
ファイルシステムが悪いとしたらそのファイルシステムの作者が悪い。