回路シミュレーション part2

JJY-PLL スレで、10MHz 程度の高安定水晶発振器を 40k/60kHz JJY 搬送波に PLL で
ロックさせようという話題があります。
http://science4.2ch.net/test/read.cgi/denki/1146399231/l50

PLL のシミュレーションって、周波数変換回路のシミュレーションと同じく、どうにも
困難な面がありますね。何といっても広い周波数範囲の信号を同時に扱わなくてはならず、
シミュレーション時間が長くかかりすぎるので困ります。

具体例を一つ。目的の前段として、数十 kHz 程度の VCO を、まずロックさせてみよう
という部分です。(ここに分周器を組み込んで、もっと高い周波数の VCO を使っても
かまいませんよ。)
A1 は AM 変調器 (長波 JJY 信号を模擬)、A2 が VCO、A3 は 4046 PC2 タイプの位相比較器です。
http://radio.s56.xrea.com/radio/src/radio0721.png
http://radio.s56.xrea.com/radio/src/radio0723.txt (LTspice の .asc ファイルです)

PLL のナチュラル周波数と信号波周波数に大きな開きがあるので、いっそのこと
搬送波の周波数が小さいとしてシミュレートしても、大雑把な傾向はわかります。
これであたりをつけておいて、それから信号周波数を正規の値に戻してシミュレート
すると、作業能率が大幅に向上します。
(具体的には .param Fc=50k を Fc=50k/50 などに変えます。Fc は搬送波の周波数。)
R4 1TΩ は、SPICE でときどき必要になる、おまじないの抵抗です。
グラフの V(o2)*V(q) は、ロックはずれを視覚的に確認するためのものです。

VCO 制御電圧 V(vc)、それを VCO 発振周波数と同じカットオフ周波数の一次フィルターを
通した信号 V(af0) などは、周波数偏差の単位に直して表示させています。(s^-1 := Hz)

そういえば、このように積分器を利用した PLL ループフィルターの設計法は見かけません。
私が不勉強なだけでしょうけど。初心者の方はワケワカラン状態になりませんかね〜