【技術/量子情報科学】日立、量子コンピュータに匹敵する性能の室温動作の新型コンピュータを試作 [転載禁止]©2ch.net

>>397
じゃあ聞くけど、なんでお前のような無知無学がISSCCに出て時間と金を無駄にしたの？

>>332
擬似乱数だから探索漏れが生じる。
100回ぐらい計算しても最適解近辺に収束しない可能性がある。

>>401
乱数でやってる以上、無限回やらんと探索漏れは生じるってば

擬似乱数だと、無限回やっても駄目な可能性はあるが

＞これらの技術は65nmプロセスを用いて開発
まじかよ太すぎる

>>392
ちひろくん、ちーっす！

>>402
専門外だから的外れな事書いてるかも知れないけど、これってある評価関数に対しての、2^Mのパラメータを同時に計算して最適解の確率分布を得るってイメージであってる？
その確率分布を得るために、乱数を使っている場合、擬似乱数だとある程度パターン化された結果しか得られない気がして。(結局は局所最適解しか得られない)実用上問題無いぐらいのパターン数は得られるだろうけど、Bit数が増えたらどうなるのかなと。

>>405
それで大体あってる。

まともな乱数なら結果について何らかの確率を数学的に見積もることができる
正体不明の数列では見積もることが出来ない

>>405
>専門外だから的外れな事書いてるかも知れないけど

一般的な用語の使い方すら合ってないから、専門がどうこうって問題じゃないぞ

>>388
> Jの添え字は二つしかない

なにやら偉そうだが、添え字の数が次元だと思ってるのか

>>409
おっと、σの添え字とJの添え字ｊ、どっちも二つづつあるもんと思ってたが、謎の記法なんだな

どっちみち2次元なんだから、どうでもいいじゃないか

それより、2層って話はどこいった？wwwww

すまんが日本語でたのむ　説明文が理解できない

>>137
>「量子情報技術が開く未来社会−レーザーネットワークで量子コンピューターを実現する−」
>　国立情報学研究所 軽井沢土曜懇話会
>　PDF ttp://www.nii.ac.jp/userdata/karuizawa/h24/120707_1stlecyamamoto.pdf

それ、日付が平成24年7月7日なんだが、同工異曲のこっちは平成23年8月1日

https://www.nii.ac.jp/userdata/shimin/documents/H23/110801_2ndlec.pdf

んで、どっちも結論は「5年後には明らかになっているはず」

今年も同じこと言うのかねwwwwwwwwwwwwwwww

>>405>>407

確率分布は得られないし
パターン数もでない

ID:6UHFWyMM　はネット評論家かねｗ

>>400
回答すると>400よりは実績を上げているから、だよ

>>410
謎じゃねーよ
主に二次元の半導体配線で
三次元イジングモデルを計算する手法が今回の論文の注目点。
3次元モデルを2層2次元配線に落とし込むのが
スゲーとこなんだよ。

>>416
>主に二次元の半導体配線で
>三次元イジングモデルを計算する手法が今回の論文の注目点。

>>390
>と、回路図のスライドも見ずに妄想垂れ流すID:dIEJeimRであった（おわり）

で、お前の嘘はばれてるのに、その意味もわからん馬鹿がISSCC行くって、本当に時間と金の無駄でしかないんだが？

馬鹿でもわかるように解説してやると、

http://pc.watch.impress.co.jp/img/pcw/docs/690/458/html/photo007.jpg.html

の回路図みても、隣接スピン数は6つ（3次元）じゃなくて4つ（2次元）

http://pc.watch.impress.co.jp/img/pcw/docs/690/458/html/photo010.jpg.html

のスペックみても、Interaction factorは5つ（って、1個多いのはどうやら外部磁場の話とごっちゃになってるようだ）

擬似乱数は再現性がある
予定調和とも言う

>>417
三次元モデルがすでに二次元に展開済みだからだ
展開後は二次元で計算する
アブストを嫁や

>>419
>アブストを嫁や

そんなもん読まなくても本当に「スゲーとこ」なら、日立のプレスリリースに出てるはずだし、
そもそも2層って話がISSCCのスライドには出てない根も葉もない嘘だってのに、ネットにな
いもの読めとかwwwww

なんなら、ここに貼ってみwwwwwwwwwwwwwwwwwww

チップの上に３２層以上のパターンを作って縦型並列で３２ビットＣＰＵを作ったら画期的かな？

>>414
半可通な知識を得た学生やらが匿名をいいことに妄想を吹聴するのはよくある事



いつの間にか、スレの興味がID:6UHFWyMMを煽る遊びに移ってる気がする・・・

人の発表を半端な知識で叩いても自分が偉くなるわけじゃないのにな

>>421
それで性能が出れば画期的
issccでドヤ顔できる

>>420
なんで出てないと思ったの？

>>422
半可通な知識で日立がプレスを打ったとか考えてみてはどうか？

>>388,410を見るに、そもそもイジングモデルの式が読めてないが

>>417
> 馬鹿でもわかるように解説してやると、

などと自信満々な不思議

>>420
ここに２層にしたって書いてあるみたいだよ

日立が量子コンピューター似の新型コンピューターを開発、「2〜3年で実用化」へ
http://techon.nikkeibp.co.jp/article/EVENT/20150220/405242/?bpnet

で、結局二次元なの？三次元なの？四次元なの？

http://itpro.nikkeibp.co.jp/atcl/column/14/346926/022000173/?SS=imgview&FD=48575398
スピン数のx2が2層を示してるのだろうか

実るほど頭の下がる稲穂かな

難しい事はわからないから結論がほしいな
結局日立のやつは使えるのか使えないのかどっちなの？

>>426
それはない。
プレスは技術者がチェックする。

>>432
イジングモデルはCPUやdwaveより速く解けるから使える。
但し、イジングモデルを使う計算の市場規模はまだ小さいからすぐには金にならない。

結論 すぐには金にならん

>>425
出てないのが、読めないの？

>>428
読むべきは記者の妄想が入りがちな記事よりも発表スライドな

>>429
2次元なのは確定で、ISSCCのスライドから1層だと分かるのに2層を主張してる奴がいるだけ

そいつは、2層の2次元で3次元と同じ能力が出るとも主張してるが、それが本当ならISSCCに
出しても難解すぎてリジェクト必至だってのwwwwwwwww

>>430
ISSCCのチップ写真と全然違うじゃねーか

http://pc.watch.impress.co.jp/img/pcw/docs/690/458/html/photo010.jpg.html

もし論文投稿後に2回目の試作したとしても、論文には古いチップ写真載るが、発表では最新
のを出すはずだし、2回目の試作は性能がよくなってるのが当然なのに、クロック速度も電流
値も全く同じ

これは、完全な捏造の可能性も出てきたなwwwwwww


ま、そっちの写真は1k-spin sub-arrayのと間違えて出してるだけって落ちだろうけどwww

>>433
技術者が半可通だと考えてみてはどうか？

実際、日経のはプレスの資料だろうに写真間違ってるんだから

>>434
>イジングモデルはCPUやdwaveより速く解けるから使える。

速くとけたって使えないが、そもそも速くないと記事でも指摘されてるぞ

>>435
すまん　チップ写真は同じにしか見えんが何処が違うの？

>>437
日経の写真には、SRAM　I/Fのブロックとかないだろ

つまりGoogleのやつと同じでぱちもんてことかな？
それなら報道されてるほどたいしたものでもなかったわけか

>>438
もしかして白い枠線が書かれて無いからそんなこと言ってるの？

>>440
32*32の規則性が見えるし、SRAM　IFのはずのとこが他と規則性同じとか、そういうとこ見てる
んだが、じゃあインプレスのほうも間違ってるのかなー

サブアレイといいつつ、その構造も見えないしなー

>>436と一緒にするなよ
速度に関する理解も間違っている

>>435と>>441で勢い全然違ってﾜﾛﾀ
なんか勘違いしてたんだろうね

>>441
上層の配線かもよ
拡散に見えなくね？
見えてるパタンとSRAMのbit数全然違うから
少なくともSRAMのパタンが見えてるわけではなさそう

両面基板なのです

>>442
日経の記事に「今回のCMOSアニーリングと、D-Waveの量子コンピュータの性能を比較した
場合、、、、、解の収束時間は現時点で数ミリ秒と同等である」と書かれちゃってるぞ

>>443
32*32の規則性があって、1個のサブアレイに対応するのが8*5.5くらいって、どう見てもおか
しいわけよ

エアICなら、説明つくが

>>444
>上層の配線かもよ

上層の配線だって、さすがにアレイ部分とSRAM IFの部分は変わるだろ

>見えてるパタンとSRAMのbit数全然違うから

1kだと思えば、ぴったりなんだがな

>>447
260Kって書いてあるじゃん
65nmのプロセスで3mmx4mmに1Kはねえだろ

>>447
ちなみに上層の配線って電源ね
特別理由なけりゃわざわざパタン変えないだろ

>>417
おいおい。
２層なら、三次元方向に１つ＋２次元方向に４つの合計５つ。
一体、それのなにがおかしいんだ？

イジングモデルに置き換えられる計算ってどんなのがあるの？

D-Waveはあれはあれで新奇性はあったのか

>>449
電源でああいう構造出るか？消費電力が違えばパターンは変えるし

というか、そういう特徴が出ない層の写真を出す意味もわからん

>>450
>>417
>http://pc.watch.impress.co.jp/img/pcw/docs/690/458/html/photo007.jpg.html
>の回路図みても、隣接スピン数は6つ（3次元）じゃなくて4つ（2次元）

>>452
その字を当てるなら、そうだね

>>433
技術者がダメな可能性も考えた方がいいぞ。issccの質疑見てるとかなり怪しい。

>>453
消費電力小さいところをわざわざ間引くほど配線厳しいチップじゃねえだろ
外のファブで作ってるから拡散の段階の写真とか取れないんじゃね？
チップは当然最上層しか見えないじゃん
SRAMのパタンではないよね
SRAMをでかいサイズで作ってんなら別だけど

>>455
>消費電力小さいところをわざわざ間引くほど配線厳しいチップじゃねえだろ

>>453
>電源でああいう構造出るか？

>外のファブで作ってるから拡散の段階の写真とか取れないんじゃね？

>>453
>というか、そういう特徴が出ない層の写真を出す意味もわからん

発表で何の意味もない写真出すくらいなら、意味のある層のCADデータ出したほうがマシだろ

これはどうなの？
http://itpro.nikkeibp.co.jp/article/COLUMN/20140314/543707/

>>457
ちょっwwwwwwwwwwwwwwwww

2014年3月20日の記事で「2019年の完成に向けて大きく前進した」wwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwww

>>412
>それ、日付が平成24年7月7日なんだが、同工異曲のこっちは平成23年8月1日
>んで、どっちも結論は「5年後には明らかになっているはず」
>今年も同じこと言うのかねwwwwwwwwwwwwwwww

で、去年のこととはいえビンゴやんwwwwwwwwwwwwww

>>457
なお、

>>198
>Mビットの系には2^Mの状態があるんで、その最低エネルギーの状態求めるには、2^M個の
>状態のエネルギーが区別できるだけの精度が必要
>Mが10くらいまでは何とかなるが、100とかは完全に無理ゲーってこったよ

なんで、

>「山本教授が2013年夏に行った実験では、4個のスピンを備えた量子イジングマシンを
>実装し、それが理論通り動作することを確認した。」

は、いいとして（Mが10とは言ったが、注入同期レーザーの同期の精度出すのは大変だから、
4でも頑張ったほうかな）、

>「今後は「光結合回路」によってスピンの数を増やしていく。1年内に100個、4年内をメドに500
>0個にまで増やすとする。」」

は、永遠に1年内と4年内なwwwwwwwwwwwwwwwwwwwwwwwwwwwwww

>>456
シリコンで作ったって言いたいだけの写真だろ
CADのブロック図もそれはそれで意味が無いし
そもそもCADデータって出していいのかわからんしな

>>460
>シリコンで作ったって言いたいだけの写真だろ

だからこそ、大まかな構造が見て取れる写真じゃないと意味ないんだわ

外のファブだって、途中経過の写真くらい撮るだろうし

>CADのブロック図もそれはそれで意味が無いし
>そもそもCADデータって出していいのかわからんしな

ブロック図？マスクパターンの話だぞ

で、それをチップの写真と同程度の解像度で出していけない理由がない

やっぱ、エア？

>>461
いやレイアウト図なんて普通公開しないよ
写真とるなんてサービスも無い

>ブロック図？マスクパターンの話だぞ
余計無理だよね

>で、それをチップの写真と同程度の解像度で出していけない理由がない

技術情報だから出してはいけない理由あるだろ
ウェブに落ちてるか？ｗ

>>462
>いやレイアウト図なんて普通公開しないよ

チップの写真だって、このくらいのものは出るし、ブロックの境界もはっきりわかるもんだ

http://internetcom.jp/img/20120220/1329724111.jpg

>写真とるなんてサービスも無い

サービスじゃなくて、試作チップがちゃんと動作しなかった場合の原因追求のために使える
のに、写真とらないとか、何それ？

>>463
どこまで出せるかはその会社や委託先のファブによるじゃん
このチップってあのファブでしょ

あと不良解析は普通毎回写真とらないで
不良が起こったら研磨して中を見るんだよ
外観検査してるんだろうけど客に出さないしそれ見てもわからん

>>464
量産じゃなくて試作だぞ？

>>465
そもそも不良解析すらしてくれないよね

>>434
なるほど、D-Waveや>>457の方式よりも入力パラメータの数ははるかに多くできるみたいだし、
CPUより高速に処理できるとなれば、将来的には大いに有望かもしれないね。
もう少しその辺をしっかり評価した記事が出てくれると、嬉しいんだけど。

>>446
俺は日経の会員登録したくないから記事全文は読めないんだけど
＞日経の記事に「今回のCMOSアニーリングと、D-Waveの量子コンピュータの性能を比較した
＞場合、、、、、解の収束時間は現時点で数ミリ秒と同等である」と書かれちゃってるぞ
ビット数全然違うものを比べても意味無くね？
>>60みたいに従来のコンピュータと比べるんなら意味ありそうだけど（ビット数も揃えられるだろうから）

>>467
それはない。日立はそういうのを潰すのに長けている。

>>454
聞いてる方のレベルが低いだけ
言いたくないことは言わなくていいのがisscc

>>469
拝承

ラッスンゴレライ

>>412
http://daily.2ch.net/test/read.cgi/newsplus/1414856744/491
491 ：名無しさん＠０新周年＠転載は禁止 ：2014/11/02(日) 17:45:30.77 ID:R47AC01C0
だってよぉ、どこでもいいから大学というものに1度でも足を踏み入れたことがあるならだよ？
「かね」なんて使う人間が存在しねーことくらいわかるやん？WWWWWWWWWWWWWWWWWWWWWWWWWWW

憧れちゃったのぉ？

>>246
http://wc2014.2ch.net/test/read.cgi/life/1304948436/801
801 ：名無しゲノムのクローンさん ：2014/07/23(水) 16:40:41.30
>>800
http://keio-opac.lib.keio.ac.jp/F?func=direct&local_base=KEI01&doc_number=002229775
タイトル: 周波数分解光ゲート法を用いた相変化過渡応答の観測 / 平敬[著]
著者: 平, 敬
関連タイトル: 別タイトル:Measurement of ultrafast phase change by frequency resolved optical gating
出版年: 2007
利用可能キャンパス: 修士学位論文: 慶應義塾大学 (工学 総合デザイン工学専攻), 2008.3.23
平成19年度
形態: 54枚 ; 31 cm..
言語: 日本語

>>310
シミュレーティッド兄ーリングが今の電機メーカーにとってそんなに本質的な課題か？
少しくらい考えて行動lしろこのゆで蛙が

>>198
>Mビットの系には2^Mの状態があるんで、その最低エネルギーの状態求めるには、2^M個の
>状態のエネルギーが区別できるだけの精度が必要
>Mが10くらいまでは何とかなるが、100とかは完全に無理ゲーってこったよ

これが本当ならDWAVEの512ビットマシンはなんで計算できてるの？

>>476
最低エネルギーに近い解は求まる

>>151　
すぐ解析できちゃうってことか

円刷らなくても日本の借金へんさいできるな

>>151
素数因数分解も早いのかなー
こわこわ日本の企業が開発してるから悪用はしないだろうけど世界がひっくり返るな

>>477
御山の大将氏は適当なこと言ってるだけか

さらに最低エネルギーに近い解が あと 2^50とかあったとしても
近い解が求まればいいのか
分解能が必要なの結果の状態で　0点〜100点の 100個くらいあれば十分てこと?

なんかやたらと必死な人がいるなあ

ごく限られた計算にだけ強いの？
それともスーパーコンピュータ作れる？

>>483
今回のはフーン級または10へぇ級。
でも1600万素子のが実用化したら
そこそこの事件。応用例次第で化ける。
で、素敵な応用例募集中って状態。

２次元イジングモデルで解ける実用的な問題って何かあるの？
それがなくて今まで誰もハード化しようと思わなかったんだと思うんだが

結局本物の量子コンピュータはまだなのか
処理が同等っていうから少し期待したんだけど当分変化なさそうだな

俺の感想で申し訳ないが、相変わらずだな、って感じ。
昔、開発間もないトランジスタの精度があまりよくないころ
小型の真空管を組み合わせて、トランジスタ以上のモノとして発表しちゃうレベル。
求められてるのは、品質のいい小さなトランジスタなのに
真空管で高精度な増幅能力を示したところで驚きも感動もない。
当時としては実用上その真空管にも意味はあるかもだが、
それは未来ではない。

ソニーがトランジスタラジオを売っているときに
こっちの方が音質がいいですよって真空管ラジオを売る日立の構図と言いたかった。

でも現状それに代わるものが無いのなら、それは有用と言えるんじゃないの？
512パラメータしかないD-Wave社のものでさえ、役に立つみたいだし。

史上初の商業用量子コンピューター D-Wave
http://jein.jp/jifs/scientific-topics/799-topic44.html

結局のところ日立の発表は「量子アニーリングでも取り扱っているイジングモデル」を
古典アニーリングで、「ソフトウェア演算よりも低消費電力」で解くハードウェア作りましたという話？

実用解なら実用解でいいけれど、ポイントは問題の大きさに対する
計算時間増加のオーダーが下がったのかどうかではないのかな

>>480

>>241
>>近い状態同士のエネルギー差に関わるのは少数の要素σ{i}だけであり、
>>σやJは2値、3値の整数なので、必要な精度を得ることは容易。
>厳密解に近いエネルギーの状態は、厳密解の状態に近いとは限らない（だからこそ、NP問題
>は難しい）ので、誤差のある実験系で最低エネルギー状態を実現できても厳密解とは全然違
>う状態になるってのに、ほんと馬鹿だな

で、精度はそれほど要らないって幻想は打ち砕かれてるのに、まだ何か言いたいの？

引かれ者の小唄じゃなく、具体的に言って見ろよwww

>>481
>さらに最低エネルギーに近い解が あと 2^50とかあったとしても
>近い解が求まればいいのか

一般的なNP問題では、イジングモデルに変換した時に「最低エネルギーに近い」ことが元の
問題でのよい解とは限らないので、厳密解が得られないと駄目

というか、近似解でよければ、NP問題を多項式時間で解く方法はいろいろあって、イジングモ
デルに変換するために多項式時間かけてる間に解けちゃうwwwww

>>491
このチップのアニーリングはいい加減なんで、計算時間のオーダーなんか見積もりようがない

>>60
＞省電力性能はケタ違いに優れるものの、

＝集積化が可能

人工シナプス神経回路とかはどうなっているの？

これは具体的には，スピンの状態はもつれてるのですか？
それとも，それに類似した状態なんでしょうか

すみません，これはようは
大規模イジング模型計算専用のチップなんですね

京の次世代機は日立が作ればいいじゃん

でもいずれ日本が本物の量子コンを作るんだろうな
他の国はここまで研究進んでないからね

>>487
D-Waveは構造上小型化も携帯化もできないけど、この日立のはまさにトランジスタと同じで小型化が可能だからなあ。
イメージ的にはD-Waveが真空管で日立のがトランジスタな感じ。

>>492
おまえはイジングモデル全般について言ってるの？
それとも量子アニーリングについて？

実験系の精度ってなんじゃらほい
デジタルじゃないのか

>>485
なぜか

>>385
>２層だから、一応制約あるけど３次元マッピング可能だ。

とか言ってる奴がいてな、そこではまだ「一応制約ある」だったんだが、

>>416
>主に二次元の半導体配線で
>三次元イジングモデルを計算する手法が今回の論文の注目点。
>3次元モデルを2層2次元配線に落とし込むのが
>スゲーとこなんだよ。

とか、すごいことになってるんだわ、もちろん妄想だろうけど


>>500
>>492のどの部分に対する質問だ？

量子アニーリングは、誤差さえなければ最終的には厳密解が得られるだろ、些細な誤差
で全部台無しになるけど

>>499
日立はシミュレイテッドアニーリング専用基板を作成しただけで、
量子アニーリングのもつ速度アップに繋がる技術は何も作ってないぞ

あまりの恥ずかしさに馘吊ってないかと心配したが復帰したようで何より

>>503
量子アニーリングもトンネル効果云々が本当に高速化を生み出してるかどうかは不明なんじゃなかったっけ？
量子アニーリングがCOMSアニーリングより圧倒的に高速化しうるという根拠は何でしょうか？

しかしD-WaveってGoogleがNASAで研究してるのに何年も成果出てないな
もうオワコンじゃないのか
それにくらべて日本勢は2つも凄いコンピュータ開発したんだからもうちょいがんばれば作れそうだけどな量子も

>>505
量子アニーリングだとゆらぎ減衰に用いる時間のオーダーが異なる
てか、量子効果を用いていない手法を不自然に擁護する必要あるか？

誤差があっても試行回数を増やせば良い
こういうのは一発の計算で結果を出すもんじゃないだろう

>>508
ビット数が増えると必要な試行回数はビット数の指数で増えるし、偏りがあると何度やって
も正しい答えは出ない

量子コンピュータ終わった？

>>510
いや、量子コンピューターは、まだ始まってすらない、これからの技術だし。
比較の引き合いに、既存のD-WAVEを引っ張り出したけど、機構や今後の発展の方向性を含めて全くの別物。

量子コンピューティング関係の先生方は、売名的に使われた感がして面白く無いだろうな。
この試作技術の本質や進化の方向性は、量子コンピューターが目指すモノとは違いすぎるから。

日立のものをD-Waveと比較してみると
・常温で動作可能
・低消費電力
・小型、軽量
・入力パラメータの数を桁違いに多くできる
・安定動作

といいとこだらけに見えるんだけど。
D-Waveのいいところは
・量子効果を用いている可能性があるので将来高速動作が期待できる（かもしれない）

ぐらい？

日立のほうの優位性に低価格とか製造が容易いうのもあるな
パクられやすいということでもあるけどw

>>507
>>量子アニーリングだとゆらぎ減衰に用いる時間のオーダーが異なる
それが圧倒的に高速とまで言えないかもしれない、ってことではない？
ましてやD-Waveは巨大で消費電力を必要とする。
集積化、並列化が容易なCMOSアニーリングの利点を凌駕するほど、
量子アニーリングの探索時間は短いんでしょうか？

量子アニーリングは量子ゆらぎの持つ
「ランダム性」を利用しているだけで
「重ね合わせ状態」を利用できてるわけではない
ということなのかもな

>>512
D-WAVEは、量子アニーリングを利用するから、(理論上は常に)局所解に陥らない。
一発で最適解が得られるので、系が複雑になろうと、最適解を得るまでの時間は短い。

日立の試作チップは、量子アニーリングを利用してない。
(既存のアニーリング技法と本質的に同じため)局所解に陥る可能性があり、最適解を得るためには、繰返し演算が必要だし、繰返したところで最適解が得られる保証はない。
但し、施行数を素子数で稼ぐ(例えば10000回の演算を10000素子群1回で平行に終わらせる)方向性はあり、この技は既存のハードでは出来ない方法。

つまり、出せる性能や精度、応用の向き不向きが、D-WAVEと日立試作では全く違う。
D-WAVEにしか出来ない事はあるし、日立試作により初めて出来ることもある。

D-Waveについても局所解に陥る可能性は
登場当初から指摘されてなかったか？

>>517
理論と実装は、残念ながら異なるものだから。
そういう意味でも、量子コンピューティングの先生方は、日立の発表が面白くないのだと思う。
(本気出してないD-WAVEと、量子モドキ試作チップを不当に比較された！的な。)

そうじゃなきゃ、あんな噛みつき方しないってばww

>>518
http://www.nikkei.com/article/DGXNASFK1202O_S4A510C1000000/?df=2
>>一方で量子アニーリングは、エネルギーの高い状態から低い状態へと最適解を探していくため、
>>仕組み上、厳密解を見い出す前に「局所最適解」（近似解）にはまってしまう恐れがあった。

実装上ではなく、仕組み上局所解にはまってしまう可能性があるらしいよ。

>>レーザーネットワーク方式は、量子アニーリング方式と比較して、厳密解によりたどり着きやすいという特徴もある。
>>負の温度の領域から探索するため、最初に見つかるのが最もエネルギーの低い状態、すなわち「厳密解」になるからだ。

「レーザーネットワーク方式」なる物なら、低い温度から探していくために最初に厳密解が見つかり、
しかも早いらしい。

てことは、レーザーネットワーク方式が本命？

レーザーは量子ビットメモリが難しくないか？

>>514
古典アニーリングはそもそも速くもなんともない、実用上の利点は無いアルゴリズムだぞ？

>>175
いや、そもそも、京速計算機システムは
スパコン御三家、日立、東芝、NECを復興するのが第一だったわけで。

>>177
>>138
なるほど。

製品化するまで黙った方が傍観者には面白かったのにね

>>525
確かに。他社の開発計画もスタートしちまうし
量子コンピューター並みが事実なら革命だろ

まあほんとにそんな凄いのだったらIT系のニュースサイトがどこでも掲載してるからな
このニュースってそんなに多くのサイトで載せてないとこみるとそんなでもないってことかもしれんね

>>1
量子コンピューターに匹敵する性能を持っていて、更に室温で稼働する新型ということが分かった。

ある程度の桁数は簡単に暗号解読可能になるだろうから、桁数を増やさないといけないな。

>>516
つまりは一長一短ということか。

ヨルムンガンドだ

>>522
それは通常のコンピューターでソフトウェアとして走らせた場合でしょ？
ハードウェアとして実装した場合の効率や速度は別物でしょう。
65nmプロセスルールで、現行のコンピューターに性能が匹敵して、なおかつ1800分の1の消費電力なら
十分有望と言えるんではないか。

CMOSアニーリングの実装がまともなものなのか情報が少なすぎて評価不能
デモ画面見ても最適解には到達してないし

消費電力1800分の1ってことは1800倍の規模にできるということ？
さすがに物理的に手軽じゃなくなるかな？

>>519
>実装上ではなく、仕組み上局所解にはまってしまう可能性があるらしいよ。

ゆっくり冷やせばその可能性は十分小さくできる、理論的にはな

>「レーザーネットワーク方式」なる物なら、低い温度から探していくために最初に厳密解が見つかり、

んなわけねー

負の温度なんてただの例え話なのに、それを低い温度と勘違いする馬鹿だと、そういうふうに騙されるわけなんだわ

>>524
>>138
>横からだが、J_ijは±1の乱数に相当していて、精度もあまり要求されないので

は

>>203
>一つのスピンから見える範囲なんてたかだか4点なんだから
>判別しなきゃいけないエネルギー準位なんてたかだか一桁

という、局所最適の話しちゃってるという恥ずかしい勘違いから来てるのに、お前も馬鹿だねー

大域最適解を求めるには、2のビット数乗のエネルギー准位が区別できる精度が必要なのは、自明

大将氏はいつも、何と戦ってるんだろうな

>>519
それは量子重ね合わせ状態を短時間しか維持できない現状では、「量子アニーリング」より「レーザーネットワーク」の方がイケそうだ。って話だね。
ただ、実用に至るまでは、まだ色々ハードルあったんじゃないかな。。

量子アニーリングの真髄は、量子状態の重ね合わせと、量子トンネル効果により局所解に陥らないって事なのよ。
ただし、それには量子重ね合わせ状態の長時間維持が前提となる。

ただ(今現在の実装である)D-WAVE方式では、量子重ね合わせ状態はすぐ壊れ、長時間維持できない。系が複雑になればなおさら。
だから、最適解に辿り着く前に計算できなくなる。(本来の理論的な能力は出せず、局所解どまりになる可能性がある)
って事がいいたかった。

複雑な量子重ね合わせ状態が長時間維持できるのなら、量子アニーリングでも、最適解が得らえる確率はグンと上がる。(理論上は)

>>535
負け犬が遠吠えしても、惨めなだけなのは自覚できてるよな

勝ち負けではないだろ…常考。
あんまり、核融合スレのレーサー君みたいな事はしなさんな。

いやこれは、

>>203
>一つのスピンから見える範囲なんてたかだか4点なんだから
>判別しなきゃいけないエネルギー準位なんてたかだか一桁

話が局所すぎて、さすがに負けだろ

じゃなきゃ、何のためのトンネル効果だよ

何かを叩きたいのはわかるが方向がずれすぎていて主旨がわからない

もう俺が本物のりょうしコンを作ってやるよ
これ使えばりょうしさんもいっぱい獲れるようになるぞ

これが進化すると、どんなことが実現できるの？

たぶん誰も想像できない世界になるよ
世界が一変するほどの技術　それが量子コンピュータ
もしかするとSF映画みたいな世界になるかもな

物事の効率がちょっと上がるだけじゃないか？

>>544
あくまでも進化して本物の量子コンピュータができたらの話だろうから
効率アップ程度じゃすまないよ
コンピュータを使用するあらゆる技術が影響うける

量子コンピューターが従来のコンピューターと比べて優れるのは一部の分野だけ

人工知能がいま流行りの研究分野になってるので
量子コンピューターとメニーコアCPUによる高速化で
研究はかどったりするんじゃないか。

>>546
一部って具体的に何？
単純に処理能力が異常にアップするだけでもおおごとなんだけどな

ほんの一部の分野がとてつもなく処理がキツイのを
量子コンピューターでできるようになったら、そういう処理を回避しなくてよくなる。
一部でも影響は大きいと思うよ。あらゆるとは言えなくとも。

>>291
あ、なんかわかった
結果を計算で解くのと
計算尺で解く違いってことかね
精度があがってパラメーターを
内包したオブジェクト構造で
オブジェクト同士の計算する
精度の向上での現実的な
最適解が出るようになった的な

DNAコンピュータというのは読んだことがあるけど、他にも変なのがいろいろあるんだね。

粘菌が組み合せ最適化問題を解く
http://science.slashdot.jp/story/08/04/14/0655254/

1. 光コンピュータ （Optical computing）
2. 量子コンピュータ （Quantum computing）
3. DNAコンピュータ （DNA computing）
4. 可逆コンピュータ （Reversible computing）
5. ビリヤード・ボール・コンピュータ （Billiard Ball computing）
6. ニューロン・コンピュータ （Neuronal computing）
7. 磁気（核磁気共鳴）コンピュータ （Magnetic (NMR) computing）
8. Glooper Computer
9. 変形菌コンピュータ （Mouldy computers）
10. 波紋コンピュータ （Water wave computing）

「物理現象を利用して計算する」という意味では
普通のコンピュータも同じだからな
使う物理がニュートン力学だったり流体力学だったり電磁気学だったり
もちろん量子力学だったりするだけ

>>551

10番は呼吸法なのか？

>>552
そういう意味では、効率の善し悪しを気にしなければ、計算過程と物理過程は互いに互いのシミュレーションであると
考えることも出来るわけだな

>>551
その中でも最強なのが量子だろうな

>>548
量子コンは、計算を以下に少ないリソースで実行できるかを競うゲーム
リソースを計算ステップ数（時間的計算量）と捉えれば高速化と結びつけられるかというと、そう単純ではない
リアルな計算速度はクロック周波数にも依存するから
一般的な高速化のイメージで捉えると誤解を生む
問題の大きさに伴って指数関数的に必要計算ステップ数が増大するような問題は、計算担体の大きさに伴って
指数関数的に増大するヒルベルト空間の大きさと重ね合わせの原理を用いて、多項式的な計算ステップ数の
問題に原理的には置き換えれかもしれないる

あれれー
なんで学会でもプレスリリースでも公開されてない情報がここに漏れてるのかなー
おっかしいぞー

この発表会でD-waveの面目丸つぶれ

ibmの人工知能用のやつとどっちがすごいの？

ヒント
＞人工知能用

で、お前らソフトウエア開発できるの？
量子云々以前に

DOSのプログラム位なら昔作ったことがある

>>561
14nmプロセス8層による1,600万素子バージョンが実現化するのなら
組み合わせ最適を応用して、ある程度の規模までならソフトを作るソフトも作れるだろう。
自動テスト技術と組み合わせて、ブラックボックスソフトウエアをほぼ人手ナシかつ半自動で作成できれば、ちょっとした革命だよ。

何をするソフトを作るのか
指示する方法が問題
その記法が今で言うプログラムに取って代わるだけだな

>>564
うん。何を作るかって部分は人間による設計が必要だと思う。(外部設計部分ね)

もし、内部設計以降を組み合わせ最適で実現できるようになるならば
適切な外部テストデータを与えるだけで、ソフトウエアが完成し内部テストが不要になる。

今で言うテストファースト手法のテストケース準備相当までは、人間による作業が必要になるけど、あとは自動化だ。
工程的には詳細設計の一部(内部設計)〜製造〜単体テスト〜一部の結合テストまでが、自動化できる格好になるな。

工数的には全体の30〜60%程度は削減できそうだが、コスト改革より納期や品質、再利用の考え方が劇的に変わる方が影響でかいだろう。

>>565
今でも仕様書の代わりを果たす程のテストを書くには
実質的に仕様書を書く以上の手間が必要だろ
あと図とかアイコンのようなUI要素も無視できないから
トータルでの省力化はそこまで大きくならないんじゃないかね

もちろん「猿にタイプさせてテスト」
ってやり方がうまく行ったとしての話だが

>>566
そうそう。言ってることは同じだよ。(外部設計と外部テストは自動化できない)
あくまで自動化できるのは、内部設計の範囲だと思う。

テストファースト手法の利点は、手厚い仕様書の代わりに充実したテストケースを先に作成し、内部設計の工数を削減したり、非日本語圏に内部設計以降を投げられることにあるからね。
そのまま、内部設計の自動化と相性がいいと思うのさ。

今は、内部設計(中身のロジック)部分って、レッドコーダー的な高スキル要員が用意できない限り、人を沢山集めてしか、工期の圧縮ができない。
しかも、品質のバラツキが大きく、外から見えない部分になるから、検証も大変なんだ。悪い品質に気付きにくい。
だから、ココを秒殺で作れて、再利用せず使い捨てにできる(再利用するのは外部仕様のみって)技術というのが、とても面白味があると思えるのさ。

これから人間がいわゆるプログラミングやロジック(アルゴリズム)構築から離れ、外部の仕様定義により注力していく事ができるための「便利な中の小人さん」になりうる技術のひとつだと思うぞ。

ソフトウエア構築への応用話に逸れすぎて、さすがにスレ違いだな。すまそ。

まあ「プログラミングの組み合わせ最適化」が
十分高速に実行できればあり得る応用かもね
猿にタイプさせたり猫にピアノを弾かせたりするのと違うのは
自動化されたテストによる有効性判定が可能という点にあるわけだ

>>557
表に出てない情報についてkwsk
そしてそれを識別できる中の人がここを見てることについてkwsk

>>567
こういうLSIの「テスト容易化設計」って、ソフトの開発にも使えるんじゃないかと思うな。
すでにやられているのかもしれないけど。
ソフト自体にテストモジュールとテストパターンを初めから組み込んでおいて、自動化できる部分のテストは、ソフト自体にやらせればいい。
http://techon.nikkeibp.co.jp/article/WORD/20090107/163743/

>>570
最近のテストドリブン開発ってのは
ソフトの部品（クラス）を書くにあたって
まずそのクラスが満たすべき「テスト」を書いて
実際の中身はその後で埋めていくというもの
いわばテストが仕様書であり設計図となるわけ
もちろんテストの実行を自動で行うライブラリ等の存在が前提
LSI設計の世界はわからないけど
ある意味もっとテストの比重が重くなってると言えるんじゃないかな

>>571
なるほど、ソフトの世界も進化しているんだね。
たしかにテスト工数膨大になりすぎてるからな。

こんなのも見つけたけど、俺には難しすぎて、いまいち理解不能だった。
テスト対象システムのテストを行うということは、テスト対象とチェスを行うようなもので、その仕様に違反する状況に導こうとするものである。
という考え方は面白いと思ったけど。

コンピュータチェスの考えを応用したテスト自動化
http://www.aicp.co.jp/products/download/qtronic_silver&weaver.pdf#search='%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%82%BF%E3%83%81%E3%82%A7%E3%82%B9+%E5%AE%9F%E5%BF%9C%E7%94%A8'

シミュレーションベーステスト自動化ツールTestWeaver
http://www.aicp.co.jp/products/qtronic_testweaver.shtml

>>572
そのテストはソフトがほぼ完成した後のバグ出し段階で使うものだね
可能なすべての操作を行ってみるという方針で
テストの課程自体が自動化されるんだと思う
俺がさっき書いたのはもっと低レベルというか初期段階の
ソフトがまだ影も形もない時期から行うものだから
ちょっと違う話になるな

このコンピューターでゲーム造ったらどんなゲームが出きるの？

世界一のスーパーコンピューター「京」

より凄いの？

>>57このコンピューターで日本独自のＯＳ作らないの？

>>576
これは汎用計算機ではないからOSなど載らない

>>561以降、完全にgdgdだな

めちゃ強い将棋ソフトとか作れるの？

これなかなか面白い
緑の枠内をマウスで３か所以上クリックしたあと、開始ボタンを押せばＯＫ。

遺伝的アルゴリズムを用いたTSPデモ
http://orfeon.blog80.fc2.com/blog-entry-68.html

>>580
面白いけど最適解からほど遠くねｗ？

>>581
初めは程遠いけど、なんども継続ボタンを押して繰り返し計算させれば、次第に最適解に近づいていくよ。
町の数を200ぐらいまで増やしても、ちゃんと計算してくれるのには感心した。