【スパコン】IntelとNEC、スパコン技術の共同開発に合意

米IntelとNECは16日(現地時間)、スーパーコンピューター(以下スパコン)の性能を向上させる
HPCシステム技術を共同開発することで合意した。NECは、ベクトル型スパコン「SX」シリーズ
の提供に加え、Xeonを搭載したスパコンにこれらの技術を搭載していく。

両社は今後、NECがベクトル型スパコンの開発で培った経験と、Xeonプロセッサの性能や機能、
Xeonに搭載される計画のベクトル演算向け拡張命令群「Advanced Vector eXtentions(AVX)」を
組み合わせていく。これにより、Intel Architectureに基づいたスパコンでより高い実効性能を提供する。

協力の第1段階として両社は、Xeon搭載スパコンのメモリ帯域幅と拡張性を向上させるハード/
ソフトの技術開発を共同で行なう。同技術はハイエンドだけでなく、小規模なHPCシステムも
視野に入れて行なうとしている。

http://pc.watch.impress.co.jp/docs/news/20091117_329468.html

一方日本政府は。。。

犬ECは永遠の負け犬。

予算スパコーンと削られたからな

>>1
しかし「冷やし中華」って秀逸なネーミングだな。
政治家のスローガンとかにならんか？

http://gigazine.net/index.php?/news/comments/20070326_folding/
＞地球シミュレータ vs 30000台のPS3
＞過去の報道によると、「地球シミュレータ」は構築に500億円かかったそうですが、PS3だと同等の性能を実現するのに2259台、20GBモデル（4万9980円）だと約1.1億円で済むことに。
今のＰＳ３なら、2259ｘ29800＝６７３１万８千円２百円ですね

「冷やし中華」はじめたい

これはいい組み合わせじゃね?

NECがベクトル技術だけ吸い取られて捨てられないよう気をつければ・・・

>>6
PS3ってメモリ２５６じゃねーか
ごみごみ

>>6
倍精度と単精度の違いとか考慮されていない

intelCPUは80bitFPUだから。精度合わないんじゃね？

>>4
俺はきらいじゃないよ

専用の発電所＆変電所が必要なほどの電力を使わないのを作らないと困るよ。

>>6
PS3はノード間が1Gbpsしかないからなぁ。
単純な足し算で評価しちゃうところがgigazineだな

技術立国の象徴スパコンは日本で育てたかった。
１，０００億も援助すればよかったんだろ。

日本が消える感じだ。

通常のPCをNECの技術で光ファイバーで相互接続できるようにすれば
激しく安くなるんじゃない？

独自仕様にするから桁が２桁もあがる。

１台10万として通常のPCを10000台繋げば１０億円で済むな
NEC製の100GBaseTのLANカードまだ？

>>17
アムダールさん呼んでこようか

ツイストペアケーブルで100G出ないだろ

恐れていた事が・・・
今回の政府の政策が決定打になってしまったんだろうな

>>16
多次元クロスバー接続にする必要があるから、普通のLANとは別物になるよ。

やる気はあるんだな。

猫はＧＰＵにも触手を伸ばしている。

問題はAVXをどう実装しようとしているか？だろ。

システムレベルでの協力なら余り大した意味はないが、
そういう話ならAVXなんて話は出ない。

早く詳細がレポートされるといいな。

NECが降りたのは麻生が予算を増やさなかったから。

今民主が全額切ったから、結果的にはNECが降りたのは正解だった。

CELLみたいに膨大な金額かけても糞みたいのしか出来ないのが普通、
それを知らないで始めたクタは普通の凡人。

CELLを100回やてみればその中にダイヤモンドが含まれるかもしれない、
逆に100種のCPUを作ればその中に使えるのもある。

CPUはX86系からの転換期にあるのは明らか、
目指すのなら汎用で何にでも使える次期CPUを狙うべき。

>>17
それだと必ずどこかが壊れてるよ

>>11
SSEは64ビット　ACOS6シリーズは36ビット
どっちにしろ、これはララビーでの話だからあんまり関係ない。

今後インテルもベクトル・コンパイラ開発でのノウハウが必要だろう。
今のFortranチームはDEC出身だから。

公務員連中が使っている役所パソコンをコンピューティングさせて
余剰能力を計算に使用したらいいんじゃないだろうか？

イニシャルコストはかかるかもしれないけど、パソコンの数が相当あるんだから効果ないかな？
オフィス、メールぐらいしか使っていないんだから余剰ありまくりだろうし

アメリカの技術を改良して日本製と言い張る予定って、
中国の新幹線みたいだな。

>>28
そんな疎結合クラスターで出来るのは、有っても無くても実害の無いようなゴミ計算だけ。

>>25
>CPUはX86系からの転換期にあるのは明らか
現実には、x86系とPower系のPC用CPUによるクラスターが、スパコンのシェアをすっかり食い荒らしてるわけだが。

>汎用で何にでも使える次期CPU
それはつまり、x86発展系ということでＦＡ.

これってNECがインテルにベクトル演算チップの技術やノード構築・ソフトの技術を提供するだけじゃないの？
NECがインテルの汎用CPUの技術を貰っても、NECのスパコン販売数ていどじゃ生かす道も少ないし
汎用CPUのクラスター型スパコンに市場を席巻された現状を考えると、しかたが無いのかもしれないけど
今後日本独自のスパコンCPUは無くなるんだろうな。

東京大阪間に１PetaBPSの光ファイバー通信幹線を建設する方がマシだろか？

>>31

下位互換維持が発展のネックになってる

下位互換維持しないなら発展系である必然がない

とだけ言っておく

もうアメリカとは手を切るべきではないかな、アメリカにいくら尽くしても
結局報われないのはあきらかだしね、今後は日本の技術はアジア内
だけにとどめるべきだろう。

>>35
アジアには日本に匹敵するパートナーが居ない。
宇宙開発と同じ。日米露欧の枠組みを堅持するのが唯一の道。

>>35
アメリカはまだ契約社会だからまだまし。
アジアは契約なにそれだからな。

最近、日本って「技術」と「お金」を米中に吸い取られる「御めでたい話」ばっかだね？
このまま行くと、日本は干からびて消えるしかないね？

これ頑張って作っても、量子コンピューター出来たらお払い箱なのかな？
車で言うとハイブリット作らないで、大排気量車作るような事？

元はと言えば、Cray1をサルマネして作ったんだけどな。日本のスパコンはどれも。
その時は、その延長線上に向かって目をつぶって全力疾走してしまった。

でも、パソコン用CPUの高性能化により見えて来たゴールは別の方向にあったのだ！
途中で気付いた日立と富士通はレースリタイヤ、NECは目をつぶったまま走り続けてしまった。

商用で利益の取れるスカラCPUを持てずに終わった日本メーカーは、
スパコンはおろか高性能分野でのCPUの挑戦権は無いのだ。

今回インテルが相手にしてくれたのは実は物凄くラッキーなことなんだな、
ウヨクンには一生理解できないと思うが。

ベクトル技術をインテルに売るのですね。かわいそうなイルボンです。

>>39
>量子コンピューター出来たらお払い箱なのかな？

量子コンピューターは『ニトログリセリン』を燃料としたF1カーみたいなもの。
汎用性は無いし、扱いはめちゃくちゃ困難なのでまともに車が組み立てれない。
しかし、秘めたパワーはある。

NECのSXシリーズはこれで終了か？

>>34
μOpsでもx86を隠蔽しきれないってこと？
IntelもIteniumでx86を捨てたがってたみたいだけど。

>>34
＞下位互換維持が発展のネックに
具体的には？
64bit化され、UNIXが動き、SSE拡張や仮想マシンがサポートされた最新x86はクラスタ化で「スパコン」と呼ばれるほどの性能を獲得したわけだが。

今さらネックて？

ＩＡ64だとコンパイラレベルの高効率化が期待できたのだが
過去を継承しなければならなかったので、
パイプラインストールの問題は今でも解消されていない。

まあ、ストールして演算効率が低いおかげで発熱も高くならないという
利点？もあったが。

>>43
SXシリーズも継続って別ソースに書いてあった。
確かITmedia

>>45
馬鹿まるだし
うざい

>>46
ありがとう

>>42
>量子コンピューターは『ニトログリセリン』を燃料としたF1カーみたいなもの。
プルトニウムで核融合を起こすエンジンを木製の箱で作るようなものだよ。

正解、得た技術は日本に使わんでいいぞ
ＮＥＣといやあオレの古巣だし、応援してるぜ

>>42
比喩を間違えた。
超新星爆発を、何でも保存できる１０ｃｍ肉厚の超強力な超合金の匣に
閉じ込めて運用するようなもの。作っている奴はビックバンでも匣が頑丈なら
そこに閉じ込められると信じて試行錯誤している。

ちゃんとした立場の思考ができる人は
この世にそれを保持できる匣が理論上ないのが問題だと気が付いている。

>>46
学者の理想は分からんでもないが、市場に受け入れられなかったものは仕方ない

目の前にある機材を活用することを考えろよ

みなさん、リフレ政策への応援をお願いします。
政府貨幣を発行するか、国債の日銀引受でデフレを解消し、その資金で各種科学技術開発へ
投資し、日本を再び先端技術国へ復帰させましょう。
リフレ政策の詳細については「リフレ」でぐぐって頂けばいくらでも見つかります。
将来の日本のために、右翼左翼を超えて、自民支持、民主支持を超えて、デフレを解消し
将来の技術立国を目指しませんか？　どうか勝間女史や飯田教授その他の運動を応援してください。
よろしくお願いします。

誰か教えて。
そもそも１０ペタフロップスって、１ＧＨｚのクロックで走らせて、これの１０００倍の１０００倍の１０倍だよね。
１ＧＨｚのＣＰＵを１００万個乗せても、１０倍足りない。
１０ＧＨｚのＣＰＵで１００万個。
でも、１００万個もＣＰＵを積んでないんでしょ。
なんで、１０ペタフロップスも出るの？
スパコンのクロックって１０ＧＨｚとかあんの？
それと、乗算とか除算って、１クロックで出来んの？
パイプライン組んでるからできる？
入り口から出口まで何クロックかかるのかな？
なんかすごい世界だ。
どうなってるのでしょう。

>>54
＞でも、１００万個もＣＰＵを積んでないんでしょ。
＞なんで、１０ペタフロップスも出るの？

CPUの数を数えるのではなく、同時に動作する演算器の数だよ。ピーク性能は。
CPU毎にコアが複数あり、それぞれのコアに複数の演算器がある。


＞スパコンのクロックって１０ＧＨｚとかあんの？

まだ行ってないと思う。
でも次か次の次のプロセスで行きそうだ。


＞それと、乗算とか除算って、１クロックで出来んの？
＞パイプライン組んでるからできる？

スカラ命令実行用だとパイプになっていないこともありうるが、
パイプになっていればスループット的に1クロックピッチで1演算可能だ。


＞入り口から出口まで何クロックかかるのかな？

不明だが、演算器がパイプになっていたと仮定すると、
パイプの入り口からパイプの出口なら、
加減で6〜10、乗算で8〜12位ではないだろうか？
除算はかなり長いとしか言えない。

>>55
整数と浮動小数点では激しく違うぐらいは知っているよね。
アルゴリズムであるていどテーブル変換できるのは計算というより部分的には変換
しているとおもわれ。

フロップスが話題なんでしょ？

>>54
IBMのPOWER7だと、4GHzで動作し、1チップあたり8コアで256GFLOPS
らしいので、8演算を同時実行ですね。
日本の「次世代スーパーコンピューター」で採用する予定のHPC-ACEは、
2GHzで動作し、１チップあたり8コアで、1コアで8演算同時実効らしいので、
128GFLOPSです。

でも、メモリバンド幅はインテルの倍程度

>>56
フロップスだから、浮動小数点しか考えないでしょ。

>>55
１ＣＰＵに演算器が複数入ってるのは知ってるが、１０個も入ってんのかな。
１０個入っていたとしても、１ＧＨｚで１００万個のＣＰＵで、やっと１０ペタ。
１００万個もＣＰＵ使ってんのかな。
５ＧＨｚとしても２０万個だ。

>>57
整数演算は１クロックじゃ無理。桁数に比例して時間がかかる。

>61
ＣＰＵに用意されている倍精度整数演算なら、事実上1クロック
割り算だけは少し時間がかかる。

あれ？　事業仕分けでスパコンを切ったとき
IBMにすら勝てないんだから、当然ってレスが多かったのに
なんか不思議な雰囲気だな。

>>58
＞4GHzで動作し、1チップあたり8コアで256GFLOPS
らしいので、8演算を同時実行ですね。

４ＧＨｚで８演算同時実行なら、４ｘ８で、３２ＧＦＬＯＰＳじゃあ？
なんで、２５６ＧＦＬＯＰＳ？
１チップの中にＣＰＵが８個入っていて、それぞれの中に８個の演算器ということ？
８コアってそういう意味？

>>63
私が基本的な質問をしたのが始まりです。
それとスパコンカットとは話は別。

>>61
それはどうかなあ。
桁数云々って、そりゃ1000桁とか言ったらどうか知らないけど、
普通の高性能コンピュータは整数加減算は1クロックだよ。
データ幅は普通は8バイト。
乗算で4〜6クロック位かな。除算は長い。

>>64
> １チップの中にＣＰＵが８個入っていて、それぞれの中に８個の演算器ということ？
> ８コアってそういう意味？

CPUというかコアと表記しているけど、意味的にはそういう事。

1チップの演算性能　 = コア数　x １コア当たりの同時演算数 x 1コアの動作周波数

で、これは物凄く都合良く動かせた場合の数値（理論値という言い方もする）
実際は、そういう仕組みに必要な計算を割り振るのが難しい。
Supercomputing top 500とかでランキングに反映されるFLOPSは、
http://www.top500.org/
LINPACKという種類の計算をやらせた場合の実効性能。

LINPACKはスーパーコンピューティングが必要とされる用途の計算の複雑さ
に対して簡単すぎるという批判もある。

>>67
ありがとうございました。
１チップの中に６４個の演算器が入ってるのですね。
わたしの中では演算器というと、乗算器を思ってしまうのですが、
乗算器が６４個も入ってるのですか。もちろん加減算器も入ってると思うけど。
素人考えではこれはすごい、とおもうのですが。
ＦＬＯＰＳって、浮動小数点の計算速度で、乗算をベースに考えていたのだけど
ぐぐってみても、浮動小数点演算とだけあって、特に乗算とも加減算とも書いてあるのがありません。
加減算器６４個ならありだと思うけど、乗算器６４個入っていたらすごいと、素人ながらに思いました。
どうなのでしょう。

>>66
浮動小数点はアルゴリズムで単純化できるが整数演算は
桁上がりがあるから桁の数だけ桁上がりの構造が必要になる。
８ビットとか１６ビットならテーブル変換で１クロックは可能だが
桁が増えれば当然桁上がりの手順は省けない。
貴方の言うのはパイプライン上の見た目の１クロックで実行って
ことでしょう。連続で繰り返す性能はないよ。
そんな展開すれば高速化できるアルゴリズムがあるなら教えてほしい。
テーブル単純変換を除いてね。

>>4

＞69
桁あがりの回路はＦullＡdderといって
デジタル回路設計の初歩でございます。

それを桁の数だけ入れるだけなので
回路としては簡単な部類に入ります。

現在のtopは、AMDのOpteron(2.6GHz、6コア、開発コードはThubanかな？）を
使って、224,256コアを使用して、LINPACKの計算をさせて1.759PFLOPS。
1コア当たり、7.8GFLOPSという計算になるのかな。

>>71
回路としては簡単だけど、桁分だけ時間がかかるのは
どこに記憶喪失したの？

>>73
そのため、いくつかのステージに分ける
パイプライン方式なのです

>>74
パイプラインで隠蔽した話は最初に前提していたのに、それも記憶喪失したの？
ステージなしでやってみろよ

>>68
実際はもう少し複雑です。
科学技術計算の内容を分析すると、積和演算といって、乗算の結果を
順次加算するような演算が多く、それ用に命令を用意したりするので、
CPUの演算は、必ずしも4則演算だけではありません。

>>72
１コアあたり演算器３つ、ということになりますね。
１チップ上には１８演算器ですか。
これも乗算器が１８個入っている、と考えていいですか。

>>68
いまどき乗算器がすごいってのは無いかと・・・

すごいのは、64個同時に演算し続けられるよう
命令だとかデータとかを供給しつづけることだよ

>>76
はい。
積和演算は知っています。これが基本であることも知っています。
でも、そこには乗算器が入りますよね。
なので、乗算器が６４個入っているのかな、と。
わたしはもう大分以前に乗算器を遊びで作って大きさとかやったことがあるけど
６４個入ったらすごい、と古い感覚でびっくりしたもんで。。。
ほかのコアの部分とかもあるのに。

>75
もうしわけありません。
表を書こうとしましたが挫折しました。

代わりに
http://ja.wikipedia.org/wiki/%E5%8A%A0%E7%AE%97%E5%99%A8
のキャリー先読みとキャリー予測をご覧下さい。

>>69
あのねえ、
浮動小数点演算というのは、指数部と仮数部の演算がある。
それぞれを加減算したり乗算したりしなければならないんだよ。
だから単なる加減算でも何クロックかかかるんだ。
ちなみに指数は8bitだが、仮数は24bitだったり56bitだったりする。

整数だから沢山かかると言う話ではないよ。

ちなみにもちろん浮動小数点でも桁上がりはあるよ。
ちなみに仮数部だけの演算を取り出せば加減算は普通は文句無く1クロックだよ。
もちろん64bitの整数も文句無く1クロック。
アルゴリズムもへったくれも無い。

>>78
そうなのですか。
今のプロセスでは、浮動小数点の乗算器６４個くらいは問題なく入るのですね。
了解しました。
それがわかればいいです。
ほんとプロセスも進歩したもんだ。
古い昔の人間です。

>>80
そんなの他人に見せるとは恐れ入ったｗｗｗばかすぎる

そんな常識的なことを

でどうやって１クロックでできるんだ？そこには書いて無いぞ日本語おｋ？

>>81
おまえはFGPAで関数電卓を作ったことがある俺様にえらすぐるｗｗｗｗ

>>84
FPGAじゃキャリールックアヘッドと言っても分からないだろうな。
この20年で大増殖したインスタントエンジニア君ｗ

>>77
LINPACKを計算させた場合の値は理論値ではなく、実効値なので、
直接演算機の数には該当しません。

実効値　=　効率（多くの場合1以下） x 理論値

と考えてください。

>>85
遅延時間はどうした日本語は読めないのか？

>>80
ほう、なかなか興味深い。最高4段の処理で可能なのか。
専用回路作って、遅延が1クロックに収まればいいんだな。
まあ、実際にももっといろいろ工夫してるだろうしな。

>>88
一クロック１秒ならほとんど無限に近い桁数でも収まりそうだ。

>>87
アダーと言えばキャリーをリップルさせるしかないと思い込んでるなんて、
学生以下だなｗ

>>86
了解、そりゃそうでした。

>>90
おまえも遅延時間は回数に入らず０秒扱いと考えるやつなんだな。

それを何段に重ねても１クロックに収まる。都合のいい考え方だ

浮動小数点演算をどのようなアルゴリズムで論理回路に実装するかに、
興味のある方は。ここらへんを読んでみてはどうでしょう。
http://journal.mycom.co.jp/column/architecture/index.html
浮動小数点演算を出来るだけ消費サイクルを少なく実装するための
方法というのはある程度公知の技術で、現代の設計においては、
CadenceやMentorといった論理設計をするためのツールを使えば、
自動的に展開してくれるはずです。

>>92
0なんて言って無いだろ、
8バイト程度の加算など1クロックの遅延でできる程度といってるだろ。

あ〜あ整数の計算は小学生以下だｗ

>>84
FPGAですね
VHDLで何の気なしに数式入れて
セルの使用量にびっくりした物です。

>>93
FPGAが最高と思ってるヤツに、理解する努力を求めても無駄だと思う。

>>94
おまえのは８バイトでの１クロックのソースが無いぞ。
脳内仮説か？

>>95
たぶんFPGAでリップルアダーを造って、俺のアダーの造り方が一番いい造り方って思ってたんだろ。
救いが無いｗ

>>98
自作自演臭すぎる

>>97
どんどん理屈抜きになってるぞ。
お前にはスパコンより昔はやったファジーコンピュータが向いている。

Quartus II使ってます。
昔はライセンスを取るのが
なかなか面倒くさかった物ですが
最近はほぼ無料で使えます。

>>100
おまえもなー。

男ならソースもってこいよ。また小学生でも分かるように論説してもいいぞｗ
まあオマエにはそれが精一杯っていうのがよくわかった。

ひとつ言い忘れたが高速化の手法にはキャリールックアヘッドだけでなく、
上位の何bitかについてはキャリーが0の場合と1の場合を生成しておき、
下位部のキャリーアウトをルックアヘッドで生成し終えたら、
すぐにその結果で上位部分をセレクタで選択して高速化する手法があり、
たまたま1クロックで厳しい場合などでは良く使われる。

参考まで。
FPGAクンには理解不能と思うが。

最近はAdderなんて意識しなくなりましたね。
数式を書くだけで回路起こしてくれます。

もっとも、積算だとごっそりセル使いますし
除算だと、セルの少ない石では音を上げてしまいます。

>>103
それが更に上位桁に連鎖しないって言う証明にはならん。ｗｗｗｗ
すでに１クロックが４クロックに化けている。
おまえらら１クロックが１００クロックぐらい内包されても
遅延だから関係ないといいはりそうだな。

顔がまっ赤っ赤だなきっと。FPGAクンｗ
っま、勝手にやっててくれ、お前は既に板上でピエロになっている。

黙って見物しててやるから暴れるだけ暴れてみなｗ

>>106
Core i7とか完全スタティックロジックで遅延で機能する

とか使って無いだろ。

>>107
遅延で機能する？
意味不明だな。もしかして非同期回路のこと？あるいはダイナミック回路とか？
そんなものクッロック同期に決まってるだろ。
そして整数加減算は1Tっしょ。

>>104
汎用CPUの世界ではキャッシュ・メモリに大きな面積を割り当てている
ような状況なので、演算そのものを高速化するために必要なトランジスタ
であり、それが有効であればキャッシュの面積を減らしてでも、
トランジスタを割り当てるでしょう。

>>108
クロック非同期だよ。

Nehalem以前では使われていたとNehalemの特徴として表記されているのを
表現がうまくないが書き込んだだけだｗｗｗｗ

>>108
1T以下を更に分割した奴に文句いえよ。
1クロック以内の遅延した結果をクロックに依存しない遅延で機能するなんて
珍しくないことぐらい知っている罠。

インテルがNehalemをフルスタティック回路にしたのは２０年ぶりだそうな。

>>110
にわかには信じがたいのでソースを見せてくれ。

>>112
googleして出てこないなら文句いえよ。やってもない奴にorz

>>113
ではキーワードを教えてくれｗ

>>114
何か検索してダメだって報告してから言えよ
直リンク教えてくださいじゃ、教えて君じゃん。
そんなの２ｃｈでは普通でおしえてあげない。

フルスタティックCMOS化をNehalemで初めて採用したって話の説明が
わるいかもしれんが、これはインテルが２０年やっていなかったって話な
記憶で悪いが。自分でその辺のキーワードでみてみろよｗ

>>115
そうか、じゃあとりあえずこれで検索した。みつからんなあ。
足らないキーワードを教えてくれｗ

http://www.google.co.jp/search?sourceid=navclient&hl=ja&ie=UTF-8&rlz=1T4GGLL_jaJP319JP319&q=%e9%9d%9e%e5%90%8c%e6%9c%9f+Nehalem+%e6%bc%94%e7%ae%97%e5%99%a8

>>116
すなおにフルスタティック　Nehalemで見れば？

>>110
http://ja.wikipedia.org/wiki/%E3%83%91%E3%82%A4%E3%83%97%E3%83%A9%E3%82%A4%E3%83%B3%E5%87%A6%E7%90%86
ウエーブパイプラインというやつですかね。
クロック非同期というわけではなく、クロック同期で回路にはつっこみ、
回路からの出口も同期回路なのだけど、
その回路は1クロックよりも長いディレイ時間（2クロック分とか）を前提に
設計されているという。
この方式は確かマックスディレイだけでなくミニマムディレイも保障しなければ
ならないので、クロックスキューとかを厳密に計算しないFPGAとかには
向かない方式だと思います。

>>117
スタティックだとクロック非同期だとでも思ってるの？
何にも知らないなら恥かくだけだと思うけど。

>110の１行目と２行目以降は違う
１行目は108の返事、

Nehalemでは、途中で動的にクロックや倍率、
そして電源停止まで行うから全て同期で行わなければならない。
つまり完全同期じゃないのはNehalem以前。

>>119
なんか読み違えてないか。感情先行じゃねぇの。
Nehalem＝非同期なんてどっかで書いた？
Nehalem以前が非同期があるって表現はあたっとおもうが。

>>118
単に多Tのクロック同期の論理回路ってことでしょ？

>>108
>そして整数加減算は1Tっしょ。
計算結果を遅延した時間差で再度補正するものを1Tとは呼ばない。
クロックに同期してないじゃないか。

>>121

>>107でお前が
＞Core i7とか完全スタティックロジックで遅延で機能する

ここから出発してお前が
>>110
で「クロック非同期」を持ち出したんだよな？

では何を主張したかったのか説明してもらおう。

>>122
そこはちょっと違っていて、単純化して書きますと、
8段の組み合わせ回路が必要で、1サイクルには5段程度しか入らない場合、
一度4段の組み合わせ回路の演算が終わった段階で、中間のフリップフロップに一度記録し、
その中間のフリップフロップの出力から残りの4段の組み合わせ回路を通して、最終的な
フリップロップに格納するが通常のサイクル分割なのですが、
ウェーブパイプラインでは、その中間のフリップフロップへの記録をしないのです。

>>124
×遅延で機能する
○遅延で機能するとか使って無い

>では何を主張したかったのか説明してもらおう。
それ都合いい解釈じゃね？最後まで読んでない？

>>126
そうか読み間違えた。すまんかったな。

っでそれだと

どこが？
なんで？

クロック非同期なんだ？
何の関係も無いから読み間違えたんだｗ

>>122
そうか分布乗数か容量を使うのね。ダイナミック回路だ。
でもこれをクロック非同期なんていわないな。

ちなみにnehalemって整数加減に1T以上かかってるの？

>>127
２ｃｈで表現が下手とか旨いとかそんなの、追求するのか？
いまえが間違えたことは何も怒っているわけでもない。
途中に改行を２個もいれた俺が原因だ。

nehalemがフルスタティックでクロック完全同期って表現したところが不味いのか？
貴方の表現もイミフメイ。おれのＬＨハートでラビリンス中な状況では
そんなに難しい判断はできないんだよｗｗｗｗｗごめんな。

>どこが？
>なんで？
オマエの主語も続けて書いたほうがいいな。ｗｗｗｗ

>>129
＞nehalemがフルスタティックでクロック完全同期って表現したところが不味いのか？

>>110の
＞クロック非同期だよ。

ってな〜んだ？ｗ

ちなみに話をFPGAクンの話に戻すと、

整数だって、浮動小数点だって、ある一定幅の整数加算を伴うのだ。
そして指数の計算もしなければならないし、場合によりノーマライズシフトもする。

整数の方が浮動小数点より時間がかかるなどあり得ない。

以上結論だ。

>>130
クロックに依存しないタイミングで動作する部分
配線で遅延するとか
１クロック以内に複数回とか、演算を繰り返す回路を通したいとか。
それを前提で作っているタイミング回路

>>131
>ある一定幅の整数加算を伴うのだ。
桁の違いが含まれていないのを誇張してない？
指数部が何ビットなんだよ？
俺はその程度では最初から１クロックでできると宣言していた発言を
したわけだが。

>>132
なるほど、nehalemには
クロックに依存しないで動作する演算器が存在するって主張ね。

聞いとくよ、それで気は済んだ。あ〜バカバカしいｗ

>>134
誤発言？
>クロックに依存しないで動作する演算器が存在するって主張ね。
まったく逆だよnehalem以前の場合、クロックの動作に依存しない
部分が回路中にありクロックの変動で正しく動かなくなるってこと。

知恵のある人間というのは、他者の言葉を理解しないために知恵を使うのではなく、
理解するために知恵を使う者だと思います。

と、2chでこんなこと言っても意味無いかもしれないですけど。

>>133
言ってるだろ、整数加算器は普通は8バイト位の幅を持たせる。
浮動小数点は普通は倍精度対応だ。平均的には指数8bit、仮数56bitだな。

整数演算器も仮数演算器も加減算は1Tが普通だ。

>整数演算器も仮数演算器も加減算は1Tが普通だ。
ソースは？

>仮数演算器も加減算は1Tが普通だ。
これは同意。

で、平均的て何？
インテルの浮動小数点とは拡張倍精度,80bitのことだと思っていたが。

>>135
お前、さっきフルスタティックとか振り回してたがたぶん混同してるぞ。
ダイナミックだってフルスタティックだって基本的にはクロック同期で構成するのが普通。
特に高速化すれば高速化するほどね。

但し、ダイナミック回路は最低クロック周波数がある。
それは分布乗数やトランジスタの寄生容量を利用しているからだ。
そういう動作のさせ方をクロック非同期と勘違いしていると解釈するとつじつまが合う。

中途半端ナマカジリ君ｗ

>>74
> そのため、いくつかのステージに分ける
> パイプライン方式なのです
否定されていないか？

>>138
> インテルの浮動小数点とは拡張倍精度,80bitのことだと思っていたが。

スパコンでの論理性能のベースにしているのはSSEで倍精度64bitの
演算だと思います。

>>139
>但し、ダイナミック回路は最低クロック周波数がある。
具体的に

pentiumだと記憶だと8MHzで駆動した奴がいるんだけどさ。

>>138
＞ソースは？
常識なので探すのはめんどくさいから信じたくなければそれでいいよ。
ところで仮数が何Tかかかるなら整数だって同じだけかかるよな？


＞これは同意。
ほう矛盾100%だな。これが同じなら指数計算やノーマライズの分時間がかかるはずだなｗ
いったいどこに整数の方が時間がかかる根拠があるというのだｗ


＞インテルの浮動小数点とは拡張倍精度,80bitのことだと思っていたが。
そうかますます浮動小数点の方が時間がかかるな。
墓穴？ｗ

>>142
8MHzで動くとそれはクロック非同期で動作したとでも呼ぶのか？
ダイナミックだってスタティックだってクロック同期なの。しつこ過ぎ。

>>143
>ほう矛盾100%だな。これが同じなら指数計算やノーマライズの分時間がかかるはずだなｗ
ぜんぜん矛盾してない。計算せずに配線で変換するだけ。

>そうかますます浮動小数点の方が時間がかかるな。
インテルのＦＰＵについて無知なの？
大昔の最初のＦＰＵからその仕様だよ。

>>144
>8MHzで動くとそれはクロック非同期で動作したとでも呼ぶのか？
回路として動くのではなくシステムとして動作した記録なんだけど
ソースあった。
http://gigazine.jp/img/2007/02/26/xpmini/Screenshot8mhz_system_m.jpg
http://gigazine.net/index.php?/news/comments/20070226_xpmini/

>>145
＞ぜんぜん矛盾してない。計算せずに配線で変換するだけ。

面白いこというな。お前FPGAで電卓作ったんだろ？

配線だけで浮動小数点加減算の
・桁合わせのシフト
・結果のノーマライズ
をどう実現するのだ？

配線だけなら劇的にハードが減り性能が向上する。
インテルがスカウトに来るぞｗ


＞インテルのＦＰＵについて無知なの？
＞大昔の最初のＦＰＵからその仕様だよ。

っで、整数演算より早いの？

>>146
ゴ・マ・カ・ス・ナ

っで、それだと、クロック非同期と呼ぶのか？

>>147
>配線だけで浮動小数点加減算の
たとえば８ビットと８ビットの掛け算ならその総数だけ結果を用意するだけ。
組み合わせ数が少ないものであれば、その総数分だけ用意しておけばいい
古典的アルゴリズムです。組み合わせの総数が増えるものには対応できませんけど。
８ビット程度なら簡易である。

>っで、整数演算より早いの？
確か記憶だとＦＰＵの１演算は
数千クロックぐらいかな。

>>148
おれはインテルの過去ＣＰＵ全部が非同期など一言も言っていない。
そしてどの部分が非同期とも言っていない。
完全同期か、完全同期じゃないかの２択ですよｗ
１個でも非同期で動く部分があれば完全同期とは呼ばない。過去のＣＰＵは
ではない。
nehalemになって完全同期じゃないかと主張したつもりだが。
なんか先走ってない？

>>149
＞たとえば８ビットと８ビットの掛け算ならその総数だけ結果を用意するだけ。

あのなあ、桁合わせシフトと結果のノーマライズの話をしてるんだがな。
まあいい。

掛け算の話をするなら仮数56bit同士だと112bit、なんだがそんなものを配線？メモリ？
でできるとでも思ってるのか？バカ。

そもそも浮動小数点の加減算をどうやるのか知っててしゃべってるのか？
それが怪しく思えて来たｗ


＞確か記憶だとＦＰＵの１演算は
＞数千クロックぐらいかな。

そのクロック数は知らんが、ところでそれは整数の場合より少いのか、それ？

>151
>掛け算の話をするなら仮数56bit同士だと112bit、なんだがそんなものを配線？メモリ？
>でできるとでも思ってるのか？バカ。
規模的に可能だし、pentium時代は浮動小数点の一部をその配線（メモリ）で
作っていた事実はどうするのよ？
その事実すらしらない？初代ペンチがその部分（演算の結果テーブル）
をbugって修整したって話ね

>そのクロック数は知らんが、ところでそれは整数の場合より少いのか、それ？
そのころの整数部分のクロック数はおおよそ
５から２００クロックの範囲だったとおもうぞ。
かなり昔にデータシート読んだ記憶だから不確かなんだけど。

>>150
っで、
演算器部分はクロック同期なんですかクロック同期じゃないんですか？
過去に演算器部分がクロック同期じゃない品種があったんですか？

>>153
>演算器部分はクロック同期なんですかクロック同期じゃないんですか？
沢山ありすぎて知らない。
それにその辺はたぶん発表されていない。
あったかもしれんが、なかったかもしれん。
またＣＰＵのＡＬＵ部分以外でも内部プロセスの目的としない
演算器が無いとはいえない。昔はクロック同期だと信じているほうが
遥かに馬鹿にされる対象（俺）だったのも事実だけどな。

>>152
＞規模的に可能だし、pentium時代は浮動小数点の一部をその配線（メモリ）で
＞作っていた事実はどうするのよ？

どこまでおバカ？
っじゃあ必要なメモリ容量を算出してくれｗ
結果は112bitで場合の数は2の112乗だ。

天文学的だぞｗ

>>155
>どこまでおバカ？
そっくり返す。短絡的すぎる。

>っじゃあ必要なメモリ容量を算出してくれｗ
>結果は112bitで場合の数は2の112乗だ。
>天文学的だぞｗ
なんでそうなる？

>浮動小数点の
>一部
~~~~~~
>をその配線（メモリ）で
よく読め。これで２回目？
近似アルゴリズムで誤差ができた部分を配線（メモリ）などのテーブルで
置き換えるって話な。

>>156
＞近似アルゴリズムで誤差ができた部分を配線（メモリ）などのテーブルで
＞置き換えるって話な。

滅茶苦茶面白いことを言うなあ。
これ、誤差の補正が配線とメモリだけでできるのかｗ

っで、その近似アルゴリズムとやらを説明してくれ。

そもそも除算じゃないんだ、誤差補正の生じるアルゴリズムなんか使って、速いはずがないじゃないかｗ
まあいい、とりあえず聞いてやる。説明しな。

>>156
http://journal.mycom.co.jp/articles/2007/04/25/idf12/001.html
>全ての割り算を行うと手間が掛かりすぎるので、実際はある程度のテーブル
>を用意しておき、このテーブルで大まかな近似値を出した上で、残った差
>を近似式を解いて求めるといった方式を取る。1994年に大問題になった
>PentiumプロセッサのFDIVバグは、このテーブルの一部に間違いがあった
>事で起きた問題である。
これですか？

>>158
それだ

>>158
除算じゃねえよ。
本人が掛け算を持ち出したんだ。

>>160
掛け算は指数部の話だろ。ｗｗｗｗ

>>154
演算器はどうなんだ？と聞いてるんだがな。
そんな全部をいう必要など無い。

それもしらんでまさか>>110みたいなはったりかましたんじゃないだろうなｗ

そんなことより電柱地中に埋めようぜ〜

>>161
横から口を出すな。
このバカは

>>147の

配線だけで浮動小数点加減算の
・桁合わせのシフト
・結果のノーマライズ
をどう実現するのだ？

に対して、

8×8の場合を持ち出して、どんな場合でもそれで高速にできるから上記も可能とのたまってるんだ。

>>162
指数部から仮数部に話を摩り替えたのはオマエだ。
俺は仮数部の話はしてなかったのを主旨を入れ替えたトリックオメデトウ。

オマエが浮動小数点全体に話を摩り替えたから、それを受け入れて
全体の話としてテーブルで変換する技もあるって話をもってきただけな。

>>165
８ｘ８はその組み合わせの数だけのメモリから読み出せば１回で処理できる。
どんな場合でも組み合わせの総数だけの答えを用意すれば演算は不要である。

>>165
どこがすり替えだ？

整数と浮動小数点の仮数部の演算は同程度の時間がかかる。ここまでは合意した。

その先、浮動小数点はそれ以外の桁合わせや結果のノーマライズがあるからずっと遅くなると言ったら
お前が、そんなもの配線とメモリだけっでできるから遅くならないなどと
超おバカなことを垂れたんだろ。
ウソツキ野郎。

>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>ウソツキ野郎。
>ウソツキ野郎。
>ウソツキ野郎。
だいたいこういう発言をする人ってどんな人か想像すれば理解できますよね。

>>166
じゃあ、浮動小数点加減算の一連の処理を説明してみろ。

それでえどこでどう時間がかかって、整数の場合と同じなのか、
共同で吟味しようぜ。

もちろんお前は8×8をふんだんに使って実装する案を出せばいいｗ

>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>ウソツキ野郎。
>ウソツキ野郎。
>ウソツキ野郎。
これでいいよ。俺はこんな非論理な発言で中傷されてもまったく困らないから

>>168
そういう視点で何かを判断するならそれでいいんじゃないでしょうか？
所詮それだけのものなのでしょうからｗ

>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>ウソツキ野郎。
>ウソツキ野郎。
>ウソツキ野郎。
おれ。ウソツキ野郎なんだよな。この発言が正当性があるなら。
おれの発言は全て嘘。何言ってもだめだよな。だめじゃんｗ

ああ、結局1人何役で逃げ出したのかｗ
まあ浮動小数点の詳細なんて知っていそうになかったからなｗ
勝手にやってなｗ

>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>ウソツキ野郎。
>ウソツキ野郎。
>ウソツキ野郎。
ごめんよ、俺ウソツキだもの。所詮そんなものだよ。
俺って超おバカだからさ。貴方のような超天才にはもうはむかわないよ
だって殺されそうだもの。ｗｗｗ

>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>超おバカなことを垂れたんだろ。
>ウソツキ野郎。
>ウソツキ野郎。
>ウソツキ野郎。
ウソツキがなんの論理主張しても、ダメだよ。
だよな？オマエの論理で完全否定されているんだし。
ウソツキを認めたんだからさ。オマエに返事しても無駄だろ。
こんな簡単論理ぐらい分かるよな？もしかして感情論だったの？

ID:8XOhX2GI = ID:zGaASs0q

あーあ、壊れちゃった

>>176
それすごすぎ

こ　の　ス　レ　は　乗　っ　取　ら　れ　た

心が小さいってどういうこと？

>>175
無様だな

>>179
魂の器が小さいってこと。

NECのスパコンの器は世界一大きい。
中でも地球シミュレータは特筆に価する。Top500を調査すればたぶんダントツの1位だろう。

>>182
性能辺りの筐体の大きさは1位だろうね。

>>183
発熱がトップだからな。

「デフレ状況」を正式表明＝日銀の対応に期待感−菅経財相

菅直人副総理兼経済財政担当相は２０日の閣議後会見で、日本経済の現状について、
「デフレ状況という認識を申し上げているところだ」と言明し、物価が持続的に下落する
デフレに陥っているとの見解を表明した。

政府が戦後初めてのデフレと判断していた２００１年３月〜０６年６月以来
３年５カ月ぶりにデフレに逆戻りしたことになる。

こうした経済認識を踏まえて、菅経財相は「金融の果たすべき役割も多い。
政府としての認識はきちんと（日銀に）伝えたい」と述べ、デフレ脱却に向けた
日銀の対応に期待感を表明した。

亀井静香金融担当相も「（需給ギャップが）４０兆円近くになるという
深刻な状況の中で、日銀としてどういう役割を果たすのか考えるべきだ」と指摘した。

また藤井裕久財務相は同日、「デフレについては大変な危機意識を持っている。
今の状態は正しい姿ではなく、経済運営上の重要なポイントだ」と強調。

ただ、デフレ対策に関しては「大型の公共投資をやっても物価が上がるとは考えられない」と
指摘し、大規模な財政出動による需要創出には否定的な考えを示した。

０９年７〜９月期の国内総生産（ＧＤＰ）は２四半期連続で名目成長率が実質を下回り、
デフレを示す「名実逆転」となった。
こうした経済指標を踏まえて菅経財相は１６日に 「デフレ的な状況に入りつつある」と指摘していた。

ソース（時事ドットコム）：
http://www.jiji.com/jc/c?g=eco&k=2009112000274

「日銀はデフレと闘え」　ＯＥＣＤ事務総長が会見
http://www.nikkei.co.jp/news/main/20091119AT3S1902W19112009.html
OECDもリフレ政策の必要を認めた。

マイクロアーキテクチャの実装の議論はめずらしいので
興味深くスレを眺めていたが、、、FPGAをやってる奴の認識って
こんなレベルなんだね。。あきれた。ヘネパタあたりから勉強しなおして
ほしいなあ。
そもそも>61で浮動小数点より整数演算の方が時間がかかる風の
ことを書いた時点でわかっていない感まるだしなんだが

横から見てた
どの程度実装していたかによるが

関数電卓をＦＰＧＡで実装するのはなかなか難しいだろう。

数値記憶するだけで相当ＦＦが要る。
最近はメモリ付きってあるのかな。

4倍精度FLOPSってちゃんと書けよ！うざいなぁ。
8倍精度でいくつ叩き出せるんだよ？ｗ
16倍では？
32倍では？
もうちょっと、次元を広げようぜ！
ピン数増やすなら、できてもおかしくない。

コアの中にシリコン系ゲル成分でも封じ込めたアナログコンピュータでも、考えようぜ！
リチウムイオンバッテリーのノリでさ。
･･･あれ？豊胸施術みたいｗ

ヘネパタ

ﾅﾂｶｼｽ

近所の図書館に蔵書があるが貸し出し中のことが多いんだよな
そんなに自分の住んでるところの教育水準が高いと思わなかった

アメリカの京速計算機システム開発妨害とNECのSX妨害は、

>>1

が目的だった。


また、日米スパコン戦争において
アメリカは日本を国連の敵国条項どおり敵国として扱ったので、
アメリカは日本の敵国であり、
NECのSXの米国への流出は敵国への技術流出スパイ事件として
NECと米国を摘発できる。

>>20
民主党政府は反米を標榜しているが、日本を滅ぼすためなら米国の味方をする。

>>25
NECのSXは独自プロセッサなので何があっても守らなければならなかった。

米韓にはめられた。

ガソリンに混ぜるニトロとはニトログリセリンのことではなくて、
ニトロベンゼンである。

>>194
ニトロメタン・・・

多分IからNへは、AMDの製品を使わないようにとする秘密契約が
結ばれているはずだ。それと引き換えに莫大なリベートも
同然にCPUのディスカウントが為されるのだろう。

ベクトル型の技術の重要部分もアメリカに行ってしまったか。

まぁアメリカのほうが科学技術にかける金がはんぱないからな。
開発陣にとってもその方が幸運かも。

もうベクトル型なんて実のところほとんど使われなくなってるんでしょ
そもそもスカラ型がベクトル部を取り込んでる感じで大きな差が
なくなってきてるし、NECもやる気なくなったから
スパコン撤退→今回の共同開発宣言になったわけで

PCの処理能力が上がって、これからはワークステーションはHPCの1ノード
みたいな構成にしないと存在できなくなるから、目論見はこっちかな。

200

↓蓮舫がスーパーコンピュータについて一言

あたしの水着写真をスパコン・フォトショで修正しなさい！

どこの白雪姫の意地悪ババァだよｗ

あのーベクトル技術はもともとCRAYなんですが

>>198
違う。

ベクトルスパコン＝実力者
スカラースパコン＝張子の虎

>>204
アメリカは日米スパコン戦争でリニアに競争を続けていたが
1970年代後半に、ベクトルスパコンの技術力で日本にはリニアには対抗できなくなっていた。
ベクトルスパコンの性能は実力を意味し、よってこの事態は米国の敗北を意味した。

だから、IBMスパイ疑獄事件や日米貿易摩擦を理由に
政治的に日本のスパコンメーカー後と日本のスパコンをつぶした。

根性と執念で生き残ったNECが、地球シミュレータをつくると、
アメリカは実力を意味するベクトルスパコンはおろか
LINPACKベンチマーク専用機であるスカラースパコンでさえ
2年半も巻き返すことができなかった。

TOP500はベクトルスパコンには異様に不利であるにもかかわらず。

米国は敗北をごまかし、LINPACKベンチマークのスコアとTOP500の占有率だけで
「意味なく」勝つことだけを目指した。
実力ではなく印象で勝つことを目指したのだ。

しかし、印象操作にもかかわらず、
いまだに新地球シミュレータは実行性能つまり実力では世界一である。

>>43
外野だから想像だが、むしろSXを生き残らせるために提携したんだと
思うんだがな。

SXはある種の計算ではアドバンテージあるんだよ、今でも。
しかし台数はあまり売れないから開発費を大量につぎ込むことはできない。

提携して、SXのために必要な高バンド幅メモリやインターコネクト技術の
開発負担をSX以外にも分担させることで、開発継続をしやすくするのが
目的なんじゃないのかな

>>205
今回の提携は、TOP500シェアで圧勝しているIntelがLINPACK番長の
座だけでは満足できなくなって、地球シミュレータのようなマシンが
得意としLINPACK番長が苦手としていた計算をも含む
全計算分野を制覇しようと乗り出して来たんじゃないかのかな

>>78
スパコンていうと、かなりパソコンに通じている人間でもCPUの事しか
話さないね。　ホントに難しく、凄いのはCPUが活躍できる
環境を作る事の方なのに

>>207
Intelとしては普通にCPUでAMDやIBMとの競争もあるので、
メモリバンド幅の改善等による性能向上は非常に意味があるんだろな。
Coreマイクロアーキテクチャーに移るまではAMDに迫られて非常に危険だったし。

プロセッサファミリー別のパフォーマンスシェア（Top500/2009年）
Intel EM64T 54.2％
AMD x86_64 22.2％
Power 21.5％
Intel IA-64 1.0％
Others 1.0％（京速のSparcや地球シミュレーターのSXはここ）

日立のスパコンのためのCPUチップ設計技術部門はIBMと提携してPowerチップが
供給されることによりリストラされた。
NECのスパコンのためのCPUチップ設計技術部門もINTELと提携し、Intelの
チップが供給されることによりリストラされるであろう。
富士通のスパコンのためのCPUチップ製造技術部門も、。。。。。

そうして将来のある日、提携が解消されたら、日本はCPUを製造できない
ので、相手の言い値で制約つきのチップを供給して貰うか、外国から
システムを買うしか選択肢が無くなる。

日本はこれまで、民生用のPCのチップはほぼ全滅していて、一部の組み込み
用のマイコンチップも、だんだんと無くなり、ゲーム用の東芝CELLも
先行き不明である。
汎用CPUとしては辛うじてサーバー用にシェアを減らしつつあるSPARCとか、
１個あたりのコストが採算をあまり要求されないNECのSX用などが残って
いたが、そういうのも、全滅させれば、日本は汎用CPUを生産する能力が
消えるので、アメリカにとっての脅威が潰せるのだ。

Opteron Six Core 2.6 GHz　22万個つかって1位って言われてもてもねぇ。

ESはいまだに31位だぞ。1280個で。

ではなぜSXを棄ててインテルに魂を貰うことにするのかね。

もうかんないからじゃね？

>>205
そんなにベクトル型スパコンが優れているなら
もっとたくさん作られて採用されるはずでは？
LINPACKでランキングに入るためだけのマシンもあるだろうけど
スカラ型スパコンが実際に導入され研究に使われている
事実を無視してるように見えるんですが

結局ベクトルスパコンは特定の計算ですばらしい性能を発揮するというだけで
その他大半の研究ではベクトル型は必要ではないんでしょ

>>212
コストダウンの為でしょう。
専用スパコンCPU使うよりインテルCPUの方が圧倒的にコストを
減らせる。

>>214
ベクトル型は4次元（3DT)シミュレーションで圧倒的能力を発揮
するのだよね。
ただし汎用性ではスカラ型に分が有る。

>>214
IntelがNECの技術を欲しがったという>1　が、
TOP500をシェアで席巻しているようなひたすら多数のパソコンCPUでflopsを
稼ぐ機種ではだめな計算に無視できない量の需要があることを示している

>>214
２ｃｈはＮＥＣ工作員が沢山いるから仕方が無い。

・演算速度：
　　スーパーコンピュータ　＞　PS3クラスタ

・ハードウェアコスト：
　　スーパーコンピュータ　＞　PS3クラスタ

・単位時間当たりの計算量
　　スーパーコンピュータ　≒　PS3クラスタ

やっぱり専用プロセッサでカスタマイズしてるから特定の分野に強くても
汎用性がないと儲けって観点で見ればマイナスだなあｗ

ジャック・ドンガラです
スパコンはLINPACKの早いのがよいスパコンです
ニホンのみなさん、りかいしてください

インテル、ヨーロッパのエクサ規模の計算のための研究センターを作る。

http://www.intel.com/pressroom/archive/releases/20091118comp.htm
Intel Makes Multi-Million Euro Investment
to Create European Exascale Computing Research Center

犬ECは「アメリカのスパイである朝鮮人」とチップ開発することになったんだろwww

NECが独自CPUを作る部門が解消された頃を見計らって提携関係は解消される
のだろう。大阪城の外堀を埋めるという段階。

>>224
するとこの後、NECの社歌でIntelを
分割してるとかいうイチャモンをつけられる訳か

プロセッサ自体にスタック型でDRAMを実装する時代になれば、intelが
TOPでＦＡじゃん。レイテンシーでもメモリ帯域でも凄く安価に
簡単に高性能にできるってこと。

>>226
ノード間が遅いマシンはゴミ

国家安康　君臣豊楽

提携を持ちかけて、技術を人と共に吸い取り、吸い取れるものがなくなったら
棄てるというのは、よくある戦略だろう。

＞G-Streamでは、1位はJaguar、2位はリバモアのBG/Lが占めたが、
＞JAMSTECのNEC製のSX-9システムが3位に入り、関係者が表彰を受けた。
＞また、JAMSTECのシステムはG-FFTでもJaguarとKrakenシステムに次いで3位に入った。
ttp://journal.mycom.co.jp/articles/2009/11/25/sc09_top500/001.html

技術系の情報メディアではかろうじて紹介されるが
あほな一般マスコミや経済系マスコミはTOP500順位やシェアしか伝えないんだろうな

リンパックベンチマークは、そのベンチマークが１回だけ（何度その前に
失敗しても）成功した時の性能値なので、そのシステムの運用に際しての
信頼性や耐久性は、そのベンチマークの実行にかかった時間程度は正常
稼動したことしか分からない。

>>224
SXしかなかったから、事実上既に無いよ。

半導体子会社の組み込み用マイコンはあるけどね。
でももうすぐ子会社でなくなる。

はっきり言って、フタを開けたインテルはあきれると思う。
NECの余りの力量の低さに。

ノード間が速いといっても、
カネに糸目をつけず、費用対効果など完全無視でつくれば、
どの国だってそこそこのものはできる。

地球シミュレータみたいなメチャクチャなことは普通の国ならしない。
日本も、
自民が日本財政を自分の財布と思ってバラ撒き、
バラ撒きによって支持を得ていたうちはできたけどな。
世界の恥。

インテルのCPUを使うというか組んで頂くというか、そうするのは、
コストのためじゃないよ。
もちろんそれもあるが、スカラ性能で、もはや半導体世代にして2世代くらいの差がついてしまったから、
自前で開発するメリットがかけらもなくなってしまったってことだ。

SX-9だってベクトル化率が9割を超えるような流体や気象関係位しかいいスコアが出なかったのは、
スカラ性能が貧弱なせいだ。

スペック自慢は良いから

小型マイコンの世界ではＮＥＣは技術をもっているが、
スパコンでは特許の世界だからな、
大規模とか大型ではなくＣＰＵそのものが独自で高性能なものが作れるか
ってこと。
ＣＰＵ内部の技術は特許の塊で、そこに手を出せないのは明白。

>>234
＞世界の恥

世界各国「何を今更」

173 ：名無しさん＠_＠：2009/10/10(土) 22:03:50 ID:VD3fygqk0
戦前、大東亜戦争が始まるまでのロックフェラーは、
日本を挑発して戦争をおこさせ敗北させることが目的であり、
そのための種々の方策を講じていた。
それは目論見どおり、日本の敗北に至ったわけである。
これは、ロックフェラーの利益にかなっていることであった。

この観点から現在の日本の状況や問題を考えてみるのはどうだろうか。

なぜ、ロックフェラーは大東亜戦争をおこし、第二次世界大戦に
参加しようと考えたのか。
彼の金銭的利得のためだといって差し支えない。

174 ：名無しさん＠_＠：2009/10/11(日) 02:17:27 ID:1mN1JJM00
んー難しい話してるなー
でも日本の民度がどんどん下がっていくのは実感出来る

175 ：wb20proxy14.ezweb.ne.jp(05004010989156_mc)：2009/11/12(木) 13:39:02 ID:fzS7B0VxO
>>173
ロックフェラーを過大視しすぎの妄想。
しかもロックフェラーはユダヤ系じゃないし。
もちろんユダヤ陰謀論も荒唐無稽だけど。
--------------------------------------------------------------------------------
KDDI-HI3F UP.Browser/6.2_7.2.7.1.K.3.349 (GUI) MMP/2.0

176 ：wb20proxy06.ezweb.ne.jp(05004010989156_mc)：2009/11/17(火) 07:51:56 ID:3ppvx+SrO
>>174
そりゃこんな与田話を信じる奴がいればね。
--------------------------------------------------------------------------------
KDDI-HI3F UP.Browser/6.2_7.2.7.1.K.3.349 (GUI) MMP/2.0

てか、数千億かかってても実際の開発費はその数分の1
大半は天下り企業なんかの下請け丸投げピンハネで終わる
これはIT業界のどこでもそうだけどな
肝心の技術者は奴隷階級といってもいい、日本以外じゃありえないレベル

日本のスパコンはプロセッサから専用なので開発費がべらぼうに高く見えるけど
実際はプロセッサ開発費も含めれば日本のスパコンはコスパはいい

ただし、既製品を並列接続するのが今の主流になってきてて
その場合はプロセッサ開発費は一般販売でペイされるからプロセッサ開発費を考えなくていいってのが利点

つまり、アメリカ様にたてつく事になる可能性がほぼ100%だけど
日本もPC用汎用プロセッサを作ってそこから並列でスパコンを作ればいい
内需も盛り上がるし一石二鳥だと思う
CELLが作れるんだからあながち不可能でも無いと思うんだけどな
圧力に屈するなら自由な市場とはとてもいえんだろう

>>240
今の状態だと一般販売されているCPUは、IntelとAMDの2強。
GPUでもnVIDIAとAMDの2強。
（というか激しい開発競争があるから一般のCPUが高性能になったわけですが）
なので、どちらかのメーカーが無茶な値上げとかしたら、
もう一方を選べば良いわけですからね。

2社が協調して日本向けだけに値上げしたらカルテルで訴えられるし。

>>4はもっと評価されてしかるべきだ

〉241
対日販売しなくなりましたと云われたときに、それを訴えるところは無い。

そんな事態になったらスパコンどうのこうの以前に日本終わってるから
安全保障とかくそくらえだっぜ

>>244
安易に買えるからって技術開発をしないって選択になるとは限らないんだぜ
日本は工業製品輸出国なんだから取れる牌は全部取りに行くべき

米の国の顔色伺って製品作るようじゃダメだ

取れる牌なんて残ってないだろ

>>246
高密度実装技術や冷却技術は、まだ日本の企業でも競争出来る
レベルだと思います。

ああ、書き方が悪かったね
CPUとかGPUの世界に取れる牌なんて残ってないだろ
ってことで

90年代にクレイが潰れて日本製スパコンが勝利したとき、アメリカは地獄の関税100%をかけてきて
自国産業を守った。

こんないかさまに市場原理のみで逝くほうが馬鹿ｗ

がんがん金をつぎ込め。支那人や朝鮮人に回している補助金や生活保護を打ち切れば
いくらでもやれる。

INTELのCPUではノード間バンド幅128GB/sは逆立ちしても無理だから提携したんでしょ。

>>240
開発力はあっても生産力がないのが今の日本メーカーの現状。
あと営業力も欧州、アジア（中国、中東）市場で
取り残されてるからね。どんなに技術的に良いものを
作っても市場のシェアを取れるかは別の問題。

ビジネスニュースな話だと、本当に実体を知ってる人でないと判断できないよね。
データシートの翻訳をお互いやってるだけでも「共同作業」といえないことは無い。

>>247
SXの基板とか配線が初期のICみたいな密度になってるみたいだな

SXの話が出てくるけど
acos4用ハード と X86 の比較ならX86でもいいんじゃねーの

富士通のプロセッサが幾ら優れていても売れないなら、
売れるintelと組んだほうが良い

x86は知っての通り命令セットが複雑過ぎてクロックを上げられないと言う
最大な弱点をCISC命令を命令デコーダでRISC的に分解して、
内部ではRISC的な演算処理することによってなんとか凌いでしまった。

RISCも設計当初の理想は良かったんだけど
RISCベースのCPUも結局、世代を経るに従って、最初にISAを定義された頃より
クロック上がってきたことと、アドレッシングモードを拡張したりした結果、
デコーダで命令分解したりてx86のデコーダとやってることが大差なくなってしまった。

それでもRISCには固定長命令と言う優位点があったんだけど、それさえも
昔はデコーダの複雑化に繋がると否定されてた可変長命令が
命令L1容量と処理のボトルネックになりやすい命令帯域を節約できるってことで見直されてきてる。

Pen4の時は、マクロ命令を徹底的にμOPsに分解して内部RISC化を突き進んでたが、
これはクロックあたりの性能がよろしくないってことで、以降はμOPsフュージョン、
MacroOPsフュージョンなんかで、むしろCISC的な方向に先祖がえりすらしてる。

そして可変長命令ゆえに拡張命令を後からいくらでも付け足せることができて
MMX1 → MMX2 → SSE1 → SSE2 → SSE3 → SSE4 → AVX
とどんどん進化し続けるISAになってしまった。

京速プロジェクトに使う、富士通のSPARC64VIIIfxはRISC系命令セットで
32bit固定長命令ゆえに、256bit SIMDユニットの新命令追加には非常に苦労して
レジスタ指定のために命令を分割すると言う荒業を使わざるをえなかった
RISCは確かにシンプルだがバイナリ互換性を維持しつつ拡張を重ねると
優位点がどんどん失われていくISAであるとも言える

科学者的視点の民意を国会と日本浸透させていただけないでしょうか。
　　すみません、「全」在宅系の方は、保守の議員さんが国会で説明しやすいよう、
自分の不安な２ＣＨなどの掲示板名と発言を拾って、自分の気持ちも数行纏めて、
メールしていただけないでしょうか。たくさん憂事がありすぎて、もう駄目です。ヘルプです・汗
イージス艦や、さだかでは中国の海軍を日本に寄港させるという事を聞きました。
人民解放軍や、トロール船で難なく四方八方から乗り込んでくる事も可能です。宜しくお願いいたします。
(・ω・｀=)ゞ　　　科学者的視点の民意を国会へ
■外国人参政権と、２重・３重国籍、ニセ人権擁護法案 (水間政憲・激論ムック迷走日本の行方)

が通ると、中国人が２億３億と、 チベットのように押し寄せて、動乱を起こしやすくなり、
チベットの二の舞になります。
民主の補正予算削減、仕訳で、自衛隊の力を弱められています。
チベットの二の舞になる要因は、法案が通らなくても、起こらない可能性を歪められるのでしょうか？
■
決めるのは、あくまで私達、民意が決めるという事を・09.11.25.青山繁晴がズバリ！7/7
http://www.youtube.com/watch?v=8LviNLLdLto

科研費とっても、学校に額の３分の１はピンはねされるんですよ。
だから間に何段階も入るプロジェクトは、アニメの製作と同様で
末端には金はごく一部しか入らないの。

まるで全ての研究費用がそのように使われたかのように書いているが、
少なくとも昔自分が知りえた費用はそんなじゃないものがあったぞ。
そういうケースが少なくないだろうなとは思うが

「スパコン」という言葉に国民は錯覚してるね。

ほんとは混浴の温泉のことだおね

温泉合コンの略じゃね？

>>233
力量なしでどうやったらこういう数字が出せるのだい？

Peak　　　G-HPL　 G-FFT (TFlop/s)
2331.000 1338.67　10.6985 ORNL Jaguar top500 No.1
2331.000 1533.77　 6.25275 ORNL Jaguar top500 No.1
131.072　 79.546　 6.94239 地球シミュ

>>198
>263 のような結果を見ると差がなくなっているとは言えないだろう

linpack詐欺だなこりゃ

>>264
大規模並列で性能が出ないアプリケーションでJaguarと同じぐらいって事だとすると、
シングルCPUの性能がJaguarで使っているOpteron並って事になったりしないですかね？

ピーク性能が17.8倍あるのに
Ｇ−ＦＦＴの性能差が、1.54倍

少なくともG-FFTに関しては、ピークTFlops単価で
Ｊａｇｕａｒの11.5倍の金を出してとんとんということか。

それ以下なら地球シミュのほうが安いと言うことになる。

>>266
今見てるのはメモリー性能だから

>>266
今、本当の問題はメモリー性能だから

演算機はCPU上でゴミのように安い。CELLみたいに見かけ上はいくらでも大きく出来る。

>>269
１チップのメモリ帯域幅を調べると、SX-9は、256GB/s(これが16個で$TB/s)
Intelの2009年末から始めに出てくるNehalem-EXは、DDRレーンが8同時なので、
DDR3-2000を使えるなら、16GB/s x 8で、128GB/sと、
半分まで迫る勢いですよ。

>>270
効率よく動かすためにというのを考えると、コアあたりのメモリ帯域幅で比較すべきなんじゃないかな?
SX-9は、256GB/s Nehalem-EXは8コアなので16GB/s

>>271
そこは方式が違いますからね。
Nehalem-EXは、8ソケットまで対応するらしいので、
サーバーになると来年夏ごろかなぁ。
そのぐらいの時期にHPC Challengeとかで地球シミュレータ2と比較
して、桁の違う速さになるかどうか。

>>272
さすがに地球シミュレーター2との比較は無いですね。
地球シミュレーター2で使われている、SX-9との比較。

なんでNeheの未来の仕様とSXの過去の仕様とで比較せにゃならんのだ

>>274
> なんでNeheの未来の仕様とSXの過去の仕様とで比較せにゃならんのだ

方式的に圧倒的に優れているかどうかを検証するためですよ。
方式的に圧倒的に優れているのなら、2〜3年程度の差があっても、
その優位性は桁違いなはずでしょう。

スパコンの世界は時間差で圧倒的な変化が訪れる世界なので
その論法は通用しない

>>276

来年使えるコンピューターの性能比較といった考え方の方が、
素朴かもしれません。
元の記事は、IntelとNECの提携の話で、その成果は2011年から2012年に
出てくるそうなので、本当はその世代で、ベクトル型とパソコン用CPUを
比べてみるべきなのでしょうね。

同時期に買えるというのはフェアな比較だろうな

ただし、変化は連続的に起きるわけではなく、階段状に起き、
階段の時間幅は両者で異なる。昇段直前か直後かで有利不利が大きく
左右されるから、ある期日一回だけの比較では判断が偏る可能性がある

HPC向けに投入されるNehalem-EXはLarrabeeをダイレクト接続するためのハブ

SXが最大1Tの共有メモリに16CPU接続
1CPUあたり256GB/sで計4TB/s

Nehalem-EXが8コア=1ソケットで
各ソケットごとに128GB/sぶら下げる構造。
4ソケットを互いに接続できるので
計512GB/s、将来的に8ソケット相互接続だと
1TB/s

それぞれ特色はあるが、この辺の強化で
NECとIntelが手を組んだのかな。

ＭＳＸはなにか？

FFTの性能が同等なのは、ネットワークメモリバンド幅が同等であることを
暗示している。

ES2はノード間接続が2段クロスバーになっちゃったんで単段クロスバーのES1からすると退化。
ノード単体の高速化でカバーしてるけど頭でっかちで足腰が弱くなったって印象。
予算的な制約が有るのは分かるけど単段クロスバーでノード数MAXなES2も見てみたかったな。

>>282 >>283
HPC challenge の結果を見ると、単段構成の東北大と比較して、
理論性能：3.75倍、G-FFT：2.92倍、PTRANS:2.98倍　だね。
ES2の2段クロスバで性能を出すためには、プログラム側でなにか対応しているの？

IntelとNECの共同開発はとりあえずAVXにNECのベクトル技術を
組み合わせていくということが目玉になってるけど
メモリ帯域幅の向上のほうがかなり大きな意味を持つんだろうね
シリコンフォトニクスの分野で両社ともかなり深い研究をやってきてる

Inteｌは次世代のHPCで覇権を取るために提携する
価値ありとみたんだろうな

SXがメモリを中心にしてCPUが繋がる共有メモリ式
Nehalem-EXがCPU同士をQPIで接続してメモリが繋がる方式

CPUとメモリの関係が中心と外側で逆になってる。

共有メモリそのものはよくある方式だから、高速共有メモリで
ＮＥＣが特許をつかんでいて、同じ方式は使えなかった可能性が高い。

NEC-Ｉｎｔｅｌの提携はこの特許をクリアしようとしているのかも知れない。

>共有メモリそのものはよくある方式だから
よくある方式だろうが、特許の塊。
結局特許の数をどちらが沢山支払うか。
ＳＸだけでもＮＥＣの特許だけで作れたと勘違いしている
致命的な馬鹿がいるのが問題なんだけど。

>>279
その情報は確かなの？

昔、CPUのVシリーズで敵対関係にあったりした時代は過去のものか。
インテルに組み込まれてしまうしかない。かつては半導体生産額で
世界トップの会社だったNECだが。官主導の日米半導体協定が、日本
の半導体メーカーを堕落させてしまったことが非常に悪影響している。
日米半導体協定が解消したときには、日本は既にアメリカにとっての
脅威でもなく、むしろ台湾や韓国が強力なライバルとして登場していた。
日本の経営陣はピッグサイクルを十分に考えることなく、半導体価格が
上がり始めると横並びで大規模投資を行って、その投資による生産が
はじまると値崩れして儲からなくなって、を何度も繰り返したが全く
学習していない。

>>286
CPUにメモコン内蔵した時点で、ccNUMAしか有り得んだろうが。

京速計算機の開発研究でメドが付いたとかいわれるNEC側の
チップ間高速オプチカルリンクの技術をインテルが欲しがったのだろう。

>>282
いやそうじゃないよ。

LINPACKやG-HPLとG-FFTとでどれくらい近い結果を出せるかが
インターコネクトやメモリシステムの性能を暗示する

絶対性能の数字はシステム”建設”の規模をあらわしているだけだ

デュアルコアやクワッドコアも共有メモリといえば共有メモリなんだな。
速度を落とさずに4ソケットを共有メモリにするのが難しいのかな。

QPIでCPU同士繋ぐのも妙に複雑だな。プログラミングが面倒そうだ。

>>293
QPI接続は、アドレス空間を共有し、分散されたメモリの一致制御を
ハードウェアで処理するんじゃなかったでしたっけ？
そうでないとSMPのように使えないじゃん。

ん〜。「協力」ね。

>294
ほう、結構すごい仕組みだな。
仮想的には共有メモリに見える仕組みか。

別ＣＰＵのメモリ空間にアクセスするのは
いくらか速度が落ちるだろうから
担当するＣＰＵとメモリのスケジューリング
が鍵となる。

だからccNUMA。

なるほど、NECは日本の技術を売国する為にスパコンプロジェクトから抜けたのだな。
NECって最低の会社だな。

>>298
NECは文科省の機関からことごとく締め出されるから、スパコン事業撤退も同然だな。

このスレの内容理解するには、パタヘネ、ヘネパタの次に何読めばいい？

>>296
共有するメモリの数が少なければ仕組みとしてすごいとはいえないと
思うが。ソフトウエアで処理する仮想的な共有なら、
アプリケーションを作る側で意識することはありえないだろうね。
速度的に落ちるのは当然だろうけど、
実メモリを共有するのではなくキャッシュ上のメモリを他の
CPUに転送するハードウエア機能があるならそんなに遅いとは
言えないと思うよ。メモリ自体はどんなに早くても１０ｎｓが
同一素子の限界速度だし。

>>298
それ逆ね。PC-9801時代にIntelとNECはV-30で喧嘩したことが有るけれど。
それ以降は、お互いに良好な関係が続いていた。

今回のこの話は、Intel側から技術供与の話が出てきていたので、
クロスライセンスの形で、Infiniバンドなどの技術供与という話が本当のこと。

>>300
牧野先生のサイトが一番手っ取り早いかな

事業仕分け　スパコンは事業予算復活
http://www.youtube.com/watch?v=265T3n8TBpo

民主党 「スーパーコンピューター・・きちんと説明されていれば」
http://www.youtube.com/watch?v=46Qw2iT8Iio

民主・枝野元政調会長、「『事業仕分け』」結果は見直しの可能性ある
http://www.youtube.com/watch?v=8KYcSom96Eo

菅科学技術担当相　スパコン開発費削減「見直すべき」
http://www.youtube.com/watch?v=DkQ5o_wDNPA

【コラム】スーパーコンピュータを独自開発することの意義…
NECがIntelを選んだ理由−元麻布 春男氏［09/11/24］
http://anchorage.2ch.net/test/read.cgi/bizplus/1259160517/

　IntelとNECは16日、次世代のスーパーコンピュータに関するシステム技術を共同開発することで合意したと
発表した。将来、NECは現行のベクトル型プロセッサベースのスーパーコンピュータであるSXシリーズに加え、
IntelのXeonプロセッサーベースのスーパーコンピュータを販売するとしている。

　Intelは次々世代のSandy Bridgeで256bit長のベクトル演算拡張であるAVXを搭載することを明らかにしている。
これと今回共同開発することになったシステム技術、高速インターコネクト技術や広帯域メモリ技術等を
組み合わせることで、Sandy BridgeベースのXeonを、HPC分野により魅力的にすることが狙いなのだろう。
もちろんベクトル型プロセッサに関するNECの豊富な経験も買われてのことだろう。

　ベクトル型、スカラ型を問わず、今後もNECは、スーパーコンピュータ事業を継続していくことになる。あるいは
Xeonを用いたスカラ型のスーパーコンピュータに、ベクトル型のSXシリーズを組み合わせるハイブリッド型の
スーパーコンピュータも視野に入っているのかもしれない。

　そのNECは今年の5月、文部科学省が推進してい

まあ、役所系のシステム構築でマルチベンダーは難しいよ。
例えば、システム開発フェーズでさえ、各社別の用語が使われる。
Fで、PTといえば、Hでは、ETだし、Nでも、ETだし。
Fで、ITといえば、Hでは、CTだし、Nでは、ITだし。
Fで、OTといえば、Hでは、STだし、Nでは、OTだし。
Fで、STといえば、Hでは、OTだし、Nでは、STだし。

各社ごとの伝統もあるからね。まあ、経済危機でリプレースがキャンセルに
なったのも大きいからしょうがないんじゃない？

インテルのx86CPUではスパコンの実演算を行わせるのは
著しく非効率になるからね。NECのSX CPUをアクセラレータ、
インテルのx86CPUを制御機として使うヘテロジニアス型の
スパコンを開発するつもりなのだろう。

スパコンもintel支配か
日本はますます落ち目だな
その元凶は西

インテルのCPUではスパコンを構築することは不可能。
最先端のRISC-SIMDプロセッサ、もしくはベクトルプロセッサに
比べて10%しか性能が出ない。
インテル製CPUはスパコンの制御ノードにしか使えないので、
NECが制御ノードにインテル製CPUを配したスパコンシステムを
開発するんだろう。

＞クロスライセンスの形で、Infiniバンドなどの技術供与という話が本当のこと。
名前からすればインフィニバンドって∞をロゴにしているFじゃないの？

>>310
面白いギャグだな。

つまんないよ

http://ja.wikipedia.org/wiki/InfiniBand

これからはDRAMはCPU内部に実装する時代がすぐ目の前まで来ている

ああDRAM混載か
数年前までは流行りかけてたけど
今じゃすっかり組み込み向け専用の技術になっちまたったな

混載っつーか今話題なのはダイ貫通ってやつだろ。
CPUに穴開けて電極通してCPUの上に重ねたDRAMセルにアクセスするという。

これをパソコンあんまり知らない人に、上手く脚色して話して驚かせてやろうと思う。
「アメリカ人は穴の開いたCPUを売りつけようとしてるんだよ！」みたいな感じで。

穴開けるのはメモリの方だろ？

だとしても「アメリカ人は穴の開いたDRAMを売りつけようとしてるんだよ！」になるだけだな。

ふーん

IBMはPower7でE-DRAMだったか、要するにDRAMのようなメモリをキャッシュに
採用して、トランジスタの数を大幅に削減し、チップ面積を４割減らしたらしい。

Power7はeDRAM 32MBだな。
混載DRAMプロセスでロジック部を4GHz駆動とかIBM凄すぎる。
混載DRAMプロセスと言ったら数年前まで日本のお家芸だったのに。

>>321
DRAMじゃなくてeDRAMというのは、DRAMに必要なキャパシタ専用の
層を作らなくても汎用ロジックと混載出来る方式を新たに開発したから
らしですよ。

>>322
混載DRAM ＝ embede DRAM ＝ eDRAM

タイポした
embeded DRAM

IBM，アクセス時間が過去最短のeDRAMを発表，2008年より45nm版プロセサに混載
http://itpro.nikkeibp.co.jp/article/NEWS/20070215/262043/

>>325

て事はやはり、DRAM用にキャパシタ専用の層を作らずに、
絶縁膜をキャパシタの代わりにするのかどうかわからないけど、
DRAMを混載する技術なのね。

IEDM 2006 - SOIベースのCPUの内蔵キャッシュに混載DRAM、IBM発表
http://journal.mycom.co.jp/articles/2006/12/15/iedm1/index.html

「キャパシタ専用の層」ってのが何を意味するのか分からないけど
ディープトレンチキャパシタは通常のロジックには無い構造だね
普通のDRAMはスタック型のキャパシタだっけ？

さて理研のスパコンも発進が決まったし
NECとインテルの提携はじき解消されるだろう
インテルの狙いは日本のスパコン開発の妨害にあったからね
それが失敗した以上
こんな先のない提携に関わっている暇はインテルにはない
騙されたNECはいい面の皮だ

何を言ってるんだ
NECのXeonスパコンこそ最強だろう

>>329
他社のXeonスパコン(クラスタ)との違いは何？

>>329
Xeonスパコンの最強は中国の天河1号だろJK

現在のPCクラスタではノード間通信が弱すぎ。
次世代は1TB/S*2CHくらいの外部通信能力を持ったブリッジを作らないとダメです。

BlueWaterに使われそうなPOWER7のシステムは
1.1TB/s　らしいが”合計”だな。　一本はそこまで太くない。
通信モジュールが消費電力225Wだとか

ttp://journal.mycom.co.jp/photo/articles/2009/12/17/sc09_booth/images/016l.jpg
ttp://cheerhpc.wordpress.com/2009/11/18/%E2%97%8Fblue-waters%E7%94%A8power7/

インテルはララビ−のリリースを延期した。NECはどうする？

>>331
てんがの性能は9割がたＧＰＵだろ。

もしもインテルがララビ−を止めて、SX-9のコアを用いたマルチコアの22nm
LSI　CPUの開発に切り替えていたとするならば、すごい話題になるだろう。
SX-9のOSがコンパイラがアプリがみな動くのであれば。

ランドアンドスパコーン

>>255
RISCとCISCの差は、表向きに見えるレジスタ数だろ。

どうもNECがCPU開発にタッチできる訳でもなさそうだな。

所詮外周りか。あと販売とサポート。
まあITゼネコンで稼げるからいいんだろうけど。

日本の政府機関筋にINTEL製品をNECブランドで売り込むためのものかも。
IBM製品が日立ブランドで売られているようなもの。

犬ECなんて潰れていいよ。