【技術/半導体】IBM、光パルス利用で「数千コア」をワンチップに搭載する新技術を開発

　米IBMは12月6日、光パルスでプロセッサコアをつなぐ新しい半導体技術を
開発したことを明らかにした。

　同社は電気信号を光パルスに変換するMach-Zehnder型光変調器を
新たに開発し、従来のものの100分の1から1000分の1程度の小型化に成功。
プロセッサコア間の情報伝達に銅線を使う代わりにこの超小型光変調器を
用いることで、単一チップ上に搭載できるプロセッサコア数が格段に増加する。
またチップの消費電力、銅線によって生じる熱が減少する一方、プロセッサ
コア間の通信帯域を増やすことができる。これにより情報の伝達速度は
100倍になり、消費電力は10分の1以下に抑えられるという。

　IBMはこの技術により、スーパーコンピュータ並みの処理性能を持ちつつ、
消費電力は電球程度というチップを開発可能になるとしている。

ソース：ITmedia
http://www.itmedia.co.jp/news/articles/0712/07/news018.html

New IBM Research Technology Could Enable Today's Massive
Supercomputers to be Tomorrow's Tiny Computer Chips
http://www-03.ibm.com/press/us/en/pressrelease/22769.wss

関連スレ：
【技術/半導体】フィン型トランジスタを用いた新SRAM　従来比1.5倍の動作安定、22nm世代メモリの問題解決にメド
http://news24.2ch.net/test/read.cgi/scienceplus/1190120942/

【物理】単一の人工原子が生む光子でレーザー発振に成功
http://news24.2ch.net/test/read.cgi/scienceplus/1191499073/

【光学】メタマテリアルを使い、光の減速・静止に成功
http://news24.2ch.net/test/read.cgi/scienceplus/1195218503/

【量子】量子多体現象をシミュレートできる光半導体素子を開発
http://news24.2ch.net/test/read.cgi/scienceplus/1195734931/

【技術/半導体】ジョージア工科大学が室温環境下でC60を用いたFETの製造に成功
http://news24.2ch.net/test/read.cgi/scienceplus/1196252345/

なるほど、この手があったか
気が付かなかった

10年以内に数十コアとか言われてたけど、
10年後には数百コアが普通になるんだろうな。

と思ったけど、CPU凄いでっかくならないかな？

これは凄い
ノートPC始まったな

熱密度の問題は解決したの？

ええい、IBMは化け物か！？

ケータイにWindowsやMac OS、Linux入れてばんばん動かせる時代が来るのですね！
Android＼(^o^)／ｵﾜﾀ

ＳＸ９涙目

コアとコアが光で結ばれれば最強じゃん
同じことしなければＩＢＭのスパコンが世界を支配しちゃうのも（ｒｙ

>>6
大面積を消費している大量の配線が無くなれば、熱問題も
ある程度解決できたのと同じ。
チップ上で半分ぐらいが配線じゃないか？

intelも涙目
でもＩＢＭファンじゃないぞ

単純に考えて今の大きさで機能を1000倍にできるという事か
これは携帯が進歩するな

>http://pc.watch.impress.co.jp/docs/2007/0214/isscc02.htm
>ISSCC 2007レポート
>Intel、80コアの並列プロセッサで1.81TFLOPSを達成
光配線でない配線の塊なチップで８０コアと２００Ｗを実現した
インテル。

>これにより情報の伝達速度は
>100倍になり、消費電力は10分の1以下に抑えられるという。
同じ程度で考えれば２０Ｗということか？

>>8
http://www.nec.co.jp/press/ja/0609/1501.html

日本は一年以上前に

>>11
>プリント基板上のチップの周囲に搭載することで、わずか10cm角程度のプリント基板上で約1,000信号の光/電気変換が実現できるようになります。
>LSIチップと同一のプリント基板上
NECはプリント基板上

>単一チップ上に搭載できるプロセッサコア数
ＩＢＭは単一チップ上
全然意味が違うだろ。
実装するサイズが違いすぎる。
この利点はコアプロセッサの消費電力を大きく下げられる点じゃないか

>>11
>IBM、光パルス利用で「数千コア」をワンチップに搭載
>従来のものの100分の1から1000分の1程度の小型化に成功。

ＮＥＣの光は「4.5mm角の光モジュール」と明記がある。
ＩＢＭも従来はこの程度のサイズだったのをさらに１００〜１０００分の１
のサイズまで縮小したというのが激しく凄いこと。
http://www.nec.co.jp/press/ja/0609/1501.html

g24gVgaDは根本から間違い過ぎて訂正が面倒だ
というかIBMの言う一番下の段落で述べたものが実現するのに10年はかかる

基本的な質問なんですけど、一枚の半導体チップの表面で
配線の占める面積の割合は何パーセントぐらいなんでしょうか？

いやまて、コア当り10万トランジスタのもの1000個並べたのならいけるか

>>15
写真でよく見る半導体チップ表面のダイの模様は全部配線だ
トランジスタなどの部品はその下に隠れている

ＩＢＭは吹かしばっかだからね。

そのうち、光の速度でも足りないなんて言い出すんだろうね

そもそも今の配線みたいに光信号を自由自在に配分出来るのか？
あと受信はどうなのよ？

ＮＥＣに先越されている技術だから、バカ向けに派手な文言入れて
ＩＢＭの宣伝に利用しているだけだね

2chのおかげでパルスが
バルスにしかみえない

光信号を光のまま分配したり混合したりする光スプリッタとか光導波路とかは普通に普及してるよ。
電信柱の脇についてるグレーのボックスの中など町中でたくさん利用されてる。
今まではフォトマスクでレジストを作ってエッチングしてつくられていたけど
ガラスモールド法とかで量産されてくれば

すばらしい技術だ。俺が生きている間に廉価版が実用化されればいいなあ。

>>24
５、６年で手元に来るんじゃないの？

>>17
ほーそうなんだ
ありがとう

>>25
>>24は多分富士の病で長くないんだよ

>>23
チップの中で実現出来るレベルじゃないでしょ？
今のチップは配線凄い細かいし。
しかも何層もある。

>>27
国内コンピュータ大手F社勤務か。
社長が(業績が悪いのは)「社員が働かないからいけない」と言った会社だな。ｗ

クアッドコアなんてメじゃなくなるのか

でも高クロックのＵＰＵも未だに魅力的なんだけどな

結局コアな技術はIBMに握られるのか…

>>28
インテルのCore2のクアッドは「 ２コア × ２ＣＰＵ ＝ ４ＣＰＵ」
ＮＥＣとかもセルベースとかいうやつで複数のコアをチップ上に
乗せているタイプとかあるね。
チップ内部といっても、昔のような単純構造じゃないでしょう。
従来は大量の配線が難しいから並列に並べるのは無理があったわけで
配線数を減らせる技術で発熱量を10分の１とかに減らせるとあるし
電球並の発熱の解説から、この技術のポイントは発熱量を大幅に
減らすのが目的なのは明らかじゃないかな。（消費電力）
>>25
個人用スパコンの域ならそのぐらいじゃない？企業用スパコンなら
もっと速いだろうけど、一般ＰＣの量産用となれば10年以上かかりそうだ。

メモリも演算性能も、ますます贅沢地獄の時代へか．．．

それに合うソフトを考えなきゃな。

>>4
すでに64コアのCPUが製品化されてる。サイズも小さい。
「Tilera TILE64」で検索してみ。

ホントに人類の技術なのか、これ？

>>34
http://pc.watch.impress.co.jp/docs/2007/0821/tilera.htm
>TILE64は、まず、ネットワーク機器や、デジタルマルチメディア機器などの
>組み込み用途に採用される予定。将来は36コアや120コアの製品も予定している。
>なお、仕様書などにx86との互換性については言及されていない。
これか？

>http://wiredvision.jp/blog/gadgetlab/200708/20070822122906.html
>Tilera社の創立者は、「2014年までには1000コア・チップが登場するのを
>ご覧いただけるだろう」と話しているのだ。
これが普通になるんだろうね。＞TILE64

apple涙目

IBMは昔からこの手の発表がうまいけど

３０年くらいまえにはFuture System(FS)という当時の通産省とかを
巻き込んだ大騒ぎがあったが
その類かと

試作品の発表すらできない犬石よりまともだと思うが

面積が広い方が熱的には余裕が出来るのだが・・・

熱が出にくいなら、立体にすればいいと思うんだ。

だいたい、今のＣＰＵは爆速だからチップ間の距離が問題だろ。
それは光になっても解決出来んと思うが。

既に光の速度ですら処理性能に追いつかなくなっている現在なのにな

ＩＢＭってもう潰れたのかと思った。

ネオジオンの技術！

それは今のCPUがクロック周波数が高過ぎて非効率なだけだろ。
クロック周波数を高める方向には未来はない。だからこそのマルチコアだろ。

そう言う意味では発熱や電力消費を抑える方向は間違っていないと言える。

光で繋ぐと発熱が１０分の１以下にできるのが凄い。

つまり発熱の最大の原因は金属配線の抵抗値。

NEC関係者が必死なのはそれだけ評価しているということだろう

ど素人なんだけど、
記憶媒体の技術はどこまで高速化・大容量化してるの？（商品化されてなくても可）
教えてください。

×記憶
○記録

コアとコアの間のバス限定での話だよな？おまいら落ち着け。

その通りのはずなのに、何かおかしい流れになっていてわけわからん

その限定に思い込みたい。そうだきっとそうだ。絶対にコアとコアだけの話だ。
それ以外は絶対にありえない、そしてそれ以外にも利用することは
不可能だ、そう思いたい。間違いない。

ヤマト魂の日の丸電気こそが世界サイキョー！

毛唐の国際事務器などに負ける訳がない。
そんなこと抜かすヤツは非国民。

神国日本は永遠に不滅です。
いざとなれば神風が吹きます。
カミカゼ特攻の精神で臨めば鬼神もこれを避くであります。
肉弾特攻こそがヤマト魂であります。

PC買うの、もう少し待った方が良いって事か？

>>55
続きはないのか？

人類ってアホみたいに技術を進化させてくな。
あー。あと100年ぐらい生きて人類の進化をみてー

小湊のKSKにいたみなさん元気ですか(　^ω^) ？
俺だよオレオレ

これ、コア間の情報伝達の消費電力が1/10になるって話でしょ。
コア自体の消費電力は当然そのままなんじゃね？

詳しい人に質問。
5年以内に実用化される可能性ってどんなもん？

国防総省が金出してるところが、アメリカ的。

日本もやってくれよ。

マルチコアは、ソフトウェア開発を複雑にするからなぁ。。
ソフトウェア開発でも何かブレークスルーが欲しいな。

２コアで十分ですよ。わかってくださいよ〜

コア間の銅線密度ってコア内に比べてかなり低いよな

コア間、コア・メモリ間、コア・ＩＯ間をバスでつないで良いのは２ＣＰＵまで。
４ＣＰＵまでやる馬鹿もいるが。
だから光クロスバスイッチでつなぐという話。

同じダイ内のコア同士で光で繋いでなにか意味あるの？
数ミリの距離を電気−光−電気にいちいち変換しても
そのほうが速いのか？
変換の度にレイテンシが増えていくと思うんだが
それをひっくり返せるほど速いのかね

問題はそこ。
たぶんIntelの試験的に作った80コアや上に出てたTilera社のやつみたいに
チップ内でのネットワークの比重が大きいプロセッサに使われる。
ルーティングするような場合にね。
クロスバーが入ってるようなところじゃレイテンシクリティカル過ぎる。

バス接続はとっくに限界に来ている。
次世代のＩｔａｎｉｕｍやＸｅｏｎはＦＳＢを廃止してスイッチ接続になることが決まってる。
ＡＭＤはハイパートランスポート始めてる。てな具合のトレンド。
しかし高速クロスバスイッチはとんでもない発熱をする。
ＩｎｆｉｎｉＢａｎｄのスイッチみたいにね。
それを回避する技術。

狗医師寒者はＩＢＭの技術だとゴミみたいに書くのは
いつものことだが。事実を曲げると半島の奴らと同じになるぞ。
ＩＢＭの光技術が２分の１とか１．５分の１とか小さくできたのではなく、
従来の１００から１０００分の１のスケールの比で小さくできた
こと拒絶したい気持ちはわかるでもな（ｒｙ
コア間通信だからダメという屁理屈を言っているのはさらに意味不明だ

>>69
コア間通信の話をしているんだが理解してるか？
変調器の話であって光スイッチの話でもない。
あとHyperTransportもQPIもバスだぞ。バス接続の限界ってなんだよ。

何だ、バス接続なのか。
もと記事には接続方式が記載されていなかったからI
光の3次元トーラスかと思っていた。が、いずれやるだろう

光変調器が各コアに載るようになったのはすごいことだと思う。
この光通信路を3次元トーラスとかにしてBlueGeneの次世代機に
乗せてくるのは間違いないだろう。常識的な範囲で光を外に出せば、
多段構成ながらBlueGene類似のシステムを構成できる。

最近のIBMはPowerコアの詰め合わせ戦略を取っている。
Power*1 + Pe*7 のCELL
Power*3　のXBOX360
Power*１　のWii
Power*4　のBlueGene/P

コアの細かい種類は覚えていないので省略

これらの詰め合わせ戦略から見れば、すでにダイの面積さえあれば
コアを増やすことは比較的容易だといえる。

数千コアを１チップに入れられても余り現実的ではないが、ウイーク
ポイントであったと思われる通信路の強化を、IBM系の大量コアの利点を
壊さない範囲で実現出来そうなのは、評価できると思う。
IBMとNECは同じ山を別の方向から登っているような気がする。

先にCPU数を増やし、通信路を改良していくIBM
先に通信路を強化し、CPUを強化していくNEC

>>72
また戌医師君かよ、ミエミエ

英文記事みる限りはバスではなく、光変調器でもなく、デジタル信号で
シリコン上に流す複数の導波管と複数の光源を電子シャッターでオンオフして
いるだけのように書いてあるがこれって凄いの？
速度は10Gb/sと書いてあるな。
オンチップ上のナノフォトニクスでデジタルのままやっているという原始的な
方法じゃないのか？従来のは技術だったら多重の変調回路を通すだろ。

わかった、これってコアとコアを繋ぐというよりコアの中の任意の場所と任意の
場所を導波管で光配線できるという技術ね。ｗ

配線量を減らすだけ？

ちょっとばかり、補足する。

22万個なんていう大量CPUを効率よく接続する通信路など
構成的にもコスト的にも簡単なことではない。それでも現状、
通信路というボトルネックが性能を抑えている限り、通信路を
強化することは必然である。BlueGene系のいいところは、絶対的には
演算能力が高いとはいえないが、電力性能比が高いCPUを
とんでもなく大量に接続するところにある。そのため、余り高コストの通信路を
使用してCPU数を抑えることになれば余り意味は無い。

SXは16CPUをインターリーブ共有メモリで密結合し、その各ノードを
直接接続できる高速クロスバースイッチで接続している。その強力な
通信容量ととんでもないコストはCPUを簡単に増やすことを困難にしている。
従って、各CPU（または各ノード）を強化するしかない。
こちらもまた、通信能力を下げ、コストを減らしてCPU数を増やすことは可能かも
しれないが、通信量のボトルネックにより、効率が落ちるならばそれも無意味である。

結局、IBMもNECもバカじゃないんだよ。両者とも必要な目的に応じてできる範囲で
一生懸命やるべきことをやっているに過ぎない。

>74 >75
なるほど、チップ上の光導波管でコア同士を接続すると言うことですか？
ひょっとしたら、完全光クロスバースイッチが可能になるかも
あと、電気配線によるリークや電磁界による影響を減らすことが出来るかもしれない。
すでにリークの影響で、微細化による電力消費削減は出来なくなっている。むしろ通信路の
問題というより、低発熱、低消費電力に効きそうだ。

＞消費電力は電球程度

十分熱いです…。

>>77
そうだよね。１００Ｗでも熱い。
１０Ｗ以下ぐらいじゃないとダメダメ。

NEC叩き厨は逃げたようだなwww

>>79
犬必死

73 名前： 名無しのひみつ [sage] 投稿日： 2007/12/10(月) 19:26:42 ID:1ZY0sgEL
>>72
また戌医師君かよ、ミエミエ

80 名前： 名無しのひみつ 投稿日： 2007/12/11(火) 00:42:08 ID:m5h2PG3I
>>79
犬必死


NEC叩き厨,もはや何の反論も出来ず

ん、くやしかったの？wwww
まあ、もちっと意味のあるレスつけようね
一行厨よ

看板変えれば売れるのかね。

ＩＢＭつぶれろ

http://journal.mycom.co.jp/news/2007/12/07/003/index.html
うだうだ言ってる奴、こっちも見てるよな？

>>84
ＩＢＭの技術スゲー

>>85
>ＩＢＭの技術スゲー

非国民。
日本から出て行け。

日本は犬社員だけの国じゃないぞ

>>36
アクセラレータチップだけど512コアってのもあるよ

東大、1チップで512G FLOPSを達成する512コアプロセッサ
http://pc.watch.impress.co.jp/docs/2006/1106/tokyou.htm

>86
そんなに狭量な態度はイクナイYO

感情的だがIBMもNECも嫌いじゃない
むしろ、技術的にはしっかりしているものを持っているから
好きな部類に入る。

嫌いなのは技術力で商売していないソフトバンクとかここ最近のSONY
原点に戻らないかな、SONY
PS３だって粘り強く育てればいいとこいくと思うんだけどな
当初吹きまくった性能が実際に出るとは思わないけど

これで、また一歩、ウェーハ-スケールLSIに近づいた！

ムーアの法則まだ健在？

これもＮＥＣの起源の技術だと主張するのはニダに汚染された証拠か？

なんで妬む、

>>88
それコアってレベルじゃないし…

http://wiredvision.jp/blog/gadgetlab/200708/20070822122906.html
>しかも、まだまだ先がある。Tilera社の創立者は、「2014年までには
>1000コア・チップが登場するのをご覧いただけるだろう」と話しているのだ。
http://www.reuters.com/article/technologyNews/idUSN2027961720070820?feedType=RSS&feedName=technologyNews&sp=true

TILE64は既に発売となっているんだから、2014年に1000コアが不可能だという
理由にもならんよな。光技術など使ってないんだし。

>TILE64の値段は1万個出荷時435ドルから。
>TILE64は，3ウエイのVLIW型CPUコアと，32ビット×5チャネルのメッシュ
>型ネットワークのスイッチ回路を備えた「タイル」を64個並べたものである。
>CPUコアは，16Kバイトの1次キャッシュ（命令用が8Kバイト，データ用が
>8Kバイト）と64Kバイトの2次キャッシュを備える
>「合計で4Mバイトの2次キャッシュを3次キャッシュのように利用できる」
制御用で広告している64コアチップはゴミかもしれんが。（ｒｙ

>>93
>それコアってレベルじゃないし…
512コアてそんなに凄いか？
>http://pc.watch.impress.co.jp/docs/2006/1106/tokyou.htm
>東大、1チップで512G FLOPSを達成する512コアプロセッサ

>　今回発表されたGRAPE-DRプロセッサは、できる限り機能を絞って
>小型化したというコプロセッサを512コア搭載し、動作周波数500MHz
>で 512G FLOPSの演算性能を1チップで実現。1チップで512コア、512G
> FLOPSは世界最高を達成し、また、消費電力は最大60W、アイドル時
>30Wで、こちらも汎用プロセッサとして演算速度当たり世界最低だという。
>浮動小数点の演算性能は、単精度で512G FLOPS、倍精度で384G FLOPSを達成。
１チップで比較するとＳＸ９より速いな。
東大スゲー

>NvidiaのTesla」チップは、PCI Expressスロットに装着することで
>科学計算処理用ワークステーションのパフォーマンスを
>500ギガフロップス（浮動小数点演算毎秒5000億回）向上させる。
これも大したことないんだろうね。

http://journal.mycom.co.jp/articles/2007/09/09/hotchips1/001.html
>コアは1サイクルに乗算2回と加算2回の合計4演算を実行でき、80コア
>合計では320演算を実行できる。従って、これらを3GHz強のクロックで
>動作させれば、チップとして1TFlopsのピーク性能が得られる。
インテルのマルチコアプロトタイプは試作品だけで終わったんだろうか

>>96
何が言いたいのかよくわからんレスだが…。
GRAPE-DRのはコアじゃなくてProcessor Element。
GPUのShaderに近い。もっと言えばG80のStreaming Processorみたいなもん。
演算器だな。

>>99
おまえの無能さを暴露するスレ

http://www.itmedia.co.jp/news/articles/0604/05/news012.html
もう千は越えてるけどな

10MHｚとか100Mhzぐらいの１万トランジスタレベルのコアを1万個程度
１個のチップに集積できればすごいんだがね。

>>99
犬EC写真乙

>>102
今でもトランジスタ1億個以上集積してると思うけど、多数のコアに分けるとどのようなメリットがあるの？

マルチコア1000を1チップなんてばかげた設計だよ。
歩留まりの問題で完全良品なんて滅多にできないよ。
もっと細かく分割して良品を組み合わせるほうがいい。
光導波路兼チップマウントに

わしみたいな年寄りに判るように 日本海軍に例えて説明してくれないだろうか??

>>104
発熱対策じゃん、多数コア系は全て消費電力を下げている点（ｒｙ
年間電気代で本体価格を越える域の物は無駄の塊じゃねぇ？

>>107
同数のトランジスタを多コアに分割して消費電力が下がるか？
クロックあたり性能強化と多コア化が同時に起こってるためにおきてる錯覚だろ。
少数トランジスタのコアを多数並べたCellが爆熱なので気付けよ。

Core/Core2での消費電力低下の主たる要因はクロックあたり性能強化によるクロック下げだし。
並列計算への最適化ってのもあるんで、1コア→2コアの変化ではいろいろなアプリで速度向上が狙えるが、
2→4、4→8になってもそこまでの速度向上効果は見込めない。

>>108
実際に多コア技術でintelの試作とか、その他の多コアで
消費電力が下がっている事実をどう解釈すればいいのか？

貴方がCellで比較する時点で加熱するのは当然でしょう。
それは少ないコアの設計のものを並べれば必然なのは明らか。
数百程度以上の多コアではそれはそれの設計というものがあるでしょう。
互換でしか考えない貴方には超多コアの概念では互換しなければいけないと
思い込んでいるんでしょうね。

まあ必死になってNECを貶めているような奴の言う事じゃな…

>>107
ポラックの法則というのがあって同等の性能では多コアに分割した方が
消費電力は下がるよ。Cellも消費電力／性能ではCore2よりずっと低い。
もちろん、並列化できる部分が大きい時だけど。

だからこれは数万個のコアをならべるHPCなんか用の技術でPCのCPU
向けではないと思う。もしかしたらGPUとかのアクセラレータには使わ
れるかもしれないけど。

マルチコアが発熱と消費電力が低いのはクロック周波数が低いせいだと思うね。
周波数が高いとトランジスタの効率は悪くなる。

犬EC必死

今の犬ごときじゃ、逆立ちしても追い付けないテクノロジーで
置いてきぼりを喰らうことになる運命が明らかだから、
工作員も必死だな。


後追いでは、相手に押さえられた特許を回避するのが
どんどん困難になって行くよ。
あいつらの特許戦略は、参入を妨害するためだったり
取引材料に使うためだったりする。

犬に残された道は、もはや撤退戦しかないんだけど。

>>109
現行世代の消費電力低下はクロックあたり性能の向上だよ。
手元にある
・Pentium4 541(3.2GHz、TDP84W）　単コア
・Celeron 420(1.6GHz、TDP35W)　Core2の廉価版で単コア
がベンチマークでおおむね同性能。
コア数と性能が同じなのに消費電力が下がってるのをどう説明しますかね？

並列化でうまくいくならクロック下げて多コア化で消費電力が低下することはある>111
数百以上の多コアはすでにスパコンだのグリッドコンピューティングで実績があるし。
その経験からいわれていることは、並列化がうまくいくかどうか、
またノード間通信がボトルネックにならないかどうかという問題だ。
で、後者の主題として>1の話題が出てくることになると。
前者の問題はプロセッサ設計というよりはソフトウェア設計の問題。
スーパースカラとかプロセッサレベルで解決されるべき問題もあるが、
そういうのはプロセッサに余計なトランジスタを加えることで解決される。
その辺含めて>108をよく読み返してほしい。

>>115
全然根拠になってない。

>>115
Pentium4 541　90nm
Celeron 420 65nm

クロックを下げても性能が出るアーキテクチャなら
駆動電圧を下げられる or Vtを上げてリーク電流を小さく出来る
結果、高クロックなアーキテクチャより消費電力は小さくなりやすい。

１０MHｚぐらいのクロックで、数万トランジスタぐらいのコアを
１万個レベルで並べれば、いいかもしれんと想う。

チップ内 光配線技術からコア内 光配線へたどり着ければ、
大幅に発熱量を減らせる可能性があるだろうな。

ＩＢＭのシリコンnanophotonic導波路は人の毛(100μm程度)の
200倍(※1)細かいと説明している
※1≒0.5μm程度(≒500nm)
http://www-03.ibm.com/press/us/en/photo/22810.wss
http://www-03.ibm.com/press/us/en/photo/22809.wss
http://www-03.ibm.com/press/us/en/photo/22808.wss
↑>>1の説明リンクより

激しく小さいねぇ。犬ＥＣのは4.5mmつまり１万倍近い差がある。

>>121
お前がバカなのは分かった

良スレ

犬石てそこまで落ちたか？

>>120
光パルスであって光配線では無いのだが。

これで00ユニットが完成するわ！

今は転換地点だな。
昔は馬鹿みたいにクロック周波数を高くすれば高性能とかわからない人をスペックで騙せたし、
フォトマスキングでパターンをエッチングする加工法で作れた。
これからはそうはいかない。
ナノプリンティングがフォトマスキングの代わりになるかもいまいちわからない。
クロック周波数は低いほど望ましいが
実際のプログラムは大部分が順序だった処理だからマルチコアではたしてクロック周波数を低くしながら高度な処理ができるのか？

>>117
Pentium 4 641（65nm、TDP65W、シングルコア）
でも比較に出すかい？速度はPentium4 541、Celeron 420とだいたい同じだが。

>>128
117はプロセス世代を考慮に入れていないんじゃないの？という指摘として
書いたけどCPUの消費電力がどのように決まるのか詳しいことは知らない。
モバイル用とデスクトップ用では全然TDP違うし。
E4600 2.4GHz L2 cache 2MB TDP65W
T7700 2.4GHz L2 cache 4MB TDP35W
何でこうなるのかは知らない。知ってたら教えてください。
クロックあたりの性能を向上させたから電力効率がよくなったという主張には
基本的に同意します。

消費電力が周波数の３乗に比例する傾向（高い周波数で動作させるためには、
電圧も周波数に比例的に加えないとならないので）があるから、
周波数を１０分の１に落とせば、同じ消費電力で千倍程度のトランジスタを
用いることができて、トータルの性能は単純に並列化できれば100倍になる。
周波数を落とせば、場合によっては大きなキャッシュが無くても性能が
それなりに出せるようになる。クロックで計った場合のメモリレイテンシーが
下がるからである。

プログラマーに死ねってか

増えたシリコンを幅の整備に使わず縦方向の処理効率化に使えばいいんだよ
スーパスケーラなんてセコイ事越えてその先へ

アプリケーションとかのプログラミングは過去の資産を受け継げなきゃ使い物にならないでしょ。
ただOSやコンパイラのプログラミングは沢山のコアをどう割り振るかというやっかいな問題を避けて通れないかな

光技術は熱問題を解決するには必要不可欠
頑張って欲しい分野だ

金属パターンの発熱なんて微々たるものでしかないはずで
その代わりにレーザーダイオードを沢山使って光信号をやりとりするとすればそのほうが発熱は大きいよ。

>>135
IBMの技術ではレーザーダイオードは外部でチップには実装していない。
単なる導波管と10GHz以上の光シャッターな技術にすぎない。
金属パターンの発熱は微々たるものだが現在のＧＰＵは２００Ｗな
物まである。たしかにＳＸと比べれば微々たるものだろうけど。

この技術を使って幼女型セックスロボットができるのは何年後ですか？

>>136
200Wはコア間通信で消費されてるわけじゃないがな

>>129
やや亀だが、それは動作電圧。Tシリーズは動作電圧が低い。
電圧が低いほうが消費電力は低いが、
限界まで電圧を下げると電気が通るべきところを通れないことがあるので、誤動作が発生する。
チップ製造時に選別して、低電圧耐性があるものを低電圧版として出荷する。主にノート向け。

あと次の世代ではHigh-Kによるリーク電流減が主な消費電力削減技術になる見込み。

付け加えるとばらつき増大のせいでリーク電流にもかなりの個体差がある。
Intelの発表では確か同じチップでも良いのと悪いので3倍くらい差がある。

縦型FETを採用しないのはなぜか？
現在の横型FETは、シリコン基盤の面の方向に沿ってチャネル電流を流すが、
縦型にして、面に垂直な方向にソース・ゲート・ドレインを配置して
電流を流したらどうだろうか？

この技術はスゲー

>>141
どうやって作るの？

光配線だと同じバスを共有して同時通信できるから配線上有利にならないか？
共有でなくてもパラレルバスを１本の配線で実現できるし。

>>144
光自体が交差できることとバスを共有することがごっちゃになってないか？
（そもそもバスとは共有信号線のことだが・・・）

まあ、素人の思いつき程度のことは何十年も前から研究されているわけで・・・

これは、シャッターはチップ内だけど
発光器は別物だよね。

韓国の製造装置メーカー（大手国産メーカーのみ）
http://www.devicetimes.com/21page_infosource_c.html

>これは、シャッターはチップ内だけど
>発光器は別物だよね。
発光器を内蔵したら小型化するのが難しいし。
導波管の太さからして現状でその高い周波数を小型化するのは
難しいんだろう。チップ外の配線も導波管にすればＤＲＡＭとかＧＰＵ
との配線にも使えそうな点で最先端ともいえる。

http://dxdy.blog4.fc2.com/blog-entry-1.html

なんでもいいけどさっさと実物を作って、日本をあっと絶望の奈落へ落として
みせて欲しい。黒船来航ということで。

どうせ、一般家庭用に取り入れられるのは１５年後とかだろうな。

この線で次世代プロセッサが進化していくとすれば5年から10年後には一般家庭に普及するだろうけど
そうじゃない可能性のがむしろ高いんじゃないか？

>>151
過去にも同じ意見な奴が沢山いたが、実際は（ｒｙ
歴史を勉強汁。

IBMは昔から絵に描いた餅的技術話がダイスキだからな
こんなもん日の目を見ず消えていくって

>>153
今頃レスするお前の先見性のなさに全米が感動。

これIntelも開発がんばってたよな。
来年あたりに実用化とか噂されてた気がするがIBMにやられちゃったか。

膨大なマルチコアってなんか大脳に似てくる感じぃ？

意味不明

これでCPUもファンレスに戻れるのか？

マルチコア用にコンパイルしたアプリと普通のPC用にコンパイルしたアプリをつくらないと
マルチコアの意味も無いな。

すげえ！！！
じゃあもうCellプロセッサなんかは値下げして自作市場に流しちゃおうぜ

PS3でお腹一杯値段下がってますがな

cpuが高速化し、ｈｄｄが大容量化してるのに
比較的ｈｄｄのデータ転送速度がはやくならないのはなんで？

>>162
そこも光で置き換える。そうすれば早くなる。

どもずっと闘ってるんですけどハードディスクがダウンロードされていませんって表示されるんですけどどうしたらいいのでしょうか？

C2Dのパソ買うのは控えろってこと？

>>163
バスとかばっかはやくしてもＨＤＤの読み取りはやくしないと
思ったほどはやくならない気がする

すげー！
これで俺のエロゲーライフもますます充実するなぁっ

続報無いけどこれどうなってんの？

もうさいいよこういうの
実用化できるようになってから発表して

これってコア間の配線が光ファイバに置きかわったようなもんやね。
コア内の配線は当然銅線のままでしょ。
消費電力にダイレクトに効いてくるかは疑問。

配線がクロスしても問題が少なくなるが、通信路は光の波長以上じゃなければならない
からかなり太くなる。どのくらいよくなるのかな。
リークが少なくなるという利点もなるようだが。

LDで発光させてたら消費電力はむしろ多いだろ。

>170
Intelなんかの発表みると、コア内も光配線化する研究してる。
赤外線はシリコンを透過するから、それを使う、みたいな。

>>168
英文みたけど１０年後の製品で実装予定だから、すぐ出るってもんじゃないな

巨像を倒すんだぞう〜

すさまじい技術だな
実用化はいつ？

今　日本政府が　民間人に　人体実験を　してるらしい、　しかも、　本人に　無許可で。
頭に何かとっつけ　するらしいのですが、　結構ひどいことを繰り返し繰り返しする
らしい。
あなたも　日本政府に　拉致でもされて　頭に　何か取り付けられているかもしれませんよ。
統合失調症って病気も　日本政府の　その実験が関係あるらしい
ほんとに　こんなこと許して良いのか！？　って気持ちになる。

50テラフロップあれば、マジで写真と見分けがつかない人間をぐりぐりリアルタイムで動かせるようになる。

ヒント　株価

つか俺の中に入れてください

>>177
携帯電話だろ。
MNPでこの特定が容易になり、GPSで居場所が特定、お財布携帯で金の流れもばっちりトレース。

ママ板の上だと光ファイバー技術はあまりツカエネー。ＮＥＣオワッタ

だとすればＩＢＭとかIntelのナノ導波管技術しかないな

今後は電気を銅線で流す方法から、電磁波を導波管で流す時代だろう。
富士通か日立に頑張ってもらいたい

素直に光ファイバーの方が帯域容量大きいと思う

>>183
その太さがあれば理論上換算で何万本の導波管が作れる断面面積になるか
想像ができないな。帯域容量が大きくても小型化できないんじゃ
小〜中距離通信程度にすかつかない。基板上で使う技術としては超短距離通信
となり光ファイバーでは太さを細くする限界があり、それは物理的に解決不能。
従来の光ファイバーではチップとチップ間や、チップ内部の演算器とキャッシュ
の信号伝達には１００％利用できないのでＦＡだろ。つかえねーな
何でIBMが導波管を使う物理的な意味があるのかを考えてみろよｗ
>>182
スパコンや汎用大型のノード間通信が限界だろう、パソコンの域での高密度
基板上なら長くて２０ｃｍの通信だから光ファイバーはじゃますぎ。
使えるのはＰＣ外部に設置する外付けＨＤＤ等だよな。
まあＵＳＢ３．０で光になるという話もあるが。

詳しい人に質問。

２年以内に実用化される可能性ってどんなもん？

このﾁｯﾌﾟのﾉｰﾄＰＣはいつでるの？

>>184
落ち着け、このスレッドの題名をよく考えるんだ。
光である以上、光導波管も光ファイバーも光を使う以上
細さの限界はそうは変わらない。

電磁波といえば、光もそうだが、電界伝播であれば、ただの銅線のほうが
はるかに小さい。高周波になれば、銅線は電子を通すものというより電界を通すものとして
考えるものだ。大学工学部級の電磁気学を受けていれば分かるはずだ。

で、結局日本とアメリカの半導体どっちが凄いの？

>>188
韓国。

韓国スゲーーー

【ナノテク】フェムト秒レーザーで立体的で複雑な光回路をガラス内部に作る技術を開発＝京大
http://news24.2ch.net/test/read.cgi/scienceplus/1208181824/l50
どっちが凄いの？

>>191
韓国。

>>187
光ファイバーはガラスや樹脂系で可視光の領域の光を屈折させて使うんだろ？
全然違うじゃん。ＩＢＭの導波管では可視光領域や赤外線の光は通らない
そのぐらいワカレ。細さが違うんだよ。

光ファイバーと光導波路や光導波管は全く用途も違うもので
どちらが優れてるとかじゃないんだが

>>全然違うじゃん。ＩＢＭの導波管では可視光領域や赤外線の光は通らない
紫外線は屈折しにくいのは分かる。しかし、それは導波管でも同じ。
光ファイバーで曲がらないなら、導波管でも曲がらない。回折や反射などの別の方法を使う必要がある。
直進だけでよいのなら、光ファイバーでも良い。
もし導波管を使うのなら、チップ上に光ファイバーを後から取り付けるわけにも行かないから
チップ上に製造プロセスの流れで作れる導波管を用いたということで、作り安いのか理由。
速度やサイズとは全く関係ない。工程の問題

人類終わったな。

>>195
>紫外線は屈折しにくいのは分かる。しかし、それは導波管でも同じ。
リアル中学生？

ガラスや樹脂系では可視光などの波長帯域しか通せない、
つまりその可視光の波長で伝送路の太さが決まるわけだ。

求められているのはもっと激しく細い通路であって光ファイバーのような
太い経路ではないのね。
IBMの光伝送路は可視光の光を通せるほど太くないし、半導体の上で邪魔に
ならない伝送路を実現するには光ファイバーでは太すぎるんだ。

>ガラスや樹脂系では可視光などの波長帯域しか通せない、
>つまりその可視光の波長で伝送路の太さが決まるわけだ。

石英やフッ化カルシウムなどを使ったものがすでにある。特殊で高価だが他にないからどうしようもない。

紫外線域の波長は１０〜４００nm程度、簡易に発光できる素子が確保できるのは
200nmあたりから上の波長のもの。それ以下だとＸ線に近くなり発光が面倒になる。

今の半導体の配線幅は60nmくらいかな。

>つまりその可視光の波長で伝送路の太さが決まるわけだ。

材質による透過特性と太さによる波長の問題をごっちゃにしてないかな
波長で伝送路の太さが決まるのは当然だから、光導波路を使えば、伝送路の太さが
細くなるわけではない。だいたい光ファイバーも光導波路のひとつだ。
紫外線を通す光ファイバーで通せば一緒だ。なんで区別したいのか分からん。
ＩＢＭは光を通す手段として、たまたま半導体上で形成しやすい光導波路を採用しただけ。
距離が長くなれば光ファイバーの採用も視野にいれるのは必然。

あと、光の波長の問題から、全ての配線を光に置き換えるわけではない。大量コア間の通信に
光を使うのが目的で、細いほうがいいのは当然だが、配線幅よりは太くても良い。

>>198
話の意味わかってないようだな、可視光を100nmの導波管の中で通せるものなら
通してみろよ不可能は不可能なのよ

波長以下の導波管を通すのは難しいと思うよ。それは当然の前提。
通すなら、それにあったサイズのファイバーを設定しなければならない。

ＩＢＭの導波管は細いんだろ。それに何を通しているの？
>>198で言ったように容易に使える紫外線領域は200nm程度から上の範囲。
それ以上になると電子線放射光（記憶あいまい）などの大規模な機材が必要。

>>184ではなにかＩＢＭのなぞの技術で、画期的に小型化が可能らしいじゃないか。
ＩＢＭの導波管は光ファイバーの限界を超えるくらい画期的らしいので
、その　”もっと激しく細い通路”　とやらがなんであるかを聞きたい。

アホだ

>>198 は >>193の間違い　多謝

ナノフォトニクスでぐぐってみな

>>202
もう、液侵リソグラフィや、高密度ＨＤＤ加工の分野で使われていますね。
通信には使えるのかな？
今のところ、近接場光の利用は、極近距離にとどまっていますが、
長距離に使えれば、将来的には通信にも応用できるのでしょうか？

ナノフォトニクスは通信に使えるものではないのだが

>>200
202を１万回読め。
しらなすぎというのは罪ではない

まあ前発言に既にIBMの解説リンクとかあるのに、まったくみていない
アフォというか池沼というか、ｗｗｗｗ

元記事は光変調器を小型化したということで、
光通信路を小型化したとはどこにも書いてない。
少しは読解力をつけろ

まあよくわからんが

紫外線を通せる光ファイバーは

197…ない
198…ある

でＦＡ？
そもそもそこの認識のずれが問題になってる気がする。

もとは　>>182 >>183
の光ファイバーがつかえねーとか
光導波管は画期的ィ　とかいうあたりから

で、光導波管がどのくらい画期的なのかを誰も出せないところ

>>208
>既にIBMの解説リンクとかあるのに
ある
>元記事は光変調器を小型化したということで、
ない

つまり後者は元記事以外は見えていない盲目
日本語に問題があるんだろうね

>>208
でも197は毎度言葉足らずなんだよね。198の

”導波路と同じ太さの光ファイバーを作れる。なぜなら
可視光以外の波長を通せる石英やフッ化カルシウムな
どを使った光ファイバーがすでにある。”

という主張が

"求められているのはもっと激しく細い通路であって
光ファイバーのような太い経路ではない"

という197の主張に対する、反論の本質なのに
それに対する197の返答は

"可視光を100nmの導波管の中で通すのは不可能"

どこの部分に対する反論なのか明示せずに突然こんなこと
を言っては何を議論しているのかわからなくなる。

光導波路云々についてはわからないので変なこと言って
たらごめんね。

安価ミス。
×→>>208
○→>>210

リアル月子と会える

なんか211って痛いのに気がついていないんだろうな。
ＫＹってところか

>>214
おまえ哀れだな

>>200
すこしは自分で勉強するということを学んだほうがいいぞ。
過去発言ぐらい読んでいないのは明白だろ。

>>214
横で見てて思ったが、低脳文系っぽい痛さだよな。

ＰＳ４でこの技術が使われたらＩＢＭ褒めてやるよ

>>217
おまえもゆとりの仲間だったのか

>211
最低でも大学まで卒業してから（ｒｙ
もしかしてニート君？

>>220
低能が何ほざいてんだか

>>214>>217,>>220
ほめられた身分でないのは確かだけど噛み合ってない
ように見えたから指摘してみたんだ。すまんね頭の良
い人達の議論に首突っ込んで。

>>1-1000
あと、批判するときは具体的なこと言って欲しいんだぜ？

>>222
もう議論について行けない奴が、ゴミをまき散らしているだけだ
気にするな。少しは意見を出してくれば相手にしてやればいい

>>222
なんで糞スレに粘着しているの？ＮＥＣ君？

ちょっと見る限り、従来の光ファイバーでは無理だというのは
小学生でもわかるよな。

>>198＝ＮＥＣの光を自慢する営業でＦＡ？

ＩＢＭスゲー

>>208
> まあよくわからんが
> 紫外線を通せる光ファイバーは
> 197…ない
> 198…ある
光ファイバーではなく導波管だろ、IBMのHPに写真付きで解説がある
そのぐらい熟読してから来い。
また動画もあるから再生してからな。

>>228
いや、もう一度よく読んでみて。二人の議論は導波
管と同じ太さの光ファイバーがあり得るかという話。
まあ、もう話終わらせちゃったみたいだけど。残念。

>>229
たぶん２人の１人が229君本人で必死になっているんだとおもわれ。ｗ

IBMとIntelとAMDの三つ巴になれば面白いと思っても
IBMはどうせやる気ないんだろ。

世界一の発明文化天才の都京都があっさり超えました

【ナノテク】フェムト秒レーザーで立体的で複雑な光回路をガラス内部に作る技術を開発＝京大
産經新聞
http://sankei.jp.msn.com/economy/it/080412/its0804121306001-n1.htm

これで簡単にコアを積層して好きなコア数を組める立体CPUができるじゃないか
ターミネーター始まったな fromダイソン

しかし、日本という島国は技術を発明する事にだけ情熱をそそぎ
技術の流出に全く気が付かない国である。
そして、また海外に技術を盗まれ高い特許料を払いつづけるのであった。

>>232
１つ作るのに天文単位的な時間がかかるとおもわれ。
ＳＴＭ技術で作るのと大差ないだろ。

なんか光ファイバーのＤＱＮがいるが。
「>>121」ここにIBMの説明がでているじゃん。
なにも見てない証拠だな

>>236
痛いのは釣りが目的だから、あと犬ＥＣの営業とか社員も混ざっている

>>234
中国に盗まれてる知的所有財産件は、
年間約4兆円を越すと言われている。

>>234
中国に盗まれてる知的所有財産権は、
年間約4兆円を越すと言われている。