【技術】半導体パッケージ技術「SMAFTI」でチップ間を100Gビット/秒で転送――新開発SiPを2007年度から製品適用
1 ：pureφ ★：
チップ間を100Gビット/秒で転送，NECエレが新開発SiPを2007年度から製品適用
NECエレクトロニクスとNECは，論理LSIとチップ面積が大きいGビット級の大容量DRAMを
同一パッケージ内で積層し，かつ両チップ間を従来に比べて10倍以上高速な100Gビット/秒
の速度でデータ転送可能な半導体パッケージ技術「SMAFTI（smart chip connection with
feedthrough interposer）」を開発した。この技術を使ってシステムLSIを構築することで，携帯
電話機をはじめとする実装面積や消費電力に制約がある携帯機器で，「デジタル放送の
ハイビジョン並みの高精細な動画像処理が可能になる」（NECエレクトロニクス）という。
NECエレクトロニクスは，2007年度第1四半期をメドにSMAFTIを製品適用する計画である。
SMAFTIの実現技術は大きく三つある。第1に，従来の1/4に相当する50μmの接続ピッチで
論理LSIと大容量メモリを多点接続する狭ピッチのバンプ接続技術である。同一のチップ面
積に従来の4倍の数のバンプを形成できる。この結果，100Gビット/秒の高速データ転送が
可能とする。チップ間を接続するバンプとして，Pbフリー・ハンダを採用した。
第2に，厚さが15μmと薄い貫通インターポーザである。従来のパッケージ内配線の約半分
となる線幅15μmのCuメッキ配線と，厚さが7μmのポリイミド樹脂を組み合わせることで，
極薄のインターポーザを実現した。これにより，配線のIRドロップを抑制しつつ，チップ間の
高密度接続を可能にした。貫通インターポーザの配線高さは15μmと，チップ内部の長距
離配線（高さが数μm）に比べて，断面積が大きい配線を実現できる。このことが，IRドロッ
プの抑制につながり，データ転送速度の向上などに貢献する。
第3に，2個のチップを積み上げて封止する一連のパッケージ組み立て工程を，半導体の
前工程プロセスで一括処理する技術である。具体的には，支持基板の役割を果たすダミー
のSiウエハー上にまずメモリ・チップを搭載し，これを封止した後にSiウエハーを除去する。
除去後の裏面側に論理LSIを搭載し，最後に外部端子を形成して，BGAに仕上げる。
両社は，今回の開発成果を，2006年5月30日から米国California州San Diego市で開催さ
れる実装技術に関する国際会議「Electronic Components and Technology Conference 2006
（ECTC 2006）」で発表する。
Tech-On!/大石 基之 DATE 2006/05/29 21:25
http://techon.nikkeibp.co.jp/article/NEWS/20060529/117621/
関連ニュース
世界最高速のデータ伝送に成功 １秒間に２５ギガビット＝ＮＥＣ 2006/03/08
http://news18.2ch.net/test/read.cgi/scienceplus/1141821436/
【工学】光稼働プロセッサに道、連続的な半導体レーザー生成装置をインテルが開発 2005/02/17
http://news18.2ch.net/test/read.cgi/scienceplus/1108584380/l50
【素材/IT】シリコンからラマンレイザアビィーーーム！(ノ≧∀≦)ノ・‥…━━ 光コンピュータに一歩 2004/10/29
http://news16.2ch.net/test/read.cgi/scienceplus/1098978687/l50
NECエレクトロニクスとNECは，論理LSIとチップ面積が大きいGビット級の大容量DRAMを
同一パッケージ内で積層し，かつ両チップ間を従来に比べて10倍以上高速な100Gビット/秒
の速度でデータ転送可能な半導体パッケージ技術「SMAFTI（smart chip connection with
feedthrough interposer）」を開発した。この技術を使ってシステムLSIを構築することで，携帯
電話機をはじめとする実装面積や消費電力に制約がある携帯機器で，「デジタル放送の
ハイビジョン並みの高精細な動画像処理が可能になる」（NECエレクトロニクス）という。
NECエレクトロニクスは，2007年度第1四半期をメドにSMAFTIを製品適用する計画である。
SMAFTIの実現技術は大きく三つある。第1に，従来の1/4に相当する50μmの接続ピッチで
論理LSIと大容量メモリを多点接続する狭ピッチのバンプ接続技術である。同一のチップ面
積に従来の4倍の数のバンプを形成できる。この結果，100Gビット/秒の高速データ転送が
可能とする。チップ間を接続するバンプとして，Pbフリー・ハンダを採用した。
第2に，厚さが15μmと薄い貫通インターポーザである。従来のパッケージ内配線の約半分
となる線幅15μmのCuメッキ配線と，厚さが7μmのポリイミド樹脂を組み合わせることで，
極薄のインターポーザを実現した。これにより，配線のIRドロップを抑制しつつ，チップ間の
高密度接続を可能にした。貫通インターポーザの配線高さは15μmと，チップ内部の長距
離配線（高さが数μm）に比べて，断面積が大きい配線を実現できる。このことが，IRドロッ
プの抑制につながり，データ転送速度の向上などに貢献する。
第3に，2個のチップを積み上げて封止する一連のパッケージ組み立て工程を，半導体の
前工程プロセスで一括処理する技術である。具体的には，支持基板の役割を果たすダミー
のSiウエハー上にまずメモリ・チップを搭載し，これを封止した後にSiウエハーを除去する。
除去後の裏面側に論理LSIを搭載し，最後に外部端子を形成して，BGAに仕上げる。
両社は，今回の開発成果を，2006年5月30日から米国California州San Diego市で開催さ
れる実装技術に関する国際会議「Electronic Components and Technology Conference 2006
（ECTC 2006）」で発表する。
Tech-On!/大石 基之 DATE 2006/05/29 21:25
http://techon.nikkeibp.co.jp/article/NEWS/20060529/117621/
関連ニュース
世界最高速のデータ伝送に成功 １秒間に２５ギガビット＝ＮＥＣ 2006/03/08
http://news18.2ch.net/test/read.cgi/scienceplus/1141821436/
【工学】光稼働プロセッサに道、連続的な半導体レーザー生成装置をインテルが開発 2005/02/17
http://news18.2ch.net/test/read.cgi/scienceplus/1108584380/l50
【素材/IT】シリコンからラマンレイザアビィーーーム！(ノ≧∀≦)ノ・‥…━━ 光コンピュータに一歩 2004/10/29
http://news16.2ch.net/test/read.cgi/scienceplus/1098978687/l50
|
|
|
みくるビィィィーム!!!!
3 ：名無しのひみつ：2006/06/05(月) 12:19:29 ID:CcwziX82
100本パラって1GBit/s？
なんか
極薄基材に
ダミーロジックとメモリ載せて
ダミー除去して
ロジック載せて
封止
流行らなそうな手順だよな
極薄基材に
ダミーロジックとメモリ載せて
ダミー除去して
ロジック載せて
封止
流行らなそうな手順だよな
5 ：名無しのひみつ：2006/06/05(月) 17:45:41 ID:PGn4xn/k
こういう難しい長文読んでると
３行でわかりやすくお願いしたくなる。
３行でわかりやすくお願いしたくなる。
PCの方改良してくれよ
8 ：名無しのひみつ：2006/06/05(月) 19:02:59 ID:Po2RgAHB
9 ：名無しのひみつ：2006/06/05(月) 19:21:39 ID:PGn4xn/k
お前ら優しいのな。
10 ：名無しのひみつ：
これはインテルやAMDが飛びつきそうな技術ですね。LSIの外部との接続線数を
大幅に増やせれば、データ−のやり取りをうんと高速化できるだろうから。
大幅に増やせれば、データ−のやり取りをうんと高速化できるだろうから。