【I'll be】３次元ＬＳＩ、０５年発売へ　ベンチャー企業と東北大【back】

社長の名前なんて読むの？

ぼんこはら

技術パクられんなよ

これが効果あるんなら、Intelあたりがとっくに採用してそうな気がするけど。

いまBSニュースでみた。

>>7
生まれたばかりの「量産化製造技術」なのに　
どうして「とっくに採用してる」企業があるのだ？

>>7 世界で初めて量産化に成功したんだぞ。

>>9-10
多層チップの研究はしてたけど、結局量産化するほどメリットが
なかったんじゃないの？という疑問。

多層チップの問題のほとんどは熱なんだよ。
3次元的な発熱に対し1面（２Ｄ）の放熱面しかないんだ。
多少の発熱対策があっても２乗の発熱には対処できない。
今のＣＰＵのような発熱体はたぶん無理。
メモリーやセンサーやその他発熱が少ない物がターゲットでしょう。
または、数勝負のセルＣＰＵで１チップ数百から数千ＣＰＵ乗って発熱しない
のならいいかも。

表面を脳味噌みたいに皺皺配線して、
中に微細なチューブを網の目上に通して冷却材でも流してやればいい。

>>13
うん、マザーチップにドーターチップを立てる

auの携帯W11Hに世界ではじめて採用されたＬＳＩもたしか３次元だった気がするけど。

今でも２〜３層になってなかったっけか？
２５６層とかってことか？
なんかシーケントのキュービックアルゴリズムみたいだな。（知る人ぞ知る）
こういう発想は普及しないに１票。
複雑化して、条件が整えば高速化も可能という技術は、
シンプルなものに必ずコストで負ける運命。
ややこしいものは普及しにくいだけでなく、拡張、改善がしにくくなり、
ロックオン（硬直化）する。
実用化する上で上位互換ができないものは投資効果を著しく阻害し、
資本経済の中には馴染まない。

>>16
そういう観点からみると、これは投資しないほうがよいのか？

ボールセミコンダクタみたいにならない事を望む‥

熱対策だけでもすごいコスト高だな。
熱対策の面では平面の方が遥かに優れている。
それに、弱電圧でも立体回路で周波数上げたらどうやってシールドするんだ？
まあ、層ごとにサンドイッチするんだろうけど、
性能を上げようとすると電波干渉ですぐ誤作動しそうだな。

こういうのを技術屋のオナニーという。
０５年の発売を楽しみにしていよう。

>>17
どうだろ？>>16言うとおり既存技術の複雑化と見れば、将来は伸びない。
これは結構事実だと思う。

ただ、おいらは、現在のCPUを重ねるだけ。極めてシンプルな発想という
解釈も成り立つと思ってるんだ。
今は基板ですら6層、20年前のCPU並の実装密度なんだから。

投資と言う観点なら、技術的解決手段を精査する段階だと思うよ。

小型、省電力、１チップが普及のキーワードでしょう。
まぁ、応用範囲としては、
・小型カメラ
・携帯電話
・ペースメーカー等の医療機器
・ＧＰＳ端末
なんかかな。
問題は、製造コストと省電力効果のメリットが折り合うかでしょうね。
又は、小型化のメリットがキラーとなるような製品＆用途の発掘。
隠しカメラではタシロが喜ぶだけ。

よし、ここで漏れが新しい技術を…
>>1の技術はチップ上の配線長を減らすことが目的だよな？
ならば平面のチップを円筒状にして、円筒内に配線をすればいいぞ。
いや、球状にしてその中に配線すればもっと効率よく…
これで漏れもミリオネアの仲間入りだな！

フィルム基盤の多層化ならＩＣカードの代替にもなるんだろうけどねぇ。

よし！
米粒大の電卓をつくろう！

>>12
設計時にブロックのレイアウトを決めるときに、
より発熱しやすいブロックを離して配置してりして、
ブロックを重ねてもホットスポットを作らないようにする工夫の研究もあるね。
３ＤにするメリットのあるＬＳＩってのはもともと配線が多くて長いＬＳＩだから、
どうしても発熱量が高い物が多くなってしまうし。

>>16
今でもよく使われてるのは別々のダイを２・３層積み上げてパッケージに入れる方法。
これはウェハーごと重ねてくっつけて、一つのチップにしてしまう。

>>19
最新の物理合成ソフトなら、配線ラウティング時に
電波干渉しないように自動的にシールド用配線入れてくれます。（たぶん）
３ＤＬＳＩの場合は配線層の数が複数に増えるので、
電波干渉の計算がより複雑になるでしょうね。

でも、研究室のＨＰ見る限りじゃ、そうゆう設計関係の事はやってないんだよな。
まあ、この手の研究は世界中でやってるんでいくらでも方法あるでしょう。
http://www.sd.mech.tohoku.ac.jp/research/3d/index.htm

ところで、なんでタイトルがターミネーターなんだ。

>>22
球体に集積回路を作成する研究は既に存在する。

つーか>>18が出してた。
数年前にTVで見た話なんだがな。

ググれば見つかるこんなこと、あんなこと
ttp://ascii24.com/news/i/tech/article/1999/09/27/604641-000.html?geta
ttp://homepage2.nifty.com/u-taku/think/t0044.html

まぁ、誰でもすぐ思いつくような発想ってこった。

それよりLSI端子の３０％が電源なのを何とかせい！

3次元回路の方が、表面積が小さくなって熱効率悪そうな気がするけど・・・
配線が短くなるからOKなのか？

まぁ誰かがなんとかすんでしょっ！

解決策
１．暑くならない回路だけ作る。
２．回路間の距離が長い３D回路を作る。
３．ヒートパイプを３Dに走らせる。

２，３、の解決策は３Dの価値はなくなるが気にするな。ｗ

>>31
ヒートパイプと似てるんだが、
スライスしたシリコンに穴を掘って、
そこに冷却液を流すってのはどうだ？
厚み方向（回路面に垂直）の穴じゃなくて、
回路面に平行な穴を掘ってさ。

そんなことより聞いてくれよ、X86系より発熱が少ないって言われる、
PowerPC G4のノート使ってんだけど、かなーり熱いのよ。低温火傷するぐらいに。
このままいくとパソコンってブ厚い革手袋して汗だくになりながら操作する物に
なると思うよ。いや、マジで。

>>32
チップの中に冷却液流すような微細加工は今の技術じゃ無理かと。

>>34
ウェハーの厚さをちょっと厚くして…無理かな？

ヒートシンク状に。

これで満開二号が出来るな。

3D回路作るときに櫛状にCuの壁みたいなの作ってやればいいんじゃね？
配線が干渉する部分はそこだけ絶縁層の穴あけるだけだし、
最上層で全部つないでやれば放熱とシールドを両立できるような気が。

ナノメートルの壁を作ろうがシリコンで出来ていようが、熱伝導率はあまり変わらないと思われ。

>>33
俺は左足に低温やけどの跡が深くある。
幼児の時、虐待されたかも。

>>40
ごめん、それおれがやった。

>>40,41
ひろし、
ゆきお、
すまん、みんな父さんが悪いんや

>　ＬＳＩは配線が長くなると、電流漏れや

聞いたこと無いなぁ。どういうこと?
大体３次元って　ボールセミコンみたいな奴か?

ターミネーターのスカイネットってやっぱ3次元チップなのか.…？
作中にでてくる絵がそれっぽかったのは覚えてるけど。
設定としてちゃんとそうなんだろか。

シリコンを溶かさない金属、そう例えばナトリウムとか水銀を回路の無い
裏側の溝に流して冷却するかな。

まあ、こういうことをするぐらいなら、二次元のままで
大きなダイを採用するのが真っ当なアプローチなんだが。

>>45
ナトリウムの融点は何度だっけ…？

印度。

┃電柱┃_・)ジー

┃電柱┃)ミ　サッ

っていうかＣＰＵの配線を立体的にやるってのは昔からあっただろうが。クレイとか。
それを小さくしたぐらいで偉そうにしてもらってもなあ・・・してないか別に。

>>44
可変配線回路だろう。

藤本…｢くせぇっ!!｣
お前が一番くさいからwみんな拒否ってる

>>50
小さくしたのを製造するのは大変なので、偉そうにしてもいいと思うよ。