【技術】ソフトエラー発生率を４桁改善したDRAMキャパシタ技術融合低消費電力高信頼性SRAM

業界初、ソフトエラーがほとんど発生しない低消費電力SRAM「superSRAM」を開発
−DRAMキャパシタ技術を融合した新型セル開発により、当社比で約4桁のソフトエラー発生率
低減と、大幅なセルの小型化、低消費電力化を実現−

　株式会社ルネサス テクノロジは、このたび、SRAMセルとDRAMキャパシタ技術を融合した
新型メモリセルの開発により、業界で初めてソフトエラーの発生を飛躍的に抑制したSRAM
「superSRAM」を開発しました。携帯機器向けの16Mビット低消費電力SRAMに適用、および
製品化し、その成果を米国ハワイで開催されている｢2004 Symposium on VLSI Technology」
にて現地時間の6月17日に発表しました。
　本技術および16Mビット製品の主な特長は下記の通りです。
　
(1)高いソフトエラー耐性を実現
　メモリセルの記憶ノードにDRAMセルで実績のある円筒型キャパシタを実装することにより、
当社従来の0.13μmプロセス採用16Mビット低消費電力SRAM（ECC回路搭載前）に比べ、約4桁
ソフトエラー発生数を改善。α線の強制照射加速実験においてソフトエラーによるビット不良が
発生しない事をSRAMで初めて確認しました。
従来のSRAMにおいて、微細化に伴う問題であったソフトエラー耐性を根本的に解決し、信頼性の
高い大容量SRAMを実現できます。

(2)0.15μmプロセスのSRAMで業界最小のメモリセルサイズを実現
　TFTを用いたSRAMセルとDRAMキャパシタ技術を融合した新型セルの開発により、0.15μm
プロセスのSRAMで業界最小のメモリセルサイズ0.98μm2を実現。当社従来のCMOSタイプの0.15
μmプロセスSRAMに比べ半分以下にセルサイズを縮小しており、チップサイズの大幅削減による
携帯機器の小型化に貢献できます。
また、データ保持電流も1μA以下を実現。擬似SRAMと異なり、リフレッシュ動作が不要となる
ため、データ保持電流を擬似SRAMに対し約2桁改善でき、モバイル機器での低消費電力化が図れます。

(3)既存の0.15μmプロセスで製造可能
　特別なプロセスを用いる事なく高性能化とセル面積の縮小を実現しており、既存のプロセス技術、
設備で製造できるため、早期の市場投入を実現しています。
（略）

参照元　ルネサステクノロジニュースリリース　6/17
http://www.renesas.com/jpn/news/2004/0617/index.html

2

(・∀・)ほう

またアレな法則が発動する悪寒

>>4
そういうアレな話題はbizplusでｗ

【半導体】エルピーダ、ルネサス等半導体産業総合スレッド part3
http://money3.2ch.net/test/read.cgi/bizplus/1081602006/l50

けっこうよさそうな技術だな

人工衛星とかに使うと結構よさげ

これって1T-SRAMなのか？
ゲームキューブ？