【ISSCC】 DRAMのバンド幅が3.2Gビット/秒/ピンに高速化、大容量8GビットPRAMも登場
「ISSCC 2012」のSession 2「High-Bandwidth DRAM & PRAM」は、2012年2月20日の午後、最初のレギュラー・セッションとして開催された。
高速DDR4/3、LPDDR3仕様の大容量4Gビット/2GビットDRAMの発表が計4件、大容量8Gビットの相変化メモリ(PRAM)の発表が1件、
新しいメモリ・インタフェース技術の発表が3件あった。本セッションの聴衆は150〜200人程度と活況を呈した。
今年の注目すべき傾向は3点ある。第1に、韓国Samsung Electronics社から大容量8GビットPRAMが登場したこと(講演番号2.5)。
昨年のISSCCの1Gビットから一気に8倍に大容量化した。Samsung社の意気込みを感じる。20nm世代の技術を用い8Gビット品のチップ面積は59.4mm2と小さく、
学会レベルではあるが容量・密度の点で汎用DRAMを追い抜いた。
セル面積は41nmx41nmと非常に小さい。NORフラッシュ・メモリが完全にPRAMに置き換わる可能性が現実味を帯びてきたと言える。800Mビット/秒/ピンのLPDDR2
インタフェースを備え、書き込み性能も40Mバイト/秒と高速である。課題はセル電流(リセット電流)が100μA程度と大きいことである。本講演では、この問題の改善
に向けて、2重ワード線活性化方式、高速書き込み方式を提案している。リセット電流が大きいため、総チップ面積に占めるセルの割合(セル占有率)が24%と低い。
今後のさらなる大容量化の可否はこのリセット電流の低減にかかっている。聴衆の関心も非常に高く、Q&Aでは質問の列が出来た。
http://techon.nikkeibp.co.jp/article/NEWS/20120222/205490/