初学者向け論理学の学び方

>>194
認められても無いよ

価値の認められてないもので
科研費貰えたり産総研特別研究員になったり

http://kaken.nii.ac.jp/d/p/22500021.ja.html
形式手法のための論理の構築と、一階拡張が満たす性質に関する研究
研究課題番号：22500021

キーワード
(論理の)表現力
モデル
一階様相μ計算
命題様相μ計算
形式手法
論理

>>196
文科省のブンケー技官はバカだからなぁ

そうだねIBM research labとか
An internal semantics for modal logics: preliminary report
http://researcher.watson.ibm.com/researcher/files/us-fagin/stoc85.pdf

あらmodal logicに勝手にs付けてたわ

>>198
年見りゃわかる
とっくに失敗プロジェクトの烙印押されて排除されてる

A Tag-Augmented Temporal Logic Checker
http://www.research.ibm.com/haifa/projects/verification/RB_Homepage/ps/new/VLSI-seq.pdf

The Development of PSL/Sugar
http://www.doulos.com/knowhow/psl/development_pslsugar/
Sugar began as an internal development within IBM, where the CTL formalism (Computation Tree Logic)
was used to express properties for model checking.

http://embedded.eecs.berkeley.edu/eecsx44/fall2011/lectures/TemporalLogic.pdf

Current status of property specification in HW

Usage of formal property specification languages is
becoming widespread
- 68% in 2007 (John Cooley, DVCon’07)
- Properties often called “assertions”
Properties are used not just in formal verification, but also
in simulation
- “Assertion-Based Verification” (ABV)
Some property specification languages: PSL/Sugar,
System Verilog Assertions (SVA), OVA, OVL, etc.
All of these are just ways of writing variants of
Temporal Logic

だから時相ってただの推論規則の羅列だから
全く無意味で一般性なし

ベイズ確率も規則の羅列じゃないかね

全く違う
無教養過ぎ

痴呆私大ｗ

底辺大学悔しかった？
駅弁以下かＷＷＷ