アンプを自作したい

K389BL 初段差動、C1815Y カレントミラー、
A1015Y 2段目差動、C1815Y カレントミラー
C3423 温度補償 バイアス
K1529、J200 SEPP
で10W+10W(8Ω)作りました。

高音(ハードロックの高音)がやかましいですヴァンヘイレンなんか特に！
どうしたらいいですか？

NFBにはDALEの抵抗使ってます。発振防止には100pのディップマイカです。
その他の抵抗は金皮、ソース抵抗はセメントです。
入力のカップリングはミューズ
トランスはTOEI125W（１２V５A）カレントと２４V0.1A
整流はファーストリカバリ（31DF）でブリッジとNegativeBlackコン10000μF
過電流保護（ソース抵抗間電圧検出）とDC検出保護（リレー）も付けてます。
電流（差動部1mA ２段目4mA）なども変えたほうがいいのかな？
アイドリングは250mAです。
定電圧は24Vの三端子レギュレータにしています。
どっからチューニングしてよいのかまた迷ってます。

間違えた。
初段のカレントミラーはC2458Yでした。

>>120
まずオシロで負荷をぶらさげて方形波観測。何かちょっと負荷に容量ぶら下げると
盛大にオーバーシュートしてそうだ。

＞K389BL 初段差動
＞初段のカレントミラーはC2458Y

　ありえない。A1048の間違い？

＞NegativeBlack

　これは黒印のほうが-の端子だって書いてるだけで製品名じゃない。
ちょっと恥かしいから覚えておいたほうがいい。


＞高音(ハードロックの高音)がやかましい

　作ってすぐの音は信用できない。まずは物理的に問題がないか
ゆっくりチェックし、数日経ってからチューニングに入ったほうがいい。

・周波数特性・方形波応答に問題がないか
・ファイナルのMOSFETのゲートに直列抵抗があるか
・Zobelネットワークはあるか
・入力に直列抵抗はあるか
・配線は適切か
・パスコンは適切か

設計は問題ないと仮定して....

k1529/j200のコレクタの近くにパスコンとして数100uFの電解を入れる｡
これがないと数100khzでピークがでたりする｡オシロで見れば分かるけど｡

というかコピー?､それともオリジナル?

わかった!



















＞初段のカレントミラーはC2458Y
が原因だ

カレントミラーとカスコードを書き間違っただけだったりして(w

ありがとうございます。

＞まずオシロで負荷をぶらさげて方形波観測。何かちょっと負荷に容量ぶら下げると
＞盛大にオーバーシュートしてそうだ。
とりあえず、DC検出回路と入力カップリング実装前に
やってみたんですが、オーバーシュートは無かったです。
（４Ω負荷でフル出力して）
ただ、方形波発信器が手元に無くてオシロノCAL（1KHz0.6V）から取ったんですが
駄目ですか？
そもそも方形波は何ヘルツの信号でテストした方がいいのですか？

＞＞K389BL 初段差動
＞＞初段のカレントミラーはC2458Y
＞　ありえない。A1048の間違い？
これはドレイン側ではなくて、ソースの吸い込み側の合流点に
定電流として入れましたのでC2458Yでよいですよね。

回路が複雑になるので今回は入れませんでしたが、
もしかしてドレイン側にも入れたほうがいいのですかね？

＞＞NegativeBlack
＞これは黒印のほうが-の端子だって書いてるだけで製品名じゃない。
＞ちょっと恥かしいから覚えておいたほうがいい。
そうだったんですか？ブラックゲートの電解コンデンサだと
思ってました。

＞　作ってすぐの音は信用できない。まずは物理的に問題がないか
＞ ゆっくりチェックし、数日経ってからチューニングに入ったほうがいい。
確かに脱線やらショートが２箇所、電源のリプル見つかって
最初はぜんぜん 駄目だったんですが、その当たりはすでにクリアしているつもりです。

＞・周波数特性・方形波応答に問題がないか
１KHzの正弦波はテスト済みですが、周波数特性はこれから可変の発信器を作るのでもう少し時間がかかりそうです。

＞・ファイナルのMOSFETのゲートに直列抵抗があるか
１００Ωを入れています。

＞・Zobelネットワークはあるか
これは初耳です。Zobelネットワークとはなんですか？
スピーカー出力手前の位相補償のこと？
ちなみにスピーカはJBL4312B（６Ω）です。

＞・入力に直列抵抗はあるか
これは入れてません。一度試したときに発振したのでやめました。

＞・配線は適切か
適切のはず大概の音はよいです。高音のキンキンだけがかなり耳障りです。
なので配線は適切かと．．．

＞・パスコンは適切か
これは適切の判断がどうやるのか分かりません。
電圧増幅部は１００uF（電解）と0.068uF（フィルム）を入れてます。
MOS側は入れてません↓

＞ k1529/j200のコレクタの近くにパスコンとして数100uFの電解を入れる｡
＞ これがないと数100khzでピークがでたりする｡オシロで見れば分かるけど｡
コレクタでなくてドレインですね。配線の長さが１０cm なので整流回路から
直で入れてるのでなくても問題ないと思ったんですが駄目ですか？
（整流回路のグランドとは分けてます）
入れるとしてパスコンのグランドと整流のグランドは分けますよね。

＞というかコピー?､それともオリジナル?
コピーというかオーソドックスなものなのでコピー組み合わせて
回路定数をオリジナルにしました。

２段目で直にモスをドライブしてるの？
それだと２段差動では難しいんでないかな。

>>131
そうです。２段差動直後にモスです。
具体的に難しいとはなんですか？裸の増幅量？
カレントミラーでかなり増幅してると思ってたけど。駄目かな？

ちなみにNFBかけたゲインは10K/1K＋１で１１です。

＞＞ 126
カスコードの回路は入れてません。

出力端にRとCを入れて高域のインピーダンスを補正するのがZobel。

とりあえず方形波の応答を見てみないとね。
容量負荷で見事に発振してるとか。

＞＞１３５
方形波の発信源はオシロのCALで問題ありますか？
であればOP07が１個手持ちで余ってるので作ってみようかな。
クロックはなんHzがいいですか？

負荷に４か８のセメント抵抗だけで測定したのが問題なんですね？
RとCはそれぞれいかほどのをつかえばいいですか？
あと接続は直列に？並列？

あと入力に直列で抵抗入れたときに無信号でスピーカからピーとなった
理由は発振ですか？CR発信器になっちゃったてこと？

横レススマソ
とりあえずどこかに回路図うpした方が言いと思われ

×言い
○良い

度胸が良いと言ってしまえばそれまでだが、浮遊容量等に依る発振
を見るには、10MHz〜100MHz程度のオシロが必要。
私の場合、窪田式0dBアンプにて出力段FET1530等のパラ接続に依
る発振は200Ωのゲート直列抵抗を入れたにもかかわらず、36MHz
近傍で観測された。（岩通の40MHzリード＆カーソル機使用）

＞あと入力に直列で抵抗入れたときに無信号でスピーカからピーとなった

なんだか分からんけど不安定っぽいね。
入力にシリースに抵抗入れたくらいで普通、発振しない。

入力に直列に抵抗→アンプの入力インピーダンスが上がると発振というのは不安定すぎだね。
>>136
間に合わせで方形波つくるなら、10KHzで試してみそ。

>>140
岩通のSS-7802A（20MHz）新品ですがとりあえず十分ですよね？

>>141、142
自分もわけわからん状態でした。というかびっくりしてしり込みしました。
どういう風に直列に入れたのかもわすれました。

今、こんな感じですがどこに直列にどれくらいを入れたほうがいいですか？
＋ ＋−＋C1＋ → FETGate
｜ ｜ ｜ ｜
VR＜−｜ R1 R2
｜ ｜ ｜
＋−−−−＋−＋

VR 金皮20KA
R1 金皮47K
R2 金皮100K
C1 ミューズBP１μF

OP07を１つでとりあえず10KHｚ方形波発信器をブレッドボードで組んで試してみます。

負荷は８Ωのセメントだけでよいですか？
てか１３６の返事は来るのかな？

ずれてるので書き直します。
＋　＋−＋C1＋→ FETGate
｜　｜　｜　｜
VR＜−　R1　 R2
｜　　　｜　｜
＋−−−＋−＋

VR \3000クラスの20KA 上記の金皮は間違い。
R1 金皮47K
R2 金皮100K
C1 ミューズBP１μF

>>143
8Ωの抵抗負荷、8Ωと0.1uFくらいのをパラった負荷、
0.1uFくらいのだけを負荷にした状態……

あたりで方形波を入れて発振に至らなければ安定したアンプ
と判断できるんだけどね。
しかし、入力にシリースに抵抗入れただけで発振してるっ
つーことは極めて怪しい状態と思う。位相補償はどうやった？

0.1uFのコンデンサをパラレル？かなり電流が流れそうだけど
どんなコンデンサを使えばいいのかしら？でかいMPコンデンサとか？

発振といってもピーッとなっただけで実際なにが起こったのかは確認できていないです。
単純に変な信号が入ったのかもしれない。

位相補償はNFBのとこは 帰還抵抗10Kにパラレルに100pのディップマイカを。
これは入れないと発振することはオシロで確認済みです。
あと、２段目の差段のCB間に同じく100pのディップマイカを入れました。

あと、出力のところにコイル（１μH）と１０Ωのパラをシリーズに
そのあと１０Ωと0.1μFのシリーズをパラに入れてます。

_+-L-+
+-R-+-> SP
　 　R
　　 C
　　＋

思い出した。
確か直列に抵抗入れる前にRCのフィルタ（おそらくノイズ対策？）をパラレルに入れていた気がする。
どっかのHPに書いてあったんだが忘れました。ついでにオシロで波形覗いてたので
その影響もあったのかもしれん。

ご指摘いただいた方。催促するようですいませんがドレインのパスコンと
カレントミラーの件は問題なかったですか？

初段ドレインにカレントミラー負荷って、今の状態では発振要件を増やすようなもんだよ。
まずは諸特性のチェックが先だよ。

あと帰還抵抗に100pもかませないと発振がおさまらない、というのは、ちと回路悪すぎ。
パワーFETのゲートに100Ωって、2段目がアクティブロードの回路では少なすぎ。
もしかして出力段由来の発振を位相補正で何とかしようとしてるん?

>>148
すでに書きましたが、初段ドレインにカレントミラー負荷は入れてないです。
カレントミラー負荷を入れてるのは２段目です。

初段のカレントミラーは定電流（吸い込み側）にいれてます。
これも同じことでしょうか？負荷は2.7Kの抵抗だけです。

100p はカットアンドトライした値でなく手元にあったものです。
これは小さい方がよいのですか？
もしかしてこれはなくても２段目のCB間の位相補償でなんとかするべきなの？

>パワーFETのゲートに100Ωって、2段目がアクティブロードの回路では少なすぎ。
２段目がアクティブロードの回路とはどういうことですか？
なぜ少なすぎ？入力容量ってそんなに大きいんですか？
そのまえに揃ってないのかもしれないけど。もしかしてJよりKの方が大きい？

>もしかして出力段由来の発振を位相補正で何とかしようとしてるん?
これもよく理解できないのですがソースフォロアのMOSが発振するんですか？

位相補償は一旦全部（３つ）外して最初から
カットアンドトライし直した方がよいのかもしれない。
そんなに種類そろえるの大変なので最初は
何10p辺りから22p、33p、47p、の4種類でやってみようか．．．
ディップマイカだとこの辺りは手に入りにくいからどうしよう？
セラコンや積セラはまずそうだからポリプロピレンとかいいのかしら？

入力に帯域制限が無いのも不要な帯域まで増幅して危ない気が。
セラコンは問題無い。高周波回路はセラコン。定数が決まってからディップマイカに変えたりしても遅くないですよ。

何か話が上手く通じてない・・・(´･ω･`)

初段定電流回路にカレントミラータイプのTr2個使った奴、という意味らしいけど、
それは単に初段定電流、と書かないと、みんな初段アクティブ負荷と勘違いするよ。


>>なぜ少なすぎ？入力容量ってそんなに大きいんですか？
>>これもよく理解できないのですがソースフォロアのMOSが発振するんですか？

FETのパラスティック発振というのを勉強した方が宜しいです。容量の問題ではなくて
MOS-FETのゲート構造の問題。大抵はパワーFETには330Ω〜1kΩを入れる。
一部の製作者を真似て100Ωなんてのを入れるから、発振するのでは?
ソースフォロァやエミッタフォロァは、容易に発振するものとして理解する事。
抵抗に1kΩ入れれば、位相補正は数十pFで足りると思うんだがなぁ。


2段目カレントミラー負荷 = ２段目がアクティブロードの回路
用語も勉強しようね。

Trのエミフォロなんかだとベースには100Ω程度でもｵｹｰ。
だから、その辺のを入れちゃう香具師がいるんだろうね。

>>151
低域はカップリングで問題なしとして確かに高域は少し気になってた。
これはCRの直列フィルタをゲートとGNDにかますだけでよいですか？
たま〜に不正電波かなにかしらんけど無線の会話かなにかの音が聞こえることがある。
あと直列抵抗はカップリングコンデンサにシリーズにつなげればいいの？
そもそもこの直列抵抗をいれる目的がよくわかってないです。
セラコンなら大量にもってるのですぐに試せるかも(^^;

＞＞152
なるほどこの世界ではカレントミラー＝カレントミラー負荷＝アクティブロードってことですね。
勉強になります。
＞FETのパラスティック発振
どっかの本で見たかも。ちょっと勉強してみます。
＞一部の製作者を真似て100Ω
確かにそうだった。ちゃんと理解していない部分は真似してる箇所がある。
ただし本やらに載ってる回路を全部そのまままねて作るものほどつまらんものは
ないので、おれはキンタマアンプなんか絶対に作らんぞ(^^;。

NF抵抗に１Kってことは反転入力のゲートの接地抵抗もかなり下げないといかんな（--;
そんなに下げて大丈夫なの？

>>154
入力にCRでフィルター組めばオッケー。
あと、MOSのゲートに最短距離で抵抗入れるって意味＞1kΩ
容量を駆動するから大きいと問題だけど、発振するのはそれ以前の問題だから。

NFBを掛ける前の発振の有無を先に確認する。
アンプの入出力には何も噛ませずにオシロのプローブだけを出力に繋なぐ。
横一線、つまりDC電位だけが表示されるが、ゲインを上げると薄く曇った面積となって表
示された場合は発振している。
掃引を回し時間軸を拡大して診ると波形が見える筈。
又、岩通SS-7802Aは周波数カウンターが付いているので、発振周波数も直読できる。
もしNFB無しの状態で発振しているのならば各ブロックごとに原因を見つける。
裸の状態で発振が無い事を確認してから、NFBの為の高域スタガリングの検討に入る。
場合に依っては、総合的な設計変更となる事が多い。

>>155
入力ですか。了解！場所は入力端子とVRと基板のどこがベストかな。
やはり入力端子か？どれくらいにしょうかなっと(^^;
150KHz くらいとして10KΩの100pでやってみるかな。

>>123 の 「入力に直列抵抗はあるか」の直列が理解できてないです。

>>あと、MOSのゲートに最短距離で抵抗入れるって意味＞1kΩ
>>容量を駆動するから大きいと問題だけど、発振するのはそれ以前の問題だから。
了解です。最短距離ってのは？今は基板側に１００Ωいれてそこからゲートに配線（５cmくらい）してます。
長すぎ？

パスコンの話ですけど
浮かせて配線するしかないけどMOSドレインのパスコンは電源から10cmの距離でもやるべき？
でもグランド（トランス）に配線引くのにまた１０ｃｍだったら意味ないように思うのは間違い？

輝線が綿みたいに太くなってればアウト。

>>157
フィルターとしてはそれくらいの遮断周波数でいいと思います。(個人的には)
ゲートに最短距離っていうのは文字の通り(汗
基板から抵抗取って、FETのゲートに抵抗付けるって感じで。

　方形波はとりあえずオシロのCALでも駄目ではない。

　出力-反転入力間の帰還抵抗にパラにするCは、OPアンプ的な
1ポール補償を行う場合、なくて済むならそのほうが良いかな。
ただ出力段の特性もあるから、帰還抵抗10kΩに22pFとか、この
ゼロの周波数が1MHz程度なら仕方ないこともある。ここで意図的に
帯域制限かける場合も結構あるけど、個人的にはお勧めしない。

　1ポール補償の場合、位相補償はある程度計算可能。初段2SK389で
ドレイン電流1mAとするとgm=12mS。クローズドゲインを10倍、負帰還が
切れる周波数を1MHzにするには、2段目の位相補償容量は190pF必要
って計算になる。
　クローズドゲイン大きくするか、それとも初段ソースに抵抗をいれて
初段gmを落とすかしたほうがいいかもね。

　MOSFETに限らず、ソースフォロワ/エミッタフォロワの類は信号源が
L性(C性の逆ね)になると簡単に発振する。そのL性を見えなくするため
ゲートやベースに直列抵抗を入れる。
　電圧増幅段の出力インピーダンスは単純にどうなるとはいえないが、
周波数が高くなるとL性になることが多い。そこにバッファ無しで大型
MOSFETをつなぐと、不安定になりやすいかも。
　アンプの入力も、通常配線のL分を隠すために1k程度の直列抵抗を
入れることが多い。ついでに帯域制限のCも入れるのが一般的。

　帰還抵抗は1kと10kで特に問題ない。

＞グランド（トランス）に配線引くのにまた１０ｃｍだったら意味ないように

　もちろんそれじゃ意味がないから、意味があるように配線する。
　放熱器やシャーシに落とすとかね。

>>156
ちょっとこれからトライしようと思うけど、２段目の差段にのCB間の100pも
外してやった方がいいですか？
高域スタガリングってどういう意味ですか？

あとボルテージフォロア（帰還率１００％）のテストはどの段階でやるべきですか？

>>156
帰還抵抗とCB間Cの取り外し完了！
あほな質問ですが念のため確認です。「ゲインを上げると」とはオシロのレンジを下げることの意味ですよね？
ボリュームをまわすとかだったりするかな？

>>161
その計算式も知りたいけども要は帰還抵抗で帯域制限しないで、入力でやるのが
お勧めってことですね？あらためて考えると当たり前か(^^;
やっぱりいろんな本やら雑誌に洗脳されてるかも...

放熱器やシャーシにアースを落とすのは球アンプのときはよくやってたけど、
半導体アンプでもやるんですね。でもシャーシには落としたくないな(--;)
市販のアンプなんかはシャーシに落ちてないですよね？
ケースの中にアルミ板かなんかでアース床を敷いてるんですかね？

とりあえず発振しとる。いろんな線が出とる。オシロのカウンタ表示は
3KHz辺りを示し取るけど山と山の間をカーソルで測ると45KHzです。

さてどうするかですが...
各ブロックの確認といっても具体的にどうする？（汗）
各差段のドレインなりコレクタをオシロで見てみるがどうもよくわからんです。

トランジスタアンプを作ってみようかなあと思うのですが、
電源を、3端子レギュレータとトランジスタの組み合わせで、
電圧と電流をアップして正負の定電圧電源にしてみようかかあ
と思うのですが、こういう電源は、アンプの電源に適していますか？
私の気のせいかもしれませんが、雑誌とかインターネットの自作の
記事に、3端子レギュレータの電源を使ったアンプって、あまり
見かけないような気がするのですが。。。
よろしく。

>> 164
どのくらいの出力をするのかによるけども
一般的にレギュレータの電源は使わないよ。
エミッタフォロア段はリプルを増幅しないから安定化しなくてもいいのよ。

>>164
自分は電圧増幅段にはレギュレータとことるよ。
今、発振してはまっとるけど(汗)。まだだれからもフォローがつかない。
エミッタフォロア段（電流増幅）のとこは整流しっぱなしです。
リプル音はスピーカに耳ちかずけても聞こえないですよ。

>>164
ちなみにレギュレータなしでもアースをしっかりとれば
ほとんど問題ないぞよ。

>>163
　ていうか、2段目BCまで外した状態そのままで見てもあまり意味が。
それは発振するのが当然だし。

　MOSFETのゲートに1kくらい入れて、その上で2段目BCを発振が
止まるまで増やして、その状態で方形波応答を見ながら調整して
いけばいいんじゃないかな。
　方形波応答を見るときは、入力RCハイカットフィルタのCを外してね。
Rが10kとかではここで位相回転が起こるからマズい場合もあるんで、
ここのRは1k程度が適当。

＞市販のアンプなんかはシャーシに落ちてないですよね？

　シャーシ兼放熱器に落としてるものもあるよ。落としてないのも
あるし。
　発振対策もいろいろ流儀があって、放熱器をシャーシから浮かす
って方法もあったりする。
　どういう実装がベストかは回路に依存するんで、どうすればいい
とはいいがたい。
　漏れはシャーシを使わない/放熱器をシャーシと絶縁する流儀に
ついてはよくわからない。

>>168

やっぱりそうだと思ってやってました。６２０Ωと１Kで試した。
とりあえず１KとCB間は１００p 入れました。発振の振幅量はかなり減って、
周波数は１０００分の１の５０〜１００Hzになりました。（NFBはかけてない状態）
ってことはもっとCB間のキャパを増やして帰還量をふやすのかな？

ん？NFBかけてない状態ってどういう意味？
もし、言葉通りの意味でNFBかけてない状態で発振してたら
それはおかしいよ。でも普通NFB外したら、DC電圧が飽和
するはずなんだけど…。

ちなみにオシロ下手に使うとどこからか飛び込んだノイズを
発振だと勘違いすることもあるから注意。

>>170
ん？え！ >>156 ではNFBなしでやってみてと言ってるけど。
NFBの抵抗（中点から初段の反転入力にいれるやつ）を取っ払ってますけど。
なにがおかしいのか...でも実際のNFBはこれだけじゃなくて
エミッタ抵抗とかもNFBでないの？だから発振するのはありえると思うんだけど。

>>156 の アンプの入出力はなにも噛ませずってのは

全部ですか？ゲートの接地抵抗のみってこと？
出力のスピーカ負荷対策のLR、CRフィルタも外さないといけなかったりする？

出力のLR、CRフィルタを取っ払ったけど変わらない。
周波数が５０から１００Hzってもしかしてリプル？
ってことはドレインにパスコンか？

>>156の1行目はミスじゃないか
とりあえずオシロで波形見る前にテスタで電圧計りなさい

波形の形が電源の波形と同じなのでリプルで発振はなしってことすね。
ってことはもう一度最初に戻って整理しよう。
DCで飽和しないというかDCレベルは１．６Vくらいだけど
普通は電源電圧まで飽和するんですか？
ボリュームで絞って短絡してるから？
でもめいっぱいVRまわしても５Vくらい
スイッチON時は瞬間的に上がるけど。

>>普通は電源電圧まで飽和するんですか？

2段目にカレントミラー負荷使ってたら、ゲイン高すぎでオフセットが電源電圧まで張り付く事が
多く、DCバランスVRがクリティカルすぎてNFB無しで動作不能の事が多い。
2段目が抵抗負荷だったら、概して>>156氏の言われるように、NFB無しでも容易に動作するし
波形観測も可能。
きっと初段ゲインが少なくて、1.6Vで済んだんじゃないかな。

電圧振幅段がアクティブロードのアンプでNFB外して出力が飽和しないとしたら逆に異常。

>>176
なるほど。確かに初段のゲインはかなり低いです。確か５か１０倍くらいだったこと
を記憶しています。テスターのDC測定でも１．５Vくらいです。

まず整理したい。
２段目のCB間は100pのままとして
MOSゲートの抵抗は１Kに変更。
NFBの抵抗は１０KでNFBかけた状態パラのCは取り外した。
これで波形見ると発振はしとらんけど正弦波を入力して
入力レベルを上げると発振し始める。
方形波（オシロのCAL）を入力すると
オーバーシュートとダウンシュート（かなり鋭い線になってる）がある。
NF抵抗に２２ｐのセラコンをいれると消える。
ゲート抵抗を１００Ωの戻してもオーバーシュートはない。
ってことは？発振については問題ないではないのか？
クロックを１０KHｚでは試してないし周波数特性もまだ調べてないから
なんともいえないけども。
やっぱり金皮抵抗のせいかな。みみざわりだったのは。
とりあえずゲート１Kと22pで音ならしてみるか...

>>177
もしかして飽和するのは入力に方形波いれてからの話？
それとも初段の両ゲートも開放してしまうの？
>>156 の情報はどこまで信じたらいいんだ？

初段ゲインが何倍だろうと、2段目が完全なアクティブロードなら、
2段目だけ取り出しても直流的に全く安定しないから、オーバー
オールの負帰還なしだと出力が電源電圧近くまで飽和するはず
なんだけど。これは入力があろうがなかろうが関係ない。
　2段目に負荷抵抗があるのかな？正直言って理解不能。

　アクティブロードなのに、負帰還かけずにDC1.6Vしか出ないなら、
壊れてるとしか思えないんだが…

>>180
そうですよね。やっぱり壊れてるというか壊れたのかな？
２段目のアクティブロードの手前にバイアス用のTrとR(RとVR）とCがパラってる
けど関係ないか？あとファイナルMOSのソース抵抗に過電流保護のTrをつけてる。
（ソース抵抗の電圧を検地してバイアスを０にするやつ）これかな？

帰還とっぱずしたのか。
2段目がカレントミラー負荷なら帰還がないとDC動作点が決まらんのだから
帰還とっぱずしたらプラスかマイナスかに倒れるんだが、
そろそろ回路図出さんかね。

>>178
　正直、負荷(8Ω)かけた状態で、正弦波が綺麗にでるのか心配なん
だが、それはそれとして。

　あと初段ゲインは数百Hz以上の正弦波とか入力して負荷抵抗に
発生する電圧計っても、正しいゲインは測定できないから注意。
2段目の入力インピーダンスが低くなるから…

　位相補償は、まずは2段目BC間Cのみで発振が収まる、あるいは
オーバーシュートがそこそこに収まるまで詰めていったほうがいい。
それから負荷があるときとないときとで比べれば、負荷があるときの
ほうが発振しやすいことが多い。
　その上で、オーバーシュートを無くすのに必要な容量があまりに
大きくなりすぎる(スルーレートが低すぎる)場合に、帰還抵抗に
パラのCを入れるべきだと思う。

>>178
回路図アップするにはどうしたらいいの？
>>183
いじる前はなんども正弦波（１KHz）のテストはしてて全く問題なかったです。
４Ωで２０Wは出てた、とりあえず普通にCDも鳴らしてたからね。
今、BC間に100p入れとるけど大きい方なの？

この状態で負荷をつけて出力を上げると５Vp-p付近から発振するから
今回帰還抵抗にパラのCをとりあえず100p入れたんです。

>>184
2段目B-C間のCで1ポール補償なら、Cはゲイン交点で決まる。
>>160 が説明してくれているとおり。

1ポール補償という言葉は初めて聞いた。
要は一次遅れを１００％帰還させる補償って理解でよいの？

Cはゲイン交点で決まるっていうのを分かりやすくしてほしいです。

＞初段2SK389で
＞ドレイン電流1mAとするとgm=12mS。クローズドゲインを10倍、負帰還が
＞切れる周波数を1MHzにするには、2段目の位相補償容量は190pF必要
＞って計算になる。

ちなみにこの >>160 の計算式はどんなのですか
初段ドレインは1mAです。1MHzとはどこから出るんですか？
12mSはどこからでたのですか？
ソース抵抗はVRの100Ωだけなので５０Ωだな。
そういえばgmは測定してなかったけどIdを少し変えてみてΔId/ΔVgs でよかったかな？

>>182
こんな感じでＵＰすればいいかな？ちゃんと出るかな？
　┌────●───●
　｜　　　　｜　　　｜
　｜　　　　＞　　　＞
　┴0.1u　　＞2.7K　＞2.7K
　┬　　　　＞　　　＞
　┷　　　　｜　　　｜
　　　　　　｜　　　●─
　　　　　　｜　　　｜
　　　　　　●──────
　　　　　　｜　　　｜
　　　　　｜┘Ｄ　　└｜
　　●─＞｜　　　　　｜＜─●
　　｜　Ｇ｜┐Ｓ　　┌｜　　｜
　　＞　　　｜　　　｜　　　＞
　　＞100K　└ＶＶＶ┘　　　＞1K
　　＞　　　　　△100 　　　＞
　　　　　　　　｜

>>186
>>160本人じゃないが、
おまいさんのアンプのゲインは、1ポールより高い周波数では

gm/ωC

になる。ω=2πf、Cは2段目B-C間のC、gmは初段のgmな。
ポールより高い周波数では2段目Cでつっぽぬけで-6dB/octで
ゲインが小さくなるわけね。

2SK389のデータシートから1mAのときgmは約12mS。
上の式が1になる（ゲイン交点）のが1MHzっつーことで
解くと約1900pF。ミラー効果で190pFが適当、と。

>>160 >>185

C = G・gm ÷ 2πｆ で数値が合うけどあってますか？

G=10、f=1MHz（なぜ１Mにしたのかがわからん）gm=12mS

>>189
位相がひっくり返るより前にゲインが1を切ることが
負帰還アンプの安定動作の条件。
乱暴にいってしまえばゲイン交点を十分に低い
周波数にすれば、それだけ安定ね。

>>190
経験的に数十〜数百p やから1MHzで計算するですね？
あんまり低い周波数だとキャパがでかくなって実装の問題とか
その他のなにか分からんけど問題とかででくると理解したけどあってますか？
残りの〜1MHzはもし発振したらNFBの箇所で何とかすると思っていいんでしょうか？
ソース抵抗でgmを下げるとすると式かなんかありますか？出回ってる回路図では
そこら辺の抵抗が複雑になってるのはそのせいですね。

>>191
高域時定数も計算できるんだが、実装の問題とか
いろいろな影響を受けるんでなかなか計算通りには
いかないやね。まあ、安全を取って1MHzとか、適当に
やってみて安定するかどうか。
過渡応答の観測は必須で方形波応答を見れ
ということになるわけで、方形波の応答で
位相余裕も分かると。

とりあえず回路図UPします。（上半分）
　　　┌────●───●───────────●─ ＋24V
　　　｜　　　　｜　　　｜　　　　　　　　　　　＞
　　　｜　　　　｜　　　｜　　　　　　　　　　　＞240
　　　｜　　　　＞　　　＞　　　　　　　　　　　＞
　　　┴0.1u　　＞2.7K　＞2.7K　　　　　　　┌─●─┐
　　　┬　　　　＞　　　＞　　　　　　　　　｜　　　｜A1015Y
　　　｜　　　　｜　　　｜　　　　　　　｜＜┘　　　└＞｜
　　　┷　　　　｜　　　●─────●─｜　　　　　　　｜─●─┐
　　　　　　　　｜　　　｜　　　　　｜　｜┐　　　　　┌｜　｜　｜
　　　　　　　　●────────────｜────────｜─┘　　　　　　┌ ＋B（16V）
　　　　　　　　｜Ｄ　Ｄ｜K389BL　　└┤├●　　　　　●┤├┘　　　　　　　　｜
　　　1u　　　｜┘　　　└｜　　　　　100p｜　0.1u　　｜100p　　　　　　　　｜┘
─●┤├●─＞｜　　　　　｜＜─●─┐　　｜　┌─●─●────●●ＶＶＶ─｜＜
　｜　　｜　Ｇ｜┐　　　┌｜Ｇ　｜　｜　　｜　｜　｜　＞　　　　｜｜　100 　｜┐
　＞　　＞　　　｜Ｓ　Ｓ｜　　　＞　＞　　｜　｜　｜　＞2.2K　　｜└｜　K1529Y｜
　＞47K ＞100K　└ＶＶＶ┘　　　＞1K＞10K ｜　┴　┴　＞　　　　｜　｜────＜
　＞　　＞　　　　　△100 　　　＞　＞　　｜　┬　┬　｜　C3423 ｜┌｜C2458Y　＜0.22
　｜　　｜　　　　　｜　　　　　｜　｜　　｜　｜　｜　＞　　　｜┘Ｖ　　　　　＜
　┷　　┷　　　　　｜　　　　　┷　Ｖ　　｜　｜　｜　＞＜──｜　●─────●─中点
　　　　　　　　　　｜　　　　　　中点へ　｜　｜　｜　＞5KVR　｜┐｜　　　　　＜

下半分です。
秀丸とかメモ帳で見るとちゃんとつながります。

　　　　　　　　　　｜　　　　　　　　　　｜　｜　｜　｜　　　　ＶＶ｜A1048Y　＜0.22
　　┌─┐　　　　　｜　　　　　　　　　　｜　｜　｜　＞　　　　｜　｜────＜
　　┷　｜　　　　　｜　　　　　　　　　　｜　｜　｜　＞1.2K　　｜┌｜　　　　｜
　　　　＞　　　　　｜　　　　　　　　　　｜　｜　｜　＞　　　　｜｜　　　　｜┘
　　　　＞10K 　　　｜　　　　　　　　　　｜　└─●─●────●●ＶＶＶ─｜＞J200Y
　　　　＞　　　　　｜　　　　　　　　　　｜　　100u　｜　　　　　　　100 　｜┐
　　　　｜　　　　　｜C2458Y　　　　　　　｜　　　　　｜C1815Y　　　　　　　　└ −B（16V）
　　　　●──┐　　｜　　　　　　　　　　●──┐　　｜
　　　Ｃ└｜Ｂ｜Ｂ｜┘　　　　　　　　　Ｃ└｜Ｂ｜Ｂ｜┘
　　　　　｜─●─｜　　　　　　　　　　　　｜─●─｜
　　　　┌｜　　　｜┐　　　　　　　　　　┌｜　　　｜┐
　　　ＥＶ　　　　　ＶＥ　　　　　　　　ＥＶ　　　　　ＶＥ
　　　　＞　　　　　＞　　　　　　　　　　＞　　　　　＞
　　　　＞1.2K　　　＞1.2K　　　　　　　　＞470 　　　＞470
　　　　＞　　　　　＞　　　　　　　　　　＞　　　　　＞
　　　┌●─────●──────────●─────●─ ─24V

NF抵抗を取っ払ったらDC電位が電源電圧まで飽和するって話だけど。
中点調整用のVRをちょっとずらしてあげたら飽和します。
中点電位は0.1mV単位に事前に調整してたので昨日の1.6Vってのは
問題ないと判断します。

これから昨日のつづきを行います。
NF抵抗はキャパ無しで、BC間のキャパから調整したいと思います。

発振周波数は4.43MHz（1.2Vp-p）となりました。

Idsを１０％UPしてVgsの変化量をちょうさしました。
そうするとΔIds/ΔVgs≒2.5mSとなりました。
これは利得と現在のソース抵抗とFETのgmの合算だと思うので

これをgm/ωCの式にいれると90pFと出るので、
最初に付けていた１００ｐFで十分ってことですね！

回路図から、初段共通ソース電流は2.1mAと読める。
だとすると2SK389のgmはデータシートから12mS。
100Ωの抵抗があるから、これが差動ペアに分配されるとすると
50Ωのソース抵抗があるのと同等。
　　gm'＝1/(1/gm+R)
つまりデータシートと計算からは、7.5mSになるはず。このとき1MHzで
ゲイン10倍のためには120pFだな。

　容量の100pFってのは、どちらかというと大きいけど使わないという
ほどおかしくはない。
　この1ポール補償用のCを大きくする弊害の一番大きなものは、
スルーレート(波形の立ち上がり/立ち下がりの傾き)が低くなること。
枝葉末節を省いて原理的な話にすれば、スルーレートSRは
　　SR＝(初段共通電流)/C
になる。つまりスルーレートはCを小さく初段電流を増やすほど大きく
できる。今回の場合2mAで100pFだから20V/usになる。
　スルーレートを高くするには、初段電流を増やしたまま、Cを小さく
する必要がある。つまり、初段電流を減らさずに初段ゲインを下げる
必要がある。そのためには、初段のソース/エミッタに抵抗を入れれば
良い。

>>197
ありがとうございます。

MOSのゲート抵抗を１Kにしたときは2.18MHzの三角波となりました。
こういうのってあんまり意味んですか？

SRの式がどう計算しても２０にはならないんだけど...
ま、それはそれとして

SRを１０usにしたいとすると
BC間を50pか60pにしてソースに５０Ωずついれるか
調整用のVRを１００Ωから２００Ωに変更するとよいですか？

SRの式もそうだけど初段の電流と２段目のBC間の100pとのつながりが
まだ理解できないんだけども...
教えてください。

ぜんぜん間違ってるな(--;

SRを現在の半分にしたいとすると
Rsは183Ωだ！ってことは４００Ω近くのVRだけどこれはちょっとないかもしれない。
183-50で130Ωを買ってくるとしよう。
ついでだから調整しやすいVR（回転数が多いやつ）を探して抵抗をそろえることにします。
CはBC用に50pとNFパラ22pのディップマイカかポリプロピレンとかを探してと。

アースの話ですが、昔は整流回路の電解のとこに落としてたけど今回の実験で
これはよろしくないことがよくわった。今はトランスの０V端子２つをジャンパー線でぐるぐる巻きに
してそこにアース落としてます。でもあんまり見栄えもよくないし配線も遠いので
何とかしたいところです。そろそろ半田ごても限界で溶づらくなってきた！
MOSドレインのパスコンの問題もあるし、もっと良い方法はないですか？

200げっと

アースの話でもうひとつ質問です。
スピーカーへマイナスつまりグランドですがこれはトランスから引くのは
よくないのでしょうか？あとステレオの場合とシングルの場合ではそこらへんが
ちがうとう話を聞いたことがありますがほんとうですか？

いろいろ考えてみたんだけど基盤と放熱器に片足のムカデを固定して、
それにMOSドレインのパスコンを落としてそっからSPのマイナスにもっていくのは
良い方法でしょうか？もちろんそことトランスのアース点にも引っ張ります。
DENONの初期のPMA2000がそんな感じになってるっぽい。

自分のオーディオの写真を照れずにUP汁 5杯目
http://hobby5.2ch.net/test/read.cgi/pav/1095080541/

↑の画像掲示板に回路図なり実機をデジカメで撮って貼ると話しが早いかも。

>>198
　漏れの下手糞な解説よりこっち読んだほうが早いと思うが
ttp://www.cqpub.co.jp/hanbai/books/32/32691.htm

１．出力インピーダンスが数kΩ以上の初段
２．高ゲインの2段目に1ポール補償として2段目のBC間にCを加える
という条件をそろえたとする。
　2段目のゲインと入力インピーダンスと出力インピーダンスは、Cの
局部帰還により、ある周波数から上では6dB/oct。すると、発振の
安定度を検討する周波数では、初段電流がすべて2段目(のBC間C)
に流れ込むと考えることができる。
　それにより、
入力電圧＞初段gmにより�僮に変換＞2段目でCにより�儼に変換
と考えると、ゲインの式は、初段のV/I変換ゲインであるgm、2段目の
V/I変換インピーダンス(1/ωC)の積である、gm/ωCになる。

　スルーレートの時も同様で、初段電流が2段目に全て流れ込み
BC間Cを充放電すると考えることができる。IやCの物理的な定義は
I=�儔/�冲、Q=CV。よってI=C×�儼/�冲、これは�儼/�冲＝I/C、
つまりSR＝I/C

ミスった。

＞ゲインの式は、初段のV/I変換ゲインであるgm、2段目の
＞V/I変換インピーダンス(1/ωC)の積である、gm/ωCになる。

　ここの2行目、　" I/V " 変換インピーダンスの(1/ωC)　だ。

　GNDラインの引き回しは人により少しずつ違っていて、どれも
完全ではなく(寄生インダクタンス等を完全には排除できない)、
しかもそれぞれ音が違ったりするんだよな。
　十分な安定度が確保できて、自分の好みの音がするなら、
その方法がよい、としか言えない。

　スピーカーのマイナス側は、電源の大容量電解の中点に戻すのが
一般的。この場合、この中点をシャーシアースと増幅基準点とする。
この方法の問題点は、パスコンが入れにくいことだな。

　漏れはパスコンのところから出力を出すのが好きだが、完全ツイン
モノ構成だと簡単にできるけど、左右共通電源のステレオアンプで
これをやると、パスコン〜大容量電解に出力電流が流れてトラブルを
起こす可能性がなくもない。

　1点アース的な考え方をやめて、トランス、大容量電解、増幅回路
それぞれでシャーシに落とすという考え方もある。

回路図でたんか。これだと安定させるのにはゲイン交点をかなり
低く設定しないと厳しいんじゃないかな。2段目直にMOS FETだから。
手っ取り早く済ますなら、2段目と終段の間にエミフォロを1段入れると、
割と楽に安定して動くようになると思うよ。

　そうだねぇ。
　差動では試したことないんだけど、電圧増幅段からMOSFET直結だと
MOSFETの寄生容量が重くて位相回転が大きいみたいだよね。
　電圧増幅段の出力インピーダンスはシングル増幅段より差動増幅段
のほうが大きくなりがちみたいだから、なおさらきついのかも。

　漏れもフォロワ1段入れるのをお勧めするかな。そうすれば、位相補償
容量も、計算通りに行くかも。

又は、アクティブロード捨てて抵抗負荷にするか、電圧増幅段に抵抗1本ぶら下げるどっかでみた
回路(wにするかして、電圧増幅段の出力インピーダンスを下げるとか。
オープンゲイン下がるんで歪率はちょっと上がるが、初心者でも扱いやすくなるよ。

>>120の回路図からシミュレーションしてみた｡

ゲインが0dBになるのが3.298Mhzで位相余裕は30度
200khz付近に0.5dB程度のピークがある

これが高域の荒れの原因だと思う｡

>>207
　数kΩの負荷抵抗加えても、数百kHz以上の特性はほとんど変化
しないから、あまり意味がないと思うんだが、どうかな？

>>209
>>207 じゃないけどアクティブロードを止めて
オープンゲインを下げれば扱いやすくなる（帰還量が減るから）、
という趣旨でしょ。

んで、200KHzのピークの原因はやっぱしMOS FETの
入力容量だろう。

>>210
　いや、いまいち意味わからんな。
　帰還量が減るのは低域だけで、オープンゲインの6dB/octカーブは
変化がないから、発振安定性が問題になるあたりの周波数の帰還量は
ほとんど変化ないはずでしょ。
　DC的なところは扱いやすくなるけど、それに関しては苦労してない
みたいだから、意味がないと思うんだけど。

>>211
終段の入力インピーダンスが割と低いTrではそうだけど、差動・カレントミラー負荷・パワー
FETと、高インピーダンスばかりの今回はかなり条件が違って、抵抗１本の効果は高いと思うよ。

>>212
　ふーむ。試してみるよ。

今は作業を中断して音鳴らしながら(^^;
（ゲートの抵抗を１Kに変えたのとBCを50pにしたのでちょっと落ち着いた気がせんでもないです）
発振の原理とスタッガー比について勉強してます。
レスはもうすこしお待ちください。

パーツの入手性が良くて、それなりの音を出してくれるアンプを作りたいんですけどお勧めな構成ってありますか？
安く上がりそうなので PhilipsのTDA1552Qなんかよさそうかなと思っていますが…

>>215
LM3875
LM3886
LM1876
あたりじゃないか｡さすがにTDA1552Qは時代遅れな感が否めないし｡

個人的には
TDA7296
TDA7294V
が気になる｡出力段がDMOSだし､海外だと結構自作報告がある｡

>209-211

120のそのままの回路だとBaiasの下の数100KΩの抵抗をGNDに落としても相余裕は200Mhzのピークは変わらなかった｡
MOSをドライブできてないことが問題みたい｡

ただ､ドライバ段を追加したときは効果があった｡やはりドライバ段を増設するのが良いと思う｡

すんません。
フォステクスのFE83Eで無指向性戸まではいかなくとも
広く音を出したいのですがどんな箱を作ればいいですか？

エミッタフォロア段の追加を検討しています。
バイアス回路の見直しと結構大変！
アイドリングは5mAとすると最大出力時のPcはTrでC3423とA1360の組み合わせでいいかなと思うんですが、
ここのアインドリングは5mAってのは妥当ですか？
あとここのTrはヒートシンクに熱結合する必要はありませんよね？

こんな感じにしてみます。

　　─●──────●─　＋18V
　　　│4mA 　　　　│250mA
　　│┘　　　　　　│
　─│2SC1815Y　　　│
　　│┐　　　　　　│
　　　Ｖ　　　　　　│
　　　│　　1K　　│┘
　　　●─ＶＶＶ─│＜ 2SK1529Y
　　　│　　　　　│┐
　　　＞　　　　　　│
　　　＞1K　　　──●──
　　　＞　　　　　　│
　　　│　　　　　│┘
　　　●─ＶＶＶ─│＜ 2SJ200Y
　　　│　　1K　　│┐
　　│＜　　　　　　│
　─│2SA1015Y　　　│
　　│┐　　　　　　│
　　　│　　　　　　│
　─●──────●─　−18V

Trのエミッタ抵抗１Kってちょっとでかいかも。

＞5mAってのは妥当ですか？

　問題ないと思う。

＞ヒートシンクに熱結合する必要はありませんよね？

　ないね。

＞エミッタ抵抗１Kってちょっとでかいかも。

　気にするなら並列にＣをいれればいい。0.1uFで十分。

MOSFETの入力容量をドライブするために､バイアス段の1kΩを470Ωくらいにして10mAくらい流した方がいいと思う｡

もし作り直すのが手間じゃないなら全体的にゲインを減らした方がいいと思うよ｡

今日は秋葉にいって部品をいろいろと買ってきたっす。
（いつも余計なものばっかり買っちゃうんだよな）

>>221
Cを入れると信号が貫通してMOSに信号いかないんじゃないの？

>>222
やっぱりそうなのかな？でも手元に470Ωないっす。
MOSのゲート間(KとJ)電圧はアイドリング250mAのとき
3.9Vなので1Kだと3.9mAか手元にあるのは620Ω(金皮)か510Ω(炭素)、
ってーと6.3mAか7.6mA。それぞれ試してみてどんな違いがあるのか見てみます。
ワット数は470だと最大出力時に1/4Wじゃちょっと危険かもな。
Pcは問題まったく問題なさそうだなたぶん。

>>223
＞MOSに信号いかないんじゃないの

　ベース間はバイアスで与えられた一定の電位差があるだけだから、
エミッタ間だって基本的には一定の電位差しかない。つまりエミッタ間
抵抗に流れる電流はほぼ一定。並列にＣ入れても、ほとんど電流は
流れないよ。

　ただ、もしCがあれば、MOSFETの入力容量をプッシュプルで充放電
できるようになる。なければ、それぞれシングルの動作に近い。

>>222
ゲインを下げるとは裸の方でしょうか？それとももっとNFBをかけるってことでしょうか？

BCキャパをいろいろ変えてみたんですが、
FETのRs=50Ωのときは15pFで発振がおさまりました。
Rs=180Ωのときは5pFでも発振はおさまりました。

この場合、上記の値をつけるのか、それとも安全をみて
22pF（SR=45V/uS）とかでもいいんでしょうか？
それとも目標SRの計算通りに50pFつける（SR=20V/uS）？

>>215
ほい。
http://www.chipamp.com/
日本では全然話題に上らんが海外では相変わらず話題のgainclone。

>>216
レスありがとうございます。
LM3886、LM1876は若松にあるようですね。
他のも今度秋葉行ったときに探してみます
手始めにLM1876で組んでみようかな…
そもそも50Wオーバーもの出力を要求するスピーカー自体持っていないし…

>>226
詰めの方法はいろいろあるけど、一番発振し安い容量負荷を出力に繋いで方形波入力で発振しない
位相補正値を確認したら、その値を最小値として、あとは試聴しながら位相補正を増やしていっ
て最適値を決める、っていうのが妥当なんじゃないかな。

人によっては、100KHzの方形波を入力すると、出力が三角波状になるんで、その三角波が
いちばん綺麗になる値に位相補正を決める、という人もいる。

>>229
ありがとうございます。

とりあえず、MOS（J200)のゲート辺りから煙がでてきて壊れたっぽい（涙）
Kも壊れたかも（涙）
バイアスがうまく言ってなかったみたいでKとJのゲート間電圧が１２Vに
なっちゃっておかしくなった。エミッタフォロア段のC1815もVBEが1.2Vもあったから
それICが増えてバイアス電圧が１２Vになったのかも。でおかしくなったのかもしれない。
とりあず、寝る！けどなんでかな？こういう場合はC2458とかA1048の保護回路動かんのかな？
MOSをつける前にバイアス電圧の確認を行うべきだったなといっても後のまつり。

>>215
LM1876使って自作しましたよ｡
1チップに2回路入りなのでコンパクトなアンプに仕上がるのでなかなか良いです｡
音はうちの自作のディスクリートのアンプに比べると落ち着いた感じかな｡
電源ONOFF時にポップノイズが皆無なのがうれしい｡

>>216
普通はドライバ段をつけてドライバ段のエミッタ抵抗の中点からフィードバックかけて
安定動作を確認してからMOSつけると思う｡うちではそうしてる｡

>>228
>>230

最近､レスの数字を絶対間違えるな｡痴呆かもしれん｡

【1:232】アンタを自作したい

>>224
納得しました。よく考えたらバイアス回路のとこは自分で入とった。
K1529とJ200のゲート間電圧とGNDからのゲート電圧の波形をみて納得しました。
理屈の前に見せてくれるからオシロって便利やほんとに！
技術書によるとこれは前段のインピーダンスとMOSの入力容量のカットオフ周波数を
一致させて歪率を下げるとある。

MOS(ペア\1,400)壊れてなかったみたい。よかったよかった(^^;
すぐに電源切ったのと保護回路(過電流とDC検出)が守ってくれたっぽい。
壊れたのはエミッタフォロアのC1815(\20)だけでした。

配線は全く問題なかったのでおそらく、ハンダかすのブリッジかなんかだと思われる。
最初のPowerOn時は何事もなかったのですが、２回目にゲートから少量の煙発生！
おそらくスイッチの振動でどっかがショートしたのかもしれん）

エミッタフォロアをいれるとBC間22pだと少し不安定(外乱で発振っぽくなる)だったので
もう一度位相補償のカットアンドトライで、BC間50pFに入れ替え、NFのCは56pFでダウンシュートがなくなりました。
(方形波10KHzでテスト）正弦波は1Kでテスト電源の天井まで発振もなしでした。
あとアンプの入力の直列抵抗はFETのゲートから１Kを出して(カップリングに繋がっている
ジャンパー線を抵抗に置換)ゲートのグランド間に300pFでフィルタしました。
アース周りもヒートシンクにラグピンをつけてパスコンを取り付けました。
エミッタフォロアの負荷は620Ωと0.1uFとしました。

残りは左のチャネルだけどリファレンスとしてもう少しこのままにしきます。
来週かもしれんけどｆ特と歪率を比較したいと思います。
チューニングした方(右チャネル)は低域がすこし元気になっていい感じです。
高域もなんかいい感じです(^^;

MOS 出力段のダイレクトドライブは俺も試みたことがあり、欠点もあるが面
白い手法だと思っている。

MOS 出力段の入力容量は大きいので（といっても実はエミッタフォロア１段
の方がもっと大きいのだが、こちらは普通１段で済ませないだけの話）、２
段目の電流が少ないとここでスルーレートが制限されてしまう。
俺は２段目差動の石の VCE をカスコードで下げて PC を抑え、カスコード
の石には電力用に放熱器を付けて、２段目に大電流（といっても 15 mA く
らいだったが）を流した。

この場合、実装は難しくなるかもしれないが、位相補償の C を２段目出力
でなく出力段出力から取り出すと、 MOS の入力容量による発振が起こりに
くくなる。

ドライブ段を定電流&ブートストラップにすると良いと思うな

>位相補償の C を２段目出力
でなく出力段出力から取り出すと、 MOS の入力容量による発振が起こりに
くくなる。

が良くわからない｡

>>236
　>>235じゃないが、インクルーシブミラーといわれるやつだな。

　1ポール用位相補償は2段目=電圧増幅段＝励振段のBC間で
ミラー効果を使った位相補償をかけるわけだが、コレクタ電位は
交流的には出力電位と同じはずだから、出力からとっても同じ
働きをするのでは…ってやつだな。
　この位相補償Ｃによる局部帰還ループの中にファイナルを
含むから、ファイナルの非線形性が圧縮される。その代わり、
この局部帰還は2〜3段をまたがる負帰還になるから、うまく
作らないと不安定になる可能性もある。
　MOSFETの場合は、駆動インピーダンスが高くなるから、
かえって上手くいくのかな？

　Overtureシリーズ(LM3886とか)のパワーICは、このタイプの
位相補償を使うことで、セミコンプリメンタリの歪を減らしてる
ようだ。パワーICとして有名なLM1875からすると歪率が相当
改善されてるのは、一つにはこの位相補償があるんだろう。

>>237
Thx勉強になった｡

>>234

しかし最初どうなる事かと思ったが、意外に何とかなるもんだなぁ。
電車男・・・ぢゃなくて、アンプ男だね。

>>239
沢山の方にフォローいただいたのもあって今回かんり勉強になった。
ありがとうございました。

とりあえず作った方形波発信器なんですが、波形が悪くて
スルーレートの測定に向いていません。

出力電圧制限に4.7Vのツェナーダイオードを使ってるんですが
天井が丸くなり床はひげが少し出てしまいます。
なにかよい方法はありませんか？

こういうのはこのスレッドじゃない方がよかったりする？

どなたかIGBTでアンプ作った人いますか?

>>240
　スルーレート測定に使うようなのは、OPアンプで作るのはやめた
ほうがいいだろう。出力信号が、OPアンプのスルーレートで制限
されたら、そもそも測定する意味がない。

　74HC14(シュミットトリガ)や74HC04(インバータ)を使った方形波
発振器があるから、そういうのを使ったほうがいいと思う。もちろん
直流カットは必要だが。

>>242
スルーレートの測定の難しさを痛感しました。

シュミットトリガやインバータだと±がでないからと思って、
OPアンプでやってみたんです。
シュミットトリガでやってみようと思うんですが直流カットって
具体的には？カップリングコンデンサがあればいいのですか？

それと発信器についてはこちらに移動しました。
http://science3.2ch.net/test/read.cgi/denki/1111377067/544

さっそく電電板で叩かれた様だな。
俺も主として電電板にいるんだが、
あそこでは、ｵﾃﾞｵｦﾀが差別されてるというか
基本的に基地外終段の一種と見なされている。
ｵﾃﾞｵ用語は出さないように気をつけれ。

>>244
ありがと。こっちの板の方がよかったんだけど...