◆◆◆スレ立て依頼所◆◆◆

【ISSCC】東京大学らがSSD向けの新電源システム開発，メモリの消費電力を1/3に

　東京大学らは，SSD（solid state drive）向けの新電源システムを「ISSCC 2009」で発表した。SSDが搭載するNANDフラッシュ・メモリの消費電力を約1/3に低減でき，
コスト削減にも寄与する。メモリ・チップなどの構成部品をSSD内で3次元的に多段積層する，いわゆる3次元SSDに向ける。

　NANDフラッシュ・メモリでは，これまで，電源電圧を低減しても，期待通りに消費電力を削減することが難しかったという。メモリ・セル部の低電力化には電源電圧の低減が有効ではあるが，
その半面，電源電圧を下げると，メモリ・チップが備えるチャージ・ポンプの消費電力が増加してしまうためである。

　この課題を解決するため，東京大学らはブースト・コンバータを用いた新電源システムを開発した。新電源システムは，電源制御回路，高電圧スイッチ，コイルで構成する。提案するブースト・コンバータ型電源システムは，従来のチャージ・ポンプに比べて，出力電流が大きく，
かつ電力効率を高められる。このため，NANDフラッシュ・メモリが必要とする高電圧を，より小さな消費電力・面積で実現できるようになる。このブースト・コンバータを導入すれば，
SSD内の複数のNANDフラッシュ・メモリ・チップが個別に備えていたチャージ・ポンプを不要にできる。これにより，NANDフラッシュ・メモリの電源電圧を従来の3Vから1.8Vに低電圧化することができ，
NANDフラッシュ・メモリの消費電力を約68％削減できる。

　今回開発したブースト・コンバータ型電源システムはSSDの低コスト化にも寄与する。チャージ・ポンプを不要にしたことで，40nm〜30nm世代のNANDフラッシュ・メモリのチップ面積を5〜10％縮小できる。
ブースト・コンバータを構成するコイルは，チップ間を接続するインターポーザの配線を活用する。電源制御回路と高電圧スイッチは，180nm世代の安価なプロセスで製造できる。

　開発に際して，東京大学 生産技術研究所の桜井 貴康教授，高宮真准教授のグループが電源回路・3次元集積回路技術，東京大学 工学系研究科の竹内健准教授のグループが
NANDフラッシュ・メモリ回路技術の開発をそれぞれ手掛け，NANDフラッシュ・メモリ製造は東芝が担当した。

Source:http://techon.nikkeibp.co.jp/article/NEWS/20090211/165494