Intel uPs Info 4

Intel製マイクロプロセッサの情報局スレッドです。
情報投稿よろしくです。Intelプロセッサの昔話もOK。
自作板のIntelスレに負けないようにしよう。

※妄想、珍説・珍論、誇張表現は控えめに。
※ｱﾑﾁｭｰ、ﾓﾄﾁｭｰ、IBMﾁｭｰからの書き込みはご遠慮ください。
※ﾁｭｰ流入防止のため、意図的にわかりにくいタイトルにしています。ご了承ください。
※ﾏﾀｰﾘしましょう。

前スレ
Intel uPs Info 3
http://pc11.2ch.net/test/read.cgi/mac/1190013206/

前々スレ
Intel uPs Info 2
http://pc11.2ch.net/test/read.cgi/mac/1159817811/

前々々スレ
Intel uPs Info
http://pc7.2ch.net/test/read.cgi/mac/1121683774/

いちおつ

うっぷすいんほって何？

乙

ho

su

年末にはNehalem搭載MacProが出るのかね

年末に出るのは1s向けのNehalemでXeonは遅れるんじゃないのか。
Appleのことだからフライングで供給してもらうかもしれんが

ho

ze

Intel Roadmap indicates multiple Havendale incoming Q3′09
http://en.expreview.com/2008/07/16/intel-roadmap-indicates-multiple-havendale-incoming-q309/#more-543

- Lynnfield/HavendaleもHyper-Threading有り
- LynnfieldはTurbe Boost Technology有り。

# Lynnfieldは4 core + PCIeなので200mmsq切るのは厳しいか??
# Havendaleも2 core + GMCHのMCMなのであまりV2, V1は45nmでは無理の予感。
# Nehalem系のV2,V1はWestmere世代待ちか、DC Atomかなあ。
# Westmereへの以降時期がかなり謎。TickTockはやっぱ難しいのか…。

というわけで、小さいネタのみだがこのスレ復活。
以前より漏れのレベルが落ちているので、存在価値は多分微妙だが。

Intel's Larrabee GPU based on secret Pentagon tech, sorta
http://arstechnica.com/news.ars/post/20080708-intels-larrabee-gpu-based-on-secret-pentagon-tech-sorta.html

Larrabee P54C-based説について。
かなり以前、IntelはP5世代が引退させたあとに、米国国防総省にP54CのRTLコードを提供した。
で、国防総省はP54Cをベースに対放射線版のを軍事用途向けP5を作った。
数年後、そのPentagon版P5も引退したあと、今度はIntelにPentagon版P5のRTLが返された。
それをMany-Core向けに拡張したものがLarrabeeのcoreってことらしい。

# ちなみに漏れはこれを読んでもP5-basedだとは思ってない派。

詳細が発表されたらされたで、
各自が思うところのﾎﾆｬﾗﾗﾍﾞｰｽ論で
また不毛な議論に花を咲かせようじゃないか。

議論は表スレで(なら個人の見解書くなとかいわれそうだが)。
ここはまったりいきたいのです。

# 2-issue in-orderってだけじゃAtomもそうだし、P5だとはいわん。
# やっぱuop変換なしで、U,Vパイプベースじゃないと。
# 最近のx86のFPU/SIMDに使われているトランジスタ数がオリジナルP5よりも大きい(はずな)こと、
# SMT, SIMD拡張, 64bit化, 仮想化などなど、P5以降にしなければならない拡張があまりにもありすぎること、
# などからなんとなくバランス悪いし無理かなあと。なにしろuopもregister-renamingもないんだ。
# 一体どうやってx86 decodeするの??ってかんじ。

Runtime Environment for Tera-scale Platforms
ftp://download.intel.com/technology/itj/2007/v11i3/4-environment/vol11-i3-art04.pdf
Intel VCGの論文。

# ここでシミュレーションしてるTS-CMP processorってのが微妙にLarrabee似かも。
# SIGGRAPH 2008で論文発表する人が著者にいるだけあって、
# よく知らんがRun-Timeで都合が悪いところは吸収して、多数コア+HW MultiThreadingを分回すってのも
# Larrabeeの方向にやはり近い気が。

TS-CMP processor
- 16 in-order core
- HW Multi-threading, round-robin each cycle
- 32KB L1D, 2MB shared L2, 4MB off-chip L3
- L1: 3 cycle, L2: 12 cycle, L3: 40 cycle

>We used a cycle-accurate simulator to evaluate McRT’s
>performance on a TS-CMP processor. The simulated
>platform consists of an array of up to 16 in-order cores,
>each of which has four threads. Each core will select a
>different thread each cycle, round-robin, unless the thread
>is stalled due to, for example, a cache miss, being in the
>sleep state. The memory system consists of a 32 KB L1
>data cache that is shared by all four threads in the core, a
>2MB L2 cache that is shared by all the cores, and an
>off-chip 4MB L3 cache. All caches were simulated with
>an 8-way set associative configuration. The L1 cache
>access time is 3 cycles, the L2 cache access time is 12
>cycles, and the L3 cache access time is 40 cycles.

Doug Carmean, Visual Computing Group, DEG
Eric Sprangle, Visual Computing Group, DEG

対応表(仮)
XE $999 → Bloomfield-3.2G
P1 $530 → Bloomfield-2.83G → Lynnfield
MS3 $316 → Bloomfield-2.66G($283) → Lynnfield, Havendale
MS2 $266 → Lynnfield, Havendale
MS1 $183 $224 → Havendale
E2 $163 → Havendale
E1 $133 → Havendale
V3 $113 → Havendale
V2 $64-$84
V1 $34-$53

# 一応考えたが今いち正確な対応がわからない。
# Bloomfieldの価格=$284はシステムで高価になることに対するIntelの普及のための配慮??

# 32nm Westmereがいつ出るのか知らないが、
# Westmereもサーバ向けの6 coreを先行して開発していていて
# デスクトップ向けのClarkdaleが遅れているとすると、
# Bloomfieldと同じ状況でまた巨大なダイをデスクトップ向けにバーゲンしなきゃいけなくなる。
# サーバ用に4 core Westmereを開発していればよいが、
# その場合でもQuickPathのサーバ用マザー&socketをまた転用することに。
# いずれにしろsocketが異なるであろうLynnfieldとDesktop Westmereとの間の移行関係に無理がある。
# 逆にClarkdaleが早期にでたとするとLynnfieldが恐ろしく短命に終わってしまう。
# Lynnfieldはしばらく32nmに移行しないで粘ることにすると、
# ClarkdaleとSandy Bridge世代の関係がよくわからなくなるな。
# とにかくLynnfield/HavendaleとWestmere世代の移行は無理がある予感。

# 実はLynnfieldも4 coreなのであまり安売りできないはずで、バーゲン状態に近い。
# つか、4 coreって32nmでもIntelの過去のMainstreamと比べてでかいんで。
# 調子に乗ってcore数増やしすぎなんじゃ??
# 今のRoadmapは無理がありすぎな気がするのだが早くに考え過ぎか…。

x Bloomfield-2.83G
o Bloomfield-2.93G

Intel Bloomfield CPU pricing reveals pleasant surprise
http://www.digitimes.com/news/a20080717PD222.html

Bloomfield 3.20GHz $999
Bloomfield 2.93GHz $562
Bloomfield 2.66GHz $284

32NM ATOM ON IDF 2008
http://xtreview.com/addcomment-id-5880-view-32nm-atom-on-idf-2008.html

8月のIDFでは、32nm版Atomをデモ。
Cell PhoneやiPhoneのサイズが可能に。

# 32nm Atom = Lincroft

Intel: Atom Will Not Substitute Celeron Processors.
http://www.xbitlabs.com/news/cpu/display/20080717121547_Intel_Atom_Will_Not_Substitute_Celeron_Processors.html

Intelは現時点でAtomでCeleronを置き換えるつもりなし。

Nehalem arrives in week 40 and 44, possibly
http://www.bit-tech.net/news/2008/07/14/nehalem-arrives-in-week-40-and-44/1

Bloomfieldは10月末。 # …かもしれない
X58チップセットはそれだけで$70のコストであり、マザーボードはかなり高価になる
(nVIDIAのnForce 790i Ultra SLIは$100+なのでさすがにそこまではいかない)。

>We've also been told that Intel's premium X58 chipset alone will cost $70,
>making the boards quite expensive, but this is not unexpected and by no means
> completely insane like Nvidia launching the nForce 790i Ultra SLI
> with a chipset that cost $100+.

>>20 訂正
More Details on the Intel Atom Emerge
http://www.anandtech.com/printarticle.aspx?i=3254

>Moorestown will allow Intel’s Atom CPU to exist in larger smart phones (4 - 5” size),
>while its successor in 2010/2011 will use the magic of Intel’s 32nm process to finally
> get into something iPhone-sized.

表スレでいわれている通り、Lincroftは45nmだった。
AnandTechの過去の記事によれば32nmはMoorestownのさらに後継ということらしい。
# にしちゃやたらデモが早いんですが…。

# ちょっと発見。
# $530 → $562 ($32アップ)
# $316 → $284 ($32ダウン)

# 2.66GHzを貧乏人向けに従来より安く設定しているかわりに、
# 2.93GHzを同じ価格差分上昇させただけ??
# 2.66GHzを買う人は2.93GHzを買う人には感謝しなきゃ（･∀･）

ごめんなさい
それでも買えない貧乏人で
ごめんなさい、ごめんなさい

Nehalem-EP......BLOOMFIELD
ttp://www.xtremesystems.org/forums/showpost.php?p=3168831&postcount=816

xtremesystemsの掲示板にNehalemのES品をベンチした結果がそこそこあり。
# 例によってマルチスレッドものが多い。

以下、シングルスレッドよりの結果(Yorkfield vs Bloomfield)を抽出
QX9650 = Yorkfield 3GHz
Bloomfield = Bloomfield 2.93GHz

・Cinebench R10 Single Core # ← Single Threadのことなはず
- QX9650 3.263
- Bloomfield 3.396 (+6.6%)

・Cinebench R10 Multi Core
- QX9650 11.437
- Bloomfield 14.299 (+28%)

・Whestone
- QX9650 3.124
- Bloomfield-HTなし 3.152 (+3.3%)
- Bloomfield-HTあり 2.786 (-8.7%)

・Dhrystone
- QX9650 6.468
- Bloomfield-HTなし 7.652 (+21%)
- Bloomfield-HTあり 7.045 (+12%)

()内は同クロック換算での性能比 vs Yorkfield

# CinebenchはSingle Threadで+6.6% Yorkfieldより早い
# Whestone(=FPU)は+3.3%で、HT ONだとYorkfield以下にまで落ちる
# Dhrystone(=ALU)は+21%も速い。HT ONだと約-10%落ちる

# Dhrystoneみたいな単純ベンチだとBufferやらにうまくはまんのかな
# HTだと静的分割で容量や帯域が減る部分あるからおちんのかな
# あとで誰かが詳しく解析してくれるだろう（･∀･）

訂正

ぜんぜん違う。
BOINC ManagerのWhestone/Dhrystoneがper CPUだから、
HT ONの結果が悪く見えるってだけ。
というわけで、>>27のコメントは無かったことでよろしく。

CPUの速さって頭打ちなん?
ムーアの法則は終わり?

ムーアの法則はCPUの処理速度について言及した物ではないから。

じゃあアムダールは?

Via's Nano L2100 takes on Intel's Atom 230
http://techreport.com/articles.x/15204/1

Low-end grudge match: Nano vs. Atom
http://arstechnica.com/reviews/hardware/atom-nano-review.ars/1

VIAのNano(Isaiah)とAtom 230(Diamondville)の比較ベンチ記事。

# 正直、Pentium MとAtomの中間程のクロック当たり性能
# (PC Mark2005 CPUでAtom +33%)でしかなく思ったより速くない。
# Performance per Watt でも90nm Pentium M(Dothan)に負けているのでCPUとして旨味がない。

VIAスレよりコピペ。

Atom
L1:3 cycles
L2:16 cycles

nano
L1:4 cycles
L2:24 Cycles

ho

ze

m

tai

あまりにも暇が無く、IDFの情報を確認できるのも再来週くらいだ。
幸い、今回のIDFは新情報がすくないようだけど。

>>29
ムーアの法則については、ロジック部が1世代のシュリンクでも0.7倍くらいにしか
縮小されてないってところが味噌。
http://www.chip-architect.com/news/2007_02_19_Various_Images.html
cacheなどのSRAM部はロジック部よりもトランジスタ密度が高いので、
同じ面積でもトランジスタ数が多いし、縮小率もいい。
で、Intelはムーアの法則が続いていることをSRAMが9割を裕に超えるItaniumを引き合いにだして
宣伝しているの(それでも24ヶ月で2倍くらいが実際の値だけど)。
http://ja.wikipedia.org/wiki/%E7%94%BB%E5%83%8F:Moores_law.svg

個人的にはマイクロプロセッサにおけるムーアの法則なんて少なくともシングルコアで見れば
既に(P6〜NetBurstあたりで)終わっていて久しい。
(logic部分のトランジスタ比の平方根が実際の性能向上率に近いのでL2 L3やらのSRAM部はカウントにいれる意味性が薄い。)

余談だが、
ロジック部が1世代のシュリンクでも0.7倍くらいにしかならないってところから
逆算すると、結局1世代のシュリンクで増やせるコア数はせいぜい1.4倍くらいにしかならない。
しかも、シングルコアでの拡張が全くないわけではないのでまあ本当はコア数なんて
むやみやたら増やせないはずだが、Intelはやたら増やしたいみたいなんだよね。
ネイティブ4 core化したためにBloomfieldやLynnfieldは価格を下げられない。
WestmereやSandy Bridgeもコンシューマでは4 coreで強気のはずで、
最近でてるロードマップは正直あまり信用できないと思ってる。

CPUアーキスレの団子とToHeart(仮名)とオタの漫才を
誰か三行でまとめてくれ

リ
ッ
チな回路（笑）（笑）

俺
イコール
正義

MACオタ
名無しと団子
三兄弟

ついに荒らし始めたよw

MACオタが
まともに
見えてしまう

>>44
二人とも『難しい言葉を知っている方が勝ち』と思っているフシがあって、自身で理解できない
概念をやりとりしているのが紛糾する元のように見えるすね。。。

団子さんも『マニュアルにも載ってる　　常　　識　　で　　す。』とか叫んでる割に、Developer Manual
3Aで懇切丁寧にストアバッファの説明があることを知らなかったようだし、例の粘着名無しさんわ、
正しい知識の中に、ところどころトンデモが混ざるというマッド特有の論理展開を見せてくれるす。

それにしても二人とも社会人とかこの道20年とか主張しているのに、平日昼間から熱く議論を
戦わせているのだけわ不思議としか言い様が無いす(笑)

http://www.spec.org/cpu2006/results/res2008q3/cpu2006-20080711-04753.html

Sunスレで見つけたけど、富士通のSPARC64 VIIが
SPECfp2006(rateじゃない方)でXeonを振り切って世界最高スコアを出した。

# Nehalemで超えられそうな範囲ではあるが、これにはびっくり。

http://www.spec.org/cpu2006/results/res2008q2/cpu2006-20080527-04430.html
# Wolfdale-DP 3.4GHz でこのスコアか。やっぱNehalemで超えられるか怪しいな。
# 無論、これでもPOWER6 5GHzには勝ってる。

>>46-47
これわ、SPEC2000時代の"179.art trick"の再来す(笑)
当分世間でわ最適化とチートの違いについての議論で喧しくなるのでわ？

Sunの悪名高い"179.art trick"に関する記事す。
http://www.theinquirer.net/gb/inquirer/news/2003/07/07/benchmarks-used-to-mislead-customers

http://www.spec.org/cpu2006/results/res2008q3/cpu2006-20080712-04768.html
こっちが正解だな。Sunのと全然ちがう。
Blogといいなんといい、さすがSunは素晴らしい。

なんだたんなる自動並列かよ。漏れのはやとちりだった…。
http://www.spec.org/cpu2006/results/res2008q3/cpu2006-20080711-04734.html

明らかになるCore i7の秘密〜DDR3メモリサポートとTurbo Modeのカラクリ
http://www.4gamer.net/games/043/G004345/20080825042/

>この点について，Intelで「Overclock Guru」としても知られるDunford氏は，
>「Smackoverでは，BIOSメニューに『TDP値を任意に指定する』設定項目が設けられる。
>例えば，この値を190Wなどと高めに設定すれば，Turbo Modeによる恩恵も大きくなる」
>と説明する。

TGdailyにも書いてあるが、
NehalemではTDPをデフォルトの値から任意にBIOS上で変更でき、
冷却能力依存でTurbo Modeの恩恵を拡大できる。(例:130W→190W)

>>52
MacじゃEFIでの変更は無理だな
Penrynのターボモードは2コアのうち1コアをオフにするから、OS Xじゃサポートしないと思っていたが
今回のデスクトップ（は採用製品ないけど）やサーバー向け機能だとしても、アップルは使わせないだろうな

Larrabee paper review
http://lucille.atso-net.jp/blog/?p=585

# もっと詳しくレビューして欲しいなあ。

ho

>>54
Siggraphの論文そのものを読んだほうが100倍ためになると思うすけど。。。
ちなみにプレゼン資料のほうもココにおいてあるす。
http://s08.idav.ucdavis.edu/

shu

一流大学卒の専門家が数人集まると高尚な議論へ発展して、
見る方としてはありがた くぁｗせｄｒｆｔｇｙふじこ。

613 ：,,・´∀｀・,,）っ ：2008/09/20(土) 10:16:37 ID:ALOSlSrK
実験から考察して固定観念を切り崩していくのが科学だ。
実験すれば解る事実すら認めないのだから、そんな教育すら受けてないんだろうな。
616 ：Socket774 ：2008/09/20(土) 11:17:04 ID:zgYvllNz
団子はエンジニアだけどサイエンティストじゃないよなー
なんかさー、サイエンスに対するコンプレックスが駄々漏れで気持ち悪いだよねー
617 ：Socket774 ：2008/09/20(土) 11:51:32 ID:59KlAnFS
おれの指摘は完全に正しいのだが、君達が理解できていないだけのこと

団子は煽りすぎ。
他人とディスカッション出来ないタイプ。

>>58
　　--------------------
　　一流大学卒の専門家が数人集まると高尚な議論へ発展して、
　　--------------------
本来の技術分野の議論というのわ、ああいったモノでわ無いので誤解しないで欲しいす。

団子さんわ、「実験した」と称するなら阿呆でも再現できるように内容を書くべきだし、
キチガイ粘着のヒトわ「俺は知っている」でなく、何を知っているのか述べるべきなんすけど。。。

いまアーキテクチャスレッドで揉めているのわ、どちらのチンチンがデカいか？という話題でしか
無いす。

いや皮肉じゃないのかそれはw

ho

dngは、何でいつもx86の資産ばかりこだわるの?

x86しか使ったことないからじゃね

>>64
以前仕事でItaniumを扱ったって自慢してたす。
CELL/B.Eについてわ、この辺。　http://tripper.kousaku.in/20070304.html
その上、彼わPowerPC Mac-miniのユーザーす。

ようカスども

検証も兼ねてEeePCをわざわざ自腹で買った俺様を舐めんな。

>>45　つまらん揚げ足取りやってるな。
（フェンス君の言うストアデータの破棄を目的とした）ストアバッファリング機構は存在しない
って意味合いだよ。

帯域確保・低レイテンシ化確保のためのバッファリングの存在は俺自身が主張してるっつーの。
たとえばPrescottのL1がレイテンシの割に大して遅くなかったのだって
ライトバックバッファが間に存在したからだ。
って懐かしいネタだな

ほら、誰か煽れよ

>>65についてだけど、こないだディスク交換したらDVDに傷が付いてて再インストールできなくて
以来Linuxマシンとして活用してるってのは参考までに。

　

ここはu様の個人スレなので。

前スレに書いたPOWER7に関する情報も参考に。
http://pc11.2ch.net/test/read.cgi/jisaku/1219884494/950
　　=====================
　　開発グループが異なるとわ言え、POWER6で電力効率向上のために一旦あきらめたOoOEを
　　再投入する 技術的裏付けわ謎す。冷却に関してわ水冷技術で先行しているために問題わ
　　無さそうす。
　　=====================

やっぱりOOO復活か。
漏れ的にはOOO=電力効率が悪いは半信半疑だった
(アーキではなく同時代の回路技術が原因な気がする)ので、きたきたって感じ。

ちなみにやっぱ漏れはもうここから引退するので、あと煮るなり焼くなりよろしく。

一応ちょっと書いておくと、
Larrabeeで90W 10 coreだったと仮にすると、1コアあたりは超単純計算で9W。
Clarksfieldでは45Wで4 coreだったとすると1コアあたりは11W。
OOOのハイエンドプロセッサがパフォーマンス最優先で回路設計されていた時代はさておき、
in-orderは今復活して本当に電力効率で優れているといえるだろうか??
もちろんLarrabeeはP5-basedといわれているとはいえ512-bitのベクトル拡張もあるわけだが、
それにしても4 issue OOO + LNIでもそこまで電力大きくなる気がしない。
以前Part1か2でEPIの話があったが、Yonahとi486のEPIは殆どかわらないという論文もあった。
そんなところです。

おいおい
２ちゃんに現役も引退もない

引退っても2chに全く書き込みしないということではない罠。
積極的なニュース貼りネタ貼りの活動はやめるけど、
たまに暇つぶしに書き込む&名無しによる活動は継続。
もちろん読むだけならネットにつなげる日は確実に、
これまで通り主要なCPU関連のスレは徘徊するのだった。

> Larrabeeで90W 10 coreだったと仮にすると、1コアあたりは超単純計算で9W。

うーん、不正解。Larrabeeのコア数は8の倍数です。
いつぞのSIGGRAPHの10コアで云々は机上論の話。

で、製品は16コアで150WのTDP以内にに収まるだとか言われてるけど、GDDR3メモリとかも含めた
PCIeに刺さるボード全体での消費電力になるので、CPU単体と比べるのはいささかアンフェアかと

つーかClarksfieldって本当に出るのか怪しくなってきた感がある。
出ても大型ノート向けじゃないの？イスラエルチームも嫌いと言ってるくらいだし
たかだかDDR3に対応しただけで「Centrino 2」を立ち上げた時点で、Intel全体の意志として
Nehalemのモバイル版は見送るモノと思ってたのだが。
Penrynの消費電力の低さは魅力だしなぁ

団子さんは今日も鋭い分析で驚いた。

100万以上のトランジスタを費やしたPCUで、プロセッサ全体を監視しクロックや電源を制御。
コア単体での電源のON/OFFを可能にするPower Gateのために、大電流に耐える
7mm厚の電力配線層を追加で貼り付け、スイッチング専用のトランジスタを開発。

等々、かつてないほど省電力に気合が入っているわけだが。
http://pc.watch.impress.co.jp/docs/2008/0825/kaigai462.htm
http://journal.mycom.co.jp/articles/2008/09/03/idf11/003.html

とは言え、Auburndale（Havendale）投入がずいぶん先になってしまい、
ノートブック向けをClarksfiled（Lynnfiled）だけで展開するわけにもいかず、
45nm世代はPenryn系列の息が長そうな感はある。

団子さんが低消費電力と認めるPenrynも、そしておそらくSandyBridgeも4イシューのアウトオブオーダーなのだが。
団子さん的にはイスラエルのSandyBridgeはインオーダーとの予想ですね。

2009年Q1に2.93GHz追加のあとは2010年まで、Quad系拡充だけかね

>>80
イスラエルチームの作品の性能が高いのは、性能向上効果の高い部分を重点的に向上させて
処理をさっさと終わらせて待機状態になったほうが、結果的に省電力になるという観測に基づいてる。
デュアルコア・マルチコア化もその一環だし、Core 2ではSSEの演算性能が劇的に向上している。
必要なものなら消費電力が高くなっても受け入れる。
SandyBridgeは4 issueっていう読みは君と同じです。
5issue以上の線も考えたが別の理由であり得ないことに気づいた。

イスラエルチームが特に嫌いと言ったのはAuburndaleだね。
メモコン・GPU専用ダイとのMCMで、QPIによって接続する方式をとってるが
モノリシックでないと統合に伴う省電力化の恩恵がほとんどないからね。
その他、サーバ重視しすぎでどこそこモバイルに向いてない部分が多すぎるんだと。

Clarksfieldの45WはMCH分上乗せだから、
Penrynよりも目立って電力効率で劣っているわけではないでしょう。
SandyBridgeも同程度の電力を維持するのではないかと。
で、団子さん的にはSandyBridgeはインオーダー色濃厚なんですよね。
おれは全くアウトオブオーダーだと思うんですがね。

> で、団子さん的にはSandyBridgeはインオーダー色濃厚なんですよね。
なんで言ってもないことを勝手に想像するの？頭悪いの？

Core 2 QX9300 TDP 35W
PM45 TDP 7W

Clarksfield TDP 55W


Core 2 P9000番台　TDP=25W
GM45 TDP=11W

Auburndale TDP45W


同一プロセスでもこなれてくるとTDPは落ちるモンなんだけどね普通は。
それに見合う性能向上があるならトレードオフになるだろうけど
ノートはバッテリーの持ちが大事だからねぇ（QX積むようなレンジには必要なさそうだが）

だからオレゴンには期待するなと

↑もちろん性能向上分があるんだけどね
それからチップセットが電力増大傾向にある

>だからオレゴンには期待するなと
そうだLarrabeeには全然期待できないね

まあそうだな。

脱線するぜ

EeePCが54800円で売ってる店が、値段据え置きで16GBのUSBメモリをサービスしてくれます。
この店ではUSBメモリがタダでもらえると見なしてよいか？

俺は、それはセットだからお得価格だって言ってるんだけどね。

この板の重鎮的にはタダらしいんだよ。

USBメモリなんて要らんし即捨てる。最初から付いてこないに等しい
つまり\0ではなくてnullだ

それはつまり積和算命令においてアキュムレート値に0を指定して乗算とみなすということですね。あなたは賢い。

あ、ちなみにEeePCとUSBメモリの話はたとえ話ですよ。

半導体製造装置オークションに大量出品の匿名企業、正体はインテル社か（2008/10/22）
http://eetimes.jp/article/22478/


　　　　　　　　　　　　　　　　　　　,'⌒,ｰ､　　　　　　　　　　 _ ,,..　,
　　　　　　　　　　　　　　　　　〈∨⌒ ／＼__,,..　　-‐　'' " _,,. ‐''´
　　　　　　　　　　〈＼　　 _,,r'" 〉　／/ /／　　　　　.　‐''"
　　　　　　　　　　 ,ゝ　`く/　/　 〉　/　 ∧_,.　r ''"
-　-　-　-_,,.. ‐''"　_,.〉　/ /　 . {'⌒) ∠二二＞　-　 - - - - - -
　 _,..　‐''"　　_,,,..　-{(⌒)､　　r'`ｰ''‐‐^‐'ヾ{}　+
　'-‐　'' "　　_,,.　‐''"`ｰ‐ﾍj^‐'　　 ;;　　　　‐ -‐　　　_-　ちょっくら入札しに行ってくる
　-　‐_+　　 　　　;'"　　,;''　,''　　 ,;ﾞ　‐-　　ｰ_-　‐
＿＿＿＿＿＿,''＿__,;;"＿;;＿＿,,＿＿＿＿＿＿＿＿＿＿＿
／／／／／／／／／／／／／／／／／／／／／／／

Larrabeeはシュリンクを待たずにいきなり48コアなんて噂浮上
http://northwood.blog60.fc2.com/blog-entry-2380.html


これが本当なら32コアで300Wなんてアホみたいな噂は嘘だったことになるな
（300WはPCIeの上限）

もしくはnVIDIA/ATIの40nm GPUに対抗するために32nmを前倒ししてきたのか？
まあ、40nmって言ってもバルクじゃたかが知れてるが。

♥

>>95
FUDzillaの元ソースをみてみろ。
It looks like the first version of Larrabee is supposed to be a
graphics chip with 48 cores, and not with 80 cores as most originally expected.
今まで80コアだと予想されていたが、48コアで残念だってw
電波ですね。いまだにPolarisと勘違いしてやがる。

>>97
それ以前に、未だに"FUD"zillaの腐れルーマーを信じるヒトが存在すること自体が驚きす(笑)

FUDzillaはね、元ソースはいいみたいなんだが、
ライターがものすごい馬鹿で勘違いが多いからどうしようもない。せっかくの情報が台無し。
2chの平凡な名無し以下だねぇ。

>>99
　　---------------
　　FUDzillaはね、元ソースはいいみたいなんだが
　　---------------
独自ソースの記事わ捏造す(笑)

元ソースというかソースの業界脈。
FUDzillaのフィルタ能力がないからむちゃくちゃになって出てきてるだけ。

>>97
それ気づいたけど別スレにも書いたことだから
http://pc11.2ch.net/test/read.cgi/jisaku/1217915128/247

北森の人も英語は弱いっぽいのであまりあてにしていない

つまり48コアなんてのは信用にあたいしないってことね。
団子は信じ切っているようだが。

ああ、べつに確信も否定もする気はないね。
ただどっちにしろ32nmまではnVIDIAよりは不利になるって情報ならあった。
積和算のクロック数が4クロックだから加算のレイテンシは1クロックだなんて言う人間のいうことほど
信用できないものはないよ。

>いきなり48かよ！
>16-32コアで順当に攻めると思ってた俺
最初はちょっと信じちゃってただろw　このノリ

さあ、消費電力に言及してる資料あったしな。
それ以上にもそれ以下にもならないんじゃない？

32nmのWestmereが出るような時期に45nmプロセスでスタートと言われてる。
減価償却終わってるから、でかいダイで出しても問題ないってことだろうな
しかしCeleron作るのとどっちが儲かるんだろうな？

1stシリコンがない状態で誰もかれもが好き勝手言ってきたわけで、信用するとか以前の問題。
スケーラブルな設計なはずだし、市場動向を睨みつつ中の人が任意に決定するとしか言いようがない。

>>106
つまり団子さんは48コアの可能性濃厚とみているわけですね。
おれ的には予想より少ないコア数ででてみんな罵倒モードにはいるとみていますが。

いいや、俺個人としては45nm版は32コアで、48コアが拝めるのは32nmじゃないかと思ってる。

メインストリーム製品コアの増加比率的に。
45nm　で　4コア
32nm　で　6コア
22nm　で　8コア



もちろん、45nmで48コア、32nmで80コアでもほぼ比率どおりなんだけども。
48×1.5＝72

ただ、製品のラインナップは多いに越したことは無いから
やれるならやればいいんじゃないの？

おれは素直に10〜16コアだと思うね。
16コアが限度。32コアはお花畑過ぎる。
1年後には罵倒モードの団子さんがみられますね。

コア数だとかピークFLOPSは本質ではないな
端からGPUだとは思ってないし、CPUに統合されるまではただの露払い。

誤答宏茂の言うようにLarrabeeのSIMD命令が「将来のCPUで使われる拡張」
という位置づけが正しいとして

いつまで不自由させる気だ？ってのは気になるな
ビット単位のNOTで2オペレーションかかるとかさｗ
いい加減NANDなりNORなりサポートしようよ。
コンピュータの論理素子で一番単純なものを辿っていくとNANDかNORに
たどり着くことくらい素人でもわかるのに、なんでこの会社はMMXが出てから
10年も放置し続けてるのかね。汎用レジスタ側ではNOTやNEG命令使えるのに。

Cellが駄目なのは、既にOpcode空間に余裕が無いから。
倍精度を高速化したらあと何もやれることないだろ。
性能がおっつかなくなったら使い捨てる気丸出し。

MMX/SSEは、やれるのに放置してるのが気に入らない。
別にpcmpeqb + pxorでもいいんだよ。
ただSIMDユニットが１基しかないプロセッサではやらせないでくれ


どうだ、つまんねーだろ

団子さんはLarrabeeに期待しているのか期待していないのかよくわからないですね。
LarrabeeはLNIとメニーコア周辺のテストをIntelが早めにやりたいってだけってのは同意。
単純にGPUと比較してどうたらの記事は飽きた。

最近の誤答さんの記事は、
・GPUのGPGPU化とLarrabeeの方向性
・新しい低消費電力コアの秘密(インオーダーとポラックの法則)
の2ネタの無限ループだしな。

http://www.geocities.jp/andosprocinfo/wadai08/20081025.htm
>常識的に見て「一方的に離婚」と[アバター消し」のどっちが悪い行為なんでしょうかね。
>それに，こんなケースに税金使うのも勿体無いような気がします。
くだらない事件だとは思うが、アバター消しの方が悪いに決まってるだろっ。
IDとパスワード使って進入して、故意にデータ削除に近いことやってるんだからさあ。

今までSIMDの幅が128-bit程度に留まっていた理由わ、ちゃんとアルす。
　・ベクトル長を増やしても用途が広がらない
　・タスクスイッチのオーバーヘッドが増える
汎用プロセッサにLRB (intelわLNIでわ無く、LarrabeeのISAをこう呼んでいるす)が採用されるかわ、
疑問す。まして単なるAVXのワイド版だとすれば、必要性すら皆無かも。。。

>汎用プロセッサにLRB (intelわLNIでわ無く、LarrabeeのISAをこう呼んでいるす)が採用されるかわ、
>疑問す。
まこたんわかってないね。確定ではないとはいえ、Intel CPUがどういう方向に進化しようという
流れなのか理解できてない。団子先生に説明してもらわないと。。。

>　・ベクトル長を増やしても用途が広がらない
>　・タスクスイッチのオーバーヘッドが増える
これは一般的すぎる。Intel特有のこだわりにはみえない。

>まして単なるAVXのワイド版だとすれば、必要性すら皆無かも。。。
こっちの方ね。わかってない。

x86は論理レジスタ本数は少ないほうなんだけどね。

コア数が増えていくならコンテクストスイッチの頻度は相対的に減るから
そこにSIMD拡張に費やす余地が出てくる。

多コア化を推し進めるほどシングルコア性能を向上させ続けることができる
って面白い話だと思わんかね？

つーかSIMDの幅を増やす場合、LSUで一度にストアできるビット数も増えることになるから
コンテクストスイッチの時間的に大きな問題になるとは思えんのだがな。

それとも何か？
Sandy BridgeのAVXがネイティブ256ビットではなくて128ビット×2って事実を認める気になったのかな？
Loadは2本だから安心しろよ。128ビット幅だけど。

ho

ze

m

連休が近くなると,MACオタが元気になる気がするのですが,これはど

頭脳放談 第102回 「Core i7」の面を見れば……
http://www.atmarkit.co.jp/fsys/zunouhoudan/102zunou/corei7.html

Massaさん、面白い話が書けなくなってきたなあ
残念

ho

ze

ん

もう落としていんじゃね？

ho

一応、２ちゃんねるの管理的にわ『保守わ荒らし』す。
http://www.media-k.co.jp/jiten/wiki.cgi?%A1%E3%A4%DB%A1%E4#i32
でも保守荒らしのヒトが、それで反省した例も無いすから彼らが飽きるまで放置するしか無いす(笑)

良いお年を

明毛尾目

ho

ここが噂のMACオタ先生が放置完全宣言決め込んだスレか。
むしろ過ごしやすく、快適になったとのではないかと期待してみる手素津。

ＭＡＣｦﾀのコピペはウザイのは同意。
読みたい奴に読ませたいならブログにでも書きやがれです。
所詮やってることはＳＰＡＭと同じ。

最長寿Intelスレの表スレが落ちたままだな
まあ、このままなくなってくれても全然かまわんのだが

ho

眉なし団子が病気にかかったみたい

かなり苦しいですw

いっぺん氏んでみる？

＞例えばx86 ISAわ、浮動小数点の積和演算命令を持たないすけど、この結果HPC分野でわLinpackでのピーク
＞性能が劣るという理由で選択から外れたりすることがあるす。

ze

m

頭脳放談 第105回 不況のときこそ明日の技術へ投資せよ
http://www.atmarkit.co.jp/fsys/zunouhoudan/105zunou/sicrisis.html

ho

68. x86 プロセッサの将来 (2009/2/28)
http://jun.artcompsci.org/articles/future_sc/note069.html

死ぬ気で使えるようにするのか？諦めるのか？
http://www.ne.jp/asahi/comp/tarusan/main204.htm

(2009 3/8 間違いの指摘と訂正の追加　3/13)

ze

andoさん復活祈願

m

Intel、同社製MLC SSD用の性能改善ファームウェア
http://pc.watch.impress.co.jp/docs/news/20090414_125340.html

テスト

今更表スレに上がってた論文を読んだ....

DX9世代のゲームなら10コア@1GHzで十分実用的な感じ(7950GT〜X1950 XTX位?)だが.....

今のGPUだとどの位なのかがわからねーから意味ないな


まあ〜LarrabeeがGPUとして全く使い物にならないという悲惨な事態にはならなさげ

んでまあLarrabeeの性能をもちっとわかりやすく見積もりたいのだが

わかってるのは

http://en.wikipedia.org/wiki/Larrabee_(GPU)
>Graphs show how many 1 GHz Larrabee cores are required to maintain 60 FPS at 1600x1200 resolution in several popular games.
>Roughly 25 cores are required for Gears of War with no antialiasing, 25 cores for F.E.A.R with 4x antialiasing, and 10 cores for Half-Life 2: Episode 2 with 4x antialiasing.

ようするに

hogeというゲームを1600x1200 4xAAで遊ぶ場合
xxコア@1GHzで最低フレームレートが60になりますよ

ってこと


だがビデオカードのレビューでは大概最低フレームレートなんか測定してない
困った

仕方が無いからグラフに定規を当てて平均フレームレートを出してみた...
//高校の物理でやるあれ....

めんどいのでやるのはF.E.A.R.だけにしよう....

平均フレームレートは...114ぐらい....か?

この辺りと比較してみる....
http://pc.watch.impress.co.jp/docs/2008/0707/graph07.htm

Larrabee-25C@1GHzはGeforce 9800 GTX+を明確に上回るけどGeforce GTX 260と比較すると少し劣る?

Larrabeeは性能でなく，その表現力で競う物になるだろう。

最近の自作板の流れをみていると、反吐がでるよね。
LRBのリリース一年以上前の大本営ネタを拡大解釈して持ち上げ過ぎ。
未だにターゲットクロックやコア数の全貌もみえない。
IDFのウエハも試作研究チップレベルでごまかしてても全然おかしかないが。
例のスケーラビリティのグラフも未だにシミュレーションって下に注釈書いてあるんだだわ。
今までさんざんIntelに釣られてきたのに全く反省がないな。
ぼかして釣ってるだけのLarrabeeネタは有害だと思います。
GPGPUの対抗馬だって話題性とりたいだけだっての。
HPCならそこそこ使えるかもしれんが。

シリコンってだけならPolarisもとっくにウエハ展示されてた罠。
IDFのウエハ、対象配置のPolarisx2や、Becktonと縦横のダイ個数が同じなのも気になるわ。

>未だにターゲットクロックやコア数の全貌もみえない。

Intelがダンマリ決め込んでいるのだから当たり前。

>IDFのウエハも試作研究チップレベルでごまかしてても全然おかしかないが。
IDFでウェハと量産開始時期が出る前はこんなこと言ってるのに。

668 名前：---⊂(´∀｀旦⊂☆諫碕[sage] 投稿日：2009/03/27(金) 21:18:08 ID:N+VRP1rM
http://game.watch.impress.co.jp/docs/series/3dcg/20090325_79920.html
後藤じゃないけど、Larrabeeってまだリリース時期未定やってんの?
失敗作の予感がしてきた。
>期待されている、「GPUキラー」の異名を取るIntelのCPU/GPUハイブリッドプロセッサ
>「Larrabee」もDirectX 11に対応すると見られるが、こちらもリリース時期は不透明だ。
>なお、Larrabeeについては、GDC2009会期中に関連セッションについてレポートする予定なので、
>続報に期待していただきたい。

>例のスケーラビリティのグラフも未だにシミュレーションって下に注釈書いてあるんだだわ。
スライド使い回しなんて特に珍しくも何とも無い。

>シリコンってだけならPolarisもとっくにウエハ展示されてた罠。
x86ではない非商用のチップが何か？

>IDFのウエハ、対象配置のPolarisx2や、Becktonと縦横のダイ個数が同じなのも気になるわ。
病院逝け。

>ダンマリ決め込んでいるのだから当たり前。
Intelは性能を推測されると不味いからわざと性能が類推されるような情報は
全て隠蔽しているのだよ。コア数やクロックだけじゃなくてね。

>IDFでウェハと量産開始時期が出る前はこんなこと言ってるのに。
その書き込みがどうかしたか?
リリース時期に決定的な情報は未だに出てないぞ。
2009年末から2010年頭なんてとりあえず逃げ口煎ってみただけのレベルだ。
元は2008年〜2009頭とかそんなもんだったが。ルーマー初心者君よ。
GPUの世界で1年も遅れたら死んだも同然の糞チップですよ。

>シリコンってだけならPolarisもとっくにウエハ展示されてた罠。
>x86ではない非商用のチップが何か？
意味わかってねーのにレスつけんな。
試作研究レベルでもウエア起こすんだから、代わりにLRBの研究と称して
ウエアみせるくらいは普通にありうる。

>IDFのウエハ、対象配置のPolarisx2や、Becktonと縦横のダイ個数が同じなのも気になるわ。
>病院逝け
無知は消えろ(わらぃ

>リリース時期に決定的な情報は未だに出てないぞ。
>2009年末から2010年頭なんてとりあえず逃げ口煎ってみただけのレベルだ。
期間に直せば3ヶ月程度。これ以上細かい粒度で時期を指定するとかそうそう無いから。

>元は2008年〜2009頭とかそんなもんだったが。ルーマー初心者君よ。
>GPUの世界で1年も遅れたら死んだも同然の糞チップですよ。
ルーマー上級者の方はLarrabeeのコア数に関する噂が、
16〜24, 24〜32, 48と(或いはもっと多様に)変化していることを知らないのですね。
2008年〜2009頭に予定していた仕様で登場すると思っているのですね。

>試作研究レベルでもウエア起こすんだから、代わりにLRBの研究と称して
>ウエアみせるくらいは普通にありうる。
ハイエンド向け製品のウェハだとCEOが明かしたばかり。
ルーマーばっかじゃなくてたまには財務の記事も読め。

まあ、おれは結果勝負だから別に1名無しとの議論の行く末なんてどうでもいいがね。
モノが出てみてから再び意見なり感想なりを書き込んでくれや。
Intel次世代CPUスレはPrescott以前の妄想モードに戻りつつあるかな。

とかいってるとモノがでてこないまま、プロジェクトがあぼ〜んしてみたり。

Larrabeeに最適化した（Pixomatic＋）Quakeで
従来のx86CPU（C2Q、i7等）で走らせた時と比較してLarrabeeはこんなに速い！
というデモンストレーションを次のIDFでかまして巷の失笑を買う予定

F.E.A.R.だけってのも味気ないのでやっぱりHalf Life 2 episode 2も定規で測ってみる....

平均フレームレートは78ぐらい....?

この辺りと比較してみる....
http://pc.watch.impress.co.jp/docs/2008/0910/graph11.gif

Larrabee-10C@1GHzはRadeon HD 4670とはいい勝負だけどGeforce 9600 GTとは競合できない?


//誰も居ないと思っていたらなんか伸びてて驚いた...
//
//有名な固定さんがきてたのかしら.....

まとめてみる
//性能が高い順にソート


F.E.A.R.

Geforce GTX 260 　 　 　715 GFlops
Radeon HD 4870 　 　 　 1200 GFlops
Larrebee-25C@1GHz　　800 GFlops
↑明確な差異↓
Geforce 9800 GTX +　 　705 GFlops
Radeon HD 4850　　　 　 1000 GFlops


Half Life 2 episode 2

Geforce 9600 GT　　　　 208 GFlops
↑明確な差異↓
Larrebee-10C@1GHz　　320 GFlops
Radeon HD 4670 　 　 　 480 GFlops



GPUの性能が2年で3倍になると仮定した場合...

ハイエンド Larrebee-40C@2GHz　　ミッドレンジ Larrebee-16C@2GHz

このぐらいで出せばx86 many-coreはGPUとしても普通に競争力を持てるはず.....

x Larrebee
○ Larrabee

更に今更の話を続ける...

どうやらLarrabeeのグラフィックスパイプラインは特定のAPIに依拠しないらしい....

DirectXでもOpenGLでも書けるが普通のC++で書けるようだ....

門外漢なのでDirectXやOpenGLじゃなくてC++だと具体的に何が嬉しいのかわからないが表現力が増すらしい....

物理演算やリアルタイムレイトレーシングを含む次世代のゲームエンジン....
つまり汎用プロセッシングと旧来的なグラフィックスプロセッシングとシームレスな開発環境....?


よくわからんことは横に置いて考える....とりあえずIntelツールは魅力的に見える

特にThreading Building Blocksによるスケーラビリティの確保はコードの資産価値を引き上げるだろう....
これとCtの出来はIntelの将来を左右すると思っている....個人的に


なんだかこの記事みたいな内容になってしまった...
http://pc.watch.impress.co.jp/docs/2008/1225/kaigai482.htm

P54Cの表現力にご期待

P54Cの現役時代には既に事務処理（整数演算）のPentium、
アート（浮動小数）のPowerPC（Mac）なんて言われてたがな。
垂直方向の演算密度の高さはCISCの【性能面での】アドバンテージですよ。

一方、浮動小数がふるわなかったのはそれこそスタックマシンベースのISAだったから、
これに尽きるのだが、Larrabeeでは512ビットのSIMDレジスタ32本と、インオーダ・2issueのコアとしては
パワーバランス崩壊級の厨性能を誇ります。

てか、これGPUだと思う？
GPUで多倍長演算とか多用するような分野は知らないよ。
これはまちがいなくGPUである以前にスパコン向けアクセラレータ。
トップ500寡占状態を完成させる野望のためにあるようなプロセッサ。

最初のLarrabeeはGDDRらしいじゃん。HPC向けが本命ならECCメモリ位使うだろ。
エミュレートかその辺で済ませようなんて気合入ってない証拠。

＞てか、これGPUだと思う？
GPUではない。GPUを否定する何か。

P54CはGPUだよ。
だから以降のP6、netburst、merom、nehalemもGPUだよ。
http://www.radgametools.com/jp/pixofeat.htm

今更Nehalem再考....

Nehalemでは前代のPenrynに様々な改良が加えられているわけだが...

・フロムスクラッチで全面Static Circuit化

ってのの意味が実はよくわかっていなかった....
ふと正解に近そうな理由を思いついたのでメモ....

　その理由は、「微細化の恩恵を受けるため」.....?

実はIntelの場合Merom(65nm)からPenryn(45nm)への光学シュリンクではプロセサコア部の面積は30%程度しか減っていない....

既にCMOSでは、熱密度のために、線幅を30%減らせばチップ面積が50%減る時代は終わっている....?

Intelがこれを問題視しなかったとは思えない....
苦労して微細化しても経済的なダイサイズではコア数は1.5倍にしかならないなんて....

そんなわけで熱密度を抑えるために全面Static Circuit化という大工事をやったんじゃないかと...

Nehalem(45nm)からWestmere(32nm)への光学シュリンクでプロセサコア部の面積が50%減るならば、
SandyBridgeは8コアでも案外ダイサイズはBloomfieldと変わらないのではないか?

1D-TorusならXbarと違って面積を喰わない....

ちなみにPOWER6も高クロックでぶん回すために熱密度の低いStatic Circuitを採用してたり....

そういえばNehalemでプロセサコア部に配置されたL2$は8T-SRAMだった...
ttp://www.sijapan.com/content/0508vol2/industry/industry_0508_1.html
>　同じくIBMは、32nm以降に向けてSRAMセルの安定性を6T-SRAMと8T-SRAMで比較検証し、
>トランジスタ数が2個増えるが8T-SRAMの方が、安定性がよく微細化に有効であると発表した。（8A-2）

これに伴って予想ダイサイズもかなり小さくなる....

Westmereの250sqmm前後 を 200sqmm前後に下方修正
SandyBridgeの300sqmm前後 を 250sqmm前後に下方修正


NehalemはPenryn比だとプロセサコアがかなり大きく成っている.... しかし機能拡張は大人しめ....

やはりStatic Circuit化とL2$(8T-SRAM)統合に起因....?

上述した二つに加え、QPI, IMC, ATA, Turbo Boost, モジュラー設計, Power Gate.......
Nehalemで施された拡張は後の世代で役に立ちそうなものばかり....

やはりそういうことか...?

何れにせよIntelはプロセッサの開発競争で大きくリードしているように見える.....

それほどにNehalemで貯えた資産は大きい....

Nehalemが大きな仕事であることは間違いない
でも「Nehalemで貯えた資産」という言い方はちょっと…

・大昔からシリアルバスやCSIの研究してたっしょ
・IMCはTimnaで経験してるでしょ
・Turbo Boostは元Foxtonでしょ、ハイファのEDATも下敷き

8T-SRAMとStatic Circuitはそれを採用せざるを得ないほど
消費電力が大きかったのかっていう感じを受けるな。
Power Gateはプロセス面から見てもかなり頑張ってるな。
将来有望。

Merom(Core2)が大電力と爆熱化の時代にうまくフィットしたってのは
確かにあるのだが、いかんせんPCオタクの世界でIsraelは過大評価されすぎている。
>>176の言うとおり、CSIはTukwilaだしTurbo BoostはIsraelの技術だが、
TimnaのIMCと、Intelの主力製品であるXeon/旧Pentium系、ノートを一気に
IMC/CSI化する大仕事はIsraelの開発力では対応できたかあやしいぜ。

オレゴンのP6, NetBurst, Nehalem
イスラエル、MMX, Tillamook, Timna, PenM/Merom
を比較するとオレゴンの方が明らかに大仕事しているのだが。
NehalemやNetBurstの方が大声ではいえないが、
技術的に前進している部分がおおく、中身や将来性よりも出たときのベンチレビューのスコアで
評価の優劣がきまるPCオタク界には評価されにくかったともいえる。

TimnaごときのIMC化と比較されてもこまるってことだな。
TimnaはAtomがIMC化するのと同レベルの話だわ。
失敗してもあまり痛くないしね。NehalemのCSI/IMCは失敗が許されんよ。

ちなみにFoxtonとTurbo Boostは確かに一見似ているが異なる技術だね。

イスラエルの実力はSandy Bridgeでどれだけ新しい技術を投入できるかを
みないと何ともいえないな。
Meromまでは先行するオレゴンの製品にP4バスやらSSE2/3をはじめ、
仕様を合わせる感じの開発だったが、Sandy Bridgeは新しいものをつくらいないといけないんで。
AVX以外に前進はあるのだろうか?
特に電気的な話になると米国チームには全然及んでない気がするのだが。
まあオタ受けねらうなら電気よりもアーキですが。

はいはい
Netburstは技術的に前進して将来性が有りまくりでしたよね

もちろん電力や発熱を除けばね。
あまりにもイスラエルマンセーで、オレゴンが糞だとおもっている
厨房が増えすぎたのでつい愚痴ってしまったわ。

4年ほどCore2のターンだったからそういう厨房が増えるのはしょうがない
安いii5やi3が普及してくればまた変わってくるさ

オレゴンはイスラエルよりも大仕事をしている分、失敗したときの衝撃も大きい。
サランタクララ/HPのIA64チームもそうだし、こりゃ当たり前のこと。
それが消費者騙しで誇大妄想の拡張をやって自爆Intelをピンチに追い込んだ
オレゴンチーム、というゆがんだ解釈につながった。それだけだな。
その後、結局Tukwilaより先にQPIを実装させて登場したNehalemの出来を見ても
オレゴンがIntelの中核チームであることに間違いはない。

>>184
3年位じゃね？

Core 2からまだ3年たってないんだな。
NetBurstの爆熱フィーバーが遠い過去の出来事のようにおもえるわ。
とはいえ、世の中ではNetBurstマシンがまだまだ腐るほど現役で使われているのだが。

Meromの成功評価はMCMの助けがあったのも大きいな。
クアッド以上のコアはMP用以外用意していなかったので、
MCMが無ければ4コア以上はAMDに遅れをとっていたかもしれない。
逆にMCMがあったせいでBloomfieldをはじめとするネイティブ4コア製品が
技術的に頑張ったわりに、いまいちインパクトを与えられない状況になってしまったわけだが。

いまのIntelは手抜きフェイズだがAMDがMCM12コアにDDR3-4chという自爆テロに出たので来年は少しは本気になるだろ
Beckton-DPの投入を予測しておく

HT/QPIやIMCだとMCMすると大変そう
ホップ数もややこしくなるし
AMDはG34で力業するみたいだがIntelもMCMやるかなあ

空冷限界のTDPは両社ともそう変わらないんだし、
コアの電力効率が劣ってるのに、競合他社よりコア多く積んだら
TDPの上限をかなり上げない限り、
電力と熱でクロック上昇を妨げられ、シングルスレッド性能が酷く残念な
ハイエンドCPUが出来上がってしまうのでは?、という危惧。

32nmでintelが躓けば(AMDは躓かないという前提)面白くなるのかね。

どうせハイエンドサーバー向けでしか出ない
シングルスレッド性能は下がるしコストも上がるので
そこはNehalem-EX(Beckton)が固めてるだろうし
そもそもコスト競争になったらAMDに勝ち目が無いってのは大分前に指摘した通り

また、AMDは早晩脱落するとしても
IntelはAtomやLarrabeeで自身の将来を切り開いて行かねばならない

Windowsの売上高が減少した原因はネットブック――マイクロソフト幹部が認める
ttp://www.computerworld.jp/topics/netbook/144209.html

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090430_167815.html
> 　Intelの8コアハイエンドCPU「Nehalem-EX(Beckton:ベックトン)」はFB-DIMMインターフェイスを
> オンマザーボードのバッファチップを介してDDR3 DIMMをサポートする。コスト面ではAMDに利がある。

「Nehalem」プロセッサの実力を徹底検証する
驚異的な性能を示す新型Xeonプロセッサの魅力に迫る
http://www.computerworld.jp/topics/srv/144829.html

>>188
そうも思えないがな。
Many-Core、じゃなくてMagny-Coursはラインナップの空白を埋めるためだろう。

AMDとしてはWestmere無双状態はサーバ市場だけは食い止めたい。

Nehalem 1ソケット4コアでHT使えばShanghai 2ソケット8コア分の性能なんて言われる事態だからな
更にWestmereで6コアになり計24スレッドになる。
スレッド数だけは追いつかないと駄目だろ。

スレッド数上げるのも良いけど、コア積み過ぎてクロック上げられなくなるんだから
どっちにしろヤヴァいのであ?

Niagaraもそこそこ売れてるしサーバーはそれでもいいんじゃねー？
しかしそのNiagaraを上回るスループットでTurbo Boostまで備えたNehalemは完璧としか言い様がないな

TDP縛りがあるからコア数を積んだぶんクロックが上げられないってのは正しいが
クロック＆電圧を7割程度に抑えれば、理屈の上では消費電力は1/3程度になり
同じTDP枠で3倍のコアを載せることができるようになる。

スレッド数で稼ぐってのは戦略としては十分アリだよ。
4コアは高クロック化でラインナップを充実させればいい。
しかし、負けるのが解ってても出さなきゃいけないことはあるんだね。

Paxvilleを出したときのIntelがこんな感じだ。

300平方mmを切るNehalem-EPに、400平方mm近いIstanbulで戦わざるを得ないってこところが
AMDの苦しいところだろうな。
最悪Magny-Coursですら、Gulftownに対して大きく性能を上回れないってことになりかねないし。

>最悪Magny-Coursですら、Gulftownに対して大きく性能を上回れない
大きく上回るどころか同等なら儲けもん。
6コアで2.4GHzなら12コアは2.0GHz程度。
理論演算性能でも66%しか上がらない。

Istanbul 2.4GHzのSPECint_rate_base2006は184
ttp://finance.yahoo.com/news/AMD-Offers-Glimpse-of-the-bw-15002136.html
Nehalem-EP 2.93GHzのSPECint_rate_base2006は240
ttp://www.spec.org/cpu2006/results/res2009q1/cpu2006-20090313-06653.htm

Gulftownは32nmプロセスだがIstanbul同様クロックが下がって30%しか性能が向上しなかった(製造プロセスとしては90nm Prescott級の失敗)と仮定しても、
184 * 1.7 = 312.8 (多めに見積もったMagny-Coursの性能)
240 * 1.3 = 312 (極めて悲観的に見積もったWestmere-EPの性能)

FB-DIMM2@4chに24MBのL3キャッシュを備えるBecktonが相手だとお話にならないであろうことは火を見るより明らか。

ところで自作板にいるMACオワタ(ペニス）君の劣化具合がかなり酷いんだが。
技術的な話題になるとボロが出まくるのは昔からなのか？

>>199
> クロック＆電圧を7割程度に抑えれば
今時電圧はそんなに下げられないよ
下げるとリーク電流がえらいことになる

じゃあ電圧を9割強、クロック6割くらいかな。
まあ、ひどいことになるな。

>まあ、ひどいことになるな。
ワロタ
笑える状況じゃないんだが、なぜかワロタ

｜695 ：,,・´∀｀・,,）っ-○○○：2009/05/06(水) 00:01:31 ID:YebxnnTm
｜ゲーム屋風情が偉そうに


ああ、そうだな。
（大企業iの）ゲーム屋風情（部門）が偉そうにするのも気に障るよな。

http://software.intel.com/sites/billboard/index.php
http://software.intel.com/en-us/articles/michael-abrash-biography/
http://software.intel.com/en-us/articles/tom-forsyth-bio/
http://software.intel.com/en-us/articles/quake-wars-gets-ray-traced/
http://www.projectoffset.com/

どこでIntelが出てくるんだ？ｗｗ

Intel様にケンカを売る団子

> 650 名前：Socket774[sage] 投稿日：2009/05/05(火) 02:07:09 ID:DxOnYt1N
> >>642
> WWSの内情について知らないのがはっきりした。良かった。
>
> 652 名前：Socket774[sage] 投稿日：2009/05/05(火) 02:19:37 ID:DxOnYt1N
> そうだね。GDC来ればよかったのにね。
>
> 694 名前：Socket774[sage] 投稿日：2009/05/05(火) 23:59:56 ID:DxOnYt1N
> ほんと超一級の揚げ足取りだな

こいつだろ

IntelにWWSなんて部門はないよ。ソニーのPS部門にはあるけど

本人たちにしかわからないアナグラムを仕込んで応酬を繰り広げてるので
一介のMac使いにすぎないおまいらにやり取りの意味がわかるわけがねぇ

Intel buys into chip tool firm
http://www.theinquirer.net/inquirer/news/1052013/intel-buys-chip-tool-firm

GT300 delayed till 2010
http://www.theinquirer.net/inquirer/news/1052025/gt300-delayed-till-2010

Itanium Aims for the Mainstream
http://www.internetnews.com/hardware/article.php/3818676/Itanium%20Aims%20for%20the%20Mainstream.htm

http://aceshardware.freeforums.org/itanium-aims-for-the-mainstream-t822.html
The real story of Tukwila is how it well it scales up in performance
at 8, 16, 32, and 64 sockets. A 4s Tukwila box may only be 2.5x-3x
better than a 4s Montvale box but a 64s Tukwila Superdome may
outperform the 64s Montvale Superdome by 4x-5x or more.


Itanium 9150M 1.66 GHz x16
1,354,086tpmC
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=108112401

Itanium 9150M 1.66 GHz x32
2,382,032tpmC
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=108120401

Itanium 9050 1.60 GHz x64
4,092,799tpmC
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=107022701

POWER6 5.0 GHz x32
6,085,166tpmC
http://www.tpc.org/tpcc/results/tpcc_result_detail.asp?id=108061001

The Core 2 Quad Q8400: Intel's $183 Phenom II 940 Competitor
http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3559&p=1

インテルとノベル、モバイル機器向けOS「Moblin」の推進で協力
http://japan.cnet.com/mobile/story/0,3800078151,20392798,00.htm

x86でのIntegrated Memory ControllerはマジでIntelが元祖だったらしい・・・
ttp://www.cpu-world.com/CPUs/80386/
>80386SL - low-power microprocessor with power management features, with
>16-bit external data bus and 24-bit external address bus.
>The processor included ISA bus controller, memory controller and cache controller.

もう1つのSSD
http://pc.watch.impress.co.jp/docs/column/hot/20090511_168077.html

謎の新x86チップ、Xcore86。
妖しいの大好き。

713 ：[Fn]＋[名無しさん] [↑] ：2009/05/13(水) 21:13:56 ID:CsL/jUtu
Gecko EduBookに乗ってるXcore86ってやつは、
ttp://xcore.weebly.com/technology.html
ttp://www.vortex86dx.com/
IntelやAMDに対抗するもんじゃないとは書いてあるが、
これって実際実力はどんなモンだろうね。
他に採用ノートが見つからないし。

http://techon.nikkeibp.co.jp/article/NEWS/20090316/167237/z222.jpg

>>217
なんだmP6の系譜か。

http://www.legitreviews.com/images/reviews/726/die_overlay.jpg
GTX280のダイを改めてみて思った。
テクスチャユニットの面積比が極端に小さいあいつは
RGPとしての性能は考えちゃいないんだと。

通常、GPUの構成はレンダリングパイプの処理を滞りなく行うため、
一般的なゲームグラフィックスアプリでネックが発生しないようにリソースがバランス
されている。
従って、テクスチャユニットのスループットが明らかになれば
そのままRGPとしての性能をほぼ推し量ることができる。
Larrabeeは最近のIntelチップにしては、I/O類やキャッシュも目立たない。
本心はHPC向けの設計なのか、演算器異常特化でTflops級を何が何でも出したいだけだったのか。
いや、おれの予想が良い方向に見事にはずれることに期待していますがね。

69. GRAPE-DR の HPL 実効性能 (2009/5/9書きかけ)
70. 次世代スーパーコンピューター計画見直し (2009/5/14)

>>220
>通常、GPUの構成はレンダリングパイプの処理を滞りなく行うため、
>一般的なゲームグラフィックスアプリでネックが発生しないようにリソースがバランス
>されている。
実はこれはマヤカシだというのがLarrabee: A Many-Core x86 Architecture for Visual Computingで指摘されているわけだが

まやかしなんて書いてないだろ。
それとは別にLarrabeeは各レンダリングパイプ上の処理をソフトウエアとプログラム性の高いコアで
動的ロードバランシングしながら処理出来るのから、リソースのバランスから大部分
解放されているのが売り文句のようだが、テクスチャユニットは固定機能でその例外なんだよ。
つまり、GPUもLRBも固定で持っているテクスチャユニット分量の比較で
およその性能が推測できるのことは変わらない。

LRBは、従来のGPUのプロセッサコアよりも汎用性が高くて、
ソフトでもっと柔軟に動的使い分けができるんだけど、
ダイをみると、LRBのプロセッサコアの面積比が異常におおきく、
テクスチャユニットの面積が非常に小さい。
柔軟性があっても面積が小さくできなけりゃ結果は意味ないよね。
テクスチャユニットの面積比の小ささは、ダイの大部分を占めるプロセッサコア
の面積あたりのスループットがRGP的処理をしている時に大したことがない
ということの証明なんだよ。
この結果を好意的に解釈した結果が、理論flopsを重視したマーケチング向け製品か、
RGPとしての用途なんて最初から考えてないってことだ。

>まやかしなんて書いてないだろ。
セッション5の4
"Our conclusion is that application dependent resource balancing is not sufficient."

>ダイをみると、LRBのプロセッサコアの面積比が異常におおきく、
>テクスチャユニットの面積が非常に小さい。
ttp://i41.tinypic.com/2hcdzja.png
この写真を見て言っているのだろうが32KBしかキャッシュを持たないはずのテクスチャユニットに
プロセサコア(と分析されている)部分より面積が広いSRAMの様なパターンがあるんだぜ
あまり当てにならないと考える
セッション3の5読めばわかると思うがプロセサコアと物理的な距離をあけたくないだろうし
テクスチャユニットはプロセサコア(と分析されている)部分に含まれていると予想
ちなみにRadeonとかGeforceのレイアウトもそんな感じ

>Our conclusion is that application dependent resource balancing is not sufficient.
やっぱここか。これ旧来のGPUに対していってるんじゃないぜ。
検討中のLRBに対して言ってるんだが。で、不十分だから柔軟にロードバランスできるようにscatter/gatherやら
bit-scanを追加しているって流れだぞ。

>SRAMの様なパターンがあるんだぜ
その画像の分析がどこまであてになるかは確かにあやしいが、
おれにはSRAMの様なパターンには見えないね。

>セッション3の5読めばわかると思うがプロセサコアと物理的な距離をあけたくないだろうし
これソフトのブロック図だぞ(わらぃ ハードの物理的レイアウトとは何の関係もない。
ついでにブロック図ってのはハードにしろ接続が示してあるだけで、物理的な配置とは関係ないぜ。
関係ないからこそ図の意味がある。

>ちなみにRadeonとかGeforceのレイアウトもそんな感じ
>>219
http://img.hexus.net/v2/graphics_cards/ati/4850X/Die.png

ああ、なんだ図の方じゃないのか。
まあ、図1をみればテクスチャユニットがRingバス上にぶらさがってるのがわかるね。

>>Our conclusion is that application dependent resource balancing is not sufficient.
>やっぱここか。これ旧来のGPUに対していってるんじゃないぜ。
>検討中のLRBに対して言ってるんだが。で、不十分だから柔軟にロードバランスできるようにscatter/gatherやら
>bit-scanを追加しているって流れだぞ。
え？

>>ちなみにRadeonとかGeforceのレイアウトもそんな感じ
>>>219
>http://img.hexus.net/v2/graphics_cards/ati/4850X/Die.png
ああうん
これは間違っていたかも


>その画像の分析がどこまであてになるかは確かにあやしいが、
ところで、Larrabeeのテクスチャユニットの面積はどの程度が最適なのだろうか
RV770とGT200を見ているとあまり面積を割いてないRV770でも戦えているようだが

AMD shrugs off Intel cross-licensing threat
ttp://news.cnet.com/8301-1001_3-10242421-92.html

もうほとんど忘れていた話だが期限は今日までだったらしい。
近日中に出るであろうIntelのプレスリリースに注目が集まる。

EU独禁法違反でそれどころじゃないお！

インテルCEO、制裁金14億4,000万ドルに強く反論
ttp://www.computerworld.jp/topics/legal/145570.html
ttp://www.computerworld.com/action/article.do?command=viewArticleBasic&articleId=9133060
これか。

/.jのコメント。笑った。
ttp://slashdot.jp/articles/09/05/14/0456224.shtml
>なるほどこれがEUの景気対策ですか

まあおちつけクソ共

スカラ版とベクトル版両方が用意されてるビットインターリーブやフィールド挿入なんかの演算は
基本的にアドレス・オフセット生成用だな

よう、クソ

EUのタカリ商売

日本にも言いたいがアメ企業が気に入らないなら国内企業にちゃんと梃入れしろ
京速とか制裁金とか対応が半端すぐる

京速って神戸だったよな


神戸大や阪大あたりもしばらく休校らしいね。

Nikon: EUV program alive and well
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=FC2ROOIRAWU5YQSNDLPCKH0CJUNN2JVN?articleID=217500676
EUVの導入は22nm以降、主流になるのは16nm以降

Intel's eight-core Nehalem-EX out next week
ttp://www.theinquirer.net/inquirer/news/1137401/intel-core-nehalem-ex
Istanbulに対抗してPaper Launchか?
IstanbulもPaper Launch臭いが

Intel previews Atom 'Pineview' chip, Linux OS
ttp://news.cnet.com/8301-13924_3-10244721-64.html

Intel "Medfield" Platform Targets Smartphone Market
ttp://www.dailytech.com/Intel+Medfield+Platform+Targets+Smartphone+Market/article15160.htm

インテル、ネットブック向けLinux「Moblin 2.0」のベータ版を公開
http://www.computerworld.jp/topics/netbook/146289.html

インテル、次世代Atomプラットフォーム「Pine Trail」の概要を発表
http://www.computerworld.jp/topics/netbook/146229.html

【レポート】トランジスタ開発はIntelのハート - インテル及川氏が語るCPUのトレンド
http://journal.mycom.co.jp/articles/2009/05/19/esec2009_intel/index.html

遠ざかるスパコン世界一の座
http://www.itmedia.co.jp/enterprise/articles/0905/20/news009.html

一社製造体制で、より強化されたのかもしれない日本の次世代スパコン開発
http://hpc.livedoor.biz/archives/51440600.html

勝負の行方は性能ではなく価格で決まった。(Nano vs Atom330)
http://www.ne.jp/asahi/comp/tarusan/main207.htm

>>240
>【レポート】トランジスタ開発はIntelのハート - インテル及川氏が語るCPUのトレンド
>http://journal.mycom.co.jp/articles/2009/05/19/esec2009_intel/index.html
この記事にLarrabeeは16コア以上と書いてある。
45nmだと32コアでも600sqmmを超えそうなのでメインストリーム〜ローエンドは32nmだと思われ。
まるっきりXeonとXeonMPですな。


Intel and AMD begin server war dance
ttp://www.theregister.co.uk/2009/05/19/amd_intel_highend_server/
>>239のNehalem-EXが来週登場という記事はINQ記者の予想に過ぎないようだ。
Intelがプレスへ送ったメールからはハイエンドサーバーに関する何らかの発表を行うことしか読み取れないらしい。
The Registerはスケジュールが若干早めてTukwilaの発表をするのではないかと予想している。
また、自社のブレードにNehalem-EXを搭載するのは2010年の第1四半期になるという回答を富士通へのインタビューから得たらしい。
これを以ってNehalem-EXそのものか富士通の対応のどちらかが遅れているはずだと書いている。
何れにせよIntelが半年以上先の製品の発表を行うとは考え難いのでTukwilaの発表は順当な予想だと思う。
ただし、先日エンプラ部門のトップであるパット・ゲルシンガーが来日した時に
Nehalem-EXは早ければ夏頃登場と言っているので前倒しされた可能性もそれなりにある。
ttp://journal.mycom.co.jp/news/2009/04/07/012/index.html

まとめるとこんな感じ。
本命 Tukwilaのみ発表。
対抗 TukwilaとNehalem-EX両方発表。
大穴 Nehalem-EXのみ発表。

Intel drags feet on Itanium quad-core (again)
ttp://www.theregister.co.uk/2009/05/21/intel_delays_tukwila_again/
>you would infer from Intel's terse invitation to the press that Tukwila was at least one of the topics it would discuss ahead of a product launch
てことで>>241も間違いだったようである。
この記事、何気にItaniumの売り上げと出荷数(推定)が載ってます。

インテル、次期「Itanium」の出荷時期を“またもや”延期
ttp://www.computerworld.jp/topics/mcore/146851.html

Unity Semiconductorの新不揮発メモリ技術
ttp://pc.watch.impress.co.jp/docs/column/hot/20090522_169760.html

IM Flash is possible partner for Unity's RRAM manufacture
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=CR5KG12UAFULIQSNDLPCKH0CJUNN2JVN?articleID=217600580

IntelからInvestor Meetingのプレゼン資料がダウンロードできる。
ttp://intelstudios.edgesuite.net/im/home.htm
一通り目を通したが、長いのでいくつか気になった点だけメモ。

Stacy Smithのプレゼン資料 27p
・45nmプロセスに対応したFabを32nmプロセスに対応するFabへ転換する際には設備の9割近くを流用できる
・32nmプロセスに対応したFabを22nmプロセスに対応するFabへ転換する際には設備の8割近くを流用できる
→多分、金額ベースの、例えば4BのFabが400Mで済むといったような、話ではない

Dadi Perlmutter & Renee Jamesのプレゼン資料 11p
・Small Computingでもまだまだ性能が足りない

同 18p
・Westmere CoreはNehalem Coreに対して面積が半分になる
→8Core/L3-16MBでNehalem-EPと同じダイサイズ

同 20p
・高い性能と長いバッテリーの持続時間を実現できるLarrabeeはDiscrete Graphicsとしては最も優れたソリューション
→Larrabeeはモバイル版も投入される模様
　既存の製品同士で比較するとNehalemやAtom(Intel Architecture)の電力管理はGeforceやRadeonより圧倒的に強力
　Calpellaの時点でClarksfieldにGPUが無くてプラットフォームに穴が開いているので投入はかなり早いのではないか
　Clarksfield(or later) + Larrabee, Arrandale + GMA, Atom + GMA, Atom + PowerVR
　数年前はPentiumMとGMAのみだったモバイル製品に非常に幅が出てきた

同 23p
・Moorestownのアイドル時の消費電力は最も良いケースでMenlowの50分の1になる
→Menlowが500mW位だったと思うので10mW〜のレンジがMoorestownで達成できる？

同 27p
・Bonnellのデザインに従事したエンジニアは220人以下
・派生品のデザインに従事したエンジニアは150人以下

同 43p
・Windows 7はIntel Architectureに最適化されている

同 56p
・AtomとMoblin2.0によってSmall Computingの世界でも互換性が生まれる
→Small Computing = MIDs, CE, Embedded

Paul Otelliniのプレゼン資料 6p
・32nmプロセスは45nmプロセスより速いペースで歩留りが上がっている

同 9p
・2011年にはEmbeddedで10B以上の売り上げを見込む

同 20p
・7Bの投資で4つのFabを32nmプロセス対応のFabに
→別のスライドでは32nmプロセスのFabコストを4Bと見積もっていたので設備の流用の効果がかなりある

同 21p
・22nmプロセスに対応出来るIDMはIntel, Samsung, ST Microのみ(IBM, Toshibaが脱落)

>>244
昔は新規プロセスに合わせてバンバン工場建ててたけど
さすがのIntelもそれは無理になったのかね

勿論そういうネガティブな言い方も出来るけれども
効率的な投資を行うことでこれからも微細化のペースを維持できる
ってのがIntelの主張したいことだと思いますた

ちなみにこの資料は後藤記事で度々引用されることになると思うので
時間があったら一度全てに目を通しておくとイイ感じかも知れない

インテル社、ビジュアル・コンピューティングの研究施設をドイツに開設
http://eetimes.jp/article/23044/

Intel says EU fine won't lead to dividend cut
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=C0YBHLD4PMADGQSNDLPCKH0CJUNN2JVN?articleID=217700488

Intel Ships Parallel Studio Development Toolkit
http://www.hpcwire.com/features/Intel-Ships-Parallel-Studio-Development-Toolkit-46401262.html

Intel Previews Intel Xeon 'Nehalem-EX' Processor
http://www.intel.com/pressroom/archive/releases/20090526comp.htm?iid=pr1_releasepri_20090526m
http://download.intel.com/pressroom/pdf/nehalem-ex.pdf

Worldwide Server Market Revenues Decline 25% in First Quarter as Market Contraction Accelerates, According to IDC
http://www.idc.com/getdoc.jsp;jsessionid=ZQXUN325QHFCQCQJAFDCFFAKBEAVAIWD?containerId=prUS21856409

Lynnfieldは素晴らしい

The Lynnfield Preview: Rumblings of Revenge
ttp://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3570

次世代Atom「Moorestown」がCOMPUTEXでお披露目か
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090601_211977.html

スマートフォンの機能を統合する次々世代Atom「Medfield」
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090602_212014.html

AMDが6コアOpteronのIstanbulを正式発表
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090602_212130.html

AMD's Six-Core Opteron 2435
ttp://it.anandtech.com/IT/showdoc.aspx?i=3571

Intel’s Core i7-975 & 950: Preparing for Lynnfield
ttp://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3574&p=1

Core i7の最高クロックを更新「Core i7-975 Extreme Edition」
ttp://pc.watch.impress.co.jp/docs/column/tawada/20090603_170331.html

【COMPUTEX 2009レポート】 CLEVO、モバイルクアッドコア｢Clarksfield｣搭載ノートを展示
ttp://pc.watch.impress.co.jp/docs/news/event/20090603_212241.html

【COMPUTEX 2009レポート】 ECS、壺型PCや統合型Atom搭載ベアボーンを展示
ttp://pc.watch.impress.co.jp/docs/news/event/20090603_212258.html

【COMPUTEX 2009レポート】 Intel基調講演 Intel 5シリーズチップセットや「Moblin 2」が動作するネットブックなどを公開
ttp://pc.watch.impress.co.jp/docs/news/event/20090603_212238.html

【COMPUTEX 2009レポート】 Intel Montevina Plusを正式発表
ttp://pc.watch.impress.co.jp/docs/news/event/20090603_212267.html

Intel Larrabee samples said to perform like GeForce GTX 285
ttp://www.tcmagazine.com/comments.php?id=26976&catid=6
とは言えこの時期に出てくるサンプルはクロックが製品版と比べてかなり低かったりバグでIPCが低かったりするはずでして。。。

Intel VP deems Ion is overkill
ttp://www.theinquirer.net/inquirer/news/1184505/intel-vp-deems-ion-overkill
Mooly Eden

Intel's Maloney kicks off Computex keynotes
ttp://www.theinquirer.net/inquirer/news/1184502/intel-maloney-kicks-computex-keynotes
>Intel, said Maloney, will go on to deliver "Lynnfield" and "Clarksfield" processors in the second half of 2009
> and ship 32nm "Westmere" chips using a second-generation Hafnium-based high-k metal gate transistor design "soon after".

GTX285並の性能が本当にでるのならばLRBプロジェクトとしては十分成功なのだが、
あり得ない期待をしていた厨房共がこの先少しでも寒い情報が出るたびに
暴れ回ったりしないことを祈るわ。

685 ：---⊂(´∀｀旦⊂☆諫碕 [↓] ：2009/03/31(火) 19:42:12 ID:l/vZRUst (2/7)
>>684
自作板って昔から現実派がたまにバランスを調整してやらないと、
御花畑派が無力な名無しを巻き込んで暴走したあげく、
現実のモノをみてからアンチに願えってさらに暴れ出すんだよ。
おれは議論よりも結果勝負をえらんだ。

699+1 ：---⊂(´∀｀旦⊂☆諫碕 [↓] ：2009/04/04(土) 20:23:55 ID:WkDXM8VE (3/9)
誤答先生を含め微妙に軸がずれている勘違い君が多いようだが、
CPUメーカーがストリームコアの統合なり、命令セット拡張なりをすることによって
GPUが不要になるほどCPUの演算能力があがる。
それで、GPUが今やっていることが無駄になるかもしれないってだけのことだ。
多分、プログラマブルシェーダの大規模GPUは滅びるかもしれないけど、
完全に固定機能を廃して、ソフトだけになるまではいかないよ。
GPUの肩代わりのために並列演算能力をたかめているわけじゃなくて、
並列演算能力を高めた結果の応用の一つとして、
GPUの処理の多くがいらなくなるかもしれないってだけだ。
最初に影響をうけるのはハイエンドではなくて、むしろチップセットに統合されているようなローエンドの
GPU&MediaEncoder機能の方。


700+1 ：---⊂(´∀｀旦⊂☆諫碕 [↓] ：2009/04/04(土) 20:27:14 ID:WkDXM8VE (4/9)
もちろんその固定機能の残りカスもCPUに統合してしまうのが都合が良いから、
結局のところ統合路線で、その後の高速化によって、汎用性の高さ、コスト、電力の観点から、
ニッチなハイエンドGPU市場が縮小していく。

まあ、LRBについてはこんなところだろ。
あとは、例のダイのテクスチャユニットの面積を同一プロセス換算で、
nVIDIA, AMDATIと比較してある程度性能見積もりして、>>254の話が信憑性あるかどおかはできそうだな。
LRBは面積が糞でかいのと、プロセッサコアがより汎用的だからテクスチャユニットの面積比が小さくなるのは
無理はない。現実の性能は製品がでるまではわからんから先走り議論はやりたくないね。
特にソフト周りの出来次第でじはらく数割の性能は当たり前に変動しそうだ。

ぶっちゃけ、IntelがまじめにSandyBridgeの後継とか
CPUへの統合を考えてるなら、LRBみたいな半分試作の処女作ディスクリート製品は
1/2〜1/3の性能でていればいいんじゃねくらいの勢い。
あとはIntel x86が昔からやっているように力業の高速化と統合化してりゃ勝てたり。
x86を古いと宣う対抗技術がことごとくx86の機能取り込みによって駆逐される歴史に
また一頁追加されるのか。

RISC <- P6
Itanium <- AMD64
GPGPU <- LNI

なーんて嘘。LRBみたいな釣りプロセッサが成功するわけなかた。
LRBのような製品はルーマーの質も低くなりがち。はっきりいって実ベンチが
でるまで性能情報は信用できん。

LarrabeeがSoC化とかメニーコア化の先鞭というのは当スレの内外で散々語られてきたことなので過去ログ貼ったりして長々繰り返す必要はないです。はい。
それにこの手の議論の方がよっぽど先走っているというかマクロ化しすぎでアレな感じ。

そういわりれりゃそうだな。
LRBは実ベンチがでるまで性能わからんとかいいながら、
併行して一番先走りネタやってんのおれじゃんか(わらぃ
このスレでは自制しますよ。。。

【COMPUTEX 2009レポート】 Intelデスクトップ編
ttp://pc.watch.impress.co.jp/docs/news/event/20090604_212402.html

Intel to Acquire Wind River Systems for Approximately $884 Million
ttp://www.intel.com/pressroom/archive/releases/20090604corp.htm?iid=pr1_releasepri_20090604r

組み込みOS大手のWind River社をIntel社が買収
ttp://eetimes.jp/article/23068/

Analysis: Intel eyes embedded apps with Wind River deal
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=OHZUVORS1JTDAQSNDLPCKH0CJUNN2JVN?articleID=217701869

【COMPUTEX 2009レポート】 Intelウルトラモビリティ基調講演 次期Atomプラットフォーム搭載のMIDを多数デモ
ttp://pc.watch.impress.co.jp/docs/news/event/20090605_212525.html

これがIntelの次世代Atom「Lincroft」の実チップだ
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090605_212608.html

Dirk Meyer talks up Atom-competitor
ttp://www.theinquirer.net/inquirer/news/1184676/dirk-meyer-talks-atom-competitor
読んだ感じだと5W以下のx86はこのままIntelの独占かねー。
2011-12辺りで両社のrevenueは笑える位開くと予測。

Hot Chips 21 has a stellar lineup
ttp://www.semiaccurate.com./2009/06/09/hot-chips-21-has-stellar-lineup/
Hot ChipsのAPが出てきた。この辺は普通にwktk。特に二次滝ｗ
>* QuickPath: Bob Safranek (Intel)
>* Moorestown:The Innovation Platform for Next Generation MIDs (Intel)
>* Understanding the Intel Microarchitectures (Nehalem and Westmere): Transitioning into the Mainstream (Intel)
>* Sun's Next-Generation Multi-threaded Processor-Rainbow Falls (Sun)

Intel Atom N450規格首度曝光
整體平台功耗減半 Netbook將更纖薄
ttp://global.hkepc.com/3210
Pineviewで統合されるGPUはPowerVRだとか。デュアルコア版もあるよ、とか。他色々。

Dell plans to buy something big
ttp://www.theinquirer.net/inquirer/news/1271190/dell-plans

次世代Atomは、ネットブック競争を戦い抜くためのIntelの矛
ttp://www.computerworld.jp/news/plf/150409.html

Web servers get 'leccy bill
SPECweb2009 fights the power
ttp://www.theregister.co.uk/2009/06/11/spec_web_power_test/
ttp://www.spec.org/web2009/results/web2009.html

Hot papers at 2009 VLSI Technology Symposium
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=2TLOJ0BZBIPSAQSNDLPCKH0CJUNN2JVN?articleID=217800771
Intelは2009 VLSIで16nmプロセスまでを視野に入れたゲート絶縁膜の形成について述べる。
従来のプロセスではチャネルとHigh-k絶縁膜の間に薄いSiOx(Low-k)の層があったために
EOTをある程度までしか低くすることが出来なかった
それをほぼ完全に排除することに成功したとかそんな話？
今後もムーアの法則を維持できるというアピールの意味が強いと思われる。

コスト削減と低消費電力を最優先にした次世代Atom“Pineview”の勝算
パフォーマンスは二の次でも需要はあるか
ttp://www.computerworld.jp/topics/netbook/150609.html

Webサーバの新ベンチマーク「SPECweb2009」、評価基準に消費電力を追加
エネルギー消費に対する関心の高まりを反映
ttp://www.computerworld.jp/topics/srv/150509.html

大原雄介の最新インターフェイス動向　Serial ATA 3.0編その1
ttp://pc.watch.impress.co.jp/docs/column/interface/20090616_294113.html

【VLSI 2009レポート】東芝、SSDの大幅なコスト削減を可能にするNANDフラッシュを試作
ttp://pc.watch.impress.co.jp/docs/news/event/20090617_294364.html

【VLSI 2009レポート】半導体チップの動作中に性能変化を把握する
ttp://pc.watch.impress.co.jp/docs/news/event/20090618_294587.html

NVIDIAが40nmプロセスのGPUを一気に3ファミリ投入
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090617_294281.html

Core i5が秒読みに入ったIntel CPUロードマップ
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20090619_294653.html

Intel、プロセッサブランドをCoreファミリへ統合
ttp://pc.watch.impress.co.jp/docs/news/20090618_294634.html

関係者の表情が示すモバイルWiMAXの明るい未来
ttp://pc.watch.impress.co.jp/docs/column/mobile/20090618_294462.html

IntelがSSDを手がける理由
ttp://pc.watch.impress.co.jp/docs/column/hot/20090619_294419.html

設備投資の増加で、半導体製造装置業界の見通しが改善
ttp://www.ednjapan.com/content/l_news/2009/06/u0o686000002ch3i.html

TSMC to boost capex, says report
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=UGMLWUB2LFHCGQSNDLPCKH0CJUNN2JVN?articleID=218100087

Metrology firm gains order for 450-mm work
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=UGMLWUB2LFHCGQSNDLPCKH0CJUNN2JVN?articleID=218100387

Analysis: Intel, AMD take battle to new ultra-thin laptops
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=UGMLWUB2LFHCGQSNDLPCKH0CJUNN2JVN?articleID=218100397

Intel pushes 193-nm litho down to 15-nm
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=UGMLWUB2LFHCGQSNDLPCKH0CJUNN2JVN?articleID=218100243

初志貫徹かニーズマッチか？(i7かi5か、楽しく悩む日々。) 　　
http://www.ne.jp/asahi/comp/tarusan/main209.htm

ho

最近の話題 2009年7月18日
http://www.geocities.jp/andosprocinfo/wadai09/20090718.htm

消え行くLGA1366パッケージのCore i7
http://pc.watch.impress.co.jp/docs/column/kaigai/20090727_304653.html

誤答先生の誤答来たな。
Bloomfieldは、もともとXeon UPをデスクトップPCのハイエンドに転用しただけの製品だ。
今までBloomfieldが$200〜500のLynnfield圏のデスクトップ価格帯に投入されていたのは、
Lynnfieldが単純に遅れたために、仕方なく開発が先行していたサーバ用を中継ぎとして回したからにすぎず、
LynnfieldがでたらXEの価格帯以外は本来Xeon転用=XEであるBloomfieldが消えるのは自然なことで
別に驚くような事実でもない。

LGA1366がXeon専用として本来の役目を全うし続けるだけなのに、
ただLGA1366を否定論調でかかれても困る。
しかも、Gulftown以降QPIやメモリ種類とチャネル数がSandy Bridgeのサーバ用でも増えないことや、
LGA1155などがあることを考えるとむしろソケットとして長生きなのはLGA1366の方であることは
容易に想像できる。

LynnfieldとHavendaleが遅れたのはモジュラー設計の差別化が思ったよりも負担だったからで、
モジュラー設計を継続するSandy Bridgeでも最初の4CPU+1GPUコアよりも後の製品は
まだシリコンがないと言われている。

Nehalemでは、やたらとソケットが乱立しているようだが、
元々Xeon MPとXeon DP/UP、デスクトップではそれぞれ違うソケットであり、
例えばCore 2/PenD系でもLGA775, 771, 604とモバイルを除いても3種類ある。
これはNehalemでも(おそらくSandy Bridgeでも)同じで、
LGA1156, 1366, 1567と3種類ある。

問題なのは1155だけだ。誤答先生の中では1155はSandy Bridge用されていて、
1155の以降予測をベースにSandy Bridgeの移行のシェア予想まで勝手に推測した記事
が前回かかれているが、1155はHavendaleの対策版ソケットでVRDの仕様が
VerUPした、しいていえばWestmere用ソケットであり、Sandy Bridge用ではないことを
付け加えておく。
(誤答先生が全体的にSandy Bridgeに期待してNehalemはハズレみたいな論調であるが、
誤解をベースに偏った予想をしているので注意して読んでほしい)

まあようするに何が言いたいのかというと、
Lynnfield/Havendaleが遅れた(もしくはキャンセルされた)のが悪いんで、
LGA1366をNehalem初期型の失敗作であるかのような理解をしている人が
他板でも最近増えてきて誤報広めるなよといいたいだけだな。

サーバー用途で某A社にあれだけ差をつけたアーキテクチャをハズレ呼ばわりとは…
そのハズレに負けちゃう連中はどうすればいいのさ

>>492
4-2-3-1の本田システムか。
本田さんはシュート力あるし、カラブロとのホットラインもバッチリだし、かなりｗｋｔｋだな。

http://kishinkan.jugem.jp/?eid=2746
http://xtreview.com/addcomment-id-7780-view-intel-socket-H2-LGA-1155.html

LGA1155は、今年の2月にIntelが開発者向けのページで公開、販売していたもので、
その仕様によると、VRD11.1からVRD12にVerUPしたことにくわえて、
LGA1156と比べて電流値が少ない仕様になっている。
おれがLGA1155 = Sandy Bridge用ではないといっている理由は3つある。

(1)
メカニカルなソケットの評価部材を、2年も前から販売しているのは時期的におかしい。

(2)
Socket [P]enryn = mPGA478
Socket [B]loomfield = LGA1366
Socket [T]ejas = LGA775
Socket [G]ilo = mPGA989
IntelはSocketのコードネームには、最初のターゲットだったCPUのコードネームの頭文字をもってくるので
などのように従えば、Socket H1 / H2の[H]はHavendaleを指しているのだろう。

(3)
Nehalem/Westmere世代では、1156/1155が併存するというソースは今までにもちらほらと
でてきているが、LGA 1155 = Sandy Bridge用というようなソースは、
今のところ誤答記事と、誤答記事をまんま鵜呑みに紹介にしているサイトのみである。

単純にVRDのVerUpがあり(VRD12では今わかっているだけでサーバ用CPUなどにも変更がある模様)、
LGA1155が追加されるようだが、電流容量が抑えられていることや、
以前にも1156用のマザーでは1155CPUが使えるなどの上位互換の情報もでていることから、
単純に電源仕様を抑えて、プラットフォームコストを抑えるための、
廉価版仕様が1155というのが最も妥当な解釈に思えてきた。

Intelはマルチコアに移行してから特にNehalem以降で、
パフォーマンス/メインストリーム価格帯のCPUのダイサイズがこれまでより巨大化していて
比較的ダイの小さなClarkdaleでもMCMである。ボード側でプラットフォームコストを抑えた
仕様も新設したいのかもしれない。Sandy Bridgeでもこの前のルーマー記事を鵜呑みにするなら
225mm^2もダイサイズがあり、メインストリーム用としてはかなり苦しいサイズになっている
ので、都合がいい。

まあ、深読みしすぎは良くないけど、
LGA1155用のCPUなら、CPU自体を高くうったとしても、
マザーボード側のコストが低いので結果的にPC全体ではより廉価に
することが出来る。結果的に廉価版のグレードのCPUとして売れる。
つまりIntelがダイのでかい石を頑張って安く売らなくても
Intelの儲けを出来るだけ確保できるしくみというわけだ。
(無論最終目標はマザーボードベンダーのためではないところが味噌)

チップセットの価格を上乗せして売るっぽい話は聞いた

従来の体系
CPUが$50, MCHが$30, ICHが$10の計$90

新体系
CPUが$80, ICHが$10の計$90

味噌はSoC型CPU(MCH統合)はCPUとMCHを別々に製造して売るよりコストが低いということ
これはムーアの法則の威力でもありCPUコアを単純に増やしてもウケない(とIntelが判断した)ということでもある

>>280
あれ新しいICH改めPCHは価格上乗せしてるんじゃなかったけ?
つまりここでもボッっている、とおれは認識してたが。

最近の話題 2009年8月1日
ttp://www.geocities.jp/andosprocinfo/wadai09/20090801.htm

ho

ze

インテル、32nmプロセスの順調な立ち上がりをアピール
http://pc.watch.impress.co.jp/docs/news/20090821_309731.html

Intel to use Larrabee graphics on CPUs
http://www.semiaccurate.com/2009/08/19/intel-use-larrabee-graphics-cpus/

The Case for ECC Memory in Nvidia’s Next GPU
http://www.realworldtech.com/page.cfm?ArticleID=RWT081909212132

>>286
やっぱHaswellからが濃厚か。2年前の妄想どおりできたって感じやね。

756 ：u：2007/10/14(日) 15:14:50 ID:Vcf5EqG/
>>755
じゃ、x86ベースでSSEが512bitに拡張されるとでも妄想してみるテスト。

漏れは10ヶ月前にx86ベースで512bit書いてたよ〜。
自慢してみるテスツ(ソースあっただけだが)。
ネットに久々につないだのでLarrabeeの論文みるのはこれからだが、
Tera Tera Teraの資料は当時としては結果的には結構当たってる方かと。
上海IDFの資料ではHPC用途も書いてあるし、Larrabeeは派生の計画もあるかと。

LarrabeeとSandy Bridgeは同じring busを採用してる。
Sandy BridgeのAVXをLarrabeeよりも先にIDFで出したときは
不自然だった。まだ、Nehalemのアーキの詳細をだしたところだったのに
何故Sandy BridgeのAVXがこのタイミングで??

Nehalem/TukwilaはCSIの導入、
Sandy Bridge/Poulsonはchip内ring busの導入
と来て、深読みするとLarrabeeの512bit SIMDが
同じOregonのHaswellアーキの命令のテストで、同じring busだから
Larrabee　+　Sandy Bridge = Haswell
っていう展開がありかなあと。
で、AVXの方が先に公開しないとHaswellで512bitなLarrabeeと順番が
入れ替わって見劣りするからかと思ってみたり。
妄想だけど。

2年前じゃないや、1年前だ。

「11nmプロセスまでは自社だけで実現できる」。
インテル，製造開発部門のロードマップを披露。
筑波本社のラボも一部公開に
http://www.4gamer.net/games/043/G004345/20090821001/

2018年辺りにはIII-Vがものになるだろう。まだまだいけるな。

↑ムリw

最近の話題 2009年8 月22日
ttp://www.geocities.jp/andosprocinfo/wadai09/20090822.htm

ttp://www.pcworld.com/article/170629/intel_to_focus_on_next_generation_of_chips.html
"This will probably be the last IDF till Larrabee launches," McCarron said.

最近の話題 2009年8月29日
ttp://www.geocities.jp/andosprocinfo/wadai09/20090829.htm

【レポート】Hot Chips 21 - モバイルプラットフォーム向けチップ技術の動向を読み解く
http://journal.mycom.co.jp/articles/2009/09/07/hot_chips21_client/index.html

245 ：[Fn]＋[名無しさん] [↓] ：2009/09/15(火) 12:49:08 ID:S/Bfp91A
イスラエル組の完全勝利

Intelアーキテクチャ部門（IAG）の上級副社長にDadi Perlmutter氏が就任
http://japan.cnet.com/news/biz/story/0,2000056020,20399998,00.htm

-----------
Lynnfieldは個人的な想像よりも完成度が高かったけど、
Larrabeeがやばかったらどうしようかと不安になる人事ですね。

今回、PCクライアントで、従来モバイルとサーバの流用の交互なアーキテクチャチェンジだったのが
市場規模が主力といえる程に大きくなったモバイルよりのチップで
イスラエルだけでなくオレゴンも開発していくのではないかと期待。
オレゴンの優れた開発力がモバイル〜デスクトップにより生かされるのではないかと考えると期待できるな。

日本語になってないな。
これからは、モバイル中心に設計した方が、スムーズにデスクトップ、ひいてはサーバへの転用がききやすい。
はっきりいって現時点ですでにそうだった。まさかSandy Bridgeの後継でサーバ用に設計した3チップ流用なんて想像できないしな。

Intelのゲルシンガー氏辞任に思うこと
http://pc.watch.impress.co.jp/docs/column/hot/20090917_316184.html

真の勝利宣言はモトローラ組がインテルを乗っ取った時じゃないか

機能追加や性能アップをする分、同じ32nmではトランジスタが増えてさらに高コストになるはずだが、
Nehalem 4コアが32nmにならかなった分、その差で45nmの4コアより低コスト低消費電力になるんだろうか

もしNehalem 32nm 4コアが出てたら、Sandy Bridge 4コアじゃ同じプロセスだからコスト増えちゃうからな

分かりづらい言い方になってスマン

実際、YonahからMeromになったときは消費電力もコストも上がった
MPC74xxからみれば、どちらも3-4倍の消費電力なのでPowerBook筐体での廃熱の辛さでは誤差みたいなもんだがｗ

Meromはワット辺りの性能向上でみればかなりのものだけど、
Sandy Bridgeのノート向けはTDP45W/55W維持で性能アップ、とかやって欲しくないね

SandyBridgeはGPU部分さえなければ、32nm版Lynnfieldよりダイサイズが小さい可能性あるよ。
ダイ写真見ると、コア間通信がクロスバーからリングバスなったから、
その分ダイサイズ節約できているようだし。

>>302
なるほど、そういうことか
たしかに、Nehalemにプラスするだけ、ってわけじゃないもんな
アーキテクチャってあまり詳しくないんだけど、リングバスってRadeon HD 4000から廃止になったんじゃなかったっけ？
トランジスタ食うから

Fritz Kruger氏が言うところのそれもあるけど、ここ2~3年で
Radeonのパフォーマンス÷ダイサイズが良くなってきたのは、
デザインツールの変更が大きいのではないかと勝手に踏んでる。

>>309
intelは最近リングバスを採用しているのが増えているよ。
Larrabeeもそうだけど、Nehalem-EXのL3でも、ローカルの3MBと他のコアのL3を
リングバスで接続しているし。
Radeonでは効率が悪かったとしても、intelにとって効率が悪いとは限らないんじゃないかな。

ちょと、待っ

あ、アンカー間違えている。
>>303のつもりが、なぜに309にorz

【IDF 2009レポート】ポール・オッテリーニ社長兼CEO基調講演
22nmプロセスルールウェハと、実働するSandy Bridgeを初公開
http://pc.watch.impress.co.jp/docs/news/event/20090923_317302.html

>>302
つか、それを加味してもSandy Bridgeはコアが小さい気がする。
まともに写真から測ってないからSRAM面積からの目測だけど。
あと、クロスバーよりもリングバスの方が性能でるとはおもえんね。
特にSandy Bridgeの場合、L3もリングだからワーストケースでは
レイテンシがかなりわるくなると見られる。
L1も含めてキャッシュレイテンシに関しては全体的に不遇の予感。
まあ、Sandy Bridgeでかけることはおれもたくさんあるのだが、まだ秘密だ。

Nehalem, Sandy Bridge, Haswellの3つは
同じラインの延長線上にある兄弟みたいなものかも。
個人的には今回の組織改編でHaswellがSNB+LRBみたいな
構成にならないことをむしろいのってます(わらぃ
正直、ポール・オッテリーニ以前のIntelがよかった。
春男先生も昔に書いていたが、IntelがどんどんIntelらしくなくなってる気がするぜ。

最近のCPUは電力制御・管理技術に依存して最終的な性能が大きく左右されるから、
事前予想は以前よりもはるかに困難になった。
実行ユニット類の増加もあるだろうが、それよりもSandy Bridgeは電力を抑えた結果で
性能(マルチスレッド/SIMD)を稼ごうという方面の進化を選択しているように見える。
なにしろとりあえず電力さえおさえればコアのスループットは全く拡張しなくても
クロックで性能あがるからね。ある意味そうだとしたらものすごく現実的。
個人的願望では汎用スカラ&シングルスレッドに力いれてほしいんだけど、
どおやらそれはないさそうだぜ。

あと、Lynnfieldの32nmバージョンは半年以上前の情報で存在しないことが明らかになっているが、
たぶん実際にはHavendaleと同時かそれよりも前にキャンセルされたんじゃないかと。
Havendaleはロードマップに堂々と載ってたから騒ぎになったが、
Lynnfieldの32nm版は存在を公表もしてなかったから、ひっそり消えられたのかもね。
Lynnfield/Havendaleの遅れと、Sandy Bridgeがいままでのところかなり順調なことからいくと、
32nmにシュリンクして、Sandy Bridgeまでつなぐメリットは殆どなかったのだろう。
個人的には、LynnfieldもClarksfieldも思ったより完成度が高くて好印象なんだが、
2年でアーキテクチャ切り替えだと、半年でも遅れたらかなり痛いからなあ。
↓Clarksfieldベンチ
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3647&p=1

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3645
>The demo was nothing more than proof of functionality, but Sean Maloney did officially
> confirm that Larrabee's architecture would eventually be integrated into a desktop
> CPU at some point in the future.
>The CPU is called Haswell and will be built using 22nm transistors. It's about 3 years away.
なんか、今回のIDFで統合が公式に認められちゃったみたいだな。
まあまだ変更の可能性はあるけど。いずれにしろdiscreteのRGPとしてのLarrabeeに期待している人は
ご苦労さんとしかいいようがない。最初はしらんが、やはりハイエンドGPUねらいのプロジェクトじゃない。

・I/Oパッド周りで一定のダイのエッジ長を確保しないといけない
・微細化を続けなきゃいけない

ふつーに微細化を続けると空白部分が出来てしまう
例：http://pc.watch.impress.co.jp/img/pcw/docs/310/373/kaigai-06.jpg

→ じゃあ空き地に、これまでCPUの近くにあった何かをブチ込んで行きましょ


なんかつまんねSoCムーブメント

>>312
デスクトップ版も定格から上がるから同じだけど、ノートの2GHzでも4コアのまま2.26GHzまで上がるんだよね
これがそのまま32nmになってくれたら、定格2.26GHzが出せるんだろうけどな

紛らわしくてスマン、ターボブーストで4コア時2.26GHzまで上がる、という意味です。
2コアで3.06GHz、1コアで3.2GHz
1コア動作はOS XでもWindowsでもほぼ無さそうだけど、2コアならうまい

デスクトップも4コアのまま、133MHzずつ上がるようになってる

ターボブーストはOS透過なんでしょ。
ちなみにIntelのデータシートではターボブーストは基板設計完全透過がウリのようだぜ。
マザーボードの基板設計者からターボブーストの存在は全くみえないし、考えなくてもいいことになってる。
もちろん間接的に電源周りの設計に影響はあるだろうけど。

今後シングルスレッドのスピード向上はターボブーストにかなり依存しそうだし
どんどん磨いてくるでしょうね

でもTurboBoostの最高クロックでナンバリングするのは止めて欲しい
紛らわしすぎる

IDF関連のニュース、資料おおざっぱにだが見た。
つーか、Sandy Bridgeこの時期に実働デモって絶対前倒ししてくるだろこれ。
いつもなら来年6〜7月くらいにだせるペースだ。
Nehalem/Westmere関係の製品がでそろってないから購入意欲を減退させないように
ひかえてるだけでClarkdaleかGulftownがでた当たりで前倒しスケジュールだすんじゃないかと。
今2011年っていわれてるけど、すくなくとも来年中に登場するに10000ペリカ賭けてもいいね。

というのを何ヶ月か前からおもっていたが今改めて書いてみたり。
コストメリットでは2コア版のSandy BridgeがでるまではClarkdaleに分があるから、
上位SandyBridge 4コア, 下位Clarkdaleでしばらくはつなぐんだろうな。

AMDがしんじゃうからあえて延ばすんじゃないの

http://pc.watch.impress.co.jp/docs/2007/0919/idf01.htm
Nehalemのときも投入一年くらい前に動作デモしてるし

>>323
http://www.theinquirer.net/inquirer/news/1034123/intels-merom-misses-tape-out-by-a-month
この記事によるとMeromのときは2005年6月テープアウトで、12ヶ月でWoodcrestリリースまでいってるけど、
NehalemはA0シリコンの最初のデモから14ヶ月もかかってたんだね。
これはかなり遅い方です。QPI&IMCの大がかりなシステムアーキテクチャ変更があったからかね。

もうさ，空きスペースは冷却用の水でも入れとけって感じで

■後藤弘茂のWeekly海外ニュース■
Intelの次世代CPU「Sandy Bridge」の正体
http://pc.watch.impress.co.jp/docs/column/kaigai/20090929_318033.html

後藤記事をみて、まあ予想どおりな展開だな>Sandy Bridge。
つーか、後藤先生より自分のほうが現時点では断然書けるな、書かないけど(わらぃ

統合化が現実に広く認識されるようになってきたようだが、
なんか若干、統合化の意味やメリットが勘違いされているな。
統合化は、過去のコアの拡張の方法やマルチコアとかの高速化方面の拡張でネタがつきたからやってるというのは
当たっているが、必要悪なんだから仕方がない。
たしかに、今までのCPUの進化のペース(年率約+50%)に慣れてしまった人には
批判もしたくなる気持ちもわかるが、性能向上の鈍化はCPUの将来に絶望を感じつつも受け入れざるを得ないものだ。
シュリンクであいたスペースを埋めるというのも全くはずれないし、
コストメリットもあるが、そもそも性能向上の足かせになっている要素で最もでかいのが電力だから
統合した方が電力削減できて、間接的に性能向上のマージンを確保できるってのがでかい。
Sandy BridgeでもTBがCPU-GPU間にまで拡張されるのが明らか。
メニーコアと周辺部品の統合は本来対立するものだが、なにやら同じモノのように
最近はうまくごまかされている感があるね。
もっとも現在までの話では、Haswellは無謀にも同じリングバス上にストリームコアを
多数集積して頑張るつもりにみえるから、メニーコアもまだあきらめたわけではないようだが。
また、統合化も主記憶まですすむと性能面でも全く異なる意味をもつんだが、
それまでの過渡期と思ってあまり期待せずに期待するという手もある。

IntelのEden氏に聞くSandy Bridgeの姿
http://pc.watch.impress.co.jp/docs/column/kaigai/20090930_318199.html

Eden氏。この人の発言はいつも面白いなあ。すげー現実派。

いまさらながら先週のIDF記事より

> Moorestownは元々は2009年の末にリリースされる予定だった
> 製品だが、予定よりも遅れており、初日に行なわれたポール・
> オッテリーニ社長兼CEOの基調講演の中で、2010年の半ばに
> スケジュールが変更されたことがさりげなく明らかにされた。

('A`)

PPCコア統合してくれ

>>331
CoreやPhenomやAtomでは大騒ぎしてるけど、PPCはもちろん、CPUで統合されてる製品は別に珍しくない
x86は特異なんだよな

インテルとAMDで争ってる信者同士を見ると、ね…
ブービー賞のファンがビリを笑うとか、ブービー賞のファンが「世界初！」とか自慢げに話してるのは自作板とかでよくみる

さすがにもうよく見ないだろ。
数年前からタイムスリップしてきたのか。

MoorestownやPPCにおける組み込み分野での統合化と
Intel Core, Phenom, POWER等のハイエンドチップが統合化をするのとは
(少なくとも現時点では)よくわからない人は別物とお考えください。
そこが区別できていないようでは最近のCPU事情は半分も理解できんので。

SuperMicro shows 4 and 7 GPU boards
ttp://www.semiaccurate.com./2009/10/04/supermicro-shows-4-and-7-gpu-boards/
LRB向けに作らせてたんだろうか

8月の世界半導体売上高、前月比で5％増――回復基調を維持
ネットブックが市場を牽引
ttp://www.computerworld.jp/topics/mp/163909.html

>>332-333
ところがどっこい、今でもこの有様

352 ：Socket774 [sage] ：2009/10/09(金) 20:06:09 ID:uqVW6qtj
AMDはCPU+GPUやらないのかね
357 ：Socket774：2009/10/09(金) 22:22:56 ID:sIbUQAlq
>>352
Intelのパクリで1年後ぐらいに出るんじゃないの？
359 ：Socket774：2009/10/09(金) 23:56:00 ID:O5LAnWm4
>357
GPUとCPUの統合はAMDのFusion構想のが発表先だが。

例のAMDのトレンド、テンプレに入れておいた方が良いの?

イラネ

341 名前：Socket774[] 投稿日：2009/10/17(土) 07:33:31 ID:WOYbKCgb
Innovation@Intel
ttp://www.intel.com/pressroom/innovation/innovation.htm#101609a
ttp://techresearch.intel.com/UserFiles/en-us/File/terascale/Mayo_IEEE_VIS2009_FINAL.PDF

342 名前：Socket774[sage] 投稿日：2009/10/17(土) 07:51:06 ID:5sBlP9Av
64coreとな

343 名前：Socket774[sage] 投稿日：2009/10/17(土) 08:58:08 ID:b1GwOcaa
>>341
・まだシミュレーターでの見積もり　ただしcycle　accurateなので大嘘ではないかも
・転送がボトルネック。両側で圧縮展開すればはやい、と主張
・そもそもLarrabee向きアルゴリズムの提案とセット。
　HPCでの頻出するよく知られた課題のテストは避けている？

345 名前：Socket774[sage] 投稿日：2009/10/17(土) 09:10:32 ID:duVcaP5F
ほぼCONCLUSIONSだけ読んだ
・Larrabeeのパフォーマンスは高精度のシミュレーターによるもの。
・動作クロックは1GHzで16, 32, 64コアでシミュレーションしている。
・16コア@1GHzのLarrabeeでGTX 280より平均1.5倍速く、シングルコアのHarpertownの10倍速い。
・32コアと64コアではCPU-Larrabee間でのデータ転送がボトルネックになる。
　もし、このデータ転送のコストが0ならば32コアでは(CPUの)24倍速くなり、64コアでは42倍速くなる。
・しかしこのボトルネックを放置すると32コアでも64コアでも11倍しか速くならない。
・この問題を解決するためにデータセットを可逆圧縮するSIMDと親和性の高いアルゴリズムを実装した。
　これによってデータを三分の一以下に圧縮できる。また、解凍のオーバーヘッドも30パーセント未満である。
・データセットの圧縮によって転送に要する時間を平均して20-30パーセントに削減した。
・それによって、32コアでは19倍性能が向上、64コアでは31倍性能が向上するという実験結果が得られた。

346 名前：Socket774[sage] 投稿日：2009/10/17(土) 09:15:39 ID:duVcaP5F
>16コア@1GHzのLarrabeeでGTX 280より平均1.5倍速く〜
ちょっと正確じゃなかった。正しくはこう。
16コア@1GHzのLarrabeeは理論演算性能がGTX 280の半分だが、それでもGTX 280より平均1.5倍速く〜

x86初のGPU統合プロセッサってCyrix MediaGXか？
Intelだと、完成までしてたがRDRAMがアレなことになって
出荷に至らなかったTimnaになるんだろうが

>>339
この後に及んでボリュームリンダリングのシミュレーション比較かよ。
Discrete GPU詠うならまずはゲームのラスタグラフィックで勝負しろ(わらぃ

レンダリングねw

683 ：---⊂(´∀｀旦⊂☆諫碕 ：2009/03/31(火) 19:28:37 ID:l/vZRUst
Cell(笑)
Larrabee(笑)
GPGPU(笑)
3大釣りプロセッサ。これらを持ち上げている記事は要注意だ。

汎用と専用のいいとこ取りできる魔法はないってことだよね

3大釣りプロセッサの中ではGPGPUが技術な方向性が一番まともです。
ただ、今後LRBどうこうに関わらず、Discrete GPU市場は落ち込んでいく可能性が高い。
そのような中でHPC向けの拡張を行うとますますRGPとしての競争力をうしなうし、
HPC系の専用プロセッサは90年代以降、それだけでは投資・回収のサイクルを維持できるジャンルではないことが
証明されている(最近ではClearSpeedなんてのもあったがすぐ消えた)。

消えたなんていったら怒られるか。

なぜこんな時期に性能を晒さないといけないんだ？
シミュレーターがあるなら登場時期とその時に競合する製品の予想スペックから逆算してコア数なりメモリ帯域なり決めているだろうに
この糞コテはそんなこともわからんのか

なぜこんな時期に性能を晒さないといけないんだ？

http://pc.watch.impress.co.jp/docs/news/20091016_322120.html
こういう釣り記事が事前にあったからおれは書いているわけだが。
>また、同社が開発コードネーム“Larrabee”(ララビー)で開発を進めている
>ディスクリートGPUについて触れ、日本時間の17日に、
>Larrabeeの性能データを初めて公開することを明らかにした。

こういう釣り記事が事前にあったわけだが。
あと、"シミュレーター"と聞いただけで、現実のプロセッサと何から何まで一致する魔法のツール
みたいな認識はやめよう。

>>347
6ヶ月前の円盤は何だったん？

758 ：Socket774：2009/04/10(金) 17:28:09 ID:9R26seby
ttp://www.hardware.fr/articles/757-4/idf-printemps-2009-pekin.html
LRBウェハ公開。
ウェハのダイサイズは600平方mm級の巨大さ。
45nmなら48コア? 32nmなら64コア?

>>348
馬鹿ニワカ乙としか言い様が無いな
シミュレーターの精度が勝敗を決める世界なのに
記事もちゃんと読んでないし。。。。。
>　なお、同氏よればIntelが米国のメイヨー病院と共同で開発した
>メディカル用のアプリケーションを利用したLarrabeeの性能データを、
>日本時間の17日の朝に公開することを明らかにした。

>>349
お前の論旨が不明確

>>350
>>167

>>351
それが？

動作するシリコンを使わせてもらえないラトナーが不遇すぎる

シミュレータの精度が勝敗を決める世界って、
論文中のシミュレータの内容や精度をお前はいつ評価したのかとw
まあLRB厨は継続的に予想の実績をだしてから反論してほしいわ。
LRB厨の意見は都合の悪い部分がことごとく好意的な妄想で補完されすぎ。

誰が見ても論旨が不明確なのは>>347

>>354
ふう、、、何を今更。。。
Intelの常勝の歴史 ≒ シミュレーターの精度だろ
ほとんどのケースでIntelは競合製品を僅かに上回る性能で暴利を貪り続けて来たわけなんだがｗ
こんな基礎的な認識すら一致してないんじゃなー

ここ10年でみて「僅かに上回る」状態ってあったっけ？
大まかに均衡・負け・完勝って流れだと思うが （注：営業成績的には常勝）

>>304
ツールの変更でそんなに良くなるもんか？

「CADツールの大幅改良により効率の良いレイアウトが作成できるようになった」とされるプロセッサの一例
http://journal.mycom.co.jp/news/2003/02/21/30.html
http://pc.watch.impress.co.jp/docs/2003/0220/kaigai01.htm

作為的だなぁw
良くなりはしても悪くなる事は無いんじゃない?
デザインツールでリークは防げないと思うけどねｗ

Intelアーキのシミュレータで遊んでるけど精度の高さびっくりするわ
ああ、一つ言っておくがIntelはVTune作ってる会社だぜ

その論文がGTX285じゃなくて280と比較してるのは仕込みの開始時期がそのへんってことだから
まあ実機じゃないのは勘弁してやってほしい

つか、諌崎はLarrabee開発の意図がいまだにわからんのか。
IntelがXeonで獲得してきたHPCにおける市場を維持するため競合チップを排除するための
最終決戦兵器であって、GPUとしての性能は二の次。

既存のゲームに対する性能要求などない。
VRAM-チップ間の無駄なデータトラフィックを削減し最適化することで
かろうじてGPUとしてもまともな性能になるかなって感じ。

Radeonがシェアを伸ばしてるのは、ゲーム性能を求めてるユーザーは未だ多くいて
GPGPU性能など求めていないと言うことだ。
Fermiの設計に関しては、LarrabeeとRadeonを同時に相手にしてどっちにも及ばない
中途半端なもの作ってしまったな。NVIDIAの戦略ミスとしか思えない

でも最終的な舵の方向はintelと同じ方向なんだし
過渡的な製品もあるのは仕方のない事なんじゃないの?

NVIDIAはCUDAの市場価値を過当評価してるとしか思えん。
ちなみにCUDAユーザー人口は世界6万人（NVIDIA調べ）

LRBは全く順調に、
CPUの良し悪しや技術動向を予測することの難しさをLRB厨に知らしめてくれそうだな。
Intelの意図するところでは無いだろうけど。

んオレには期待以上だ
Fermiが残念仕様なので特にそう見えるのかも

Fermi関係やたらさわがれてるけど、
GTX280→Fermiって最近のGPU進歩の中では、
革新的なものはないし、正直物量以外あまりかわってない印象なんだが、
いかにGTX280までのGPUが国内で理解されていないか浮き彫りになったね。
おれもGPUはあまり興味がないから普段ならどうでもいいんだが酷すぎる。

というかFermiなんでそんな騒ぎなの?
逆にGPU厨に教えてもらいたい。
倍精度ユニット増えるのも予想の範囲だし、なんかしたのか?

>IntelがXeonで獲得してきたHPCにおける市場を維持するため競合チップを排除するための
>最終決戦兵器であって、GPUとしての性能は二の次。
HPCなんて元々負け組プロセッサの世界、Xeonだけで十分なんだよ。
LRBが開発された意図はおれの過去の書き込みを読めばわかるね。
HPCは元々PC/サーバ市場で大もうけしているIntelにとっては重要なマーケットじゃありません。
LRBもGPGPUも別のマーケットをバックグラウンドとして持っているから
HPC用途として開発サイクルを維持できるというのが大前提。

GT200から倍精度ユニットが増えたわけじゃないのか。
あとテクスチャ関係もフラットになってるんだね。
まあどのみち今までのGPU進歩の流れからみても今更騒ぐような変化じゃないと思うが。

HPCは成長市場だぞ

あと、クラウド（笑）に対応した高密度ブレードサーバ
こっちはどっちかというとAtomのメニーコア投入が急がれる。

成長著しいHPC市場、2010年には143億ドル
2006年11月20日 06:04PM
http://sourceforge.jp/magazine/06/11/20/098246

2007年Q3のHPCサーバー市場は30億ドル規模，2011年には5倍に拡大
http://itpro.nikkeibp.co.jp/article/Research/20071204/288674/


まあインテグレータでないIntelにとっては取り分はタカがしれてるが

HPCが成長市場なのはもちろん知っているが、問題はプロセッサ屋からみた市場としてどうかだからな。

専用プロセッサ殆どなくなって、
安価な汎用プロセッサのクラスタが低価格化とHPCの普及を後押ししているのがでかい。
スーパーコンピュータはアーキテクチャとしては終わったジャンルで結局実態は今やサーバやPCなんだよ。
汎用プロセッサのSIMDを拡張し、流用するという方向ならば賛同できるが、
HPC向けの専用プロセッサは時代の流れに逆行している過去のボリ返しにすぎない。

男子がよく罹りやすいのが
HPC至上主義という病

Haswellかその辺りでLRB組み込む前の、実験じゃないの？Larrabeeって。

実験と言うか、ディスクリート版をカットダウンしたものそのものが載るって言ってね？

Windows 7/Server 2008 R2のVirtual Serverとか、LinuxのXenとかで
ハードウェア仮想化支援技術と組み合わせたハイパーバイザ上に乗っける形で
ゲストのLarrabeeコアの管理用OSを動かすから、その世代になるとCeleronも含め
全部VTに対応してくる。

さて、MacOSだが、Larrabeeコアを動かすのに必要にならね？

MacOS自身にハイパーバイザ機能が。

1TBのメモリが利用可能−メインフレーム並みの信頼性を持つ「Nehalem-EX」
http://enterprise.watch.impress.co.jp/docs/series/virtual/20091019_321274.html

Magny-Coursってこいつの対抗なんだよな


大丈夫かAMDは

Magny-CoursとNehalem-EXでは価格も位置づけも違うと思います。
Magny-Coursは2ソケットがメインになると思われるので、
今までの8000番台よりは安くなるのではないでしょうか。
Nehalem-EXはスライドに2ソケットの例もありますが、
４ソケット以上で信頼性を必要とするところがメインになるのでは。
要するにAMDはNehalem-EXに対抗できるものがないし、する気もない。

AMDもそうだけどItaniumの将来も心配されます。
正直もういらなくね？

Itaniumまだ心配できる奴いたんだ。
おれも5,6年位前までなら心配してたが今は心配してないぜ。

5,6年前まではいかないか。
Montecitoあたりでもう心配の必要もないなと。

>>380
Magny-CoursはNehalem-EX同様コストが高すぎてスイートスポットにはもって来れないから無理。
2S用のプラットフォームが2種類ある時点で察してやれ。
コア当たりの性能が1.5倍以上違う時点で勝負にならないってこった。

HT-Xの牙城を崩させるわけにもいかんから、AMDの経営戦略上出さないよりはマシ

>>384
そうですかね。
Opteron 2425 HEが523ドルなので、
2つで1000ドルを少し上回るくらいですよね。
単純に2倍にはならないにしても高すぎるというほどにはならないと思いますけど。
それに12コアでも2.1GHzくらいではWestmere-EPに対して優位にならないので、
それほど高くはできないと思います。

なんかおかしいなと思っていたら
＞【お詫びと訂正】初出時、次世代Itaniumとソケット互換がある旨、
＞記載しておりましたが、事実と異なりました。お詫びして訂正します。

ﾌｶｼ記事多すぎるぞ山本

>>291
Intelが2017年にIII-Vだってさｗｗｗ
表スレに書いてあった

ここ彼処の裏スレだったのか

岡田外務大臣ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━ !!!!!
h‍ttp‍:‍/‍/‍q‍b5.2‍ch.net/t‍est/rea‍d.cgi‍/sak‍u2ch/1256‍630318/1



早く記念カキコしないと埋まっちゃうｗｗｗ

HPC界隈のblog・日記ざっと見てきたけど軒並み例の論文(>>339)はスルー。
みんな興味なくしちゃったのかな。

CELLの時も論文全部追ってたのはゲハ民ぐらいだったけどな

Larrabee関連特許文書でも読めばいいと思うよ

積和算・プレディケート周り
　http://www.freepatentsonline.com/20090171994.pdf
Gather/Svatter周り
　http://www.freepatentsonline.com/20090172364.pdf

なにげに実装ネタバレしてる

命令セットが完全公開されててユーザーが触れる資料が色々出てたCellとは違って
Larrabeeは秘密主義だからな。

目に見えるって意味ではAVXのほうが面白いかもね

New microarchitectureと言われるMedfieldはLarrabeeコアがベースになると予想している
コアそのものが流用されなくてもLRBniがenableされてGPUとCPUが兼用になる可能性が高いと予測

ないない
ちなみにその次の世代くらいでAVXが使えるようになる模様

>>396
http://pc.watch.impress.co.jp/img/pcw/docs/212/014/kaigai2.jpg

というかね、Atomの市場進出のストラテジーは、ARMと同じく「コントローラ」に徹すること。
アクセラレータである必要はない。
ネットブックなんてSoCビジネスが本格的に立ち上がるまでの繋ぎなんです。

何の為にわざわざTSMCの製造ラインまるまるAtom用に買い上げたと思うよ

単なる製造委託でもIntelがやるとラインの買い上げになるのか

そりゃTSMC最先端の40nm Fabの一つがまるまるAtom製造用だし。

TSMC Fab14 40nmで作るAtomって何よ？
LangwellはTSMC 65nmのはず

IntelのSoC向けプロセスロードマップはあるし 45nm→32nm→22nm
http://pc.watch.impress.co.jp/img/pcw/docs/212/014/kaigai7.jpg
http://pc.watch.impress.co.jp/img/pcw/docs/212/014/kaigai8.jpg

Intelが自社Fabで作るSoCはそのロードマップの通りだろ。
ARMがそうであるのように、Atomをコントローラとして使いたい他の企業にも解放する。
だからロードマップなんて無い。顧客が付き次第。

>>401
いや、だからFab丸ごとAtom用なんてどこから出てきたんだ？
そんなにキャパ埋められるわけないだろ

ネタ元が被害妄想のNVIDIA儲だったかもね
生産キャパを殺いでFermiの量産を阻止するつもりだとか云々
相手にするだけ無駄か

ギャグでやってんのこれ？
まったく笑えない

399 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 00:14:00 ID:JQjZeHoq0
何の為にわざわざTSMCの製造ラインまるまるAtom用に買い上げたと思うよ

403 ：,,・´∀｀・,,）っ-○○○ [sage] ：2009/11/05(木) 02:15:42 ID:JQjZeHoq0
ARMがそうであるのように、Atomをコントローラとして使いたい他の企業にも解放する。

405 ：,,・´∀｀・,,）っ-○○○：2009/11/05(木) 09:46:46 ID:JQjZeHoq0
ネタ元が被害妄想のNVIDIA儲だったかもね

だんごあげるから許せ

TSMCは32nmでも梃子摺っている
ttp://www.semiaccurate.com./2009/11/09/tsmc-slips-their-32nm-process/
性能
Intel 32nm＞TSMC 28nm＞TSMC32nm
密度
Intel 32nm＞TSMC 28nm＞TSMC32nm
投入時期
Intel 32nm＞TSMC 32nm＞TSMC28nm

何か残ってたわ

TSMCは28nmをフルノードにするって言ってるからな
逆に言えば32nmは期待するなってことだ

インテル、新型SSDを近日投入――HDD並みの容量を持つ企業向け製品も
ttp://www.computerworld.jp/topics/storage/167389.html

インテル、2.3/2.5/3.5GHz帯対応のWiMAXモジュール「Kilmer Peak」を製造開始
ttp://www.computerworld.jp/topics/uw/167111.html

インテル、vProテクノロジーの堅調な導入実績をアピール
ttp://www.computerworld.jp/topics/mp/167349.html

■後藤弘茂のWeekly海外ニュース■
AMDが次期アーキテクチャ「Bulldozer」と「Bobcat」の概要を明らかに
http://pc.watch.impress.co.jp/docs/column/kaigai/20091112_328392.html

AMDネタはすっかりスルーモードだが、けっこう面白い情報がでてきたな。
Bulldozerはアーキテクチャからみてどう見てもサーバ向け。
今更感はあるが開発開始当時スループットコンピューティング志向の流れをみたAMDなりの回答でしょう。
実際のところPC向けではBarcelona系がしばらくCPUコアとしてつづきそうで、その後継とはならなそうだね。
Sandy Bridge等と市場が競合するのは計画通りいったとしてLlano系になりそうです。
両社はやはり結局のところ近い方向性を進んでいるようにみえる。

LlanoはAVXサポートしないのかね

もしLlanoでAVXサポートとしていたら、
今から宣伝して困る理由はないだろうから無いに俺的には1票だな。

あとBulldozerのInteger Coreは後藤やDresdenboyのように
ALU(+AGU)+ld+stが鉄板予想。性能予想のグラフをみてもそうだが
コアあたりの性能はおちるし、スループット志向のサーバ向け製品であって、
とてもK10系コアの全面置き換えにはならない。

Bobcatはダイサイズ半分でもセオリーどおりいけば70%位の性能は維持できるから、
あとはプロセスが進んだ分と電力マージンが出来たのをクロックに20%-30%ふれられれば2issue OOOでも
高電力版は現行品の90%くらいの性能はでてもおかしくない。

まちがえた2 ALUだ。
ALU(AGU)+ALU(AGU)+ld+st

いやそれはおかしい。
AGUはアドレスを解決してLoad/Storeユニットを動かすためのものだ
Load/Storeのみで独立したリザベーションパイプを持つのだとしたら
AGUはLoad/Store側が持つことになるだろ。

整数ユニットにLSUをぶら下げるのってAlphaの伝統なんだよな。
Bobcatみるなり、その伝統やめるのかもね。
ALU+ALU+ld(AGU)+st(AGU)
かな。
AGUとld/stをわざと分ける方式もある。IntelのSTAユニットもそう。
早めに実効アドレスを生成してStoreバッファに書き込みしていくだけをやると
依存性解析に使える。

BulldozerにおけるClusterd-Architectureとは、構造的にはおおざっぱに言えば、
整数部がCMP風味、FP部がFGMT風味のアプローチであり、普通のマルチコアよりもリソースを節約したものだ。
でも、この事実は大して重要じゃなかた。
実は意外や意外、Clustered-Architectureの目指していた目標は、IntelでいうところのTurbo Boostなのだ。

FP演算はINTに比べて消費電力が大きいから実行ユニットの稼動状況をリアルタイムで計測して
ワークロードがINT中心の場合はその程度に応じてクロックを上げるというのがTukwilaのFoxtonだが

クラスタなんちゃらでFPの演算リソースをINTに対して少なく配すればターゲットクロックは高くできる(ヘッドルームを確保)


って話？ >>418

IntelのTBはコアが多数同時稼働している状況では低クロックで回るようになっている。
TBは、シングルスレッド性能とスループット性能のバランスの問題に対して柔軟な橋渡しを実現し、
マルチコアCPUの汎用性を高める技術でもある。

AMDは同じバランスの問題を全くソリッドな方法で対処しようとしたんだろ。
プロセッサの設計には4,5年かかるので、開発開始からリリースまでに世の認識が変わっていることはよくある。
マルチコアへの機運が高まっていた当時、TBはない。

いや、結果的には最大2倍のスループットを得ることができるFPUへのデータ供給のためだよ。
8DP/16SPを捌くためには同数のDPをロードするのがAMDの美学のようで。
かといって1つのL1キャッシュの帯域を2倍、ロードユニットを4本にするのは現実的ではない。
整数パイプごとに32byte/clkの帯域、2WayのLoadなら十分に供給できる。
2スレッド使う必要があるが、逆にFP演算のレイテンシを隠蔽するにはスレッド数を増やした方が有効だろう。
まあ、こういうアプローチはHPC以外にも使い道はあるんだけど。

IntelのSandy Bridgeは32byte Load + 16byte Storeで、ロードユニットは2本に増えただけでしかない。
YMMレジスタでレジスタ空間が倍に増えること、ブロードキャストを有効に活用することで
実効ロード帯域をセーブする方式でGEMMやFFTは賄えると判断したようだ。

結果としてSandy Bridgeの1コアとBulldozerの1モジュール（2整数コア＋浮動小数ユニット）は
同じ程度の実装面積になりそうだが、なかなか面白そうじゃないか。

団子先生はやたら細部に関心があるようだが、単に結果を重視しない議論をしたいならともかく、
プロセッサの動向予測という目的の中では、おれの経験からいってもそんなのは殆ど無駄としかいいようがない。
FP演算やHPC用途をやたら注目しているようだが、
基本的に汎用プロセッサでFPやSIMDってオマケ。
整数を大胆に犠牲にしてアーキテクチャを練ることはない。
確かに最近のサーバ用CPUではFP/SIMDを強化する路線が流行ってきているものの、
BulldozerのIntegerはスループットを重視しただけ。
サーバ市場メインのCPUでFPを複数同時に走らす想定は無駄だし、
FP共有化で8DP/16SP重視ってのは悪かないだろ。

マトリクス演算はHPCでなくとも割と汎用性あるんだけどな。
4x4程度なら回転とかでゲームでもよく使うし

アフィン変換でそ。
3Dゲーがなければ、FPもPC市場でこうまでメジャーにならなかっただろうな。
FPは本当はマイノリティなんだ。

AMDみたいな形式だと1コアHTよりは理屈上性能は出せるが2コアよりは低性能なアプローチ

トランジスタあたりの消費電力削減が行き詰ってダイあたりの性能に移行するか
将来はダイの大きさで勝負することになるの?

http://arstechnica.com/hardware/news/2009/11/amd-bobcat-bulldozer.ars
>As you can see in the diagram above, there are two integer schedulers, each of which feeds four pipelines:
> two integer pipes and two memory pipes (load and store).
> Right now, AMD is referring to each integer scheduler and the pipelines associated with it as a "core,"
>making each Bulldozer module "dual-core."

arsにBulldozerの整数コアのユニット構成が既に
>two integer pipes and two memory pipes (load and store)
って書いてあるのだが、これはAMDから聞いたのか、それともarsの中の人の妄想なのだろうか?

まあ長文なんて書いていてばかばかしくなるところであるが、
一応もう一度同じことを書いておこう。

マルチコアの初期からの問題として、コアを増やしていくのにはNiagaraのように小規模なコアを多数集積して
スループットを重視して設計した方がよいのか、それとも旧来からある大規模コアを集積して
シングルスレッド性能を極力維持していった行った方がよいのか、という方向性の見定めがあった。

大規模コアを多数集積し、同時にコアを稼働させた場合は、電力の上限から低クロック動作を余儀なくされる。
したがって、TBのような動的な性能/電力制御を想定していない場合、初めから低いクロックでの動作を見込まなければならず、
そんなことなら初めから全コアが電力で稼働しても電力の上限に到達しない小規模のコアを集積した方がトータルスループットがよいということになる。

このような大規模コアを小規模コアをただ並べていくというアプローチの無駄に正攻法でハード的に対処しようとしたら、
マルチコアで冗長なリソースは共有・統合化し、スループットを稼ぐ上で都合がよいリソースは多重化して、
小規模コアと大規模コアの間に存在する、スループット性能とシングルスレッド性能のトレードオフの関係をちょうど良いところで折半し、
一定の電力の範囲でベストなパフォーマンスを提供するというアプローチにいたるわけで、
それがクラスタードアーキテクチャである。

Bobcatでも今日のメインストリームの90%の性能といわれているとおり、2-issue OOO相当のコアでも
そこまで極端にシングルスレッド性能が落ちるわけではない。
Bulldozerの場合、フロントエンドはワイドだから、2-issue OOOの整数実行コアでも3-issueに近い性能が出てもおかしくない。
特にOOOプロセッサの場合それくらいフロントエンドの帯域は重要だ。

わかりにくいことに、
問題なのはここ最近のIntel系のマルチコアが地味にもかなり大きな革新を果たしていることなのです。

Turbo Boostは、同時に導入されたPower Gatingの効果もあって、
シングルスレッド動作時には、単一コアを全力でまわしながらも他のコアの電力はまるで無視できるところまで降下するし、
スループット志向のプログラムでは複数コアをより低クロックでまわすことで一定の電力の範囲を守りながら常時ベストなパフォーマンスを
発揮するように動作する。

既にLynnfieldやClarksfieldの時点でTB時と全コア稼働時のクロックの格差は歴然たるものになっているし、
最近話題のSandy Bridgeでのグラフィックスの統合化や、Haswellであるかもしれないストリームコアの統合化
などの展望もTBによってシングルスレッド性能に保険がかけられているところで説得力を増しているわけだ。

これらの議論はここ一年余りで登場した新しい話題で、Bulldozerのアーキテクチャには殆ど影響を与えていない。
またここ数年で国内のCPU関連の情報の速報性や議論の早さは著しく進歩している。
Core 2のリリースくらいのときはこのスレが国内最速だったくらいショボいものだったからな。
したがって、Intelの構想の噂に慣らされて、自分たちが無意識のうちに進んだ認識をもっている実感のないPCオタの目には
クラスタードアーキテクチャは、HTともCMPともつかない中途半端で不可解なアーキテクチャにみえるのである。
本当はむしろTurbo Boostでクロック調整できるからコア増やしてもいいだろってアプローチの方が
Intelの壮大な独自路線なのかもしれないのにね。

まあといっても既にIBMのPower 7は動的クロック制御で10%位は調整かかることがわかっているのだが。
最近はハイエンドプロセッサを作っている会社もへったからなにがユニークなのか判断がつきにくくなってしまったな。

> two memory pipes (load and store)

やっぱし1モジュール内のFPUが利用できるロード・ストア帯域は合計64byte/clkなわけだな

やっぱ4ALU / Int.Coreらしいよ

デコーダの帯域足りるのかな
Trace Cacheっぽいのがあるんだっけか

Power Gatingの導入は是非とも実現してもらいたいけどIntelの
特殊プロセスっぷりを見ると分社化したAMDにとっては厳しいかなあ

＞デコーダの帯域足りるのかな

命令フェッチ帯域なら十分でしょ。32byte/clkあれば。

デコードは4命令/clkだけどはなから全部動かす気はないでしょ。
片方のスレッドがストールしたらもう片方が全力で使える程度に余剰性能が必要なんでしょ。

Nehalemの命令帯域は16byte/clkと、4issueにしては致命的に足りてなさ過ぎるんだが
実際のワークロードでは命令供給以上にメモリがネックなんでしょ。

>>432
元ソースみたがたぶんガセだろうね。
というか4 ALU + 4 ALUという構成だったとしたら
それこそBulldozerは期待できないのだろうに。
Barcelonaで散々遅延したあげく、大電力で性能がでなかったのから
何も感じなかったのだろうか。

ちなみに万が一無謀にも4-issueだったら、Alphaライクに
ALU +ALU/AGU + ALU + ALU/AGU
で2 Loadだとみた。

個人的には2-issue OOOっていうバランスは既にBobcatでは確定しているわけだが、
2011年時点の電力性能比的にはけっこうおいしいゾーンだとおもっているのだが。

http://www.ospn.jp/osc2009-shimane/amd.pdf
ここのスライドの14 pageにInterlagos 16 coreまでのパフォーマンス予測が書いてある。
これによれば整数スループット性能は
Istanbul 6 coreが約17で
Interlagos 16 coreが約33であり
Istanbul vs Interlagosでは2倍弱であることがわかる。
(Magny CoursはMCMに押し込んだだけの設計のため、単純にクロックが低いとみえる。)

IstanbulとInterlagosが便宜上ほぼ同クロックであると想定して考えると、整数理論演算能力としては、
Istanbul = 3 ALU x 6 core = 18 ALU
Interlagos 2 ALU説　= ( 2 ALU x 16 core ) = 32 ALU
Interlagos 4 ALU説　= ( 4 ALU x 16 core ) = 64 ALU

であり、2 ALU説ではInterlagosはIstanbulの2倍弱であるからALUの稼働率比としては、IstanbulとInterlagosでほぼ同レベルで、
わずかにInterlagosがよいという程度。
しかし、4 ALU説ではIstanbul比でで50〜60%程度のALUの稼働率であり、せっかくクラスタ化してフロントエンドを共有しても
従来よりも遊んでいる場合が多く、非効率であるという解釈になってしまう。
また、AMDのいう+50%の投資で、+80%のスループットという発言ともかけ離れていて整合性がとれない。

>>431
BulldozerのFPUは、L1を介さずに、L2と直接データのやりとりをするという説を唱える人もいますよ。
つまりブロック図では隠された独自ユニットからアクセスしているのかもしれないのだ。
BulldozerのFPクラスタのターゲットプログラムがよりメモリインテンシヴならばそっちの方がよいかもしれない。
積和に力をいれているならありそう。

ないない

排他キャッシュだと死ぬる。
それともInclusiveにするのか？

信頼度低めの日本語訳
ttp://www.heise.de/newsticker/meldung/SC09-Intel-demonstriert-Larrabee-mit-ueber-1-Teraflops-862305.html
SC09でシングルカードのLarrabeeがSGEMMで1TFoverというデモが行われた。現行最速のTesla C1060は320GF。
1TFのデモは試作品のOCによって行われた。(多分2006年の80コアと同じ手法)
OCしない場合は理論性能712GFでSGEMMは417GF？

堅固な情報統制の行われていたLarrabeeだが、「遅延は無かった(by ラトナー)」。
GPGPUはCPUとのデータのやり取りがボトルネック。
IntelはQPIでCPUとLarrabeeを直結しメモリ空間を共有(M-Y-O)するモデルを出す。

Nehalem-EX 'も' 2010年前半に出す。HPC向けに6コアの高クロック版を出す。

>>440
基本的にはおれもそんなに信じているわけじゃないが、
Bobcatをみてもそうだが、BulldozerやBobcatは従来のK7以降のAMD x86の伝統を踏襲しない可能性も高いだろ。

実はInclusiveでも面倒なことに変わりない

同じキャッシュラインを整数パイプと浮動小数パイプで読み書きやってたとしてみ？
キャッシュラインのinvalidateしまくって性能でない。

もしやるとしてnon-temporal load/store専用だな。
write-allocateな命令をダイレクトにL2にストアやろうってのはいろいろ不都合が生じる。
L1キャッシュが破綻する。

団子先生の脳内シミュの正当性はともかく、FPはL2から直接読むアーキテクチャが実際めずらしくもないけどね。

これ以上の議論はアーキテクチャを語るスレッドや技術談義を楽しむという目的のスレッドではないので、
自作板にたくさんある同種の談義スレでやってほしいな。
議論のための議論になってしまって、真実に近づいている感じしないもん。

>>445
という書き込みをどっかで最近みたとおもったら例によって安藤氏のサイトだったか。
まあ、あのブロック図をみてL2に直接つながっていると判断するのは飛躍しすぎであるが。

>>445
x86じゃないだろそれ。

スカラでストアしたデータをSIMDデータとして読み出したりその逆をやったりってコードはアホみたいにある。
軒並み性能的に死ぬる

まあおれも実際問題L2ダイレクト説はあまり賛同してないからいいんだが。
それはそうと、個人的にはBobcatが実はいちばん自作的には流行しそうだと思っているのだが、
自作板では評価イマイチなんだね。

そらそうだ
Atomに勝てそうな気配がねえもん

AtomはMIDやらスマートフォンやらがあくまでもIntelの眼中だから
コアを拡張して性能をあげようという話は少なくとも現段階のロードマップではでていない。
コスト面でULV Core、性能面でAtomに勝るなら、PC市場ではIntelの手薄なところに上手くはまると思う。
32nm, 2-issue OOOがそこそこのクロックでまわれば大抵のPCの用途には事足りるしな。
つーか、一番Bulldozerが微妙だろ今回のは。

この辺から割かれるリソース(やる気)の少なさを感じている。今でもIntelは派生品へきっちりリソースつぎ込んで設計してるし。
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20091112_328392.html
>　BobcatもBulldozerと同じく2011年に登場する予定だ。
>最初の製品はOntarioでノートPC向けとなる。
>また、Bobcatはカスタム回路を使わずに、再利用しやすいように高レベル言語で書かれている。
>そのため、バリエーションが多数登場することが予想される。

つーか、もともとBobcat自体2009年だかに登場する予定だったのがBulldozerが遅れて、そっちにリソースを回す形で遅延しているわけで。。。
AMDの中でもプライオリティも垣間見える。

んで、かなり悲観的に見積もっても2011年にはIntelは最低限の地歩を固めている(AtomのR&DをAtom自身の売り上げから捻出することが出来る)だろ。
AMDはそういう手ごわい先行者を追撃する体制に無いと考える。

×AMDの中でも
○AMDの中での

まあ無能の意見は狂ってるからね。
自分が駄目なのまで国のせいにしたがるし。

有能・無能に国境はない。
有能な人間は大体どこの国でも通用するし、有能であればあるほど国は関係ない。
無能は母国で他人の足を引っ張りながら暮らすのだけで精一杯なんだよ。
最近になって元々無能だった人間たちが、いままでの暮らしを維持できるか不安になってきて
ウダウダいってるだけ。

無能にはどのみち国を改善する能力など最初からないのだから
いつ改善するかもわからない国に文句をたれている暇があるのなら、
自分の現状を自力で打開する策を自分自身で考えていた方が全くお利口さんじゃないか。
有能な人間はそれが自然に最初っからできているから違うんだよ。
自分の飯は他人など信用せずに自分で調達する。それができないやつには死に近づいていく。
有史以前から当たり前の現実をなぜウダウダいって承伏しないんだ?

Sandy Bridgeのサーバ版がおれ的にけっこう予想外だった件について。
ゆくゆくは統合すると思ってたけど、2チップでいきなりくるとはね。まあいいけど。

なんかNehalemからLGA136x版のSNBへ移行狙ったほうが世下げに思えてきたな。
あと、後藤先生の記事のAMDの中の人の話がこっちは想像通り過ぎてワラタ。

Sandy Bridgeのサーバ版が2チップであることが発覚してSoC化路線色がさらに濃厚な印象になった。
>>328に書いたとおり、統合化による電力削減の効果はTB等の効果範囲も広がることも相乗して、
絶対性能の獲得につながっていくからサーバでもSoC色が徐々に強くなっていくことは不思議ではないし、
はやめに統合しといたほうが良いという判断もあったのかもしれない。

話はかわってコストの話はわざと書かないでいたわけだが今のうちにちょっとかいときます。
コスト面については、全般AMDのやつは現状よりも攻勢かけやすくなるかも。
Intelは今のところ単体の状態のコアを極力いじらないでリングでつなぐだけの方向で一貫している。
マルチコアの派生品展開に必要な開発期間を徹底的に短縮する方針に見える。
これまでのところ汎用コアだけじゃなくLRBやGMAのようなコアも殆ど単体の状態から
マルチコアのためにつっこんだ最適化はしてないという一貫っぷり。
このアプローチだと冗長部分があるから製造コスト面で不利になるが、
古くから機能の無効化に積極的なIntelは、派生品に対して製造時点での冗長部分をつぶすことには消極的だった。
このIntelのやり方は、うまく開発期間をおさえられれば結果的には新しいCPUが速く手に入ることになり、
結果的に性能を高くを維持できるから、同時代でより高速なCPUをリリースできることと同義になる。
また例えば非対称で大量にLNIコアを集積したやつがこけてもすぐに保険プランの派生品で巻き返せるため、リスクがそもそも少ない。
AMDのクラスタアーキでは製造面でのコストは抑えられるが開発期間/開発コストが逆に大きくなる。
電力では今のところLynnfield時点でIntelのTBの完成度ばおれとしても予想以上。
まあ総じて言うとIntelうまくいきすぎなんだよな。
AMDもTBライクなものは導入する予定はあるようだが、クロックなり、命令あたりの電力コストなりを動的に調整して
乗り切ろうってのはIntelのが一番性格が強くでているのは間違い無いと思う。

>>458
>>458
Intelがまたネタプロセッサの発表するってさ。

461 名前：Socket774[sage] 投稿日：2009/11/27(金) 00:51:52 ID:D7mBF9pc
http://www.isscc.org/isscc/2010/ISSCCAP2010.pdf
ISSCC2010のプログラムがあった。
intelの発表は色々あるようだけど、48個のIA32コアと4chのDDR3をメッシュでつなげたものを
45nmで作ったチップの発表が予定されている。
しばらくはコア間接続はリングバスになりそうだけど、さらに多数のコアを載せるときは
メッシュの方が有力と考えているのだろうか。



日本が京速やるだのやらないだの揉めてるときに製品化予定もないプロセッサ開発してみたりとか
そういうことにポンと投資できる余裕が、世界最強の半導体メーカーを支えてるんだぜ
国産スパコン復権なんて永久にあり得ないと悟ったよ

それと、Bulldozerは50%の面積増で80%のスループット向上をうたってるが
それって結局面積効率は1.2倍程度なわけで、HTより優位な技術というわけではない。

以前後藤スレでもにおわせたが、まじめな話、IntelがCtの土台にのせようとしている
並列志向のアーキテクチャは複数ある。Intelの論文なり資料をみるなりそう考えといた
方がベター。だから実はLRBはその候補の中の一つにすぎないんだよな。
しかしまだおれたちにはこの議論は早すぎる。頭に入れておくだけでいい。

SoC無線ｽﾊﾟｺﾝﾏﾀﾞｰ??

面積効率だけを語るならデュアルコアなんかお粗末な技術になってしまう
CBMTの利点はHTより絶対的な性能が上がる点でしょう
HTは性能落ちる場合だってあるし

まあその一見SMTと比較したくなるであろう人たちのために
おれは書いてるわけだが、わかってくれてなくて残念。
SMTってのはCMPともともとあまり競合する技術ではないし、
クラスタドアーキはAMDもいってるとおり最適化したデュアルコアであって
マルチコアのこれからに対するAMDの回答なんだよ。
SMTはぶっちゃけほとんど関係ない。
電力や面積を最適化することがこれからのマルチコア同士の対決の中で優位性を得ることにつながるわけで、
すぐにPCのイメージで、HTはリソースがというやつは最近のCPU事情が全くわかってないです。
>まず我々は、CPUアーキテクチャにスループット時代が来ると予測した。
>そして、その時代に向けて、最もパワー効率が高く、最も密度の高いスループットエンジンを開発することにした。
AMDもあっさりといってくれたよ。

>それも、シングルスレッドパフォーマンスについて妥協せずに。
>そのために、CPUのワークロードを研究し、各ワークロードがシステムの中でどのように振る舞うかを研究した

シングルスレッド性能に対する妥協ってのはNiagaraのよう単に電力を抑えたい、
沢山コアを並べられるようにしたいっていう縮小路線の妥協であって、
SMTなどと比較して整数のリソースの共有がどうこうの話じゃない。
後藤のこの部分の解説は全く的を得ていない。
AMDの人は単に整数は使用頻度が高く、FPは少ないといっているだけだろうに。それがなんでHTになるのだ?
スループットや電力という言葉が重要なんだよ。

NiagaraはFPはいらんとばかりにあっさりて捨て去り、電力効率を増すためにコアを極力コンパクトにした。
AMDのは妥協は最小限にしようとしている。AMDがいいたいのはそういう話。PCオタの大好きなHTは関係ない。

http://pc.watch.impress.co.jp/docs/column/kaigai/20091127_331818.html
Arrandaleからパッケージターボやるのか。Nehalem予想外に色々やってくれるな。

BulldozerってNehalemのLSD同等の仕組み使って小さいループに限ってだけ
キャッシュされたμOPsを再利用されて2スレッド合計で最大8命令同時発行できる仕組みらしい。
これって別に実効性能が上がる技術じゃないよな。

ちなみにNehalemは別に同時命令発行数を上げるためにLSD採用してるわけじゃないからな。

>>462
Bulldozer 8スレッドはCoreMAの4コア8スレッドよりはスループットが出るかもしれないが
Core MAの本物の8コアよりは弱いと思うんだ。

面積効率語るにはそういうレベルで見ないといけない。

本当はBulldozerも浮動小数重視だがSandy BridgeのFP性能が化け物と判明して
GPGPUがあるから整数だけで十分と強がる戦略に出ただけだと思うのです。
（Radeon向けのGPGPU開発環境はあまりにお粗末すぎるが）

LAMPサーバとかなら確かに浮動小数は要らんが、あくまでPCとして多コア必要な香具師って
動画処理、ゲームにせよ、浮動小数性能はいくらあっても足りないくらい欲しいと思うんだが・・・・

まあ後藤先生の記事だけ読むとさもFPを犠牲にしたかのような印象をうけるが、
FPを共有化してリソース集中ってのは別に性能稼ぐ手段としても悪くない罠。
実際にAMD公開している性能予想のグラフでInterlagos FP相対的に悪くないしね。
SIMD倍化の効果がでかいけど。

いや、後藤さんの図（AMD資料のデッドコピー）はあからさまにユニット数が減ったように見えるんだが。
FMISCとか何処行ったの？って感じ。
3ユニットあったものが2ユニットになってたら浮動小数性能落ちるって思うじゃない？

中の人が不正確だって言ってる図をそのまんま見てどうこうとか

あれは簡略化された図だし、FMACしかないとか実際あり得ないからな。
単に新しいFMACを説明で強調したかっただけだろ。
グラフで示されているとおり、FP捨てたというわけじゃない。
FP演算ばかり延々実行しているようなワークロードは実際サーバでは超レアなわけで、
FPクラスタ部はどちらのスレッドからもハードウエアマルチスレッディングで切り替えて
実行できるようであるし、全く同じ時間にFP演算がかち合いつづける想定はあまり意味無いってことだな。

それよりこの特徴的なINT/FPの構成のアーキに最適化したコンパイラを作ってくれる
ベンダーはあるのだろうか?普通にCore 2系に最適化しただけじゃ実力でなさそうだな。

それはそれでSandy Bridgeで256bitのFADD+FMULとBulldozerの128bitのFMAC*2
どっちが良いかっていうと判断しかねる

まあBulldozerの設計段階で256bitという選択肢は無かったわけだろうが

今日からここは3年前を懐かしんでいくスレになりました。

No Thank You

⊂(´∀｀旦⊂氏の予測精度の高さに感服いたしますた！

>>475は俺の嫁

それはそうと、どうもBulldozerのFMISCは1本ぽいな
AMDのXOPの仕様書にIntel AVXでポシャったvpermil2ps/vpermil2pdの記述が追加
もっとも、もともとpermps/permpdの形で入ってたモノの読み替えだけどね。

こいつを活用する場合、転置行列積を求めてから転置行列を作る形になる
4x4行列積の場合、16回のSIMD積和算に対して8回のPermuteで済む。

vbroadcast*→vmul*→vadd* のIntelとは対称的だね。

プロセッサは電力(Power)だぜ！

なんとLarrabeeeは失敗作だったぜ！

612 ：,,・ ∀ ・,,）っ-○◎○ [↓] ：2008/10/25(土) 18:01:54 ID:L+S6Bhz8 (2/2)
Larrabeeは失敗作ですっ!!

624 ：,,・ ∀ ・,,）っ-○◎○ [↓] ：2008/10/27(月) 20:53:06 ID:Awv+woA0
>>613
できあがっていないものを、
これまでの情報から判断して失敗といっているのだ。
きみのような低能くんの予想とおなじじげんで語らないで欲しい。
おれは団子だぞ。

734 ：,,・ ∀ ・,,）っ-○◎○ [↓] ：2008/11/05(水) 23:28:06 ID:9Sl/DSog (8/8)
てーか、よくそこまで期待できるよな。
SIGGRAPHの論文がでた時点で、
「あ、これだめだね」
ってのがLarrabee追いかけてきたものの正直な感想だろう。
その後も期待できる話題はないな。
将来の統合話は別として。

#解説#
Havendaleのキャンセル予想に続き、LRBを失敗作であるとぐうぜん当ててしまった彼は
能力が超(スーパー)化してかつてのスレ主のように変身してしまったのだった…(・∀・)

という冗談はさておき
Haswellの運命がどうなるか楽しみになってきたな。
個人的には一度キャンセルしてSoC化の方向を期待しているわけであるが。

Part1 >>702-
http://itl.jisakuita.net/intel_ups_info/1121683774.html#R702

Keiferは32nmプロセスで、4coreを1ノードで32core集積って話で、
今思えばIntel版のBulldozerみたいな計画だったな。
Part1は1世代のシュリンクでコア面積が半分になるという間違った推測をして
Westmereの派生品であるとかぬかしているが、Mini Core系。
Keiferは整数重視だったんだろうけど。

>このサイズだとXeon MP/IPFクラスのハイエンド特化チップならsingle dieもありえなくもないな最近のトレンドだと。
>リングで中途半端なmcm構成もやだし、ことMany Coreに関しては冗長構成でコアを積極的に殺す方針でつくれば歩留まりも大分改善されるわけだし。
>意外とsingle dieでいけるかもしれない説浮上。

Becktonが8coreどまりなところからして、32nmでWestmere 32 core集積なんて
今の常識から考えて到底無理だぞ(わらぃ

Keiferは普通にBonnelみたいなLPIAだと思ってたよ

Part1 >>647-
http://itl.jisakuita.net/intel_ups_info/1121683774.html#R702


647 名前：名称未設定 ：2006/06/25(日) 22:41:27 ID:wVCZoCKm0
intelerはコレどう思う？


ゲテモノテクノロジがきましたよ
>"Reverse(Anti)-Hyper-Threading"技術って、
>X2の2個のコアを結合し6IPC(3IPCx2個分)のシングルコアをエミュレートする技術とのこと(CONROEは4IPC)。

329 名前：Socket774[sage] 投稿日：2006/06/24(土) 23:36:08 ID:GbdsoFH3
http://nueda.main.jp/blog/archives/002203.html
パフォーマンス次第でAM2化けるなこれ。
939で出来れば神なのにｗ

336 名前：Socket774[sage] 投稿日：2006/06/25(日) 00:38:21 ID:W3KCOSqT
Intelも同じことやるそうですｗ
ケンツで4コアを1CPUにｗ

98 名前：Socket774[sage] 投稿日：2006/06/25(日) 00:33:05 ID:Utko172H
なんか似たようなのが…
CMT (Core Multiplexing Technology)
http://www.xtremesystems.org/forums/showthread.php?t=104178

ttp://itl.jisakuita.net/intel_ups_info/1121683774.html#R647

今思えば
上田新聞をみるなり、"Reverse HT"ってクラスタドアーキ初期構想が
変形して腐れルーマー化したまのだったんじゃね?

シングルスレッド性能を4issue以上に引き上げるためのアプローチではなかったものの
やっぱりCPUの最先端技術には何らかの伏線はあるんだな

652 名前：名称未設定 ：2006/06/25(日) 23:00:43 ID:B3WpK4hv0
>>651
だから、マルチスレッドに分解する技術ではなかた。
部分的に2コア分のリソースを1コアに回すだけ。
それも現行コアでは難しいと思うけどな。

663 名前：inteler ：2006/07/01(土) 12:53:35 ID:EoOwVEaJ0
特に速度向上主眼ではない理由でマルチスレッドを用いる状況はたくさんあるわけで、
そのようなアプリでは、複数コアが有効になった場合、逆に性能が低下してしまうケースもでるわけ。
(あるスレッドがぬるい処理しかしていなくて殆ど遊んでいたりする場合など)

OSはCPUに対して全知全能なわけはないので、
アプリ側の要求で、動的にいらないコアを殺して性能を維持したいCore Multiplexingのような技術が有効なってくるわけ。

片方のコアに複数分のコアのリソースを回すというのは、ハード設計の問題があるので、
現行製品ではこのような機能のための投資は殆どしてないだろうから難しい。
"Core"の場合、shared L2とL1-to-L1のリンクは生かされそう。
(しかし、これらの機能はいちいちいらんコアを殺さなくてもSingle Threadになれば勝手に働いてくれるわけだが)

今後の展開でも、実行ユニット、スケジューラのリソース使い回しははっきりいって不可能だと思われる。
頑張ってもFetch, Decodeなどのフロントエンドが限度かと。それでも帯域増やしながら遅延を一定に押さえるのは
容易ではないのでタダで速くはなりません。

電力・発熱の都合から考えて、いらんコアを殺してオーバークロックというFoxton系の展開は今後考えられる。
つーか、リソース回すより、オーバークロックで性能稼いだ方が、安上がりで効果も大きいんじゃないかと。

Inteler鋭いな

部分的に2コア分のリソースを1コアに回すだけ。

>今後の展開でも、実行ユニット、スケジューラのリソース使い回しははっきりいって不可能だと思われる。
>頑張ってもFetch, Decodeなどのフロントエンドが限度かと。それでも帯域増やしながら遅延を一定に押さえるのは
> 容易ではないのでタダで速くはなりません。

実際にBulldozerは頑張ってFetch, Decode統合したからうける。

> L1-to-L1のリンク
そーいやこんなの噂あったけど未だに実用化されてないよな
Bulldozerで入るのかしら？

Core Multiplexingの特許はそのままTurbo Boostにつながっているから面白い。

だとすると、いらないコアを殺してオーバークロックまでは現在のところ実現してるけど、
シングルスレッド時に使うコアを動的に切り替えていって、
温度上昇を抑えるって展開は今後ありえぞうだな。そう特許にかいてあったわけで。
動的切り替えで温度抑えられれば、更なるオーバークロックにもつながる。

L1 to L1のリンクは結果からいうとガセ情報だったんだろ。今はそういう認識。
Core 2関連の噂も当時は精度わるかったからね。20B-24Bのフェッチ帯域ってのも結局ガセだった。

うむ、AVX世代でもフェッチ帯域の縛りあるのは正直きつい

これがTurbo Boostだったわけね。

784 名前：名称未設定 ：2006/07/30(日) 16:10:59 ID:htVIKc7F0
HotSpot対策という表現が適切かどうかはおいておくとして、
Core 2では、>>750に示されているように、一定の温度に達すると簡単にスロットリングが
働いてパフォーマンスが落ちてしまうので、発熱を分散させるのはパフォーマンスを維持する上でも有効なわけ。
また、静音化にも効果があるかと。
当然、>>783もいってる通り常に2coreがフル稼働しているわけじゃないから、>>779のような制御が意味を持ってくるわけ。
特許にもかいてあるけど、各コアの発熱がmax値以上に達するとやはり最終手段としてはスロットリングが働く。

desktopより発熱の制約が厳しいMeromではもっと有効かも。
将来のプロセッサではさらに既定どおりのクロック速度で常に動作している状況はどんどん減って、
マルチスレッド以前にクロックからパフォーマンスを推測するのは難しくなってくるんだろな。

そうそうcore hopping == Turbo Boost
だったんだ。Israelの特許。

>core hopping = 各コアの消費電力や熱をモニタして、クールなコアにプロセスを割り当てるようにしたり、
>>>668のように、熱くなったらコアをスワップしたり、クールなコアは昇圧でクロックあげたりなどの
>制御をハードウエアベースで行い活性化率を分散化。OSから単一コアにみえるって話はなしかな。

いや、やっぱそうでもないか。
ハードウエアベースにスレッドの動的コア割り当てってのは未だに実現できてないな。
Hypercore(笑)は似てるが。

Hypercoreってイスラエル企業だね。Intelの傀儡企業というわけでもなさそうだけど。

>"Reverse(Anti)-Hyper-Threading"技術って、
>X2の2個のコアを結合し6IPC(3IPCx2個分)のシングルコアをエミュレートする技術とのこと(CONROEは4IPC)。
この初期構想どおりならBulldozerは、3 issueだったんだろうね。
今漏れは断然2issue説であるが。

4+4でもいけるんじゃないの？
大原さんの予想と被るけど

無理だろう。というかその話は書ききったのでボリ返しはなしだな。
ボリ返し始めたのは漏れだが。

Barcelonaのダイレイアウト見るに整数パイプラインはそんなに面積食ってない。
むしろL1データキャッシュとLSUが大丈夫かと

ところで俺のIDがBIG5だ

東工大の松岡先生情報
http://twitter.com/ProfMatsuoka/status/5643167774
>２年以上前にChuck Mooreから(もちろんNDAで)説明を受けたものとは
>大まかには変化していない。重要なことの一つはCore/Nealemと
>同等に4-issueなことだ。

そもそもSandy Bridge世代では8コアが出るようなのに，
整数演算ユニット8コアのBulldozerが4*(ALU+AGU)
を採用しづらいほどサイズが大きくなるとは思えない．

Bulldozerはホットスポットになるデコーダの数が半分になるから，
高クロックにできるのかなと思っていたけど，そんなことはないのか．

イスラエルの特許のコアの動的制御で
Hyperthreadingも制御できないかな?
HTonだと実行性能が落ちる処理がある以上
そういう傾向くらいはintelも承知してるだろうし
HTがあるとまずい処理をしてるコアのHTは切っちゃう的な

おい俺の分身でてこいや

Core/Nealemと同等に4-issue = 律儀に 4ALU+4AGU とかにすんのはもうやめました
ってことじゃないの?

諫碕はガソリンかぶって火の中に飛び込むようなまねが好きなんだな
誤答スレに連レスとかｗｗｗ

まあGPUはともかく、HPCでなら、45nmのあの仕様のまま出してもLarrabeeは
十分なパワーはあると思うけどね。GPUとしてのバランスとりに失敗しただけで。

というより、Sandy Bridge 6コアで倍精度実効100GFLOPS狙える時代が
間近なのに、ろくにローカルメモリも積んでないGPUで行列積の性能を
競うことがどこまで通じるかという問題もある。

1TFLOPSを自称してたTesla 1060がSGEMMで300GFLOPS, DGEMMで70GFLOPS程度だぜ。
そりゃFermiでは多少あがるだろうが、あのユニット構成、いまだにLU分解とか
最適化されてないだろ。
SFUを乗算ユニットとして使えなくなったことで自動的にGEMMでは使い物に
ならない分の理論性能が落ちたので、自動的に実効性能比は1.5倍程度あがる（笑）
計算にはなるだろうが。

まあLRBがキャンセルされた理由の一番は性能ってのは正解だろうな。
ベクトル特化のコアをリング1本でたくさんつないで、単体商品で売るみたいなのは未来永劫見られないでしょう。

というかLRBキャンセルは、変に注目していたGPU厨やHPC厨にとっては大きな話題なのかもしれないけど、
ぶっちゃけ、あまり重要なニュースじゃないんだよ。
もともと試作段階にあるよなものを、メニィコアの順調さを少しでも早くアピールしたいがために、
無理に製品化を公言して事前に情報公開していただけで、
話がおおきくなっているが、もともとIntelの本気度としてもItanicと比較できるような代物じゃないんで。
議論するだけ時間の無駄だね。

完全な妄想であるが、

Intel内部には、メニィコアよりも
例えばSoC化を推し進めて主記憶を統合したりしなければ
中期的に実用的な性能向上はほぼ不可能だと感じているエンジニアはたくさんいると思う。

しかしメニィコアが全て失敗すれば性能向上のペースが低下して、
マイクロプロセッサの価値が低下していき、Intelは今の利益体勢を維持できなくなる。
だから簡単に舵をきれないんだろうと。おれはそう思っている。
多分あと数年はメニィコアをあきらめずに研究しつづける。
無理だとわかったら急激に舵をとって逆方向に進むだろう。
Intelのメニィコア/テラスケールプロジェクトは数打ちゃあたる状態で進んできていて、
いままでにキャンセルされた計画は他にもわかっているだけで複数ある。

IDFの資料をみればわかるが、コアの数が増えたら
リング以外のインターコネクトを導入するという話は前からあって、
まあ今のところリングの可能性が高いのはSNB〜Haswellまででそのあとはどうなるかわからん。
Nehalem〜Haswellが前に同じ延長線上にある兄弟といったのは、とりあえずメニィコアの前段階として
最終的にあまり最適化していないコアをとりあえず非対称で柔軟に接続してスケールするというのが
目標の世代のように見受けられるからである。

そういう意味でHaswellはかなり微妙なポジションにいるわけです。
キャンセルされて別のものに入れ替わるか、
このまま非対称でストリームコアなりを集積してリリースされるか、時期的に微妙。

メニィコアをものにできるかできないかの境界と闘っているなかで必死に順調さをアピールしたいIntel。
メニィコアの試作品をソフト開発者に提供してできるだけメニィコアを生かしてくれるソフトも作って欲しい。
Intelがメニィコアをマンセーして宣伝しまくっているのは、
Intelが現代のマイクロプロセッサの性能向上の壁と闘っている厳しい現実の裏返しなのである。
消費者としてもそれを察して情報を受け止めるべきで、現実的な予想はIntelが対外的にアピールする理想の方向性とは
話が異なっておかしくはないんだ。

団子嫁マジで後藤スレ住民の相手しててワロスｗｗｗ

まあ最初に書こうとおもっていたことと話がずれてしまったが、
Intelは他にもメニィコアのプロジェクトをもっていて
LRBもその中の一つで、メニィコア第一弾としてとりあえず製品化を公言して、
それなりの情報を明かしてしまったプロジェクトなわけ。

技術的に失敗したプロジェクトは他にもあるし、LRBもその一つにずきないのであまり技術についどうこうはどうでもいいんだ。
ただ、完成度の低いものを事前に製品化を公言して、それなりの詳細を公開してしまった情報戦略が大きな失敗だったわけで
まあゲルもいなくなったことだし今後はどうなるやら。もっとひっそりとメニィコアを進める可能性もあるだろう。
しかしながらいきなりLRBキャンセルのイメージ低下をやわらげるために、
こりずに48コアの配布のめどが経ったところでキャンセル発表だったからな。
次は同じ大風呂敷は広げないでひっそりやって欲しいモノだが。

Part1 >>692
http://itl.jisakuita.net/intel_ups_info/1121683774.html#R692

Tejasの設計チーム@テキサス州オースティンが
次世代Xscaleに左遷されたニュース。
この次世代XscaleがまさかXscaleの後継とはいえx86のBonnellだったとはねぇ。
もとはMotorolaの低消費電力チップの開発チームだったメンバーのようだが。

692 名前：inteler ：2006/07/09(日) 11:59:26 ID:euVMFGdC0
----
454 名前：Socket774[sage] 投稿日：2006/07/09(日) 05:42:10 ID:tZypqzus
>>419
ttp://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=W4YJQATP0HKDMQSNDLRCKHSCJUNN2JVN?articleID=188703330&pgno=3
>The Tejas design team, led by Brad Beavers, site director for Intel in Austin,
>was put to work on the ultramobile-PC processor.
>Intel's work force in Austin has increased from 500 to 800,
>including design teams working on the next-generation Xscale, an Intel Austin engineer said.

Tejasの中の人はXscaleに左遷されたらしいよｗ
----

表スレの書き込みを読んで重大なことに気づいた。

あ、なんか当時記事読み間違えているようだな。
普通にx86 UMPCのプロセッサ開発する。
Xscaleの開発チームも一緒になるみたいな内容じゃないか。

ちなみに"UMPC"という言葉を初めて取り上げたのは日本のサイトでこの書込が最高速と思われる。
この時は全くといっていいほど注目されておりませんでした。

322 名前：inteler ：2006/02/07(火) 20:43:15 ID:6yKKLJCo0
>>321
Q3

Intel's Ultra Mobile PC on track for Q1 release
http://www.tgdaily.com/2006/02/06/intel_umpc/

UMPC(Ultra Mobile PC)について。
詳しくはソース参照。

ざっさみたかんじ、
IntelがハンドトップなPCを今四半期中に予定。Q2あたりから数が出る。

当初は0.5Wの消費電力の新しいカテゴリのプロセッサを搭載する予定だったようだが、
少なくとも最初のバージョンは90nm ULV Dothanで出る。

ちなみにこのソースによると新マイクロアーキのCPUは9月。

XScaleやってたチームもAtom開発に加わっていたのか。

次世代Xscaleやってるってだけで一緒にAtom開発したってわけじゃないのか。

>>517
他の失敗したMany-CoreとLarrabeeを同列に据えようとするのはちと違和感があるな
製品化が公言されてただけじゃなく、x86を拡張していく方向性が入ってる時点で他のMany-Coreとは重みが違うでしょ

他のプロジェクトはコアの並べ方に関してのリサーチって感じがする
そのコアがたまたまx86なだけで、x86である必然性があんまない

それとも団子に毒されすぎか？ｗ

結局みんなPentium*のコード資産使いたいんですよ

混載用のコア開発が本来の目的なんだから
ディスクリートがいくら後退しようとintel的には問題ないのでは?
ゲーム開発会社にはお金と一緒に渡しておくべきだと思うけどｗ

やっぱ事後解釈の議論はだだ滑りだな。
未来の話は、その後の経過をみることで理論に実証性をいれられるけど、
過ぎた話をこうだろうといってもなにが正しかったのか証明するのが難しい。
というわけでおれは未来の話専業に徹することにした。

もちろん過去スレの話題がどの程度正しかったのかはできればやっておきたいところだ。

CPU関連のニュースやルーマーに右往左往していると、
まあこれだけ情報が流通する時代において熱心に情報をあつめているつもりでも、
わずか数年の時間に対していかに真実を歴史として記憶していくことが難しいかがわかるな。
積極的に未来を予想して、セオリーどおりに進んだかどうかの結果をフィードバックすることで、
歴史に対してある程度の実証性の概念を取り入れられる。
これでより真実に近づくことがおれの一つの目標である出来るのだ。
まあ歴史学者にはわるいが、どんな天才であっても
人類には100年前の真実をまとも知ることは不可能だと実感してしまう。
歴史は嘘ばかりなのだろう。

それにしても後藤先生むかつくな(わらぃ

おれがLRBが失敗した理由は
リアルタイム性の高い処理が1ターゲットであるのに、ワークロードを分析もろくにないまま
殆どソフトに丸投げ(=ゲーム中での得意・不得意な処理の差が大きくなる。
ゲームは60fps以上を常にキープしないといけないのでサーバのトランザクションなどと異なり下限の性能がきわめて重要。
LRBにとってベストに近いデータの論文発表なんて参考にならない)したあげく、
1本のリングで10以上のコアを扱うのは遅延が安定しないから無謀だし、テクスチャで帯域も喰われて
下限の性能がでない。非対称にするにも用途の全く異なるコアはバスを分離すべき。
というのを書こうとしたら似たようなことを先にかかれた。
まあ>>328でも用途的にリングが無謀であるとをキャンセルされるよりも先かいていた
おれの勝利なわけだが。

GMAの統合とLRB統合の最も大きな違いは、
LRBコアは汎用コア同じリングに対してフラットに集積することが予想されたのにたいし、
GMAはストリーム処理に関してGMA内部でデータのやりとりを殆ど完結できることにある。
個人的にはIntelの論文をみてもGMAとLRBコアはむしろ共存してまじった製品があってもおかしくはないと思っていた。

GPGPUはあくまでもソフト化可能な部分を段階的にそぎ落として汎用化しているところがLRBと異なる。
普通はワークロードを分析して、必要なところにリソースをさいていらないところをカットするが、
LRBの場合、汎用CPUへの容易な統合化のスタンスがもろに現れていて、
ただリングでつないだだけで、とりあえず先にハードのアーキテクチャを用意した。

その後で、こうしたらこのアーキはうまくつかえるぞぉ、みたいなソフト系の論文があとからでてくるという
まあ失敗度の高い展開だったわけで。こういうところは某○ELLに似ていたな。

まずワークロード、ターゲットソフトの研究・分析からはじまらないとな。
多分次のメニィコアも期待できない。リングはやめるかもしれないけど、それだけでは
抜本的な改善にはならないだろうな。

こうしてあらためて考えてみると
汎用コアのSIMDをそのまま拡張するか、
専用コアを統合するにしても専用コア内のバスで極力データの流れを完結させる、
というSoC的アプローチの方が、

Fabric, Ring, Mech等で汎用コアもろとも、フラットにコアを多数集積という
メニィコア的アプローチよりも現実的で有効なアプローチのように思えて、
今Intelのやっていることが無駄におもえて仕方がない。
電力の話をふくめてなぜメニィコアがだめなのかということをおさらいすると
10-20長文レスの長編になってしまうし、めんどうなので書かないが。

mesh

インターコネクトの問題は2番だね。
メニィコアが駄目な1番の理由はやはり電力。
本当は電力がよいからコアを増やしたつもりなんだけども。
やっぱCPUは電力だぜ、ってことだ。

> まずワークロード、ターゲットソフトの研究・分析からはじまらないとな。

してたろ。実際のゲームタイトルでどこの処理が高負荷か、など。
それであの命令セットに収まったんだろ。

問題はその命令セットを実現するためのマイクロアーキテクチャの設計であって
どっちかというとハードとソフトの両面から、スイートスポットがどこか
探りを入れる必要がある。

512ビットのSIMDなんてIntelとしても初の試み。
今でこそ現行Core MAの礎として代々受け継がれているPentium Proにしても
PC用として最初から高い評価が得られたわけではない。
まったく新規のプロセッサが一発OKなんてありえないこと。

HPC市場という明確な目標があればワークロードの研究分析は容易いだろうけど、
Intelの主戦場であるコンシューマで並列コンピューティングと言ったらやっぱ
グラフィックスしかないからなあ、現状では。
RTRTとかRMSとかいつになったらやるの？って感じだし。
それでメインターゲットを決められずどっちつかずになって迷走したと。

Intelの主戦場はHPCではなくコンシューマであって、そこで製品を高く売り続けるため
には何らかの新しい価値を提案しなけりゃいけない。
ところがその価値を提案出来ないまま、メニーコアを売ろうとしちゃったのが今回の
Larrabeeキャンセルに繋がったってことじゃなかろうか。
ハードとソフト、卵と鶏の関係とも言えるけど。

そう考えるとすでに足場があるGPUの方が新価値は提案しやすい位置にいるのかも。

http://pc.watch.impress.co.jp/docs/2003/0901/kaigai015.htm
[Q] その段階のCellコンピューティングで、エンタテインメントは何が実現できるのか。
[久夛良木氏] 　処理能力は、エンタテインメントを考えるだけでも極端な要望がある。
エンタテインメントを越えた、感性の域までいったら千倍になっても足りない。
キアヌ・リーブスが映画「マトリックス」の中で、そこ(マトリックスの仮想世界)にいる
と感じる、本物かどうか見分けがつかない(と感じる)、いつかは、あそこまでゆくはず。
ともかく、(Cellコンピューティングの)伸びは無限だから。(Cellが)ネットワークに繋がれば
繋がるほど数が増える。人類はとんでもないものを手にするんじゃないかと思っているほど。

http://journal.mycom.co.jp/articles/2009/12/10/sc09_algore/
IntelのCTOであるJustin Rattner氏はHPC(High Performance Computing)のマーケット
の伸びは小さく、大きく伸びるためにはキラーアプリケーションが必要である述べ、
その可能性として「3D Web」を挙げた。3D Webは連続的にシミュレーションを行い、
その結果を3Dアニメーションで表示し、あたかもその中に浸るような経験を与え、
その中で他の人とも協調して動けるような環境であるという。

（ ﾟдﾟ）

（ﾟдﾟ ）

（ ﾟдﾟ）・・・



（ ﾟдﾟ ）

VRML2.0対応ブラウザ Cosmo Playerを発表
Netscape Navigator 2.01以降にプラグイン
http://www.sgi.co.jp/newsroom/press_releases/1996/May/CosmoPlayer.html

VRMLっていつの間にか消えてたよな。

そういえばHTML5ってどうよ？

ラトナーはそろそろ退場だな

パルパティーン皇帝に似てるよね

まあここは他人に反論するよりも、
自分の予想の精度を鍛錬するためのスレなので、おれの書き込みの内容に構わず
自分の予想を記録として独立して書き込み欲しいモノだ。
おれはあくまで自分の予想の記録として書いているのでレスは結構ですので。
結果でものをいいましょう。賛同できない人は表スレで。

Intel内にはCtの土台にGMAアーキも乗せる計画があるだろう。
LRBもキャンセルされたことだし来年あたりにもっと具体的な計画があきらかにされるだろう。
なんとなくそういう予感がする。
今度はGMAは糞だからどうのの相手しなきゃいけなくなるかと思うといやだなあ。

ないないｗｗｗ
Westmereでようやく12Wayの積和ユニットだぜ。CPU 1コアのほうが速い。
Sandy Bridge世代だとCPUの空きさえあればシェーダ処理をCPUに投げた方が速かろう
（L3キャッシュをCPUとGMAで共有してる理由はこれじゃないかと思う）

また団子先生と対立する予想にいたってしまったようだな。
CPU1コアの方がはやいとかよりもIntelの方向性の問題だろ。

Bonnellの後継アーキはOOO実行を採用するだろう。

とりあえず結論だけ先にかいとけば後藤先生等に唐突に出し抜かれる
ことはないので安心。おれって頭いいなー。

> Bonnellの後継アーキはOOO実行を採用するだろう。
血迷ったか

今のネットブックのポジションはCore MAベースのCULVでAtomの上位レンジは置き換えるだろうが
Atomはあのままシュリンクを続けると思うがな。
OoOは電力効率面で弱い。

どうせBobcatとの対抗とかいうんだろ？
あれに大した優位性は無い。

次世代AtomじゃなくてBonnellアーキ自体の後継の話をしているんだが。かなり先の話だ。

人工頭脳ではなく,人はそこに，シリコンの神を生み出そうとしたんだよ

サラコナー・クロニクルズでジョン役がIntelの話をしてたな

整数パフォーマンスを犠牲にする? AMDの「Bulldozer」
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20091216_335956.html

FPショボいシングルすっどれショボいて完全にNiagaraだな

シングルコア当りの浮動小数点演算性能はプレスコ5GHz相当に
留めておいて，整数演算性能をひたすら引き上げていく方がこの
先あっているような気がしないでもない

>プレスコ5GHz
何でそのあとcedermillが出てるのに何時までもプレスコプレスコ言うのかね…

アム厨だから

スケジューラやデコーダ等、高速トランジスタが求められる部分の肥大化を抑制し、リーク電流を削減。
それにより余ったTDP枠をクロック向上に振り向けシングルスレッド性能を確保という算段？

シングルコア比でスループットは80%向上と言ってるんだから現行の9割くらいの性能は確保出来るんだろうか。
K8程度のシングルスレッド性能があれば特に問題にもならん気もする。

その高クロック化には電気食いな回路が必要な罠

32nmSOIは45nmSOI比で50%まで速くできるらしい
トランジスタの性能向上分でクロック向上のヘッドルームは生まれるんじゃなかろうか

はいはい

4GHz突破はいつかなあ

さすが後藤先生(わらぃ
何事もなかったかのように一転して整数重視から整数犠牲に論調変更してきたね。

Bulldozerはint/fpの性能バランスは総合的にみてこれまでの流れからあまり変わってない。
従来よりも一応fpの方が重視されてるという感じだが、
IntelのSNBはもっとfp/SIMD重視なので実際のものがでる頃の比較話では今の感覚とは異なる。
ただ単に2コアでFP共有というだけで性能ががたおちになるとかいうやつはプロセッサというものがわかってない。

intでスループット重視なのはサーバにはむいている。
intについても2 issue OOOでフロントエンドが広ければ
そこまで性能はおちない。もちろんIntelや既存のK10などにくらべたらおちるがね。

>うまく行けば、Bulldozerが2011年からの長期に渡ってのAMDのアーキテクチャの基本になるだろう。
しかしこの結論には賛同できないな。
ロードマップ上では一応ハイエンドPC向けにもBulldozer系ということになっているが、
現実問題としてPC用途ではBulldozerはPC向けSandy Bridgeなどとはまともにやり合うのは難しいし、
K10のリプレースと考えるのは危険すぎる。
蓋を開けてみればAMDは当分K10の派生・拡張をPC向けでは主力として使っていくことになると思われる。
まあ>>412で最初に書いたとおりだね。
それからfpはGPUを統合するからどうのという話は現段階では言い訳的蛇足だよ。
実際FPUの代わりにGPU型のコアを統合するとして全力でもFPUが完全にいらなくなるまでは数世代もかかる話で、
自作板でも話題のようだが、Bulldozerすら今までよく理解できないでいるような連中が今からどうこう語って予想できる話じゃない。

さすがに予想のスレだと2ちゃんねるの流儀に反して
コテが推奨
されるね。というわけで予想を書く人わコテを出来るだけ名乗って欲しいす。

Intel、2010年1月7日に新CPUを発表
http://itpro.nikkeibp.co.jp/article/NEWS/20091218/342246/

Intelの新作でるんだね。
どんなクピュになるのか楽しみだわ。

妄想であるが、個人的には整数コアも最小限のFPUだけは用意しておいて、たまにある浮動小数点演算に対処。
これぞというFPまくりの処理になったらFPUクラスタのコアを電源ONして実行とかだったらかっこよかったのになあ。
でもFPUのクラスタはよほどFPよりの処理でない限り電圧とクロックを下げておくとかくらいは普通に出来そうである。
FPUに電力常にくわれてるの無駄だからな。そう考えると発展されれば結構おいしい構造かもしれん。
あとよくいわれてるいるとおりデコード済みのキャッシュないしバッファは構造的に必須だろう。

Westmereか

Pineview／Atom N450のダイ写真
http://ascii.jp/elem/000/000/484/484568/p_n450die_o_.jpg

モザイクでもかかってるのか？

77. Larrabee, Fermi (2009/12/26)
http://jun.artcompsci.org/articles/future_sc/note078.html

最近の話題 2010年1月9日
http://www.geocities.jp/andosprocinfo/wadai10/20100109.htm

ho

ze

n

ta

すげー今更なコードネームのネタだけどCedarviewってCedarmillに似てるな
何か関係あるのかね

ho

ttp://pc.watch.impress.co.jp/docs/column/kaigai/20100301_351592.html
>　ただし、このLlanoのダイ写真は、完全なものではない可能性が高い。

多分ここ読んでﾆﾖﾆﾖ（・∀・）してしまった人多数ｗ

ze

コンピュータサイエンス史上最大の課題「並列処理による性能向上
〜情報処理学会創立50周年記念全国大会の招待講演
http://www.publickey.jp/blog/10/50.html

おおむね同意できるが、マルチコアの並列化の問題は、
個人的には言語よりさらに下位レベルの大きな問題だと思うがな。
雑多なシステム/アプリで、ノイマン型コンピュータが長らく続けてきた、
プログラマのアドリヴ思考によるプログラミングの文化を捨て去るところまでいかないと解決しないのかも。
十分数学的に検討され理論化された並列化アルゴリズムの部品を専門家が開発し、
一般のプログラマは極力その並列な部品だけを糊付けしてソフトウエアを作成する、
もちろん逐次でしか処理できないものは高速化できない問題として認知させた上であきらめる。
最低そこまでいかないと言語、コンパイラの小手先な研究ではゴールはこないだろう。
HPCは理論、アルゴリズムが明確で、ある程度それができているから並列化が一定の成功を収めているわけで。
まあそこまでできるならノイマン型にこだわる理由ももうないな。

理想論だな

まあ単なる個人的な妄想案のひとつだからな。

マルチプロセッサって大雑把にみて複数のノイマン型コンピュータが
メモリを介して通信しながら各自の処理をしているだけなので、
システム全体としてみればすでにノイマン型の枠組みから外れているともいえよう。
ゆえにあからさまに単一のノイマン型ハードべったりなC言語やそれ系の文法構造では扱いにくいといえる。
というか最近のスクリプト言語にとろ何にしろ実用的なプログラミング言語は
新しいプログラミングのパラダイムをうたっていて、いくら皮をかぶせていても、
所詮ノイマン型で効率よく処理できる範疇の文法構造しかもってないだよな。

>QPIの電圧振幅は、サーバー向けCPUの500mVに対して、
>クライアントCPUのClarkdale/Arrandaleでは150mVで、振幅のスケーラビリティは約3倍になるという。
振幅のスケーラビリティ!!

Sandy Bridge世代ではQPIは1.1になります。
(最上位のWestmere-EXは完全置き換えではない可能性あり。)
http://ch.bechtle.com/_rsc/content/download//bechtledirecthp200911_schaffner.pdf;jsessionid=DF2334E07DF177ECD1DD61EA7C76152B

ttp://lalsie.ist.hokudai.ac.jp/publication/dlcenter.php?fn=paper/ap_2009_amemiya.pdf
>その後、このメモリスタを実現したという発表がHP 社の
>研究グループから出された[3-5]。正確に言うと, 同グルー
>プが以前から開発を進めてきた cross-point switch とい
>うデバイスがメモリスタに相当する、という発表である。

>しかし、このデバイスは既存のReRAM（抵抗変化型の不揮
>発メモリ素子）や電気化学的積分素子と同じようなヒステ
>リシス抵抗素子であり、メモリスタというには問題がある。
>磁束-電荷の物理現象が根底にないので、これをメモリスタ
>と呼ぶことはできない。

あら、タイコエレクトロニクス社のサイトに
Intel/AMDのソケットロードマップがあったのだが、
いまぐぐったらでなくなったな。

サーバはSandy Bridge世代で
Socket [R]omley (2011pin)
Socket Bの後継としてSocket B1/B2(1356pin)
がある。まあ既報だけど。
その後サーバのSocketはマイクロコンタクトソケットへと進む。
ttp://www.asjp.co.jp/ja/topics/ele2005.07.pdf

ノートは
rPGA989,rPGA988Aの後継として、
2011年に
rPGA988B
さらに2012年前後で
rPGA988C
2013年に
rPGA II
となっています。

デスクトップはLGA1155以降、詳細定かではないが、まあ統合化の代償として
モバイル並みの変化は今から覚悟しといてもいいかもな。

人間超えれば解決しそうだ

やっぱLRBやめたんかねぇ…?

698 ：Socket774 [↓] ：2010/03/16(火) 11:02:25 ID:pImm+kO9
Haswellのシュリンク版のRockwellのIGPにさえもLarrabeeが載らないのだとすると・・・

Haswell has a sucessor
http://www.semiaccurate.com/2010/03/15/haswell-has-sucessor/

>>588
世の中には人間やめました級の頭の持ち主がたくさんいるだろうから、
彼らに期待するしかないという路線だな。

果たしてクラウドコンピューティング(笑)は、
コンシューマ市場で得た売上げによって開発されたCPU/GPUをはじめとするハードウエア、
製造プロセスを一切つかわないで高性能なクラウドサーバを一から開発したと過程した場合、
ビジネスサイクルを維持できるのだろうか?
それができなければクラウドがクライアントハードを抹殺することは原理的に不可能だ。
実際にはコンピュータはより小型、低価格、分散化の方向へ進歩しています。

Westmere-EP発表と同時にベンチマークもいくつか出てきた
ttp://www.intel.com/pressroom/archive/releases/2010/20100316comp_sm.htm
まあ大体予想通り（当たり前か

ho

NVIDIA’s GeForce GTX 480 and GTX 470: 6 Months Late, Was It Worth the Wait?
http://www.anandtech.com/printarticle.aspx?i=3783

Fermiきたね!
特に言うこともないが、今後のGPUがどこへむかってどううなっていくか楽しみ。

GeForceって重力加速度(G forces)とジオメトリをかけたのかな?
というのをいまさら思いついた。

Nehalem-EX
http://ark.intel.com/Product.aspx?id=46499&processor=X7560&spec-codes=SLBRD
TurboはMax. 2.66GHzっぽいな。

Nehalem-EX vs. AMD 12-Core-Opteron 6100
Intel Xeon X7560 - Neue 8-Core-CPU im Test
http://www.tecchannel.de/server/prozessoren/2026908/test_review_benchmarks_intel_xeon_7500_octa_core/

以下 RWTの掲示板よりコピペ
First up SAP 2-tier.
++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
IBM System x3850 X5, 4 Processors / 32 Cores / 64 Threads, Intel Xeon Processor X7560, 2.26 Ghz, 64 KB L1 cache and 256 KB L2 cache per core, 24 MB L3 cache per processor
= 57120 SAPS
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Fujitsu PRIMEQUEST 1800E, 8 Processors / 64 Cores / 128 Threads, Intel Xeon Processor X7560, 2.26 Ghz, 64 KB L1 cache and 256 KB L2 cache per core, 24 MB L3 cache per processor
= 87550 SAPS
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Compared to:
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Fujitsu PRIMERGY BX922 S2, 2 Processors / 12 Cores / 24 Threads, Intel Xeon Processor X5680, 3.33 Ghz, 64 KB L1 cache and 256 KB L2 cache per core, 12 MB L3 cache per processor
= 26800 SAPS
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
IBM Power System 750, 4 Processors / 32 Cores / 128 Threads, POWER7, 3.55 Ghz, 32 KB(I) + 32 KB(D) L1 cache and 256 KB L2 cache per core, 4 MB L3 cache per core
= 85220 SAPS
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Dell PowerEdge M905, 4 Processors / 24 Cores / 24 Threads, Six-Core AMD Opteron Processor 8431, 2.4 Ghz, 128 KB L1 cache and 512 KB L2 cache per core, 6 MB L3 cache per processor
= 19730 SAPS
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

SAPS per core:
Xeon 7560 ~1785(4s)1367(8s) (scaling doesn't look too hot?)
Xeon 5680 ~2233
Power7 ~2663
Opteron ~822

この結果だけでいうと、4S→8Sでのスケールがいまいちということのようだね。
それにしても8コアでも高クロックでまわってるPower 7の出来がひかるな。

Nehalem-EXのおさらい
http://www.hotchips.org/archives/hc21/2_mon/HC21.24.100.ServerSystemsI-Epub/HC21.24.122-Kottapalli-Intel-NHM-EX.pdf

くぴゅフェチ向け動画

New POWER7 workload optimizing systems
http://www.youtube.com/watch?v=CmXfZmplxUA

IBM launches eight-core Power7 processor, servers
http://www.youtube.com/watch?v=lAKIdKi0Zpw

>>598
> それにしても8コアでも高クロックでまわってるPower 7の出来がひかるな。

TDP枠が同じ130WならPOWER7だって高クロックで回るわけがないよ

200WだとNehalemが3.5GHzでまわるとかありえないな。

ワールドワイドのサーバシェア、IBMが首位、HP、Dellが続く。サーバの96％がx86サーバ
http://www.publickey1.jp/blog/10/ibmhpdell96x86.html

>サーバの種類としては売上げの55％、出荷台数の96％がx86サーバであり、
>x86サーバは過去5年、継続的にシェアを上昇させ続けているとのこと。

う〜ん、シェア96%で売上高の55%なんだよなx86サーバって。
IntelがIA64にマジだったのもうなずける数字だ。
まあ、逆にいえばRISCシステムが無駄に高すぎなわけで
プロセッサの売上高の比でいえばまた数字が違うわけであるが。

http://www.ospn.jp/osc2010-kobe/pdf/OSC2010Kobe_HP.pdf
TOP500ってHPがシェア1位だったのか。

>>597
参考になったｔｈｘ

>>601
まあそうだが
そもそもPOWERはクロックあたりの整数演算性能がCoreファミリよりずっと低いので
対等な比較ではないだろう

L3もeDRAMだしな

>>598
うにしすが専用のチプセト使った鯖出すだろうからそれまで待てば？

http://www.amdzone.com/joomla/index.php?option=com_content&view=article&id=12578:amd-bulldozer-exclusive&catid=60&Itemid=92

まあネタとしては面白い

>>607
こういうの見るとAMD Zoneって確信犯で信者だましてるんだろうな。
ひどい話だ。

実は最近あばれているえるえるの正体は、
おれだったのである。

というかおれもエイプリルフールの大ネタ仕込んで楽しみしてきたのに
>>607でさきこされてすぐばれるから公開できなかったという事実。

ho

POWER7高杉だろ
POWERMac復活は夢のまた夢か

Appleがコンシューマ向けハイエンドPPCのコストメリット・スケールメリットを支える側にいないから当然だな

>>538
Σ(´Д｀； ）

インテルのテクノロジー・リーダー、“3Dインターネット”の未来を語る
「5年後には誰もがオンライン3Dコンテンツを楽しめるようになる」
http://www.computerworld.jp/news/trd/178869.html

今回の後藤記事おもろいな
Intel結構焦ってるかもな

http://microboy.seesaa.net/article/146354500.html

> Sandy Bridgeの性能は新TBの実力とcache周辺のlatencyに大きく依存しているため、予想が難しい。
> memory/cache accessがprocessorの性能向上の足かせになっている昨今、個人的には、L1Dのlatencyが
> 3 cyclesか悪くてNehalemと同等の4 cyclesであれば、load portの増えたSNBはIPC面でそれなりに
> 期待できると思いますが、現在のところ5 cycles以上の説が有力ですね。

ロードユニットが増えた分だけロードを先行実行できるチャンスが増えるので、
大体のレイテンシの増加はカバーできるのではないかと予想。

一方ロードにdependency chainがある場合、たとえばある値をロードして更にその値をアドレスのオフセット値として
評価してロードするようなケースだと、レイテンシが増加した分だけ性能は低下する。
まあ、ただこのへんのパイプラインに空きが出来るのはHTある程度は緩和される。

> 上のlink先にあるSandy Bridgeの公式block図では、Allocate/Rename/Retireのところに、Zeroing Idioms(ゼロ化慣用句)というのが

これ前からあるけどな
XOR*だけだったのがSUB*とかPCMPGT*にも適用されるようになっただけ

Sandy BirdgeはAVXやLd/St強化があるのに、
Westmereと比較してなぜコア面積があまり大きくなっていないか
あぶない超解釈のテスツ。

1.Nehlalem比でパイプラインが短くなった説
Nehalemはデータパスはallスタティック回路にローテク回帰しているくらいな上に
Sandy Bridgeでは32nmプロセス準拠になってさらにトランジスタのSW速度は改善しているくらいなので、
スタティック回路だけでは飽き足らず、パイプラインピッチを荒くしても電力減らしてクロックかせげるじゃんということ
でパイプラインのステージ数を減らした。そのおかげでコアが全体的にコンパクトになった。

2.Oregon設計のNehalemと、Israel設計のSNBとで論理合成、配置配線ツールなどが異なる説
実は開発環境の問題だった。

3.AVX対応もあることだし、uopを更なる消費電力化のために大幅に再定義して見直した説
uopのエンコードは制御ロジックの最小化にも影響する。
SNBは頑張ってuopの定義をAVX対応などのついでに超最適化した。

4.温度センサを減らした説
温度センサをみる頻度は減ったので、Nehalemよりも減らした。
そもそも温度センサ如きがダイ面積を食っていたのかは謎である。

5.Israelチームが最適化を頑張った説
Nehalemは急いで設計したものなのでそもそも最適化が甘かった。
一方SNBはじっくりやれる時間があった。単なる時間と人の問題。

それにしても今回のIDFはインパクトなかったな。
そもそも資料がおとせないもんな。
https://intel.wingateweb.com/bj10/scheduler/catalog/catalog.jsp
イソテルはIDFの資料を一般に公開する気ないのだろうか。萎える展開だね。

十分でかくなってる気がする

Yonah→Merom, Penryn→Nehalem
の実績からいくとやけにコンパクトだよ。

>>617
ある程度カバーできているのかもしれないけど、
HaswellでL0D実装説がおれの中で最近人気。

>>618

5.に1票。
Pentium III→Pentium Mでもだいぶ小さくなってるからな
そもそもPenryn→Nehalemで大きくなりすぎたんだよ。
トランジスタ密度を引き上げる技術はイスラエルの方が優れてるんだろうよ。



> HaswellでL0D
L0キャッシュというべきものなら大昔に「Store to Load Forwarding Buffer」の形で実装されてないか？
同じアドレスにストア後すぐにロードするようなケースで実効レイテンシが大幅短縮される。

>>623
Store Bufferだけでは足りない部分にさらにL0をはさめるんだよ。
L1はさらにレイテンシが悪化していく可能性あるしな。
ストアフォフォワーディングの強化とかMemory Disambiguationとか、Israelは
キャッシュ、メモリアクセス周りはかなり問題視していて力を入れる方向性なのかもね。

>>623
>トランジスタ密度を引き上げる技術はイスラエルの方が優れてる
っPrescott

サーバでスループット(マルチスレッド)性能が重視される理由は単純な話、
サーバは共用のコンピュータなので、同時利用者数に強く依存して複数のタスクを実行するからだろう。
これはPC/WS向けのマルチスレッドアプリやHPCなどでマルチコア、マルチプロセッサが役に立つのとは異なる事情だ。
サーバだろうがデスクトップPCだろうがシングルスレッド性能がのびてくれないと
結局のところ新しいサービスが可能になっていくという発展は残念ながら難しい。

したがって、サーバプロセッサの高速化トレンドで、シングルスレッド性能を伸ばさずに
スループット志向に注力していった場合、既存のサービスをベースに同時利用者数(クライアント数)が増える一方になり、
結果、サーバの統合集約化/ローコス化という使われ方になってしまう。

あるネットワーク上でのサーバとクライアントハードウエアのコスト比を考えれは、
サーバ > クライアント　→　サーバ < クライアント → サーバ << クライアント
と変遷していくのがTSSの時代から引き継いだ運命なのだろう。
もちろんネットワーク上で共有せざるを得ない部分は存在するからサーバがまったくなくなることはないが、
サーバはスループットがあがればよいから、多コア化がサーバ志向を加速するという見方は疑わしいだろう。
今後コスト構造的にみてサーバはどんどんネットワーク上ではどんどん小さくなっていく方向だろう。

逆の発想はないのか
むしろバッファが深くなってるからレイテンシが増えてると

Store Bufferはストアフォワーディングのためだけにあるのではないし、
検索は余裕で1サイクルきってる設計でないとメモリオーダリングの性能全般に問題がでるだろう。

まあALUの追加に比べるとLoadユニットの追加はインパクトが小さく見える人が多いんだろうな。
STAユニットの追加で実行アドレス計算、エイリアス解析が早く捌けるようになったり、
Loadユニットの増加でLoad命令を早く捌けるようになったりの価値を理解している人はコードオタ以外では
あまり多くないのは無理も無いだろう。

Loop Stream Detector改良されてL1 5cyclesでもOK
・・・ということにしておこう

LSD関係ねえだろそこは

NetBurstでは12K語分のキャッシュだったから、これに比べれば遥かに小さい
とはいえ、うまくLoop構造に入ると全く同じ動作をする事になる。見方を変えれば、
これこそがL1命令キャッシュであり、Photo05に出てくる32KB Instruction Cache
というのはL2命令キャッシュとも捉えられる訳だ。Stream Loop Detectorは、
プログラムの非Loop構造部分の実行中は単にFIFOとして動作することになるから、
これはキャッシュそのものと見るのが正しいと筆者は考える。

レイテンシ5なのはData Cacheのほうだぞ

ちなみにアレは要するにループしてるコードシーケンスを検出してリオーダバッファ上のμOPsをリタイヤせずに
再利用する技術で、新設されたのはあくまでその名の通り「検出器」。
決して専用のキャッシュを新設したわけではない。

【レポート】IDF Beijing 2010 - Sandy Bridge/Light Peak/Tunnel Creekをまとめる - 大原雄介のIDFお留守番レポート
http://journal.mycom.co.jp/articles/2010/04/20/idf02/menu.html

Sandy Bridge rumors
http://www.semiaccurate.com/2010/04/21/sandy-bridge-rumors/
Nehalemと比較すると
L1Iの連想度が4way→8wayに増えた
L3の連想度は16way→12way(4MB→3MB)に減った

>>630
L1Dの話なのでLSDは今の話には関係ないです。
>>634
LSDはデコーダとRSの間にある。ROBは関係ない。というかROBには命令のアドレスはいっても命令は入らない。

いやステージ的にいうとDecodeとRenameの中間か。ROBは関係ないけど。

というわけでいちおうLSDの働くバッファは、極小サイズuopキャッシュのように働くだろ。

連想型構成だったのを忘れてた

L1Iは、
Core 2 - 8 way
Nehalem - 4 way
Sandy Bridge - 8 way
らしいので戻ったようだね。

PCI Express Gen3とDDR3-1600をサポートするSandy Bridge
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20100428_364200.html

ソケットとかダイのバリエーション増やしてもコストが爆発しなくなったみたいだな

バリエーションはモジュラー化とリング化でやりやすくなった
(というかそれがSNBの最大の成果ともいえる)と思うけど、
コストはまだ苦しいと思うよ。>>281でも書いたとおりPCHでも2重にぼってるしね。
4コアでエントリーレベルまで可能になるのはやはり22nmからだと思う。

>　Ivy Bridge-EX-Aは、おそらくQPIを3リンク備え、4ソケット構成でも全てのCPUに1ホップで
>アクセスできるようになると推定される。当然、 CPUソケットはSocket R(LGA2011)と異なるものとなる。
>メモリ回りも異なる可能性が高いが、4チャネル以上となるとメモリブリッジチップを使うことになる
Ivy Bridge-EX-Aは>>616的にみてもLGA1567継続か、それに近いピン数だろうね。
ハイエンドはSMI経由でないと容量と帯域の両立が難しいだろう。
(Socket RはDDR3 4ch分のI/Fが直接入る構成だからどうしてもピン数が多くなってしまう。)

>>635
大原先生の記事よむまで気がつかなかったけど、
LS PortからBufferまでは256bx2/clock分のスループットがある可能性あるんだな。
ややお花畑だけど、256bのストアフォワーディングが可能だったりとかすれば内部的にはCore2比4倍の256bx2級
で回ることを想定している可能性があるな。SandyでなくてもIvy以降で強化という可能性もある。

まあでも出来てもL1Dに書き込まれるまでの間だから瞬間的な話かなあ。

>>645->>646は内容が微妙なので脳内削除よろしく。

ARM Cortex-A8 vs Atom等のベンチマーク発見
http://www.brightsideofnews.com/news/2010/4/7/the-coming-war-arm-versus-x86.aspx?pageid=0

http://www.brightsideofnews.com/print/2010/4/7/the-coming-war-arm-versus-x86.aspx

このほうみやすいかな。

>>645
ないない。
ちなみに連続した256ビットのデータのロードは2サイクル分かかる。

・128b Load Data (+ AGU)×2
・128b Store Data ×1
の合計48byte/clk

256bのロード・ストアも、AGUは1サイクルで解決できる。したがって、たとえば
たとえば256b Loadと128b Storeのアドレス解決を各Load Portで交互に行うこともできるのだ。
いずれにしても48byte/clk(上り32下り16)の帯域をフルに使うには


> 恐らく当初はAVXのLoad/Storeのスループットが低くてもそれほど問題ではなく、
> むしろSSEのスループットを底上げする事を重視したのと、ここでAVXにあわせて
> 96Bytes/cycleの帯域を設けるのは実装上不可能だった事の両方が理由ではないか、
> と想像される。

行列積やN-Bodyみたいな同じ値をブロードキャストして反復する問題だとこれで十分なんだけどね。
256ビットSIMDだと論理レジスタが半分に減る、みたいなしょっぱいアーキテクチャとは違って
YMM上位を使うことでレジスタ空間も倍になるので結果的にロード・ストア帯域もセーブできる。

相変わらず細部の話になると異様なはりきりっぷりですね。
しかし、わかってかいているのかもしれないけど>>645->>646はL1Dからのloadについて書いたものでは無いぜ。
まあもう脳内削除されているので無効であるが。

Intelのブロック図は幅が対応bit数をあらわしているので、
Store Dataは128bだけど、
Load Portは256bが2つあるように書かれている。
もちろんL1Dは32Bのロード帯域しかないからL1Dに帯域が制約されるから持続は無理だけど
ユニット的には512b分のリソースがあるととれる。というのから>>645はかいたんだよ。
この部分も既にシミュレータで解析済みというなら文句は無いけどね。

>>651
もちろんあのシミュで解析済み。
256bit Load命令は2サイクルかかるけど2つのLoad Portで交互に発行すれば
1サイクルあたり1回になるわけだ。

あと、256b Loadのレイテンシが128bのそれより大きい理由も説明できるね。

あ、Destination Bus（？）は256ビット化されてると思われる。

団子先生はSNBにおけるNehalemからの既存アプリの実効IPCアップは
何%くらいだと見積もっているのでしょうか?

正規表現マッチング（NFA）とかほとんど分岐予測とキャッシュのレイテンシ依存だからなあ

シミュによると従来SSEですら大して性能あがらない。
ただしLoadネックのコードに関しては（Loadユニットが増えた分）劇的に性能向上する可能性がある。
（ちなみにLoadネックだとどのみちAVXで性能向上の余地殆どないんだよね）

非SSEでも有効そうなところではsub+jccとかdec+jccでもMacro Ops Fusionが使えるようになったことくらいか。
どっちにしろ微妙すぎ。

あえて言う。非SIMD用途で＜10%

そんなにアップしないだろ。
5％でも十分にすごいと思うが。

なんだおれと同じくらいだな。Core 2も本来ただALU増やしただけではあんなに
はやくならなかった。OOOのld/st周辺は理解されてないし過小評価だろう。
5%以下は無いと思うよ。おれは強気で10%前後にしとく。

SNBで性能あがらなかったらIsrael的にはOregonがNehalemで想定外に頑張りすぎちゃったってことだろうな。
アグレッシブクロックゲーティングはWillametteが最初だし、
Penrynでの新省電力も回路実装はサンタクララに丸投げ。TBもOregonの実装が先行。
回路技術は米国中心で、低電力化の技術は実際のところアーキテクチャよりも
回路やデバイスに依存している度合いが高いので、世間での評価とは裏腹に
むしろ省電力技術は米国チーム中心で今後は語ることになる可能性すらある。
根っこにある理屈が同じなので、高速な回路で一流のアイデアをだせる設計チームが
電流抑えることを考えたら突然三流になるということは実際のところ無いだろう。
設計人からみれば目標値がかわるだけ。

同プロセスでTDP25％減＆IPC10％アップ
そんな都合よくいくのかいな

Pentium 4のときはまだまだCPUの性能はあがっていくと、
Intelの上層部を含めて信じていたようで、まあPentium 4みたいな高クロック路線が
設計サイドだけでなくIntel全体の方針みたいなものだったからな。
Intelがまだ電力や発熱が重要だということを本気で受け入れ切れていなかったのだろう。
でも今はIsrealチームの評価があがってしまったとはいえ、
Oregonも低消費電力必須の方針下にあるのでどうなるかわからないね。
でもLRBのぐだぐたがあるからHaswellはあまりコアを拡張して無い上期待できないかもしれない。

以上、GWの妄想でした。

>>660
そんな情報あったか?
Lynnfieldと同性能で25%TDPダウンとかだった気がする。

すまん>>662の解釈であってるようだ。ふじらそーす。
http://www.fudzilla.com/content/view/18545/35/
http://www.fudzilla.com/content/view/18576/1/
http://www.fudzilla.com/content/view/18590/1/

FUD貼んな

＜10%ってのはHT込みでの予想
3つのALUに対してLoadユニットが少なくてネックってのはスカラでも同じだしな

こっちに転載しておくか


Bulldozer will be Version 1 and other info
http://citavia.blog.de/2010/04/30/bulldozer-will-be-version-1-and-other-info-8484302/


721 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2010/05/02(日) 20:10:58 ID:rgIg+qs9
> - Improve fetch bandwidth by reducing code size.
> This is accomplished by:
> Replacing "packed double (PD)" and "packed integer (DQ)" forms of some
> SSEx/AVX instructions with "packed single (PS)" forms, where the "PS" form
> of the instruction is 1 byte shorter than the "PD" or "DQ" form.
> This applies to
> - use movaps instead of movapd/movdqa.
> - use movups instead of movupd/movdqu.
> - use xorps/andps/orpd instead of xorpd/andpd/orpd.

未だにこんなチューン必要なのかよ
何のための32B/clkの命令フェッチだよｗｗｗ

ちなみにこれIntelプロセッサでは性能低下するコードの組み方の典型。
ああ、競合が遅くなるからある意味「最適化」なのか。

movaps、movups、xorps/andps/orpd
どれがダメなの？
素人にわかるように解説ぷりーｚ

いままでどおり
AMDのCPUはFPパイプで、整数SIMDとFPを区別しないとうことしかわからない
（IntelのCPUの場合、データタイプと命令を同じにしないとペナルティを受ける）

コードサイズが小さいほうがキャッシュのヒット率が上がるので
命令フェッチ帯域にかかわらず、有効な最適化だと思われる

実際問題Intelのプロセッサでもこんなことやって速くなったのはAtomくらいだが
実際に命令フェッチ帯域がかなり狭いから5%程度の性能向上は得られたことがある。

コードサイズの最適化言うならもっと他にやることがあるぜ。
64ビットモードでREXプリフィクスが付く命令を減らすとか、あるいはAVXだと
vaddps xmm10, xmm7, xmm8→vaddps xmm10, xmm8, xmm7
とかね。前者だと5バイトだが後者は4バイト。

GCCはまだまだこの手の最適化弱いから手動でやらんといかん。

速くならんIntelの方が悪い

カエレ（・∀・）

Moorestownｷﾀ━━━━(ﾟ∀ﾟ)━━━━ !!!!!
ttp://pc.watch.impress.co.jp/docs/news/20100506_365603.html
>　米Intelは4日、スマートフォン向けのIntelアーキテクチャSoC(System-on-Chip)「Atom Z6xx」シリーズを発表、同日付けで出荷開始した。
>
>　これまで「Lincroft」のコードネームで呼ばれてきたプロセッサ。High-k 45nm LP SoCプロセスを採用。
>キャッシュ容量はL1データが24KB、L1命令が32KB、L2が512KB。
>クロックはハンドヘルド/スマートフォン向けが最大1.5GHz、タブレット向けが最大1.9GHz。
>
>　また、CPUに、フルHDでのH.264/WMV/VC1によるデコードや、720pでのH.264によるエンコード機能や、
>OpenGL 2.1に対応する2D/3D機能などに対応したビデオコア「GMA 600」、
>32bitシングルチャネルLPDDR-200(最大1GB)/DDR2-400(最大2GB)に対応したメモリコントローラを内蔵する。
>
>　機能面では、Hyper-Threadingテクノロジのほか、短時間だけ動的にプロセッサの性能を持ち上げるBurst Performanceテクノロジ、
>OSがオン状態(S0)でもCPUコアやSoCをオフにするSmart Idleテクノロジなどの新機能を搭載する。
>
>　チップセットはコードネーム「Langwell」こと「Platform Controller Hub MP20」。オーディオやUSB機能のほか、暗号化機能も搭載する。
>また、「Mixed Signal IC (MSCI)」と呼ばれる、バッテリの充電や、オーディオ、タッチスクリーンなど各種アナログ/デジタル周りを統制するチップを伴う。
>
>　プラットフォーム全体の消費電力は、従来品と比べ、アイドル時の消費電力が1/50以下、ブラウジングやビデオ再生時の消費電力が1/2〜1/3になり、
>待ち受けは10日間以上、音楽再生時で最大2日、ブラウジングやビデオ再生時で4〜5時間バッテリ駆動できるという。
>
>　従来のAtom Z5xxシリーズ(コードネームSilverthorne)の多くが小型のx86 PCに採用されたのと異なり、Atom Z6xxシリーズは組み込み向けとなり、
>対応OSもAndroid、Moblin、MeeGoといったLinux系となる。ただし、これとは別にWindows PC向けの「Oak Trail」というプラットフォームも計画されている。

全文引用はしなくていい

えっ、、、ultra-low-power statesで100mW？ （Snapdragonは10mW未満）
実装面積もヤバそう・・・Atom Z6xx＋MP20＋MSCI＋どこぞやのベースバンドチップ（or Evans Peak）。

http://pc.watch.impress.co.jp/docs/column/kaigai/20090601_211977.html
＞「Moorestownでは、システムを構成する全てを含めたプラットフォーム
＞として1/50の20mWのアイドル時電力となっている」(Chandrasekher氏)。

ｳｿﾂｷ ('A`)

>　これまで「Lincroft」のコードネームで呼ばれてきたプロセッサ。High-k 45nm LP SoCプロセスを採用。
>キャッシュ容量はL1データが24KB、L1命令が32KB、L2が512KB。
>クロックはハンドヘルド/スマートフォン向けが最大1.5GHz、タブレット向けが最大1.9GHz。

L1Dが24KBとな？
そういえばAtomのL1Dの容量って気にしたことなかったな（8Ｔ-SRAMだったのは覚えてるが）

Atom勝ったなこりゃ。

電力性能比で最近はやりのCortex-A8系SoCこえてるんじゃねぇか?
誰か検証して。
Intel Unveils Moorestown and the Atom Z600, The Fastest Smartphone Platform?
http://www.anandtech.com/print/3696

Moorestown Battery Life (Figures by Intel)
Total Phone Power Consumption
Idle 21 - 23 mW
Audio Playback 120 mW
1080p Video Playback 1.1W+
Web Browsing (WiFi) 1.1W
2G Phone Call 550 mW
3G Phone Call 1.2W
1.5 GHz SKU for smartphones
1.9 GHz SKU for tablets

ARMあまりくわしくないけど、
ARMの最大の弱点は所詮RTLレベルのIPコアにすぎないってことを
最近まで見逃してたわ。Medfieldまでいけばかなりの差で勝てると思うよ。

Levelレベルになってしまったな。
>>639
uopキャッシュというのはuopのキャッシュだ。
トレースキャッシュはuopをキャッシュしているだけでなくコードの実行パスもキャッシュ
するため、制御が複雑。uopは変換済みの命令をキャッシュしているだけなので制御が単純で
電力効率的にもウマーである。
uop cacheとL1I cacheをならといて
uop cacheミス時にはL1Iをそのまま読んでデコード、
ヒット時はuopキャッシュから読んでデコードはしないという実装もありうる。

まあベンダーとしてはAtomを採用するとIntelのプラン、スケジュールに振り回されることになるから
なかなか今の携帯メーカーが舵をきるのは難しいのが現実だろうけど。
Atom系のスマートフォンは別ジャンルというか最終的にはAtomが勝つ場合、
やっぱPCとの互換性を重視した製品が普及するのではなかろうか。
>>675
L1Dは前から24KBだぜ。命令変換もしてるぜ。

ARMの最大の弱点は所詮RTLレベルのIPコアにすぎないってことを
最近まで見逃してたわ。

おいｗｗｗｗｗｗｗｗ
Silverthorneが出る前から団子はじめとする淫厨（ARM派いわく）が主張してただろｗｗｗ

以上、おれはしばらく2chを休業することにしたので乙。

k-tai.impressやmycomに100mWと書いてあったけど、
オフィシャルリリース読んだら100�_�hじゃなくて100μ�hのようだ。
つまり0.0001W？ ホントだとしたら凄い。

>100 uW deep sleep power
>21 mW idle power
>300-400mW active power for video playback

Israelはなんだかんだいって論理〜アーキ設計の改良が多いな。
電力ではこれらは脇役。アナログ色の強い部分で技術者の層が薄いのだろうか。

Atomの設計が大電力でキャンセルされたTe○asと同じ設計チームという事実が笑える。

Atomの強みは生のLinuxやWindowsがそのまま動くことだろ。PCのハード・ソフトインフラがそのまま使える。
ARMは最先端プロセスで実装したIPデモしてもそっからSoC作ってシステム開発して、だから実際の製品が出るのは2〜3年後だからな。

同じシャープでもD4はAtom Zシリーズ発表からまもなくして出たが、後発のNetWalkerは未だに90nmで800MHzのCortex A8だ。

ググッた範囲で
Snapdragon 1GHz　　　　　　最大500mW
Snapdragon(新型) 1.3GHz　　待機時10mW以下
Tegra　　　一般的な利用50mW　動画再生150mW
Tegra 2　　 音楽再生30mW以下　動画再生500mW
＊動画再生時の電力がTegra2より低い初代Tegraの数値は疑わしい。

一般的な携帯電話の1.3〜2倍程度のバッテリ容量にもかかわらず
Snapdragon端末のバッテリ持ちは悪い
http://review.kakaku.com/review/K0000082257/
http://review.kakaku.com/review/K0000035612/
http://review.kakaku.com/review/K0000035598/

Z600が>>677だとすると、iPad並巨大バッテリ端末に成らざる得ない？

そこでバッテリを大きくするか切れやすくするかはガワ作る側が判断するだろーからにんともかんとも

主犯は液晶パネルじゃね？
スマートフォンサイズとネットブックサイズじゃ消費電力だいぶ違うだろうよ

Z600は4型液晶スマフォには過剰な気がするねぇ

ぶっちゃげバッテリより入力デバイスどうするかの方が気になる
ここまできたらPCとかわらんし

sageてしまったageage

>>692
そこでディスプレイコンピューティングですよ。

1. 普段は携帯電話のような使い方をする。みんながそれを持ち歩いている未来。

2. 街中の様々な箇所や、職場の卓上にディスプレイとキーボード/マウスだけが
くっついただけのような共用入出力プラットフォームを設置。インターフェースはディスプレイを含めて
無線のユニバーサルなものになっている。

3. 共用入出力プラットフォームの近くに携帯機器をおくと無線で自動的につながり、
ディスプレイとキーボード/マウスが認識されてそちらに入出力の制御がうつる。
携帯機器はPCの本体のような役割に即座に切り替わる。

ネタだがクラウドよりは可能性があると思うぞ。

そもそも組込系のプロセッサの詳細なんてどこも公開してないし，
公正な比較自体不可能じゃん。

いずれにせよUniPhier 4MBB+＆SH-Mobile G4が
ワットパフォーマンス最強であることに変わりはない

ho

米Intel、ディスクリートGPU市場への参入はないことを再確認
http://journal.mycom.co.jp/news/2010/05/26/117/index.html

4年前・・・
｜838 ：2006/09/03(日) 01:58:34 ID:MD28wGH60
｜Intel puts beef into designing discrete graphics chip
｜http://www.theinquirer.net/default.aspx?article=33720
｜
｜IntelがdiscreteなGPUに真面目に取り組んでいるらしい。
｜
｜434 ：2007/02/11(日) 02:29:30 ID:7KPzS4wf0
｜http://www.theinquirer.net/default.aspx?article=32776
｜
｜解雇者のほうが多いIntelのコードネーム、事実上3つのうち2つが死にます。
｜興味深いのはそれらの存在そのものではなく、それらがmini-coreであることです。
｜
｜彼らの名前はKevet、Keifer、Larrabee(Larabee?Laraby?Larraby?)です。
｜彼らは皆、確かに在ります、いえ在りました。Intelのmini-core計画の一環として。
｜KevetとKeiferは解雇されましたがLarrabeeにはゴーサインが出ました。

Larrabee 2がキャンセルされてLarrabee 3がLarrabee 2に改名されたって話ね
ttp://www.semiaccurate.com/2010/05/17/larrabee-3-now-larrabee-2/

それ先週のデマ痔庵

SCC Technical Information
http://techresearch.intel.com/articles/Tera-Scale/1836.htm

MPRのpdf久々にみたぜ。
http://techresearch.intel.com/UserFiles/en-us/File/M17_Intel_CloudChip_reprint.pdf

半導体IPライセンスで普及したARMアーキテクチャ
http://www.gbrc.jp/journal/amr/free/dlranklog.cgi?dl=AMR5-5-4.pdf

ARMが携帯で普及した理由は結局運なのか、
それともIPビジネスモデルの成功と見てよいのだろうか。
おれの脳内では組み込みではARM以上の電力性能比のプロセッサは
もっとあったはずだが、低消費電力だけが普及の鍵でないことは確か。

本当に電力性能比を追求するならアーキ〜RTL設計以下の領域でも
電力を最適化をしなければならない。
(本家)ARMは所詮RTLなIPコアにすぎないので、
最終的な消費電力は結局のところベンダー側の設計や製造プロセスの力量にも依存している。

この点、IntelのAtomは完全独自設計で、製造プロセスもAtom SoC用に最適化されているので、
マイクロアーキ〜プロセスにいたるまで一貫して電力性能比にフォーカスしている点にアドバンテージがある。
というわけで技術的にAtomがARMを電力性能比で上回るのは別に驚きではない。
(何でもかんでもISAが優劣を決定するかのような発言をする連中は、RISC論争が残した負の遺産だと思う。)
http://ednjapan.rbi-j.com/issue/2009/12/49/5693

一方で、電力性能比で仮にAtomがARMに大きく勝ったとして、
即Atomが普及が決定するかといわれると、これもコンピュータの歴史を顧みればわかるとおり、
そう単純にいくようなものではない。

http://pc.watch.impress.co.jp/img/pcw/docs/367/786/html/11.jpg.html
ちなみにこの絵をみればわかるとおり、
32nmで残念ながら
Bonnell → Saltwell
にマイクロアーキテクチャが変更される予定になっている。
個人的にはもう少しこのまま拡張しないで低電力化を追求してほしいかったんだけどな。

Sandy BridgeのLoad Unitの実装
http://microboy.seesaa.net/article/148783139.html

>>704
ま、より電力効率が改善する改良なら大歓迎だが・・・

>>702
そりゃそうだろ
独自命令セットアーキテクチャでコンパイラをはじめとしたソフトインフラを維持するのは
どこのメーカーも負担が大きい。

>>688-692
3.8インチ液晶で来たよ。インテルは本気だよ。

Moorestown搭載スマートフォンをインテルが披露
http://ascii.jp/elem/000/000/526/526838/

この板で言うのもなんだがやっぱWindowsが使いたいよなあ

えっ、Windows？
VAIO Tyep Pの8型ワイドでさえキツキツ画面で嫌気がさすのに3.8型じゃ・・

いや流石にポン載せは嫌だがｗｗｗ

GPUとCPUが決定的に異なる点として、
処理対象にリアルタイム性が求めらているかどうかってことがある。
このことが買い手の戦略に決定的な違いをもたらす。

CPUの場合、例えばPC上でよく動かすプログラムといえば、
OSのサービスだったりやオフィスやらブラウザの処理だったりするわけだが、
その大部分がリアルタイム性を求められておらず、速ければ速いほど価値の高いものになっている。

しかし、GPU=ラスタグラフィックプロセッサのターゲットはゲームなので
最高画質の設定で60fpsが出れば、それ以上の処理能力は意味がなくなる。
それどころか一般に高性能GPUは電力や価格が高くなるので、
予算に制約のない買い手にとっては自分のやるゲームの画質で60fpsがでる最低限のGPUを
常に装着しているのが構成上のベストということになってしまう。

実際、PCでゲームを比較的やる層で、なおかつ予算は十分あっても
わざわざローエンドやミドルのカードを好んで買っている人は多いだろう。
ハイエンドGPUの購入者はゲーマーである以前に単なるモノ好きが多い。
(このような リアルタイム性 == 過剰性能の否定 は、GPU以外のリアルタイム処理な分野でも成り立っている。)

>>705
相変わらずこのスレのモロパクネタの多いサイトだな。まあおれ的にはパクリ自体は別にいいけどさ。

新参か。
このスレの住人がやってるblogだよ。

にもかかわらずPC世界でGPUがもてはやされる理由として

・米国でのFPSが、PC文化の中で異常な地位であること
・3Dゲーも過去の2Dゲーと同じく、十分な技術レベルの達成 → 芸術・表現面の模索
の段階に達しているが、消費者の認識がまだ追いついてない

の2点が大きいだろう。

>>714
お前さんのBlogだと思ってたよ

おいらは>>652あたりの話はソースは出してない。

Intelerのブログだろ

独断と偏見に満ちすぎたPCの技術革新TOP100
ttp://labaq.com/archives/50853196.html

TOP10にDoom, Quake, Voodoo
という糞なランキング。

ho

Intelのプロセス開発担当者に聞いた，15nm世代以降のCMOS技術
http://techon.nikkeibp.co.jp/article/NEWS/20100712/184141/

Nvidia: Intel Has No Particular Advantages in Heterogeneous Multi-Core Technologies.
http://www.xbitlabs.com/news/other/display/20100722132431_Nvidia_Intel_Has_No_Particular_Advantages_in_Heterogeneous_Multi_Core_Technologies.html

>世代毎の改善は大体 1.6 倍なので、22nm になると Intel は 650 MF/W 程度、AMD は 800MF/W 程度ということになります。
>この辺まできてやっと 65nm の PowerXCell と同等であり、大体3世代、4倍の効率差がある、ということになります。
世代ごとの改善1.6倍とのことだが、その通りだとしてそれは最近の話ではないか。
過去のマイクロプロセッサは電力よりも性能を重視した設計をしていたが、
最近は改善されてその成果が顕著にでているととれる。

このままもし1.6倍ペースが維持できるならそれは驚異的なことであり、
並列演算にフォーカスした専用プロセッサが、1.6倍以下の改善であればx86にいずれ抜かされるということになる。
現在は昔と異なり専用プロセッサも汎用マイクロプロセッサも同種の素子、プロセスを使用して設計されているのに、
専用プロセッサの方が改善幅がよいという具体的証拠が示されいない。
はっきりいってPowerXCellのような並列志向のアーキテクチャに対しても、
X86が4倍しか差がでないところまで電力が最適化されていることがむしろ驚き。
この記事は全体的に誤っているでしょう。もっと長い時間のスケールで、過去のHPC用プロセッサと汎用プロセッサと、
電力改善の比率とこれからの展望を比較すべきです。

>その結果はGPUの方が平均で2.5倍，最大で14.9倍速いという結論です。確かに100倍速いというのは正しくないということを示したのですが，
>平均2.5倍でも十分速いので，一般の受け止め方はやっぱりGPGPUの方がのかとなってしまい，
>これはIntel のオウンゴールではないかという見方が一般的です。
この結果がオウンゴールと解釈するやつが一般というのなら、
過去を顧みないor都合のよいことしか受け入れられない人が一般化したのだな、としかいいようがない。
GPUのようなアーキテクチャが汎用CPUに対して、Intelの論文が本当にフェアで2.5倍しか差がないというならば、
それは驚きであり、HPC向けとしては敗北のボーダーラインを余裕でわっているのではないかと考えるのがふつうだろうに。
専用は10倍〜数十倍程度はアドバンテージがある。これは珍しいことではないし、むしろそこから話が始まる。
1,2割の性能差でブーブーいえる実益度外視のオタク世界からみれば2.5倍は大差という印象なのかもしれないが、
その差でこれからビジネス的にも流行るゾと思ったら負け組コース。

#最近の国内HPCネタはホラ臭のする話が多い予感。影響力のある人がもしわかってやってるのならば重罪。
#真に受けるやつも多いし勘弁してほしい。

Intel Core i7 Q 720
http://browse.geekbench.ca/geekbench2/view/274637

Intel Corporation SandyBridge Platform - 1.60 GHz(クロック不明)
http://browse.geekbench.ca/geekbench2/view/273184

More Sandy Bridge performance numbers
http://citavia.blog.de/2010/08/05/more-sandy-bridge-performance-numbers-9128712/

SNB Core-i7-920 Difference
Integer 6224 5059 23.0
Floating Point 7193 5805 23.9
Memory 3217 3456 -6.9
Stream 3388 3275 3.5
Total 5678 4821 17.8

■Integer Performance - Multithread
Sandy_Bridge Nehalem_i7-920 (%) Benchmark
-------------------------------------------------
8037 6905 16.4 Blowfish
9739 7245 34.4 Text Compress
11673 8281 41.0 Text Decompress
8966 7174 25.0 Image Compress
9147 6912 32.3 Image Decompress
14826 10899 36.0 Lua
-------------------------------------------------
10177 7792 30.6 GEOMEAN()

■Integer Performance - Singlethread
-------------------------------------------------
Sandy_Bridge Nehalem_i7-920 (%) Benchmark
1206 1442 -16.4 Blowfish
2022 1958 3.3 Text Compress
2197 2133 3.0 Text Decompress
1801 2035 -11.5 Image Compress
1757 2025 -13.2 Image Decompress
3325 3704 -10.2 Lua
-------------------------------------------------
1958 2124 -7.8 GEOMEAN()

■Floating Point Performance - Multithread
-------------------------------------------------
Sandy_Bridge Nehalem_i7-920 (%) Benchmark
11728 8598 36.4 Mandelbrot
6720 5317 26.4 Dot Product
24322 17037 42.8 Dot Product
9404 6079 54.7 LU Decomposition
15814 10070 57.0 Primality Test
3581 4040 -11.4 Sharpen Image
13443 13663 -1.6 Blur Image
-------------------------------------------------
10462 8264 26.6 GEOMEAN()

■Floating Point Performance - Singlethread
Sandy_Bridge Nehalem_i7-920 (%) Benchmark
-------------------------------------------------
1591 1923 -17.3 Mandelbrot
902 992 -9.1 Dot Product
3585 4197 -14.6 Dot Product
2538 1526 66.3 LU Decomposition
4273 4015 6.4 Primality Test
562 840 -33.1 Sharpen Image
2246 2975 -24.5 Blur Image
--------------------------------------------------
1836 1988 -7.6 GEOMEAN()

ちなみにこのベンチ結果からは殆どなにもわからないな。

シングルスレッドが異様に落ちてるのはSNBではTBが効いてない？

http://plusd.itmedia.co.jp/pcuser/articles/1006/08/news089.html

>CINEBENCH R10では、CPUに“Sandy Bridge”を組み込み、GPUにMobility Radeon HD 5000番台（56xxか？）を搭載したシステムと、
>Core i7-920XMとGeForce GTX280Mを組み込んだとされるシステムを並べて比較したが、
>Sandy Bridgeのシステム情報には、動作クロックとして「2.20GHz」と表示されていた。
>ただし、このクロックはデモのために設定されていて製品版のクロックとは異なる可能性も高い。
>ちなみに、ライブデモで行われたCINEBENCH R10の結果は、“Sandy Bridge”搭載システムが「19843」、
>Core i7-920（推定2.00GHz動作）搭載システムが「11961」だった。

ちなみにこのデモであるが、Cinebenchが最新のR11.5でないところからして、
R10をAVXに最適化したIntel内部の評価用ver.という解釈が妥当ではなかろうか。

>>726
Sandy Bridge側のクロックが不明なので絶対性能やクロックあたり性能の比較になってない。
マルチスレッド時には高スコアになっているので、マルチスレッドが得意ということはいえる。

あ、ちがうちがう。
というかこのベンチのサイトで検索すると同じCPUでも結果がマチマチすぎて比較になってないね。
こりゃつかえねぇな。はるんじゃなかった。

AMD 3DNow!終了のお知らせ
http://blogs.amd.com/developer/2010/08/18/3dnow-deprecated/


長かったなぁ

>>720
牧野さんのとこのだね。ちゃんとAVXによる性能向上の可能性にも触れてるよ

> あ、でも、 AVX というものがあるので、 Intel に関してはチップの電力をあ まりあげないで浮動小数点性能が倍になる可能性はあります。
> そうすると 32 nm で 700-800MF/W、22 nm では 1.2GF/W 程度になります。2012 年には 22nm にな るでしょうから、なかなか厳しいものはあります。

結局はMF/WってSIMD演算性能だけあげてれば改善するから、
SIMD特化型のアクセラレータってそんなに優位性が無くなっていく


> GPGPU は Fermi がなかなか難しい状態になっているので今後が不透明ですが、 明らかなのはこのままでは x86 に比べてよいところがない、
> ということです。 84 では、Fermi を使うことで Xeon だけに比べて 1.6 倍程度は 電力効率が上がっているのでは？と書いたのですが、
> そんな大きな効果はなく て実際の向上は 14% しかなかったわけです。これは、松岡さんがどこかで指摘 していたように、行列サイズが
> 妙に小さいために実行効率が低いことが原因の 一部ではあり、あと 2-3 割は上がる余地があると思います。
> しかしこれは半導 体技術1世代分にもならないわけで、現状の Fermi や、そこから技術を外挿し たものには将来性はない、ということになるでしょう。

まあ、この辺は納得。

さて、Sandy BridgeのESのベンチも出たことだし・・・
俺の予想どんぴしゃじゃないか>>656

非SIMDのまとまったベンチなんてあったか?
というか結論いそぎすぎ。まだ結論だすのには不十分。

Cache周辺の容量や帯域、レイテンシなどの仕様、
実行ユニットなどの仕様も変わっているので、
まあ実力は非SIMDに関してもコンパイラが最適化されてからだな。
いつものようにSPECとかで最適化されたやつ登録してくるからな。

>>703
ARMも最上位のA9になると本命はハードマクロである程度最適化されたやつみたいだね。
typ.2GHzで1.9Wって微妙だと思うけどね。
# Advanced SIMD NEON? unit (Optional)
# Floating Point Unit (Optional)
って書いてあるしな。

http://www.arm.com/products/processors/cortex-a/index.php
http://www.arm.com/products/processors/cortex-a/cortex-a9.php

ようはAVXを使わずにどこまで性能があがるかってことなんで
SSEを含めた既存コードが1割性能上がれば十分だろう

いろいろ細かい部分もあるが、Sandy Bridgeの性能向上の一番のキモはLoad Unitの倍増なんで、
これはSSE, スカラ関係なくコードを書き換えることなく自動的に恩恵を受けられる。

> まあ実力は非SIMDに関してもコンパイラが最適化されてからだな。

その最適化スイッチって-mavxとか/QxAVXとか以外にあるってことですか？ｗ

実際問題、AVXを使う以外でコンパイラでやれる最適化テクニックなんて殆ど無いよ。
昔のPentium 4/Pentium M世代だと、QxW, QxB, QxN, QxPとか複数の最適化スイッチが存在したけど
今はなくなってる。
MSのコンパイラにあったG5, G6, G7なんて廃止されて久しい。

Intelコンパイラもスカラコードに関する部分はCore MAベースで、あとは命令セットのサポートだけ
ベースのマイクロアーキテクチャが同じだからな。

Atom以外にアーキ固有の最適化スイッチなんて存在しないよ。
http://www.sofken.com/Documentation/compiler_c/main_cls/copts/common_options/option_x_lcase.htm

いっぺんIntelコンパイラで/QaxSSE2 /QaxSSE3 /QaxSSSE3 /QaxSSE4.1 /QaxSSS4.2 /QxAVXとかでコード生成やってみるといいよ。
スカラ部分のコード分けなんてやらないからｗ

IntelコンパイラもGCCもSandy Bridge用最適化は -march=core2 -mavx で十分と言ってる状況
これを仮に-march=opteronにしても1〜2%も変わらんよ。

今となってはコードの並べ方変えることでやれる事なんて殆ど何も無い。
それがアウトオブオーダ実行だから。

Coremark(EEMBCベンチマーク)
http://www.coremark.org/benchmark/index.php

Nvidia Tegra2 (dual-core ARM Cortex-A9) 1GHz
5866.39

Intel Atom N280 1.68 GHz
5353.79

Atom+HT 1.68GHz
ARM-A9+DualCore 1GHz
で同じくらい。というかコア性能は互角くらいかな。

>>667をみるなり、SoC全体で1.1WというMoorestownの世代で既に
電力性能比でARMにアドバンテージはない可能性が高い。

まあおれはコードオタじゃないしIntelコンパイラ事情なんて追いかけてないから知らんが、
最適化スイッチ以外でコンパイラの改良はないとか、
団子先生の話は時折強引になるのはよくわかっているから聞き流している。

というわけで現実は、
- IPビジネスモデルでうっていくのがARM
- 電力と性能の最適化でアドバンテージをうっていくのが新規参入のIntel SoC
という戦い方になるのではないかと。

感覚な性能はアバウトなところで
Coretex-A8 … Deschutes-Katmaiクラス
Coretex-A9 … Willamette、Bonnellクラス

性能でPCハイエンドの約8年遅れ
アーキテクチャで約10〜15年遅れ
で、製造プロセスはあまり変わらないのでそこまでコア性能差がでてないというイメージ。

o Coretex
x Cortex

まあAnandのベンチだけでもおよそのことはわかったし、
ほぼ予想通りということもわかったね。

それにしても発売までまだまだあるのにSandy Bridgeのベンチ解禁早すぎる。
もうテープアウトから1年以上経過しているからな。
もういいから、早くIntelだせよと。

Haswellは今のところ冗長マルチスレッドとネットワーク専用プロセッサの統合が個人的に今のところ有力か。
例によってサーバ色の強い改良が多そうだな。

http://ednjapan.cancom-j.com/issue/2010/6/69/6784/2
CoreMarkって8bitや16bitの処理もやってるから、
ARMのベンチ結果良いのってThumbで8bitや16bitの数字稼いでるんじゃないの？

ロードユニットが増えることでの性能の恩恵ってのは
ロード命令の比率が増えるところ、だけではなく、ミスアラインメントなデータに対するロードを行っても
性能低下が少ないこと。
これはAMDの中の人も説明していた。

IGPのスコアがArrandale比でやたらのびているようだが、
L3の効果がいかほどか気になるな。
GPU統合はもともとGPUに興味なかった層には語るに余計なものがくっついてきてきつい(わらぃ

>>714
つまり、ゲーム中でのラスタグラフィックスの質を改善するには今や
シェーダプログラマをたくさん雇って所詮ラスタグラフィックにかぶせるシェーダプログラムをバリバリ使い倒すよりも、
グラフィック屋やセンスのよい演出屋をたくさん雇ったりして、質の高いモデルに従来どおり高画質のテクスチャをバリバリは
っていったほうがずっと視覚効果が高いわけで。実際のゲーム製作の工数的にもグラフィックや演出の調整がかなりの比重になっている。
2DゲームもGPU性能があまり重要でなくなってからグラフィッカーなどの質がゲームのビジュアル面の品質を左右するのが
顕著になったがそれと同じ様な流れである。

もともとプログラマブルシェーダなんていうのはGPUが大規模になって差別化やバグつぶしが困難になってきた
GPUメーカーやMSの開発の都合からきたものにすぎないかもしれないのに、GPUがグラフィックの質を向上すべく汎用化をおこなって
ついにCPUの地位をおびやかすところまできたみたいな文脈で語られてることがはじめから半分胡散臭い話ではあった。

nVIDIAとしても例えばレイトレーシング専用チップなどを早いうちに研究しといてくれれば、
HPCという狭い世界を頼みの綱にしなくても多少延命できたかもしれないのに残念だ。
レイトレーシング技術が一般消費者にも浸透すれば、オタク界隈で3D美少女モデラーたちが続々と登場して、
次世代のオタクコンテンツとしてゲームないしゲーム以外のメディアに進出して浸透するシナリオがつながったのに
日本としても残念なことだ(わらぃ

俺もGPU付けるならCPUコア増やせなんて感じちゃう
自作erって馬鹿で悲しい生き物だよね

しかし2005年にIntelが提唱していたMany-Coreにどんどん近づいてるというのは感じる
LRBがキャンセルされなかったらマイクロカーネルも既に実現していたはずで

ノートPC用のCPUを選別して出す為にデスクトップやローエンドサーバにも展開するわけで

内蔵GPU使う事なんて強制されてないだろ

やっぱりアポーは10万円台のPOWER7Mac発売とかやってくれないと面白味ないよな

コスト的に無理。
Appleが大口注文してればPOWERの価格も量産効果でダウンするはするだろうが、
それでもあの豪華仕様はPCレベルの製品には無理なので機能をダウンして切り売りすることになる。
結局PPCみたいなのができるだけ。

個人的にはMany-Coreにはぜんぜん近づいていっているように思わないけどなあ。
GPUでいうコアとかスレッドってのはCPUのと定義が異なるし、
GPUをメニィコアとかいうのは単なる営業文句だからな。

>>38に書いてあるとおり、マルチコアはプロセス1世代で1.4倍のコアしか集積できない
面積と電力の両方で効率の悪い技術だよ。それで速くなるのは一部のアプリだけ。
2006年11月にQuad-Coreが登場したが、4年弱たっているのにいまだに4コアは一般に浸透してない。
このまま順調にコア数ふやしていっても8コアなんて当分普及しないぜ。

>>750
　　---------------
　　コスト的に無理。
　　---------------
IBMのサーバー製品は正に『IBM価格』というヤツなので、コストで値段が決まっている訳じゃありません。
試しにかつて存在したPPC970搭載のIBM製サーバーの価格を調べてみると…
http://www-07.ibm.com/businesscenter/sg/pdf/IBM_Express_Portfolio.pdf (p.3参照)
　　===============
　　IBM System p5 185 Express
　　Price starting from $6,099
　　===============
一方、POWER7搭載サーバーの最廉価版 Power 710 Express の米国価格はこちら。
http://www-03.ibm.com/systems/power/hardware/710/browse_aix.html
　　===============
　　8231-E2B1
　　POWER7 / 3.0 GHz 4-core
　　$6,385.00 IBM Web price*
　　===============
あまり変わらないという(笑)

実際のところ、POWER7のローエンド版は外部L3チップが不要になったことに加えて、プラスチック
製でピン数も少ないパッケージになっています。ブレードやローエンドサーバーで x86 製品との
価格競争力を考慮して開発されていますから、Power Mac G5レベルのハイエンドデスクトップ/
ワークステーションにはそのまま流用できますし、上の価格比較からも判るようにシステム価格も
Power Mac G5 程度で済みそうです。

上で引用したIBMのG5サーバーの価格は米ドルじゃなくて、シンガポールドルでした…
で、当時の記事よりちょっと訂正。およそ $4,000 とのこと。
http://www.osnews.com/story/13678/
　　--------------------
　　A 2-way 2.5GHz system with 2GB of RAM and two SCSI drives
　　will set you back $4000 [EUR 3360] without any OS licenses.
　　--------------------
ちなみにこの製品、後々YDL の Terra Soft Solutions が OEM で販売しています。この時の価格はなんと $1,895 也。
http://lwn.net/Articles/285538/
　　--------------------
　　The YDL PowerStation is available for just $1895 and will ship
　　by the close of June, 2008.
　　--------------------
Power 710 も普通のベンダが販売すれば 30-50万円程度の製品になりそう…　ということで。

これより安くするには Power Mac のようにデスクトップ製品として設計しなおす必要があるのでしょう。

MACオタアホか
言ってるのは専用設計することなくその半額で売れということだ。

>>754
　　-------------------
　　専用設計することなくその半額で売れということだ。
　　-------------------
専用設計の Power Mac G5 は同じクラスで30-40万円の製品なのですが？乞食のヒトですか(笑)
http://www.apple.com/jp/news/2005/oct/20powermac.html
　　========================
　　Power Mac G5 Dual 299,800円　（本体価格 285,524円）
　　　- デュアルコア2.3 GHz PowerPC G5プロセッサ
　　Power Mac G5 Quad 399,800円 （本体価格 380,762円）
　　　- デュアルコア2.5 GHz PowerPC G5プロセッサ
　　========================

インタビュー：ニコン社長
http://jp.reuters.com/article/topNews/idJPJAPAN-17068220100902
> 競合するオランダのＡＳＭＬが次世代技術の「ＥＵＶ」を使った最新型の
> 半導体露光装置の開発にいち早く着手して１２年に量産機を出荷する
> 見通しになっているが、木村社長は「顧客がＥＵＶを本格的な量産機として
> 使うのは２０１０年代の最後の方になるだろう」とし、それまでは「液浸」型の
> 技術革新を続けることでＡＳＭＬのＥＵＶ技術に対抗していく方針を示した。

2009年に実用化とか言ってたのが懐かしいなｗｗｗ

450mmウェハからなのかな？

ようやっとEUVか
193nm ArFが長かったな

http://eetimes.jp/content/3932

2015年くらいには何とかなるかな

気持ちポジティヴ目で
BullのIPCがSNB比で0.6前後という数字だった。

それじゃAMDは勝てんだろ。
ダイフォト見る限りだとBulldozer 8コアはSandy Bridge 4コアよりは大きくなりそうだし（6コアと同程度？）

結局はシングルスレッド性能を上げるのにIPCを上げるかクロックをあげるか、だと思うのだが。
IPCをx倍にするにはおおよそトランジスタはxの2乗倍必要になり、消費電力はそれに比例して増える。
クロックをx倍にするには、xの2乗より更に多くの電力が必要になる

Turbo Boostのようにパワーゲーティングで1〜2コアに電力供給を集中して
クロックを一時的に上げるアプローチは、まあありだと思うが
全コアの定格クロックを上げるアプローチはなかなかうまくいかないと思われる。

AMDも実力を認識してるだろうな。Ivy-Bridge-EXとかのゾーンは狙ってないだろうね。
低価格帯のサーバや、デタセンで大量買いしてくれる顧客を当てにしているのではないかと。
Bulldozerといえばスループットなのだがスループット性能でも大規模コア相手に苦戦すると思う。
所詮スループット重視のアーキテクチャなんてそんなもん。
デスクトップは主力にはならないと思うよ。
個人的にはBulldozerのようなアーキテクチャがPCに進出してくれるおかけで
やっぱマルチコアやスループットは投資に見合うだけの性能でないんだな、
という認識が広まって業界の流れが変わってくれないかという点でむしろかなり期待している。

Sandy BridgeはTurbo Boostの存在を前提にアーキテクチャを練った世代という感じがするが、
昔もいったがBulldozerはアーキテクチャ構想段階ではTB考えてなかっただろうね。
だからああいうソリッドなアプローチになったんだろう。
この手の電力/クロック制御技術ではThuban、LlanoでステップアップしながらIntelになるだけ追いつかせようというかんじ。

もともとIntelはFoxtonでアプリごとに消費電力が違うことに着目して、
TDP範囲内で最高性能を出すことを目指していたんだから、
コア単位の制御に取りかかったばかりのAMDとは年期が違って当然なんじゃないの？

果たしてBulldozerはIntelからAtomサーバーを引きずり出すことができるのか

>>763
ぶっちゃけた話、Sandy BridgeとBulldozer(Orochi)は同じモジュール（コア）数で比較した場合
動作クロック的にはそんなに変わらんのではないかと思うんだが。

結局はx86の複雑さの最たる部分であるデコーダに動作限界が縛られるしな。
この点に関しては、おなじ4ウェイでComplex Decoder×4のOrochiのほうがむしろ不利かと。
（CoreMAの場合、命令列がLSDに収まる場合はデコーダを止めることができる）

>>765
Atomマルチコアは面白いな
元々メニーコア向けに設計してた石を携帯機器向けにカットダウンした物らしいし、
Nehalem-EXの技術応用すればすぐにでもできる気がする

ARM Cortex-A15
http://www.arm.com/products/processors/cortex-a/cortex-a15.php

>>764
Foxton以外にも非対称マルチコア向けにEPIスロットリングなんて研究もあったな。
性能/電力、シングルスレッド/スループットの動的なスケーリングというのは
Intelの好き物なんだろうな。

http://itl.jisakuita.net/intel_ups_info/1159817811.html#R148
http://itl.jisakuita.net/intel_ups_info/1121683774.html#R232
http://download.intel.com/jp/developer/jpdoc/epi-throttling-1005_j.pdf
http://download.intel.com/jp/developer/jpdoc/power_efficiency-0206_j.pdf

>>766
TDPを抜きにして、同じコア数での比較というのにはあまり意味がないでしょ。
TDPに対してコア数をどれだけ(定格的な動作で)押し込めるかが、Bulldozerの狙い。
便宜上、NehalemとのIPC比はジャンルによらず0.65でTBなし前提での比較。これはテキトーに決めた数字です。
(Intelの定格クロックは現在、全コア稼動時を基準に設定されていると見られる。)

- MPサーバ (TDPに対してコア数が多く、制約が厳しい。)
Nehalem-EX, 130W, 8コア, 2.26GHz, TB 2.66GHz
2.26GHz / 0.65 = 3.47GHz
→ Bulldozerは130Wで8コアが3.5GHz程度で回ってくれればコアあたりの性能でも通用。
クラスタードなので面積などでメリットがある。

- メインストリームデスクトップ (TDPに対してコア数が少ない。TBの恩恵がほとんどなくなる。)
Clarkdale-620, 73W, 2コア, 3.60GHz, TB 3.86GHz
3.33GHz / 0.65 = 5.54GHz
→ Bulldozerはコアあたり性能で勝つには2コアを5.6GHzもの世界最高スピードで回さなければならない。
無理があるので価格メリットや、より多くのコアを集積するなどの対応。

というわけで、TDP vs Core数がBulldozerの優劣を決める鍵なんだよ(本来は)。

通常、単純な理論で
- コア設計の拡張に対する性能向上に対して、電力は2乗くらいで増える (←コアを本気で電力に最適化してなかった時代前提の話だが)
- 電圧一定でクロックアップに対して、電力は1乗で増える
- 更なるクロック向上ののため昇圧込みでクロックを無理にあげると、電力は3乗で増える
ので、電力に気を使ったアーキテクチャでも、電圧をあげてまで無理に性能をあげるとたちまち電力と発熱が爆発してしまう。
したがって、小規模コアなら性能低下以上に電力を下げることは容易だが、
小規模コアであっても昇圧しての性能アップしたら、3乗で爆発するからやばい。

プロセス/デバイスの適正値な電圧で使うことを前提なら、Bullのような規模を抑えたコアならTDPが厳しくでもそれなりに回るから有利。
しかし、大コアがよいか小コアがよいかは、どんな使い方をしても電力性能比で小コアが有利というわけでもない。

スタティックな電力が無視できない現在の半導体では、もはやそういう単純なモデルは意味が無いかと。

>>769
やべぇ、Bull予想大幅にミスってるかも。
http://www.realworldtech.com/page.cfm?ArticleID=RWT082610181333
RWTの解説みたら2 ALUではあるものの、各整数コア 4issueのアーキテクチャで、
OOO関連のBufferやQueueも従来より贅沢だね。まじならIPCも侮れないかもしれない。

>>770
それはわかっているが大筋で結論が変わらない程度から書いた。

>>771
LlanoでもROBのentryが72から84に増えるらしいけど素人目には
どれほど効果があるのかよくわからんな

Bulldozerの構成が明らかになった当初は将来的に整数コアでSMTも
アリかと思ってたけど、整数コアをきっちり回す方向性っぽいな
SMTのためにフロントエンドを拡張するとかは却って効率悪くなりそうな予感
ALUが増えれば良いのかも知れんが

なぜSandy Bridgeはそんなにパフォーマンスが高いのか
ttp://pc.watch.impress.co.jp/docs/column/kaigai/20100917_394622.html

実はさりげなく>>679がSNBの予想ネタだったんだぜ。おれ相変わらずすげー。

でもuopキャッシュよりもLoad Unitの方が既存コードの高速化にも効いてると思うんだが。
キャッシュのレイテンシ増加で大分相殺されてるだろうけど。
あと、uopキャッシュはサイズの割に効率悪い。そのうちHansのダイ分析でてくるだろうけど、
意外なサイズに混乱するだろうな。

使えるトランジスタが増えて、多少効率悪くてもデコーダー休めた方が
省電力だからμopキャッシュ復活ってこと？

>>776
ちうか4コア+GPU版のダイサイズが225平方mmでコア1個が20平方mmって1年前にリークしてたよな
当時からAVXを追加しただけにしてはコアが大きすぎるって話題になってた
ちなみにその時リークした情報で動作クロックが最大で3.8GHzになるってのも当たってるんだよな
この情報リークしたやつ消されたんじゃねーかｗｗｗｗｗｗ

http://www.heise.de/ct/artikel/Prozessorgefluester-796627.html
当たってたというのだと、この記事には1500μopsのトレースキャッシュってネタがあったな。
当時はこれと、ソース不明の英語のWikipediaのSandyBridgeの項目くらいしか
トレースキャッシュ搭載に触れてなかったので、
本当だろうかって半信半疑だったのに。

まあ元ネタはIntelの特許だけどね。

予想というのは冗談で40%くらいのつもりで書いた。

すげーなおまいら

シングルスレッド性能を妥協しないと言い続けてきたパールムッターさん。
有限実行ってやつか。

有限実行わろた
Intelのコストに見合う範囲でしか頑張らない傾向は他社より顕著だからなｗｗｗ

SNBの充実が明らかになったことで楽しみになってきたのがMedfield
こっちも気合入れて拡張してきそうな予感がする
Bonnellのまま32nmに行くとコアが小さくなりすぎる品

Langwell相当が合体するからBonnellコアをむやみにでかくする余裕なんてないよ

Bonnellコアが変更されるのは22nmのSaltwellプラットフォームから　by fudzilla

Saltwellは32nmのコアの名前だが...?

>>787
それ北森誤訳じゃん。Fudzillaは今回は間違ってないよ。