■次世代POWER/PowerPCを語るす Vol.21
来週からSIGGRAPH2005すけど、何かめぼしい発表わ有るすかね？ 話わ変わるすけど、プロセッサと消費
電力について、色々誤解が多いようなので少し書いておくす。
○90nmプロセスのプロセッサわ、どれも大消費電力なのか？
プロセッサベンダ各社が90nm以降のプロセスでリーク電流による消費電力の増加と、クロックの頭打ちに
苦しんでいることわ、広く知られているす。しかし、同じ90nm世代のプロセッサでもP4のように、アーキテクチャ
の行く末が絶望的なモノと、PenMやHammerのように130-180nm世代の同クラスの製品より電力・性能共に
好評な製品があることに気付いているヒトも多いかと思うす。
頭の悪いアム虫わ、「Intelの技術が低い」の一言で納得しているみたいすけど、同じIntelの90nmプロセスで
製造したP4とP-Mで明暗が分かれたのかを疑問に思う方も多いかと思うす。
電力について、色々誤解が多いようなので少し書いておくす。
○90nmプロセスのプロセッサわ、どれも大消費電力なのか？
プロセッサベンダ各社が90nm以降のプロセスでリーク電流による消費電力の増加と、クロックの頭打ちに
苦しんでいることわ、広く知られているす。しかし、同じ90nm世代のプロセッサでもP4のように、アーキテクチャ
の行く末が絶望的なモノと、PenMやHammerのように130-180nm世代の同クラスの製品より電力・性能共に
好評な製品があることに気付いているヒトも多いかと思うす。
頭の悪いアム虫わ、「Intelの技術が低い」の一言で納得しているみたいすけど、同じIntelの90nmプロセスで
製造したP4とP-Mで明暗が分かれたのかを疑問に思う方も多いかと思うす。
|
|
|
それは同一世代内で実現すべきスケーラビリティの幅が、デスクトップ向けとノート向けで全然違うのが原因でしょう。
Dothanはプロセス改良の結果、達成見込みありと判断されたのに対し、Prescottはそうではなかった、と。
Dothanはプロセス改良の結果、達成見込みありと判断されたのに対し、Prescottはそうではなかった、と。
クロックが上がるほどTDPなんて当てにならないけど。
○トランジスタにわ高速／大消費電力型と低速／省電力型がある
最近の半導体の製造プロセスでわ、ダイサイズが決定される要因である配線やトランジスタのサイズ
より一世代微細な技術でトランジスタの内部構造を造りこんでいるす。このトランジスタの内部構造が
スイッチング速度を決定するす。
一例として>>19に書いたIBMの65nmプロセスに関する発表のように、同世代のプロセスで製造された
トランジスタわ内部構造の違いで、高速／大消費電力型のモノと低速／省電力型のモノを造り分ける
ことが可能す。新型PS2やPSPで使用されたソニーの90nmプロセスチップが「真の90nmなのか」で紛糾
した話題も覚えている方もいるかと思うす。
マイクロプロセッサで使用するような高速スイッチング可能なトランジスタの製造わ、Intel, AMD, IBM等、
高い技術を持つ限られた半導体工場でのみ可能なことすけど、性質の悪いことに高速なトランジスタの
内部構造わ、そのままリーク電流の増加に直結するす。
・薄いゲート酸化膜 -> ゲートリーク増加
・大面積で短いチャンネル長 -> サブスレッショルドリーク増加
そこで、プロセッサの中でわレジスタや演算器の一部など特に高速性が必要となる部位に高速型の
トランジスタを使用し、L2キャッシュ等に低速型のトランジスタを使用するという使い分けを行うことで
設計上、消費電力の抑制を図るす。
最近の半導体の製造プロセスでわ、ダイサイズが決定される要因である配線やトランジスタのサイズ
より一世代微細な技術でトランジスタの内部構造を造りこんでいるす。このトランジスタの内部構造が
スイッチング速度を決定するす。
一例として>>19に書いたIBMの65nmプロセスに関する発表のように、同世代のプロセスで製造された
トランジスタわ内部構造の違いで、高速／大消費電力型のモノと低速／省電力型のモノを造り分ける
ことが可能す。新型PS2やPSPで使用されたソニーの90nmプロセスチップが「真の90nmなのか」で紛糾
した話題も覚えている方もいるかと思うす。
マイクロプロセッサで使用するような高速スイッチング可能なトランジスタの製造わ、Intel, AMD, IBM等、
高い技術を持つ限られた半導体工場でのみ可能なことすけど、性質の悪いことに高速なトランジスタの
内部構造わ、そのままリーク電流の増加に直結するす。
・薄いゲート酸化膜 -> ゲートリーク増加
・大面積で短いチャンネル長 -> サブスレッショルドリーク増加
そこで、プロセッサの中でわレジスタや演算器の一部など特に高速性が必要となる部位に高速型の
トランジスタを使用し、L2キャッシュ等に低速型のトランジスタを使用するという使い分けを行うことで
設計上、消費電力の抑制を図るす。
「Pen4は失敗」とか「同じクロックならPenMの0.x倍の性能」とか、
そういう論調は各PC雑誌やWeb上などにうんざりするくらい溢れているが、
多段パイプライン（＋高速FSB）の悪い面だけをあげつらってて気持ち悪い。
キャッシュメモリへのアクセスや分岐予測の必要性が少なくて、
サイズの大きなデータを滞りなく処理できる分野では逆に有利になるはず。
それがベンチマークや一般的な操作（細切れのデータ中心）ではないだけで、
現時点のPen4の性能評価はチップの適性を無視した不当なものだ思う。
そういう論調は各PC雑誌やWeb上などにうんざりするくらい溢れているが、
多段パイプライン（＋高速FSB）の悪い面だけをあげつらってて気持ち悪い。
キャッシュメモリへのアクセスや分岐予測の必要性が少なくて、
サイズの大きなデータを滞りなく処理できる分野では逆に有利になるはず。
それがベンチマークや一般的な操作（細切れのデータ中心）ではないだけで、
現時点のPen4の性能評価はチップの適性を無視した不当なものだ思う。
○何故Netburstわ行き詰まったのか
Netburst技術がPOWER4/PPC970のように、単なる力任せでパイプラインを延ばしてクロックを稼いだ設計
と異なるのわ、倍速ALUによる実行レイテンシの節約す。これによって直前に実行した命令の結果を即座に
後に続く命令が処理できるす。
一方、POWER4/PPC970わ見かけのクロックを上げた代償として命令実行のクロック数も多くなり、特に結果
依存のある命令についてわ、2クロックに1回しか処理が行えないす。高速バスを除けばG4より性能が劣ると
揶揄される所以すね。
しかし、この内部で高速動作が必須となるアーキテクチャでわ、前述の高速トランジスタの多用が必然となるす。
3GHzで動作するP4の内部わ6GHz動作、4GHzなら8GHzということすから、トランジスタに必要とされる性能が
IBMやAMD, Intel自身のモバイルプロセッサと大きく異なることわ明らかす。
90nm以降、リーク電流対策が最優先事項であることが明らかになった時点で、もはや継続が不可能と
判断されたのも当然かと思われるす。
Netburst技術がPOWER4/PPC970のように、単なる力任せでパイプラインを延ばしてクロックを稼いだ設計
と異なるのわ、倍速ALUによる実行レイテンシの節約す。これによって直前に実行した命令の結果を即座に
後に続く命令が処理できるす。
一方、POWER4/PPC970わ見かけのクロックを上げた代償として命令実行のクロック数も多くなり、特に結果
依存のある命令についてわ、2クロックに1回しか処理が行えないす。高速バスを除けばG4より性能が劣ると
揶揄される所以すね。
しかし、この内部で高速動作が必須となるアーキテクチャでわ、前述の高速トランジスタの多用が必然となるす。
3GHzで動作するP4の内部わ6GHz動作、4GHzなら8GHzということすから、トランジスタに必要とされる性能が
IBMやAMD, Intel自身のモバイルプロセッサと大きく異なることわ明らかす。
90nm以降、リーク電流対策が最優先事項であることが明らかになった時点で、もはや継続が不可能と
判断されたのも当然かと思われるす。
>>603
>キャッシュメモリへのアクセスや分岐予測の必要性が少なくて、
>サイズの大きなデータを滞りなく処理できる分野では逆に有利になるはず。
それ、具体的にはどんな分野？
そして、その分野では実際に速くなるの？（「はず」とか言ってるけど、実証データはあるの？）
>キャッシュメモリへのアクセスや分岐予測の必要性が少なくて、
>サイズの大きなデータを滞りなく処理できる分野では逆に有利になるはず。
それ、具体的にはどんな分野？
そして、その分野では実際に速くなるの？（「はず」とか言ってるけど、実証データはあるの？）
>>602
単純にしきい電圧(Vt)設定の違いって書けば良いのでは？
単純にしきい電圧(Vt)設定の違いって書けば良いのでは？
○Intel以外の90nmプロセッサ
ここまでの話をまとめると、Intelの失敗わ90nmプロセスの問題というよりNetburstが他社より一世代先の
トランジスタ性能を要求したために、困難も一世代先のモノと同レベルになってしまった。。。と言って良い
かと思うす。90nmでコケた、もう一つの代表がIBMすけど、こちらわ正真正銘の「プロセスの問題」ってヤツ
だと思われるす。130nm迄含めてEast Fishkill工場の歩留まりの悪さが深刻だったと伝えられているす。
これに加えて、IBMのやる気の無さも相当なモノす。
かつてMotorolaが7400/500MHzで大問題を起こしたときチップのリビジョンわ半年程でrev 2.2 -> rev 2.8
と、実物のチップが確認されているだけでも4回は改版されているす。一方IBMわ130nm世代まで入れて2年で
3回位す。。。
AMDの方すけど、こちらわ90nmのチップを低速トランジスタを用いた低クロック／モバイル版から投入する
という賢い手に出ているす。Prescottの動作クロックが予定通り4GHz超に達していたら、こうも悠長なことわ
できなかったと思われるすけど、今回に関してわ幸運だったと思うす。
ここまでの話をまとめると、Intelの失敗わ90nmプロセスの問題というよりNetburstが他社より一世代先の
トランジスタ性能を要求したために、困難も一世代先のモノと同レベルになってしまった。。。と言って良い
かと思うす。90nmでコケた、もう一つの代表がIBMすけど、こちらわ正真正銘の「プロセスの問題」ってヤツ
だと思われるす。130nm迄含めてEast Fishkill工場の歩留まりの悪さが深刻だったと伝えられているす。
これに加えて、IBMのやる気の無さも相当なモノす。
かつてMotorolaが7400/500MHzで大問題を起こしたときチップのリビジョンわ半年程でrev 2.2 -> rev 2.8
と、実物のチップが確認されているだけでも4回は改版されているす。一方IBMわ130nm世代まで入れて2年で
3回位す。。。
AMDの方すけど、こちらわ90nmのチップを低速トランジスタを用いた低クロック／モバイル版から投入する
という賢い手に出ているす。Prescottの動作クロックが予定通り4GHz超に達していたら、こうも悠長なことわ
できなかったと思われるすけど、今回に関してわ幸運だったと思うす。
>>607
SOIで高速化されてるんじゃ無かったっけ？AMDの場合も単に歩留まりが改善されて無いだろ
SOIで高速化されてるんじゃ無かったっけ？AMDの場合も単に歩留まりが改善されて無いだろ
○今後の予想
Netburstを諦めてしまえば、Intelの製造技術を舐めちゃダメす。>>46の話なんかを参考にして欲しいす。
そしてPOWER6について漏れ聞こえてくる情報からわ、今度わIBMがNetburst流の道を歩むことが予想される
す。一時期666(POWER6が2006年に6GHzで登場)と言われたほど順調じゃ無いみたいすけど、CELLの発表
からも片鱗がうかがえるす。
IBMの自慢わダイナミック・サーキット等プロセス技術に頼らない要素わ有るものの、果たしてIntelが諦め
ざるを得なかった高クロック路線で成功することができるすかね。。。
Netburstを諦めてしまえば、Intelの製造技術を舐めちゃダメす。>>46の話なんかを参考にして欲しいす。
そしてPOWER6について漏れ聞こえてくる情報からわ、今度わIBMがNetburst流の道を歩むことが予想される
す。一時期666(POWER6が2006年に6GHzで登場)と言われたほど順調じゃ無いみたいすけど、CELLの発表
からも片鱗がうかがえるす。
IBMの自慢わダイナミック・サーキット等プロセス技術に頼らない要素わ有るものの、果たしてIntelが諦め
ざるを得なかった高クロック路線で成功することができるすかね。。。