P4-PCやXeon-PCてPMG4より速いんですか？その6

>>663
> で、今 俺自身が (狭義の) NetBurst アーキがメモリレイテンシを隠蔽するか?
> メモリ帯域を必要とするか?を検討している。

とりあえず、メモリのせいでインストラクションのフェッチが追いつかずに
性能が頭打ちになるのが問題だ! などという進歩的なことを言っている人は
いないので、データの話に絞るよ。

まず、前提のお話。
メインストリームで使われる DRAMのレイテンシは一向に短くならない。
これが Intel も AMD も IBM も Motorola も持つ認識。
皆、マイクロアーキテクチャでレイテンシを隠蔽しようと考えている。

さて、メモリレイテンシを隠蔽する方法は基本的に 4 つしかない。
(a) メモリアクセスの局所性を利用して、メモリを階層化する。
(b) メモリ読み込みを待つ間に他のことをする。
(c) メモリ読み込みを待たずに実行してしまう。
(d) 次のメモリ読み込みを予測して、あらかじめ引っ張ってくる。

つまり (a) キャッシュ・LD/ST Queue をがんばるか、(b) 並列実行をがんばるか、
(c) 投機実行をがんばるか、(d) プリフェッチをがんばるか
のどれかだ。

メモリの帯域を向上させることは、直接的にメモリレイテンシを隠蔽しない。
メモリの帯域を広げることが (a)〜(d) のどれかに効いて、
間接的にメモリレイテンシを隠蔽するのだ。