【6665】エルピーダメモリ【夢の三桁突破】

http://www.elpida.com/ja/news/2009/10-08.html
IRで肯定が来た、、

40nmプロセス 2GビットDDR3 SDRAM開発完了
世界最小チップ、当社50nm品に比べ消費電流を2/3に削減

エルピーダメモリ株式会社（本社：東京都中央区、代表取締役社長兼CEO：坂本幸雄
　以下、エルピーダ）は、このたび、高速、低消費電力を世界最小のチップサイズで
実現する40nmプロセス2GビットDDR3 SDRAMの開発を完了いたしました。

このたび開発した2GビットDDR3 SDRAMはチップサイズの縮小により、当社の
50nm DDR3 SDRAMに比べ、ウェハあたりのチップ取得数は44%増加、スピード面でも現行DDR3の
最高速規格となる1.6Gbps品の歩留まり100%を達成しており、さらなる高速品のサポートも行います。
また、消費電流は50nm品比でおよそ2/3に削減、DDR3標準の1.5Vのみならず、1.2V／1.35Vも
サポートすることで、消費電力は最大45%削減できます。今後本格普及をはかる40nm製品の第一弾として、
非常に優れた製品を開発することができました。

この40nmプロセスDRAMの開発においては、性能のみならずコスト競争力を意識したプロセス開発を
実施いたしました。現行の50nm設備からの転換投資はほとんど不要、また65nmプロセスからの
転換投資効率も50nmに比べ、40nmプロセスが優位となっています。その一方、エルピーダは
先端プロセス製品だけでなく、コスト面で他社50nmプロセス製品と競合できる65nm XS版を並行して
開発中であり、さらに小チップを実現する65nmプロセス製品の開発にも着手しています。これらの
複数の選択肢により、エルピーダは今後の市況の変化に柔軟に対応し、40nmプロセスの設備投資の
タイミング、台湾への技術供与の内容を決定してまいります。

エルピーダは、今後40nmプロセスの構成を増やすことで、さらなるコスト削減を図ります。
その一方で、生産効率の改善も絶えず追求しており、広島工場で7月から実施している
「プロダクト別ライン体制（モバイル向けラインとPC向けラインを別ラインとみなして管理する体制）」
では、数%の歩留まり向上を実現しました。これらのコスト削減、生産効率改善の両面から、
エルピーダの競争力強化を目指してまいります。なお、40nmプロセスのライン構成比は今後のDRAM市況を見極めた上で、
最大50%程度に引きあげる可能性があります。

40nmプロセス2GビットDDR3 SDRAMは11月にサンプル出荷、2009年内の量産開始を予定しています。

以上