エンベデッドシステムスペシャリスト Part12

午後1の配点今すぐしりてぇ
過去の配点とかってどっかで見れるの？

>>952
うーわ、ファイル名で過去のもの検索しても消されてるな
マジここ最近の話

>>953
何をそんな興奮しているの？

ついにITECのサイトの解答速報がESの午後IIだけになったなw
2時間でとける試験に3日以上かかるんです?

>>955
お前バカだろ。

>>955
itec祭会場はここですか

ITECのエンベの対策本出してるのは誰かしらんが多分そいつがおせーんだよ

さすがに微分回路は修正がはいったようだ。
太陽電池のポーリングのところは直さないのだろうか。
問題文と読み比べれば、解答になってないってのがすぐにわかるはずだが。

TACの解答で午後2撃沈確定したわ

やっぱりエスパー能力試験だ
午後1まではたぶん安全圏
午後2は合否のボーダーライン付近だな

itec
2-(2)(b)直前の回転の反対方向開店開始、α度回転したら回転停止
いや、そのα度が分からないからややこしい動作してるわけで…

午後�Uはえーから午後�T次第だな

午後2の問1設問2
処理時間の計算ってどうやったら(a)1000.1と(b)1040.1になるかわかる？
自分は1000.0と980.0になるんだけど。。。

>>964
500m*2 + 0.1m = 1000.1m
20m + 1000m + 0.1m + 20m = 1040.1m
0.05m + 1m + 200m = 201.05m = 201.1m

午後2の問2が案外簡単だから厳しく採点されそうな悪寒。

午後IIの問1の解答、納得いかない。
設問3(2)は、路上局からの障害物情報を受信したときに進行方向外のものが受信されたんだから、
車載局でもありうる解答しちゃだめだと思うんだけど。
ITECもTACもそういう解答になってないな。

路上局に位置情報を付加して
ナビのGPSと方位情報から
除外するか判定すると
記述した

>>968
路上局に位置情報は予め入ってるね。問題に書いてある。
自分は、原因は、進行方向は路上局に特有な電波の回り込みで、
対策は、車両の位置から移動方向に延長したものと、路上局の位置比較みたいな解答にした。

>>966
500m*2って1周期の500ms？
俺はこういう計算でなったんだけど。
【路側センサ演算処理直後に車停止】
499.9 + 0.1 + 499.9 + 0.1 = 1000.0

こっちはさっき980って書いたけど1020.0になった。。。
【路上局演算処理直後に路側センサから演算データ送信】
(1000 - （0.1） ) + 0.1 + 20 = 1020.0

>>965
(a)は、「路側センサが停止を検出するまでの時間」だから、
演算時間の0.1mまで含めるのはオカシイと思う。1000.0mが正解だと思ってる。
まあ演算が何をしているのか、「検出」という言葉の定義が
問題に記載されてないからジャッジできないんだけどね。クソ問題すぎる。

と思ったけど、やっぱ1000.1mな気がしてきたw

設問3(3)の対策の1秒未満でもRTBから破棄しないようにするって対策って、
寿命1秒伸ばしただけで、対して改善されなくね? いみわからんのだが。

相対速度を複数回測って平均求めるじゃダメかな？

>>974
味噌は渋滞からの急加速による相対速度の変化なので、複数回測っても、そのあとに加速したらずれるかと。

そもそも進行方向の路上局からの情報じゃなくても、
カーナビの表示範囲じゃなきゃ何の問題も無いと思うんだが、
何を問題だと思ってるんだろうね、このバカ作問者はw
こんなんで通信の仕様いじる方が頭がおかしいよ。

次スレ
http://ikura.2ch.net/test/read.cgi/lic/1398176225/

>>973
急激な速度変化があると一気にマイナス
まで落ち込んで消される可能性があると
想定して消すまでのマージンを設定する
と記述した

設問3は読めば読むほど笑えるなぁw
路車間通信で、走行車両情報提供サービスと急操作情報提供サービスを提供することを検討したけど、
結局、待機系として冗長化した(いらねーw)とか、ストーリーが馬鹿すぎる。
この意味のない流れを設問化するセンスw

>>976
ESはESPの略

解答速報みると午後１・午後２ともほぼボーダーだな
受かるも落ちるもIPAの胸先三寸か・・・・
IPAさまー　クソ問題とかひどいこといって済みませんでしたー
どうかどうかお慈悲をよろしくお願いします。

>>978
その対策の方が現実にはよっぽどいいな。
だが、IPAの採点者がそこまで融通をきかせるほど問題を理解していると思えないので、
救済はないだろうね。IPAを恨むしか無いw

>>981 こんなクソ問題をこの分野のプロに解かせるIPAなんかに媚びるなよクズ

自己採点5割、ギリギリ60点合格の経験はあるけど、
今回は自己採点4割だから、まずダメポ

>>982
開発者じゃなくてレビュアーの立場が
合格の近道とわかっていても我慢できずに
レベル4は落ちまくり

自己採点
午前1　23/30
午前2　17/25
午後1　60
午後2　53+α（記述、部分点）

午後1は配点次第でダメになる確率高し、午後2は記述と部分点で60行ってくれ

ボーダーなら安全圏でしょ

選択問題ごとに調整だったらいいんだけど、
選択問題関係なしに合計の点数を一括調整だったら、
午後IIの問1がせいぜい50点しかいってない自分は確実に撃沈した。

この試験はもう記述式なんかやめて
・半田ごて・半田を渡して壊れた電子工作を直せ
・得体の知れないボードを渡されて半日で開発環境構築しろ
とかのほうがいいんじゃないか

Verilog-HDLの記述問題なら自信あるけど電子工作やったことないわ

組み込みもどき試験だもんな

>>990
論理設計の試験は別途あってもいいと思うけどなあ。
この試験ってかなりハードよりだけど、いまいち分野を割り切れてないんだよね。
一般的な理解を問おうとして、問題が技術的に浅くなりすぎていることが、
エスパー国語化の一因だし。

解答速報みたけどTACのほうがより正解に近いような感じがするが
気のせい？

気のせいでは無いと思うよ。
ITECは明らかに変なところがあるし。

itecに従うと午後1推定60点前後だったので安心しましたです。

TAC予想で採点してみたけど、
午後1は通ってるかどうか微妙なライン、
午後2は仮に午後1が通ってても死亡の可能性大。
これで2回目の受験だが、またしても駄目か…。
秋もやってほしいよなあ。

午前午後全部70点超え。勉強は集中して1週間。読解力の勝利だぜ。ヒャッホゥ！

>>995
それが心配なんだよ

>>997 選択問題は何?

>>989
それは楽勝すぎて試験にならん

このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。