【std_logic】Verilog VHDLスレ【16'hFFFF】

どなたか教えていただければ幸いです。
design_compilerでhigh fanoutが出たって警告が出てしまいました（TIM-134)
どこがhigh fanoutになっているかしらべるコマンドがありましたら教えてください。
TCLモードだとあるみたいなんですが、私の環境ではTCLモードで
起動できないようなのです。
よろしくお願いします。