ALTERAとXILINX その２
XILINXとALTERAについて熱く語ってください。
前のスレがすでにDAT落ちしているので、テンプレはオリジナルです。
前のスレがすでにDAT落ちしているので、テンプレはオリジナルです。
|
|
|
XILINXデーターシート
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?iLanguageID=2
XILINXアンサーサーチ
http://www.xilinx.co.jp/support/searchtd.htm
ALTERAデータシート
http://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
http://www.altera.co.jp/support/kdb/spt-search_kdb_j.html
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?iLanguageID=2
XILINXアンサーサーチ
http://www.xilinx.co.jp/support/searchtd.htm
ALTERAデータシート
http://www.altera.co.jp/literature/lit-index_j.html
ALTERA知識データベース
http://www.altera.co.jp/support/kdb/spt-search_kdb_j.html
XILINX、ALTERAにかかわらず、FPGA,CPLDに関することならなんでもおけ。
質問する前にメーカーホームページのアンサーサーチなどで
ソリューションが載ってないか調べておくこと。
質問する前にメーカーホームページのアンサーサーチなどで
ソリューションが載ってないか調べておくこと。
なんか、面白いネタないの？
6 ：名無しさん＠３周年：03/04/01 12:39 ID:AA8veqV7
この春、機械科に入学した、大学生です。
機械科といっても、メカトロとかがあるので、この際、CPLDもやっておこうと
思うのですが、
とりあえず、安価な
http://www.hdl.co.jp/xsp007kit.html
を買って、LEDでも光らせてみようと思うのですが、
なんか「初歩の第一歩」的な学習書なり参考Webなぞないでしょうか？
ロジック回路は、TTLのNANDとか、JK-FFとかそんな石を買って
HLのロジック出力をテスターで見たことはある、という程度です。
機械科といっても、メカトロとかがあるので、この際、CPLDもやっておこうと
思うのですが、
とりあえず、安価な
http://www.hdl.co.jp/xsp007kit.html
を買って、LEDでも光らせてみようと思うのですが、
なんか「初歩の第一歩」的な学習書なり参考Webなぞないでしょうか？
ロジック回路は、TTLのNANDとか、JK-FFとかそんな石を買って
HLのロジック出力をテスターで見たことはある、という程度です。
>>5
ネタでしょ
ネタでしょ
正直、XILINX使いたいけど、modelsimが面倒くさすぎる。
11 ：名無しさん＠３周年：03/04/02 13:43 ID:161xqzm3
>>10
＜＜LeonardoSpectrum Altera OEM の代替製品＞＞
※LeonardoSpectrum Altera の代替といたしまして、下記のツールが
対応しております。
－QuartusII、QuartusII Web Edition の HDL 合成機能
－MAX+PlusII ユーザ向けの新しいスタンドアロンの HDL 合成ソフトウエア
モジュール（2003年4月、Web ダウンロードの開始予定）
－3rd パーティ HDL 合成ツール
（Mentor Graphics 社、Synopsys 社、Synplicity 社）
今月中に、なんとかなる！と思うのですが、どうでしょか？
＜＜LeonardoSpectrum Altera OEM の代替製品＞＞
※LeonardoSpectrum Altera の代替といたしまして、下記のツールが
対応しております。
－QuartusII、QuartusII Web Edition の HDL 合成機能
－MAX+PlusII ユーザ向けの新しいスタンドアロンの HDL 合成ソフトウエア
モジュール（2003年4月、Web ダウンロードの開始予定）
－3rd パーティ HDL 合成ツール
（Mentor Graphics 社、Synopsys 社、Synplicity 社）
今月中に、なんとかなる！と思うのですが、どうでしょか？
>>6
つーか、メカトロだったらまずはマイコンから入るのがいいのでは？
つーか、メカトロだったらまずはマイコンから入るのがいいのでは？
13 ：6：03/04/02 17:38 ID:6zD3XJ7G
>>12
あ、PICマイコンは、単なるシーケンサーとして、ですが、
ちょっとやってみました。なんで、あとCPLDの知識もちょっと
入れておきたいと思いまして。
実際に使う時は、マイコンかＰＬＤかＤＳＰか、って事になるんでしょうが、
選択肢は広くしておきたいと。
あ、PICマイコンは、単なるシーケンサーとして、ですが、
ちょっとやってみました。なんで、あとCPLDの知識もちょっと
入れておきたいと思いまして。
実際に使う時は、マイコンかＰＬＤかＤＳＰか、って事になるんでしょうが、
選択肢は広くしておきたいと。
15 ：6：03/04/03 10:24 ID:GpASXT1E
このスレなんとなく活気がないですね。景気のせいかなぁ？
17 ：名無しさん＠３周年：03/04/08 12:42 ID:LQHsss9d
,.´ / Vヽヽ
! i iﾉﾉﾘ）) 〉
i l l.´ヮ｀ﾉﾘ ＜先生！こんなのがありました！
l く/_只ヽ
|￣￣￣￣￣|
http://saitama.gasuki.com/koufuku/
! i iﾉﾉﾘ）) 〉
i l l.´ヮ｀ﾉﾘ ＜先生！こんなのがありました！
l く/_只ヽ
|￣￣￣￣￣|
http://saitama.gasuki.com/koufuku/
19 ：名無しさん＠３周年：03/04/08 15:13 ID:bHby6dJw
>>11
＜代替製品及び今後のサポート体制について＞
■アルテラ社より
・QuartusII、QuartusII Web Editionのシンセシス機能をご使用頂けます。
・MAX+PlusII、BASELINEユーザー向けの新しい無償シンセシス・ツール
をWEBサイトからダウンロードしてご使用頂けます。
（2003年4月中旬以降アルテラ社ホームページ上で提供開始予定）
まだ～？（AA略）
＜代替製品及び今後のサポート体制について＞
■アルテラ社より
・QuartusII、QuartusII Web Editionのシンセシス機能をご使用頂けます。
・MAX+PlusII、BASELINEユーザー向けの新しい無償シンセシス・ツール
をWEBサイトからダウンロードしてご使用頂けます。
（2003年4月中旬以降アルテラ社ホームページ上で提供開始予定）
まだ～？（AA略）
◇無償サポート・プログラム
2003年6月30日まで、メンターグラフィックス社の Webサイトから、既存ユー
ザー様のお申し込みに対して、LeonardoSpectrum-Altera OEM版の延長ライ
センスが発行されます。
http://www.mentorg.com/alterapromo/jp/
ライセンス期限は2003年10月15日となります。
それ以降は使用出来なくなります。
◇有償サポート・プログラム
・LeonardoSpectrum Level-1 Altera Edition を 2003年6月30日お申し込み
分まで
定価\730,000 ⇒ \115,000（８９％ OFF） でご購入可能です。
（LeonardoSpectrum-Altera、永久ライセンス、初年度保守込み）
本内容を含みます、キャンペーン情報は下記をご参照ください。
http://www.mentorg.co.jp/solution/hdl/campaign_2003/altera_oem.pdf
いままでタダだったものを８９％オフと言われてもねぇ．．．
2003年6月30日まで、メンターグラフィックス社の Webサイトから、既存ユー
ザー様のお申し込みに対して、LeonardoSpectrum-Altera OEM版の延長ライ
センスが発行されます。
http://www.mentorg.com/alterapromo/jp/
ライセンス期限は2003年10月15日となります。
それ以降は使用出来なくなります。
◇有償サポート・プログラム
・LeonardoSpectrum Level-1 Altera Edition を 2003年6月30日お申し込み
分まで
定価\730,000 ⇒ \115,000（８９％ OFF） でご購入可能です。
（LeonardoSpectrum-Altera、永久ライセンス、初年度保守込み）
本内容を含みます、キャンペーン情報は下記をご参照ください。
http://www.mentorg.co.jp/solution/hdl/campaign_2003/altera_oem.pdf
いままでタダだったものを８９％オフと言われてもねぇ．．．
21 ：名無しさん＠３周年：03/04/10 12:35 ID:EDL/K7Ic
これを機会にXilinxのシェアが伸びるのであった。
23 ：名無しさん＠３周年：03/04/10 21:22 ID:6YdpxqNz
ってことは、次のＯＥＭ合成ツールが発表されるまで、無料の合成ツールは宙ぶらりんということか。。。
FPGA Express、Leonardo Spectrumと来て、次は何で来るんだろう？
ちなみに、QuartusやMaxPlusについてるHDL合成機能は、
「おまけみたいなもんです。あてにしないでください」と代理店の人から言われてるのに、
気休めにもならないこと、言わないでほしい。
FPGA Express、Leonardo Spectrumと来て、次は何で来るんだろう？
ちなみに、QuartusやMaxPlusについてるHDL合成機能は、
「おまけみたいなもんです。あてにしないでください」と代理店の人から言われてるのに、
気休めにもならないこと、言わないでほしい。
>>21
せっかく新入社員とか新入生とかが「そろそろCPLDでもやってみるか」と思ってみる４月なのに
ツールが宙ぶらりんではなぁ、Xilinxの方に食われちゃうよねぇ。
あとはVrilog-HDLにするかVHDLにするか、、だが、世の中の解説本はVHDLの方が多い？
せっかく新入社員とか新入生とかが「そろそろCPLDでもやってみるか」と思ってみる４月なのに
ツールが宙ぶらりんではなぁ、Xilinxの方に食われちゃうよねぇ。
あとはVrilog-HDLにするかVHDLにするか、、だが、世の中の解説本はVHDLの方が多い？
>>23さん
いや，そのはなしはもうふるいよ．Quartus-2.2から
導入されている合成エンジンからの出力品質は相当なものよ。
XILINXのXSTだって，昔はカス扱いだったけれどいまはFEXPなんかと
比べモンにならないぐらいよくなっている。
LUT（ALT的にはLEか）を限界まで使い込む合成結果をALTもXILの内蔵
合成エンジンが出しているから，昔のDISTYの話はほおって置いても良いと思う。
（だって，Quartus-IIの合成エンジンって，アレじゃん・・・違いあるの？）
ということで，クオータスユーザは安泰だとおもう。
・・・・・問題はMAX+PLUS2ユーザだな．FLEX10KA，使わせろ＞ALT
いや，そのはなしはもうふるいよ．Quartus-2.2から
導入されている合成エンジンからの出力品質は相当なものよ。
XILINXのXSTだって，昔はカス扱いだったけれどいまはFEXPなんかと
比べモンにならないぐらいよくなっている。
LUT（ALT的にはLEか）を限界まで使い込む合成結果をALTもXILの内蔵
合成エンジンが出しているから，昔のDISTYの話はほおって置いても良いと思う。
（だって，Quartus-IIの合成エンジンって，アレじゃん・・・違いあるの？）
ということで，クオータスユーザは安泰だとおもう。
・・・・・問題はMAX+PLUS2ユーザだな．FLEX10KA，使わせろ＞ALT
結局VerilogがVHDLに勝ったということですね？
ネタがないということなので、こんなネタをば。
4月14日、Spartan-3のプレスリリースが発表される。
アーキテクチャーはVirtex-IIを踏襲し、エンベデド乗算器を持ちながら、
価格は同程度の集積度のSpartanIIEよりも安い。
90nmプロセスを使用し、3S5000（500万ゲート）までの集積度を誇る。
しかし、スピードグレードは-3のみ
4月14日、Spartan-3のプレスリリースが発表される。
アーキテクチャーはVirtex-IIを踏襲し、エンベデド乗算器を持ちながら、
価格は同程度の集積度のSpartanIIEよりも安い。
90nmプロセスを使用し、3S5000（500万ゲート）までの集積度を誇る。
しかし、スピードグレードは-3のみ
>>27
Spartan3の I/Oが 3.3V torelantなのかどうか、それが一番気になるよ
ゲート数を表す数字は VirtexIIの数字じゃなくて、SpartanIIEの数字と
同じスケールなので、 3S2000が2V3000に相当するらしいです
しかしファインなプロセスなのにスピードグレードが3だけなのってマジかい?
VirtexIIは一番遅いやつが4じゃなかったっけ?
Spartan3の I/Oが 3.3V torelantなのかどうか、それが一番気になるよ
ゲート数を表す数字は VirtexIIの数字じゃなくて、SpartanIIEの数字と
同じスケールなので、 3S2000が2V3000に相当するらしいです
しかしファインなプロセスなのにスピードグレードが3だけなのってマジかい?
VirtexIIは一番遅いやつが4じゃなかったっけ?
>>28
初期ロットはできませんが、最終的には3.3Vトレラントになります。
スピードグレードはギャグです。(ﾟｰﾟ;A
SpartanIIIでなく、Spartan-3にしたXilinxのネーミングセンスから。
初期ロットはできませんが、最終的には3.3Vトレラントになります。
スピードグレードはギャグです。(ﾟｰﾟ;A
SpartanIIIでなく、Spartan-3にしたXilinxのネーミングセンスから。
不条理ギャグかよ! 機械・工学板 恐るべしだわ～
ギャグが全然笑えん オマイラ芸人にならずにエンジニアになったの正解!
ギャグが全然笑えん オマイラ芸人にならずにエンジニアになったの正解!
32 ：名無しさん＠３周年：03/04/13 17:51 ID:W8Zgjjjz
>>25
>（だって，Quartus-IIの合成エンジンって，アレじゃん・・・違いあるの？）
同じなんだけど2世代くらい古いらしいって話を聞いたよ
だからやっぱり外部ツールにした方がいいですと
Leonardoってインターフェースにかなり疑問があったし、バグらしき物も
多かったと思いません？
>（だって，Quartus-IIの合成エンジンって，アレじゃん・・・違いあるの？）
同じなんだけど2世代くらい古いらしいって話を聞いたよ
だからやっぱり外部ツールにした方がいいですと
Leonardoってインターフェースにかなり疑問があったし、バグらしき物も
多かったと思いません？
34 ：32：03/04/14 02:12 ID:f8ZWJc+G
自分が参ったのは、プロジェクトの構成ファイルを変更したり、追加したりすると
余計な気を効かせて、出力ファイル名を変更してくれること。_0,_1...を追加して。
どう考えても過去のバックアップ対象の方のファイル名を変更するのが普通だと
思うんだが（emacsとかもそうだし）なんで変更後の方を変える？
Quartusに食わせるときに気づいてもファイル名を変えるだけではだめで
（中のモジュール名まで変えやがって！）ぶちきれそうになりながら
合成やり直しってのが、、、、、一回や二回じゃないんだぞ！！！
余計な気を効かせて、出力ファイル名を変更してくれること。_0,_1...を追加して。
どう考えても過去のバックアップ対象の方のファイル名を変更するのが普通だと
思うんだが（emacsとかもそうだし）なんで変更後の方を変える？
Quartusに食わせるときに気づいてもファイル名を変えるだけではだめで
（中のモジュール名まで変えやがって！）ぶちきれそうになりながら
合成やり直しってのが、、、、、一回や二回じゃないんだぞ！！！
>>31
3.3Vを出力できる必要はないが、3.3Vトレラントは欲しいよ
双方向信号だと単純に抵抗で分圧って逃げもできないしね
Xilinxもわかってるから、無理してでも3.3V I/Oに対応しようとしてるんだろう
3.3Vを出力できる必要はないが、3.3Vトレラントは欲しいよ
双方向信号だと単純に抵抗で分圧って逃げもできないしね
Xilinxもわかってるから、無理してでも3.3V I/Oに対応しようとしてるんだろう
36 ：名無しさん＠３周年：03/04/14 22:51 ID:jmZlLmK1
Max+Plus2のVerilogエントリに失望して
Quartusのも使わなかったんだけど、ここの
スレ見て試してみたら思ったよりいいね。
Leonard Spectrumより合成結果もかなり
コンパクトになったし、クリチカルパスも
短くなっている。何でも試してみるもんだ。
Quartusのも使わなかったんだけど、ここの
スレ見て試してみたら思ったよりいいね。
Leonard Spectrumより合成結果もかなり
コンパクトになったし、クリチカルパスも
短くなっている。何でも試してみるもんだ。
37 ：名無しさん＠３周年：03/04/15 09:51 ID:McJJzUKp
>>37
正規版の話をしているなら、どちらかだよ。
いったんVHDLで申請したラインセンスでは、Verilogのライセンスは
取得出来ない。
変更するには、代理店に連絡いれないとだめ。逆に言えば、代理店に
連絡すれば変えてくれる。
正規版の話をしているなら、どちらかだよ。
いったんVHDLで申請したラインセンスでは、Verilogのライセンスは
取得出来ない。
変更するには、代理店に連絡いれないとだめ。逆に言えば、代理店に
連絡すれば変えてくれる。
39 ：名無しさん＠３周年：03/04/15 17:29 ID:cTwYWDsY
40 ：名無しさん＠３周年：03/04/16 02:59 ID:bCszrR14
>>36
えっ？
LeoよりもQuartusの方が合成結果がいいの？
偏見持っていて、一度も浸かったことないです＜Quartusの論理合成
いつ頃から変わったんだろ？
以前に浸かったときは、構文解析すらいい加減だった記憶があるんだけど。
えっ？
LeoよりもQuartusの方が合成結果がいいの？
偏見持っていて、一度も浸かったことないです＜Quartusの論理合成
いつ頃から変わったんだろ？
以前に浸かったときは、構文解析すらいい加減だった記憶があるんだけど。
41 ：(σ・∀・)σ：03/04/16 04:04 ID:toI03YY1
42 ：名無しさん＠３周年：03/04/16 14:40 ID:IVLx0MFl
Xilinx CoolRunner-II
http://www.solitonwave.co.jp/product/hdl/index.html
●余裕の256マクロセル!
●超低消費電力のXilinx CoolRunner-IIデバイス
●詳しい操作マニュアル付属
●4桁7セグLED表示/RS232Cインターフェース
●簡単なA-D変換、D-A変換の実験可能
●テスト用ブザー、スイッチ付き
●ダウンロードケーブル付属のPC直接書き込み
●このクラスで群を抜く低価格!
発売記念特価
9,800円
(先着100名様)
--------------------------------------------
とりあえず買っておいたほうがいいすか？
http://www.solitonwave.co.jp/product/hdl/index.html
●余裕の256マクロセル!
●超低消費電力のXilinx CoolRunner-IIデバイス
●詳しい操作マニュアル付属
●4桁7セグLED表示/RS232Cインターフェース
●簡単なA-D変換、D-A変換の実験可能
●テスト用ブザー、スイッチ付き
●ダウンロードケーブル付属のPC直接書き込み
●このクラスで群を抜く低価格!
発売記念特価
9,800円
(先着100名様)
--------------------------------------------
とりあえず買っておいたほうがいいすか？
43 ：名無しさん＠３周年：03/04/16 23:21 ID:SY21oCxq
ステート図を入力するのに適したツールはなんでしょうか？
Visioを使っているのですが、いまいちしっくりこないんですよね。
Visioを使っているのですが、いまいちしっくりこないんですよね。
44 ：名無しさん＠３周年：03/04/17 00:54 ID:olcZCCQw
VerilogにするかVHDL
おれも悩んでる・・ どうしよ
おれも悩んでる・・ どうしよ
45 ：名無しさん＠３周年：03/04/17 08:12 ID:PK6LyJIt
>>40
QuartusIIのエントリは自動的についてくるんだから、
両方試してみたら? 俺は低レベルなRTLでエントリしたから
ビヘビアで記述している奴の話は分からないよ。
>>44 VHDLにしなさい（笑）
前にどこかの会社のページに
「ライバルがVHDLを使ってくれることを期待する」
って書いてあった。自分達はVerilogでさくっと
論理を作る間に彼らが苦労してくれれば競争力になるってね。
QuartusIIのエントリは自動的についてくるんだから、
両方試してみたら? 俺は低レベルなRTLでエントリしたから
ビヘビアで記述している奴の話は分からないよ。
>>44 VHDLにしなさい（笑）
前にどこかの会社のページに
「ライバルがVHDLを使ってくれることを期待する」
って書いてあった。自分達はVerilogでさくっと
論理を作る間に彼らが苦労してくれれば競争力になるってね。
>>40
Quartus2.1からは大幅にカシコク変わってる。
おれも偏見はあったけれど、いつまでもバグ付を出しているわけではないだろうし
コンペもバージョンアップしているから、がんばったのではないかと勝手に推測。
ところで今日気づいたけれど、サイクロンはByteBlasterMVには非対応の模様。
ByteBlaster2というのでしか、ダウンロードできんのだと。
某氏の日記でみたよ。
Quartus2.1からは大幅にカシコク変わってる。
おれも偏見はあったけれど、いつまでもバグ付を出しているわけではないだろうし
コンペもバージョンアップしているから、がんばったのではないかと勝手に推測。
ところで今日気づいたけれど、サイクロンはByteBlasterMVには非対応の模様。
ByteBlaster2というのでしか、ダウンロードできんのだと。
某氏の日記でみたよ。
48 ：名無しさん＠３周年：03/04/17 15:55 ID:NklSeRSY
あげっと
>>47
サイクロンの情報は厳密にいうと不正確
CycloneデバイスをコンフィグするのはByteBlasterMVでもOK。
だけど、専用コンフィグROM EPCSをコンフィグするのは、
ByteBlasterMVは不可でByteBlaster2だけが対応というのが正確な情報。
ヒューマンとPSIでCycloneボードをもう発売してるよね。
PSIはByteBlaster2不要って書いてあるので、
エミュレーションか書込みツールが付いている模様。
http://www.hdl.co.jp/CSP-024/index.html
http://www.prime-sys.co.jp/products/cx-usb.htm
>>47
サイクロンの情報は厳密にいうと不正確
CycloneデバイスをコンフィグするのはByteBlasterMVでもOK。
だけど、専用コンフィグROM EPCSをコンフィグするのは、
ByteBlasterMVは不可でByteBlaster2だけが対応というのが正確な情報。
ヒューマンとPSIでCycloneボードをもう発売してるよね。
PSIはByteBlaster2不要って書いてあるので、
エミュレーションか書込みツールが付いている模様。
http://www.hdl.co.jp/CSP-024/index.html
http://www.prime-sys.co.jp/products/cx-usb.htm
∧＿∧
（ ＾＾ ）＜ ぬるぽ（＾＾）
（ ＾＾ ）＜ ぬるぽ（＾＾）
FDAのC言語設計使っている人います？
http://www.future-da.com/
一度来て頂いた営業に価格知りたくなって電話したら
「退社しました」だって。
「代わりの営業の人お願いします」って言ったら「誰がいいですか？」と
ハァ？な事を聞かれたので、「じゃ、いいです」って切ってしまった。
この会社、大丈夫なのか？
http://www.future-da.com/
一度来て頂いた営業に価格知りたくなって電話したら
「退社しました」だって。
「代わりの営業の人お願いします」って言ったら「誰がいいですか？」と
ハァ？な事を聞かれたので、「じゃ、いいです」って切ってしまった。
この会社、大丈夫なのか？
53 ：名無しさん＠３周年：03/04/24 19:32 ID:Ab4l7nDC
Xilinx社のProject Navigatorを用いているのですが、
配置配線後のトランジスタ数を調べたいのです。
その際のMap Reportにある
Total equivalent gate count for design:
は、pMOS+nMOSなのでしょうか？
また面積評価も行いたいのですが、こちらの正確な値はReportから得られないのでしょうか？
単純な質問で申し訳ないのですが、何かご存知であればよろしくお願いします。
配置配線後のトランジスタ数を調べたいのです。
その際のMap Reportにある
Total equivalent gate count for design:
は、pMOS+nMOSなのでしょうか？
また面積評価も行いたいのですが、こちらの正確な値はReportから得られないのでしょうか？
単純な質問で申し訳ないのですが、何かご存知であればよろしくお願いします。
54 ：名無しさん＠３周年：03/04/24 22:37 ID:lqYrhxH8
ちょっと質問です。
ソフトウェア設計上がりで、RTL記述でのFPGAの回路設計を２年ほど経験しました。
FPGA専門の設計職の場合、この程度のスキルはどのように評価されるものなのでしょうか？
ちなみに、ASICともなるとテスト設計や、プリミティブの知識も要求されるので敷居が高そうに感じてます。
また、FPGAの外側やアナログ回路は苦手です。
でも、デジタル回路に興味あるんですよね。
SOCの時代というわけで、こういうアプローチをしているソフトウェア出身のエンジニアも増えているかなと思うんですが、
どうでしょうか？
ソフトウェア設計上がりで、RTL記述でのFPGAの回路設計を２年ほど経験しました。
FPGA専門の設計職の場合、この程度のスキルはどのように評価されるものなのでしょうか？
ちなみに、ASICともなるとテスト設計や、プリミティブの知識も要求されるので敷居が高そうに感じてます。
また、FPGAの外側やアナログ回路は苦手です。
でも、デジタル回路に興味あるんですよね。
SOCの時代というわけで、こういうアプローチをしているソフトウェア出身のエンジニアも増えているかなと思うんですが、
どうでしょうか？
>>54
2年だと期間的にはそんなにアピール出来ないので、何の回路を
作ったか、がポイントだと思う。
ただ、組み込みプログラマ上がりなら、CPUとのI／F周りの仕様
検討や、ソフト、ハード合わせての仕様検討、デバッグの能力は
評価されると思われ。
んで、FPGAの開発環境が言語ベースになっているから、バージョン
管理ソフトとか、ちょっとしたスクリプトとか、品質を上げるための
ソフトウェア工学の知識、小技は重宝されるよ。
逆に、基本的な電気の知識があるプログラマなら、組み込みの
方でも評価されるよ。最近、知らない人多いから。
2年だと期間的にはそんなにアピール出来ないので、何の回路を
作ったか、がポイントだと思う。
ただ、組み込みプログラマ上がりなら、CPUとのI／F周りの仕様
検討や、ソフト、ハード合わせての仕様検討、デバッグの能力は
評価されると思われ。
んで、FPGAの開発環境が言語ベースになっているから、バージョン
管理ソフトとか、ちょっとしたスクリプトとか、品質を上げるための
ソフトウェア工学の知識、小技は重宝されるよ。
逆に、基本的な電気の知識があるプログラマなら、組み込みの
方でも評価されるよ。最近、知らない人多いから。
56 ：名無しさん＠３周年：03/04/25 17:49 ID:Dxumy6zw
>>42
●価格について
発売記念特価9,800円は、先着100名様とさせていただいておりましたが、
発送の遅れのお詫びとしまして、しばらくの間、9,800円据え置きとさせていただきますので、
ご了承下さい。
●価格について
発売記念特価9,800円は、先着100名様とさせていただいておりましたが、
発送の遅れのお詫びとしまして、しばらくの間、9,800円据え置きとさせていただきますので、
ご了承下さい。
57 ：56：03/04/25 17:53 ID:Dxumy6zw
誰だよ↓こんな事かいてる奴は（ｗ
>クールランサーとかいうＰＬＤ使ってるらしけど、この写真見る限りでは
>２５芯のコネクターか９芯ぽいコネクターがついてるので、
>プログラムはパソコンと通信するっぽいんだけど、
>もしかして、ケーブル別売？だとしたらフザケンナだよな。
>つうか、仕様わからなさ杉。１万近くも出すんだから、もっと情報開示汁！
>クールランサーとかいうＰＬＤ使ってるらしけど、この写真見る限りでは
>２５芯のコネクターか９芯ぽいコネクターがついてるので、
>プログラムはパソコンと通信するっぽいんだけど、
>もしかして、ケーブル別売？だとしたらフザケンナだよな。
>つうか、仕様わからなさ杉。１万近くも出すんだから、もっと情報開示汁！
59 ：名無しさん＠３周年：03/04/27 19:04 ID:Wf2qleKr
>>55
ありがとうございます。
たしかに経験年数が短いので、どんな回路を作ったかで評価は変わるのでしょうね。
RTLでFPGAの回路設計なら、入門しやすいので、それだけだとあまり評価されないと思います。
せっかくかじってみた回路設計だけど、ソフトの世界に戻ろうかな。。。
（でも、ちょっと未練あり）
ありがとうございます。
たしかに経験年数が短いので、どんな回路を作ったかで評価は変わるのでしょうね。
RTLでFPGAの回路設計なら、入門しやすいので、それだけだとあまり評価されないと思います。
せっかくかじってみた回路設計だけど、ソフトの世界に戻ろうかな。。。
（でも、ちょっと未練あり）
60 ：名無しさん＠３周年：03/05/05 11:12 ID:1nQmyEHL
CQからＦＰＧＡキット
キタ━━━━━━（゜∀゜）━━━━━━！！！！
ttp://www.cqpub.co.jp/hanbai/books/33461.htm
せっかくだからサイクロンでやってほしかたよ
キタ━━━━━━（゜∀゜）━━━━━━！！！！
ttp://www.cqpub.co.jp/hanbai/books/33461.htm
せっかくだからサイクロンでやってほしかたよ
>>63
メイリングリスト
メイリングリスト
66 ：名無しさん＠３周年：03/05/06 21:07 ID:RLAt358b
>>59
＞せっかくかじってみた回路設計だけど、ソフトの世界に戻ろうかな。。。
ソフトウェアのエンジニアが、Ｃ言語でASICの設計をしてみた、という記事が日経エレクトロニクスに出てたね。
もう何年かしたら、FPGAでも当たり前になるかもしれないから、経験は無駄ではないよ、きっと。
ところで、ALTERAがレオナルドのOEMをやめたという記事のＵＲＬ、誰か知らない？
上の方で出ているのは、リンク切れしてる。
＞せっかくかじってみた回路設計だけど、ソフトの世界に戻ろうかな。。。
ソフトウェアのエンジニアが、Ｃ言語でASICの設計をしてみた、という記事が日経エレクトロニクスに出てたね。
もう何年かしたら、FPGAでも当たり前になるかもしれないから、経験は無駄ではないよ、きっと。
ところで、ALTERAがレオナルドのOEMをやめたという記事のＵＲＬ、誰か知らない？
上の方で出ているのは、リンク切れしてる。
>>66
> ところで、ALTERAがレオナルドのOEMをやめたという記事のＵＲＬ、誰か知らない？
ちょっと違うけど
http://www.cqpub.co.jp/eda/CPLDSET/license.htm
MentorGraphics社/Altera社の契約終了に伴い，OEM供給が終了されることとなりました．
http://www.altera.co.jp/support/licensing/lic-index_j.html
注： Mentor Graphics LeonardoSpectrum-Altera OEM の契約が2003年3月31日で終了しました。
4月1日以降は、LeonardoSpectrum-Altera のライセンス発行は致しませんのでご了承ください。
> ところで、ALTERAがレオナルドのOEMをやめたという記事のＵＲＬ、誰か知らない？
ちょっと違うけど
http://www.cqpub.co.jp/eda/CPLDSET/license.htm
MentorGraphics社/Altera社の契約終了に伴い，OEM供給が終了されることとなりました．
http://www.altera.co.jp/support/licensing/lic-index_j.html
注： Mentor Graphics LeonardoSpectrum-Altera OEM の契約が2003年3月31日で終了しました。
4月1日以降は、LeonardoSpectrum-Altera のライセンス発行は致しませんのでご了承ください。
68 ：名無しさん＠３周年：03/05/10 00:22 ID:vVhgIVkh
QuartusII 2.2 使ってるけど、合成結果も良くなったよ。
昔はひどかったけど、もうそろそろ Quartusで合成して
も大丈夫じゃない。
昔はひどかったけど、もうそろそろ Quartusで合成して
も大丈夫じゃない。
http://www.jma.go.jp/JMA_HP/jp/quake/
平成15年 5月12日01時14分 気象庁地震火山部 発表
12日00時57分頃地震がありました。
震源地は千葉県北西部 (北緯35.8度、東経140.1度) で震源の
深さは約60km、地震の規模（マグニチュード）は5.1と推定されます。
平成15年 5月12日01時14分 気象庁地震火山部 発表
12日00時57分頃地震がありました。
震源地は千葉県北西部 (北緯35.8度、東経140.1度) で震源の
深さは約60km、地震の規模（マグニチュード）は5.1と推定されます。
70 ：名無しさん＠３周年：03/05/12 16:44 ID:4txKa7kc
Xilinxのダウンロードケーブルですが、プリンタポートの無いノートパソコンで
ＵＳＢ－プリンタ変換ケーブルを使ってみたら、見事にダメだったので、
ＰＣＭＣＩＡ－プリンタポート みたいな物を探しているのですが
なんかありますかね？
ＵＳＢ－プリンタ変換ケーブルを使ってみたら、見事にダメだったので、
ＰＣＭＣＩＡ－プリンタポート みたいな物を探しているのですが
なんかありますかね？
71 ：名無しさん＠３周年：03/05/12 21:42 ID:LHgmu/ZB
>>73
Printer PC Card
REX-5053
標準価格￥29,800
高いなぁ。マウスコンピュータのDuronデスクトップが１台買えるねぇ。
▲ KEI-EVCBUS/LPT 40,000円（税別・ネット通販価格）
こっちはもっと高い（ｗ
ヒューマンデータの
http://www.hdl.co.jp/DLC-006/index.html
これに期待したほうがいいかなぁ
Printer PC Card
REX-5053
標準価格￥29,800
高いなぁ。マウスコンピュータのDuronデスクトップが１台買えるねぇ。
▲ KEI-EVCBUS/LPT 40,000円（税別・ネット通販価格）
こっちはもっと高い（ｗ
ヒューマンデータの
http://www.hdl.co.jp/DLC-006/index.html
これに期待したほうがいいかなぁ
75 ：名無しさん＠３周年：03/05/13 17:17 ID:WIPlNZL/
77 ：名無しさん＠３周年：03/05/14 00:47 ID:MGBZKmMl
アルテラからフリーのＯＥＭツールは出ないのかな？
ザイリンクスのＥＤＡツールの環境は、あまり評判聞かないけど、
コストパフォーマンスなんかは、どんな感じ？
ザイリンクスのＥＤＡツールの環境は、あまり評判聞かないけど、
コストパフォーマンスなんかは、どんな感じ？
>>70
ちょっとずれるけどさ。
↓ここのUSBボード使っているけど、
USB経由のFPGAコンフィグはかなり早いよ。
EP20K600Eでもコンフィグするのに1秒かからない。
ttp://www.prime-sys.co.jp/
ちょっとずれるけどさ。
↓ここのUSBボード使っているけど、
USB経由のFPGAコンフィグはかなり早いよ。
EP20K600Eでもコンフィグするのに1秒かからない。
ttp://www.prime-sys.co.jp/
━―━―━―━―━―━―━―━―━[JR山崎駅（＾＾）]━―━―━―━―━―━―━―━―━―
━―━―━―━―━―━―━―━―━[JR山崎駅（＾＾）]━―━―━―━―━―━―━―━―━―
81 ：名無しさん＠３周年：03/05/23 22:40 ID:WkFqHijP
某超大手AV機器メーカーでは、xilinxは使うなというお達しが出てるらしい。
Altera、及び、Latticeの使用を推奨してるみたい。
理由は、鉛フリーに対応していないからだって
Altera、及び、Latticeの使用を推奨してるみたい。
理由は、鉛フリーに対応していないからだって
modelsim SE 5.7C でPLIが動かないと嘆いてみるテスト。
# ** Warning: (vsim-PLI-3003) XXXX.v(1704): [TOFD] - System task or function '$lm_model' is not defined.
が出てるので、PLIの設定が間違ってるよって、代理店から言われました。
どこみりゃいいんだ
# ** Warning: (vsim-PLI-3003) XXXX.v(1704): [TOFD] - System task or function '$lm_model' is not defined.
が出てるので、PLIの設定が間違ってるよって、代理店から言われました。
どこみりゃいいんだ
そこまで投資して貰えて羨ましいな。
で、使いこなせてないとは・・・
で、使いこなせてないとは・・・
いや、PEだったんだけど、今回使うシミュレーションモデルがSWIFTの
インターフェイスとやらを持っているの。
使い方わかんない、って代理店に言ったら、PEじゃできないからSE買え！
と言われて、慌てて評価ライセンスで評価中。
つーか、最初のライセンス買うときに、「SEの機能なんて、僕たちレベルじゃ
つかわないっすよ。PEで十分っすよ。その分デジタルオシロを買いましょう」
って提案したのが自分なので、激しく責任感じているところ・・・
インターフェイスとやらを持っているの。
使い方わかんない、って代理店に言ったら、PEじゃできないからSE買え！
と言われて、慌てて評価ライセンスで評価中。
つーか、最初のライセンス買うときに、「SEの機能なんて、僕たちレベルじゃ
つかわないっすよ。PEで十分っすよ。その分デジタルオシロを買いましょう」
って提案したのが自分なので、激しく責任感じているところ・・・
>>85
SWIFTということは，Rocket-I/Oのシミュレーションですね．
いやはや，最先端をなされているとは，脱帽です．
＞つーか、最初のライセンス買うときに、「SEの機能なんて、僕たちレベルじゃ
＞つかわないっすよ。PEで十分っすよ。その分デジタルオシロを買いましょう」
ご理解します．
まさに，それを先日上司に進言したのも，僕ですから．
でも，メソタの技術サポートはかなり優秀でない？うち，聞けばすぐに教えてますよ．
>>87
Alteraのほうが鉛フリーへの着手は早かったですね．業界で一番早かった．
SWIFTということは，Rocket-I/Oのシミュレーションですね．
いやはや，最先端をなされているとは，脱帽です．
＞つーか、最初のライセンス買うときに、「SEの機能なんて、僕たちレベルじゃ
＞つかわないっすよ。PEで十分っすよ。その分デジタルオシロを買いましょう」
ご理解します．
まさに，それを先日上司に進言したのも，僕ですから．
でも，メソタの技術サポートはかなり優秀でない？うち，聞けばすぐに教えてますよ．
>>87
Alteraのほうが鉛フリーへの着手は早かったですね．業界で一番早かった．
流石にシンプリファイと同じで、五百万近いソフトを簡単には
導入出来ないからなぁ。
ウチにも一本あったがPEで出来る事以上の事をしてなかった
気がするな。（ｗ
導入出来ないからなぁ。
ウチにも一本あったがPEで出来る事以上の事をしてなかった
気がするな。（ｗ
∧＿∧
ﾋﾟｭ.ｰ ( ＾＾ ） ＜これからも僕を応援して下さいね（＾＾）。
＝〔~∪￣￣〕
＝ ◎――◎ 山崎渉
ﾋﾟｭ.ｰ ( ＾＾ ） ＜これからも僕を応援して下さいね（＾＾）。
＝〔~∪￣￣〕
＝ ◎――◎ 山崎渉
>>74
７３紹介のPCMCIA-LPTカードを会社で買ってもらったけれど
だめじゃん………ムダ金使ったな。
K栖川のは26日のメソタセミナでアルチマが紹介していて
ダウンロードとドングルが読めるって解説していたから
さっそくコンタクトしてみるよ。
７３紹介のPCMCIA-LPTカードを会社で買ってもらったけれど
だめじゃん………ムダ金使ったな。
K栖川のは26日のメソタセミナでアルチマが紹介していて
ダウンロードとドングルが読めるって解説していたから
さっそくコンタクトしてみるよ。
93 ：名無しさん＠３周年：03/06/03 04:38 ID:Jx6qEXCT
>>92
人に聞いて文句いうなら最初から聞くなっつうの。
大体、おまいは
＞＞ＰＣＭＣＩＡ－プリンタポート みたいな物を探しているのですが
＞＞なんかありますかね？
と聞いてるだろ。
３Ｆ８のデコーダでも作ってつないでなさいってこった
人に聞いて文句いうなら最初から聞くなっつうの。
大体、おまいは
＞＞ＰＣＭＣＩＡ－プリンタポート みたいな物を探しているのですが
＞＞なんかありますかね？
と聞いてるだろ。
３Ｆ８のデコーダでも作ってつないでなさいってこった
>>92
パラレルポートのドングルや周辺機器を使いたいなら間違ってもパラレルポート無し
のノートパソコンは買わないこと。
一時期レガシーフリーということでノートパソコンからパラレルポートのコネクタが消
えたけど最近のThinkpadでは復活してるね。
シリアルはUSBの変換アダプタで結構代用できるけどパラレルはポートを直接叩い
ていることが多いので内蔵でないと動かないことが多い。
パラレルポートのドングルや周辺機器を使いたいなら間違ってもパラレルポート無し
のノートパソコンは買わないこと。
一時期レガシーフリーということでノートパソコンからパラレルポートのコネクタが消
えたけど最近のThinkpadでは復活してるね。
シリアルはUSBの変換アダプタで結構代用できるけどパラレルはポートを直接叩い
ていることが多いので内蔵でないと動かないことが多い。
96 ：名無しさん＠３周年：03/06/03 11:32 ID:eIikX7bC
【クレジットカードのショッピング枠を現金化！】
クレジットカードで買い物をすると、商品代金の８０～９０％のキャッシュバック！！
１０万円の買い物をすれば８～９万円の現金がお手元に！！
■■朝日カード■■
http://www2.pekori.to/~ryu/asahi/
クレジットカードで買い物をすると、商品代金の８０～９０％のキャッシュバック！！
１０万円の買い物をすれば８～９万円の現金がお手元に！！
■■朝日カード■■
http://www2.pekori.to/~ryu/asahi/
明日、大阪のアルテラなんちゃら行ってくる。
サイクロンかDSPキット当たって欲しいな。
サイクロンかDSPキット当たって欲しいな。
現地から
みんな眠そうだ。抽選まであとひといき。当たれ、キット
みんな眠そうだ。抽選まであとひといき。当たれ、キット
103 ：名無しさん＠３周年：03/06/06 17:49 ID:vMd2Gt7A
>102
>99,100ではないが、レポート書く役が当たりましたとかなら
大笑い。内容的にはどうだったか、レポートを(ry
>99,100ではないが、レポート書く役が当たりましたとかなら
大笑い。内容的にはどうだったか、レポートを(ry
はずれました。
しょうがないのでクーポン使ってNiosサイクロンキットを買う予定。
しょうがないのでクーポン使ってNiosサイクロンキットを買う予定。
なんだ cycloneのセミナー開催されないのか・・・
flex10KE => cyclone 代理店の言うほど使えるものじゃないような気がするが
メモリ周りのアーキテクチャや配線遅延時間。
Spartan ＝＞ Spartan-2ほどの良い良いインパクトさは感じないな。
I/Oのスイッチング速度もこんなものか？程度。stratixと比較しちゃイカン。
みんなはどう？採用はじめた？
メモリ周りのアーキテクチャや配線遅延時間。
Spartan ＝＞ Spartan-2ほどの良い良いインパクトさは感じないな。
I/Oのスイッチング速度もこんなものか？程度。stratixと比較しちゃイカン。
みんなはどう？採用はじめた？
今までMAX+PLUSIIしか使ったことがなかったため、そろそろQuartusでも
触ってみようと思いWebEditionの最新版をインストールしてみました。
試しにインバータ１個に入出力ピンをつけただけの回路をコンパイルした
ところいきなり致命的エラーが出てQuartusはお亡くなりになりました。
パソコンのOS(Win98SE)が悪いのか、スペック(Pen2-450/256M RAM)が
低すぎたのか分かりませんが、一気に使う気が失せてアンインストール
してしまいました。
触ってみようと思いWebEditionの最新版をインストールしてみました。
試しにインバータ１個に入出力ピンをつけただけの回路をコンパイルした
ところいきなり致命的エラーが出てQuartusはお亡くなりになりました。
パソコンのOS(Win98SE)が悪いのか、スペック(Pen2-450/256M RAM)が
低すぎたのか分かりませんが、一気に使う気が失せてアンインストール
してしまいました。
だね、Win2Kにしたら嘘のように機嫌が良くなったって話はよく聞くよ。
確かに。WindowsXPはまだ見送っておけ…
あ、あともう一つ。
Meなんて、無かった事にしておけ…
Meなんて、無かった事にしておけ…
すげ～お気に入り↓↓
ttp://www.prime-sys.co.jp/products/cx-usb.htm
USB経由でCycloneのコンフィグできるし、
ByteBlaster2のエミュレーション機能も付いてる。
基板も赤いからCycloneも3倍高速に動くかも！？
ttp://www.prime-sys.co.jp/products/cx-usb.htm
USB経由でCycloneのコンフィグできるし、
ByteBlaster2のエミュレーション機能も付いてる。
基板も赤いからCycloneも3倍高速に動くかも！？
>>116
社員の方でしょうか？
社員の方でしょうか？
Quatus 3.0 の情報ある？
>>120
水曜日正式に発表だそうです。
水曜日正式に発表だそうです。
そうなんだ。ありがとう。
え？ 3.0が出るの？はじめてきいた
125 ：名無しさん＠３周年：03/06/24 17:56 ID:6awIHU9y
新しければいいというものでもないけど、
3.0 あげ
http://www.altera.co.jp/products/software/pld/products/q2/qts-index_fl_j.html
3.0 あげ
http://www.altera.co.jp/products/software/pld/products/q2/qts-index_fl_j.html
FLEX 10K サポートか
今、アルテラの仕事抱えてないから、ちょっと入れてみようかな・・・
コマンドラインからの自動フローいいね。試す価値あるな。
Xilinxは夜中にバッチでフィッティングが簡単だった。
アルテラもいつかバッチでフィッティングできるようにせねば
と思っていたので、時期的にはばっちりだ。
Xilinxは夜中にバッチでフィッティングが簡単だった。
アルテラもいつかバッチでフィッティングできるようにせねば
と思っていたので、時期的にはばっちりだ。
129 ：名無しさん＠３周年：03/06/25 12:22 ID:R0fnoGM2
学生です。
無料版のXilinXのツール（XilinX ISE）とModelSimを入れてみたのですが、
これらって使用期限あるんですか？
XilinXの方は、起動すると「評価版は60日有効だよん」という表示が下記に出ているし
ModelSimの方は、ライセンスファイルの有効日付（？）が１年後になっているし。
学生といっても個人の趣味でやっているので、学校で買って貰うわけにも
いかないのですが、どうなんでしょうか？
無料版のXilinXのツール（XilinX ISE）とModelSimを入れてみたのですが、
これらって使用期限あるんですか？
XilinXの方は、起動すると「評価版は60日有効だよん」という表示が下記に出ているし
ModelSimの方は、ライセンスファイルの有効日付（？）が１年後になっているし。
学生といっても個人の趣味でやっているので、学校で買って貰うわけにも
いかないのですが、どうなんでしょうか？
>>129
モデルシムは規模制限あるでしょ。
機能も結構削っていあるけど、規模制限が一番つらかったと思う。
ISEの方はデバイスに制限がある。
この辺りかな。
http://support.xilinx.co.jp/ise/products/webpack_config.htm
昔はXilinxもstudentエディッションみたいな形で、一万かそこらの
ツール売ってたんだけどね。いい時代だな。
モデルシムは規模制限あるでしょ。
機能も結構削っていあるけど、規模制限が一番つらかったと思う。
ISEの方はデバイスに制限がある。
この辺りかな。
http://support.xilinx.co.jp/ise/products/webpack_config.htm
昔はXilinxもstudentエディッションみたいな形で、一万かそこらの
ツール売ってたんだけどね。いい時代だな。
131 ：129：03/06/25 15:21 ID:7OsR5oHH
>>129
こんなやつです。
WARNING:Xst:1530 - You are using an evaluation version of Xilinx Software.
In 60
days, this program will not operate. For more information about this product,
please refer to the Evaluation Agreement,
which was shipped to you along with
the Evaluation CDs.
To purchase an annual license for this software, please contact your local
Field Applications Engineer (FAE) or salesperson. If you have any questions,
or if we can assist in any way, please send an email to: [email protected]
Thank You!
こんなやつです。
WARNING:Xst:1530 - You are using an evaluation version of Xilinx Software.
In 60
days, this program will not operate. For more information about this product,
please refer to the Evaluation Agreement,
which was shipped to you along with
the Evaluation CDs.
To purchase an annual license for this software, please contact your local
Field Applications Engineer (FAE) or salesperson. If you have any questions,
or if we can assist in any way, please send an email to: [email protected]
Thank You!
test
133 ：名無しさん＠３周年：03/06/25 17:23 ID:VTl1X5Ym
あぼーん
>>135
今使ってるのがVirtex2の6000、だいたい30分くらい。
外部メモリ周りの回路で、DCMの位相をちょっとずつ変えて、
一番よいところを探すときに便利。
位相の設定が違うucf(アルテラだとｃｓｆ）のファイルを複数用
意して、取り替えながらバッチで走らせる。
あと、基板の電源の安定性見るときに、いろんな周波数で、
I/Oトグルさせて傾向見たりするときに、DCMの周波数だけが
違う同じ回路がいくつかいる。
それくらいか・・・
アルテラでもAPEX1500Eとか、Stratixのでかいのになると
30～1時間かかるでしょ。
今使ってるのがVirtex2の6000、だいたい30分くらい。
外部メモリ周りの回路で、DCMの位相をちょっとずつ変えて、
一番よいところを探すときに便利。
位相の設定が違うucf(アルテラだとｃｓｆ）のファイルを複数用
意して、取り替えながらバッチで走らせる。
あと、基板の電源の安定性見るときに、いろんな周波数で、
I/Oトグルさせて傾向見たりするときに、DCMの周波数だけが
違う同じ回路がいくつかいる。
それくらいか・・・
アルテラでもAPEX1500Eとか、Stratixのでかいのになると
30～1時間かかるでしょ。
皆、スペック高いマシン使ってるんだね…
クオータスのバージョンにやられました。
APEXでPLLの出力を、そのまま使う回路と、反転して使う回路を
混在させたら、クオータス2.0の時はOKだった回路が、2.2では
フィッティングが通らなくなってた。
代理店聞いて、いろいろやったけど、結局2.0に戻してしまった。
月曜日また代理店聞いてみるけど、3.0にしてくれって言われる
んだろうなぁ。
マイナーバージョンでこれだから、メジャーバージョン上げるの
怖いな。どうせすぐに、「こんなに早くなりました！」って3.1
出るよなぁ。
APEXでPLLの出力を、そのまま使う回路と、反転して使う回路を
混在させたら、クオータス2.0の時はOKだった回路が、2.2では
フィッティングが通らなくなってた。
代理店聞いて、いろいろやったけど、結局2.0に戻してしまった。
月曜日また代理店聞いてみるけど、3.0にしてくれって言われる
んだろうなぁ。
マイナーバージョンでこれだから、メジャーバージョン上げるの
怖いな。どうせすぐに、「こんなに早くなりました！」って3.1
出るよなぁ。
大阪のcycloneのセミナーって7月4日じゃなかったっけ??
今見たら7月1日になってるけど、なんなのこれ??
今見たら7月1日になってるけど、なんなのこれ??
MAX+PLUSII Advanced Synthesisってどう？
使い物になる？
使い物になる？
なんでquartus 2 v3の話が伝わってこないんだ??
アルチマだかアルティマだか知らんがあそこはなにやってるんだ??
10KAに使える環境があるならさっさと伝えろ
根本的になってないよとおもうよこの企業は。
アルチマだかアルティマだか知らんがあそこはなにやってるんだ??
10KAに使える環境があるならさっさと伝えろ
根本的になってないよとおもうよこの企業は。
>>141
あるちま・・・それでよく開発やってられるな。(ﾌﾟ
あるちま・・・それでよく開発やってられるな。(ﾌﾟ
AとXしか選択肢ないからなぁ。
144 ：ﾃﾟ汁 ◆Db/E231N/A ：03/07/06 21:06 ID:ihjDLx+m
QuartusII 3 WebEdition ﾀﾞｳｿ記念age
合成効率はよくなった。エンジンが変わったかな?
これで Leonardo Spectrum の無償版を使う理由が激減した。
フィッティングが良くなったかどうかはノーコメント。
あと、ライセンスマネージャが改良されていて、
Default route のインタフェイスじゃないNICのMACを
拾ってくれるようになった。
合成効率はよくなった。エンジンが変わったかな?
これで Leonardo Spectrum の無償版を使う理由が激減した。
フィッティングが良くなったかどうかはノーコメント。
あと、ライセンスマネージャが改良されていて、
Default route のインタフェイスじゃないNICのMACを
拾ってくれるようになった。
145 ：名無しさん＠３周年：03/07/06 23:32 ID:yg1K8heD
私とうとう脱いじゃった♪
http://alink3.uic.to/user/angeler.html
http://alink3.uic.to/user/angeler.html
安いのでＸにしました。てへっ。
サイクロンキットなかなかこないな・・・・
148 ：名無しさん＠３周年：03/07/10 21:27 ID:5Mqxmuk0
Design Wave MagazineにてNios大特集記念あげ
ちくしょー！！win98で3.0つかえねええええ！！
これはwin2000を買えという啓示ですかねえ。
これはwin2000を買えという啓示ですかねえ。
いまどきW98を使ってるｱﾌｫがいたのかね
ちょっと古い開発ツールのハードウェアキーがWin2000では認識してくれない
ので仕方なくWin98SE使ってます。あとパラレルポート接続のＲＯＭライタも
ＤＯＳ窓で使うのでWin98はまだ現役です。
ので仕方なくWin98SE使ってます。あとパラレルポート接続のＲＯＭライタも
ＤＯＳ窓で使うのでWin98はまだ現役です。
そろそろパラキーはやめて欲しい
154 ：名無しさん＠３周年：03/07/15 03:34 ID:JsItjnpR
LogicLockって、フリー版にもつけてくれよ。
絶対必要だと思うんだけど。。。
絶対必要だと思うんだけど。。。
__∧＿∧_
|（ ＾＾ ）| ＜寝るぽ（＾＾）
|＼⌒⌒⌒＼
＼ |⌒⌒⌒~| 山崎渉
~￣￣￣￣
>>154
何のために有料の製品があるんだろうね？（ｗ
何のために有料の製品があるんだろうね？（ｗ
157 ：名無しさん＠３周年：03/07/16 19:19 ID:/L5D8sBY
HDL屋向けの資格って何かねえの？
基本情報処理はもってるけど、イマイチずれてるからな。
基本情報処理はもってるけど、イマイチずれてるからな。
158 ：名無しさん＠３周年：03/07/16 19:23 ID:WwaKxtzk
161 ：名無しさん＠３周年：03/07/17 11:06 ID:OoSPkkUp
転職の時に多少は有利になるのかね？
162 ：名無しさん＠３周年：03/07/21 02:19 ID:1kpRK8Pa
>>156
石屋は石で稼げ、と言いたい
石屋は石で稼げ、と言いたい
164 ：LPM：03/07/24 00:28 ID:cnfdP0xC
ちょいと質問です。
QuartusII 2.2 を使っているのですが、
MigaWizard PlｕgｰIn Maneger の操作を
ｔｃｌ とかで自動化できませんか？
QuartusII 2.2 を使っているのですが、
MigaWizard PlｕgｰIn Maneger の操作を
ｔｃｌ とかで自動化できませんか？
そして、ISE 5.2 SP3 についてくるIMPACTが、WindowsXPで激しく
動かない。
パラレルポート＋JTAGでコンフィグレーションできない。エラーが
出るときやら、ケーブルを認識しないときとか、いろいろある。
（パソコン依存）。
ちょっと、代理店確認してみるけど、「こうしたら動くよ」みたいな
情報キボン
動かない。
パラレルポート＋JTAGでコンフィグレーションできない。エラーが
出るときやら、ケーブルを認識しないときとか、いろいろある。
（パソコン依存）。
ちょっと、代理店確認してみるけど、「こうしたら動くよ」みたいな
情報キボン
解決したよ！
FlashLinkのドライバを無効にしたら動いた。
チップスコープと、FlashLinkとどっちか選ばないと
いけないようだ。
FlashLinkのドライバを無効にしたら動いた。
チップスコープと、FlashLinkとどっちか選ばないと
いけないようだ。
>166-167
メモさせていただきます
メモさせていただきます
169 ：LPM：03/07/29 00:09 ID:WQvs0iKe
>>165
他人、あるいは自分が時間がたってから設計を確実に再現するのにどうするか考えていました。
生成したファイルやドキュメントを残してけばいいのですが、
生成スクリプトが作れるのであれば用意しておいても親切かと。
代理店に聞いてみようと思います。
ちょっと望み薄のような気もするのですが。
他人、あるいは自分が時間がたってから設計を確実に再現するのにどうするか考えていました。
生成したファイルやドキュメントを残してけばいいのですが、
生成スクリプトが作れるのであれば用意しておいても親切かと。
代理店に聞いてみようと思います。
ちょっと望み薄のような気もするのですが。
この年になって、オシロのプローブ付けたら安定する回路を
作っちまった。鬱だしのう。
みんなもPLLの電源には気を付けてね。
作っちまった。鬱だしのう。
みんなもPLLの電源には気を付けてね。
172 ：名無しさん＠３周年：03/07/29 13:00 ID:x6RVa7E9
プローブってC成分？
175 ：名無しさん＠３周年：03/07/30 17:45 ID:t2o2SpRI
こんなに見えちゃってヤバクない？？？
抜いても抜いても また勃起しまくり・・・
↓ ↓ ↓
☆★☆★ 海外サイトだから安心無修正 ★☆★☆
http://upbbs.s2.x-beat.com/linkvp/linkvp.html
http://upbbs.s2.x-beat.com/linkvp/linkvp.html
☆★☆★ 本気汁丸出しのお○○こが！ ★☆★☆
抜いても抜いても また勃起しまくり・・・
↓ ↓ ↓
☆★☆★ 海外サイトだから安心無修正 ★☆★☆
http://upbbs.s2.x-beat.com/linkvp/linkvp.html
http://upbbs.s2.x-beat.com/linkvp/linkvp.html
☆★☆★ 本気汁丸出しのお○○こが！ ★☆★☆
176 ：ぼるじょあ ◆yBEncckFOU ：03/08/02 02:59 ID:CoKLCWZs
∧＿∧ ∧＿∧
ﾋﾟｭ.ｰ （ ・３・） ( ＾＾ ） ＜これからも僕たちを応援して下さいね（＾＾）。
＝〔~∪￣￣￣∪￣￣〕
＝ ◎――――――◎ 山崎渉&ぼるじょあ
ﾋﾟｭ.ｰ （ ・３・） ( ＾＾ ） ＜これからも僕たちを応援して下さいね（＾＾）。
＝〔~∪￣￣￣∪￣￣〕
＝ ◎――――――◎ 山崎渉&ぼるじょあ
サイクロンキットまだこないな
すいません、ご存じの方がいれば教えてください。
FPGAでPCIのI/Fを作っているのですが、マザーボードからの
クロックが来ません。
最近のマザーボードって、ブート時にどこかの信号を見て、
CLKを止めたりしていますか？
当然、市販のボードを指したときは、CLKは出力されています。
FPGAでPCIのI/Fを作っているのですが、マザーボードからの
クロックが来ません。
最近のマザーボードって、ブート時にどこかの信号を見て、
CLKを止めたりしていますか？
当然、市販のボードを指したときは、CLKは出力されています。
>>178
デバイスが挿さってない停止する物もある。
しかし、最初のコンフィグサイクルでは絶対出てるから
よく観察してみる事。
どうせ測定ミスか、クロック入力のつもりで出力端子でも
接続してるんだろ？
デバイスが挿さってない停止する物もある。
しかし、最初のコンフィグサイクルでは絶対出てるから
よく観察してみる事。
どうせ測定ミスか、クロック入力のつもりで出力端子でも
接続してるんだろ？
>>178
179のいうとおり。
コンフィグレーションサイクルで失敗すると以降のCLK発行を
停止するチップセットがほとんど。
シミュレータ使ってコンフィグレーションサイクルに正しく
応答できるか、もしくはコンストレイン間違えていないか
よくチェックしてみな。
ちなみにこの現象、CQの別冊PCI本にも書いてあったなぁ。
179のいうとおり。
コンフィグレーションサイクルで失敗すると以降のCLK発行を
停止するチップセットがほとんど。
シミュレータ使ってコンフィグレーションサイクルに正しく
応答できるか、もしくはコンストレイン間違えていないか
よくチェックしてみな。
ちなみにこの現象、CQの別冊PCI本にも書いてあったなぁ。
182 ： ：03/08/08 18:02 ID:aqMP5QpE
そんな未完成なものを突っ込んでおいて質問に来るなタコ
183 ：名無しさん＠３周年：03/08/09 12:14 ID:VhVQzeZV
ｽﾏｿ。
マックスPlusIIをPCにインストールしたいんだけど、
モジュールがダウンロードできません。
モジュールそのものが無いっぽいんだけど、
どうしたもんだろ？
マックスPlusIIをPCにインストールしたいんだけど、
モジュールがダウンロードできません。
モジュールそのものが無いっぽいんだけど、
どうしたもんだろ？
モジュールって何でしょう？
MAX＋PLIS2使っているけどモジュールというのを意識した
ことないです。
アルテラのサイトからBaseLineが落とせないというのなら、
私もそうです。
MAX＋PLIS2使っているけどモジュールというのを意識した
ことないです。
アルテラのサイトからBaseLineが落とせないというのなら、
私もそうです。
>>184氏
今、上手く行っているぽいです。（昨日はダメだったのに理由不明）
Web上から勝手にインストールされるもの
なんですかね？
一生懸命、ftp://ftp.altera.com/outgoing/release/baseline10_2.exe
を実行しています。
今、上手く行っているぽいです。（昨日はダメだったのに理由不明）
Web上から勝手にインストールされるもの
なんですかね？
一生懸命、ftp://ftp.altera.com/outgoing/release/baseline10_2.exe
を実行しています。
. .: : : : : : : : :: :::: :: :: : :::::::::::::::::::::::::::::::::::::::::::::::::::::::::::
. . : : : :: : : :: : ::: :: : :::: :: ::: ::: ::::::::::::::::::::::::::::::::::::::
. . .... ..: : :: :: ::: :::::: :::::::::::: : :::::::::::::::::::::::::::::::::::::::::::::
Λ＿Λ . . . .: : : ::: : :: ::::::::: :::::::::::::::::::::::::::::
/:彡ミ゛ヽ;）ー､ ダメっぽい・・・
/ :::/:: ヽ、ヽ、 ::i . .:: :.: ::: . :::::::::::::::::::::::::::::::::::::::
/ :::/;;: ヽ ヽ ::ｌ . :. :. .:: : :: :: :::::::: : ::::::::::::::::::
￣￣￣（_,ノ ￣￣￣ヽ､_ノ￣￣￣￣
. . : : : :: : : :: : ::: :: : :::: :: ::: ::: ::::::::::::::::::::::::::::::::::::::
. . .... ..: : :: :: ::: :::::: :::::::::::: : :::::::::::::::::::::::::::::::::::::::::::::
Λ＿Λ . . . .: : : ::: : :: ::::::::: :::::::::::::::::::::::::::::
/:彡ミ゛ヽ;）ー､ ダメっぽい・・・
/ :::/:: ヽ、ヽ、 ::i . .:: :.: ::: . :::::::::::::::::::::::::::::::::::::::
/ :::/;;: ヽ ヽ ::ｌ . :. :. .:: : :: :: :::::::: : ::::::::::::::::::
￣￣￣（_,ノ ￣￣￣ヽ､_ノ￣￣￣￣
おととい、ア○ティマに「ベース・ライン落とせません。確認してよ」
って聞いたら、「今は落とせますよ～」って回答もらったので、
てっきりうちの会社の問題かと思ってました。
やっぱ、だめなのか・・・
って聞いたら、「今は落とせますよ～」って回答もらったので、
てっきりうちの会社の問題かと思ってました。
やっぱ、だめなのか・・・
baseline10_2.exe はFTPソフトでダウンロードできたけど、
実行すると、強制終了されてしまいます。
ヽ(´▽｀；)/
OSは98 2nd、2Kともに×
実行すると、強制終了されてしまいます。
ヽ(´▽｀；)/
OSは98 2nd、2Kともに×
自己解凍データじゃなかったのか(ﾟ▽ﾟ＊)
・・・
インストール完了。
・・・
ライセンスファイルはどこのディレクトリにブッコム？？
・・・
インストール完了。
・・・
ライセンスファイルはどこのディレクトリにブッコム？？
readmeのとおりにライセンスセットアップして
フィーチャーしたのにグラフィックエディタを
起動できないぞ ｺﾞﾙｧ!!!(ﾟДﾟ)
フィーチャーしたのにグラフィックエディタを
起動できないぞ ｺﾞﾙｧ!!!(ﾟДﾟ)
ちなみに、
FLEXlm error : -88,309
For further information ,reter to the FLEXlm End User Manual,
available at "www.globetrotter.com"
FLEXlm error : -88,309
For further information ,reter to the FLEXlm End User Manual,
available at "www.globetrotter.com"
おそらく、このラインが妖しいと思うのだが、
line 5 の<port>が何を示しているのかが分からない。
(;´Д｀)
1>(For Windows 98 only) Specify the name of the server where your license file is
2> stored by adding a line to your autoexec.bat >file, which is usually located in your c: directory.
3>To specify the license.dat file, add one of the following lines to your >autoexec.bat file:
4>
5>set LM_LICENSE_FILE <port>@<license server name>
6>
7>You must restart Windows after saving changes in the autoexec.bat file.
line 5 の<port>が何を示しているのかが分からない。
(;´Д｀)
1>(For Windows 98 only) Specify the name of the server where your license file is
2> stored by adding a line to your autoexec.bat >file, which is usually located in your c: directory.
3>To specify the license.dat file, add one of the following lines to your >autoexec.bat file:
4>
5>set LM_LICENSE_FILE <port>@<license server name>
6>
7>You must restart Windows after saving changes in the autoexec.bat file.
ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━ !!!!!
PCの時計が1998のままだったのが原因でした。
PCの時計が1998のままだったのが原因でした。
おいおい
おつかれ。
おつかれ。
つまらん書き込みでスレッドを汚すな馬鹿
ｺﾞﾒﾝﾈ。
Altera社の5万ゲート相当（2,910ロジック・エレメント）のFPGA「Cyclone EP1C3」
http://www.cqpub.co.jp/dwm/next_issue/pcb2.htm
XilinXじゃないし、CPLDじゃないし(´･ω･｀)ｼｮﾎﾞｰﾝ
http://www.cqpub.co.jp/dwm/next_issue/pcb2.htm
XilinXじゃないし、CPLDじゃないし(´･ω･｀)ｼｮﾎﾞｰﾝ
コンフィグROMが実装できるスペースがあるようだ。
夏休み前の大掃除でEPC1が大量に出てきた。
サイクロンキットきたのに、遊ぶ時間がない。
202 ：名無しさん＠３周年：03/08/11 02:41 ID:3ZnPyT2T
>>198
この写真の奴は手半田ぽ
この写真の奴は手半田ぽ
204 ：名無しさん＠３周年：03/08/12 11:19 ID:MPU/Aau/
なんだか、会社やめることになりそうだ。
これで、サイクロンキットで遊べそう・・・・、でいいのか？
これで、サイクロンキットで遊べそう・・・・、でいいのか？
>>207
昨年末に仕事でどうしてもCPLDをつかわんといけなかったので
ちょうどDWM誌のMAX7256Aで試験ができて製品が納めれて
とても助かったっす。結局部品入手も時間が掛かったんで、５冊
買って活用したなぁ・・・本誌は新人にあげちゃったけれど。
今回も3冊ぐらい買って用意しておこう。あまった本は息子にでも
あげるつもり。現在中学生のガキンチョが興味持ってくれればい
いけれどね。
（あと２ヶ月早ければ夏の工作にやらせるんだった）
昨年末に仕事でどうしてもCPLDをつかわんといけなかったので
ちょうどDWM誌のMAX7256Aで試験ができて製品が納めれて
とても助かったっす。結局部品入手も時間が掛かったんで、５冊
買って活用したなぁ・・・本誌は新人にあげちゃったけれど。
今回も3冊ぐらい買って用意しておこう。あまった本は息子にでも
あげるつもり。現在中学生のガキンチョが興味持ってくれればい
いけれどね。
（あと２ヶ月早ければ夏の工作にやらせるんだった）
手際の悪い奴だな
ところで、プロのおまえら教えてください。
デザインに使うマシンはどのようなスペックがよいですか?
殊にQuartus IIで具合のいいマシン構成きぼん。
わたしが使ったマシンでいちばんよかったのは
AthlonXP のものだった。
(業務でｱﾑﾄﾞなんて使うわけﾈｰﾖという声がきこえてきそうだ…)
わたしは素人。
デザインに使うマシンはどのようなスペックがよいですか?
殊にQuartus IIで具合のいいマシン構成きぼん。
わたしが使ったマシンでいちばんよかったのは
AthlonXP のものだった。
(業務でｱﾑﾄﾞなんて使うわけﾈｰﾖという声がきこえてきそうだ…)
わたしは素人。
現行でヨドバシに売られているぐらいのスペックがあれば充分
>>213
今のマシンは、P3、1G、メモリ1Gって構成。
で、ModelSimも併用してる。
今設計してる物件の具体的なコンパイル時間等を書きますと・・・
ストラの25を使って現在の内部ロジック使用率は、45[%]位で
一時間前後って感じかな。
Simは、全モジュールとテストベンチ（PCIとDDRSDRAMのモデル）を
繋いだ状態で、1[ms]流すのにおよそ、20～30分てとこだろうか。
Sim、合成、デバッグって言うTATを考えると、マシンパワーはあるに
越した事が無い、ってかもっと欲しいと思う今日この頃。
予算が承認されたら、オプテロンDualを試したいとも思ってる。
今のマシンは、P3、1G、メモリ1Gって構成。
で、ModelSimも併用してる。
今設計してる物件の具体的なコンパイル時間等を書きますと・・・
ストラの25を使って現在の内部ロジック使用率は、45[%]位で
一時間前後って感じかな。
Simは、全モジュールとテストベンチ（PCIとDDRSDRAMのモデル）を
繋いだ状態で、1[ms]流すのにおよそ、20～30分てとこだろうか。
Sim、合成、デバッグって言うTATを考えると、マシンパワーはあるに
越した事が無い、ってかもっと欲しいと思う今日この頃。
予算が承認されたら、オプテロンDualを試したいとも思ってる。
>>215
Modelsimは，PEかSE？
１ミリ秒流すのに30分ってーのは，あまりに時間かかりすぎかと。
こっちはPCI-X＋128bitDDRのテストベンチでタイミングシミュレーションしても
1S25で数分ぐらいだけれどね。ひょっとしてAEじゃない？なら，PE/SE買わない
と，マシン変えても速度は変わらないよ．タイマでウェイト入れているから。
Modelsimは，PEかSE？
１ミリ秒流すのに30分ってーのは，あまりに時間かかりすぎかと。
こっちはPCI-X＋128bitDDRのテストベンチでタイミングシミュレーションしても
1S25で数分ぐらいだけれどね。ひょっとしてAEじゃない？なら，PE/SE買わない
と，マシン変えても速度は変わらないよ．タイマでウェイト入れているから。
217 ： ：03/08/22 21:07 ID:USVw5j87
マシンスペックを書いてくれよ。（ｗ
>>218
とりあえずModelSIM-SEの5.7cにしたら？
5.5は古いんじゃないかな．．．5.6bからdでStratixのシミュレーションモデルの
解析？っていうのElaborateが早くなったし。
とりあえずModelSIM-SEの5.7cにしたら？
5.5は古いんじゃないかな．．．5.6bからdでStratixのシミュレーションモデルの
解析？っていうのElaborateが早くなったし。
Spartan3に期待 sage
>>へーそうなんだ。メソタもなかなかあこぎなことするなー
ところでＰＣＩ－Ｘの良書ってある？
情報キボンヌ。
すれ違いでスマソsage
ところでＰＣＩ－Ｘの良書ってある？
情報キボンヌ。
すれ違いでスマソsage
普通にこれじゃだめか？
http://www.amazon.co.jp/exec/obidos/ASIN/0929392639/
http://www.amazon.co.jp/exec/obidos/ASIN/0201726823/
上の方がわかりやすいとは思うが。
http://www.amazon.co.jp/exec/obidos/ASIN/0929392639/
http://www.amazon.co.jp/exec/obidos/ASIN/0201726823/
上の方がわかりやすいとは思うが。
間違えた。
下の、システム・アーキテクチャの方がわかりやすいと思う。
下の、システム・アーキテクチャの方がわかりやすいと思う。
今日はデザインウェーブ10月号発売日ですね。昼休みに近所の本屋さんに行って
買ってきました。田舎なので２冊しかありませんでした。
買ってきました。田舎なので２冊しかありませんでした。
225 ：名無しさん＠３周年：03/09/10 22:30 ID:K0wD3vE7
私もDesignWaveMagazine買ってきました
なんか微妙に使いづらい基板ですね…
なんか微妙に使いづらい基板ですね…
226 ：名無しさん＠３周年：03/09/11 01:15 ID:8QKPsyfQ
買ってもそのままじゃまともに使えない。
別売りの汎用評価ボードよりNiosを動かすメモリがのったボードが欲しいな。
EPCS1のプルアップは忘れたらしい。
EPCS1のプルアップは忘れたらしい。
228 ：名無しさん＠３周年：03/09/12 01:52 ID:rv2D3NjS
シミュレータはQuartus2に付属のWave Form Editorしか使ったことないけど、
Model Simみたいな専用のツールを使うメリットはどういうところなんでしょうか？
あと、HDLでテストベンチを書くのとの違いは何なんでしょうか？
Model Simみたいな専用のツールを使うメリットはどういうところなんでしょうか？
あと、HDLでテストベンチを書くのとの違いは何なんでしょうか？
229 ：名無しさん＠３周年：03/09/12 02:08 ID:Kqnq6xW0
DirectX9を入れたWin2000マシンに
ConfigROMも付けといてくれたらよかったのに。
EPCS1って、簡単に入手出来る物なんだろうか・・・
EPCS1って、簡単に入手出来る物なんだろうか・・・
232 ：名無しさん＠３周年：03/09/12 07:25 ID:Q03AA+dE
あんま話題になってないね・・・
基盤付きに見えない薄さだから目立たないのかも。
難しいとは思うが、PCに接続して動かせる一式つけられなかったかなぁ？
電源はUSB供給とかで。なんか無理そうだが、そこをなんとか・・・。
基盤付きに見えない薄さだから目立たないのかも。
難しいとは思うが、PCに接続して動かせる一式つけられなかったかなぁ？
電源はUSB供給とかで。なんか無理そうだが、そこをなんとか・・・。
雑誌のおまけにぎゃあぎゃあ言うなよ
ぎゃーぎゃーってのは普通>>233みたいな物言いを指すのではないか？
ギャー
ByteBlasterII(互換)の回路ってどっかに無い？
237 ：名無しさん＠３周年：03/09/13 00:06 ID:jn6xvni1
>232
P.77に載ってる汎用評価ボードはどないだべ?
P.77に載ってる汎用評価ボードはどないだべ?
>>228
テストベンチの便利さを知らないには大変損をしてるよ。
設計した回路を試験する回路は波形を入力するだけは
出来ないでしょ？
実回路に近い動作でシミュレーション出来るからこそ
意味があるのです。
テストベンチの便利さを知らないには大変損をしてるよ。
設計した回路を試験する回路は波形を入力するだけは
出来ないでしょ？
実回路に近い動作でシミュレーション出来るからこそ
意味があるのです。
240 ：名無しさん＠３周年：03/09/13 04:15 ID:tU1FARym
コンフィギュレータはついてないんだ・・・＜DWM
それじゃ意味ないじゃん
それじゃ意味ないじゃん
漏れも買ってきた。
同じ時に4冊レジに持っていったお兄ちゃんが居たのが印象的でしたｗ
DWって普段あまり売れてる印象無いけど、今月号は結構売れるんだろうなー
同じ時に4冊レジに持っていったお兄ちゃんが居たのが印象的でしたｗ
DWって普段あまり売れてる印象無いけど、今月号は結構売れるんだろうなー
242 ：名無しさん＠３周年：03/09/13 23:34 ID:3iN0r96+
>>238
それは違うね。
半田付けする手間が省けるだけでも相当楽。
あわよくばｘｘｘが乗っていたらとか、「たられば」と書いている奴が
いるがそれを言ったらキリがない。
>>241
CQのトップページですでに売り切れって書いてあるね。
あとは流通在庫だけみたい。そんな僕は出張先の某九州地区の
田舎で買ってきました。
それは違うね。
半田付けする手間が省けるだけでも相当楽。
あわよくばｘｘｘが乗っていたらとか、「たられば」と書いている奴が
いるがそれを言ったらキリがない。
>>241
CQのトップページですでに売り切れって書いてあるね。
あとは流通在庫だけみたい。そんな僕は出張先の某九州地区の
田舎で買ってきました。
>>242
ひろゆきネタだろ気付よ
ひろゆきネタだろ気付よ
245 ：名無しさん＠３周年：03/09/14 01:45 ID:VCricMzR
BlasteｒMVとIIの差は3.3V対応でLS244がHC244になってるだけ。
JTAGでダウンロードするだけなら4本（out3、in1）つなぐだけ。
100Ωは保護用だから省略可能だな。
ところでQuatusIIワークをデスクトップにするとデバヘトップになっちゃうんですけど。
JTAGでダウンロードするだけなら4本（out3、in1）つなぐだけ。
100Ωは保護用だから省略可能だな。
ところでQuatusIIワークをデスクトップにするとデバヘトップになっちゃうんですけど。
246 ：名無しさん＠３周年：03/09/14 01:49 ID:Mrbsfo0u
DWMの付属キットで不足しているものは、どこで入手したらいいのでしょうか？
JTAGコネクタ、クロック、コンフィギュレーションROMなど。
他に何かありましたっけ？
JTAGコネクタ、クロック、コンフィギュレーションROMなど。
他に何かありましたっけ？
247 ：名無しさん＠３周年：03/09/14 01:53 ID:VCricMzR
JTAGコネクタ：いらん
コンフィギュレーションROM：いらん
クロック：これが問題せめて載せられるようにしておいて欲しかった。
CycloneてPLLが売りなんでしょ？
コンフィギュレーションROM：いらん
クロック：これが問題せめて載せられるようにしておいて欲しかった。
CycloneてPLLが売りなんでしょ？
249 ：名無しさん＠３周年：03/09/14 02:19 ID:bI1fpHJi
>>245
それはBlasterとBlasterMVの違いじゃねーの？
それはBlasterとBlasterMVの違いじゃねーの？
250 ：名無しさん＠３周年：03/09/14 02:20 ID:Shv+CW3R
>>245
嘘を言っちゃいかんな。
嘘を言っちゃいかんな。
252 ：名無しさん＠３周年：03/09/14 03:25 ID:VCricMzR
253 ：名無しさん＠３周年：03/09/14 03:26 ID:VCricMzR
255 ：名無しさん＠３周年：03/09/14 10:31 ID:bI1fpHJi
アルテラオフィシャル資料
ttp://www.altera.com/literature/ds/dsbyte.pdf
初代Blaster（LS244）
ttp://www.altera.co.jp/literature/ds/dsbytemv.pdf
BlasterMV（HC244）
ttp://www.altera.co.jp/literature/ds/ds_byteblasterII.pdf
BlasterII （回路図非公開）
ttp://www.altera.com/literature/ds/dsbyte.pdf
初代Blaster（LS244）
ttp://www.altera.co.jp/literature/ds/dsbytemv.pdf
BlasterMV（HC244）
ttp://www.altera.co.jp/literature/ds/ds_byteblasterII.pdf
BlasterII （回路図非公開）
あぁ、ASモードってのが追加されてるんですね。
このモードはEPCSx使わない場合は必要ないのかな・・・
しかし、なんでわざわざ仕様変更したんだろう。
EPC2と同じ仕様だと何か問題あったのかなぁ？
このモードはEPCSx使わない場合は必要ないのかな・・・
しかし、なんでわざわざ仕様変更したんだろう。
EPC2と同じ仕様だと何か問題あったのかなぁ？
257 ：名無しさん＠３周年：03/09/14 11:47 ID:PASyG7M8
>>254
電圧自動検出用だろ。決め打ちで問題なし。
>>255
だからどこに違いがあるって?
結局3.3V対応って電源をデバイス側からもらってるだけだから、
ROMに書かないでJTAGだけなら何の問題もなし。
ところで汎用評価ボード回路図見るとわざわざRS232用にレベルコンバータ
使ってるのに出力5～0Vでクリップしてるけどいいのかな。
電圧自動検出用だろ。決め打ちで問題なし。
>>255
だからどこに違いがあるって?
結局3.3V対応って電源をデバイス側からもらってるだけだから、
ROMに書かないでJTAGだけなら何の問題もなし。
ところで汎用評価ボード回路図見るとわざわざRS232用にレベルコンバータ
使ってるのに出力5～0Vでクリップしてるけどいいのかな。
258 ：名無しさん＠３周年：03/09/14 12:32 ID:bI1fpHJi
>257はID変わってるけど>245ですか？
まあもちついてpdfでも眺めてくらさい。
>電圧自動検出用だろ。決め打ちで問題なし。
これはMVまでは対応していなかったモード（ASモード）用の信号線ですね。
>だからどこに違いがあるって?
こんな感じだと思います。
間違いは補足よろしくです。
ByteBlaster
・デバイス側コネクタのVCC電圧5Vのみ対応。（書き込み自体は5.0V、3.3Vデバイスに対して可）
↓
ByteBlasterMV
・デバイス側コネクタのVCC電圧5V、3.3V対応。（バッファがLS→HCに変わった）
↓
ByteBlasterII
・デバイス側コネクタのVCC電圧5V、3.3V、2.5V、1.8V対応。
・ASモードに対応。
まあもちついてpdfでも眺めてくらさい。
>電圧自動検出用だろ。決め打ちで問題なし。
これはMVまでは対応していなかったモード（ASモード）用の信号線ですね。
>だからどこに違いがあるって?
こんな感じだと思います。
間違いは補足よろしくです。
ByteBlaster
・デバイス側コネクタのVCC電圧5Vのみ対応。（書き込み自体は5.0V、3.3Vデバイスに対して可）
↓
ByteBlasterMV
・デバイス側コネクタのVCC電圧5V、3.3V対応。（バッファがLS→HCに変わった）
↓
ByteBlasterII
・デバイス側コネクタのVCC電圧5V、3.3V、2.5V、1.8V対応。
・ASモードに対応。
HCが、5Vでしか動かないと勘違いしてるんじゃないの？
260 ：名無しさん＠３周年：03/09/14 16:16 ID:NHiwGdjE
>>257
＞>>255
＞だからどこに違いがあるって?
冒頭レスの・・・
BlasterMVとIIの差は3.3V対応でLS244がHC244になってるだけ。
＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾
これが違うのがまずひとつ。
また，AS対応や1.8Vも対応（そのために，OpenCorrectorになったのがBB-II)
している点も違う。
＞ところで汎用評価ボード回路図見るとわざわざRS232用にレベルコンバータ
＞使ってるのに出力5～0Vでクリップしてるけどいいのかな。
なにが悪いとおもう？おもうまま、書いてみ。
まぁ人のアラ探しするのは面倒だからヤメとく。
＞>>255
＞だからどこに違いがあるって?
冒頭レスの・・・
BlasterMVとIIの差は3.3V対応でLS244がHC244になってるだけ。
＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾＾
これが違うのがまずひとつ。
また，AS対応や1.8Vも対応（そのために，OpenCorrectorになったのがBB-II)
している点も違う。
＞ところで汎用評価ボード回路図見るとわざわざRS232用にレベルコンバータ
＞使ってるのに出力5～0Vでクリップしてるけどいいのかな。
なにが悪いとおもう？おもうまま、書いてみ。
まぁ人のアラ探しするのは面倒だからヤメとく。
261 ：名無しさん＠３周年：03/09/14 18:29 ID:o7Cam6pR
クリスタル乗せられるようになってないのが理解できん。
264 ：名無しさん＠３周年：03/09/16 23:34 ID:xWwAu4c1
>>260
はデザインレビューにも呼ばれない能無し
はデザインレビューにも呼ばれない能無し
赤っ恥をかいた>>245が出てこられなくなったスレですか。そうですか。
266 ：名無しさん＠３周年：03/09/17 00:00 ID:u+F6du5k
>まぁ人のアラ探しするのは面倒だからヤメとく。
頭悪そうなレスの応酬で嫌になる。
いい加減何処か別の場所でやれ。 厨房板辺りで。
いい加減何処か別の場所でやれ。 厨房板辺りで。
嫌ならｽﾙｰしる
誰かByteBlasterII買った人いますか？ふた開けてどんなデバイス
使ってるか教えてけろ。
使ってるか教えてけろ。
>>269
ByteBlasterどこで売ってます？
ByteBlasterどこで売ってます？
>>269
ヒューマンのサイトに回路公開されてますが・・・
ヒューマンのサイトに回路公開されてますが・・・
あれは、機能互換（すこし強引）ではあるけど、
バッファに使っているデバイスが本物と違いますな
バッファに使っているデバイスが本物と違いますな
>>272
ふむ。
今まで問題になった事無いからアレでも多分良いのだろう。（ｗ
環境によっては書き込みに失敗する率が高いようですが
私はこの手の不具合をまだ経験していません。
運が良いだけという話もありますが。
ふむ。
今まで問題になった事無いからアレでも多分良いのだろう。（ｗ
環境によっては書き込みに失敗する率が高いようですが
私はこの手の不具合をまだ経験していません。
運が良いだけという話もありますが。
DWMにはマイコンからコンフィギュレーションできるって書いてあるけど、この方法でしてる人いる？
EPCS1の容量が128KBytesだから、マイコン資産がある人ならそんなに金を掛けずにコンフィギュ環境を容易出来る気がするんだけど。
具体的にはPICNIC経由でやるか、シリアルEEPROMに一端入れてダウンロードさせる方法を考えてるんだけどどうかな？
EPCS1の容量が128KBytesだから、マイコン資産がある人ならそんなに金を掛けずにコンフィギュ環境を容易出来る気がするんだけど。
具体的にはPICNIC経由でやるか、シリアルEEPROMに一端入れてダウンロードさせる方法を考えてるんだけどどうかな？
276 ：名無しさん＠３周年：03/09/20 01:23 ID:t/j+snU9
>>275
出来上がったPOFファイルをLSBファースト・シリアルで叩き込むとか
TTFファイルを送りつければいいんじゃないの？
うちの会社ではM16C+FLASH-ROMでやってたりするが。
MAX3Kのアプリノートで紹介されているから、ALTERA-WEBから探してみたら？
出来上がったPOFファイルをLSBファースト・シリアルで叩き込むとか
TTFファイルを送りつければいいんじゃないの？
うちの会社ではM16C+FLASH-ROMでやってたりするが。
MAX3Kのアプリノートで紹介されているから、ALTERA-WEBから探してみたら？
>>276
ありがとう、PS方式しかタイミングチャートは公開されて無いから、データはrbfのLSBfirstじゃないかなと思ったけど。
付録の基板だとMSEL0とnSTATUSラインの加工その他で梃子摺りそうな予感がする（というか私の工具じゃ無理？）けど挑戦してみるよ。
ありがとう、PS方式しかタイミングチャートは公開されて無いから、データはrbfのLSBfirstじゃないかなと思ったけど。
付録の基板だとMSEL0とnSTATUSラインの加工その他で梃子摺りそうな予感がする（というか私の工具じゃ無理？）けど挑戦してみるよ。
>>270
http://www.hdl.co.jp/bl2.html
http://www.hdl.co.jp/BL3/index.html
http://www.microdesign.co.jp/jp/cpldprog.html
http://www.hdl.co.jp/bl2.html
http://www.hdl.co.jp/BL3/index.html
http://www.microdesign.co.jp/jp/cpldprog.html
EPCS1がヤフオクに．．．
http://page5.auctions.yahoo.co.jp/jp/auction/e31468742
http://page5.auctions.yahoo.co.jp/jp/auction/e31468742
280 ：名無しさん＠３周年：03/09/25 13:41 ID:HW7/2l3+
ずいぶん手広くやってるな
EPCS1ってワンタイムじゃなくてEEPROMだよね？
普通に国内の代理店から買える。価格もオークションのちょうど半額程度。
オクぜんぜん売れてないね
確実に横流しか言えないルートだろ。
この手はシリアルを見たら経路が解るから危ない橋渡ってるな。
小銭のために。
アホみたいだ。
この手はシリアルを見たら経路が解るから危ない橋渡ってるな。
小銭のために。
アホみたいだ。
>>286
ALTEXはPALTEKの２次店だから安心して買えるよ。
>>287
ちなみにCQのDWM掲示板にも張ってあるEPCS1売るぜ！っていうところも
同様な金額だ。
発送の手間を考えたらこの金額も仕方ないかもしれないけれど、、、
ALTEXはPALTEKの２次店だから安心して買えるよ。
>>287
ちなみにCQのDWM掲示板にも張ってあるEPCS1売るぜ！っていうところも
同様な金額だ。
発送の手間を考えたらこの金額も仕方ないかもしれないけれど、、、
289 ：名無しさん＠３周年：03/09/26 09:45 ID:yP8WzSW2
>>289
ヤフオクの馬鹿のことだったのだが勘違いさせてスマンかった。
ヤフオクの馬鹿のことだったのだが勘違いさせてスマンかった。
てかヤフオク野郎擁護は本人の自作自演だろ。（ｗ
>>292は代理店に電話も出来ないお子ちゃま
どうでもいい話だが、半導体の代理店が個人に冷たいのは周知だから
ヤフオクでも入手出来るのはありがたいと言うのは解らなくはない。
少々胡散臭い気もするが。
しかし少しの手間を惜しまず代理店に連絡してみると案外安い値段で
買えるかもしれない。
馬鹿とアホの罵倒合戦はもう終わりにしとけ。
ヤフオクでも入手出来るのはありがたいと言うのは解らなくはない。
少々胡散臭い気もするが。
しかし少しの手間を惜しまず代理店に連絡してみると案外安い値段で
買えるかもしれない。
馬鹿とアホの罵倒合戦はもう終わりにしとけ。
オクさっぱり売れてないね
売ってる奴ＤＷ１００冊買ってんのかな？
はわわぁ～
売ってる奴ＤＷ１００冊買ってんのかな？
はわわぁ～
296 ：名無しさん＠３周年：03/09/27 00:42 ID:I8kJV1Rs
ていうか、あの値段で高いとか言う香具師はRSとか使えん罠。
安く買うより確実な入手が重要な事もあるんだよ。
安く買うより確実な入手が重要な事もあるんだよ。
>>296
あくまで個人だとそう言うわけでも無いだろ。
あくまで個人だとそう言うわけでも無いだろ。
>>296
絶対額が高いか安いかの問題じゃない。
そもそも、将来に渡って確保できる見込みのないヤフオクは
確実な入手経路と言わないだろ。
というわけで、既出の代理店から入手した。
数個買って単価600円弱＋送料600円程度。
絶対額が高いか安いかの問題じゃない。
そもそも、将来に渡って確保できる見込みのないヤフオクは
確実な入手経路と言わないだろ。
というわけで、既出の代理店から入手した。
数個買って単価600円弱＋送料600円程度。
そろそろこの話題も終わってくれ。
終わりました。
ぼろ儲けだな。
296で擁護したけど、流石に1980円はちょっと高いなｗ
知ってる奴が特をして騙される奴が悪いってはの何時の世も同じさ。
304 ：名無しさん＠３周年：03/10/02 22:19 ID:JCS771+v
ちなみに、法人だったり、何万個という単位で買うと、いくらくらいのもんなんだろ？
305 ：名無しさん＠３周年：03/10/02 23:17 ID:u70Kshjs
デザインウェーブマガジン１０月号が
今日の時点でまだ２冊も売っている書店あるよ。
（俺２冊買ったので残りは２冊）
その書店は中央線の西八王子駅南口の
島○書店です。
早い者勝ちだよ。
今日の時点でまだ２冊も売っている書店あるよ。
（俺２冊買ったので残りは２冊）
その書店は中央線の西八王子駅南口の
島○書店です。
早い者勝ちだよ。
うちの部署でもＤＷとってるけど、誰も付録に興味を示さないよ
でも遊びの電子工作でやったコトが仕事で役立つこともけっこう
あるんだよな…その辺りも分かってくれる上司がいると嬉しい。
あるんだよな…その辺りも分かってくれる上司がいると嬉しい。
＞仕事でしか設計をしていない技術者
普通じゃん
普通じゃん
>>310
味気ない職場だな。
味気ない職場だな。
>>304
> pricing by the end of 2003 for the EPCS1 is $1.10 for 100K units and for the EPCS4 is $2.50 for 100K units.
http://www.altera.com/corporate/news_room/releases/releases_archive/2002/products/nr-low_cost.html
だそうな。
しかし、10万個もなかなか使わないよなー
ただ、EPC2とかに比べたら量産にも使えるくらいの値段ではあるみたいね。
> pricing by the end of 2003 for the EPCS1 is $1.10 for 100K units and for the EPCS4 is $2.50 for 100K units.
http://www.altera.com/corporate/news_room/releases/releases_archive/2002/products/nr-low_cost.html
だそうな。
しかし、10万個もなかなか使わないよなー
ただ、EPC2とかに比べたら量産にも使えるくらいの値段ではあるみたいね。
315 ：名無しさん＠３周年：03/10/07 06:15 ID:4nu2b1D7
>>311
汎用のフラッシュとCPLDの方が高そうに感じるけど（特にCPLD）、
そういうもんなんだ。
それとフラッシュからブートするシーケンスをCPLDの中に収まるようにすると、
そこそこの大きさのCPLDになるかなと思ってしまったけど、
どれくらいのデバイスを使ってますか？
汎用のフラッシュとCPLDの方が高そうに感じるけど（特にCPLD）、
そういうもんなんだ。
それとフラッシュからブートするシーケンスをCPLDの中に収まるようにすると、
そこそこの大きさのCPLDになるかなと思ってしまったけど、
どれくらいのデバイスを使ってますか？
EPM7032
いまさらデザインウェーブ10月号が２冊欲しいんだが、
すでにどこ探しても在庫なし…
すでにどこ探しても在庫なし…
>>317
CQに問い合わせれ
CQに問い合わせれ
10冊といわず、全数確保しちゃおうかな。。
高くうれないかな？アクドイね。
高くうれないかな？アクドイね。
323 ：名無しさん＠３周年：03/10/08 21:58 ID:g5wfdxoz
そのうちもてあましたヤツから安くでてくるよ。
たいして使い道ないし。
たいして使い道ないし。
325 ：名無しさん＠３周年：03/10/08 23:22 ID:g5wfdxoz
>>325
そんな必死に言い訳しなくても。（w
そんな必死に言い訳しなくても。（w
うちの大学生協の書店ではまだ山積みになってるよ。
DWと同じ基板を作ろうとしたらいくらかかりますかね？
アートワーク、版、マスクなどのイニシャルを別にして。
アートワーク、版、マスクなどのイニシャルを別にして。
枚数にもよりますがガラエポFR-4で試作したら１枚500円位じゃないで
しょうか。それに部品代と実装費用のせたらどんなに頑張ってもDW買った
ほうが安いと思います。
しょうか。それに部品代と実装費用のせたらどんなに頑張ってもDW買った
ほうが安いと思います。
331 ：名無しさん＠３周年：03/10/14 10:23 ID:D1LNlXP2
>>330
版があるからたくさん作れば別だけど、そこまで安くはならないんじゃないのかな
版があるからたくさん作れば別だけど、そこまで安くはならないんじゃないのかな
332 ：名無しさん＠３周年：03/10/14 15:24 ID:86atO4vr
うっかりミスや思い違いで、１発OKというわけにもいかない
かもしれないしね。
かもしれないしね。
A/Wは只ソフトでも出来るレベルの二層
シルクはレジストを抜くことで対応
こんな感じでけちけちで行くとイニシャル込みで
四、五万て感じだろ。
しかし基板単価は多面取りでも漸く@\1Kって所だろうか。
どっちにしろ量産しない限りなかなか良い線に来ない。
シルクはレジストを抜くことで対応
こんな感じでけちけちで行くとイニシャル込みで
四、五万て感じだろ。
しかし基板単価は多面取りでも漸く@\1Kって所だろうか。
どっちにしろ量産しない限りなかなか良い線に来ない。
シーズン毎くらいに同じ企画やってくれとＣＱ社に嘆願書を出すのが
一番いいかも。
基板狙いの売上だけでなく、ＤＷ読者拡大の効果があるんじゃないか。
ああ、基板解説の記事がしょっちゅう出るのは問題か。
今日から書店回って手に入れられなかったら漏れがメールしちゃうからな･ﾟ･(ﾉД`)･ﾟ･
一番いいかも。
基板狙いの売上だけでなく、ＤＷ読者拡大の効果があるんじゃないか。
ああ、基板解説の記事がしょっちゅう出るのは問題か。
今日から書店回って手に入れられなかったら漏れがメールしちゃうからな･ﾟ･(ﾉД`)･ﾟ･
>>333
イニシャル込みで数万円ってことはムリだとおもう。
DWMのは２層基盤とはいえシルクとレジスト層を考えたら５枚のフォトは
使っているから、１枚15K円としても10万円弱。ドリルデータを入れたら
やっぱり15万円ぐらいは最低でもかかるんじゃないかな。
そう考えると、K電工の付録活用基盤？はえらい安いと感じるよ。
けっこうスイッチ類って高いんだよね．．．
イニシャル込みで数万円ってことはムリだとおもう。
DWMのは２層基盤とはいえシルクとレジスト層を考えたら５枚のフォトは
使っているから、１枚15K円としても10万円弱。ドリルデータを入れたら
やっぱり15万円ぐらいは最低でもかかるんじゃないかな。
そう考えると、K電工の付録活用基盤？はえらい安いと感じるよ。
けっこうスイッチ類って高いんだよね．．．
336 ：名無しさん＠３周年：03/10/15 02:54 ID:Tb6DVraV
>>335
表パターン、裏パターン、表レジスト、裏レジスト、シルクで５枚
15K×5=75Kがイニシャルコスト
穴開け加工賃、基板材料代は＠枚数
・・・こんな感じ？
でも、何枚か欲しいだけなのに、基板だけでこんなにかかるとけっこう凹む。
アートワークとかどうしてる？
FPGA動かしたいだけなのにさ。
表パターン、裏パターン、表レジスト、裏レジスト、シルクで５枚
15K×5=75Kがイニシャルコスト
穴開け加工賃、基板材料代は＠枚数
・・・こんな感じ？
でも、何枚か欲しいだけなのに、基板だけでこんなにかかるとけっこう凹む。
アートワークとかどうしてる？
FPGA動かしたいだけなのにさ。
日本だとEZ-FPGAってのが自分の欲しいものには近いけど、。6500円はまだ高い。
http://www.fpga4fun.com/
ここのplutoってやつぐらいのが一番いいなー。
結局個人で作ったら
>>335
のイニシャルコストは避けられないわけだけど・・・・・・。
量産すれば単価2000円は絶対割れるだろ！
古いアーケードゲームクローンあたりで煽って
秋月あたりで量産してくれたら売れ筋になると思うんだけどなぁ。
http://www.fpga4fun.com/
ここのplutoってやつぐらいのが一番いいなー。
結局個人で作ったら
>>335
のイニシャルコストは避けられないわけだけど・・・・・・。
量産すれば単価2000円は絶対割れるだろ！
古いアーケードゲームクローンあたりで煽って
秋月あたりで量産してくれたら売れ筋になると思うんだけどなぁ。
>>339
チェッカー代については君も言及してないね。
別途費用になるのは安いところだと当たり前で
大体別途ご相談下さいとなってる。
ちなみにフライングチェッカーをかけても十万前後で
出来るとも確かにある。
チェッカー代については君も言及してないね。
別途費用になるのは安いところだと当たり前で
大体別途ご相談下さいとなってる。
ちなみにフライングチェッカーをかけても十万前後で
出来るとも確かにある。
341 ：名無しさん＠３周年：03/10/15 14:45 ID:NrDxIyR9
>>337
Fpga4funの基板は見たところ、olimex製のようだね。
とりあえず、試作は、olimexあたりが正解だろう。\5000以下だ。
量産は別に考えたらよい。イニシャルを毎回取られるのはきついよ。
Fpga4funの基板は見たところ、olimex製のようだね。
とりあえず、試作は、olimexあたりが正解だろう。\5000以下だ。
量産は別に考えたらよい。イニシャルを毎回取られるのはきついよ。
342 ：名無しさん：03/10/15 15:30 ID:BRJe8g4b
基板の話題は別のスレがありますんで、そちらでお願いします。
ALTERA、ＸＩＬＩＮＸのＦＰＧＡをいかにして手元に置くかという話題だから
このスレでやるなといわれたらFPGA/CPLDスレでも新造しないとな。
このスレでやるなといわれたらFPGA/CPLDスレでも新造しないとな。
なんかもう飽きた
俺が作っている回路だって、二・三年後には遥かに高速に動作する石を
使って、数倍早く動く回路を誰かが作るんだろうし、やっていてツマラン。
俺が作っている回路だって、二・三年後には遥かに高速に動作する石を
使って、数倍早く動く回路を誰かが作るんだろうし、やっていてツマラン。
それをいっちゃぁおしまいよ！
348 ：名無しさん：03/10/16 11:02 ID:k9YZUM1L
>>345
君が作成した回路を３年後に最新ツールでコンパイルし直せば数倍速くなるのでは？
俺は未だにQuatusに移行できずにMAX+PLUS2のAHDLで回路を書いてる。MAX+PLUS2
のバージョンも9.2だ。理由はこれが一番安定してるから。
君が作成した回路を３年後に最新ツールでコンパイルし直せば数倍速くなるのでは？
俺は未だにQuatusに移行できずにMAX+PLUS2のAHDLで回路を書いてる。MAX+PLUS2
のバージョンも9.2だ。理由はこれが一番安定してるから。
趣味じゃないから面白くなかろうがなんだろうがどうでもいい
Virtex2クラスだと、てけとーに書いても内部100MHzで動いたりするかなぁ。
APEXで90MHｚ周辺で半泣きになっていたのが嘘みたいだ。
APEXで90MHｚ周辺で半泣きになっていたのが嘘みたいだ。
>>350
最近ストラ使ったら似たような感じだった。
ただ、133MのDDRだとピン配置とロジックロックを駆使しないと
なかなか通ってくれなくて苦労したよ。
使用率が八割を越えてくるとなかなかメットしないしね。
最近ストラ使ったら似たような感じだった。
ただ、133MのDDRだとピン配置とロジックロックを駆使しないと
なかなか通ってくれなくて苦労したよ。
使用率が八割を越えてくるとなかなかメットしないしね。
今日、altera逝くﾔｼいるか～？
ＤＷ付録に付いてたFPGAのみの単価っていくらくらいなの？
数にもよると思うけど
数にもよると思うけど
>>353
数にもよると言われてしまうとピンキリとなってしまう。（ｗ
数にもよると言われてしまうとピンキリとなってしまう。（ｗ
今年のPLDは見送り。残念。
356 ： ◆dddd24Shi. ：03/10/18 16:16 ID:Aw0KXvIs
357 ： ◆dddd24Shi. ：03/10/18 16:23 ID:Aw0KXvIs
脊髄反射だな。お前らの誰かだ。
＞107 ：ガイシュツ ◆atMKiSyUTU ：03/10/18 15:57 HOST:ｘｘｘｘｘｘｘ.dion.ne.jp
削除対象アドレス：
http://science.2ch.net/test/read.cgi/kikai/1066448774/
削除理由・詳細・その他：
５． 重複スレッド
2で誘導済み
＞107 ：ガイシュツ ◆atMKiSyUTU ：03/10/18 15:57 HOST:ｘｘｘｘｘｘｘ.dion.ne.jp
削除対象アドレス：
http://science.2ch.net/test/read.cgi/kikai/1066448774/
削除理由・詳細・その他：
５． 重複スレッド
2で誘導済み
358 ：名無しさん＠３周年：03/10/18 16:26 ID:FifE7pfm
>>279
最近はある寺なんてみたこないから知らんのだけど
こんふぃぐROMってISPで書き換え可能になってるの？
可能でないとしたらSOPのEPCなんてありえんし
いらん、そんなもん
DIPソケットでROM交換を一晩に２０回くらいして
ぎりぎりセーフで朝ソフトリリースしてたころが懐かしい
最近はある寺なんてみたこないから知らんのだけど
こんふぃぐROMってISPで書き換え可能になってるの？
可能でないとしたらSOPのEPCなんてありえんし
いらん、そんなもん
DIPソケットでROM交換を一晩に２０回くらいして
ぎりぎりセーフで朝ソフトリリースしてたころが懐かしい
359 ： ◆dddd24Shi. ：03/10/18 16:27 ID:Aw0KXvIs
話題になってるから書いてやるが
２０００個つくるなら、漏れでも一個８４０円であの基板同様のモノを売ることが可能だ。
２０００個つくるなら、漏れでも一個８４０円であの基板同様のモノを売ることが可能だ。
デバイス実装込みなら買ってあげますよ
361 ：名無しさん＠３周年：03/10/18 17:07 ID:FifE7pfm
362 ：名無しさん＠３周年：03/10/18 17:17 ID:FifE7pfm
といけばいいんだけど
パルテックの○○さん
「マクニカさんなんかには負けませんよ！！！
うちは！！！
無償技術サポートも高速納品も絶対に負けません！！！
けど、値段だけはひらにご容赦お願いします」
って、涙目で言われると「はい」としかいえないない
あの人間心理の奥底を知り尽くしたパルテックの○○さんの
弟子になりたい・・・
パルテックの○○さん
「マクニカさんなんかには負けませんよ！！！
うちは！！！
無償技術サポートも高速納品も絶対に負けません！！！
けど、値段だけはひらにご容赦お願いします」
って、涙目で言われると「はい」としかいえないない
あの人間心理の奥底を知り尽くしたパルテックの○○さんの
弟子になりたい・・・
363 ： ◆dddd24Shi. ：03/10/18 17:34 ID:tIjqqna5
>361
糞高いたって、１９８０円で飛ぶように売れているわけだが。
万単位での量産をちらつかせての交渉の結果と、個人が一個買う場合の話を
較べてることになんの意味があることやら。
お前が、自分の力でもない、所属元の看板で弱いモノ苛めしていることを
自慢気にカキコする程、情けない人間だというだけの意味はあるが。
糞高いたって、１９８０円で飛ぶように売れているわけだが。
万単位での量産をちらつかせての交渉の結果と、個人が一個買う場合の話を
較べてることになんの意味があることやら。
お前が、自分の力でもない、所属元の看板で弱いモノ苛めしていることを
自慢気にカキコする程、情けない人間だというだけの意味はあるが。
364 ：名無しさん＠３周年：03/10/18 17:54 ID:FifE7pfm
１９８０円もするのか高いなあ
ispのロムはやっぱ・・
万単位の量産なんてできまへん
工場がそんな購買、首を縦にふりません
部品在庫はできるだけ手元に置かない主義なんで
数千いけばいいほうかな、普段は数百かなあ
永続的な取引の裏にあるんだろうな、企業向け価格って・・・
パルテック様はわてらにとっては殿様みたいな存在で
パルテックの手持ちの在庫は他のメーカー向けが優先される
こともあるし
でも、そのsopのロム無理して買うなんて人いるの？
手ごろに買えるのとか、会社で余ったのちょろまかすとか
そんなんするのが普通やおもうですが
PLD自体なかなか個人入手は大規模なものほど
不可能に近くなるし、そこまでして趣味の電子工作する人の
意欲が時間有り余ってるとしても考えにくいし
大学とかの研究室が必死になって個人入手するのはわかるけど・・・
ispのロムはやっぱ・・
万単位の量産なんてできまへん
工場がそんな購買、首を縦にふりません
部品在庫はできるだけ手元に置かない主義なんで
数千いけばいいほうかな、普段は数百かなあ
永続的な取引の裏にあるんだろうな、企業向け価格って・・・
パルテック様はわてらにとっては殿様みたいな存在で
パルテックの手持ちの在庫は他のメーカー向けが優先される
こともあるし
でも、そのsopのロム無理して買うなんて人いるの？
手ごろに買えるのとか、会社で余ったのちょろまかすとか
そんなんするのが普通やおもうですが
PLD自体なかなか個人入手は大規模なものほど
不可能に近くなるし、そこまでして趣味の電子工作する人の
意欲が時間有り余ってるとしても考えにくいし
大学とかの研究室が必死になって個人入手するのはわかるけど・・・
365 ： ◆dddd24Shi. ：03/10/18 19:27 ID:wwFlIXmQ
１９８０円ってDWM１０月号の値段だよ。
366 ：名無しさん＠３周年：03/10/18 19:31 ID:FifE7pfm
>>365
あるてらのサンプル価格教えろ！！
あるてらのサンプル価格教えろ！！
367 ： ◆dddd24Shi. ：03/10/18 19:51 ID:wwFlIXmQ
WEBに出てるよ
368 ：名無しさん＠３周年：03/10/18 20:06 ID:FifE7pfm
どこだよ！！
ttp://www.paltek.co.jp/altera/device/product/config/index.htm
みても値段を匂わせるとこはねえじゃねえかよ！！！
IDないと見れないとことかいうんじゃないだろな！！
わたしゃ、もうこの世界の人間じゃねえんだよぼけ！！
マクニカのサイトの値段はIDないとみれなかったような
きがするし、チップの価格公開してるとこなんてあんまないような
気するけどなあ
あと、どうでもいいけど、パルテックはロゴがださい
変えたほうがいいとおもう字体を変えるだけでもいいのに
ロゴ変えたらパルテクTシャツ金だしてでもかうぞ！！
先輩の着てたALTERAのTシャツはめちゃくちゃうらやましかった
ttp://www.paltek.co.jp/altera/device/product/config/index.htm
みても値段を匂わせるとこはねえじゃねえかよ！！！
IDないと見れないとことかいうんじゃないだろな！！
わたしゃ、もうこの世界の人間じゃねえんだよぼけ！！
マクニカのサイトの値段はIDないとみれなかったような
きがするし、チップの価格公開してるとこなんてあんまないような
気するけどなあ
あと、どうでもいいけど、パルテックはロゴがださい
変えたほうがいいとおもう字体を変えるだけでもいいのに
ロゴ変えたらパルテクTシャツ金だしてでもかうぞ！！
先輩の着てたALTERAのTシャツはめちゃくちゃうらやましかった
369 ：名無しさん＠３周年：03/10/18 21:30 ID:FifE7pfm
>>314
１０万個単位で１２０円くらいって・・・
いまどき、１０万も購入する資材なんてどのメーカーでもねえよ
１２００万だろ
受注状況リアルタイムで管理して無駄な在庫は１円たりとも
持たないの主義がどの大手でも主流なのに
パルテックみたいな代理店ないと、ほんと困るな今のご時世
１０万個単位で１２０円くらいって・・・
いまどき、１０万も購入する資材なんてどのメーカーでもねえよ
１２００万だろ
受注状況リアルタイムで管理して無駄な在庫は１円たりとも
持たないの主義がどの大手でも主流なのに
パルテックみたいな代理店ないと、ほんと困るな今のご時世
370 ： ◆dddd24Shi. ：03/10/18 22:29 ID:wwFlIXmQ
>>368
すまん。勘違いだった。
＞ 1. 2004年度における250K ユニット時の量産価格
２５マンコで４ドルだった。てっきり２０００個かと思い込んでた。
ってことはDWMを買いあさるのが一番安価ってことか？
つうか DWMって公称何部発行だっけ？
ま、書泉タワーにも夕べはまだあった。
すまん。勘違いだった。
＞ 1. 2004年度における250K ユニット時の量産価格
２５マンコで４ドルだった。てっきり２０００個かと思い込んでた。
ってことはDWMを買いあさるのが一番安価ってことか？
つうか DWMって公称何部発行だっけ？
ま、書泉タワーにも夕べはまだあった。
371 ： ◆dddd24Shi. ：03/10/18 22:50 ID:wwFlIXmQ
２ちゃんねら～電子工作隊って２５マンコ裁けるか？（２５マムコなら軽いけどな）
２０００人なら集まるかとぼんやり考えていたが、駄目だ。
一個１０００円以上使うようなら、どうにもならない。
本命のACTELを使うよな。だれだって。
２０００人なら集まるかとぼんやり考えていたが、駄目だ。
一個１０００円以上使うようなら、どうにもならない。
本命のACTELを使うよな。だれだって。
372 ：名無しさん＠３周年：03/10/18 22:56 ID:FifE7pfm
373 ： ◆dddd24Shi. ：03/10/19 00:59 ID:k2qR16uw
>>372
千石
ラティスセミコンダクター ＧＡＬ35LC-7FKZ ＧＡＬ２２Ｖ１０Ｃ－１０ＬＪ １０ｎｓ ＰＬＣＣ２４Ｐ
(数量1～89) 単価 ￥900 購入数：
(数量100以上) 単価 ￥810 購入数：
千石
ラティスセミコンダクター ＧＡＬ35LC-7FKZ ＧＡＬ２２Ｖ１０Ｃ－１０ＬＪ １０ｎｓ ＰＬＣＣ２４Ｐ
(数量1～89) 単価 ￥900 購入数：
(数量100以上) 単価 ￥810 購入数：
アルテラのデバイス使ってナニヤラ面白いことをやっている
http://users72.psychedance.com/test/read.cgi/2chdown/1065795263/
こいつの正体知ってる香具師タレコミきぼん
プロの余暇か？
http://users72.psychedance.com/test/read.cgi/2chdown/1065795263/
こいつの正体知ってる香具師タレコミきぼん
プロの余暇か？
375 ：名無しさん＠３周年：03/10/19 11:34 ID:3ej93cS+
>>374
数値演算処理回路のプロじゃねーの？
トリップ解析する論文なら学生でもできるが、FPGAに実装して
商品として販売するところなんかは、プロじゃないとできんだろう。
新たな同人ハードウェアの始まりだな
数値演算処理回路のプロじゃねーの？
トリップ解析する論文なら学生でもできるが、FPGAに実装して
商品として販売するところなんかは、プロじゃないとできんだろう。
新たな同人ハードウェアの始まりだな
ALTERAのデバイス安くなった？
オイラみたいな100人規模の中小だと大手に
比べて価格も２～３倍はするからなぁ。
扱う数がちがうと厳しいね。
オイラみたいな100人規模の中小だと大手に
比べて価格も２～３倍はするからなぁ。
扱う数がちがうと厳しいね。
378 ： ◆dddd24Shi. ：03/10/19 13:35 ID:avoIwYig
379 ：名無しさん＠３周年：03/10/19 14:08 ID:M6wJcvzz
ttp://grape.astron.s.u-tokyo.ac.jp/grape/image/gallery/grape6.jpg
ttp://grape.astron.s.u-tokyo.ac.jp/grape/image/gallery/g6boxwithmakino-med.jpg
この人はアルテラ使いとしては何級ですか？
ttp://grape.astron.s.u-tokyo.ac.jp/grape/image/gallery/g6boxwithmakino-med.jpg
この人はアルテラ使いとしては何級ですか？
380 ：名無しさん＠３周年：03/10/19 14:14 ID:M6wJcvzz
381 ： ◆dddd24Shi. ：03/10/19 14:50 ID:avoIwYig
>379
対象外だろ。
個人の金ではないだろ。
対象外だろ。
個人の金ではないだろ。
なんかおかしいのが張り付いてるね。
なにこいつ？
なにこいつ？
383 ： ◆dddd24Shi. ：03/10/20 01:22 ID:HhaZWeB0
うるへ>>382
乗り遅れた粘着だよ。
乗り遅れた粘着だよ。
キモイ奴だなマジで。
きもいな
386 ：名無しさん＠３周年：03/10/20 13:18 ID:MVOKF9VG
基板付録DWオークション出品状況。以外と少ない
2003年1月号
http://page6.auctions.yahoo.co.jp/jp/auction/f9727839
2003年10月号
http://page7.auctions.yahoo.co.jp/jp/auction/g8371503
比べるとMAX7256には惹かれないよなぁ
2003年1月号
http://page6.auctions.yahoo.co.jp/jp/auction/f9727839
2003年10月号
http://page7.auctions.yahoo.co.jp/jp/auction/g8371503
比べるとMAX7256には惹かれないよなぁ
庭には二羽 埴輪はワニ派 ワニは庭に
388 ： ◆dddd24Shi. ：03/10/20 18:40 ID:66OGHdSe
驚いた！ 3500円で入札（落札）している奴がいるよ。
389 ：名無しさん＠３周年：03/10/20 19:36 ID:l78tsmES
自作自演だろ
390 ：名無しさん＠３周年：03/10/21 12:03 ID:F59cUgBv
Altera の Quatus II 3.0 で
Duron 600MHz CPU の処理時間の長さに業をにやし、
Athron 64 3200+ CPU に変えたところ、文字通り５倍程の速度になり喜んだ。
しかし BytBlaster MV （手作り）を通した Flex10K への書込がエラーになってしまう。
JTAG Mode なのに何故か次のメッセージを出して
CONF_DONE pin failed to go high in device 1
信号を見てみようと BytBlaster MV の74HC244 にＩＣクリップを挟むと正常動作。
どうも微妙なタイミングが利いているよう。
あまり細かく追っている時間が無いのでＩＣクリップを挟んで動かしている。
同じような症状が出た人いませんか。
どの信号が問題なのかわかれば、そこにコンデンサを咬ました方がすっきりするのですが。
ちなみにDualon とAthron 64 では書込時間も半分程度になっているようです。
Duron 600MHz CPU の処理時間の長さに業をにやし、
Athron 64 3200+ CPU に変えたところ、文字通り５倍程の速度になり喜んだ。
しかし BytBlaster MV （手作り）を通した Flex10K への書込がエラーになってしまう。
JTAG Mode なのに何故か次のメッセージを出して
CONF_DONE pin failed to go high in device 1
信号を見てみようと BytBlaster MV の74HC244 にＩＣクリップを挟むと正常動作。
どうも微妙なタイミングが利いているよう。
あまり細かく追っている時間が無いのでＩＣクリップを挟んで動かしている。
同じような症状が出た人いませんか。
どの信号が問題なのかわかれば、そこにコンデンサを咬ました方がすっきりするのですが。
ちなみにDualon とAthron 64 では書込時間も半分程度になっているようです。
>>390
>しかし BytBlaster MV （手作り）を通した Flex10K への書込がエラーになってしまう。
>信号を見てみようと BytBlaster MV の74HC244 にＩＣクリップを挟むと正常動作。
おもしろいケースだな。74HC244はおそらく、バスコントロール信号用のバスブリッジと見たが。。。
HCはその名の通りﾊｲｽﾋﾟｰﾄﾞC-MOSなのだが、そのラインの基板パターンはどのようにした？或いは他とどう違う？
確かにカップリングコンデンサを噛ませてスピードアップを図ったり、パスコン入れて、スピードダウン&ノイズカットを計る手もある(いずれもチップ型積層セラミックがいい)が､
手作り基板のパターン配線見直すのも良い勉強になるのでは？
ところで、パターンはマスク作ってエッチングしたのかな？
>しかし BytBlaster MV （手作り）を通した Flex10K への書込がエラーになってしまう。
>信号を見てみようと BytBlaster MV の74HC244 にＩＣクリップを挟むと正常動作。
おもしろいケースだな。74HC244はおそらく、バスコントロール信号用のバスブリッジと見たが。。。
HCはその名の通りﾊｲｽﾋﾟｰﾄﾞC-MOSなのだが、そのラインの基板パターンはどのようにした？或いは他とどう違う？
確かにカップリングコンデンサを噛ませてスピードアップを図ったり、パスコン入れて、スピードダウン&ノイズカットを計る手もある(いずれもチップ型積層セラミックがいい)が､
手作り基板のパターン配線見直すのも良い勉強になるのでは？
ところで、パターンはマスク作ってエッチングしたのかな？
>>391
元々レベルコンバータの意味ではないのと。＞HC244
元々レベルコンバータの意味ではないのと。＞HC244
393 ：390：03/10/21 13:29 ID:F59cUgBv
自己レス
昼食中気がついて、オシロ・プローブであたってみた。
パソコン側 25Pin D-sub コネクタ番号で 2,3,14 に当てると正常動作になった。
14 - 74HC244 19 とGND間に100pFを入れて使用中。
意味を説明できる人いますか？
昼食中気がついて、オシロ・プローブであたってみた。
パソコン側 25Pin D-sub コネクタ番号で 2,3,14 に当てると正常動作になった。
14 - 74HC244 19 とGND間に100pFを入れて使用中。
意味を説明できる人いますか？
HC244<<
確かにバスバッファでしかも、すべてのバッファにマルチにSTATE端子があるから、すべてのPINが同タイミングで出力されるはず。
となると、BytBlaster MV側の受付タイミングが悪いのかな。HDLの記述が。。。
確かにバスバッファでしかも、すべてのバッファにマルチにSTATE端子があるから、すべてのPINが同タイミングで出力されるはず。
となると、BytBlaster MV側の受付タイミングが悪いのかな。HDLの記述が。。。
＞Flex10K への書込がエラーになってしまう。
すなはち、HDLカキコでエラー
でしたな。
>>394は忘れてください。
しかも｢BytBlaster MV側の受付タイミング｣×→｢Flex10Kの受付タイミング」で間違えてるし。
ところで、BytBlaster MVてどういうのですか？
手作りキットですか？
すなはち、HDLカキコでエラー
でしたな。
>>394は忘れてください。
しかも｢BytBlaster MV側の受付タイミング｣×→｢Flex10Kの受付タイミング」で間違えてるし。
ところで、BytBlaster MVてどういうのですか？
手作りキットですか？
396 ： ◆dddd24Shi. ：03/10/21 15:08 ID:iKOM/sIX
>>393
入力ピンオープンってところが無いか？
入力ピンオープンってところが無いか？
397 ：名無しさん：03/10/21 15:35 ID:eE9+NrRO
398 ：socket774@jisaku：03/10/23 21:10 ID:XPENXpPT
>>390
JTAGでPCから書き込む限りそんな微妙なタイミングは絶対ありえません。
きちんと配線されてるのであれば、
グラウンドが弱いとか、書き込みの波形が汚いとか、
HCの空きピン浮かしてるとか、パスコンが無いとか
プルアップしてないとか､そんなレベルでしょう。
まずはその辺を疑ってみるべし。
以上
JTAGでPCから書き込む限りそんな微妙なタイミングは絶対ありえません。
きちんと配線されてるのであれば、
グラウンドが弱いとか、書き込みの波形が汚いとか、
HCの空きピン浮かしてるとか、パスコンが無いとか
プルアップしてないとか､そんなレベルでしょう。
まずはその辺を疑ってみるべし。
以上
アルテラのjtagserver.exeってなんだよ。干渉しまくりのクセに自動起動、常駐。
タスクマネジャーから殺せない。ひでぇな。
殺し方：コマンドでjtagserver /stop
タスクマネジャーから殺せない。ひでぇな。
殺し方：コマンドでjtagserver /stop
>>400
管理ツールのサービスで JTAG Serverのスタートアップを手動にすればいいじゃん。
管理ツールのサービスで JTAG Serverのスタートアップを手動にすればいいじゃん。
DW誌10月号、秋葉原のラジオセンター、ラジオデパートの電子関係書籍店に
若干数づつ入荷してる。
ラジオセンターで一冊買ったが「最近やっと入ってきた」とのこと
流通であぶれた（誰も手につけない書店もあるだろうからね）やつ
が流れてきたみたい。
交通費と相談して買う価値があると思う人は行ってみては如何か。
若干数づつ入荷してる。
ラジオセンターで一冊買ったが「最近やっと入ってきた」とのこと
流通であぶれた（誰も手につけない書店もあるだろうからね）やつ
が流れてきたみたい。
交通費と相談して買う価値があると思う人は行ってみては如何か。
>>404
お前親切だな。マジ知らなかったから助かったよ。ありがと。
お前親切だな。マジ知らなかったから助かったよ。ありがと。
>403 情報Thanks！ ,'⌒,ｰ､ _ ,,.. X
〈∨⌒ ／＼__,,.. -‐ '' " _,,. ‐''´
〈＼ _,,r'" 〉 ／/ /／ . ‐''"
,ゝ `<./ / 〉 / ∧_,. r ''"
- - - -_,,.. ‐''" _,.〉 / / . {'⌒) ∠二二＞ - - - - - - -
_,.. ‐''" _,,,.. -{(⌒)､ r'`ｰ''‐‐^‐'ヾ{} +
'-‐ '' " _,,. ‐''"`ｰ‐ﾍj^‐' ;; ‐ -‐ ‐ _-
- ‐_+ ;'" ,;'' ,'' ,;ﾞ ‐- ｰ_- ‐ ＿
＿＿＿＿＿＿,''＿__,;;"＿;;＿＿,,＿＿＿＿＿＿＿ ＿ ＿ ＿ ＿ ＿
／／／／／／／／／／／／／／／／／／／／／／／／／／ ヽ
〈∨⌒ ／＼__,,.. -‐ '' " _,,. ‐''´
〈＼ _,,r'" 〉 ／/ /／ . ‐''"
,ゝ `<./ / 〉 / ∧_,. r ''"
- - - -_,,.. ‐''" _,.〉 / / . {'⌒) ∠二二＞ - - - - - - -
_,.. ‐''" _,,,.. -{(⌒)､ r'`ｰ''‐‐^‐'ヾ{} +
'-‐ '' " _,,. ‐''"`ｰ‐ﾍj^‐' ;; ‐ -‐ ‐ _-
- ‐_+ ;'" ,;'' ,'' ,;ﾞ ‐- ｰ_- ‐ ＿
＿＿＿＿＿＿,''＿__,;;"＿;;＿＿,,＿＿＿＿＿＿＿ ＿ ＿ ＿ ＿ ＿
／／／／／／／／／／／／／／／／／／／／／／／／／／ ヽ
407 ：名無しさん＠３周年：03/10/26 14:57 ID:WQyZeXQ7
Quartusの使い方を詳しく書いてあるホームページは
ありますか？
ありますか？
408 ：名無しさん：03/10/29 19:25 ID:DqPKTa5U
409 ：407：03/10/29 22:58 ID:7LufM5e7
>>408様
ありが㌧
ありが㌧
なぁ、IEEE1532の和文って（英文でもいいけど）誰か貸してくれよ。
411 ：名無しさん：03/10/30 23:42 ID:4gRJxy8O
大阪でアルテラを個人に小売してくれるところってないか？
IEEE1532 キボンヌ
414 ：名無しさん＠３周年：03/10/31 21:23 ID:8HxEq7OF
ise webpack 4.xをダウンロードしようとしているのですが、「IEでは、ダウンロードできません。サーバーがリセットしました。」とのコメントが出てきてダウンロードできません。うちのOSは、WIｎMeで、IE６です。どのようにすればダウンロードできるのでしょうか？
cycloneだけど、作りこむたびに消費電力が上がっていく
coolrunnerのほうがいいんだろうか・・・
coolrunnerのほうがいいんだろうか・・・
>>415
おいおい、CPLDと一緒にすんなよ。（w
おいおい、CPLDと一緒にすんなよ。（w
418 ：名無しさん＠３周年：03/11/05 19:04 ID:7BpGYug8
フラッシュやＥＥＰのＣＰＬＤは
何回ぐらいまで書き込みＯＫなんでしょうか？
（ＣＯＯＬ ＲＵＮＮＥＲとか）
データシート見てものってません。
何回ぐらいまで書き込みＯＫなんでしょうか？
（ＣＯＯＬ ＲＵＮＮＥＲとか）
データシート見てものってません。
420 ：名無しさん：03/11/06 17:35 ID:LyP3szA0
421 ：418：03/11/06 19:46 ID:MOks1ewc
基本的にシミュレーションでしっかり確認して
OKなら書き込むというのが前提なんですね。
消しては書いてでやるのは駄目と。
OKなら書き込むというのが前提なんですね。
消しては書いてでやるのは駄目と。
422 ：名無しさん＠３周年：03/11/08 14:26 ID:bhwwoef8
ASICSのロゴを見て
エイシックスと読んでしまった。
職業病か？
エイシックスと読んでしまった。
職業病か？
単なる正しい読み方
warota
>>424
ウェイロタ？
ウェイロタ？
426 ：名無しさん：03/11/11 11:58 ID:yyuea0R0
最近MAX7Kは使わなくなった。消費電力大きいしたいして高速でもないし。
7032あたりをGALの代わりに使う程度。
7032あたりをGALの代わりに使う程度。
そうだね
coolrunner ﾏﾝｾｰ
ところが、クールランナーにしようかなーなんて事を
営業に言うと急に値段が下がったりするんでよっぽど
クールランナーでないといかんような用途でないと
MAX7000を使ってるって話もありまつ。
営業に言うと急に値段が下がったりするんでよっぽど
クールランナーでないといかんような用途でないと
MAX7000を使ってるって話もありまつ。
誰かStratixIIとCycloneIIの詳細キボンヌ
えっと、今までPICとかH8とかをいじくってきたのですが、
CPLDのピンって状況に応じて、動作中に入力にしたり出力にしたりハイインピーダンスに
したり出来るものなのですか？
ざっと参考書見た限りでは、CPLDでは、
たとえば、あるピンにHがきたら、あるピンを出力から入力に切り替える という使い方が
出来るのかどうなのか、よくわかりませんでした。
CPLDのピンって状況に応じて、動作中に入力にしたり出力にしたりハイインピーダンスに
したり出来るものなのですか？
ざっと参考書見た限りでは、CPLDでは、
たとえば、あるピンにHがきたら、あるピンを出力から入力に切り替える という使い方が
出来るのかどうなのか、よくわかりませんでした。
433 ：名無しさん＠３周年：03/11/19 12:31 ID:Gohp/GcA
>>432
トライステートって普通H出力、L出力、Hi-Zの3つってことでしょ。
トライステートって普通H出力、L出力、Hi-Zの3つってことでしょ。
436 ：名無しさん＠３周年：03/11/19 20:35 ID:d/FJFnZ8
ということは
メモリアクセスも普通にできるってことですね？
通りがかりのものです。
メモリアクセスも普通にできるってことですね？
通りがかりのものです。
ええ、やってます。
438 ：名無しさん＠３周年：03/11/20 05:31 ID:RhEJwdCJ
CycloneIIって、何よ？
そんなの出るの？
そんなの出るの？
439 ：名無しさん＠３周年：03/11/20 12:38 ID:yLtS3Ky3
シンセ/フィット/シミュのために買えるPCで
最速のものは何? 体験談教えろみなさん。
俺の脳内では、Athlon64 FX-51(2.2G)が最速のような
気がしてならない。XEONとかの体験談もきぼん。
あと、コストパフォーマンス的に最速なのは
AthlonXP(Barton)と思われなのだが、どうだろう?
最速のものは何? 体験談教えろみなさん。
俺の脳内では、Athlon64 FX-51(2.2G)が最速のような
気がしてならない。XEONとかの体験談もきぼん。
あと、コストパフォーマンス的に最速なのは
AthlonXP(Barton)と思われなのだが、どうだろう?
シンセ/フィット/シミュのために買えるPCで
最速のものは何? 体験談教えろみなさん。
俺の脳内では、Athlon64 FX-51(2.2G)が最速のような
気がしてならない。XEONとかの体験談もきぼん。
あと、コストパフォーマンス的に最速なのは
AthlonXP(Barton)と思われなのだが、どうだろう?
最速のものは何? 体験談教えろみなさん。
俺の脳内では、Athlon64 FX-51(2.2G)が最速のような
気がしてならない。XEONとかの体験談もきぼん。
あと、コストパフォーマンス的に最速なのは
AthlonXP(Barton)と思われなのだが、どうだろう?
443 ：ななしさん：03/11/26 10:30 ID:QAzPa+Qj
444 ：名無しさん＠３周年：03/11/28 18:06 ID:6onDxHDK
445 ：名無しさん＠３周年：03/11/28 18:16 ID:/Rs8XHIu
XilinxってVHDLとVerilog-VHDLどっちを使うの？
スパルタンはどっちなの？
スパルタンはどっちなの？
447 ：名無しさん＠３周年：03/11/28 19:45 ID:/Rs8XHIu
448 ：名無しさん＠３周年：03/11/28 20:12 ID:Z6FSve/s
実際、企業が使っているＰＬＤって
アルテラ、ザイリンクスどっちなんですか？
アルテラ、ザイリンクスどっちなんですか？
449 ：名無しさん＠３周年：03/11/29 23:37 ID:zN4wiyza
アクテルだよ
450 ：名無しさん＠ACEX1K：03/12/01 09:27 ID:ZX42TdK5
>>448
カノープスのビデオキャプチャボードにアルテラがのってた。
カノープスのビデオキャプチャボードにアルテラがのってた。
451 ：名無しさん＠３周年：03/12/01 10:26 ID:c4dZO+on
452 ：名無しさん＠３周年：03/12/03 00:15 ID:HNE2TDTK
AVRとPICは比較できるシロモノではないんだってば。
PICは直接のコンペチが無い。
AVRはそれこそ8051の亡霊からH8までモロに競合している。
PICは直接のコンペチが無い。
AVRはそれこそ8051の亡霊からH8までモロに競合している。
453 ：名無しさん＠３周年：03/12/03 15:04 ID:2Aw9Cv91
454 ：名無しさん＠３周年：03/12/03 15:28 ID:CdwQWWSo
PICの歴史知ってる？70年代には出てたよ。
8051より古いかも
PICが広まったのは90年代も終盤になってからだよ。
8051より古いかも
PICが広まったのは90年代も終盤になってからだよ。
455 ：名無しさん＠３周年：03/12/03 18:05 ID:R7DHDZ/i
ひょっとしてAVRってPICが売れ出してから、PICの欠点改善！なんて触れ込みで売り出したのか？
PICには直接のコンペチが無いだけでなく、欠点もない。
判っていない奴が欠点だと思っている事は、実はPICの特徴であり、利点なんだよ。
PICには直接のコンペチが無いだけでなく、欠点もない。
判っていない奴が欠点だと思っている事は、実はPICの特徴であり、利点なんだよ。
456 ：名無しさん＠３周年：03/12/03 18:06 ID:R7DHDZ/i
断言するとまたなんかいわれるから
断言はやめとこ。
したりするぞ。
と改める。
断言はやめとこ。
したりするぞ。
と改める。
458 ：名無しさん＠３周年：03/12/05 02:37 ID:JwCeBgPk
＞457
そんなモノが必要な用途にPICを使うことが間違いなんだってば
割り込みは使わない。スリープ状態からの復帰が唯一の例で、この場合はスタックいらない。
そんなモノが必要な用途にPICを使うことが間違いなんだってば
割り込みは使わない。スリープ状態からの復帰が唯一の例で、この場合はスタックいらない。
459 ：名無しさん＠ACEX1K：03/12/08 15:39 ID:iLItPt9u
ラジオデパートの電波堂書店にデザインウェーブ１０月号が数冊おいて
ありました。まだ入手できなくて困ってる方はどうぞ。
ありました。まだ入手できなくて困ってる方はどうぞ。
>>459
先週末のLAOXComputer館にも少数あった気もしないでもない。
先週末のLAOXComputer館にも少数あった気もしないでもない。
FPGA活用付録基盤、再生産してくれないかな
462 ：名無しさん＠３周年：03/12/08 19:41 ID:30L0EcsT
>>457
サブルーチンなんてのもPICでは邪道だからな。
サブルーチンなんてのもPICでは邪道だからな。
463 ：名無しさん＠３周年：03/12/09 10:26 ID:/xr2DwBL
74HC244がなんだか知らんでもＦＰＧＡの設計してるやついるんだな
>>463
そりゃいるだろ
でもまったく知らないならまだマシ
中途半端に知ってるけど、各デバイス毎にパスコンを電源ライン入れることを
知らないような、生半可クンが一番手に負えない
信号線にコンデンサかまして誤魔化す前に電源ラインをきっちり作れってんだ
そりゃいるだろ
でもまったく知らないならまだマシ
中途半端に知ってるけど、各デバイス毎にパスコンを電源ライン入れることを
知らないような、生半可クンが一番手に負えない
信号線にコンデンサかまして誤魔化す前に電源ラインをきっちり作れってんだ
ただのバッファやラッチに74シリーズエミュレーションのマクロを使いたがる奴についてどう思いますか
467 ：名無しさん＠ACEX1K：03/12/09 16:25 ID:mbtxyfKs
あとあえて使う理由も無いのにアレイクロックだの
ゲーテッドクロックだのリプリキャリだの使いまくり。
ゲーテッドクロックだのリプリキャリだの使いまくり。
実際の現場でそんなの許されるのか？
漏れもそう思うんだが実際動けば勝ちだからな。
あまり新しい技術とかもあまり入ってきてない職場だし。
尤も動かなくて修羅場ってるのも良く見た(藁
あまり新しい技術とかもあまり入ってきてない職場だし。
尤も動かなくて修羅場ってるのも良く見た(藁
リセットに色んなゲート通した信号つなぎまくるよ
474 ：名無しさん＠３周年：03/12/10 02:33 ID:yjcAxcrH
２４５があれば２４４はいらないョ
476 ：名無しさん：03/12/10 09:41 ID:6qdQazbn
７４シリーズのマクロが好きな人は非同期回路が好き。
ＴＴＬの時代には信号にコンデンサをぶら下げて誤動
作から逃げておいて完全に動作したと威張っていた人。
そんな人はなぜアルテラの回路図でコンデンサが使え
ないんだと文句を言ってるかも。
ＴＴＬの時代には信号にコンデンサをぶら下げて誤動
作から逃げておいて完全に動作したと威張っていた人。
そんな人はなぜアルテラの回路図でコンデンサが使え
ないんだと文句を言ってるかも。
477 ：名無しさん＠３周年：03/12/10 10:53 ID:1aPnStYs
74244マクロを何回も通して
ディレイを作ろうとする人がいるよ
最適化ってなんですか？
ディレイを作ろうとする人がいるよ
最適化ってなんですか？
FFの~Q 出力を使いたがる古いヒトはいるよね
なんでキューバーないのー? って
つーか、もうスケマ入力やめてください
なんでキューバーないのー? って
つーか、もうスケマ入力やめてください
479 ：名無しさん＠３周年：03/12/10 12:12 ID:puWLhlMS
あのさぁ・・・。
HDLで書けよ。スケマ禁止。ってうちはそうした。
HDLで書けよ。スケマ禁止。ってうちはそうした。
>>479
うちは過去の遺物を修正するときのみ封印を解いてる。（ｗ
うちは過去の遺物を修正するときのみ封印を解いてる。（ｗ
481 ：名無しさん＠３周年：03/12/10 15:23 ID:Jy0jElAY
古くて悪いかよ。
FFのすつりょくを両方つかえばスキューが少ないから好きなんだよ。
FFのすつりょくを両方つかえばスキューが少ないから好きなんだよ。
>>481
ﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁしないよう気をつけるべし。
ﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁしないよう気をつけるべし。
>>481
Altera、Xilinx どちらでも、論理セル内のFFは正論理出力しかない
なのに昔のノリで負出力をつかうと、正出力をINV通した回路が合成されてしまう
つまりFPGAの回路設計においては、まったくの無駄な努力。つーかむしろ害
Altera、Xilinx どちらでも、論理セル内のFFは正論理出力しかない
なのに昔のノリで負出力をつかうと、正出力をINV通した回路が合成されてしまう
つまりFPGAの回路設計においては、まったくの無駄な努力。つーかむしろ害
>>483
Δ遅延をうまく使ってもそうなっちゃうの？
Δ遅延をうまく使ってもそうなっちゃうの？
>>483 禿道。 あとうちは非同期回路も原則禁止。
漏れが部下のを見つけたら、その回路は却下。
漏れが部下のを見つけたら、その回路は却下。
>>475
実際やな職場だ(苦藁)、まぁアナログがそこそこ出来る分ましなんだが。
>>479
漏れは下の方にいるんで自分ではHDLで書くが人には強制どころか
布教してもなかなか賛同者が増えぬ。まぁみんなジジ(ry
そんな訳で一時的なヘルプの時は嫌々スケマで書いたりもしてる。
>>485
却下してみたいが管理する仕事が大嫌いだ罠
実際やな職場だ(苦藁)、まぁアナログがそこそこ出来る分ましなんだが。
>>479
漏れは下の方にいるんで自分ではHDLで書くが人には強制どころか
布教してもなかなか賛同者が増えぬ。まぁみんなジジ(ry
そんな訳で一時的なヘルプの時は嫌々スケマで書いたりもしてる。
>>485
却下してみたいが管理する仕事が大嫌いだ罠
>Altera、Xilinx どちらでも、論理セル内のFFは正論理出力しかない
>なのに昔のノリで負出力をつかうと、正出力をINV通した回路が合成されてしまう
>つまりFPGAの回路設計においては、まったくの無駄な努力。つーかむしろ害
ちょと待ってよー。process文(順次処理(sequential))訊かないの？
そうなるのは同時処理(コンカレント(conccurent))のときじゃないの？
参照↓
http://www-isys.eei.metro-u.ac.jp/~sho/pub/sw_vhdl/node42.html
例えば、
process ～
begin
Q0<=(D and C)
Q1<=NOT(D and C)
のようにすれば、Δ遅延なくそれぞれの式を同時に代入でしょう？
>なのに昔のノリで負出力をつかうと、正出力をINV通した回路が合成されてしまう
>つまりFPGAの回路設計においては、まったくの無駄な努力。つーかむしろ害
ちょと待ってよー。process文(順次処理(sequential))訊かないの？
そうなるのは同時処理(コンカレント(conccurent))のときじゃないの？
参照↓
http://www-isys.eei.metro-u.ac.jp/~sho/pub/sw_vhdl/node42.html
例えば、
process ～
begin
Q0<=(D and C)
Q1<=NOT(D and C)
のようにすれば、Δ遅延なくそれぞれの式を同時に代入でしょう？
そおかぁ、コンカレントとシーケンシャルを使い分けるためには具体的に回路が見えてないと・・・(結局ワイヤードロジックなってしまう）
だから、本末転倒なのかぁ。結局ビヘイビア(ゲートレベルと対極)で書かないとHDLの意味なし、か。
ビヘイビアで書いたとしても結局FF,RATCHが生成される可能性があるからCの方が勝ってるのかなぁ。(最近のCがこの辺の生成を抑えるモードがあるのか知らないけど）
だから、本末転倒なのかぁ。結局ビヘイビア(ゲートレベルと対極)で書かないとHDLの意味なし、か。
ビヘイビアで書いたとしても結局FF,RATCHが生成される可能性があるからCの方が勝ってるのかなぁ。(最近のCがこの辺の生成を抑えるモードがあるのか知らないけど）
すまんが >>487 ID:fqs/QMp9 の指摘がまったく理解できません
FPGAへの回路実装(map+place+route)の話をしてるんであって
VHDLシミュレータの話をしてるつもりは、まったくないんだが
ものすごい思い込みでとてつもない誤解をしていると思われる
AlteraもXilinxも 論理セル最小単位は
「組合わせ回路 + フリップフロップ」って実装なの
だからFFの出力を反転するって信号つくるには
セル1内のFF + セル2の組み合わせ回路 って形で 2つ論理セル消費するの
だからむしろ害になる場合があるの
FPGAへの回路実装(map+place+route)の話をしてるんであって
VHDLシミュレータの話をしてるつもりは、まったくないんだが
ものすごい思い込みでとてつもない誤解をしていると思われる
AlteraもXilinxも 論理セル最小単位は
「組合わせ回路 + フリップフロップ」って実装なの
だからFFの出力を反転するって信号つくるには
セル1内のFF + セル2の組み合わせ回路 って形で 2つ論理セル消費するの
だからむしろ害になる場合があるの
>AlteraもXilinxも 論理セル最小単位は
>「組合わせ回路 + フリップフロップ」って実装なの
そ、そうなのか。＿｜￣|○ｶﾞｯｸｼ｡
￣
まさに｢ものすごい思い込みでとてつもない誤解｣でした。
>「組合わせ回路 + フリップフロップ」って実装なの
そ、そうなのか。＿｜￣|○ｶﾞｯｸｼ｡
￣
まさに｢ものすごい思い込みでとてつもない誤解｣でした。
>>489
スマンが日本語で書いてくれ。
スマンが日本語で書いてくれ。
>>489(アル、ザイの基本単位素子である組合わせ回路 + フリップフロップを分かってない(w、記述ではあるが・・）の日本語ver。
Δ遅延使うか、使わないか（VHDLのprocess文使うか使わないか。コレによって、前の入力をモトにせず、process内の代入がすべて同時に行われるか、はたまた、process文を使わず、A→B→Cというように順番に代入になるか。）
を判断するには、RTL記述のレベル(チップの内部をエリアに分けて、エリア単位で書く書き方）では誤りが生じやすく、回路レベルで組まなきゃならない(ワイヤードロジック）。
もし、ビヘイビアレベル（チップの入出力pinレベル)で書いたとしても、結局process文使うか使わないかどちらかを選択しなきゃならない訳で、正しく書くためには(特にFF,RATCHがあるなら）結局回路レベルまで降りなきゃならない。
ところでＣで書くと、FF、RATCHの生成を抑えてくれるオプションがあるのかな？
てなつたない翻訳デシ。
Δ遅延使うか、使わないか（VHDLのprocess文使うか使わないか。コレによって、前の入力をモトにせず、process内の代入がすべて同時に行われるか、はたまた、process文を使わず、A→B→Cというように順番に代入になるか。）
を判断するには、RTL記述のレベル(チップの内部をエリアに分けて、エリア単位で書く書き方）では誤りが生じやすく、回路レベルで組まなきゃならない(ワイヤードロジック）。
もし、ビヘイビアレベル（チップの入出力pinレベル)で書いたとしても、結局process文使うか使わないかどちらかを選択しなきゃならない訳で、正しく書くためには(特にFF,RATCHがあるなら）結局回路レベルまで降りなきゃならない。
ところでＣで書くと、FF、RATCHの生成を抑えてくれるオプションがあるのかな？
てなつたない翻訳デシ。
古い人間の偏見かも知れんが、俺は
合成された結果の回路が思い浮かばないヒトにまともなHDL記述はできない
と確信している。
ビヘイビアコンパイラとかsystemCで
回路設計エンジニア不足が解消されるなんて嘘っぱちだろ
合成された結果の回路が思い浮かばないヒトにまともなHDL記述はできない
と確信している。
ビヘイビアコンパイラとかsystemCで
回路設計エンジニア不足が解消されるなんて嘘っぱちだろ
そこそこ動くものは量産できるようになるでしょ
>>494
RTLを書くときになるべく心がけるようにはしてるが、FPGAのLEの構造迄
考えた書き方ができるかとか考えるとどこまで意味があるのか悩んで
しまうこともある。
最近は、余程こういう回路になっていて欲しいと思うことがない限り
気にしないことにしてる。
まだ使ってはないがシンプリファイのHDLアナライザ等を使いこなせれば
実装された回路とRTLの関係が解るのでは無いかと思ってるんだがどう
かな。
RTLを書くときになるべく心がけるようにはしてるが、FPGAのLEの構造迄
考えた書き方ができるかとか考えるとどこまで意味があるのか悩んで
しまうこともある。
最近は、余程こういう回路になっていて欲しいと思うことがない限り
気にしないことにしてる。
まだ使ってはないがシンプリファイのHDLアナライザ等を使いこなせれば
実装された回路とRTLの関係が解るのでは無いかと思ってるんだがどう
かな。
>>296
う～ん。例えばFF使ってもシフトレジスタとか確立されてる、そういうブロック回路を組み合わせて行くって考え方でいいと思うんだけれど。
それでトラブッたとすると、確立されているブロック同士のつなぎが悪いて分かるでしょう。
コントロール信号やタイミング信号のロジック組むときは、そういうブロック回路はないから、同期にしろ非同期にしろ、まさにﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁの温床になるから、FF、RATCHの使用は避けたいけれど。
コントロール、タイミング系以外は、基本的にデータの保管、移動でしょう(ブロックとして確立されてる）、アドレスにしろ、データにしろ、LSIにしろ、バスブリッジにしろ。
例えば、コントロール信号に関してCPU命令という点でみてみると、正論理、負論理両方使う(FF,RATCHができてしまう可能性がある）のは、ほぼ条件JMPでしょう。
それ以外は殆どレジスタ移動やビット操作。こんなところからも注意箇所は分かってくるでしょ。
う～ん。例えばFF使ってもシフトレジスタとか確立されてる、そういうブロック回路を組み合わせて行くって考え方でいいと思うんだけれど。
それでトラブッたとすると、確立されているブロック同士のつなぎが悪いて分かるでしょう。
コントロール信号やタイミング信号のロジック組むときは、そういうブロック回路はないから、同期にしろ非同期にしろ、まさにﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁの温床になるから、FF、RATCHの使用は避けたいけれど。
コントロール、タイミング系以外は、基本的にデータの保管、移動でしょう(ブロックとして確立されてる）、アドレスにしろ、データにしろ、LSIにしろ、バスブリッジにしろ。
例えば、コントロール信号に関してCPU命令という点でみてみると、正論理、負論理両方使う(FF,RATCHができてしまう可能性がある）のは、ほぼ条件JMPでしょう。
それ以外は殆どレジスタ移動やビット操作。こんなところからも注意箇所は分かってくるでしょ。
↑すまん、上記幾つかのレスでラッチをRATCHと書いたのはLATCHの誤りの模様。
すまん
誰か ID:n9iJGTR9 の言うことを日本語に訳してくれ
特に 例えば～ 以降がまったくわからん
HDLになって一番楽になったのはステートマシンの記述なのに
何を問題視しているのかまったくわからない
誰か ID:n9iJGTR9 の言うことを日本語に訳してくれ
特に 例えば～ 以降がまったくわからん
HDLになって一番楽になったのはステートマシンの記述なのに
何を問題視しているのかまったくわからない
それ以前にFPGAのLEの構造を考えたら終わりなんじゃないかな。
FPGAの場合、LEがRTLによってどう修飾されるかに尽きるわけだし。
FPGAの場合、LEがRTLによってどう修飾されるかに尽きるわけだし。
>>500 がズバリ正解だろうな
他にも配線遅延を考える必要はあるが…
他にも配線遅延を考える必要はあるが…
>>499
>特に 例えば～ 以降がまったくわからん
てことは。｢う～ん｣だけしか・・・(ry(´д⊂)
結局、FF,LATCHで意にそぐわない動作にならない為に如何にしてこれを防ぐかってことを書いたんだけど・・・。
>特に 例えば～ 以降がまったくわからん
てことは。｢う～ん｣だけしか・・・(ry(´д⊂)
結局、FF,LATCHで意にそぐわない動作にならない為に如何にしてこれを防ぐかってことを書いたんだけど・・・。
私の経験では、RTLで論理記述して
合成前のモデルのシミュレーションと
ポストレイアウトモデルのシミュレーションとで
挙動が違ったことなんかないのだが?
もちろんターゲットデバイスに入らないとか
目的の周波数ではまわらないとかはあるんだが
普通 ロジックが異なるなんてないだろう
単に ID:n9iJGTR9 は 合成可能な記述法(つまりRTL)を知らないだけなのか?
合成前のモデルのシミュレーションと
ポストレイアウトモデルのシミュレーションとで
挙動が違ったことなんかないのだが?
もちろんターゲットデバイスに入らないとか
目的の周波数ではまわらないとかはあるんだが
普通 ロジックが異なるなんてないだろう
単に ID:n9iJGTR9 は 合成可能な記述法(つまりRTL)を知らないだけなのか?
すいません。
ＲＴＬとＴＴＬってどう違うんですか？？？
ＲＴＬとＴＴＬってどう違うんですか？？？
>>503
メタステーブルとかグリッチとかではまることないの？
http://www.tij.co.jp/jsc/docs/faq/logic/logic/lv/pdf/1p_metas.pdf
http://www.ylab.sk.shibaura-it.ac.jp/menplus/coinc-pci/DecideSpec/EventTiming.html
シュミレーション結果と試作品動作が違うなんてことないの？
メタステーブルとかグリッチとかではまることないの？
http://www.tij.co.jp/jsc/docs/faq/logic/logic/lv/pdf/1p_metas.pdf
http://www.ylab.sk.shibaura-it.ac.jp/menplus/coinc-pci/DecideSpec/EventTiming.html
シュミレーション結果と試作品動作が違うなんてことないの？
>>505 ないよ 君はあるの?
完全同期回路で正しく制約条件をつけておけば
グリッチやメタステーブルではまることはない
(ツールがはまらない上限の動作周波数を教えてくれる)
わたしは非同期FIFOも設計したけど、気をつけて設計すればハマらない。
テストベクタが不完全で、実機で意図しない不具合が見つかることはあるが
同じ条件のテストベクタを作って流せばシミュレーションでも再現する。
alteraとxilinxのツール使ってる場合で、
シミュレーションと実機で動作が食い違った経験はない
完全同期回路で正しく制約条件をつけておけば
グリッチやメタステーブルではまることはない
(ツールがはまらない上限の動作周波数を教えてくれる)
わたしは非同期FIFOも設計したけど、気をつけて設計すればハマらない。
テストベクタが不完全で、実機で意図しない不具合が見つかることはあるが
同じ条件のテストベクタを作って流せばシミュレーションでも再現する。
alteraとxilinxのツール使ってる場合で、
シミュレーションと実機で動作が食い違った経験はない
508 ：名無しさん＠３周年：03/12/11 18:16 ID:3MnjU6yV
>>506
>完全同期回路で正しく制約条件をつけておけば
>グリッチやメタステーブルではまることはない
これは、FFやﾗｯﾁ同士をつなぐときはカスケードに(直列)に繋ぐとかでしょ。
並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
シフトレジスタとか確立してるブロックは見事に直列になってて、その辺の心配が排除されてる。
そのことを>>499で書いたYO。
TTLはﾄﾗﾝｼﾞｽﾀﾄﾗﾝｼﾞｽﾀﾛｼﾞｯｸだと思ってた。要するに、C-MOSデバイスでなくて、Tr､BTLで内部回路を構成したデバイス。
>完全同期回路で正しく制約条件をつけておけば
>グリッチやメタステーブルではまることはない
これは、FFやﾗｯﾁ同士をつなぐときはカスケードに(直列)に繋ぐとかでしょ。
並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
シフトレジスタとか確立してるブロックは見事に直列になってて、その辺の心配が排除されてる。
そのことを>>499で書いたYO。
TTLはﾄﾗﾝｼﾞｽﾀﾄﾗﾝｼﾞｽﾀﾛｼﾞｯｸだと思ってた。要するに、C-MOSデバイスでなくて、Tr､BTLで内部回路を構成したデバイス。
510 ：名無しさん＠３周年：03/12/11 18:40 ID:3MnjU6yV
TTLといわれているICでTTLだったのは ノーマルとHとLの時代だろ。
LS以降はDTLだし。
今は74シリーズなら全部TTLと呼ばれている。
LS以降はDTLだし。
今は74シリーズなら全部TTLと呼ばれている。
>>509の日本語がまたよくわからない
> 並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
特にここね 何を問題にしてるのかまったく見えない
ステートマシンだって、データパスと変わらんでしょうに
>>510
> 今は74シリーズなら全部TTLと呼ばれている。
異議あり
少なくとも私は74HCとか74ASとかを TTL呼ばない
だってロジックレベルがTTLじゃないじゃん
> 並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
特にここね 何を問題にしてるのかまったく見えない
ステートマシンだって、データパスと変わらんでしょうに
>>510
> 今は74シリーズなら全部TTLと呼ばれている。
異議あり
少なくとも私は74HCとか74ASとかを TTL呼ばない
だってロジックレベルがTTLじゃないじゃん
DTL
確かにLowPowerｼｮｯﾄｷｰﾊﾞﾘｱﾀﾞｲｵｰﾄﾞでプルダウンされてるし、入力もBTLじゃなくてｼｮﾄｷｰだなぁ。
>並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
具体的にいうと□をFFだとして
ー△ー～ー□ーー△
｜ ｜
ーーーー□ーー-
こんな繋ぎ方。駄目でしょ？ちょっと曖昧な絵だけど。
シフトレジスタなんかは
ー□ー□ー□ー□ー□ー□ー□ー□ー
と見事に直列につながってて、メタステーブル、グリッチの心配ない。
確かにLowPowerｼｮｯﾄｷｰﾊﾞﾘｱﾀﾞｲｵｰﾄﾞでプルダウンされてるし、入力もBTLじゃなくてｼｮﾄｷｰだなぁ。
>並列に繋いでその出力を同じとこで利用しちゃいけないとか・・・。
具体的にいうと□をFFだとして
ー△ー～ー□ーー△
｜ ｜
ーーーー□ーー-
こんな繋ぎ方。駄目でしょ？ちょっと曖昧な絵だけど。
シフトレジスタなんかは
ー□ー□ー□ー□ー□ー□ー□ー□ー
と見事に直列につながってて、メタステーブル、グリッチの心配ない。
ー△ー～ー□ーー△ー
｜ ｜
ーーーー□ーー-
｜ ｜
ーーーー□ーー-
515 ：名無しさん＠３周年：03/12/11 19:20 ID:3MnjU6yV
なんか動機式って好きになれないんだよな。
全加算器つくるんでも、ハーフアダー２個つかってってのが嫌なんだよ
キャリルックアヘッドするもん。１ビットでも。
全加算器つくるんでも、ハーフアダー２個つかってってのが嫌なんだよ
キャリルックアヘッドするもん。１ビットでも。
Δ遅延クンは「モウコネーヨ ｳﾜｰﾝ」状態?
FPGA、HDLを使ったことがない奴が知ったかするから突っ込み入れられて
火だるまになるんだよ。
火だるまになるんだよ。
学生実験でmodelsimでのシミュレーションまでは経験あるが
論理合成して実機で試験した経験はないって感じだね
論理合成して実機で試験した経験はないって感じだね
頑張れ、学生
学生のうちにプロの意見を聞けるのは良いことだ。
学生のうちにプロの意見を聞けるのは良いことだ。
520 ：名無しさん＠３周年：03/12/12 17:06 ID:bd+ObhVa
521 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/12 17:43 ID:y6oTLC3D
クロックをゲートしてなければ問題はクロックに対するセットアップタイム、
ホールドタイムに集約されてしまいます。
だから設計時に管理べき項目が絞り込める。 同期回路の利点だね。
ホールドタイムに集約されてしまいます。
だから設計時に管理べき項目が絞り込める。 同期回路の利点だね。
523 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/12 18:32 ID:y6oTLC3D
しか～し・・・、非同期じゃないと外部ケーブル接続IFのドライバチップはできない罠。
同期だけだとやれる部分が制限される。
同期だけだとやれる部分が制限される。
>>521 だいぶ理解してきたようだ
そして、気になってたのが >>497 のコレ
> コントロール信号やタイミング信号のロジック組むときは、そういうブロック
> 回路はないから、同期にしろ非同期にしろ、まさにﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁの温床にな
> るから、FF、RATCHの使用は避けたいけれど。
かなり謎の日本語なんだが、この手の回路はFFを使わないで組むべきだって主旨か?
コントロール信号やタイミング信号のロジックは同期回路で組める。
というか同期回路にしないといけない。
いわゆるステートマシンとか有限ステートマシンってヤツだ。
「ステートマシン ミーリー型 ムーア型」ってキーワードで検索してみそ
そして、気になってたのが >>497 のコレ
> コントロール信号やタイミング信号のロジック組むときは、そういうブロック
> 回路はないから、同期にしろ非同期にしろ、まさにﾒﾀｽﾃｰﾌﾞﾙ､ｸﾞﾘｯﾁの温床にな
> るから、FF、RATCHの使用は避けたいけれど。
かなり謎の日本語なんだが、この手の回路はFFを使わないで組むべきだって主旨か?
コントロール信号やタイミング信号のロジックは同期回路で組める。
というか同期回路にしないといけない。
いわゆるステートマシンとか有限ステートマシンってヤツだ。
「ステートマシン ミーリー型 ムーア型」ってキーワードで検索してみそ
526 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/12 22:40 ID:y6oTLC3D
CPUのマイクロコードはクロックより高速だから命令制御部は非同期だよ。
>>523
外部とのI/FはサンプリングかFIFOが基本でしょ。
ダブルラッチで対処するのが普通だわね。
結局、パッケージの中と外はサンプリングかFIFOでしかI/Fできないから
結局そこでもセットアップ、ホールドタイムって縛りがあるのは変わらんよ。
>>526
マイクロコードですか。
具体的にいつ頃にCPUっすかね？
外部とのI/FはサンプリングかFIFOが基本でしょ。
ダブルラッチで対処するのが普通だわね。
結局、パッケージの中と外はサンプリングかFIFOでしかI/Fできないから
結局そこでもセットアップ、ホールドタイムって縛りがあるのは変わらんよ。
>>526
マイクロコードですか。
具体的にいつ頃にCPUっすかね？
528 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/12 23:59 ID:y6oTLC3D
>>527
FIFOならシリアル、シリアルなら入出力側にラッチではなく(パラレルの手法）、順序回路というかシフトレジスター。
もちろん、内部のレジスタはラッチだけれど・・・。(ただし、メモリ構造持ってるのは知らん）
>>527
某PENのマイクロコード命令シーケンサ、命令デコーダ、リザベーションステーションはそうでしょう。
clockより速く動作している。従って非同期。
FIFOならシリアル、シリアルなら入出力側にラッチではなく(パラレルの手法）、順序回路というかシフトレジスター。
もちろん、内部のレジスタはラッチだけれど・・・。(ただし、メモリ構造持ってるのは知らん）
>>527
某PENのマイクロコード命令シーケンサ、命令デコーダ、リザベーションステーションはそうでしょう。
clockより速く動作している。従って非同期。
530 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏすぐ喰いついてます：03/12/13 00:31 ID:mLrc+wSJ
>>529
だなぁ。最近はRISCじゃなくて、MENTORか何かでワイヤードで組んだCPU命令少ないCISCに向かってるもんなぁ。
だなぁ。最近はRISCじゃなくて、MENTORか何かでワイヤードで組んだCPU命令少ないCISCに向かってるもんなぁ。
531 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 00:39 ID:mLrc+wSJ
>>530
あぁあぁ・・・、RISCとCISCを逆に書いちゃったよ。
あぁあぁ・・・、RISCとCISCを逆に書いちゃったよ。
＞最近はRISCじゃなくて、MENTORか何かでワイヤードで組んだCPU命令少ないCISCに向かってるもんなぁ。
プ。 すごい！ 理路生前。
プ。 すごい！ 理路生前。
534 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 00:48 ID:mLrc+wSJ
>>532
だから、>>531の通り間違えたよ。まったく炎上だ。ヽ(｀ﾍ´)ﾉ
でﾒｰﾙ欄の
＞SRAM方式のFPGAはwired logicなのか？
SRAM方式？知らんが、FPGAでもワイヤードで書けるだろう。
だから、>>531の通り間違えたよ。まったく炎上だ。ヽ(｀ﾍ´)ﾉ
でﾒｰﾙ欄の
＞SRAM方式のFPGAはwired logicなのか？
SRAM方式？知らんが、FPGAでもワイヤードで書けるだろう。
535 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 00:52 ID:mLrc+wSJ
>>535
で、マイクロコードとの相関関係をきっちり説明して下さいよ
で、マイクロコードとの相関関係をきっちり説明して下さいよ
537 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 01:15 ID:mLrc+wSJ
>>536
試されてるなぁ。
CPUがオペコードを解読し、それによりCPU各所のレジスタのゲートへ入出力の指示を出す手順を回路にしなきゃならない。
CISCのようにオペコードが多いものはワイヤードで組むのは大変だ罠。
だから、オペコードによりマイクロプログラム部に飛ぶ番地を振り分け(解読)する命令デコーダや、指示手順を書いてあるマイクロプログラム部をプログラムコードで書いて回路化して、あたかも内蔵ROMのように指示手順を埋め込む。
どうですか？
試されてるなぁ。
CPUがオペコードを解読し、それによりCPU各所のレジスタのゲートへ入出力の指示を出す手順を回路にしなきゃならない。
CISCのようにオペコードが多いものはワイヤードで組むのは大変だ罠。
だから、オペコードによりマイクロプログラム部に飛ぶ番地を振り分け(解読)する命令デコーダや、指示手順を書いてあるマイクロプログラム部をプログラムコードで書いて回路化して、あたかも内蔵ROMのように指示手順を埋め込む。
どうですか？
538 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 01:23 ID:mLrc+wSJ
↑てか、はずした？
リザベーションステーションとかリオーダバッファとかも含めたムズイ処理待ちの話？
｢パイプラインのステージ｣とか言ってるくらいだから、明らかに分かって聞いてるよなぁ。
エンジョーだよまったく。ヽ(｀ﾍ´)ﾉ
リザベーションステーションとかリオーダバッファとかも含めたムズイ処理待ちの話？
｢パイプラインのステージ｣とか言ってるくらいだから、明らかに分かって聞いてるよなぁ。
エンジョーだよまったく。ヽ(｀ﾍ´)ﾉ
唐突だけどStratixにはがっかりした。
てか二段階のデコード等をマイクロコードと呼んで良いのか？と言う問題があったりする。
どちらにせよ命令デコーダで解釈される迄にかかるクロック数で考えると実は非同期回路が
入ってるのかどうかは微妙で、マルチサイクルパスを非同期と呼ばないのであれば非同期
回路にはあたらないと言う結論に達すると思うが。
どちらにせよ命令デコーダで解釈される迄にかかるクロック数で考えると実は非同期回路が
入ってるのかどうかは微妙で、マルチサイクルパスを非同期と呼ばないのであれば非同期
回路にはあたらないと言う結論に達すると思うが。
>>540
おれは同期回路といって問題ないと思うよ
FPGAでもマルチサイクルパスの同期回路はつくれるけど
制約条件の与え方を工夫しないと、駆動周波数が低く見積もられてしまいそうだ
Δ遅延クン だいぶ通じる日本語が使えるようになってきてウレシイよ
なんつったって Δ遅延うんぬん 言わなくなったのが大進歩だね
シミュレータの実装の話(イベントドリブンで信号を変化)であって
実際の回路とは無関係だからな > デルタ遅延
おれは同期回路といって問題ないと思うよ
FPGAでもマルチサイクルパスの同期回路はつくれるけど
制約条件の与え方を工夫しないと、駆動周波数が低く見積もられてしまいそうだ
Δ遅延クン だいぶ通じる日本語が使えるようになってきてウレシイよ
なんつったって Δ遅延うんぬん 言わなくなったのが大進歩だね
シミュレータの実装の話(イベントドリブンで信号を変化)であって
実際の回路とは無関係だからな > デルタ遅延
>>539
具体的にどこが？まぁ私もいくらか失望してるのだが。
中が高速でも出力ディレイが大きすぎて、さらに偏差も
大きいからディレイ使っても後段の回路でクロックで叩けない
(レートが大幅に変わるからPLL使えねぇし)。
そういう点Marcuryは高いなりに良かったがもうメンテナンス
フェーズ→近い将来ディスコンらすぃ。
具体的にどこが？まぁ私もいくらか失望してるのだが。
中が高速でも出力ディレイが大きすぎて、さらに偏差も
大きいからディレイ使っても後段の回路でクロックで叩けない
(レートが大幅に変わるからPLL使えねぇし)。
そういう点Marcuryは高いなりに良かったがもうメンテナンス
フェーズ→近い将来ディスコンらすぃ。
誰か Virtex3のウワサ話してよ
544 ：ﾓｳｺﾈｰﾖｳﾜｰﾝヽ(｀ﾍ´)ﾉ火ﾀﾞﾙﾏ：03/12/13 12:19 ID:mLrc+wSJ
>シミュレータの実装の話(イベントドリブンで信号を変化)であって
>実際の回路とは無関係だからな > デルタ遅延
ﾊァ?(ﾟдﾟ)｡PROCESS文を使うか使わないかで反映される回路変わってくるだろう。
記述中でΔ遅延があるかないかでロジックも当然変わる。
>駆動周波数が低く見積もられてしまいそうだ
う～ん。良く分からんけど、誤動作ってことか？
スキューのズレ等で・・・。
>実際の回路とは無関係だからな > デルタ遅延
ﾊァ?(ﾟдﾟ)｡PROCESS文を使うか使わないかで反映される回路変わってくるだろう。
記述中でΔ遅延があるかないかでロジックも当然変わる。
>駆動周波数が低く見積もられてしまいそうだ
う～ん。良く分からんけど、誤動作ってことか？
スキューのズレ等で・・・。
>>544
レスするなら一応ポインタくらい示しなされ。
レスするなら一応ポインタくらい示しなされ。
>出力ディレイが大きすぎて、さらに偏差も大きいから
内部回路が高速なら、外の回路の配線Ｚが悪いんじゃない。
チップ型積層セラミックなんかでスピードアップコンデンサ(カップリングコンデンサ)噛ませてやってもなまるの？
ＰＬＬ復調？でFPGA使ってるのか｡｡｡普通そうなのか知らないけどすごいな。
どれくらいの周波数か分からんけど｡｡｡
内部回路が高速なら、外の回路の配線Ｚが悪いんじゃない。
チップ型積層セラミックなんかでスピードアップコンデンサ(カップリングコンデンサ)噛ませてやってもなまるの？
ＰＬＬ復調？でFPGA使ってるのか｡｡｡普通そうなのか知らないけどすごいな。
どれくらいの周波数か分からんけど｡｡｡
>>544
シミュレーションと論理合成をごっちゃに考えてるね
シミュレータの実装の話でしょ > デルタ遅延
シミュレーションソフトのスケジューラにイベントいれる時、
実回路では同時に発生するイベントのはずなのに、シミュレータでは処理に
前後が生じる。これをデルタ遅延って概念もちこんで説明してるだけ
実際の回路は、すべての素子が本当に同時に動いてるんで
デルタ遅延なんて概念が入ってくる余地はない
別の言い方すると、実回路の動作をソフトウェアでシミュレーションしたいのに、
ソフトでは各信号について順番に処理することしかできなくて困るから
デルタ遅延って概念を導入したってこと。(別の言い方になってないかも?)
つまりデルタ遅延は、実回路をシミュレーションするための方便に過ぎない
シミュレーションと論理合成をごっちゃに考えてるね
シミュレータの実装の話でしょ > デルタ遅延
シミュレーションソフトのスケジューラにイベントいれる時、
実回路では同時に発生するイベントのはずなのに、シミュレータでは処理に
前後が生じる。これをデルタ遅延って概念もちこんで説明してるだけ
実際の回路は、すべての素子が本当に同時に動いてるんで
デルタ遅延なんて概念が入ってくる余地はない
別の言い方すると、実回路の動作をソフトウェアでシミュレーションしたいのに、
ソフトでは各信号について順番に処理することしかできなくて困るから
デルタ遅延って概念を導入したってこと。(別の言い方になってないかも?)
つまりデルタ遅延は、実回路をシミュレーションするための方便に過ぎない
>>548
ひょっとしたら、SDFを読み込んで実遅延Simの事を言いたかったのかも知れない。
ひょっとしたら、SDFを読み込んで実遅延Simの事を言いたかったのかも知れない。
>>548,>>549
いや、シミュレーションの話じゃないよ。
じゃないのに、Δ遅延なんて持ち出したのが悪かた。実装には関係ないね、鬱。
で、>>548の文章見て、かなり混乱してるんですけど、
ただ、PROCESS文は実装でも用いるでしょう。
例えば
Ａ＿｜＼。＿Ｂ｜＼。＿Ｃ
｜／ ｜／
PROCESSを用いず
B<=not(A)･･･①
C<=not(B)･･･②
とやると、もし、Aが1→0になると、①のBは0→1になり、これを踏まえて②のBは0→1になり、Cは1→0になる。
つまり、同時処理代入は評価と代入順番に行われ、かつ一度の動作で最初の式から最後の式まで行ってる。
対し、PROCESSを用いて
PROCESS～
B<=not(A)･･･③
C<=not(B)･･･④
とやると、もし、Aが1→0になると、③のBは0→1になり、これと別に④の評価が行われてBは0で、Cは1→0になる。
つまり、順次処理では評価と代入が順番に行われず、かつ一度の動作でそれぞれ別々に行われている。
この場合、実回路だと入力から出力までの遅延があるから、下の書き方が正しそうだけれど、
VHDLだと上の記述が正しい、で、実回路の入力から出力までの遅延を考えるときSDK使うでしょ。
VHDLだとイベントドライブだから、ΔＴ秒後にBが変わると、④の式の評価が新たに行われるから(手前にif文で設けていれば)、④のBが0→1になり、Cが1→0になる。
だから、結果として、ミクロで見なければ一緒だと思うけれど。
ただ、PROCESS使って下の様に書くと、インバータのインバータの間にラッチが入って生成されると思う。
いや、シミュレーションの話じゃないよ。
じゃないのに、Δ遅延なんて持ち出したのが悪かた。実装には関係ないね、鬱。
で、>>548の文章見て、かなり混乱してるんですけど、
ただ、PROCESS文は実装でも用いるでしょう。
例えば
Ａ＿｜＼。＿Ｂ｜＼。＿Ｃ
｜／ ｜／
PROCESSを用いず
B<=not(A)･･･①
C<=not(B)･･･②
とやると、もし、Aが1→0になると、①のBは0→1になり、これを踏まえて②のBは0→1になり、Cは1→0になる。
つまり、同時処理代入は評価と代入順番に行われ、かつ一度の動作で最初の式から最後の式まで行ってる。
対し、PROCESSを用いて
PROCESS～
B<=not(A)･･･③
C<=not(B)･･･④
とやると、もし、Aが1→0になると、③のBは0→1になり、これと別に④の評価が行われてBは0で、Cは1→0になる。
つまり、順次処理では評価と代入が順番に行われず、かつ一度の動作でそれぞれ別々に行われている。
この場合、実回路だと入力から出力までの遅延があるから、下の書き方が正しそうだけれど、
VHDLだと上の記述が正しい、で、実回路の入力から出力までの遅延を考えるときSDK使うでしょ。
VHDLだとイベントドライブだから、ΔＴ秒後にBが変わると、④の式の評価が新たに行われるから(手前にif文で設けていれば)、④のBが0→1になり、Cが1→0になる。
だから、結果として、ミクロで見なければ一緒だと思うけれど。
ただ、PROCESS使って下の様に書くと、インバータのインバータの間にラッチが入って生成されると思う。
まだその話題を引っ張ってたのか。
とっくに終わったと思ってたわ。
とっくに終わったと思ってたわ。
＞B<=not(A)･･･③
＞C<=not(B)･･･④
＞とやると、もし、Aが1→0になると、
③のBは0→1になり、これと別に④の評価が
行われてBは0で、Cは1→0になる。
~~~~~
↑
ここが間違い！
Cは１のまま。ノワーンヽ(｀ﾍ´)ﾉ無茶苦茶だー。誰も読んでくれんよゥ。
＞C<=not(B)･･･④
＞とやると、もし、Aが1→0になると、
③のBは0→1になり、これと別に④の評価が
行われてBは0で、Cは1→0になる。
~~~~~
↑
ここが間違い！
Cは１のまま。ノワーンヽ(｀ﾍ´)ﾉ無茶苦茶だー。誰も読んでくれんよゥ。
>>550のPROCESS使ったのの内容が、まだ間違いがあって無茶苦茶だからもう一度書くよ。
PROCESSを用いて
PROCESS～
B<=not(A)･･･③
C<=not(B)･･･④
Aが1→0に変わると
T秒後の式の評価と代入
Aが1→0になる。
Bへの代入値の評価:0→1
Cへの代入値の評価:1のまま
B,Cの代入はまだ行われない。
ΔT秒後の式の評価と代入
Aは0のまま
Bは0→1になる
Cへの代入値の評価:1→0
2ΔT秒後の式の評価と代入
Aは0のまま
Bは1のまま
Cは1→0になる
だからPROCESS文使うと3回目のPROCESS内ループ（3度目の動作）でPROCESS文用いない処理と結果が同様になる。
もちろん、シュミレーションでの記述でなく本体での記述。
PROCESSを用いて
PROCESS～
B<=not(A)･･･③
C<=not(B)･･･④
Aが1→0に変わると
T秒後の式の評価と代入
Aが1→0になる。
Bへの代入値の評価:0→1
Cへの代入値の評価:1のまま
B,Cの代入はまだ行われない。
ΔT秒後の式の評価と代入
Aは0のまま
Bは0→1になる
Cへの代入値の評価:1→0
2ΔT秒後の式の評価と代入
Aは0のまま
Bは1のまま
Cは1→0になる
だからPROCESS文使うと3回目のPROCESS内ループ（3度目の動作）でPROCESS文用いない処理と結果が同様になる。
もちろん、シュミレーションでの記述でなく本体での記述。
↑もし、PROCESS内3度ループの間に他でイベント生じるとPROCESS文用いないのと動作が異なってくる可能性がある。
やっぱ、FF、ラッチのような必要箇所以外はPROCESS用いないのが吉でシュミレーション段階で実回路の入出力の遅延を含めるのが良いのか。
やっぱ、FF、ラッチのような必要箇所以外はPROCESS用いないのが吉でシュミレーション段階で実回路の入出力の遅延を含めるのが良いのか。
スレの流れを読まずにカキコするが
Stratix EP1S10 使って遊んでいるアマチュアだ。
Quartus II 3.0 にて、Logic Optionの
Auto Packed Registers=Minimize Area with Chains
を、特定のモジュールに対して有効にさせる方法はない?
このオプションを論理全体に適用するとかなり集積度が上がるのは
いいんだが、段数が増えてしまってかなり速度制約がキツくなるでの。
お前ら教えてください。できないような予感もするが…
Stratix EP1S10 使って遊んでいるアマチュアだ。
Quartus II 3.0 にて、Logic Optionの
Auto Packed Registers=Minimize Area with Chains
を、特定のモジュールに対して有効にさせる方法はない?
このオプションを論理全体に適用するとかなり集積度が上がるのは
いいんだが、段数が増えてしまってかなり速度制約がキツくなるでの。
お前ら教えてください。できないような予感もするが…
>>550,552-554
まぁ落ち着け
実際の回路は、代入とか評価なんて概念で動いているわけではないんだ。
それはあくまでもシミュレータの概念。
それとも 「実装」って言葉を 論理合成+配置配線 みたいな意味合いで
使ってる? HDL→netlist って変換を「実装」って呼べなくもないが、
業界では普通それを「論理合成(logic systhesis)」って呼ぶんだ。
論理合成のソースとなるHDLコードがどこまでルーズな書き方が許されるのか
それは論理合成ツールの進化で変わっていくだろうし、近い未来に万能な
ビヘイビアコンパイラも出てくるかもしれない。いま使われているオマケの
FPGAベンダがサポートする合成ツールはRTL記述しか受け付けないわけだが。
前にも言ったが、オレは合成した結果の回路を想像できないヤツが
書いたコードはクソだとおもっている。現在の技術じゃ実際そうなんだよ。
将来の合成ツールの進化次第では違ってくるかも知れないけどね。
もうちょっと、実際の回路から見た視野で勉強しなおしてみてくれ。
いくらシミュレータの動作に精通したって、いい回路はデザインできないよ。
まぁ落ち着け
実際の回路は、代入とか評価なんて概念で動いているわけではないんだ。
それはあくまでもシミュレータの概念。
それとも 「実装」って言葉を 論理合成+配置配線 みたいな意味合いで
使ってる? HDL→netlist って変換を「実装」って呼べなくもないが、
業界では普通それを「論理合成(logic systhesis)」って呼ぶんだ。
論理合成のソースとなるHDLコードがどこまでルーズな書き方が許されるのか
それは論理合成ツールの進化で変わっていくだろうし、近い未来に万能な
ビヘイビアコンパイラも出てくるかもしれない。いま使われているオマケの
FPGAベンダがサポートする合成ツールはRTL記述しか受け付けないわけだが。
前にも言ったが、オレは合成した結果の回路を想像できないヤツが
書いたコードはクソだとおもっている。現在の技術じゃ実際そうなんだよ。
将来の合成ツールの進化次第では違ってくるかも知れないけどね。
もうちょっと、実際の回路から見た視野で勉強しなおしてみてくれ。
いくらシミュレータの動作に精通したって、いい回路はデザインできないよ。
557 ：名無しさん＠３周年：03/12/13 20:42 ID:1YjFYj+n
FPGAになって、“いい回路”という言葉は死んだ。
558 ：名無しさん＠３周年：03/12/13 20:44 ID:1YjFYj+n
ソフトの世界も同じだが、
昔は小さくて速いものが良いものであり、それを作れる奴が偉かった。
ところが、M$がはびこってからは、M$のバグにぶち当たらないモノが良いものであり、それを作れる奴が偉くなった。
昔は小さくて速いものが良いものであり、それを作れる奴が偉かった。
ところが、M$がはびこってからは、M$のバグにぶち当たらないモノが良いものであり、それを作れる奴が偉くなった。
クソな回路であっても、ツールの進化により製品に投入できるようになっちゃって生産性が上がるけど
技術者は育たないと。
技術者は育たないと。
560 ：名無しさん＠３周年：03/12/13 20:56 ID:1YjFYj+n
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
禿同
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
技術者は育たない。
禿同
こうなってくると、双安定マルチの方がよくなってくるなぁ。
>>561
何と比べてフリップフロップのほうがいいの?
何と比べてフリップフロップのほうがいいの?
てか、何となくでも最終回路を想像しつつ論理合成ツールの癖も考えた上での設計は
今まで可能だったしそうしないと回路の動作速度は稼げなかったよ。
HDLになったからといって何もしなくて良いわけは無い。
しかし、できあがる回路に拘りすぎて本質を見失うのはそれこそ本末転倒だよ。
今まで可能だったしそうしないと回路の動作速度は稼げなかったよ。
HDLになったからといって何もしなくて良いわけは無い。
しかし、できあがる回路に拘りすぎて本質を見失うのはそれこそ本末転倒だよ。
何をするにせよ、バランス感覚を失ってよいわけはないですからな。
566 ：名無しさん＠３周年：03/12/14 00:41 ID:jIe19M5c
バランス感覚という言葉で創造性を潰してきた結果が今の日本。
567 ：名無しさん＠３周年：03/12/14 00:44 ID:jIe19M5c
＞HDLになったからといって何もしなくて良いわけは無い。
それはその通りなのだが、FPGAとかの規模が格段にでかくなっちまったわけだ。
それはその通りなのだが、FPGAとかの規模が格段にでかくなっちまったわけだ。
>>567
システムがデカいと・・・それこそモジュールが100個を越えてくると小さいところに
拘ってられなくなるよね。
ある程度RTLで回路を明示的に示してやると言った対応ですませる位が限界では
無いかと。
システムがデカいと・・・それこそモジュールが100個を越えてくると小さいところに
拘ってられなくなるよね。
ある程度RTLで回路を明示的に示してやると言った対応ですませる位が限界では
無いかと。
>>547
なまるって言うんじゃなくって、ディレイライン通してるんじゃ
ないかって位に対クロックで遅れるのよ(データシートの数値と
Qualtusのタイミングシミュレーション上の話ね)。多分規模が
大きくなったのとIOEがDDR入出力対応と入出力規格の対応で
複雑になったせいだと思う。しかもデータシートの既定してる
範囲が最大出力レートの1周期より大きかったりするし。
＿｜￣|○
デバイス内スキュ自体は小さいみたいだから、ディレイ調整を
前提にすれば使えはするだろうけど、正直そういうシビアな
ところを量産で調整させるのは後々面倒になりそうなので正直
避けたかったりする。
なまるって言うんじゃなくって、ディレイライン通してるんじゃ
ないかって位に対クロックで遅れるのよ(データシートの数値と
Qualtusのタイミングシミュレーション上の話ね)。多分規模が
大きくなったのとIOEがDDR入出力対応と入出力規格の対応で
複雑になったせいだと思う。しかもデータシートの既定してる
範囲が最大出力レートの1周期より大きかったりするし。
＿｜￣|○
デバイス内スキュ自体は小さいみたいだから、ディレイ調整を
前提にすれば使えはするだろうけど、正直そういうシビアな
ところを量産で調整させるのは後々面倒になりそうなので正直
避けたかったりする。
論理合成シミュレーション段階で、同一回路にも関わらず上に書いたPROCESSでやるかやらないかで結果が異なるんじゃタマランな。
てか、レイアウトツールでシミュレーションすれば回路に忠実に結果が出るのか。FPGAにレイアウトなんぞないからスレチガイだが。
少なくとも、シミュレーション段階で⊿遅延グッチャグチャじゃワケワカランからPROCESS文使うか使わないか統一しないといかんなぁ。
てか、レイアウトツールでシミュレーションすれば回路に忠実に結果が出るのか。FPGAにレイアウトなんぞないからスレチガイだが。
少なくとも、シミュレーション段階で⊿遅延グッチャグチャじゃワケワカランからPROCESS文使うか使わないか統一しないといかんなぁ。
>>568にあるように
＞ある程度RTLで回路を明示的に示してやると言った対応ですませる
確実に動作するブロック単位で組み上げて、後は一個一個ゲートレベルで手動でくっつけてく方がよさげだなぁ。
ブロックは確実に動作すれば、問題起きたときに悪いのはブロック同士のつなぎってとこに焦点しぼれるし。
＞ある程度RTLで回路を明示的に示してやると言った対応ですませる
確実に動作するブロック単位で組み上げて、後は一個一個ゲートレベルで手動でくっつけてく方がよさげだなぁ。
ブロックは確実に動作すれば、問題起きたときに悪いのはブロック同士のつなぎってとこに焦点しぼれるし。
572 ：名無しさん＠３周年：03/12/14 01:47 ID:jIe19M5c
dynachip ってまだあるみたいだけど DL5000とか使ったことある人いますか？
5000ゲートタイプのパーツでフルに使うと15Wくらいになりそう。
5000ゲートタイプのパーツでフルに使うと15Wくらいになりそう。
573 ：名無しさん＠３周年：03/12/14 01:49 ID:jIe19M5c
>>568
ちゃうちゃう。
入れ物がでかくなったから、中に入れる物はかなり不細工でも入っちまうってこと。
丁度ソフトでノロマなプログラムでもGHzのCPUで人間からみれば瞬時におわっちまうのと同じこと。
ちゃうちゃう。
入れ物がでかくなったから、中に入れる物はかなり不細工でも入っちまうってこと。
丁度ソフトでノロマなプログラムでもGHzのCPUで人間からみれば瞬時におわっちまうのと同じこと。
>>573
レジスタばっかで、コントロール回路がサラッきし、ならシミュレーションでやりやすいんだけどなぁ。
>>569みたいに
＞対クロックで遅れるのよ(データシートの数値と
＞Qualtusのタイミングシミュレーション上の話ね)。
なんてなったら、とんでもHAPPENだ罠。まぁ、確実に動くブロックが分かってれば切り分けしやすいんだけど。
RTLを細切れにくっつけてった回路だと再起不能に近い罠。
レジスタばっかで、コントロール回路がサラッきし、ならシミュレーションでやりやすいんだけどなぁ。
>>569みたいに
＞対クロックで遅れるのよ(データシートの数値と
＞Qualtusのタイミングシミュレーション上の話ね)。
なんてなったら、とんでもHAPPENだ罠。まぁ、確実に動くブロックが分かってれば切り分けしやすいんだけど。
RTLを細切れにくっつけてった回路だと再起不能に近い罠。
>>573
漏れ個人がそう言うやり方をスマートと思えないだけだよ。
何に重点を置くかによるが適当を是としない設計をやってると合成ツール任せの
汚い記述をしてると自分のレベルが下がる気がして仕方ない。
ただそれだけ。
漏れ個人がそう言うやり方をスマートと思えないだけだよ。
何に重点を置くかによるが適当を是としない設計をやってると合成ツール任せの
汚い記述をしてると自分のレベルが下がる気がして仕方ない。
ただそれだけ。
>>569
直接のDDRのI/F担当ではないけど、DDRを133M（レート266）で動かしてる
FPGAの一部を担当してます。
基本的にはIPくっつけて指定のマッピングしてロジックロックで動く筈なんだが
これが大変なトラブルの元になってて担当者はひーひー言いながら走り回ってるよ。
直接のDDRのI/F担当ではないけど、DDRを133M（レート266）で動かしてる
FPGAの一部を担当してます。
基本的にはIPくっつけて指定のマッピングしてロジックロックで動く筈なんだが
これが大変なトラブルの元になってて担当者はひーひー言いながら走り回ってるよ。
｡｡ﾋﾞﾖｰﾝ
( o )~ ひゃ、133Mだぁ～。
そ、そりゃ、空飛ぶ周波数のフェーズロックのループも作れる訳だ｡｡｡
基板に関してもツワそうだ。自分、コプレーナとマイクロストリップの使い分けも知らん、欝。
( o )~ ひゃ、133Mだぁ～。
そ、そりゃ、空飛ぶ周波数のフェーズロックのループも作れる訳だ｡｡｡
基板に関してもツワそうだ。自分、コプレーナとマイクロストリップの使い分けも知らん、欝。
>>577
それが、PLLのロック信号を出して見てみるとロックがはずれてることがあるんだよ。
色々と話を聞くと、空きピンにLを出力してGNDに落としてGND強化するとか結構
テクがあるようです。
どちらかと言えばアナログの世界ですね。 A/W屋さんに基板のパターンを解析して
貰ったり、Simして貰ったりもしてるんだけど流石にGNDのバウンスを含めた解析が
できてないので測定結果を見つつカットアンドトライ・・・。
落としどころはあるんだろうか？って状態です。
それが、PLLのロック信号を出して見てみるとロックがはずれてることがあるんだよ。
色々と話を聞くと、空きピンにLを出力してGNDに落としてGND強化するとか結構
テクがあるようです。
どちらかと言えばアナログの世界ですね。 A/W屋さんに基板のパターンを解析して
貰ったり、Simして貰ったりもしてるんだけど流石にGNDのバウンスを含めた解析が
できてないので測定結果を見つつカットアンドトライ・・・。
落としどころはあるんだろうか？って状態です。
579 ：名無しさん＠３周年：03/12/14 03:48 ID:jIe19M5c
>577
コプレーなー：同軸ケーブル
マイクロストリップ：ツイストペア
シングルエンドなら？ ディファレンシャルなら？ ってことでいいじゃん
コプレーなー：同軸ケーブル
マイクロストリップ：ツイストペア
シングルエンドなら？ ディファレンシャルなら？ ってことでいいじゃん
580 ：名無しさん＠３周年：03/12/14 15:31 ID:+rLP0MDH
考えてみると電子ブロックというのはフィールドプログラマブルな電子回路なんだな。
古の真空管回路もフィールドプログラマブルだったわけだ。
（元々は真空管と電池とトランスだけで汲まれていた）
プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
半導体工場って商売として出てこないかな。
誰かヤレヨ。
FPGAを使った場合と較べれば、消費電力とスピードで有利になる筈だ。
古の真空管回路もフィールドプログラマブルだったわけだ。
（元々は真空管と電池とトランスだけで汲まれていた）
プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
半導体工場って商売として出てこないかな。
誰かヤレヨ。
FPGAを使った場合と較べれば、消費電力とスピードで有利になる筈だ。
>>580
> プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
> 半導体工場って商売として出てこないかな。
どこでもやってる いわゆるファブだ
ALTERAだってXILINXだってファブに生産委託してる
> プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
> 半導体工場って商売として出てこないかな。
どこでもやってる いわゆるファブだ
ALTERAだってXILINXだってファブに生産委託してる
582 ：ガイシュツ ◆atMKiSyUTU ：03/12/14 16:12 ID:0hqmeGO3
>580
>プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
>半導体工場って商売として出てこないかな。
最新のDesign Waveにちょうどそういう記事が載ってるぞ
>プリント基板のノリで、マスクデーターを受け入れて少量から生産するような
>半導体工場って商売として出てこないかな。
最新のDesign Waveにちょうどそういう記事が載ってるぞ
583 ：名無しさん＠３周年：03/12/14 17:23 ID:o3qBdcHg
＞どこでもやってる いわゆるファブだ
んなこと言ったって数量がちゃうだろが。
数十個くらいで数万円程度～のサービスにならなければどうにもならない。
数に拘るのではなくて、イニシャルの価格に拘るわけだ。
上限は同頑張っても５０万円程度だろう。
オーディオ厨にとっては格好の小遣い稼ぎになるぞ。
信者にうればいいんだからね。
んなこと言ったって数量がちゃうだろが。
数十個くらいで数万円程度～のサービスにならなければどうにもならない。
数に拘るのではなくて、イニシャルの価格に拘るわけだ。
上限は同頑張っても５０万円程度だろう。
オーディオ厨にとっては格好の小遣い稼ぎになるぞ。
信者にうればいいんだからね。
PLLの話だが、PLLでデジタルって言ったらn分周カウンタ位だと思うのだが、
他の部分はｱﾅﾛｸﾞやDSPなどで構成されているのかな？
他の部分はｱﾅﾛｸﾞやDSPなどで構成されているのかな？
585 ：ガイシュツ ◆atMKiSyUTU ：03/12/14 18:20 ID:0hqmeGO3
>583
>582の記事によると、一番安いので5個12万4千円
>582の記事によると、一番安いので5個12万4千円
>>584
PLLってただの分周器ではないはずだが。（ｗ
PLLってただの分周器ではないはずだが。（ｗ
587 ：名無しさん＠３周年：03/12/14 18:33 ID:o3qBdcHg
>>585
チップサイズとか、デザインルールとかの概略プリーズ
チップサイズとか、デザインルールとかの概略プリーズ
>>585
なぬマジで？紹介してくれ、頼む。
なぬマジで？紹介してくれ、頼む。
589 ：ガイシュツ ◆atMKiSyUTU ：03/12/14 18:51 ID:0hqmeGO3
>587
この一番安いのは1.5μルールのCMOSで2.2mm*2.2mm
>588
最新号の雑誌だからまだ売ってるはずなんでそれ読んで
この一番安いのは1.5μルールのCMOSで2.2mm*2.2mm
>588
最新号の雑誌だからまだ売ってるはずなんでそれ読んで
>>589
DWだね。てかそんな嬉しい話があるんなら喜んでASIC起こしまくりですよ。
DWだね。てかそんな嬉しい話があるんなら喜んでASIC起こしまくりですよ。
>>576
うわっ、133MHzのDDRもやばいのか＿｜￣|○
今回DDR SDRAMも有るんだよな・・・
しかもコントトーラ自分で書こうと思ってたとこ
(SDRは書いたこと有る)。IP買わないとやばい
かなこりゃ・・・
ちなみにネックになってる部分は最大レート400で
しかもクロック可変範囲100倍以上・・・。
うわっ、133MHzのDDRもやばいのか＿｜￣|○
今回DDR SDRAMも有るんだよな・・・
しかもコントトーラ自分で書こうと思ってたとこ
(SDRは書いたこと有る)。IP買わないとやばい
かなこりゃ・・・
ちなみにネックになってる部分は最大レート400で
しかもクロック可変範囲100倍以上・・・。
デザインウェイヴに載ってるのは、最近出始めた相乗りASICの話だね
発端の>>580ではイニシャルが安いって限定はなかったんで
そういう商売はどこのファブでもやってるって回答した
ちなみに相乗りASICでは
FPGAを使った場合とチップ単価(イニシャル費込み)が同じと仮定すると
> FPGAを使った場合と較べれば、消費電力とスピードで有利になる筈だ。
という差別化は満たせないと思う
相乗りASICで差別化できる点は
・不揮発性 (電源投入後すぐに機能する ROMが要らない→部品点数減る)
・耐タンパー性 (解析されにくい コピーされにくい)
・設計の柔軟性 (市販FPGAでは難しい回路を実現できる)
ぐらいじゃないかな。そういう意味で面白いサービスだと思う
発端の>>580ではイニシャルが安いって限定はなかったんで
そういう商売はどこのファブでもやってるって回答した
ちなみに相乗りASICでは
FPGAを使った場合とチップ単価(イニシャル費込み)が同じと仮定すると
> FPGAを使った場合と較べれば、消費電力とスピードで有利になる筈だ。
という差別化は満たせないと思う
相乗りASICで差別化できる点は
・不揮発性 (電源投入後すぐに機能する ROMが要らない→部品点数減る)
・耐タンパー性 (解析されにくい コピーされにくい)
・設計の柔軟性 (市販FPGAでは難しい回路を実現できる)
ぐらいじゃないかな。そういう意味で面白いサービスだと思う
DWマガジン買ってきました。
で、価格を見たのだけど比較的細いプロセスになると急に数十倍の値段になるね。
でも、通常.25u以下だと開発費が指一本なんて当たり前の世界だから確かに安い。
気になるのはその後の量産の話だね。
で、価格を見たのだけど比較的細いプロセスになると急に数十倍の値段になるね。
でも、通常.25u以下だと開発費が指一本なんて当たり前の世界だから確かに安い。
気になるのはその後の量産の話だね。
594 ：名無しさん＠３周年：03/12/14 22:09 ID:dX4ILLPY
不揮発性なら、ＡＣＴＥＬがあるぞ。
期待する差別化は
パターンが全て好きにできるなら、例えば演算回路を作る際に、ゲートを作って
マクロにして並べて演算器を構築しなくても数個のトランジスタでできるだろって意味だよ。
設計の柔軟性に含まれるのかもしれんが、結果として、消費電力とスピードが優れると思うよ
期待する差別化は
パターンが全て好きにできるなら、例えば演算回路を作る際に、ゲートを作って
マクロにして並べて演算器を構築しなくても数個のトランジスタでできるだろって意味だよ。
設計の柔軟性に含まれるのかもしれんが、結果として、消費電力とスピードが優れると思うよ
>>594
相乗りASICは、イニシャル費が安いのがウリなんだから、
ゲートアレイかせいぜいエンベッディドアレイで、メタル層の
マスクしか指定できないんだと思うよ。
間違いなくスタンダードセルではないだろう。
だから
> パターンが全て好きにできるなら、例えば演算回路を作る際に、ゲートを作っ
> てマクロにして並べて演算器を構築しなくても数個のトランジスタでできるだ
> ろって意味だよ。
これは無理目でしょう
それに、10人で相乗りすると、使えるゲート数が1/10になるわけで
それだけ考えても、チップ単価が同じって土俵では、FPGAに比べて
高速化、省電力化ってのはかなりきついと思う
相乗りASICは、イニシャル費が安いのがウリなんだから、
ゲートアレイかせいぜいエンベッディドアレイで、メタル層の
マスクしか指定できないんだと思うよ。
間違いなくスタンダードセルではないだろう。
だから
> パターンが全て好きにできるなら、例えば演算回路を作る際に、ゲートを作っ
> てマクロにして並べて演算器を構築しなくても数個のトランジスタでできるだ
> ろって意味だよ。
これは無理目でしょう
それに、10人で相乗りすると、使えるゲート数が1/10になるわけで
それだけ考えても、チップ単価が同じって土俵では、FPGAに比べて
高速化、省電力化ってのはかなりきついと思う
596 ：ガイシュツ ◆atMKiSyUTU ：03/12/15 00:43 ID:C/Uvorrh
>595
> ゲートアレイかせいぜいエンベッディドアレイで、メタル層の
> マスクしか指定できないんだと思うよ。
記事見る限りではそんなことはない
工場側が提供するプロセスルールに従いさえすれば
顧客側が提供したマスクどおりに作ってくれるようだ
> ゲートアレイかせいぜいエンベッディドアレイで、メタル層の
> マスクしか指定できないんだと思うよ。
記事見る限りではそんなことはない
工場側が提供するプロセスルールに従いさえすれば
顧客側が提供したマスクどおりに作ってくれるようだ
597 ：名無しさん＠３周年：03/12/15 01:33 ID:rGfPHL6P
パッケージの選択肢は？
598 ：名無しさん＠３周年：03/12/15 01:54 ID:rGfPHL6P
マスクデーターをどう作るかが問題か。
599 ：名無しさん＠３周年：03/12/15 10:20 ID:1QoX5Fvm
だれかDWMスレ 立てろよ
↓ ６００ オメコ
↓ ６００ オメコ
>>598
マスクデータはﾒｰﾍﾞｽだろ。GDSⅡでもガーバでも何でもPCBしたファイル持ってけば変換してくれるよ。
自分で、確実を期したいなら、MEBESに変換しても良いし。ただ、フォトマスク、ステッパ用にMEBESのレイアウトの調整をうまくできるかって所だけれど。
マスクデータはﾒｰﾍﾞｽだろ。GDSⅡでもガーバでも何でもPCBしたファイル持ってけば変換してくれるよ。
自分で、確実を期したいなら、MEBESに変換しても良いし。ただ、フォトマスク、ステッパ用にMEBESのレイアウトの調整をうまくできるかって所だけれど。
ＰＣＢじゃないな。(基板だた）
ＥＤＡの間違い。
ＥＤＡの間違い。
602 ：名無しさん＠３周年：03/12/15 14:20 ID:WApO/kEP
マジでガーバーでいいの？
だったら、あとはデザインルールを貰えばイイワケジャン
だったら、あとはデザインルールを貰えばイイワケジャン
メーカによっては、フォトマスク製造装置用の専用のファイル形式のEB(ElectroBeam)データ持ってるとこもあるけど、たいていMEBESで動く。
また、メーカ独自のタイプでもガーバ持ち込めば、変換してくれる。
EBデータは、メーカ独自のは、東芝のVSB、日立のHLなどがある。
また、メーカ独自のタイプでもガーバ持ち込めば、変換してくれる。
EBデータは、メーカ独自のは、東芝のVSB、日立のHLなどがある。
604 ：ガイシュツ ◆atMKiSyUTU ：03/12/15 17:56 ID:C/Uvorrh
alteraって、redhat ver.8 までしかサポートしてないのかな。
いっそのことlinuxのサポートやめてくれたほうがいいんだがなぁ
うちの上司がlinuxがいい環境だと思っているらしく、移行したがっていて
はっきりいってウザイ。
いっそのことlinuxのサポートやめてくれたほうがいいんだがなぁ
うちの上司がlinuxがいい環境だと思っているらしく、移行したがっていて
はっきりいってウザイ。
>>605
Eclipseも不揮発だよ
QuickLogicはvialinkが売りだからね 配線遅延も短くて結構いいのだが
ライターがえらい高いのと、書き込み時間が長いのがつらい
あらかじめ出荷時に書き込んでもらうのが○
Eclipseも不揮発だよ
QuickLogicはvialinkが売りだからね 配線遅延も短くて結構いいのだが
ライターがえらい高いのと、書き込み時間が長いのがつらい
あらかじめ出荷時に書き込んでもらうのが○
609 ：とりあえずQuickLogicについて：03/12/16 08:49 ID:iaTqaK6N
>>608
QuickLogicとは全然別のQLigicって会社があるから変に略しちゃダメよ
QuickLogicは、量産向けプログラマブルデバイス。
ただし1回しかかけないし、ISP書き込みも無理。
プロセスの割には結構速いよ。
I/Oが3.3Vしかないので、最近の低電圧I/Oとは相性が悪い。
WEBASICって名前で、3個×3デザインまでならタダでデバイスをくれると言う
大出血サービスしてる。(プログラム済のデバイスをFeDexで送ってくる)
開発環境ソフトもWEBからダウンロードできる。
See http://www.quicklogic.com/webasic
おれはPCIコアが入ってるQuickPCIってのを使ったことがある。
PLXより自由度があっていい感じだったよ。
QuickLogicとは全然別のQLigicって会社があるから変に略しちゃダメよ
QuickLogicは、量産向けプログラマブルデバイス。
ただし1回しかかけないし、ISP書き込みも無理。
プロセスの割には結構速いよ。
I/Oが3.3Vしかないので、最近の低電圧I/Oとは相性が悪い。
WEBASICって名前で、3個×3デザインまでならタダでデバイスをくれると言う
大出血サービスしてる。(プログラム済のデバイスをFeDexで送ってくる)
開発環境ソフトもWEBからダウンロードできる。
See http://www.quicklogic.com/webasic
おれはPCIコアが入ってるQuickPCIってのを使ったことがある。
PLXより自由度があっていい感じだったよ。
610 ：名無しさん＠３周年：03/12/16 20:42 ID:j91r35ok
スゲーな。
なんかQuickLogicのファンになっちまいそう。
演算器内蔵のパーツがイイ。８ｘ８ ５ns 16+16 3ns ってすげえよな。
そんなのが１ダースも入ってるわけで、２４ｘ２４ならパイプライン構成すれば
5ns毎に処理できるわけだよ。
dynachipはやっぱ最早洋ナシか？１５ｗに対してコッチは３Wだろ。
しかも速い。
３個もらった後は幾らになるんだ？
値段の記述ページを見つけられなかったんだが。
ソフト160MBは辛いな。
なんかQuickLogicのファンになっちまいそう。
演算器内蔵のパーツがイイ。８ｘ８ ５ns 16+16 3ns ってすげえよな。
そんなのが１ダースも入ってるわけで、２４ｘ２４ならパイプライン構成すれば
5ns毎に処理できるわけだよ。
dynachipはやっぱ最早洋ナシか？１５ｗに対してコッチは３Wだろ。
しかも速い。
３個もらった後は幾らになるんだ？
値段の記述ページを見つけられなかったんだが。
ソフト160MBは辛いな。
確かに良い感じだね。
ただ、寺、材に比べるとやっぱり少々見劣りしてしまう？
何にしても一度使ってみたいと思わせる内容です。
ただ、寺、材に比べるとやっぱり少々見劣りしてしまう？
何にしても一度使ってみたいと思わせる内容です。
>>607=609
便乗で質問ｽﾏｿ
EclipseでLVPECLで入出力して、PLL回さないで400MHzのIO性能って出せるもん？
取引がある代理店に質問投げてみたがまだ帰ってこない｝」￣|○
>>610
水を差すようだけど、寺のＳｔｒａｔｉｘのハード乗算器もなかなか速いよ。
同じ位のスピードが出る。
>>611
ワンタイムって言うのが嫌がられるのかも(藁
特に仕様をころころ変えられてしまうとことか。
便乗で質問ｽﾏｿ
EclipseでLVPECLで入出力して、PLL回さないで400MHzのIO性能って出せるもん？
取引がある代理店に質問投げてみたがまだ帰ってこない｝」￣|○
>>610
水を差すようだけど、寺のＳｔｒａｔｉｘのハード乗算器もなかなか速いよ。
同じ位のスピードが出る。
>>611
ワンタイムって言うのが嫌がられるのかも(藁
特に仕様をころころ変えられてしまうとことか。
613 ：名無しさん＠３周年：03/12/16 22:30 ID:j91r35ok
>>612
＞>>610
＞水を差すようだけど、寺のＳｔｒａｔｉｘのハード乗算器もなかなか速いよ。
＞同じ位のスピードが出る。
同じくらいなんてご謙遜を。寺の廃終じゃん。性能よくてパッケージにQFPが
ないとアマチュアにはまだまだ敷居が高いです。
DWMのサイクロンボードサイズで搭載可能なのがQFP208ピンが最大です。
サイクロンのボードサイズに拘るのは、既に存在するモノだからですが。
＞>>610
＞水を差すようだけど、寺のＳｔｒａｔｉｘのハード乗算器もなかなか速いよ。
＞同じ位のスピードが出る。
同じくらいなんてご謙遜を。寺の廃終じゃん。性能よくてパッケージにQFPが
ないとアマチュアにはまだまだ敷居が高いです。
DWMのサイクロンボードサイズで搭載可能なのがQFP208ピンが最大です。
サイクロンのボードサイズに拘るのは、既に存在するモノだからですが。
廃終ってなんですか?
さて、今年の夏頃ストラの20を使って画像処理関係のアプリを設計したのだけど
確か乗算器を使い切るくらい複雑な演算をしてました。 確か80個以上になるため
一分はDSPブロックを使わずLEで組んだのですが、ここまで来ると代替が無いね。
確か乗算器を使い切るくらい複雑な演算をしてました。 確か80個以上になるため
一分はDSPブロックを使わずLEで組んだのですが、ここまで来ると代替が無いね。
617 ：名無しさん＠３周年：03/12/17 21:26 ID:pkQ3HqFF
つまるところ、QuickLogicのバリバリの現行品はEclipseIIなんだな。
EclipsePlusよりも速くて低消費電力で安い。
しかしWebAsicにはEclipseIIは見当たらない。
EclipsePlusよりも速くて低消費電力で安い。
しかしWebAsicにはEclipseIIは見当たらない。
TCP/IPで簡単に使えるロジックがほしい。
さらに要約すると、httpかtelnetのサポートをライセンスなしで使えるようにしてチョ
さらに要約すると、httpかtelnetのサポートをライセンスなしで使えるようにしてチョ
620 ：名無しさん＠３周年：03/12/20 02:28 ID:kJ/kyPim
622 ：名無しさん＠３周年：03/12/20 10:22 ID:5ozUHu6k
好きなだけ繰り返せばいいじゃん。
あとは完全に規模の問題だもの。
ある程度のボリュームになれば、タイワンとかのメーカーに作らせることに
なるでしょう。
ただ、３ミリ角程度だとアナログとデジタル混載みたいな変なのを作る場合を
除けば、対FPGAでの価格的な優位さはねらえるべくもなく。
最安価な奴だと、もはや実用性は無く、集積回路を作りました！って実習に過ぎない。
あとは完全に規模の問題だもの。
ある程度のボリュームになれば、タイワンとかのメーカーに作らせることに
なるでしょう。
ただ、３ミリ角程度だとアナログとデジタル混載みたいな変なのを作る場合を
除けば、対FPGAでの価格的な優位さはねらえるべくもなく。
最安価な奴だと、もはや実用性は無く、集積回路を作りました！って実習に過ぎない。
623 ：名無しさん＠３周年：03/12/21 23:00 ID:p6V6ctlm
VDECなんか学校の教官がターゲットなんだね。
14万ゲートなんてわくわくしちゃうけどね。
今の学生はイイね。やる気さえあれば、何でもできるのでは？
漏れらの時、学校の実験室で真空管作ったりしてた奴もいるのかな。
14万ゲートなんてわくわくしちゃうけどね。
今の学生はイイね。やる気さえあれば、何でもできるのでは？
漏れらの時、学校の実験室で真空管作ったりしてた奴もいるのかな。
>>623
漏れ等の時はPLDですらJEDECのヒューズマップを代理店に送って焼いて貰ったりしてた。
それ考えたら当時最強のWSを何倍も上回る性能のPCを個人で所有してメーカーが配ってる
只のツールで趣味の開発が数十万ゲートクラスとなると、もう天国だよね。
漏れ等の時はPLDですらJEDECのヒューズマップを代理店に送って焼いて貰ったりしてた。
それ考えたら当時最強のWSを何倍も上回る性能のPCを個人で所有してメーカーが配ってる
只のツールで趣味の開発が数十万ゲートクラスとなると、もう天国だよね。
625 ： ◆/Kitty/aso ：03/12/22 02:39 ID:X7iNRdCI
PLDが出てきて、ワンタイムでチョンボのコスト高からアマチュアの工作が
低調になった（とは限らないが）。
LCAが出てきて、デバイスは何度でも使えるようになったが、データ書式つうか
中身がブラックボックスになって、プログラミング環境つか、ソフトとかで
膨大な金が掛かる事態となりますますアマチュアの工作が低調になった（戸は限らないが）。
ところが、メーカー独自形式の弊害が目立ち始め、JTAGも出てきて、プログラミング環境一変！。
再びアマチュアが工作をできる時代となった！
低調になった（とは限らないが）。
LCAが出てきて、デバイスは何度でも使えるようになったが、データ書式つうか
中身がブラックボックスになって、プログラミング環境つか、ソフトとかで
膨大な金が掛かる事態となりますますアマチュアの工作が低調になった（戸は限らないが）。
ところが、メーカー独自形式の弊害が目立ち始め、JTAGも出てきて、プログラミング環境一変！。
再びアマチュアが工作をできる時代となった！
>>625
的はずれ
的はずれ
627 ：名無しさん＠３周年[：03/12/22 09:34 ID:/ska6jTO
ところで、10万ゲート以上もあるようなFPGAが手元にあったとして、
みんないったい何を作るのかな？
みんないったい何を作るのかな？
628 ：名無しさん＠３周年：03/12/22 11:28 ID:Kex4awCG
>>627
HMX-12
HMX-12
630 ： ◆/Kitty/aso ：03/12/22 17:10 ID:HXo+zLH8
ライタくらい自分でつくるのがアマチュア
近年 ライタも自作できないヘタレが参入可能となっただけ
近年 ライタも自作できないヘタレが参入可能となっただけ
10万ゲートっていうと、VerilogやらVHDLでどのくらいの分量の
ソースになります？どうも想像できなくて・・
ソースになります？どうも想像できなくて・・
634 ： ◆/Kitty/aso ：03/12/22 18:54 ID:RJQD41im
>631
バーロー
フューズデータなんか公開されていなくて、ベンダー提供のソフトでしかパタンだせなくて
個人や零細事業者にはどうにもならなかったのが数年前までの状況だ。
大倉商事には散々なご対応を頂いたので、恨みに思ってる。ザイリンクスも
同様。
>>633
JTAG普及前のISPは各社独自だった。
今は、オプションの電源の有無程度の問題で、信号センとかは同じになった。
とはいってもIEEEの規格とかは高いが。
バーロー
フューズデータなんか公開されていなくて、ベンダー提供のソフトでしかパタンだせなくて
個人や零細事業者にはどうにもならなかったのが数年前までの状況だ。
大倉商事には散々なご対応を頂いたので、恨みに思ってる。ザイリンクスも
同様。
>>633
JTAG普及前のISPは各社独自だった。
今は、オプションの電源の有無程度の問題で、信号センとかは同じになった。
とはいってもIEEEの規格とかは高いが。
信号線は独自だけど、だいたいパラレルポートにバッファや
トランジスタつける程度だったし。
JTAGにしても、既にMACH4あたりはJTAGでしょ？
あれからでも、５、６年はたっていると思ふ
トランジスタつける程度だったし。
JTAGにしても、既にMACH4あたりはJTAGでしょ？
あれからでも、５、６年はたっていると思ふ
>>634
× 個人や零細事業者にはどうにもならなかったのが数年前までの状況だ。
○ 道楽でやってるアマチュアなら余裕でできた 難易度低
零細事業者のような余裕のないプロ/セミプロには手に負えなかっただけ
「いちいちリバースエンジリニアリングなんて工数かけてらんねーよ」ってな
× 個人や零細事業者にはどうにもならなかったのが数年前までの状況だ。
○ 道楽でやってるアマチュアなら余裕でできた 難易度低
零細事業者のような余裕のないプロ/セミプロには手に負えなかっただけ
「いちいちリバースエンジリニアリングなんて工数かけてらんねーよ」ってな
アホは無視しましょう。
結局、今は楽でいいってことでｵｯｹかな？
ま、出来ない理由を挙げ連ねて昔はとか、敷居が高いなんて言うのは
己の無能さ、行動力の無さを独白してるようなもんで、勝ち誇ったように
宣言するのはかっこいい行為かいな？
己の無能さ、行動力の無さを独白してるようなもんで、勝ち誇ったように
宣言するのはかっこいい行為かいな？
640 ： ◆/Kitty/aso ：03/12/22 22:06 ID:L4d55nmE
個人的にはいいけれども、「流行る」っていうことなら
敷居の高さっていうのは確かにポイントだろうね。
書き込むことが難儀だと、結局書き込むことが目的に
なってしまって、その上で何かを作るというところに
行き着く人がぐっと少なくなってしまうし。
>>640
Virtex-II Proだったら、Power-PCコアまで入っているから、
8088のコードはエミュレーションして、やれば周辺部分は入っ
ちゃうんじゃない？BRAMも10Mビットくらいあるようだし。
あまったところにTK-80とか、往年の８ビットＰＣまで
詰め込めたりしてね。
敷居の高さっていうのは確かにポイントだろうね。
書き込むことが難儀だと、結局書き込むことが目的に
なってしまって、その上で何かを作るというところに
行き着く人がぐっと少なくなってしまうし。
>>640
Virtex-II Proだったら、Power-PCコアまで入っているから、
8088のコードはエミュレーションして、やれば周辺部分は入っ
ちゃうんじゃない？BRAMも10Mビットくらいあるようだし。
あまったところにTK-80とか、往年の８ビットＰＣまで
詰め込めたりしてね。
>>640
お前に向けたものではないが気になったか？（ｗ
お前に向けたものではないが気になったか？（ｗ
ととと・・・うっかり途中で書き込んじまった・・ｽﾏｿ
645 ： ◆/Kitty/aso ：03/12/22 22:25 ID:L4d55nmE
ま、漏れは自他共に認める屁垂れだ。
その屁垂れが今困っているのは、USB接続でのプレイヤーをどうしたものかと。
USBパラレルとかかますと遅くなるから厭なんだよ。かといって屁垂れには
自作は無理ぽ
その屁垂れが今困っているのは、USB接続でのプレイヤーをどうしたものかと。
USBパラレルとかかますと遅くなるから厭なんだよ。かといって屁垂れには
自作は無理ぽ
とりあえずDWM10月号の付録を
袋から出すことからはじめようか。
せっかく買ったのに使ってやらないと勿体無いぞ。
袋から出すことからはじめようか。
せっかく買ったのに使ってやらないと勿体無いぞ。
ここの住人には馬鹿にされると思うが、Ｃ言語系に手を出した。
まるで暇つぶしプログラミング感覚で書けてしまうというのは
感動的だな。
まるで暇つぶしプログラミング感覚で書けてしまうというのは
感動的だな。
650 ： ◆/Kitty/aso ：03/12/23 13:25 ID:0ROKUg9g
>>649
あんがと
とりあえずって感じで漫然と書きなぐったらそのまんまFPGA化されて、
おまけにレポート見ると思った以上に速くてへぇ・・と関心しとりました。
>>559やら>>573やらの言う事が身にしみた。
漫然と書いてツールお任せでフィッティングしてもまぁそれなりには
入ってそこそこの速度で動いてしまう。
まるで、Win上でVisualBasic使ってるみたいだし。
あんがと
とりあえずって感じで漫然と書きなぐったらそのまんまFPGA化されて、
おまけにレポート見ると思った以上に速くてへぇ・・と関心しとりました。
>>559やら>>573やらの言う事が身にしみた。
漫然と書いてツールお任せでフィッティングしてもまぁそれなりには
入ってそこそこの速度で動いてしまう。
まるで、Win上でVisualBasic使ってるみたいだし。
で、このスレ、電気板に引っ越すのか?
トピ主さんの判断におまかせします
なんだよﾄﾋﾟって
大手小町用語か? > トピ主
656 ： ◆/Kitty/aso ：03/12/24 16:18 ID:nFR7eSOD
ヤフー掲示板用語だよ
あそこは、カテゴリーにトピを立てる。
ここは 板に スレを立てる
あそこは、カテゴリーにトピを立てる。
ここは 板に スレを立てる
おや？何故かあぼーんが・・・
おかしな奴がこの板にまで来たのか？困るなぁ。
おかしな奴がこの板にまで来たのか？困るなぁ。
何万ゲートとかいわれてもよくわからん。
何千ロジックゲートならわかるけど。
何千ロジックゲートならわかるけど。
>>658
LEだろ、今なら。（ｗ
LEだろ、今なら。（ｗ
TEDから来たXilinx データシート更新ニュースは誤爆かな
661 ：名無しさん＠３周年：03/12/25 22:59 ID:YUMOeyvX
>>660
うちにも1さんのメール来た（ｗ
うちにも1さんのメール来た（ｗ
662 ：ファントムリンク＠迷走電流：03/12/26 19:01 ID:H92C+iu4
>>657
お前みたいな奴は発言する権利はないんだよ。ぼけ！
お前みたいな奴は発言する権利はないんだよ。ぼけ！
>>662
うわっ、また頭のおかしな奴が涌いた
うわっ、また頭のおかしな奴が涌いた
AGE
今年は余計な新デバイスの発表もなく、枯れた環境を使い続けられますように・・・
今年はVirtex3が出るよ!
667 ：名無しさん＠３周年：04/01/06 13:17 ID:i4U9bpx4
>>666
多ゲートのやつはやっぱりISEのFoundation買わないと、焼けないのかなあ。
多ゲートのやつはやっぱりISEのFoundation買わないと、焼けないのかなあ。
668 ： ◆ro/FPGA/X2 ：04/01/06 14:10 ID:cI48OdPX
各社の設計ツールが競合しているみたいなのが困るな。
大規模デバイス1個より安いと思うぞ > ISE Foundation
670 ：名無しさん＠３周年：04/01/06 16:56 ID:i4U9bpx4
670は大規模デバイス1個よりも安くこき使われてるってこと?
なにゆえそこまで自分を安売りしますか?
なにゆえそこまで自分を安売りしますか?
今日の俺メモ
Virtex2のLUTをシフトレジスタとして使う方法について。
FIFO的にシフトレジスタを使うとき、初期値を入れてしまうと
LUTをシフトレジスタとして使ってくれない(ISE 5.2 のXST)
128bitのシフトレジスタで試したとき
初期化有り
Number of Slices: 74 out of 33792 0%
Number of Slice Flip Flops: 129 out of 67584 0%
Number of 4 input LUTs: 1 out of 67584 0%
初期化無し
Number of Slices: 5 out of 33792 0%
Number of Slice Flip Flops: 2 out of 67584 0%
Number of 4 input LUTs: 9 out of 67584 0%
Virtex2のLUTをシフトレジスタとして使う方法について。
FIFO的にシフトレジスタを使うとき、初期値を入れてしまうと
LUTをシフトレジスタとして使ってくれない(ISE 5.2 のXST)
128bitのシフトレジスタで試したとき
初期化有り
Number of Slices: 74 out of 33792 0%
Number of Slice Flip Flops: 129 out of 67584 0%
Number of 4 input LUTs: 1 out of 67584 0%
初期化無し
Number of Slices: 5 out of 33792 0%
Number of Slice Flip Flops: 2 out of 67584 0%
Number of 4 input LUTs: 9 out of 67584 0%
んでもってソース
parameter SHIFT_BIT = 128;
always @ (posedge CLK or negedge RESET_X ) begin
if(RESET_X == 0)begin
DATA_OUT <= 0;
shift_reg[SHIFT_BIT-1:0] <= 0; ←この行をコメント
end else begin
DATA_OUT <= shift_reg[SHIFT_BIT-1];
shift_reg[SHIFT_BIT-1:1] <= shift_reg[SHIFT_BIT-2:0];
shift_reg[0] <= DATA_IN;
end
end
parameter SHIFT_BIT = 128;
always @ (posedge CLK or negedge RESET_X ) begin
if(RESET_X == 0)begin
DATA_OUT <= 0;
shift_reg[SHIFT_BIT-1:0] <= 0; ←この行をコメント
end else begin
DATA_OUT <= shift_reg[SHIFT_BIT-1];
shift_reg[SHIFT_BIT-1:1] <= shift_reg[SHIFT_BIT-2:0];
shift_reg[0] <= DATA_IN;
end
end
675 ：名無しさん＠３周年：04/01/11 00:09 ID:izS/5a9d
質問です。
外部からの非同期クロックに合わせて送られてくるシリアルデータを、FPGAに取り込むとき、
FPGAに組む回路は、その外部のクロックをベースにした回路として組むべきなのでしょうか？
それとも、他のブロックと同じクロックをベースにして、非同期クロックをサンプリングして、
そのエッジでデータを取り込むのでしょうか？
外部からの非同期クロックに合わせて送られてくるシリアルデータを、FPGAに取り込むとき、
FPGAに組む回路は、その外部のクロックをベースにした回路として組むべきなのでしょうか？
それとも、他のブロックと同じクロックをベースにして、非同期クロックをサンプリングして、
そのエッジでデータを取り込むのでしょうか？
>>675
外部クロックが与えられているなら、素直に外部クロックを使って
シリパラ変換してから、パラレルデータを他ブロックに渡すと楽。
でも、ふつーは外部クロックなんかもらえないから
外部クロックを再生して16～256逓倍したものを使って
シリアルデータをサンプリングする。
それがいわゆるUARTって言われる回路だ。
外部クロックが与えられているなら、素直に外部クロックを使って
シリパラ変換してから、パラレルデータを他ブロックに渡すと楽。
でも、ふつーは外部クロックなんかもらえないから
外部クロックを再生して16～256逓倍したものを使って
シリアルデータをサンプリングする。
それがいわゆるUARTって言われる回路だ。
学生でISE6.0勉強中の身です。
全体の中のクリティカルパスを確認しようと、
Synthesis ReportのMaximum combinational path delay:
の項目をみましたが、No path foundとなって確認できなくて困っています。
どのように確認したらいいのでしょうか？
複数のサブモジュールをトップモジュールで接続し、パイプラインを構成しています。
全体の中のクリティカルパスを確認しようと、
Synthesis ReportのMaximum combinational path delay:
の項目をみましたが、No path foundとなって確認できなくて困っています。
どのように確認したらいいのでしょうか？
複数のサブモジュールをトップモジュールで接続し、パイプラインを構成しています。
679 ：名無しさん＠３周年：04/01/11 16:29 ID:izS/5a9d
>>676-677
ありがとうございます。
>>676
その方式だと、同期クロックがデータと一緒に送られてくる意味がなくなってしまうと思うのですが。
>>677
得られたパラレルデータは、データの同期クロックには同期しているけど、
他のブロックのクロックとは同期していないので、これもまた面倒かと。
ありがとうございます。
>>676
その方式だと、同期クロックがデータと一緒に送られてくる意味がなくなってしまうと思うのですが。
>>677
得られたパラレルデータは、データの同期クロックには同期しているけど、
他のブロックのクロックとは同期していないので、これもまた面倒かと。
>>679
非同期のデータの受け渡しをシリアルでやるかパラレルでやるかの違いだ
パラレルデータのクロックは シリアルクロックの1/10～1/9になるから楽になるよ
結局>>679は、非同期クロックドメイン間のデータのやりとりの
一般的な話をしたいってことか?
いまどきのFPGAならデュアルポートRAMブロックがあって、それを使えば
非同期FIFOが簡単に作れる。他にもいろいろなやり方があるだろう。
せめて以下の条件がわからないとコレ以上の助言はできません
・データ入力ブロックと他ブロックはどのくらい違うのか?
・他ブロックはいつでもすぐにデータを受け付けるのか?
→ウェイトする必要があるのか?
→データのとりこぼしは許されるのか?
非同期のデータの受け渡しをシリアルでやるかパラレルでやるかの違いだ
パラレルデータのクロックは シリアルクロックの1/10～1/9になるから楽になるよ
結局>>679は、非同期クロックドメイン間のデータのやりとりの
一般的な話をしたいってことか?
いまどきのFPGAならデュアルポートRAMブロックがあって、それを使えば
非同期FIFOが簡単に作れる。他にもいろいろなやり方があるだろう。
せめて以下の条件がわからないとコレ以上の助言はできません
・データ入力ブロックと他ブロックはどのくらい違うのか?
・他ブロックはいつでもすぐにデータを受け付けるのか?
→ウェイトする必要があるのか?
→データのとりこぼしは許されるのか?
おっと言葉が足りなかった
誤 ・データ入力ブロックと他ブロックはどのくらい違うのか?
正 ・データ入力ブロックと他ブロックのクロックはどう違うのか?
誤 ・データ入力ブロックと他ブロックはどのくらい違うのか?
正 ・データ入力ブロックと他ブロックのクロックはどう違うのか?
683 ：名無しさん＠３周年：04/01/11 23:56 ID:izS/5a9d
>>681
＞結局>>679は、非同期クロックドメイン間のデータのやりとりの
＞一般的な話をしたいってことか?
そうですね。
実は調歩同期式の送受信回路は組んだことがあるのですが、同期式のシリアル通信回路は未経験です。
同期式シリアル通信の送受信回路の一般的な考え方を知りたくて、質問しました。
＞非同期のデータの受け渡しをシリアルでやるかパラレルでやるかの違いだ
＞パラレルデータのクロックは シリアルクロックの1/10～1/9になるから楽になるよ
シリアル→パラレルの変換までは、同期クロックを使った方がよさそうですね。
調歩同期式のように、１６倍速のクロックでエッジをサンプリングしていたら、
通信速度は上がりませんから。
あとは、同期クロックでパラレルに置き換えたデータを、
どのようにして、別クロックで動作している他のブロックと受け渡しするのか？
ということですね。
＞結局>>679は、非同期クロックドメイン間のデータのやりとりの
＞一般的な話をしたいってことか?
そうですね。
実は調歩同期式の送受信回路は組んだことがあるのですが、同期式のシリアル通信回路は未経験です。
同期式シリアル通信の送受信回路の一般的な考え方を知りたくて、質問しました。
＞非同期のデータの受け渡しをシリアルでやるかパラレルでやるかの違いだ
＞パラレルデータのクロックは シリアルクロックの1/10～1/9になるから楽になるよ
シリアル→パラレルの変換までは、同期クロックを使った方がよさそうですね。
調歩同期式のように、１６倍速のクロックでエッジをサンプリングしていたら、
通信速度は上がりませんから。
あとは、同期クロックでパラレルに置き換えたデータを、
どのようにして、別クロックで動作している他のブロックと受け渡しするのか？
ということですね。
>>683
どのデバイスをターゲットにしているかわからないが
複数のクロックが使用できると想定してることから
CPLDじゃなくてFPGAだろう
XILINXのFPGAもALTERAのFPGAもデュアルポートRAMをもっている
そしてDPRAMの2つのポートはそれぞれ別のクロックでアクセスできる
つまり、DPRAMと多少の付加回路で非同期FIFOを構成できる
たぶんアプリケーションノートに出てるだろう
これくらいヒントがあればいい?
どのデバイスをターゲットにしているかわからないが
複数のクロックが使用できると想定してることから
CPLDじゃなくてFPGAだろう
XILINXのFPGAもALTERAのFPGAもデュアルポートRAMをもっている
そしてDPRAMの2つのポートはそれぞれ別のクロックでアクセスできる
つまり、DPRAMと多少の付加回路で非同期FIFOを構成できる
たぶんアプリケーションノートに出てるだろう
これくらいヒントがあればいい?
これだけヒントがあって自分で解らないのはなんで？
馬鹿？
馬鹿？
686 ：名無しさん：04/01/13 09:46 ID:Z8g+g395
クロック同期で来るんだったら、クロックをサンプリングしてエッジ検出することが
できるからそのタイミングでデータの取り込みは可能ですね。
クロックがきちんと来ることが前提なら、外部クロックとして使うのは問題ない筈
なんだが、677は何を悩んでいるのだ？
できるからそのタイミングでデータの取り込みは可能ですね。
クロックがきちんと来ることが前提なら、外部クロックとして使うのは問題ない筈
なんだが、677は何を悩んでいるのだ？
688 ：名無しさん＠３周年：04/01/13 10:25 ID:P1nzWqFp
デザインウェーブに、Xilinxの新しいファミリーがのっていた。
また、いろいろ調べないといけないのか。
鬱だ。
また、いろいろ調べないといけないのか。
鬱だ。
代理店の人聞いてみたら、全然先(早くても来年中）みたいなので、
安心しました。
安心しました。
Virtex3については何か聞いた?
新デバイスで嫌がるなよ
喜べよ
喜べよ
客が使いたがったりするから見逃せないんだよな。＞新デバイス情報
「そんなことも知らないんですか？」って嫌みが一番むかつく。（ｗ
「そんなことも知らないんですか？」って嫌みが一番むかつく。（ｗ
696 ：名無しさん：04/01/14 09:45 ID:abByYASX
誰かByteBlasterIIの回路図公開してけろ
Virtex3じゃなくてVirtex4って名前になるらしいZO
>>698
あんたｶｺｲｲ。（ｗ
あんたｶｺｲｲ。（ｗ
700 ：名無しさん：04/01/14 17:56 ID:abByYASX
>>695
そうなんだよ。
一昨年くらいかな。アルテラがストラティクス発表したとき、
同時に、マーキュリーとか、APEX2とか、APEXの20KCとかあって
お客が「どれがいいですか？」って聞いてきたので、一生懸命
調べたよ。
どれも入手できそうになくてVirtexIIにしたけどな・・・
そうなんだよ。
一昨年くらいかな。アルテラがストラティクス発表したとき、
同時に、マーキュリーとか、APEX2とか、APEXの20KCとかあって
お客が「どれがいいですか？」って聞いてきたので、一生懸命
調べたよ。
どれも入手できそうになくてVirtexIIにしたけどな・・・
>>678もよろしこ。
>>678
ISEだと、一個でもいいからCLKの制約いれないとクリティカルパス
出してくれなかった気がする。
とりあえず、10MHzとか適当なクロックの制約かけてみては？
そうすると、10MHz=100nsの制約に対して、実際は、XXnsになりましたよ
って教えてくれた気がする。
ISEだと、一個でもいいからCLKの制約いれないとクリティカルパス
出してくれなかった気がする。
とりあえず、10MHzとか適当なクロックの制約かけてみては？
そうすると、10MHz=100nsの制約に対して、実際は、XXnsになりましたよ
って教えてくれた気がする。
>>700
EPCS1って3.3vデバイスだよね？
byteblasterの1,2の違いって1.8/3.3vデバイス対応だけじゃないのかな？
基本的にはJTAGケーブルってことでしょ？
電圧のステータスをどこかで見ているのなら、付加回路必要かもしれないけど
i/fを3.3vにしたら通るんでないかい？
EPCS1って3.3vデバイスだよね？
byteblasterの1,2の違いって1.8/3.3vデバイス対応だけじゃないのかな？
基本的にはJTAGケーブルってことでしょ？
電圧のステータスをどこかで見ているのなら、付加回路必要かもしれないけど
i/fを3.3vにしたら通るんでないかい？
>>700
http://www.hdl.co.jp/ftpdata/BL3/index.html
http://www.hdl.co.jp/ftpdata/blkit/index.html
これならどうだ？キットなら6500円。デジトラが入手しにくいだろうけど、ディスクリートで代替可。
http://www.hdl.co.jp/ftpdata/BL3/index.html
http://www.hdl.co.jp/ftpdata/blkit/index.html
これならどうだ？キットなら6500円。デジトラが入手しにくいだろうけど、ディスクリートで代替可。
708 ：名無しさん：04/01/15 13:15 ID:rwR10QGM
アルテラからも新デバイスの発表があるみたい・・・
710 ：名無しさん＠３周年：04/01/19 12:21 ID:Q+GiabwA
ACEXクラスを充実させてほしい
>>709
新デバイス発表の前にやることがあるだろうがっ!＞あるてら
新デバイス発表の前にやることがあるだろうがっ!＞あるてら
>>710
所謂一つのサイクロンがそのクラスでは？
所謂一つのサイクロンがそのクラスでは？
713 ：名無しさん：04/01/20 09:55 ID:993FK6Jx
MAX+plusIIを長年使ってきたけどそろそろQuatusIIに移行する予定です。
QuatusIIでもVerilog-HDLのソースがコンパイルできるようですがやはり
サードパーティ製のツールを使わないと駄目ですか？
QuatusIIでもVerilog-HDLのソースがコンパイルできるようですがやはり
サードパーティ製のツールを使わないと駄目ですか？
>>713
大規模な回路だと、シンプリファイとか使うと確実に何割か早くなる。
んでも、PCIのI/Fとかそんな程度なら関係ない。
あと、デバイスのMAX近く出そうとすると、結局I/O周りとか、
配置配線がポイントになるから、論理合成ツールはあんまり関係ない。
大規模な回路だと、シンプリファイとか使うと確実に何割か早くなる。
んでも、PCIのI/Fとかそんな程度なら関係ない。
あと、デバイスのMAX近く出そうとすると、結局I/O周りとか、
配置配線がポイントになるから、論理合成ツールはあんまり関係ない。
715 ：名無しさん＠３周年：04/01/20 21:13 ID:H8QOTyf5
>>714
フィッターがおろおろしてるさまを眺めるのも、おつなものですｗ
フィッターがおろおろしてるさまを眺めるのも、おつなものですｗ
罪リンクすのページが落ちてて仕事になら-ん(--;)
復旧は4時間後って何時から4時間後？
復旧は4時間後って何時から4時間後？
基板a/w担当の人に勝手にピン入れ替えされて、
泣き見ることってない？
にこにこしながらパターンきれいに出たよーって言われた後、
夜中通らなくなっちゃったフィッタと格闘して．．．．
せめてロウとカラムは入れ替えないでくれー（ACEX）
泣き見ることってない？
にこにこしながらパターンきれいに出たよーって言われた後、
夜中通らなくなっちゃったフィッタと格闘して．．．．
せめてロウとカラムは入れ替えないでくれー（ACEX）
>>718
指示書に書いてない方が悪い。
指示書に書いてない方が悪い。
まあ、そりゃそうだ・・・
721 ：名無しさん：04/01/26 09:20 ID:QAzPa+Qj
>>718
そんなA/W担当者は死刑
そんなA/W担当者は死刑
>>719
>>720
その通りです。TQFPパッケージだったので油断していました。
>>721
ありがとう。でもウチの場合H/Wエンジニアが最下層に位置しているので．．．
ダウンロードケーブルで首吊ってキマス
>>720
その通りです。TQFPパッケージだったので油断していました。
>>721
ありがとう。でもウチの場合H/Wエンジニアが最下層に位置しているので．．．
ダウンロードケーブルで首吊ってキマス
723 ：名無し：04/01/27 11:14 ID:N9EEppE3
>>722
A/W屋の椅子にDIPのICひっくり返して置いておけ。
A/W屋の椅子にDIPのICひっくり返して置いておけ。
A/W屋はどう考えても無罪
犯人は経理のおばちゃん
経理のおばちゃんがA/W担当者をたらしこんでスワッピングを敢行・・・
( ﾟдﾟ)＜ﾆｮｶﾞｰﾝ
( ﾟдﾟ)＜ﾆｮｶﾞｰﾝ
727 ： ◆Sql/JTAG/. ：04/01/29 00:47 ID:8TmdC4k5
DLケーブルって、プリンタケーブル込みでつかってねえの？
・・・PCから直付けじゃ、滅茶苦茶短いと思うが。
あ、高級ノートﾃﾞｽﾀか・・藁
・・・PCから直付けじゃ、滅茶苦茶短いと思うが。
あ、高級ノートﾃﾞｽﾀか・・藁
729 ：名無しさん＠３周年：04/02/01 12:14 ID:B53SUU/J
ISEの3.1で組まれたスケマのソースを5.1/6.1で再利用したいんですが、変換ってできるんでしょうかねえ？
730 ： ◆YMO/ALTERA ：04/02/03 09:06 ID:rKqcJNuR
Stratix II プレスリリースage
http://www.altera.co.jp/corporate/news_room/releases/products/nr-stratix2.html
http://www.altera.co.jp/corporate/news_room/releases/products/nr-stratix2.html
731 ：名無しさん＠３周年：04/02/11 11:57 ID:L490GSdu
USB対応ダウンロードケーブル
MODEL : DLC-008
http://www.hdl.co.jp/DLC-008/index.html
これずーーーーーーーーっと待っているんですが、まだでつか？
MODEL : DLC-008
http://www.hdl.co.jp/DLC-008/index.html
これずーーーーーーーーっと待っているんですが、まだでつか？
くをーたすから使えないんじゃ意味半減
貧乏人だからだろ。
どっちにしろどうでも良いよ、皆電気電子板に移動してるんだし
どっちにしろどうでも良いよ、皆電気電子板に移動してるんだし
＼∧＿ﾍ ／￣￣￣￣￣￣￣￣￣￣￣￣
,,､,､,,, / ＼〇ノゝ∩ ＜ 1000とり合戦いくぞｺﾞﾙｧ!! ,,､,､,,,
/三√ ﾟДﾟ) / ＼＿＿＿＿＿＿＿＿＿＿＿＿ ,,､,､,,,
/三/ | ﾟＵﾟ|＼ ,,､,､,,, ,,､,､,,,
,,､,､,,, Ｕ （:::::::::::） ,,､,､,,, ＼ ぶーぶーぶー ／
//三/|三|＼ ﾀﾘｰ
∪ ∪ （＼＿／）ﾀﾘｰ ﾀﾘｰ まだ早えよ～
（ ´Д） ﾀﾘｰ ﾀﾘｰ
/ つ （＼＿／） （＼＿／）ノ⌒ヽ､
（_（＿＿つ⊂(´Д｀⊂⌒｀つ（´Д｀ ）＿人＿_） ))
会社のゴミ捨て場でFLEX10K30の208ピンがパレットに入って
100個以上捨ててあったので、かっぱらって来ちゃった。
100個以上捨ててあったので、かっぱらって来ちゃった。
>>736
ヤフオク出してくれたら買うよ
ヤフオク出してくれたら買うよ
738 ：名無しさん＠３周年：04/02/21 14:08 ID:NNPSOUhm
FPGAの基本となる単位は、4個程度の入力のついた組み合わせ回路にDFFがついたものだそうですが、
FPGAでラッチを作るときは、どうやって内部で作っているのでしょうか？
FPGAでラッチを作るときは、どうやって内部で作っているのでしょうか？
最終段のDF/Fをセレクターでとばして作る。
つーか皆電気電子板に移動してるぞ。
つーか皆電気電子板に移動してるぞ。
￣￣￣￣￣￣￣○￣￣￣￣￣￣￣￣￣￣￣￣￣
O 。
, ─ヽ
＿＿＿＿＿＿＿＿ /,/＼ヾ＼ ／￣￣￣￣￣￣￣￣￣
|＿＿|＿＿|＿＿|＿ __（（´∀｀＼ ）＜ というお話だったのサ
|＿|＿＿|＿＿|＿＿ ／ノへゝ/''' )ヽ ＼＿＿＿＿＿＿＿＿＿
||＿＿| | | ＼´-｀） / 丿/
|＿|＿| 从.从从 | ＼__￣￣⊂|丿/
|＿＿|| 从人人从. | /＼＿＿/::::::|||
|＿|＿|／//ヽヾ＼ / ::::::::::::ゝ/||
────────(~～ヽ::::::::::::|／ ＝ 完 ＝
741 ：名無しさん＠３周年：04/02/23 22:37 ID:WerobtsA
アルテラのFPGAで、分周したクロックをモジュールに供給するにはどうしたらいいのでしょうか？
分周回路の出力を単純にレジスタのクロックに乗せていいものかと、思案中
分周回路の出力を単純にレジスタのクロックに乗せていいものかと、思案中
742 ：名無しさん：04/02/24 09:51 ID:CqlM6CwY
>>741
分周後の周波数と使用するFPGAによって方法は異なると思います。
ただし分周出力をシステム全体の基準クロックとして使いたいなら
一旦出力ピンに出してからクロック入力専用ピンに外部接続するの
がよいと思います。
分周後の周波数と使用するFPGAによって方法は異なると思います。
ただし分周出力をシステム全体の基準クロックとして使いたいなら
一旦出力ピンに出してからクロック入力専用ピンに外部接続するの
がよいと思います。
>>742
使わない場合が多いけど、必ずそれやってる。
使わない場合が多いけど、必ずそれやってる。
なんで機械にalteraスレが…てのは既出ですか？
747 ：名無しさん＠３周年：04/02/25 06:27 ID:bnzaIpeh
>>741
要は、分周回路の出力を自家製クロックとして使ったときに、
ファンアウトが不足して、fmaxが下がるのではないかという心配だろ？
Quartus2が勝手にグローバルラインに分周回路の出力をつないでくれないのか？
自動でやってくれなくても、たしかGLOBALというプリミティブも用意されていたと思うが。
うろ覚えでスマソ
要は、分周回路の出力を自家製クロックとして使ったときに、
ファンアウトが不足して、fmaxが下がるのではないかという心配だろ？
Quartus2が勝手にグローバルラインに分周回路の出力をつないでくれないのか？
自動でやってくれなくても、たしかGLOBALというプリミティブも用意されていたと思うが。
うろ覚えでスマソ
748 ：名無しさん＠３周年：04/02/25 08:06 ID:9re4F08/
>>747 折れもそう思ってた。
クロックになる信号線はQ2が勝手に判断して、TimingAnaとかにも
出てくるでしょ？ 当然グルーバルになってるものと思うんだけど。
だから外に出さなくても良いかなと。
クロックになる信号線はQ2が勝手に判断して、TimingAnaとかにも
出てくるでしょ？ 当然グルーバルになってるものと思うんだけど。
だから外に出さなくても良いかなと。
749 ：名無しさん＠３周年：04/02/25 09:13 ID:NDbYliYD
みんな「電機・電子」板に行かないの？
大半は掛け持ちだと思う。
でも電気電子の方が雰囲気が良いかもな。
でも電気電子の方が雰囲気が良いかもな。
751 ：741：04/02/25 12:45 ID:IX816ooK
実は、分周したクロックは、一度、外に出してから、
クロックを入れられる端子に入れなおした方がいいと言う話は聞いたことがあったのですが、
グローバルと言うのは初めて聞きました。
外に出した方がいいのか、中に出してもいいのか、再び思案中。。。
クロックを入れられる端子に入れなおした方がいいと言う話は聞いたことがあったのですが、
グローバルと言うのは初めて聞きました。
外に出した方がいいのか、中に出してもいいのか、再び思案中。。。
えっちな話でしょうか
754 ：名無しさん＠３周年：04/02/25 17:27 ID:IX816ooK
>>753
パターンを変えられないんですよ。。。
パターンを変えられないんですよ。。。
755 ：名無しさん：04/02/27 14:59 ID:N9EEppE3
それならジャンパー飛ばすしかない。
756 ：socket774@techno：04/03/03 00:57 ID:ebGcP8Go
>>751
ALTERAであればstratixとかはPLLで分周すれば
出力ピンから出さなくてもそのまま
グローバルクロックラインにつなげられる
パスがあるので一旦外に出す必要は無い。
しかし基本的にPLL内蔵でないPLDまたは
PLLがついててもグローバルラインに
つなげられる機能（パス）の無いPLDは
分周した出力を直接グローバルクロックラインに
接続できないので分周出力を一旦外に出して
グローバルピンに入れるのが常套手段と考える。
以上を考慮してデバイスのデータシートを見て
ジャンパー飛ばすか判断してください。
ALTERAであればstratixとかはPLLで分周すれば
出力ピンから出さなくてもそのまま
グローバルクロックラインにつなげられる
パスがあるので一旦外に出す必要は無い。
しかし基本的にPLL内蔵でないPLDまたは
PLLがついててもグローバルラインに
つなげられる機能（パス）の無いPLDは
分周した出力を直接グローバルクロックラインに
接続できないので分周出力を一旦外に出して
グローバルピンに入れるのが常套手段と考える。
以上を考慮してデバイスのデータシートを見て
ジャンパー飛ばすか判断してください。
757 ：名無し募集中。。。：04/03/03 22:11 ID:PXHW7+Gm
758 ：名無し募集中。。。：04/03/05 13:39 ID:tjzsw0fe
>>749
「電機・電子」板ってどこにあるの
「電機・電子」板ってどこにあるの
759 ：名無し募集中。。。：04/03/05 21:04 ID:EqeuMLwF
760 ：名無しさん＠３周年：04/03/09 21:44 ID:VKPWF1lC
MAX2出たな
761 ：名無しさん＠３周年：04/03/09 22:06 ID:VKPWF1lC
MAX2出たな
762 ：名無しさん＠３周年：04/03/09 22:13 ID:/woIpHTX
MAX IIってどうよ
パルテックに聞いてみるか
ざっと見た感じだとプロダクトタームからLUTに変わったのが大きいかな。
IO規格は全然変わらず。Cycloneの不揮発版って感じかな。
IO規格は全然変わらず。Cycloneの不揮発版って感じかな。
766 ：名無しさん＠３周年：04/03/12 00:06 ID:VMElewU2
ＬＵＴだとどういうところがが嬉しいの？
MAX2
今日、代理店の人来たよ。
50MHzを超えた辺りから、coolrunnerよりも消費電力が
下がるらしい。CLKを止めたときの消費電力はcoolrunner
の方がよい。
5Vトレラントは、容量の大きいデバイスの一部のバンクのみ
サポートしている。
あと、8KbitのFROMがコンフィグレーションとは別に
用意されている。マイコンのロム代わりに使えるかな。
今日、代理店の人来たよ。
50MHzを超えた辺りから、coolrunnerよりも消費電力が
下がるらしい。CLKを止めたときの消費電力はcoolrunner
の方がよい。
5Vトレラントは、容量の大きいデバイスの一部のバンクのみ
サポートしている。
あと、8KbitのFROMがコンフィグレーションとは別に
用意されている。マイコンのロム代わりに使えるかな。
769 ：名無しさん＠３周年：04/03/18 06:12 ID:dMrx/RcQ
http://www.paltek.co.jp/altera/device/product/max2/index.htm
EPM2210のLE数が2210というのは、一昔前のFLEXシリーズやACEXシリーズのレンジもカバーするサイズだね。
コンフィギュレーションメモリ内蔵型FPGAと考えればよいのかな？
EPM2210のLE数が2210というのは、一昔前のFLEXシリーズやACEXシリーズのレンジもカバーするサイズだね。
コンフィギュレーションメモリ内蔵型FPGAと考えればよいのかな？
少数（10ヶとか）で納期聞いてみた人います？
771 ：名無しさん＠３周年：04/03/18 23:03 ID:tuiVxkLm
Xilinxファンももう辞める。
プレスリリースは早いのに商品が出てこない・・・
Virtex-PRO以降はALTERAにやられっぱなし。ｽﾊﾟﾙﾀﾝ３も駄目だね。
なんて言いながらXILINXのファンなんだよ、周りがアルテラのCYCLONEに
乗り換えてしまってとうとう俺だけじゃないか。早く、注文したSptaran３
持って来い。ES品はもういらない。CS品を持って来い。
消費電力の低い本当のスパルタンを持って来い。ちゃんと動く、XC3を持って来い。
プレスリリースは早いのに商品が出てこない・・・
Virtex-PRO以降はALTERAにやられっぱなし。ｽﾊﾟﾙﾀﾝ３も駄目だね。
なんて言いながらXILINXのファンなんだよ、周りがアルテラのCYCLONEに
乗り換えてしまってとうとう俺だけじゃないか。早く、注文したSptaran３
持って来い。ES品はもういらない。CS品を持って来い。
消費電力の低い本当のスパルタンを持って来い。ちゃんと動く、XC3を持って来い。
773 ：名無しさん＠３周年：04/03/19 01:49 ID:d0MaOx3j
774 ：名無しさん＠３周年：04/03/19 01:54 ID:41CYtMXK
>>773
その某大手メーカー一社への供給だけでキャパオーバーになるほど
生産能力に余裕がないのかね？
それともそんなに大口の顧客なのかい？
それくらい大口なら、ASICを起こせばいいような気もするけど。
と、超小口ユーザーが言ってみる。
その某大手メーカー一社への供給だけでキャパオーバーになるほど
生産能力に余裕がないのかね？
それともそんなに大口の顧客なのかい？
それくらい大口なら、ASICを起こせばいいような気もするけど。
と、超小口ユーザーが言ってみる。
製品サイクルと出荷量がそうさせるんだろうね。
大手が馬鹿みたいに買うと単価が下がって開発費を頭割りした分の
ASICのメリットを越える可能性もあるし、TATの問題もありそう。
小口の採用理由を大手が真似し始めたらデリバリーが逼迫ってのは
解らんでもないよね。（ｗ
大手が馬鹿みたいに買うと単価が下がって開発費を頭割りした分の
ASICのメリットを越える可能性もあるし、TATの問題もありそう。
小口の採用理由を大手が真似し始めたらデリバリーが逼迫ってのは
解らんでもないよね。（ｗ
776 ：名無しさん＠３周年：04/03/19 09:10 ID:Mg9TATbX
>>773
>Spartan3は、某大手ディスプレイメーカに
私もこの話を代理店に聞きました。でも、この程度で年内供給が
難しいなんてこのデバイスは終わったね。
Cycloneの方が消費電力もスピードも上との事だがXilinxは何で勝つの？
90ナノなんて値段にインパクトが無ければ関係ないし・・・
>Spartan3は、某大手ディスプレイメーカに
私もこの話を代理店に聞きました。でも、この程度で年内供給が
難しいなんてこのデバイスは終わったね。
Cycloneの方が消費電力もスピードも上との事だがXilinxは何で勝つの？
90ナノなんて値段にインパクトが無ければ関係ないし・・・
サイクロンとＭＡＸ２あれば
ザイリンクス潰れてもいいや
ザイリンクス潰れてもいいや
778 ：名無しさん＠３周年：04/03/19 23:32 ID:Wut08awF
アルテラのデバイスを個人購入させてくれる代理店でいいところありませんか？
779 ：名無しさん＠３周年：04/03/20 01:22 ID:1P6gu6p1
法人ならパルテックだろな～。アルテイマよりサポートはいいぞ。
アルティマでも、2次か3次かわからないけど、代理店紹介してくれたよ。
そこでしか買ったこと無いから、いいか悪いかはわからない。
そこでしか買ったこと無いから、いいか悪いかはわからない。
Virtex4の情報どこかにないか?
782 ：名無しさん＠３周年：04/03/23 00:18 ID:rQgkrxh7
Virtex4の情報ですか・・・
次世代Virtexとしてプレスリリースは出ていたが具体的にはVirtex4との記載
はないかも。推測だがある寺のStratix２のプレスリリースのインパクトを
少なくする意味のプレスリリースだった気がする。誰かも書いていたが
「財林楠」はプレスリリースされて商品が入手できるまでに1年は待つ必要
あるから次世代を気にしても意味がないよ。私も数年前にALTERAから乗り換え
て「財林楠」を暫く使った身なので今更「ある寺」なんてと言いたいが、
ここ何年間の「財林楠」は駄目よ。不具合も多いし、パフォーマンスも出ないし
、使う気が失せる。ちなみにうちの会社では「使用禁止」デバイスとなって
しまった。（私の会社は日本国内でも有数の購入金額の会社だと思いますが）
次世代Virtexとしてプレスリリースは出ていたが具体的にはVirtex4との記載
はないかも。推測だがある寺のStratix２のプレスリリースのインパクトを
少なくする意味のプレスリリースだった気がする。誰かも書いていたが
「財林楠」はプレスリリースされて商品が入手できるまでに1年は待つ必要
あるから次世代を気にしても意味がないよ。私も数年前にALTERAから乗り換え
て「財林楠」を暫く使った身なので今更「ある寺」なんてと言いたいが、
ここ何年間の「財林楠」は駄目よ。不具合も多いし、パフォーマンスも出ないし
、使う気が失せる。ちなみにうちの会社では「使用禁止」デバイスとなって
しまった。（私の会社は日本国内でも有数の購入金額の会社だと思いますが）
783 ：名無しさん＠３周年：04/03/23 07:12 ID:WerobtsA
>>782
うちの場合全社的に寺が多いんだけど、寺はIOが弱いからな～。
いつの間にかStratixのオンチップ終端消えてるし、それにtcoでかいんだよ。
あと変なピン配置、これのせいで財に乗り換えようかマジ考えてた
（単に乗り換えリスクが云々言われて却下された)。
>>783
某代理店の話では今年後半に出すらしい。
噂によるとまた内部アーキテクチャが変わるとかいう話。
うちの場合全社的に寺が多いんだけど、寺はIOが弱いからな～。
いつの間にかStratixのオンチップ終端消えてるし、それにtcoでかいんだよ。
あと変なピン配置、これのせいで財に乗り換えようかマジ考えてた
（単に乗り換えリスクが云々言われて却下された)。
>>783
某代理店の話では今年後半に出すらしい。
噂によるとまた内部アーキテクチャが変わるとかいう話。
積和演算に特化されたモジュールがあると小耳にはさんだよ
787 ：名無しさん＠３周年：04/03/23 23:36 ID:gmBycmnH
>>784
内部アーキテクチャが変わると、
配置配線を手動でやってゴリゴリに押し込んだ回路や、
カリカリにチューニングして高速化した回路は、
入らなくなったりするもんなの？
HDLは共通で移行できても、そういうのは嫌だな。
内部アーキテクチャが変わると、
配置配線を手動でやってゴリゴリに押し込んだ回路や、
カリカリにチューニングして高速化した回路は、
入らなくなったりするもんなの？
HDLは共通で移行できても、そういうのは嫌だな。
>>787
詳細は知らないから一般論なら「ありえる」という話になるけど、
大抵はデバイスの高集積化と高速化でチャラって事になるかと。
しかしHDLは共通で移行って言っても他社に乗り換えるのは
かなりマンドクサイ
詳細は知らないから一般論なら「ありえる」という話になるけど、
大抵はデバイスの高集積化と高速化でチャラって事になるかと。
しかしHDLは共通で移行って言っても他社に乗り換えるのは
かなりマンドクサイ
789 ： ◆YMO/ALTERA ：04/03/24 09:36 ID:mWAeC7Ei
>>787
テクノロジセルのプリミティヴ使いまくりだったら悲惨だろうということは想像に難くない
テクノロジセルのプリミティヴ使いまくりだったら悲惨だろうということは想像に難くない
FPGAでリターゲットの難しい回路ってのもアレだな。
791 ：名無しさん＠３周年：04/03/24 18:35 ID:rcatJC7o
でも、現実的には、FPGAの限界に挑むようなことも多いわけで
792 ：名無しさん＠３周年：04/03/25 01:42 ID:dbLqL6Wy
転職活動するとXilinxとアルテラを紹介受ける事が多いな。この会社のイメージ
もしくは情報も求む
もしくは情報も求む
794 ：名無しさん＠３周年：04/03/25 07:55 ID:IX816ooK
それより、アルテラのサイトが糞ですよお前ら。
せっかく名前やメールアドレスをレジストしたのに
フリーライセンス申し込みフォームを開くと空欄。
既に登録してある事をまた入力させやがるんです。
せっかく名前やメールアドレスをレジストしたのに
フリーライセンス申し込みフォームを開くと空欄。
既に登録してある事をまた入力させやがるんです。
>>794
マシンパワーがもろに効いてきますからね。
一日のコンパイル、フィッティング回数が変わるのが困るところ。
最新のPCを30万でって話を出しても何で必要なのか？とか
一年前に買ったばかりなのになんて言われるんだよねぇ。（ｗ
マシンパワーがもろに効いてきますからね。
一日のコンパイル、フィッティング回数が変わるのが困るところ。
最新のPCを30万でって話を出しても何で必要なのか？とか
一年前に買ったばかりなのになんて言われるんだよねぇ。（ｗ
798 ： ◆YMO/ALTERA ：04/03/25 17:45 ID:x8zlffVu
800 ：名無しさん＠３周年：04/03/26 01:20 ID:0oIwByDh
>>792
俺のイメージだが財は代理店が駄目でメーカーは優秀。特に技術が
優秀なイメージで助けてもらったことも数多い。
寺は逆で代理店が優秀でﾒｰｶｰの営業&技術使えない。
最近見ないけどうちの会社に良く来ていた寺の50歳くらいの営業のおやじ
がアホで有名だった。
但し、最近見ないのでもう既に退職したかも・・・
肝心なことに答えていなかった。製品の将来性は寺で働きやすいのはおそらく
財だと思う。
俺のイメージだが財は代理店が駄目でメーカーは優秀。特に技術が
優秀なイメージで助けてもらったことも数多い。
寺は逆で代理店が優秀でﾒｰｶｰの営業&技術使えない。
最近見ないけどうちの会社に良く来ていた寺の50歳くらいの営業のおやじ
がアホで有名だった。
但し、最近見ないのでもう既に退職したかも・・・
肝心なことに答えていなかった。製品の将来性は寺で働きやすいのはおそらく
財だと思う。
801 ：名無しさん＠３周年：04/03/26 07:50 ID:0oIwByDh
えっ
802 ：名無しさん＠３周年：04/03/26 07:51 ID:xFKH/cFv
ピン数いらないから、LE数の多いのがいいんだけど
今度FPGAボードを製作・販売することになったんですが、
なにか欲しい機能とかありますか？
ヒューマンとかエスケー見たいなボードではなくて、
高付加価値路線で考えてます。
たとえば、DDRソケットが欲しいとか、
イーサネットMAC+PHYが欲しいとか・・・etc
FPGAはStratixの上の方を考えてます。
なにか欲しい機能とかありますか？
ヒューマンとかエスケー見たいなボードではなくて、
高付加価値路線で考えてます。
たとえば、DDRソケットが欲しいとか、
イーサネットMAC+PHYが欲しいとか・・・etc
FPGAはStratixの上の方を考えてます。
>>800
>最近見ないけどうちの会社に良く来ていた寺の50歳くらいの営業のおやじ
>がアホで有名だった。
いま競合にいるじゃん。挨拶きてねー？
ＰＡＬにはクソ生意気なガキが多すぎ。
うちはＰＡＬからのアポ依頼がきても打ち合わせは若いやつに出させる。
それでオレは認定拒否ｗ
>最近見ないけどうちの会社に良く来ていた寺の50歳くらいの営業のおやじ
>がアホで有名だった。
いま競合にいるじゃん。挨拶きてねー？
ＰＡＬにはクソ生意気なガキが多すぎ。
うちはＰＡＬからのアポ依頼がきても打ち合わせは若いやつに出させる。
それでオレは認定拒否ｗ
>>806
>800さん？
ワシのところもまったく同じ対応。というか、ひょっとしたら同じ会社か別部署かな。
ただえらそうなことを言うだけあって、（人にもよるだろうが）設計能力は優秀だとおもう。
1月にやらせたのが、ALT使うってことで9割ぐらい設計させて試作でチョロっとSTR、量産はGAに実装。
中国や台湾の工場よりもレスポンスが早くて従順で、なにせタダだし。
不遜な態度も便利な外注屋としてみて、おだててデバイスたまに買えばナァナァで仕事手伝ってくれるから便利。
若いのもその手を使って、外注コストが安くなったよ。
ところで、サイクロンのHardCopyだしてくれればもうすこしALT使えるのに。
どこか、STRのHardCpyで人柱はおらんかな？うちはまだ怖くて使えん。
>800さん？
ワシのところもまったく同じ対応。というか、ひょっとしたら同じ会社か別部署かな。
ただえらそうなことを言うだけあって、（人にもよるだろうが）設計能力は優秀だとおもう。
1月にやらせたのが、ALT使うってことで9割ぐらい設計させて試作でチョロっとSTR、量産はGAに実装。
中国や台湾の工場よりもレスポンスが早くて従順で、なにせタダだし。
不遜な態度も便利な外注屋としてみて、おだててデバイスたまに買えばナァナァで仕事手伝ってくれるから便利。
若いのもその手を使って、外注コストが安くなったよ。
ところで、サイクロンのHardCopyだしてくれればもうすこしALT使えるのに。
どこか、STRのHardCpyで人柱はおらんかな？うちはまだ怖くて使えん。
808 ：名無しさん＠３周年：04/03/29 00:09 ID:k4eUbC1v
>>805,806
PALは担当レベルはいい人が多いが、上の人間がはDQNだね。
①担当者と同じぐらいの年齢だと思うが（童顔な顔のデブ）、態度が取締役級で不快。
②技術提案の能力がないので営業の上の方が来てもうざいだけ。
③寺の日本法人が来るともっと面倒だ。ネホリハホリ聞くだけでその後の収穫
がない。
で寺のライバルのＸ社は語ることも出来ないぐらい代理店はくそ。
やる気が感じられん。メーカーは確かに技術は優秀だったけど・・・
ということは暫く寺を使うか？
でStratixIIとMAXIIの価格は何ぼで入手可能？
PALは担当レベルはいい人が多いが、上の人間がはDQNだね。
①担当者と同じぐらいの年齢だと思うが（童顔な顔のデブ）、態度が取締役級で不快。
②技術提案の能力がないので営業の上の方が来てもうざいだけ。
③寺の日本法人が来るともっと面倒だ。ネホリハホリ聞くだけでその後の収穫
がない。
で寺のライバルのＸ社は語ることも出来ないぐらい代理店はくそ。
やる気が感じられん。メーカーは確かに技術は優秀だったけど・・・
ということは暫く寺を使うか？
でStratixIIとMAXIIの価格は何ぼで入手可能？
>>808
＞①担当者と同じぐらいの年齢だと思うが（童顔な顔のデブ）、態度が取締役級で不快。
元Ｓ○ＮＹ担当の奴だな。
人の会社に来て「前お取引のある企業ではｘｘｘｘだった」とか平気でのたまう。
話し振りは最近は社長級だよ（笑）
こいつが嫌いで、しばしば寺の設計は財に行く。設計お手伝いありがとう＞PAL
＞でStratixIIとMAXIIの価格は何ぼで入手可能？
しらんが、サイクロンなら10K/rotで3000円ぐらいだろう。
>>809
おつー
＞①担当者と同じぐらいの年齢だと思うが（童顔な顔のデブ）、態度が取締役級で不快。
元Ｓ○ＮＹ担当の奴だな。
人の会社に来て「前お取引のある企業ではｘｘｘｘだった」とか平気でのたまう。
話し振りは最近は社長級だよ（笑）
こいつが嫌いで、しばしば寺の設計は財に行く。設計お手伝いありがとう＞PAL
＞でStratixIIとMAXIIの価格は何ぼで入手可能？
しらんが、サイクロンなら10K/rotで3000円ぐらいだろう。
>>809
おつー
なんか盛り上がってるな・・・
>>803
Nios評価キットってあるでしょ。
最近、ちょっとしたことならあれでやってる。
シリアル、SDRAM、SRAM、FROM、ピンヘッダーついてるし
だから、>>804のいうように、DDR、PCI エクスプレスとか欲しいですね。
(もちろん、特性保証無しのなんちゃってDDRで十分です。)
加えて、外付けPLL、、USBのホスト、H8クラスのCPUがついているとうれしいな。
あと、PC104のコネクタ直結できると、会社の遊んでるマイコンボードが
つながってうれしいかも・・
>>803
Nios評価キットってあるでしょ。
最近、ちょっとしたことならあれでやってる。
シリアル、SDRAM、SRAM、FROM、ピンヘッダーついてるし
だから、>>804のいうように、DDR、PCI エクスプレスとか欲しいですね。
(もちろん、特性保証無しのなんちゃってDDRで十分です。)
加えて、外付けPLL、、USBのホスト、H8クラスのCPUがついているとうれしいな。
あと、PC104のコネクタ直結できると、会社の遊んでるマイコンボードが
つながってうれしいかも・・
>> 804,811さん
貴重な意見ありがとうございました。
XAUIはちょっと特定用途により過ぎていて前に提案したときは却下されました。
DDRはDDR-SODIMMソケットを付ける方向で意見がまとまりました。
PCIはちょっと難しいかも知れないです。
なるべく小型でという事で話が進んでいますので。
811さん
外付けPLLが必要な利用はなんでしょうか？
Stratix内蔵PLLでは何か不満があるとかですか？
貴重な意見ありがとうございました。
XAUIはちょっと特定用途により過ぎていて前に提案したときは却下されました。
DDRはDDR-SODIMMソケットを付ける方向で意見がまとまりました。
PCIはちょっと難しいかも知れないです。
なるべく小型でという事で話が進んでいますので。
811さん
外付けPLLが必要な利用はなんでしょうか？
Stratix内蔵PLLでは何か不満があるとかですか？
>>812
804や811ではないけれど、PLLがほしい理由はSTRのPLLはそれほど対した可変範囲は
ないからでしょ。最低駆動周波数も決まっているし。
画像処理とかで使うには1MHzから200MHzぐらいまでリニアに可変してほしいが、それには役不足だから。
デザインゲートウェイのVXCO（商品名）でも乗せれる領域があればそれでいいとおもう。
XAUIは無く、DDRはDDR-SODIMMソケット、PCIも無く、ほかのI/Oはまだ発表されず。
ふむ。なんか中途半端だなぁ。ひょっとしてNIOS2＋DDRとか考えているんだろうか。
まぁ２ちゃんでマーケティングしてても意味はないだろうけれど、おれはイラネ。
804や811ではないけれど、PLLがほしい理由はSTRのPLLはそれほど対した可変範囲は
ないからでしょ。最低駆動周波数も決まっているし。
画像処理とかで使うには1MHzから200MHzぐらいまでリニアに可変してほしいが、それには役不足だから。
デザインゲートウェイのVXCO（商品名）でも乗せれる領域があればそれでいいとおもう。
XAUIは無く、DDRはDDR-SODIMMソケット、PCIも無く、ほかのI/Oはまだ発表されず。
ふむ。なんか中途半端だなぁ。ひょっとしてNIOS2＋DDRとか考えているんだろうか。
まぁ２ちゃんでマーケティングしてても意味はないだろうけれど、おれはイラネ。
>>813さん
外部PLLが欲しい理由はわかりました。
ありがとうございます。
813さんが自分で言っているように、
ここで詳細を発表しても意味がないので、
意見を頂いた方に対する礼儀で決まった事を書き込んだだけです。
外部PLLが欲しい理由はわかりました。
ありがとうございます。
813さんが自分で言っているように、
ここで詳細を発表しても意味がないので、
意見を頂いた方に対する礼儀で決まった事を書き込んだだけです。
外付けPLLで低ジッタの良いのってあったっけ？
言うだけなら簡単だからって無責任に適当なこと書いちゃいかんよ。
言うだけなら簡単だからって無責任に適当なこと書いちゃいかんよ。
816 ：名無しさん＠３周年：04/03/30 02:46 ID:0F8XAFP0
>>815
＞言うだけなら簡単だからって無責任に適当なこと書いちゃいかんよ。
同じことをあえて煽るつもりでお返ししますよ。
多分わたしに言っていることだと思いますが、ジッタのことはどこに書いてある？
可変範囲と書いたのですが。
それといまどきALTのPLLジッタ特性よりも悪いPLLがあるなら逆に教えてほしいが。
わかったかな？ALT信者orALT社員さん。
＞言うだけなら簡単だからって無責任に適当なこと書いちゃいかんよ。
同じことをあえて煽るつもりでお返ししますよ。
多分わたしに言っていることだと思いますが、ジッタのことはどこに書いてある？
可変範囲と書いたのですが。
それといまどきALTのPLLジッタ特性よりも悪いPLLがあるなら逆に教えてほしいが。
わかったかな？ALT信者orALT社員さん。
だから具体的な型番を書いて欲しい。
良いのがあれば使いたいから。
良いのがあれば使いたいから。
被害妄想っぽい信者、社員決め付けで無知を誤魔化そうって腹かな？
819 ：名無しさん＠３周年：04/03/30 03:59 ID:wjHc/fSw
外付けPLL良いのあったら教えてください。
おながいです。
http://www.xilinx.com/cgi-bin/web_ds/web_ds_v2/jitter_calc/jitter_calc.cgi?select1=33&select2=4&select3=1&select4=low&select5=6&Submit=Submit
Virtex2だと、100MHzを超えた辺りから、使うのしんどくなってくるよね。
おながいです。
http://www.xilinx.com/cgi-bin/web_ds/web_ds_v2/jitter_calc/jitter_calc.cgi?select1=33&select2=4&select3=1&select4=low&select5=6&Submit=Submit
Virtex2だと、100MHzを超えた辺りから、使うのしんどくなってくるよね。
デザインゲートウェイのVariCLK、そこに転がっている。
クロック上げて評価したいんだけど、手が空いている人間がいない。
自分でやるのまんどくせ！
クロック上げて評価したいんだけど、手が空いている人間がいない。
自分でやるのまんどくせ！
822 ：名無しさん：04/03/30 10:37 ID:RcbbzN9j
823 ：名無しさん＠３周年：04/03/30 23:46 ID:H0uteXTe
最近PALからDCDCコンバータの売り込みを寺と一緒に提案されるが誰か
使ったことある人いる？どうよ。感想聞かせて・・・
使ったことある人いる？どうよ。感想聞かせて・・・
>>823
ひょっとしてベルニクス？それとも九州？勧めてくるものとは
違うと思うけどベルニクスの電源は実際使ったことあります。
馬鹿チョンなので設計は楽ですよ。
所で外付けPLLて最近全然使わなくなったけどなんかメジャーな物って
実際あるんだろうか？
てな事を書くと粘着厨房とか春厨って言うんだろうな。
ひょっとしてベルニクス？それとも九州？勧めてくるものとは
違うと思うけどベルニクスの電源は実際使ったことあります。
馬鹿チョンなので設計は楽ですよ。
所で外付けPLLて最近全然使わなくなったけどなんかメジャーな物って
実際あるんだろうか？
てな事を書くと粘着厨房とか春厨って言うんだろうな。
>>823
Synqorはアルティマが勧めてくる。
うちでの評価は春から夏なので、もうちょっと時間かかります。
12A取り出せて、FPGA2～4個を一個のDCDCでいけますよって
アルティマの人は言ってる。でも、うちは、FPGA1個に電源1個が
基本なので、そんな大容量いらない。実際、発熱計算したら
FPGA一個にそんなに電流流せない。
通のお勧めはYUASA。うちの評価では一番イイ。けど、高い。
これも、そのまま余計な回路無しで動くし、全然熱くならない。
応答性も抜群。
入力の制御信号(ON/OFF)がノイズに弱いけど、これは営業に
聞けば情報もらえるはず。うちがはまったので。
代理店がアルティマで一緒なんだけど、おそらく営業的なからみ
でSynqor勧めてくる。やつらは、電圧とアンペア数しかパラメータ
が無いと思ってる。気をつけろ！
>>824
九州って、QDTですか？
デザインウェーブに乗っていて、ES評価してYUASAの次に性能も
良かったんだけど、結局製品化されたのかしら・・・
と、関係者が見てるかもしれないが、できる限り情報を出してみる。
Synqorはアルティマが勧めてくる。
うちでの評価は春から夏なので、もうちょっと時間かかります。
12A取り出せて、FPGA2～4個を一個のDCDCでいけますよって
アルティマの人は言ってる。でも、うちは、FPGA1個に電源1個が
基本なので、そんな大容量いらない。実際、発熱計算したら
FPGA一個にそんなに電流流せない。
通のお勧めはYUASA。うちの評価では一番イイ。けど、高い。
これも、そのまま余計な回路無しで動くし、全然熱くならない。
応答性も抜群。
入力の制御信号(ON/OFF)がノイズに弱いけど、これは営業に
聞けば情報もらえるはず。うちがはまったので。
代理店がアルティマで一緒なんだけど、おそらく営業的なからみ
でSynqor勧めてくる。やつらは、電圧とアンペア数しかパラメータ
が無いと思ってる。気をつけろ！
>>824
九州って、QDTですか？
デザインウェーブに乗っていて、ES評価してYUASAの次に性能も
良かったんだけど、結局製品化されたのかしら・・・
と、関係者が見てるかもしれないが、できる限り情報を出してみる。
826 ：名無しさん＠３周年：04/04/01 23:50 ID:TSOL+O3k
>>787
それを言い出すと、内部アーキテクチャだけでなく、
配置配線ツールが変われば、性能が変わることもありうる。
さすがに、配置配線ツールがバージョンアップして、結果が悪くなることはないと思うが、
結果がよくなったという経験もない。
それを言い出すと、内部アーキテクチャだけでなく、
配置配線ツールが変われば、性能が変わることもありうる。
さすがに、配置配線ツールがバージョンアップして、結果が悪くなることはないと思うが、
結果がよくなったという経験もない。
alteraは関西でイベントやら無い
何考えてるんだろ。altimaなんかに任せといたらだめだと
気づいた方がいいと思うが。
いや別にいいけどね。乗り換え難しくないし。
何考えてるんだろ。altimaなんかに任せといたらだめだと
気づいた方がいいと思うが。
いや別にいいけどね。乗り換え難しくないし。
828 ：名無しさん＠３周年：04/04/04 23:38 ID:lVWhwf4p
最近のALTERAとXILINXを比較するとALTERAの圧勝のような気がする。
というか代理店の説明を聞いたら納得してしまった。
（１）Stratix VS Virtex-PRO ⇒Xilinxはリリースが遅れてかつ不具合で
ALTERAに全敗。StratixIIが出れば完敗だろ。
（２）Cyclone VS Spartan３ ⇒Spartan３の方が最新デバイスであるから
パフォーマンス等が良いかと思ったら実際に使用してみてびっくり。
70Mhz出すのに一苦労だし、発熱と消費電力の問題が発生。
コストも10万個時の価格はALTERAのほうが安かった。
（３）CPUに関してははALTERAの圧勝のような気がする。デザインウェーブ等
の専門誌ではALTERAのCPUしか見ないもんな～。
（４）MAXIIが出ればCOOLRunnerもやばい。
これから数年はALTERAの時代かな～。MAXPLUS２しか知らないのでQUARTUSiiを
に乗り換えろとPALの営業に言われたが、そろそろ乗換えかな。面倒だな～
というか代理店の説明を聞いたら納得してしまった。
（１）Stratix VS Virtex-PRO ⇒Xilinxはリリースが遅れてかつ不具合で
ALTERAに全敗。StratixIIが出れば完敗だろ。
（２）Cyclone VS Spartan３ ⇒Spartan３の方が最新デバイスであるから
パフォーマンス等が良いかと思ったら実際に使用してみてびっくり。
70Mhz出すのに一苦労だし、発熱と消費電力の問題が発生。
コストも10万個時の価格はALTERAのほうが安かった。
（３）CPUに関してははALTERAの圧勝のような気がする。デザインウェーブ等
の専門誌ではALTERAのCPUしか見ないもんな～。
（４）MAXIIが出ればCOOLRunnerもやばい。
これから数年はALTERAの時代かな～。MAXPLUS２しか知らないのでQUARTUSiiを
に乗り換えろとPALの営業に言われたが、そろそろ乗換えかな。面倒だな～
つーか、ツールとサポートがかなり駄目って時点で材はテーブルにも上がらんかった。
830 ：名無しさん＠３周年：04/04/05 06:56 ID:EqeuMLwF
831 ：名無しさん＠３周年：04/04/05 13:05 ID:DlyVrLxb
>827
そんなあなたに朗報！
アルテラ・ソリューションズ・セミナ 2004概要
日時/会場：
2004年5月28日 （金） 大阪ガーデンパレスホテル 2F 桜桐の間
そんなあなたに朗報！
アルテラ・ソリューションズ・セミナ 2004概要
日時/会場：
2004年5月28日 （金） 大阪ガーデンパレスホテル 2F 桜桐の間
832 ：名無しさん＠３周年：04/04/05 13:05 ID:JrZye3si
>>MicroBlaze
だって材以外への応用が効かないんだもん
だって材以外への応用が効かないんだもん
833 ：名無しさん＠３周年：04/04/05 18:29 ID:9krLY5a6
>>Niosも同じじゃないの？
834 ：名無しさん＠３周年：04/04/07 22:41 ID:rjuiTimR
>>800や>>808で言われてる財の代理店ってドコ？
気になって眠れない・・
財はメーカーが優秀ってのは意外。USならならわかるけど。
>>830
MicroBlazeはコレで遊んでみて
http://www.itee.uq.edu.au/~jwilliams/mblaze-uclinux/
MicroBlaze性能はいいんだけどねぇ
MP3プレイヤーとか作れるし。（意味ないけど）
気になって眠れない・・
財はメーカーが優秀ってのは意外。USならならわかるけど。
>>830
MicroBlazeはコレで遊んでみて
http://www.itee.uq.edu.au/~jwilliams/mblaze-uclinux/
MicroBlaze性能はいいんだけどねぇ
MP3プレイヤーとか作れるし。（意味ないけど）
教えてください。
回路をUP１ボードで実行するとき、処理時間をどんな測定方法で計測するのか
というものです。
お願いします。
回路をUP１ボードで実行するとき、処理時間をどんな測定方法で計測するのか
というものです。
お願いします。
>>834
俺的には、
TED >>>> 越えられない壁 >>> メメック > アルティマ=パルテック
だな。代理店の技術力は。
日本アルテラは、技術的に全然ダメな気がする。んじゃ、Xilinxはって
いうと、こっちも疑問だな。
とりあえず、TEDまんせーしとく。
俺的には、
TED >>>> 越えられない壁 >>> メメック > アルティマ=パルテック
だな。代理店の技術力は。
日本アルテラは、技術的に全然ダメな気がする。んじゃ、Xilinxはって
いうと、こっちも疑問だな。
とりあえず、TEDまんせーしとく。
837 ：名無しさん＠３周年：04/04/10 14:01 ID:712oWUOz
これからxilinxのCPLD(XC9536XL)を使おうと思っています。
まずダウンロードケーブルを自作するところです。
ところで巷でよく出ている回路ですが、
http://www.xilinx.com/support/programr/jtag_cable.pdf
これで3.3Vデバイスを焼いた実績はあるでしょうか？
その場合、74HC125に供給した電源は5Vですか、3.3Vですか？
ところでFPGAはAltera>Xilinxなんですか。
小規模CPLDはxilinxが半値で入手性がよく使いやすいです。
まずダウンロードケーブルを自作するところです。
ところで巷でよく出ている回路ですが、
http://www.xilinx.com/support/programr/jtag_cable.pdf
これで3.3Vデバイスを焼いた実績はあるでしょうか？
その場合、74HC125に供給した電源は5Vですか、3.3Vですか？
ところでFPGAはAltera>Xilinxなんですか。
小規模CPLDはxilinxが半値で入手性がよく使いやすいです。
システム側の電源をICの電源にしたら何も気にしなくて良いでしょ。
もちっと頭使え。
もちっと頭使え。
MAX+PLUSⅡでかいたVHDLをコンパイルするとcan't find libraryとでます。
環境設定がおかしいのでしょうか
環境設定がおかしいのでしょうか
最初に使用ライブラリーを宣言した？
>>842
うちも同様の極小規模外注なんだが、うちの社長は断っていた。
要約すると「うちの設計だけやってりゃ食っていけるさ」（By ALTERAwith代理店）
の態度が気に入らなかったようで。
その点小さいながらも、とりあえずメーカとして顔を立ててくれているTEDは好きだな。
うちも同様の極小規模外注なんだが、うちの社長は断っていた。
要約すると「うちの設計だけやってりゃ食っていけるさ」（By ALTERAwith代理店）
の態度が気に入らなかったようで。
その点小さいながらも、とりあえずメーカとして顔を立ててくれているTEDは好きだな。
>>843
実は、TEDの外注に落ちた仕事をコネづたいに回して貰ったことがあるんだけど
TEDもかなり苦労があるんじゃないかなと思いました。
と言うのは、FPGAの仕事に付帯する回路エントリーの仕事だったのだけど恐ろしく
レベルの低い外注からの丸投げでTEDの要求を曲解して仕事のやり直しが何度も
あって、結局そいつ等の名刺をもらって直に乗り込んで打ち合わせをしたことが
ありました。
あんな外注をコントロールしてるんだから頭が下がるよ。
アルテラの代理店連中にここまで出来るだろうか？＞無理っぽい
実は、TEDの外注に落ちた仕事をコネづたいに回して貰ったことがあるんだけど
TEDもかなり苦労があるんじゃないかなと思いました。
と言うのは、FPGAの仕事に付帯する回路エントリーの仕事だったのだけど恐ろしく
レベルの低い外注からの丸投げでTEDの要求を曲解して仕事のやり直しが何度も
あって、結局そいつ等の名刺をもらって直に乗り込んで打ち合わせをしたことが
ありました。
あんな外注をコントロールしてるんだから頭が下がるよ。
アルテラの代理店連中にここまで出来るだろうか？＞無理っぽい
845 ：名無しさん＠３周年：04/04/12 22:52 ID:U+zKi+iE
TEDってそんなに技術力あるんだね。ちょっとびっくり。
たんに人が多いのと外注の使い方が上手いだけだと思うが
アルテラ系はそれが出来てないと思われ。
アルテラ系はそれが出来てないと思われ。
電気電子にスレが出来たみたいだから移動推奨かな。
早速馬鹿が荒らしてて鬱だが。（ｗ
【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice
http://science2.2ch.net/test/read.cgi/denki/1081231226/
早速馬鹿が荒らしてて鬱だが。（ｗ
【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice
http://science2.2ch.net/test/read.cgi/denki/1081231226/
848 ：名無しさん＠３周年：04/04/13 15:40 ID:wqKjFfrM
あるてらの代理店に発注したVHDLがまともにうごかねー。納期ぴんち。
電気板でもう600以上発言がある。
【Verilog】プログラムで作る回路 Project1【VHDL】
http://science2.2ch.net/test/read.cgi/denki/1072330555/
↓こっちは重複スレ。>>847が必死に名スレにしようとしているが16発言しかない。
>【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice
> http://science2.2ch.net/test/read.cgi/denki/1081231226/
【Verilog】プログラムで作る回路 Project1【VHDL】
http://science2.2ch.net/test/read.cgi/denki/1072330555/
↓こっちは重複スレ。>>847が必死に名スレにしようとしているが16発言しかない。
>【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice
> http://science2.2ch.net/test/read.cgi/denki/1081231226/
こっちにまで出張して煽るとは随分な念の入れようだね。
特に重複でもないのに何でスレ潰ししたがるのかそっちの方が疑問。
特に重複でもないのに何でスレ潰ししたがるのかそっちの方が疑問。
AA貼りまでやって馬鹿な奴。
ここの住人には何を今更的な内容ですが、今、自作のxilinxのダウンロード
ケーブルが動いてデバイスを認識できました。感激。
キットでも6500円、完成品なら１万円もする。そんじゃ自作するか、でユニバ
ーサル基板で作りましたよ。ケーブルは標準プリンタケーブルを使い、セント
ロ36pinで受けるようにしました。たぶんシールドがしっかりしているはず。
焼いたデバイスが適切に機能するか確認はまた後日。
実は部品集めてからaltera/xilinx両用で2500円のキットを発見。
最初から見つけていればキットにしてしまったかもしれない。
ケーブルが動いてデバイスを認識できました。感激。
キットでも6500円、完成品なら１万円もする。そんじゃ自作するか、でユニバ
ーサル基板で作りましたよ。ケーブルは標準プリンタケーブルを使い、セント
ロ36pinで受けるようにしました。たぶんシールドがしっかりしているはず。
焼いたデバイスが適切に機能するか確認はまた後日。
実は部品集めてからaltera/xilinx両用で2500円のキットを発見。
最初から見つけていればキットにしてしまったかもしれない。
で、結局何が言いたいのだ？
日記は自分のサイトにな。
日記は自分のサイトにな。
855 ：名無しさん＠３周年：04/04/19 10:55 ID:NfMaZflb
こっちにまで出張して煽るとは随分な念の入れようだね。
特に重複でもないのに何でスレ潰ししたがるのかそっちの方が疑問。
特に重複でもないのに何でスレ潰ししたがるのかそっちの方が疑問。
>>852
これからもどんどんCPLDやFPGAが普及していくだろうからガンガレ。
ところで、電源、A/D,D/Aなどアナログをはじめとする
定番インターフェースなどのTips集みたいな書籍やサイトの
お勧めはありますか？
>>850,851,855
あんたも荒らしと同じにみえまつが・・。荒らしに釣られる香具師も荒らし。
これからもどんどんCPLDやFPGAが普及していくだろうからガンガレ。
ところで、電源、A/D,D/Aなどアナログをはじめとする
定番インターフェースなどのTips集みたいな書籍やサイトの
お勧めはありますか？
>>850,851,855
あんたも荒らしと同じにみえまつが・・。荒らしに釣られる香具師も荒らし。
857 ：名無しさん＠３周年：04/04/21 12:28 ID:YII2w3zZ
機械系の新入生です。
メカトロをやりたくて、春休みあたりからH8マイコンをいじりだして
ステッピングモータ制御くらいは、どうにかこうにか出来る様に
なってきたのですが、次にHDLに挑戦したいのですが、
なんかWebとか見ているとAlteraはVHDLかVerilogかどちらかの
ライセンスしかとれない、とのこと。
今ならどちらがオススメでしょうか？
H8で、C言語は勉強しました。Verilogの方がCに近い、、、と聞いたのですが
ちょっと見てみると、似ている様で違うので、それならば全然違う
VHDLの方が混乱しないかな、とも思っています。
メカトロをやりたくて、春休みあたりからH8マイコンをいじりだして
ステッピングモータ制御くらいは、どうにかこうにか出来る様に
なってきたのですが、次にHDLに挑戦したいのですが、
なんかWebとか見ているとAlteraはVHDLかVerilogかどちらかの
ライセンスしかとれない、とのこと。
今ならどちらがオススメでしょうか？
H8で、C言語は勉強しました。Verilogの方がCに近い、、、と聞いたのですが
ちょっと見てみると、似ている様で違うので、それならば全然違う
VHDLの方が混乱しないかな、とも思っています。
858 ：名無しさん＠３周年：04/04/21 13:00 ID:5hNK9u2U
859 ：名無しさん＠３周年：04/04/22 18:57 ID:oUpMf1lU
がんばれ、わたし♪
>>857
記述量多いのがﾏﾝﾄﾞｸｾ('A`)ならVerilog
カタい記述しないと作っててヽ(ﾟ∀｡)ﾉｱﾋｬる性格ならVHDL
どうもVerilogの方が優勢みだいだが、
どっちもかなり普及してるのでなくなる心配は無用。
記述量多いのがﾏﾝﾄﾞｸｾ('A`)ならVerilog
カタい記述しないと作っててヽ(ﾟ∀｡)ﾉｱﾋｬる性格ならVHDL
どうもVerilogの方が優勢みだいだが、
どっちもかなり普及してるのでなくなる心配は無用。
>>861
チミがどうでも良い連中の筆頭に思えるんだが如何か
チミがどうでも良い連中の筆頭に思えるんだが如何か
863 ：名無しさん＠３周年：04/04/26 15:42 ID:FM856VP9
864 ：名無しさん＠３周年：04/04/26 23:45 ID:0oIwByDh
先日、ALTERAの代理店の人がうちの会社の面接に来た。
現在の給料を確認すると「激安」で働いている事が判明。
本当にあの給料で働いているんですか？
本当なら転職を勧めます。
現在の給料を確認すると「激安」で働いている事が判明。
本当にあの給料で働いているんですか？
本当なら転職を勧めます。
866 ：名無しさん＠３周年：04/04/27 21:18 ID:q5S4pTex
>>864
漏れの会社はPALTEKと東京エレが代理店だが、技術担当も営業担当も良く変わるよな～。
激務そうだし、それで給料が安ければ変わるよ。
>>865
cyclone大ヒットってXILINXのスパルタン３が駄目だからでしょ。
検討したけど手に入らないないし、価格は安くないし・・・
社内での量産実績がないし・・・。使えないよな。
漏れの会社はPALTEKと東京エレが代理店だが、技術担当も営業担当も良く変わるよな～。
激務そうだし、それで給料が安ければ変わるよ。
>>865
cyclone大ヒットってXILINXのスパルタン３が駄目だからでしょ。
検討したけど手に入らないないし、価格は安くないし・・・
社内での量産実績がないし・・・。使えないよな。
代理店なんだろ
>>864
昨年、ある有名なFPGA講師と話をしたことがあるが
30歳台の代理店の給料は
TED＞MEMEC＞伯東＞PAL＞ALTIMA＞MACNICA
の順位だそうだ。
その給料の額を聞いて驚愕だったので、その代理店の人に
忘年会でそれとなく聞いてみたらビンゴ。不憫だけれど
優秀な技術者だったから今年からはうちに就職してもらったよ。
昨年、ある有名なFPGA講師と話をしたことがあるが
30歳台の代理店の給料は
TED＞MEMEC＞伯東＞PAL＞ALTIMA＞MACNICA
の順位だそうだ。
その給料の額を聞いて驚愕だったので、その代理店の人に
忘年会でそれとなく聞いてみたらビンゴ。不憫だけれど
優秀な技術者だったから今年からはうちに就職してもらったよ。
869 ：名無しさん＠３周年：04/05/03 14:50 ID:RePJSrVo
870 ：名無しさん＠３周年：04/05/05 00:20 ID:88BpA07Y
＿＿＿＿＿
∥ ∥ ∥＼
￣￣￣￣￣￣ ヾ
ヾ
；
；
；
；
；
ゞ..；＿
＼〃 ＼ ｶｯｺｰｰﾝ
＼〃 ＼
＼〃 ＼
＼◎ ＼ .|...|...|
.||;;;〃＼ ﾉ ﾉ ﾉ
.|| .＼〃＼ ∧
.|| .■＼〃＼/ |
.|| ＼__/ / ｶﾞｯ
.|| .人
< >_∧∩
Ｖ｀Д´）/ ←>>868
∥ ∥ ∥＼
￣￣￣￣￣￣ ヾ
ヾ
；
；
；
；
；
ゞ..；＿
＼〃 ＼ ｶｯｺｰｰﾝ
＼〃 ＼
＼〃 ＼
＼◎ ＼ .|...|...|
.||;;;〃＼ ﾉ ﾉ ﾉ
.|| .＼〃＼ ∧
.|| .■＼〃＼/ |
.|| ＼__/ / ｶﾞｯ
.|| .人
< >_∧∩
Ｖ｀Д´）/ ←>>868
>>869
彼のコトかとオモタ、、、
彼のコトかとオモタ、、、
872 ：名無しさん＠３周年：04/05/05 23:25 ID:gDso2j/d
半年ほど前にヘッドハンター会社に勤める友人に聞いた時は
MEMEC＞＞＞＞伯東＞＞＞＞ALTIMA＝MACNICA＞TED＞＞＞PALと回答だった。
MEMECと伯東はDQNでも給料は良いので転職が少ないが、辞める理由は
会社が面白くなので辞めるという回答が多いそうだ。
MACNICA系は上下の貧富差が激しいのが不満で平社員が辞めてしまう。
TEDは公務員的な平等給料に不満が出て、実力者が辞めてしまう。
PALは出来る人間が薄給で、出来ない人間が高給。平社員に不満が多く
転職が多い。
よって引き抜き斡旋が簡単に成功するはTEDとPALで、逆にお薦めしないのも
TEDとPALだそうだ。
その結果、検討していた半導体商社は辞めて某メーカーに転職した。
MEMEC＞＞＞＞伯東＞＞＞＞ALTIMA＝MACNICA＞TED＞＞＞PALと回答だった。
MEMECと伯東はDQNでも給料は良いので転職が少ないが、辞める理由は
会社が面白くなので辞めるという回答が多いそうだ。
MACNICA系は上下の貧富差が激しいのが不満で平社員が辞めてしまう。
TEDは公務員的な平等給料に不満が出て、実力者が辞めてしまう。
PALは出来る人間が薄給で、出来ない人間が高給。平社員に不満が多く
転職が多い。
よって引き抜き斡旋が簡単に成功するはTEDとPALで、逆にお薦めしないのも
TEDとPALだそうだ。
その結果、検討していた半導体商社は辞めて某メーカーに転職した。
873 ：名無しさん＠３周年：04/05/05 23:32 ID:Rut4kTm0
>>863 ：名無しさん＠３周年 ：04/04/26 15:42 ID:FM856VP9
>>861
＞そんなライセンスなんて数時間でわかる程度の理解ですよ。
何かのアニメのキメ台詞らしいよ
861はアニオタと思われ
>>861
＞そんなライセンスなんて数時間でわかる程度の理解ですよ。
何かのアニメのキメ台詞らしいよ
861はアニオタと思われ
Amplify使っている人います？ぶっちゃけどうですか？
正直Certifyは使いにくい。むきーってなるくらい使いにくい。
と、シンプリシティのセミナーの前に聞いてみる。
正直Certifyは使いにくい。むきーってなるくらい使いにくい。
と、シンプリシティのセミナーの前に聞いてみる。
875 ：名無しさん＠３周年：04/05/14 00:58 ID:KDpxyaNm
誰か、JTAGコンフィグのシステムを開発したやついる？
Xilinxで挑戦中なんだけど、どーもうまくいかん。。。
iMPACTの波形見てみたけど訳わからんことしてるし
Xilinxで挑戦中なんだけど、どーもうまくいかん。。。
iMPACTの波形見てみたけど訳わからんことしてるし
なひたふ位しっておけ
878 ：名無しさん＠３周年：04/05/18 12:36 ID:sv0y9ohx
JTAGから流す場合は前処理と後処理が必要
とりあえずなひたふれ
とりあえずなひたふれ
もしかしてなひたふも知らない素人だったりして
アルティマ、大量に誤爆ってない？
なひたふ知らないプロですが何か？
882 ：名無しさん＠３周年：04/05/21 12:28 ID:zmfQW3sP
アルティマ、大量に誤爆
今、詫びメールきた
884 ：名無しさん＠３周年：04/05/21 13:38 ID:zmfQW3sP
今、詫びメールきた２
885 ：名無しさん＠３周年：04/05/21 14:33 ID:Aj284v8E
今、詫びメールきた３
俺宛てのメール受け取ったヤシ誰だよ！ヽ(`Д´)ノ
いま WebEdition の authorize request 出すとひどい目に遭いそうか?
888 ：名無しさん＠３周年：04/05/21 20:33 ID:zmfQW3sP
>886
呼んだ
(ﾟДﾟ)
か？
呼んだ
(ﾟДﾟ)
か？
889 ：和田次郎：04/05/22 14:10 ID:xbdVeNls
ひ
ま
ま
明日はパシフィック横浜行ってきます
ﾚﾎﾟ(･∀･)ｼﾙ!!
>>891
えっと。何となく5人に1人は、今までにあったような人ばっかりでした。
来場者の中の(出展者の)関係者比率はかなり高いのではないでしょうか。
無料のセミナーは、はぁーとため息がでるくらい、他の展示会で言ってい
る事と同じでした。
あと、普通の来場者の中には、ツール購入の決定権を持っていそうな人は
見あたらず、商談には結びつかないんじゃないの？って感じ。話してても
隣のブースの営業が聞き耳立ててそうだし・・・
有料セミナーは、全部見たわけじゃないけど、実務者レベルで面白そうな
感じでした。(一部は資料だけしか見てません)「俺、こんなの作ったよ。どうよ」って感じ。
私はそういうのが好きなので楽しかったです。
えっと。何となく5人に1人は、今までにあったような人ばっかりでした。
来場者の中の(出展者の)関係者比率はかなり高いのではないでしょうか。
無料のセミナーは、はぁーとため息がでるくらい、他の展示会で言ってい
る事と同じでした。
あと、普通の来場者の中には、ツール購入の決定権を持っていそうな人は
見あたらず、商談には結びつかないんじゃないの？って感じ。話してても
隣のブースの営業が聞き耳立ててそうだし・・・
有料セミナーは、全部見たわけじゃないけど、実務者レベルで面白そうな
感じでした。(一部は資料だけしか見てません)「俺、こんなの作ったよ。どうよ」って感じ。
私はそういうのが好きなので楽しかったです。
>何となく5人に1人は、今までにあったような人ばっかりでした
業界狭すぎだな…ｗ
業界狭すぎだな…ｗ
894 ：名無しさん＠３周年：04/05/29 13:28 ID:198svj/0
いまさらだけど、QuartusII4.0になって、使い勝手とかどうよ？
どの辺がよくなった？
どの辺がよくなった？
フィット効率がすこしあがった
コンパイル時間がとてもあがった
フィットが遅いのは相変わらずだが
合成が遅くなったような希ガス
結論: Athlon64ﾏﾏﾝﾎｽｨ
コンパイル時間がとてもあがった
フィットが遅いのは相変わらずだが
合成が遅くなったような希ガス
結論: Athlon64ﾏﾏﾝﾎｽｨ
今月の中頃、Stratixと、DDRのDIMMを乗せた高付加価値？の
評価ボードの営業が来たYo！
>>803 の上司ですか？
個人的には、>>803 の上司ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━!!!!
って感じでした。
評価ボードの営業が来たYo！
>>803 の上司ですか？
個人的には、>>803 の上司ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━!!!!
って感じでした。
ちゃんと「896の上司ですか？」って訊いたか？
ｻﾖﾅﾗ…orz
A
900
901
902
903
904
905
906
907
908
支援上げ
909
9111
912
913
71 ：めんご ：04/06/09 00:15 ID:GZd1PQ/y
財はパッケージに放射線を出す材料を使って
SONYタイマー見たいな出刃慰素だしてたよね？
あれはどうなった？？
あとさ、須派３は内部の廃船利層州がめっちゃすくないやん。
Fittingで問題にならんのかね？
財はパッケージに放射線を出す材料を使って
SONYタイマー見たいな出刃慰素だしてたよね？
あれはどうなった？？
あとさ、須派３は内部の廃船利層州がめっちゃすくないやん。
Fittingで問題にならんのかね？
916 ：名無しさん＠３周年：04/06/16 05:44 ID:Pg3iHVav
最近、ALTERAとXilinxはどちらが勢いあるの？ま～いろいろあってうちの会社
ではザイリンは採用禁止だけど他の会社ではけっこう使用しているよね～。
アルテラとザイリンが最近搭載された有名な製品はなんですか？
ではザイリンは採用禁止だけど他の会社ではけっこう使用しているよね～。
アルテラとザイリンが最近搭載された有名な製品はなんですか？
両者がいい勝負してるからどんどんデバイスが良くなってるんじゃないの？
早くNios IIデリバリしてくれぇ。
早くNios IIデリバリしてくれぇ。
918 ：名無しさん＠３周年：04/06/17 00:48 ID:x7WUpz4X
PDP TVや液晶TVにALTERAもXILINXも乗っているのは聞いたことがある。
また、えって驚く商品にALTERAのデバイスが搭載されている（される？）
と営業の人から聞いた事があるのだが、本当かは知らない。
個人的には、その商品名から考えると台数的にFPLDの採用は考えずらいの
だが、他社の選定基準のことなので・・本当なのか定かではない。
また、えって驚く商品にALTERAのデバイスが搭載されている（される？）
と営業の人から聞いた事があるのだが、本当かは知らない。
個人的には、その商品名から考えると台数的にFPLDの採用は考えずらいの
だが、他社の選定基準のことなので・・本当なのか定かではない。
919 ：803：04/06/17 17:41 ID:ELdM8Hsv
>>896
遅レスすいません。
結局話は流れたので違うと思いますよ。
StratixはやめてCycloneで作ってます。
話は変わりますが最近個人的にドングルをなんとか・・・ならないかと。
デバイス買っているんだからツールは無料にしろよという感じです。
遅レスすいません。
結局話は流れたので違うと思いますよ。
StratixはやめてCycloneで作ってます。
話は変わりますが最近個人的にドングルをなんとか・・・ならないかと。
デバイス買っているんだからツールは無料にしろよという感じです。
ドングルはUSBタイプが便利やで
921 ：名無しさん＠３周年：04/06/18 07:36 ID:bwKW/Drm
＞＞９１８ この前うちの会社に来たＸ社の営業が一番有名な液晶ＴＶに
うちのデバイスが乗っていると言っていた。ＰＡＬの営業が来たときに
その話しをしたら「うちのデバイスはいろんなＳ○○Ｙの民生品に
いっぱい採用されていると言っていたよ。採用製品名はいわんかった
が・・」
うちのデバイスが乗っていると言っていた。ＰＡＬの営業が来たときに
その話しをしたら「うちのデバイスはいろんなＳ○○Ｙの民生品に
いっぱい採用されていると言っていたよ。採用製品名はいわんかった
が・・」
922 ：名無しさん＠３周年：04/06/18 13:49 ID:s9lOMoxd
923 ：名無しさん＠３周年：04/06/18 13:51 ID:s9lOMoxd
↑補足です。
AlteraのQuartusIIなどに付いてくるドングルでUSBタイプなんてあるんですか？
という意味です。
「AlteraがUSBのドングルを販売しているんですか？」
という意味ではないです。
AlteraのQuartusIIなどに付いてくるドングルでUSBタイプなんてあるんですか？
という意味です。
「AlteraがUSBのドングルを販売しているんですか？」
という意味ではないです。
924 ：ググレ：04/06/18 19:18 ID:id4P+6Km
Crack ALTERA Quartus Licence
925 ：名無しさん＠３周年：04/06/18 20:48 ID:aYc1IQAY
>>924
ばか者め！業務にクラック版使えと?!
ばか者め！業務にクラック版使えと?!
926 ：名無しさん：04/06/19 00:43 ID:ELV3jVqD
俺は正規ユーザだけどキー無しライセンスを使ってますが何か？
ハードウェアキーなど百害あって一理無し。パラレルポートは
ＲＯＭライタやＰＬＤライタ専用です。
ハードウェアキーなど百害あって一理無し。パラレルポートは
ＲＯＭライタやＰＬＤライタ専用です。
ドングルに意味があるのかよく解らん。
というかquartusでfittingが正常終了しなくて、いろいろやっていた結果
メールで送られてきたキーの改行コードが合わなかった事が原因だと解ってから
こういうシステム嫌い。
というかquartusでfittingが正常終了しなくて、いろいろやっていた結果
メールで送られてきたキーの改行コードが合わなかった事が原因だと解ってから
こういうシステム嫌い。
928 ：名無しさん＠３周年：04/06/23 02:24 ID:OfM13hW4
>メールで送られてきたキーの改行コードが合わなかった事が原因だと解ってから
>こういうシステム嫌い。
Flexlmをつかっていれば「\」が改行コードだということで、あなたの遭遇した
場面とドングルとは一切関係ない。
ツールのプロテクタを作っている立場上、USBはHUB経由で情報ハックできるから
イヤだ。
>こういうシステム嫌い。
Flexlmをつかっていれば「\」が改行コードだということで、あなたの遭遇した
場面とドングルとは一切関係ない。
ツールのプロテクタを作っている立場上、USBはHUB経由で情報ハックできるから
イヤだ。
本人はドングルの所為だと思ってるんだからそっとしときましょう。
パラレルポート経由でもハック出来ますが
何か
何か
931 ：名無しさん＠３周年：04/06/24 22:15 ID:GejolMNq
>>921
俺の会社でも日本アルテラの営業マンがALTERAのサイクロンの凄さを
力説してたよ。なんかソニーさんを中心に国内でかなり多く採用を頂いております。
「もちろん無鉛化に厳しいソニーさんで採用されているから気になる環境関
連も問題ありません」と言っていた。ソニーさんはどのくらい使っているの？
と聞いたら既に数十万個出荷しており、ここ1年で100万個ちかく出るのではと
言っていたよ。
何に採用されたかは言っていなかったが・・本当ならすごいがそんな商品にFPGA
が乗るのかな？
俺の会社でも日本アルテラの営業マンがALTERAのサイクロンの凄さを
力説してたよ。なんかソニーさんを中心に国内でかなり多く採用を頂いております。
「もちろん無鉛化に厳しいソニーさんで採用されているから気になる環境関
連も問題ありません」と言っていた。ソニーさんはどのくらい使っているの？
と聞いたら既に数十万個出荷しており、ここ1年で100万個ちかく出るのではと
言っていたよ。
何に採用されたかは言っていなかったが・・本当ならすごいがそんな商品にFPGA
が乗るのかな？
>>931
スゴ録とかじゃないの？
スゴ録とかじゃないの？
933 ：名無しさん＠３周年：04/07/01 08:04 ID:ni/eYeYU
サイクロン２ってどうよ？
934 ：名無しさん：04/07/08 10:56 ID:xKapKkYO
最近新しい話題が無い。
XilinxのLogic Cellと、AlteraのLogic Elementってほぼ同じ意味ですか？
Logic CellとLogic Elementが同じなら、同じ規模の回路がはいるかどうか知りたいです。
Logic CellとLogic Elementが同じなら、同じ規模の回路がはいるかどうか知りたいです。
936 ：socket774@techno：04/07/08 23:28 ID:rUK+w4UW
>>935
多分デバイスの使用効率のことを言ってると思うのですが、、、
どちらもロジックを構成する為の「最小単位要素」
という意味合いでは同じですが、この「単位」は
同じメーカーであっても、デバイスの異なるシリーズ等で
構造が異なる為、一概に同じとは言えません。
だからXilinxのロジックセル（CLB）の使用効率が
10%だからALTERAの競合する同規模のデバイスでも10%になるかといえば
そうでもありません。
逆に同じような構造のデバイスだと同じような結果になる事もありますので
HDL設計なら一度両方でコンパイルされてみるのがよいと思います。
長文失礼しますた。
多分デバイスの使用効率のことを言ってると思うのですが、、、
どちらもロジックを構成する為の「最小単位要素」
という意味合いでは同じですが、この「単位」は
同じメーカーであっても、デバイスの異なるシリーズ等で
構造が異なる為、一概に同じとは言えません。
だからXilinxのロジックセル（CLB）の使用効率が
10%だからALTERAの競合する同規模のデバイスでも10%になるかといえば
そうでもありません。
逆に同じような構造のデバイスだと同じような結果になる事もありますので
HDL設計なら一度両方でコンパイルされてみるのがよいと思います。
長文失礼しますた。
938 ：名無しさん＠３周年：04/07/18 22:25 ID:tg/IVOBs
>>937
もうちょっと詳しい話しをすると、現在ALTERAのサイクロンやストラテックスの
構成最小単位「ロジックエレメント(LE)」は、FF＋４入力LUTなのよ。
それに対してXILINXのVIRTEX2やVIRTEX-2/PROの「スライス」は２ｘFF＋2x4入力LUT
なのよ。
それだけ見ると、SLICEはLEの２倍あるってことなんですよ。
さらにXILINX-SLICEはもっと膨大な入力を持っていて、マルチプレクサとRAM/ROM用の
ライトゲート信号もある。
同じモノをLEで表現しようとしたら3倍はなるぐらいの高機能なんですよ。
目安として比較するのだったら、レジスタ数だけでいいんじゃないかな。LUTの構造
までも比較対照するなら>>936さんの書いているように、フィットするのが一番
だと思います。
もうちょっと詳しい話しをすると、現在ALTERAのサイクロンやストラテックスの
構成最小単位「ロジックエレメント(LE)」は、FF＋４入力LUTなのよ。
それに対してXILINXのVIRTEX2やVIRTEX-2/PROの「スライス」は２ｘFF＋2x4入力LUT
なのよ。
それだけ見ると、SLICEはLEの２倍あるってことなんですよ。
さらにXILINX-SLICEはもっと膨大な入力を持っていて、マルチプレクサとRAM/ROM用の
ライトゲート信号もある。
同じモノをLEで表現しようとしたら3倍はなるぐらいの高機能なんですよ。
目安として比較するのだったら、レジスタ数だけでいいんじゃないかな。LUTの構造
までも比較対照するなら>>936さんの書いているように、フィットするのが一番
だと思います。
939 ：名無しさん＠３周年：04/07/21 02:58 ID:7mErgIHa
ザイリンコの＄９９とどきますた
関税とられたぷー
関税とられたぷー
厳密には消費税。とDHLの手数料。
941 ：Niosファン：04/07/24 23:47 ID:bdyIK10c
何年か前の エクスかリバーＴシャツ愛用しているけど、洗いすぎて
ぼろぼろになってきちゃった、また 配ってくれないかな～
だれか、着ていないのちょうだい。。。。
ぼろぼろになってきちゃった、また 配ってくれないかな～
だれか、着ていないのちょうだい。。。。
943 ：Niosファン：04/07/25 10:51 ID:B6y3nNBK
944 ：名無しさん＠３周年：04/07/27 11:25 ID:mVWNNLVk
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
V
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
おにゃんこが着たやつだったら
V
945 ：名無しさん＠３周年：04/08/05 12:52 ID:8zJ15dyb
Niosを使ってみたいのですが、
開発ツールやバグ、サポートはどうですか？
開発ツールやバグ、サポートはどうですか？
946 ：名無しさん＠３周年：04/08/06 20:57 ID:HzVgzJnt
サポートはいい！ 但しイイお客ならだけど・・・代理店に廻されたらサポート当てにしない方がいいです。
開発ツールは４ヶ月に１回位アップデートします、良いんだけど たまにバグバージョンが出たりもします。
どんどん性能が上がる楽しみは有りますが、組み込んだものを市場に出す事を考えると
開発ツールのバージョン管理が結構やっかいです、基本的に上位互換のはずなのですが
失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
しかし、私はＮｉｏｓ大好きです。 抜群に速いし好きなペリフェラルが自由に構成できる魅力は
他のディスクリートＣＰＵには無い最大の魅力です。
開発ツールは４ヶ月に１回位アップデートします、良いんだけど たまにバグバージョンが出たりもします。
どんどん性能が上がる楽しみは有りますが、組み込んだものを市場に出す事を考えると
開発ツールのバージョン管理が結構やっかいです、基本的に上位互換のはずなのですが
失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
しかし、私はＮｉｏｓ大好きです。 抜群に速いし好きなペリフェラルが自由に構成できる魅力は
他のディスクリートＣＰＵには無い最大の魅力です。
Niosは、良いんだが寺オンリーだから嫌だな。
どっちも使うから、ターゲットを選ばないソフトマクロの方が良い。
どっちも使うから、ターゲットを選ばないソフトマクロの方が良い。
948 ：名無しさん＠３周年：04/08/06 22:50 ID:OE/bhUMA
>>946
> サポートはいい！ 但しイイお客ならだけど・・・代理店に廻されたらサポート当てにしない方がいいです。
> 開発ツールは４ヶ月に１回位アップデートします、良いんだけど たまにバグバージョンが出たりもします。
> どんどん性能が上がる楽しみは有りますが、組み込んだものを市場に出す事を考えると
> 開発ツールのバージョン管理が結構やっかいです、基本的に上位互換のはずなのですが
> 失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
> しかし、私はＮｉｏｓ大好きです。 抜群に速いし好きなペリフェラルが自由に構成できる魅力は
> 他のディスクリートＣＰＵには無い最大の魅力です。
感想まったく同じ
ただ、
> 基本的に上位互換のはずなのですが
> 失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
これはなんとかならんのか？
既存のＣＰＵと違い、ディスコンの心配がいらないのが売りでないのか？＞寺
> サポートはいい！ 但しイイお客ならだけど・・・代理店に廻されたらサポート当てにしない方がいいです。
> 開発ツールは４ヶ月に１回位アップデートします、良いんだけど たまにバグバージョンが出たりもします。
> どんどん性能が上がる楽しみは有りますが、組み込んだものを市場に出す事を考えると
> 開発ツールのバージョン管理が結構やっかいです、基本的に上位互換のはずなのですが
> 失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
> しかし、私はＮｉｏｓ大好きです。 抜群に速いし好きなペリフェラルが自由に構成できる魅力は
> 他のディスクリートＣＰＵには無い最大の魅力です。
感想まったく同じ
ただ、
> 基本的に上位互換のはずなのですが
> 失敗が許されない環境ではやはり開発した環境で改版も行いたいと考えると、何とも歯がゆいです。
これはなんとかならんのか？
既存のＣＰＵと違い、ディスコンの心配がいらないのが売りでないのか？＞寺
949 ：名無しさん＠３周年：04/08/07 23:44 ID:RRRq9Z44
>>947
ソフトマクロでNios並のものがあれば、もちろんそれが理想なのだが・・・
ソフトマクロでNios並のものがあれば、もちろんそれが理想なのだが・・・
950 ：名無しさん＠３周年：04/08/08 00:15 ID:cG0sFE3U
でも、コンパイラも必要だし 現実にはバランスの良い開発環境を望むのはムリでしょ。
商売の種が見えるって事だね。
それでも寺が好きだよぉ！
953 ：名無しさん：04/08/09 09:24 ID:lkuD3/4H
NiosIIにUSB2.0をインプリメントすることは可能ですか？
不可能です
可能です
956 ：名無しさん＠３周年：04/08/11 22:05 ID:ut1CnEnM
↑ でも タダじゃないでしょ。 ＩＰ買うなら数百万円だし、自分で作れるくらい
の人ならこんな質問しないでしょ。 つまり ムリって言うことじゃないですかね。
の人ならこんな質問しないでしょ。 つまり ムリって言うことじゃないですかね。
Ｎｉｏｓって、以前からWebEdisionに付くようになるとかささやかれていましたが
全然タダにならないですね、入手方法も評価キット買うしか方法が無いし 高いし
もっと普及してもらいたいのに、何でユーザーを広げようとしないんでしょうね アルテラは！
全然タダにならないですね、入手方法も評価キット買うしか方法が無いし 高いし
もっと普及してもらいたいのに、何でユーザーを広げようとしないんでしょうね アルテラは！
シェア故の奢りでしょう。
そのうち考えを改めるかも。
そのうち考えを改めるかも。
959 ：名無しさん＠３周年：04/08/17 01:05 ID:g5Z/j+bb
957＞＞
NIOSがタダになっても誰も特にならないよ。無償IPって結局はノンサポートで
保証無しでしょ。バージョンアップもなくなるだろうし・・
そんなCPUは怖くて使えないよ。Ｈ８だってただじゃないぜ。
ちなみに俺の部署ではNIOSでの量産を検討しているが、価格で問題になった
ことはないが。
NIOSがタダになっても誰も特にならないよ。無償IPって結局はノンサポートで
保証無しでしょ。バージョンアップもなくなるだろうし・・
そんなCPUは怖くて使えないよ。Ｈ８だってただじゃないぜ。
ちなみに俺の部署ではNIOSでの量産を検討しているが、価格で問題になった
ことはないが。
960 ：名無しさん＠３周年：04/08/17 02:24 ID:Y2MIrhgN
仕事で使ってる奴しか居ないような口ぶりだな。
なれよ
963 ：名無しさん＠３周年：04/08/17 17:26 ID:/JbEbRhd
Niosを実際に仕事で使うとバージョン管理が面倒ですよ。
年間３回くらいアップデートしてくれるから もうＣＤの山です
組み込んでも売り切りなら問題ないでしょうが、アフターサポートはご勘弁って感じですね。
Ｈ８とかは変わりようがないけど どっちも良し悪しですね あ～はがゆい
年間３回くらいアップデートしてくれるから もうＣＤの山です
組み込んでも売り切りなら問題ないでしょうが、アフターサポートはご勘弁って感じですね。
Ｈ８とかは変わりようがないけど どっちも良し悪しですね あ～はがゆい
ん？ これから仕事で使おうとしてるんだけど(^^;
単に新しいバージョンでコンパイルし直すだけじゃダメってこと？
単に新しいバージョンでコンパイルし直すだけじゃダメってこと？
アルテラさんは、現在に至るまでに 何回か大きなバージョンアップしてくれましたが
たまにバグってくれます。 後で(数ヵ月後)分かるのですが、その時は何がなんだか分からなくてオロオロしますよ。
まして納期に追われいてるような状況では本当に勘弁して～って感じです。
今度 NiosⅡ なんて新しい物が出てきて評価したいけど、開発環境をアップデートするのが怖いです
リリース済みのNiosシステムのサポートも続けないとイケないので、現在の開発環境を変える勇気が無いです。
一度辛い目に合ってバージョンダウンした敬意があるので。
少なくても、昔のバージョンのＣＤは捨てないほうが良いですよ。(私的には Nios好きなんですけどね)
たまにバグってくれます。 後で(数ヵ月後)分かるのですが、その時は何がなんだか分からなくてオロオロしますよ。
まして納期に追われいてるような状況では本当に勘弁して～って感じです。
今度 NiosⅡ なんて新しい物が出てきて評価したいけど、開発環境をアップデートするのが怖いです
リリース済みのNiosシステムのサポートも続けないとイケないので、現在の開発環境を変える勇気が無いです。
一度辛い目に合ってバージョンダウンした敬意があるので。
少なくても、昔のバージョンのＣＤは捨てないほうが良いですよ。(私的には Nios好きなんですけどね)
その辺のトラブルって別にアルテラに限らずどの分野でも有りがちだな （ｗ
967 ：名無しさん＠３周年：04/08/19 20:03 ID:jJXlqM0n
アルテラのネットセミナーを受講すると オリジナルＴシャツがもらえる！
968 ：名無しさん＠３周年：04/08/19 20:38 ID:jJXlqM0n
EPCS4 とかのシリアルROMは、コンフィグレーションに必要な容量以外の部分に
コンフィグレーション以外のデータを保存するような使い方って出来るのでしょうか？
たとえば、EPCS4（512KB）のうち 256KBをコンフィグレーションデータ 残り 256KBをNiosの
プログラム格納エリアに割り当てるとかです。
コンフィグレーション以外のデータを保存するような使い方って出来るのでしょうか？
たとえば、EPCS4（512KB）のうち 256KBをコンフィグレーションデータ 残り 256KBをNiosの
プログラム格納エリアに割り当てるとかです。
あと １回で消える？ さよならアルテラ
970 ：名無しさん＠３周年：04/08/21 16:45 ID:rG0v0TR7
FPGAで電波の波形を作って送信する事出来るんでしょうか。 DDSとかってそういう物ですか？
どうやって作るのか 簡単なサンプル情報とか在処を教えて下さい。
受信はＦＰＧＡで出来ないでよね・・・
どうやって作るのか 簡単なサンプル情報とか在処を教えて下さい。
受信はＦＰＧＡで出来ないでよね・・・
「電波の波形」
退場
退場
972 ：名無しさん＠３周年：04/08/21 23:40 ID:th+c9xqN
受信はＦＰＧＡで出来ないでよね・・・
意味不明
意味不明
973 ：名無しさん：04/08/22 10:25 ID:6WkAXq6b
>>970
クロックをフィルター通してアンテナにつなげば微弱電波のキャリアだけ
は出せる。キャリアぶつ切りの変調ならデータを乗せるのも簡単。
FPGAだけで電波の受信は無理だけどデータのデコードはできるでしょう。
クロックをフィルター通してアンテナにつなげば微弱電波のキャリアだけ
は出せる。キャリアぶつ切りの変調ならデータを乗せるのも簡単。
FPGAだけで電波の受信は無理だけどデータのデコードはできるでしょう。
974 ：名無しさん＠３周年：04/08/22 11:35 ID:OAz9V594
>>973 それ サンプル無いですか？ やってみたい ＲＳ２３２Ｃの通信が出張れば
975 ：名無しさん＠３周年：04/08/25 01:01 ID:bVxA0pTJ
>>973 それ サンプル無いですか？ やってみたい ＲＳ２３２Ｃの通信が出張れば
>>975
なんでそんなに必死なのよ？
なんでそんなに必死なのよ？
978 ：名無しさん＠３周年：
DDSで好きな周波数を作って、メモリに保存してある波形パターンを読み出す方法は、
デジタルシンセでも使われてますよ
正弦波を読みだしてDACにでもかければ、キャリアを作ることはできるでしょう
デジタルシンセでも使われてますよ
正弦波を読みだしてDACにでもかければ、キャリアを作ることはできるでしょう