1 :
名無しさん@1周年:
CPLD,FPGAやHDLの話題 等々
2 :
名無しさん@1周年:02/02/06 00:31 ID:NLmB8b9m
ホビーで使える今・・・
皆さん何に活用してます?
おお、こんなスレが。前にも同じスレがあったのに。書込みが無いままデリられて消えたか。。。
PLDとか ホビーでやってる人少ないですか?
便利なのに・・・
最近だとCPLDとFPGAを分けて言う必要あるのかなぁ?
ALTERAが意地張ってCPLDと呼びつづけてるだけのような気がする。
FLEX10KやAPEXはFPGAだろう。
6 :
名無しさん@1周年:02/02/06 01:22 ID:NLmB8b9m
PWMを発生する回路を作るのに
カウンタとコンパレータを使う回路を考えているんですが
40kHzを実現しようとしたとき 8bit分解能の時
カウンタのクロックに10Mhz程度のクロックをを加えてやらないといけないです
もっといい方法ありませんか?<クロック周波数を低くする
あ というか擦れ違いだ
スマソ
8 :
名無しさん@1周年:02/02/06 02:03 ID:iKp9YbwQ
PWMハッセイハAVRマイコンツカウヨロシアルネ
>>6
>>8 なるほど
しかし 16チャンネルぐらい発生させたいので・・・
あ そういえばマイコン内蔵のPWMてどうなってるんでしょ
16個ぐらい使えば?
こういう話題は少ないのか・・・
12 :
名無しさん@1周年:02/02/06 09:38 ID:hFH6rnqJ
>>5 ザイリンクスもCPLDと言ってるはず。9500シリーズは主力製品でしょ?
13 :
某F:02/02/06 12:43 ID:QRC++MFj
CPLD/FPGAの違いは、配線(チャネル)の構造の違いを区別しているのだと思われ。
14 :
名無しさん@1周年:02/02/06 17:50 ID:NLmB8b9m
アーキテクチャ的には別物ですけど
使い勝手は同じでしょう
15 :
電気屋:02/02/06 20:14 ID:RRuSz4A6
>>5 LatticeもLatticeに吸収されたVantisのMachもCPLD使ってますね。
余談ですが、Machは好みのデバイスです、遅延一定でタイミング
シミュレータいらんも〜ん。
FPGAには真似できんでしょ。もっとも全体に高速化が進んだ今となっては
低速回路に限れば、圧倒的メリットとはなりえませんが。
16 :
電気屋:02/02/06 20:24 ID:RRuSz4A6
>>6 何故周波数低くする必要あるんでしょ?今時10MHzが通らないCPLDがあるとも思えないんですが。
それと、16chったってカウンタ一個で良いんでしょ?
それとも、同期しちゃまずい理由があるんでしょうか?ノイズ?
昔のアルテラはグランドバウンズ酷かったけど。
17 :
名無しさん@1周年:02/02/06 22:12 ID:NLmB8b9m
>>16 ほんとは10Bitぐらいにしたかったのです
しかし ローエンドの物でも100MHzぐらい余裕でいけるんですね・・・
18 :
名無しさん@1周年:02/02/07 00:27 ID:1PtI5rnp
>>ALL
外部ROMからConfigするようになってるのがFPGAじゃないの??
だからALTERAだとMAXはCPLDでFLEXはFPGAだと思っていた。
わけ知りな人の解説求む!
ノードがPLDなやつがCPLD、Complex PLD。
>>20 >CPLDはちいさなPLDをスイッチングして作ったモノね
この場合のスイッチングって何?
>ゲートアレイってことね。
これはASICじゃないか。
ちいさなPLDで構成されたアレイをインターコネクトしたのがComplex PLD。
ノード単位(内)で遅延が一定で、そのノードのConfiguration Dataが比較的大きいのがComplex PLD。
それ以外がFPGA。特徴はCPLDの逆。
22 :
某YF:02/02/08 00:21 ID:3ysPbcqR
ただ、使い方はCPLD/FPGAで違いがほとんどあるわけで無し、
うちの社内ではALTERAのFLEXなんかを平気でFPGAと呼んで
いる現状。
おいらは、代理店なんかに気を使ってCPLDと呼ぶことにしている
けど、やはり社内では「はぁ?CPLDって?」ってな感じ。
「FPGA」を使ったこと無いんですが、そんなに遅延量が予測し
づらいもんなんですか?
23 :
名無しさん@1周年:02/02/08 00:54 ID:090TonvW
>>22 ゲートアレイとかフルカスタムのICだとレジスタ間のゲートの段数と
遅延がほぼリニアな関係になるんだけど、FPGAの場合はレジスタ+ゲートの
組み合わせがセルのブロック(何ていうんでしたっけ?)の中に入るか入らないかで
遅延が大きく変わっちゃうんで、遅延が思いもよらず大きくなったりするみたいです。
多分、使い慣れれば意識して回路組めるようになるんだろうけど、
俺の場合フルカスタムの動作確認にしか使ってないからそこらへんで困ったりしてます。
>セルのブロック(何ていうんでしたっけ?)
CLB, Configurable Logic Block (xilinx)。
25 :
名無しさん@1周年:02/02/08 20:50 ID:FUtn440p
うーん。FPGAってFieldProgrammable"GateArray"だと思うんだけど。
もはやGateArrayではなくなってるという意味?
ちと復習しないと…
名はゲートアレイだけど、基本はLUTかmuxのクラスタ構成がCLBとなっています。
そのCLBが分割されたゲートネットとD-FFのマッピング対象であり(placing)、
CLB間(アレイ)をインターコネクション上で配線(routing)することから、
Field Programmable Gate Array, FPGAと名づけたのではないでしょうか。
システムゲート数とマクロセル数の違いを設計主体に教えてください!
>>27 数の違いについてですが、設計主体の話ではないと思います。
はじめに用語の意味を理解したほうが良いかと。
Alteraの
MAX 7000 Programmable Logic Device Family Data Sheet
を読んでみては。
システムゲート数はusable gatesと表記されています。
Table 1,2,logic array block, macrocellの項を読めば、それぞれの意味がわかると思います。
マクロセル数がデバイスのゲート相当数(システムゲート数)の換算に利用されていつのがtableから分かります。
29 :
CPLD大好き:02/02/13 22:53 ID:+st2eU/S
ラティスのispMACH 4000Cシリーズなんですが、1.8V動作、2.5ns、350MHz、1.8mW、
というようなスペック具体的に何に使うのかなぁ?
もうだいぶ昔に、DSPの基板起こしたんですがその時これがあれば、DSP回りのアービタや
メモリコントローラロジックが楽だったろうな、というのは痛感しますが。
あ、CPLDだけあってこのシリーズ512マクロセルが最大なのね、このサイズじゃCPUマクロ
入れる訳にもいかんだろうし。
sage
HyperOS - HOS
32 :
PAL:02/03/30 17:48 ID:HvOYY9V9
なんてたってMMIのPALが最高!
33 :
名無しさん@1周年:02/05/29 12:59 ID:cIl7Bqfj
ALTELAやXilinxについて語るスレはココ以外にないですか?
34 :
名無しさん@2周年:02/06/06 03:26 ID:P6OH+qao
あのー、
これからVHDL勉強したいんで実際に動くブツというか実験ボードというか
評価ボードを購入したいのですが、お勧めのものありませんか?
キットでもいいですので、そこそこ遊べて安いものがいいです。
それと、CPLDってXILINXの方が一般的なんですよね?
35 :
ななし:02/06/06 12:09 ID:kqerliPS
>それと、CPLDってXILINXの方が一般的なんですよね?
アルテラの方が多いですよ。アルテラは10Kシリーズまで
CPLDのみでした。逆にXILINXはXC9500出すまでFPGAのみ
でした。
36 :
名無しさん@1周年:02/06/06 17:03 ID:nllfJ2Q6
37 :
名無しさん@1周年:02/06/09 00:33 ID:fOIvEMvV
38 :
名無しさん@1周年:02/09/03 01:06 ID:QdsbxBGu
synopsysのツールは高すぎる
opencoresでなんとなくT80を落としてきた。
opencoresって使った事ある?
40 :
名無しさん@1周年:02/10/07 04:31 ID:rSY5P+vz
このZ80でパックマンを動かしてる人いるよ。
41 :
名無しさん@1周年:02/10/07 04:45 ID:AvmGMlzv
これ重複スレでは? スレは3つも要らんよ。
42 :
39:02/10/07 18:13 ID:UDxhrxSO
37を見落としてた。逝ってきます。
真・スレッドストッパー。。。( ̄ー ̄)ニヤリッ