ALTERAとXILINX

主観ﾊﾞﾘﾊﾞﾘ入ってていいんだけど、AHDLとVerilog-HDL、どっちがコードを読み易い & 書き易い？
んでもって、どっちが好きになりそう？
もしVHDLを知っていたら、３者択一で教えてくれると嬉しい。
ちなみに、AHDLは全然知らないんで、ｺｺでAHDL評価がぶっちぎりだと
勉強してみようかなぁ、なんてね。

>>158
157みたいに新人でもない人なら，はっきり言って貴方の好きにしてくださいという以外言うことは
ないけど，これから勉強する新人なら，悪いこと言わないからVHDLかVerilogのどちらかにしたら？

どちらかができればAHDLはサブセットみたいなものなのですぐ使えるけど，その逆，つまり一度AHDLで
頭が固まった人が概念的に上位のVHDLやVerilogへ乗り換えるのは大変だから．

それに，ALTERAでしか使えないAHDLにしがみついて狭い世界に閉じこもる理由はないと思う．
Xilinxだっていつ使うか分からないんだし．

>>159
うんにゃ、そういうんじゃなくって。

AHDL使いからみて、他の言語ってどういうイメージなのかなぁっていうことが知りたいの。
こういうのって、やっぱり相対評価が一番分かりやすいし。
AHDLはどういうところを意識して作られた言語なのか、それはAlteraツール向けなのか、
それとも設計者に（読み書きしやすさの点で）重きを置いて作られているのか、とか。
逆に、Verilog勉強中ってことで分からないことや、使いづらいところ、テクニックに
よってはVerilogやVHDLでもAHDLと変わらない、なんてことが話せたり。
まぁココは２ｃｈなんで、どうでもいいんだけどね。

そうやって話こねくり回しても実りはないんだよね…
Aの字がアルテラだって事から常識で判断するよな

>>160
>それはAlteraツール向けなのか、

どのくらい分かってるのか知らないけど､
ALTERA｢向け｣どころかALTERAで｢しか｣使えないんですけど…なんでそんな言語に
固執したがるのかなあ？？？ そこがどうもよく分からない。

VerilogやVHDLは､AHDLができることはほぼ全部できます。どうしてもAHDLでないと
能力不足という場面はごく限られるし､それどころかVerilogやVHDLでできてAHDLで
できない､ということのほうが圧倒的に多いんだけど…