論理回路の質問

s

2進数を上位ビットから順に入力して、入力した範囲までで5で割り切れれば1、割り切れなければ0を返す順序回路の作成方法が分かりません。
JK-FFを用いよとあるのですが、どのようにすればよいのでしょうか？

今誰かいるー？

シーケンサーを５種類の方法で構成せよ。

?

！

論理回路の問題ですが、

bits列で101を検出する回路を設計せよ

というものがわかりません。
どなたかわかる方お教え頂けませんでしょうか？

○。・。○。・。○。・。○。・。○。・。○。・。○。・。○。・。○
このレスをみたあなたは・・・３日から７日に
ラッキーなことが起きるでしょう。片思いの人と両思いになったり
成績や順位が上ったりetc...でもこのレスをコピペして別々のスレに
５個貼り付けてください。貼り付けなかったら今あなたが１番起きて
ほしくないことが起きてしまうでしょう。
コピペするかしないかはあなた次第...
○。・。○。・。○。・。○。・。○。・。○。・。○。・。○。・。○

同期式カウンタのメリットなんでしょうか？

XOR回路の論理式……¬a×b+a׬b=1をドモルガンの法則を使いNANDの論理式にするのですが
NANDの論理式とドモルガンの法則がちんぷんかんぷんです。どなたかご教授願えませんでしょうか

>>354
サルでも出来る

NOR回路だけを用いて全加算器を構成せよ。
という問題なのですが、分かる方いたらお願いします。

３進カウンターについてなんですがx=1,x=0でそれぞれ１、０を入力することを
意味して、状態をSiとしてDフリップフロップQ1,Q2を用いて状態を表すとき

状態・Q1Q2
S0・00
S1・01
S2・10

としたときQ2’＝Q1~(x@Q2)が答えなんですが（~が否定。＠がXOR）、
カルノー図を用いるとQ2'=x~Q2+xQ1~Q2~となってしまうのですが、これだと
不正解らしいです。なぜこれはダメなのかわかりますか？

課題なのですが、問題の意味が理解できません。
真理値表の求め方だけでも教えてください。


3ビット ABC の２の補数 XYZ を求める論理回路を、真理値表から論理式を書く方法で求めなさい。但し論理式を書く段階で規則性より式を単純化してもよい。

２の補数って分かる？

今回の場合、1111から000〜111までを引いた値が2の補数ですよね？

ggrks

最近、大学で回路について習い始めた初心者です。

組み合わせ回路を設計する課題がでて、自分で書いてみたのですが、
よくわからない部分があったので教えてくださいm(_ _)m

「論理圧縮をしてゲートの数をなるべく少なくすること」という指示がでています。

�@論理圧縮をする前と、した後の回路を両方書いてみました。
すると、なぜか圧縮後のほうがゲートの数が多くなってしまいました(汗)
理由を考えてみたのですが、圧縮前は８入力のANDゲートなどを使っているのに対して
圧縮後は多くても３入力でした。
もしかすると、３入力以上のANDゲートは２入力のANDゲートをつなげたものとみなされるのでしょうか？
そうだとすれば、すべて２入力で書いた方がいいのでしょうか？

�Aゲートの接続部分に小さい丸を書いて負論理にすることと、
NOTゲートを接続すること　とは何が違うのでしょうか？
同じであるとすれば、NOTゲートは何のために存在するのでしょう？
ゲートを減らすという観点からすると、NOTゲートは使わずに、
小さい丸を使って接続するほうがいいのですか？

以上二つです。
なにか根本的に勘違いしているかもしれませんが、
優しく教えてくださるとうれしいです。
よろしくお願いしますm(_ _)m

ゲート数は２入力NAND換算で算出する

せんせ〜い

論理回路とデジタル回路の違いってなんですか〜？

1bitΔ-Σ変調器によるAD変換で、何故アナログ信号をパルス出力の疎密に変換出来るのか分かりません
発信タイミングは量子化器のクロックに支配されるのではないのですか？
何故発信タイミングが一定では無くなってしまうのですか？

あなたの知らない世界
http://namidame.2ch.net/test/read.cgi/haken/1170607071/851
http://namidame.2ch.net/test/read.cgi/manage/1152747028/427
http://qb5.2ch.net/test/read.cgi/saku/1216373132/171
http://namidame.2ch.net/test/read.cgi/industry/1219831160/28
http://qb5.2ch.net/test/read.cgi/saku/1030030236/353
http://science6.2ch.net/test/read.cgi/kikai/1219864392/149
http://qb5.2ch.net/test/read.cgi/saku/1221165490/42
（・◎・）ｖ 早く見ないと隠蔽するよ(=ﾟωﾟ)ﾉ ぃょぅ。

早く金子氏ね

大学の課題でNANDInvだけでシフトレジスタ的なのをを実現しなさいという問題が出たんだけどそんなことできんの？小一時間悩んだがわからん

大学の課題
４ビットバレルシフタの論理回路図を書け
１時間かけてネット上を探しても見つかりませんでした
８ビットならあるんだけど・・・・

お願いします

あげ

8bitの回路を半分にすれば4bitになるじゃないか
バレルシフタは単なるマルチプレクサですよ

４ビットバレルシフタは４入力マルチプレクサを４つ使用すればできますか？

http://www.cs.nyu.edu/courses/fall07/V22.0436-001/lectures/diagrams/shifter.png
これって４ビットバレルシフタですよね？


そもそも、バレルシフタを組む際は、真理値表→カルノー図→論理関数の手順を踏まないとできない？
もう何やっていいか分からない状況です

シフトするところまでできたけど
左シフトor右シフトの制御ができません
問題文だとR=１のときに右シフトとなっていますが・・・・・
Dフリップフロップを使うのが正解なのでしょうか？

Dフリップフロップ使わずにできました。
あとは算術シフトと論理シフトが切り替えるようにすればいいだけなんですが。
論理シフト回路ができあがってしまったので
算術シフト回路を加える（？）べきですよね・・・・
どうやるんだ・・・

なんかちょっと勘違いしてました
バレルシフタの回路図を書くのが課題内容ではなくて、
バレルシフタの最下位ビットQ0を得るための回路図を書けという課題でした。
演算シフタと論理シフタの違いは、最下位ビットを求める際には関係無いようです、どうも。

論理シフタの回路図は出来てるので、あとはこれを最下位ビットQ0を得るための回路図にすればいいんですね。
でもどうやるんだろ・・・
ちょっと考えますです。。。

できた・・・！！！

omeko

ＸＯＲを用いずＡＮＤとＯＲだけで全加算回路を設計せよという問題があるのですが
ＡＮＤとＯＲを使ったとしても、最低１以上はＮＯＴが無いと作れませんよね？
ＡＮＤとＯＲだけで作るのは無理だと思うのですが
わかる方いますか？

教えてください
↓
RS-FFの状態遷移表を示せ。またD-FFを用いてRS-FFを実現せよ。

半減算器と全減算器をNORゲートのみを用いて実現せよ。

実現した。

全加算器の最小テストパターンを示して下さい。

５進カウンタについてなんですが、01234と順番に出力されて5になったところでリセットされ、それらが1つの出力となり繰り返されるのは分かったのですが、動作原理を説明せよ、と聞かれた場合どのように説明すればいいのでしょうか。

あげときます

>>385
不安定なカウント動作をします。

２桁の２進数a1a2が与えられたとき、a1a2の値（０または１）を反転させる
回路をゲート図を用いて構成しなさい。

この問題がどうしてもわかりませんのでどなたか
ご教授お願いします。m(__)m

a1 -|>・- a1'
a2 -|>・- a2'

▼問題
http://image35.bannch.com/bbs/3871/img/0209935212.pdf

答えてくれるととてもうれしいです。
でも，こんなたくさん回答してくれる方はいないと思うで，
後ほど分からなかったものをPick Upするので，
それをお願いします!!

>>390
(1)を教えて下さい。
分かる範囲でいいので。

(1)って、□に6の(1)でいいのかな？
真理値表を書く
↓
カルノー図等で論理圧縮
↓
回路図にする
XORは使っていいのかな、ダメなのかな
まず真理値表書いてごらん

>>392
あの，□の1です。
(a)〜(d)の式変形ってできますか??

あと，カルノー図を使うって…。
参考サイトとかありますか??

論理回路の問題について質問です。
状態数が5個の場合のカルノー図の書き方が分からないので教えてください。

問題は以下の通りです。

クロックに同期して0または1が入力される信号線Aがある。
Aへの入力を3クロックごとに区切ったとして、その中に1個以上の1を含む時、
区切りの最後のクロックで出力1を生じるような同期式順序回路を作りたい。
（http://www.i.u-tokyo.ac.jp/edu/course/ice/pdf/denjo2009-j.pdfより）

この問題を解こうとして状態遷移図を書いたら状態数が5個になりました。
この場合、カルノー図をどう書けばいいのか分かりません。
一応自分なりに考えてみたんですが……http://movie.geocities.jp/sukimabaseball/1.jpgみたいな感じで
y1=0とy1=1に分けてカルノー図を書けば宜しいのでしょうか？
論理回路初心者なんでよく分かってなくてすいません。教えていただけると嬉しいです。

T-FFを用いてRS-FFを実現する方法を教えてください。