★★　　半導体技術について勉強しよう　　★★

半導体メーカーに就職しました。
技術やトレンドについて、相互に知ってる部分を教えたり
質問したりするスレッドです。

最新のラインルールはどこまでいってるの？
俺が関係してるラインは、PVDandインプラです。
分からないことがあったら聞いてね。
答えられる範囲で答えます。

リストラされたプロセスエンジニアいる？
転職は出来そう？
プロセスエンジニアの採用ってだいぶ控えられてるでしょ。
再就職先のめどを参考までに教えてください。
自分もぷろせすやってるのですが、、、、、、

ラインルールって何ですか？デザインルールのことかなぁ
デザインならコンマ１マイクロくらい。

＃ＰＶＤとインプラって関係あるの？？
＃ＰＶＤってプラズマの膜付けでいいのかな。

エッチングプロセス屋です。
早速ですが、「ＬＯＷ−Ｋ」「ＬＯＷ−Ｋ膜」ってナンデスカ？
また「Ｋバリュー」って何のことでしょう？
ちんぷんかんぷんです。よろしくお願いします。

>>5
わからん。ウチのロットカードにはそういう工程はないな。

ラインルールってゲートのルール？
ウチはまだ0.35umぐらいが主流。
この頃ようやく0.25umとか0.18umとか入ってきた。
遅れてるよね。やばいよ。

http://www.atmarkit.co.jp/fpc/rensai/zunouhoudan009/cu_process.html

http://www.screen.co.jp/eed/Semi_nyuumonn/5_01.html

kは誘電率。

おお、結構反応ありますね。もっと活発に勉強していきましょう。
PVDは、物理的な膜付方法。
普通は、すぱったによる金属膜づけのことです。
イオンを金属（アルミとかチタン、銅、など）にぶつけて
すぱったされて、飛び出した金属原子？分子が
ウェハーに堆積します。

LOW-Kは、抵抗の低い材料のこと
配線と配線の間をこれで埋めてやると、お互いの配線同士の
影響をキャンセルできるっていう技術だと思ったけど、、、
詳しい人がいたらたのみます。

インプラってのは、イオン注入装置だ。
PVDとは待ったく別の装置だぜ、
インプラは、イオンを加速器にて加速して
ウェハー表面にぶつけていく。
ドープイオンの打ち込みに使うんです。
加速器がでかいので、他の装置がおもちゃに見えるほど威圧感があります。
ちなみに、中電流、大電流のインプラがあります。
当然大電流の方が、強烈なパワーでイオンを打ち込む。

デュアルダマシンについて熱く語れる人いませんか？
結構最新技術らしいけど、どんな特徴があるのでしょうか？
メリット、問題点などお願いしマーす。

＞９
こらこら、抵抗を低くしてどうする。
Kは誘電率、つまり、低い誘電率の材料を使って、
配線間の容量（Ｃａｐａｃｉｔａｎｃｅ)を小さくして、配線遅延を減らす技術。
これとは逆にゲート酸化膜にHigh-K材料を使って、リーク電流を
減らすもの。
http://www.atmarkit.co.jp/fpc/rensai/zunouhoudan009/cu_process.html

個人的にはIBMの表面を引っ張ると早くなる、ってのが面白いと思うんだが。

後半　日本語変だった。ちょっと修正。

これとは逆にゲート酸化膜にHigh-K材料を使って、リーク電流を
減らす技術もある。
http://www.atmarkit.co.jp/fpc/rensai/zunouhoudan009/cu_process.html

個人的にはIBMのシリコン表面を引っ張るとスピードが早くなる技術が面白いと思うんだが。

>>1どこの半導体会社にきまりましたか？

高抵抗ポリプロセスに付いて語って〜

＃アメリカ大変だね・・・

STARCってどうですか？

　ダマシンって、アルミとかではPVDとかCVDでメタル膜つけてからエッチャで
切る、ってプロセスだったけど、絶縁膜を切って溝をつくってからそこに
メタル(Cuとか)を埋め込んで余分なメタルを(CMPで)除去、とかいう技術で
なかったっけ？(カッパ魂)
なんでデュアルなんだろ？層の間をつなぐメタル配線をダマシンプロセスでやるから？

googleで検索したら、こんなん出てきた。
http://www.nec.co.jp/japanese/today/newsrel/0106/1304-01.html
http://www.screen.co.jp/eed/Semi_nyuumonn/5_01.html
http://www.labs.nec.co.jp/Topics/data/r991202/
http://www.xilinx.co.jp/products/virtex/ve_bkgr1.htm
http://www.ee.ed.ac.uk/STR/research_projects/ACME/

みなさん、ありがとうございます。なんとなく理解できてきました。
いま、ダマシンのエッチングしているんですよ。
なんならＳＥＭの写真でも．．．やばそうなので止めます。

ふー、やっと仕事終わったよ。
夜１２；４５帰宅
あ、早々、誘電率を低くするんでしたね。
言葉のミスです。すまそ

＞１４
どこかは言えないけど
比較的有名な、半導体専門のデバイスメーカーです。
聞いてどうする？

流行らないね。ネタキレかな？

教えてください。

STI(シャロートレンチ分離)って何？
これのメリットってなんでしょうか？

ほっそーい溝（トレンチ）掘る、ってのは想像がつくのですが...

STIは溝を掘ってそこに絶縁膜を埋め込んで素子と素子を電気的に分離する技術のこと。
STIが出る前はLOCOSっていうのが使われていたけどこれは窒化膜をマスクにして選択酸化するやり方。これだと横方向への酸化があって微細加工に向いてない。
その点STIはドライエッチングで作るので微細加工に適しているというわけ。

わかりやすーい。＞２２

SIO2のプラズマCVDで、TEOSってのがあるんだけど
こいつの用途ってなんなんでしょうか？
普通の熱産かじゃだめなの？
つーか、酸化膜の工程っていっぱい有って、よくわからないんですけど
それぞれの特徴って、どうですかねえ？

溝を掘ってそこに絶縁膜を埋めこむのか。なるほど。
しかし、どうやって埋め込むんだろう？ デポるの？

>>24
プラズマCVDってのは、膜の材料を行きみたいに降らせて積もらせるわけよ。

普通の熱酸化ってのはパンを焼くみたいな感じ。膨らむのだ。

ここら辺の感じの違いで使い分ける。

膜の材料を行きみたいに → 膜の材料を雪みたいに

>>25
そのとーり埋め込みはデポ。その後CMPで平坦化。
>>25
熱酸化だと低くても850℃以上の温度を必要とする。そうすると不純物が動いちゃうからもっと低温でできるCVDを使うっていう考えがある。他にはゲートとかの構造物があるとこに均一に膜をつける時は熱酸化じゃ無理だね。答えになってないか？

３行目は>>24の間違い。

>>24

プラズマ系のCVD→比較的低温での成膜可能
LP-CVD →上に比較して高温
熱酸化 →さらに高温＆シリコン自体を酸化しながら成長
で、プラズマ系はメタル配線以降の熱をかけたくない工程に使用される。
LP-CVDの成膜温度は代表的な配線材料であるアルミの融点を超え、配線が溶けます。

　じゃあプラズマCVDが万能か？というと そんな事は無く、膜としての緻密さは
熱酸化膜＞LP-CVD＞プラズマCVD で、シリコン基板に近い層の成膜は、
プラズマCVD膜では無く 熱酸化やLP-CVDが使われる。

そーだったんだー。
LP-CVDとプラズマCVDの使い分けの謎がやっと理解できました。
そっか、そっか、だからプラズマCVDは配線以降なんですな。

>>24
プラズマＣＶＤでのＴＥＯＳは層間膜に使われます。

ほんと勉強になります。

さいきんSODコータっつーのが出てますけど、これってCVDの「材料を降り
積もらせる」のに対して「材料を塗る」って考えてよいですよね？

材料を塗るだけだから、プラズマCVDよりももっと温度が低くていい、って
ことなんでしょうか？
# でもCVDと比べると薄い膜にするとか、ムラなくして均一に塗る、とかは
# 大変そう。

プラズマCVDでボロン入りTEOSはBPSG膜の平坦化に使われることもあります。
通常はリンでゲッタリングするのを下地の関係でこうなるプロセスもある。

BPSG現在製造ラインを含むその他の工程でオペレータしてます。
なんか、BPSGってなーにって聞いたら、
Bとｐが含まれた酸化膜という説明を受けたんですけど、、
何の事かいまいちわかりません。
だって、BtoP混ぜたって、酸化膜ならどうせ絶縁体だろうし？？？
なんのために、酸化膜に不純物入れるのか教えてくださーい。。。。

ついでに、SiNと普通の酸化膜って、両方とも絶縁体ですが
なんで2種類の絶縁体膜をりようするんですか？
より抵抗値の高いほうを使えばチャンバー一つですむのに、、、、
なにか、それぞれのメリットがあるんでしょうか？

>>35
通常はBPSG成膜の後に必ず平坦化(リフロー)のための熱処理(アニール)工程が入っていると思います。
BとPを加えると、アンドープ時よりも低い温度で平坦化ができるようになります。

すげーわかりやすいです。
そうですか、平坦化工程の温度低下のためにBとPを導入するなんて
夢にも思いませんでした。
あなたのような分かりやすい説明ができる上司の下で働きたいですね。
部下は幸せものです。

ちなみに、お仕事は研究職ですか？

> BとPを加えると、アンドープ時よりも低い温度で平坦化ができるようになります。

アンドープでは熱をかけてもリフローしないけど、ボロンとリンを入れるとリフローするようになると言った方が良いかもしれません。
なんせ専門外なので。スマソ。

>>38
プロセス開発エンジニアです。

参考書は？

なるほど、＞３７

しっかし、ずいぶん遅い時間の書き込みですが仕事中でしたか？
それとも、お休みの日でしたか？
いずれにしても、ご教授ありがとうございました。

それではおやすみなさい。夜勤中なのだ。

はじめて書きこみさせていただきます。
私は今年就職活動し、ある半導体の会社から内定をもらいました。
配属は技術職。半導体の設計、開発です。
でも私は私立文系です。学部は法学部。
受験でも理系科目どころか、数学（必要ですか？）も勉強してません。
営業職を希望していて、内定をもらった時は当然営業だと
思ってました。
「入社してから勉強すれば大丈夫」と言われているんですが、
不安なので、１０月あたりから勉強しようと思っています。
このレスに全て目を通したんですが、さっぱり理解できません。
何か基礎からわかる教科書、勉強しておくべき理系科目を
教えてください。
「就職活動やりなおせ」って言うのは、なしってことで。

就職活動やりなおしってのもいいかもよ。
でも、俺のいた職場でも私立の文系卒で同じような営業希望で
技術の勉強のために、どっぷり技術付になり
そのままエンジニアとしての人生を歩んでいる方もいらっしゃいます。
がんばってください。
おそらく、初心者は本を読んでも、興味も沸かなければ
理解も出来ないと思います。
そこで、いっそのことアルバイトで派遣のオペレータでもやってみてください。
現場での製造工程を目の前にすると、興味も出るし、
実際の知識の枠組みのようなものが出来てきます。
必要に応じて、詳しく掘り下げて勉強すれば、さらに詳しくなれます。
では

>>36
はじめて書き込みます。
SiNとSiO2は共に絶縁体ですが、エッチングレートがかなり異なります。
それを利用して、現在の半導体プロセスではSiNをストッパー膜として
用いることが多いです。たとえば層間膜などで下層を薄いSiN膜、
上層を厚いSiO2膜構造にすれば、コンタクトホールエッチングプロセスで
まずSiO2膜をエッチングするガスでSiO2膜を削ってSiN膜でエッチングを
止め、今度はSiN膜をゆっくりエッチングすることで、下地膜にダメージの
ないコンタクトホールを形成することが出来ます。

あと、SiN膜はDRAMの容量絶縁膜に用いられています。SiO2膜よりも
誘電率Kが高い(K=7.5, SiO2は3.9)ので、たくさんの電子を蓄えることが
できるからです。大昔はSiO2膜が使われていました。

あなたも人を殺せます！

宮島鏡、史上最強の最新刊！
「呪い方、教えます。」
９月２０日より全国書店で発売決定！！
定価１６００円(＋税)
監修　鬼頭玲／著者　宮島鏡　
ISBN：4-87893-430-1　上製本 \1600E　発売元　作品社
「週刊新潮」「テレビ東京わっつ!!NEW！」「女性セブン」「ダ･カーポ」など
多数のメディアに取り上げられたブックレット「人を呪い殺す方法」の内容
を増量してよりディープにパワーアップした本です。
あなたの町の本屋さんで買えます！
インターネットで話題沸騰。前代未聞、史上初。
陰陽道、修験道、丑の刻参りなど、日本古来よりの呪いの秘術を、
その実践法とともに詳説した、ハウツー「人を呪い殺す方法」。
特別付録・誰も知らなかった安倍晴明の完全年表
詳しくはこちら↓

http://www5a.biglobe.ne.jp/~kongen/

>>44
確かに、本屋で何冊か半導体の本を手にとってみたんですが、
読む気になれませんでした。
私の根性無しも原因ですが。
文系出身でもがんばっている人はいるんですね。
がんばります。

>>43
ここに書いてあることは、「半導体製造」の技術だから、半導体の
設計・開発とは若干違いがあるかも。
（半導体の設計・開発だと、もうちょっと電気よりになるかな。）

まあただ、>>44さんのおっしゃっているように、自分の興味が湧く
ためにアルバイトとかしてみるといいかも。やっぱり実際のモノを
みないと、話をしているだけじゃあ興味が出ないと思うから。

がんばってください。

...また、未経験者とかばりばり文系とか、気にしないほうが
よいかもよ。「人とは違う見方ができる」っつーのは貴重かも
しれない、とポジティブシンキングしてみれば？

そうですね。
私の知ってる英文卒のプロセスエンジニアは、英語が出きることを武器に
海外とのやり取りの中心的存在として、プロセスグループの中でも
主力として活躍してました。
文系でも、分野違いでもがんばってやれば、何とかなります。
まずは、興味を持つために、この掲示板などでいろいろ質問してみてはいかがでしょうか？
という私も勉強するために、この掲示板を読ませてもらってるんですけど、、、、

>>47
初心者の啓蒙書の部類に入るものは少ないと思います
気合入れて「グローブ」とか買っても部屋の飾りにしかならないです
図解シリーズとかで雰囲気をつかんでおくのが良かと
文系の学生いれておいて教育が出来ない半導体関連会社なら危険です

ここのスレッドの内容は工学部の半導体系研究室の学部から院生の学生程度の
知識が必要だと思います。

グローブはむずかしいね。
ジーさんのほうが読みやすい気がするなぁ（俺は）。
英語じゃないいい本があれば教えてほしいよう

今、スパッタマシンについて、評価の仕事をすることになりました。
といっても、スパッタマシンなんてあまり詳しく知らないのにどうしたらいいのか悩んでます。
装置のどの辺の性能に重点を置いて比較すれば言いのでしょうか？
おもに、チャンバー内パーツの評価がメインになりるのですが
分かる方いましたら、お願いいたします。

>>48 >>49 >>50　>>51

いろいろありがとうございます。
内定をもらったときに「人手がたりなくなったら
バイトしてくれ」と言われたんですが、連絡ありません。何か探してみようかな？
オペレーターですか。
英語はそこそこできるんですが（ＴＯＥＩＣ７３５）、これって実務で役に立ちま
すか？英語の勉強は会社からも「しておけ」と言われてるんでがんばってます。
入社してから１から勉強だ、ということなので、危険な会社ではないはず（と思い
たい）。「入門　半導体」とか「基礎からわかる半導体」みたいな本ないですかね

>>53
あるよ。本屋さんの電気電子の棚。ちょっと大きいところのほうがよいかな。

英語はそれだけできれば十分でしょう。ひじょうに役に立つとおもいます。

>>53
デザイン？
それなら簡単な半導体の製造の本（入門書にはこれが多い）読んでから、
回路をやったほうがいいかもね。数学できるならいいんだけど・・・（文系とのことなので）
回路は数学がだめだときついかもしれない。理系なら普通なんだけど、どうでしょ。
一応オームの法則とキルヒホッフくらいは最低限したほうがいい。基本だから。
あとは論理回路の大学で使うような教科書一冊しておくといいとおもう。
イメージがある程度つかめると思う。いきなり言語だとわけわかんなくなると思うから

プロセスなら、製造の入門書何冊か見ればOKだと思うよ。
フォト担当とか決まってからでも十分勉強間に合う。というかすごく専門的なので、
みんなそれから勉強です。デバイス担当だといろいろ覚えることがあると思うけど、
幅広くなんで今のうちは簡単な本でイメージをつかんでおくのがいいと思う。

しかしTOEIC735はうらやましい。。。ぜひ前面に押し出して海外とのやり取りのある部署
に入れてもらったほうがいい！ほんとに。まじで実務で役に立つかどうかの話じゃないって！！
すごい武器ですよ！プロセスだとアプライドとかASML（これはあまりないか。。）
など海外のマシンもけっこうあるし。

＃恥ずかしい話だが俺は入社時450くらい・・課長にがんばってくれ〜といわれた。
＃研修後二日目に英語の電話がきたヨ・・・あぁ〜。泣きたくなりました。

>>54 >>55
自分にも武器があるとわかり、安心しました。数学は苦手ですが。
入門書として、ナツメ社、図解雑学（半導体、電子回路、電気・電子のしくみ）を
買ってきました。とにかくまずは雰囲気をつかもうと思います。
>>55
英語の勉強、ともにがんばりましょう。

>56
図解シリーズってわかって頂けましたか。よかった
実際に製造に携わっていても体系的にまとめた知識をもっている
人は少ないのでここからスタートしてください。
数学もここで定性的に掴んだ後で勉強すればかなりイイ線行くはず

数学といっても近似計算とかで使う幾つかの展開法とか
文系でもソフトウェア好きなら耐えられるレベルだと思う。

a

LDDって何のためのレイヤーですか？

LDDってインプラのレイヤでしょ？

>>59
LDD って lightly doped drain の略で、SD拡散層に追加して
ゲート側に浅い低濃度拡散層を形成するMOS構造の一種です。
ていうか、こうしないとサブミクロンデバイスではまともな素子が
作れないので、最近のMOSはどれもLDD構造をもっているはずです。

一応一通り「図解雑学　半導体」を読んだんですが、半導体ってすごい
ものですね。10mm四方の基盤の上に半導体を使った部品が1000万個も
並んでいるんですね。驚きました。引き続き、「電気・電子のしくみ」
を勉強します。

いちいち驚いてるんじゃねーよ
さっさと勉強して、一人前になるんだよ

SDって何の略だっけ？

ソース・ドレインでしょ。たぶん。
半導体の用語はメーカー（会社）ごとに方言あるよね。

あと図解雑学ははっきりいって教科書にはならんよ。中高校生向けだし
新人オペレーターレベルと思う。読み物としてはいいけど勉強にはならない
日経とかの専門誌ためしに読んでみたら？わかんなくても見てれば何かの役に立つかも
あとは大学の教科書レベルのやつ。でもグローブは難しすぎるしね。
そういえばジーさんそろそろ新しい本出すらしい？英語読めるならそれもいいかも？？

まあでも、何事にも順番ってのがあるかと思うが。そうでないと、雰囲気すら
つかめないと思うのだが。(「図説」読んで驚くことがあるなら、、、）

日経とかの専門誌は、「日経マイクロデバイス」とか「日経エレクトロニクス」
とかになるのかな？

ごめん、図説ががダメとはいわないけど、かなり簡略化してるでしょ。
だからそれで飯を食うんなら、それだけではやっぱまずいと思う。
順番としてはいいけど、その先に必要な専門書ってなにがあるかな〜と。
グローブ？ジー？？いきなりだと難しくない？？？
そのつなぎになる本って何があるかなぁ・・・いい本あれば教えてください。
俺も読みたい。

>>67
グローブやジーの手前にあるものとしては、
「半導体デバイスの物理」岸野正剛 著　ISBN 4-621-04024-3
などはどうでしょうか。私は下地系プロセス開発エンジニアですが、
非常に役に立ちました。ちなみに同時に買ったグローブはほとんど
読んでません(^_^;)
難し過ぎず、かといって概略的になりすぎず、グローブやジーに
ハードルを感じている人には悪くないと思います。
ただし、大学で習う程度の電磁気学と固体物理学をある程度理解して
いることが前提になります。

シリサイド、サリサイドって何ですか？

ＳＳＴってなんだっけ？？

>>70
SST（Silicon Storage Technology）社
会社名でいいのかな？
ごーぐるでたくさん引っかかるよ。

>>67
もしかしたらどこかで見たことあるかもしれない。探してみます。
グローブは基礎にはなるけどすぐ役に立つという感じはしないですよね。難しいし
まだジーさんのほうが役に立つ感じです。でも、えーご・・・・
>>68
サリサイドはゲートの上のPolySiの抵抗を下げるために金属との化合物にするもの。
コバルトサリサイドとかチタンサリサイドがあると思った。
詳しくはしらないんで膜屋さん、よろしこ。
>>70、71
スーパフラッシュ？だっけか？TSMCとかにライセンスしてるとか聞いたような気が
0.25のフラッシュがそうだった気がする。知ってる人はよろしこ。

>>69
シリサイド(silicide)はシリコンと金属の化合物の総称です。
サリサイドはSelf Aligned Silicideのことで、自己整合シリサイド
とでも訳されるのかな？表面にシリコンが露出する部分を選択的に
シリサイド化する製造プロセスのことです。
現在の半導体プロセス（とくにロジック）で使われるシリサイドは
ほとんどサリサイド技術で作られるので、同じ意味ととらえても
大きな間違いはありません。
72さんが言われているように、種類としてはWSi,TiSi,CoSi,NiSi
などが一般的です。御利益はシリコン(基板やPoly-Si)との接触抵抗
が低減し高速化できることですが、一方で細線効果やメタル元素の拡散
による接合リーク増大、表面sensitiveな反応のため頻発する形成不良、
などなど、制御にはいろいろ難しい点もあるようです。

いろいろ助言をありがとうございます。
「図解雑学　半導体　電気・電子のしくみ　電子回路」には一通り
目を通しました。次に大学の教科書レベルに進みたいと思うんですが
電磁気学、個体物理学に関する知識ゼロです。先に電磁気学と固体
物理学を勉強するべきですか？ああ、来年から大丈夫かな。

>>74
固体物理は難しいかもしれん。電磁気の方がまだ簡単。
デザインなら回路、それも論理とアナログをしたほうがいい。
プロセスなら半導体プロセスの勉強。固体物理はそれからでもいい。
電気回路や論理なら高専や大学一年でつかう本ならなんでもいい。
読むんじゃなくて、実際に回路を書いて手を使うこと、が大事。
公式を覚えるんじゃなくてからだで計算。論理も。
どんなのでもいいから例題を全部自分で計算しましょう。ひたすら計算！！
無理ならせめて高校の教科書レベルの物理と微積は”理解”しておこう
あとはできれば離散フーリエ変換も。
速度を微分・積分すると何が求まるか、これは高校でしたでしょ？
そんな感じだけでもいいから、フーリエはしておこう。

オペレータをやっております。
ラインに入っているスパッタ装置ですが、
Ti、TiN、Aｌのチャンバーがあり、それぞれ製膜で切るのですが、
なぜーか、エッチングチャンバーなる物がおまけでついてます。
なんで、スパッタ装置にエッチング装置がついているのか不思議荷に思うのですが
理由をご存知の方いらっしゃいますか？

DMOSってなーに？

CoSiって何ですか？
ウチのラインにはこのプロセスがないので…。

>>76
自然酸化膜をとるから、ではありませんでしたっけ？
メタル配線する前に（自然についた絶縁体の酸化膜を）
除去する、ってことでは？

実は、昔ちらっとそういう話聞いた気がするだけで、
詳細は知りません。どなたか詳しい方いらっしゃいますか？

＞７９
そっか、そっか
いわれてみれば、そうかもしれない

>>77
大電流・高電圧を出せるMOSのはずです。なんかで聞いたような気がする。
詳しい方、よろしこ。

>>78
CoSi、サリサイドの一種。TiSi（タイシリ）やWSi（タンシリ）とおなじ。
たしかに俺の担当品種にはCoSi無い、でも話で聞いたことがある。

>>79
メタルって上のほうだからスパッタする下地って、層間絶縁膜とかじゃないの
自然酸化膜とるためなのかな？バリメタ付きのAlをスパッタしてるんだよね
メタル屋さん、よろしこ。

FIB加工について教えてください。

仕事上、試作段階のチップを扱うことが多いんですが、時々FIB加工と
いうチップが来るんですよね。製造後にジャンパを飛ばすようなもの
と聞いているんですが、今時の微細パターンのチップでそんなことが
できるのか、常々疑問に思ってます。

>83
イオンビームで配線を切ったりつないだりできるらしいね。加工は0.1um単位みたい。googleで"FIB　加工"で検索するといっぱい出てくるよ。
#ちなみに、来週FIBやります。

>>84
スループットはどれ位なの？量産で使うの？？
解析でSEMの断面見るときしかFIB使ったことないので。おしえて。

サリサイドの質問。
なんでサリサイドはロジックに使われて、ＤＲＡＭに使わないのでしょうか？

>>84

そうかぁ・・・なるほど、そういう技術だったんですね。
こないだ、「FIB加工だから、衝撃を与えるなよ」とか
言われたので、ホントにワイヤをボンディングしてるのかと
思ってました (^^; 。

SoC(System on Chip)って言うけど、SoCは何をもってSoCなのですか？

>>86
ロジックに比べ、DRAMはシリサイド化後のスタックキャパシタ工程で高温熱処理がかかるためです。特にCoSi2は他のシリサイドに比べ熱に弱いのです。

>>89
そうですね。だからサリサイドとDRAM工程を両方やらなきゃいけないDRAMロジック混載
品などは

(1)キャパシタを先に作ってしまう(ex. ○芝のようにトレンチキャパシタにする）
(2)スタックでやるなら、キャパシタ工程を低温化する

というような選択を迫られます。確かPS2のグラフィックチップであるGraphic Synthesizer
は(1)で、Game CubeのFlipperは(2)で作られているはずです。

>>88

製造（プロセス）サイドから言えば、これまで同じチップ内に作ることが
難しかったDRAM、ロジック、フラッシュメモリ、FeRAMなどを、一つの
製造工程の中で作り込むこと、がSoCという認識があるのですが...。
設計サイドからはまた違うのかもしれません。詳しい方、教えて下さい。

システムオンチップは大学では一昔前のシステム（制御とか）が一つの
チップにのっているんだよ。と聞きました。
あまりはっきりした定義がなさそうな言葉みたいですね。

>89
TiサリサイドよりもCoサリサイドのほうが耐熱温度が
高いんじゃなかったけ?　コバルトを添加してあるのは
DRAMの高温プロセスにも耐えられるようにするためだ
ってDRAM混載プロセス屋さんから聞いたけれども。

>90
あれ? GSもスタックドキャパシタでなかったけ?
0.18umから変わった?

次世代サリサイド材料として期待のNiSiは耐熱温度が低いそうです。
反応時のSi食われ量が少ないのがNiの魅力とのこと、悩ましいところでしょう。

>>92
> 特にCoSi2は他のシリサイドに比べ熱に弱いのです。
は正確ではありませんでしたね。WSiに比べ熱に弱いと
訂正させていただきます。
私はキャパシタ屋なのでシリサイドは本当良く知りません。
「CoSi2の耐熱が持たないから低温化しろ」と良く言われて
いたもので(^^;

>>90
Emotion Engineは確かにTさんのロジックプロセスだけど、
GSはSさんの0.25umDRAM混載プロセスだと思うので、
スタックでは？

>>92, 94
ごめんなさい。GSはスタックみたいですね。○芝と共同→トレンチという思いこみで
書いてしまいました。
すっごく恥ずかしいので、これから断言調で書くのはやめます。
ほんとごめんなさい。

今日、調べたらスパッタ装置のエッチングチャンバーの役割は、
メタルスパッタ直前に、ウェハーに乗っかってるメタルの表面付近の
自然酸化膜を除去して、スパッタメタルとのコンタクトを向上させるためらしい。
Aｌ酸化物が主な対象らしいよ。

このスレッド勉強になるんですが、みなさんトピックを提供してください。

反射防止膜って何のためにあるの〜

>BARCとかTARCのこと？

半導体膜の種類についてですが、
酸化膜と言えば、SIO2系でおもに絶縁膜の用途であるとイメージできるのですが
チッ化膜は、みなさまどんなイメージ持ってますか？
というか、実際どんな目的に使われているんでしょうか？
詳しい方お願いしマーす

それでは新テーマ。
Cu配線てどう？
IBMは本当にうまくいってる？
あなたの会社の開発状況は？

１００のスレッドの方が、早いよ。
ちっか膜は、酸化膜と比べて、エッチレートが異なるから
ハードマスクに使われてるんじゃないの？
あと、パッシベーションとか関係無い？

>>100
エッチングストッパー(SAC)
酸化マスク(LOCOS,STI)
高誘電率ゲート絶縁膜
他にある？

>>98
>>99
反射防止膜って有機系・無機系ってあるけど、どういう用途で
使い分けられるんでしょうか？

>>103
パッシべーション。

なるほーど
サンキューです１０３

そういえば、製造ウェハにストレスマイグレーションというトラブルが発生しました。
たまーに、配線に括れが出来ている程度ですが、
詳しい方がいたら、経験談などお願いします。
無理？

反射防止幕は、リソ工程の制度アップ目的でしょ

>>107
うーん、それは充分理解しています。
ただ、そこで有機系・無機系の２種類があって
何を基準に使い分けているのか？という質問なのです。

有機系は主にウエットエッチングで使われます。
有機系+感光材入れて現像のときに一緒にパターンつけちゃう。
んでもってエッチング。
レジストの上につけても下につけてもいい。

無機系（メタルとか）だと最初に膜をつける。これが同時
に配線のサンドイッチ構造の上の方（マイグレーション防ぐ）
の役目をしたりするの。
そんでその上にレジスト乗っけてパターン切ってドライエッチング
だから上につける反射防止膜に無機系は使わない。のかな？

こんなんでよろしいか＞108

それは
http://www.max.hi-ho.ne.jp/%7Ehttp/

>>109
さんきゅーっす。
あたしゃぁ、ドライエッチのプロセス担当なのですが、
レジストの下地に有機と無機、両方のパターンがｱﾙです。
有機系だと一緒にレジストもエッチしちゃうんでｺﾏﾙです。
無機系だとエッチするときに選択比と均一性がｷﾂｲです。
エッチング屋にとっては「そんなもんいらねぇ」ってｶﾝｼﾞです。

とはいっても、超微細加工には、リソ制度がかなりの重要ファクターでしょ？

イオンコンタミ

>>112
そりゃ、そうだけど．．．
昨今、レジスト様は微細加工のあおりでどんどん薄く・柔らかくなる
始末。しかも反射防止膜なんぞ入れやがって．．．．。

レジスト厚くてリソきちんとあけてくれりゃあ、
細穴・深穴なんでもエッチしちゃるわい。
結局はエッチング形状とレジスト選択比のトレードオフ。
エッチングされないレジストがあったらすげーこと出来そうなのにな。

0.5umの1umの穴堀していた頃がﾅﾂｶｼｰな。

0.25umとか0.18umが平気で出てくる世の中だからねえ。
レジスト厚くするとリソグラフィで無理が出るし。

その一方で、クリーンルーム内に少年マガジン持ちこんで
即刻クビになるような馬鹿もいる。

おお、私いまだに0.5μmのエッチングしてます。
どーしましょー
会社にだまされた、0.１μｍとかやるような事言ってたくせに、
入社したら、0.5μｍのルールで仕事してるラインだった、、、、、

0.5と0.25だとどれ位違うの？プロセスが全く違うの？？

いや、プロセスの一部が多少違う。
問題になる要素は、線幅が太い分楽な方にシフトしてくる。
古い装置でも、何と加工が可能です。

クリンルームに持ち込んだすごいもの情報キボーン。
いまのところ、マガジン・タバコ・バースデーケーキなどです

大学で今0.13やってるよ

>>120
そのねたは別スレで進行中なり。
http://mentai.2ch.net/test/read.cgi/kikai/990104826/l50
そっちでよろぴく。

せんべい！

>>121
0.13umはそろそろ量産に移行するデザインルール。
学会は0.1um以下の発表が多くなっており、大学レベルだと今更という感じもするが。。。

通常のDRAMとロジック混在のDRAMとでは、何か違いがありますか？
ロジック混在でも作りやすいプロセス的な工夫があるのでしょうか？
DRAMテストは、どうやってるの？

125のネタがつまらなかったのかな...スレの活気が下がっちゃった。
ということで、新ネタ。
半導体製造装置（なんでもよい）で、プラズマを使用している人に聞きます。
「ノイズ」ってどう対処しています？
圧力センサーとかに干渉しちゃって大変なのさ。
ノイズのモードも２種類あって、なんつーか...
徐々に変化していくものと、パチッと一瞬だけのものとある。
だいたいは、グランドを見直したり、フェライトコアかませて
対処するんだけど、「パチッ」ってヤツだけはどうにもならん。
もし良かったら、みなさまのノイズ対策を聞かせてくだされ。

おお、そうそう、ノイズによる被害うちでもありました。
おれは、その装置の担当じゃなかったから（エッチ屋の担当）あまり良く知らないけど
今度詳しく聞いておくよ。

VDECの0.13は今回限りだよ
今後は0.18or0.15だって
やっぱ難しいのかな

>>128
大学で0.13umやる必要性ってあるの？
プロセスパラメータ弄れるわけでもないし、大規模な回路だとまともな
ものを作ろうとしたら、人的資源が厳しいし。

そもそも、値段が高い。

STARCとの産学研究です。
８月にレイアウトのルールファイルおくってきて
きの締め切りって間に合うわけなかと

>117 0.1と0.5um
　0.1umはコストが上がる。0.5umの製品があるなら、そちらの方がずっと
儲かる。材料や装置の価格などがずっと低くて技術も安定しているから。
　ただし、需要がなくなる可能性は常にあるから、0.3-0.25umへの
切り替えのタイミングが難しいと思います。

>>127
れす、ありがと。
情報よろしくね。
ちょっと半導体技術とはスレちがいカモしれないけど、
半導体製造装置ネタということで良し。

ワイピングクロスで鼻かんでるやついる？

ベンコットンならいるヨ！

p型Si基板はなんでn型Si基板より酸化速度が速いんでしょうか？
ドーパントが酸化速度に与える影響とは一体・・？

BPSGって、なんでわざわざ、ｂとｐを導入するの？

>>133
経験談。ベンだと質が固いので鼻の皮がむけて更に悲惨。
ｷﾑﾜｲﾌﾟのほうがまだマシ。
理想は、布みたいなタイプ。（高いヤツ）

Wデポについて教えてください。
エンジニアに聞いたら、バリメタの上に成長するんだ、といわれました。
工程ではWデポと言うのでイメージでは普通のデポで上に降り積もらせるイメージだったのですが
そうではないのでしょうか？なんか特殊なものなのでしょうか。
どうかよろしくお願いいたします。

2chって以外と専門的なこと質問するとレスこないよなあ。
院レベルでも同じことやってる人の絶対数はそんなにすくないのかなあ。

>>136
既出。35-38を見よ。

>>135
n型(リンドープ)の方が酸化速度は速かったような気がしますが。
詳しい人レスきぼんぬ。

えっとね。仕事でやってることを家帰ってからまで書く気しないんだ実際。

＞１４２
分からないなら、素直に読み飛ばしてください。
家に帰ってよむ暇はあって、もったいぶる暇もあるけど
答えを書くことが出来ないわけだから、、、、、

すいません、SEMに詳しい方がいたら教えてください。
ALスパッタ後のwafer表面をs-5000などの顕微鏡で観察したいのですが
あまりうまい事画像がでません。
フォーカスはあってるんですが、なにか特別な処理とかコツがあればお願いします。

チャージアップしてるんでないの？
スティグマとか弄りまわしてみた？？
SEM詳しくないけど。

>>144
軸がずれていると思われますな。
ｱﾊﾟｰﾁｬｰｱﾗｲﾒﾝﾄの調整してみれば？
その後、Focus、StigmaX、Yを繰り返し調整し、少しずつ高倍率に
していくのだよ。ギャハハハハ。
あまりうまいこと画像が出ない　という表現もいまいちわからないので
具体的に教えて。ギャハハハハ

１４４です。
どうも、すてぃ熊もあぱー茶も、しっかりあってます。
ただ、ってことは、俺のウェハー表面はホントにつるつるかい？
ところで、s-5000って解像度高いですよね、
みなさん、いったいどのくらいの倍率まで自信を持ったSEM画像を取れますか？
おれの最高は２００ｋでとった断面写真。
さー、腕に自信のあるSEM職人のみなさま、コメントを！！

>>147
SEMのフォーカスが合わないほどつるつるなの？
そうならSEMの限界ですね。
表面荒さ計かAFEかADEのウエハー形状測定装置で
観察することをお勧めします。

SEMは写真として見られる像で100kが最高です。
（Siウエハーじゃないです）
Osスパッタしないと高倍率いかないんだよなぁ。

観察ぢゃなくて、測定だった。
AFEぢゃなくて、AFMだった。

逝ってきます・・・

0.15μmプロセスとか0.13μmプロセスって
どこの長さのことをいってるのでしょうか？

精子のシッポ

>>150
通常はゲート長。

あれ？ sage が機能してないぞー

かってにさげんなよー
えー、だっておれ、200kで余裕で映るぞ！！
すてぃ熊とアぱの調整、最後は液体窒素ジャンジャン使えば２００ｋの壁も超えます。

加速電圧は何ＫＶですか？
Ｓ−５０００で１ＫＶなら×１００Ｋですよねー
×２００Ｋも撮れないけど、サンプルによりけりのような感じですな。

加速電圧１ＫＶでのちょっとしたテク（メンテマンから教えてもらた）

Focus、ｱﾊﾟﾁｬをあわした後、対物可動絞りのX及びY方向のつまみを
少しだけ前後に動かす。すると像がよりきれいになるポイントがあります。
ただし、大きく動かしすぎると完全にずれてしまい、とんでもないことになりますｗｗｗ

＞150
DRAMだったらハーフピッチサイズ
LOGICだと昔は、設計ルール＝物理ゲート長だったが、
最近の0.13μmとか0.15μmクラスになると設計ルール＞物理ゲート長。
だから0.13μmルールでもLg=0.1μmなんてことも。
ゲートは孤立パターン(くし型のゲートは除く)なんで露光とかエッチングでほそくなるんですう〜。
まあロードマップでも見てちょーだい。真っ赤なところ矛盾だらけだけど。　　　　　　

>>154
キミは　sage　を誤解してると見た！

ほげー、そんな裏技があったとは
おれは、加速電圧１０ｋｖで使ってた
これで、スパッタぶりぶり沢山つけると、２００ｋでもきれいに取れますが
ｐｔのいぼいぼが大きくなってしまうので、みててグロテスクな写真が取れる

おれ一度自分の精子を顕微鏡とかSEMで見てみたい・・・
光学顕微鏡ならすぐ出来そうだけど、だれかやった人いない？

>>138
セレクティブW-CVDのこと?
下地選択性をもったCVD成長じゃなかったっけ
MOCVDかなんかで、絶縁膜上につけなくて金属膜上にだけ堆積させる技術。

うろ覚えにつきSage

誰か
>>135
の質問に答えてYO。

mocvdって、どういう背景で必要性があるの？
いまあるCVDでは、なぜゆえだめなの？

こんなの拾いました。>MOCVD
ttp://www.ees.nagoya-u.ac.jp/~web_dai1/CVD.html
ttp://www.sanso.co.jp/electro/window9.html
ttp://www.pvtec.or.jp/gaiyo.htm

Siではなく、GaAsとかの(III-V族?)化合物半導体上で使う？
太陽電池とかに絡んでる？（CVDの一種ではありそう。）

この前お師匠さまからお聞きしたキーワードが頭に残っていただけ
だから、ぜんぜん詳しくない、ｽﾏｿ。

>>162,163
MOCVDのMOはMetal Organicの略で、有機金属化合物を原料に
するCVDの総称。
例えば、GaAsだったらTMG(トリメチルガリウム)なんかを使う
CVDをMOCVDと呼ぶ。

160さんが選択W成長をMOCVDでと言っているけど、これはWではなく
下のバリアメタルのTiNをMOCVDで成膜する事を言っているのでは
ないかな。

Cu&Low-K材ってなんで必要なんだ。
汚れるじゃねえか。

>>165
RC遅延とEMとコストが理由

配線間の信号の遅れを少なくするために、アルミより抵抗の低い
材料である銅を使う。これでRの遅延を少なくする。
また絶縁膜の誘電率も低いほうが、、信号の遅れがすくなくなる。
でSiO2でなくLow-kをつかう。これはCにきく。

現在量産されている、アルミ配線も少し銅が入っている。
理由はエレクトロマイグレーション(EM)の耐性を高めるため。
EMとは、電子の動きによって配線が断線する現象。
銅はEM耐性が高いといわれている。

Cuはアルミと違いダマシン法といる手法で配線形成をする。
このとき、ビアとトレンチの2層を同時につくる、デュアルダマシンという
方法を使うと、工程数が減るので、コストが下がるといわれている。
ほんとのとこは不明。

間単に説明すると、こんなもん。

で、MOCVDのCuとかバリア膜（Ta(N)、TiN)とかホントに使えんの？
だれか教えて

基本的なことだけど、
なんでCで遅延するの？
電荷の充放電があるからって
ことらしいけど、イメージが掴めません。

誘電率落としたら絶縁膜としての
役割果たさないんじゃないの？

>>166
ありがとう。
MOCVDのCuはみたことない。

>>167 >>168
晒してほしいのか？ リアル厨房なのか？

静電気（誘電率）とオーム抵抗（導電性）をこんがらがってると見た！

>>164
セレクティブWのプリカーサはMOじゃないんだね。 了解。


>>166
TiNのMOCVDはとにかく安くできるみたいだよ。
そのかわりバリア性がいまいちよくないらしい。
我慢して使ってるとこは、なんらかのノウハウがあるのだろう。
おもいっきり厚くつけるとかね。

わからないのでマジで教えてくれ。

>>172
厚くつけるんですか？

アンチモンドープのウェハーってどういうモノなんですか？
アンチモン（Ｓｂ）自体がどういう物質なのかわからないので教えてください。

>>174
よくわからない。厚くしてもだめなのかもね。

>>167
でかいバケツは水ためるのに時間かかるでしょ。
C：キャパシタ→バケツ
電流→水

直流半導体

CMPって必要か？
金食い虫だし、汚れるし。
代わりの技術ないの？

>>179
エッチなバック

>>175
SbはAsやPと同様にSi中ではドナーとして働く。
他のドナーと比べて拡散しにくいので急峻なプロファイルが必要なNMOSのS/D ExtentionやPMOSのチャネル（SSR or halo)に使われてるよ。

>>180
意味がわかりません。
教えて下さい。
どんなものですか？

>>181さん
Sbって日本語に直すと何ですか？
AsやP、Bのようにヤバイ物質なんでしょうか？

記号は「すてぃびうむ」
意味は古代エジプトのアイシャドウ
目の涙の水分にまとわりつく虫よけとして
黒っぽい鉱石（硫化アンチモン）を粉にして塗った。
「あんちもん」は？

>情報数理研究者(京都府勤務　会社員) http://bbs9.otd.co.jp/kazumoto/bbs_plain
> 2001年08月31日

> 情報数理研究者　京都府勤務　会社員です　３４歳に
> なります　ところです

> 高等教育　メールフォーラムで　社会人教育研修を　卒業した
> 井口先生が　掲示板研究所を　設立しました　議論の顧客として
> 議論研究に　はじめています　さっそくです　開発
> テーマを　精査しています　クオリアについて
> 貴重な議論を　もらいました　センター試験における
> 研究問題を　今日は取り扱いました

> 議論研究をおこない　開発テーマを　精査して　よい
> 研究テーマを　仕上げたいです　どうか　メールフォーラムにて
> 研究してます　大学の先生がた　にも　議論研究して
> もらえれば　ありがたいように　おもいます

> 井口先生の　ＷＷＷ研究所　ホームページ　掲示板は
> メールアドレスが　ここに　あります
> http://bbs9.otd.co.jp/kazumoto/bbs_plain

Sbってアンチモンでしょ。
ちなみに、毒だよ！

CMPは平坦化のためにはやっぱ必要なんだわ。コレが。
代わりの技術は･･･179が言ってるエッチバックが考えられるけど、
これも何かと問題あり。

エッチバックってのはアレだ。層間絶縁膜をメッチャ厚くして、
全体をエッチングすることで平坦化しようっていうプロセス。

「アンチモン」の語源は「アンチ・モンク (反僧侶)」だったかな。

186が言ってるように毒ざんす。製造ラインから持ち出さないでね！
つーかどこの会社の製造ラインも薬品管理甘すぎ。怖いわい。

>>187
層間絶縁膜を5umくらいってイメージですか？

>>189
そらプロセスによりますわな。「ブ厚く」ってことでよろしゅう。

プラグＷもエッチバックだよね。

>>191
CMPじゃ無くなったの？

>>192
デザインルールが厳しくなるにつれ、エッチバックからCMPへ
移行するのが普通の流れだと思うが。

>>193
アホなんで、これからも、やさしくして下さい。

DRAMのプロセスでもCMP使っているのですか？

>>134
漏れもクリンルーム内でベンコットで鼻かんだ。
で、有機溶剤付着物用ゴミ箱に捨てた。
間違ってないだろ。

＞＞195
バリバリ、つかいまっせ！
三星なんかCMPが200台ありまっせ！

active area patterningの日本語訳とその意味を教えてください。

>>197
サイテーだな。特定の顧客情報を流すな。
そういう教育を社員にしてる会社なの？君の会社は。
(多分)同業としてはずかしい。

くそガキ共の情報お待ちしております。
世間を震撼させた事件の犯人を実名で公開しております。
http://topia.yam.com/home/aoiryuyu/pages/index.html

http://www.f2.dion.ne.jp/~impact8/

>>197
胴衣。せめて�B☆とか．．．ダメ？

>>199,202
教育なんて無いよ。
すまん、�B☆にしておく。

test

>>197
気にするなって。

それくらいのことは誰でも知っている。
実際の稼働率も知ってるだろう？
あえてみんなこういうとこに書かんとは思うけど。
ひとつの日本の会社でずっと働いてるひとにはわからんと思うけど
この業界すごくせまいのよ。俺は半導体業界で１０年程度しか働いて
おらんけどかつての同僚、上司のネットワークでどこの装置屋、デバイス屋
でもお互いの状況はわかってるよ。
それを商売に利用しないのは仁義だな。

>>206

同感、現在某外資にいるけど、外資系コンペ、装置、ＥＤＡベンダーとか
いたるところに知り合いいるから、お互いの状況は筒抜け。
何かのイベントやショーなんかで一同が顔をそろえると
同窓会みたいになることが多し。

ふーん。
そんなものかいなぁ〜。

”スパッタ”を間違って”スッパタ”ってタイプすることたまにあるよね？

>207 そうだろ？俺も昔いた会社の
知り合いがあちこちで同じようなことやってるよ。
困ったときは相談しあうこともある。
だからプレスリリースやセミナーでいい加減なこといったらいかんよ。
顔に出さんだけでデータの裏まで知っててもおかしくないよ。
でもまあ本当にやばい話はしないようにしている。
知らないでもよいことを知っていると面倒なこともあるから。

>>206 誰でも知っているのはそのとおり。
競合の稼働率だってある程度わかるよ。もちろん。
俺はもう15年以上働いてるからそのネットワーク持ってるよ。

仲間内ではなすのと、聞き耳を立てている(ROM)人がいる中で話すの
は違うよ。だからあえて非難してみただけ。
なにも足をすくわれることをわざわざすること無いという老婆心。

話を戻しましょう！

今後、知っておいたほうがイイと思われる知識、技術、新トレンドが
あったら教えて下さい。

sm

MRAMっていつごろものになりそうなの？

トレンチって今でも使っているんだろうか…。

>>177
これをオームの法則を使って説明できらば、もうオームの法則の理解は完璧
よ。

>>216
できるの？

むむむ。

寄生容量があると高周波分は逃げてしまうから
立ち上がりの急峻なところがだら上がりになって
結果として閾値またぐまでの時間が遅れるという
ことです。インピーダンスとフーリエ級数のおさらい
するといいよ。

トレンチ使ってようがー
東芝は伝統的に「まだ」トレンチだろうがー

回路解析で直流解析、交流解析、トランジェント解析があります。基本は全て
オームの法則です。またトランジェント解析は、時間軸でポイントの時間で観る
と直流解析です。交流解析は、直流バイアス電圧を無視した場合で、回路定数が
周波数に依存しているだけです。これも基本はオームの法則です。このように
色々と解析がありますが、オームの法則が使えるまで回路図を等価すればやさし
く扱えるようになります。では試しにどうぞ。

　　　┌────○　　←　／○────┐
　　　│ 　 　 　 　 　 　 　／　 　 　 　 　 　 │
　　　│ 　 　 　 　 　 　○　 　 　 　 　 　 　 │
　　　│ 　 　 　 　 　 　│　 　 　 　 　 　 　 │
　 ━┷━ C 　　　　━┷━ C　 　 　 　 ━┷━　V
　 ━┯━ 　 　　　　━┯━　 　 　 　 　 　 ┯
　　　│ 　 　 　 　 　 　│　 　 　 　 　 　 　 │
　　　└──────┴───────┘

>ミラー積分でOPAmp出力とCの間にRと同程度の抵抗R'を挿入、出力端子はR'とCの接続点とする

普通は下のような回路を想像しないか？高周波側の位相をケアする常套手段ではあるが。
ま、アクテブフィルタは積分回路ではないと言われればそれまでだがおれはこの回路を想像して読んでた。
この回路なら出力がステップ変化するぞ。

　　　　　　　　┌---C---R'---┐
　　　　　　　　｜　　　　　　　　　｜
　　---R---┴----μ>-----┴-----

わりい。書き方を参考にさせてもろたらあげまちがった

論理合成屋とか、検証屋とか設計屋とかいないのかな？
system cダウンロードした？

verilogやvirtuoso、アポロとか
つかってますが

サンか‥

チャネルとチャンネル。

>>225
仕事では当分使いそうもないから、家で2.0をダウンロードしてみた。
Yet Another HDLって感じ。Verilogよりは良さそうだけど。

フリーでシミュレーション・エンジンまでついてくるのは良いけど、
単体では動かすだけだなぁ。
だれか　SystemC RTL->Verilog RTLトランスレータとか
SystemC<->Verilogブリッジ　フリーで作ってくんないかな？

家でダウンロードか‥
むなしくないか？
おれはようやらん

をいをい、それを言っちゃったらこのスレ続ける気力が…

ディスコが開発している、CMPにかわるドライ・ポリッシュ装置って
どんな感じですか？

イメージでは、ブレード、ボールSiの感覚で開発しているかから
表面が傷だらけのような気がしてならない・・・

>>225
へい、論理合成＆配置配線＆検証＆流動屋さんです。
ISOの品質保証がかったるいです。

それはそうとして、System-Cってダウンロードしました。
結局のところ、マルチスレッドなC言語です。
それにVerilogっぽい変数を、クラスライブラリで
作成したってところですね。
現状では、System-C を論理合成して回路へ持っていくのに
大量の工数が必要なので、論外だと思います。

ただ、そんなに速度が必要でなくって、チップサイズに制約が
無い場合には、タコな論理合成をしてもオッケーなので、
数年後には、一部のハイエンドを除いて、System-Cから直接
論理合成ってのがあたりまえになってるかもね。
（もちろん完全同期設計が条件になる）

>>233
System-Cの論理合成ツール持ってます？
wait();
process1();
wait();
process2();
みたいにスレッド書いて合成するとパイプラインが出来たりします？
或いは
process1();
process2();
と書いてサイクル数を指定したりとかで。

VerilogってRTL以上を書くのに禿げしく不向きだからSystem-Cに期待。

handoutai gijutuka?

>> 235
半導体技術でないの？
細かいこといったら、上地だって半導体じゃないし（屁理屈）
STARCとかが扱うテーマもシステム系増えてるし。

ズィーとかグローブとかだけでなく、
パターソン＆ヘネシーとかタネンバウムとかも読もーよ。

>>234

いえいえ、論理合成ツールは持ってません。
一応、販売はしているらしいが…
とりあえず、情報が入ってこないところを見ると、使い物になるような
論理合成はできないのでしょう。
（誰か評価レポート書いてください）

System−Cとは別のC言語合成ツールを1年くらい前に使ってみたけど
ぜんぜん使い物になりませんでした。
C言語ベースの回路を一旦RTLレベルの記述へ人間が変換したあとで
Verilogへ自動変換してくれるのですが、C言語のRTLレベル記述というのが
Verilogそのもので、かなり意味がなさげでした。
今のバージョンでは、賢くなっているのだろうか…

将来的には、プロセス技術の革新によって、C言語ベースの設計が表舞台
にでてくるのかもとちょっと思ったりしてます。

小学校んときよ、友の家の商売が代書屋でよ、家の隣が村役所と警察よ。
あ、いや、別にあんたらがそんなレベルのお仕事だつう意味で言っ
てんじゃ無いんだ。誤解しちゃ困るよ。ただね、

いつのまにやら、synopsysからsystem-cの論理合成関連のドキュメントが
配布されていた。
そういうわけで、今日じっくり見てみます。

結局RTLならVerilog/VHDLで間に合ってしまうから、
システム系言語はビヘイビア合成ツールと組み合わせないと
意味なさげですね。

そういう面ではSynopsysが有利かな？
将来的に、ビヘイビアからフィジカル合成までツールが統一されれば
強力そう。
システム側の実装（ファームとかドライバとかのソフト）は
やっぱり普通のC/C++で書かなきゃだめなんだろうなぁ。

BPSGのCMPってなんか意味あるんですか？
とある工場で見つけて？？？って感じです。
BPSGの自体の元々の意味を考えると・・・

>>241
そーだよねぇ。
アニールの必要がないってことしか思いつかないけど。
でもそれに重要な意味があったりしてネ。

BPSGは、最近、たまにみかけます。
結構、CMP関連で話題になります。
CMP要らない膜にCMPする意味は、
どんなメリットがあるんですか？？

だれか教えて下さい。

>>243
最近のシステムLSIは低温化が必須で、BPSGがリフローするほど
高温の熱処理をかけられないから、CMPで平坦化を行っている。
BPSGじゃなくてHDP-SIOでも良いけど、前世代からの流れで
BPSGを使っているだけと思う。

HDPは、均一性が悪い膜が多いとかは無いんですか？
膜付け装置メーカーによるみたいですけれども。

これって、実際のところどうなんですか？
http://headlines.yahoo.co.jp/hl?a=20011110-00000864-jij-int

ロジック回路のマスク設計やってるけど、聞きたいことある？

皆様からの情報お待ちしております。
世間を震撼させた事件のクソガキ達を実名で公開しています。

http://topia.yam.com/home/aoiryuyu/pages/index.html

>>247
斜め配線は今後どのくらい増えていくのでしょうか？

斜め配線ってどんな感じなの？
多層のALが縦横じゃなくて斜めになってるということなの？

>>250
Ｘアーキテクチャ
http://www.semicon.toshiba.co.jp/release/eye/2001/200108.html
最初コレ聞いたとき、垂直方向に斜めになっているのかとオモタヨ。
そんなわけないか。

VDECの今回0.18試作するひといる？

>>247
老後をどう考えてます？

クロックラインとか電源メッシュとか、
配線関係はこれから発展する余地が有りそう。

>>251

ありがとう。ただ配線が斜めになるだけなのか・・・・
そんなにすごいことなの？某日本以外のアジア系メーカで作られてる、
ある製品にALの斜め配線がはいってたようなのを見たような、、、、
デザインルールで一昔前の製品で。T芝のはパテントになってるのかな？？

>>255

アナログ用のハードマクロや、メモリなんかだと今でも使われているらしいです。
（私は、アナログのレイアウト設計はしたことないですけど…）
上記のようなマクロは、特性や、レイアウトサイズが重要なので、手動配線を使って
います。
今回、東芝が発表したのは、斜め配線の自動配線ができるということです。
ランダムロジックは、ゲート規模が大きいため、手動配線は無理です。

0.18μとか0.13μとかのウエハーって１枚いくらすんの？

ウェーハの値段は、0.18とか0.13とかでは変わらず、
直径200mmとか300mmとかのウェーハサイズで決まるはずです。
(加工後だったら、CPUが作りこまれたウェーハと、DRAMが
作りこまれたウェーハだったら、めちゃ値段が違うでしょう。)

ウェーハにも種類があるから、一概には値段決められないと
思いますが...。

>>257
加工後の原価って意味か？(切り刻む直前)
それともチップになった時の売価って意味か？

>>257
いま日経CNBCで、アナリストがなんかしゃべってたんだけど、
曰く、200mm ウエハで８０００円くらいだって。
また、今年の春頃にインターネットで出てた値として、
200mm ウエハが＄７２、300mm ウエハが＄５００ちょっと、
だってさ。
ちなみに、三益半導体工業を注目株として取り上げてたんだけど、
知らない会社だ。

くだらない質問なんですが、
ウェハーの写真見ると、いつもちょっとカットしてる部分があるけど、なんでなの？
もったいない気がするのですが…

>261
オリフラかノッチのことでしょう。
位置決めに利用します。

>>262さん
あぁ、そういう事ですか。
前からの疑問が解けてすっきりしました。

>260
しねつ半導体の子会社

三益ったらシリコンウェハを作っている会社だよ。
他にウェハの再生とか。
まぁ三菱とか東セラ、コマツがウェハ作っているから小さな会社に見えるんでしょう。

今日ウェハを割ってしまいました。
鬱だ氏脳。

VDECでの試作1チップ130万くらいだって
失敗するなよってボスにおどされたよ。。。

>>267
失敗するなよ。

>266
漏れもこの前プロービングのときに落としました。
1mぐらい。でも割れなかった。結構丈夫だなぁと
思いましたが、落とした瞬間はさすがに心臓が凍
りつきました (w

>267
試作チップは高いよぉ。
うちでも50〜100万ぐらい。
今後の価値を考えると億超えるかも･･･。

ＳｉＣのメリットって何ぞや。

基本的なことなのかもしれないけど、BPSGってさー、
リフローした時に、偏析して異物状の突起ができるみた
いなんだけど、これって、異常だよね。
何が原因？？

>>272
キノコモード

ゲート長15nmのTrをインテルが開発したそうだ。
今度の学会で発表とか。トランジスタ単体で2.6THz動作するとか・・
をネットの日経でみた。
最近はゲート長、コンマいくつとは言わないんだなーー

いや、そのうちコンマ５ナノと言うさ。もうすぐだよ。

BPSGって湿気に弱い？

>>274
ソースきぼーん

>>277
ほれ。
http://ne.nikkeibp.co.jp/DSP/2001/11/1000009346.html
日経エレクトロニクス

>>271
SiNに比べてＫ値が低いこと。

semicon Japan での見どころって、なに？

ダイヤモンドステンシル

さっきの地震で縦型ＬＰ炉のチューブ割れていたりして。
そーいえば地震起きたってマシンって勝手にとまらねーよな。
せめて搬送系だけでも自動停止してほしいもんだ。

うちのは止るよ。
危ないやつは（ガス系）。
CMPなんかはがんがん動いてるけど･･･。

>>281
いまさらX線露光？それともEBリソ？

見所ないんじゃ、行くのやめとこっかな。

>>266
もれはSOIウェハおとしてわったぞ

俺のウェハー割った奴でてこい！ごらぁ！！！

文句あんなら自分で全部処理しろ。
いちいち作業依頼するんじゃなーい！
めんどくせーんだよっ。

トーカロ�鰍ﾁてどんな会社？

２ちゃんねるから本が出ます
http://ura.gozans.com/yoya-ku/reserv.html

>>286
すみません割りました。
宅配便（！）でウエハ送ったら粉々。。
1ロットすべてパァです。　泣きました。

>>290
もしかして佐川急便ですか？（ｗ

米AMD，Inc.は，マイクロプロセサなどの高速LSIに向けたゲート長が
15nmのCMOSトランジスタを開発した。キャリアがソースからドレインに
抜ける時間（ゲート遅延時間）はnMOSトランジスタでわずか0.29ps。
トランジスタ単体の動作速度に換算すると3.4THzに相当する。

たいへん恐縮です。私は、ｗｉｎｄｏｗｓ版のｗｉｎ　ｓｐｉｃｅ３　というｓｐｉｃｅ３
を使ってｃｍｏｓにもうひとつゲートをつけて
それを制御ゲートとしてβを変調する素子のデバイスモデルを考えています。
そこで、私はバルク(基板)とソースを短絡させて、ｍｏｓのノードを表記する
ところでバルクのノードを書くところをもうひとつのゲートの制御
ゲートのノードとして表現し，バルクをソースと同じノードであるということ
を表現したいのですが、いろいろとｓｐｉｃｅの本を読んでみたんですがよくわかりませんでした。
それで、申し訳ありませんが、お暇で分かるのでありましたらメールを返信して頂ければたいへん
ありがたく思います。 m1 1 2 0 0 mn l=10u w=20u
↑これ

ところで、SEMICON Japan開催中ですが、今年はどんな感じでしょうか？

>>2９３
ＳＰＩＣＥ以前にキミの日本語が理解できん。

>>293
最初始めましたのあなたは、その質問に関した疑問に
http://www.oki.com/semi/datadocs/doc-jpn/kgf1531.pdf
解決の多くに渡って致しましたことで

290さんへ
私もウエハー割りました。
某薬品で、塗布し　炉内で強制乾燥させなくてはいけない
ウエハーをおかげでロツトはすべてパー
最低３００万パー！始末書の雨嵐・・・

なので気にしないでもいいのでは？

某サイトで見たんですがパワー半導体って何ですか？

埋め込みチャネルって何ですか？

某サイトって何ですか？

　半導体の設計の教科書は、ほとんど米国のものが多い。
どうして日本には設計の教科書がないのか。設計を勉強しようと
すると英語で勉強しないといけない。英語が読めない人は
勉強ができません。これではなかなか大変です。
しかし、米国の教科書は良いテキストが多く役に立ちます。

>>298
IGBTとかIPMとかで再検索してください。

>>301
某メーカーではＴＯＥＩＣ６００点未満の社員は
賞与１０万円のカットおよび昇進の見こみはありません。

まじかよ！外資？

>>301
外資じゃないけど、うちも６００点以下だと昇進できません
ボーナスカットはないけど

うちもそうしてほしいよ
短大卒のプロセス屋がえらそうにしてちゃアカンのだよ

>>305
マジ？

８インチウエハで１１５０℃のドライブしたいんだけど、
炉入れ温度→プロセス温度までの昇降温レートステップ
とどんなん？
おしえてくんなまし。

それって、教えてイイのか！？
社外秘じゃないの？

わははは。

陰プラって、危険な装置ってきいてるけど
どの程度危険何やろ？
実は、俺は担当部署に配属されたものの、なんの研修も教育もなく
いきなり、今日ソースパーツなる怪しい部品の洗浄をやらされた
なーんか、ぷーんってにおいがやばそうだったけど
普通、なんか防具とかつけるんだろか？
当然うちの部署では忙しいので、そんなの取りに行ってる暇なく
普通にスコッチさんで磨いたけどね、、、、

Ｘ線ばりばり。
それってヒ素で汚染されているやつじゃねーか？
それかリン付きとか。

陰プラ担当させられて、ソース交換とかチャンバークリーニングとかやってます。
安全口臭も教育もなくいきなりやらされているで、砒素とかの有毒性を知らずに
チャンバー触ってしまった、がんになる前にやめようと思うけどどうかなあ。
被害者いたら、レス頼む！

層間絶縁膜についてお聞きしたいのですが、ＳiＯ2膜よりも少しＣ（カーボン）
を入れたＳｉＯ：Ｃ膜の方が誘電率が低くなるのはなぜでしょうか？

良い、プロセスの入門書って何ですか？

カーボンは電気を通すからだろ。

SiNだと>45にありましたように絶縁膜RIEのストッパ、
金属窒化膜(TiN、TaNとか)だと配線のバリアメタルの
イメージですね．私の場合．

↑
すげー亀レスでした…欝だ死脳

>>318
もうちょっと詳細ｷﾎﾞﾝﾇ、お願いします。
イマイチ解りませぬ。

院プラ作業者は、男の子が生まれなくなるよ。

陰プラの作業者だけど、危険手当つかないかなあ？

>>316
318とは別人ですが
誘電体（SiO2）の多結晶中に導体（C）の多結晶があると
双極子モーメントが小さくなる　ということではないですか。
そんな単純な話ではないのかな。
ちなみに C は C のままなのでしょうか。SiCになったりしないのでしょうか。
SiCになったとしても分極が小さくなることに変わり無いですが。

院プラって何ですか？

淫プラ

淫プラってなんですか？

イオン陰プラ

いんぷらって単にまっすぐ打ち込んでるだけだと
思っていたけれども、最近は角度付けて打ち込ん
でるんだって。どうやってウェハ全面に精度よく
打ち込んでいるんだろ??

実効質量を教えてください！！何でもいいです。
分かりやすい参考書でもいいし、ホームページでもいいです。

>>330
電気屋さんだと実効質量って言うのか？
Googleか何かで有効質量で検索してみ。

>>331
どこ探しても納得できるところがないんですぅーー。

今日からオシエテ学生くんへのレスは有料になったんだ。キミの場合４文字
だから4000円プラス税を先に払い込んでくれや。よろしくな。

>>333
口座番号晒せ

>>329
最近どころか、かなり前からだよ…。

洗浄装置はどこのがよい？

ＥＣＲとかマイクロ波使う装置って、マイクロ波の漏洩対策してます？
見えないだけに危険な気がするんですが。

>336
汚れが落ちればどこでも一緒。

>324
ＣはＣＨ３の形で入っていること多し。
双極子モーメントも効いてるとおもうけど、Ｆｉｌｍ　ｄｅｎｓｉｔｙの方が
影響大きそうな気がします。

>335
ポケットインプラだっけ? ゲートエッジの真下付近を濃くするやつ。
でも、ゲート間隔は物によってまちまちだし、正確にできるの?
(ちなみに、漏れは設計屋なので...ちょっとした疑問です)

>340
かなり前からと言えばチャネリング防止じゃない？

一様に傾斜角与えてインプラするのってそんなに難しいものなの?
僕も CAD 屋なので今一つその難しさが理解出来ないんですが。
でも通常4度くらい基板傾けて注入するんじゃないんでしたっけ?

>>331
電気屋でも有効質量だ

インプラ（特に大電流）って、巨大なディスクを凄い勢いで
回転させて、注入してるじゃん？
このときかなり発塵してると思うんだけれど、
それがウェーハ上に付着しても平気なのかな？

見るからにゴミでまくりなんで、他人事ながら心配（ｗ

>>337
マイクロ波漏洩試験器というのがあって、時々検査してるから大丈夫
しかし、「手で触ってみて熱さで漏れているかどうかは分かる」という
ベテランがいた。　　こいつには恐れ入ってしまったな。

携帯電話なんかに使う　低温ポリシリコンＴＦＴにも、イオン注入が
あるけど、でかいよ。　４０〜７０ｃｍくらいのガラス基板を使うん
だからムリ無いけど。　あと、昔は、質量分離無しがほとんどだった
けど、最近は分離有りも増えてきた（けど、もっとでかい装置になる！）

age

これってなにを見るの？
ニュース速報＋より
http://news.2ch.net/test/read.cgi/newsplus/1014806806/
　カメラレンズ製造の栃木ニコン（大田原市実取、岩崎純社長）は、未開拓電磁波と
呼ばれ、各分野への応用が期待されている「テラヘルツ光」を利用して、半導体を
検査する技術を開発した。

チッ化膜はパッシベーションと言う、SiにNを含有させるとバリア性が向上する。
今、トレンドのCu配線では、Cuの拡散防止のためにTaSiN、などNを含有させてバリア性を確保
している。層間絶縁膜はどうだ？気になるか？

>>349
TaSiNは、まだ先の話ではないでしょうか？
現状レベルでは、TaNだと思いますよ。
TaSiNは、その次の候補の１つではないでしょうか？

ＮｃｈＭＯＳの場合、ポリSiゲートはＮ型、Si基板はＰ型
ですが、フェルミレベルは同じになるので、Si基板と
酸化膜界面ではSi基板側のバンドが下側に曲がっているのですよね。
ところでバンドが曲がることによりSi基板の界面は
Ｎ型化してしまうことになりませんか？
つまりデプレッションＭＯＳになってしまいませんか？

でも現実にはエンハンスメントＭＯＳのままなのですが、
このあたりの理屈はどうなっているのでしょうか？

　そのとおりデプレッションＭＯＳになります。そこでインプラでゲート直下のド−ズ量を
調整するか。ゲート酸化膜を薄くすることによってエンハンスメントＭＯＳを作っている。
ＰＭＯＳではデプレッションＭＯＳには成りにくいので、この問題で悩むことはあまりない
です。

はじめまして、レポート作成に明け暮れる学生です

ｎ型、およびｐ型に含まれている不純物の元素名を
知る方法を教えてください。

Ｘ線をあてて、格子定数を計算すればわかるはずだとレポートに書いたら
差し戻しされました。
今考えてるのは、電磁場を当てて光電効果による
電子の飛び出しがどの振動数から行われるかを計測すればいいと思っています

お願いします

pnp npn結合か・・・・懐かしい

>>353
アルゴンレーザを照射してフォトルミネッセンスを取る。
ロックインアンプを使ってスペクトルを分析すると不純物が分かるよ。

>>355
ありがとうございます。

ちんぷんかんぷんな単語が多いいですけど
頑張って調べます。

ttp://www.hamq.jp/i.cfm?i=DEHIO
面白いページハケーン。
携帯のページだからパソコンからは見れないよ

age

>344
打ち込むのは±７度か角度によっては１０度まで傾ける注入がある
ゴミ？大丈夫だろ？ちゃんとモノできてるし（藁
>315
燐で鼻血出すなよ！砒素で内蔵おかしくするなよ・漏れはもう手遅れだろうケド（藁
X線バリ浴びてるはずだけど男の子だったぞ・仕事さぼってるのばれちった（藁

角度付き注入（±有り）　　　　　０度注入
＼ |
＼<=====<===<=====<======= |<====<====<====<====
＼ |
さらにウェハーを回してステップ注入もあるぞ！

>353
それくらい町中の本屋に売っている「やさしい〜」シリーズにも書いてあるぞ！
ンな基本的なこと聞くなヴォケ！オシエテ学生くんへのレスは有料だ！
>知る方法を教えてください。
偶愚留行け！

教えて君です　教えて欲しいことがあってきました。
プロセス技術を勉強するにはってことです

>352
＞ゲート酸化膜を薄くすることによってエンハンスメントＭＯＳを作っている。
ゲート酸化膜薄くするとＶｔｈ下がるんじゃなかったかな。352さんがまたここ
に寄る可能性は小さいので、だれでもいいから詳しい人教えて。

大阪テレビ？見てますか？
半導体のことやってる

共鳴トンネルダイオード

>>359
つーか、DISKの回転速いから>>344が考えてる五味というのは
飛ばされちゃってつかないよ。
印プラの五味はファラデー系からの放電とかからが大半だと思う。

>>361
そうだよね。ゲート酸化膜厚いほど、しきい値電圧は上がるはず

>>363
RTDって実際に使ってるの？ってか作ってるの？
いろいろ論文読むけど、実用化の期待があるのかどうか聴きたいよ。

基本的にしきい値を調整するためにゲート酸化膜厚はいじりません。

>>361
　産業図書から出版されている　S.M.ジィ−の半導体デバイスの２２０ページに説明あり。

>>367
ある半導体メーカーでは、しきい値をゲート酸化膜厚を管理して、管理値に入っていない
場合、剥離後、再生するそうです。確かに調整はしません。

age

２００ｍｍ、３００ｍｍのベア、エピの平均価格って
それぞれどんなもんでしょうか？
ＳＯＩなんてやったら殆どのメーカーは食って行けないと思うのですが、
次世代のデザインルールは０．１０を切りますね。
ウェーハの平坦度がデバイスの歩留まりに効くのか良く解らないのに、
平坦度はデザインルールと同値です。なぜなの？

>>366
mobile HEMT HFET 富士通　みかか

このたび半導体業界で内定でたんで、勉強しようと思うんですけど
当方、化学（有機＆無機）専攻で希望職種としては生産技術で出しました。
開発とかは無理と思って出してしまったんですが（＾＾；

化学系の人が配置されるものとしてどういうものが考えられますか？
勉強しようにも、どういう部署で化学系のものが配置されるのかまた〜くわからないもので・・・

>>372
化学ならプロセスかデバイス屋　まれに生産管理。
必要な知識は、韓国語もしくは中国語（北京か広東）
それ以外には無い。

>>373
あんまりホントのこといって夢壊すなよ・・・・

>>372
外国語勉強しとけ。申し訳ないが、プロセスなんて
たいした仕事じゃあない。オペレータに毛の生えたような
もんだ。

http://ex.2ch.net/test/read.cgi/korea/1027098364/l50
参考にしてくれ！
韓国系だが。

MOSFETはゲート長が１５ｎｍになっても動作することが研究レベルで
報告されてるみたいなんですけど、そこで疑問がわいたのですが、皆さんは
どのようにお考えですか？
疑問）集積回路として１５ｎｍ−MOSFETを実用化するために今後課題となると
想定される技術課題項目を、材料・プロセス・デバイス・回路・アーキテクチャ・
アルゴリズム・その他をあらゆる工学分野の中から思いつく限り列挙すると
どのような課題が考えられるのか。

>>376
間違えれば会社が即あぼーんするレベルの金を、
いかに騙し&洗脳してスポンサーに出させるかだね。
それだけだよ。

>>376
金

>>376
377、378がいうようにお金がすべて。それと、そのMOSFETを使って湯水のように開発に使ったお金を
回収できる商品があるかどうか　？　CPU　一個100万円で買うやつは消費者にはおらんだろう。

いまのままではもうだめぽ

>>370
300mmのエピタキシャルウエハーなんて売っていません。高くなりすぎます。ベアウエハーはこなれてきて、
一枚、5万円前後です。デバイスを作るようなウエハーだともうちょっとかな。平坦度はウエハーサイズも
さることながら、使用するリソグラフィーの技術により厳しくなる。ArFなんかだと焦点深度がかなり小さい
ので、平坦度も良くしないとチャンとパターンを作ることが出来なくなる。

>>381
　エピウエハを使わないと、クオータミクロン以下のCMOSは作れませんが
皆さん、自社でエピ成長をしているのでしょうか？

>>デバイスを作るようなウエハーだと
　このウエハには、もうエピを積んでいると思われます。

>>382
381です。エピタキシャルウエハーを使う理由を知っていますか　？　その答えがわかれば、
今のプロセス技術でエピタキシャルウエハーを使わなくても90nmのデバイスができます。
宿題にしておきますので、自分で調べてみてください。（相当デバイスとプロセスの知識
がないと難しいです。）

>>383
ウエハの平坦度を上げるのエピを使っていると聞きましたが平坦度０．1μｍでも、
90nmのデバイスができるということはＣＭＰを使って平坦にしているので段差が
０．1μｍないので、出来てしまうと言うことですね。

>>381
ArFは焦点深度自体はKrFとそんなに変わらないよ。
ただ、細かいパターンを焼くためには、NAを上げる必要があるため、
焦点深度が小さくなってくる。
この辺は、PhaseShiftMaskやレジストから改善するしかない。
90nmのプロセスでもリソでは0．4umくらいの焦点深度は確保してるはず。
最近は、ポリSiの表面荒れは研磨や、ハードマスク、
ＢＡＲＣなどを使う事でリソに影響が無い程度にはできるよ。

>>384
381です。ウエハーの平坦度を上げるためはエピは使いません。
>>385
90nmのデバイスを作るためにはNAをあげなければなりませんのであなたもおっ
しゃっているように焦点深度はやはりKrFに比較してArFは小さくなります。
ではなぜエピウエハーを使うかですが、MOSデバイスということで限っていう
と、ラッチアップ、アルファ線によるソフトエラー（DRAMだけですが）結晶性
の改善による接合リークとか絶縁膜のリークの改善のためです。これらの改善
はエピウエハー以外でもでき、しかもそのコストがエピウエハーのコストより
安くできるため、エピウエハーは必要なくなったというのが現実です。確かに
1.0umの時代にはエピウエハーを使っていましたが、今はMOSデバイスに関して
はほとんど使っていません。　まだ、バイポーラとかパワーデバイスでももち
ろん使っていますがね。

>>386
KrFもArFも現状のNAは0.7くらいで同等だと思われるのですが。
今後、65nmとかの世代を狙うには、ArFもNA0.8以上を目指すしかないとは思いますが。

>>387
そうですね。65nmに行くにはNAをもっとあげないとね。まあ、それ以外にも
レジストプロセスもしっかりしないといけませんが。それにそろそろ酸化膜も
限界ですしね。配線の層間絶縁膜のkももっと下げなきゃいけないし。やること
はいっぱいあります。ITRS通りいくのでしょうか　？　ムーアさんに聞きたい
ですね。

究極のLOW−K層間膜は空気。　エアギャップって実用化する？

>>389
配線、パッケージの方法次第ではないでしょうか？
いい方法があればやるだろうけど、無理だろうな。。
実際、そこまで低いｋ値が必要かという議論もあるが。

>>388
酸化膜は、やっぱり、今後はHigh-kでしょう。
しかし、新しい材料が次々と入ってくる
90nm以降はコストも時間もかかって大変ですね。
レジストも薄膜化をすすめて、
新しい材料との組み合わせも考えねばならないし。。

ITRSは未だにIntel主導でロードマップが決まっています。
実際にはITRSよりも早く技術が導入されているわけだけど、
ITRSでこればかりは無理だろうと言う部分って何かあります？

ウエハーの文献にscribe line structure というのが出てきたのですが、これは何のことか教えてください

>>391
チップ間の隙間のことだと思うけど
（隣のチップとの隙間）

出来れば、文献の名前とページ数書いて。

シリコンの格子欠陥について勉強したいと思っています。適当な教科書を紹介していただけないでしょうか？

私はプロセス技術者ですが、
欠陥についてはあまり詳しくありません。
よろしくお願い致します。

卒研で聞かれてわかんなかったんですが
スパッタリング法でArをよく使うのはなぜですか？
誰か教えてください！！

希ガスは化合物を作りにくいから。
例えばＡｌをスパッタするとき、酸素や窒素を使うと
Ａｌ２Ｏ３とかが出来る。そういうのがいやな時は希ガス系
を使う。
またＡｒは希ガスの中では安くコストパフォーマンスがいい。
ＨｅやＫｒでスパッタしてる論文も見かけるがお遊びみたいな
もの。採算が取るのが大変だろう。

グレーチングの下にノートＰＣ落としたヤシいるか？

>>393
「格子欠陥」って本がある。
出版社忘れた。難しかったけど、ためにはなった。

半導体の会社って面白いの？
1センチ平方に200万個の素子がつまってるんだっけ。まじどうやって設計してんのさ。
考えただけで発狂しそうになるね。設計図すげーでかくない？

>>398
一人10万個くらいずつ分担して皆で素子の配置図を専用紙に書き､最後に広いホールで
全部を並べてチェックするんです。皆プロだから大丈夫ですよ。

>>399

>>399
ありゃ大変だよ。

一人で10万個もorとかandとかやってんの？
マジカヨ

あぼーん

>>402
10万ゲートなんか小さい部類の回路ですよ。皆平気で作ってます。

>>399
楽しそう

ＣＭＰの終点検出ってどうやってるの？
ＣＭＰプロセスエンジニアの方、教えて下さい！

デジタルはプログラミングと大差ないよねー。
高周波アナログとか分かってる人いないの？ｓパラメータとか。
HBTとか。RTDとか。HEMTとか。

改良型ＬＲＭはどうですか？

ハードとソフトどっちがおもしろい？

>>408
シーケンスに若干問題アリ。

ＳＥＭＩＣＯＮ 逝ったﾔｼ、今年の見所はなんですか？

http://curry.2ch.net/train/kako/1024/10246/1024677387.html

セミコンですが、ＯＭＲＯＮのブースの女がコスチウーム最高ざんす

オムロン必死だな
http://biztech.nikkeibp.co.jp/wcs/leaf/CID/onair/biztech/scrap/219687

　ＣＭＯＳエリアセンサーのフォトダイオードの暗電流を減らすにはエピウエハを
使えばよいのでしょうか。知っている方がいれば、ご教授願います。

中古の製造装置ってどうですか、検索してもあまり出てこないので。
使ってる装置とか、売ってる会社とかおしえてくださいませんか

自動ドアの動作原理についてわかることがあったら教えてもらえませんか？
サイト、文献でもありがたいです。

以前、プリント基板を売っていましたが、転職して（電子アウトソーシング系）
）半導体も売らなければならなくなりました。（主に受託ＬＳＩ開発です。）
はっきり言ってちんぷんかんぷん�Wです。
基板と似ているようですが、やっぱり内容的には違うし難しそうですね。
ガイシュツでしたらスマソですが、どのようにして半導体を覚えれば
よいでしょう？漏れは営業マソなんで、売れればいいのですが、
このままでは、客先に提案なんて出来ないし、売れそうに無いし・・・
それに金額的に基板を売る値段の１０００倍くらいのものもあるしね。
だから、問題あったときにわからなかったんです！なんてのも通用
しないだろうしね。
　誰か、半導体を知るためのよいアドバイスをお願い致します。

半導体と聞くとInPとかGaNとか物性のことを思い浮かべるな。

日経マイクロデバイスでも読めば？

噂に聞く新型BGAの生産情報ｷﾎﾞｰﾝ！

・・・VFLGA?

>>416
てかちゃんと検索してるのか?
例:used＋Endura+AMATでぐぐれ

ＳＥＭＩのＦ４７って、みんな対応してますか？
５０％サグで１秒なんて、とてもウチの装置じゃもたないんですけど、、、。

唾液にもＨＩＶウイルスはあるんだよ！　　　
これで簡単検査しよう
セックスも命がけ！
http://www.labora.jp/hiv/index_pc.html
http://members.goo.ne.jp/home/oraquick

http://britneyspears.ac/physics/basics/images/britneycbvb.jpg
おっぱいMBE成長？

年も明けたので2002年の半導体のトレンドについて語りませんか？

Cuってどうよ

SEMI F47(Specification for Semiconductor Processing Equipment Voltage Sag Immunity)

か...

（＾＾）

（＾＾）

プロセス技術者ってのはどんな仕事をする人たちなんだろ？
就活中なんで、ちょっと気になる・・・

>>><a href="http://science.2ch.net/test/read.cgi/kikai/1000129333/406">406</a>
CMP終点検出は，研磨トルクの変動で行う。

>>><a href="http://science.2ch.net/test/read.cgi/kikai/1000129333/432">431</a>
プロセス技術者：
半導体産業の中の3K。
設計→デバイスの無茶を自らの無謀で実現してやる，おしごと。
そしてラインのおっさんたちからも，「はやく（測長）SEMあけろ」とか
いわれて「すんません」と頭を下げるのも，おしごと。
装置メーカに飲みに連れて行ってもらえるのも，おしごと。
そしてまた，使えない装置をつかまされて諸共に心中するのも，おしごと。

やめといたほうが吉。

しまった！HTMLごときでまちげーた！
逝ってくるのでゆるしてチョソ。
スマソ＞ALL

>>432
プロセス技術者やって６年。
アホ営業の未来予想図を実現しなきゃならないのもお仕事。
現場を暗示にかけて、いいと思い込ませてやる気にさせるのも仕事。
会社に寝袋持っていくのも仕事。
トラブルでケータイで呼び出されるのも仕事。
プロセス技術者を何でも屋だと思っている人数多し！

ホント？某半導体メーカーのお偉いさんは、こうおっしゃいました。アッシングで
ピュアＯ２はもったいない！！！エアーでいいんだよエアーで！ホントに飯野化よ
ちょっとおかしい人だと思うけど・・・

>>433-435
とりあえず、すごい大変そうってのは伝わってきました・・・
んでは、やっててよかったーみたいな事はないですか？

>>433
＜そしてラインのおっさんたちからも，「はやく（測長）SEMあけろ」とか
＜いわれて「すんません」と頭を下げるのも，おしごと。
ﾜﾗﾀ
ドキュソにまで馬鹿にされるのか。

<a href=438 target=_blank>>>438</a>
まぁそんな「DQN」も、いいとこあるよ。
仲良くなると、「社運を掛けた」ロットをどけてでも
しょーもない実験させてくれるからね。

なんだよ、またやっちまっただよ。↑HTMLミス。
おかしいなぁ。ソース見たりしてやってるんだが...。

スレ厨房でスマソ＞ＡＬＬ

>>440
ふつうに＞を2つ書けばタグはホストがわで埋め込まれる。

スレ違いsage

シランと水素の混合ガスを排気しようと思ったら、
やっぱ窒素希釈しないとあぶいよね。

>>442 可燃+可燃 DRYのｹｼから火噴く。 混合しなくともN2ﾊﾟｰｼﾞしる。

今注目されてる技術とか、こんなものがあったらいいな〜みたいのってありますかね？

無重力空間でのデバイス製造。これが出来れば、いいと思いますよ。

元気ないですねぇ・・・
なにか話題はないのかっ！！

トルネードバルブどうよ

過去ログです。
1: http://page.freett.com/dat2ch00/030107-1041260616.html
ﾏﾀｶ[]乱交サークル個人情報漏洩[]ｱﾎ
2: http://page.freett.com/dat2ch00/030107-1041268516.html
ﾏﾀｶ[]乱交サークル個人情報漏洩[]ｱﾎ 【part2】
3: http://page.freett.com/dat2ch00/030107-1041274177.html
ﾏﾀｶ[]乱交サークル個人情報漏洩[]ｱﾎ 【part3】
4: http://page.freett.com/dat2ch00/030107-1041288143.html
ﾏﾀｶ[]乱交サークル個人情報漏洩[]ｱﾎ 【part4】
5: http://page.freett.com/dat2ch00/030107-1041311110.html
【岡ちゃん】乱交サークル個人情報漏洩【最高!】Part5
6: http://page.freett.com/dat2ch00/030107-1041321139.html
【岡ちゃん】乱交サークル個人情報漏洩【最高!】Part6
7: http://page.freett.com/dat2ch00/030107-1041353460.html
【岡ちゃん】乱交サークル個人情報漏洩【最高!】Part7
8: http://page.freett.com/dat2ch00/030107-1041609085.html
【岡ちゃん】乱交サークル個人情報漏洩【最高!】Part8
9: http://2chlog.homeftp.org/20030203/1041773755.html
【議員の息子】乱交サークル個人情報漏洩!【会社役員】Part9
10:http://2chlog.homeftp.org/20030203/1042853091.html
【議員の息子】乱交サークル個人情報漏洩【PWC大ちゃん】Part10

↓↓↓↓↓★ココだ★↓↓↓↓↓
http://www.pink-angel.jp/betu/index.html

Ｋ−１／あ行 岡崎邦● ４５ 2002.12.07 　　　　　　「１回参加」
株式会社　●ピード･インダストリーズ　http://www.speed-group.co.jp

半導体メーカーさんですか？

実装技術でなんかいい本無いの？

エロ求む
http://homepage3.nifty.com/digikei/ten.html

>>436

Low-k世代だとアッシングは非常に重要なファクターで
あるはずだが。例えばDual Damascene作るときにいかに肩落ちなく
材料へのダメージなく高速、パーティクルなしで実現するか、すげー大変。
そのオヤジ、イラクにでも逝って人間の盾にでもなった方がいいよ。

それぞれに言いたいことは沢山あるでしょうけど取りあえずこんなデータもあるんです。
少しは溜飲が下がるのではないですか。

http://pakopako.misty.ne.jp/enter.cgi?id=fdeai

　　　______________
　／:＼.＿＿＿_＼
　|:￣＼(∩´∀｀)　＼　　＜先生！こんなのがありました！
　|:在　 |:￣￣ U￣:|
http://saitama.gasuki.com/kaorin/

↓↓↓↓↓★ココだ★↓↓↓↓↓
http://www.pink-angel.jp/betu/index.html

（＾＾）

（＾＾）

女子トイレ内を隠し撮りで京大整形外科教授逮捕−京都

・京都市下京区の阪急河原町駅で、京都大学整形外科教授　N村孝志容疑者（５４）を
　女子トイレ内を隠し撮りしたとして、警視庁は軽犯罪法違反の疑いで逮捕した。
　近く同容疑で書類送検する。

　調べでは、教授は３月２９日午前０時１０分ごろ、京都市下京区の阪急河原町駅の
　女子トイレで、手を伸ばして個室内を上からデジタルカメラで撮影しているのを駅員に
　発見された。
　同容疑者は容疑を認め「ほかにも１０件ほどやった」と供述。
　同容疑者は現在京都大学整形外科の教授で、専門はリウマチ。

　京都大学は「事実関係を確認したうえで、厳正に対処する」としている。

Photomask Japan 開催中age

　　 ∧＿∧
　　（　　＾＾ ）＜ ぬるぽ（＾＾）

アナログＬＳＩの設計部の方いますか？
アナログ部門ってハード的な事も結構やりますよね。
半田ごて握ってオシロつかってます？

http://homepage.mac.com/hitomi18/

「興味のある半導体材料、又は半導体デバイスについて書け」
というレポートがでたのですが半導体自体なんなのかよくわかりません。
参考になりそうなHPがあったら教えて下さいｍ（＿　＿）ｍ

>>464
中に入っているEmotion Engine, Graphics synthesizerは
かなり最先端の半導体だぞ。
http://www.jp.playstation.com/

http://homepage.mac.com/ayaya16/

日本の開発してる新型メモリっていつ量産できんの？

>>464
GaN InP SiGe とかな。

おいこら！もっと勉強しる！
日系マイクロのヘッドライン程度の知識でどうするよ？

>>462
測定で使っています。
設計と測定を分業しているところもあると思いますが
うちは両方やる人が多いです。

━―━―━―━―━―━―━―━―━[JR山崎駅（＾＾）]━―━―━―━―━―━―━―━―━―

>>462
オシリつかってます。

>>462
設計者だけど、出来上がったウエハに針立ててオシロで波形見たりしてます。

工場に測定依頼することも出来るけど、自分で見るのが手っ取り早いんだよね。

おまいら！　久しぶりのでっけえ祭りだ！　千葉県警はとっとと逮捕しろ！　

　　　　　　【しつけの悪さを注意され逆ギレし殴ったDQN親】

（略）殴ろうと思ったら弟が横からやってきてボカッ！バコッ!!
少しするとヒデも出てきてまたもやバキッ!ボカッ！バコッ!!
「アタシらがしつけの悪い親だよ！！」と言うと「すいません、すいません!!」と泣きそうな顔で謝り、ガタガタ震えていました。
殴るヒデの手を止めようとする店長の手を押さえ、「店のためだよ」とワタシが言うとすんなり手を引っ込めたということは殴られても仕方がないなと店長も思ったのでしょう。
ヒデは店長にも「お前んところは従業員にこういうことを平気で言うような教育をしているのか!と怒鳴りまくり。かなり大暴れしてしまいました

↑こいつら傷害罪の他に、「恐喝」「威力業務妨害罪」「脱税」まで日記で暴露してますｗ

【わんわん】JOYと愉快な仲間達6匹目【共和国】（暫定的な大本営）
http://ex.2ch.net/test/read.cgi/net/1053565837/
「しつけの悪さを注意され逆ギレし殴ったDQN親」のまとめ
http://www.updown.org/toku/dqn.htm
簡単なJOY騒動まとめ
http://homepage3.nifty.com/rose_au_monde_club/joy.html

　　　 　∧＿∧
ﾋﾟｭ.ｰ　(　　＾＾ ） ＜これからも僕を応援して下さいね（＾＾）。
　　＝〔~∪￣￣〕
　　＝ ◎――◎ 　　　　　　　　　　　　　　　　　　　　　山崎渉

あのぅ、UJTとダイアックについて詳しい方いらっしゃいませんか？？

　__∧＿∧_
　|（　　＾＾ ）|　＜寝るぽ（＾＾）
　|＼⌒⌒⌒＼
　＼ |⌒⌒⌒~|　　　　　　　　　山崎渉
　　 ~￣￣￣￣

美少女コスプレイヤーのパンチラと
パイパンおまんこが見れるサイトを発見でつ！！！
http://plaza16.mbn.or.jp/~satchel/idolno_omanko/

パイパンおま○こは本当に美しい…　(*´∀`*)ハァハァ

http://homepage.mac.com/hiroyuki44/jaz05.html

　　　 (⌒V⌒)
　　　│ ＾ ＾ │＜これからも僕を応援して下さいね（＾＾）。
　　⊂|　　　　|つ
　　　（＿）（＿）　　　　　　　　　　　　　　　　　　　　　　山崎パン

トランスメタのイフィシオン、90nmで富士通が作るんだってさ。
富士通って意外とすごいんだね。何をやっても二流ってイメー(略
だれかそこで働いている人いる？

>>481
プロセス屋は結構すごいよ。設計屋の自己満足くそ設計を
作っちゃうからね。でも、設計を凝りすぎるとプロセスに金が
かかるから、なかなか儲からない...

ウェーハ上の付着物防止、汚染防止の対策方法を教えて下さい。

稀に見る糞スレ
http://human2.2ch.net/test/read.cgi/owarai/1066010965/l50
＠お笑い小咄

FIBについて勉強中

>>485
使い方を？

ttp://www.labs.fujitsu.com/fala/fib1.html
ダイヤモンド加工に使うんでしょ？

age

age

プロセサってなんですか？
http://ne.nikkeibp.co.jp/NMD/2004/0401/index.html

>>490
普通にprocessor（演算処理IC）のことを指すと思うが。
この分野はTIなんか強いんだろうが、インテルも出しているんだね。
http://ascii24.com/news/i/tech/article/2003/02/13/641815-000.html?geta

鉄「だからどうしてくれんだよ守ぅ!!
守「ご…ごめんなさい　僕…
鉄「ごめんですむかよ!!　見ろよこれ
守「で…でもぉ
姉「守…どうかしたの?
鉄「守がCMPでしくじっちゃったんだよそのウェハ!!　僕が持ってきたやつ!!
守「ごめんよ鉄雄　僕　製造しなおすからさぁ
姉「そうね…私もお金を出すわ鉄雄君　何工程くらいするものなの?　これ…
鉄「フン!!　お金なんてもらってもダメだね　だって僕ら買えねぇもん　IBMのだし
　　親戚の兄ちゃんにもらったんだ　製造なんてできっこないだろ!!
姉「ま…守　あなた　あんなの開発してるの？
守「…
鉄「そうだ!!　姉ちゃんでいいや　
姉「え…
鉄「姉ちゃんがこのウェハの代わりをしてくれたら　弁償しなくていいよ
　　おい守　　姉ちゃんの名前は!?
守「………　み…美奈姉さん
鉄「美奈　服をエッチングさせろ!!
姉「えっ?
鉄「エッチングだよ　早く!!
姉「は　はい…
守「ね…　姉さん
姉「て…鉄雄君　やっぱりやめましょう　こんなこと…ね
鉄「ダメだ!!　だったらこのウェハ成膜して使えるようにしてくれよ

　　　　　　　 lヽ ﾉ l　　　　　　　　ｌ l　ｌ ヽ　　 ヽ
　 )'ｰーノ(　 |　|　 | ､　　　　　 / l｜ ｌ　ハヽ　　|ｰ‐''"ｌ
　/　Ｐ　　|　|　|／| ﾊ　　/ / ,/ /|ﾉ /l /　ｌ l ｌ|　ｌ　 Ｃ ヽ
　l 　 ･　　i´ |　ヽ､| |ｒ|| |　//--‐'" 　 ｀'メ､_ｌﾉ| /　 ・　 /
　|　 Ｖ　　l　 トー-トヽ| |ノ　''"´｀　　　ｒｰ-/// |　 Ｖ　｜
　|　 ･　　 |／　　 　 | l ||､　''"""　 j　""''/ | |ヽｌ 　・　｜
　|　 Ｄ 　 |　　 　 　 | l |　ヽ,　 　― 　 ／　| |　ｌ　 Ｄ　 |
　| 　 !!　 |　　 　 /　| | |　　 ` ｰ-‐ ' ´||　,ﾉ| |　|　　!!　｜
ノｰ‐---､,|　 　 /　│ｌ､l　　　　　　 　 |ﾚ' ,ﾉﾉ　ﾉハ､_ノヽ
　/ 　　 　 　 ／　ノ⌒ヾ､　 ヽ　　　 ノハ,　　　 　 |
,/ 　 　　　,イーｆ'´ /´　　＼　| ,／´ ｜ヽl　　　 　 |
　　　　 ／-ト、|　┼―- ､_ヽﾒr'　, -=ｌ''"ハ　　　　|　 ｌ
　　 ,／　 　|　ヽ 　＼　　_,ノｰｆ' ´　　ﾉノ　 ヽ　 　｜　|
､_　　　 _ ‐''ｌ　　`ー‐―''" ⌒'ｰ--‐'´｀ヽ､_ 　　_,ノ　ノ
　 ￣￣　　 |　　　　　　　　　　 ／　 　　　　￣

>>492-493
ﾜﾗﾀ

>493
続きのウェットプロセスもｷﾎﾞﾝﾇ

仕事がラインの都合に左右されるとめんどいなあ。
強引に割り込むと自分の残業は減り、他人の残業が増えるなんて。
面の皮が厚いと楽できるのかな。

ムーアの法則とフレミングの法則の違いがわからないエンジニアって結構いますねあちこちに

>496
そうだろうね。面の皮厚いのと、声がでかい人が出世していくからね。
周りの人には嫌がられるけど。

SEMでパターン断面観察したいんだけどどうやって切ったらいい？
何か良い方法ありませんか？パターンは0.15μL&Sです。

そのパターンの長さによるんじゃない。
100um位あればダイアモンドペンとピンセットで劈開できる人もいるし
無難にFIBかな。装置なければ外注になるけど

劈開ってうちはウェハのエッジにダイヤモンドペンで傷つけて
２本のピンセットでその傷をはさむように持ちウェハを山折する
感じで割ってたけど
机にテープで細い銅線(何でもいい)を貼り付けてペンで付けた傷を
銅線に合わせて銅線の上に乗っけたウェハの左右をピンセットで
上から押すと簡単に失敗少なく割れますね。

SiとSiO2の界面準位密度をMOSの低周波測定(Quasi-Static法)から求めたいんだけど
どの本読んでもいまいちわかんない・・・。誰か教えてください。

エピタキシャルウェーハの意味が分かりません。
Ｓｉ基板上に、ＳｉＨ４等を熱分解させて
Ｓｉ層を堆積させるってことは分かるんですが、
Ｓｉ上にＳｉを堆積しても同じではないですか？
何に使うの？

>>503

比抵抗の違う膜を製膜してるんだけど。
何のためにそうしてるか知らないって　そうですか

>>504
Ｓｉ上にＳｉを形成しても抵抗値が違ってくるんですか？

IPA使ってリンスするときにウォーターマークできないように
するのになんかいい方法ないですか？？

材料系卒で設備の仕事してるが
ムーアの法則なんてたぶん一回も聞いたことない

>>505

ウェーハの１２インチ化とともに最近はエピタキシャルウェーハに注目が集まってきたのではないかと思います。
エピタキシャルについてお話しを伺いたいと思います。

[エピタキシャル]

菅原：

バルクの結晶でどこまで行けるかというのをまず考えなければいけないと思います。
SEMなどで鏡面ウェーハの表面を見ますとCOP（Crystal Originated Particle）が観察されますが、
この辺がどうもデバイスの歩留まりに悪さをするのではないかと言われております。
まずこの欠陥を減らすことを一つのターゲットとしてやっていますが、
大口径になりますとこれが大きな問題となってきます。　

これに関して一つはウェーハの高温水素処理という方法で進んでおり、
どこまで行くかという話になってくると思います。エピタキシャルウェーハの場合はこういう欠陥が見られない
ということもあり、酸化膜の欠陥という点から見ましてもエピの方が優れていることが分かります。
エピをやるとコストは上がるのですが、そのコスト上昇分はVLSIの歩留まり向上分でペイできる
ということで非常に熱い視線が注がれております。６４メガあたりで使いたいという企業もあるようですが、
この辺は今後決まってくると考えます。　

tp://www.innotech.co.jp/corporate/kawara/11/zadan.html

コピペだけでは不十分なのでヒントを。

製造工程で基盤SiにBやPなど不純物をインプラする工程あるの知ってるよね。
エピの成長させる過程で不純物をドープする事で不純物濃度の勾配の制御性が上がる利点もある。

要は、そこらで売ってるBare-Siだと不純物含んでないSiだが、エピだと不純物含んだSiに最初から
なってるつー事。

半導体プロセスのどの本にも書いてる。VDとかのページ調べてみてくれ

↑　CVDとかのページ調べてみてくれ

はげ

２ヶ月間ずっとはげ？

今日、半導体の試験受けましたが要素試験がさっぱり。
だれかエッチングの加工形状（写真付き）が乗っているサイト知りませんか？
あと金属配線異常状態の判定もあれば教えてください。

>>513

毎日仕事でみてますが何か？

エッチングの加工形状や金属配線異常状態って、知る人が見たら
会社のクセとか問題点とかいろいろ判っちゃうんじゃないの？
ふつうはこんなとこで教えないと思われ。

>>514
できれば参考にされた資料や本の題名を教えてくれませんか？
まことに身勝手ながらいくら探しても加工形状や金属配線異常の写真が
わからないので・・・。

窒化膜は保護膜でしょう。プラズマ窒化膜がいい例ですね。
例えば色々パターン形成後に保護膜がないと大変な事になりますよね。
ＡＬ配線が剥き出し状態だとか・・・。まっ保護膜に関しては
他にも色々あるとはおもいますが・・・。

>>513
エッチング工程由来の金属配線の異常って
１　レジスト残りのせいで加工できてない。
２　ドライならプラズマのせいでダメージ
とかのこと？

良スレage

エッチング形状ってDRYとWETで全然違うし、工程によっても合否判定
違うから、一概に纏めてるサイトはないと思うよ。

つ〜かALの残渣がなくならん・・・

ハロワ行って半導体会社の紹介状書いてもらったけどわけわからん・・・。
どうしよう・・・。

箱を持って装置へ運んでボタンを押して、箱を持って装置へ運んでボタンを押して、
箱を持って装置へ運んでボタンを押して、箱を持って装置へ運んでボタンを押して…
の繰り返しだから、わけがわからなくてもできるよ。このスレで語られるような内容を
覚えておく必要ない。

ttp://www.degitalscope.com/~mbspro/userfiles_res/pachipuchi/index.html
上記に私が手書きでエッチング加工形状と金属配線異常の図を描きました。
へたくそですが・・・。
このような問題が出たのですが、それぞれ何という状態なのでしょうか？
皆様ご教授お願いします。

エッチング加工技術の�@は下側のﾎﾟﾘｼﾘｺﾝまで到達してない？その部分のｴｯﾁﾝｸﾞが足りない？

金属配線異常の�Bは断線してる？でっぱってるとこはｺﾝﾀｸﾄかｽﾙｰﾎｰﾙなのかなぁ？

金属配線異常の�Cはｺﾞﾐだか空乏かわからんけど、それで断線しそう？

断線してたら電力や信号は伝わらんな。

それらの状態をなんというのかようわからん。
設計に関してに比べたら製造に関しての情報のほうがwebとかにはなさそうだしな。
資料探すのも苦労しそう。

>>522
エッチング加工形状
�@コンタクトと一般には言われている。
�A絵がイマイチなんだけど、テーパ､逆テーパ､異方性
　の中からだと異方性
�Bこの絵ではわからん。
�C逆テーパー
金属配線異常
工程によって変わってくるから対象膜及び
加工方法が解らんとコメントしようがない。
�@配線の形状からいってGateかな？Gate
だとすると、Topかbottomかで変わってくるし
そもそもFPD？メモリー？
う〜むレーザーやANL工程を使用するなら
膜昇華とか飛びと思われる。
�A何の絵だorz　電極なのかい？
�B配線構造からいってALとかの配線だよね
　基本的に断線と呼ぶ。リソとの選択比がないと
　こんな感じで断線します。
�CAL配線で黒いものが付着しているなら異物
　配線が欠損しているなら、腐食。

がんばってね＾＾

　

ウェハのテスト高低温動作試験してるんだけどさ、
テスト結果のエラーチップががウェハの中央に集中してて
まるで目玉焼きみたいになってるんだよ。しかもLot枚数の50%で発生する。
リーク電流関係のエラーはともかくとしてなんでこんな風になるんやろ？
プロセス中にセット枚数を２回に分けて行う大電流インプラが
原因とかわめいてる香具師が部署にいるんだが信じていいのか？
エラー起こしたチップの隣は大丈夫やろか？残りのウェハも
そのまま流動して良いかどうか不安。
誰かこんな現象見たことある人いる？

半導体関係の会社で機械科の学生はどういった仕事をするのでしょうか？
職種など教えてください

装置のメンテしたり、装置のメンテしたり、装置のメンテしたりする仕事

>>525
マイクロローディングorローディングとか呼んでた
現象に似てる。
10年前にドライエッチ担当してたときの記憶では・・・
μ波で頻発してたような。

>>525
もひとつ
μ波エッチでECR面が不安定になると発生していた記憶が。
エラーチップがドーナツ状に分布したり面白い感じになってた。
パラメータ、チャンバー周りのリークを確認してみては？

　　　　　　 ／　　　　　　　　　　　　　　　　　　　 .＼
　　　　　／　　　　　　　　　　　　　　　　　　　　　　 .＼
　＼　／　　　　　　　　　　　　　　　　　　　　　　　　　　＼　／
　　 ＼　　　　　　＿＿＿＿＿＿＿＿＿＿＿　　　　　. ／
　　　　＼　　　.／　　　　　　　　　　　　　　　 ＼　　　／
　　　　 |　＼／　　　　　　　　　　　　　　　　　　 ＼／...|
　　　　 |　 |　　　　　　　　　　　　　　　　　　　　　　 |　 |
　　　　 |　 |　　　　　　　　　　　　　　　　　　　　　　 |　 |
　　..＿ |＿|　　　　　　　　　　　　　　　　　　　　　　 |＿|＿..
　　 　　|　 |　　　　　さあ‥　逝こうか‥‥　　　　 |　 |
　　 　　|　 |　　　　　　　　　　　　　　　　　　　　　　 |　 |
　　 　　|　 |　　　　　　　　　　　　　　　　　　　　　　 |　 |
　　 　　|　 |　　　　　　　　　　　　　　　　　　　　　　 |　 |
　　　 　|　 |／　　　　　　　　　　　　　　　　　　　..＼|　 |
　　　 　|　 |　　　　　　　　　　　　　　　　　　　　　 　|　 |
　　 ..＿|／|　　　　　　_　_　_　_　_　_　_　_　　　　　...|＼|＿
　 ／　..|　 |　　　＿−＿−＿−＿−＿−　＿　　 |　 |　 ＼
　　 　　|　 |／＿／━　━　━　━　━　━＼＿＼|　 |
　　 ..＿| ／＿／━　━　━　━　━　━　━ ＼＿＼.|＿
　　 　 ／＿／━ 　━ 　━ 　━　 ━ 　━ 　━ ＼＿＼
　　 ／　 ／━　　━　　━　　━　　━　　━　　━＼　 ＼

60nmの世界へ

フォトマスクジャパンage

>>531
しかしスケールだけでは性能向上の限界が見えてきているでしょう。

ひずみSiやGeなどの技術はどう思うよ？

>>533
いまの方式は、もうそろそろ厳しそうだね。なにがいいかわからんが、原理的な革新がほしい。
そしたら、うちの会社は・・・・

>>528
ありがとう、あれから色々調べて見たが、
当該の語句そのものが解らん（つかそれとは関係ないと）
としてまだ続いている。エラーチップ解析して証拠突きつけてみるよ。
今の装置でも起きる現象なら、エラーチップの画像あれば楽なんだがな。

SiC加工をやってらっしゃる方いらっしゃいますか？

機械科でマイクロマシン関連の研究をしていて半導体プロセスやってます。
半導体関連の会社でお仕事ってさせてもらえそうですか？

このスレ見てたら昔半導体工場で働いてたの思い出したよ。
いやぁ、懐かしいなぁ。
ちなみに漏れはwf触って放置してたら後で問題になっちまった。
そのまま知らない顔してたら何事もないような感じになってた。
同僚は犯人知ってたぽいけど。

いまだに3インチ、4インチのウェハで製造している工場って
あるんでしょうかね？

自分は2.5インチのウェハを最近見たが、昔はあれで開発していたの？？
小さすぎだYO！
最近のウェハ搬送ロボットのアームより小さそうだ。

>>539
ヒント：ガリ砒素ウェーハー

最近は１２インチしか見てないな…

半導体新素材が出るって聞いたことある？

新素材って具体的になに？

赤・緑・青色発光ダイオードは、どの順で値段が高いのですか？

エネルギーバンド図で何をみてる？
なにに注目してみてる？
キャリアの多さだけ？

装置メーカーの営業をしているのですが、
膜厚均一性３σの意味が分かりません。
計算方法やメリットなどを説明している本や
サイトがあれば紹介していただけるとありがたいです。

つ高校の数学教科書

超高集積を可能とする起立型ダブルゲートMOSトランジスタの作製に成功
http://www.aist.go.jp/aist_j/press_release/pr2005/pr20051208/pr20051208.html
http://www.tohoku.ac.jp/japanese/topics/newtopics.html#20051213_3
独立行政法人 産業技術総合研究所　エレクトロニクス研究部門　先端シリコンデバイスグループ 遠藤 和彦 研究員http://www.aist.go.jp/らと、
国立大学法人 東北大学　流体科学研究所の 寒川 誠二 教授http://www.ifs.tohoku.ac.jp/は共同で、シリコン基板に損傷を与えない中性粒子ビームを使って、
超高集積が可能な起立型ダブルゲートMOSトランジスタの特性向上に初めて成功し、12月8日の日刊工業新聞と12月9日の日経産業新聞に掲載されました。

　　問い合わせ先：　東北大学・流体科学研究所 教授 寒川 誠二　
　　　　　　　　　　E-mail： [email protected]

膜厚均一３σの意味がわからんのが、装置の営業
やってるという事実があったのか。

>>546
σは標準偏差でバラツキをあらわす。
数値データの平均値と各データの差を二乗した値を足して
それをデータの数で割って、さらに平方根をとったもの。
（ばらつきが正規分布を仮定している）
工程能力指数というものを出すときにはこの値に3をかけた3σという
数値が関わってくる。

膜厚の規格値が１μm±0.1μmのときにσが0.01μmだとする。3σは0.03μm
ここで規格値の許容幅を3σで割るとCp、工程能力指数という値が出る。
この場合Cpは0.1/0.03 で 3.33になる。
σが0.05のときは Cpは0.1/0.15=0.67
Ｃｐは一般的に1.33以上あればいいといわれている。Cp=3.33だと
何十億回に一回くらいしか、規格を外れるのが出ない。
Cp=0.67だと90％くらいしか膜厚を満足しない。10%以上が不良品になるということ。
Ｃｐが1を切るような場合はもうだめだめだろ？
(ちなみにＣｐ=1のときは99.6%が良品、品質工学の入門書を読めばわかる。）

まとめると
　Cp=規格値の許容幅/(3σ)であるとして
Cp= 1　 良品率99%以上
CP= 1.33 良品率99.999%
CP= 1.67 不良品なんか滅多にでない
（計算に間違いがあるかもしれないので、鵜呑みにはするなよ。自分で検算しろよ)

あきらかにばらつきをあらわすσが小さいほどCpが大きくなる。だからみんな3σにこだわるわけ。
あるメーカの膜厚規格値が2±0.2μmのときに>>546がσ=0.1μmの装置を持って売り込みに
いったとしても、Cpは0.2/0.3=0.67ということになり、相手にされない。
改良してσ=0.05の装置を持って売り込みにいくとするとCpは0.2/0.15=1.33になり、
これなら検討してもいいかなというわけ。

ちなみに参考文献は

品質管理 シリーズ現代工学入門
久米 均 (著)

などがいいと思う。初心者にもわかりやすい。
標準偏差ってなに？正規分布ってなに？とかいう基礎学力の足りない
人は高校の数学の教科書で勉強してください。
えー全然わかんなーいとかいうだけで勉強しようとも思わないアホは
死んでいいよ。

バラツキが正規分布でないものにも3σを研修条件として適用していて、
数学的に破綻をきたしているデバイスメーカーもよくあるけどな。

>>552
そうつっこまんで下さい。一応>>546へのわかりやすい例と
して提示しただけです。

レスまだですか？

エッジリンス・バックリンスって何でしょうか？

スピンコートでレジスト塗ったりするときに、ウェハの端っこに着いた
レジストを落とすのがエッジリンス。
バックリンスはウェハの裏側に回りこんだのを落とす。

なんでレジスト付いてると良くないかっていうと、搬送でゴミになったり、
露光機にいれたときに裏側にちょっとついたレジストの厚さ分だけ
傾いたりして焦点があわなくなるから。

　今度、通販の半導体講座受けようと思います。良かったら報告しますね。
二つあるんですけど、やっぱ後工程は専門のエンジニアでないとわからない
のか。

大学で研究室が半導体VLSI関係で
卒研のテーマをデジタルかアナログを選ばないといけないんです。
就職ではアナログの方が有利だがデジタルの方が簡単と聞きました。
どうなんでしょう。

その通り！
貴方が将来何をやりたいかにもよるが
アナログの希少価値並びに回路の基礎としてのアナログをマスターした人の
方が就職には有利かも。

CVDでの酸化膜デポはどのくらいの処理温度なのかな〜？1〜2um成膜する
のにどのくらいの処理時間なの？
CVDのこと全く知識ないので誰か教えて下さい。

半導体集積回路を製造できる素子はシリコン[si]、ゲルマニウム[ge]
ではできない素子は？

デジタルLSIとアナログLSIって
具体的に身の周りにあるもので何に使われてんの？

ケータイ・・
くるま

あぼーん

温水便座
１００円均一で売ってるラジカセ

製造途中で不良が見つかった物は捨てちゃうんですか？

マーキングすんだよ

じゃあリサイクルされるってことですか？

該当チップだけ捨てるんだよ

新素材で酸化モリブデンが発表されたけど実際どうなの？

■■■■■■■■■■■■■■■■
■　　　　　　　　　　　　　　　　　　　　　■　　違う板にコピペすると、四角の枠の中に
■　　　　　　　　　　　　　　　　　　　　　■　　メッセージとURLが現れる不思議な絵。
■　　　　　　　　　　　　　　　　　　　　　■
■　　　　　　　　　　　　　　　　　　　　　■　　（その仕組みがリンク先に書いてある）
■■■■■■■■■■■■■■■■

fusianasan

ゲルマニウムを超純水で飲むと老化防止のほか記憶力や集中力が向上する、
って先輩が教えてくれました。
半導体関係者は皆知っててｺｿｰﾘやってるとか。
ホントですか？

教えてください。エピタキシャル成長炉に用いられているサセプタに推積した
SIの除去には、どんなガスが使われているんですか？

半導体材料について学びたいと思っています。
しかし、全く分からない分野でして、困っています。
半導体材料とは、学問で言うどの分野に入るのでしょうか？
また、高校生でも分かるレベルで半導体材料について解説してある
本を探しているのですが、どなたかご存知ではありませんか？
よろしくお願いします。

age

CMPがどんな役割のするのがいまいち不明なのですが
プロセスに詳しい方教えて下さい
ウェハーの細分化？に必要らしいですが

ようは研磨してウェハーには何のメリットがあるのでしょうか？

>>577

CMPは、ウェハーを平坦化するために行います。

回路パターン等を形成して凸凹のある所に再度露光工程にてパターンを形成しようとした場合、
どこで焦点をとれば良いでしょう？
凸？凹？
仮に凸でとった場合、凹上のパターンは吹っ飛んでいたなんてことがあります(その逆もしかり)
もちろん、凸凹の段差が小さくかつ焦点深度が十分にある露光プロセス(光源、レンズ性能、レジスト、求める線幅)
であればなんとかなります。

これを解消するためにcmpにより段差を無くして露光プロセスのマージンを稼ぐ！

>>578

難しすぎてわかりません
もっとわかりやすくお願いします

エレプラのチャズ・ハバ博士があの半導体完成させれば世界から戦争の大半が消えるのに

>>579
ガスで堆積させたら、あんまりきれい（平坦）にならない。
だから表面を研いてたいらにする。

電子回路的にはなんのメリットが？

577=579=582??
自分がどんな立場なのか何の目的で質問してるのか明確にしないと自分のレベルに合った解答なんて得られんと思うが？
これが学生ならまだしょうがない、だが社会人なら問題だな

>>583
CMPの設計になろうとしている。
違う装置やってたんで
プロセス的には無知なんですが

パターンを何層にもして高密にするんでしょう？

パターンを削ったら、断線とかしないの？

>CMPの設計になろうとしている。

装置屋？
プロセスも知らずに装置作るのかい？w
cmpの出来が悪くても、前工程のせいにするなよw

>パターンを何層にもして高密にするんでしょう？

何層も形成します。
層が増える程、ラインとスペースの段差はどんどん大きくなりますよね。
そうすると、パターン形成(露光)が非常に難しくなる。(578が言っている通りになる)
だから、一層形成する度にcmpを行って平らにする。

>パターンを削ったら、断線とかしないの？

断線しないようにラインの膜厚を厚くする(ばらつきも小さくする)。
保護膜(スペースの部分を埋める膜)のばらつきを小さくする。
CMPの面内ばらつきを小さくなるようにする。

平坦化する量って、せいぜい0.Xum程度でしょ。

すれ違いな内容ではありますがクリーンルームの話ができそうな
スレが他にないようなので失礼します。

濾紙ってクリーンルームに持ち込みOKなのか?
ということにつぃて知りたいのですが
何か情報をお持ちの方はいらっしゃいませんか。

>586
ダメ。普通紙でしょ？

>> 587
乾いた状態ではNGでもぬらしておけばOKというような事情
があったりするのだろうかと思ったのです。
また、
樹脂を含浸させる、といった加工はしてないわけですが、
身の回りにある印刷・筆記対応の紙と異なり
サイジングをしてないため、主な発塵要因である
充填材の飛び散りは無いです。なので、クリーン度にも
よるでしょうがCRで使えるのでは、と期待してるのですが....

破れたりしたときに発塵するものは駄目

濾紙じゃなきゃダメなの？
濾すだけなら、セラミックフィルターとかで代用できない？
ちなみに発塵は紙の繊維も該当するからね。充填材だけじゃないよ。
クリーンワイパーを重ねて濾紙みたいにして使ったことはあるけど。

突然割込んで恐縮です。
CMPに使われるスラリーの中の粒子径ってどの位の大きさなのですか？
各社さまざまなのでしょうが、Web siteを見てもあまり表示されてないのです。
もしかしてこれって企業秘密なのでしょうか？

>> 589
乾いた状態の濾紙はNGですね...

>> 590
> セラミックフィルター
初めて知りました。情報ありがとうございます。
洗浄して再使用できるようなので候補にいれて考えます。
けっこう広く使われてるのですね。
> 濾紙じゃなきゃダメなの
手探りで作業するのがいやなので水をキレイにできれば何でもいいです。
・チープな設備で使えて
・超音波洗浄機の水を
・半日で200L以上濾過でき
・濁りがそこそこ取れればよく(水底60cmに沈んだクリップが見える位には)
・樹脂か紙製(廃棄が面倒でない)
という条件で探したため濾紙がいいかな、とおもったのです。
洗浄して再使用できるようなのでセラミックフィルターも候補にいれて考えます。

製品に問題があるようなら水の交換頻度上げる方向で検討する
とは言われたのですが、特に問題は出ないんですよねぇ

>>591

メーカーに電話して、営業、エンジニア呼べ

>>592
普通にUPEのフィルターでいいやん

HEMTに紫外線を照射すると、
なぜバンドがひずみ、電流が増幅されるのですか？
どうしても分からないので誰か教えていただけませんか？
お願いします。

ちがいちぇんのえねるぎーだじょ

紫外線のエネルギーにより、AlGaNの価電子対から伝導体に電子が励起され、バンドがひずむということですか？

CMOSのフローティングNWELLって何ですか？

new well = 新井　のことか？　それ、ピアノバーじゃ。

OAPってなに？
大阪のビルじゃないよ

薬液

半導体ってドーピングによってどれくらいまで電子数を増やせるものなんですか?

ステッパーって装置の中で
最高金額？
マスクでかざして光を当てるんでしょ？

どこがすごいの？？

>>603

photolitho以外で何がすごいと思う？w

露光装置に求められるのは、解像度と重ね合わせ精度。

解像度高ければ、パターンしいてはチップを微細化することが出来る。
ただ微細化出来ても重ね合わせ精度が悪ければ、パターンがつながっていないなんてこともある。
だから、重ね合わせ精度もかなり重要。
実際、重ね合わせ精度を求めてスキャナーを導入するところもある。
また、パターンばらつきが悪ければ求める性能を達成出来ないこともあるし、
このばらつきは後工程にまで尾を引いてしまう。

この露光工程(photolithography)でのみパターンを形成することが出来、
ばらつきの善し悪しやパターンの重ね合わせすべてが決まってしまう。

露光が一番偉いというつもりは無いけども、かなり重要度の高いプロセスであることは
間違いないと思うよ。

解像度の向上に対しては、最近ではArF Immesion、変形照明、Halftone/levenson reticle
アシストパターン等等、様々な手法がありますね。

EUV露光装置は40億以上と言われているけど、数年後にはどうなっているのでしょうかねw

×　Immesion
◯　Immersion

ですた・・・

チャンネルドープの深さとVthってどういう関係があるの？

http://science4.2ch.net/test/read.cgi/rikei/1153922239/l50


日本はアジアへ最新科学技術を無償で流出させるべき【毎日新聞】

1 ：Nanashi_et_al.：2006/07/26(水) 22:57:19

液晶パネルを製造するシャープ亀山工場のように、全く外に見せずに秘密を守り、
時間稼ぎをするやり方も必要ですが、やがては皆が知る技術になります。

技術流出問題をめぐり、「なぜ国際協力が必要か」と問われることがあります。
他地域を顧みない「モンロー主義」を選べば、資源やエネルギーに乏しい日本は
途端にお手上げです。

日本がアジアの一員として生きていくためには、教えるべきものは教え、
「地域の発展に貢献した」ととらえる日本側の発想転換が必要ではないでしょうか。

なぜ日本はそこまで技術を出すのか。
先の戦争で、アジア諸国に大変申し訳ないことをしたという潜在意識があるのかもしれません。


理系白書’０６：第１部・迫るアジア　私の提言
http://www.mainichi-msn.co.jp/science/rikei/news/20060621ddm016070074000c.html
http://www.mainichi-msn.co.jp/science/rikei/news/20060705ddm016070065000c.html
http://www.mainichi-msn.co.jp/science/rikei/news/20060712ddm016070172000c.html

先日、半導体装置の実験・評価といった内容の求人が出てたのですが、
どのような職務内容なのでしょうか？
未経験の分野なので詳細が判りません。

初心者の質問で申し訳ありません、よろしくお願いします

そんな曖昧な質問で答えられるかよ

SEMでICの一番上のアルミ配線を観察したいのですが、パシベーションや
配線間の絶縁体を何らかの方法で除去しないときちんと見えないのでしょうか。
また、金等の蒸着は必要なのでしょうか。

教えていただけると非常に助かります。
よろしくおねがいします。

必要
金メッキ５ｃｍ必要

ありがとうございました。

5cmって何時間かかるんだYO

>>609
求人条件の必要な学歴をみればある程度わかるだろ
工学部大学院卒だったら相当高度なことだし
学歴不問だったら誰でもできる単純作業

HARCって何ですか？

【半導体】韓国ﾒｰｶｰのｺｽﾄﾀﾞｳﾝ技術が日本のかなり先を行っているのはなぜなのか？
http://techon.nikkeibp.co.jp/article/COLUMN/20060904/120739/
以下要約
Ｑ：日本メーカーは同じデバイスを作るのに韓国メーカーよりも2倍もの台数の装置を使っている
　　日本メーカーは品質向上技術にばかり注力して，コストダウン技術に目が向けなかったということか？
Ａ：頭では分かっていても実際にはできなかった。

Ｑ：『頭ではわかっていても実際にはできない』という不可解な事態の原因について考えたい。
　　その原因となりそうな確かな違いは何か？
Ａ：日本メーカーが気にしていたのは歩留まり，台湾メーカーが気にしていたのはチップ1枚当たりの単価，という
違いが確かにある。 韓国メーカーは装置の理想限界を求める点が日本とは違っている。例えば，稼働率を限界まで
上げようとするが日本は稼働率をある値でフィックスさせて，その枠の中で歩留まりを上げるなどの努力をする。
韓国メーカーは，たまにスペックを外れる数値が出ても全体では高いパフォーマンスを示す状態を受け入れる。
日本メーカーはスペック外の数値が少しでも出ると許さない。

Ｑ：なぜ，日本ﾒｰｶｰは稼働率をある値でﾌｨｯｸｽしたり，ｽﾍﾟｯｸにこだわるなどｺｽﾄﾀﾞｳﾝにつながらないことをやるのか？
Ａ：「失敗してもいい」とは日本の経営者は言ってくれない。その結果，技術者の判断の基本の部分が「完璧主義」に
なっていくなど考えられる。
　それ以前に日本メーカーの技術者には，費用対効果の統計的な分析のセンスが少ない。韓国メーカーの技術者は
すべての技術者ではないが要所要所のマネージャーは，統計的なコスト分析の能力が高く、一般の技術者でも
コスト分析のスキルとまではいかなくても，コスト意識は強く持っている。
　また部門間に壁がある。同じプロセスでも，リソグラフィーとエッチングをやっている者同士が表面では仲良くても
飲み屋あたりでは「まったくあのリソ（エッチング）の馬鹿ども」なーんて互いにけなしあっている。そんな状態では
とても説得ができないから，あきらめてしまう。それを韓国メーカーはパッとやってしまう。


↑
これってホント？

概ねホント

200ミリ　ウエハーの
自動搬送って
インデクサ？
その写真とかってあります？

Tiエッチングって　1:1:50以外でやってるとこあるかな？
エｯﾁﾝｸﾞレートがすごく早くて困ってます。
良い資料しってたら　教えてください

教えてください。
ステッパーに使われる縮小投影レンズは、一般的にCVD法で作られるのでしょうか？
VAD法？？　また別の製法ですか？？？

>>620
1:1:50ってなによ？
うちはTiのレート低くて困ってるんだけど。ちなみにドライエッチじゃ。

NF3でおｋ？

n腹辞めたが、ここ見ているといかにn腹の社員が多いか良くわかる。
というか、おもむろにｸﾞｸﾞﾙで「2ch 大日本ｽｸﾘｰﾝ」で検索したら普通にｽﾚが立ってたのな。ﾃﾗﾜﾛｽｗｗｗｗっうぇうぇｗ

１年ちょっと前になるが、入社面接のとき結構人数いたが
最終面接（といっても２回目だが）のときに漏れ一人しか来ていなかったので
「他の方は既に作業のほうに入っているのですか？」と訊いてみたところ、急に黙ってたな
今となっては何故かわかるが・・・。まぁ皆入るの断ったんだろうな。漏れも当時この会社の実態知ってたら入社ﾄﾞﾀｷｬﾝするがな。

でだ、こんな面白いスレッド見つけたからには当時のn腹の求人票でもうｐしたらネタになるかなって思ったけど
探しても見つからなかったので覚えている範囲で

雇用形態：正社員
主な仕事内容：生産工程の管理（主にPCを使って作業だと記憶、当然ながら大ﾆﾎｰﾝｽｸﾘｰﾝ勤務とは一切書かれていない
勤務地、募集人員：彦根３名野洲２名（逆かも？
社会保険：一応完備
交通費：全額（漏れは大津出身、しかも湖西線付近。一ヶ月で交通費約４３０００円ｗっうぇ　でも往復で5時間 orz
給与：１６万〜１９万（漏れの場合は１６．５万だた）
手当：住宅手当１．５万前後（あったかなそんなもん・・・？
昇給：年3千
賞与：年合計2〜3ヶ月？（この辺はマジでうろ覚え
休日：土日祝、年末年始、夏期休暇　（夏期休暇は有給を使って休めということ、しかも半強制的。有給無い新人には給与カットでしかない
タイムカード：一応あった。残業はついてた

他のn腹の人はどんな求人票だったかね？
しかしこの給料・・・。今やっているバイト、朝だけでこれの半分いくが・・・
午後もバイト入ったら保険料自分で払っても、n腹のときの給料と変わらんぞ・・・

機械作ってたわけじゃない。
洗浄梱包担当でつ。（主に液晶

*KFとは１〜４KFのこと。ただし実際漏れが入ったことがあるのは２〜４
１CFはFC-1から食堂側へ一つ隣の建物だったかな？
結構前にあのあたり工事されてたから謎だが。というか、かなり昔なので覚えてない

なんかさ、ISO9001と14001、凶器をこき使って認証習得したとしか思えない。ｽｸﾘﾝ社員の対応見てるとさ。
少なくても安全面に関してはｽｸﾘﾝ社員は結構な人数が杜撰
動いているシャッターの下を平気で潜り抜けたり、リフト使用時安全のためにロープはっても内側歩いてくるし…
現場にn腹がいたら、もしくは少しでも関わっていたら問答無用でn腹に責任押し付けてくるくせに

n腹の責任者もどうかと思う。
ある日の朝礼、年配のリフト操縦担当の社員さんが「構内で危険行為をしている人がいたら即注意して欲しい」と
その場の皆に呼びかけたが、そのときにM部長もたまたまその場にいたわけだが
部長曰く「他の会社の人間相手ならお前のところ（n腹）はどうなんだと言われるから、n腹の制服を着た相手にだけして欲しい
その注意を呼びかけたことにより生じた問題の責任は私がとる」とのこと
会社の体面を守る責任者としての判断としては間違ってはないと思うが、果たしてその注意をするという行為はｽｸﾘﾝ社や他の凶器の「会社」にとって不都合なことだろうか。
注意されたからと言って、お前のところはどうなんだってｷﾞｬｰｷﾞｬｰ喚くのは馬鹿→自分の会社のイメージ低下と他の凶器との関係悪化
普通は、注意される→次からは同じ過ちを繰り返さないよう努力→社員のマナーとルール意識向上　これ、会社にとって不利益か？
そもそも現場の人間にとっては、どの会社が事故起したかとかそんな問題じゃない。
上の人間ってほんとに現場理解してるのか？

もうあんな会社別にどうなっても構わないが、学生用の求人票にn腹で正社員があったら
安定所に学生さんが偽装請負に騙されないように注意呼びかけようと思う
何も知らない新卒や二次新卒が騙されて、あんな会社に「新卒」のカード使ってしまわないようにしないと・・・
（漏れもその口

MOSFETのオン抵抗って正の温度係数をもってますよね。
じゃあ、JFETのオン抵抗はどっちなんでしょうか？
真性半導体と同じで負なんでしょうか？
急に気になって夜も眠れんバイ・・・。

ECRの構造、Vppは等を詳しく知りたいのですがよい文献等はありませんかねー、、

いんでくさーってカセットをセットするステージを動作するAssy部？かせっといんでくさー
っていう。

良スレage

ドライエッチングの技術者に質問ですが、
SiO2とSiNxの選択比をとる場合に、どのような方法が
あるでしょうか？
SiO2に対して、SiNxのRateを遅くしたいのですが、うまくいきません。。

五十嵐に聞け

大画面薄型ディスプレイ　製造装置保守メンテナンススタッフ
掲載・更新：3/19(水)

新製品の装置保全のしくみをイチからつくるキヤノンの新会社「SED」の募集です。

キヤノンが独自開発した薄型ディスプレイ「SEDパネル」。
ブラウン管と同じ原理を用いた「SED」は、これまでにない高画質を実現した、まさに次世代のディスプレイです。
キヤノンは2004年にSEDを専門に開発・生産を行うSED株式会社を設立、本格的な量産化に向けた準備が進められています。

新製品の装置メンテナンスのしくみを立ち上げる大仕事に携わっているのが、
SED株式会社・開発生産本部のメンバー。
24時間稼動し続ける製造装置のメンテナンスを担う装置保全課では、
量産化に向けて組織体制を強化すべく、新たに人材を迎えることになりました。
世の中にない、新しいデバイスの誕生に関わりたい方をお待ちしています。


仕事の内容 ディスプレイ製造装置(含むＦＡ)トラブル対応・メンテナンス

【具体的には】
ディスプレイ量産ラインで使用される、製造装置のトラブル対応、メンテナンスをご担当いただきます。

・特にPDP・LCD・半導体製造工程に関する経験者を歓迎しております。
・製品問わず、量産ラインにて製造装置のメンテナンス業務の経験をお持ちの方を歓迎します。
・現在、ＳＥＤパネルは試作フェーズの段階にあります。
マシンコンディションをどれだけ安定・向上させられるかが重要なカギです。

キヤノン株式会社の転職・求人情報／リクナビＮＥＸＴ[転職サイト]
http://rikunabi-next.yahoo.co.jp/rnc/docs/cp_s01800.jsp?rqmt_id=0005580709


ついにSEDの本格的な量産体制が整ってきたようだな。
55インチのSEDが発売されれば、有機ELテレビの出る幕がなくなる。

こういう論文集ってどこかで手に入るの？

-----------------
平成18 年（2006 年）
電気学会産業応用部門大会

S10　ここまで出来る！　リニア駆動システム
座長：鳥居　粛（武蔵工業大学）
全体紹介（10 分）
3-S10-1 大推力化・高加減速化を実現するリニアドライブ技術（25 分）
･･････････○金　弘中（日立製作所）・佐藤海二（東京工業大学）・高林博文（NEOMAX）・大橋　健（信越化学工業）・
渡辺利彦（FDK）
3-S10-2 ここまで出来る!　リニア駆動システム　.精密位置決めを実現するリニアドライブ技術.（25 分）
････････････････････････････････○鹿山　透（安川電機）・森田良文（名古屋工業大学）・藤澤正司（日本トムソン）・
梶岡守正（PWB テクノロジーズ）
休憩（10 分）
3-S10-3 応用事例（1）液晶・半導体製造装置（25 分）
･･････････････････････････････････････････････････○杉田　聡（山洋電気）・長谷川英視（オリエンタルモーター）
3-S10-4 応用事例（2）FA・加工機（25 分）
････････････○仲　興起（三菱電機）・佐藤芳信（富士電機アドバンストテクノロジー）・栗山義彦（NEOMAX 機工）・
江澤光晴（キヤノン）
3-S10-5 応用事例(3)LOA の用途（25 分）
･･･････････････○村口洋介（神鋼電機）・水野　勉（信州大学）・平田勝弘（大阪大学）・和多田雅哉（武蔵工業大学）・
矢島久志（SMC）

五十嵐さんに聞いたんだけど解決しませんでした。
芳川さんに聞いてみるか。

本当にSEDで人を募集してるのか？
まだあきらめてないの？

>>632
http://motion.elcom.nitech.ac.jp/jiasc06/

これですね。
もう２年前のやつだから新規購入はムリかも。
大学の図書館とかで入手するのが手っ取り早そう。

age

どなたかご教授ください。
前工程プロセスで
シャロートレンチドライエッチで素子分離用の溝を作る

その後、埋め込み用酸化膜を堆積させ、CMPで平坦化して、
窒化膜を除去して、

その後のシリコン酸化膜を除去すると思います。

このとき素子分離の部分の二酸化シリコンも
同時に除去されないのでしょうか？

ご回答願います。。

>>637
除去されません

すみません。
なぜ除去されないのでしょうか？
同じ二酸化しりこんではないのでしょうか？

ウェーハー製造工程のFBPをなぜ行うかを知ってる方いますか？
両面研磨の後にわざと裏面を粗くするということなのですが、
一体なぜなんでしょうか？

裏表の区別をするため

素子を研究するのに物理はどのくらい使いますか？
量子力学とかって使いますか？

今のところ使わない
ただし、これからは知っている必要がある

ありがとうございますm(_ _)m今、学部一年なんで頑張って勉強しようと思います

うざかったらすいません。勝手に頑張ろうと思います。

ウエハの全面にレジストを塗布した時、
レジスト有り無しを見分ける確実な方法はありますか？

ちなみにエッジリンスはできないです。

見れば分かるだろ

>>646
スパッタに突っ込んで、ピリピリ剥がれてきたらPR有り。
ふつうにメタルが付いたらたぶんPRなし。

どなたかご教授ください。
フォトリソ工程のスタッフになり初の仕事で悩んでいます。
現在、塗布でのトフムラによる開孔不良が問題になっています。
レジスト回収の９割がトフムラです。
こんなにトフムラで回収が多いのに対策打ってないのと尋ねたら過去に数十人もの人がこのトフムラ削減に取り組んで来たが
誰一人としてトフムラを無くすことができず挫折したそうです。
今ではトフムラは異常ではなく普通あって当たり前になってます。
この雰囲気を打破したく
半導体プロセスのスペシャリスト様塗布ムラを無くす方法教えて下さいませ。

塗布ムラにもいろいろパターンがあるんだがな
まず工程とレジストの粘度くらいは書けよ

ポリミドとかだったら質問してる方が馬鹿だがな

>>650
宜しくお願いします。
レジストは３３ｃｐ〜７０ｃｐで４種類使用してます。
４種類ともまんべんなく塗布ムラが発生しています。
特に工程の偏りはなくどの工程でも同じく発生しています。
コーター８台（全て同じ機種）ありますがこれも偏りなくどの装置でも同じく発生します。
塗布ムラの発生状態はウェーハ中心から筋が入ったようなムラがほとんどです。
装置観察にてウェーハスピン時のセンタリングズレなし、レジストノズルのセンタリングズレなしだけど処理後塗布ムラ有り？？？
こんな状態なんで何から手を付けていったらいいのか悩んでます
塗布後は全数表面検査実施し不良流出防いでいます生産性悪すぎです。

※なぜかポリイミドの塗布ムラは無いですね。

300�_だよな？
滴下量は何cc？
シンナー有り？
ムラに固形物落ちてない？
C/Dの機種は？

つかヤバい位発生するなら
金払ってメーカーにやらせろよ

来年度から半導体メーカーの工場で働くことになったのですが、電気基礎とそれに関する英語を勉強しろと言われました。
勉強しようと思うのですがお勧めの本などありませんでしょうか。
教えていただけるとありがたいです。

>>652
宜しくお願いします。
いやいや恥ずかしながら６インチです。
滴下量は３〜４ｃｃでシンナーなしです。
ムラに固形物はないです。（パーティクルで管理してます）
っかやばいっす、金もないっす
こんな事してる間に１枚また１枚塗布ムラが・・・
基本的な塗布のレシピってどんなんでしょうか。

そもそもベアではキチンと塗れてるの？
パターンの起伏でうまく塗れないだけじゃない？

そこから切り分けないと

>>653
電気といいましてもいささか広うござんす。
「生きているってどういうことですか？」と問われたかのような、、、
どのような職種でしょうか。

>>655
宜しくお願いします。
ベアでも塗布ムラ出たりでなかったりです。
パターンの起伏しも考えたのですがベアでもムラ出るためレシピの問題ではないかと推測しています。
膜厚により回転数は違いますが同じステップでレシピ作成している為どのレシピでも塗布ムラが出るのではと考えています。
基本になるレシピっつうか基本的なレシピがわかりせん。
たとえば、レジスト滴下して○○rpmで回転させレジストを伸ばし○○rpmで回転させとか・・・・です。
ご教授ください。

まずはベアで塗れるようにならないと話にならない

>基本になるレシピっつうか基本的なレシピがわかりせん。
>たとえば、レジスト滴下して○○rpmで回転させレジストを伸ばし○○rpmで回転させとか・・・・です。
>ご教授ください。

そもそもコーターはどこの？TEL？DNS？

こんなとこに書いてないでメーカーに電話しろよ
プロセス課題のＦＡＱすぎる、製造のおっさんでもわかる
説明する気にもならない

>>658
ごもっともです。
コーターはｃ○ｎｏｎです。
質問
レジスト滴下時のウェーハとレジストノズルの高さ（距離）って関係ありますか？
>>659
レベル低くてすんません。

>>660
CANONはコーター作ってないだろ、それはインラインしてる露光機だ

>レジスト滴下時のウェーハとレジストノズルの高さ（距離）って関係ありますか？
むちゃくちゃ離れてるとかでない限りは関係ない
コーター担当のプロセス屋さんはいないのか？なんで素人が対処してるの？

塗布ムラの写真と不具合頻度、コーティングレシピとパラメータを見れば悪いところがあるのか
どうかはわかるけど、流石に2chで公開する粋を越えてるな。

しかし、そういう情報無しにこちら側から原因推測するのは雲をつかむような話だ。

キャノンで笑ったから少しだけ教える

ホントにゴミ無しのムラなら、
滴下量を増やすのが模範解答

滴下量増やしたくないなら、
スタティックで滴下した液を広げるステップの加速度と回転数いじれ

ホントは大学の研究室とかいうオチか？
ちょっとアホ過ぎるぞ…

書き込みのレベルからしてたぶんスタティックの意味もわからないと思う

滴下量増加はポンプに依存するとはいえ、だいたい8ccくらいまでなら増やせるな
しかしながら吐出レートを変えるとプロファイルに影響するぞ
吐出量を変えるなら相応にレシピもいじらないといかん。

スタティックでやってもプロファイル変わるから均一性の追い込みやらなきゃいけないし

濡れ性あげるなら吐出の後にブレーキをかけるステップを入れるのも一つの手だが

>>661、662、663
　ありがとうございます。
　間違いなくコーターはＣａｎｏｎっすよ珍しい？？
　なぜ素人が・・・ワークシェアリングかな？
　人員過剰で一人１テーマ改善活動やらされてます。（経験関係なく）製造業は常に改善ですからね。
　要は勉強しろってことです。
　うちの会社は未経験の所に飛ばすのが好きなんですよ、わからない所からどれだけ出来るか試すっつう感じ。
　本題
　スタティック・・・静止した状態ですよね。
　>濡れ性あげるなら吐出の後にブレーキをかけるステップを入れるのも一つの手だが
　　ここがよくわかりません

　　これからもいらいらとお世話になると思いますので、
　　ワタクシＤＱＮ太郎と命名します。
　　宜しくお願いします。

悪いけど2chだと無理だ
理由は>>661
塗布ムラの写真やコーティングレシピ、各種パラメータがわからない限りは原因がよくわからないし、
もっと言うと装置での塗布状況を見ないとわからんこともある。

君の質問も抽象的すぎて答えに窮する（レシピとしての標準は何か？とかね）

わかる先輩に教えてもらうか、装置メーカーの人を呼んで教えてもらいなさい。
最初の質問からだいぶ時間が経っているが、知見のある人に教えてもらえば長くても１日で済む話。

相応の報酬を払うってんなら、土日に俺が行ってもいいけどねｗ

665が直せずにスゴスゴ帰ってきたら受けるw

もうここで聞いても無意味だよ
はよメーカーに電話しなさい
電話して聞く行動力もないならクビ！

ﾀﾞﾐｱﾝは厳しいな。

半導体メーカーの売上高ランキング　（1987年〜2008年）
http://ja.wikipedia.org/wiki/%E5%8D%8A%E5%B0%8E%E4%BD%93_%E5%A3%B2%E4%B8%8A%E9%AB%98%E3%83%A9%E3%83%B3%E3%82%AD%E3%83%B3%E3%82%B0

大きな電流を半導体に流すものもありますが、だいたいメタルに電流を流すと思いますが、その電流値の限界はなんで決まるのですか？
熱のみですか？

教えてください。
電極に使うpolyの"ReOX"って工程は、何のためにあるのでしょうか？
今、AM○TのHTOで、酸化膜つけているのですが・・・。

おまいらがやろうとしたら、こんな風にB-CASカードをハックして
鍵情報吸い出したりできる？
http://wiredvision.jp/news/200806/2008062521.html

B-CASハックage

ドライエッチングを最近学び始めたのですが、
「プロセスガスを流して、そこにプラズマをかけたら、膜が削れる」という内容は聞いたのですが、
いまいち理屈が分かりません。

アッシングだろ。一般的なのはＯ２

プロセスガスの種類で
膜を付けたり削ったり出来る。