メモリの価格変動に右往左往するスレ 213枚目

このエントリーをはてなブックマークに追加
55Socket774
56Socket774:2008/08/09(土) 02:51:13 ID:qbA/mnP4
うわあ酷い
57Socket774:2008/08/09(土) 02:58:12 ID:rpn4JgJg
>>55
劇的過ぎて逆に胡散臭い
58Socket774:2008/08/09(土) 08:21:26 ID:kQnoPTtD
>>57

月刊誌のベンチマーク結果とかみても、DDR2とDDR3の差って
ほとんど無かったよね。CL違うから
59Socket774:2008/08/09(土) 12:33:26 ID:O06uMy97
>>55
>800MHzから1600MHzとバススピードが2倍になって、処理速度が1/2という事になりますね。

こう書いてあるが、メモリクロックが問題なら

・QX9650(400MHz)>Q6600(444.7MHz)
・DDR3(800MHz)>DDR3(533.5MHz)>>>>>>DDR2(400MHz)

上記2点の説明が付かない。
明らかにDDR2とDDR3の違いだけで差が付いてる。
正確にはCRが1T(DDR3)と2T(DDR2)と言う違いもあるが、これが関係有るとはとても思えん。
60Socket774:2008/08/09(土) 12:39:40 ID:fp+oxOl2
そりゃ、待ち時間ばっかりで、データのやりとりに占める時間は僅かだから。
DDR2-800の割と普通のタイミング、18-5-5-6.0-(2)-24とかだと、
読むぞー書くぞーと号令をかけてパラメーターを受け取れるまで18クロック、
1つパラメーターを受けるごとに次のパラメータを受け取れるまで5クロック、
最後のパラメータを受け取ってデータの出てくるまで6クロックかかる。
コマンドやパラメータを1回送るのに2クロックずつ食うから、実データの
やりとりまで40クロックかかるわけだ。
実データのやりとりが終わって、次の命令を受け付けるまで24クロック待たなければ
ならない。
DDR2の場合、半波に1回実データが載せられて4回、2クロックが実データの乗ってる
部分で、これは縮められない。1回のデータ転送で、最低66クロックくらいは食うわけだ。
ちなみに、帯域というのは、2クロックで4回×バス幅というところだけの転送率。

バースト転送の一番つめたときには、8回CLだけぶち込んで連続して読書するから、
136クロックで4×8×バス幅というのがスループットの最大値な。
帯域3.2GB/sに対して、スループットは376MB/sくらいになるわけだな。
61Socket774:2008/08/09(土) 13:01:31 ID:Qmwb9nqv
スレ違い
62Socket774:2008/08/09(土) 13:03:49 ID:Rc9Ps9wl
IntelのDDR2,DD3両対応チップはDDR2が不当に遅い。つまりそういうこと。