Intelの次世代CPUについて語ろう 35

AnandがNehalem解説記事の取材でGelsinger氏やNehlemのリードアーキテクト、Ronak Sinhal氏
から仕入れたこぼれ話をまとめているす。
http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3461
　・L2サイズ (256KB)の選択について
　　- 4-core製品でL2+L3が9MBという値自体わ、45-nmプロセス世代としてわ普通の選択
　　- Intelわ今後の進歩の方向性わマルチコアにあると見ており、シングルコアの性能を過剰に
　　　追求する選択はしなかった
　　- Nehalem自体も4-8コアで最適な性能を発揮するように設計されている
　　- このため低レイテンシで小容量のL2と大容量L3という路線が選択された
　　- L2のサイズわ、主としてレイテンシにより制約され、512KBにした場合わ更に20%悪化しただろう
　　- 将来においてもL2サイズに対するレイテンシの制約わ変わらないため、今後より大容量になる
　　　見込みも少ない
　　- Intelとしてわ、むしろL3アクセスの低レイテンシ化に注力しており、現行の41-cycleから30-cycle
　　　程度までわ短縮できる見込みがある。
　　- L3に関してわ、更なる大容量化も予定されている模様

　・LynnfieldとHavendaleについて
　　- LGA1366とLGA1156わ共に長期的サポートが予定されている
　　- LGA1156製品についてもOC制限わ設けない
　　- しかしながらOCの観点でわLGA1366製品の方が優れている。

　・将来の32-nmプロセス世代の製品について
　　- Westmereについてわ、多少の動作クロックの向上とキャッシュの増量があるのみ
　　- Sandy BridgeのポイントわAVXのサポート
　　- Anandの個人的見解として、AVXわ現行のx86 ISAとGPUを強く意識したＬａｒｒａｂｅｅの
　　　LRB ISAを統合したモノになると考えている。

最近のAnandわ、良かった頃の後藤宏茂の記事を彷彿とさせるす。
良いソースにコネを持ち、素直な疑問を投げかけるインタビューが、実に良い感じす。