後藤弘茂を応援するスレ Part17

CPU強化の方法論が限られているとして
製品化された暁にどのようなアプリが載ることを
想定してるんだろうか
GPUの機能を統合するニコイチだけでは夢がないな

＞あるいは膨大なデータの2Dアレイの演算

＞半導体的に言えば、CPUがシステムLSI化する。

（コンシューマ向けの）データ並列は（専用機の中にある）ASICでええやん
http://journal.mycom.co.jp/news/2009/05/08/053/index.html
http://journal.mycom.co.jp/news/2009/05/12/004/index.html
http://journal.mycom.co.jp/news/2003/01/31/20.html
http://eetimes.jp/article/20564/

まーたAMDの誇大妄想をそのまま記事にしてやがる

そういやこの辺の構想(妄想)から2〜3年経ったけど
何か進展あったっけ？

http://pc.watch.impress.co.jp/docs/2006/0601/kaigai275.htm
> その先では、CPU(のダイ)にコプロセッサを実際に統合することも、理にかなう時が来るかもしれない。
> Hester氏「今日の時点では、4つの例を挙げることができる。Java、XML、ベクタ浮動小数点演算、セキュリティ暗号化の4分野だ。」
http://itpro.nikkeibp.co.jp/article/NEWS/20070417/268425/
> インテルはGeneseoとは別に，特定のコアが画像処理や暗号化など特定の役割を担うようになるという方向性も見せている。

そこら辺の構想が実現し始めるのが2010年代になってからってことだろ

相変わらずアホな突っ込みきてんな。
後2世代進んでロー4コアミドル8コアハイエンド16コアとかで商売になるとか
PCの値下がりが止まるとか
モバイルが主流にならないとか
アホな考えてないとそんなアホ突っ込み出てこないと思うんだがな。

そろそろ入力装置を革新してほしいよ
音声とか、同時通訳とか、視線入力とか
あとはVRというか拡張現実関連が有望じゃないの

なんでAMDの、なんだよｗ
Intelもララビやってんじゃん。

Larrabeeは一応形が出来て来てるが
AMDのは全く無いからな

まぁLarrabeeは失敗すると思うけど

ララビーの成功はゲームが対応するかどうかが分岐点だと思う。
対応すればハイエンドの人たちが買って、ミドルにおちてくる。
だから、面白いゲームが不可欠。

>938
セキュリティの観点から最も完成された入力機構がキーボードとマウスなのだから仕方がない

ララビーはその性能よりも得られる表現力にある。
評価はむずかしいだろうな
差別化できるエンジンが現れるかどうか

ただ、LarrabeeはGPUとしては微妙と

確か、来年のQ1に出てきて最上位が消費電力200〜300W、演算性能が4870X2と同程度って情報が過去流れたけれど
それだと5870とかに太刀打ち出来ないんじゃないか？って言われてた記憶があるな

過去のジンクスから言うと、クレバーなアーキテクチャなら失敗作へ一直線
ブルートフォースなアーキテクチャならGPUとしての地位を築く第一歩になる
果たしてLarrabeeはGeForceFXとGeForce6x00のどちら側のGPUになるんだか……

京速はLarrabeeの方向で

それ、面白そうだな

>>935
CPUの開発には4年くらいかかるから、
当時開発初期段階とか研究段階だった構想はまだ製品化してない
コプロセッサどころか単なるGPUの取り込みすらまだ製品は出てないわけで

すぐできるとおもってますた ＞＜；
http://techon.nikkeibp.co.jp/article/NEWS/20061026/122718/

>>948
それ、1年ぐらい後で撤回された計画じゃん。
真に受けてたあんたがおめでたいだけ。

AMDのAVXサポートとBulldozerのクラスタ型マイクロアーキテクチャ
http://pc.watch.impress.co.jp/docs/column/kaigai/20090518_168661.html

調査が足りねぇな。

FMA4の命令フォーマットは改訂前のAVXマニュアルに載ってたものと何も違わない。

> 命令を命令デコード時点で128-bit SIMDのuOPsのペアに変換すれば対応できるからだ。
> もちろん、レジスタは256-bit幅に拡張する必要があり、
> レジスタのシャッフルエンジンなども拡張する必要があると推定される。


なー、この馬鹿さ−、AVXのシャッフル命令何の調査もしてこなかったの？
ﾏｼﾞﾜﾗｴﾙんだけど

あれで拡張必要なわけがないよ。

あと、本数を増やすなら兎も角、「物理的な」SIMDレジスタを256ビットに拡張する必要もないです。
むしろ128ビットのほうが無駄がない。

ヒント：上位128ビットをゼロクリア

SSD 1TB時代に向けたNANDフラッシュの将来
http://pc.watch.impress.co.jp/docs/column/kaigai/20090519_169378.html

NANDフラッシュがHDDを超えるのはいつごろになるのかなぁ。
どっちも技術的ハードルを越えないと増えない段階にきたようだけど、どっちがかつやら。

性能は昔から超えてる
容量も東芝が2.5inchで512GB出したので超えたぞ
あとは値段だな

容量は512GBで超えたとかｗ
2T出したら超えたと認めるよｗ

ランダムアクセスライトに起因するプチフリが完全に消失したらOSドライブに使うけど

省電力設定時のスピンアップ待ちと同等になったら考える

キャッシュが1GBになったら考える。

MRAM載ったらハロワ行く

>>957
3,5インチサイズなら2TBも可能かも
値段がすごいことになるから市販されないだろうけどw
個人向けでTB単位の容量が必要なのは動画くらいだし、
据え置きで動画データ保存に使うドライブはHDDでいいんじゃね？
HDDの容量単価が現状で止まったとしても、
SSDが1TB8000円になるのは……32倍くらいだから最短でも5年かかる

今は容量よりも、速度低下とプチフリの解消のほうが重要だ。
これが片付かないと一向に普及しねーし。

256GBで3Gbpsフルに出て5千円位だったらそれなりに普及するかもしれんね。
まだかなぁ。

SSDのプチフリ対応って結局キャッシュ対応だしな
根本解決じゃないのが問題か

256GBで5000円だとMLCのプチフリ付きしか出ないようなｗ

別チップによるコストアップを回避するなら、MLCとSLCのハイブリッドという手もある
まあスタックが標準になるならあまり関係無いが

NANDフラッシュの大容量化は終わったのか
http://pc.watch.impress.co.jp/docs/column/kaigai/20090525_169930.html

この人の頭には出荷テストのコスト概念は無いのかね。
いい加減、ダイサイズだけでコストと技術を云々する記事には飽きた。

じゃぁ出荷テストのコストが総コストに占める割合の、プロセス世代毎の変化を書いてみな。

ポイントがズレてる
汎用品としてのFlashのテスト・Assyコストなんて、各社ほとんど差が無い
というか、同じところに外注してたりすることが多い
以前誰かの記事にあったような・・・

もちろん最先端のテスト条件やパッケージには各社大きな差があるし、汎用品も世代毎にコスト構成が変わるが
この場合はほとんど関係無い

間抜けの反論どうぞ？

この人の頭には出荷テストのコスト概念は無いのかね。
いい加減、ダイサイズだけでコストと技術を云々する記事には飽きた。

出荷テストのコスト概念においてダイサイズがどれだけ重要か分かってないようだな
ダイサイズが大きくなれば それだけ出荷テストのコストも大きくなる
だから一般レベルでは ダイサイズだけ考えとけばとりあえずOK 気にするな

>>972
お前、出荷テストとやらで光学的な欠陥検査をすると思ってるだろｗ

　 　 　　　＿＿＿_
　 　　　／　　 　 　＼
　　　／　 _ノ 　ヽ､_　 ＼
　 ／ 　oﾟ⌒　　　⌒ﾟo　 ＼ 　今日もまた、ダイの欠陥を
　 |　　　　 （__人__）　　　　| 　虫眼鏡で探す
　 ＼　　 　 ｀ ⌒´ 　 　 ／ 　仕事が始まるお…

出荷テスト→defectリストに書く（実際には各ブロックの最終セクタの、ECC領域にフラグを立てる）んで、
CPUとは欠陥テストの意味合いが違うのであんまり比較にはならなかったり。

まあ言い逃れできなかった時点で終了だな

NAND FLASHなら、現状大多数をwith Bad Blockで出荷するからテストコストはそこまで関係ないよ。

>>977
しかし意外とdefect=0だったりする。出荷テストプロにチェックルーチン（defectから独自管理リストへの書き出し）入れたんだが、
サンプルでもらってきたやつは１つも反応しなかった。
最終的にはメーカにいってdefectありのやつもらったけどね。

>>977
細かいことだけど、各種テストでの不良率はテストコストには含めないんじゃないの
それがウェハやダイ・チップの歩留まりなんだから

従来の量産サイズを上回る場合の話なんだから
テストのコストは無視して話していいんじゃない？
大きく下回るならダイサイズによる良品率の向上と
テストやパッケージコストの比率を気にする必要があるだろうけど
そうなったころにはビットクロスが起きるんだろ

確かに後工程はいいかもしれんが前工程のダイソートテストは
それなりにコストが上がるかもしれんよ。
救済解を求めることを考えれば単純にビット数が増えればその分だけ
テスト時間が延びるのがダイソートのメモリテスト。
装置の面でもパッケージと異なってウェハが大きくなればプローバも大きくなり
設置面積も大きくなるし、テスト時間を短くするために同時測定数を増やそうと
すれば多ピンのテスタは高価で大型だしプローブカードの値段も上がる。
チップサイズは各社各世代でまちまちだからパッケージテストのようにテスト
専門会社に委託して共通化できないしなあ。

>>979
不良率はテストコストに含まれるよ。特に最近はダイソートにしてもパッケージテストにしても
同時測定数が増えてきているから不良が発生する=良品1個あたりのテスト時間が延びることと同じ。