CPUアーキテクチャについて語れ 9
>>203
最初に確保され、最後に解放されるのがROBエントリすが、
通常わRSエントリ数よりもROBエントリ数のほうが多いす。
パイプラインの流れからいっても、RSに空きがないのでROBエントリを確保しないということわ絶対にないす。
Issaiahでわ、ROBエントリを確保してからレジスタリネームが行なわれるす。
多くのRISCでわ、ROBエントリと物理レジスタわ同じ数だけあって、平行して同時に確保されるす。
ROBエントリを複数の命令・レジスタに対応させるプロセッサもあるすが、
そういうものでわ、物理レジスタに対して十分な数のROBエントリが確保されているすので、
物理レジスタに空きがなくても、ROBエントリわ確保することが可能す。
いずれにしろ、どんなプロセッサでも物理レジスタに対して十分なエントリ数をもつROBを備えているす。
なぜなら、ROBエントリの確保わ演算パイプラインの一部でわないので、
こんなところがネックになってパイプラインを止めるのわ馬鹿げているからす。
だから、
> ここで重要な点わ、以下の全ての条件が満たされない限りROBへの登録の前で止まることす。
> ・ROBの空き
> ・リネームレジスタの空き
> ・RSの空き
ROB自身に空きがなければ止まるのわ当然として、あとの二つわ端的に言って間違いす。
特に、RSに空きがなければ、ROBエントリを確保してからディスパッチステージで止まるだけす。
> そして、この中で最も開放が遅いのわリタイアまで空かないROBということになるす。
この三つのユニットの解放時期を比較してどういう意味があるすか。
> RSさえ空いていれば何でもできると考えていないすか？
どこからこういう難癖が出てくるのか。。。
MACオタの被害妄想は底が知れないす(笑)
最初に確保され、最後に解放されるのがROBエントリすが、
通常わRSエントリ数よりもROBエントリ数のほうが多いす。
パイプラインの流れからいっても、RSに空きがないのでROBエントリを確保しないということわ絶対にないす。
Issaiahでわ、ROBエントリを確保してからレジスタリネームが行なわれるす。
多くのRISCでわ、ROBエントリと物理レジスタわ同じ数だけあって、平行して同時に確保されるす。
ROBエントリを複数の命令・レジスタに対応させるプロセッサもあるすが、
そういうものでわ、物理レジスタに対して十分な数のROBエントリが確保されているすので、
物理レジスタに空きがなくても、ROBエントリわ確保することが可能す。
いずれにしろ、どんなプロセッサでも物理レジスタに対して十分なエントリ数をもつROBを備えているす。
なぜなら、ROBエントリの確保わ演算パイプラインの一部でわないので、
こんなところがネックになってパイプラインを止めるのわ馬鹿げているからす。
だから、
> ここで重要な点わ、以下の全ての条件が満たされない限りROBへの登録の前で止まることす。
> ・ROBの空き
> ・リネームレジスタの空き
> ・RSの空き
ROB自身に空きがなければ止まるのわ当然として、あとの二つわ端的に言って間違いす。
特に、RSに空きがなければ、ROBエントリを確保してからディスパッチステージで止まるだけす。
> そして、この中で最も開放が遅いのわリタイアまで空かないROBということになるす。
この三つのユニットの解放時期を比較してどういう意味があるすか。
> RSさえ空いていれば何でもできると考えていないすか？
どこからこういう難癖が出てくるのか。。。
MACオタの被害妄想は底が知れないす(笑)
|
|
|